KR20220028487A - 디스플레이 장치 및 그 동작방법 - Google Patents

디스플레이 장치 및 그 동작방법 Download PDF

Info

Publication number
KR20220028487A
KR20220028487A KR1020200109549A KR20200109549A KR20220028487A KR 20220028487 A KR20220028487 A KR 20220028487A KR 1020200109549 A KR1020200109549 A KR 1020200109549A KR 20200109549 A KR20200109549 A KR 20200109549A KR 20220028487 A KR20220028487 A KR 20220028487A
Authority
KR
South Korea
Prior art keywords
resolution
content
frame rate
display panel
frame
Prior art date
Application number
KR1020200109549A
Other languages
English (en)
Inventor
권기문
이정준
임대성
강정우
최명구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200109549A priority Critical patent/KR20220028487A/ko
Priority to PCT/KR2021/011451 priority patent/WO2022045799A1/ko
Publication of KR20220028487A publication Critical patent/KR20220028487A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G09G5/222—Control of the character-code memory
    • G09G5/227—Resolution modifying circuits, e.g. variable screen formats, resolution change between memory contents and display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/22—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of characters or indicia using display control signals derived from coded signals representing the characters or indicia, e.g. with a character-code memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

디스플레이 장치에 관한 것으로, 제1 해상도를 가지는 컨텐츠를 수신하는 컨텐츠 수신부, 컨텐츠에 대해 제1 프레임 레이트 구동이 가능한 디스플레이 패널, 하나 이상의 인스트럭션들을 저장하는 메모리, 및 메모리에 저장된 하나 이상의 인스트럭션들을 실행하는 프로세서를 포함하고, 프로세서는, 컨텐츠에 대한 디재깅(dejagging)을 수행하고, 컨텐츠의 수직 해상도를 1/2로 다운 스케일링하여, 컨텐츠의 해상도를 제2 해상도로 조정하며, 제2 해상도로 조정된 컨텐츠를 제1 프레임 레이트의 2배인 제2 프레임 레이트로 디스플레이되도록 디스플레이 패널을 제어하는, 디스플레이 장치가 개시된다.

Description

디스플레이 장치 및 그 동작방법{Display device and operating method for the same}
다양한 실시예들은 디스플레이 장치 및 그 동작방법에 관한 것으로서, 더욱 상세하게는 컨텐츠를 영상 처리하여, 디스플레이 패널에 표시할 때, 재깅 현상을 저감시킬 수 있는 디스플레이 장치 및 그 동작방법에 관한 것이다.
최근 전자 기술이 발전 함에 따라, 다양한 유형의 디스플레이 장치가 개발 및 보급되고 있으며, 4K 해상도, 8K 해상도 등 초고해상도를 제공하는 디스플레이 장치도 증가하고 있다.
또한, 영상 장비의 개발로 고품질의 컨텐츠가 제작되고 있으며, 특히, 최근에는 120Hz 이상의 프레임 레이트를 가지는 컨텐츠가 제작되기도 한다. 120Hz 프레임 레이트를 가지는 컨텐츠를 안정적으로 재생하기 위해서는, 디스플레이 장치의 동작 주파수가 120Hz 이상이어야 한다. 그러나, 종래의 대부분의 디스플레이 장치의 동작 주파수는 60Hz 이하인 경우가 많다. 따라서, 60Hz 이하의 동작 주파수를 가지는 디스플레이 장치에서, 120Hz 이상의 프레임 레이트를 가지는 컨텐츠를 안정적으로 재생시킬 수 있는 방법이 필요하다.
다양한 실시예들은, 디스플레이 패널의 프레임 레이트보다 큰 프레임 레이트로 프레임 영상들을 디스플레이할 때, 재깅 현상을 저감할 수 있는 디스플레이 장치 및 그 동작방법을 제공할 수 있다.
일 실시예에 따른 디스플레이 장치는, 제1 해상도를 가지는 컨텐츠를 수신하는 컨텐츠 수신부, 상기 컨텐츠에 대해 제1 프레임 레이트 구동이 가능한 디스플레이 패널, 하나 이상의 인스트럭션들을 저장하는 메모리 및 상기 메모리에 저장된 상기 하나 이상의 인스트럭션들을 실행하는 프로세서를 포함하고, 상기 프로세서는, 상기 컨텐츠에 대한 디재깅(dejagging)을 수행하고, 상기 컨텐츠의 수직 해상도를 1/2로 다운 스케일링하여, 상기 컨텐츠의 해상도를 제2 해상도로 조정하며, 상기 제2 해상도로 조정된 컨텐츠를 상기 제1 프레임 레이트의 2배인 제2 프레임 레이트로 디스플레이되도록 상기 디스플레이 패널을 제어할 수 있다.
일 실시예에 따른 상기 컨텐츠는, 상기 제1 프레임 레이트보다 큰 프레임 레이트를 가질 수 있다.
일 실시예에 따른 상기 프로세서는, 상기 컨텐츠를 구성하는 복수의 프레임 영상들에서, 사선 엣지를 포함하는 영역을 재깅 후보 영역으로 검출할 수 있다.
일 실시예에 따른 상기 프로세서는, 상기 검출된 재깅 후보 영역에 대한 로우 패스 필터링을 수행함으로써, 상기 디재깅(dejagging)을 수행할 수 있다.
일 실시예에 따른 상기 컨텐츠를 구성하는 복수의 프레임 영상들은, 인접하는 제1 프레임 영상과 제2 프레임 영상을 포함하고, 상기 프로세서는, 상기 제1 프레임 영상에서 검출된 재깅 후보 영역에 포함되는 제1 그룹의 픽셀 라인들을 포함하도록 상기 제1 프레임 영상의 해상도를 상기 제2 해상도로 조정하고, 상기 제2 프레임 영상에서 검출된 재깅 후보 영역에 포함되는 상기 제1 그룹과 다른 제2 그룹의 픽셀 라인들을 포함하도록 상기 제2 프레임 영상의 해상도를 상기 제2 해상도로 조정할 수 있다.
일 실시예에 따른 상기 제1 그룹의 픽셀 라인들은 상기 제1 프레임 영상의 짝수 번째 픽셀 라인들을 포함하고, 상기 제2 그룹의 픽셀 라인들은 상기 제2 프레임 영상의 홀수 번째 픽셀 라인들을 포함할 수 있다.
일 실시예에 따른 상기 프로세서는, 상기 컨텐츠의 프레임 레이트를 상기 제2 프레임 레이트로 조절할 수 있다.
일 실시예에 따른 상기 디스플레이 패널은, 복수의 게이트 라인들 및 복수의 데이터 라인들을 포함하며, 상기 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동하며, 상기 복수의 데이터 라인들 각각은, 동일한 열에 배치된 픽셀들에 동일한 데이터를 제공할 수 있다.
일 실시예에 따른 상기 프로세서는, 상기 제2 해상도로 조정된 컨텐츠에 포함된 하나의 픽셀 라인을 상기 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이할 수 있다.
일 실시예에 따른 제1 해상도의 프레임을 제1 프레임 레이트로 구동이 가능한 디스플레이 패널을 포함하는 디스플레이 장치의 동작방법은, 제1 해상도를 가지는 컨텐츠를 수신하는 단계, 상기 컨텐츠에 대한 디재깅(dejagging)을 수행하는 단계, 상기 컨텐츠의 수직 해상도를 1/2로 다운 스케일링하여, 상기 컨텐츠의 해상도를 제2 해상도로 조정하는 단계, 및 상기 제2 해상도로 조정된 컨텐츠를 상기 제1 프레임 레이트의 2배인 제2 프레임 레이트로 상기 디스플레이 패널에 디스플레이하는 단계를 포함할 수 있다.
일 실시예에 따른 디스플레이 장치는, 디스플레이 패널의 프레임 레이트보다 큰 프레임 레이트로 컨텐츠를 재생할 때, 발생하는 재깅 현상을 저감하여, 화질이 저하되는 것을 방지할 수 있다.
일 실시예에 따른 디스플레이 장치는 제1 프레임 레이트로 동작하는 디스플레이 패널을 이용하여, 제1 프레임 레이트보다 큰 제2 프레임 레이트로 컨텐츠를 재생시킬 수 있으므로, 디스플레이 장치의 제조 비용을 절감할 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치가 컨텐츠를 디스플레이하는 동작을 설명하기 위한 도면이다.
도 2는 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다.
도 3은, 일 실시예에 따른 디스플레이 패널의 구조를 나타내는 도면이다.
도 4는 일 실시예에 따른 디스플레이 패널의 구동 방법을 설명하기 위해 참조되는 도면이다.
도 5는 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 6은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 7은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 8은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 9는 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 10은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 11은 일 실시예에 따른 디스플레이 장치의 동작방법을 나타내는 흐름도이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 본 발명에 대해 구체적으로 설명하기로 한다.
본 발명에서 사용되는 용어는 본 발명에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 발명에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 발명의 전반에 걸친 내용을 토대로 정의되어야 한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다. 또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
아래에서는 첨부한 도면을 참고하여 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
본 명세서의 실시예에서 “사용자”라는 용어는 시스템, 기능 또는 동작을 제어하는 사람을 의미하며, 개발자, 관리자 또는 설치 기사를 포함할 수 있다.
도 1은 일 실시예에 따른 디스플레이 장치가 컨텐츠를 디스플레이하는 동작을 설명하기 위한 도면이다.
도 1을 참조하면, 일 실시예에 따른 디스플레이 장치(100)는 컨텐츠를 디스플레이하는 장치로서, TV일 수 있으나, 이는 일 실시예에 불과하며, 디스플레이를 포함하는 다양한 형태로 구현될 수 있다. 예를 들어, 디스플레이 장치(100)는 휴대폰, 태블릿 PC, 디지털 카메라, 캠코더, 노트북 컴퓨터(laptop computer), 태블릿 PC, 데스크탑, 전자책 단말기, 디지털 방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 네비게이션, MP3 플레이어, 착용형 기기(wearable device), 싸이니지 등과 같은 다양한 전자 장치로 구현될 수 있다. 또한, 디스플레이 장치(100)는 고정형 또는 이동형일 수 있으며, 디지털 방송 수신이 가능한 디지털 방송 수신기일 수 있다.
디스플레이 장치(100)는 평면(flat) 디스플레이 장치뿐만 아니라, 곡률을 가지는 화면인 곡면(curved) 디스플레이 장치 또는 곡률을 조정 가능한 가변형(flexible) 디스플레이 장치로 구현될 수 있다. 디스플레이 장치(100)의 출력 해상도는 예를 들어, HD(High Definition), Full HD, Ultra HD, 또는 Ultra HD 보다 더 선명한 해상도를 포함할 수 있다.
일 실시예에 따른 디스플레이 장치(100)는 입력된 컨텐츠(10)를 영상 처리하여, 디스플레이에 표시할 수 있다. 이때, 입력된 컨텐츠(10)의 프레임 레이트가 120Hz이고, 디스플레이 장치(100)의 동작 주파수(프레임 레이트)가 60Hz라고 가정하면, 입력 컨텐츠(10)에 포함된 하나의 프레임은 1/120s 동안 표시되어야 하는 데, 60Hz로 동작하는 디스플레이 장치(100)에서는 하나의 프레임을 1/60s 동안 표시한다. 따라서, 60Hz로 동작하는 디스플레이 장치(100)는 120Hz의 컨텐츠를 구성하는 일부 프레임을 생략한 상태로 전처리 후 컨텐츠를 디스플레이하거나, 디스플레이 할 수 없는 컨텐츠라는 안내메시지를 표시하게 된다 예를 들어, 입력된 컨텐츠(10)를 구성하는 프레임 수가 2n개라면, 전체 프레임들 중 n개의 프레임들만 디스플레이될 수 있으며, 짝수 번째 프레임들 또는 홀수 번째 프레임들만 디스플레이될 수 있다. 이러한 경우, 일부 프레임들이 생략되어, 컨텐츠가 매끄럽게 재생될 수 없다.
이에 따라, 일 실시예에 따른 디스플레이 장치(100)는 입력 컨텐츠(10)에 포함된 프레임들의 해상도를 조절하고, 해상도가 조절된 프레임들(20)을 듀얼 라인 게이팅 모드로 디스플레이함으로써, 하나의 프레임을 1/120s 동안 표시할 수 있다. 따라서, 디스플레이 장치(100)는 120Hz의 컨텐츠를 안정적으로 재생할 수 있다. 이에 대해서는 이하, 도 2 내지 도 4를 참조하여 자세히 설명하기로 한다.
도 2는 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다.
도 2를 참조하면, 일 실시예에 따른 디스플레이 장치(100)는 컨텐츠 수신부(140), 메모리(130), 프로세서(120), 및 디스플레이 패널(110)을 포함할 수 있다.
디스플레이 패널(110)은 복수의 픽셀들을 포함하며, 영상 신호를 표시할 수 있다. 예를 들어, 디스플레이 패널(110)의 해상도가 8K 인 경우, 디스플레이 패널은 7680 X 4320의 픽셀들을 포함할 수 있다. 또는, 디스플레이 패널의 해상도가 4k인 경우, 디스플레이 패널은 3840 X 2160의 픽셀들을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 디스플레이 패널(110)은 다양한 해상도로 구현될 수 있으며, 가로 세로의 비율도 변경될 수 있다.
디스플레이 패널(110)에 포함된 복수의 픽셀들 각각은 R(Red), G(Green), B(Blue)를 나타내는 서브 픽셀들로 구성될 수 있다. 다만, 이에 한정되지 않으며, 복수의 픽셀들 각각은 다양한 형태로 구현될 수 있다.
도 3을 참조하면, 디스플레이 패널(110)은 복수의 게이트 라인들(GL1 내지 GLn) 및 복수의 데이터 라인들(DL1 내지 DLm)을 포함할 수 있다. 게이트 라인은 스캔 신호 또는 게이트 신호를 전달하는 라인이며, 데이터 라인은 데이터 전압을 전달하는 라인이다. 예를 들어, 디스플레이 패널(110)에 포함된 복수의 픽셀들 각각은 하나의 게이트 라인 및 하나의 데이터 라인과 연결될 수 있다. 또한, 복수의 데이터 라인들 각각은 동일한 열에 배치된 픽셀들에 데이터를 제공할 수 있다.
디스플레이 패널(110)은 복수의 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동하거나, 일부를 동시에 구동할 수 있다. 예를 들어, 디스플레이 패널(110)은 복수의 게이트 라인들(GL1 내지 GLn) 중 인접한 두 개의 게이트 라인들을 동시에 구동할 수 있다. 이하에서는, 복수의 게이트 라인들(GL1 내지 GLn)을 순차적으로 구동하는 동작 상태를‘일반 모드(제1 동작 모드)’라 지칭하고, 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동하는 동작 상태를 ‘듀얼 라인 게이팅 모드(제2 동작 모드)’라 지칭하기로 한다. 다만, 이에 한정되지 않으며, 복수의 게이트 라인들 중 3개 이상의 게이트 라인들이 동시에 구동될 수도 있다.
디스플레이 패널(110)이 제1 해상도 및 제1 프레임 레이트를 가지는 경우, 디스플레이 패널(110)이 일반 모드(제1 동작 모드)로 구동되면, 디스플레이 패널(110)은 제1 해상도의 프레임 영상을 제1 프레임 레이트로 디스플레이할 수 있다. 또는 디스플레이 패널(110)이 듀얼 라인 게이팅 모드(제2 동작 모드)로 구동되면, 디스플레이 패널(110)은 제1 해상도보다 작은 제2 해상도의 프레임 영상을 제1 프레임 레이트보다 큰 제2 프레임 레이트로 디스플레이할 수 있다.
디스플레이 패널(110)의 동작에 대해서는 후술하는 도 3 및 도 4를 참조하여 자세히 설명하기로 한다.
다시 도 2를 참조하면, 일 실시예에 따른 컨텐츠 수신부(140)는 통신 인터페이스, 입출력 인터페이스 등을 포함할 수 있다. 예를 들어, 통신 인터페이스는, 외부 장치 또는 서버와 데이터 또는 신호를 송수신할 수 있다. 예를 들어, 통신 인터페이스는 와이- 파이(Wi-Fi)), 블루투스, 및 유선 이더넷(Ethernet) 중 적어도 하나의 방식으로 데이터 또는 신호를 송수신할 수 있다. 또는, 입출력 인터페이스는, 디스플레이 장치(100)의 외부에서부터 비디오(예를 들어, 동영상 등), 오디오(예를 들어, 음성, 음악 등) 및 부가 정보(예를 들어, EPG 등) 등을 수신한다. 입출력 인터페이스는 HDMI 포트(High-Definition Multimedia Interface port), 컴포넌트 잭(component jack), PC 포트(PC port), 및 USB 포트(USB port) 중 하나를 포함할 수 있다. 입출력 인터페이스는 HDMI 포트, 컴포넌트 잭, PC 포트, 및 USB 포트의 조합을 포함할 수 있다.
일 실시예에 따른 컨텐츠 수신부(140)는 컨텐츠를 수신할 수 있다. 이때, 수신한 컨텐츠의 프레임 레이트는 디스플레이 패널의 프레임 레이트보다 클 수 있다. 예를 들어, 수신한 컨텐츠의 프레임 레이트는 120Hz이고, 디스플레이 패널의 프레임 레이트는 60Hz일 수 있다. 다만, 이에 한정되지 않는다.
일 실시예에 따른 프로세서(120)는 디스플레이 장치(100)의 전반적인 동작 및 디스플레이 장치(100)의 내구 구성 요소들 사이의 신호 흐름을 제어하고, 데이터를 처리하는 기능을 수행한다.
프로세서(120)는 싱글 코어, 듀얼 코어, 트리플 코어, 쿼드 코어 및 그 배수의 코어를 포함할 수 있다. 또한, 프로세서(120)는 복수의 프로세서를 포함할 수 있다. 예를 들어, 프로세서(120)는 메인 프로세서(main processor, 도시되지 아니함) 및 슬립 모드(sleep mode)에서 동작하는 서브 프로세서(sub processor, 도시되지 아니함)로 구현될 수 있다.
일 실시예에 따른 메모리(130)는 디스플레이 장치(100)를 구동하고 제어하기 위한 다양한 데이터, 프로그램 또는 어플리케이션을 저장할 수 있다.
또한, 메모리(130)에 저장되는 프로그램은 하나 이상의 인스트럭션들을 포함할 수 있다. 메모리(130)에 저장된 프로그램(하나 이상의 인스트럭션들) 또는 어플리케이션은 프로세서(120)에 의해 실행될 수 있다.
일 실시예에 따른 프로세서(120)는 비디오 데이터에 대한 처리를 수행할 수 있다. 프로세서(120)는 비디오 데이터에 대한 디코딩을 수행하는 비디오 디코더를 포함할 수 있으며, 비디오 데이터에 스케일링, 노이즈 필터링, 프레임 레이트 변환, 해상도 변환 등과 같이 다양한 이미지 처리를 수행할 수 있다. 처리된 비디오 데이터는 디스플레이 패널에 표시될 수 있다.
또한, 프로세서(120)는 연산부 및 렌더링부를 이용하여, 아이콘, 이미지, 텍스트 등과 같은 다양한 객체를 포함하는 화면을 생성할 수 있다. 연산부는 디스플레이 장치(100)가 수신한 사용자 입력을 이용하여 화면의 레이아웃에 따라 각 객체들이 표시될 좌표값, 형태, 크기, 컬러 등과 같은 속성값을 연산한다. 렌더링부는 연산부에서 연산한 속성값에 기초하여 객체를 포함하는 다양한 레이아웃의 화면을 생성한다. 렌더링부에서 생성된 화면은 디스플레이 패널(110)에 표시될 수 있다.
일 실시예에 따른 프로세서(120)는 디스플레이 패널(110)을 일반 모드(제1 동작 모드) 또는 듀얼 라인 게이팅 모드(제2 동작 모드)로 구동하도록 제어할 수 있다. 프로세서(120)는 일반 모드에서, 컨텐츠에 포함되는 프레임 영상들이 제1 해상도 및 제1 프레임 레이트로 표시되도록 디스플레이 패널(110)을 제어할 수 있다.
또는, 프로세서(120)는 듀얼 라인 게이팅 모드에서, 컨텐츠에 포함되는 프레임 영상들을 제2 해상도로 조정하고, 제2 해상도의 컨텐츠를 제2 프레임 레이트로 디스플레이되도록 디스플레이 패널(110)을 제어할 수 있다.
또한, 프로세서(120)는 듀얼 라인 게이팅 모드에서, 컨테츠에 포함되는 프레임 영상들 각각에서 재깅 후보 영역을 검출하고, 검출된 재깅 후보 영역에 대한 디재깅(dejagging) 및 디더링(dithering) 중 적어도 하나를 수행할 수 있다. 디재깅에 대해서는 도 5를 참조하여, 디더링에 대해서는 도 7을 참조하여, 자세히 후술하기로 한다.
또한, 프로세서(120)는 듀얼 라인 게이팅 모드에서, 제1 프레임 레이트를 가지는 프레임 영상들의 프레임 레이트를 제2 프레임 레이트로 조절하여, 프레임 영상들을 제2 프레임 레이트로 디스플레이 패널(110)에 디스플레이할 수 있다.
도 3은, 일 실시예에 따른 디스플레이 패널의 구조를 나타내는 도면이다.
일 실시예에 따른 디스플레이 패널(110)은 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)이 상호 교차하도록 형성되고, 교차되는 영역에 R, G, B 서브 픽셀(PR, PG, PB)이 형성될 수 있다. 인접한 R, G, B 서브 픽셀(PR, PG, PB)은 하나의 픽셀을 이룬다. 즉, 각 픽셀은 적색(R)을 표시하는 R 서브 픽셀(PR), 녹색(G)을 표시하는 G 서브 픽셀(PG), 청색(B)을 표시하는 B 서브 픽셀(PB)을 포함할 수 있다. 다만, 이에 제한되지 않으며 픽셀 구성은 흰색(W)가 부가되거나, 다른 색상이 부가되거나 제외되는 등 다른 구성으로 대체될 수도 있다.
디스플레이 패널(110)이 LCD로 구현되는 경우, 각 서브 픽셀(PR, PG, PB)은 픽셀 전극 및 공통 전극을 포함하고, 양 전극 간 전위차로 형성되는 전계로 액정 배열이 바뀌면서 광 투과율이 변화하게 된다. 게이트 라인들(GL1 내지 GLn)과 데이터 라인들(DL1 내지 DLm)의 교차 지점에 형성되는 박막 트랜지스터(TFT; thin film transistor)들은 게이트 라인들(GL1 내지 GLn) 각각으로부터 스캔 펄스에 응답하여, 데이터 라인들(DL1 내지 DLn) 각각으로부터의 비디오 데이터, 즉 적색(R), 녹색(G), 청색(B) 데이터를 서브 픽셀(PR, PG, PB)들 각각을 픽셀 전극에 공급할 수 있다.
디스플레이 패널(110)은 백라이트 유닛(111), 백라이트 구동부(112), 패널 구동부(113)를 더 포함할 수 있다.
백라이트 구동부(112)는 백라이트 유닛(111)을 구동하기 위한 드라이버 IC를 포함하는 형태로 구현될 수 있다. 드라이버 IC는 프로세서(120)와 별도의 하드웨어로 구현될 수 있다. 예를 들어, 백라이트 유닛(111)에 포함된 광원들이 LED 소자들로 구현되는 경우, 드라이버 IC는 LED 소자에 인가되는 전류를 제어하는 적어도 하나의 LED 드라이버로 구현될 수 있다. 일 실시예에 따른 LED 드라이버는 파워 서플라이(Power supply)(예를 들어, SMPS(Switching Mode Power Supply)) 후단에 배치되어 파워 서플라이로부터 전압을 인가받을 수도 있다. 다만, 다른 실시예에 따르면, 별도의 전원 장치로부터 전압을 인가받을 수도 있다. 또는 SMPS 및 LED 드라이버가 하나로 통합된 모듈 형태로 구현되는 것도 가능하다.
패널 구동부(113)는 디스플레이 패널(110)을 구동하기 위한 드라이버 IC를 포함하는 형태로 구현될 수 있다. 일 실시예에 따른 드라이버 IC는 프로세서(120)와 별도의 하드웨어로 구현될 수 있다. 예를 들어, 패널 구동부(113)는 데이터 라인들(DL1 내지 DLm)에 비디오 데이터를 공급하는 데이터 구동부(113-1) 및 게이트 라인들(GL1 내지 GLn)에 스캔 펄스를 공급하는 게이트 구동부(113-2)를 포함할 수 있다.
데이터 구동부(113-1)는 데이터 신호를 생성하는 수단으로, 프로세서(120) 또는 타이밍 컨트롤러로부터 R/G/B 성분의 영상 데이터를 전달받아 데이터 신호를 생성한다. 또한, 데이터 구동부(113-1)는 디스플레이 패널(110)의 데이터 라인들(DL1 내지 DLm)과 연결되어 생성된 데이터 신호를 디스플레이 패널(110)의 열들로 인가한다.
게이트 구동부(113-2)는 게이트 신호(또는 스캔 신호)를 생성하는 수단으로, 게이트 라인들(GL1 내지 GLn)에 연결되어 게이트 신호를 디스플레이 패널(110)의 행들로 인가한다. 게이트 신호가 전달된 픽셀에는 데이터 구동부(113-1)에서 출력된 데이터 신호가 전달되게 된다.
프로세서(120)는 게이트 구동부(113-2)를 제어하여 적어도 두 개의 게이트 라인들을 동시에 구동할 수 있다. 예를 들어, 프로세서(120)는 듀얼 라인 게이팅 모드에서, 인접한 두 개의 게이트 라인들을 동시에 구동할 수 있으며, 이때, 상, 하 방향으로 인접한 픽셀의 게이트 단자가 동시에 턴 온되며, 상, 하 방향으로 인접한 픽셀들에 동일한 데이터 값이 입력되므로, 서로 동일한 색상을 디스플레이할 수 있다. 이에 따라, 듀얼 라인 게이팅 모드에서, 프레임 영상들에 포함된 하나의 픽셀 라인은 동시에 구동되는 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이될 수 있다.
도 4는 일 실시예에 따른 디스플레이 패널의 구동 방법을 설명하기 위해 참조되는 도면이다.
도 4를 참조하면, 디스플레이 패널(110)이 8K (7680 X 4320) 해상도의 60Hz의 프레임 레이트를 가지며, 일반 모드로 동작하는 경우, 디스플레이 패널(110)은 제1 게이트 라인(GL1)을 구동시켜, 제1 게이트 라인(GL1)에 대응하는 7680개의 픽셀들을 온 시키고, 순차적으로 제2 게이트 라인(GL2)을 구동시켜, 제2 게이트 라인(GL2)에 대응하는 7680개의 픽셀들을 온 시키는 방식으로, 4320번째 게이트 라인(GLn)까지 구동할 수 있다.
예를 들어, 제1 프레임 영상은 4320개의 픽셀 라인들을 포함하고, 제1 픽셀 라인(PL1)은 제1 게이트 라인(GL1)을 통해 디스플레이 패널(110)에 표시되고, 제2 픽셀 라인(PL2)은 제2 게이트 라인(GL2)을 통해 디스플레이 패널(110)에 표시되며, 4320번째 픽셀 라인(PLn)은 4320번째 게이트 라인(GLn)을 통해 디스플레이 패널(110)에 표시될 수 있다.
이에 따라, 디스플레이 패널(110)은 1/60 s 동안 4320개의 게이트 라인들(GL1 내지 GLn)을 순차적으로 스캐닝함으로써, 7680 X 4320의 해상도를 가지는 컨텐츠에 포함되는 제1 프레임 영상(410)을 7680 X 4320 픽셀로 이루어진 디스플레이 패널(110)에 표시할 수 있다.
또는, 디스플레이 패널이 4k (3840 X 2160) 해상도의 60Hz의 프레임 레이트를 가지며, 일반 모드로 동작하는 경우, 디스플레이 패널은 1/60s 동안 3840 X 2160의 해상도를 가진 하나의 프레임을 3840 X 2160 픽셀로 이루어진 디스플레이 패널에 표시할 수 있다. 다만, 이에 한정되지 않는다.
또한, 일 실시예에 따른 디스플레이 장치(100)는 8K (7680 X 4320) 해상도의 120Hz의 프레임 레이트를 가지는 컨텐츠를 8K (7680 X 4320) 해상도의 60Hz의 프레임 레이트를 가지는 디스플레이 패널(110)에 표시하기 위하여, 디스플레이 패널(110)을 듀얼 라인 게이팅 모드로 동작시킬 수 있다. 듀얼 라인 게이팅 모드로 동작하기 위해, 컨텐츠의 해상도가 조정될 수 있다. 예를 들어, 디스플레이 장치(100)는 7680 X 4320 해상도를 가지는 제1 프레임 영상(410)의 수직 해상도를 조정하여, 7680 X 2160의 해상도를 가지는 제2 프레임 영상(420)을 획득할 수 있다.
일 실시예에 따른 디스플레이 장치(100)는 듀얼 라인 게이팅 모드에서, 인접한 두 개의 게이트 라인들을 동시에 구동시킬 수 있다. 예를 들어, 디스플레이 패널(110)은 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)을 동시에 구동시켜, 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)에 대응하는 7680 X 2개의 픽셀들을 온 시키고, 순차적으로 제3 게이트 라인(GL3) 및 제4 게이트 라인(GL4)을 동시에 구동시켜, 제3 게이트 라인(GL3) 및 제4 게이트 라인(GL4)에 대응하는 7680 X 2개의 픽셀들을 온 시키는 방식으로, 4320번째 게이트 라인까지 구동할 수 있다.
예를 들어, 제2 프레임 영상(420)은 2160개의 픽셀 라인들을 포함하고, 제1 픽셀 라인(PL1)은 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2)을 통해 디스플레이 패널에 표시되며, 제2 픽셀 라인(PL2)은 제3 게이트 라인(GL3) 및 제4 게이트 라인(GL4)을 통해 디스플레이 패널에 표시되며, 2160번째 픽셀 라인(PL(n/2))은 4319번째 게이트 라인(GL(n-1)) 및 4320번째 게이트 라인(GLn)을 통해 디스플레이 패널(110)에 표시될 수 있다.
이에 따라, 디스플레이 패널(110)은 1/120 s 동안 4320개의 게이트 라인들을 스캐닝함으로써, 7680 X 2160의 해상도를 가진 하나의 프레임(420)을 7680 X 4320 픽셀로 이루어진 디스플레이 패널(110)에 표시할 수 있다.
한편, 도 4에 도시한 바와 같이, 디스플레이 패널(110)이 듀얼 라인 게이팅 모드로 동작하는 경우, 인접하는 게이트 라인들에 동일한 픽셀 데이터가 인가된다. 이에 따라, 프레임 영상에 포함되는 하나의 픽셀 라인은 인접한 게이트 라인들을 통해 반복적으로 디스플레이되며, 이로 인해, 재깅(jagging)이 발생하여 화질이 저하되는 문제점이 있다.
일 실시예에 따른 디스플레이 장치(100)는 재깅 현상을 완화시키거나 재깅 현상의 발생을 방지하기 위한 디재깅을 수행할 수 있다. 일 실시예에 따른 디스플레이 장치(100)가 디재깅을 수행하는 방법에 대해서는 이하 도면들을 참조하여 자세히 설명하기로 한다.
도 5는 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 5를 참조하면, 일 실시예에 따른 프로세서(120)는 재깅 후보 영역 검출부(510), 디재깅부(520), 및 스케일러(530)를 포함할 수 있다.
복수의 프레임 영상들을 포함하는 컨텐츠(501)가 입력되면, 재깅 후보 영역 검출부(510)는 복수의 프레임 영상들 각각에서 재깅 후보 영역(515)을 검출할 수 있다. 일 실시예에 따른 재깅 후보 영역(515)은 소정의 각도를 가지는 사선 엣지를 포함하는 영역일 수 있다. 듀얼 라인 게이팅 모드에서는 수직 방향(상하 방향)으로 인접하는 픽셀 간에 픽셀 데이터가 반복적으로 표시됨에 따라 재깅 현상이 발생하므로, 수직 엣지나 수평 엣지의 경우, 재깅 현상이 발생하지 않는다. 따라서, 재깅 후보 영역 검출부(510)는 사선 엣지를 포함하는 영역을 재깅 후보 영역(515)으로 검출할 수 있다. 재깅 후보 영역 검출부(510)는 다양한 엣지 검출 방법을 이용하여, 재깅 후보 영역(515)을 검출할 수 있다. 예를 들어, 재깅 후보 영역 검출부(510)는 주성분 분석(PCA) 알고리즘, 로버트 필터, 소벨 필터, 프리윗 필터 등을 이용하여, 사선 엣지를 검출할 수 있다.
디재깅 처리부(520)는 검출된 재깅 후보 영역(515)에 대하여 디재깅을 수행할 수 있다. 디재깅은 로우 패스 필터링을 포함할 수 있다. 로우 패스 필터링은 영상 신호에서 저주파 성분을 강조하는 영상 처리로, 영상에서 세밀한 부분을 제거함으로써, 영상을 흐리게 하는 처리를 의미할 수 있으며, 스무딩 처리 또는 블러링 처리를 포함할 수 있다. 디재깅부(520)는 평균 필터, 중앙값 필터, 가우시안 필터 등을 이용하여, 재깅 후보 영역(515)에 대하여 로우 패스 필터링을 수행할 수 있다.
스케일러(530)는 디재깅된 프레임 영상(525)의 해상도를 조정할 수 있다. 이때, 해상도 조정은 업 스케일링 또는 다운 스케일링일 수 있다. 스케일러(530)는 디스플레이 패널(110)의 해상도에 기초하여, 프레임 영상의 수평 해상도 또는 수직 해상도를 조정할 수 있다. 예를 들어, 스케일러(530)는 디스플레이 패널(110)이 8K (7680 X 4320) 해상도의 패널이면, 디스플레이 패널(110)의 수평 해상도 7680에 기초하여, 프레임 영상의 수평 해상도를 조정하고, 디스플레이 패널(110)의 수직 해상도 4320에 기초하여, 프레임 영상의 수직 해상도를 조정할 수 있다.
또한, 일 실시예에 따른 스케일러(530)는 디스플레이 패널(110)의 프레임 레이트, 프레임 영상의 프레임 레이트, 및 디스플레이 패널(110)의 구동 모드가 일반 모드인지 듀얼 라인 게이팅 모드인지에 따라, 프레임 영상의 해상도를 조정할 수 있다. 예를 들어, 프레임 영상은 120Hz의 8K (7680 X 4320) 영상이고, 디스플레이 패널(110)의 해상도는 8K이고, 프레임 레이트는 60Hz이며, 디스플레이 장치(100)가 듀얼 라인 게이팅 모드로 구동 중인 경우, 스케일러(530)는 프레임 영상의 수평 해상도는 유지하고, 프레임 영상의 수직 해상도를 2160으로 다운 스케일링할 수 있다. 즉, 프레임 영상의 해상도를 7680 X 2160으로 조정할 수 있다.
일 실시예에 따른 프로세서(120)는 스케일이 조정된 프레임 영상(535)을 디스플레이 패널(110)에 표시되도록 제어할 수 있다. 이때, 프로세서(120)는 듀얼 라인 게이팅 모드로 디스플레이 패널(110)을 동작시킬 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110)에 포함된 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동시킴으로써, 스케일이 조정된 프레임 영상(535)이 120Hz로 디스플레이되도록 제어할 수 있다. 즉, 스케일이 조정된 하나의 프레임 영상(535)은 1/120s 동안 디스플레이될 수 있다. 이때, 스케일이 조정된 프레임 영상(535)에 포함되는 하나의 픽셀 라인은, 동시에 구동되는 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이될 수 있다. 이에 따라, 디스플레이 패널(110)은 스케일이 조정된 프레임 영상(535)을 8K 의 해상도 및 120Hz의 프레임 레이트로 디스플레이할 수 있다.
도 6은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 6을 참조하면, 일 실시예에 따른 프로세서(120)는 재깅 후보 영역 검출부(610), 디재깅부(620), 및 스케일러(630) 이외에 추가적으로 프레임 레이트 제어부(640)를 더 포함할 수 있다.
재깅 후보 영역 검출부(610), 디재깅부(620), 및 스케일러(630)에 대해서는 도 5에서 설명하였으므로 동일한 설명은 생략하기로 한다.
일 실시예에 따른 입력 컨텐츠(601)의 프레임 레이트는 60Hz이고, 디스플레이 패널(110)의 프레임 레이트는 60Hz일 수 있다. 이러한 경우, 디스플레이 장치(100)가 디스플레이 패널(110)을 일반 모드로 동작시키면, 입력 컨텐츠(601)는 60Hz의 프레임 레이트로 디스플레이 패널(110)에 디스플레이될 수 있다.
반면에, 디스플레이 장치(100)가 디스플레이 패널(110)을 듀얼 라인 게이팅 모드로 동작시키면, 입력 컨텐츠(601)는 120Hz의 프레임 레이트로 디스플레이 패널(110)에 디스플레이될 수 있다.
예를 들어, 프로세서(120)는 프레임 레이트가 60Hz인 입력 컨텐츠(601)에 재깅 후보 영역 검출, 디재깅, 스케일 조정을 수행할 수 있다. 이에 대해서는, 도 5에서 자세히 설명하였으므로 구체적인 설명은 생략하기로 한다. 스케일이 조정된 프레임 영상(635)의 프레임 레이트는 60Hz이며, 스케일이 조정된 프레임 영상(635)을 디스플레이 패널(110)에 120Hz로 디스플레이하기 위해서는 프레임 레이트 조절 과정이 필요하다.
일 실시예에 따른 프레임 레이트 제어부(640)는 스케일이 조정된 프레임 영상(635)의 프레임 레이트를 조절할 수 있다. 예를 들어, 프레임 레이트 제어부(640)는 스케일이 조정된 프레임 영상(635)의 프레임 레이트를 120Hz로 조절할 수 있다.
프레임 레이트 제어부(640)는 프레임 영상들의 개수를 조절함으로써, 프레임 레이트를 조절할 수 있다. 예를 들어, 프레임 레이트 제어부(640)는 제1 프레임 영상(635)과 제1 프레임 영상 다음의 제2 프레임 영상 사이에 제1 서브 프레임 영상(645)을 생성할 수 있다. 이때, 제1 서브 프레임 영상(645)은 제1 프레임 영상(635) 및 제2 프레임 영상 중 적어도 하나에 기초하여 생성될 수 있다. 이와 같이, 프레임 레이트 제어부(640)는 프레임 영상들 사이에 서브 프레임 영상들을 생성할 수 있으며, 프레임 영상들의 개수는 n개에서 2n개로 조절되고, 프레임 레이트는 60Hz에서 120Hz로 조절될 수 있다.
일 실시예에 따른 프로세서(120)는 스케일 및 프레임 레이트가 조정된 프레임 영상들(635, 645)을 디스플레이 패널(110)에 표시되도록 제어할 수 있다. 이때, 프로세서(120)는 듀얼 라인 게이팅 모드로 디스플레이 패널(110)을 동작시킬 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110)에 포함된 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동시킴으로써, 스케일 및 프레임 레이트가 조정된 프레임 영상들(635, 645)이 120Hz로 디스플레이되도록 제어할 수 있다. 즉, 스케일 및 프레임 레이트가 조정된 하나의 프레임 영상은 1/120s 동안 디스플레이될 수 있다. 이때, 스케일 및 프레임 레이트가 조정된 프레임 영상에 포함되는 하나의 픽셀 라인은, 동시에 구동되는 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이될 수 있다. 디스플레이 패널(110)은 스케일 및 프레임 레이트가 조정된 프레임 영상들(635, 645)을 8K 의 해상도 및 120Hz의 프레임 레이트로 디스플레이할 수 있다.
도 7은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 7을 참조하면, 일 실시예에 다른 프로세서(120)는 재깅 후보 영역 검출부(710) 및 디더링부(720)를 포함할 수 있다.
도 7에서는 설명의 편의를 위해, 일 실시예에 따른 입력 컨텐츠(701)의 프레임 레이트는 120Hz이고, 디스플레이 패널(110)의 프레임 레이트는 60Hz인 것을 예로 들어 설명하기로 한다. 또한, 입력 컨텐츠(701) 및 디스플레이 패널(110)의 해상도는 8K (7680 X 4320)인 것을 예로 들어 설명하기로 한다.
재깅 후보 영역 검출부(710)는 입력 컨텐츠(701)에 포함되는 복수의 프레임 영상들 각각에서 재깅 후보 영역(715)을 검출할 수 있다. 재깅 후보 영역(715)을 검출하는 방법에 대해서는 도 5에서 자세히 설명하였으므로, 구체적인 설명은 생략하기로 한다.
디더링부(720)는 복수의 프레임 영상들의 해상도를 조정하는 경우, 검출된 재깅 후보 영역에 대한 시간적 디더링을 수행할 수 있다. 예를 들어, 디더링부(720)는 인접한 프레임 영상들에서 재깅 후보 영역(715)에 대해 서로 다른 위치의 픽셀 라인들을 기준으로 해상도를 조정할 수 있다.
예를 들어, 디더링부(720)는 인접한 제1 프레임 영상 및 제2 프레임 영상들을 다운 스케일링하는 경우, 제1 프레임 영상에서 검출된 재깅 후보 영역에 대해서는 홀수 번째 픽셀 라인들을 포함하도록 제1 프레임 영상을 다운스케일링하고, 제2 프레임 영상에서 검출된 재깅 후보 영역에 대해서는 짝수 번째 픽셀 라인들을 포함하도록 제2 프레임 영상을 다운스케일링할 수 있다. 또한, 디더링부(720)는 재깅 후보 영역(715)을 제외한 나머지 영역들에 대해서는 서로 동일한 위치의 픽셀 라인들을 기준으로 해상도를 조정할 수 있다. 예를 들어, 디더링부(720)는 제1 프레임 영상 및 제2 프레임 영상들에서, 재깅 후보 영역을 제외한 나머지 영역에 대해서는, 짝수 번째 픽셀 라인들을 포함하도록 제1 프레임 영상 및 제2 프레임 영상을 다운 스케일링할 수 있다. 또는, 제1 프레임 영상 및 제2 프레임 영상들에서, 재깅 후보 영역을 제외한 나머지 영역에 대해서는 홀수 번째 픽셀 라인들을 포함하도록 제1 프레임 영상 및 제2 프레임 영상을 다운 스케일링할 수 있다. 다만, 이에 한정되지 않는다.
디더링부(720)는 시간적 디더링을 수행함으로써, 재깅 후보 영역에 대한 디재깅을 수행할 수 있으며, 복수의 프레임 영상들의 수직 해상도를 4320에서 2160으로 조정할 수 있다.
일 실시예에 따른 프로세서(120)는 디더링이 수행된 프레임 영상(725)이 디스플레이 패널(110)에 표시되도록 제어할 수 있다. 이때, 프로세서(120)는 듀얼 라인 게이팅 모드로 디스플레이 패널(100)을 동작시킬 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110)에 포함된 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동시킴으로써, 디더링이 수행된 프레임 영상들이 120Hz로 디스플레이되도록 제어할 수 있다. 즉, 디더링이 수행된 하나의 프레임 영상은 1/120s 동안 디스플레이될 수 있다. 이때, 디더링이 수행된 프레임 영상(725)에 포함되는 하나의 픽셀 라인은, 동시에 구동되는 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이될 수 있다. 디스플레이 패널(110)은 디더링이 수행된 프레임 영상(725)을 8K의 해상도 및 120Hz의 프레임 레이트로 디스플레이할 수 있다.
도 8은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 8을 참조하면, 일 실시예에 따른 프로세서(120)는 재깅 후보 영역 검출부(810), 디더링부(820) 이외에 프레임 레이트 제어부(830)를 더 포함할 수 있다.
도 8에서는 설명의 편의를 위해, 일 실시예에 따른 입력 컨텐츠(801)의 프레임 레이트는 60Hz이고, 디스플레이 패널(110)의 프레임 레이트는 60Hz인 것을 예로 들어 설명하기로 한다. 또한, 입력 컨텐츠(801) 및 디스플레이 패널(110)의 해상도는 8K (7680 X 4320)인 것을 예로 들어 설명하기로 한다.
도 8과 같이, 입력 컨텐츠(801)와 디스플레이 패널(110)의 프레임 레이트가 60Hz로 동일한 경우, 디스플레이 패널(110)을 일반 모드로 동작시키면, 입력 컨텐츠(801)는 60Hz의 프레임 레이트로 디스플레이 패널(110)에 디스플레이될 수 있다.
반면에, 디스플레이 장치(100)가 디스플레이 패널(110)을 듀얼 라인 게이팅 모드로 동작시키면, 입력 컨텐츠(801)는 120Hz의 프레임 레이트로 디스플레이 패널(110)에 디스플레이될 수 있다.
예를 들어, 프로세서(120)는 프레임 레이트가 60Hz인 입력 컨텐츠(801)에 재깅 후보 영역(815) 검출, 검출된 재깅 후보 영역(815)에 대한 디더링을 수행할 수 있다. 이에 대해서는 도 7에서 자세히 설명하였으므로 구체적인 설명은 생략하기로 한다. 디더링이 수행된 프레임 영상(825)의 프레임 레이트는 60Hz이며, 프레임 영상(825)을 디스플레이 패널(110)에 120Hz로 디스플레이하기 위해서는 프레임 레이트 조절 과정이 필요하다.
일 실시예에 따른 프레임 레이트 제어부(830)는 디더링된 프레임 영상(825)의 프레임 레이트를 조절할 수 있다. 예를 들어, 프레임 레이트 제어부(830)는 디더링된 프레임 영상(825)의 프레임 레이트를 120Hz로 조절할 수 있다.
일 실시예에 따른 프로세서(120)는 디더링 및 프레임 레이트가 조정된 프레임 영상(835)을 디스플레이 패널(110)에 표시되도록 제어할 수 있다. 이때, 프로세서(120)는 듀얼 라인 게이팅 모드로 디스플레이 패널(110)을 동작시킬 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110)에 포함된 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동시킴으로써, 디더링 및 프레임 레이트가 조정된 프레임 영상들이 120Hz로 디스플레이되도록 제어할 수 있다. 즉, 디더링 및 프레임 레이트가 조정된 하나의 프레임 영상은 1/120s 동안 디스플레이될 수 있다. 이때, 디더링 및 프레임 레이트가 조정된 프레임 영상에 포함되는 하나의 픽셀 라인은, 동시에 구동되는 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이될 수 있다. 디스플레이 패널(110)은 디더링 및 프레임 레이트가 조정된 프레임 영상(835)을 8K의 해상도 및 120Hz의 프레임 레이트로 디스플레이할 수 있다.
도 9는 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 9를 참조하면, 일 실시예에 따른 프로세서(120)는 재깅 후보 영역 검출부(910), 디재깅부(920), 및 디더링부(930)를 포함할 수 있다.
도 9에서는 설명의 편의를 위해, 일 실시예에 따른 입력 컨텐츠(901)의 프레임 레이트는 120Hz이고, 디스플레이 패널(110)의 프레임 레이트는 60Hz인 것을 예로 들어 설명하기로 한다. 또한, 입력 컨텐츠(901) 및 디스플레이 패널(110)의 해상도는 8K (7680 X 4320)인 것을 예로 들어 설명하기로 한다.
재깅 후보 영역 검출부(910)는 입력 컨텐츠(901)에 포함되는 복수의 프레임 영상들 각각에서 재깅 후보 영역(915)을 검출할 수 있다. 재깅 후보 영역을 검출하는 방법에 대해서는 도 5에서 자세히 설명하였으므로, 구체적인 설명은 생략하기로 한다.
디재깅부(920)는 검출된 재깅 후보 영역(915)에 대하여 디재깅 처리를 수행할 수 있다. 디재깅 처리를 수행하는 방법에 대해서는 도 5에서 자세히 설명하였으므로, 구체적인 설명은 생략하기로 한다.
디더링부(930)는 디재깅된 프레임 영상(925)의 해상도를 조정하는 경우, 재깅 후보 영역(915)에 대한 시간적 디더링을 수행할 수 있다.
재깅 후보 영역에 대해 시간적 디더링을 수행하는 방법에 대해서는 도 7에서 자세히 설명하였으므로, 구체적인 설명은 생략하기로 한다.
디더링이 수행된 프레임 영상(935)은 7660 X 2160의 해상도 및 120Hz의 프레임 레이트를 가질 수 있다.
일 실시예에 따른 프로세서(120)는 디더링이 수행된 프레임 영상(935)을 디스플레이 패널(110)에 표시되도록 제어할 수 있다. 이때, 프로세서(120)는 듀얼 라인 게이팅 모드로 디스플레이 패널(110)을 동작시킬 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110)에 포함된 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동시킴으로써, 디더링이 수행된 프레임 영상들이 120Hz로 디스플레이되도록 제어할 수 있다. 즉, 디더링이 수행된 하나의 프레임 영상은 1/120s 동안 디스플레이될 수 있다. 이때, 디더링이 수행된 프레임 영상에 포함되는 하나의 픽셀 라인은, 동시에 구동되는 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이될 수 있다. 디스플레이 패널(110)은 디재깅 처리 및 디더링된 프레임 영상(935)을 8K 의 해상도 및 120Hz의 프레임 레이트로 디스플레이할 수 있다.
도 10은 일 실시예에 따른 디스플레이 장치의 동작을 설명하기 위한 도면이다.
도 10을 참조하면, 일 실시예에 따른 프로세서(120)는 재깅 후보 영역 검출부(1010), 디재깅부(1020), 디더링부(1030) 이외에 프레임 레이트 제어부(1040)를 더 포함할 수 있다.
도 10에서는 설명의 편의를 위해, 일 실시예에 따른 입력 컨텐츠(1001)의 프레임 레이트는 60Hz이고, 디스플레이 패널(110)의 프레임 레이트는 60Hz인 것을 예로 들어 설명하기로 한다. 또한, 입력 컨텐츠(1001) 및 디스플레이 패널(110)의 해상도는 8K (7680 X 4320)인 것을 예로 들어 설명하기로 한다.
도 10과 같이, 입력 컨텐츠(1001)와 디스플레이 패널(110)의 프레임 레이트가 60Hz로 동일한 경우, 디스플레이 패널(110)을 일반 모드로 동작시키면, 입력 컨텐츠(1001)는 60Hz의 프레임 레이트로 디스플레이 패널(110)에 디스플레이될 수 있다.
반면에, 디스플레이 장치(100)가 디스플레이 패널(110)을 듀얼 라인 게이팅 모드로 동작시키면, 입력 컨텐츠(1001)는 120Hz의 프레임 레이트로 디스플레이 패널(110)에 디스플레이될 수 있다.
예를 들어, 프로세서(120)는 프레임 레이트가 60Hz인 입력 컨텐츠(1001)에 재깅 후보 영역(1015) 검출, 검출된 재깅 후보 영역(1015)에 대한 디재깅 및 디더링을 수행할 수 있다. 이에 대해서는 도 9에서 자세히 설명하였으므로 구체적인 설명은 생략하기로 한다. 디더링이 수행된 프레임 영상(1035)의 프레임 레이트는 60Hz이며, 프레임 영상(1035)을 디스플레이 패널에 120Hz로 디스플레이하기 위해서는 프레임 레이트 조절 과정이 필요하다.
일 실시예에 따른 프레임 레이트 제어부(1040)는 디더링된 프레임 영상(1035)의 프레임 레이트를 조절할 수 있다. 예를 들어, 프레임 레이트 제어부(1040)는 디더링된 프레임 영상의 프레임 레이트를 120Hz로 조절할 수 있다.
일 실시예에 따른 프로세서(120)는 디더링 및 프레임 레이트가 조정된 프레임 영상(1045)을 디스플레이 패널(110)에 표시되도록 제어할 수 있다. 이때, 프로세서(120)는 듀얼 라인 게이팅 모드로 디스플레이 패널을 동작시킬 수 있다. 예를 들어, 프로세서(120)는 디스플레이 패널(110)에 포함된 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동시킴으로써, 디더링 및 프레임 레이트가 조정된 프레임 영상들이 120Hz로 디스플레이되도록 제어할 수 있다. 즉, 디더링 및 프레임 레이트가 조정된 하나의 프레임 영상은 1/120s 동안 디스플레이될 수 있다. 이때, 디더링 및 프레임 레이트가 조정된 프레임 영상에 포함되는 하나의 픽셀 라인은, 동시에 구동되는 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이될 수 있다. 디스플레이 패널(110)은 디더링 및 프레임 레이트가 조정된 프레임 영상(1045)을 8K 의 해상도 및 120Hz의 프레임 레이트로 디스플레이할 수 있다.
한편, 도 2, 도 5 내지 도 10에 도시된 디스플레이 장치(100)의 각 구성요소는 실제 구현되는 디스플레이 장치(100)의 사양에 따라 통합, 추가, 또는 생략될 수 있다. 즉, 필요에 따라 2 이상의 구성요소가 하나의 구성요소로 합쳐지거나, 혹은 하나의 구성요소가 2 이상의 구성요소로 세분되어 구성될 수 있다. 또한, 각 블록에서 수행하는 기능은 실시예들을 설명하기 위한 것이며, 그 구체적인 동작이나 장치는 본 발명의 권리범위를 제한하지 아니한다.
도 11은 일 실시예에 따른 디스플레이 장치의 동작방법을 나타내는 흐름도이다.
도 11을 참조하면, 일 실시예에 따른 디스플레이 장치(100)는 컨텐츠를 수신할 수 있다(S1110). 이때, 수신한 컨텐츠의 프레임 레이트는 디스플레이 패널의 프레임 레이트보다 클 수 있다. 예를 들어, 수신한 컨텐츠의 프레임 레이트는 120Hz이고, 디스플레이 패널의 프레임 레이트는 60Hz일 수 있다. 다만, 이에 한정되지 않는다.
디스플레이 장치(100)는, 컨텐츠에 포함되는 복수의 프레임 영상들 각각에서 재깅 후보 영역을 검출할 수 있다(S1120). 이때, 재깅 후보 영역은, 소정의 각도를 가지는 사선 엣지를 포함하는 영역일 수 있다. 디스플레이 장치(100)는 주성분 분석(PCA) 알고리즘, 로버트 필터, 소벨 필터, 프리윗 필터 등의 다양한 엣지 검출 방법을 이용하여, 재깅 후보 영역을 검출할 수 있다.
디스플레이 장치(100)는 검출된 재깅 후보 영역에 대한 디재깅을 수행할 수 있다(S1130). 디재깅은 로우 패스 필터링을 포함할 수 있으며, 로우 패스 필터링은 영상 신호에서 저주파 성분을 강조하는 영상 처리로, 영상에서 세밀한 부분을 제거함으로써, 영상을 흐리게 하는 처리를 의미할 수 있다. 스무딩 처리 또는 블러링 처리도 로우 패스 필터링에 포함될 수 있다. 디스플레이 장치(100)는 평균 필터, 중앙값 필터, 가우시안 필터 등을 이용하여, 재깅 후보 영역에 대한 로우 패스 필터링을 수행할 수 있다.
디스플레이 장치(100)는 복수의 프레임 영상들을 제2 해상도로 조정할 수 있다(S1140). 이때, 해상도 조정은 업 스케일링 또는 다운 스케일링일 수 있다. 디스플레이 장치(100)는 디스플레이 패널의 해상도에 기초하여, 프레임 영상의 수평 해상도 또는 수직 해상도를 조정할 수 있다. 예를 들어, 디스플레이 장치(100)는 디스플레이 패널이 8K (7680 X 4320) 해상도의 패널이면, 디스플레이 패널의 수평 해상도 7680에 기초하여, 프레임 영상의 수평 해상도를 조정하고, 디스플레이 패널의 수직 해상도 4320에 기초하여, 프레임 영상의 수직 해상도를 조정할 수 있다.
또한, 일 실시예에 따른 디스플레이 장치(100)는 디스플레이 패널의 프레임 레이트, 프레임 영상의 프레임 레이트, 및 디스플레이 패널의 구동 모드가 일반 모드인지 듀얼 라인 게이팅 모드인지에 따라, 프레임 영상의 해상도를 조정할 수 있다. 예를 들어, 프레임 영상은 120Hz의 8K (7680 X 4320) 영상이고, 디스플레이 패널의 해상도는 8K 이고, 프레임 레이트는 60Hz이며, 디스플레이 장치(100)가 듀얼 라인 게이팅 모드로 구동 중인 경우, 디스플레이 장치(100)는 프레임 영상의 수평 해상도는 유지하고, 프레임 영상의 수직 해상도를 2160으로 다운 스케일링할 수 있다. 즉, 프레임 영상의 해상도를 7680 X 2160으로 조정할 수 있다.
일 실시예에 따른 디스플레이 장치(100)는 복수의 프레임 영상들을 디스플레이 패널의 제1 프레임 레이트보다 큰 제2 프레임 레이트로 디스플레이할 수 있다(S1150). 디스플레이 장치(100)는 스케일이 조정된 프레임 영상들을 디스플레이 패널에 표시되도록 제어할 수 있다. 이때, 디스플레이 장치(100)는 듀얼 라인 게이팅 모드로 디스플레이 패널을 동작시킬 수 있다. 예를 들어, 디스플레이 장치(100)는 디스플레이 패널에 포함된 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동시킴으로써, 스케일이 조정된 프레임 영상이 120Hz로 디스플레이되도록 제어할 수 있다. 즉, 스케일이 조정된 하나의 프레임 영상은 1/120s 동안 디스플레이될 수 있다. 이때, 스케일이 조정된 프레임 영상에 포함되는 하나의 픽셀 라인은, 동시에 구동되는 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이될 수 있다. 이에 따라, 60Hz의 프레임 레이트를 가지는 디스플레이 패널은 스케일이 조정된 프레임 영상을 120Hz의 프레임 레이트로 디스플레이할 수 있다.
일 실시예에 따른 디스플레이 장치의 동작방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다.
또한, 개시된 실시예들에 따른 디스플레이 장치 또는 디스플레이 장치의 동작방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다.
컴퓨터 프로그램 제품은 S/W 프로그램, S/W 프로그램이 저장된 컴퓨터로 읽을 수 있는 저장 매체를 포함할 수 있다. 예를 들어, 컴퓨터 프로그램 제품은 전자 장치의 제조사 또는 전자 마켓(예, 구글 플레이 스토어, 앱 스토어)을 통해 전자적으로 배포되는 S/W 프로그램 형태의 상품(예, 다운로더블 앱)을 포함할 수 있다. 전자적 배포를 위하여, S/W 프로그램의 적어도 일부는 저장 매체에 저장되거나, 임시적으로 생성될 수 있다. 이 경우, 저장 매체는 제조사의 서버, 전자 마켓의 서버, 또는 SW 프로그램을 임시적으로 저장하는 중계 서버의 저장매체가 될 수 있다.
컴퓨터 프로그램 제품은, 서버 및 클라이언트 장치로 구성되는 시스템에서, 서버의 저장매체 또는 클라이언트 장치의 저장매체를 포함할 수 있다. 또는, 서버 또는 클라이언트 장치와 통신 연결되는 제3 장치(예, 스마트폰)가 존재하는 경우, 컴퓨터 프로그램 제품은 제3 장치의 저장매체를 포함할 수 있다. 또는, 컴퓨터 프로그램 제품은 서버로부터 클라이언트 장치 또는 제3 장치로 전송되거나, 제3 장치로부터 클라이언트 장치로 전송되는 S/W 프로그램 자체를 포함할 수 있다.
이 경우, 서버, 클라이언트 장치 및 제3 장치 중 하나가 컴퓨터 프로그램 제품을 실행하여 개시된 실시예들에 따른 방법을 수행할 수 있다. 또는, 서버, 클라이언트 장치 및 제3 장치 중 둘 이상이 컴퓨터 프로그램 제품을 실행하여 개시된 실시예들에 따른 방법을 분산하여 실시할 수 있다.
예를 들면, 서버(예로, 클라우드 서버 또는 인공 지능 서버 등)가 서버에 저장된 컴퓨터 프로그램 제품을 실행하여, 서버와 통신 연결된 클라이언트 장치가 개시된 실시예들에 따른 방법을 수행하도록 제어할 수 있다.
이상에서 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속한다.

Claims (19)

  1. 디스플레이 장치에 있어서,
    제1 해상도를 가지는 컨텐츠를 수신하는 컨텐츠 수신부;
    상기 컨텐츠에 대해 제1 프레임 레이트 구동이 가능한 디스플레이 패널;
    하나 이상의 인스트럭션들을 저장하는 메모리; 및
    상기 메모리에 저장된 상기 하나 이상의 인스트럭션들을 실행하는 프로세서를 포함하고,
    상기 프로세서는,
    상기 컨텐츠에 대한 디재깅(dejagging)을 수행하고,
    상기 컨텐츠의 수직 해상도를 1/2로 다운 스케일링하여, 상기 컨텐츠의 해상도를 제2 해상도로 조정하며,
    상기 제2 해상도로 조정된 컨텐츠를 상기 제1 프레임 레이트의 2배인 제2 프레임 레이트로 디스플레이되도록 상기 디스플레이 패널을 제어하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 컨텐츠는,
    상기 제1 프레임 레이트보다 큰 프레임 레이트를 가지는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 프로세서는,
    상기 컨텐츠를 구성하는 복수의 프레임 영상들에서, 사선 엣지를 포함하는 영역을 재깅 후보 영역으로 검출하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 프로세서는
    상기 검출된 재깅 후보 영역에 대한 로우 패스 필터링을 수행함으로써, 상기 디재깅(dejagging)을 수행하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 컨텐츠를 구성하는 복수의 프레임 영상들은, 인접하는 제1 프레임 영상과 제2 프레임 영상을 포함하고,
    상기 프로세서는,
    상기 제1 프레임 영상에서 검출된 재깅 후보 영역에 포함되는 제1 그룹의 픽셀 라인들을 포함하도록 상기 제1 프레임 영상의 해상도를 상기 제2 해상도로 조정하고,
    상기 제2 프레임 영상에서 검출된 재깅 후보 영역에 포함되는 상기 제1 그룹과 다른 제2 그룹의 픽셀 라인들을 포함하도록 상기 제2 프레임 영상의 해상도를 상기 제2 해상도로 조정하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 제1 그룹의 픽셀 라인들은 상기 제1 프레임 영상의 짝수 번째 픽셀 라인들을 포함하고, 상기 제2 그룹의 픽셀 라인들은 상기 제2 프레임 영상의 홀수 번째 픽셀 라인들을 포함하는, 디스플레이 장치.
  7. 제1항에 있어서,
    상기 프로세서는,
    상기 컨텐츠의 프레임 레이트를 상기 제2 프레임 레이트로 조절하는, 디스플레이 장치
  8. 제1항에 있어서,
    상기 디스플레이 패널은,
    복수의 게이트 라인들 및 복수의 데이터 라인들을 포함하며,
    상기 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동하며,
    상기 복수의 데이터 라인들 각각은,
    동일한 열에 배치된 픽셀들에 동일한 데이터를 제공하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 프로세서는,
    상기 제2 해상도로 조정된 컨텐츠에 포함된 하나의 픽셀 라인을 상기 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이하는, 디스플레이 장치.
  10. 제1 해상도의 프레임을 제1 프레임 레이트로 구동이 가능한 디스플레이 패널을 포함하는 디스플레이 장치의 동작방법에 있어서,
    제1 해상도를 가지는 컨텐츠를 수신하는 단계;
    상기 컨텐츠에 대한 디재깅(dejagging)을 수행하는 단계;
    상기 컨텐츠의 수직 해상도를 1/2로 다운 스케일링하여, 상기 컨텐츠의 해상도를 제2 해상도로 조정하는 단계; 및
    상기 제2 해상도로 조정된 컨텐츠를 상기 제1 프레임 레이트의 2배인 제2 프레임 레이트로 상기 디스플레이 패널에 디스플레이하는 단계를 포함하는 디스플레이 장치의 동작방법.
  11. 제10항에 있어서,
    상기 컨텐츠는,
    상기 제1 프레임 레이트보다 큰 프레임 레이트를 가지는, 디스플레이 장치의 동작방법.
  12. 제10항에 있어서,
    상기 동작방법은,
    상기 컨텐츠를 구성하는 복수의 프레임 영상들에서, 사선 엣지를 포함하는 영역을 상기 재깅 후보 영역으로 검출하는 단계를 더 포함하는, 디스플레이 장치의 동작방법.
  13. 제12항에 있어서,
    상기 디재깅을 수행하는 단계는,
    상기 검출된 재깅 후보 영역에 대한 로우 패스 필터링을 수행하는 단계를 포함하는, 디스플레이 장치의 동작방법.
  14. 제10항에 있어서,
    상기 컨텐츠를 구성하는 복수의 프레임 영상들은, 인접하는 제1 프레임 영상과 제2 프레임 영상을 포함하고,
    상기 컨텐츠의 해상도를 상기 제2 해상도로 조정하는 단계는,
    상기 제1 프레임 영상에서 검출된 재깅 후보 영역에 포함되는 제1 그룹의 픽셀 라인들을 포함하도록 상기 제1 프레임 영상의 해상도를 상기 제2 해상도로 조정하는 단계; 및
    상기 제2 프레임 영상에서 검출된 재깅 후보 영역에 포함되는 상기 제1 그룹과 다른 제2 그룹의 픽셀 라인들을 포함하도록 상기 제2 프레임 영상의 해상도를 상기 제2 해상도로 조정하는 단계를 포함하는, 디스플레이 장치의 동작방법.
  15. 제14항에 있어서,
    상기 제1 그룹의 픽셀 라인들은 상기 제1 프레임 영상의 짝수 번째 픽셀 라인들을 포함하고, 상기 제2 그룹의 픽셀 라인들은 상기 제2 프레임 영상의 홀수 번째 픽셀 라인들을 포함하는, 디스플레이 장치의 동작방법.
  16. 제10항에 있어서,
    상기 동작방법은,
    상기 컨텐츠의 프레임 레이트를 상기 제2 프레임 레이트로 조절하는 단계를 더 포함하는, 디스플레이 장치의 동작방법.
  17. 제10항에 있어서,
    상기 디스플레이 패널은,
    복수의 게이트 라인들 및 복수의 데이터 라인들을 포함하며,
    상기 제2 해상도로 조정된 컨텐츠를 상기 제2 프레임 레이트로 상기 디스플레이 패널에 디스플레이하는 단계는,
    상기 복수의 게이트 라인들 중 인접한 두 개의 게이트 라인들을 동시에 구동하는 단계를 포함하고,
    상기 복수의 데이터 라인들 각각은,
    동일한 열에 배치된 픽셀들에 동일한 데이터를 제공하는, 디스플레이 장치의 동작방법.
  18. 제17항에 있어서,
    상기 제2 해상도로 조정된 컨텐츠를 상기 제2 프레임 레이트로 상기 디스플레이 패널에 디스플레이하는 단계는,
    상기 제2 해상도로 조정된 컨텐츠에 포함된 하나의 픽셀 라인을 상기 인접한 두 개의 게이트 라인들을 통해 반복적으로 디스플레이하는 단계를 포함하는, 디스플레이 장치의 동작방법.
  19. 제10항의 방법을 수행하도록 하는 프로그램이 저장된 하나 이상의 컴퓨터로 읽을 수 있는 기록매체.
KR1020200109549A 2020-08-28 2020-08-28 디스플레이 장치 및 그 동작방법 KR20220028487A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200109549A KR20220028487A (ko) 2020-08-28 2020-08-28 디스플레이 장치 및 그 동작방법
PCT/KR2021/011451 WO2022045799A1 (ko) 2020-08-28 2021-08-26 디스플레이 장치 및 그 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200109549A KR20220028487A (ko) 2020-08-28 2020-08-28 디스플레이 장치 및 그 동작방법

Publications (1)

Publication Number Publication Date
KR20220028487A true KR20220028487A (ko) 2022-03-08

Family

ID=80355394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200109549A KR20220028487A (ko) 2020-08-28 2020-08-28 디스플레이 장치 및 그 동작방법

Country Status (2)

Country Link
KR (1) KR20220028487A (ko)
WO (1) WO2022045799A1 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2964931B2 (ja) * 1995-04-25 1999-10-18 富士ゼロックス株式会社 画像処理装置および画像形成装置
JP3584329B2 (ja) * 1996-04-01 2004-11-04 株式会社リコー 画像形成装置
US7215708B2 (en) * 2001-05-22 2007-05-08 Koninklijke Philips Electronics N.V. Resolution downscaling of video images
JP6311868B2 (ja) * 2013-11-07 2018-04-18 株式会社Ｊｏｌｅｄ 画像処理回路、画像処理方法、及び、表示装置
KR102289716B1 (ko) * 2017-08-01 2021-08-17 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법

Also Published As

Publication number Publication date
WO2022045799A1 (ko) 2022-03-03

Similar Documents

Publication Publication Date Title
KR102275709B1 (ko) 게이트 드라이버, 디스플레이 구동 회로 및 디스플레이 장치
US20140313236A1 (en) Display device and driving method thereof
US9058785B2 (en) Image displaying method for display device
US20160329014A1 (en) Display device
US20220230296A1 (en) Electronic apparatus and control method thereof
KR20060071835A (ko) 프레임 속도 제어를 통한 ｌｃｄ 블러 감소
US9613558B2 (en) Pixel driving method and associated display device
US20160111054A1 (en) Digital compensation for v-gate coupling
US20230335041A1 (en) Display apparatus and control method thereof
US20230222993A1 (en) Display device and control method thereof
KR20220028487A (ko) 디스플레이 장치 및 그 동작방법
US20100045585A1 (en) Method for eliminating deficient image on liquid crystal display
US11423817B2 (en) Display device, and method of operating a display device
CN115273740A (zh) 显示装置和显示装置的驱动方法
KR101467214B1 (ko) 액정표시장치의 구동 장치 및 방법
US20130241961A1 (en) Electrophoretic display device and method for driving the same
US20230306928A1 (en) Display device and operating method therefor
KR20120063213A (ko) 액정표시장치
US10235949B2 (en) Timing controller, display apparatus having the same and method of driving the display apparatus
US20150062150A1 (en) Dithering to avoid pixel value conversion errors
CN115424584B (zh) 显示驱动电路、显示屏的刷新方法、显示模组及电子设备
US20230245633A1 (en) Display apparatus and control method thereof
KR20220077733A (ko) 디스플레이 장치 및 그 제어 방법
JP2017053960A (ja) 液晶駆動装置、画像表示装置および液晶駆動プログラム
KR20220165131A (ko) 디스플레이 장치 및 그 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal