KR20220020077A - 심볼 타이밍 옵셋 보정 장치 및 방법 - Google Patents

심볼 타이밍 옵셋 보정 장치 및 방법 Download PDF

Info

Publication number
KR20220020077A
KR20220020077A KR1020200100583A KR20200100583A KR20220020077A KR 20220020077 A KR20220020077 A KR 20220020077A KR 1020200100583 A KR1020200100583 A KR 1020200100583A KR 20200100583 A KR20200100583 A KR 20200100583A KR 20220020077 A KR20220020077 A KR 20220020077A
Authority
KR
South Korea
Prior art keywords
signal
symbol
timing offset
symbol timing
estimate
Prior art date
Application number
KR1020200100583A
Other languages
English (en)
Inventor
류관웅
정준영
최동준
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020200100583A priority Critical patent/KR20220020077A/ko
Publication of KR20220020077A publication Critical patent/KR20220020077A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2649—Demodulators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2669—Details of algorithms characterised by the domain of operation
    • H04L27/2671—Time domain
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2689—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation
    • H04L27/2695—Link with other circuits, i.e. special connections between synchronisation arrangements and other circuits for achieving synchronisation with channel estimation, e.g. determination of delay spread, derivative or peak tracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

심볼 타이밍 옵셋 보정 장치 및 방법이 개시된다. 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 장치는 상향 신호와 하향 신호를 수신 신호로 수신하고, 상기 수신 신호에 대한 FFT 구간을 설정하는 FFT 부; 상기 수신 신호에서 송신 심볼과 수신 심볼간의 평균 심볼각도 추정치를 산출하는 심볼 추정부 및 상기 평균 심볼각도 추정치를 이용하여 상기 상향 신호와 상기 하향 신호 간의 심볼 타이밍 옵셋 추정치를 산출하고, 상기 심볼 타이밍 옵셋 추정치에 기반하여 상기 수신 신호에 대한 상기 FFT 구간을 재설정하는 심볼 타이밍 옵셋 보정부를 포함한다.

Description

심볼 타이밍 옵셋 보정 장치 및 방법 {APPARATUS AND METHOD FOR COMPENSATING SYMBOL TIMEING OFFSET}
본 발명은 케이블 송수신 기술에 관한 것으로, 보다 상세하게는 수신신호의 심볼 타이밍 옵셋 보정 기술에 관한 것이다.
최근 무선시스템에 FDX(full duplex)기술을 적용한 연구가 활발히 이루어지고 있다. 또한 디지털 케이블 방송기술로 대표되는 DOCSIS 3.1 시스템에서도 FDX 기술 적용에 대한 연구가 진행되고 있다. DOCSIS 3.1 시스템은 하이브리드 광섬유 동축 (HFC) 네트워크를 통해 10Gb/s 하향 스트림과 1Gb/s 상향 스트림 속도로 대화 형 네트워크를 지원할 수 있게 설계되었다. DOCSIS 3.1은 직교 주파수 분할 멀티플렉싱 (OFDM) 전송 방식과 최대 16,384 QAM (Quadrature Amplitude Modulation)의 고차 변조방식을 사용한다. 또한 저밀도 패리티 검사 (LDPC)코드는 또한 시스템 성능을 향상시키는 데 사용된다. CMTS(Cable Modem Termination System)는 하향 192MHz 대역폭, CM(Cable Modem)은 상향 96MHz 대역폭을 활용하여 HFC 네트워크를 통해 멀티미디어 컨텐츠를 전송한다.
최근 스펙트럼 효율성을 향상시키기 위해 DOCSIS 3.1에서도 CMTS 와 CM 간의 상호 작용 방법으로 전이중 기술(FDX;full duplex)을 채택하고 있다. 동일대역을 사용할 경우 DOCSIS 3.1 FDX시스템의 하향 송신신호는 높은 전력을 가진 신호로 피드백되어 상향 송신기로부터 전송된 낮은 전력의 상향 수신신호와 결합하여 상향수신기에 수신된다. 이러한 결합신호는 상향신호와 하향신호간의 심볼 타이밍 옵셋이 정확하게 일치하지 않으면 상향신호의 성능이 열화된다.
한편, 한국공개특허 제 10-2010-0072593 호“상향 케이블 모뎀에서 입력신호의 심벌 타이밍을 추정하는 방법 및 장치”는 심벌 속도에 비해 오버 샘플링된(oversampling) 입력신호를 수신하면, 상기 입력신호의 프리앰블(preamble)과 정합필터의 계수 값을 이용하여 상기 입력신호의 심벌 타이밍을 추정하는 방법 및 장치에 관하여 개시하고 있다.
본 발명은 동일 대역의 상향 신호와 하향 신호가 결합된 수신 신호를 수신하는 수신기에서 상향 신호와 하향 신호 간의 심볼 타이밍 옵셋을 보정하는 것을 목적으로 한다.
이 때, 본 발명은 상하향 신호간 심볼 타이밍 옵셋으로 인한 성능 열화를 제거하는 것을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 장치는 상향 신호와 하향 신호를 수신 신호로 수신하고, 상기 수신 신호에 대한 FFT 구간을 설정하는 FFT 부; 상기 수신 신호에서 송신 심볼과 수신 심볼간의 평균 심볼각도 추정치를 산출하는 심볼 추정부 및 상기 평균 심볼각도 추정치를 이용하여 상기 상향 신호와 상기 하향 신호 간의 심볼 타이밍 옵셋 추정치를 산출하고, 상기 심볼 타이밍 옵셋 추정치에 기반하여 상기 수신 신호에 대한 상기 FFT 구간을 재설정하는 심볼 타이밍 옵셋 보정부를 포함한다.
본 발명은 동일 대역의 상향 신호와 하향 신호가 결합된 수신 신호를 수신하는 수신기에서 상향 신호와 하향 신호 간의 심볼 타이밍 옵셋을 보정할 수 있다.
이 때, 본 발명은 상하향 신호간 심볼 타이밍 옵셋으로 인한 성능 열화를 제거할 수 있다.
도 1은 본 발명의 일실시예에 따른 하향 송신기를 나타낸 블록도이다.
도 2는 본 발명의 일실시예에 따른 자기신호 간섭기 및 심볼 타이밍 옵셋 장치를 포함하는 상향 수신기를 나타낸 블록도이다.
도 3은 본 발명의 일실시예에 따른 하향 신호 제거 전 FFT 구간을 나타낸 도면이다.
도 4는 본 발명의 일실시예에 따른 하향 신호 제거 후 FFT 구간을 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 방법을 나타낸 동작흐름도이다.
도 6은 본 발명의 일실시예에 따른 컴퓨터 시스템을 나타낸 도면이다.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일실시예에 따른 하향 송신기를 나타낸 블록도이다. 도 2는 본 발명의 일실시예에 따른 자기신호 간섭기 및 심볼 타이밍 옵셋 장치를 포함하는 상향 수신기를 나타낸 블록도이다.
도 1 및 도 2를 참조하면, FDX(full duplex) 방식의 DOCSIS 3.1 시스템의 블록도를 나타낸 것을 알 수 있다.
하향 송신기(100)는 FEC 페딩부(FEC PADDING), LDPC 인코더(ENCODER), 스크렘블러(SCRAMBLER), 인터리버(INTERLEAVER), 파일럿 생성부(PILOT GENERATOR), MUX, IFFT/CP+ 부, 업컨버터(UP CONVERTOR), DA 컨버터(DAC), 고출력 증폭기(HPA) 및 분배기(SPLITTER)를 포함한다.
하향 송신기(100)는 하향 스트림 신호를 HPA를 통과한 후 상향 수신기(300)로 전송될 수 있다.
이 때, 하향 송신기(100)는 분배기(SPLITTER)를 통해 HPA 에서 출력된 하향 스트림 신호를 자기 간섭 추정기 기준 신호로 자기신호 간섭기(200)에 전송할 수 있다.
자기신호 간섭기(200)는 AD 컨버터(ADC), 다운컨버터(DOWN CONVERTER), 왜곡 추정기(DISTORTION ESTIMATOR) 및 SI 신호 생성부(SI SIGNAL IMITATOR)를 포함한다.
자기신호 간섭기(200)는 왜곡 추정기(DISTORTION ESTIMATOR)에 수신된 SI(Self Interference) 신호와 기준 신호의 차이 값을 이용하여 SI(Self Interference) 신호의 왜곡 요소를 추정할 수 있다.
이 때, 자기신호 간섭기(200)는 SI 신호의 추정된 왜곡 요소에 기초하여 자기간섭 신호를 생성할 수 있다.
상향 수신기(300)는 저잡음 증폭기(LNA), AD 컨버터(ADC), 다운 컨버터(DOWN CONVERTOR), FFT 부(310), 자기간섭제거부(SIC)(320), 심볼 추정부(
Figure pat00001
ESTIMATOR)(330), 심볼 타이밍 옵셋 보정부(
Figure pat00002
ESTIMATION & COMPENSATION)(340), 채널 추정부(CHANNEL ESTIMATOR)(350), 채널 보정부(CHANNEL COMPENSATION)(360), 디인터리버(370), LLR(DATA), LLR(CPilot), 비트 매퍼(CELL TO BIT MAPPING(ORDERING)), 디스크램블러(DESCRAMBLER) 및 LDPC 디코더(DECODER)를 포함한다.
본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 장치는 상향 수신기(300)에 상응할 수 있고, 상향 수신기(300)에서 심볼 추정 및 심볼 타이밍 옵셋 보정을 수행하는 일부 구성 요소들(310 내지 370)을 포함하는 장치일 수도 있다.
상향 수신기(300)는 상향 스트림 신호를 상기 하향 스트림 신호를 동시에 수신할 수 있다.
FFT 부(310)는 고전력 피드백된 하향 스트림 신호와 상향 스트림 신호를 동시에 수신 신호로 수신하고, 수신 신호에 대한 심볼타이밍 시작점인 FFT 구간을 설정할 수 있다.
자기간섭제거부(320)는 수신 신호에 대해 자기간섭 신호를 기준으로 자기간섭 제거를 수행할 수 있다.
심볼 추정부(330)는 송신심볼과 수신심볼 간의 평균 심볼각도 추정치
Figure pat00003
를 산출할 수 있다.
이 때, 심볼 추정부(330)는 수학식 1을 이용하여 평균 심볼각도 추정치
Figure pat00004
를 산출할 수 있다.
Figure pat00005
수학식 1에서, X(k)는 송신기의 IFFT 이전 k번째 OFDM 파일롯 심볼, Y(k)는 수신기의 FFT 이후 k번째 OFDM 파일롯 심볼을 의미한다.
심볼 타이밍 옵셋 보정부(340)는 수학식 2와 같이 평균 심볼 각도 추정치를 이용하여 상향 스트림 신호와 하향 스트림 신호간 심볼 타이밍 옵셋 추정치
Figure pat00006
를 산출할 수 있다.
Figure pat00007
이 때, 심볼 타이밍 옵셋 보정부(340)는 수학식 2로부터 구해진 추정치
Figure pat00008
를 이용하여 하향 스트림 신호를 기준으로 설정된 FFT 구간의 시작점을 상향 스트림 신호를 기준으로 FFT 구간의 시작점을 재설정할 수 있다.
이를 통해, 심볼 타이밍 옵셋 보정부(340)는 상향 스트림 신호의 심볼 타이밍 오차를 수정할 수 있다.
이후, 채널 추정부(350) 및 채널 보정부(360)는 FFT 구간이 재설정된 하향 스트림 신호에 대한 채널 추정과 채널 보정을 수행할 수 있다.
이후, 디인터리버(360) 및 LDPC 디코더는 하향 스트림 신호로부터 데이터를 복조할 수 있다.
도 3은 본 발명의 일실시예에 따른 하향 신호 제거 전 FFT 구간을 나타낸 도면이다. 도 4는 본 발명의 일실시예에 따른 하향 신호 제거 후 FFT 구간을 나타낸 도면이다.
도 3을 참조하면, 하향 신호 제거 전 FFT 구간은 하향 스트림 신호의 심볼타이밍 시작점을 기준으로 FFT 구간이 설정되어, 상향 스트림 신호의 심볼 구간과 오차가 발생하는 것을 알 수 있다.
도 4를 참조하면, 하향 신호 제거 후 FFT 구간은 추정된 심볼 타이밍 옵셋 추정치
Figure pat00009
를 이용하여 하향 스트림 신호를 기준으로 설정된 FFT 구간의 시작점이 상향 스트림 신호를 기준으로 FFT 구간의 시작점을 변경된 것을 알 수 있다.
도 5는 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 방법을 나타낸 동작흐름도이다.
도 5를 참조하면, 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 방법은 먼저 신호를 수신할 수 있다(S410).
즉, 단계(S410)는 상향 스트림 신호를 상기 하향 스트림 신호를 동시에 수신할 수 있다.
또한, 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 방법은 심볼타이밍 시작점을 설정할 수 있다(S420).
즉, 단계(S420)는 고전력 피드백된 하향 스트림 신호와 상향 스트림 신호를 동시에 수신 신호로 수신하고, 수신 신호에 대한 심볼타이밍 시작점인 FFT 구간을 설정할 수 있다.
이 때, 단계(S420)는 수신 신호에 대해 자기간섭 신호를 기준으로 자기간섭 제거를 수행할 수 있다.
또한, 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 방법은 심볼각도를 추정할 수 있다(S430)
즉, 단계(S430)는 송신심볼과 수신심볼 간의 평균 심볼각도 추정치
Figure pat00010
를 산출할 수 있다.
이 때, 단계(S430)는 수학식 1을 이용하여 평균 심볼각도 추정치
Figure pat00011
를 산출할 수 있다.
수학식 1에서, X(k)는 송신기의 IFFT 이전 k번째 OFDM 파일롯 심볼, Y(k)는 수신기의 FFT 이후 k번째 OFDM 파일롯 심볼을 의미한다.
또한, 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 방법은 심볼 타이밍 옵셋을 추정할 수 있다(S440).
즉, 단계(S440)는 수학식 2와 같이 평균 심볼 각도 추정치를 이용하여 상향 스트림 신호와 하향 스트림 신호간 심볼 타이밍 옵셋 추정치
Figure pat00012
를 이용하여 하향 스트림 신호를 기준으로 설정된 FFT 구간의 시작점을 상향 스트림 신호를 기준으로 FFT 구간의 시작점을 재설정할 수 있다.
이를 통해, 단계(S450)는 상향 스트림 신호의 심볼 타이밍 오차를 수정할 수 있다.
또한, 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 방법은 디인터리빙을 수행할 수 있다(S460).
즉, 단계(S460)는 FFT 구간이 재설정된 하향 스트림 신호에 대한 채널 추정과 채널 보정을 수행하고, 하향 스트림 신호로부터 데이터를 복조할 수 있다.
도 6은 본 발명의 일실시예에 따른 컴퓨터 시스템을 나타낸 도면이다.
도 6을 참조하면, 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 장치는 컴퓨터로 읽을 수 있는 기록매체와 같은 컴퓨터 시스템(1100)에서 구현될 수 있다. 도 6에 도시된 바와 같이, 컴퓨터 시스템(1100)은 버스(1120)를 통하여 서로 통신하는 하나 이상의 프로세서(1110), 메모리(1130), 사용자 인터페이스 입력 장치(1140), 사용자 인터페이스 출력 장치(1150) 및 스토리지(1160)를 포함할 수 있다. 또한, 컴퓨터 시스템(1100)은 네트워크(1180)에 연결되는 네트워크 인터페이스(1170)를 더 포함할 수 있다. 프로세서(1110)는 중앙 처리 장치 또는 메모리(1130)나 스토리지(1160)에 저장된 프로세싱 인스트럭션들을 실행하는 반도체 장치일 수 있다. 메모리(1130) 및 스토리지(1160)는 다양한 형태의 휘발성 또는 비휘발성 저장 매체일 수 있다. 예를 들어, 메모리는 ROM(1131)이나 RAM(1132)을 포함할 수 있다.
이상에서와 같이 본 발명의 일실시예에 따른 심볼 타이밍 옵셋 보정 장치 및 방법은 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.
100: 하향 송신기 200: 자기신호 간섭기
300: 상향 수신기 310: FFT 부
320: 자기간섭제거부 330: 심볼 추정부
340: 심볼 타이밍 옵셋 보정부 350: 채널 추정부
360: 채널 보정부 370: 디인터리버
1100: 컴퓨터 시스템 1110: 프로세서
1120: 버스 1130: 메모리
1131: 롬 1132: 램
1140: 사용자 인터페이스 입력 장치
1150: 사용자 인터페이스 출력 장치
1160: 스토리지 1170: 네트워크 인터페이스
1180: 네트워크

Claims (1)

  1. 상향 신호와 하향 신호를 수신 신호로 수신하고, 상기 수신 신호에 대한 FFT 구간을 설정하는 FFT 부;
    상기 수신 신호에서 송신 심볼과 수신 심볼간의 평균 심볼각도 추정치를 산출하는 심볼 추정부; 및
    상기 평균 심볼각도 추정치를 이용하여 상기 상향 신호와 상기 하향 신호 간의 심볼 타이밍 옵셋 추정치를 산출하고, 상기 심볼 타이밍 옵셋 추정치에 기반하여 상기 수신 신호에 대한 상기 FFT 구간을 재설정하는 심볼 타이밍 옵셋 보정부;
    를 포함하는 것을 특징으로 하는 심볼 타이밍 옵셋 보정 장치.
KR1020200100583A 2020-08-11 2020-08-11 심볼 타이밍 옵셋 보정 장치 및 방법 KR20220020077A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200100583A KR20220020077A (ko) 2020-08-11 2020-08-11 심볼 타이밍 옵셋 보정 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200100583A KR20220020077A (ko) 2020-08-11 2020-08-11 심볼 타이밍 옵셋 보정 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20220020077A true KR20220020077A (ko) 2022-02-18

Family

ID=80495205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200100583A KR20220020077A (ko) 2020-08-11 2020-08-11 심볼 타이밍 옵셋 보정 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20220020077A (ko)

Similar Documents

Publication Publication Date Title
US20190305904A1 (en) Transmitter and method of transmitting, receiver and method of receiving
US7050419B2 (en) Head end receiver for digital data delivery systems using mixed mode SCDMA and TDMA multiplexing
US8472576B2 (en) Jammer canceller for power-line communication
US9258167B2 (en) Transmitting apparatus, receiving apparatus and control methods thereof
US8937996B2 (en) Receiver with ICI noise estimation
JP2004523945A (ja) 直交変調システムにおける誤り低減方法及び装置
US10581647B2 (en) Synchronized interference suppression in frequency domain
EP1790140A2 (en) Headend transmitter and downstream cable modem receiver for 1024 qam
US8315341B2 (en) Soft repetition code combiner using channel state information
US20120063532A1 (en) Reception device, receiving method, communication system, and communication method
KR101599074B1 (ko) 직교주파수분할다중화 방식을 지원하는 수신기에서 위상 잡음 보상장치 및 방법
US7792211B2 (en) System, modem, receiver, transmitter and method for improving transmission performance
US20080107190A1 (en) Method for forming a bit log-likelihood ratio from symbol log-likelihood ratio
CN107852186B (zh) 用于传输和接收受频谱掩模约束的无线信号的装置和方法
KR100738350B1 (ko) Ｏｆｄｍ 통신시스템에서 위상잡음 보상을 위한 등화기 및그 방법
KR20220020077A (ko) 심볼 타이밍 옵셋 보정 장치 및 방법
KR100530262B1 (ko) 무선 랜 시스템의 위상잡음 제거 장치 및 그 방법
Liu et al. Analysis and performance comparison of DVB-T and DTMB systems for terrestrial digital TV
KR101004821B1 (ko) 동일 채널 간섭 추정 및 복호 성능 향상 기능을 갖는 ｏｆｄｍ 수신기
US20130272460A1 (en) Inter carrier interference cancellation for orthogonal frequency domain multiplexing receivers
JP5814070B2 (ja) 混信波抽出装置
WO2007052993A1 (en) Apparatus for receiving an orthgonal frequency division multiplexing signal
KR101082157B1 (ko) Ｏｆｄｍ 시스템을 위한 등화 방법 및 그 등화기
Baek et al. Channel Estimation and Compensation Technique for Self-Interference Cancellation in DOCSIS 3.1 System with Full Duplex
Gomes et al. Iterative frequency-domain equalization for general QAM constellations with reduced envelope fluctuations through magnitude modulation techniques

Legal Events

Date Code Title Description
A201 Request for examination