KR20220016033A - 반도체 디바이스 검사 방법 및 반도체 디바이스 검사 장치 - Google Patents

Abstract

반도체 디바이스 검사 방법은, 반도체 디바이스에 있어서의 복수의 구동 소자가 포함된 제1 광 빔 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형을 취득하는 스텝과, 제1 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 광 빔 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형을 취득하는 스텝과, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 스폿 내의 구동 소자마다 파형 신호를 분리하는 스텝을 구비한다.

Description

반도체 디바이스 검사 방법 및 반도체 디바이스 검사 장치

본 발명의 일 양태는, 반도체 디바이스 검사 방법 및 반도체 디바이스 검사 장치에 관한 것이다.

반도체 디바이스를 검사하는 기술로서, EOP(Electro Optical Probing)나 EOFM(Electro-Optical Frequency Mapping)으로 불리는 광 프로빙 기술이 알려져 있다(예를 들면 특허문헌 1 및 특허문헌 2 참조). 광 프로빙 기술에서는, 광원으로부터 출사된 광을 반도체 디바이스에 조사하고, 반도체 디바이스에서 반사된 반사광을 광센서로 검출하여, 검출 신호를 취득한다. 그리고, 취득한 검출 신호에 있어서, 신호의 시간 변화를 파형으로서 표시하거나, 목적으로 하는 주파수를 골라내어, 그 진폭 에너지의 시간적인 경과를 2차원의 매핑으로서 표시하거나 한다. 이것에 의해, 지정 지점의 동작이 정상인지 이상인지를 판단하거나, 목적으로 한 주파수로 동작하고 있는 회로의 위치를 특정할 수 있다. 광 프로빙 기술은 반도체 디바이스에 있어서의 고장 지점 및 고장 원인 등을 특정하고 해석할 수 있기 때문에, 매우 유효한 검사 기술이다.

일본 특개 2007-64975호 공보 일본 특개 2010-271307호 공보

여기서, 반도체 디바이스가 소형화됨으로써, 반도체 디바이스를 향해서 출사 되는 광의 빔 스폿(beam spot)이 반도체 디바이스에 있어서의 복수의 구동 소자에 걸쳐 있는 것이 생각된다. 이 경우, 검출 신호에 있어서는 혼신(混信)(복수의 구동 소자 각각의 반사광에 따른 신호의 혼재)이 발생한다. 혼신 상태의 검출 신호에 기초하는 파형(혼신 파형)으로부터는, 반도체 디바이스의 검사를 고정밀도로 행할 수 없을 우려가 있다.

본 발명의 일 양태는 상기 실정을 감안하여 이루어진 것으로, 반도체 디바이스 검사의 고정밀도화를 도모할 수 있는 반도체 디바이스 검사 방법 및 반도체 디바이스 검사 장치에 관한 것이다.

본 발명의 일 양태에 따른 반도체 디바이스 검사 방법은, 반도체 디바이스에 있어서의 복수의 구동 소자가 포함된 제1 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형을 취득하는 스텝과, 제1 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형을 취득하는 스텝과, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 스폿 내의 구동 소자마다 파형 신호를 분리하는 스텝을 구비한다.

본 발명의 일 양태에 따른 반도체 디바이스 검사 방법에서는, 복수의 구동 소자가 포함된 제1 스폿으로부터의 광에 기초하는 제1 혼신 파형과, 제1 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 스폿으로부터의 광에 기초하는 제2 혼신 파형이 취득되고, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 스폿 내의 구동 소자마다 파형 신호가 분리된다. 예를 들면, 서로 영역이 중복되는 스폿 각각의 혼신 파형의 시간 변화가 취득됨으로써, 혼신 파형에 관한 스폿에 포함된 복수의 구동 소자의 위치에 따른 영향도(각각의 혼신 파형에 있어서의 각 구동 소자의 신호의 관여 상황)를 추정할 수 있다. 이와 같은 복수의 구동 소자의 위치에 따른 영향도를 고려함으로써, 혼신 파형으로부터, 스폿 내의 각 구동 소자의 파형 신호를 적절히 분리할 수 있다. 이와 같이, 혼신 파형으로부터 각 구동 소자의 파형 신호(본래의 파형)가 적절히 분리됨으로써, 분리 후의 구동 소자의 파형 신호에 기초하여, 반도체 디바이스 검사를 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 분리 후의 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 나란히 표시하는 스텝을 더 구비하고 있어도 된다. 이것에 의해, 반도체 디바이스의 검사시에 있어서, 참조 샘플(참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호)과의 차이를 알기 쉽게 유저에게 표시할 수 있다. 이것으로, 반도체 디바이스 검사를 보다 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 분리 후의 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 비교하는 스텝을 더 구비하고 있어도 된다. 이것에 의해, 반도체 디바이스의 검사시에 있어서, 참조 샘플(참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호)과의 차이를 특정할 수 있다. 이것으로, 반도체 디바이스 검사를 보다 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 분리 후의 파형 신호와, 논리 시뮬레이션에 의해서 생성된 파형 신호의 비교 결과에 기초하여, 반도체 디바이스와, 반도체 디바이스의 레이아웃 화상의 위치 맞춤을 행하는 스텝을 더 구비하고 있어도 된다. 이것에 의해, 파형 신호의 유사도에 기초하여 상기 위치 맞춤을 행하고, 위치 맞춤 후에 있어서는 레이아웃 화상에 기초하여 반도체 디바이스 검사(고장 위치의 특정 등)를 보다 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 분리 후의 파형 신호에 기초하여 제1 및 제2 스폿 내의 각 구동 소자의 위치를 특정하고, 특정한 각 구동 소자의 위치에 기초하여, 반도체 디바이스와, 반도체 디바이스의 레이아웃 화상의 위치 맞춤을 행하는 스텝을 더 구비하고 있어도 된다. 구동 소자의 위치에 기초하여 위치 맞춤이 행해짐으로써, 파형 신호를 비교하는 경우 등과 비교하여 보다 용이하게 상기 위치 맞춤을 행할 수 있고, 위치 맞춤 후에 있어서는 레이아웃 화상에 기초하여 반도체 디바이스 검사(고장 위치의 특정 등)를 보다 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법에 있어서, 제1 스폿의 중심과 제2 스폿의 중심의 이격 거리는, 구동 소자를 구성하는 게이트 간의 이격 거리의 4배 이하여도 된다. 이것에 의해, 제1 스폿으로부터의 광에 따른 파형 및 제2 스폿으로부터의 광에 따른 파형을, 적절히 혼신 파형(복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형, 및 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형)으로 할 수 있다.

상기 반도체 디바이스 검사 방법은, 제1 및 제2 혼신 파형에 대해서 노이즈 제거 필터링을 행하는 스텝을 더 구비하고 있어도 된다. 예를 들면 딥 러닝 등을 이용하여 노이즈를 제거함으로써, 노이즈를 제거한 혼신 파형에 기초하여, 파형 신호의 분리를 적절히 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 스폿 내에 있어서의 임의의 위치의 파형 신호를 재구성하는 스텝을 더 구비하고 있어도 된다. 이것에 의해, 단지 구동 소자의 파형 신호(혼신 파형으로부터 분리한 파형 신호)를 취득하는 것만이 아니라, 분리한 파형 신호에 기초하여 임의의 위치의 파형 신호를 취득할 수 있다.

상기 반도체 디바이스 검사 방법은, 제1 및 제2 스폿에 광을 조사하는 스텝과, 제1 스폿에 조사된 광에 대한 반사광인 제1 스폿으로부터의 광, 및 제2 스폿에 조사된 광에 대한 반사광인 제2 스폿으로부터의 광을 검출하는 스텝을 더 구비하고 있어도 된다. 이것에 의해, 반사광에 따라서, 예를 들면 EOP 등의 광 프로빙 기술을 이용하여, 반도체 디바이스 검사를 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 제1 스폿에 있어서의 반도체 디바이스로부터의 발광인 제1 스폿으로부터의 광, 및 제2 스폿에 있어서의 반도체 디바이스로부터의 발광인 제2 스폿으로부터의 광을 검출하는 스텝을 더 구비하고 있어도 된다. 이것에 의해, 반도체 디바이스로부터의 발광에 따라서, 예를 들면 시간 분해 발광 해석 등의 기술을 이용하여, 반도체 디바이스 검사를 고정밀도로 행할 수 있다.

본 발명의 일 양태에 따른 반도체 디바이스 검사 장치는, 반도체 디바이스로부터의 광을 검출하는 광 검출기와, 해석부를 구비하고, 해석부는 광 검출기가 검출하는 광 중, 반도체 디바이스에 있어서의 복수의 구동 소자가 포함된 제1 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형을 취득하는 것과, 광 검출기가 검출하는 광 중, 제1 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형을 취득하는 것과, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 스폿 내의 구동 소자마다 파형 신호를 분리하는 것을 실행하도록 구성되어 있다.

상기 반도체 디바이스 검사 장치는, 분리 후의 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 나란히 표시하는 표시부를 더 구비하고 있어도 된다.

상기 반도체 디바이스 검사 장치에 있어서, 해석부는, 분리 후의 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 비교하는 것을 더 실행하도록 구성되어 있어도 된다.

상기 반도체 디바이스 검사 장치에 있어서, 해석부는, 분리 후의 파형 신호와, 논리 시뮬레이션에 의해서 생성된 파형 신호의 비교 결과에 기초하여, 반도체 디바이스와, 반도체 디바이스의 레이아웃 화상의 위치 맞춤을 행하는 것을 더 실행하도록 구성되어 있어도 된다.

상기 반도체 디바이스 검사 장치에 있어서, 해석부는, 분리 후의 파형 신호에 기초하여 제1 및 제2 스폿 내의 각 구동 소자의 위치를 특정하고, 특정한 각 구동 소자의 위치에 기초하여, 반도체 디바이스와, 반도체 디바이스의 레이아웃 화상의 위치 맞춤을 행하는 것을 더 실행하도록 구성되어 있어도 된다.

상기 반도체 디바이스 검사 장치에 있어서, 제1 스폿의 중심과 제2 스폿의 중심의 이격 거리는, 구동 소자를 구성하는 게이트 간의 이격 거리의 4배 이하여도 된다.

상기 반도체 디바이스 검사 장치에 있어서, 해석부는, 제1 및 제2 혼신 파형에 대해서 노이즈 제거 필터링을 행하는 것을 더 실행하도록 구성되어 있어도 된다.

상기 반도체 디바이스 검사 장치에 있어서, 해석부는, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 스폿 내에 있어서의 임의의 위치의 파형 신호를 재구성하는 것을 더 실행하도록 구성되어 있어도 된다.

상기 반도체 디바이스 검사 장치는, 제1 및 제2 스폿에 조사되는 광을 발생시키는 광 발생부를 더 구비하고, 광 검출기는 제1 스폿에 조사된 광에 대한 반사광인 제1 스폿으로부터의 광, 및 제2 스폿에 조사된 광에 대한 반사광인 제2 스폿으로부터의 광을 검출해도 된다.

상기 반도체 디바이스 검사 장치는, 광 검출기는, 제1 스폿에 있어서의 반도체 디바이스로부터의 발광인 제1 스폿으로부터의 광, 및 제2 스폿에 있어서의 반도체 디바이스로부터의 발광인 제2 스폿으로부터의 광을 검출해도 된다.

본 발명의 일 양태에 의하면, 반도체 디바이스 검사의 고정밀도화를 도모할 수 있는 반도체 디바이스 검사 방법 및 반도체 디바이스 검사 장치를 제공할 수 있다.

도 1은 본 발명의 제1 실시 형태에 따른 반도체 디바이스 검사 장치의 구성도이다.
도 2는 디바이스 패턴과 광 빔 스폿의 관계의 일례를 나타내는 도면이다.
도 3은 혼신 파형을 설명하는 도면이다.
도 4는 광 빔 스폿의 설정예를 나타내는 도면이다.
도 5는 각 광 빔 스폿에 있어서의 혼신 파형에 대해서 설명하는 도면이다.
도 6은 이상 발생 지점의 특정 수법의 개요를 설명하는 도면이다.
도 7은 불량 샘플과 참조 샘플의 혼신 파형끼리를 비교하는 경우의, 각 파형의 일치도를 나타내는 도면이다.
도 8은 불량 샘플과 참조 샘플의 분리 파형끼리를 비교하는 경우의, 각 파형의 일치도를 나타내는 도면이다.
도 9는 서로 영역의 일부가 중복되는 3개의 광 빔 스폿 각각의 그리드점에 관하여 취득한, 혼신 파형의 시간 변화를 나타내고 있다.
도 10은 도 9에 나타내지는 그리드점을 포함하는, 각 그리드점의 파고의 시간 변화를 표현한 도면이다.
도 11은 도 10의 (c)에 나타내지는 시각: t3에 있어서의 각 그리드점의 파고를 재현하는 신호 분포를 나타내는 도면이다.
도 12는 혼신 파형의 시간 변화로부터 구동 소자의 위치를 추정하는 처리를 설명하는 도면이다.
도 13은 각 시각에 대해서 재현된 혼신 파형의 파고 곡면을 나타내는 도면이다.
도 14는 구동 소자의 위치 분포에 대해서 설명하는 도면이다.
도 15는 구동 소자마다 파형 신호를 분리하는 처리를 설명하는 도면이다.
도 16은 파형 신호의 분리 처리를 설명하는 도면이다.
도 17은 파형 신호의 분리 처리를 설명하는 도면이다.
도 18은 파형 신호의 분리 처리를 설명하는 도면이다.
도 19는 임의의 위치에 재구성된 파형 신호를 고려하여 이상 발생 지점을 특정하는 처리를 설명하는 도면이다.
도 20은 반도체 디바이스와 레이아웃 화상의 위치 맞춤에 대해서 설명하는 도면이다.
도 21은 반도체 디바이스 검사 장치가 행하는 반도체 디바이스 검사 방법에 따른 처리를 나타내는 플로차트이다.
도 22는 모니터에 있어서의 화면 이미지의 일례이다.
도 23은 모니터에 있어서의 화면 이미지의 일례이다.
도 24는 모니터에 있어서의 화면 이미지의 일례이다.
도 25는 모니터에 있어서의 화면 이미지의 일례이다.
도 26은 모니터에 있어서의 화면 이미지의 일례이다.
도 27은 모니터에 있어서의 화면 이미지의 일례이다.
도 28은 모니터에 있어서의 화면 이미지의 일례이다.
도 29는 모니터에 있어서의 화면 이미지의 일례이다.
도 30은 모니터에 있어서의 화면 이미지의 일례이다.
도 31은 광 빔 스폿의 설정예를 나타내는 도면이다.
도 32는 각 구동 소자의 동작 타이밍을 설명하는 도면이다.
도 33은 혼신 파형에 포함되는 각 발광 파형을 나타내는 도면이다.
도 34는 신호의 타이밍에 기초하는 파형 신호의 분리를 설명하는 도면이다.
도 35는 재구성된 파형 신호를 나타내는 도면이다.

이하, 본 발명의 실시 형태에 대해서, 도면을 참조하여 상세하게 설명한다. 또한, 각 도면에 있어서 동일 또는 상당 부분에는 동일 부호를 부여하고, 중복되는 설명을 생략한다.

［제1 실시 형태］

도 1은 제1 실시 형태에 따른 반도체 디바이스 검사 장치(1)의 구성도이다. 반도체 디바이스 검사 장치(1)는 피검사 디바이스(DUT: Device Under Test)인 반도체 디바이스(100)에 있어서 이상 발생 지점을 특정하는 등, 반도체 디바이스(100)를 검사(계측)하기 위한 장치이다.

반도체 디바이스(100)로서는, 트랜지스터 등의 PN 접합을 가지는 집적회로(IC: Integrated Circuit), 혹은 대규모 집적회로(LSI: Large Scale Integration)인 로직 디바이스, 메모리 디바이스, 아날로그 디바이스, 또한, 이것들을 조합한 혼합 신호(mixed signal) 디바이스, 또는, 대전류용/고압용 MOS 트랜지스터, 바이폴러 트랜지스터, IGBT 등의 전력용 반도체 디바이스(파워 디바이스)여도 된다.

반도체 디바이스 검사 장치(1)는 광 프로빙 기술을 이용하여 반도체 디바이스(100)를 검사한다. 본 실시 형태에서는, 반도체 디바이스 검사 장치(1)는 EOP(Electro Optical Probing)로 불리는 광 프로빙 기술을 이용하여 반도체 디바이스(100)를 검사하는 것으로서 설명한다. 또한, 반도체 디바이스 검사 장치(1)는 그 외의 광 프로빙 기술에 의해서 반도체 디바이스(100)를 검사하는 것이어도 된다. EOP에 의해 반도체 디바이스(100)를 검사하는 경우에는, 반도체 디바이스(100)의 게이트(100a)에 전압 패턴(동작 펄스 신호)이 테스터(도시하지 않음)에 의해 스위프됨으로써 반도체 디바이스(100)의 드레인 포텐셜이 변화하고, 반도체 디바이스(100)의 캐리어 밀도가 변화하고, 반도체 디바이스(100)의 굴절률 및 광 흡수율이 변화한다. 이 상태에 있어서, 광원(11)으로부터 출사된 광이 반도체 디바이스(100)에 조사되면, 굴절률 및 광 흡수율의 변화에 따라서, 반사광의 강도 및 위상이 변화한다. 이와 같은 반사광을 광 검출기(16)로 검출하여, 검출 신호를 취득한다. 그리고, 취득한 검출 신호에 있어서, 그 진폭 에너지를 시간적인 경과로서 표시함으로써, 파형(EOP 파형)을 얻을 수 있다. 반도체 디바이스 검사 장치(1)는, 예를 들면 EOP 파형에 기초하여, 반도체 디바이스(100)에 있어서의 이상 발생 지점의 특정을 행한다.

반도체 디바이스 검사 장치(1)는, EOP 파형을 얻음에 있어서, 반도체 디바이스(100)의 구동 소자마다 파형 신호를 분리한다. 이하에서는, 도 2~도 8을 참조하여, 반도체 디바이스 검사 장치(1)가 행하는 파형 신호의 분리에 관한 설명을 행한다.

도 2는 디바이스 패턴과 광 빔 스폿의 관계의 일례를 나타내는 도면이다. 도 2의 (a)는 180nm 프로세스를 이용한 반도체 디바이스의 디바이스 패턴과 광 빔 스폿 BS의 관계를 나타내고 있고, 도 2의 (b)는 45nm 프로세스를 이용한 반도체 디바이스의 디바이스 패턴과 광 빔 스폿 BS의 관계를 나타내고 있으며, 도 2의 (c)는 10nm 프로세스를 이용한 반도체 디바이스의 디바이스 패턴과 광 빔 스폿 BS의 관계를 나타내고 있다. 여기서, 파장 1300nm의 광을 고침렌즈(SIL: Solid Immersion Lens)로 불리는 이미지 분해능을 향상시키는 특수한 렌즈로 집광했을 때, 고침렌즈의 성능을 결정하는 개구율(NA: Numerical Aperture)로 불리는 물리량이 3.1로 했을 경우, 이론적으로 레일리 계산식에 따르면, 256nm가 이미지 분해능으로 계산된다. 그 때의 광의 스폿은 FWHM에 대응하는 직경이 214nm, 에어리 디스크(Airy disk)로 불리는 스폿 전체의 직경에 대응하는 크기가 512nm가 된다. 도 2에서는, 광 빔 스폿 BS의 중앙부의 색의 진한 부분의 직경이 214nm의 FWHM, 주변의 색의 연한 부분의 직경이 512nm의 에어리 디스크로서 표기하고 있다. 도 2의 (a)에 나타내지는 180nm 프로세스를 이용한 반도체 디바이스에 있어서는, 콘택트 게이트의 피치가 비교적 크게 설계되어 있기 때문에, 광 빔 스폿 BS가 하나의 구동 소자(150a)에만 중첩되어 있다(즉, 하나의 구동 소자(150a)에만 광을 조사할 수 있음). 이 경우에는, 하나의 구동 소자의 반사광에 따른 검출 신호가 취득된다. 한편, 도 2의 (b)에 나타내지는 45nm 프로세스를 이용한 반도체 디바이스에 있어서는, 180nm 프로세스를 이용한 반도체 디바이스와 비교하여 콘택트 게이트의 피치가 작게 되기 때문에, 광 빔 스폿 BS가 복수의 구동 소자(150b)에 걸쳐 있다(즉, 복수의 구동 소자(150b)에 광이 조사됨). 이 경우에는, 검출 신호에 있어서는 혼신(복수의 구동 소자(150b) 각각의 반사광에 따른 신호의 혼재)이 발생한다. 마찬가지로, 더욱 소형화된 도 2의 (c)에 나타내지는 10nm 프로세스를 이용한 반도체 디바이스에 있어서도, 광 빔 스폿 BS가 복수의 구동 소자(150c)에 걸쳐 있어, 검출 신호에 있어서는 혼신이 발생한다. 이와 같이, 근래의 소형화된 반도체 디바이스를 광 프로빙 기술에 의해 검사하는 경우에는, 검출 신호에 있어서의 혼신이 문제가 된다.

도 3은 혼신 파형을 설명하는 도면이다. 혼신 상태의 검출 신호에 기초하는 EOP 파형(혼신 파형)은, 복수의 구동 신호의 파형 신호가 중첩되어 형성되어 있다. 예를 들면 도 3에 나타내지는 예에서는, 구동 소자 A의 파형 신호와 구동 소자 B의 파형 신호의 위상차가 π/4 정도이다. 이와 같은 2개의 파형 신호가 중첩된 혼신 파형에 있어서는, 파고가 2단계로 되어 있다.

반도체 디바이스 검사 장치(1)는, 상기와 같은 혼신 파형으로부터, 각 구동 소자의 파형 신호를 분리함으로써, 반도체 디바이스(100)의 검사 정밀도를 높이는 것이다. 도 4는 광 빔 스폿 BS의 설정예를 나타내는 도면이다. 도 4에 나타내지는 예에서는, 복수의 구동 소자(150)(도 4 중에 나타내지는 「소자 1~소자 9」)가 그리드 모양으로 배치되어 있다. 그리고, 반도체 디바이스 검사 장치(1)에서는, 복수의 광 빔 스폿 BS가 서로의 영역의 일부가 중첩되도록 하여, 그리드 모양으로 설정된다. 예를 들면, 도 4에 나타내지는 예에서는, 광 빔 스폿 BS1은, 광 빔 스폿 BS2, BS3, BS4, BS5, BS6와, 그 영역의 일부가 중첩되도록 설정되어 있고, 광 빔 스폿 BS2는, 광 빔 스폿 BS1, BS3, BS4, BS5, BS6와, 그 영역의 일부가 중첩되도록 설정되어 있다. 그리고, 본 실시 형태에서는, 반도체 디바이스(100)로서, 예를 들면 45nm 프로세스를 이용한 반도체 디바이스(또는 그것보다도 소형화된 반도체 디바이스)가 이용되고 있고, 각 광 빔 스폿 BS가 복수의 구동 소자(150)에 걸쳐 있다. 예를 들면 도 4에 나타내지는 예에서는, 광 빔 스폿 BS1은, 「소자 1」 「소자 2」 「소자 4」 「소자 5」로 나타내지는 구동 소자(150)에 걸쳐 있고, 광 빔 스폿 BS2는, 「소자 1」 「소자 2」 「소자 3」 「소자 4」 「소자 5」 「소자 6」으로 나타내지는 구동 소자(150)에 걸쳐 있다. 이 때문에, 각 광 빔 스폿으로부터의 광(반사광)에 따라서 취득되는 신호에는, 복수의 구동 소자(150)로부터의 신호가 혼신되어 있다. 즉, 반도체 디바이스 검사 장치(1)는, 각 광 빔 스폿으로부터의 광에 따라서, 각각 혼신 파형을 취득할 수 있다. 또한, 광 빔 스폿 BS의 설정시에 있어서는, 각 광 빔 스폿 BS와 어느 구동 소자(150)가 중첩되어 있는지는 알고 있지 않다.

도 5는 각 광 빔 스폿 BS에 있어서의 혼신 파형에 대해서 설명하는 도면이다. 도 5의 (a)는, 각 구동 소자(150)(「소자 1」~「소자 9」)의 파형 신호를 나타내는 도면이다. 도 5의 (b)는, 각 광 빔 스폿 BS(BS1~BS9)에 있어서의 혼신 파형을 나타내는 도면이다. 상술한 바와 같이, 각 광 빔 스폿 BS에 있어서 취득되는 신호에는 복수의 구동 소자(150)로부터의 신호가 혼신되어 있기 때문에, 도 5의 (b)에 나타내지는 바와 같이, 각 광 빔 스폿 BS에 있어서 취득되는 파형은 혼신 파형이 된다. 반도체 디바이스(100)에 있어서의 이상 발생 지점을 특정하는 경우 등에 있어서는, 도 5의 (a)에 나타내지는 바와 같은 각 구동 소자(150)(「소자 1」~「소자 9」)마다의 파형 신호를 취득하는 것이 중요하다. 그래서, 본 실시 형태의 반도체 디바이스 검사 장치(1)는, 도 5의 (b)에 나타내지는 바와 같은, 각 광 빔 스폿 BS에 있어서 취득되는 혼신 파형으로부터, 도 5의 (a)에 나타내지는 바와 같은 각 구동 소자(150)(「소자 1」~「소자 9」)의 파형 신호를 취득(분리)한다. 파형 신호의 분리 수법에 대해서는 후술한다.

그리고, 반도체 디바이스 검사 장치(1)는, 혼신 파형으로부터 분리하여 얻은 분리 파형(구동 소자마다의 파형 신호)에 기초하여, 이상 발생 지점의 특정을 행한다. 도 6은 이상 발생 지점의 특정 수법의 개요를 설명하는 도면이다. 도 6의 (a)에 있어서는, 이상 발생이 의심되는 반도체 디바이스(불량 샘플)의 복수의 혼신 파형으로부터 분리 파형을 취득하는 것이 나타내져 있다. 또한, 도 6의 (b)에 있어서는, 이상이 발생하지 않은 반도체 디바이스(참조 샘플)의 복수의 혼신 파형으로부터 분리 파형을 취득하는 것이 나타내져 있다. 반도체 디바이스 검사 장치(1)는, 불량 샘플의 분리 파형과 참조 샘플의 분리 파형을 비교하여, 파형끼리가 유사하기는 하지만, 타이밍 차이 등이 발생하고 있어 서로의 일치도가 낮은 지점을 특정한다. 반도체 디바이스 검사 장치(1)는, 이와 같은 타이밍 차이 등이 발생하고 있는 지점에 기초하여, 불량 샘플에 있어서의 이상 발생 지점을 특정한다.

불량 샘플과 참조 샘플의 분리 파형끼리를 비교하여 이상 발생 지점을 특정하는 것의 우위성(혼신 파형끼리를 비교하는 경우와 비교한, 정밀도면에서의 유의성(有意性))에 대해서, 도 7 및 도 8을 참조하여 설명한다. 도 7은 불량 샘플과 참조 샘플의 혼신 파형끼리를 비교하는 경우의, 각 파형의 일치도를 나타내는 도면이다. 도 7에 나타내지는 바와 같이, 위에서부터 5개째의 파형에 있어서, 불량 샘플의 파형과 참조 샘플의 파형의 일치도가 0.8603으로 되어 있다. 도 8은 불량 샘플과 참조 샘플의 분리 파형끼리를 비교하는 경우의, 각 파형의 일치도를 나타내는 도면이다. 도 8에 나타내지는 바와 같이, 위에서부터 5번째의 파형에 있어서, 불량 샘플의 파형과 참조 샘플의 파형의 일치도가 0.8059로 되어 있다. 상술한 바와 같이, 이상 발생 지점을 특정함에 있어서는, 불량 샘플의 파형과 참조 샘플의 파형의 일치도가 낮은 지점을 특정하는 바, 분리 파형끼리를 비교하는 경우쪽이, 이상 발생 지점에 있어서의 불량 샘플의 파형과 참조 샘플의 파형의 일치도를 낮게 도출할 수 있다. 이것으로부터, 분리 파형끼리를 비교함으로써, 이상 발생 지점의 특정을, 보다 확실하고 고정밀도로 행할 수 있다고 말할 수 있다. 또한, 일치도는 예를 들면 피어슨 상관계수가 계산됨으로써 도출된다.

도 1로 되돌아가, 반도체 디바이스 검사 장치(1)의 구성에 대해서 설명한다. 반도체 디바이스 검사 장치(1)는 광원(11)(광 발생부)과, 도광 렌즈(12)와, 광 분기 광학계(13)와, 대물 렌즈(14)와, 집광 렌즈(15)와, 광 검출기(16)와, 제어 장치(20)(해석부)와, 모니터(30)(표시부)와, 암상자(50)를 구비하고 있다. 암상자(50)는 상술한 구성 중 제어 장치(20) 및 모니터(30) 이외의 구성을 수용하고 있고, 수용한 각 구성에 외부의 광의 영향이 미치는 것을 회피하기 위해서 마련되어 있다.

광원(11)은 반도체 디바이스 검사 장치(1)의 광 빔 스폿에 조사되는 광을 발생시켜, 해당 광을 출력한다. 광원(11)은 예를 들면 SLD(Super Luminescent Diode)로 구성되어 있다. 또한, 광원(11)은 LD(Laser Diode) 등의 레이저 광원이나 LED(Light Emitting Diode), 또는 램프 광원을 이용한 인코히런트 광원 등이어도 된다. 도광 렌즈(12)는 예를 들면 단독 또는 복합의 볼록 렌즈로서, 광원(11)으로부터 출력된 광을 광 분기 광학계(13)로 안내한다.

여기서, 서로 이웃하는 광 빔 스폿끼리의 간격과, 서로 이웃하는 구동 소자를 구성하는 게이트끼리의 간격의 관계에 대해서 설명한다. 본 실시 형태에 따른 파형 신호의 분리 수법에 있어서는, 서로 이웃하는 광 빔 스폿에 같은 구동 소자가 포함된 상태에서 각 광 빔 스폿에 있어서 혼신 상태로 되어 있을 필요가 있다. 그 때문에, 광 빔 스폿의 간격(그리드 피치) 및 게이트의 간격(게이트 피치)은, 상술한 혼신 상태로 되도록, 특정 범위 내로 설정된다. 예를 들면 그리드 피치가 게이트 피치와 무관계로 설정되었을 경우에 있어서는, 광 빔 스폿마다 혼신 비율이 변화해 버린다. 광 빔 스폿마다의 혼신 비율을 서로 일정하게 하기 위해서는, 그리드 피치를 예를 들면 게이트 피치의 정수배 등으로 해도 된다. 또한, 그리드 피치를 게이트 피치에 대해서 과도하게 크게 했을 경우에는, 혼신되지 않은(적절히 정보가 들어가지 않는) 광 빔 스폿이 발생해 버린다. 예를 들면, 빔 조건을, 파장 λ=1300nm, 대물 렌즈(14)의 개구율 NA=3.1, 반치전폭 FWHM(full width at half maximum)=214nm로 하고, 반도체 디바이스(100)의 디바이스 조건으로서, 게이트 길이 l=28nm, 게이트 피치를 게이트 길이 l의 4배 정도로 한 것과 같은 경우에 있어서는, 그리드 피치를 게이트 피치의 4배보다도 크게 하면, 적절히 혼신이 발생되지 않을 우려가 있다. 즉, 제1 광 빔 스폿의 중심과, 해당 제1 광 빔 스폿과 서로 이웃하는 제2 광 빔 스폿의 중심의 이격 거리는, 구동 소자를 구성하는 게이트 간의 이격 거리의 4배 이하로 해도 된다.

광 분기 광학계(13)는 광원(11)으로부터 출력되는 것과 함께 도광 렌즈(12)를 거쳐 도달한 광을 반도체 디바이스(100) 방향으로 투과시킨다. 광 분기 광학계(13)는 반도체 디바이스(100) 상을 조사광으로 주사하는 광 주사 광학계를 더 구비하고 있어도 된다. 대물 렌즈(14)는 광 분기 광학계(13)에 의해서 안내된 광(조사광)을 반도체 디바이스(100)에 집광한다. 또한, 반도체 디바이스(100)에 있어서의 집광 포인트인 광 빔 스폿은, 예를 들면, 반도체 디바이스(100)를 유지하는 척(chuck; 도시하지 않음)이 XY방향(전후·좌우 방향), 즉 척에 있어서의 반도체 디바이스(100)의 재치면을 따른 방향으로 이동됨으로써 전환된다. 이와 같은 척은, 예를 들면 XY스테이지(도시하지 않음)에 의해서 XY방향(전후·좌우 방향)으로 이동된다. XY스테이지는, 제어 장치(20)에 의한 제어에 따라서, 미리 설정되어 있는 복수의 광 빔 스폿이 순차적으로, 조사광의 조사 영역이 되도록, 척을 XY방향으로 이동시킨다.

또한, 광 분기 광학계(13)는 반도체 디바이스(100)에 조사된 광에 대해서 반도체 디바이스(100)가 반사한 반사광을 광 검출기(16) 방향으로 안내한다. 집광 렌즈(15)는 반사광을 광 검출기(16)에 집광한다.

광 검출기(16)는 광 분기 광학계(13) 및 집광 렌즈(15)를 거쳐 도달한 반사광을 검출하고, 해당 반사광에 따른 검출 신호를 출력한다. 광 검출기(16)는 APD(Avalanche Photo Diode)나 PD(Photo Diode), PMT(Photo Multiplier Tube) 등이다.

제어 장치(20)는 XY스테이지(도시하지 않음), 광원(11), 및 광 검출기(16)를 제어한다. 구체적으로는, 제어 장치(20)는 XY스테이지를 제어함으로써 조사광의 조사 영역(광 빔 스폿)의 전환을 제어한다. 제어 장치(20)는 광원(11)을 제어함으로써 조사의 출사 조정 그리고 조사광의 파장 및 진폭 등의 조정을 행한다. 제어 장치(20)는 광 검출기(16)를 제어함으로써 반사광의 검출에 관한 조정을 행한다. 또한, 제어 장치(20)는 각 광 빔 스폿에 있어서 취득되는 반사광에 따라서 각 혼신 파형을 취득하고, 각 혼신 파형에 기초하여, 각 광 빔 스폿 내의 구동 소자마다 파형 신호를 분리한다. 파형 신호의 분리에 관한 제어 장치(20)의 기능에 대해서는 후술한다.

또한, 제어 장치(20)는, 컴퓨터로서, 물리적으로는, RAM, ROM 등의 메모리, CPU 등의 프로세서(연산 회로), 통신 인터페이스, 하드디스크 등의 격납부를 구비하여 구성되어 있다. 이러한 제어 장치(20)로서는, 예를 들면 퍼스널 컴퓨터, 클라우드 서버, 스마트 디바이스(스마트폰, 태블릿 단말 등) 등을 들 수 있다. 제어 장치(20)는 메모리에 격납되는 프로그램을 컴퓨터 시스템의 CPU로 실행함으로써 기능한다. 또한, 제어 장치(20)는 마이크로컴퓨터나 FPGA로 구성되어 있어도 된다.

다음으로, 파형 신호의 분리에 관한 제어 장치(20)의 기능에 대해서 상세하게 설명한다.

제어 장치(20)는 광 검출기(16)가 검출하는 반사광 중, 반도체 디바이스(100)에 있어서의 복수의 구동 소자가 포함된 제1 광 빔 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형을 취득하는 것과, 광 검출기(16)가 검출하는 반사광 중, 제1 광 빔 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 광 빔 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형을 취득하는 것과, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 광 빔 스폿 내의 구동 소자마다 파형 신호를 분리하는 것을 실행하도록 구성되어 있다. 제1 및 제2 광 빔 스폿은, 서로 영역의 일부가 중복되는 광 빔 스폿이 복수(적어도 2개 이상) 있는 것을 나타내고 있다. 또한, 제1 및 제2 혼신 파형은, 구동 소자마다 파형 신호를 분리함에 있어서 복수(적어도 2개 이상)의 혼신 파형을 이용하는 것을 나타내고 있다. 이하에서는, 각 광 빔 스폿의 중심(혼신 파형을 취득하는 점)을 그리드점으로 기재하는 경우가 있다.

구체적인 파형 신호의 분리 처리의 일례에 대해서 설명한다. 여기에서는, 각 혼신 파형의 시간 변화를 취득하고, 각 시간에 있어서의 각 혼신 파형의 파고를 실현하도록, 각 구동 소자의 위치 및 파형 신호(혼신 파형으로부터 분리되는 각 파형 신호)를 추정하는 수법을 설명한다.

도 9는 서로 영역의 일부가 중복되는 3개의 광 빔 스폿 각각의 그리드점 I~Ⅲ에 관하여 취득한, 혼신 파형의 시간 변화를 나타내고 있다. 도 9의 (a)는 그리드점 I에 대한 혼신 파형의 시간 변화(시각: t1~t3를 포함함)를 나타내고 있다. 도 9의 (b)는 그리드점 Ⅱ에 대한 혼신 파형의 시간 변화(시각: t1~t3를 포함함)를 나타내고 있다. 도 9의 (c)는 그리드점 Ⅲ에 대한 혼신 파형의 시간 변화(시각: t1~t3를 포함함)를 나타내고 있다. 도 10은 도 9에 나타내지는 그리드점 I~Ⅲ를 포함하는, 각 그리드점의 파고의 시간 변화를 표현한 도면이다. 도 10의 (a)는, 시각: t1에 있어서의 각 그리드점의 파고를 나타내고 있다. 도 10의 (b)는, 시각: t2에 있어서의 각 그리드점의 파고를 나타내고 있다. 도 10의 (c)는, 시각: t3에 있어서의 각 그리드점의 파고를 나타내고 있다. 본 수법에서는, 그리드점마다의 파고를 재현함으로써, 혼신 이전의 파형(즉, 각 구동 소자의 파형 신호)을 구한다.

도 11은 도 10의 (c)에 나타내지는 시각: t3에 있어서의 각 그리드점의 파고를 재현하는 신호 분포를 나타내는 도면이다. 제어 장치(20)는 예를 들면 그리드 설정 범위 내에, 복수의 해석점을 설정한다. 해석점은 예를 들면 그리드 내를 화상 표시했을 때의 각 픽셀로 되어도 된다. 그리고, 제어 장치(20)는 예를 들면 각 해석점에 빔 지름에 상당하는 가우스 분포를 적절히 가정하여 계산을 반복하여, 각 그리드점의 특정 시각에 있어서의 파고(도 11에 나타내지는 세로 막대선의 길이)를 재현하는 조합(각 해석점의 파형 신호의 조합)을 구한다. 이것에 의해, 각 해석점 중에서 구동 소자에 상당하는 점(위치) 및 파형 신호를 추정할 수 있다. 또한, 상술한 가우스 분포를 가정하는 것을 대신하여, 빔 수렴 분포에 보다 가까운 베셀 함수를 사용해도 된다. 적당한 위치에 가우스 분포(또는 베셀 함수)를 설정하고, 각 위치의 기여를 가산함으로써, 그리드 설정 평면 상의 혼신 파형 변화를 구할 수 있다.

도 12는 혼신 파형의 시간 변화로부터 구동 소자의 위치를 추정하는 처리를 설명하는 도면이다. 도 12에 있어서는, 상단부터 순서대로, 시각: t1에 있어서의 각 그리드점에서의 파고, 시각: t2에 있어서의 각 그리드점에서의 파고, 시각: t3에 있어서의 각 그리드점에서의 파고를 나타내고 있다. 도 12에 있어서는, 가로축이 위치, 세로축이 파고를 나타내고 있고, 세로 막대선이 그리드점에서 검출된 파고를 나타내고 있다. 제어 장치(20)는, 각 시각에 대해서, 그리드점에서의 파고를 재현하는 신호의 조합을 구한다. 즉, 제어 장치(20)는, 그리드점에서의 파고가 재현되도록, 그리드 범위 내의 그리드 내역(內域)점(해석점)으로부터의 신호의 관여 상황을 나타내는 가우스 분포의 위치를 계산하고, 각 신호에 의해서 그리드점에서의 파고를 재현함으로써, 혼신 상태를 나타내는 곡선(도 12 참조)을 도출한다. 혼신 상태를 재현하는 그리드 내역점은, 처음에는 적절히 랜덤으로 설정되고, 그리드점에서의 파고가 재현되도록 반복 계산되어, 계산이 수렴함으로써 좌표(위치)가 구해진다. 이와 같은 계산을, 다른 시각에 있어서 각각 실시함으로써, 그리드 내역점은 복수의 정해진 좌표에 수렴하게 된다.

도 12에 나타내지는 예에서는, 예를 들면 그리드 내역점은, 좌표: a, b, c, e, f, h가 되고, 좌표: a, b, c, e, f, h로부터의 신호의 기여만으로 각 시각에 있어서의 그리드점에서의 파고를 재현할 수 있다. 이것은, 좌표: a, b, c, e, f, h에, 하이/로우 변화를 나타내는 신호의 발생원(즉 구동 소자)이 존재하고 있는 것을 의미한다. 한편, 도 12에 나타내지는 좌표: d, g에 대해서는, 어느 시각에 있어서도 파고 변화의 재현에는 이용되고 있지 않고, 좌표: d, g에는 구동 소자가 존재하고 있지 않다고 말할 수 있다. 상술한 바와 같은 구동 소자의 위치는, 많은 시각에 관하여 계산을 행함으로써, 보다 고정밀도로 도출할 수 있다. 구동 소자의 좌표의 일부를 구한 후에 있어서는, 그 좌표에 신호 발생원이 존재하는 것으로 하여, 그 좌표에서 가우스 분포를 온/오프하여 파고를 재현하는 것이 가능하게 되어, 다른 구동 소자의 좌표를 구할 때의 계산 시간을 단축시킬 수 있다.

도 13은 각 시각에 대해서 재현된 혼신 파형의 파고 곡면을 나타내는 도면이다. 도 13의 (a)는 시각: t1에 있어서의 혼신 파형의 파고 곡면, 도 13의 (b)는 시각: t2에 있어서의 혼신 파형의 파고 곡면, 도 13의 (c)는 시각: t3에 있어서의 혼신 파형의 파고 곡면을 나타내는 도면이다. 도 14는 구동 소자의 위치 분포에 대해서 설명하는 도면이다. 도 13의 (a)~도 13의 (c)에 나타내지는 바와 같이 혼신 파형의 파고 곡면이 시간 변화하고 있는 경우에 있어서, 해당 파고 곡면을 형성하는 가우스 분포의 설정 좌표(파고 곡면 재현 포인트)가 도 14의 (a)의 해칭으로 나타내지는 각 위치인 것으로 한다. 이와 같은 파고 곡면 재현 포인트란, 구동 소자의 위치라고 바꿔 말할 수 있으므로, 구동 소자(신호 출력 소자)의 분포는 도 14의 (b)에 나타내지는 바와 같이 된다. 한편, 반도체 디바이스(100)의 레이아웃 화상으로부터는, 신호를 출력 가능한 구동 소자(트랜지스터)를 특정할 수 있다. 도 14의 (c)에 나타내지는 레이아웃 화상에 있어서는, 모식적으로 구동 소자(트랜지스터)가 좁은 3개의 직사각형, 신호를 발생시키지 않는 패턴이 넓은 직사각형으로 나타내져 있다. 그리고, 도 14의 (b)에 나타내지는 구동 소자의 분포와, 도 14의 (c)에 나타내지는 레이아웃 화상이 비교 대조됨으로써, 도 14의 (d)에 나타내지는 슈퍼임포즈(superimpose) 이미지를 생성하는 것이 가능하다. 도 14의 (d)의 슈퍼임포즈 이미지를 이용함으로써, 레이아웃 화상 상의 어느 위치로부터 신호를 검출하고 있는지를 인식할 수 있다.

상술한 바와 같이 구동 소자의 좌표가 구해진 후에 있어서는, 각 구동 소자의 신호의 시간 변화를 인식함으로써, 혼신 파형에 관여하는 구동 소자마다 파형 신호를 분리할 수 있다. 도 15는 구동 소자마다 파형 신호를 분리하는 처리를 설명하는 도면이다. 도 15의 (a)는 각 시각에 있어서의 혼신 파형, 및 혼신 파형을 재현하는 신호(각 구동 소자의 신호)를 나타내는 도면이다. 도 15의 (b)는, 각 구동 소자의 신호 레벨 시간 변화를 나타내는 도면이다. 도 15의 (a)에 나타내지는 바와 같이, 구동 소자가 존재하는 것으로 상정되는 좌표: a, b, c, e, f, h에 있어서의 가우스 분포 형상 신호의 존재 유무에 따라서 혼신 파형이 재현되고 있는 경우를 생각한다. 도 15의 (a)에 있어서, 신호가 존재하는 것은 하이(도면 중에 있어서 숫자 「1」로 나타낸 사각), 신호가 존재하지 않는 것은 로우(도면 중에 있어서 숫자 「0」으로 나타낸 사각)로 출력되어 있는 것에 상당한다. 도 15의 (b)는, 이와 같은 각 구동 소자의 시간마다의 하이 로우 레벨(신호 레벨)을 표시한 것이다. 이와 같은, 각 구동 소자(좌표마다)의 신호 레벨 시간 변화를 나타낸 파형이, 혼신 파형으로부터 분리되는 각 구동 소자의 파형 신호에 상당한다.

구체적인 파형 신호의 분리 처리의 다른 예에 대해서 설명한다. 여기에서는, 구동 소자의 위치를 랜덤으로 설정하고, 설정한 구동 소자의 영향을 합산한 신호의 파고와, 그리드점에서 취득된 파고를 비교하는 처리를 반복함으로써, 각 구동 소자의 파형 신호(혼신 파형으로부터 분리되는 각 파형 신호)를 추정하는 수법을 설명한다.

도 16, 도 17, 및 도 18은, 파형 신호의 분리 처리를 설명하는 도면이다. 이들 도면에 있어서는, 가로축이 위치, 세로축이 파고를 나타내고 있다. 이들 도면에 있어서의 파선(예를 들면 도 16의 (a)에 나타내지는 파선)은, 정해(正解)(실제)의 구동 소자의 위치 및 파형을 나타내고 있다. 또한, 이들 도면에 있어서의 일점 쇄선(예를 들면 도 16의 (a)에 나타내지는 일점 쇄선)은, 랜덤으로 설정된 구동 소자 후보의 위치 및 파형을 나타내고 있다. 또한, 이들 도면에 있어서의 굵은 실선(예를 들면 도 16의 (b)에 나타내지는 굵은 실선)은, 랜덤으로 설정된 구동 소자 후보의 신호를 합산한 신호의 파형을 나타내고 있다. 또한, 이들 도면에 있어서의 가는 실선(예를 들면 도 16의 (c)에 나타내지는 가는 실선)은, 각 그리드점 g1, g2, g3, g4, g5, g6, g7에 있어서의 파고, 및 각 파고로부터 추정되는 파형을 나타내는 도면이다. 또한, 이들 도면에 있어서의 점선(예를 들면 도 16의 (c)에 나타내지는 점선)은, 각 그리드점에 관한 파형에 마진(노이즈를 고려한 편차의 α값)을 부가한 파형을 나타내고 있다.

예를 들면, 도 16의 (a)에 나타내지는 바와 같이, 구동 소자 후보의 파형으로서, 랜덤으로 파형 R1, R2, R3가 설정된 것으로 한다. 이 상태에 있어서는, 정해(실제)의 구동 소자의 위치 및 파형 CA에 대해서는 인식되고 있지 않다.

그리고, 도 16의 (b)에 나타내지는 바와 같이, 랜덤으로 설정된 파형 R1, R2, R3가 합산됨으로써, 구동 소자 후보의 주변에의 영향을 나타낸 합산 파형 IS가 도출된다.

도 16의 (c)에는, 각 그리드점 g1, g2, g3, g4, g5, g6, g7에 있어서의 파고, 및 각 파고로부터 추정되는 파형 SR이 나타내져 있다. 또한, 도 16의 (c)에는, 파형 SR에 마진을 부가한 파형 SRm이 나타내져 있다. 이제, 합산 파형 IS와 파형 SRm을 비교하면, 합산 파형 IS가 파형 SRm을 오버하는 점으로서, 그리드점 g2, g6, g7이 특정된다. 그리고 특정된 각 그리드점 g2, g6, g7에 있어서의, 오버량(합산 파형 IS가 파형 SRm을 오버하는 양) Ov1, Ov2, Ov3가 특정된다(도 16의 (d) 참조).

그리고, 가장 오버량이 큰 오버량 Ov3의 그리드점 g7에 주목하여, 그 위치에 영향을 주는 모든 구동 소자 후보가 추출된다. 이번 예에서는, 도 16의 (e)에 나타내지는 바와 같이, 파형 R2, R3에 관한 2개의 구동 소자 후보가 추출된다. 그리고, 추출된 2개의 구동 소자 후보의 파형 R2, R3에 대해서, 합산 파형 IS가 파형 SRm을 오버하고 있지 않은 지점(그리드점)에서의 영향도(관여 상황)가 도출된다.

도 17의 (a)에는, 파형 R2에 관한 구동 소자 후보에 대한 영향도 도출 이미지가 나타내져 있다. 도 17의 (b)에는, 파형 R3에 관한 구동 소자 후보에 대한 영향도 도출 이미지가 나타내져 있다. 도 17의 (a)에 나타내지는 바와 같이, 합산 파형 IS가 파형 SRm을 오버하고 있지 않은 그리드점 g5에 있어서 취득되는 파고 중, 영향도 Im2가, 파형 R2의 영향을 받은 값이다. 마찬가지로, 도 17의 (b)에 나타내지는 바와 같이, 합산 파형 IS가 파형 SRm을 오버하고 있지 않은 그리드점 g5에 있어서 취득되는 파고 중, 영향도 Im3가, 파형 R3의 영향을 받은 값이다. 그리고, 영향도 Im2 및 영향도 Im3를 비교하면, 분명하게, 파형 R2의 영향도 Im2가 크다. 이 경우에는, 도 17의 (c)에 나타내지는 바와 같이 원래 3개였던 구동 소자 후보의 파형 중, 상술한 비교에 의해서 영향도가 작다고 판정된 구동 소자 후보의 파형 R3가 삭제되고, 도 17의 (d)에 나타내지는 바와 같이, 2개의 구동 소자 후보의 파형 R1, R2만이 남는다. 즉, 파형 R3에 관한 구동 소자 후보가, 오류인(구동 소자가 아닌) 것이 특정된다.

그리고, 도 17의 (e)에 나타내지는 바와 같이, 그리드점 g2에 있어서도 합산 파형 IS가 파형 SRm을 오버하고 있기 때문에, 계속해서 그리드점 g2에 주목하여, 그 위치에 영향을 주는 모든 구동 소자 후보가 추출된다. 이제, 도 18의 (a)에 나타내지는 바와 같이, 그리드점 g2에 영향을 주는 구동 소자 후보는 파형 R1에 관한 하나의 구동 소자 후보뿐이다. 도 18의 (b)에 나타내지는 바와 같이, 구동 소자 후보가 하나로서, 어느 그리드점(그리드점 g2)에 있어서 합산 파형 IS가 파형 SRm을 오버하고 있는 시점에서, 파형 R1에 관한 구동 소자 후보가 오류인(구동 소자가 아닌) 것이 특정된다. 이 경우에는, 도 18의 (c)에 나타내지는 바와 같이 원래 2개였던 구동 소자 후보의 파형 중, 오류라고 특정된 구동 소자 후보의 파형 R1이 삭제되고, 도 18의 (d)에 나타내지는 바와 같이, 하나의 구동 소자 후보의 파형 R2만이 남는다.

이와 같은, 구동 소자 후보의 랜덤 설정, 판정, 삭제가 반복해서 행해짐으로써, 모든 구동 소자의 위치를 추정할 수 있다. 구동 소자의 위치가 추정됨으로써, 상술한 수법 등을 이용하여, 각 구동 소자의 파형 신호를 추정(혼신 파형으로부터 각 구동 소자의 파형 신호를 분리)할 수 있다. 또한, 상기에서는 오버만을 선정하여 계산하고 있지만, 언더도 선정하여 계산하는 것도 가능하다. 다만, 그 경우, 언더측은 부호를 반전시켜 계산하도록 하는 고안이 필요하다.

또한, 상기에서는 구동 소자 후보의 위치를 랜덤으로 설정하는 방식을 개시하고 있지만, 다른 방식에 의해서 구동 소자의 위치를 설정해도 된다. 예를 들면, 디바이스의 설계 룰에 기초하여, 구동 소자 후보의 위치를 설정해도 된다. 디바이스의 설계 룰에는 일정한 규칙성이 있기 때문에, 그것을 적용함으로써 구동 소자 후보의 위치의 탐색 시간을 단축시킬 수 있다. 즉, 불규칙한 랜덤 로직부여도 전원 라인과 그라운드 라인의 폭으로서 규정되는 셀열의 높이가 설계상 정해져 있어, 그것을 참고로 전원/그라운드부에 구동 소자 후보 위치를 설정할 필요는 없다. 또한, 규칙적으로 소자가 배치되어 있는 설계의 경우에는, 최초의 구동 소자 후보 위치가 판명되면, 그 규칙성에 따라서 다른 구동 소자 후보 위치를 추정하여 계산을 진행하는 것이 가능하게 된다. 이와 같이 레이아웃 데이터를 활용한 시간 단축의 방법은 디바이스의 설계 룰에 의해, 각종 방식이 적용 가능하다.

또한, 제어 장치(20)는, 복수의 혼신 파형에 기초하여, 광 빔 스폿 내에 있어서의 임의의 위치의 파형 신호를 재구성해도 된다. 즉, 제어 장치(20)는 상술한 수법 등에 의해서 혼신 파형으로부터 구동 소자마다 파형을 분리하고, 해당 분리한 파형의 정보에 기초하여, 광 빔 스폿 내의 임의의 위치의 파형 신호를 재구성해도 된다. 이와 같이 임의의 위치의 파형 신호가 재구성됨으로써, 이상 발생 지점(불량 위치)을 보다 고정밀도로 특정하는 것이 가능하게 된다.

도 19는 임의의 위치에 재구성된 파형 신호를 고려하여 이상 발생 지점을 특정하는 처리를 설명하는 도면이다. 도 19에 나타내지는 예에서는, 불량 발생이 의심되는 샘플(불량 샘플)에 있어서, 2개의 그리드점 gr(프로브 포인트)과, 해당 2개의 그리드점 gr 사이에 있는 파형 재구성 포인트 rp에 있어서, 재구성에 의해서 파형 신호가 취득되어 있다. 또한, 참조 샘플의 같은 포인트에 관하여, 마찬가지로 재구성에 의해서 파형 신호가 취득되어 있다. 그리고, 불량 샘플 및 참조 샘플에 있어서의 동일 포인트의 파형끼리가 비교되어, 각각의 포인트에 관하여 파형의 일치도가 도출되어 있다. 여기서, 도 19에 나타내지는 좌측부터 우측으로 신호가 전달되고 있는 것으로 하여, 도 19에 나타내지는 바와 같은 파형의 일치도로 되었을 경우, 파형의 일치도가 악화되어 있는 가운데에서 가장 상류측(좌측)의 포인트(파형의 일치도가 0.8059의 포인트)가 이상 발생 지점이라고 특정할 수 있다. 이와 같은 이상 발생 지점은, 예를 들면 해당 지점의 구동 소자(트랜지스터)에 연결되는 배선 또는 비아에 결함이 존재하는 지점이다. 모니터(30)(상세는 후술)에 있어서는, 도 19에 나타내지는 바와 같이, 이상 발생 지점이라고 의심되는 점을 색으로 표시해도 되고, 상관계수의 그래프로 표시해도 된다.

또한, 제어 장치(20)는, 혼신 파형에 기초하여 파형을 분리하고 임의의 위치의 파형 신호를 재구성했을 경우에 있어서, 분리 후의 파형 신호와, 논리 시뮬레이션에 의해서 생성된 파형 신호의 비교 결과에 기초하여, 반도체 디바이스(100)와 반도체 디바이스의 레이아웃 화상 Li의 위치 맞춤을 행하는 것을 더 실행해도 된다(도 20 참조). 반도체 디바이스의 레이아웃 화상 Li란, 예를 들면 CAD 화상이다.

도 20은 반도체 디바이스(100)와 레이아웃 화상 Li의 위치 맞춤에 대해서 설명하는 도면이다. 도 20의 (a)에 나타내지는 바와 같이, 반도체 디바이스(100)에 대해서, 복수의 그리드점 gr에 있어서 취득된 혼신 파형에 기초하여, 임의의 위치 rp1, rp2, rp3, rp4, rp5의 파형 신호가 재구성되어 있는 것으로 한다(도 20의 (b) 참조). 또한, 도 20의 (c)에 나타내지는 레이아웃 화상 Li의 중심점 cp에 대해서, 도 20의 (d)에 나타내지는 논리 시뮬레이션 파형이 취득되어 있는 것으로 한다. 여기서, 도 20의 (d)의 논리 시뮬레이션 파형은, 반도체 디바이스(100)의 위치 rp3의 파형(도 20의 (b) 참조)과의 일치도가 높다. 이것으로부터, 도 20의 (e)에 나타내지는 바와 같이, 레이아웃 화상 Li의 중심점 cp가 반도체 디바이스(100)의 위치 rp3에 일치하도록, 반도체 디바이스(100)의 화상에 레이아웃 화상 Li를 중첩시킴으로써, 반도체 디바이스(100)와 반도체 디바이스의 레이아웃 화상 Li를 정확하게 위치 맞춤할 수 있다.

또한, 제어 장치(20)는, 파형 신호의 분리 처리에 있어서 구동 소자의 위치가 특정되어 있는 경우에는, 특정한 각 구동 소자의 위치에 기초하여, 반도체 디바이스(100)와 레이아웃 화상의 위치 맞춤을 행해도 된다.

다음으로, 반도체 디바이스 검사 장치(1)가 행하는 반도체 디바이스 검사 방법에 따른 처리에 대해서, 도 21을 참조하여 설명한다. 도 21은 반도체 디바이스 검사 장치(1)가 행하는 반도체 디바이스 검사 방법에 따른 처리를 나타내는 플로차트이다. 각 처리의 설명에 있어서는, 모니터(30)에 있어서의 화면 이미지의 일례(도 22~도 30)에 대해서도 함께 설명한다.

도 21에 나타내지는 바와 같이, 처음에, 1번째의 샘플의 반도체 디바이스(100)의 화상이 읽어들여져 모니터(30)에 표시되고(도 22 참조), 반도체 디바이스(100)의 좌표계와 레이아웃 화상의 좌표계에 기초하여 좌표계 락(lock)이 행해진다(스텝 S1). 또한, 도 22에 나타내지는 예에서는, 반도체 디바이스(100)의 화상은 파형 해석을 위한 GUI(Graphical User Interface) 내에 표시되고 있지만, GUI 내에 읽어들이지 않고 기존의 각종 윈도우에 표시하여 프로빙 위치 등을 설정해도 된다. 이어서, 반도체 디바이스(100)의 해석 영역에 액세스되어(스텝 S2), 적절한 렌즈가 선택된다(스텝 S3). 이어서, 제어 장치(20)에 파형 취득 조건이 설정된다(스텝 S4).

이어서, 대상으로 하는 구동 소자(또는 대상으로 하는 구동 소자의 집합)가 프로브 포인트 pp(도 23 참조)가 되도록 설정된다(스텝 S5). 프로브 포인트 pp의 설정 등의 각 처리에 대해서는, 도 23에 나타내지는 바와 같이, 각각 설정 버튼(예를 들면 「프로브점 설정」버튼)이 프레스됨으로써 실행된다. 또한, 도 23에 있어서는, 레이아웃 패턴에 가까운 화상이 나타내져 있지만, 실제로는 LSM 화상이 표시되어 있어도 된다.

이어서, 프로브 포인트 pp를 둘러싸도록 그리드점 gr(도 24 참조)이 설정된다(스텝 S6). 모니터(30)에 있어서는, 「그리드 설정」버튼이 프레스됨으로써, 그리드점의 X피치 및 Y피치를 입력하는 팝업이 표시되어도 된다. 이 경우의 입력값은, 미리 기억되어 있는 복수의 수치로부터 선택되어도 되고, 유저에 의해서 임의로 입력되는 값이어도 된다. 또한, 종횡의 그리드 수에 대해서도 유저에게 입력되어도 된다. 이 경우, 그리드 수에 따라서, 도 24의 우측의 파형 표시수(행수)가 변화해도 된다. 도 24에 나타내지는 예에서는, 그리드 수가 9개이므로, 파형 표시수(행수)가 9개로 되어 있다.

이어서, 반도체 디바이스(100)에 전압 패턴(테스트 패턴)이 스위프되고(스텝 S7), 드리프트 보정이 행해진다(스텝 S8). 또한, 드리프트 보정은, 모니터(30)에 있어서의 파형 표시 화면과는 다른 화면에서 실시되어도 된다.

이어서, 각 그리드점 gr로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 혼신 파형이 각각 취득되고, 각각, 모니터(30)에 있어서의 취득 파형의 란(도 25 참조)에 표시된다(스텝 S9). 혼신 파형은 시퀀셜로 취득된다. 또한, 제어 장치(20)는, 취득한 혼신 파형(EPO 파형)에 대해서, 딥 러닝 등을 이용한 노이즈 제거 필터링을 행함으로써 정형(整形)해도 된다. 상기 스텝 S8, 스텝 S9는, 설정한 전(全) 그리드점에 대해서 반복해서 실시해도 된다.

이어서, 복수의 혼신 파형에 기초하여, 구동 소자마다 파형 신호가 분리된다(스텝 S10). 분리된 각 파형 신호는, 도 26에 나타내지는 바와 같이, 모니터(30)에 있어서의 분리 파형의 란에 표시된다. 모니터(30)에 있어서의 분리 파형의 행수는, 구동 소자의 수에 따라서 변화한다. 또한, 반드시 각 그리드점 gr에서 파형이 분리되는 것으로는 한정되지 않고, 그리드 사이의 임의의 지점의 파형을 재구성하는 처리를 행하여, 가장 혼신이 적은 지점을 픽업해도 된다.

그리고, 2번째의 샘플의 반도체 디바이스에 대해서, 1번째의 샘플과 마찬가지로 혼신 파형이 취득되어 표시되고(도 27 참조), 혼신 파형에 기초하여 파형 신호가 분리된다(도 28 참조). 이 경우, 1번째의 샘플이 불량 샘플이고 2번째의 샘플이 참조 샘플이어도 되고, 1번째의 샘플이 참조 샘플이고 2번째의 샘플이 불량 샘플이어도 된다. 도 28에 나타내지는 바와 같이, 모니터(30)는 분리 후의 파형 신호와 참조용의 파형 신호를 모두 표시한다.

이어서, 제어 장치(20)에 의해서, 2개의 샘플의 같은 포인트에 관하여 파형이 비교되고, 포인트마다 일치도가 도출되어, 해당 일치도가 모니터(30)에 표시된다(도 29 참조). 그리고, 일치도를 고려하여 파형의 해석이 행해지고(스텝 S11), 이상 발생 지점(불량 위치)이 특정된다. 도 29에 나타내지는 예에서는, 예를 들면 일치도가 0.796의 위치에 대해서, 이상 발생 지점이라고 특정된다.

또한, 상술한 2개의 샘플에서 파형을 취득하여 서로 대조하는 방식 대신에, 참조 파형으로서 논리 시뮬레이션 파형을 제공해도 된다(도 30 참조). 즉, 모니터(30)가, 분리 후의 파형 신호와 논리 시뮬레이션을 모두 표시해도 된다. 이 경우에는, 2개의 샘플에서 파형을 취득하는 경우와 비교하여 처리를 간이화할 수 있다.

다음으로, 제1 실시 형태에 따른 반도체 디바이스 검사 장치(1) 및 반도체 디바이스 검사 방법의 작용 효과에 대해서 설명한다.

본 실시 형태에 따른 반도체 디바이스 검사 방법은, 반도체 디바이스(100)에 있어서의 복수의 구동 소자가 포함된 제1 광 빔 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형을 취득하는 스텝과, 제1 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 광 빔 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형을 취득하는 스텝과, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 스폿 내의 구동 소자마다 파형 신호를 분리하는 스텝을 구비한다.

이와 같은 반도체 디바이스 검사 방법에서는, 복수의 구동 소자가 포함된 제1 광 빔 스폿으로부터의 광에 기초하는 제1 혼신 파형과, 제1 광 빔 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 광 빔 스폿으로부터의 광에 기초하는 제2 혼신 파형이 취득되고, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 광 빔 스폿 내의 구동 소자마다 파형 신호가 분리된다. 예를 들면, 서로 영역이 중복되는 광 빔 스폿 각각의 혼신 파형의 시간 변화가 취득됨으로써, 혼신 파형에 관한 광 빔 스폿에 포함된 복수의 구동 소자의 위치에 따른 영향도(각각의 혼신 파형에 있어서의 각 구동 소자의 신호의 관여 상황)를 추정할 수 있다. 이와 같은 복수의 구동 소자의 위치에 따른 영향도를 고려함으로써, 혼신 파형으로부터, 광 빔 스폿 내의 각 구동 소자의 파형 신호를 적절히 분리할 수 있다. 이와 같이, 혼신 파형으로부터 각 구동 소자의 파형 신호(본래의 파형)가 적절히 분리됨으로써, 분리 후의 구동 소자의 파형 신호에 기초하여, 반도체 디바이스 검사를 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 분리 후의 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 모두 표시하는 스텝을 구비하고 있다. 이것에 의해, 반도체 디바이스(100)의 검사시에 있어서, 참조 샘플(참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호)과의 차이를 알기 쉽게 유저에게 표시할 수 있다. 이것으로, 반도체 디바이스 검사를 보다 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 분리 후의 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 비교하는 스텝을 더 구비하고 있다. 이것에 의해, 반도체 디바이스(100)의 검사시에 있어서, 참조 샘플(참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호)과의 차이를 특정할 수 있다. 이것으로, 반도체 디바이스 검사를 보다 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 분리 후의 파형 신호와, 논리 시뮬레이션에 의해서 생성된 파형 신호의 비교 결과에 기초하여, 반도체 디바이스(100)와, 반도체 디바이스(100)의 레이아웃 화상의 위치 맞춤을 행하는 스텝을 더 구비하고 있다. 이것에 의해, 파형 신호의 유사도에 기초하여 상기 위치 맞춤을 행하고, 위치 맞춤 후에 있어서는 레이아웃 화상에 기초하여 반도체 디바이스 검사(고장 위치의 특정 등)를 보다 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 분리 후의 파형 신호에 기초하여 제1 및 제2 광 빔 스폿 내의 각 구동 소자의 위치를 특정하고, 특정한 각 구동 소자의 위치에 기초하여, 반도체 디바이스(100)와, 반도체 디바이스(100)의 레이아웃 화상의 위치 맞춤을 행하는 스텝을 더 구비하고 있다. 구동 소자의 위치에 기초하여 위치 맞춤이 행해짐으로써, 파형 신호를 비교하는 경우 등과 비교하여 보다 용이하게 상기 위치 맞춤을 행할 수 있고, 위치 맞춤 후에 있어서는 레이아웃 화상에 기초하여 반도체 디바이스 검사(고장 위치의 특정 등)를 보다 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법에 있어서, 제1 광 빔 스폿의 중심과 제2 광 빔 스폿의 중심의 이격 거리는, 구동 소자를 구성하는 게이트 간의 이격 거리의 4배 이하이다. 이것에 의해, 제1 광 빔 스폿으로부터의 광에 따른 파형 및 제2 광 빔 스폿으로부터의 광에 따른 파형을, 적절히 혼신 파형(복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형, 및 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형)으로 할 수 있다.

상기 반도체 디바이스 검사 방법은, 제1 및 제2 혼신 파형에 대해서 노이즈 제거 필터링을 행하는 스텝을 더 구비하고 있다. 예를 들면 딥 러닝 등을 이용하여 노이즈를 제거함으로써, 노이즈를 제거한 혼신 파형에 기초하여, 파형 신호의 분리를 적절히 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 제1 및 제2 혼신 파형에 기초하여, 제1 및 제2 스폿 내에 있어서의 임의의 위치의 파형 신호를 재구성하는 스텝을 더 구비하고 있다. 이것에 의해, 단지 구동 소자의 파형 신호(혼신 파형으로부터 분리한 파형 신호)를 취득하는 것만이 아니라, 분리한 파형 신호에 기초하여 임의의 위치의 파형 신호를 취득할 수 있다.

상기 반도체 디바이스 검사 방법은, 제1 및 제2 광 빔 스폿에 광을 조사하는 스텝과, 제1 광 빔 스폿에 조사된 광에 대한 반사광인 제1 광 빔 스폿으로부터의 광, 및 제2 광 빔 스폿에 조사된 광에 대한 반사광인 제2 광 빔 스폿으로부터의 광을 검출하는 스텝을 더 구비하고 있다. 이것에 의해, 반사광에 따라서, 예를 들면 EOP 등의 광 프로빙 기술을 이용하여, 반도체 디바이스 검사를 고정밀도로 행할 수 있다.

［제2 실시 형태］

다음으로, 본 발명의 제2 실시 형태에 대해서 설명한다. 제2 실시 형태에서는, 제1 실시 형태와 다른 점에 대해서 주로 설명한다.

제2 실시 형태에서는, 반도체 디바이스 검사 장치(1)가, 시간 분해 발광 해석(TREM: Time Resolved Emission Microscopy)에 의해 반도체 디바이스(100)를 검사한다. TREM은 반도체 디바이스(100)를 동작시킴으로써 게이트가 중간 전위를 통과하는 트랜지스터의 온 오프 또는 오프 온의 천이시의 발광을 검출하고, 발광의 검출 타이밍에 기초하여 해석을 행하는 수법이다. 발광은 반도체 디바이스(100)의 게이트(100a)에 전압 패턴(동작 펄스 신호)이 스위프되고, 전압이 중간 전위를 통과하는 때에 발생한다. 본 실시 형태에 따른 반도체 디바이스 검사 장치(1)는, 초전도 나노 와이어 단일 광자 검출기(SSPD: Super conducting nanowire Single Photon Detector) 등의 고감도의 디텍터를 광 검출기(16)로서 가지고 있다. 그리고, 반도체 디바이스 검사 장치(1)에서는, 광원(11)이 여기광을 반도체 디바이스(100)에 조사하고, 해당 여기광에 따른 반도체 디바이스(100)로부터의 발광(형광)을, 광 검출기(16)가 검출한다.

도 31은 광 검출 스폿 DS의 설정예를 나타내는 도면이다. 여기서, 도 31에 나타내지는 바와 같이, 서로의 영역의 일부가 중첩되도록, 광 검출 스폿 DS101, DS102, DS103, DS104, DS105가 설정되어 있는 것으로 한다. 그리고, 광 검출 스폿 DS101은 「소자 a」 「소자 b」 「소자 c」로 나타내지는 구동 소자(150)에 걸쳐 있고, 광 검출 스폿 DS102는 「소자 a」 「소자 b」 「소자 c」 「소자 d」로 나타내지는 구동 소자(150)에 걸쳐 있으며, 광 검출 스폿 DS103은 「소자 a」 「소자 b」 「소자 c」 「소자 d」로 나타내지는 구동 소자(150)에 걸쳐 있고, 광 검출 스폿 DS104는 「소자 a」 「소자 b」 「소자 c」 「소자 d」로 나타내지는 구동 소자(150)에 걸쳐 있으며, 광 검출 스폿 DS105는 「소자 b」 「소자 c」 「소자 d」로 나타내지는 구동 소자(150)에 걸쳐 있다.

광 검출 스폿 101로부터의 발광에 따라서 취득되는 혼신 파형은, 그 위치 관계로부터, 「소자 a」의 영향이 가장 크고, 「소자 b」 및 「소자 c」의 영향은 같은 정도이다. 광 검출 스폿 102로부터의 발광에 따라서 취득되는 혼신 파형은, 그 위치 관계로부터, 「소자 b」의 영향이 가장 크고, 「소자 a」 및 「소자 d」의 영향이 그 다음으로 크고, 「소자 c」의 영향이 가장 작다. 광 검출 스폿 103으로부터의 발광에 따라서 취득되는 혼신 파형은, 그 위치 관계로부터, 「소자 b」 및 「소자 c」의 영향이 가장 크고, 「소자 a」 및 「소자 d」의 영향은 같은 정도이다. 광 검출 스폿 104로부터의 발광에 따라서 취득되는 혼신 파형은, 그 위치 관계로부터, 「소자 c」의 영향이 가장 크고, 「소자 a」 및 「소자 d」의 영향이 그 다음으로 크고, 「소자 b」의 영향이 가장 작다. 광 검출 스폿 105로부터의 발광에 따라서 취득되는 혼신 파형은, 그 위치 관계로부터, 「소자 d」의 영향이 가장 크고, 「소자 b」 및 「소자 c」의 영향은 같은 정도이다.

여기서, 각 구동 소자(150)(「소자 a」 「소자 b」 「소자 c」 「소자 d」)는, 그 위치나 회로 구성에 의해서 동작 펄스 신호가 도달하는 타이밍(즉 동작 타이밍. 동작 클록)이 다르다. 도 32는 각 구동 소자(150)의 동작 타이밍을 설명하는 도면이다. 도 32의 (a)~(d)는, 각 구동 소자(150)의 파형(상측) 및 발광 파형(하측)을 나타내고 있다. 또한, 도 32의 (a)~(d)에 있어서는, 파선이 동작 펄스 신호의 기본 클록을 나타내고 있다. 도 32의 (a)에 나타내지는 바와 같이 「소자 a」는, 기본 클록(파선)보다도 빠르게, 발광이 검출되고 있다. 또한, 도 32의 (b), (c)에 나타내지는 바와 같이, 「소자 b」 「소자 c」는, 기본 클록과 같은 타이밍으로 발광이 검출되고 있다. 또한, 도 32의 (d)에 나타내지는 바와 같이, 「소자 d」는 기본 클록보다도 느리게 발광이 검출되고 있다. 본 실시 형태에 따른 반도체 디바이스 검사 장치(1)는, 이와 같은 구동 소자(150)마다의 동작 타이밍의 차이에 주목하여, 혼신 파형으로부터 각 구동 소자(150)의 파형 신호를 분리하는 것이다. 즉, 제2 실시 형태의 반도체 디바이스 검사 장치(1)에서는, 제어 장치(20)가, 혼신 파형을 취득하는 것과 함께, 혼신 파형에 관한 복수의 구동 소자의 동작 타이밍에 기초하여, 혼신 파형으로부터 각 구동 소자의 파형 신호를 분리하는 것을 실행하도록 구성되어 있다.

도 33은 혼신 파형에 포함되는 각 발광 파형을 나타내는 도면이다. 도 33의 (a)에 나타내지는 바와 같이, BS101의 혼신 파형에는, 동작 타이밍이 빠른 「소자 a」의 발광 파형(이하, 빠른 타이밍의 발광 파형 EWa로 기재함)과, 동작 타이밍이 보통인 「소자 b」 및 「소자 c」의 발광 파형(이하, 중간 타이밍의 발광 파형 EWb, EWc로 기재함)이 포함되어 있다. 또한, 도 33의 (b)에 나타내지는 바와 같이, BS102의 혼신 파형에는, 빠른 타이밍의 발광 파형 EWa와, 중간 타이밍의 발광 파형 EWb, EWc와, 동작 타이밍이 느린 「소자 d」의 발광 파형(이하, 느린 타이밍의 발광 파형 EWd로 기재함)이 포함되어 있다. 도 33의 (c)에 나타내지는 바와 같이, BS103의 혼신 파형에는, 빠른 타이밍의 발광 파형 EWa와, 중간 타이밍의 발광 파형 EWb, EWc와, 느린 타이밍의 발광 파형 EWd가 포함되어 있다. 도 33의 (d)에 나타내지는 바와 같이, BS104의 혼신 파형에는, 빠른 타이밍의 발광 파형 EWa와, 중간 타이밍의 발광 파형 EWb, EWc와, 느린 타이밍의 발광 파형 EWd가 포함되어 있다. 도 33의 (e)에 나타내지는 바와 같이, BS105의 혼신 파형에는, 중간 타이밍의 발광 파형 EWb, EWc와, 느린 타이밍의 발광 파형 EWd가 포함되어 있다.

도 34는 신호의 타이밍에 기초하는 파형 신호의 분리를 설명하는 도면이다. 도 34의 (a)는 BS101의 혼신 파형으로부터 파형 신호를 분리하는 처리를 설명하는 도면이다. 도 34의 (a)에 나타내지는 바와 같이, 제어 장치(20)는, 신호의 타이밍에 기초하여, BS101의 혼신 파형으로부터 빠른 타이밍의 발광 파형 EWa와 중간 타이밍의 발광 파형 EWb, EWc를 분리하고 있다. 도 34의 (b)는 BS102의 혼신 파형으로부터 파형 신호를 분리하는 처리를 설명하는 도면이다. 도 34의 (b)에 나타내지는 바와 같이, 제어 장치(20)는, 신호의 타이밍에 기초하여, BS102의 혼신 파형으로부터 빠른 타이밍의 발광 파형 EWa와 중간 타이밍의 발광 파형 EWb, EWc와 느린 타이밍의 발광 파형 EWd를 분리하고 있다. 도 34의 (c)는 BS103의 혼신 파형으로부터 파형 신호를 분리하는 처리를 설명하는 도면이다. 도 34의 (c)에 나타내지는 바와 같이, 제어 장치(20)는, 신호의 타이밍에 기초하여, BS103의 혼신 파형으로부터 빠른 타이밍의 발광 파형 EWa와 중간 타이밍의 발광 파형 EWb, EWc와 느린 타이밍의 발광 파형 EWd를 분리하고 있다. 도 34의 (d)는 BS104의 혼신 파형으로부터 파형 신호를 분리하는 처리를 설명하는 도면이다. 도 34의 (d)에 나타내지는 바와 같이, 제어 장치(20)는, 신호의 타이밍에 기초하여, BS104의 혼신 파형으로부터 빠른 타이밍의 발광 파형 EWa와 중간 타이밍의 발광 파형 EWb, EWc와 느린 타이밍의 발광 파형 EWd를 분리하고 있다. 도 34의 (e)는 BS105의 혼신 파형으로부터 파형 신호를 분리하는 처리를 설명하는 도면이다. 도 34의 (e)에 나타내지는 바와 같이, 제어 장치(20)는, 신호의 타이밍에 기초하여, BS105의 혼신 파형으로부터 중간 타이밍의 발광 파형 EWb, EWc와 느린 타이밍의 발광 파형 EWd를 분리하고 있다.

여기서, 빠른 타이밍의 발광 파형 EWa에는, 「소자 a」의 발광 파형만이 포함되어 있다. 이 때문에, 빠른 타이밍의 발광 파형 EWa에 기초하여, 「소자 a」로 나타내지는 구동 소자(150)의 파형 신호를 얻을 수 있다. 제어 장치(20)는 「소자 a」가 대표적 신호인, BS101의 혼신 파형으로부터 분리된 빠른 타이밍의 발광 파형 EWa(도 34의 (a) 참조)에 기초하여, 「소자 a」로 나타내지는 구동 소자(150)의 파형 신호를 재구성한다(도 35의 (a) 참조). 또한, 느린 타이밍의 발광 파형 EWd에는, 「소자 d」의 발광 파형만이 포함되어 있다. 이 때문에, 느린 타이밍의 발광 파형 EWd에 기초하여, 「소자 d」로 나타내지는 구동 소자(150)의 파형 신호를 얻을 수 있다. 제어 장치(20)는 「소자 d」가 대표적 신호인, BS105의 혼신 파형으로부터 분리된 느린 타이밍의 발광 파형(도 34의 (e) 참조)에 기초하여, 「소자 d」로 나타내지는 구동 소자(150)의 파형 신호를 재구성한다(도 35의 (d) 참조).

한편, 중간 타이밍의 발광 파형에는, 「소자 b」 및 「소자 c」의 발광 파형 양방이 포함되어 있다. 이 때문에, 신호의 타이밍만으로부터, 「소자 b」 및 「소자 c」 각각의 개별 발광 파형을 얻는 것은 곤란하다. 제어 장치(20)는, 제1 실시 형태에 있어서 설명한 수법(신호의 위치 의존을 고려한 파형 신호의 분리)에 의해서, 「소자 b」 및 「소자 c」의 파형 신호를 재구성할 수 있다. 즉, 제어 장치(20)는, 제1 실시 형태에 있어서 설명한 수법을 이용함으로써, 「소자 b」로 나타내지는 구동 소자(150)의 파형 신호를 재구성하는 것과 함께(도 35의 (b) 참조), 「소자 c」로 나타내지는 구동 소자(150)의 파형 신호를 재구성한다(도 35의 (c) 참조). 이와 같이, 제2 실시 형태에 따른 반도체 디바이스 검사 방법의 처리는, 제1 실시 형태에 따른 반도체 디바이스 검사 방법의 처리에 앞서 행해져도 된다. 즉, 제1 실시 형태에 있어서 설명한 반도체 디바이스 검사 방법의 각 처리는, 제2 실시 형태에 따른 반도체 디바이스 검사 방법에 이어서(제2 실시 형태에 따른 반도체 디바이스 검사 방법과 함께) 실행되어도 된다.

다음으로, 제2 실시 형태에 따른 반도체 디바이스 검사 장치(1) 및 반도체 디바이스 검사 방법의 작용 효과에 대해서 설명한다.

본 실시 형태에 따른 반도체 디바이스 검사 방법은, 반도체 디바이스(100)에 있어서의 복수의 구동 소자가 포함된 제1 광 검출 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형을 취득하는 스텝과, 복수의 구동 소자의 동작 타이밍에 기초하여, 제1 혼신 파형으로부터, 구동 소자마다 파형 신호를 분리하는 스텝을 구비한다. 본 실시 형태에 따른 반도체 디바이스 검사 방법에서는, 복수의 구동 소자가 포함된 제1 광 검출 스폿으로부터의 광에 기초하는 제1 혼신 파형이 취득되고, 복수의 구동 소자의 동작 타이밍에 기초하여, 제1 혼신 파형으로부터 구동 소자마다 파형 신호가 분리된다. 반도체 디바이스(100)에 포함되는 복수의 구동 소자는, 동작 펄스 신호에 따른 동작 타이밍이 서로 다르다. 이 때문에, 제1 혼신 파형에 포함되는 복수의 구동 소자로부터의 신호의 타이밍(동작 타이밍)을 고려함으로써, 제1 혼신 파형으로부터, 각 구동 소자의 파형 신호를 적절히 분리할 수 있다. 이와 같이, 혼신 파형으로부터 각 구동 소자의 파형 신호(본래의 파형)가 적절히 분리됨으로써, 분리 후의 구동 소자의 파형 신호에 기초하여, 반도체 디바이스 검사를 고정밀도로 행할 수 있다.

상기 반도체 디바이스 검사 방법은, 제1 광 검출 스폿에 있어서의 반도체 디바이스(100)로부터의 발광인 제1 광 검출 스폿으로부터의 광, 및 제2 광 검출 스폿에 있어서의 반도체 디바이스(100)로부터의 발광인 제2 광 검출 스폿으로부터의 광을 검출하는 스텝을 구비하고 있어도 된다. 이것에 의해, 반도체 디바이스(100)로부터의 발광에 따라서, 예를 들면 시간 분해 발광 해석 등의 기술을 이용하여, 상술한 동작 타이밍에 기초하는 파형 신호의 분리를 적절히 행하고, 반도체 디바이스 검사를 고정밀도로 행할 수 있다.

1…반도체 디바이스 검사 장치 11…광원(광 발생부)
16…광 검출기 20…제어 장치(해석부)
30…모니터(표시부) 100…반도체 디바이스

Claims (20)

1. 반도체 디바이스에 있어서의 복수의 구동 소자가 포함된 제1 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형을 취득하는 스텝과,
   상기 제1 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형을 취득하는 스텝과,
   상기 제1 및 제2 혼신 파형에 기초하여, 상기 제1 및 제2 스폿 내의 구동 소자마다 파형 신호를 분리하는 스텝을 구비하는 반도체 디바이스 검사 방법.
2. 청구항 1에 있어서,
   분리 후의 상기 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 나란히 표시하는 스텝을 더 구비하는 반도체 디바이스 검사 방법.
3. 청구항 2에 있어서,
   분리 후의 상기 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 비교하는 스텝을 더 구비하는 반도체 디바이스 검사 방법.
4. 청구항 3에 있어서,
   분리 후의 상기 파형 신호와, 논리 시뮬레이션에 의해서 생성된 파형 신호의 비교 결과에 기초하여, 상기 반도체 디바이스와, 상기 반도체 디바이스의 레이아웃 화상의 위치 맞춤을 행하는 스텝을 더 구비하는 반도체 디바이스 검사 방법.
5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
   분리 후의 상기 파형 신호에 기초하여 상기 제1 및 제2 스폿 내의 각 구동 소자의 위치를 특정하고, 특정한 각 구동 소자의 위치에 기초하여, 상기 반도체 디바이스와, 상기 반도체 디바이스의 레이아웃 화상의 위치 맞춤을 행하는 스텝을 더 구비하는 반도체 디바이스 검사 방법.
6. 청구항 1 내지 청구항 5 중 어느 한 항에 있어서,
   상기 제1 스폿의 중심과 상기 제2 스폿의 중심의 이격 거리는, 상기 구동 소자를 구성하는 게이트 간의 이격 거리의 4배 이하인 반도체 디바이스 검사 방법.
7. 청구항 1 내지 청구항 6 중 어느 한 항에 있어서,
   상기 제1 및 제2 혼신 파형에 대해서 노이즈 제거 필터링을 행하는 스텝을 더 구비하는 반도체 디바이스 검사 방법.
8. 청구항 1 내지 청구항 7 중 어느 한 항에 있어서,
   상기 제1 및 제2 혼신 파형에 기초하여, 상기 제1 및 제2 스폿 내에 있어서의 임의의 위치의 파형 신호를 재구성하는 스텝을 더 구비하는 반도체 디바이스 검사 방법.
9. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
   상기 제1 및 제2 스폿에 광을 조사하는 스텝과,
   상기 제1 스폿에 조사된 광에 대한 반사광인 상기 제1 스폿으로부터의 광, 및 상기 제2 스폿에 조사된 광에 대한 반사광인 상기 제2 스폿으로부터의 광을 검출하는 스텝을 더 구비하는 반도체 디바이스 검사 방법.
10. 청구항 1 내지 청구항 8 중 어느 한 항에 있어서,
    상기 제1 스폿에 있어서의 상기 반도체 디바이스로부터의 발광인 상기 제1 스폿으로부터의 광, 및 상기 제2 스폿에 있어서의 상기 반도체 디바이스로부터의 발광인 상기 제2 스폿으로부터의 광을 검출하는 스텝을 더 구비하는 반도체 디바이스 검사 방법.
11. 반도체 디바이스로부터의 광을 검출하는 광 검출기와,
    해석부를 구비하고,
    상기 해석부는,
    상기 광 검출기가 검출하는 광 중, 상기 반도체 디바이스에 있어서의 복수의 구동 소자가 포함된 제1 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제1 혼신 파형을 취득하는 것과,
    상기 광 검출기가 검출하는 광 중, 상기 제1 스폿의 일부와 영역이 중복되고 복수의 구동 소자가 포함된 제2 스폿으로부터의 광에 따라서, 복수의 구동 소자로부터의 신호에 기초하는 제2 혼신 파형을 취득하는 것과,
    상기 제1 및 제2 혼신 파형에 기초하여, 상기 제1 및 제2 스폿 내의 구동 소자마다 파형 신호를 분리하는 것을 실행하도록 구성되어 있는 반도체 디바이스 검사 장치.
12. 청구항 11에 있어서,
    분리 후의 상기 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 나란히 표시하는 표시부를 더 구비하는 반도체 디바이스 검사 장치.
13. 청구항 12에 있어서,
    상기 해석부는 분리 후의 상기 파형 신호와, 참조용의 반도체 디바이스의 파형 신호 또는 논리 시뮬레이션에 의해서 생성된 파형 신호를 비교하는 것을 더 실행하도록 구성되어 있는 반도체 디바이스 검사 장치.
14. 청구항 13에 있어서,
    상기 해석부는, 분리 후의 상기 파형 신호와, 논리 시뮬레이션에 의해서 생성된 파형 신호의 비교 결과에 기초하여, 상기 반도체 디바이스와, 상기 반도체 디바이스의 레이아웃 화상의 위치 맞춤을 행하는 것을 더 실행하도록 구성되어 있는 반도체 디바이스 검사 장치.
15. 청구항 11 내지 청구항 13 중 어느 한 항에 있어서,
    상기 해석부는 분리 후의 상기 파형 신호에 기초하여 상기 제1 및 제2 스폿 내의 각 구동 소자의 위치를 특정하고, 특정한 각 구동 소자의 위치에 기초하여, 상기 반도체 디바이스와, 상기 반도체 디바이스의 레이아웃 화상의 위치 맞춤을 행하는 것을 더 실행하도록 구성되어 있는 반도체 디바이스 검사 장치.
16. 청구항 11 내지 청구항 15 중 어느 한 항에 있어서,
    상기 제1 스폿의 중심과 상기 제2 스폿의 중심의 이격 거리는, 상기 구동 소자를 구성하는 게이트 간의 이격 거리의 4배 이하인 반도체 디바이스 검사 장치.
17. 청구항 11 내지 청구항 16 중 어느 한 항에 있어서,
    상기 해석부는 상기 제1 및 제2 혼신 파형에 대해서 노이즈 제거 필터링을 행하는 것을 더 실행하도록 구성되어 있는 반도체 디바이스 검사 장치.
18. 청구항 11 내지 청구항 17 중 어느 한 항에 있어서,
    상기 해석부는, 상기 제1 및 제2 혼신 파형에 기초하여, 상기 제1 및 제2 스폿 내에 있어서의 임의의 위치의 파형 신호를 재구성하는 것을 더 실행하도록 구성되어 있는 반도체 디바이스 검사 장치.
19. 청구항 11 내지 청구항 18 중 어느 한 항에 있어서,
    상기 제1 및 제2 스폿에 조사되는 광을 발생시키는 광 발생부를 더 구비하고,
    상기 광 검출기는 상기 제1 스폿에 조사된 광에 대한 반사광인 상기 제1 스폿으로부터의 광, 및 상기 제2 스폿에 조사된 광에 대한 반사광인 상기 제2 스폿으로부터의 광을 검출하는 반도체 디바이스 검사 장치.
20. 청구항 11 내지 청구항 18 중 어느 한 항에 있어서,
    상기 광 검출기는 상기 제1 스폿에 있어서의 상기 반도체 디바이스로부터의 발광인 상기 제1 스폿으로부터의 광, 및 상기 제2 스폿에 있어서의 상기 반도체 디바이스로부터의 발광인 상기 제2 스폿으로부터의 광을 검출하는 반도체 디바이스 검사 장치.

Images