KR20220015953A - 전력 라인 통신 신호 검출기 - Google Patents

전력 라인 통신 신호 검출기 Download PDF

Info

Publication number
KR20220015953A
KR20220015953A KR1020210097001A KR20210097001A KR20220015953A KR 20220015953 A KR20220015953 A KR 20220015953A KR 1020210097001 A KR1020210097001 A KR 1020210097001A KR 20210097001 A KR20210097001 A KR 20210097001A KR 20220015953 A KR20220015953 A KR 20220015953A
Authority
KR
South Korea
Prior art keywords
signal
power line
circuit
line communication
voltage
Prior art date
Application number
KR1020210097001A
Other languages
English (en)
Inventor
리차드 랜드리 그레이
리-룬 츠
Original Assignee
화위안 세미컨덕터 (선전) 리미티드 컴퍼니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 화위안 세미컨덕터 (선전) 리미티드 컴퍼니 filed Critical 화위안 세미컨덕터 (선전) 리미티드 컴퍼니
Publication of KR20220015953A publication Critical patent/KR20220015953A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • H04B3/542—Systems for transmission via power distribution lines the information being in digital form
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/54—Systems for transmission via power distribution lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2085—Special arrangements for addressing the individual elements of the matrix, other than by driving respective rows and columns in combination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H04B3/06—Control of transmission; Equalising by the transmitted signal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2203/00—Indexing scheme relating to line transmission systems
    • H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
    • H04B2203/5429—Applications for powerline communications
    • H04B2203/545—Audio/video application, e.g. interphone

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

실시예들은 전력 라인 통신 신호를 검출하고 디코딩하는 디스플레이 디바이스에 적절한 신호 검출기 회로에 관한 것이다. 신호 검출기 회로는 평균화 회로, 비교기, 샘플링 회로, 디코더 회로 및 조절기 회로를 포함한다. 평균화 회로는 전력 라인 통신 신호를 수신하고, 시간에 따른 전력 라인 통신 신호를 평균화하여 평균 신호를 발생시킨다. 비교기는 평균 신호를 전력 라인 통신 신호와 비교하여 비교 신호를 발생시킨다. 샘플링 회로는 비교 신호를 클록 신호의 샘플 타이밍에 따라 샘플링하여 샘플링된 신호를 발생시킨다. 디코더 회로는 샘플링된 신호를 디코딩하여 디코딩된 출력 신호를 발생시킨다. 조절기 회로는 전력 라인 통신 신호를 수신하고, 비교기, 샘플링 회로 및 디코더 회로에 전력을 공급하기 위해 공급 전압을 발생시킨다.

Description

전력 라인 통신 신호 검출기{POWER LINE COMMUNICATION SIGNAL DETECTOR}
본 개시내용은 일반적으로 전력 라인 통신 신호 검출기에 관한 것으로, 보다 구체적으로는 디스플레이 디바이스 내의 구동기 회로에 적절한 전력 라인 통신 신호 검출기에 관한 것이다.
전력 라인 통신에서, 전력 라인 통신 구동기는 전력 라인 통신 수신기에 전력 및 데이터를 모두 공급하는 전력 라인 통신 신호를 제공한다. 전력 라인 통신 신호의 DC 전압 성분은 전자 디바이스를 구동할 수 있고, 데이터 성분은 디바이스의 동작을 제어하기 위해 추출될 수 있다. 전력 라인 통신은 디바이스를 동작시키는 데 필요한 라인들 및 핀들의 수를 유리하게 감소시킬 수 있다. 그러나, 종래의 전력 라인 통신 시스템들은 동작을 방해할 수 있는 공급 전압 내의 과도 신호들이 발생하기 쉽기 때문에, 높은 데이터 레이트들로 많은 어레이들의 디바이스들을 구동하는 데 적절하지 않다.
실시예들은 전력 라인 통신 신호로 인코딩된 데이터를 검출하고 디코딩하는 신호 검출기 회로에 관한 것이다. 신호 검출기 회로는 평균화 회로, 비교기, 샘플링 회로 및 디코더 회로를 포함한다. 평균화 회로는 전력 라인 통신 신호를 수신하고, 시간에 따른 전력 라인 통신 신호를 평균화하여 평균 신호를 발생시킨다. 비교기는 전력 라인 통신 신호를 평균 신호와 비교하여 비교 신호를 발생시킨다. 샘플링 회로는 비교 신호를 클록 신호의 샘플 타이밍에 따라 샘플링하여 샘플링된 신호를 발생시킨다. 디코더 회로는 샘플링된 신호를 디코딩하여 디코딩된 출력 신호를 발생시킨다. 신호 검출기 회로는 전력 라인 통신 신호를 수신하고 비교기, 샘플링 회로 및 디코더 회로에 전력을 공급하기 위해 공급 전압을 발생시키는 조절기 회로(regulator circuit)를 추가로 포함한다.
실시예들은 또한 전력 라인 통신 신호 검출기를 사용하여 동작하는 디스플레이 디바이스에 관한 것이다. 디스플레이 디바이스는 각각의 구동기 전류들에 응답하여 광을 발생시키는 하나 이상의 발광 다이오드(light emitting diode)(LED)를 각각 포함하는 LED 존들의 어레이를 포함한다. 디스플레이 디바이스는 구동기 제어 신호들에 응답하여 각각의 구동기 전류들을 제어함으로써 LED 존들 중 적어도 하나를 각각 구동하는 구동기 회로들의 그룹을 추가로 포함한다. 각각의 구동기 회로는 전력 라인 통신 신호를 수신하기 위한 전력 라인 통신 입력 핀, 전력 라인 통신 신호에 기초하여 구동기 제어 신호를 발생시키기 위한 신호 검출기 회로, 및 전력 라인 통신 신호에 기초하여 공급 전압을 발생시키기 위한 조절기 회로를 포함한다. 디스플레이 디바이스는 구동기 회로들의 그룹 내의 구동기 회로들 각각의 전력 라인 통신 입력 핀에 전력 라인 통신 신호를 제공하는 전력 통신 라인을 추가로 포함한다. 제어 회로가 전력 라인 통신 신호를 발생시키고, 전력 통신 라인 상에 전력 라인 통신 신호를 제공하여 구동기 회로들의 그룹에 전력을 공급하고 구동기 제어 신호들을 통해 디스플레이 디바이스를 제어한다.
실시예들은 또한 전력 라인 통신 신호 검출기를 사용하여 동작하는 디스플레이 디바이스를 위한 구동기 회로에 관한 것이다. 구동기 회로는 전력 라인 통신 신호를 수신하는 전력 라인 통신 입력 핀을 포함한다. 신호 검출기 회로가 전력 라인 통신 신호에 기초하여 구동기 제어 신호를 발생시킨다. 조절기 회로가 전력 라인 통신 신호를 수신하고 전력 라인 통신 신호에 기초하여 공급 전압을 발생시킨다. 제어 로직에 공급 전압에 의해 전력이 공급되고, 구동기 제어 신호에 기초하여 LED 존을 통해 구동기 전류를 제어하기 위해 하나 이상의 휘도 제어 신호(brightness control signal)를 발생시킨다. 구동기 회로는 LED 존에 커플링되고 휘도 제어 신호들에 따라 발광 다이오드 존을 통해 구동기 전류를 싱크(sink)하는 출력 핀을 추가로 포함한다.
본 발명의 실시예들의 교시들은 첨부된 도면들과 함께 다음의 상세한 설명을 고려함으로써 쉽게 이해될 수 있다.
도 1a는 일 실시예에 따른 디스플레이 디바이스의 회로도이다.
도 1b는 일 실시예에 따른 전력 라인 통신 신호의 예시적인 파형을 예시하는 파형도이다.
도 1c는 일 실시예에 따른 디스플레이 디바이스의 동작 모드들을 예시하는 파형도이다.
도 2는 일 실시예에 따른 디스플레이 디바이스를 위한 제어 회로의 예시적인 회로도이다.
도 3은 일 실시예에 따른 디스플레이 디바이스를 위한 구동기 회로의 예시적인 회로도이다.
도 4a는 디스플레이 디바이스에서 이용될 수 있는 LED 및 구동기 회로의 제1 실시예의 단면도이다.
도 4b는 디스플레이 디바이스에서 이용될 수 있는 LED 및 구동기 회로의 제2 실시예의 단면도이다.
도 4c는 디스플레이 디바이스에서 이용될 수 있는 LED 및 구동기 회로의 제3 실시예의 단면도이다.
도 5는 일 실시예에 따른 LED 및 구동기 회로를 사용하는 디스플레이 디바이스의 평면도이다.
도 6은 일 실시예에 따른 디스플레이 디바이스를 위한 여러 층들의 LED 및 구동기 회로의 개략도를 예시한다.
도 7은 일 실시예에 따른 신호 검출기 회로의 예시적인 회로도이다.
도 8a는 일 실시예에 따른 신호 검출기 회로를 위한 예시적인 평균화 회로의 회로도이다.
도 8b는 도 8a의 평균화 회로를 이용하는 신호 검출기 회로의 동작을 예시하는 파형도이다.
도 9a는 일 실시예에 따른 신호 검출기 회로를 위한 다른 예시적인 평균화 회로의 회로도이다.
도 9b는 도 9a의 평균화 회로를 이용하는 신호 검출기 회로의 동작을 예시하는 파형도이다.
명세서에 설명된 피처들 및 이점들은 모두를 포함하는 것은 아니며, 특히, 많은 추가 피처들 및 이점들이 도면들, 명세서 및 청구 범위의 관점에서 본 기술분야의 통상의 기술자에게 명백할 것이다. 또한, 명세서에서 사용된 언어는 주로 가독성 및 교육 목적들을 위해 선택되었으며, 본 발명의 양태 문제를 설명하거나 제한하기 위해 선택되지 않았을 수 있다는 것에 유의해야 한다.
도면들 및 다음의 설명은 단지 예시로서 본 발명의 바람직한 실시예들에 관한 것이다. 다음의 논의로부터, 본 명세서에 개시된 구조들 및 방법들의 대안적인 실시예들이 본 개시내용의 원리들로부터 벗어나지 않고 채택될 수 있는 실행 가능한 대안으로서 쉽게 인식될 것임에 유의해야 한다.
이제 본 발명(들)의 여러 실시예들에 대한 참조가 상세하게 이루어질 것이며, 그 예들은 첨부 도면들에 예시되어 있다. 실행 가능한 경우, 유사하거나 비슷한 참조 번호들이 도면들에서 사용될 수 있고, 유사하거나 비슷한 기능을 나타낼 수 있다는 점에 유의하도록 한다. 도면들은 단지 예시의 목적으로 본 발명의 실시예들을 도시한다. 본 기술분야의 통상의 기술자는 본 명세서에 설명된 개시내용의 원리들로부터 벗어나지 않고 본 명세서에 예시된 구조들 및 방법들의 대안적인 실시예들이 채택될 수 있다는 것을 다음의 설명으로부터 쉽게 인식할 것이다.
도 1a는 일 실시예에 따라 이미지들 또는 비디오를 디스플레이하기 위한 디스플레이 디바이스(100)의 회로도이다. 다양한 실시예들에서, 디스플레이 디바이스(100)는 컴퓨터 디스플레이 패널, 텔레비전, 모바일 디바이스, 빌보드 등을 위한 디스플레이 스크린을 포함하는 임의의 적절한 폼 팩터로 구현될 수 있다. 디스플레이 디바이스(100)는 액정 디스플레이(liquid crystal display)(LCD) 디바이스 또는 LED 디스플레이 디바이스를 포함할 수 있다. LCD 디스플레이 디바이스에서, LED들은 디스플레이의 개별 화소들의 컬러를 제어하는 액정 컬러 필터들을 통과하는 백색광 백라이팅을 제공한다. LED 디스플레이 디바이스에서, LED들은 디스플레이의 각각의 화소에 대응하는 컬러의 광을 방출하도록 직접 제어된다. 디스플레이 디바이스(100)는 디스플레이 영역(105), 구동기 제어 라인들(115) 및 제어 회로(110)를 포함할 수 있다. 다양한 실시예들에서, 디스플레이 디바이스(100)는 추가적인, 더 적은 또는 상이한 컴포넌트들을 포함할 수 있다.
디스플레이 영역(105)은 제어 회로(110)로부터 수신된 데이터에 기초하여 이미지들을 디스플레이하기 위한 화소들의 어레이를 포함한다. 다양한 실시예들에서, 디스플레이 영역(105)은 LED 존들(130), 분배된 구동기 회로들(120)의 세트, VLED 라인들(예를 들어, VLED_1, ... VLED_M)을 포함하는 전력 공급 라인들 및 접지(GND) 라인들, 및 다양한 시그널링 라인들(예를 들어, 인접한 구동기 회로들(120)과 전력 통신 라인들(Pwr)을 접속하는 어드레스 통신 라인들(Int Addr)의 세트)을 포함할 수 있다. 다양한 실시예들에서, 디스플레이 영역(105)은 추가적인, 더 적은 또는 상이한 컴포넌트들을 포함할 수 있다. VLED 라인들은 (예를 들어, LED 존들(130)에 있는 LED들의 애노드에 전력을 공급함으로써) LED 존들(130)에 전력을 제공한다. GND 라인들은 LED 존들(130) 및 구동기 회로들(120)을 위한 접지로의 경로를 제공한다.
아래에서 더 상세하게 설명되는 바와 같이, 디스플레이 영역(105)은 LED 존들(130)이 구동기 회로들(120) 위에 적층되도록 물리적으로 구조화될 수 있다. 즉, LED 존들(130)의 어레이는 제1 x-y 평면에 배열되고, 구동기 회로들(120)의 어레이는 제1 x-y 평면에 평행한 제2 x-y 평면에 배열된다. 일 구성에서, 각각의 LED 존(130)은 그것을 구동하는 대응하는 구동기 회로(120) 위에(즉, z 방향으로) 적층된다. 또한, 디스플레이 영역(105)의 컴포넌트들(예를 들어, LED 존들(130) 및 구동기 회로들(120))은 도 4a 내지 도 4c에 추가로 설명된 바와 같이 동일한 기판 상에 그리고 동일한 패키지로 통합될 수 있다. 이 구조는 구동기 회로들(120)이 디스플레이 영역(105) 내에 분배되는 디스플레이 디바이스(100)를 가능하게 하고, 따라서 구동기 회로들(120)이 디스플레이 영역(105)의 외부에 있는 디바이스들에서보다 더 컴팩트한 디스플레이 디바이스(100)를 가능하게 한다.
LED 존들(130)은 2차원 어레이로(예를 들어, 행들 및 열들로) 배열될 수 있다. LED 존들(130)은 각각 그것의 각각의 구동기 전류들(125)에 의존하는 휘도를 갖는 광을 각각 발생시키는 하나 이상의 LED를 포함한다. LCD 디스플레이에서, LED 존(130)은 백라이팅 존을 위한 백라이팅을 제공하는 하나 이상의 LED를 포함할 수 있으며, 이는 화소들의 1차원 또는 2차원 어레이를 포함할 수 있다. LED 디스플레이에서, LED 존(130)은 디스플레이 디바이스(100)의 단일 화소에 대응하는 하나 이상의 LED를 포함할 수 있거나, 또는 화소들의 어레이(예를 들어, 하나 이상의 열 또는 행)에 대응하는 LED들의 1차원 어레이 또는 2차원 어레이를 포함할 수 있다. 예를 들어, 일 실시예에서, LED 존(130)은 화소의 부화소에 각각 대응하는 적색, 녹색, 및 청색 LED들의 하나 이상의 그룹을 포함할 수 있다. 다른 실시예들에서, LED 존(130)은 부화소들의 열 또는 부분적 열 또는 부화소들의 행 또는 부분적 행에 대응하는 적색, 녹색, 및 청색 LED 스트링들의 하나 이상의 그룹을 포함할 수 있다. 예를 들어, LED 존(130)은 적색 부화소들의 세트, 녹색 부화소들의 세트, 또는 청색 부화소들의 세트를 포함할 수 있다.
LED들은 유기 발광 다이오드(organic light emitting diode)들(OLED들), 무기 발광 다이오드(inorganic light emitting diode)들(ILED들), 미니 발광 다이오드들(미니-LED들)(예를 들어, 100 내지 300마이크로미터의 크기 범위를 가짐), 마이크로 발광 다이오드들(마이크로-LED들)(예를 들어, 100마이크로미터 미만의 크기를 가짐), 백색 발광 다이오드(white light emitting diode)들(WLED들), 능동-매트릭스 OLED(active-matrix OLED)들(AMOLED들), 투명한 OLED(transparent OLED)들(TOLED들), 또는 일부 기타 유형의 LED들일 수 있다.
구동기 회로들(120)은 구동기 제어 신호들에 응답하여 LED 존들(130)에 대한 각각의 구동기 전류들(125)을 제어함으로써 LED 존들(130)을 구동한다. 일 실시예에서, 구동기 회로들(120)은 디스플레이 영역(105) 내에 분배되고, LED 존들(130)에 대응하여 2차원 어레이(예를 들어, 행들 및 열들)로 배열된다. 실시예에서, 구동기 회로(120)는 구동기 제어 신호들에 기초하여 하나의 LED 존(130)의 휘도를 제어하기 위해 출력 핀(126)을 통해 VLED에 의해 공급되는 구동기 전류(125)를 제어한다. 예를 들어, LED 존(130)의 휘도는 일반적으로 구동기 전류(125)가 증가함에 따라 증가한다.
실시예에서, 구동기 회로들(120)은 구동기 제어 라인(115)들, VLED 라인들 및 GND 라인들의 공통 세트를 공유하는 그룹들로 배열될 수 있다. 예를 들어, 그룹 내의 구동기 회로들(120)은 공통 전력 통신 라인(Pwr)에 커플링되고, (아래에서 더 상세하게 설명되는 바와 같이) 각각 공통 어드레스 통신 라인(Addr)에 의해 간접적으로 제어된다. 예시적인 실시예에서, 하나의 그룹 내의 구동기 회로들(120)은 (예를 들어, 하나의 구동기 회로(120)의 출력 핀(126)으로부터 다음의 구동기 회로(120)의 데이터 입력 핀(122)으로) 인접한 구동기 회로들(120)을 커플링하는 어드레스 통신 라인들의 세트를 통해 함께 데이지-체인 방식으로 접속된다(daisy-chained). 도 1a의 예시된 실시예에서, 디스플레이 디바이스의 각각의 행은 공통 구동기 제어 라인들(115), VLED 라인들 및 GND 라인들을 공유하는 구동기 회로들(120)의 그룹에 대응한다. 다른 실시예들에서, 구동기 회로들(120)의 그룹은 디스플레이 영역(105)의 부분 행 또는 디스플레이 영역(105)의 전체 또는 부분 열에 대응할 수 있다. 다른 실시예에서, 구동기 회로들(120)의 그룹은 다수의 행들 및 열들에 걸쳐 있을 수 있는 인접한 구동기 회로들(120)의 블록에 대응할 수 있다.
구동기 회로들(120)은 적어도 어드레싱 모드, 구성 모드 및 동작 모드를 포함하는 다양한 모드들에서 동작할 수 있다. 어드레싱 모드 동안, 제어 회로(110)는 구성 및 동작 모드들에서 명령들 및 데이터를 추가로 브로드캐스팅하는 데 이용되는 고유한 어드레스를 그룹 내의 구동기 회로들(120) 각각에 할당한다. 구성 모드 동안, 제어 회로(110)는 하나 이상의 동작 파라미터(예를 들어, 과전류 임계들, 과전압 임계들, 클록 분할 비들, 및/또는 슬루 레이트 제어(slew rate control))로 구동기 회로들(120)을 구성한다. 동작 모드 동안, 제어 회로(110)는 구동기 회로들(120)로 하여금 LED 존들(130)에 대한 각각의 구동기 전류들(125)을 제어하게 함으로써, 휘도를 제어하는 제어 데이터를 구동기 회로들(120)에 제공한다. 다른 실시예들에서, 디스플레이 디바이스(100)의 동작 모드들은 추가적인, 더 적은 또는 상이한 동작 모드들을 포함할 수 있다. 예를 들어, 동작 모드들은 초기화 모드 및 오프 모드를 포함할 수 있다.
구동기 회로(120)는 도 1의 예시된 예에 도시된 바와 같이 4-핀 구성을 포함할 수 있다. 4-핀 구성에서, 구동기 회로(120)는 데이터 입력 핀(Di)(122), 전력 라인 통신 입력 핀(PLCi)(124), 출력 핀(Out)(126) 및 접지 핀(Gnd)(128)을 포함할 수 있다. 실시예에서, 출력(126)은 LED 존(130)의 다수의 채널들을 제어하는 핀들의 세트를 대신 포함할 수 있다. 예를 들어, 출력(126)은 LED 존들(130)의 적색, 녹색 및 청색 채널들을 제어하는 3개의 핀을 포함할 수 있다.
데이터 입력 핀(122)은 (각각의 그룹 내의 제1 구동기 회로(120)의 경우에는) 제어 회로(110)로부터 공통 어드레스 통신 라인들(예를 들어, Addr1, Addr2, ... AddrN) 중 하나를 통해 또는 (제어 회로(110)에 직접 커플링되지 않은 각각의 그룹 내의 나머지 구동기 회로들(120)의 경우에는) 인접한 구동기 회로들(120)을 커플링하는 어드레스 통신 라인들(Int Addr) 중 하나를 통해 입력 어드레싱 신호를 수신하기 위해 어드레싱 모드에서 사용된다. 입력 어드레싱 신호는 아래에서 더 상세하게 설명되는 바와 같이 각각의 구동기 회로(120)의 어드레스를 지정하는 디지털 신호일 수 있다. 각각의 그룹 내의 제1 구동기 회로(120)는 입력 어드레싱 신호에 의해 지정된 어드레스를 저장하고, 출력 핀(126)을 통해 출력하기 위한 출력 어드레싱 신호를 발생시킨다. 예를 들어, 구동기 회로(120)는 어드레스를 1씩 또는 다른 고정량씩 증분시키고, 증분된 어드레스를 출력 어드레싱 신호로서 그룹 내의 다음의 구동기 회로(120)의 데이터 입력 핀(122)에 전송할 수 있다. 어드레싱 스킴을 예시하는 파형들은 도 1c에 더 상세하게 설명되어 있다.
출력 핀(126)은 동작 모드에 따라 이중-목적으로 기능한다. 디스플레이 디바이스(100)의 어드레싱 모드에서, 출력 핀(126)은 위에서 설명된 바와 같이 구동기 회로들(120)의 그룹 내의 다음의 구동기 회로(120)에 출력 어드레싱 신호를 제공한다. 디스플레이 디바이스(100)의 동작 모드에서, 출력 핀(126)은 대응하는 LED 존(130)으로부터 전류를 싱크하도록 커플링되어 구동기 전류(125)의 공급을 제어한다. 일 실시예에서, 구동기 회로(120)는 2개 이상의 출력 핀(126)을 포함한다. 예를 들어, LED 디스플레이에서, LED 존(130)은 3개의 부화소(예를 들어, 적색 부화소, 녹색 부화소 및 청색 부화소)에 대응하는 3개 이상의 LED 또는 LED 스트링을 포함할 수 있고, 구동기 회로(120)는 각각의 컬러 채널에 대해 하나씩 3개의 출력 핀(126)을 포함할 수 있다.
전력 라인 통신 입력 핀(124)은 각각의 그룹에 대한 공통 전력 통신 라인들(예를 들어, Pwr1, Pwr2, ... PwrM)을 통해 제어 회로(110)로부터 전력 라인 통신 신호를 수신하도록 구성된다. 전력 라인 통신 신호는 구동기 제어 신호 또는 다른 제어 정보를 디지털 데이터로서 인코딩하도록 변조될 수 있는 공급 전압을 포함한다. 예를 들어, 전력 라인 통신 신호는 구동기 회로(120)를 동작시키기 위한 동작 파라미터 정보 또는 제어 데이터 정보를 인코딩할 수 있다. 구체적으로, 구성 모드 동안, 전력 라인 통신 신호는 디지털 데이터로서 하나 이상의 동작 파라미터(예를 들어, LED들을 과응력, 상이한 클록 분할 비들 및 구동기 전류(125)의 슬루 레이트 제어(slew rate control)로부터 보호하기 위한 다양한 과전류 임계들 또는 과전압 임계들)를 제공한다. 동작 모드 동안, 전력 라인 통신 신호는 LED 존들(130)에 대한 제어 데이터(예를 들어, 휘도 제어 정보)를 제공한다. 휘도 제어 정보는 구동기 회로들(120)의 그룹 내의 구동기 회로(120)를 식별하기 위한 하나 이상의 어드레스 워드, 및 식별된 구동기 회로(120)의 구동기 전류(125)를 제어함으로써 LED 존(130)의 휘도를 제어하기 위한 하나 이상의 데이터 워드를 포함할 수 있다. 도 1b 및 도 1c는 전력 라인 통신 신호와 연관된 예시적인 파형들을 제공한다. 일부 실시예들에서, 전력 라인 통신 신호는 공급 전압에 대해 3 내지 12볼트의 직류 전압을 공급한다. 일 실시예에서, 전력 라인 통신 신호는 0.5 피크-대-피크 전압 신호로 최대 2메가헤르츠(MHz)의 최대 데이터 레이트를 갖는 디지털 데이터 신호로 4.5볼트 초과의 전력 공급 전압을 제공할 수 있다.
접지 핀(128)은 구동기 회로(120)를 위한 접지 라인으로의 경로를 제공하도록 구성되며, 이는 대응하는 LED 존(130)에 공통일 수 있다.
도 1a에 예시된 제어 회로(110)는 (위에서 더 상세하게 설명된 바와 같이) 공통 구동기 제어 라인들(115)을 통해 디스플레이 영역(105)을 제어하기 위해 어드레스 통신 신호 및 전력 라인 통신 신호를 발생시킨다. 하나의 예시적인 구현에서, 공통 전력 통신 라인들의 수(M)와 공통 어드레스 통신 라인들의 수(N)는 동일하다(예를 들어, M = N).
다른 실시예에서, 공유된 전력 라인은 구동기 회로들(120) 및 LED 존들(130) 모두에 전력을 제공한다. 전력 라인 통신을 사용하는 대신, 디지털 신호는 클록-리스 시프트 레지스터(clock-less shift register)들을 사용하여 데이터를 구동기 회로들(120)로 직렬로 시프트시킨다. 클록-리스 시프트 레지스터는 다수의 방법들로 구현될 수 있다. 일 실시예에서는, 2상 마크 코드 인코딩(biphase mark code encoding)이 클록을 추출하고 데이터를 구동기 회로들(120)로 시프트시키는 데 사용된다. 데이터는 또한 직렬 체인 내의 구동기 회로들(120) 각각을 통해 모든 방식으로 시프트된 다음, 에러 검출에 사용되도록 다시 시프트될 수 있다. 이 실시예에서, 데이터는 휘도 제어 신호가 변경될 때마다 모든 구동기 회로들(120)에 기입된다. 이 실시예에서, 구동기 회로들(120)은 반드시 개별적으로 어드레싱 가능한 것은 아니다.
도 1b는 일 실시예에 따른 전력 라인 통신 신호의 예시적인 파형을 예시하는 파형도이다. 전력 라인 통신 신호는 대략 V_avg의 평균 전압을 생성하는 디지털 데이터(예를 들어, 동작 파라미터들 또는 휘도 제어 정보)를 인코딩하기 위해 높은 데이터 전압들(V_high)과 낮은 데이터 전압들(V_low) 사이를 스위치한다. 하나의 예시적인 실시예에서, 높은 데이터 전압(V_high)은 5.5볼트이고, 낮은 데이터 전압(V_low)은 4.5볼트이고, 평균 전압(V_avg)은 5볼트이다. 디지털 데이터는 2상 마크 코드 인코딩을 사용하여 인코딩될 수 있다. 이 인코딩 스킴에서, 로직 값들은 각각의 주기에서의 트랜지션 유무에 의해 나타내어진다. 예를 들어, 트랜지션을 포함하는 주기들은 로직 하이 값들을 나타낼 수 있고, 트랜지션들이 없는 주기들은 로직 로우 값들을 나타낼 수 있다. 또한, 이 인코딩에서, 신호는 각각의 주기 사이에서의 로직 레벨들 사이를 트랜지션한다. 이 인코딩 스킴은 구동기 회로들(120)에 전력을 공급하기 위해 전력 라인 통신 신호로부터 추출될 수 있는 비교적 안정적인 직류 공급 전압을 제공하기 위해 전력 라인 통신 신호가 로직 레벨들 사이의 중점(midpoint)에 매우 가까운 평균 전압 V_avg를 유지하도록 보장하는 이점이 있다. 이 스킴의 다른 장점은 별도의 클록 신호가 필요하지 않으며, 단일 와이어 상에서 구현될 수 있다는 것이다.
도 1c는 일 실시예에 따른 디스플레이 디바이스(100)의 동작 모드들을 예시하는 파형도이다. 디스플레이 디바이스(100)의 3가지 동작 모드(즉, 어드레싱 모드(150), 구성 모드(160) 및 동작 모드(170))가 오프 모드(180)와 함께 도시되어 있다. 도 1c는 전력 라인 통신 입력 핀(PLCi)(124)에서 수신되는 전력 라인 통신 신호, 데이터 입력 핀들(122)(예를 들어, Di_0, Di_1, ... Di_m)에서 수신되는 어드레스 통신 신호들, 및 다양한 동작 모드들 동안 구동기 회로들(120)의 그룹 내의 구동기 회로들(120)의 출력 핀들(126)(예를 들어, Out_0, Out_1, ... Out_m-1)에 의해 제공되는 어드레스 통신 신호들을 예시한다.
어드레싱 동작 모드(150) 동안, 전력 라인 통신 입력 핀(124)에서 수신되는 전력 라인 통신 신호는 어드레싱 모드(150)의 시작시에 로우로부터 하이로 트랜지션된다(즉, 구동기 회로들(120)이 공급 전압을 수신하기 시작한다). 어드레스 통신 신호들은 구동기 회로들(120)에 각각의 어드레스들을 할당하기 위해 구동기 회로들(120)의 데이터 입력 핀들(122) 및 출력 핀들(126)을 통해 전파된다. 예를 들어, 제어 회로(110)는 그룹 n에 대한 공통 어드레스 통신 라인(Addrn) 상에서 로직 하이 신호를 출력하고, 구동기 회로들(120)의 그룹 n 내의 제1 구동기 회로(120)는 입력 어드레싱 신호로서 그것의 데이터 입력 핀(122)(즉, Di_0)에서 하이 신호를 수신한다. Di_0 상에서 하이 신호를 검출하는 것에 응답하여, 구동기 회로는 그것의 어드레스를 초기 어드레스 값(예를 들어, 0000)으로 설정한다. 제1 구동기 회로(120)는 어드레스를 저장하고, 어드레스 값을 증분시키고(즉, 어드레스 값을 1씩 증가시키고), 증분된 어드레스(예를 들어, 0001)를 출력 핀(126)(즉, Out_0) 및 어드레스 통신 라인(Int Addr)을 통해 출력 어드레싱 신호로서 제공한다. 그룹 n 내의 다음의(연속적인) 구동기 회로(120)는 입력 어드레싱 신호로서 그것의 데이터 입력 핀(122)(즉, Di_1)에서 증분된 어드레스(즉, 0001)를 수신한다. 구동기 회로(120)는 마찬가지로 어드레스 0001을 저장하고, 어드레스를 증분시키고, 증분된 어드레스(예를 들어, 0010)를 출력 어드레싱 신호로서 출력 핀(126)(즉, Out_1) 및 어드레스 통신 라인(Int Addr)을 통해 그룹 n 내의 다음의 구동기 회로(120)에 제공한다. 어드레스를 수신 및 저장하고, 어드레스를 증분시키고, 증분된 어드레스를 다음의 구동기 회로(120)로 전송하는 과정은 어드레싱 모드가 완료될 때까지(즉, 구동기 회로들(120)의 그룹 내의 모든 구동기 회로들(120)에 어드레스가 할당될 때까지) 계속된다. 대안적인 실시예들에서는, 각각의 구동기 회로(120)가 반드시 증분하지는 않는 일부 다른 기능에 따라 다음의 어드레스를 발생시킬 수 있는 상이한 임의의 어드레싱 스킴이 사용될 수 있다. 예를 들어, 구동기 회로들(120)은 새로운 어드레스들을 발생시키기 위해 어드레스를 감분시키거나, 랜덤 어드레스들을 발생시키거나, 또는 일부 다른 임의의 기능을 적용할 수 있다.
구성 모드(160) 동안, 전력 라인 통신 입력 핀(124)에서 수신되는 전력 라인 통신 신호는 전력 라인 통신 입력 핀(124) 상에 디지털 데이터로서 다양한 동작 파라미터들(Op Params)을 제공한다.
동작 모드(170) 동안, 전력 라인 통신 신호는 공급 전압으로 변조된 디지털 데이터로서 제어 데이터(Con Data)를 제공한다. Con Data는 각각의 이미지 프레임 또는 비디오 프레임으로 업데이트될 수 있다. 동작 모드(170)는 구동기 회로들(120)이 턴오프되는 지점에서 전력 라인 통신 신호가 하이로부터 로우로 트랜지션될 때까지(즉, 구동기 회로들(120)이 더 이상 공급 전압을 수신하지 않을 때까지) 계속된다.
도 2는 일 실시예에 따른 제어 회로(110)의 예시적인 회로도이다. 제어 회로(110)는 디스플레이 디바이스(예를 들어, 디스플레이 디바이스(100))를 제어하기 위해 어드레스 통신 신호(Addr) 및 전력 라인 통신 신호(Pwr)를 발생시키고, 구동기 제어 라인들(115)을 통해 신호들을 구동기 회로들(120)에 제공한다. 제어 회로(110)는 타이밍 제어기(210) 및 브리지(220)를 포함할 수 있다. 다양한 실시예들에서, 제어 회로(110)는 추가적인, 더 적은 또는 상이한 컴포넌트들을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 제어 회로(110)는 필드 프로그램 가능 게이트 어레이(field programmable gate array)(FPGA) 및/또는 PHY 블록을 사용하여 구현될 수 있다. 제어 회로(110)는 입력 전압(VCC)에 의해 전력이 공급되고, 접지(GND)에 접속된다. 제어 회로(110)는 능동 매트릭스(AM) 또는 수동 매트릭스(PM) 구동 방식들을 사용하여 디스플레이 디바이스를 제어할 수 있다.
타이밍 제어기(210)는 디스플레이 디바이스(100)의 화소들을 구동하기 위한 값들 및 화소들을 구동하기 위한 타이밍을 나타내는 이미지 제어 신호(215)를 발생시킨다. 예를 들어, 타이밍 제어기(210)는 이미지 프레임들 또는 비디오 프레임들의 타이밍을 제어하고, 이미지 프레임 또는 비디오 프레임 내에서 LED 존들(130) 각각을 구동하는 타이밍을 제어한다. 또한, 타이밍 제어기(210)는 주어진 이미지 프레임 또는 비디오 프레임 동안 LED 존들(130) 각각을 구동하기 위한 휘도를 제어한다. 이미지 제어 신호(215)는 타이밍 제어기(210)에 의해 브리지(220)에 제공된다.
브리지(220)는 이미지 제어 신호(215)를 어드레스 통신 신호(Addr)로 그리고 전력 라인 통신 신호(Pwr)의 구동기 제어 신호들로 변환한다. 예를 들어, 브리지(220)는 위에서 설명된 제어 스킴에 따라 어드레싱 모드 동안 구동기 회로들(120)의 그룹 내의 제1 구동기 회로(120)에 대한 어드레스 통신 신호(Addr)를 발생시킬 수 있다.
도 3은 일 실시예에 따른 구동기 회로(120)의 예시적인 회로도이다. 구동기 회로(120)는 전압 사전 조절 회로(310), Rx_PHY(320), 저-드롭아웃 조절기(LDO_D)(330), 발진기(OSC)(340), 제어 로직(350), 어드레스 구동기(360), 펄스 폭 변조(pulse width modulation)(PWM) 디밍 회로(370), 트랜지스터(375) 및 휘도 제어 회로(380)를 포함할 수 있다. 다양한 실시예들에서, 구동기 회로(120)는 추가적인, 더 적은 또는 상이한 컴포넌트들을 포함할 수 있다.
전력 라인 통신 입력 핀(124)은 전력 라인 통신 신호를 수신한다. 전력 라인 통신 신호는 직류 성분(즉, 공급 전압) 및 변조된 성분(즉, 디지털 데이터)을 포함한다. 전압 사전 조절 회로(310)는 전력 라인 통신 신호에 대해 예비 전압 조절을 수행하고, 사전 조절된 공급 전압을 LDO_D(330)에 제공한다. 예비 전압 조절은 전력 라인 통신 신호로부터 실질적으로 모든 디지털 데이터를 제거할 수 있다. 예시적인 실시예에서, 전압 사전 조절 회로(310)는 소스 팔로워(source follower)가 뒤따르는 1차 RC 필터를 포함한다. 일부 실시예들에서, 구동기 회로(120)는 전압 사전 조절 회로(310)를 생략할 수 있고, 전력 라인 통신 입력 핀(124)에서 수신된 전력 라인 통신 신호는 LDO_D(330)에 직접 제공된다. LDO_D(330)는 사전 조절된 공급 전압을 발진기 OSC(340), 제어 로직(350) 및 기타 컴포넌트들(도시 생략)에 전력을 공급하는 데 사용되는 직류 전압(이는 공급 전압보다 낮을 수 있음)으로 변환한다. LDO_D(330)가 전력 라인 통신 신호를 직접 수신하는 실시예들에서, LDO_D(330)는 전력 라인 통신 신호를 직류 전압으로 변환한다. 예시적인 실시예에서, 직류 전압은 1.8볼트일 수 있다. 발진기 OSC(340)는 클록 신호를 제공한다. 예시적인 실시예에서, 클록 신호의 최대 주파수는 약 10.7MHz이다. 전력 라인 통신 신호는 전력 라인 통신 입력 핀(124)으로부터 직접 Rx_PHY(320)로 제공된다. Rx_PHY(320)는 전력 라인 통신 신호를 복조하고 디지털 데이터(예를 들어, 구동기 제어 신호들)를 제어 로직 블록(350)에 제공하는 물리적 계층이다. 예시적인 실시예에서, Rx_PHY(320)는 36개의 구동기 회로 스테이지의 캐스케이드로 2MHz의 최대 대역폭으로 접속을 제공한다.
제어 로직(350)은 Rx_PHY(320)로부터의 구동기 제어 신호, LDO_D(330)로부터의 직류 전압 및 발진기(OSC)(340)로부터의 클록 신호를 수신한다. 디스플레이 디바이스의 동작 모드에 따라, 제어 로직(350)은 또한 데이터 입력 핀(122)에서 수신된 입력 어드레싱 신호로부터 디지털 데이터를 수신할 수 있다. 동작 모드에 따라, 제어 로직(350)은 인에이블 신호(352), 증분된 데이터 신호(Inc_data)(354), PWM 클록 선택 신호(PWMCLK_sel)(356) 및 최대 전류 신호(Max. Current)(358)를 출력할 수 있다. 어드레싱 모드 동안, 제어 로직(350)은 어드레스 구동기(360)를 인에이블시키기 위해 인에이블 신호(352)를 활성화한다. 제어 로직(350)은 데이터 입력 핀(122)을 통해 입력 어드레스 신호를 수신하고, 어드레스를 저장하고, 출력 어드레스를 나타내는 증분된 데이터 신호(Inc_data)(354)를 어드레스 구동기(360)에 제공한다. 어드레싱 모드 동안 인에이블 신호(352)가 활성화될 때, 어드레스 구동기(360)는 증분된 데이터 신호(Inc_data)(354)를 출력 핀(126)으로 버퍼링한다. 제어 로직(350)은 LED들로부터의 전류 경로를 효과적으로 차단하기 위해 어드레싱 모드 동안 트랜지스터(375)를 턴오프하도록 PWM 디밍 회로(370)를 제어할 수 있다.
동작 모드 및 구성 모드들 동안, 제어 로직은 인에이블 신호(352)를 비활성화하고, 어드레스 구동기(360)의 출력은 출력 핀(126)으로부터 이를 효과적으로 디커플링하기 위해 3-상태로 된다(tri-stated). 동작 모드 동안, PWM 클록 선택 신호(PWMCLK_sel)(356)는 PWM 디밍 회로(370)에 의해 PWM 디밍을 제어하기 위한 듀티 사이클을 지정한다. 선택된 듀티 사이클에 기초하여, PWM 디밍 회로(370)는 트랜지스터(375)의 온-상태 및 오프-상태의 타이밍을 제어한다. 트랜지스터(375)의 온-상태 동안, 출력 핀(126)(LED 존들(130)에 커플링됨)으로부터 트랜지스터(375)를 통해 접지 핀(128)으로의 전류 경로가 확립되고, 휘도 제어 회로(380)는 LED 존들(130)의 LED들을 통해 구동기 전류를 싱크한다. 트랜지스터(375)의 오프-상태 동안, 전류 경로는 LED 존들(130)을 통해 전류가 흐르는 것을 차단하기 위해 인터럽트된다. 트랜지스터(375)가 온-상태에 있을 때, 휘도 제어 회로(380)는 제어 로직(350)으로부터 최대 전류 신호(Max. Current)(358)를 수신하고, (출력 핀(126)으로부터 접지 핀(128)으로) LED들을 통해 흐르는 전류 레벨을 제어한다. 동작 모드 동안, 제어 로직(350)은 PWM 디밍 회로(370)의 듀티 사이클 및 최대 전류(Max.)를 제어한다. 휘도 제어 회로(380)의 전류(358)는 LED 존들(130)을 원하는 휘도로 설정한다.
도 4a는 통합된 LED 및 구동기 회로(405)를 포함하는 디스플레이 디바이스(400)의 제1 실시예의 단면도이다.
도 4a에 도시된 예에서, 디스플레이 디바이스(400)는 인쇄 회로 보드(printed circuit board)(PCB)(410), PCB 상호접속 층(420), 및 기판(430), 구동기 회로 층(440), 상호접속 층(450), 도전성 재분배 층(460), 및 LED 층(470)을 포함하는 통합된 LED 및 구동기 회로(405)를 포함한다. 본드된 와이어들(455)은 PCB 상호접속 층(420)과 통합된 LED 및 구동기 회로(405) 사이의 접속들을 위해 포함될 수 있다. PCB(410)는 통합된 LED 및 구동기 회로(405)를 장착하기 위한 지지 보드, 제어 회로(110) 및 다양한 다른 지원 전자 장치들을 포함한다. PCB(410)는 전자 장치들 사이의 전기적 접속들을 제공하는 내부 전기적 트레이스들 및/또는 비아들을 포함할 수 있다. PCB 상호접속 층(420)은 PCB(410)의 표면 상에 형성될 수 있다. PCB 상호접속 층(420)은 다양한 전자 장치들을 장착하기 위한 패드들 및 그들 사이에 접속하기 위한 트레이스들을 포함한다.
통합된 LED 및 구동기 회로(405)는 PCB 상호접속 층(420)의 표면 상에 장착가능한 기판(430)을 포함한다. 기판(430)은 예를 들어, 실리콘(Si) 기판일 수 있다. 다른 실시예들에서, 기판(430)은 갈륨 비소화물(gallium arsenide)(GaAs), 인듐 인화물(indium phosphide)(InP), 갈륨 질화물(gallium nitride)(GaN), 알루미늄 질화물(aluminum nitride)(AlN), 사파이어, 실리콘 탄화물(silicon carbide)(SiC) 등과 같은 다양한 재료들을 포함할 수 있다.
구동기 회로 층(440)은 실리콘 트랜지스터 프로세스들(예를 들어, BCD 프로세싱)을 사용하여 기판(430)의 표면 상에 제조될 수 있다. 구동기 회로 층(440)은 하나 이상의 구동기 회로(120)(예를 들어, 단일 구동기 회로(120) 또는 어레이로 배열된 구동기 회로들(120)의 그룹)를 포함할 수 있다. 상호접속 층(450)은 구동기 회로 층(440)의 표면 상에 형성될 수 있다. 상호접속 층(450)은 Al, Ag, Au, Pt, Ti, Cu, 또는 그들의 임의의 조합과 같은, 하나 이상의 금속 또는 금속 합금 재료를 포함할 수 있다. 상호접속 층(450)은 구동기 회로 층(440) 내의 구동기 회로들(120)을 결국 PCB(410) 상의 제어 회로(110)에 접속되는 와이어 본드들(455)에 전기적으로 접속하기 위해 전기적 트레이스들을 포함할 수 있다. 실시예에서, 각각의 와이어 본드(455)는 전기적 접속을 제공한다. 예를 들어, 집적 LED 및 구동기 회로(405)는 PCB(410) 상의 제어 회로(110)로부터 구동기 회로 층(440) 상의 하나 이상의 구동기 회로(120)로 구동기 제어 신호를 제공하기 위한 제1 와이어, 입력 어드레스 신호를 구동기 회로 층(440)에 제공하기 위한 제2 와이어, 구동기 회로 층(440)으로부터 출력 어드레스 신호를 제공하기 위한 제3 와이어, LED 층(470) 상의 LED 존(130) 내의 LED들에 공급 전압(예를 들어, VLED)을 제공하기 위한 제4 와이어, 및 회로 접지(GND)로의 경로를 제공하기 위한 제5 와이어를 포함하여 5개의 와이어 본드를 포함할 수 있다. 추가적으로, 상호접속 층(450)은 구동기 회로 층(440)과 도전성 재분배 층(460) 사이에 구동기 전류를 공급하기 위한 전기적 접속을 제공할 수 있다.
실시예에서, 상호접속 층(450)은 구동기 회로 층(440)과 반드시 구별되지 않고 이들 층들(440, 450)은 상호접속 층(450)이 구동기 회로 층(440)의 상부 표면을 나타내는 단일 프로세스에서 형성될 수 있다.
도전성 재분배 층(460)은 상호접속 층(450)의 표면 상에 형성될 수 있다. 도전성 재분배 층(460)은 Cu, Ag, Au, Al 등과 같은 도전성 재료로 만들어진 금속 그리드를 포함할 수 있다. LED 층(470)은 도전성 재분배 층(460)의 표면 상에 있는 LED들을 포함한다. LED 층(470)은 위에 설명된 것과 같이 LED 존들(130) 내로 배열된 LED들의 어레이들을 포함할 수 있다. 도전성 재분배 층(460)은 LED 층(470) 내의 LED들과 구동기 전류를 공급하기 위한 구동기 회로 층(440) 내의 하나 이상의 구동기 회로 사이에 전기적 접속을 제공하고 LED 층(470) 및 도전성 재분배 층(460)이 구동기 회로 층(440) 위에 수직으로 적층되도록 기판(430) 위에 LED들을 고정하는 기계적 접속을 제공한다.
그러므로, 예시된 회로(405)에서, 하나 이상의 구동기 회로(120) 및 LED들을 포함하는 LED 존들(130)은 구동기 회로 층(440) 내의 구동기 회로들(120) 위에 적층된 LED 층(470) 내의 LED들을 갖는 기판(430)을 포함하는 단일 패키지 내에 통합된다. 이 방식으로 구동기 회로 층(440) 위에 LED 층(470)을 적층함으로써, 구동기 회로들(120)은 디스플레이 디바이스(100)의 디스플레이 영역(105) 내에 분배될 수 있다.
도 4b는 일 실시예에 따른, 통합된 LED 및 구동기 회로(485)를 포함하는 디스플레이 디바이스(480)의 제2 실시예의 단면도이다. 디바이스(480)는 도 4a에서 설명된 디바이스(400)와 실질적으로 유사하지만 와이어들(455) 대신에 구동기 회로 층(440)과 PCB(410) 사이의 전기적 접속들을 이루기 위해 비아들(432) 및 대응하는 접속된 솔더 볼들(434)을 이용한다. 여기서, 비아들(432)은 기판 층(430)을 통해 완전히 통과하는 도금된 수직 전기적 접속들이다. 일 실시예에서, 기판 층(430)은 Si 기판이고 관통-칩 비아들(432)은 관통 실리콘 비아들(TSV들)이다. 관통-칩 비아들(432)은 제조 중에 기판 층(430) 내로 그리고 그를 관통하여 에칭되고 텅스텐(W), 구리(C), 또는 다른 도전성 재료와 같은 금속으로 채워질 수 있다. 솔더 볼들(434)은 PCB 상호접속 층(420) 상의 비아들(432)의 도금 및 전기적 트레이스들과의 전기적 및 기계적 접속을 제공하는 도전성 재료를 포함한다. 일 실시예에서, 각각의 비아(432)는 PCB(410) 상의 제어 회로(110)로부터 구동기 회로 층(440) 상의 구동기 회로들(120)의 그룹으로 구동기 제어 신호와 같은 신호들을 제공하기 위한 전기적 접속을 제공한다. 비아들(432)은 또한 입력 및 출력 어드레싱 신호들, LED 층(470) 상의 LED 존(130) 내의 LED들에 대한 공급 전압(예를 들어, VLED), 및 회로 접지(GND)로의 경로에 대한 접속들을 제공할 수 있다. 예를 들어, 5개 이상의 비아(432)가 이러한 접속들을 제공하는 데 이용될 수 있다.
도 4c는 통합된 LED 및 구동기 회로(495)를 포함하는 디스플레이 디바이스(490)의 제3 실시예의 단면도이다. 디바이스(490)는 도 4b에서 설명된 디바이스(480)와 실질적으로 유사하지만 도전성 재분배 층(460) 및 LED 층(470)으로부터의 기판(430)의 반대 측 상에 구동기 회로 층(440) 및 상호접속 층(450)을 포함한다. 이 실시예에서, 상호접속 층(450) 및 구동기 회로 층(440)은 하부 도전성 재분배 층(465) 및 솔더 볼들(434)을 통해 PCB(410)에 전기적으로 접속된다. 하부 도전성 재분배 층(465) 및 솔더 볼들(434)은 구동기 회로 층(440)과 PCB 상호접속 층(420) 사이에 (예를 들어, 구동기 제어 신호들을 위한) 기계적 및 전기적 접속들을 제공한다. 구동기 회로 층(440) 및 상호접속 층(450)은 기판(430)을 관통하는 하나 이상의 도금된 비아(432)를 통해 도전성 재분배 층(460) 및 LED 층(470)의 LED들에 전기적으로 접속된다. 도 4c에 도시된 하나 이상의 비아(432)는 구동기 회로 층(440) 내의 구동기 회로들로부터 LED 층(470) 내의 LED들로의 구동기 전류들 및 위에서 설명된 바와 같은 다른 신호들을 제공하는 데 이용될 수 있다.
대안적인 실시예들에서, 통합된 구동기 및 LED 회로들(405, 485, 495)은 PCB(410) 대신에 유리 베이스와 같은 상이한 베이스에 장착될 수 있다.
도 5는 일 실시예에 따른, 통합된 LED 및 구동기 회로(500)를 사용하는 디스플레이 디바이스의 평면도이다. 회로(500)는 도 4a-4c에 도시된 통합된 LED 및 구동기 회로들(405, 485, 495) 중 임의의 것의 평면에 대응할 수 있다. 복수의 LED들(510)은 도 5의 행들 및 열들(예를 들어, C1, C2, C3, ... Cn-1, Cn)로 배열된다. 수동 매트릭스 아키텍처들에서, LED 층들(510)의 각각의 행은 복수의 VLED 신호들(즉, VLED_1... VLED_M)을 출력하는 디멀티플렉서에 도전성 재분배 층(520)에 의해 접속된다. VLED 신호들은 도전성 재분배 층(520)을 통해 LED들(510)의 대응하는 행에 전력(즉, 공급 전압)을 제공한다.
도 6은 일 실시예에 따른, 통합된 LED 및 구동기 회로를 갖는 디스플레이 디바이스(600)의 몇 개의 층들의 개략도를 도시한다. 개략도는 도 4a-4c에서 설명된 것과 같이 PCB(410), 구동기 회로 층(440), 도전성 재분배 층(460), 및 LED 층(470)을 포함한다. 도 6의 개략도는 도 4a-4c의 회로들(405, 485, 495)을 위한 회로 접속들을 도시하지만 물리적 레이아웃을 반영하지 않는다. 위에 설명된 것과 같이, 물리적 레이아웃에서, LED 층(470)은 도전성 재분배 층(460)의 상부 상에 배치된다(즉, 그 위에 수직으로 적층된다). 도전성 재분배 층(460)은 구동기 회로 층(440)의 상부 상에 배치되고 구동기 회로 층(440)은 PCB(410)의 상부 상에 배치된다.
PCB(410)는 LED들에 전력(예를 들어, VLED)을 공급하는 전원과의 접속, 제어 신호를 발생하기 위한 제어 회로, 포괄적인 I/O 접속들, 및 접지(GND) 접속을 포함한다. 구동기 회로 층(440)은 복수의 구동기 회로들(예를 들어, DC1, DC2, ... DCn) 및 디멀티플렉서 DeMux를 포함한다. 도전성 재분배 층(460)은 구동기 회로들과 LED 층(470) 내의 복수의 LED들에 대한 구동기 회로 층(440) 내의 디멀티플렉서 DeMux 사이에 전기적 접속들을 제공한다. LED 층(470)은 행들 및 열들로 배열된 복수의 LED들을 포함한다. 이 예시적인 구현에서, LED들의 각각의 열은 구동기 회로 층(440) 내의 하나의 구동기 회로에 도전성 재분배 층(460)을 통해 전기적으로 접속된다. 각각의 구동기 회로와 LED들의 그것의 해당 열 사이에 확립된 전기적 접속은 구동기 회로로부터 열로의 구동기 전류의 공급을 제어한다. 이 실시예에서, LED 층에 도시한 각각의 다이오드는 LED 존에 대응한다. LED들의 각각의 행은 구동기 회로 층(440) 내의 디멀티플렉서 DeMux의 하나의 출력(예를 들어, VLED_1, VLED_2, ... VLED_M)에 도전성 재분배 층(460)을 통해 전기적으로 접속된다. 구동기 회로 층(440) 내의 디멀티플렉서 DeMux는 PCB(410)로부터의 전력 공급(VLED) 및 제어 신호에 접속된다. 제어 신호는 LED들의 행 또는 행들이 인에이블되고 VLED 라인들을 사용하여 전력이 공급되는 디멀티플렉서 DeMux에 지시한다. 그러므로, LED 층(470) 내의 특정한 LED는 전력(VLED)이 그것의 연관된 행 상에 공급되고 구동기 전류가 그것의 연관된 열에 공급될 때 활성화된다.
도 7은 일 실시예에 따른 신호 검출기 회로(700)의 예시적인 회로도이다. 신호 검출기 회로(700)는 전력 통신 라인(Pwr)을 통해 전력 라인 통신 신호(705)를 수신한다. 예시된 실시예에서, 신호 검출기 회로(700)는 구동기 회로(120) 내에 포함되고, 전력 라인 통신 입력 핀(PLCi)(124)을 통해 전력 라인 통신 신호(705)를 수신한다. 앞서 설명된 바와 같이, 전력 라인 통신 신호(705)는 데이터(디지털 또는 아날로그)를 포함하는 변조된 성분 및 공급 전압을 포함하는 직류 성분을 포함할 수 있다. 공급 전압은 제어 로직(350) 및 구동기 회로(120) 내의 다른 다양한 컴포넌트들(도 7에서는 도시 생략)에 전력을 공급한다. 일부 실시예들에서, 전력 라인 통신 신호(705)는 3 내지 12볼트의 직류 전압을 공급한다.
위에서 설명된 바와 같이, 제어 회로(110)는 전력 라인 통신 신호(705)의 공급 전압을 디지털 데이터로 인코딩한다. 제어 회로(110)는 입력 신호(IN)로서 인코딩되는 디지털 데이터를 수신하고 고전압 공급으로부터의 고전압(V_high) 또는 저전압 공급으로부터의 저전압(V_low) 사이에서 출력을 스위치하는 구동기를 포함한다. 디지털 데이터를 인코딩하기 위해 제어 회로(110)에 의해 다양한 인코딩 스킴들(예를 들어, 2상 마크 코드 인코딩)이 사용될 수 있다. 예시적인 실시예에서, 인코딩 스킴은 입력 신호(IN)의 특성들에 관계없이 제어 회로(110)가 고전압(V_high)과 저전압(V_low) 사이에서 빈번하게 스위치하고 고전압(V_high) 및 저전압(V_low)을 대략 동일한 시간량들 내에 출력하도록 입력 신호(IN)를 인코딩한다. 따라서, 전력 라인 통신 신호(705) 상에서 제어 회로(110)에 의해 출력되는 평균 전압은 고전압(V_high)과 저전압(V_low) 사이의 중점 전압에 근사한다. 예를 들어, 고전압(V_high)은 5볼트이고, 저전압은 4볼트이고, 평균 전압은 4.5볼트이다.
신호 검출기 회로(700)는 전력 라인 통신 신호(705)에 의해 제공되는 공급 전압 상에서 변조된 디지털 데이터를 검출하고 디코딩한다. 신호 검출기 회로(700)는 도 3에서 모두 보다 상세하게 설명된 구동기 회로(120)의 전압 사전 조절 회로(310), Rx_PHY(320) 및 저-드롭아웃 조절기(LDO_D)(330)를 포함할 수 있다. 다양한 실시예들에서, 신호 검출기 회로(700)는 추가적인, 더 적은 또는 상이한 컴포넌트들을 포함할 수 있다. 전압 사전 조절 회로(310)는 전력 라인 통신 신호(705)에 대해 예비 전압 조절을 수행하고(예를 들어, 실질적으로 모든 디지털 데이터를 제거하고), 사전 조절된 공급 전압(755)을 LDO_D(330)에 제공한다. LDO_D(330)는 사전 조절된 공급 전압(755)을 수신하고, 비교기(720), 샘플링 회로(730) 및 디코더 회로(740)(및 구동기 회로(120)의 다른 컴포넌트들(도 7에서는 도시 생략))에 전력을 공급하기 위해 공급 전압을 발생시킨다.
Rx_PHY(320)는 전력 통신 라인(Pwr)에 의해 제공되는 전력 라인 통신 신호(705)를 직접 수신한다. Rx_PHY(320)는 평균화 회로(710), 비교기(720), 샘플링 회로(730) 및 디코더 회로(740)를 포함한다. 평균화 회로(710)는 전력 라인 통신 신호(705)를 수신하고, 시간에 따른 전력 라인 통신 신호(705)를 평균화하여 평균 신호(715)를 발생시킨다. 평균화 회로(710)의 실시예들은 이하 도 8a 및 도 9a에서 더 상세하게 설명된다. 비교기(720)는 전력 라인 통신 신호(705) 및 평균 신호(715)를 수신하여 비교 신호(725)를 발생시킨다. 비교 신호(725)는 전력 라인 통신 신호(705)가 평균 신호(715)보다 높은지 또는 낮은지를 나타내는 로직 레벨들을 갖는 디지털 신호를 포함한다. 샘플링 회로(730)는 클록 신호(Clk)의 샘플 타이밍에 따라 비교 신호(725)를 샘플링하여 샘플링된 신호(735)를 발생시킨다. 일 실시예에서, 클록 신호(Clk)는 내부 발진기(예를 들어, 구동기 회로(120)의 발진기 OSC(340))에 의해 제공될 수 있다. 샘플링 회로(730)의 샘플링 주파수는 신호를 정확하게 샘플링하기 위해 전력 라인 통신 신호(705)의 데이터 레이트보다 훨씬 높을 수 있다. 디코더 회로(740)는 샘플링된 신호(735)를 디코딩하여 디코딩된 출력 신호(745)를 발생시킨다. 디코더 회로(740)는 제어 회로(110)에 의해 사용되는 인코딩 스킴에 상보적인 디코딩 스킴을 이용한다. 예를 들어, 디코더 회로(740)는 2상 마크 코드 디코딩을 사용하여 샘플링된 신호(735)을 디코딩할 수 있다. 디코딩된 출력 신호(745)는 구동기 제어 신호로서 구동기 회로(120)의 제어 로직(350)에 제공될 수 있다. 신호 검출기 회로(700)는 유리하게는 제어 회로에서 고전압 및 저전압을 제공하는 공급 전압들의 변동들에 의해 야기될 수 있는 전력 라인 통신 신호(705)에서의 공통 모드 변동에 의해 영향을 받지 않는다.
일 실시예에서, 도 8a에 도시된 바와 같이, 신호 검출기 회로(700)를 위한 평균화 회로(710)는 저항기-커패시터(resistor-capacitor)(RC) 필터를 포함한다. 도 8b는 평균화 회로(710)를 사용하는 신호 검출기 회로(700)의 동작과 연관된 예시적인 파형들을 예시한다. 도 8b에 도시된 파형들은 입력 신호(IN), 전력 라인 통신 신호(705)의 변조된 성분, 평균 신호(715), 비교 신호(725), 클록 신호(Clk) 및 샘플링된 신호(735)를 포함한다. 예시된 파형도에서, 예시적인 입력 신호(IN)는 0과 1(또는 로직 로우와 로직 하이) 사이에서 진동한다. 전력 라인 통신 신호(705)는 입력 신호(IN)를 인코딩하기 위해 고전압(V_high)과 저전압(V_low) 사이를 스위치한다. 평균 신호(715)는 전력 라인 통신 신호(705)의 평균 전압 값을 안정화하기 위해 여러 클록 사이클들을 취할 수 있다. 일부 실시예들에서, 평균 전압 값은 고전압(V_high)과 저전압(V_low) 사이의 중점 값일 수 있다. 다른 실시예들에서, 평균 전압 값은 고전압(V_high)과 저전압(V_low) 사이의 임의의 전압 값일 수 있다. 비교 신호(725)는 통신 신호(705)와 평균 신호(715) 사이의 비교를 나타낸다. 클록 신호(Clk)의 상승 에지 상에서, 샘플링 회로(730)는 비교 신호(725)를 샘플링하고, 샘플링된 신호(735)를 발생시킨다(예를 들어, 1, 1, 0, 0, 1, 1, 0, 0, 1 ...). 그 후, 샘플링된 신호(735)는 디코더 회로(740)에 의해 디코딩되어 출력 신호(745)를 발생시킬 수 있다.
다른 실시예에서, 도 9a에 예시된 바와 같이, 신호 검출기 회로(700)를 위한 평균화 회로(710)는 샘플 및 홀드 평균화 회로로서 구현된다. 여기서, 평균화 회로(710)는 최대 전압 샘플 회로(950), 최소 전압 샘플 회로(960), 2개의 커패시터(955, 965) 및 전압 분배기(970)를 포함한다. 최대 전압 샘플 회로(950)는 전력 라인 통신 신호(705)를 샘플링하여 전력 라인 통신 신호(705)의 최대 전압을 검출 및 샘플링한다. 최대 전압은 커패시터(955) 양단의 전압으로서 출력된다. 최소 전압 샘플 회로(960)는 전력 라인 통신 신호(705)를 샘플링하여 전력 라인 통신 신호(705)의 최소 전압을 검출 및 샘플링한다. 최소 전압은 커패시터(965) 양단의 전압으로서 출력된다. 전압 분배기(970)는 평균 신호(715)를 발생시키기 위해 커패시터(955)로부터의 최대 전압과 커패시터(965)로부터의 최소 전압 사이의 중간 전압으로서 평균 신호(715)를 발생시킨다.
도 9a에 예시된 평균화 회로(710)를 사용하는 신호 검출기 회로(700)의 동작 동안, 평균 신호(715)는 전력 라인 통신 신호(705)의 평균 전압 값(예를 들어, 고전압(V_high)과 저전압(V_low) 사이의 중점 값)에서 거의 즉각적으로 그리고 일반적으로 도 8a의 RC 필터 회로보다 훨씬 빠르게 안정화된다. 이것은 도 9a의 평균화 회로(710)가 공급 전압 변동들에 매우 빠르게 응답하게 할 수 있다.
도 9b는 도 9a의 평균화 회로(710)를 이용하는 신호 검출기 회로(700)의 동작을 예시하는 파형도이다. 도 9b에 도시된 파형들은 평균 신호(715)가 거의 즉각적으로 평균값에서 안정화되는 것을 제외하고는 도 8b에 도시된 파형들과 실질적으로 유사하다.
다른 실시예(도시 생략)에서, 샘플링 회로(730) 및 디코더 회로(740)는 신호 검출기 회로(700)로부터 생략될 수 있다. 이 실시예에서, 출력 신호(745)는 다른 기술들을 사용하여 복구될 수도 있고 또는 수신기에 직접 제공될 수도 있다.
다른 실시예에서, 샘플링 회로(730)는 전력 라인 통신 신호(705)의 최대 전압만을 검출하고, 최소 전압은 직접 검출하지는 않는다. 대신, 전력 라인 통신 신호(705)가 검출된 최대 전압보다 낮은 사전 정의된 전압일 때, 비교기(720)가 그것의 출력 상태를 변경하도록 비교기(720)에 의해 적절한 극성의 전압 오프셋이 적용된다. 비교기 오프셋은 전력 라인 통신 신호(705)의 예상되는 피크 대 피크 신호 진폭의 대략 절반이 되도록 선택된다. 전력 라인 통신 신호(705)의 저전압이 4볼트이고 전력 라인 통신 신호(705)의 고전압이 5볼트인 이전의 예의 경우, 비교기 오프셋 크기는 500밀리볼트로 설정될 수 있다.
다른 실시예에서, 샘플링 회로(730)는 최대 전압은 반드시 검출할 필요없이 전력 라인 통신 신호(705)의 최소 전압만을 검출한다. 여기서, 전력 라인 통신 신호(705)가 검출된 최소 전압보다 높은 특정 전압일 때, 비교기(720)가 그것의 출력 스테이지를 변경하도록 비교기(720)에 의해 적절한 극성의 전압 오프셋이 인가된다. 다시, 비교기 오프셋은 전력 라인 통신 신호(705)의 예상되는 피크 대 피크 신호 진폭의 대략 절반이 되도록 선택된다. 전력 라인 통신 신호(705)의 저전압이 4볼트이고 전력 라인 통신 신호(705)의 고전압이 5볼트인 이전의 예의 경우, 비교기 오프셋 크기는 500밀리볼트로 설정될 수 있다.
대안적인 실시예에서, 신호 검출기 회로(700)는 도 1 내지 도 6에 설명된 아키텍처를 반드시 가질 필요는 없는 디스플레이 디바이스에서 이용될 수 있다. 예를 들어, 신호 검출기 회로(700)는 통합 구동기 및 LED 회로들을 반드시 포함할 필요는 없는 디스플레이 디바이스에서 사용될 수도 있고, 상이한 핀 구성들을 가질 수도 있고, 또는 설명된 것들과 상이한 어드레싱 및 통신 프로토콜들에 따라 동작할 수도 있다. 또한, 신호 검출기 회로(700)는 반드시 디스플레이 구동기 디바이스일 필요는 없는 통신 디바이스에서 이용될 수 있다. 예를 들어, 신호 검출기 회로(700)는 다양한 센서 디바이스들(예를 들어, 온도 센서들) 또는 전력 라인 통신으로부터 이익을 얻는 다른 디바이스들에서 이용될 수 있다.
본 개시내용을 읽고 나면, 본 기술분야의 통상의 기술자들은 본 명세서에 개시된 원리들을 통해 추가적인 대안적인 실시예들을 알 것이다. 그러므로, 특정한 실시예들 및 응용들이 도시되고 설명되었지만, 개시된 실시예들은 본 명세서에 개시된 정밀한 구성 및 컴포넌트들로 제한되지 않는다는 것을 이해하여야 한다. 본 기술분야의 통상의 기술자들에게 명백하게 되는 다양한 수정들, 변화들 및 변형들은 본 명세서에 설명된 사상 및 범위에서 벗어나지 않고서 본 명세서에 개시된 방법 및 장치의 배열, 동작 및 상세들에서 이루어질 수 있다.

Claims (21)

  1. 신호 검출기 회로로서,
    전력 라인 통신 신호를 수신하고, 시간에 따른 상기 전력 라인 통신 신호를 평균화하여 평균 신호를 발생시키는 평균화 회로;
    상기 전력 라인 통신 신호를 상기 평균 신호와 비교하여 비교 신호를 발생시키는 비교기;
    상기 비교 신호를 클록 신호의 샘플 타이밍에 따라 샘플링하여 샘플링된 신호를 발생시키는 샘플링 회로;
    상기 샘플링된 신호를 디코딩하여 디코딩된 출력 신호를 발생시키는 디코더 회로; 및
    상기 전력 라인 통신 신호를 수신하고, 상기 비교기, 상기 샘플링 회로 및 상기 디코더 회로에 전력을 공급하기 위해 공급 전압을 발생시키는 조절기 회로(regulator circuit)
    를 포함하는, 신호 검출기 회로.
  2. 제1항에 있어서, 상기 평균화 회로는 저항기-커패시터(resistor-capacitor)(RC) 필터링 회로를 포함하는, 신호 검출기 회로.
  3. 제1항에 있어서, 상기 평균화 회로는,
    상기 전력 라인 통신 신호의 최대 전압을 샘플링하고 홀드하는 최대 전압 샘플 회로;
    상기 전력 라인 통신 신호의 최소 전압을 샘플링하고 홀드하는 최소 전압 샘플 회로; 및
    상기 최대 전압과 상기 최소 전압 사이의 중간 전압으로서 상기 평균 신호를 발생시키는 전압 분배기
    를 포함하는, 신호 검출기 회로.
  4. 제1항에 있어서, 상기 전력 라인 통신 신호는 디지털 데이터로 변조되는 3볼트 내지 12볼트의 직류 전압을 공급하는, 신호 검출기 회로.
  5. 제1항에 있어서, 상기 전력 라인 통신 신호는 인코딩 스킴에 따라 저전압과 고전압 사이를 스위치함으로써 디지털 데이터를 인코딩하고, 상기 인코딩 스킴에서, 상기 전력 라인 통신의 평균 전압은 상기 디지털 데이터의 로직 값들에 관계없이 상기 저전압과 상기 고전압 사이의 중점(midpoint)에 근사하는, 신호 검출기 회로.
  6. 제5항에 있어서, 상기 디코더 회로는 2상 마크 코드 디코딩을 사용하여 상기 샘플링된 신호를 디코딩하는, 신호 검출기 회로.
  7. 디스플레이 디바이스로서,
    각각의 구동기 전류들에 응답하여 광을 발생시키는 하나 이상의 발광 다이오드를 각각 포함하는 발광 다이오드 존들의 어레이;
    구동기 제어 신호들에 응답하여 상기 각각의 구동기 전류들을 제어함으로써 상기 발광 다이오드 존들 중 적어도 하나를 각각 구동하는 구동기 회로들의 그룹 - 각각의 구동기 회로는,
    전력 라인 통신 신호를 수신하기 위한 전력 라인 통신 입력 핀;
    상기 전력 라인 통신 신호에 기초하여 구동기 제어 신호를 발생시키기 위한 신호 검출기 회로 - 상기 신호 검출기 회로는 상기 전력 라인 통신 신호와 시간-평균 전력 라인 통신 신호의 비교에 기초하여 상기 구동기 제어 신호를 발생시킴 -; 및
    상기 전력 라인 통신 신호에 기초하여 공급 전압을 발생시키기 위한 조절기 회로
    를 포함함 -;
    상기 구동기 회로들의 그룹 내의 구동기 회로들 각각의 전력 라인 통신 입력 핀에 상기 전력 라인 통신 신호를 제공하는 전력 통신 라인; 및
    상기 전력 라인 통신 신호를 발생시키고 상기 전력 통신 라인 상에 상기 전력 라인 통신 신호를 제공하여 상기 구동기 회로들의 그룹에 전력을 공급하고 상기 구동기 제어 신호들을 통해 상기 디스플레이 디바이스를 제어하기 위한 제어 회로
    를 포함하는, 디스플레이 디바이스.
  8. 제7항에 있어서, 상기 신호 검출기 회로는,
    상기 전력 라인 통신 신호를 수신하고, 시간에 따른 상기 전력 라인 통신 신호를 평균화하여 상기 시간-평균 전력 라인 통신 신호를 발생시키는 평균화 회로;
    상기 전력 라인 통신 신호를 상기 시간-평균 전력 라인 통신 신호와 비교하여 비교 신호를 발생시키는 비교기;
    상기 비교 신호를 클록 신호의 샘플 타이밍에 따라 샘플링하여 샘플링된 신호를 발생시키는 샘플링 회로;
    상기 샘플링된 신호를 디코딩하여 디코딩된 출력 신호를 발생시키는 디코더 회로
    를 포함하고,
    상기 조절기 회로는 상기 공급 전압을 사용하여 상기 비교기, 상기 샘플링 회로 및 상기 디코더 회로에 전력을 공급하는, 디스플레이 디바이스.
  9. 제8항에 있어서, 상기 평균화 회로는 저항기-커패시터(RC) 필터링 회로를 포함하는, 디스플레이 디바이스.
  10. 제8항에 있어서, 상기 평균화 회로는,
    상기 전력 라인 통신 신호의 최대 전압을 샘플링하고 홀드하는 최대 전압 샘플 회로;
    상기 전력 라인 통신 신호의 최소 전압을 샘플링하고 홀드하는 최소 전압 샘플 회로; 및
    상기 최대 전압과 상기 최소 전압 사이의 중간 전압으로서 상기 평균 신호를 발생시키는 전압 분배기
    를 포함하는, 디스플레이 디바이스.
  11. 제7항에 있어서, 상기 전력 라인 통신 신호는 디지털 데이터로 변조되는 3볼트 내지 12볼트의 직류 전압을 공급하는, 디스플레이 디바이스.
  12. 제7항에 있어서, 상기 제어 회로는 인코딩 스킴에 따라 저전압과 고전압 사이를 스위치함으로써 구동기 제어 신호들로 상기 전력 라인 통신 신호를 인코딩하고, 상기 인코딩 스킴에서, 상기 전력 라인 통신의 평균 전압은 상기 디지털 데이터의 로직 값들에 관계없이 상기 저전압과 상기 고전압 사이의 중점에 근사하는, 디스플레이 디바이스.
  13. 제12항에 있어서, 상기 디코더 회로는 2상 마크 코드 디코딩을 사용하여 상기 샘플링된 신호를 디코딩하는, 디스플레이 디바이스.
  14. 디스플레이 디바이스를 위한 구동기 회로로서,
    전력 라인 통신 신호를 수신하는 전력 라인 통신 입력 핀;
    상기 전력 라인 통신 신호에 기초하여 구동기 제어 신호를 발생시키는 신호 검출기 회로 - 상기 신호 검출기 회로는 상기 전력 라인 통신 신호와 시간-평균 전력 라인 통신 신호의 비교에 기초하여 상기 구동기 제어 신호를 발생시킴 -;
    상기 전력 라인 통신 신호를 수신하고 상기 전력 라인 통신 신호에 기초하여 공급 전압을 발생시키는 조절기 회로;
    상기 공급 전압에 의해 전력이 공급되어, 상기 구동기 제어 신호를 수신하고 상기 구동기 제어 신호에 기초하여 발광 다이오드 존을 통해 구동기 전류를 제어하기 위해 하나 이상의 휘도 제어 신호(brightness control signal)를 발생시키는 제어 로직; 및
    상기 발광 다이오드 존에 커플링되고, 상기 휘도 제어 신호들에 따라 상기 발광 다이오드 존을 통해 상기 구동기 전류를 싱크(sink)하는 출력 핀
    을 포함하는, 구동기 회로.
  15. 제14항에 있어서, 상기 신호 검출기 회로는,
    상기 전력 라인 통신 신호를 수신하고, 시간에 따른 상기 전력 라인 통신 신호를 평균화하여 상기 시간-평균 전력 라인 통신 신호를 발생시키는 평균화 회로;
    상기 전력 라인 통신 신호를 상기 시간-평균 전력 라인 통신 신호와 비교하여 비교 신호를 발생시키는 비교기;
    상기 비교 신호를 클록 신호의 샘플 타이밍에 따라 샘플링하여 샘플링된 신호를 발생시키는 샘플링 회로;
    상기 샘플링된 신호를 디코딩하여 디코딩된 출력 신호를 발생시키는 디코더 회로
    를 포함하고,
    상기 조절기 회로는 상기 공급 전압을 사용하여 상기 비교기, 상기 샘플링 회로 및 상기 디코더 회로에 전력을 공급하는, 구동기 회로.
  16. 제15항에 있어서, 상기 평균화 회로는 저항기-커패시터(RC) 필터링 회로를 포함하는, 구동기 회로.
  17. 제15항에 있어서, 상기 평균화 회로는,
    상기 전력 라인 통신 신호의 최대 전압을 샘플링하고 홀드하는 최대 전압 샘플 회로;
    상기 전력 라인 통신 신호의 최소 전압을 샘플링하고 홀드하는 최소 전압 샘플 회로; 및
    상기 최대 전압과 상기 최소 전압 사이의 중간 전압으로서 상기 평균 신호를 발생시키는 전압 분배기
    를 포함하는, 구동기 회로.
  18. 제14항에 있어서, 상기 전력 라인 통신 신호는 디지털 데이터로 변조되는 3볼트 내지 12볼트의 직류 전압을 공급하는, 구동기 회로.
  19. 제14항에 있어서, 상기 전력 라인 통신 신호는 인코딩 스킴에 따라 저전압과 고전압 사이를 스위치함으로써 디지털 데이터를 인코딩하고, 상기 인코딩 스킴에서, 상기 전력 라인 통신의 평균 전압은 상기 디지털 데이터의 로직 값들에 관계없이 상기 저전압과 상기 고전압 사이의 중점에 근사하는, 구동기 회로.
  20. 제19항에 있어서, 상기 디코더 회로는 2상 마크 코드 디코딩을 사용하여 상기 샘플링된 신호를 디코딩하는, 구동기 회로.
  21. 전력 라인 통신 검출기 회로로서,
    전력 라인 통신 신호를 수신하는 전력 라인 통신 입력 핀;
    상기 전력 라인 통신 신호를 수신하고, 전자 디바이스에 전력을 공급하기 위해 공급 전압을 발생시키는 조절기 회로;
    상기 전력 라인 통신 신호의 최대 전압을 샘플링하고 홀드하는 최대 전압 샘플 회로;
    상기 전력 라인 통신 신호의 최소 전압을 샘플링하고 홀드하는 최소 전압 샘플 회로;
    상기 최대 전압과 상기 최소 전압 사이의 중간 전압으로서 평균 신호를 발생시키는 전압 분배기; 및
    상기 평균 신호를 상기 전력 라인 통신 신호와 비교하여 상기 전력 라인 통신 신호와 상기 평균 신호의 비교에 기초하여 상기 전자 디바이스를 제어하기 위해 제어 신호를 발생시키는 비교기
    를 포함하는, 전력 라인 통신 검출기 회로.
KR1020210097001A 2020-07-31 2021-07-23 전력 라인 통신 신호 검출기 KR20220015953A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/945,379 2020-07-31
US16/945,379 US11308890B2 (en) 2020-07-31 2020-07-31 Power line communication signal detector

Publications (1)

Publication Number Publication Date
KR20220015953A true KR20220015953A (ko) 2022-02-08

Family

ID=80004516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210097001A KR20220015953A (ko) 2020-07-31 2021-07-23 전력 라인 통신 신호 검출기

Country Status (3)

Country Link
US (1) US11308890B2 (ko)
KR (1) KR20220015953A (ko)
CN (1) CN114093287A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373397B (zh) * 2020-10-15 2023-07-18 合肥鑫晟光电科技有限公司 发光基板、发光母板、获得发光基板的方法及显示装置
US11721795B2 (en) * 2021-03-18 2023-08-08 Monolithic Power Systems, Inc. LED matrix driving system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4053854B2 (ja) * 2002-09-12 2008-02-27 株式会社東芝 復調回路、光ディスク装置及び半導体集積回路
CN101542863B (zh) * 2006-09-01 2015-04-29 功率监视器公司 用于电力线通信测试系统的方法和设备
KR101587603B1 (ko) * 2009-09-21 2016-01-25 삼성디스플레이 주식회사 표시장치 및 이의 구동방법
CN103428962B (zh) * 2013-05-28 2016-10-05 深圳市雅格朗电子有限公司 Led调光器及led调光装置
JP6436979B2 (ja) * 2013-06-05 2018-12-12 フィリップス ライティング ホールディング ビー ヴィ 光モジュールの制御装置
KR102294633B1 (ko) * 2015-04-06 2021-08-30 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 구동 방법
US9864398B2 (en) * 2015-12-30 2018-01-09 Texas Instruments Incorporated Embedded clock in a communication system
CN207148254U (zh) * 2017-07-25 2018-03-27 南方电网科学研究院有限责任公司 电能表进户线检测设备
KR102498252B1 (ko) * 2017-09-26 2023-02-10 삼성전자주식회사 발광 칩들을 포함하는 디스플레이 및 그 제조 방법
CN108566105B (zh) * 2018-06-20 2023-12-26 南京麦格安倍电气科技有限公司 一种用于组合式三相逆变器的模块参考正弦信号产生电路

Also Published As

Publication number Publication date
US11308890B2 (en) 2022-04-19
CN114093287A (zh) 2022-02-25
US20220036831A1 (en) 2022-02-03

Similar Documents

Publication Publication Date Title
US11289011B2 (en) Power line communication in a display device with distributed driver circuits
US20220059022A1 (en) Display device with feedback via parallel connections from distributed driver circuits to a single wire interface
US11393389B2 (en) Power line communication driver circuit
US20210256898A1 (en) Light emitting diode package and display apparatus including the same
US20180092173A1 (en) Microled display panel
US20220020316A1 (en) Display Device With Two-Dimensional Shared Lines For Controlling Distributed Driver Circuits
KR20220015953A (ko) 전력 라인 통신 신호 검출기
US10909911B1 (en) Display device with distributed driver circuits and shared multi-wire communication interface for dimming data
US20200312225A1 (en) Active control of light emitting diodes and light emitting diode displays
US20200312220A1 (en) Active control of light emitting diodes and light emitting diode displays
CN115132124A (zh) 显示装置及其驱动器电路和操作方法
US11984062B2 (en) Systems and methods for configuring a display device and display system
US7145542B2 (en) Signal transmission device, signal transmission method, electronic device, and electronic equipment
US11615736B2 (en) Light-emitting diode (LED) display driver with blank time distribution
US11270633B1 (en) Skewing drive times of LED zones in a display device with distributed driver circuits
WO2022147791A1 (zh) 阵列基板、其驱动方法及显示装置
US20220189380A1 (en) Light-emitting diode (led) display driver with programmable scan line sequence
KR102384136B1 (ko) 전원 공급부와 이를 포함하는 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application