KR20220015119A - 회로 기판 - Google Patents

Abstract

본 발명의 한 실시예에 따른 회로 기판은 제1 폴리머층, 상기 제1 폴리머층의 일부 상에 배치된 제1 금속층, 그리고 상기 제1 폴리머층 및 상기 제1 금속층을 몰딩하는 베이스를 포함하고, 상기 제1 폴리머층의 면적은 상기 베이스의 면적의 90% 이하이다.

Description

회로 기판{CIRCUIT SUBSTRATE}

본 발명은 회로 기판에 관한 것으로, 보다 상세하게는 신축성 회로 기판에 관한 것이다.

신축성 회로 기판은 베이스를 늘리거나 굽히는 경우에도 소자의 특성을 잃지 않고 작동하며, 외력을 제거하더라도 소자의 특성을 유지할 수 있는 차세대 전자소자이다. 신축성 회로 기판은 웨어러블 전자소자, 전자피부, 사물인터넷, 차량용 전자소자, 지능형 로봇, 헬스케어 전자소자 등을 구현하기 위한 핵심 부품 소재로 주목 받고 있다. 또한, 신축성 회로 기판은 신축성 디스플레이, 신축성 태양전지, 신축성 전지/에너지 하베스트 등에 응용될 수 있다.

신축성 회로 기판을 구현하기 위하여, 탄력적으로 늘어나는 베이스 및 베이스에 배치되는 회로 배선이 필요하다. 탄력적으로 늘어나는 베이스는 PDMS(polydimethylsiloxane) 또는 PU(polyurethane) 등의 신축 가능한 소재를 이용하여 구현될 수 있다.

이때. 베이스가 과도하게 늘어나는 경우, 베이스가 찢어질 가능성이 있을 뿐만 아니라, 베이스에 배치되는 회로 배선이 단선되거나, 신축성 회로 기판에 배치된 각종 소자가 파손될 수 있다. 이에 따르면, 신축성 회로 기판 및 이를 포함하는 전자 소자의 내구성 및 신뢰성이 낮아질 수 있다.

본 발명이 이루고자 하는 기술적 과제는 소정 범위 이내로 연신 제어가 가능한 신축성 회로 기판을 제공하는 것이다.

본 발명의 한 실시예에 따른 회로 기판은 제1 폴리머층, 상기 제1 폴리머층의 일부 상에 배치된 제1 금속층, 그리고 상기 제1 폴리머층 및 상기 제1 금속층을 몰딩하는 베이스를 포함하고, 상기 제1 폴리머층의 면적은 상기 베이스의 면적의 90% 이하이다.

상기 제1 금속층의 면적은 상기 제1 폴리머층의 면적의 90% 이하일 수 있다.

상기 제1 폴리머층의 영률은 상기 베이스의 영률보다 높을 수 있다.

상기 베이스는 실리콘을 포함하고, 상기 제1 폴리머층은 폴리이미드를 포함할 수 있다.

상기 제1 폴리머층 및 상기 제1 금속층 각각은 반복된 굴곡 영역을 포함할 수 있다.

상기 제1 폴리머층은 양 면에 상기 베이스가 배치된 제1 영역 및 양 면 중 한 면에 상기 베이스가 배치되고 다른 면에 상기 제1 금속층이 배치된 제2 영역을 포함할 수 있다.

상기 제1 영역 및 상기 제2 영역 각각은 반복된 굴곡 영역을 포함할 수 있다.

상기 제1 영역의 적어도 일부의 굴곡 패턴은 상기 제2 영역의 적어도 일부의 굴곡 패턴과 상이할 수 있다.

상기 제2 영역의 곡률은 상기 제1 영역의 곡률보다 클 수 있다.

상기 제1 폴리머층은 서로 이격되도록 배치된 복수의 제1 패턴, 그리고 서로 이격되도록 배치되며 상기 복수의 제1 패턴과 교차하는 복수의 제2 패턴을 포함할 수 있다.

상기 제1 폴리머층에는 상기 복수의 제1 패턴과 상기 복수의 제2 패턴의 교차에 의한 다수의 공극이 형성될 수 있다.

상기 제1 금속층의 면적은 상기 베이스의 면적의 45% 이하일 수 있다.

상기 베이스 내에 몰딩되며, 상기 제1 폴리머층과 이격되도록 배치된 제2 폴리머층, 그리고 상기 베이스 내에 몰딩되며, 상기 제2 폴리머층의 일부 상에 배치된 제2 금속층을 포함할 수 있다.

상기 제1 금속층과 상기 제2 금속층은 비아를 통하여 연결될 수 있다.

본 발명의 실시예에 따르면, 신축성 회로 기판을 얻을 수 있다. 특히, 본 발명의 실시예에 따르면, 소정 범위 이내로 연신 제어(strain-limiting)가 가능하므로, 단선 가능성이 낮고, 내구성과 신뢰성이 높은 신축성 회로 기판을 얻을 수 있다.

도 1은 신축성 회로 기판의 한 예의 상면도이다.
도 2는 본 발명의 한 실시예에 따른 신축성 회로 기판의 단면도이다.
도 3은 본 발명의 한 실시예에 따른 신축성 회로 기판의 상면도이다.
도 4는 본 발명의 한 실시예에 따른 제1 폴리머층의 패턴 형상이다.
도 5(a) 내지 도 5(d)는 본 발명의 한 실시예에 따른 제1 폴리머층의 패턴 형상의 다양한 예이다.
도 6은 비교예와 실시예에 따른 기판의 영률을 나타낸다.
도 7은 본 발명의 다른 실시예에 따른 제1 폴리머층의 패턴 형상의 상면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 신축성 회로 기판의 단면도이다.
도 9는 도 8의 실시예에 따른 신축성 회로 기판 내 회로패턴의 한 예이다.
도 10은 도 8의 실시예에 따른 신축성 회로 기판 내 회로패턴의 다른 예이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.

본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.

이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.

또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

본 발명의 실시예에 따른 신축성 회로 기판은 베이스를 늘리거나 굽히는 경우에도 소자의 특성을 잃지 않고 작동하며, 외력을 제거하더라도 소자의 특성을 유지할 수 있는 소자이며, 신축형 전자소자, 스트레처블(stretchable) 전자소자, 유연(flexible) 전자소자 등과 혼용될 수 있다. 본 발명의 실시예에 따른 신축성 회로 기판은 웨어러블 전자소자, 전자피부, 피부 부착용 전자소자, 사물인터넷, 차량용 전자소자, 지능형 로봇, 헬스케어 전자소자, 신축형 디스플레이, 신축형 태양전지, 신축형 전지/에너지 하베스트 등에 다양하게 적용될 수 있다.

본 명세서에서 "신축"은 깨지지 않고(unbreakable), 구부러지며(bendable), 둘둘 말 수 있고(rollable), 접을 수 있고(folderable), 휘어질 수 있는 유연한 특성과 함께 스트레처블(stretchable) 특성을 더 가질 수 있다. 이에 따르면, 신축성 회로 기판의 베이스는 곡면으로 구현될 수 있으며, 외력에 의하여 적어도 한 방향으로 늘어날 수 있고, 외력이 제거된 경우 원래의 상태로 복원될 수 있다.

도 1은 신축성 회로 기판의 한 예의 상면도이다.

도 1을 참조하면, 신축성 회로 기판(10)은 베이스(12) 및 베이스(12)에 배치된 회로 배선(14)을 포함한다. 회로 배선(14)은 제1 패드(14a), 제2 패드(14b), 그리고 제1 패드(14a)와 제2 패드(14b)를 연결하는 연결부(14c)를 포함한다.

여기서, 베이스(12)는 외력에 의하여 굽혀지거나, 외력에 의하여 적어도 한 방향으로 늘어날 수 있다. 즉, 베이스(12)는 신축 가능한 베이스일 수 있으며, 본 명세서에서 베이스는 플렉시블 베이스, 유연 베이스, 연성 베이스, 신축성 베이스, 신장 베이스, 탄성 베이스 등과 혼용될 수 있다. 베이스(12)는 외력이 제거된 경우 원래의 상태로 복원될 수 있다. 이를 위하여, 베이스(12)는 소정의 탄성을 가지는 고분자 수지를 포함할 수 있다. 예를 들어, 베이스(12)는 PU(polyurethane) 및 PDMS(polydimethylsiloxane) 중 적어도 하나를 포함할 수 있다. 이에 따르면, 베이스(12)가 외력에 따라 탄력적으로 신축될 수 있다.

한편, 제1 패드(14a) 및 제2 패드(14b)는 연결부(14c)와 동일한 소재로 이루어지거나, 연결부(14c)와 상이하지만 전도성을 가지는 소재로 이루어질 수 있다. 제1 패드(14a) 및 제2 패드(14b)는 제1 패드(14a) 및 제2 패드(14b) 상에 배치된 소자와 연결되거나, 비아와 연결될 수 있다. 연결부(14c)는 반복되는 곡선 패턴을 포함할 수 있다. 예를 들어, 반복되는 곡선 패턴은 구불구불하게 휘어진 사행 패턴 등일 수 있다. 이에 따르면, 도 1(b)에 도시된 바와 같이, 베이스(12)의 신축과 함께 연결부(14c)도 신축될 수 있다.

이때. 베이스(12)가 과도하게 늘어나는 경우, 베이스(12)가 찢어질 가능성이 있을 뿐만 아니라, 베이스(12)에 배치되는 회로배선(14)이 단선될 수 있다.

본 발명의 실시예에 따르면, 신축성 회로 기판을 소정 범위 이내로 연신 제어하여 회로배선의 단선을 방지하고자 한다.

도 2는 본 발명의 한 실시예에 따른 신축성 회로 기판의 단면도이고, 도 3은 본 발명의 한 실시예에 따른 신축성 회로 기판의 상면도이다.

도 2 내지 도 3을 참조하면, 신축성 회로 기판(100)은 제1 폴리머층(110), 제1 폴리머층(110)의 일부 상에 배치된 제1 금속층(120), 그리고 제1 폴리머층(110) 및 제1 금속층(120)을 몰딩하는 베이스(130)를 포함한다.

여기서, 베이스(130)는 실리콘(silicon, Si)을 포함하는 탄성 베이스일 수 있다. 예를 들어, 베이스(130)는 PDMS(polydimethylsiloxane)를 포함할 수 있다. 또는, 베이스(130)는 폴리우레탄(polyurethane)을 포함할 수도 있다.

제1 폴리머층(110)의 영률(Young's modulus)은 베이스(130)의 영률보다 클 수 있다. 여기서, 영률은 탄성을 가진 어떤 물체가 변형력(stress)에 대해 상대적 길이가 어떻게 변화하는지를 나타내는 계수로, 탄성률(elastic modulus)이라고도 한다. 영률은 물체에 가해진 힘에 비례하고, 길이 방향의 변형률(strain)에 반비례한다. 이에 따라, 제1 폴리머층(110)과 베이스(130)에 동일한 힘이 가해진 경우, 제1 폴리머층(110)의 변형률이 베이스(130)의 변형률보다 작을 수 있다. 본 명세서에서, 변형력(stress)은 외력, 응력 등과 혼용될 수 있고, 변형률(strain)은 연신 등과 혼용될 수 있다.

이를 위하여, 제1 폴리머층(110)은 베이스(130)보다 영률이 높은 화이버 매트 또는 메쉬 필름을 포함할 수 있다. 이때, 화이버 매트 및 메쉬 필름 중 적어도 하나는 폴리이미드(polyimide, PI) 및 폴리에틸렌테레프탈레이트(polyethyleneterephthalate, PET) 중 적어도 하나를 포함할 수 있다. 이때, 제1 폴리머층(110)의 면적은 베이스(130)의 면적의 90% 이하, 바람직하게는 5% 이상 90% 이하, 더욱 바람직하게는 5% 이상 80% 이하, 더욱 바람직하게는 5% 이상 70% 이하, 더욱 바람직하게는 5% 이상 60% 이하, 더욱 바람직하게는 5% 이상 50% 이하일 수 있다. 이에 따르면, 제1 폴리머층(110)의 면적과 베이스(130)의 면적 간 관계가 이러한 수치 범위를 만족할 경우, 제1 폴리머층(110)이 몰딩된 베이스(130)는 소정의 외력에 의하여 탄력적으로 신축되며, 베이스(130)에 과도한 외력이 가해지더라도, 제1 폴리머층(110)의 영률에 의해 제1 폴리머층(110)이 몰딩된 베이스(130)의 연신이 제어될 수 있다. 다만, 제1 폴리머층(110)의 면적이 베이스(130)의 면적의 90%를 초과하면, 제1 폴리머층(110)이 몰딩된 베이스(130)의 초기 영률이 높으므로, 신축되지 않을 수 있다.

한편, 본 발명의 실시예에 따르면, 제1 폴리머층(110)의 일부 상에 제1 금속층(120)이 배치될 수 있다. 여기서, 제1 금속층(120)은 금(Au), 구리(Cu), 백금(Pt) 및 은(Ag) 중 적어도 하나를 포함할 수 있으며, 회로 배선의 기능을 할 수 있다. 이를 위하여, 제1 금속층(120)은 도 1을 참조하여 설명한 바와 같이, 제1 폴리머층(110) 상에서 패드 및 연결부의 형상으로 패터닝될 수 있다. 이를 위하여, 제1 금속층(120) 및 제1 폴리머층(110)은 함께 패터닝될 수 있다.

제1 금속층(120)은 베이스(130)에 비하여 제1 폴리머층(110)과 접착력이 높다. 이에 따라, 제1 금속층(120)은 제1 폴리머층(110)을 통하여 베이스(130)와 접합될 수 있다.

또한, 제1 금속층(120)이 베이스(130)보다 영률이 높은 제1 폴리머층(110) 상에 배치될 경우, 베이스(130)가 과도하게 늘어나도록 외력이 가해지더라도, 제1 금속층(120)은 제1 폴리머층(110)의 영률에 따라 제1 폴리머층(110)과 함께 연신되므로, 제1 금속층(120)이 단선될 가능성을 줄일 수 있다.

이때, 제1 금속층(120)은 제1 폴리머층(110)의 일부 상에 배치된다. 즉, 제1 폴리머층(110)은 양 면에 베이스(130)가 배치된 제1 영역(112) 및 양 면 중 한 면에 베이스(130)가 배치되고 다른 면에 제1 금속층(120)이 배치된 제2 영역(114)을 포함한다. 본 명세서에서, 제1 영역(112)은 연신 제어 영역이라 지칭되고, 제2 영역(114)은 회로 배선 영역이라 지칭될 수 있다. 여기서, 제1 금속층(120)의 면적은 제1 폴리머층(110)의 면적의 90% 이하, 바람직하게는 5% 이상 90% 이하, 더욱 바람직하게는 5% 이상 70% 이하, 더욱 바람직하게는 5% 이상 50% 이하, 더욱 바람직하게는 5% 이상 30% 이하일 수 있다. 즉, 제2 영역(114)의 면적은 제1 폴리머층(110)의 총 면적, 즉 제1 영역(112)의 면적과 제2 영역(114)의 면적의 합의 50% 이하, 바람직하게는 5% 이상 50% 이하, 더욱 바람직하게는 5% 이상 40% 이하, 더욱 바람직하게는 5% 이상 30% 이하일 수 있다. 이에 따르면, 제1 폴리머층(110)의 일부는 제1 금속층(120)과 베이스(130) 간의 접합 기능과 베이스(130)의 연신 제어 기능을 수행하며, 제1 폴리머층(110)의 다른 일부는 베이스(130)의 연신 제어 기능을 수행할 수 있다.

이때, 제1 금속층(120)의 면적은 베이스(130)의 면적의 30% 이하, 바람직하게는 3% 이상 30% 이하, 더욱 바람직하게는 3% 이상 20% 이하, 더욱 바람직하게는 3% 이상 15% 이하일 수 있다. 이에 따르면, 회로 배선의 집적도를 높이면서도, 베이스(130)의 변형 후 복구 시 제1 금속층(120)이 서로 겹쳐지게 되어 쇼트되는 문제를 방지할 수 있다.

이때, 베이스(130)의 하면으로부터 제1 폴리머층(110)의 하면까지의 높이(H1) 및 제1 폴리머층(110)의 하면으로부터 베이스(130)의 상면까지의 높이(H2) 각각은 제1 폴리머층(110) 및 제2 금속층(120)의 두께(T)의 1.5 내지 10배, 바람직하게는 1.75 내지 6배, 더욱 바람직하게는 2 내지 3배일 수 있다. 즉, 베이스(130)의 하면으로부터 상면까지의 높이(H)는 베이스(130)에 몰딩된 제1 폴리머층(110) 및 제2 금속층(120)의 두께(T)의 3 내지 20배, 바람직하게는 3.5 내지 12배, 더욱 바람직하게는 4 내지 6배일 수 있다. 이에 따르면, 신축성 회로 기판(100)에 소정의 외력이 가해질 경우, 베이스(130)의 굽힘 또는 신축에 따라 제1 폴리머층(110) 및 제1 금속층(120)도 제약없이 굽혀지거나 신축될 수 있으며, 신축성 회로 기판(100)의 반복된 굽힘 또는 신축에도 제1 금속층(120)이 절단되거나 파손되는 문제를 방지하고, 제1 금속층(120)을 외부로부터 보호할 수 있으며, 신축성 회로 기판(100)를 박형으로 구현할 수 있다.

한편, 도 3에 도시된 바와 같이, 본 발명의 실시예에 따르면, 제1 폴리머층(110) 및 제1 금속층(120) 각각은 반복된 굴곡 영역, 예를 들어 구불구불한(serpentine) 패턴 형상을 포함하며, 제1 폴리머층(110)은 다수의 공극이 형성된 패턴 형상일 수 있다. 이에 따르면, 신축성 회로 기판(100)에 소정의 외력이 가해질 경우, 베이스(130)의 굽힘 또는 신축에 따라 제1 폴리머층(110) 및 제1 금속층(120)도 제약없이 굽혀지거나 신축될 수 있으므로, 제1 금속층(120)의 단선이 방지될 수 있다. 또한, 제1 금속층(120)을 이용한 회로 배선의 집적도가 높아질 수 있으므로, 신축성 회로 기판(100)의 전체적인 크기를 소형화할 수 있다. 특히, 제1 금속층(120)이 탄성을 가지지 않는 무기물로 이루어지는 경우에도, 구불구불한 패턴 형상으로 인하여 베이스(130)와 함께 굽혀지거나 신축될 수 있으므로, 제1 금속층(120)의 소재의 제약을 받지 않을 수 있다. 또한, 베이스(130)의 굽힘 또는 신축에 따라 제1 금속층(120)도 함께 굽혀지거나 신축되더라도 제1 금속층(120)의 실제 길이가 늘어나는 것은 아니므로, 저항 변화가 최소화될 수 있고, 신뢰성 있는 신축성 회로 기판을 얻을 수 있다.

이하, 도면을 참조하여 더욱 구체적으로 설명한다.

도 4는 본 발명의 한 실시예에 따른 제1 폴리머층의 패턴 형상이고, 도 5(a) 내지 도 5(d)는 본 발명의 한 실시예에 따른 제1 폴리머층의 패턴 형상의 다양한 예이며, 도 6은 비교예와 실시예에 따른 기판의 영률을 나타낸다.

도 4 및 도 5(a) 내지 도 5(d)에 도시된 바와 같이, 제1 폴리머층(110)은 반복된 굴곡 영역을 포함하는 패턴 형상을 가질 수 있다. 예를 들어, 제1 폴리머층(110)은 구불구불한(serpentine) 패턴 형상을 가질 수 있다. 예를 들어, 제1 폴리머층(110)은 제1 방향을 따라 반복적으로 연결되는 복수의 패턴 형상(400, 410, 420)을 가지며, 각 패턴은 제1 방향에 교차하는 제2 방향을 따라 소정의 곡률로 왕복하여 연결되는 형상일 수 있다. 여기서, 제1 방향과 제2 방향 간 내각은 1° 내지 90°, 바람직하게는 10° 내지 90°, 더욱 바람직하게는 20° 내지 90°, 더욱 바람직하게는 30° 내지 90°, 더욱 바람직하게는 45° 내지 90°일 수 있다. 이에 따르면, 제1 방향으로 베이스(130)를 당기는 외력이 가해질 경우, 제1 폴리머층(110) 및 제1 폴리머층(110) 상에 배치된 제1 금속층(120)은 단선되지 않고 외력이 가해지는 방향으로 베이스(130)와 함께 늘어날 수 있다.

도 5(a) 내지 도 5(d)에 도시된 바와 같이, 제1 폴리머층(110)은 서로 이격되도록 배치된 복수의 제1 패턴(110a) 및 서로 이격되도록 배치되며 복수의 제1 패턴(110a)과 교차하는 복수의 제2 패턴(110b)을 포함한다. 제1 폴리머층(110)에는 서로 이격되도록 배치된 복수의 제1 패턴(110a)과 이격되도록 배치된 복수의 제2 패턴(110b)의 교차에 의해 다수의 공극이 형성될 수 있다.

이때, 복수의 제1 패턴(110a) 각각과 복수의 제2 패턴(110b) 각각은 도 4에 도시된 바와 같은 반복된 굴곡 영역을 포함하는 패턴 형상을 가질 수 있다. 이에 따르면, 제1 폴리머층(110)은 외력이 가해지는 방향에 제약을 받지 않고 신축될 수 있다. 즉, 제1 폴리머층(110)의 평면과 평행하도록 어느 방향으로 외력을 가하더라도 외력이 가해지는 방향으로 균일하게 신축될 수 있다.

이때, 각 제1 패턴(110a)의 선폭, 각 제2 패턴(110b)의 선폭, 각 제1 패턴(110a)의 두께, 각 제2 패턴(110b)의 두께, 복수의 제1 패턴(110a) 간 이격 거리, 복수의 제2 패턴(110b) 간 이격 거리, 제1 패턴(110a) 및 제2 패턴(110b) 각각의 곡률, 제1 패턴(110a) 및 제2 패턴(110b) 간의 교차 각도 등에 따라 제1 폴리머층(110)을 몰딩한 베이스(130)의 연신이 제어될 수 있다.

예를 들어, 각 제1 패턴(110a)의 선폭 및 각 제2 패턴(110b)의 선폭은 각각 100 내지 200㎛, 바람직하게는 125 내지 175㎛, 더욱 바람직하게는 145 내지 155㎛일 수 있고, 각 제1 패턴(110a)의 두께 및 각 제2 패턴(110b)의 두께는 각각 75 내지 175㎛, 바람직하게는 100 내지 150㎛, 더욱 바람직하게는 120 내지 130㎛일 수 있으나, 이로 제한되는 것은 아니다.

도 6을 참조하면, 실리콘 기재인 베이스로 이루어진 기판인 비교예와 실리콘 기재인 베이스에 도 5(a)의 형상에 따른 PI 소재의 제1 폴리머층이 몰딩된 기판인 실시예에 가해지는 응력에 대한 연신(strain)을 알 수 있다.

여기서, 연신은 원래의 길이에 대한 길이 변화량(ΔL/L)을 의미할 수 있다.

그리고, 연신의 변화량에 대한 응력의 변화량, 즉 도 6에 도시된 그래프의 기울기는 영률을 의미할 수 있다.

도 6에 도시된 바와 같이, 비교예에 따르면, 실시예에 비하여 전체 구간에서 영률이 낮으며 일정하다. 이에 따르면, 응력에 비례하여 기판의 길이는 늘어나며, 기판의 900%까지 연신이 가능할 수 있다. 이에 반해, 실시예에 따르면, 비교예에 비하여 전체 구간에서 영률이 높으며, 특히, 영률이 급격하게 변화하는 구간, 즉 변곡점(P)이 발생한다. 예를 들어, 제1 구간(A1)에서는 실시예에 따른 기판의 영률이 E1이고, 제2 구간(A2)에서는 실시예에 따른 기판의 영률이 E1보다 급격히 큰 E2이다. 예를 들어, E2는 E1의 3배 이상, 바람직하게는 6배 이상, 더욱 바람직하게는 10배 이상일 수 있다. 이에 따라, 제1 구간(A1)에서는 응력에 따라 연신이 늘어나지만, 제1 구간(A1)과 제2 구간(A2) 간 변곡점 이후에는 응력이 높아지더라도 연신이 제한될 수 있다.

여기서, E1에 대한 E2의 비는 도 5(a) 내지 도 5(d)에서 도시한 제1 폴리머층(110)의 패턴 형상에서 각 제1 패턴(110a)의 선폭, 각 제2 패턴(110b)의 선폭, 각 제1 패턴(110a)의 두께, 각 제2 패턴(110b)의 두께, 복수의 제1 패턴(110a) 간 이격 거리, 복수의 제2 패턴(110b) 간 이격 거리, 제1 패턴(110a) 및 제2 패턴(110b) 각각의 곡률, 제1 패턴(110a) 및 제2 패턴(110b) 간의 교차 각도 등에 따라 달라질 수 있다. 예를 들어, 각 제1 패턴(110a)의 선폭, 각 제2 패턴(110b)의 선폭이 클수록 E1에 대한 E2의 비는 낮아지고, 각 제1 패턴(110a)의 두께, 각 제2 패턴(110b)의 두께가 클수록 E1에 대한 E2의 비는 높아질 수 있다.

이에 따르면, 변곡점을 중심으로 기판의 연신이 제한되므로, 기판에 과도한 외력이 가해지더라도 기판은 소정 수준 이상으로 연신되지 않으므로, 제1 폴리머층(110)의 단선 및 이로 인한 제1 금속층(120)의 단선을 방지할 수 있다.

도 7은 본 발명의 다른 실시예에 따른 제1 폴리머층의 패턴 형상의 상면도이다.

도 7을 참조하면, 제1 폴리머층(110)은 양 면에 베이스(130)가 배치되는 제1 영역(112) 및 양 면 중 한 면에 베이스(130)가 배치되고 다른 면에 제1 금속층(120)이 배치되는 제2 영역(114)을 포함한다.

도시된 바와 같이, 제1 영역(112) 및 제2 영역(114) 각각은 반복된 굴곡 영역을 포함할 수 있다. 즉, 제1 영역(112) 및 제2 영역(114) 각각은 구불구불한(serpentine) 패턴 형상을 가질 수 있다. 이에 따르면, 제1 폴리머층(110)에 힘이 가해질 경우, 제1 폴리머층(110)이 끊어지지 않고, 신장될 수 있다.

예를 들어, 제1 영역(112)은 서로 이격되도록 배치된 복수의 제1 패턴(112a) 및 서로 이격되도록 배치되며 복수의 제1 패턴(112a)과 교차하는 복수의 제2 패턴(112b)을 포함한다. 제1 영역(112)에는 서로 이격되도록 배치된 복수의 제1 패턴(112a)과 이격되도록 배치된 복수의 제2 패턴(112b)의 교차에 의해 다수의 공극이 형성될 수 있다.

그리고, 제2 영역(114)은 회로 배선의 패드를 위한 금속층이 배치되는 제2-1 영역(114a) 및 회로 배선의 연결부를 위한 금속층이 배치되는 제2-2 영역(114b)을 포함할 수 있다.

이때, 제1 영역(112)의 적어도 일부의 굴곡 패턴은 제2 영역(114)의 적어도 일부의 굴곡 패턴과 상이할 수 있다. 예를 들어, 제2 영역(114)의 제2-2 영역(114b)의 곡률은 제1 영역(112)의 제1 패턴(112a) 및 제2 패턴(112b)의 곡률과 상이할 수 있다. 예를 들어, 제2 영역(114)의 제2-2 영역(114b)의 곡률은 제1 영역(112)의 제1 패턴(112a) 및 제2 패턴(112b)의 곡률보다 클 수 있다. 이에 따르면, 외력에 의하여 제1 영역(112)이 거의 직선 형상으로 신장되더라도, 제2 영역(114)에는 굴곡 영역이 여전히 존재하므로, 제2 영역(114), 즉 제2 영역(114) 상에 배치되는 제1 금속층(120)의 단선 가능성을 줄일 수 있다.

한편, 이상에서는 단층의 회로 기판을 예로 들어 설명하고 있으나, 본 발명의 실시예가 이로 제한되는 것은 아니다. 본 발명의 실시예에 따른 신축성 회로 기판은 다층으로 이루어질 수도 있다.

도 8은 본 발명의 또 다른 실시예에 따른 신축성 회로 기판의 단면도이고, 도 9는 도 8의 실시예에 따른 신축성 회로 기판 내 회로패턴의 한 예이며, 도 10은 도 8의 실시예에 따른 신축성 회로 기판 내 회로패턴의 다른 예이다. 설명의 편의 상, 도 2 내지 도 7을 참조하여 설명한 내용과 동일한 내용에 대해서는 중복된 설명을 생략한다.

도 8을 참조하면, 신축성 회로 기판(100)은 제1 폴리머층(110), 제1 폴리머층(110)의 일부 상에 배치된 제1 금속층(120), 그리고 제1 폴리머층(110) 및 제1 금속층(120)을 몰딩하는 베이스(130)를 포함한다.

본 발명의 실시예에 따르면, 신축성 회로 기판(100)은 베이스(130) 내에 몰딩되며, 제1 폴리머층(110)과 이격되도록 배치된 제2 폴리머층(140), 그리고 베이스(130) 내에 몰딩되며, 제2 폴리머층(140)의 일부 상에 배치된 제2 금속층(150)을 더 포함할 수 있다.

본 발명의 실시예에 따르면, 신축성 회로 기판(100)은 베이스(130) 내에 몰딩되며, 제2 폴리머층(140)과 이격되도록 배치된 제3 폴리머층(160), 그리고 베이스(130) 내에 몰딩되며, 제3 폴리머층(160)의 일부 상에 배치된 제3 금속층(170)을 더 포함할 수 있다.

여기서, 신축성 회로 기판(100)이 총 3층의 금속층을 포함하는 것으로 예시되어 있으나, 이로 제한되는 것은 아니며, 2층, 3층, 4층 또는 그 이상의 금속층을 포함할 수 있다.

제2 폴리머층(140)의 소재, 패턴, 면적 등과 제2 금속층(150)의 소재, 패턴, 면적 등에는 전술한 제1 폴리머층(110)의 소재, 패턴, 면적 등과 제1 금속층(120)의 소재, 패턴, 면적 등에 대한 설명이 동일 또는 유사하게 적용될 수 있다.

이와 마찬가지로, 제3 폴리머층(160)의 소재, 패턴, 면적 등과 제3 금속층(170)의 소재, 패턴, 면적 등에는 전술한 제1 폴리머층(110)의 소재, 패턴, 면적 등과 제1 금속층(120)의 소재, 패턴, 면적 등에 대한 설명이 동일 또는 유사하게 적용될 수 있다.

이때, 제1 금속층(120) 중 적어도 일부는 제2 금속층(150) 중 적어도 일부와 비아(200)를 통하여 연결될 수 있고, 제1 금속층(120) 중 적어도 일부는 제3 금속층(170) 중 적어도 일부와 비아(200)를 통하여 연결될 수 있으며, 제2 금속층(150) 중 적어도 일부는 제3 금속층(170) 중 적어도 일부와 비아(200)를 통하여 연결될 수 있다. 이에 따르면, 신축성 회로 기판(100)의 단위 면적 당 집적도를 높일 수 있다.

도 9 및 도 10을 참조하면, 층 별로 상이하게 회로 패턴이 형성될 수 있다. 예를 들어, 도 9의 회로패턴은 제1 금속층(120) 또는 제2 금속층(150)에 따른 회로패턴일 수 있고, 도 10의 회로패턴은 최상층에 배치되는 제3 금속층(170)에 따른 회로패턴일 수 있다.

도 9를 참조하면, 회로패턴(900)은 비아(200)로 연결되는 패드 영역(900a) 및 굴곡 영역(900b)을 포함할 수 있다. 이때, 패드 영역(900a)의 폭은 굴곡 영역(900b)의 폭보다 클 수 있다. 이에 따르면, 비아(200)를 통하여 다른 층의 회로패턴과 연결하기 용이하다.

도 10을 참조하면, 회로패턴(1000)은 비아(200)로 연결되는 패드 영역(1000a), 굴곡 영역(1000b) 및 칩 또는 소자가 배치되는 패드 영역(1000c)을 포함할 수 있다. 이때, 패드 영역(1000c)의 폭은 패드 영역(1000a)의 폭보다 클 수 있다.

이에 따르면, 신축성 회로 기판(100)에 칩 또는 소자를 실장하는 것이 용이하며, 신축성 회로 기판(100)은 신호처리기능 및 통신기능 중 적어도 하나를 포함하는 모듈로 구현될 수 있다.

이때, 제1 폴리머층(110)의 패턴의 선폭, 두께, 이격 거리, 곡률, 교차 각도 중 적어도 하나는 제2 폴리머층(140)의 패턴의 선폭, 두께, 이격 거리, 곡률, 교차 각도 중 적어도 하나와 상이할 수 있다. 이와 마찬가지로, 제1 폴리머층(110)의 패턴의 선폭, 두께, 이격 거리, 곡률, 교차 각도 중 적어도 하나는 제3 폴리머층(160)의 패턴의 선폭, 두께, 이격 거리, 곡률, 교차 각도 중 적어도 하나와 상이할 수 있다. 또한, 제2 폴리머층(140)의 패턴의 선폭, 두께, 이격 거리, 곡률, 교차 각도 중 적어도 하나는 제3 폴리머층(160)의 패턴의 선폭, 두께, 이격 거리, 곡률, 교차 각도 중 적어도 하나와 상이할 수 있다.

이에 따르면, 각 층의 회로패턴의 밀도에 따라 폴리머층의 패턴을 조절하는 것이 가능하다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 회로 기판
110: 제1 폴리머층
120: 제1 금속층
130: 베이스
140: 제2 폴리머층
150: 제2 금속층
160: 제3 폴리머층
170: 제3 금속층

Claims (14)

1. 제1 폴리머층,
   상기 제1 폴리머층의 일부 상에 배치된 제1 금속층, 그리고
   상기 제1 폴리머층 및 상기 제1 금속층을 몰딩하는 베이스를 포함하고,
   상기 제1 폴리머층의 면적은 상기 베이스의 면적의 90% 이하인 회로 기판.
2. 제1항에 있어서,
   상기 제1 금속층의 면적은 상기 제1 폴리머층의 면적의 90% 이하인 회로 기판.
3. 제2항에 있어서,
   상기 제1 폴리머층의 영률은 상기 베이스의 영률보다 높은 회로 기판.
4. 제3항에 있어서,
   상기 베이스는 실리콘을 포함하고, 상기 제1 폴리머층은 폴리이미드를 포함하는 회로 기판.
5. 제1항에 있어서,
   상기 제1 폴리머층 및 상기 제1 금속층 각각은 반복된 굴곡 영역을 포함하는 회로 기판.
6. 제1항에 있어서,
   상기 제1 폴리머층은 양 면에 상기 베이스가 배치된 제1 영역 및 양 면 중 한 면에 상기 베이스가 배치되고 다른 면에 상기 제1 금속층이 배치된 제2 영역을 포함하는 회로 기판.
7. 제6항에 있어서,
   상기 제1 영역 및 상기 제2 영역 각각은 반복된 굴곡 영역을 포함하는 회로 기판.
8. 제7항에 있어서,
   상기 제1 영역의 적어도 일부의 굴곡 패턴은 상기 제2 영역의 적어도 일부의 굴곡 패턴과 상이한 회로 기판.
9. 제8항에 있어서,
   상기 제2 영역의 곡률은 상기 제1 영역의 곡률보다 큰 회로 기판.
10. 제1항에 있어서,
    상기 제1 폴리머층은
    서로 이격되도록 배치된 복수의 제1 패턴, 그리고
    서로 이격되도록 배치되며 상기 복수의 제1 패턴과 교차하는 복수의 제2 패턴을 포함하는 회로 기판.
11. 제10항에 있어서,
    상기 제1 폴리머층에는 상기 복수의 제1 패턴과 상기 복수의 제2 패턴의 교차에 의한 다수의 공극이 형성된 회로 기판.
12. 제2항에 있어서,
    상기 제1 금속층의 면적은 상기 베이스의 면적의 45% 이하인 회로 기판.
13. 제1항에 있어서,
    상기 베이스 내에 몰딩되며, 상기 제1 폴리머층과 이격되도록 배치된 제2 폴리머층, 그리고
    상기 베이스 내에 몰딩되며, 상기 제2 폴리머층의 일부 상에 배치된 제2 금속층을 포함하는 회로 기판.
14. 제13항에 있어서,
    상기 제1 금속층과 상기 제2 금속층은 비아를 통하여 연결되는 회로 기판.

Images