KR20220011209A - 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치 - Google Patents

비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치 Download PDF

Info

Publication number
KR20220011209A
KR20220011209A KR1020227000890A KR20227000890A KR20220011209A KR 20220011209 A KR20220011209 A KR 20220011209A KR 1020227000890 A KR1020227000890 A KR 1020227000890A KR 20227000890 A KR20227000890 A KR 20227000890A KR 20220011209 A KR20220011209 A KR 20220011209A
Authority
KR
South Korea
Prior art keywords
tile
slice
tiles
information
lcus
Prior art date
Application number
KR1020227000890A
Other languages
English (en)
Other versions
KR102412470B1 (ko
Inventor
헨드리헨드리
김정선
김철근
전병문
정상오
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020227020885A priority Critical patent/KR102545727B1/ko
Publication of KR20220011209A publication Critical patent/KR20220011209A/ko
Application granted granted Critical
Publication of KR102412470B1 publication Critical patent/KR102412470B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/112—Selection of coding mode or of prediction mode according to a given display mode, e.g. for interlaced or progressive display mode
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/129—Scanning of coding units, e.g. zig-zag scan of transform coefficients or flexible macroblock ordering [FMO]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/13—Adaptive entropy coding, e.g. adaptive variable length coding [AVLC] or context adaptive binary arithmetic coding [CABAC]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/167—Position within a video image, e.g. region of interest [ROI]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/184—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being bits, e.g. of the compressed video stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
    • H04N19/91—Entropy coding, e.g. variable length coding [VLC] or arithmetic coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards

Abstract

본 발명은 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치에 관한 것으로서, 본 발명에 따른 비디오 인코딩 방법은, 입력된 현재 픽처에 대한 타일과 슬라이스를 설정하는 단계, 상기 타일과 슬라이스를 기반으로 인코딩을 수행하는 단계 및 인코딩된 비디오 정보를 전송하는 단계를 포함하며, 상기 현재 픽처는 하나 이상의 타일과 하나 이상의 슬라이스를 포함할 수 있고, 상기 슬라이스 내 최대 크기 코딩 유닛(이하, LCU)들은 타일 스캔에 따라 배열될 수 있다.

Description

비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치{VIDEO ENCODING METHOD, VIDEO DECODING METHOD, AND APPARATUS USING SAME}
본 발명은 비디오 압축 기술에 관한 것으로서 더 구체적으로는 픽처의 영역을 특정하는 방법에 관한 것이다.
최근 고해상도, 고품질의 영상에 대한 요구가 다양한 응용 분야에서 증가하고 있다. 영상이 고해상도를 가지고 고품질이 될수록 해당 영상에 관한 정보량도 함께 증가한다.
따라서 기존의 유무선 광대역 회선과 같은 매체를 이용하여 영상 정보를 전송하거나 기존의 저장 매체를 이용해 영상 정보를 저장하는 경우에는, 정보의 전송 비용과 저장 비용이 증가하게 된다.
고해상도, 고품질 영상의 정보를 효과적으로 전송하거나 저장하고, 재생하기 위해 고효율의 영상 압축 기술을 이용할 수 있다.
영상 압축의 효율을 높이기 위해, 인터 예측과 인트라 예측을 이용할 수 있다. 인터 예측(inter prediction) 방법에서는 다른 픽처의 정보를 참조하여 현재 픽처(picture)의 픽셀값을 예측하며, 인트라 예측(intra prediction) 방법에서는 동일한 픽처 내에서 픽셀 간 연관 관계를 이용하여 픽셀값을 예측한다.
예측된 영상의 처리 단위, 예컨대 블록에 대하여는 영상을 원본과 동일하게 만들기 위한 다양한 방법이 적용될 수 있다. 이를 통해 디코딩 장치는 해당 영상을 더 정확하게(원본과 더 일치하게) 디코딩할 수 있으며, 인코딩 장치는 해당 영상이 더 정확하게 복원될 수 있도록 인코딩할 수 있다.
따라서, 픽처에서 각 처리 단위들을 어떻게 규정할 것인지, 예컨대, 처리 단위들 간의 제한 혹은 처리 단위의 사용에 관한 제한을 어떻게 규정할 것인지에 대한 연구가 필요할 수 있다.
본 발명은 디코딩 및 인코딩 효율을 높일 수 있는 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명은 코딩 효율을 높일 수 있는 슬라이스와 타일의 구성을 제공하는 것을 목적으로 한다.
본 발명은 코딩 효율을 높일 수 있는 타일 및 최대 크기 코딩 유닛의 배열과 이를 이용하는 코딩 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명은 코딩 효율을 높이기 위해 엔트리 포인트 정보를 시그널링하는 방법 및 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시형태는 비디오 인코딩 방법으로서, 입력된 현재 픽처에 대한 타일과 슬라이스를 설정하는 단계, 상기 타일과 슬라이스를 기반으로 인코딩을 수행하는 단계 및 인코딩된 비디오 정보를 전송하는 단계를 포함하며, 상기 현재 픽처는 하나 이상의 타일과 하나 이상의 슬라이스를 포함할 수 있고, 상기 슬라이스 내 최대 크기 코딩 유닛(이하, LCU)들은 타일 스캔에 따라 배열될 수 있다.
본 발명의 다른 실시형태는 비디오 디코딩 방법으로서, 비디오 정보를 수신하는 단계, 상기 수신한 비디오 정보에 따라서 현재 픽처에 대한 타일과 슬라이스를 특정하는 단계 및 상기 타일과 슬라이스를 기반으로 디코딩을 수행하는 단계를 포함하며, 상기 현재 픽처는 하나 이상의 타일과 하나 이상의 슬라이스를 포함할 수 있고, 상기 슬라이스 내 최대 크기 코딩 유닛(이하, LCU)들은 타일 스캔에 따라 배열될 수 있다.
본 발명에 의하면, 슬라이스와 타일의 효과적인 구성을 통해 코딩 효율을 높일 수 있다.
본 발명에 의하면, 타일 및 최대 크기 코딩 효율의 효과적인 배열을 통해 코딩 효율을 높일 수 있다.
본 발명에 의하면, 엔트리 포인트 정보의 시그널링을 통해 병렬 처리를 위한 엔트리 포인트를 정확하게 지시할 수 있다.
도 1은 본 발명의 일 실시예에 따른 비디오 인코딩 장치를 개략적으로 도시한 블록도이다.
도 2는 본 발명의 일 실시예에 따른 비디오 디코딩 장치를 개략적으로 나타낸 블록도이다.
도 3은 슬라이스에 관한 일 예를 개략적으로 설명하는 도면이다.
도 4는 타일과 슬라이스에 관한 일 예를 개략적으로 설명하는 도면이다.
도 5는 타일과 슬라이스에 관한 다른 예를 개략적으로 설명하는 도면이다.
도 6은 병렬 처리에 문제가 발생할 수 있는 경우를 간단히 예시하는 도면이다.
도 7은 LCU의 래스터 스캔 순서를 개략적으로 설명하는 일 예이다.
도 8은 LCU의 래스터 스캔 순서를 개략적으로 설명하는 일 예이다.
도 9는 디코딩 과정에서 슬라이스와 타일 간의 구조에 따라서 발생할 수 있는 문제의 일 예를 개략적으로 설명하는 도면이다.
도 10은 본 발명에 따른 슬라이스와 타일 구조의 일 예를 개략적으로 설명하는 도면이다.
도 11 내지 도 15는 타일과 슬라이스의 설정을 예시하는 도면들이다.
도 16는 표 1을 적용하는 경우에 대한 타일과 슬라이스 설정의 일 예를 간단히 나타낸 것이다.
도 17은 본 발명에 따른 인코딩 방법을 개략적으로 설명하는 순서도이다.
도 18은 본 발명에 따른 디코딩 방법을 개략적으로 설명하는 순서도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니다. 본 명세서에서 사용하는 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명의 기술적 사상을 한정하려는 의도로 사용되는 것은 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 본 발명에서 설명되는 도면상의 각 구성들은 비디오 인코딩 장치/디코딩 장치에서 서로 다른 특징적인 기능들에 관한 설명의 편의를 위해 독립적으로 도시된 것으로서, 각 구성들이 서로 별개의 하드웨어나 별개의 소프트웨어로 구현된다는 것을 의미하지는 않는다. 예컨대, 각 구성 중 두 개 이상의 구성이 합쳐져 하나의 구성을 이룰 수도 있고, 하나의 구성이 복수의 구성으로 나뉘어질 수도 있다. 각 구성이 통합 및/또는 분리된 실시예도 본 발명의 본질에서 벗어나지 않는 한 본 발명의 권리범위에 포함된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 이하, 도면상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 비디오 인코딩 장치를 개략적으로 도시한 블록도이다. 도 1을 참조하면, 인코딩 장치(100)는 픽처 분할부(105), 예측부(110), 변환부(115), 양자화부(120), 재정렬부(125), 엔트로피 인코딩부(130), 역양자화부(135), 역변환부(140), 필터부(145) 및 메모리(150)를 구비한다.
픽처 분할부(105)는 입력된 픽처를 적어도 하나의 처리 단위 블록으로 분할할 수 있다. 이때, 처리 단위로서의 블록은 예측 유닛(Prediction Unit, 이하 ‘PU’라 함)일 수도 있고, 변환 유닛(Transform Unit, 이하 ‘TU’라 함)일 수도 있으며, 코딩 유닛(Coding Unit, 이하 ‘CU’라 함)일 수도 있다.
픽처 분할부(105)에서 분할되는 처리 단위 블록들은 쿼드 트리(quad-tree) 구조를 가질 수 있다.
예측부(110)는 후술하는 바와 같이, 인터 예측을 수행하는 인터 예측부와 인트라 예측을 수행하는 인트라 예측부를 포함한다. 예측부(110)는, 픽처 분할부(105)에서 픽처의 처리 단위에 대하여 예측을 수행하여 예측 블록을 생성한다. 예측부(110)에서 픽처의 처리 단위는 CU일 수도 있고, TU일 수도 있고, PU일 수도 있다. 또한, 예측부(110)는 해당 처리 단위에 대하여 실시되는 예측이 인터 예측인지 인트라 예측인지를 결정하고, 각 예측 방법의 구체적인 내용(예컨대, 예측 모드 등)을 정할 수 있다. 이때, 예측이 수행되는 처리 단위와 예측 방법 및 예측 방법의 구체적인 내용이 정해지는 처리 단위는 다를 수 있다. 예컨대, 예측의 방법과 예측 모드 등은 PU 단위로 결정되고, 예측의 수행은 TU 단위로 수행될 수도 있다.
인터 예측을 통해서는 현재 픽처의 이전 픽처 및/또는 이후 픽처 중 적어도 하나의 픽처의 정보를 기초로 예측을 수행하여 예측 블록을 생성할 수 있다. 또한, 인트라 예측을 통해서는 현재 픽처 내의 픽셀 정보를 기초로 예측을 수행하여 예측 블록을 생성할 수 있다.
인터 예측의 방법으로서, 스킵(skip) 모드, 머지(merge) 모드, MVP(Motion Vector Predtiction) 등을 이용할 수 있다. 인터 예측에서는 PU에 대하여, 참조 픽처를 선택하고 PU에 대응하는 참조 블록을 선택할 수 있다. 참조 블록은 정수 픽셀 단위로 선택될 수 있다. 이어서, 현재 PU와의 레지듀얼(residual) 신호가 최소화되며 움직임 벡터 크기 역시 최소가 되는 예측 블록이 생성된다.
예측 블록은 정수 샘플 단위로 생성될 수도 있고, 정수 이하 픽셀 단위로 생성될 수도 있다. 이때, 움직임 벡터 역시 정수 픽셀 이하의 단위로 표현될 수 있다.
인터 예측을 통해 선택된 참조 픽처의 인덱스, 움직임 벡터(ex. Motion Vector Predictor), 레지듀얼 신호 등의 정보는 엔트로피 인코딩되어 디코딩 장치에 전달된다. 스킵 모드가 적용되는 경우에는 레지듀얼을 예측 블록을 복원 블록으로 할 수 있으므로, 레지듀얼을 생성, 변환, 양자화, 전송하지 않을 수 있다.
인트라 예측을 수행하는 경우에는, PU 단위로 예측 모드가 정해져서 PU 단위로 예측이 수행될 수 있다. 또한, PU 단위로 예측 모드가 정해지고 TU 단위로 인트라 예측이 수행될 수도 있다.
인트라 예측에서 예측 모드는 33개의 방향성 예측 모드와 적어도 2개 이상의 비방향성 모드를 가질 수 있다. 비향성성 모드는 DC 예측 모드 및 플래이너 모드(Planar 모드)을 포함할 수 있다.
인트라 예측에서는 참조 샘플에 필터를 적용한 후 예측 블록을 생성할 수 있다. 이때, 참조 샘플에 필터를 적용할 것인지는 현재 블록의 인트라 예측 모드 및/또는 사이즈에 따라 결정될 수 있다.
PU는 다양한 사이즈/형태의 블록일 수 있으며, 예컨대 인터 예측의 경우에 PU는 2N×2N 블록, 2N×N 블록, N×2N 블록, 또는 N×N 블록 (N은 정수) 등일 수 있다. 인트라 예측의 경우에 PU는 2N×2N 블록 또는 N×N 블록 (N은 정수) 등일 수 있다. 이때, N×N 블록 크기의 PU는 특정한 경우에만 적용하도록 설정할 수 있다. 예컨대 최소 크기 CU에 대해서만 NxN 블록 크기의 PU를 이용하도록 정하거나 인트라 예측에 대해서만 이용하도록 정할 수도 있다. 또한, 상술한 크기의 PU 외에, N×mN 블록, mN×N 블록, 2N×mN 블록 또는 mN×2N 블록 (m＜1) 등의 PU를 더 정의하여 사용할 수도 있다.
생성된 예측 블록과 원본 블록 사이의 레지듀얼 값(레지듀얼 블록 또는 레지듀얼 신호)은 변환부(115)로 입력된다. 또한, 예측을 위해 사용한 예측 모드 정보, 움직임 벡터 정보 등은 레지듀얼 값과 함께 엔트로피 인코딩부(130)에서 인코딩되어 디코딩 장치에 전달된다.
변환부(115)는 변환 블록 단위로 레지듀얼 블록에 대한 변환을 수행하고 변환 계수를 생성한다.
변환 블록은 샘플들의 직사각형 블록으로서 동일한 변환이 적용되는 블록이다. 변환 블록은 변환 유닛(TU)일 수 있으며, 쿼드 트리(quad tree) 구조를 가질 수 있다.
변환부(115)는 레지듀얼 블록에 적용된 예측 모드와 블록의 크기에 따라서 변환을 수행할 수 있다.
예컨대, 레지듀얼 블록에 인트라 예측이 적용되었고 블록이 4x4의 레지듀얼 배열이라면, 레지듀얼 블록을 DST(Discrete Sine Transform)를 이용하여 변환하고, 그 외의 경우라면 레지듀얼 블록을 DCT(Discrete Cosine Transform)를 이용하여 변환할 수 있다.
변환부(115)는 변환에 의해 변환 계수들의 변환 블록을 생성할 수 있다.
양자화부(120)는 변환부(115)에서 변환된 레지듀얼 값들, 즉 변환 계수들을 양자화하여 양자화된 변환 계수를 생성할 수 있다. 양자화부(120)에서 산출된 값은 역양자화부(135)와 재정렬부(125)에 제공된다.
재정렬부(125)는 양자화부(120)로부터 제공된 양자화된 변환 계수를 재정렬한다. 양자화된 변환 계수를 재정렬함으로써 엔트로피 인코딩부(130)에서의 인코딩 효율을 높일 수 있다.
재정렬부(125)는 계수 스캐닝(Coefficient Scanning) 방법을 통해 2차원 블록 형태의 양자화된 변환 계수들을 1차원의 벡터 형태로 재정렬할 수 있다.
엔트로피 인코딩부(130)는 재정렬부(125)에 의해 재정렬된 양자화된 변환 계수들에 대한 엔트로피 인코딩을 수행할 수 있다. 엔트로피 인코딩에는 예를 들어, 지수 골롬(Exponential Golomb), CAVLC(Context-Adaptive Variable Length Coding), CABAC(Context-Adaptive Binary Arithmetic Coding) 등과 같은 인코딩 방법을 사용할 수 있다. 엔트로피 인코딩부(130)는 재정렬부(125) 및 예측부(110)로부터 전달받은 CU의 양자화된 변환 계수 정보 및 블록 타입 정보, 예측 모드 정보, 분할 단위 정보, PU 정보 및 전송 단위 정보, 움직임 벡터 정보, 참조 픽처 정보, 블록의 보간 정보, 필터링 정보 등 다양한 정보를 인코딩할 수 있다.
또한, 엔트로피 인코딩부(130)는 필요한 경우에, 전송하는 파라미터 셋(parameter set) 또는 신택스에 일정한 변경을 가할 수도 있다.
역양자화부(135)는 양자화부(120)에서 양자화된 값(양자화된 변환 계수)들을 역양자화하고, 역변환부(140)는 역양자화부(135)에서 역양자화된 값들을 역변환한다.
역양자화부(135) 및 역변환부(140)에서 생성된 레지듀얼 값과 예측부(110)에서 예측된 예측 블록이 합쳐져 복원 블록(Reconstructed Block)이 생성될 수 있다.
도 1에서는 가산기를 통해서, 레지듀얼 블록과 예측 블록이 합쳐져 복원 블록이 생성되는 것으로 설명하고 있다. 이때, 가산기를 복원 블록을 생성하는 별도의 유닛(복원 블록 생성부)로 볼 수도 있다.
필터부(145)는 디블록킹 필터, ALF(Adaptive Loop Filter), SAO(Sample Adaptive Offset)를 복원된 픽처에 적용할 수 있다.
디블록킹 필터는 복원된 픽처에서 블록 간의 경계에 생긴 왜곡을 제거할 수 있다. ALF(Adaptive Loop Filter)는 디블록킹 필터를 통해 블록이 필터링된 후 복원된 영상과 원래의 영상을 비교한 값을 기초로 필터링을 수행할 수 있다. ALF는 고효율을 적용하는 경우에만 수행될 수도 있다. SAO는 디블록킹 필터가 적용된 레지듀얼 블록에 대하여, 픽셀 단위로 원본 영상과의 오프셋 차이를 복원하며, 밴드 오프셋(Band Offset), 에지 오프셋(Edge Offset) 등의 형태로 적용된다.
한편, 인터 예측에 사용되는 복원 블록에 대해서 필터부(145)는 필터링을 적용하지 않을 수도 있다.
메모리(150)는 필터부(145)를 통해 산출된 복원 블록 또는 픽처를 저장할 수 있다. 메모리(150)에 저장된 복원 블록 또는 픽처는 인터 예측을 수행하는 예측부(110)에 제공될 수 있다.
도 2는 본 발명의 일 실시예에 따른 비디오 디코딩 장치를 개략적으로 나타낸 블록도이다. 도 2를 참조하면, 비디오 디코딩 장치(200)는 엔트로피 디코딩부(210), 재정렬부(215), 역양자화부(220), 역변환부(225), 예측부(230), 필터부(235) 메모리(240)를 포함할 수 있다.
비디오 인코딩 장치에서 영상 비트스트림이 입력된 경우, 입력된 비트스트림은 비디오 인코딩 장치에서 영상 정보가 처리된 절차에 따라서 디코딩될 수 있다.
예컨대, 비디오 인코딩 장치에서 엔트로피 인코딩을 수행하기 위해 CAVLC 등의 가변 길이 부호화(Variable Length Coding: VLC, 이하 ‘VLC’ 라 함)가 사용된 경우에, 엔트로피 디코딩부(210)도 인코딩 장치에서 사용한 VLC 테이블과 동일한 VLC 테이블로 구현하여 엔트로피 디코딩을 수행할 수 있다. 또한, 비디오 인코딩 장치에서 엔트로피 인코딩을 수행하기 위해 CABAC을 이용한 경우에, 엔트로피 디코딩부(210)는 이에 대응하여 CABAC을 이용한 엔트로피 디코딩을 수행할 수 있다.
엔트로피 디코딩부(210)에서 디코딩된 정보 중 예측 블록을 생성하기 위한 정보는 예측부(230)로 제공되고, 엔트로피 디코딩부(210)에서 엔트로피 디코딩이 수행된 레지듀얼 값, 즉 양자화된 변환 계수는 재정렬부(215)로 입력될 수 있다.
재정렬부(215)는 엔트로피 디코딩부(210)에서 엔트로피 디코딩된 비트스트림의 정보, 즉 양자화된 변환 계수를 인코딩 장치에서 재정렬한 방법을 기초로 재정렬할 수 있다.
재정렬부(215)는 1차원 벡터 형태로 표현된 계수들을 다시 2차원의 블록 형태의 계수로 복원하여 재정렬할 수 있다. 재정렬부(215)는 현재 블록(변환 블록)에 적용된 예측 모드와 변환 블록의 크기를 기반으로 계수에 대한 스캐닝을 수행하여 2 차원 블록 형태의 계수(양자화된 변환 계수) 배열을 생성할 수 있다.
역양자화부(220)는 인코딩 장치에서 제공된 양자화 파라미터와 재정렬된 블록의 계수값을 기초로 역양자화를 수행할 수 있다.
역변환부(225)는 비디오 인코딩 장치에서 수행된 양자화 결과에 대해, 인코딩 장치의 변환부가 수행한 DCT 및 DST에 대해 역DCT 및/또는 역DST를 수행할 수 있다. 역변환은 인코딩 장치에서 결정된 전송 단위 또는 영상의 분할 단위를 기초로 수행될 수 있다. 인코딩 장치의 변환부에서 DCT 및/또는 DST는 예측 방법, 현재 블록의 크기 및 예측 방향 등 복수의 정보에 따라 선택적으로 수행될 수 있고, 디코딩 장치의 역변환부(225)는 인코딩 장치의 변환부에서 수행된 변환 정보를 기초로 역변환을 수행할 수 있다.
예측부(230)는 엔트로피 디코딩부(210)에서 제공된 예측 블록 생성 관련 정보와 메모리(240)에서 제공된 이전에 디코딩된 블록 및/또는 픽처 정보를 기초로 예측 블록을 생성할 수 있다.
현재 PU에 대한 예측 모드가 인트라 예측(intra prediction) 모드인 경우에, 현재 픽처 내의 픽셀 정보를 기초로 예측 블록을 생성하는 인트라 예측을 수행할 수 있다.
현재 PU에 대한 예측 모드가 인터 예측(inter prediction) 모드인 경우에, 현재 픽처의 이전 픽처 또는 이후 픽처 중 적어도 하나의 픽처에 포함된 정보를 기초로 현재 PU에 대한 인터 예측을 수행할 수 있다. 이때, 비디오 인코딩 장치에서 제공된 현재 PU의 인터 예측에 필요한 움직임 정보, 예컨대 움직임 벡터, 참조 픽처 인덱스 등에 관한 정보는 인코딩 장치로부터 수신한 스킵 플래그, 머지 플래그 등을 확인하고 이에 대응하여 유도될 수 있다.
복원 블록은 예측부(230)에서 생성된 예측 블록과 역변환부(225)에서 제공된 레지듀얼 블록을 이용해 생성될 수 있다. 도 2에서는 가산기에서 예측 블록과 레지듀얼 블록이 합쳐져 복원 블록이 생성되는 것으로 설명하고 있다. 이때, 가산기를 복원 블록을 생성하는 별도의 유닛(복원 블록 생성부)로 볼 수 있다.
스킵 모드가 적용되는 경우에는 레지듀얼이 전송되지 않으며 예측 블록을 복원 블록으로 할 수 있다.
복원된 블록 및/또는 픽처는 필터부(235)로 제공될 수 있다. 필터부(235)는 복원된 블록 및/또는 픽처에 디블록킹 필터링, SAO(Sample Adaptive Offset) 및/또는 ALF 등을 적용할 수 있다.
메모리(240)는 복원된 픽처 또는 블록을 저장하여 참조 픽처 또는 참조 블록으로 사용할 수 있도록 할 수 있고 또한 복원된 픽처를 출력부로 제공할 수 있다.
인코딩 장치와 디코딩 장치는 픽처를 소정의 단위로 분할하여 처리(인코딩/디코딩) 할 수 있다. 예컨대, 픽처는 슬라이스와 타일로 분할될 수 있다.
슬라이스는 동일 AU(Access Unit) 내에서 한 독립 슬라이스 시그먼트(independent slice segment), 및 이 독립 슬라이스 시그먼트에 뒤따르며 다음 독립 슬라이스 시그먼트에 선행하는 종속 슬라이스 시그먼트들에 속하는 정수 개의 코딩 트리 유닛(Coding Tree Unit: CTU) 또는 코딩 트리 블록(Coding Tree Block: CTB)일 수 있다.
코딩 트리 유닛은 쿼드 트리(Quad-Tree) 구조의 코딩 유닛으로서, 가장 큰 코딩 유닛이라는 점에서 최대 크기 코딩 유닛(Largest Coding Unit: LCU)이라고 할 수 있다.
코딩 트리 유닛은 세 개의 샘플 어레이를 가지른 한 픽처에 대한 루마 샘플들의 코딩 트리 블록, 두 대응하는 크로마 샘플들의 코딩 트리 블록과 샘플들을 코딩/디코딩하는데 사용하는 신택스 구조를 지칭할 수 있다. 혹는 코딩 트리 유닛은 모노 픽처(monochrome picture)의 샘플들에 대한 코딩 트리 블록과 샘플들을 코딩/디코딩하는데 사용하는 신택스 구조를 지칭할 수도 있고, 세 가지 개별 색상 플래인(three separate colour planes)을 이용하여 고딩된 픽처에 대한 샘플들의 코딩 트리 블록과 샘플들을 코딩/디코딩하는데 사용하는 신택스 구조를 지칭할 수도 있다.
코딩 트리 블록은 최대 크기의 코딩 블록으로서, 코딩 블록은 코딩 트리 블록을 파티셔닝하여 생성될 수 있다.
본 명세서에서는 발명의 이해를 돕기 위해 필요한 곳에서 코딩 트리 유닛(CTU), 최대 코딩 유닛(LCU)와 코딩 트리 블록(CTB)을 혼용하여 설명할 수도 있다.
슬라이스 시그먼트는 타일 스캔에 있어서(in tile scan) 연속적으로 정렬(consecutively ordered)되고 단일 NAL(Network Abstraction Layer) 유닛에 포함된 정수 개의 CTU(혹은 LCU)이다.
슬라이스 시그먼트 내에서, 슬라이스 시그먼트의 첫 번째 코딩 트리 블록(코딩 트리 유닛) 혹은 모든 코딩 트리 블록(코딩 트리 유닛)들에 대한 데이터 요소를 포함하는 부분을 슬라이스 시그먼트 헤드라고 한다. 현재 슬라이스 시그먼트가 독립 슬라이스 시그먼트인 경우에는 이 독립 슬라이스 시그먼트의 슬라이스 시그먼트 헤더를, 현재 슬라이스가 종속 슬라이스 시그먼트인 경우에는 디코딩 순서상 현재 슬라이스 시그먼트를 앞서는 독립 슬라이스 시그먼트 중 가장 최근의 독립 슬라이스 시그먼트의 슬라이스 시그먼트 헤더를, 슬라이스 헤더라고 한다.
슬라이스는 NAL 유닛의 전송 단위일 수 있다. 예컨대, NAL 유닛은 슬라이스들 혹은 슬라인스 세그먼트들로 구성될 수 있다.
도 3은 슬라이스에 관한 일 예를 개략적으로 설명하는 도면이다.
현재 픽처는 슬라이스 경계에 의해 복수의 슬라이스로 나뉠 수 있다. 도 3에서는, 현재 픽처(300)가 슬라이스 경계(350)에 의해 두 개의 슬라이스로 구분되는 경우를 예로서 도시하고 있다.
슬라이스는 코딩 트리 유닛을 포함하는 슬라이스 시그먼트를 포함한다. 슬라이스 에 포함되는 슬라이스 시그먼트는 독립 슬라이스 시그먼트를 포함하며, 종속 슬라이스 시그먼트가 존재하는 경우에는 종속 슬라이스 시그먼트를 포함할 수 있다.
도 3에서는 첫 번째 슬라이스가 4 개의 코딩 트리 유닛을 포함하는 독립 슬라이스 시그먼트(310)와 슬라이스 시그먼트 경계(330)를 전후로 32개의 코딩 트리 유닛을 포함하는 제1 종속 슬라이스 시그먼트(320) 및 24개의 코딩 트리 유닛을 포함하는 제2 종속 슬라이스 시그먼트(340)로 구성되는 경우를 예로서 도시하고 있다. 또한, 도 6에서는, 또 하나의 독립 슬라이스 시그먼트(360)가 28개의 코딩 트리 유닛으로 구성되는 경우를 예로서 도시하고 있다.
타일(tile)은 코딩 트리 유닛, 코딩 트리 블록 또는 최대 코딩 유닛의 시퀀스일 수 있다. 코딩 트리 유닛은 쿼드 트리(Quad-Tree) 구조의 코딩 유닛으로서, 최대 크기 코딩 유닛(Largest Coding Unit: LCU)일 수 있다. 앞서 말한 바대로, 본 명세서에서는 발명의 이해를 돕기 위해 필요한 곳에서 코딩 트리 유닛, 최대 코딩 유닛을 혼용하여 설명한다.
구체적으로, 타일은 픽처에서 하나의 타일 행 및 하나의 타일 열 내(within a particular tile column and a particular tile row) 사각 영역이다. 타일 열(tile column)은 픽처의 높이와 동일한 높이를 가지며 시그널링에 의해 특정되는 폭(width)를 가지는 CTB(혹은 LCU)들의 사각 영역이다. 타일 행(tile row)는 픽처의 폭과 동일한 폭을 가지며, 시그널링에 의해 특정되는 높이를 가지는 CTB(혹은 LCU)들의 사각 영역이다.
상술한 바와 같이, 타일 열의 폭과 타일 행의 높이는 시그널링되는 신택스 엘리먼트에 의해 특정될 수 있다. 예컨대, 픽처 내 타일 열의 폭과 타일 행의 높이는 해당 픽처에 대한 픽처 파라미터 세트에서 전송되는 신택스 엘리먼트들에 의해 특정될 수 있다.
타일 스캔(tile scan)은 픽처를 파티셔닝(portioning)하는 CTB(혹은 LCU)들의 특정한 연속적 순서(sequential ordering)이다. 타일 스캔에서 상기 연속적 순서는, CTB(혹은 LCU)들이 타일 내에서 CTB 래스터 스캔에 의해(in CTB raster scan) 연속적으로 정렬되며(ordered consecutively) , 픽처 내에서 타일들이 래스터 스캔에 의해(in raster scan) 연속적으로 정렬되는 것을 의미할 수 있다.
타일은 픽처 내 스캔의 단위일 수 있으며, 따라서, 타일은 픽처 내에서 픽처의 스캔 순서 예컨대, 래스터 스캔 순서에 따라서 연속적으로 정렬될 수 있다.
각 슬라이스와 타일에 대해서는 다음 두 조건이 모두 성립되거나 적어도 하나가 성립된다. (1) 슬라이스 내의 모든 코딩 트리 유닛 또는 최대 코딩 유닛은 동일한 타일에 속한다. (2) 타일 내의 모든 코딩 트리 유닛 또는 최대 코딩 유닛은 동일한 슬라이스에 속한다.
따라서, 동일한 픽처 내에서 복수의 타일을 포함하는 슬라이스들과 복수의 슬라이스를 포함하는 타일이 존재할 수 있다.
또한, 각 슬라이스 시그먼트와 타일에 대해서는 다음 두 조건이 모두 성립되거나 적어도 하나가 성립된다. (1) 슬라이스 시그먼트 내의 모든 코딩 트리 유닛 또는 최대 코딩 유닛은 동일한 타일에 속한다. (2) 타일 내의 모든 코딩 트리 유닛 또는 최대 코딩 유닛은 동일한 슬라이스 시그먼트에 속한다.
도 4는 타일과 슬라이스에 관한 일 예를 개략적으로 설명하는 도면이다.
픽처 내에서 타일은 타일 경계를 기준으로 복수의 타일로 나뉠 수 있다. 도 4에서는 현재 픽처(400)가 하나의 슬라이스만 포함하며 타일 경계(410)에 의해 좌우의 두 타일로 나뉘는 경우를 예로서 도시하고 있다.
타일과 슬라이스는 병존할 수 있으며, 도 4에서는 현재 픽처(400) 내의 슬라이스가 독립 슬라이스 시그먼트(420)와 슬라이스 시그먼트 경계(430, 440, 450)에 의해 나뉘는 4 개의 종속 슬라이스 시그먼트들로 구성되는 경우을 예로서 도시하고 있다.
도 5는 타일과 슬라이스에 관한 다른 예를 개략적으로 설명하는 도면이다.
도 5에서도 현재 픽처(500)가 타일 경계(510)에 의해 좌우의 두 타일로 나뉘는 경우를 예로서 도시하고 있다.
도 5의 예에서, 타일 경계(510) 좌측의 타일은 슬라이스 경계(550)을 기준으로 하는 두 개의 슬라이스를 포함하고 있다.
슬라이스는 앞서 설명한 바와 같이, 독립 슬라이스를 포함하며, 종속 슬라이스가 존재하는 경우, 종속 슬라이스를 포함할 수도 있다. 도 5에서는, 슬라이스 경계(550) 위쪽의 슬라이스가 독립 슬라이스 시그먼트(520)와 종속 슬라이스 시그먼트(540)을 포함하며, 슬라이스 경계(550) 아래쪽의 슬라이스는 독립 슬라이스 시그먼트(530)와 종속 슬라이스 시그먼트(560)을 포함하는 경우를 예로서 도시하고 있다.
또한, 도 5의 예에서, 슬라이스 경계(590)를 기준으로 하는 다음 슬라이스, 즉 두 번째 타일 내의 슬라이스는 독립 슬라이스 시그먼트(570)와 종속 슬라이스 시그먼트(580)을 포함한다.
타일과 슬라이스는 독립적인 디코딩의 처리 단위가 될 수 있다. 예컨대, 병렬적인 디코딩이 진행되는 경우에, 각 타일은 단일 프로세싱 코어에 의해 디코딩될 수 있으며, 각 슬라이스도 단일 프로세싱 코어에 의해 디코딩될 수 있다.
이와 관련하여, 도 4와 도 5에서 볼 수 있듯이, 슬라이스와 타일이 연속적인 코딩 트리 블록(코딩 트리 유닛)의 시퀀스이지만, 타일은 특정한 형태를 가질 수 있다. 예컨대, 타일은 슬라이스와 달리 직사각형의 영역일 수 있다.
이와 같이, 디코딩 처리에 있어서 슬라이스와 타일 간 차이가 존재한다.
일 예로, 슬라이스의 경우에는 각 슬라이스 시그먼트에 데이터 요소를 포함하는 슬라이스 시그먼트 헤더가 존재한다. 상술한 바와 같이, 독립 슬라이스 시그먼트의 슬라이스 시그먼트 헤더는 슬라이스 헤더로 불리운다.
반면에 타일의 경우는 헤더 정보가 존재하는 단위가 아니며 병렬 처리(parallel processing, 예컨대 병렬 디코딩)을 단위가 될 수 있다.
따라서, 타일의 경우는 앞서 설명한 코딩 트리 블록의 행 또는 열의 경계에 의해 발생하는 단절(break)에 대해 타일 간 종속성이 발생하지 않는다. 반면에, 슬라이스의 경우, 코딩 트리 블록의 행 또는 열의 경계 의해서 디코딩 시의 종속성이 문제된다. 다시 말하면, 행 또는 열을 경계로 슬라이스가 병렬적으로 처리되는 경우에 슬라이스 헤더의 정보를 가지고 있지 못한 측에서는 디코딩이 수행되기 어려워질 수 있다.
따라서, 상술한 바와 같이, 타일과 슬라이스 간에 소정의 제한이 필요할 수 있다.
이하, 도면을 참조하여, 타일과 슬라이스 사이의 관계 혹은 제한에 대하여 구체적으로 설명한다.
현재 슬라이스와 타일 사이의 관계는 엄격한 제한을 두고 있지 않다. 하나 이상의 타일이 슬라이스 내에 있을 수 있고, 하나 이상의 슬라이스가 타일 내에 있을 수도 있다는 것만을 전제로 한 현재 슬라이스와 타일 사이의 관계를 두고 느슨한 관계라고 표현할 수도 있다.
이런 느슨한 관계는 디코딩 처리 과정의 디자인에 있어서 유연성을 부여하기도 하지만, (1) 병렬 처리의 정도를 제한하고, (2) 계산 복잡도를 증가시키는 문제를 야기할 수 있다.
도 6은 병렬 처리에 문제가 발생할 수 있는 경우를 간단히 예시하는 도면이다.
인코딩 장치가 픽처를 도 6에 도시된 바와 같이 파티셔닝했다고 가정하자. 도 6을 참조하면, 픽처 내 영역(600)는 타일 1(610)과 타일 2(620)로 구성된다. 또한, 픽처 내 영역(600)은 두 개의 슬라이스로 구성된다. 픽처 내 영역(600)은 픽처 내 일부 영역일 수도 있고, 전체 픽처일 수도 있다.
첫 번째 슬라이스는 10개의 코딩 트리 블록((1,1)∼(2,10))을 포함하며, 두 번째 슬라이스는 6개의 코딩 트리 블록((2,1)∼(2,6))을 포함한다.
디코딩 처리의 주체인 프로세싱 코어 1과 프로세싱 코어 2가 서로 다른 타일들을 병렬적으로 처리하는 경우를 가정하자. 예컨대, 도 6의 경우에서는 프로세싱 코어 1은 타일 1(610)을 처리하고, 프로세싱 코어 2는 타일 2(620)를 처리한다. 도 6과 같은 경우에 발생할 수 있는 문제의 하나는 프로세싱 코어 1과 2가 병렬적으로 디코딩을 수행하기 어렵다는 것이다.
왜냐하면, 타일 2(620)의 첫 번째 LCU(코딩 트리 블록)는 슬라이스의 개시 부분이 아니기 때문에 슬라이스 헤더의 정보를 가지고 있지 않다. 따라서, 도 6의 예와 같은 경우에, 프로세싱 헤더는 슬라이스 헤더의 정보를 이용하는 디코딩을 수행하기 어렵게 된다.
또한, 도 6의 예에서, 타일들이 독립적이라면, LCU (1,9)과 LCU (1,10)을 디코딩 하는 경우에, 다른 문제가 발생할 수도 있다. 예컨대, 독립적인 타일이 이용되는 경우에, 타일 경계에서는 인트라 예측이 허용되지 않으므로, LCU (1,9)와 LCU (1,10)은 LCU (1,5)과 LCU (1,6)을 참조할 수 없게 된다.
하지만, LCU (1,9), LCU (1,10), LCU (1,5), LCU (1,6)가 동일한 슬라이스 내에 있고, 슬라이스 내에서는 인트라 예측에 있어서 참조 픽셀에 관해 도 6의 경우에 적용할만한 제한이 없으므로, 디코딩 과정에서 혼돈이 생길 수 있다.
따라서, 병렬 처리에서 발생할 수 있는 혼돈과 복잡도를 줄이기 위해, 다음과 같은 제한을 둘 수 있다.
한 픽처 내에서, 타일은 슬라이스 경계를 넘을 수 없고 슬라이스는 타일 경계를 넘을 수 없다. 다시 말하면, 슬라이스가 타일을 포함하는 경우에 슬라이스 내에는 정수 개의 타일이 존재해야 하고, 타일이 슬라이스를 포함하는 경우에 타일 내에는 정수 개의 슬라이스가 존재해야 한다.
구체적으로,
(1) 한 픽처는 하나 이상의 슬라이스 및/또는 하나 이상의 타일로 분할(partitioning)될 수 있다.
(2) 타일이 슬라이스를 포함하는 경우에, 타일 내에는 완전한 슬라이스(complete slice)가 정수 개 존재해야 한다.
(3) 슬라이스가 타일을 포함하는 경우에, 슬라이스 내에는 완전한 타일(complete tile)이 정수 개 존재해야 한다.
이때, 완전한 타일은 하나의 타일로서, 한 타일의 부분으로 나뉘지 않은 전체를 의미한다. 완전한 슬라이스는 하나의 슬라이스로서, 한 슬라이스의 부분으로 나뉘지 않은 전체를 의미한다.
슬라이스와 타일의 관계를 CTB(혹은 LCU)의 관점에서 고려할 수도 있다. 예컨대, 각각의 슬라이스와 타일에 대하여, 다음 조건들 중 적어도 하나가 만족되어야 한다.
(1) 슬라이스 내의 모든 부호화된 블록들은 동일한 타일에 속한다.
(2) 타일 내의 모든 부호화된 블록들은 동일한 슬라이스에 속한다.
또한, 동일 픽처 내에서 여러 개의 타일(multiple tile)을 포함하는 슬라이스와 다중 슬라이스(multiple slice)를 포함하는 타일이 모두 존재할 수 있다.
타일 ID(tile identification)는 래스터 스캔 순서(raster scan order)로 지정될 수 있고, 타일 내의 LCU (혹은 CTB)들은 블록 순서대로 그리고 래스터 스캔 순서대로 정렬될 수 있다.
도 7은 LCU의 래스터 스캔 순서를 개략적으로 설명하는 일 예이다.
도 7에서는 하나의 픽처(710)가 하나의 슬라이스와 하나의 타일을 포함하는 경우를 예로서 설명한다. 따라서, 도 7의 예에서 슬라이스와 타일은 픽처(710)와 동일한 크기를 가진다.
도 7을 참조하면, 픽처 내(슬라이스 내 혹은 타일 내)에서 LCU들은 래스터 스캔 순서로 정렬되어 있다.
도 8은 LCU의 래스터 스캔 순서를 개략적으로 설명하는 일 예이다.
도 8에서는 하나의 픽처(810)가 하나의 슬라이스와 12개의의 타일을 포함하며, 각 타일은 4 개의 LCU를 포함하는 경우를 예로서 설명한다.
따라서, 도 8의 예에서 슬라이스는 픽처(710)와 동일한 크기를 가지며, 따라서 슬라이스는 12개의 타일을 포함하고 있다.
도8을 참조하면, 픽처(810) 내(슬라이스 내)에서 타일들은 래스터 스캔 순서로 정렬되어 있으며, LCU들은 각 타일들 내에서 래스터 스캔 순서로 정렬되어 있으며, 4개의 타일들 단위로 타일들과 함께 래스터 스캔 순서로 정렬되어 있다.
한편, 타일과 슬라이스 사이의 관계가 플렉서블한 경우에는 디코딩 과정에서 문제가 발생할 수도 있다.
도 9는 디코딩 과정에서 슬라이스와 타일 간의 구조에 따라서 발생할 수 있는 문제의 일 예를 개략적으로 설명하는 도면이다.
도 9에서는 한 픽처(910)가 두 개의 슬라이스를 포함하며, 각 슬라이스가 6개의 타일을 포함하고, 각 타일이 4개의 LCU를 포함하는 경우를 예로서 설명한다.
도 9를 참조하면, LCU마다 할당된 번호는 LCU를 특정하는 LCU 인덱스이며, LCU 인덱스는 타일 스캔 순서로 지정되어 있다. 타일마다 할당된 번호는 타일을 특정하는 타일 ID(tile_id)이며, 타일 ID는 타일 스캔 순서에 따라서 지정되어 있다.
인덱스 n의 LCU에 대한 처리가 끝난 뒤에 다음 번 처리의 대상이 되는 LCU는 인덱스 n+1의 LCU이다. 따라서, LCU ＃7(즉, 첫 번째 슬라이스에서 타일 ID(tile_id)가 1인 타일의 마지막LCU)을 처리(인코딩/디코딩)한 뒤, 도 9의 예에서 다음 처리될 LCU는 LCU ＃8이 된다. 하지만, LCU ＃8은 LCU ＃7과는 상이한 슬라이스에 속한 LCU이며, LCU ＃7이 속한 슬라이스에는 아직 처리되지 않은 LCU들이 남아있다.
이 경우, 슬라이스 단위로 디코딩이 수행되므로, 실제 비트스트림상에서 읽어내어 처리하는 LCU는 LCU ＃7과 동일한 슬라이스 내의 다음 LCU인 LCU ＃16인데도, 디코더는 LCU 인덱스 상으로 LCU ＃7의 다음 LCU인 LCU ＃8을 처리하고 있다고 판단할 수도 있다.
디코더가 LCU의 복원된 픽셀을 잘못된 위치에 배치하게 할 수도 있기 때문에, 이 미스매치는 큰 문제를 야기할 수 있다.
이를 해결하기 위해 일정한 제한을 가하거나 타일 ID를 시그널링하는 방법을 고려할 수 있다. 이하, 이와 관련하여 본 발명에 따른 실시예를 구체적으로 설명한다.
I. 제한의 적용 1
도9의 예와 같은 문제를 해결하기 위해, 인코딩 장치와 디코딩 장치가 타일과 슬라이스를 설정/특정할 때, 다음과 같이 타일과 슬라이스에 대한 구조에 소정의 제한(constraints)을 가할 수 있다.
구체적으로, (1) 픽처가 다수의 슬라이스(multiple slices)와 다수의 타일(mutiple tiles)을 포함하는 경우에, 동일한 슬라이스에 속하는 타일들은 래스터 스캔 순서에 따라서 연속적으로 배치되도록 한다. (2) 픽처가 다수의 슬라이스(multiple slices)와 다수의 타일(mutiple tiles)을 포함하는 경우에, 동일한 슬라이스에 속하는 타일들 간에는 타일 ID가 끝이지 않고 연속적이어야 한다.
다시 말하면, 한 슬라이스 내에 존재하는 타일들은 래스터 스캔 순서에 따라서 연속적이며(sequential in raster scan order), 타일 ID(tile_id)에 불연속이 없어야 한다.
도 10은 본 발명에 따른 슬라이스와 타일 구조의 일 예를 개략적으로 설명하는 도면이다.
도 10에서는 픽처(1010)가 두 개의 슬라이스를 포함하며, 각 슬라이스는 8개의 타일을 포함하는 경우를 예로서 설명한다.
도 10의 예에서, 첫 번째 슬라이스는 0∼7까지의 타일을 포함하며, 두 번째 슬라이스는 8∼15까지의 슬라이스를 포함한다. 또한 도 10의 예에서, 각 타일은 4개의 LCU들을 포함한다.
도시된 바와 같이, 상기 본 발명의 제한에 따라서 동일한 슬라이스에 속하는 타일들은 래스터 스캔 순서에 따라서 연속적으로 배치되며, 동일한 슬라이스 내의 타일들에 대한 타일 ID들에는 불연속이 존재하지 않는다.
따라서, LCU ＃7에 대한 디코딩이 끝난 후의 경우를 고려하면, 디코더는 동일한 슬라이스 내의 다른 타일(tile_id=2)의 첫 번째 LCU인 LCU ＃8을 LCU ＃7 다음에 디코딩할 수 있다.
II. 제한의 적용 2
타일과 슬라이스에 관해 앞서와 같은 제한을 가하는데 더해서, 인코딩 장치와 디코딩 장치가 타일과 슬라이스의 다음과 같이 설정/특정함으로써 통해 도 9의 예와 같은 문제를 해결할 수도 있다.
(A) 타일(tile)은 한 행 및 한 열 내에 동시에 존재하며, 해당 타일의 (해당 타일 내에서) 코딩 트리 블록 래스터 스캔에 따라서 연속적으로 배열되는 정수 개의 CTB들이다. 예컨대, 픽처 내에서, 소정 개수의 LCU에 대응하는 폭을 가지는 열과 소정 개수의 LCU에 대응하는 높이를 가지는 행의 공통 영역에 해당하는 사각 영역을 타일로 설정할 수 있다.
각 픽처의 타일로의 분할(division of each picture into tiles)을 파티셔닝이라고 할 수 있다. 픽처 내의 타일들은 해당 픽처의 타일 래스터 스캔에 따라서 연속적으로 배열된다.
(B) 타일 스캔(tile scan)은 픽처를 파티셔닝 하는 CTB들의 연속적인 배열(sequential ordering)이다. 타일 스캔 배열은 타일 내에서 코딩 트리 블록 래스터 스캔에 따라서 CTB (혹은 LCU)들을 트래버스(traverse)하며, 픽처 내에서 래스터 스캔 순서(raster scan order)에 따라서 타일들을 트래버스(traverse)한다.
슬라이스가 타일의 (타일 내에서) 코딩 트리 블록 래스터 스캔에 따라서 연속적으로 배열되는 CTB들을 포함하더라도, CTB들은 픽처의 (픽처 내에서) 코딩 트리 블록 래스터 스캔에 따라 연속적으로 배열될 필요는 없다.
(C) 슬라이스(slice)는 타일 스캔에 따라서 연속적으로 배열된(ordered consecutively in the tile scan) 정수 개의 CTB들이다. 각 픽처의 슬라이스로의 분할(division of each picture into slices)을 파티셔닝이라고 한다. 코딩 트리 블록 어드레스(coding tree block address)는 (슬라이스 헤더에 표현된 것처럼) 슬라이스 내 첫 번째 코딩 트리 블록 어드레스로부터 유도될 수 있다.
따라서, 슬라이스 내에서 CTB들이 타일 스캔에 따라서 배열되므로, 슬라이스 내에서 타일들은 래스터 스캔에 따라 배열되고, 각 타일 내에서 CTB들은 또한 래스터 스캔에 따라서 배열된다.
여기서, 타일 래스터 스캔은 타일들의 래스터 스캔을 의미하고, 코딩 트리 블록 래스터 스캔은 코딩 트리 블록들의 래스터 스캔을 의미한다.
상기 (A), (B) 및 (C)의 내용에 따르면, 슬라이스 내에서 CTB들은 래스터 스캔 순서에 따라서 배열되는 것이 아니라, 타일 스캔 순서에 따라서 배열된다. 도 9의 예와 같은 배열이 발생하지 않도록 할 수 있다.
도 11 내지 도 15는 상기 I 및 II에 따른 허용되는 타일과 슬라이스의 설정(configuration) 및 허용되지 않는 타일과 슬라이스의 설정(configuration)을 예시하는 도면들이다.
도 11은 픽처(1110)가 3 개의 슬라이스로 구성되며 각 타일이 4개의 CTB를 포함하는 예를 설명하고 있다. 도 11의 예에서, 첫 번째 슬라이스는 0∼3까지의 타일을 포함하고, 두 번째 슬라이스는 4∼7까지의 타일을 포함하며, 세 번째 슬라이스는 8∼11까지의 타일을 포함한다.
상기 I 또는 II에 따르는 경우에, 도 11의 경우는 허용 가능한 예로서 상기 I과 II의 제한을 모두 만족하고 있다.
도 12는 픽처(1210)가 4 개의 슬라이스로 구성되며 각 타일이 4개의 CTB를 포함하는 예를 설명하고 있다. 도 12의 예에서, 첫 번째 슬라이스는 0과 1의 타일을 포함하고, 두 번째 슬라이스는 2∼5까지의 타일을 포함하며, 세 번째 슬라이스는 6∼9까지의 타일을 포함하며, 네 번째 슬라이는 10과 11의 타일을 포함한다.
상기 I 또는 II에 따르는 경우에, 도 12의 경우는 허용 가능한 예로서 상기 I과 II의 제한을 모두 만족하고 있다.
도 13은 픽처(1310)가 2개의 슬라이스로 구성되며 각 타일이 4개의 CTB를 포함하는 예를 설명하고 있다. 도 13의 예에서, 첫 번째 슬라이스는 0, 1, 4, 5, 8, 9의 타일을 포함하고, 두 번째 슬라이스는 2, 3, 6, 7, 10, 11의 타일을 포함한다.
상기 I 또는 II에 따르는 경우에, 도 13의 경우는 허용되지 않는 예로서 상기 I과 II의 제한을 만족하지 않고 있다. 구체적으로 각 슬라이스 내에서 타일들의 ID가 연속적이지 않으며 슬라이스 내에서 CTB 들이 타일 스캔을 따르고 있지 않다.
도 14는 픽처(1410)가 2개의 슬라이스로 구성되며 각 슬라이스가 하나의 타일을 포함하고, 각 타일이 24개의 CTB를 포함하는 예를 설명하고 있다.
상기 I 또는 II에 따르는 경우에, 도 14의 경우는 허용 가능한 예로서 상기 I과 II의 제한을 모두 만족하고 있다.
도 15는 픽처(1510)가 4개의 슬라이스로 구성되며 각 타일이 4개의 CTB를 포함하는 예를 설명하고 있다. 도 15의 예에서, 첫 번째 슬라이스는 0, 4, 8의 타일을 포함하고, 두 번째 슬라이스는 1, 2, 3의 타일을 포함하며, 세 번째 슬라이스는 5, 6, 7의 타일을 포함하고, 네 번째 슬라이스느는 9, 10, 11의 타일을 포함한다.
상기 I 또는 II에 따르는 경우에, 도 15의 경우는 허용되지 않는 예로서 상기 I과 II의 제한을 만족하지 않고 있다. 구체적으로 각 슬라이스 내에서 타일들의 ID가 연속적이지 않으며 슬라이스 내에서 CTB 들이 타일 스캔을 따르고 있지 않다.
III. 타일 ID(tile_id)의 전송
도 9의 예와 같은 문제를 해결하기 위해, 각 LCU에 대한 타일 ID(tile_id for each LCU)를 지시할 수도 있다.
예컨대, 각 슬라이스 헤더 내 타일들에 대한 각 엔트리 포인트에 대하여, 타일 ID 정보는 어떤 타일에 엔트리 포인트 오프셋이 연관되는지를 지시한다. 따라서, 슬라이스 헤더에서 해당 엔트리 포인트에 대응하는 타일이 무엇인지가 시그널링된다.
또한, 엔트리 포인트 오프셋의 개수가 슬라이스 내 타일의 개수와 동일하다. 혹은 첫 번째 엔트리 포인트에 대응하는 엔트리 포인트 오프셋이 0일 수 있다는 점을 고려하여 엔트리 포인트 오프셋의 개수가 슬라이스 내 타일 개수-1과 동일하도록 할 수도 있다.
여기서 엔트리 포인트는 각 타일 또는 WPP(Wavefront Parallel Processing)에서 디코딩이 개시되는 포인트를 의미하며, 엔트리 포인트 오프셋은 두 엔트리 포인트 간의 비트 수를 특정한다. 예컨대, 엔트리 포인트 오프셋 i는 엔트리 포인트 i와 엔트리 포인트 i-1 사이의 비트 수(the number of bits)를 나타낸다.
표 1은 본 발명에 의해 수정된 슬라이스 헤더 정보의 일 예를 개략적으로 나타낸 것이다.
Figure pat00001
표 1에서, offset_tile_id[i]는 i번째 엔트리 포인트 오프셋(entry_point offset[i])에 연관된(associated) 엔트리 포인트 오프셋을 특정한다.
offset_tile_id[i]는 0부터 (num_tile_columns_minus1+1)* (num_tile_rows_minus1 +1)-1 사이의 값을 가진다. offset_tile_id [i]는 ceil (log2((( num_tile_columns_minus1 + 1 ) * ( num_tile_rows_minus1 + 1 )))의 비트값으로 표현될 수 있다.
이때, num_tile_columns_minus1은 i 번째 타일 열의 폭을 CTB(즉, LCU) 단위로 특정한다. 즉, offset_tile_id [i]에 대하여 num_tile_columns_minus1 + 1은 i 번째 타일 열의 폭을 CTB 단위로 나타낸 값을 지시한다.
num_tile_rows_minus1은 i 번째 타일 행의 높이를 CTB(즉, LCU) 단위로 특정한다. 즉, offset_tile_id [i]에 대하여 num_tile_rows_minus1 + 1은 i 번째 타일 행의 높이를 CTB 단위로 나타낸 값을 지시한다.
도 16는 표 1을 적용하는 경우에 대한 타일과 슬라이스 설정의 일 예를 간단히 나타낸 것이다.
도 16에서는 픽처(1610)가 두 개의 슬라이스를 포함하며, 첫 번째 슬라이스는 0, 1, 4, 5, 8, 9의 타일을 포함하며, 두 번째 슬라이스는 2, 3, 6, 7, 10, 11의 타일을 포함하는 경우를 예로서 설명한다.
도 16의 예에서 각 타일은 4 개의 CTB들을 포함한다.
다음 표 2 및 표 3은 도 16에 대하여 표 1과 같은 시그널링을 적용하는 일 예를 간단히 나타낸 것이다.
표 2는 도 16의 첫 번째 슬라이스에 대한 시그널링의 일 예를 나타낸다.
Figure pat00002
도 16의 첫 번째 슬라이스의 경우에 엔트리 포인트 오프셋의 개수는 6개이며, 각 엔트리 포인트 오프셋은 각 타일 내 첫 번째 LCU(CTB)의 첫 번째 비트를 지시한다. 표 2의 예에서는 첫 번째 슬라이스의 엔트리 포인트 오프셋의 개수를 6개로 했으나, 각 엔트리 포인트마다 엔트리 포인트 오프셋을 시그널링하지 않을 수도 있다. 예컨대, 첫 번째 엔트리 포인트는 슬라이스 내 첫 번째 LCU의 첫 번째 비트로서 오프셋 값이 0이므로, 첫 번째 엔트리 포인트에 대한 엔트리 포인트 오프셋은 시그널링하지 않고, 엔트리 포인트 오프셋의 개수를 5개로 설정해서 두 번째 엔트리 포인트에 대한 오프셋부터 5개의 시그널링만 수행하도록 할 수도 있다. 표 3은 도 16의 두 번째 슬라이스에 대한 시그널링의 일 예를 간단히 나타낸 것이다.
Figure pat00003
도 16의 두 번째 슬라이스의 경우에 엔트리 포인트 오프셋의 개수는 6개이며, 각 엔트리 포인트 오프셋은 각 타일 내 첫 번째 LCU(CTB)의 첫 번째 비트를 지시한다. 표 3의 예에서는 두 번째 슬라이스의 엔트리 포인트 오프셋의 개수를 6개로 했으나, 각 엔트리 포인트마다 엔트리 포인트 오프셋을 시그널링하지 않을 수도 있다. 예컨대, 첫 번째 엔트리 포인트는 슬라이스 내 첫 번째 LCU의 첫 번째 비트로서 오프셋 값이 0이므로, 첫 번째 엔트리 포인트에 대한 엔트리 포인트 오프셋은 시그널링하지 않고, 엔트리 포인트 오프셋의 개수를 5개로 설정해서 두 번째 엔트리 포인트에 대한 오프셋부터 5개의 시그널링만 수행하도록 할 수도 있다.
표 1 내지 3과 같이, 각각의 엔트리 포인트를 시그널링함으로써 디코딩 장치가 디코딩 순서와 디코딩 대상을 정확히 특정할 수 있도록 할 수 있다.
지금까지 I, II, III를 개별적인 실시예로서 설명하였으나, 본 명세서에서 설명하고자 하는 발명들의 실시예는 I, II, III에 한정되지 않는다. 예컨대, I, II, III는 개별적으로 실시될 수 있을 뿐만 아니라 함께 실시될 수도 있다.
구체적으로, II의 (A), (B), (C)에 따르면서도, I의 (1)과 (2)를 동시에 적용할 수도 있다. 또한, II의 (A), (B), (C)에 따르면서도 III을 적용하여 엔트리 포인트에 관한 정보를 시그널링할 수도 있다. 또한, I의 (1)과 (2)를 적용하면서도 III에 따라서 엔트리 포인트에 관한 정보를 시그널링할 수도 있다. 뿐만 아니라, I의 (1)과 (2) 및 II의 (A), (B), (C)를 적용하면서 III에 따라서 엔트리 포인트에 관한 정보를 시그널링할 수도 있다.
도 17은 본 발명에 따른 인코딩 방법을 개략적으로 설명하는 순서도이다.
도 17을 참조하면, 인코딩 장치는 입력된 픽처를 분할할 수 있다(S1710). 인코딩 장치는 입력된 픽처를 분할하여 타일과 슬라이스를 설정할 수 있다. 픽처는 하나 이상의 타일과 하나 이상의 슬라이스를 포함할 수 있다. 슬라이스와 타일은 CTB(LCU)들을 포함한다. 이때, 슬라이스 내 LCU(CTB)들은 타일 스캔에 따라서 배열될 수 있다. 타일 스캔의 내용은 앞서 설명한 바와 같다.
예컨대, 슬라이스가 복수의 타일을 포함하는 경우에, 복수의 타일들은 슬라이스 내에서 래스터 스캔 순서로 배열될 수 있다. 각 타일들은 복수의 LCU들을 포함할 수 있으며, 이때 각 LCU들은 타일 내에서 래스터 스캔 순서로 배열될 수 있다.
타일과 슬라이스에는 병렬 처리를 위한 제한이 적용될 수 있다. 예컨대, 입력된 픽처 내에서 타일은 슬라이스의 경계를 넘을 수 없고, 슬라이스는 타일의 경계를 넘을 수 없다.
또한, 타일이 슬라이스를 포함하는 경우에 타일은 정수 개의 완전한 슬라이스를 포함하고, 슬라이스가 타일을 포함하는 경우에 슬라이스는 정수 개의 완전한 타일을 포함할 수 있다.
인코딩 장치는 타일과 슬라이스를 기반으로 인코딩을 수행할 수 있다(S1720). 픽처는 하나 이상의 타일과 하나 이상의 슬라이스로 분할될 수 있으며, 타일과 슬라이스에는 병렬 처리를 위한 제한이 적용되므로, 인코딩 장치는 각 프로세싱 코어를 통해 타일 및/또는 슬라이스를 병렬적으로 인코딩할 수 있다.
인코딩 단계에서는 LCU로부터 쿼드 트리 구조를 따라서 분할되는 CU들을 인코딩의 한 단위로 할 수도 있다.
인코딩 장치는 인코딩된 비디오 정보를 전송할 수 있다(S1730).
비디오 정보는 현재 픽처가 복수의 타일을 포함하는 경우에, 인코딩 장치는 두 번째 이후의 타일들에 대하여 각 타일 내 첫 번째 LCU의 첫 번째 비트를 지시하는 정보를 포함할 수 있다. 이때, 상기 정보는 현재 타일 내 첫 번째 LCU의 첫 번째 비트와 이전 타일 내 첫 번째 LCU의 첫 번째 비트 사이의 오프셋을 지시 하는 정보일 수 있다.
또한, 비디오 정보는 상기 병렬 처리를 위한 제한에 기반하여 특정된 슬라이스와 타일에 관한 정보를 포함할 수도 있다.
도 17에서는 설명의 편의를 위해, 인코딩 장치가 각 단계를 수행하는 것으로 설명하였으나, 이는 설명의 편의를 위한 것으로 본 발명은 이에 한정되지 않는다. 예컨대, S1710 단계는 도 1의 픽처 분할부(105)에서 수행될 수 있으며, S1720 단계는 도 1에서 픽처 분할부(105)를 제외한 각 기능 블록에서 수행될 수 있고, S1730 단계는 별도의 전송부 혹은 엔트로피 인코딩부(130)를 통해서 수행될 수 있다. 이때, 전송부가 별도로 구비되는 대신 엔트로피 인코딩부(130)에 포함될 수도 있다.
도 18은 본 발명에 따른 디코딩 방법을 개략적으로 설명하는 순서도이다.
도 18을 참조하면, 디코딩 장치는 비디오 정보를 수신할 수 있다(S1810). 디코딩 장치는 인코딩 장치로부터 전송된 비디오 정보를 수신할 수 있으며, 비디오 정보는 현재 픽처 내 타일과 슬라이스를 특정하는 정보를 포함할 수 있다.
또한, 비디오 정보는 현재 픽처가 복수의 타일을 포함하는 경우에, 인코딩 장치는 두 번째 이후의 타일들에 대하여 각 타일 내 첫 번째 LCU의 첫 번째 비트를 지시하는 정보를 포함할 수 있다. 이때, 상기 정보는 현재 타일 내 첫 번째 LCU의 첫 번째 비트와 이전 타일 내 첫 번째 LCU의 첫 번째 비트 사이의 오프셋을 지시 하는 정보일 수 있다.
디코딩 장치는 수신한 비디오 정보를 기반으로 현재 픽처의 파티션(partition)을 특정할 수 있다(S1820). 디코딩 장치는 비디오 정보에 포함된 타일과 슬라이스를 특정하는 정보를 기반으로 현재 픽처의 슬라이스와 타일을 특정할 수 있다. 이때, 현재 픽처는 하나 이상의 타일과 하나 이상의 슬라이스를 포함할 수 있으며, 슬라이스와 타일은 CTB(LCU)들을 포함할 수 있다.
슬라이스 내 LCU(CTB)들은 타일 스캔에 따라서 배열될 수 있다. 타일 스캔의 내용은 앞서 설명한 바와 같다.
예컨대, 슬라이스가 복수의 타일을 포함하는 경우에, 복수의 타일들은 슬라이스 내에서 래스터 스캔 순서로 배열될 수 있다. 각 타일들은 복수의 LCU들을 포함할 수 있으며, 이때 각 LCU들은 타일 내에서 래스터 스캔 순서로 배열될 수 있다.
타일과 슬라이스에는 병렬 처리를 위한 제한이 적용될 수 있다. 예컨대, 입력된 픽처 내에서 타일은 슬라이스의 경계를 넘을 수 없고, 슬라이스는 타일의 경계를 넘을 수 없다. 또한, 타일이 슬라이스를 포함하는 경우에 타일은 정수 개의 완전한 슬라이스를 포함하고, 슬라이스가 타일을 포함하는 경우에 슬라이스는 정수 개의 완전한 타일을 포함할 수 있다.
디코딩 장치는 특정된 타일과 슬라이스를 기반으로 디코딩을 수행할 수 있다(S1830).
디코딩 단계에서는 LCU로부터 쿼드 트리 구조를 따라서 분할되는 CU들을 디코딩의 한 단위로 할 수도 있다.
타일과 슬라이스에는 병렬 처리를 위한 제한이 적용될 수 있으며, 디코딩 장치는 각 프로세싱 코어를 통해 타일 및/또는 슬라이스를 병렬적으로 디코딩할 수 있다.
여기서는 디코딩 장치가 도 18의 각 단계를 수행하는 것으로 설명하였으나, 이는 설명의 편의를 위한 것으로서, 본 발명은 이에 한정되지 않는다. 예컨대, S1810 단계는 별도의 수신부 혹은 엔트로피 디코딩부에서 수행될 수 있다. 수신부는 별도로 구비되지 않고 엔트로피 디코딩부 내에 포함될 수도 있다. 또한, S1820 단계와 S1830 단계는 도 2의 각 기능 블록에서 수행될 수 있다. 예컨대, 수신을 제외한 다른 기능을 담당하는 유닛들을 디코딩부라고 할 때, S1820 및 S1830은 디코딩부에서 수행할 수 있다. 또한, 엔트로피 디코딩부가 수신부를 포함하는 경우에, S1810 단계 역시 디코딩부 내 수신부에서 수신할 수도 있다.
상술한 예시적인 시스템에서, 방법들은 일련의 단계 또는 블록으로써 순서도를 기초로 설명되고 있지만, 본 발명은 단계들의 순서에 한정되는 것은 아니며, 어떤 단계는 상술한 바와 다른 단계와 다른 순서로 또는 동시에 발생할 수 있다. 또한, 상술한 실시예들은 다양한 양태의 예시들을 포함한다. 따라서, 본 발명은 이하의 특허청구범위 내에 속하는 모든 다른 교체, 수정 및 변경을 포함한다고 할 것이다.

Claims (9)

  1. 디코딩 장치에 의한 비디오 디코딩 방법에 있어서,
    타일에 관한 정보 및 슬라이스에 관한 정보를 포함하는 비디오 정보를 수신하는 단계, 여기서 상기 타일은 특정 열 및 특정 행 내에서 하나 이상의 LCU(Largest coding unit)들을 포함하는 사각 영역이고, 상기 슬라이스는 정수개의 LCU들을 포함함;
    상기 수신한 비디오 정보를 기반으로 현재 픽처에서 상기 타일과 상기 슬라이스를 도출하는 단계, 여기서 상기 현재 픽처는 하나 이상의 타일 및 하나 이상의 슬라이스를 포함함;
    적어도 하나의 상기 하나 이상의 타일 또는 상기 하나 이상의 슬라이스에 대한 예측 샘플들을 도출하는 단계; 및
    적어도 하나의 상기 하나 이상의 타일 또는 상기 하나 이상의 슬라이스에 대한 상기 예측 샘플들을 기반으로 상기 현재 픽처를 복원하는 단계를 포함하되,
    상기 비디오 정보는 예측 모드 정보를 더 포함하고,
    상기 예측 샘플들은 상기 예측 모드 정보를 기반으로 인터 예측 또는 인트라 예측을 수행함으로써 도출되고,
    상기 슬라이스 내 LCU들은 타일 스캔 순서에 따라 연속적으로 배열되고,
    상기 타일 스캔 순서에서, 상기 타일이 상기 LCU들을 포함함을 기반으로 상기 타일 내의 LCU들은 래스터 스캔 순서에 따라 배열되고, 상기 슬라이스가 정수개의 상기 타일들을 포함함을 기반으로 상기 슬라이스 내 상기 타일들은 래스터 스캔 순서에 따라 배열되고,
    상기 슬라이스 내에 배열된 타일들을 나타내는 타일 ID(identification)들은 연속적인 것을 특징으로 하는 비디오 디코딩 방법.
  2. 제1항에 있어서,
    상기 비디오 정보는 엔트리 포인트 정보를 포함하며,
    상기 현재 픽처가 복수의 타일을 포함하는 경우, 상기 엔트리 포인트 정보는 두 번째 타일 및 이후의 타일들에 대하여 비트스트림 상에서 각 타일 내 첫 번째 CTU의 첫 번째 비트를 나타내는 것을 특징으로 하는 비디오 디코딩 방법.
  3. 제2항에 있어서,
    상기 엔트리 포인트 정보는 비트스트림 상에서 현재 타일 내 첫 번째 CTU의 첫 번째 비트와 이전 타일 내 첫 번째 CTU의 첫 번째 비트 사이의 비트 수에 관한 오프셋을 나타내는 것을 특징으로 하는 비디오 디코딩 방법.
  4. 제1항에 있어서,
    상기 비디오 정보는 CABAC (Context-Adaptive Binary Arithmetic Coding)에 기반하여 디코딩되는 것을 특징으로 하는 비디오 디코딩 방법.
  5. 인코딩 장치에 의한 비디오 인코딩 방법에 있어서,
    현재 픽처를 하나 이상의 타일과 하나 이상의 슬라이스로 분할하는 단계, 여기서 상기 타일은 특정 열 및 특정 행 내에서 하나 이상의 LCU(Largest coding unit)들을 포함하는 사각 영역이고, 상기 슬라이스는 정수개의 LCU들을 포함함;
    상기 분할을 기반으로 상기 타일에 관한 정보 및 상기 슬라이스에 관한 정보를 도출하는 단계;
    인터 예측 또는 인트라 예측을 수행함으로써, 적어도 하나의 상기 하나 이상의 타일 또는 상기 하나 이상의 슬라이스에 대한 예측 샘플들을 도출하는 단계;
    상기 수행된 인터 예측 또는 인트라 예측을 기반으로 예측 모드 정보를 도출하는 단계; 및
    상기 타일에 관한 정보, 상기 슬라이스에 관한 정보, 및 상기 예측 모드 정보를 포함하는 비디오 정보를 인코딩하는 단계를 포함하되,
    상기 슬라이스 내 LCU들은 타일 스캔 순서에 따라 연속적으로 배열되고,
    상기 타일 스캔 순서에서, 상기 타일이 상기 LCU들을 포함함을 기반으로 상기 타일 내의 LCU들은 래스터 스캔 순서에 따라 배열되고, 상기 슬라이스가 정수개의 상기 타일들을 포함함을 기반으로 상기 슬라이스 내 상기 타일들은 래스터 스캔 순서에 따라 배열되고,
    상기 슬라이스 내에 배열된 타일들을 나타내는 타일 ID(identification)들은 연속적인 것을 특징으로 하는 비디오 인코딩 방법.
  6. 제5항에 있어서,
    상기 비디오 정보는 엔트리 포인트 정보를 포함하며,
    상기 현재 픽처가 복수의 타일을 포함하는 경우, 상기 엔트리 포인트 정보는 두 번째 타일 및 이후의 타일들에 대하여 비트스트림 상에서 각 타일 내 첫 번째 CTU의 첫 번째 비트를 나타내는 것을 특징으로 하는 비디오 인코딩 방법.
  7. 제6항에 있어서,
    상기 엔트리 포인트 정보는 비트스트림 상에서 현재 타일 내 첫 번째 CTU의 첫 번째 비트와 이전 타일 내 첫 번째 LCU의 첫 번째 비트 사이의 비트 수에 관한 오프셋을 나타내는 것을 특징으로 하는 비디오 인코딩 방법.
  8. 제5항에 있어서,
    상기 비디오 정보는 CABAC (Context-Adaptive Binary Arithmetic Coding)에 기반하여 인코딩되는 것을 특징으로 하는 비디오 인코딩 방법.
  9. 컴퓨터 판독 가능한 디지털 저장 매체로서, 상기 디지털 저장 매체는 특정 방법에 의하여 생성된 비트스트림을 저장하고, 상기 특정 방법은,
    현재 픽처를 하나 이상의 타일과 하나 이상의 슬라이스로 분할하는 단계, 여기서 상기 타일은 특정 열 및 특정 행 내에서 하나 이상의 LCU(Largest coding unit)들을 포함하는 사각 영역이고, 상기 슬라이스는 정수개의 LCU들을 포함함;
    상기 분할을 기반으로 상기 타일에 관한 정보 및 상기 슬라이스에 관한 정보를 도출하는 단계;
    인터 예측 또는 인트라 예측을 수행함으로써, 적어도 하나의 상기 하나 이상의 타일 또는 상기 하나 이상의 슬라이스에 대한 예측 샘플들을 도출하는 단계;
    상기 수행된 인터 예측 또는 인트라 예측을 기반으로 예측 모드 정보를 도출하는 단계; 및
    상기 타일에 관한 정보, 상기 슬라이스에 관한 정보, 및 상기 예측 모드 정보를 포함하는 비디오 정보를 인코딩함으로써 상기 비트스트림을 생성하는 단계를 포함하되,
    상기 슬라이스 내 LCU들은 타일 스캔 순서에 따라 연속적으로 배열되고,
    상기 타일 스캔 순서에서, 상기 타일이 상기 LCU들을 포함함을 기반으로 상기 타일 내의 LCU들은 래스터 스캔 순서에 따라 배열되고, 상기 슬라이스가 정수개의 상기 타일들을 포함함을 기반으로 상기 슬라이스 내 상기 타일들은 래스터 스캔 순서에 따라 배열되고,
    상기 슬라이스 내에 배열된 타일들을 나타내는 타일 ID(identification)들은 연속적인 것을 특징으로 하는 디지털 저장 매체.
KR1020227000890A 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치 KR102412470B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227020885A KR102545727B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201261664701P 2012-06-26 2012-06-26
US61/664,701 2012-06-26
US201261672750P 2012-07-17 2012-07-17
US61/672,750 2012-07-17
PCT/KR2013/005636 WO2014003428A1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
KR1020217013310A KR102351132B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217013310A Division KR102351132B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227020885A Division KR102545727B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치

Publications (2)

Publication Number Publication Date
KR20220011209A true KR20220011209A (ko) 2022-01-27
KR102412470B1 KR102412470B1 (ko) 2022-06-23

Family

ID=49783489

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020217013310A KR102351132B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
KR1020207028496A KR102249484B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
KR1020227000890A KR102412470B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
KR1020227020885A KR102545727B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
KR1020147023349A KR102164572B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020217013310A KR102351132B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
KR1020207028496A KR102249484B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020227020885A KR102545727B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
KR1020147023349A KR102164572B1 (ko) 2012-06-26 2013-06-26 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치

Country Status (12)

Country Link
US (7) US9736482B2 (ko)
EP (4) EP4002842B1 (ko)
KR (5) KR102351132B1 (ko)
CN (3) CN108769692B (ko)
DK (1) DK2866439T3 (ko)
ES (3) ES2961943T3 (ko)
FI (1) FI4002842T3 (ko)
HR (1) HRP20231318T1 (ko)
HU (2) HUE058244T2 (ko)
PL (3) PL4002842T3 (ko)
SI (2) SI3780606T1 (ko)
WO (1) WO2014003428A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104285444B (zh) 2012-02-04 2017-11-14 Lg 电子株式会社 视频编码方法、视频解码方法和使用其的设备
ES2961943T3 (es) 2012-06-26 2024-03-14 Lg Electronics Inc Método de decodificación de vídeo, método de codificación de vídeo y medio de almacenamiento que almacena información de video codificada
RU2639679C2 (ru) * 2012-09-26 2017-12-21 Сан Пэтент Траст Способ декодирования изображения, способ кодирования изображения, устройство декодирования изображения, устройство кодирования изображения и устройство кодирования и декодирования изображения
CN104838654B (zh) * 2012-12-06 2018-11-06 索尼公司 解码装置、解码方法以及程序
US9826253B2 (en) * 2013-01-04 2017-11-21 Samsung Electronics Co., Ltd. Method for entropy-encoding slice segment and apparatus therefor, and method for entropy-decoding slice segment and apparatus therefor
US10623747B2 (en) * 2014-06-20 2020-04-14 Hfi Innovation Inc. Method of palette predictor signaling for video coding
CN113794880B (zh) 2015-05-12 2023-04-14 三星电子株式会社 视频编码方法、视频解码方法以及计算机可读介质
CN106358042B (zh) * 2015-07-17 2020-10-09 恩智浦美国有限公司 使用视频图像的帧间预测的并行解码器
CN113115036A (zh) * 2015-11-24 2021-07-13 三星电子株式会社 视频解码方法和设备及其编码方法和设备
CN108886639B (zh) 2016-02-02 2021-05-07 弗劳恩霍夫应用研究促进协会 视频流传输中的场景部分和感兴趣区域处理
KR101895294B1 (ko) * 2017-03-03 2018-09-05 주식회사 칩스앤미디어 프리 스캔을 이용한 블록 기반 동영상 복호화 방법 및 그 장치
KR20190024212A (ko) * 2017-08-31 2019-03-08 세종대학교산학협력단 타일 구조의 구성 방법 및 이의 장치
WO2019225934A1 (ko) * 2018-05-21 2019-11-28 엘지전자 주식회사 영상 코딩 시스템에서 타일 내 ctu 어드레스 관련 영상 디코딩 방법 및 그 장치
CN112602329B (zh) 2018-06-21 2023-08-11 瑞典爱立信有限公司 用于360度视频解码的块置乱
US20210152828A1 (en) * 2018-06-21 2021-05-20 Telefonaktiebolaget Lm Ericsson (Publ) Flexible Tile Partitions
CN112640455A (zh) 2018-06-21 2021-04-09 瑞典爱立信有限公司 视频编码中具有子图块的图块分区
CN116781935A (zh) * 2018-09-14 2023-09-19 华为技术有限公司 视频译码中的分块指示
EP3707904A1 (en) 2018-10-02 2020-09-16 Telefonaktiebolaget Lm Ericsson (Publ) Encoding and decoding pictures based on tile group id
KR20210107090A (ko) * 2018-12-28 2021-08-31 후아웨이 테크놀러지 컴퍼니 리미티드 비디오 인코더, 비디오 디코더 및 대응하는 방법
CN113273193A (zh) 2018-12-31 2021-08-17 华为技术有限公司 用于分块配置指示的编码器，解码器及对应方法
WO2020209479A1 (ko) * 2019-04-08 2020-10-15 엘지전자 주식회사 시그널링 된 정보에 기반한 픽처 파티셔닝 방법 및 장치
WO2020213963A1 (ko) 2019-04-17 2020-10-22 주식회사 엑스리스 영상 신호 부호화/복호화 방법 및 이를 위한 장치
CN114930856A (zh) * 2019-11-28 2022-08-19 Lg 电子株式会社 图像/视频编译方法和装置
US11412258B2 (en) * 2020-02-12 2022-08-09 Tencent America LLC Line graph transforms (LGTs) using 8-bit and 10-bit cores
US11405647B2 (en) * 2020-02-18 2022-08-02 Tencent America LLC Primary transforms using 8-bit and 10-bit cores
EP4120681A4 (en) * 2020-03-09 2024-03-06 Lg Electronics Inc IMAGE CODING/DECODING METHOD AND APPARATUS FOR SELECTIVE ENCODING SIZE INFORMATION RECTANGULAR SLICE AND METHOD FOR TRANSMITTING A BIT STREAM
EP4122207A1 (en) * 2020-03-20 2023-01-25 HFI Innovation Inc. Method and apparatus for signaling tile and slice partition information in image and video coding
US11575937B2 (en) 2020-07-24 2023-02-07 Tencent America LLC Methods for efficient application of LGT

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110090065A (ko) * 2010-02-02 2011-08-10 삼성전자주식회사 계층적 데이터 단위의 스캔 순서에 기반한 비디오 부호화 방법과 그 장치, 및 비디오 복호화 방법과 그 장치

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4083302B2 (ja) * 1998-08-12 2008-04-30 株式会社東芝 動画像スクランブル／デスクランブル装置
JP2004140473A (ja) * 2002-10-15 2004-05-13 Sony Corp 画像情報符号化装置、復号化装置並びに画像情報符号化方法、復号化方法
US7092576B2 (en) * 2003-09-07 2006-08-15 Microsoft Corporation Bitplane coding for macroblock field/frame coding type information
US8125480B2 (en) * 2005-04-12 2012-02-28 Siemens Medical Solutions Usa, Inc. Flat texture volume rendering
TW200806315A (en) 2006-04-26 2008-02-01 Wyeth Corp Novel formulations which stabilize and inhibit precipitation of immunogenic compositions
EP2237562A4 (en) * 2007-11-28 2016-12-28 Panasonic Ip Man Co Ltd IMAGE ENCODING METHOD AND IMAGE ENCODING DEVICE
CN101742300B (zh) * 2008-11-21 2012-05-09 中国科学院空间科学与应用研究中心 一种低比特率星载图像压缩处理系统及方法
EP2285111A1 (en) * 2009-08-07 2011-02-16 Canon Kabushiki Kaisha Method for sending compressed data representing a digital image and corresponding device
EP2285112A1 (en) * 2009-08-07 2011-02-16 Canon Kabushiki Kaisha Method for sending compressed data representing a digital image and corresponding device
KR101456498B1 (ko) * 2009-08-14 2014-10-31 삼성전자주식회사 계층적 부호화 단위의 스캔 순서를 고려한 비디오 부호화 방법 및 장치, 비디오 복호화 방법 및 장치
JP5263621B2 (ja) * 2009-09-24 2013-08-14 ソニー株式会社 画像処理装置および方法
CN102918840B (zh) * 2009-10-01 2016-05-25 Sk电信有限公司 使用分割层进行图像编码/解码的方法和装置
JP5515758B2 (ja) * 2010-01-18 2014-06-11 ソニー株式会社 画像処理装置および方法
US8588536B2 (en) * 2010-02-22 2013-11-19 Texas Instruments Incorporated Guaranteed-rate tiled image data compression
US9094658B2 (en) * 2010-05-10 2015-07-28 Mediatek Inc. Method and apparatus of adaptive loop filtering
CA2799763A1 (en) * 2010-07-13 2012-01-19 Research In Motion Limited Methods and devices for data compression using context-based coding order
US8378862B2 (en) * 2010-07-28 2013-02-19 Reserch In Motion Limited Method and device for compression of binary sequences by grouping multiple symbols
US20120106622A1 (en) * 2010-11-03 2012-05-03 Mediatek Inc. Method and Apparatus of Slice Grouping for High Efficiency Video Coding
US10244239B2 (en) * 2010-12-28 2019-03-26 Dolby Laboratories Licensing Corporation Parameter set for picture segmentation
US8780972B2 (en) * 2011-02-25 2014-07-15 Blackberry Limited Methods and devices for data compression using offset-based adaptive reconstruction levels
US20120230399A1 (en) * 2011-03-10 2012-09-13 Christopher Andrew Segall Video decoder parallelization including a bitstream signal
US8995523B2 (en) * 2011-06-03 2015-03-31 Qualcomm Incorporated Memory efficient context modeling
US9532058B2 (en) * 2011-06-03 2016-12-27 Qualcomm Incorporated Intra prediction mode coding with directional partitions
US20120314767A1 (en) * 2011-06-13 2012-12-13 Qualcomm Incorporated Border pixel padding for intra prediction in video coding
WO2012175195A1 (en) * 2011-06-20 2012-12-27 Panasonic Corporation Simplified pipeline for filtering
US20130003859A1 (en) * 2011-06-30 2013-01-03 Qualcomm Incorporated Transition between run and level coding modes
US9338465B2 (en) * 2011-06-30 2016-05-10 Sharp Kabushiki Kaisha Context initialization based on decoder picture buffer
US9398307B2 (en) * 2011-07-11 2016-07-19 Sharp Kabushiki Kaisha Video decoder for tiles
US8767824B2 (en) * 2011-07-11 2014-07-01 Sharp Kabushiki Kaisha Video decoder parallelization for tiles
US9838692B2 (en) * 2011-10-18 2017-12-05 Qualcomm Incorporated Detecting availabilities of neighboring video units for video coding
US9584819B2 (en) * 2011-10-24 2017-02-28 Qualcomm Incorporated Grouping of tiles for video coding
US20130107973A1 (en) * 2011-10-28 2013-05-02 Qualcomm Incorporated Loop filtering control over tile boundaries
US9124895B2 (en) * 2011-11-04 2015-09-01 Qualcomm Incorporated Video coding with network abstraction layer units that include multiple encoded picture partitions
US9332259B2 (en) * 2012-01-18 2016-05-03 Qualcomm Incorporated Indication of use of wavefront parallel processing in video coding
US9462275B2 (en) * 2012-01-30 2016-10-04 Qualcomm Incorporated Residual quad tree (RQT) coding for video coding
CN102447907A (zh) * 2012-01-31 2012-05-09 北京工业大学 一种针对hevc的视频序列的编码方法
US10244246B2 (en) * 2012-02-02 2019-03-26 Texas Instruments Incorporated Sub-pictures for pixel rate balancing on multi-core platforms
CN104285444B (zh) * 2012-02-04 2017-11-14 Lg 电子株式会社 视频编码方法、视频解码方法和使用其的设备
US9565431B2 (en) * 2012-04-04 2017-02-07 Qualcomm Incorporated Low-delay video buffering in video coding
US20130272428A1 (en) * 2012-04-16 2013-10-17 Sharp Laboratories Of America, Inc. Video decoder for copy slices
US8774540B2 (en) * 2012-04-20 2014-07-08 Broadcom Corporation Tile support in decoders
ES2961943T3 (es) * 2012-06-26 2024-03-14 Lg Electronics Inc Método de decodificación de vídeo, método de codificación de vídeo y medio de almacenamiento que almacena información de video codificada

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110090065A (ko) * 2010-02-02 2011-08-10 삼성전자주식회사 계층적 데이터 단위의 스캔 순서에 기반한 비디오 부호화 방법과 그 장치, 및 비디오 복호화 방법과 그 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Bross B et al: "High Efficiency Video Coding (HEVC) text specification draft 7", JCTVC-I1003, 10 May 2012. *

Also Published As

Publication number Publication date
KR20210054038A (ko) 2021-05-12
US20210144382A1 (en) 2021-05-13
CN104509112B (zh) 2018-08-31
US20150341642A1 (en) 2015-11-26
KR102351132B1 (ko) 2022-01-13
EP3780606A1 (en) 2021-02-17
WO2014003428A1 (ko) 2014-01-03
US10085026B2 (en) 2018-09-25
US20220132129A1 (en) 2022-04-28
US20180367796A1 (en) 2018-12-20
KR102249484B1 (ko) 2021-05-12
HUE063692T2 (hu) 2024-01-28
SI3780606T1 (sl) 2022-06-30
FI4002842T3 (fi) 2023-11-02
US11729392B2 (en) 2023-08-15
US9736482B2 (en) 2017-08-15
SI4002842T1 (sl) 2023-12-29
US10491901B2 (en) 2019-11-26
CN108718410B (zh) 2022-05-24
US20200045318A1 (en) 2020-02-06
CN108769692A (zh) 2018-11-06
DK2866439T3 (da) 2020-12-14
CN104509112A (zh) 2015-04-08
EP4002842B1 (en) 2023-08-02
KR20220092634A (ko) 2022-07-01
US20170318296A1 (en) 2017-11-02
PL4002842T3 (pl) 2024-02-05
CN108769692B (zh) 2022-05-24
EP4236315A3 (en) 2023-09-06
PL3780606T3 (pl) 2022-06-20
HRP20231318T1 (hr) 2024-02-16
EP3780606B1 (en) 2022-02-16
KR102545727B1 (ko) 2023-06-20
ES2841995T3 (es) 2021-07-12
KR102164572B1 (ko) 2020-10-12
CN108718410A (zh) 2018-10-30
EP4236315A2 (en) 2023-08-30
EP2866439A4 (en) 2016-09-21
ES2961943T3 (es) 2024-03-14
PL2866439T3 (pl) 2021-05-31
KR20200118241A (ko) 2020-10-14
HUE058244T2 (hu) 2022-07-28
EP2866439A1 (en) 2015-04-29
EP2866439B1 (en) 2020-11-04
KR102412470B1 (ko) 2022-06-23
EP4002842A1 (en) 2022-05-25
ES2912082T3 (es) 2022-05-24
US11245907B2 (en) 2022-02-08
US10863178B2 (en) 2020-12-08
KR20150034675A (ko) 2015-04-03
US20230353741A1 (en) 2023-11-02

Similar Documents

Publication Publication Date Title
US11729392B2 (en) Video encoding method, video decoding method, and apparatus using same
US11202090B2 (en) Method for encoding and decoding tiles and wavefront parallel processing and apparatus using same
KR102269655B1 (ko) 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치
KR102657113B1 (ko) 비디오 인코딩 및 디코딩 방법과 이를 이용하는 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant