KR20220010649A - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20220010649A
KR20220010649A KR1020200088420A KR20200088420A KR20220010649A KR 20220010649 A KR20220010649 A KR 20220010649A KR 1020200088420 A KR1020200088420 A KR 1020200088420A KR 20200088420 A KR20200088420 A KR 20200088420A KR 20220010649 A KR20220010649 A KR 20220010649A
Authority
KR
South Korea
Prior art keywords
sensing
data
switch
voltage
period
Prior art date
Application number
KR1020200088420A
Other languages
English (en)
Inventor
김원태
김명수
김보연
이재한
이휘원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200088420A priority Critical patent/KR20220010649A/ko
Priority to US17/185,155 priority patent/US11514864B2/en
Priority to CN202110367362.4A priority patent/CN114023246A/zh
Publication of KR20220010649A publication Critical patent/KR20220010649A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

과제를 해결하기 위한 본원 발명의 일 실시예에 따른 표시 장치는 데이터 라인들 및 센싱 라인들과 연결되는 복수의 화소들을 포함하는 표시부, 제1 센싱 기간 동안 데이터 라인들로 제1 센싱 전압을 공급하는 복수의 버퍼 앰프들 및 제1 센싱 기간 동안 센싱 라인들을 통해 화소들로부터 제1 센싱 신호를 수신하는 센싱부를 포함하는 데이터 구동부, 및 제1 센싱 기간과 다른 제2 센싱 기간 동안 데이터 라인들로 제2 센싱 전압을 공급하는 글로벌 앰프를 포함한다.
센싱부는, 제2 센싱 기간 동안 센싱 라인들을 통해 화소들로부터 제2 센싱 전압에 대응하는 제2 센싱 신호를 수신하고, 제1 센싱 신호 및 제2 센싱 신호의 차이값에 기초하여 보상 데이터를 생성한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명의 실시예는 표시 장치 및 이의 구동 방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device) 및 유기전계발광 표시 장치(Organic Light Emitting Display Device) 등과 같은 표시 장치(Display Device)의 사용이 증가하고 있다.
표시 장치는 화소들을 포함하고, 화소들 각각은 발광 소자 및 발광 소자에 구동 전류를 공급하는 구동 트랜지스터를 포함한다. 화소들 각각은 열화되며, 예를 들어, 구동 트랜지스터의 문턱 전압 및 이동도는 시간에 따라 변화하며, 발광 소자는 열화될 수 있다. 화소들의 열화를 보상하기 위해, 외부의 보상 회로를 통해 화소들(즉, 구동 트랜지스터 및 발광 소자)의 특성 정보를 센싱하는 기술이 이용되고 있다.
외부 보상 회로는 버퍼 앰프를 통해 화소에 센싱 전압을 인가하고, 화소들로부터 센싱 신호를 수신함으로써, 구동 트랜지스터의 문턱 전압을 측정할 수 있다. 다만, 복수의 데이터 라인들 각각에 연결된 버퍼 앰프들은 제조시 공정상의 이유로 이득(Gain)과 같은 스펙 상의 차이가 있을 수 있는 바, 센싱시 채널간 편차가 발생할 수 있다.
채널간 편차가 발생하는 경우, 표시 장치에 대한 정확한 보상을 수행하지 못하게 되어, 화면에 세로줄이 발생하는 등의 불량이 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 외부 보상 회로의 채널 편차를 감소시킬 수 있는 표시 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 외부 보상 회로의 채널 편차를 감소시킬 수 있는 표시 장치의 구동 방법을 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상기 과제를 해결하기 위한 본원 발명의 일 실시예에 따른 표시 장치는 데이터 라인들 및 센싱 라인들과 연결되는 복수의 화소들을 포함하는 표시부, 제1 센싱 기간 동안 상기 데이터 라인들로 제1 센싱 전압을 공급하는 복수의 버퍼 앰프들 및 상기 제1 센싱 기간 동안 상기 센싱 라인들을 통해 상기 화소들로부터 제1 센싱 신호를 수신하는 센싱부를 포함하는 데이터 구동부, 및 상기 제1 센싱 기간과 다른 제2 센싱 기간 동안 상기 데이터 라인들로 제2 센싱 전압을 공급하는 하나의 글로벌 앰프를 포함한다.
상기 센싱부는, 상기 제2 센싱 기간 동안 상기 센싱 라인들을 통해 상기 화소들로부터 상기 제2 센싱 전압에 대응하는 제2 센싱 신호를 수신하고, 상기 제1 센싱 신호 및 상기 제2 센싱 신호의 차이값에 기초하여 보상 데이터를 생성한다.
상기 제2 센싱 전압은 상기 제1 센싱 전압과 동일한 값을 가질 수 있다.
상기 제2 센싱 신호는 상기 제1 센싱 신호보다 더 큰 값을 가질 수 있다.
상기 제1 센싱 신호는 상기 제1 센싱 전압에서 상기 화소들 각각에 포함된 구동 트랜지스터의 문턱 전압 및 상기 버퍼 앰프들의 전압 편차를 뺀 값이고, 상기 제2 센싱 신호는 상기 제2 센싱 전압에서 상기 구동 트랜지스터의 문턱 전압을 뺀 값일 수 있다.
상기 화소들 각각은, 상기 데이터 라인들 중, 제1 데이터 라인에 연결되는 제1 서브 화소, 제2 데이터 라인에 연결되는 제2 서브 화소 및 제3 데이터 라인에 연결되는 제3 서브 화소를 포함할 수 있다.
상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소는 상기 센싱 라인들 중 하나의 센싱 라인에 접속될 수 있다.
상기 글로벌 앰프의 출력단은, 상기 제1 데이터 라인과 제1 스위치를 통해 연결되고, 상기 제2 데이터 라인과 제2 스위치를 통해 연결되고, 상기 제3 데이터 라인과 제3 스위치를 통해 연결될 수 있다.
상기 제1 스위치, 상기 제2 스위치, 및 상기 제3 스위치 각각은, 상기 제1 센싱 기간 동안, 개방 상태일 수 있다.
상기 제2 센싱 기간 동안, 상기 제1 스위치가 폐쇄 상태인 경우, 상기 제2 스위치 및 상기 제3 스위치는 개방 상태이고, 상기 제1 데이터 라인에 연결된 제1 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제2 데이터 라인에 연결된 제2 버퍼 앰프 및 상기 제3 데이터 라인에 연결된 제3 버퍼 앰프는 최저계조에 대응되는 데이터 전압을 출력할 수 있다.
상기 제2 센싱 기간 동안, 상기 제2 스위치가 폐쇄 상태인 경우, 상기 제1 스위치 및 상기 제3 스위치는 개방 상태이고, 상기 제2 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제1 버퍼 앰프 및 상기 제3 버퍼 앰프는 최저계조에 대응되는 데이터 전압을 출력할 수 있다.
상기 제2 센싱 기간 동안, 상기 제3 스위치가 폐쇄 상태인 경우, 상기 제1 스위치 및 상기 제2 스위치는 개방 상태이고, 상기 제3 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제1 버퍼 앰프 및 상기 제2 버퍼 앰프는 최저계조에 대응되는 데이터 전압을 출력할 수 있다.
외부로부터 제1 영상 데이터를 수신하고, 상기 제1 영상 데이터와 상기 보상 데이터를 합산하여 제2 영상 데이터를 상기 데이터 구동부에 공급하는 타이밍 제어부를 더 포함할 수 있다.
상기 센싱부의 출력 단자와 상기 타이밍 제어부 사이에 접속되고, 상기 센싱 전압을 아날로그 형태에서 디지털 형태로 변환하는 아날로그-디지털 컨버터를 더 포함할 수 있다.
상기 표시부는 스캔 라인들, 센싱 제어라인들, 제1 전원 라인, 및 제2 전원 라인을 더 포함하고, 상기 화소들 각각은, 상기 제1 전원 라인에 연결되는 제1 전극, 제1 노드에 연결되는 게이트 전극, 및 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터, 상기 데이터 라인에 연결되는 제1 전극, 상기 제1 노드에 연결되는 제2 전극, 및 상기 스캔 라인에 연결되는 게이트 전극을 포함하는 제2 트랜지스터, 상기 제2 노드에 연결되는 제1 전극, 상기 센싱 라인에 연결되는 제2 전극, 및 상기 센싱 제어 라인에 연결되는 게이트 전극을 포함하는 제3 트랜지스터, 상기 제1 노드 및 상기 제2 노드 사이에 연결되는 스토리지 커패시터,및 상기 제2 노드 및 상기 제2 전원 라인 사이에 연결되는 발광 소자를 포함할 수 있다.
상기 제1 센싱 기간 및 상기 제2 센싱 기간 중 적어도 일부 기간 동안, 상기 제1 트랜지스터 및 상기 제3 트랜지스터는 턴-온될 수 있다.
상기 센싱부는, 초기화 전원 및 상기 센싱 라인 사이에 연결된 초기화 스위치, 및 상기 센싱 라인 및 기준 전원 사이에 연결된 센싱 커패시터를 더 포함할 수 있다.
상기 초기화 스위치가 오픈 상태이고, 상기 제3 트랜지스터가 턴-온되는 경우, 상기 센싱 커패시터는 상기 제2 노드를 통해 제공되는 전류에 의해 충전될 수 있다.
상기 글로벌 앰프의 출력단에 연결되는 제1 전극 및 기준 전원에 연결되는 전원 안정화 커패시터를 더 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 장치의 구동 방법은, 데이터 라인들 및 센싱 라인들과 연결되는 복수의 화소들을 포함하는 표시부를 포함하는 표시 장치에서, 이터 구동부에서 복수의 버퍼 앰프들에 의해 제1 센싱 기간 동안 상기 데이터 라인들로 제1 센싱 전압을 공급하는 단계, 상기 데이터 구동부에서 센싱부에 의해 상기 제1 센싱 기간 동안 상기 센싱 라인들을 통해 상기 화소들로부터 제1 센싱 신호를 수신하는 단계, 글로벌 앰프에서 상기 제1 센싱 기간과 다른 제2 센싱 기간 동안 상기 데이터 라인들로 제2 센싱 전압을 공급하는 단계, 상기 데이터 구동부에서 상기 센싱부에 의해 상기 제2 센싱 기간 동안 상기 센싱 라인들을 통해 상기 화소들로부터 상기 제2 센싱 전압에 대응하는 제2 센싱 신호를 수신하는 단계, 및 상기 데이터 구동부에서 상기 센싱부에 의해 상기 제1 센싱 신호 및 상기 제2 센싱 신호의 차이값에 기초하여 보상 데이터를 생성하는 단계를 포함한다.
상기 제2 센싱 전압은 상기 제1 센싱 전압과 동일한 값을 가지고, 상기 제2 센싱 신호는 상기 제1 센싱 신호보다 더 큰 값을 가질 수 있다.
상기 화소들 각각은, 상기 데이터 라인들 중, 제1 데이터 라인에 연결되는 제1 서브 화소, 제2 데이터 라인에 연결되는 제2 서브 화소 및 제3 데이터 라인에 연결되는 제3 서브 화소를 포함하고, 상기 글로벌 앰프의 출력단은, 상기 제1 데이터 라인과 제1 스위치를 통해 연결되고, 상기 제2 데이터 라인과 제2 스위치를 통해 연결되고, 상기 제3 데이터 라인과 제3 스위치를 통해 연결될 수 있다.
상기 글로벌 앰프의 출력단은, 상기 제1 데이터 라인과 제1 스위치를 통해 연결되고, 상기 제2 데이터 라인과 제2 스위치를 통해 연결되고, 상기 제3 데이터 라인과 제3 스위치를 통해 연결될 수 있다.
상기 제2 센싱 전압을 공급하는 단계는, 상기 제2 센싱 기간 동안, 상기 제1 스위치가 턴-온되고, 상기 제2 스위치 및 상기 제3 스위치는 턴-오프되고, 상기 제1 데이터 라인에 연결된 제1 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제2 데이터 라인에 연결된 제2 버퍼 앰프 및 상기 제3 데이터 라인에 연결된 제3 버퍼 앰프를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계, 상기 제2 센싱 기간 동안, 상기 제2 스위치가 턴-온되고, 상기 제1 스위치 및 상기 제3 스위치는 턴-오프되고, 상기 제2 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제1 버퍼 앰프 및 상기 제3 버퍼 앰프를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계, 및 상기 제2 센싱 기간 동안, 상기 제3 스위치가 턴-온되고, 상기 제1 스위치 및 상기 제2 스위치는 턴-오프되고, 상기 제3 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제1 버퍼 앰프 및 상기 제2 버퍼 앰프를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계;를 포함할 수 있다.
본 발명의 실시예들에 따른 표시 장치는, 글로벌 앰프를 통해 동일한 센싱 전압을 화소에 인가함으로써, 외부 보상 회로의 채널 편차를 감소시킬 수 있다.
본 발명의 실시예들에 따른 표시 장치의 구동 방법은, 글로벌 앰프를 통해 동일한 센싱 전압을 화소에 인가함으로써, 외부 보상 회로의 채널 편차를 감소시킬 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 2는 도 1의 표시 장치에 포함된 서브 화소의 일 예를 나타내는 회로도이다.
도 3은 센싱 기간 동안 화소, 데이터 구동부 및 글로벌 앰프 간의 동작을 설명하기 위한 도면이다. 이 때, 데이터 구동부(300)는 적어도 하나 이상의 소스 드라이버 IC(Intergrated Circuit; 미도시)를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 도 3의 데이터 구동부의 신호 출력부를 구체적으로 나타낸 회로도이다.
도 5는 본 발명의 일 실시예에 따른 도 3의 센싱부를 나타내는 회로도이다.
도 6a는 제1 센싱 기간에 센싱 커패시터에 저장된 센싱 신호의 전압값을 나타내는 파형도이다.
도 6b는 제2 센싱 기간에 센싱 커패시터에 저장된 센싱 신호의 전압값을 나타내는 파형도이다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다.
도 8은 본 발명의 일 실시예에 따른 타이밍 제어부의 인터페이스 신호를 나타내는 신호도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 도면이다.
도 1을 참조하면, 표시 장치(10)는, 표시부(100), 스캔 구동부(200), 데이터 구동부(300), 타이밍 제어부(400) 및 글로벌 앰프(GA)를 포함할 수 있다.
표시부(100)는, 스캔 라인(SL), 센싱 제어 라인(SSL), 데이터 라인(DL), 및 센싱 라인(RL)(또는, 리드아웃선), 및 서브 화소(SPX)를 포함할 수 있다.
서브 화소(SPX)는 스캔 라인(SL), 센싱 제어 라인(SSL), 데이터 라인(DL), 및 센싱 라인(RL)에 의하여 구획된 영역에 위치할 수 있다. 표시부(100)는 복수의 화소들을 포함하며, 예를 들어, 하나의 데이터 라인(DL) 및 센싱 라인(RL)에 복수의 화소들이 연결될 수 있다. 서브 화소(SPX)의 구체적인 구성에 대해서는 도 2를 참조하여 후술하기로 한다.
타이밍 제어부(400)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 및 데이터 인에이블신호(DE) 등의 타이밍 신호들에 기초하여 데이터 구동부(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DDC)와, 스캔 구동부(200)의 동작 타이밍을 제어하기 위한 스캔 제어신호(GDC)를 생성한다. 타이밍 제어부(400)는 영상 표시가 수행되는 기간과 외부 보상이 수행되는 기간(또는 센싱 기간)을 시간적으로 분리하고, 영상 표시를 위한 제어신호들(DDC,GDC)과 외부 보상을 위한 제어신호들(DDC,GDC)을 서로 다르게 생성할 수 있다.
외부 보상은 서브 화소(SPX)들에 포함된 발광 소자 및/또는 구동 트랜지스터의 구동 특성을 센싱하고 그 센싱값에 따라 입력 데이터(또는, 제1 데이터(DATA1))를 보정하는 기술이다. 발광 소자의 구동 특성은 발광 소자의 동작점 전압을 의미하며, 구동 트랜지스터의 구동 특성은 구동 트랜지스터의 문턱전압 및 구동 트랜지스터의 전자 이동도를 의미한다.
또한, 타이밍 제어부(400)는 외부(예를 들어, 그래픽 프로세서)로부터 제공된 입력 데이터(DATA1)를 재정렬하여 프레임 데이터(또는, 제2 데이터(DATA2))를 생성한다. 일 실시예에 따르면, 타이밍 제어부(400)는 프레임 데이터에 클럭 트레이닝 신호(또는, 클럭 트레이닝 패턴)을 삽입하여 클럭 임베디드 데이터를 생성할 수 있다. 여기서, 클럭 트레이닝 신호는 데이터 구동부(300)에서 클럭 신호를 복원하는데 이용되며, 예를 들어, 클럭 트레이닝 신호는, 클럭 신호와 동일하게 구형파(square wave)에 대응하는 값을 포함할 수 있다. 예를 들어, 타이밍 제어부(400)는 프레임 데이터 및 인접 프레임 데이터 사이에 클럭 트레이닝 신호를 삽입할 수 있다.
타이밍 제어부(400)는 제2 데이터(DATA2)를 데이터 구동부(300)에 제공할 수 있다.
스캔 구동부(200) 및 데이터 구동부(300)는 표시부(100)을 구동할 수 있다.
스캔 구동부(200)는, 타이밍 제어부(400)로부터 스캔 제어신호(GDC)를 공급받고, 스캔 제어신호(GDC)에 기초하여 스캔 신호 및 센싱 제어 신호(또는, 센싱 스캔 신호)를 생성할 수 있다. 스캔 구동부(200)는 스캔 신호를 스캔 라인(SL)에 제공하고, 센싱 제어 신호를 센싱 제어 라인(SSL)에 제공할 수 있다.
데이터 구동부(300)는 타이밍 제어부(400)로부터 데이터 제어신호(DDC) 및 제2 데이터(DATA2)를 수신한다. 데이터 구동부(300)는 클럭 임베디드 데이터의 클럭 트레이닝 신호에 기초하여 클럭 신호를 복원하고, 클럭 신호에 기초하여 클럭 임베디드 데이터로부터 프레임 데이터를 복원할 수 있다.
또한, 데이터 구동부(300)는 표시부(100)에 영상이 표시되는 표시 기간(또는 프레임 구간)에서, 제2 데이터(DATA2)에 대응하는 데이터 신호를 생성하고, 데이터 신호를 데이터 라인(DL)에 제공할 수 있다.
데이터 구동부(300)는, 서브 화소(SPX)의 특성 정보, 예를 들어, 서브 화소(SPX)에 포함된 구동 트랜지스터의 문턱 전압 및/또는 이동도 등을 센싱하는 센싱 기간 중 제1 센싱 기간에서, 버퍼 앰프부(미도시)를 통해 서브 화소(SPX)들로 제1 센싱 전압을 제공하고, 센싱 라인(RL)을 통해 서브 화소(SPX)들 중 적어도 하나의 화소로부터 제1 센싱 전압에 대응되는 제1 센싱 신호를 수신할 수 있다.
예를 들어, 센싱 기간은 인접한 표시 기간들(예를 들어, 다른 프레임 구간) 사이의 수직 블랭크 구간(또는, 수직 포치 구간)일 수 있다. 센싱 기간 동안, 데이터 구동부(300)는 서브 화소(SPX)로부터 센싱 신호(예를 들어, 구동 트랜지스터의 이동도, 또는 이에 관한 신호)를 수신할 수 있다. 다른 예로, 센싱 기간은 표시 장치(10)가 파워-오프되기 직전의 구간이며, 데이터 구동부(300)는 서브 화소(SPX)를 포함하는 화소들로부터 센싱 신호들(예를 들어, 화소들 각각의 구동 트랜지스터의 문턱 전압)을 화소행 단위로 순차적으로 수신할 수 있다.
글로벌 앰프(GA)는 표시부(100)와 데이터 구동부(300) 사이에 위치한 데이터 라인(DL)에 접속될 수 있다. 일 실시예에 따르면, 글로벌 앰프(GA)의 출력단은 복수의 데이터 라인(DL)들과 스위치(SW)를 통해 연결되고, 제1 센싱 기간과 다른 제2 센싱 기간에서, 데이터 라인(DL)을 통해 서브 화소(SPX)들로 제2 센싱 전압을 제공할 수 있다. 이 경우, 데이터 구동부(300)는 센싱 라인(RL)을 통해 서브 화소(SPX)들 중 적어도 하나의 화소로부터 제2 센싱 전압에 대응되는 제2 센싱 신호를 수신할 수 있다.
한편, 타이밍 제어부(400)는 데이터 구동부(300)로부터 외부 보상 동작에 따른 보상 데이터(SD)를 제공받을 수 있다. 타이밍 제어부(400)는 보상 데이터(SD)를 기초로 화소들(PXL) 간 구동 트랜지스터의 열화 편차 및/또는 화소들(PXL) 간 발광 소자의 열화 편차가 보상되도록 입력 제1 데이터(DATA1)를 보정하여 제2 데이터(DATA2)를 생성할 수 있다. 타이밍 제어부(400)는 영상 표시를 위한 표시 기간에서 보정된 제2 데이터(DATA2)를 데이터 구동부(300)에 전송할 수 있다.
보상 데이터(SD)는 제1 센싱 신호 및 제2 센싱 신호에 기초하여 생성될 수 있다. 제1 센싱 신호 및 제2 센싱 신호를 산출하는 구체적인 방법에 대해서는 아래 도 3 내지 도 6b를 참조하여 자세히 후술한다.
도 2는 도 1의 표시 장치에 포함된 서브 화소의 일 예를 나타내는 회로도이다. 도 2에는 n번째 화소행 및 k번째 화소열에 포함된 서브 화소(SPX)가 예시적으로 도시되었다(단, n, k는 양의 정수).
도 2를 참조하면, 서브 화소(SPX)는 제n 스캔 라인(SLn), 제k 데이터 라인(DLk), 제n 센싱 제어 라인(SSLn) 및 제k 센싱 라인(RLk)에 연결될 수 있다.
서브 화소(SPX)는 발광 소자(LED), 제1 트랜지스터(T1, 구동 트랜지스터), 제2 트랜지스터(T2, 스위칭 트랜지스터), 제3 트랜지스터(T3, 센싱 트랜지스터) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LED)의 애노드 전극은 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 제2 전극)에 접속되고, 캐소드 전극은 제2 전원전압(VSS)이 인가된 제2 전원 라인(PL2)에 접속될 수 있다. 발광 소자(LED)는 제1 트랜지스터(T1)로부터 공급되는 전류량(또는, 구동 전류)에 대응하여 소정 휘도의 광을 생성할 수 있다. 발광 소자(LED)는 유기 발광 다이오드 일 수 있으나, 이에 한정되는 것은 아니며, 무기 발광 다이오드를 포함할 수도 있다.
또한, 발광 소자(LED)는 유기물과 무기물이 복합적으로 포함된 소자일수 도 있다. 추가적으로, 도 2에서는 서브 화소(SPX)가 단일(single) 발광 소자(LED)를 포함하는 것으로 도시되었으나, 다른 실시예에서 서브 화소(SPX)는 복수의 발광 소자(LED)를 포함하며, 복수의 발광 소자(LED)들은 상호 직렬, 병렬 또는 직병렬로 접속될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제1 전원전압(VDD)이 인가된 제1 전원 라인(PL1)에 접속되고, 제2 전극은 제2 노드(N2)(또는, 발광 소자(LED)의 애노드 전극)에 접속될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 접속될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LED)로 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)의 제1 전극은 제k 데이터 라인(DLk)에 접속되고, 제2 전극은 제1 노드(N1)에 접속될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제n 스캔 라인(SLn)에 접속될 수 있다. 제n 스캔 라인(SLn)으로 스캔 신호(S[n])가 공급될 때 제2 트랜지스터(T2)는 턴-온되어 제k 데이터 라인(DLk)으로부터의 데이터 전압(Vdata)(또는, 데이터 신호)을 제1 노드(N1)로 전달할 수 있다. 이 때, 제1 센싱 기간 동안에는 범퍼 앰프(BF, 도 3 참조)로부터 데이터 전압(Vdata)으로서, 제1 센싱 전압이 출력되고, 제2 센싱 기간 동안에든 글로벌 앰프(GA, 도 1 참조)로부터 데이터 전압(Vdata)으로서, 제2 센싱 전압이 출력될 수 있다.
스토리지 커패시터(Cst)는 제1 노드(N1)와 발광 소자(LED)의 애노드 전극 사이에 접속될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)의 전압을 저장할 수 있다.
제3 트랜지스터(T3)는 제k 센싱 라인(RLk)과 제2 노드(N2)(또는, 제1 트랜지스터(T1)의 제2 전극) 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제n 센싱 제어 라인(SSLn)에 접속될 수 있다. 제n 센싱 제어 라인(SSLn)으로 센싱 제어 신호(SEN[n])가 공급될 때 제3 트랜지스터(T3)가 턴-온되어 제k 센싱 라인(RLk)와 제 2노드(N2)가 전기적으로 접속된다.
일 실시예에 따르면 센싱 제어 신호(SEN[n])는 스캔 신호(S[n])와 동시에 인가될 수 있다. 제1 센싱 기간 및 제2 센싱 기간 중 적어도 일부 기간 동안, 제2 트랜지스터(T2) 및 상기 제3 트랜지스터(T3)는 턴-온 상태를 유지할 수 있다. 제3 트랜지스터(T3)는 센싱 제어 신호(SEN[n])에 응답하여 제2 노드(N2) 및 제k 센싱 라인(RLk)을 연결할 수 있다. 이 경우, 센싱 신호가 제k 센싱 라인(RLk)에 제공될 수 있다. 여기서, 센싱 신호는 제2 노드(N2)에 인가되는 센싱 전압 및/또는 제2 노드(N2)로 공급되는 센싱 전류로 설정될 수 있다.
센싱 신호는 제k 센싱 라인(RLk)을 통해 데이터 구동부(300, 도 1 참조)에 제공될 수 있다.
센싱 기간에서, 제1 트랜지스터(T1)의 게이트-소스 전압에 따라 서브 화소(SPX)(또는, 발광 소자(LED))가 발광할 수 있다. 특히, 센싱 기간이 도 1에서 설명한 수직 블랭크 구간(VBP)에 대응하는 경우, 서브 화소(SPX)가 수직 블랭크 구간(VBP)에서 원하지 않는 휘도로 발광할 수 있다.
따라서, 표시 장치(10, 도 1 참조)는 제2 전원전압(VSS)을 가변시킴으로써, 예를 들어, 제2 전원전압(VSS)의 전압 레벨을 높임으로서, 서브 화소(SPX)의 발광을 억제할 수 있다. 다만, 이에 한정되는 것은 아니다.
한편, 본 발명의 실시예에서 서브 화소(SPX)는 도 2에 도시된 회로 구조에 한정되는 것은 아니다. 일례로, 도 2에서는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3) 각각이 N타입 트랜지스터로 도시되었지만, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 및 제3 트랜지스터(T3) 중 적어도 하나는 P타입 트랜지스터로 형성될 수 있다.
도 3은 센싱 기간 동안 화소, 데이터 구동부 및 글로벌 앰프 간의 동작을 설명하기 위한 도면이다. 이 때, 데이터 구동부(300)는 적어도 하나 이상의 소스 드라이버 IC(Intergrated Circuit; 미도시)를 포함할 수 있다. 도 3에서는 설명의 편의를 위해 소스 드라이버 IC가 하나인 것을 가정하고 설명한다.
도 3을 참조하면, 데이터 구동부(300)는 신호 출력부(310) 및 센싱부(320)를 포함할 수 있다. 이 때, 센싱부(320)는 복수의 센싱부(SU)를 지칭하기 위한 참조 번호이며, 이하, 센싱부(SU)로 지칭한다.
본 발명의 일 실시예에 따르면, 센싱부(SU)는 제1 센싱 기간 동안 버퍼 앰프들(BF)이 출력하는 제1 센싱 전압에 대응하여, 화소(PXL1, PXL2)로부터 제1 센싱 신호를 수신할 수 있다. 또한, 센싱부(SU)는 제2 센싱 기간 동안 글로벌 앰프(GA)가 출력하는 제2 센싱 전압에 대응하여, 화소(PXL1, PXL2)로부터 제2 센싱 신호를 수신할 수 있다. 제1 센싱 신호 및 제2 센싱 신호를 수신한 센싱부(SU)는 제1 센싱 신호 및 제2 센싱 신호의 차이값에 기초하여 보상 데이터(SD)를 생성할 수 있다. 이 때, 제1 센싱 기간 및 제2 센싱 기간은 화소(PXL1, PXL2)에 입력되는 센싱 전압의 상이함을 위한 구분일 뿐, 시간의 선후관계를 정의하는 것은 아니다. 즉, 제2 센싱 기간이 제1 센싱 기간보다 선행할 수 있다.
제1 화소(PXL1)는 제1 데이터 라인(DL1)에 연결되는 제1 서브 화소(SPX1), 제2 데이터 라인(DL2)에 연결되는 제2 서브 화소(SPX2) 및 제3 데이터 라인(DL3)에 연결되는 제3 서브 화소(SPX3)를 포함할 수 있다. 또한, 제2 화소(PXL2)는 제4 데이터 라인(DL4)에 연결되는 제1 서브 화소(SPX1), 제5 데이터 라인(DL5)에 연결되는 제2 서브 화소(SPX2) 및 제6 데이터 라인(DL6)에 연결되는 제3 서브 화소(SPX3)를 포함할 수 있다. 예를 들어, 제1 서브 화소(SPX1)는 적색광을 방출하는 적색 화소이고, 제2 서브 화소(SPX2)는 녹색광을 방출하는 녹색 화소이고, 제3 서브 화소(SPX3)은 청색광을 방출하는 청색 화소일 수 있다. 다만, 화소(PXL1, PXL2)의 구성은 이에 한정되는 것은 아니다. 예를 들어, 화소(PXL1, PXL2)는 백색광을 방출하는 서브 화소를 더 포함할 수 있다.
제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)는 복수의 센싱 라인들 중 하나의 센싱 라인에 접속될 수 있다. 일 실시예에 따르면, 제1 화소(PXL1)에 포함된 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)는 하나의 센싱 라인 즉, 제1 센싱 라인(RL1)에 연결되고, 제2 화소(PXL2)에 포함된 제1 서브 화소(SPX1), 제2 서브 화소(SPX2), 및 제3 서브 화소(SPX3)는 제2 센싱 라인(RL2)에 연결될 수 있다. 즉, 동일한 화소 (PXL1, PXL2)를 구성하는 복수의 서브 화소들(SPX1, SPX2. SPX3)이 서로 다른 센싱라인들(RL1, RL2)에 독립적으로 연결될 수 있다.
글로벌 앰프(GA)의 출력단은, 제1 데이터 라인(DL1)과 제1 스위치(SW1)를 통해 연결되고, 제2 데이터 라인(DL2)과 제2 스위치(SW2)를 통해 연결되고, 제3 데이터 라인(DL3)과 제3 스위치(SW3)를 통해 연결될 수 있다. 또한, 글로벌 앰프(GA)의 출력단은, 제4 데이터 라인(DL4)과 제1 스위치(SW1)를 통해 연결되고, 제5 데이터 라인(DL5)과 제2 스위치(SW2)를 통해 연결되고, 제6 데이터 라인(DL6)과 제3 스위치(SW3)를 통해 연결될 수 있다. 본 발명의 일 실시예에 따르면, 제1 서브 화소들(SPX1)에 연결된 제1 스위치들(SW1)은 동시에 개폐 동작이 수행되고, 제2 서브 화소들(SPX2)에 연결된 제2 스위치들(SW2)은 동시에 개폐 동작이 수행되고, 제3 서브 화소들(SPX3)에 연결된 제3 스위치들(SW3)은 동시에 개폐 동작이 수행될 수 있다.
센싱부(SU)는 제1 센싱 기간 동안 버퍼 앰프들(BF)이 출력하는 제1 센싱 전압에 대응하여, 화소(PXL1, PXL2)로부터 제1 센싱 신호를 수신할 수 있다. 이 때, 제1 스위치(SW1), 제2 스위치(SW2), 및 제3 스위치(SW3) 모두는, 제1 센싱 기간 동안, 턴-오프될 수 있다. 즉, 제1 센싱 기간 동안 제1 내지 제3 스위치(SW1, SW2, SW3) 모두는 개방 상태이므로, 글로벌 앰프(GA)로부터는 어떠한 신호도 수신받을 수 없다.
센싱부(SU)는 제2 센싱 기간 동안 글로벌 앰프(GA)가 출력하는 제2 센싱 전압에 대응하여, 화소(PXL1, PXL2)로부터 제2 센싱 신호를 수신할 수 있다.
본 발명의 일 실시예에 따르면, 동일한 화소행에 연결된 제1 서브 화소들(SPX1), 제2 서브 화소들(SPX2) 및 제3 서브 화소들(SPX3) 순으로 순차적으로 제2 센싱 신호를 수신할 수 있다.
예를 들어, 제2 센싱 기간 동안, 제1 스위치(SW1)가 턴-온(또는, 폐쇄 상태)되고, 제2 스위치(SW2) 및 제3 스위치(SW3)는 턴-오프(또는, 개방 상태)될 수 있다. 이 때, 제1 데이터 라인(DL1)에 연결된 제1 버퍼 앰프(BF)는 하이 임피던스(Hi-z) 상태이고, 제2 데이터 라인(DL2)에 연결된 제2 버퍼 앰프(BF) 및 제3 데이터 라인(DL3)에 연결된 제3 버퍼 앰프(BF)는 최저계조에 대응되는 데이터 전압(또는 블랙 데이터)을 출력할 수 있다. 제1 버퍼 앰프(BF)는 하이 임피던스(Hi-z) 상태인 바, 실질적으로 개방 상태이므로, 제1 데이터 라인(DL1)을 통해 글로벌 앰프(GA)로부터 출력된 제2 센싱 전압만이 입력될 수 있다.
다음으로, 제2 센싱 기간 동안, 제2 스위치(SW2)가 턴-온(또는 폐쇄 상태)되고, 제1 스위치(SW1) 및 제3 스위치(SW3)는 턴-오프(또는, 개방 상태)될 수 있다. 이 때, 제2 데이터 라인(DL2)에 연결된 제2 버퍼 앰프(BF)는 하이 임피던스(Hi-z) 상태이고, 제1 데이터 라인(DL1)에 연결된 제1 버퍼 앰프(BF) 및 제3 데이터 라인(DL3)에 연결된 제3 버퍼 앰프(BF)는 최저계조에 대응되는 데이터 전압(또는, 블랙 데이터)을 출력할 수 있다. 제2 버퍼 앰프(BF)는 하이 임피던스(Hi-z) 상태인 바, 실질적으로 개방 상태이므로, 제2 데이터 라인(DL2)을 통해 글로벌 앰프(GA)로부터 출력된 제2 센싱 전압만이 입력될 수 있다.
이 후, 제2 센싱 기간 동안, 제3 스위치(SW3)가 턴-온(또는, 폐쇄 상태)되고, 제1 스위치(SW1) 및 제2 스위치(SW2)는 턴-오프(또는, 개방 상태)될 수 있다. 제3 데이터 라인(DL3)에 연결된 제3 버퍼 앰프(BF)는 하이 임피던스(Hi-z) 상태이고, 제1 데이터 라인(DL1)에 연결된 제1 버퍼 앰프(BF) 및 제2 데이터 라인(DL2)에 연결된 제2 버퍼 앰프(BF)는 최저계조에 대응되는 데이터 전압(또는, 블랙 데이터)을 출력할 수 있다. 제3 버퍼 앰프(BF)는 하이 임피던스(Hi-z) 상태인 바, 실질적으로 개방 상태이므로, 제3 데이터 라인(DL3)을 통해 글로벌 앰프(GA)로부터 출력된 제2 센싱 전압만이 입력될 수 있다.
한편, 글로벌 앰프(GA)의 출력단에 연결되는 제1 전극 및 기준 전원(또는, 접지 전압)에 연결되는 전원 안정화 커패시터(C)를 더 포함할 수 있다. 전원 안정화 커패시터(C)는 글로벌 앰프(GA)의 출력단의 전압을 유지할 수 있다.
도 4는 본 발명의 일 실시예에 따른 도 3의 데이터 구동부의 신호 출력부를 구체적으로 나타낸 회로도이다.
도 4을 참조하면, 신호 출력부(310)는 쉬프트 레지스터부(311), 샘플링 래치부(312), 홀딩 래치부(313), 디코더(314) 및 버퍼 앰프부(BF)를 구비할 수 있다.
쉬프트 레지스터부(311)는 타이밍 제어부(400)로부터 출력된 소스 스타트 펄스(SSP) 및 소스 쉬프트 클럭(SSC)에 응답하여 순차적으로 m(m은 0 보다 큰 자연수)개의 샘플링 신호를 생성할 수 있다. 구체적으로, 쉬프트 레지스터부(311)는 소스 쉬프트 클럭(SSC)의 1주기 마다 소스 스타트 펄스(SSP)를 쉬프트 시키면서 순차적으로 m개의 샘플링 신호를 생성할 수 있다. 쉬프트 레지스터부(311)는 m개의 쉬프트 레지스터(3111 내지 311m)를 구현될 수 있다.
샘플링 래치부(312)는 쉬프트 레지스터부(311)로부터 순차적으로 공급되는 샘플링 신호에 응답하여 제2 데이터(DATA2)를 순차적으로 저장할 수 있다. 샘플링 래치부(312)는 m개의 제2 데이터(DATA2)를 저장하기 위한 m개의 샘플링 래치(3121 내지 312m)로 구현될 수 있다.
홀딩 래치부(313)는 타이밍 제어부(400)로부터 출력된 소스 출력 인에이블(SOE) 신호에 응답하여 샘플링 래치부(312)로부터 공급되는 제2 데이터(DATA2)를 저장할 수 있다. 홀딩 래치부(313)는 자신에게 저장된 제2 데이터(DATA2)를 디코더(314)로 공급할 수 있다. 홀딩 래치부(313)는 m개의 홀딩 래치(3131 내지 313m)로 구현될 수 있다.
디코더(314)는 홀딩 래치부(313)로부터 출력된 제2 데이터(DATA2)를 아날로그 신호로 변환하고, 변환된 아날로그 신호를 데이터 신호로서 버퍼 앰프부(BF)로 출력할 수 있다. 디코더(314)는 최소 계조 감마 전압(VGAL) 및 최대 계조 감마 전압(VGAH)으로부터 홀딩 래치부(313)로부터 출력된 제2 데이터(DATA2)에 기초하여 복수의 계조 전압들을 선택할 수 있다. 디코더(314)는 m개의 디지털-아날로그 컨버터들(digital-analog converters; 3141 내지 314m)을 구비할 수 있다. 즉, 디코더(314)는 각 채널마다 배치되는 디지털-아날로그 컨버터들(3141 내지 314m)을 이용하여 m개의 데이터 신호들을 생성하고, 생성된 데이터 신호들을 버퍼 앰프(BF)로 공급할 수 있다.
버퍼 앰프부(BF)는 디코더(314)로부터 공급되는 m개의 데이터 신호들을 m개의 데이터 라인(DL1 내지 DLm)으로 공급할 수 있다. 버퍼 앰프부(BF)는 m개의 버퍼 앰프들(BF1 내지 BFm)로 구현될 수 있다.
도 5는 본 발명의 일 실시예에 따른 도 3의 센싱부를 나타내는 회로도이다. 도 6a는 제1 센싱 기간에 센싱 커패시터에 저장된 센싱 신호의 전압값을 나타내는 파형도이다. 도 6b는 제2 센싱 기간에 센싱 커패시터에 저장된 센싱 신호의 전압값을 나타내는 파형도이다. 도 5에는 제k 센싱 라인(RLk)을 통해 화소(PXL)에 연결되어, 화소(PXL)의 특성을 센싱하는 데이터 구동부(300)의 일부를 중심으로, 간략하게 도시되었다.
도 1, 도 2, 도 4 및 도 5를 참조하면, 화소(PXL)는 도 2를 참조하여 설명한 서브 화소(SPX)와 실질적으로 동일하고, 도 4를 참조하여 설명한 버퍼 앰프부(BF)와 실질적으로 동일하므로, 중복되는 설명은 반복하지 않기로 한다.
본 발명의 일 실시예에 따르면, 버퍼 앰프부(BF)는, 서브 화소(SPX)의 특성 정보를 센싱하는 센싱 기간 중 제1 센싱 기간에서, 데이터 라인(DL)을 통해 서브 화소(SPX)들로 제1 센싱 전압을 제공하고, 센싱부(SU)는 센싱 라인(RL)을 통해 서브 화소(SPX)들 중 적어도 하나의 화소로부터 제1 센싱 전압에 대응되는 제1 센싱 신호를 수신할 수 있다.
또한, 글로벌 앰프(GA)는, 제2 센싱 기간에서, 데이터 라인(DL)을 통해 서브 화소(SPX)들로 제2 센싱 전압을 제공하고, 센싱부(SU)는 센싱 라인(RL)을 통해 서브 화소(SPX)들 중 적어도 하나의 화소로부터 제2 센싱 전압에 대응되는 제2 센싱 신호를 수신할 수 있다.
데이터 구동부(300)는 버퍼 앰프부(BF) 및 센싱부(SU)를 포함할 수 있다.
버퍼 앰프부(BF)는 디코더(314)의 디지털 아날로그 컨버터(3141 내지 314m; 도 4 참조)로부터 프레임 데이터(또는, 제2 데이터(DATA2))에 포함된 데이터값(또는, 계조 데이터)에 대응하는 데이터 전압을 수신할 수 있다. 버퍼 앰프부(BF)는 데이터 전압을 제k 데이터 라인(DLk)에 제공할 수 있다.
센싱부(SU)는 센싱 커패시터(CSEN), 제1 커패시터(C1), 제2 커패시터(C2), 초기화 스위치(SW_VINIT), 샘플링 스위치(SW_SPL), 공유 스위치(SW_SHARE), 리셋 스위치(SW_RST), 출력 스위치(SW_CH), 및 보상 데이터 산출부(SDG)를 포함할 수 있다.
초기화 스위치(SW_VINIT)는 초기화 전압(VINIT)이 인가되는 전원 라인 및 제k 센싱 라인(RLk) 사이에 연결될 수 있다. 여기서, 초기화 전압(VINIT)은 별도의 전원 공급부로부터 제공되며, 발광 소자(LED)의 동작점보다 낮은 전압 레벨을 가질 수 있다. 초기화 스위치(SW_VINIT)가 턴-온되는 경우 제k 센싱 라인(RLk)에 초기화 전압(VINIT)이 인가되고, 또한, 서브 화소(SPX)의 제3 트랜지스터(T3)가 턴-온되는 경우, 서브 화소(SPX)의 제2 노드(N2)에 초기화 전압(VINIT)이 인가될 수 있다. 초기화 전압(VINIT)은 발광 소자(LED)의 동작점보다 낮은 전압 레벨을 가지므로, 제1 트랜지스터(T1)가 턴-온되더라도 발광 소자(LED)는 발광하지 않을 수 있다.
센싱 커패시터(CSEN)는 제k 센싱 라인(RLk) 및 기준 전원 사이에 연결될 수 있다. 기준 전원은 접지 전압을 가질 수 있으나, 이에 한정되는 것은 아니다. 초기화 스위치(SW_VINIT)가 턴-오프되고 서브 화소(SPX)의 제3 트랜지스터(T3)가 턴-온되는 경우, 센싱 커패시터(CSEN)는 제2 노드(N2)를 통해 제공되는 전류에 의해 충전될 수 있다. 즉, 센싱 커패시터(CSEN)에는 제2 노드(N2)를 통해 제공되는 서브 화소(SPX)의 특성 정보가 저장될 수 있다.
도 6a를 참조하면, 제1 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(Vsen1; 또는 제1 센싱 신호의 전압)은, 제1 센싱 전압(V1)에서 제1 트랜지스터(T1; 또는, 구동 트랜지스터)의 문턱 전압(ΔVth) 및 버퍼 앰프부(BF)의 전압 편차(ΔVdv)를 뺀 값일 수 있다. 이 때, 버퍼 앰프부(BF)의 전압 편차(ΔVdv)는 복수의 버퍼 앰프들(BF1 내지 BFm)의 스펙상 차이로 인해 발생하는 전압의 편차를 의미할 수 있다. 예를 들어, 복수의 버퍼 앰프들(BF1 내지 BFm)은, 제조시 공정상의 이유로 이득(Gain)에서 차이가 존재할 수 있고, 이로 인해 버퍼 앰프들(BF1 내지 BFm)의 출력 전압은 증가하거나 감소할 수 있다.
한편, 도 6b를 참조하면, 제2 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(Vsen2; 또는 제2 센싱 신호의 전압)은, 제2 센싱 전압(V2)에서 제1 트랜지스터(T1; 또는, 구동 트랜지스터)의 문턱 전압(ΔVth)을 뺀 값일 수 있다. 하나의 글로벌 앰프(GA)를 통해 동일한 레벨을 갖는 제2 센싱 전압을 복수의 서브 화소(SPX)들에 공급하는 경우, 복수의 버퍼 앰프들(BF1 내지 BFm)을 통해 제1 센싱 전압을 공급하는 경우와 달리 전압의 편차가 발생하지 않을 수 있다.
제1 센싱 전압(V1)은 제2 센싱 전압(V2)과 동일한 값을 가질 수 있다. 예를 들어, 버퍼 앰프부(BF)와 글로벌 앰프(GA)는 도 4에 도시된 동일한 디코더(314)에서 출력된 동일한 아날로그 신호를 수신할 수 있다.
제1 센싱 전압(V1)과 제2 센싱 전압(V2)의 크기가 동일한 경우, 제2 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(또는 제2 센싱 신호의 전압)은 제1 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(또는 제1 센싱 신호의 전압)보다 클 수 있다.
샘플링 스위치(SW_SPL)는 제k 센싱 라인(RLk) 및 제3 노드(N3) 사이에 연결될 수 있다. 제1 커패시터(C1)는 제3 노드(N3) 및 기준 전원 사이에 연결될 수 있다. 샘플링 스위치(SW_SPL)가 턴-온되는 동안, 제1 커패시터(C1)는 센싱 커패시터(CSEN)에 저장된 서브 화소(SPX)(또는, 제1 트랜지스터(T1))의 특성 정보를 샘플링 할 수 있다. 즉, 데이터 구동부(300)는 샘플링 스위치(SW_SPL) 및 제1 커패시터(C1)를 통해 센싱 신호를 샘플링할 수 있다.
공유 스위치(SW_SHARE)는 제3 노드(N3) 및 제4 노드(N4) 사이에 연결되며, 리셋 스위치(SW_RST)는 제4 노드(N4) 및 기준 전원 사이에 연결되고, 제2 커패시터(C2)는 제4 노드(N4) 및 기준 전원 사이에 연결될 수 있다. 공유 스위치(SW_SHARE)가 턴-온되며, 제1 커패시터(C1) 및 제2 커패시터(C2)가 전하를 공유하면, 제4 노드(N4)의 노드 전압(및 제3 노드(N3)의 노드 전압)이 변동될 수 있다. 공유 스위치(SW_SHARE) 및 리셋 스위치(SW_RST)의 동작에 따라, 공유 스위치(SW_SHARE), 리셋 스위치(SW_RST), 및 제2 커패시터(C2)는 버퍼로서 기능할 수 있다. 여기서, 제1 커패시터(C1) 및 제2 커패시터(C2)의 정전용량 비율에 따라 다르나, 버퍼의 게인은 N(단, N은 1 보다 큰 정수)일 수 있다. 즉, 공유 스위치(SW_SHARE), 리셋 스위치(SW_RST), 및 제2 커패시터(C2)는 제3 노드(N3)의 노드 전압을 증폭시킬 수 있다.
보상 데이터 산출부(SDG)는 제4 노드(N4) 및 출력 스위치(SW_CH)사이에 연결되며, 제1 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(또는 제1 센싱 신호의 전압)을 수신하고, 제2 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(또는 제2 센싱 신호의 전압)을 수신할 수 있다. 보상 데이터 산출부(SDG)는 수신된 제1 센싱 신호의 전압과 제2 센싱 신호의 전압의 차이값을 산출할 수 있다.
출력 스위치(SW_CH)는 보상 데이터 산출부(SDG)의 출력단 및 아날로그 디지털 컨버터(ADC) 사이에 연결되며, 보상 데이터 산출부(SDG)의 출력단을 아날로그 디지털 컨버터(ADC)의 입력단에 연결할 수 있다. 이 경우, 제1 센싱 신호의 전압과 제2 센싱 신호의 전압의 차이값이 아날로그 디지털 컨버터(ADC)에 인가될 수 있다.
도시되지 않았으나, 아날로그 디지털 컨버터(ADC)의 입력단 및 기준 전원 사이에 연결되어 아날로그 디지털 컨버터(ADC)에 제공되는 제4 노드(N4)의 노드 전압을 유지하는 커패시터와, 아날로그 디지털 컨버터(ADC)의 입력단(또는, 상기 커패시터)를 초기화하는 초기화 회로(예를 들어, 커패시터 초기화 전원 및 이를 아날로그 디지털 컨버터(ADC)의 입력단에 연결하는 스위치)를 더 포함할 수도 있다.
아날로그 디지털 컨버터(ADC)는 입력단에 제공되는 전압을 데이터값(예를 들어, 디지털 코드)으로 변환할 수 있다. 즉, 데이터 구동부(300)는 아날로그 디지털 컨버터(ADC)를 통해 샘플링된 센싱 신호를 아날로그 형태에서 디지털 형태로 변환할 수 있다. 디지털 형태의 센싱 신호(또는, 보상 데이터(SD))는 타이밍 제어부(400)에 제공될 수 있다.
한편, 도 5에서 센싱부(SU)은 커패시터들(CSEN, C1, C2) 및 스위치들(SW_VINIT, SW_SPL, SW_SHARE, SW_RST, SW_CH)를 포함하여 구성되는 것으로 도시되어 있으나, 이는 예시적인 것으로 이에 한정되는 것은 아니다. 예를 들어, 센싱부(SU)은 서브 화소(SPX)의 제2 노드의 노드 전압(또는, 이에 대응하는 전류)를 검출할 수 있다면, 센싱부(SU)로서 다양한 회로(예를 들어, 증폭기를 이용하여 센싱 전류를 센싱 전압으로 변환하고, 변환된 센싱 전압을 샘플링 및 홀딩하는 센싱 회로)가 적용될 수 있다.
본 발명의 실시예에 따르면, 하나의 글로벌 앰프(GA)를 이용하여, 표시부(100)에 포함된 복수의 화소들(PXL)의 문턱 전압(ΔVth)에 관한 정보만을 산출할 수 있으므로, 복수의 화소들(PXL)의 문턱 전압(ΔVth)에 관한 정보와 데이터 구동부(300)의 버퍼 앰프들(BF)의 전압 편차(ΔVdv)에 관한 정보를 독립적으로 관리할 수 있다. 따라서, 복수의 화소들(PXL)의 문턱 전압(ΔVth)에 대한 보상 및 데이터 구동부(300)의 버퍼 앰프들(BF)의 전압 편차(ΔVdv)에 대한 보상을 각각 수행할 수 있다. 이로 인해, 센싱 채널간 편차를 감소시킬 수 있으므로, 표시 장치(10)에 대한 보다 정확한 보상을 수행할 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타낸 순서도이다. 도 8은 본 발명의 일 실시예에 따른 타이밍 제어부의 인터페이스 신호를 나타내는 신호도이다.
우선, 도 1 및 도 8을 참조하면, 타이밍 제어부(400)는 클럭 임베디드 데이터를 데이터 구동부(300)에 제공할 수 있다. 타이밍 제어부(400)는 직렬 인터페이스(또는, 고속 직렬 인터페이스)를 이용하여 클럭 임베디드 데이터를 패킷 형태로 데이터 구동부(300)에 전송할 수 있다.
타이밍 제어부(400)는 수직 동기신호(Vsync)의 주기에 대응하여 프레임을 전환할 수 있다. 이 때, "H"는 1 수평 기간의 시작점이고, "HBP"는 1 수평 기간의 종점을 의미한다. "Pixel Data"는 표시 기간에서, 제2 데이터(DATA2)에 관한 정보를 포함하며, "Frame Protocol"은 센싱 기간에서, 버퍼 앰프(BF)를 이용하여 센싱을 수행할지, 또는 글로벌 앰프(GA)를 이용하여 센싱을 수행할지 여부를 결정하는 정보를 포함할 수 있다. "H Protocol"은 표시 장치(10)가 표시 모드로 동작할지 센싱 모드로 동작할지 여부에 대한 정보를 포함할 수 있다.
클럭 트레이닝 기간 동안 타이밍 제어부(400)는 프레임 데이터에 클럭 트레이닝 신호(또는, 클럭 트레이닝 패턴)을 삽입하여 클럭 임베디드 데이터를 생성할 수 있다.
센싱 기간은 인접한 표시 기간들(예를 들어, 다른 프레임 구간) 사이의 수직 블랭크 구간(또는, 수직 동기 신호의 로우 레벨 구간)일 수 있다. 센싱 기간 동안, 데이터 구동부(300)는 화소(PXL)로부터 센싱 신호(예를 들어, 구동 트랜지스터의 이동도, 또는 이에 관한 신호)를 수신할 수 있다. 다른 예로, 센싱 기간은 표시 장치(10)가 파워-오프되기 직전의 구간이며, 데이터 구동부(300)는 화소(PXL)를 포함하는 화소들로부터 센싱 신호들(예를 들어, 화소들 각각의 구동 트랜지스터의 문턱 전압)을 화소행 단위로 순차적으로 수신할 수 있다.
이하, 설명의 편의를 위해 도 1 내지 도 7을 참조하여, 인접한 표시 기간들(예를 들어, 다른 프레임 구간) 사이의 수직 블랭크 구간(또는, 수직 동기 신호의 로우 레벨 구간)에 센싱 모드가 수행되는 것을 가정하고 설명한다.
데이터 라인들(DL) 및 센싱 라인들(SSL)과 연결되는 복수의 화소들(PXL)을 포함하는 표시부(100)를 포함하는 표시 장치(10)의 구동 방법은, 먼저, 데이터 구동부(300)에서 복수의 버퍼 앰프들(BF)에 의해 제1 센싱 기간 동안 데이터 라인들(DL)로 제1 센싱 전압(V1)을 공급한다(S10).
제1 화소(PXL1)는 제1 데이터 라인(DL1)에 연결되는 제1 서브 화소(SPX1), 제2 데이터 라인(DL2)에 연결되는 제2 서브 화소(SPX2) 및 제3 데이터 라인(DL3)에 연결되는 제3 서브 화소(SPX3)를 포함할 수 있다.
제1 서브 화소(SPX1), 제2 서브 화소(SPX2) 및 제3 서브 화소(SPX3)는 복수의 센싱 라인들 중 하나의 센싱 라인에 접속될 수 있다.
글로벌 앰프(GA)의 출력단은, 제1 데이터 라인(DL1)과 제1 스위치(SW1)를 통해 연결되고, 제2 데이터 라인(DL2)과 제2 스위치(SW2)를 통해 연결되고, 제3 데이터 라인(DL3)과 제3 스위치(SW3)를 통해 연결될 수 있다.
제1 센싱 기간 동안 범퍼 앰프(BF)로부터 데이터 전압(Vdata)으로서, 제1 센싱 전압(V1)이 출력될 수 있다. 제1 센싱 기간에, 제2 트랜지스터(T2)는 스캔 신호(S[n])에 응답하여 턴-온되고, 제3 트랜지스터(T3)는 센싱 제어 신호(SEN[n])에 응답하여 턴-온될 수 있다. 이 때, 제1 센싱 기간에서, 화소(PXL)의 제1 트랜지스터(T1)의 게이트-소스 전압에 따라 화소(PXL)(또는, 발광 소자(LED))가 발광할 수 있다. 특히, 센싱 기간이 도 1에서 설명한 수직 블랭크 구간(VBP)에 대응하는 경우, 화소(PXL)가 수직 블랭크 구간(VBP)에서 원하지 않는 휘도로 발광할 수 있다.
따라서, 표시 장치(10)는 제1 센싱 기간 동안 제2 전원전압(VSS)을 가변시킴으로써, 예를 들어, 제2 전원전압(VSS)의 전압 레벨을 높임으로서, 화소(PXL)의 발광을 억제할 수 있다.
이 후, 데이터 구동부(300)에서 센싱부(SU)에 의해 제1 센싱 기간 동안 센싱 라인들(SSL)을 통해 화소들(PXL)로부터 제1 센싱 신호를 수신한다(S20).
센싱부(SU)는 제1 센싱 기간 동안 버퍼 앰프들(BF)이 출력하는 제1 센싱 전압(V1)에 대응하여, 화소(PXL1, PXL2)로부터 제1 센싱 신호를 수신할 수 있다. 이 때, 제1 스위치(SW1), 제2 스위치(SW2), 및 제3 스위치(SW3) 모두는, 제1 센싱 기간 동안, 턴-오프될 수 있다. 즉, 제1 센싱 기간 동안 제1 내지 제3 스위치(SW1, SW2, SW3) 모두는 개방 상태이므로, 글로벌 앰프(GA)로부터는 어떠한 신호도 수신받을 수 없다.
다음으로, 글로벌 앰프(GA)에서 제1 센싱 기간과 다른 제2 센싱 기간 동안 데이터 라인들(DL)로 제2 센싱 전압(V2)을 공급한다(S30).
도 3을 참조하면, 제2 센싱 기간 동안 글로벌 앰프(GA)로부터 데이터 전압(Vdata)으로서, 제2 센싱 전압(V2)이 출력될 수 있다. 제2 센싱 기간에, 제2 트랜지스터(T2)는 스캔 신호(S[n])에 응답하여 턴-온되고, 제3 트랜지스터(T3)는 센싱 제어 신호(SEN[n])에 응답하여 턴-온될 수 있다. 이 때, 표시 장치(10)는 제2 센싱 기간 동안 제2 전원전압(VSS)을 가변시킴으로써, 예를 들어, 제2 전원전압(VSS)의 전압 레벨을 높임으로서, 화소(PXL)의 발광을 억제할 수 있다.
제2 센싱 전압(V2)을 공급하는 단계는, 제2 센싱 기간 동안, 제1 스위치(SW1)가 턴-온되고, 제2 스위치(SW2) 및 상기 제3 스위치(SW3)는 턴-오프되고, 제1 데이터 라인(DL1)에 연결된 제1 버퍼 앰프(BF1)는 하이 임피던스(Hi-z) 상태이고, 제2 데이터 라인(DL2)에 연결된 제2 버퍼 앰프(BF2) 및 제3 데이터 라인(DL3)에 연결된 제3 버퍼 앰프(BF3)를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계, 제2 센싱 기간 동안, 제2 스위치(SW2)가 턴-온되고, 제1 스위치(SW1) 및 제3 스위치(SW3)는 턴-오프되고, 제2 버퍼 앰프(BF2)는 하이 임피던스(Hi-z) 상태이고, 제1 버퍼 앰프(BF1) 및 제3 버퍼 앰프(BF3)를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계, 및 제2 센싱 기간 동안, 제3 스위치(SW3)가 턴-온되고, 제1 스위치(SW1) 및 제2 스위치(SW2)는 턴-오프되고, 제3 버퍼 앰프(BF3)는 하이 임피던스(Hi-z) 상태이고, 제1 버퍼 앰프(BF1) 및 제2 버퍼 앰프(BF2)를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계를 포함할 수 있다.
이 후, 데이터 구동부(300)에서 센싱부(SU)에 의해 제2 센싱 기간 동안 센싱 라인들(DL)을 통해 화소들(PXL)로부터 제2 센싱 전압(V2)에 대응하는 제2 센싱 신호를 수신한다(S40). 센싱부(SU)는 제2 센싱 기간 동안 글로벌 앰프(GA)가 출력하는 제2 센싱 전압(V2)에 대응하여, 화소(PXL1, PXL2)로부터 제2 센싱 신호를 수신할 수 있다.
이 때, 제1 센싱 기간 및 제2 센싱 기간은 화소(PXL1, PXL2)에 입력되는 센싱 전압의 상이함을 위한 구분일 뿐, 시간의 선후관계를 정의하는 것은 아니다. 즉, 제2 센싱 기간이 제1 센싱 기간보다 선행할 수 있다.
다음으로, 데이터 구동부(300)에서 센싱부(SU)에 의해 제1 센싱 신호 및 제2 센싱 신호의 차이값에 기초하여 보상 데이터를 생성한다(S50).
센싱부(SU)의 센싱 커패시터(CSEN)는 제1 센싱기간 동안, 제1 센싱 전압(V1)에 대응하는 제1 센싱 신호의 전압을 저장하고, 제2 센싱 기간 동안, 제2 센싱 전압(V2)에 대응하는 제2 센싱 신호의 전압을 저장할 수 있다.
제1 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(Vsen1; 또는 제1 센싱 신호의 전압)은, 제1 센싱 전압(V1)에서 제1 트랜지스터(T1; 또는, 구동 트랜지스터)의 문턱 전압(ΔVth) 및 버퍼 앰프부(BF)의 전압 편차(ΔVdv)를 뺀 값일 수 있다.
제2 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(Vsen2; 또는 제2 센싱 신호의 전압)은, 제2 센싱 전압(V2)에서 제1 트랜지스터(T1; 또는, 구동 트랜지스터)의 문턱 전압(ΔVth)을 뺀 값일 수 있다.
이 때, 제1 센싱 전압(V1)은 제2 센싱 전압(V2)과 동일한 값을 가질 수 있다. 예를 들어, 버퍼 앰프부(BF)와 글로벌 앰프(GA)는 도 4에 도시된 동일한 디코더(314)에서 출력된 동일한 아날로그 신호를 수신할 수 있다.
제1 센싱 전압(V1)과 제2 센싱 전압(V2)의 크기가 동일한 경우, 제2 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(또는 제2 센싱 신호의 전압)은 제1 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(또는 제1 센싱 신호의 전압)보다 클 수 있다.
보상 데이터 산출부(SDG)는 제4 노드(N4) 및 출력 스위치(SW_CH)사이에 연결되며, 제1 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(또는 제1 센싱 신호의 전압)을 수신하고, 제2 센싱 기간에서, 센싱 커패시터(CSEN)의 양단에 저장된 전압(또는 제2 센싱 신호의 전압)을 수신할 수 있다. 보상 데이터 산출부(SDG)는 수신된 제1 센싱 신호의 전압과 제2 센싱 신호의 전압의 차이값을 산출할 수 있다.
아날로그 디지털 컨버터(ADC)는 제1 센싱 신호의 전압과 제2 센싱 신호의 전압의 차이값을 데이터값(예를 들어, 디지털 코드)으로 변환할 수 있다. 즉, 데이터 구동부(300)는 아날로그 디지털 컨버터(ADC)를 통해 샘플링된 센싱 신호를 아날로그 형태에서 디지털 형태로 변환할 수 있다. 디지털 형태의 센싱 신호(또는, 보상 데이터(SD))는 타이밍 제어부(400)에 제공될 수 있다.
타이밍 제어부(400)는 데이터 구동부(300)로부터 외부 보상 동작에 따른 보상 데이터(SD)를 제공받을 수 있다. 타이밍 제어부(400)는 보상 데이터(SD)를 기초로 입력 제1 데이터(DATA1)를 보정하여 화소들(PXL) 간 구동 트랜지스터의 열화 편차를 보상하거나, 또는 화소들(PXL) 간 유기발광다이오드의 열화 편차를 보상할 수 있다. 타이밍 제어부(400)는 영상 표시를 위한 표시 기간에서 보정된 제2 데이터(DATA2)를 데이터 구동부(300)에 전송할 수 있다.
본 발명의 실시예에 따르면, 하나의 글로벌 앰프(GA)를 이용하여, 표시부(100)에 포함된 복수의 화소들(PXL)의 문턱 전압(ΔVth)에 관한 정보만을 산출할 수 있으므로, 복수의 화소들(PXL)의 문턱 전압(ΔVth)에 관한 정보와 데이터 구동부(300)의 버퍼 앰프들(BF)의 전압 편차(ΔVdv)에 관한 정보를 독립적으로 관리할 수 있다. 따라서, 복수의 화소들(PXL)의 문턱 전압(ΔVth)에 대한 보상 및 데이터 구동부(300)의 버퍼 앰프들(BF)의 전압 편차(ΔVdv)에 대한 보상을 각각 수행할 수 있다. 이로 인해, 센싱 채널간 편차를 감소시킬 수 있으므로, 표시 장치(10)에 대한 보다 정확한 보상을 수행할 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10: 표시 장치
100: 표시부
200: 스캔 구동부
300: 데이터 구동부
310: 신호 출력부
320: 센싱부
400: 타이밍 제어부
GA: 글로벌 앰프

Claims (20)

  1. 데이터 라인들 및 센싱 라인들과 연결되는 복수의 화소들을 포함하는 표시부;
    제1 센싱 기간 동안 상기 데이터 라인들로 제1 센싱 전압을 공급하는 복수의 버퍼 앰프들 및 상기 제1 센싱 기간 동안 상기 센싱 라인들을 통해 상기 화소들로부터 제1 센싱 신호를 수신하는 센싱부를 포함하는 데이터 구동부; 및
    상기 제1 센싱 기간과 다른 제2 센싱 기간 동안 상기 데이터 라인들로 제2 센싱 전압을 공급하는 하나의 글로벌 앰프를 포함하되,
    상기 센싱부는, 상기 제2 센싱 기간 동안 상기 센싱 라인들을 통해 상기 화소들로부터 상기 제2 센싱 전압에 대응하는 제2 센싱 신호를 수신하고, 상기 제1 센싱 신호 및 상기 제2 센싱 신호의 차이값에 기초하여 보상 데이터를 생성하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제2 센싱 전압은 상기 제1 센싱 전압과 동일한 값을 가지는 표시 장치.
  3. 제2 항에 있어서,
    상기 제2 센싱 신호는 상기 제1 센싱 신호보다 더 큰 값을 가지는 표시 장치.
  4. 제3 항에 있어서,
    상기 제1 센싱 신호는 상기 제1 센싱 전압에서 상기 화소들 각각에 포함된 구동 트랜지스터의 문턱 전압 및 상기 버퍼 앰프들의 전압 편차를 뺀 값이고, 상기 제2 센싱 신호는 상기 제2 센싱 전압에서 상기 구동 트랜지스터의 문턱 전압을 뺀 값인 표시 장치.
  5. 제1 항에 있어서,
    상기 화소들 각각은, 상기 데이터 라인들 중, 제1 데이터 라인에 연결되는 제1 서브 화소, 제2 데이터 라인에 연결되는 제2 서브 화소 및 제3 데이터 라인에 연결되는 제3 서브 화소를 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 서브 화소, 상기 제2 서브 화소 및 상기 제3 서브 화소는 상기 센싱 라인들 중 하나의 센싱 라인에 접속되는 표시 장치.
  7. 제5 항에 있어서,
    상기 글로벌 앰프의 출력단은, 상기 제1 데이터 라인과 제1 스위치를 통해 연결되고, 상기 제2 데이터 라인과 제2 스위치를 통해 연결되고, 상기 제3 데이터 라인과 제3 스위치를 통해 연결되는 표시 장치.
  8. 제7 항에 있어서,
    상기 제1 스위치, 상기 제2 스위치, 및 상기 제3 스위치 각각은, 상기 제1 센싱 기간 동안, 개방 상태인 표시 장치.
  9. 제7 항에 있어서,
    상기 제2 센싱 기간 동안, 상기 제1 스위치가 폐쇄 상태인 경우, 상기 제2 스위치 및 상기 제3 스위치는 개방 상태이고, 상기 제1 데이터 라인에 연결된 제1 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제2 데이터 라인에 연결된 제2 버퍼 앰프 및 상기 제3 데이터 라인에 연결된 제3 버퍼 앰프는 최저계조에 대응되는 데이터 전압을 출력하고,
    상기 제2 센싱 기간 동안, 상기 제2 스위치가 폐쇄 상태인 경우, 상기 제1 스위치 및 상기 제3 스위치는 개방 상태이고, 상기 제2 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제1 버퍼 앰프 및 상기 제3 버퍼 앰프는 최저계조에 대응되는 데이터 전압을 출력하며,
    상기 제2 센싱 기간 동안, 상기 제3 스위치가 폐쇄 상태인 경우, 상기 제1 스위치 및 상기 제2 스위치는 개방 상태이고, 상기 제3 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제1 버퍼 앰프 및 상기 제2 버퍼 앰프는 최저계조에 대응되는 데이터 전압을 출력하는 표시 장치.
  10. 제1 항에 있어서,
    외부로부터 제1 영상 데이터를 수신하고, 상기 제1 영상 데이터와 상기 보상 데이터를 합산하여 제2 영상 데이터를 상기 데이터 구동부에 공급하는 타이밍 제어부를 더 포함하는 표시 장치.
  11. 제10 항에 있어서,
    상기 센싱부의 출력 단자와 상기 타이밍 제어부 사이에 접속되고, 상기 센싱 전압을 아날로그 형태에서 디지털 형태로 변환하는 아날로그-디지털 컨버터를 더 포함하는 표시 장치.
  12. 제1 항에 있어서,
    상기 표시부는 스캔 라인들, 센싱 제어라인들, 제1 전원 라인, 및 제2 전원 라인을 더 포함하고,
    상기 화소들 각각은,
    상기 제1 전원 라인에 연결되는 제1 전극, 제1 노드에 연결되는 게이트 전극, 및 제2 노드에 연결되는 제2 전극을 포함하는 제1 트랜지스터;
    상기 데이터 라인에 연결되는 제1 전극, 상기 제1 노드에 연결되는 제2 전극, 및 상기 스캔 라인에 연결되는 게이트 전극을 포함하는 제2 트랜지스터;
    상기 제2 노드에 연결되는 제1 전극, 상기 센싱 라인에 연결되는 제2 전극, 및 상기 센싱 제어 라인에 연결되는 게이트 전극을 포함하는 제3 트랜지스터;
    상기 제1 노드 및 상기 제2 노드 사이에 연결되는 스토리지 커패시터; 및
    상기 제2 노드 및 상기 제2 전원 라인 사이에 연결되는 발광 소자를 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 센싱 기간 및 상기 제2 센싱 기간 중 적어도 일부 기간 동안, 상기 제1 트랜지스터 및 상기 제3 트랜지스터는 턴-온되는 표시 장치.
  14. 제12 항에 있어서,
    상기 센싱부는, 초기화 전원 및 상기 센싱 라인 사이에 연결된 초기화 스위치; 및
    상기 센싱 라인 및 기준 전원 사이에 연결된 센싱 커패시터를 더 포함하고,
    상기 초기화 스위치가 오픈 상태이고, 상기 제3 트랜지스터가 턴-온되는 경우, 상기 센싱 커패시터는 상기 제2 노드를 통해 제공되는 전류에 의해 충전되는 표시 장치.
  15. 제1 항에 있어서,
    상기 글로벌 앰프의 출력단에 연결되는 제1 전극 및 기준 전원에 연결되는 전원 안정화 커패시터를 더 포함하는 표시 장치.
  16. 데이터 라인들 및 센싱 라인들과 연결되는 복수의 화소들을 포함하는 표시부를 포함하는 표시 장치에서,
    데이터 구동부에서 복수의 버퍼 앰프들에 의해 제1 센싱 기간 동안 상기 데이터 라인들로 제1 센싱 전압을 공급하는 단계;
    상기 데이터 구동부에서 센싱부에 의해 상기 제1 센싱 기간 동안 상기 센싱 라인들을 통해 상기 화소들로부터 제1 센싱 신호를 수신하는 단계;
    글로벌 앰프에서 상기 제1 센싱 기간과 다른 제2 센싱 기간 동안 상기 데이터 라인들로 제2 센싱 전압을 공급하는 단계;
    상기 데이터 구동부에서 상기 센싱부에 의해 상기 제2 센싱 기간 동안 상기 센싱 라인들을 통해 상기 화소들로부터 상기 제2 센싱 전압에 대응하는 제2 센싱 신호를 수신하는 단계; 및
    상기 데이터 구동부에서 상기 센싱부에 의해 상기 제1 센싱 신호 및 상기 제2 센싱 신호의 차이값에 기초하여 보상 데이터를 생성하는 단계를 포함하는 표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 제2 센싱 전압은 상기 제1 센싱 전압과 동일한 값을 가지고, 상기 제2 센싱 신호는 상기 제1 센싱 신호보다 더 큰 값을 가지는 표시 장치의 구동 방법.
  18. 제16 항에 있어서,
    상기 화소들 각각은, 상기 데이터 라인들 중, 제1 데이터 라인에 연결되는 제1 서브 화소, 제2 데이터 라인에 연결되는 제2 서브 화소 및 제3 데이터 라인에 연결되는 제3 서브 화소를 포함하고,
    상기 글로벌 앰프의 출력단은, 상기 제1 데이터 라인과 제1 스위치를 통해 연결되고, 상기 제2 데이터 라인과 제2 스위치를 통해 연결되고, 상기 제3 데이터 라인과 제3 스위치를 통해 연결되는 표시 장치의 구동 방법.
  19. 제18 항에 있어서,
    상기 글로벌 앰프의 출력단은, 상기 제1 데이터 라인과 제1 스위치를 통해 연결되고, 상기 제2 데이터 라인과 제2 스위치를 통해 연결되고, 상기 제3 데이터 라인과 제3 스위치를 통해 연결되는 표시 장치의 구동 방법.
  20. 제18 항에 있어서,
    상기 제2 센싱 전압을 공급하는 단계는,
    상기 제2 센싱 기간 동안, 상기 제1 스위치가 턴-온되고, 상기 제2 스위치 및 상기 제3 스위치는 턴-오프되고, 상기 제1 데이터 라인에 연결된 제1 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제2 데이터 라인에 연결된 제2 버퍼 앰프 및 상기 제3 데이터 라인에 연결된 제3 버퍼 앰프를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계;
    상기 제2 센싱 기간 동안, 상기 제2 스위치가 턴-온되고, 상기 제1 스위치 및 상기 제3 스위치는 턴-오프되고, 상기 제2 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제1 버퍼 앰프 및 상기 제3 버퍼 앰프를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계; 및
    상기 제2 센싱 기간 동안, 상기 제3 스위치가 턴-온되고, 상기 제1 스위치 및 상기 제2 스위치는 턴-오프되고, 상기 제3 버퍼 앰프는 하이 임피던스(Hi-z) 상태이고, 상기 제1 버퍼 앰프 및 상기 제2 버퍼 앰프를 통해 최저계조에 대응되는 데이터 전압을 출력하는 단계;를 포함하는 표시 장치의 구동 방법.
KR1020200088420A 2020-07-16 2020-07-16 표시 장치 및 이의 구동 방법 KR20220010649A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200088420A KR20220010649A (ko) 2020-07-16 2020-07-16 표시 장치 및 이의 구동 방법
US17/185,155 US11514864B2 (en) 2020-07-16 2021-02-25 Display device and driving method thereof
CN202110367362.4A CN114023246A (zh) 2020-07-16 2021-04-06 显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200088420A KR20220010649A (ko) 2020-07-16 2020-07-16 표시 장치 및 이의 구동 방법

Publications (1)

Publication Number Publication Date
KR20220010649A true KR20220010649A (ko) 2022-01-26

Family

ID=79293504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200088420A KR20220010649A (ko) 2020-07-16 2020-07-16 표시 장치 및 이의 구동 방법

Country Status (3)

Country Link
US (1) US11514864B2 (ko)
KR (1) KR20220010649A (ko)
CN (1) CN114023246A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220082559A (ko) * 2020-12-10 2022-06-17 엘지디스플레이 주식회사 표시 장치, 데이터 구동 회로 및 표시 장치 구동 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734366A (en) * 1993-12-09 1998-03-31 Sharp Kabushiki Kaisha Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
US8194006B2 (en) * 2004-08-23 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method of the same, and electronic device comprising monitoring elements
US7956833B2 (en) * 2006-06-16 2011-06-07 Seiko Epson Corporation Display driver, electro-optical device, and electronic instrument
KR102059806B1 (ko) 2013-11-18 2020-02-12 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동방법
KR102250844B1 (ko) * 2014-06-09 2021-05-13 삼성디스플레이 주식회사 유기전계발광 표시장치
KR102459703B1 (ko) * 2014-12-29 2022-10-27 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
US10388223B2 (en) * 2016-06-30 2019-08-20 Apple Inc. System and method for voltage and current sensing for compensation in an electronic display via analog front end
KR102636683B1 (ko) * 2016-12-30 2024-02-14 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR20180085204A (ko) * 2017-01-18 2018-07-26 대구한의대학교산학협력단 대황 및 감초 추출물을 유효성분으로 포함하는 간 질환 또는 비만 예방 및 치료용 조성물
KR102388981B1 (ko) * 2017-03-24 2022-04-22 삼성전자주식회사 디스플레이 및 디스플레이를 포함하는 전자 장치
KR102546312B1 (ko) * 2018-09-28 2023-06-22 엘지디스플레이 주식회사 전류 센싱 장치와 그를 포함한 유기발광 표시장치

Also Published As

Publication number Publication date
US20220020334A1 (en) 2022-01-20
US11514864B2 (en) 2022-11-29
CN114023246A (zh) 2022-02-08

Similar Documents

Publication Publication Date Title
JP6606580B2 (ja) 有機発光表示装置とその劣化センシング方法
US10541286B2 (en) Organic light emitting display device
KR101997875B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR102603596B1 (ko) 유기발광 표시장치와 그의 열화 센싱 방법
KR102312350B1 (ko) 전계 발광 표시장치 및 그 구동방법
KR101056258B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
US9135887B2 (en) Display device and driving method of the same
US11361710B2 (en) Pixel circuit with a time-shared signal line, a pixel compensation method, and a display apparatus
US20190012948A1 (en) Pixel circuit, and display device and driving method therefor
TWI389080B (zh) 顯示驅動裝置及顯示裝置
KR102543039B1 (ko) 유기발광 표시장치와 그의 암점 처리방법
KR20180057752A (ko) 표시 장치
KR102660305B1 (ko) 표시 장치
KR102191976B1 (ko) 유기 발광 다이오드 표시 장치의 데이터 보상 방법 및 장치
KR102478669B1 (ko) 유기전계발광표시장치 및 이의 구동방법
US11881178B2 (en) Light emitting display device and method of driving same
KR20140069671A (ko) 화소 및 이를 포함하는 표시 장치, 및 그 구동 방법
KR102042531B1 (ko) 유기 발광 다이오드 표시 장치 및 그 구동 방법
KR101581593B1 (ko) 유기발광 표시장치의 열화 센싱 방법
KR102614069B1 (ko) 센싱 회로, 센싱 회로를 포함한 유기발광 표시장치, 및 유기발광 표시장치의 센싱 방법
US11676534B2 (en) Light emitting display device and method for driving ihe same
KR102389198B1 (ko) 전계 발광 표시 장치와 그 센싱 방법
KR20220010649A (ko) 표시 장치 및 이의 구동 방법
KR20150033903A (ko) Oled 표시 장치 및 그의 구동 방법
JP2008134442A (ja) アクティブマトリックス型表示装置及び表示方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal