KR20220006161A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20220006161A
KR20220006161A KR1020200083672A KR20200083672A KR20220006161A KR 20220006161 A KR20220006161 A KR 20220006161A KR 1020200083672 A KR1020200083672 A KR 1020200083672A KR 20200083672 A KR20200083672 A KR 20200083672A KR 20220006161 A KR20220006161 A KR 20220006161A
Authority
KR
South Korea
Prior art keywords
layer
auxiliary wiring
insulating layer
disposed
pixel
Prior art date
Application number
KR1020200083672A
Other languages
English (en)
Inventor
원병희
박준형
신재민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200083672A priority Critical patent/KR20220006161A/ko
Priority to US17/202,810 priority patent/US11605686B2/en
Priority to CN202110760541.4A priority patent/CN113903780A/zh
Publication of KR20220006161A publication Critical patent/KR20220006161A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H01L27/3258—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H01L27/3246—
    • H01L27/3276—
    • H01L51/0097—
    • H01L51/5246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 고해상도를 가지며 화소의 개구율을 증가시킬 수 있고, 그 형태가 변형될 수 있는 표시 장치를 위하여, 베이스부 및 상기 베이스부로부터 서로 다른 방향을 향해 연장된 복수의 연결부들을 포함하는 기판; 상기 베이스부 상에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로; 상기 화소회로 상의 유기절연층; 상기 유기절연층 상에 배치되되, 상기 화소회로와 전기적으로 연결되는 화소전극; 상기 유기절연층 상에 배치된 제1보조배선층; 상기 화소전극과 중첩하는 대향전극; 및 상기 화소전극과 상기 대향전극 사이의 발광층;을 포함하며, 상기 유기절연층은 제1오목부를 포함하되, 상기 제1보조배선층은 상기 제1오목부를 정의하는 상기 유기절연층의 측면보다 상기 제1보조배선층의 폭 방향을 따라 돌출된 제1팁을 갖는, 표시 장치를 제공한다.

Description

표시 장치{Display apparatus}
본 발명은 표시 장치에 관한 것으로서, 더 상세하게는 고해상도의 구현 및 화소의 개구율 확보가 가능한 표시 장치에 관한 것이다.
전기적 신호를 시각적으로 표시하는 표시 장치가 발전함에 따라, 박형화, 경량화, 저소비 전력화 등의 우수한 특성을 지닌 다양한 표시 장치가 소개되고 있다. 최근에는, 접거나 롤(Roll) 형상으로 말 수 있는 플렉서블한 표시 장치들이 연구 및 개발되고 있으며, 더 나아가 다양한 형태로의 변화가 가능한 스트레처블(stretchable) 표시 장치에 대한 연구개발이 활발히 진행되고 있다.
본 발명은 그 형태가 변형될 수 있는 표시 장치로서 고해상도를 가지며 화소의 개구율을 증가시킨 표시 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 베이스부 및 상기 베이스부로부터 서로 다른 방향을 향해 연장된 복수의 연결부들을 포함하는 기판; 상기 베이스부 상에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로; 상기 화소회로 상의 유기절연층; 상기 유기절연층 상에 배치되되, 상기 화소회로와 전기적으로 연결되는 화소전극; 상기 유기절연층 상에 배치된 제1보조배선층; 상기 화소전극과 중첩하는 대향전극; 및 상기 화소전극과 상기 대향전극 사이의 발광층;을 포함하며, 상기 유기절연층은 제1오목부를 포함하되, 상기 제1보조배선층은 상기 제1오목부를 정의하는 상기 유기절연층의 측면보다 상기 제1보조배선층의 폭 방향을 따라 돌출된 제1팁을 갖는, 표시 장치이 제공된다.
본 실시예에 따르면, 상기 제1보조배선층은 상기 화소전극과 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 제1보조배선층은 평면 상에서 상기 화소전극을 전체적으로 둘러싸도록 연속적으로 형성될 수 있다.
본 실시예에 따르면, 상기 대향전극은 상기 제1보조배선층의 일부분과 접촉할 수 있다.
본 실시예에 따르면, 상기 화소전극 상에 배치되며, 상기 화소전극과 중첩하는 개구를 포함하는 화소정의막;을 더 포함하며, 상기 화소정의막은 상기 제1보조배선층의 상기 일부분을 노출하도록 상기 제1보조배선층을 부분적으로 커버할 수 있다.
본 실시예에 따르면, 상기 대향전극과 상기 제1보조배선층의 일부분의 접촉영역은 상기 제1팁의 상부에 배치될 수 있다.
본 실시예에 따르면, 상기 기판 상에 배치되는 공통전원배선;을 더 포함하며,상기 제1보조배선층은 상기 공통전원배선과 전기적으로 연결될 수 있다.
본 실시예에 따르면, 상기 공통전원배선은 상기 베이스부 상에 위치하는 제1부분; 및 상기 제1부분으로부터 상기 복수의 연결부들 중 적어도 어느 하나의 연결부 를 향해 연장되는 제2부분을 포함할 수 있다.
본 실시예에 따르면, 상기 대향전극은 상기 제1팁에 의해 분리된 부분들을 포함할 수 있다.
본 실시예에 따르면, 상기 화소전극과 상기 대향전극 사이에 개재되는 적어도 하나의 기능층;을 더 포함하며, 상기 적어도 하나의 기능층은 상기 제1팁에 의해 분리된 부분들을 포함할 수 있다.
본 실시예에 따르면, 상기 유기절연층과 상기 화소전극 사이에 배치되는 무기절연층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 무기절연층은, 상기 제1오목부를 정의하는 상기 유기절연층의 측면보다 상기 제1보조배선층의 폭 방향을 따라 돌출되고 상기 제1팁의 아래에 배치된 부분을 포함할 수 있다.
본 실시예에 따르면, 상기 대향전극을 커버하며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비한 봉지층;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제1보조배선층과 이격된 제2보조배선층을 더 포함할 수 있다.
본 실시예에 따르면, 상기 제2보조배선층은 상기 화소전극 및 상기 제1보조배선과 동일한 물질을 포함할 수 있다.
본 실시예에 따르면, 상기 유기절연층은 상기 제1오목부와 반대 방향의 제2오목부를 더 포함할 수 있다.
본 실시예에 따르면, 상기 제2보조배선층은, 상기 제1보조배선층의 상기 제1팁과 대향하고 상기 제2오목부를 정의하는 상기 유기절연층의 측면보다 상기 돌출된 제2팁을 구비할 수 있다.
본 실시예에 따르면, 상기 제2보조배선층 상부에 배치되되, 평면 상에서 상기 베이스부를 전체적으로 둘러싸는 스페이서;를 더 포함할 수 있다.
본 실시예에 따르면, 상기 대향전극을 커버하며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비한 봉지층;을 더 포함할 수 있다.
본 실시예에 따르면, 상기 적어도 하나의 유기봉지층의 일부는 상기 제1오목부 내에 배치될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 청구범위 및 도면으로부터 명확해질 것이다.
이러한 일반적이고 구체적인 측면이 시스템, 방법, 컴퓨터 프로그램, 또는 어떠한 시스템, 방법, 컴퓨터 프로그램의 조합을 사용하여 실시될 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 고해상도를 가지며 화소의 개구율을 증가시킬 수 있고, 그 형태가 변형될 수 있는 표시 장치를 구현할 수 있다. 또한, 일부 패터닝이 용이한 표시 장치를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이다.
도 2는 도 1의 일부분을 확대하여 개략적으로 도시한 평면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치 중 기본 유닛 상의 구조를 개략적으로 도시한 평면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 어느 하나의 화소회로의 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치 중 일부 층들을 발췌하여 개략적으로 도시한 평면도이다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 표시 장치의 단면도로서, 도 5의 VI-VI'선에 따른 단면에 해당한다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 표시 장치의 단면도로서, 도 5의 VII-VII'선에 따른 단면에 해당한다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치 중 기본 유닛 상의 일부 층들을 발췌하여 개략적으로 도시한 평면도이다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 단면도로서, 도 8의 IX-IX'선에 따른 단면에 해당한다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 단면도로서, 도 8의 X-X'선에 따른 단면에 해당한다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
본 명세서에서 “A 및/또는 B”은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, “A 및 B 중 적어도 하나”는 A이거나, B이거나, A와 B인 경우를 나타낸다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시하는 평면도이고, 도 2는 도 1의 일부분을 확대하여 개략적으로 도시한 평면도이다.
도 1 및 도 2를 참조하면, 표시 장치(1)는 기판(100) 및 기판(100) 상에 배치되는 표시유닛(200)을 포함할 수 있다.
기판(100)은 유리, 금속 또는 유기물과 같이 다양한 소재를 포함할 수 있다. 일 실시예로서, 기판(100)은 플렉서블 소재를 포함할 수 있다. 예컨대, 기판(100)은 초박형 플렉서블 유리(예컨대, 수십~수백㎛의 두께) 또는 고분자 수지를 포함할 수 있다. 기판(100)이 고분자 수지를 포함하는 경우, 기판(100)은 폴리이미드(polyimide: PI)를 포함할 수 있다. 또는, 기판(100)은 폴리에테르술폰(PES, polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenene napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 또는/및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP) 등을 포함할 수 있다.
표시 장치(1)는 서로 이격된 복수의 베이스부(BS)들, 복수의 베이스부(BS)들을 연결하는 복수의 연결부(CN)들, 및 복수의 연결부(CN)들 사이에 위치하며 기판(100)을 관통하는 복수의 이격 영역(V)들을 포함할 수 있다.
복수의 베이스부(BS)들은 서로 이격되어 배치될 수 있다. 예를 들어, 복수의 베이스부(BS)들은 제1방향(x) 및 제1방향(x)과 상이한 제2방향(y)을 따라 반복 배치된 평면 격자 패턴을 이룰 수 있다. 일 실시예로, 제1방향(x)과 제2방향(y)은 서로 직교하는 방향일 수 있다. 다른 실시예로, 제1방향(x)과 제2방향(y)은 둔각 또는 예각을 이룰 수 있다.
표시유닛(200)은 복수의 베이스부(BS)들 상에 배치되며, 표시유닛(200)의 발광요소에 의해 가시광 대역의 빛이 방출되며, 발광요소에서 방출된 빛은 평면 상에서 소정의 면적을 갖는 발광영역을 통해 제공될 수 있다. 상기 발광영역은 화소로 정의될 수 있다. 일 예로, 각각의 베이스부(BS) 상에는 적색의 화소, 녹색의 화소, 및/또는 청색의 화소가 배치될 수 있다.
복수의 연결부(CN)들은 이웃하는 베이스부(BS)들을 서로 연결할 수 있다. 예컨대, 각각의 베이스부(BS)는 4개의 연결부(CN)들이 연결될 수 있다. 하나의 베이스부(BS)에 연결된 4개의 연결부(CN)들은 서로 다른 방향으로 연장되며, 각각의 연결부(CN)는 전술한 하나의 베이스부(BS)와 인접하게 배치된 다른 베이스부(BS)와 연결될 수 있다. 예컨대, 하나의 베이스부(BS)는 전술한 하나의 베이스부(BS)를 둘러싸는 방향으로 배치된 4개의 베이스부(BS)들과 4개의 연결부(CN) 각각을 통해 연결될 수 있다.
복수의 베이스부(BS)들과 복수의 연결부(CN)들은 동일한 재질로 연속하여 이루어질 수 있다. 즉, 복수의 베이스부(BS)들과 복수의 연결부(CN)들은 일체적으로 형성될 수 있다.
이하에서는, 설명의 편의를 위하여, 하나의 베이스부(BS) 및 이와 연결된 연결부(CN)들을 하나의 기본 유닛(basic unit, U)이라 하고, 이를 이용하여 표시 장치(1)의 구조를 보다 상세히 설명하기로 한다. 기본 유닛(U)은 제1방향 및 제2방향을 따라 반복적으로 배치될 수 있으며, 표시 장치(1)는 반복 배치된 기본 유닛(U)들이 서로 연결되어 형성된 것으로 이해할 수 있다. 서로 인접한 두 개의 기본 유닛(U)들은 서로 대칭일 수 있다. 예컨대, 도 1에서 좌우방향으로 인접한 두 개의 기본 유닛(U)들은 이들 사이에 위치하며 y방향과 나란한 대칭축을 기준으로 좌우 대칭일 수 있다. 유사하게, 도 1에서 상하방향으로 인접한 두 개의 기본 유닛(U)들은 이들 사이에 위치하며 x방향과 나란한 대칭축을 기준으로 상하 대칭일 수 있다.
복수의 기본 유닛(U)들 중 서로 인접한 기본 유닛(U)들, 예컨대 도 1에 도시된 네 개의 기본 유닛(U)들은 그들 사이에 폐곡선(CL)을 형성하는데, 폐곡선(CL)은 빈 공간인 이격 영역(V)을 정의할 수 있다. 예컨대, 이격 영역(V)은 복수의 베이스부(BS)들의 에지들 및 복수의 연결부(CN)들의 에지들로 이루어진 폐곡선(CL)으로 정의될 수 있다.
각 이격 영역(V)은 각각 기판(100)의 상면과 하면을 관통할 수 있다. 각각의 이격 영역(V)은 복수의 베이스부(BS)들 간에 이격 영역을 제공하며, 표시 장치(1)의 무게를 감소시키고, 표시 장치(1)의 유연성을 향상시킬 수 있다. 또한, 표시 장치(1)에 대한 외력(휘거나, 구부리거나, 당기거나, 압축하는 등의 힘)이 가해지는 경우 이격 영역(V)들의 형상이 변화함으로써, 표시 장치(1)의 변형 시의 응력 발생을 용이하게 감소시켜, 표시 장치(1)의 비정상적 변형을 방지하고 내구성을 향상할 수 있다. 이를 통하여 표시 장치(10) 사용시 사용자의 편의성을 향상할 수 있고, 표시 장치(1)를 웨어러블(wearable) 장치에 용이하게 적용할 수 있다.
이격 영역(V)은 기판(100)의 일 영역을 식각 등의 방법으로 제거하여 형성된 것일 수 있고, 또 다른 예로서 기판(100)의 제조 시 이격 영역(V)을 구비하도록 형성된 것일 수 있다. 기판(100)의 구성요소에 이격 영역(V)이 형성되는 과정의 예는 다양할 수 있고, 그 제조 방법에 제한은 없다.
하나의 기본 유닛(U)에 구비된 베이스부(BS)의 에지 및 각 연결부(CN)의 에지 사이의 각도(θ)는 예각일 수 있으며, 외력, 예컨대 표시 장치(1)를 잡아당기는 힘이 작용하는 경우, 도 2에 도시된 바와 같이 베이스부(BS)의 에지 및 각 연결부(CN)의 에지 사이의 각도(θ', θ'> θ)는 증가할 수 있고 이격 영역(V')의 면적 또는 형상이 변경될 수 있으며, 베이스부(BS)의 위치도 변경될 수 있다. 도 2는 표시 장치(1)가 제1방향(x) 및 제2방향(y)으로 연신된 것을 나타낸 평면도로서, 전술한 힘이 작용하는 경우 전술한 각도(θ')의 변경 그리고 이격 영역(V')의 면적 증가 및/또는 형상 변형을 통해, 각각의 베이스부(BS)는 소정의 각도로 회전할 수 있다. 베이스부(BS) 각각의 회전에 의해 베이스부(BS) 간의 간격, 예컨대 제1간격(d1') 및 제2간격(d2')은 위치 별로 달라질 수 있다.
표시 장치(1)를 잡아당기는 힘이 작용하는 경우, 응력(stress)은 베이스부(BS)의 에지와 연결된 연결부(CN)에 집중될 수 있는바, 표시 장치(1)의 손상을 방지하기 위하여 이격 영역(V)을 정의하는 폐곡선(CL)은 곡선을 포함할 수 있다.
상기한 내용과 유사하게, 예컨대 표시 장치(1)를 압축시키는 힘이 작용하는 경우, 베이스부(BS)의 에지 및 각 연결부(CN)의 에지 사이의 각도(θ)는 감소할 수 있고 이격 영역(V)의 면적 또는 형상이 변경될 수 있으며, 베이스부(BS)의 위치도 변경될 수 있다. 이와 같이 표시 장치(1)에 연신 및 수축 특성을 부여할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치 중 기본 유닛 상의 구조를 개략적으로 도시한 평면도이다.
도 3을 참조하면, 각 베이스부(BS) 상에는 발광요소 및 발광요소와 연결되는 화소회로가 배치될 수 있고, 발광요소에 의해 방출된 가시광 대역의 빛이 제공되는 발광영역이 위치할 수 있다. 상기 발광영역은 화소(PX)로 정의될 수 있고, 화소(PX)는 적색광을 방출하는 적색의 서브화소(Pr), 녹색광을 방출하는 녹색의 서브화소(Pg), 및 청색광을 방출하는 청색의 서브화소(Pb)를 포함할 수 있다.
일 예로, 각각의 베이스부(BS) 상에는 적색의 서브화소(Pr), 녹색의 서브화소(Pg), 또는 청색의 서브화소(Pb)가 배치될 수 있다. 다른 예로, 각각의 베이스부(BS) 상에는 적색의 서브화소(Pr), 녹색의 서브화소(Pg), 및 청색의 서브화소(Pb) 모두가 배치될 수 있다. 이하에서는 설명의 편의를 위해, 하나의 베이스부(BS)에 적색의 서브화소(Pr), 녹색의 서브화소(Pg), 및 청색의 서브화소(Pb) 모두가 배치되는 경우에 대해 설명한다.
적색의 서브화소(Pr), 녹색의 서브화소(Pr), 및 청색의 서브화소(Pr)는 일 방향을 따라 상호 이격되어 배치될 수 있다. 예컨대, 적색의 서브화소(Pr), 녹색의 서브화소(Pr), 및 청색의 서브화소(Pr)는 제1방향(x)을 따라 상호 이격되도록 배치될 수 있으며, 일 예로 이웃하는 서브화소들 사이의 거리(예컨대, 제1방향(x)을 따르는 최단 거리)는 실질적으로 동일할 수 있다. 즉, 적색의 서브화소(Pr)와 청색의 서브화소(Pb) 사이의 제1거리(dt1)는 청색의 서브화소(Pb)와 녹색의 서브화소(Pg) 사이의 제2거리(dt2)와 실질적으로 동일할 수 있다. 다른 예로, 제1거리(dt1)와 제2거리(dt2)는 서로 상이할 수 있다.
도 3에서는 서브화소들이 스트라이프(stripe) 타입으로 배치된 것을 도시하나, 이에 제한되지 않으며, s-스트라이프(s-stripe) 타입 또는 펜타일(pentile) 타입 등 다양한 타입으로 배치될 수 있다.
베이스부(BS) 상에는 보조배선층(AW)이 배치될 수 있다. 보조배선층(AW)은 각 베이스부(BS)의 에지를 따라 배치될 수 있다. 보조배선층(AW)은 평면 상에서 화소(PX)를 전체적으로 둘러싸도록 연속적으로 형성될 수 있다. 보조배선층(AW)의 구조 및 기능에 대해서, 이하 도 5 내지 도 10을 참조하여 상세히 설명하도록 한다.
한편, 도 4 내지 도 10에서는 설명의 편의를 위해 특별히 구별이 필요한 경우를 제외하고는, 화소와 서브화소를 구별하지 않고 화소로 지칭하도록 한다.
도 4는 본 발명의 일 실시예에 따른 표시 장치의 어느 하나의 화소회로의 등가회로도이다.
도 4를 참조하면, 표시 장치(1)는 화소(PX, 도 3)들 각각에 대응되는 화소회로(PC) 및 화소회로(PC)와 연결된 발광요소로서의 발광다이오드(LED)를 포함할 수 있다. 발광다이오드(LED)는 화소회로(PC)를 통해 구동 전류를 전달받아 발광할 수 있고, 예컨대 적색, 녹색, 또는 청색의 광을 방출할 수 있다.
발광다이오드(LED)는 유기발광다이오드(Organic Light Emitting Diode, OLED), 무기발광다이오드(Inorganic Light Emitting Diode), 또는 양자점 발광다이오드(Quantum Dot Light Emitting Diode)를 포함할 수 있으며, 이하에서는 설명의 편의를 위하여 각 화소의 발광다이오드(LED)가 유기발광다이오드(OLED)를 포함하는 것으로 설명한다.
화소회로(PC)는 복수의 박막트랜지스터들 및 스토리지 커패시터(storage capacitor)를 포함할 수 있다. 일 실시예에 따르면, 도 4에 도시된 바와 같이 화소회로(PC)는 제1박막트랜지스터(T1), 제2박막트랜지스터(T2) 및 스토리지 커패시터(Cap)를 포함할 수 있다. 일 예로, 제1박막트랜지스터(T1)는 구동 박막트랜지스터(driving TFT)이며, 제2박막트랜지스터(T2)는 스위칭 박막트랜지스터(switching TFT)일 수 있다. 제2박막트랜지스터(T2)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)을 통해 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)을 통해 입력된 데이터 신호(Dm)를 제1박막트랜지스터(T1)로 전달할 수 있다.
스토리지 커패시터(Cap)는 제2박막트랜지스터(T2) 및 구동전압선(PL)에 연결되며, 구동전압선(PL)에 인가되는 제1전압(ELVDD)과 제2박막트랜지스터(T2)에 인가되는 제2전압의 차이에 해당하는 전압을 저장할 수 있다.
제1박막트랜지스터(T1)는 구동전압선(PL)과 스토리지 커패시터(Cap)에 연결되며, 스토리지 커패시터(Cap)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)로 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)의 대향전극은 공통전압(ELVSS)에 연결되어 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출함으로써 화상을 표시할 수 있다.
도 4에서는 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우를 설명하였으나, 본 발명은 이에 한정되지 않는다. 예컨대, 화소회로(PC)는 3개 이상의 박막트랜지스터 및/또는 2개 이상의 스토리지 커패시터를 포함할 수 있다. 일 실시예로, 화소회로(PC)는 7개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함할 수도 있다. 박막트랜지스터 및 스토리지 커패시터의 개수는 화소회로(PC)의 디자인에 따라 다양하게 변경될 수 있다. 다만, 이하 설명의 편의를 위해, 화소회로(PC)가 2개의 박막트랜지스터 및 1개의 스토리지 커패시터를 포함하는 경우에 대해 설명하도록 한다.
도 5는 본 발명의 일 실시예에 따른 표시 장치 중 일부 층들을 발췌하여 개략적으로 도시한 평면도이다.
도 5를 참조하면, 기판(100) 상에는 공통전원배선(WL), 화소전극(221), 보조배선층(AW), 제1기능층(222a) 및 제2기능층(222c)이 배치될 수 있다.
공통전원배선(WL)은 베이스부(BS) 및 연결부(CN) 상에 위치하며, 공통전압(ELVSS, 도 4)을 제공할 수 있다. 공통전원배선(WL)은 베이스부(BS) 상에 위치하는 제1부분(WL1) 및 제1부분(WL1)으로부터 복수의 연결부(CN)들 중 적어도 어느 하나의 연결부(CN)를 향해 연장되는 제2부분(WL2)을 포함할 수 있다. 제1부분(WL1)과 제2부분(WL2)은 동일한 층에 일체(一體)로 형성될 수 있다.
화소전극(221)은 기판(100)의 베이스부(BS) 상에 배치될 수 있다. 하나의 화소전극(221)은 하나의 화소(PX)에 대응될 수 있다. 화소전극(221)은 이하 도 6a를 참조하여 설명하는 바와 같이, 발광다이오드(LED)의 일부일 수 있다. 화소전극(221)은 공통전원배선(WL) 상부에 배치될 수 있고, 공통전원배선(WL)의 일부와 중첩될 수 있다.
화소전극(221)은 연결배선(CE)을 통해 제1박막트랜지스터(T1)와 전기적으로 연결되어, 구동 전류를 인가 받을 수 있다. 일 예로, 연결배선(CE)은 공통전원배선(WL)과 동일한 물질을 포함하며, 동일한 층에 형성될 수 있다.
화소전극(221)들의 평면 상의 면적들은 서로 상이할 수 있다. 일 예로, 청색의 광을 방출하는 화소(PX)에 대응하는 화소전극(221)은 적색 또는 녹색의 광을 방출하는 화소(PX)에 대응하는 화소전극(221)보다 그 면적이 클 수 있다. 그러나, 동일한 색의 광을 방출하는 화소(PX)들 각각에 대응하는 화소전극(221)들은 그 면적이 서로 동일할 수 있다.
보조배선층(AW)은 기판(100)의 베이스부(BS) 상에 배치될 수 있다. 보조배선층(AW)은 베이스부(BS)의 에지를 따라 배치되고, 평면 상에서 화소전극(221)을 전체적으로 둘러싸도록 연속적으로 형성될 수 있다. 도 5에서는 보조배선층(AW)에 의해 3개의 화소전극(221)이 둘러싸이는 것을 도시하나, 이에 제한되지 않는다. 베이스부(BS) 상에 배치되는 화소들의 개수에 따라, 1개, 2개, 또는 4개 이상의 화소전극(221)이 보조배선층(AW)에 의해 둘러싸일 수 있다. 보조배선층(AW)은 화소전극(221)과 동일한 층에 형성될 수 있고, 동일한 물질을 포함할 수 있다.
보조배선층(AW)은 베이스부(BS)의 내측을 향하는 내측 에지(AW-IE) 및 내측 에지(AW-IE)의 반대측 에지인 외측 에지(AW-OE)를 포함할 수 있다. 일 실시예에서, 보조배선층(AW)은 이하 도 6a 및 도 6b를 참조하여 설명하는 바와 같이, 보조배선층(AW)의 폭 방향을 따라 베이스부(BS)의 외측을 향해 돌출된 팁(PT, 도 6a 및 도 6b)을 포함하며, 상기 팁(PT)은 외측 에지(AW-OE)를 따라 전체적으로 형성될 수 있다.
보조배선층(AW)의 일부분은 컨택홀(AWCNT)을 통해 공통전원배선(WL)과 전기적으로 연결될 수 있다. 도 5에서는 컨택홀(AWCNT)이 4개인 것을 도시하나, 이에 제한되지 않는다.
제1기능층(222a) 및 제2기능층(222c)은 화소전극(221) 상부에 배치되는 중간층(222)의 일부로서, 각 화소(PX)마다 배치되는 발광층(222b)과 달리, 복수의 화소(PX)들을 커버하도록 일체로 형성될 수 있다. 예컨대, 제1기능층(222a) 및 제2기능층(222c)은 각각 적색, 청색, 및 녹색의 서브화소(Pr, Pg, Pb, 도 3)을 커버하도록 일체로 형성될 수 있다. 제1기능층(222a) 및 제2기능층(222c)은 베이스부(BS) 상의 대부분의 영역 및 연결부(CN) 상의 일부 영역에 걸쳐 일체로 형성될 수 있다.
제1기능층(222a) 및 제2기능층(222c)은 베이스부(BS)의 일부 영역에는 배치되지 않을 수 있다. 일 예로, 제1기능층(222a) 및 제2기능층(222c)은 화소전극(221)들은 전체적으로 커버하되, 화소전극(221)이 배치되지 않는 베이스부(BS)의 적어도 일부 영역을 노출하도록 베이스부(BS) 상에 부분적으로 배치될 수 있다. 예컨대, 상기 일부 영역은 베이스부(BS)의 에지들 중 적어도 어느 하나의 에지와 인접한 영역일 수 있다. 이는, 제1기능층(222a) 및 제2기능층(222c) 상부에 배치되는 대향전극(223, 도 6a)이 보조배선층(AW)과 접촉하기 위함이며, 이하 도 7a 및 도 7b를 참조하여 자세히 설명하도록 한다.
비교예로서, 대향전극이 공통전압을 인가 받기 위하여 별도의 컨택홀을 통해 공통전원배선과 연결될 수 있다. 별도의 컨택홀이 배치되는 영역에는 화소가 배치될 수 없고, 이로 인해 화소의 개구율 손실(loss)이 발생할 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 베이스부(BS)의 에지를 따라 위치하는 보조배선층(AW)을 통해 대향전극(223)이 공통전원배선(WL)과 전기적으로 연결되므로, 별도의 컨택홀을 베이스부(BS) 상에 배치할 필요가 없다. 이를 통해, 화소전극(221)이 배치되는 영역을 늘릴 수 있고, 이에 따라 화소(PX)의 개구율을 증가시킬 수 있다. 또한, 별도의 컨택홀을 형성하기 위한 패터닝 공정이 불필요하며, 제1기능층(222a) 및 제2기능층(222c)의 패터닝이 보다 용이할 수 있다.
도 6a 및 도 6b는 본 발명의 실시예들에 따른 표시 장치의 단면도로서, 도 5의 VI-VI'선에 따른 단면에 해당한다.
우선 도 6a를 참조하면, 기판(100)의 베이스부(BS) 상에는 화소회로(PC) 및 화소회로(PC)와 전기적으로 연결된 발광다이오드(LED)가 배치될 수 있다. 화소회로(PC)는 도 4를 참조하여 설명한 바와 같이, 박막트랜지스터(TFT) 및 스토리지 커패시터(Cap)를 포함할 수 있다.
버퍼층(201)은 기판(100)과 화소회로(PC) 사이에 배치되며, 불순물이 박막트랜지스터(TFT)로 침투하는 것을 방지할 수 있다. 버퍼층(201)은 실리콘나이트라이드, 실리콘옥시나이트라이드 및 실리콘옥사이드와 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
박막트랜지스터(TFT)는 반도체층(Act), 반도체층(Act)의 채널영역에 중첩하는 게이트전극(GE), 반도체층(Act)의 소스영역 및 드레인영역에 각각 연결된 소스전극(SE) 및 드레인전극(DE)을 포함할 수 있다. 도 6a는 게이트전극(GE)이 게이트절연층(203)을 사이에 두고 반도체층(Act) 상에 배치된 탑 게이트 타입(top gate type)을 도시하였으나, 다른 실시예에 따르면 박막트랜지스터(TFT)는 바텀 게이트 타입(bottom gate type)일 수 있다.
반도체층(Act)은 폴리실리콘을 포함할 수 있다. 일부 실시예에서, 반도체층(Act)은 비정질 실리콘(amorphous SL-1icon)을 포함할 수 있다. 일부 실시예에서, 반도체층(Act)은 인듐(In), 갈륨(Ga), 스태늄(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(G), 크로뮴(Cr), 티타늄(Ti) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 반도체층(Act)은 채널영역과 불순물이 도핑된 소스 영역 및 드레인 영역을 포함할 수 있다.
게이트전극(GE)은 저저항 금속 물질을 포함할 수 있다. 게이트전극(GE)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
반도체층(Act)과 게이트전극(GE) 사이의 게이트절연층(203)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 알루미늄옥사이드, 티타늄옥사이드, 탄탈륨옥사이드, 하프늄옥사이드와 같은 무기 절연물을 포함할 수 있다. 게이트절연층(203)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
소스전극(SE) 및 드레인전극(DE)은 동일한 층, 예컨대 제2층간절연층(207) 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 소스전극(SE) 및 드레인전극(DE)은 전도성이 좋은 재료를 포함할 수 있다. 소스전극(S) 및/또는 드레인전극(D)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 니켈(Ni), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다. 예컨대, 소스전극(S) 및/또는 드레인전극(D)은 티타늄층/알루미늄층/티타늄층의 3층 구조일 수 있다.
스토리지 커패시터(Cap)는 제1층간절연층(205)을 사이에 두고 중첩하는 하부 전극(CE1)과 상부 전극(CE2)을 포함할 수 있다. 일 실시예에서, 스토리지 커패시터(Cap)는 박막트랜지스터(TFT)와 중첩할 수 있으며, 박막트랜지스터(TFT)의 게이트전극(GE)은 스토리지 커패시터(Cap)의 하부 전극(CE1)로서의 기능을 수행할 수 있다. 다른 실시예로서, 스토리지 커패시터(Cap)는 박막트랜지스터(TFT)와 중첩하지 않을 수 있다. 스토리지 커패시터(Cap)는 제2층간절연층(207)으로 커버될 수 있다. 스토리지 커패시터(Cap)의 상부 전극(CE2)은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다.
제1층간절연층(205) 및 제2층간절연층(207)은 게이트절연층(203) 상에 배치될 수 있고, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드와 같은 무기 절연물을 포함할 수 있다. 제1층간절연층(205) 및 제2층간절연층(207)은 전술한 물질을 포함하는 단층 또는 다층일 수 있다.
버퍼층(201), 게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)의 가장자리 부분은 유기물층(220)으로 커버될 수 있다. 예컨대, 유기물층(220)은 기판(100)의 상면에 대하여 단차를 갖는 버퍼층(201), 게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)의 에지들을 커버할 수 있다. 유기물층(220)은 기판(100)의 가장자리 부분, 예컨대 베이스부(BS)의 에지 부근에서 서로 접촉하는 무기절연물층들의 응력(stress)을 완화시켜줄 수 있다. 유기물층(220)은 폴리이미드와 같은 유기절연물을 포함할 수 있으며, 유기물층(220)의 일부는 제2층간절연층(207)과 제1무기절연층(208) 사이에 위치할 수 있다.
화소회로(PC) 상에는 적어도 하나의 유기절연층이 배치될 수 있다. 일 예로, 화소회로(PC) 상에는 제1유기절연층(209) 및 제2유기절연층(211)이 순차적으로 적층될 수 있고, 다른 예로 제1유기절연층(209), 제2유기절연층(211) 및 제3유기절연층(213)이 순차적으로 적층될 수 있다. 이하 설명의 편의를 위해, 화소회로(PC) 상에 제1유기절연층(209), 제2유기절연층(211) 및 제3유기절연층(213)이 순차적으로 적층된 경우에 대해 설명하도록 한다.
제1유기절연층(209), 제2유기절연층(211) 및 제3유기절연층(213)은 유기절연물을 포함할 수 있다. 유기절연물은 예컨대, BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
화소회로(PC)의 박막트랜지스터(TFT) 및 스토리지 커패시터(Cap)는 제1유기절연층(209)으로 커버될 수 있으며, 제1유기절연층(209)과 제2층간절연층(207) 사이에는 제1무기절연층(208)이 위치할 수 있다. 제1무기절연층(208)은 실리콘나이트라이드, 실리콘옥사이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함하는 무기절연층을 포함할 수 있다.
구동전압선(PL)은 제1유기절연층(209)을 사이에 두고 전기적으로 접속한 하부 구동전압선(PL1) 및 상부 구동전압선(PL2)을 포함할 수 있다. 하부 구동전압선(PL1)은 소스전극(SE) 및 드레인전극(DE)과 동일한 층 상에 위치할 수 있으며, 동일한 물질을 포함할 수 있다. 구동전압선(PL)을 전술한 바와 같이 절연층을 사이에 두고 접속된 다중 구조로 형성하는 경우, 구동전압선(PL)의 저항의 증가를 방지할 수 있으며 구동전압선(PL)의 폭을 줄일 수 있다. 다른 실시예로, 구동전압선(PL)은 하부 구동전압선(PL1)만 포함하거나, 상부 구동전압선(PL2)만 포함할 수 있다.
화소전극(221)은 유기절연층 상에 배치되며, 예컨대 제3유기절연층(213) 상에 배치되고, 화소회로(PC)의 박막트랜지스터(TFT)와 전기적으로 연결될 수 있다. 이와 관련하여, 도 5는 박막트랜지스터(TFT)와 화소전극(221)이 제1유기절연층(209) 상의 제1콘택메탈(CM1) 및 제2유기절연층(211) 상의 제2콘택메탈(CM2)을 통해 전기적으로 연결된 것을 도시하고 있다.
화소전극(221)은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 징크옥사이드(ZnO; zinc oxide), 인듐옥사이드(In2O3: indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 또는 알루미늄징크옥사이드(AZO; aluminum zinc oxide)와 같은 투명도전성산화물을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(221)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 예컨대, 화소전극(221)은 ITO층, 은(Ag)층, 및 ITO층이 적층된 3층 구조일 수 있다.
화소전극(221) 상에는 화소정의막(215)이 배치될 수 있다. 화소정의막(215)은 화소전극(221)의 가장자리를 커버하며 화소전극(221)의 중심 부분에 중첩하는 개구(215OP)를 포함할 수 있다. 화소정의막(215)은 화소전극(221)의 가장자리와 화소전극(221) 상부의 대향전극(223)의 사이의 거리를 증가시킴으로써 화소전극(221)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(215)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐, HMDSO(hexamethyldiSL-1oxane) 및 페놀 수지 등과 같은 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
화소정의막(215) 상부에는 화소전극(221)에 대응되도록 형성된 중간층(222)이 배치될 수 있다. 중간층(222)은 화소전극(221)과 대향전극(223) 사이에 배치될 수 있다.
중간층(222)은 발광층(222b)을 포함할 수 있다. 발광층(222b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물과 같은 유기 발광물질을 포함할 수 있다. 또는, 발광층(222b)은 무기 발광물질을 포함하거나, 양자점을 포함할 수 있다.
발광층(222b)의 아래와 위에는 각각 제1기능층(222a) 및 제2기능층(222c)이 배치될 수 있다. 제1기능층(222a)은 단층 또는 다층일 수 있다. 예컨대 제1기능층(222a)은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 또는, 제1기능층(222a)은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송층(HTL)을 포함할 수 있다. 제2기능층(222c)은 단층 또는 다층일 수 있다. 제2기능층(222c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다.
도 6a는 중간층(222)이 제1기능층(222a) 및 제2기능층(222c)을 모두 포함하는 것을 도시하고 있으나, 다른 실시예로서 중간층(222)은 제1기능층(222a) 및 제2기능층(222c)을 선택적으로 포함할 수 있다. 예컨대, 중간층(222)은 제2기능층(222c)을 포함하지 않을 수 있다.
중간층(222) 중 발광층(222b)은 각 화소마다 배치되는데 반해, 제1기능층(222a) 및 제2기능층(222c)은 복수의 화소들을 커버하도록 일체로 형성될 수 있다. 예컨대, 제1기능층(222a) 및 제2기능층(222c)은 각각 적색, 청색, 및 녹색의 서브화소(Pr, Pg, Pb, 도 3)을 커버하도록 일체로 형성될 수 있다.
대향전극(223)은 화소전극(221) 상에 배치되며, 화소전극(221)과 중첩할 수 있다. 대향전극(223)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(223)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(223)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 대향전극(223)은 복수의 화소들을 커버하도록, 예컨대 적색, 청색, 및 녹색의 서브화소(Pr, Pg, Pb, 도 3)을 커버하도록 일체로 형성될 수 있다. 예컨대, 대향전극(223)은 기판(100)의 베이스부(BS)를 전체적으로 커버할 수 있다. 대향전극(223)의 면적은 전술한 제1기능층(222a) 및 제2기능층(222c)의 면적과 다를 수 있다.
화소전극(210), 중간층(222), 및 대향전극(230)의 적층 구조는 발광다이오드(LED)를 형성할 수 있다. 발광다이오드(LED)는 적색, 녹색, 또는 청색의 광을 방출할 수 있으며, 각 발광다이오드(LED)의 발광영역이 화소(PX)에 해당한다. 화소정의막(215)의 개구(215OP)가 발광영역의 크기 및/또는 폭을 정의하기에, 화소(PX)의 크기 및/또는 폭은 해당하는 화소정의막(215)의 개구(215OP)의 크기 및/또는 폭에 의존할 수 있다.
도 6a에 도시된 발광다이오드(LED)의 구조는 서로 다른 색의 광을 방출하는 화소(PX)들에도 동일하게 적용될 수 있다. 다만, 각 화소(PX)마다 구비되는 발광층이 방출하는 광의 색상에 차이가 있으므로, 각 화소(PX)마다 발광층의 구체적인 물질은 서로 다를 수 있다.
대향전극(230) 상에는 캡핑층(미도시)이 형성될 수 있다. 캡핑층(capping layer)은 LiF를 포함할 수 있다. 또는, 캡핑층(미도시)은 실리콘나이트라이드와 같은 무기 절연물을 포함하거나, 및/또는 유기 절연물을 포함할 수 있다. 일부 실시예에서, 캡핑층(미도시)은 생략될 수 있다.
대향전극(223) 상부는 봉지층(300)으로 커버된다. 봉지층(300)은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 봉지층(300)은 순차적으로 적층된 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
제1 및 제2무기봉지층(310, 330)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄산화물, 탄탈륨산화물, 하프늄산화물, 아연산화물, 실리콘산화물, 실리콘질화물 또는/및 실리콘산질화물을 포함할 수 있다. 제1 및 제2무기봉지층(310, 330)은 화학기상증착법을 통해 형성될 수 있다.
유기봉지층(320)은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 아크릴계 수지는 예컨대 폴리메틸메타크릴레이트, 폴리아크릴산 등을 포함할 수 있다. 유기봉지층(320)은 모노머를 경화하거나, 폴리머를 도포하여 형성할 수 있다. 유기봉지층(320)은 투명성을 갖는다. 유기봉지층(320)은 각 베이스부(BS) 상에만 위치할 수 있다. 따라서, 표시 장치(1)는 베이스부(BS) 상에 배치된 채 상호 이격된 유기봉지층(320)을 포함할 수 있다.
한편, 화소전극(221)과 동일한 층에는 보조배선층(AW)이 배치될 수 있다. 보조배선층(AW)은 유기절연층 상에 배치될 수 있고, 예컨대, 제3유기절연층(213) 상에 배치될 수 있다. 보조배선층(AW)은 화소전극(221)과 동일한 물질을 포함할 수 있다.
보조배선층(AW)의 일부는 기판(100)의 상면과 평행한 수평방향(또는 보조배선층의 폭 방향)을 따라 연장되되, 바로 아래에 배치된 유기절연층, 예컨대 제3유기절연층(213)의 측면보다 수평방향을 따라 더 돌출되어 팁(PT)을 형성할 수 있다. 팁(PT)의 아래에는 오목하게 들어간 공간(sunken space)인 오목부(R)가 형성되며, 오목부(R)의 깊이는 적어도 제3유기절연층(213)을 관통하는 깊이를 가질 수 있다. 일 실시예로, 도 6a에 도시된 바와 같이 오목부(R)의 깊이는 제3유기절연층(213), 제2유기절연층(211) 및 제1유기절연층(209)의 두께와 실질적으로 동일할 수 있다.
오목부(R)는 보조배선층(AW) 아래에 배치된 유기절연층의 일부가 제거되면서 형성될 수 있다. 예컨대, 오목부(R)는 제3유기절연층(213)의 가장자리 부분이 제거되면서 형성될 수 있다. 일 실시예로, 도 6a는 제3유기절연층(213), 제2유기절연층(211) 및 제1유기절연층(209)의 가장자리 부분들이 제거되면서 오목부(R)가 형성된 것을 도시하고 있다. 이 경우, 오목부(R)는 제3유기절연층(213), 제2유기절연층(211) 및 제1유기절연층(209)의 측면에 의해 정의될 수 있다.
전술한 제3유기절연층(213), 제2유기절연층(211) 및 제1유기절연층(209)의 부분들은 식각 공정을 통해 제거되면서 형성될 수 있으며, 이 때 제1유기절연층(209)의 아래에 배치된 제1무기절연층(208)이 에치 스토퍼로서의 기능을 수행할 수 있다. 이 경우, 제1무기절연층(208)의 상면은 오목부(R)의 바닥면에 해당할 수 있다. 보조배선층(AW)의 일 단부, 예컨대 팁(PT)은 제3유기절연층(213), 제2유기절연층(211) 및 제1유기절연층(209)의 측면들 보다 수평방향, 즉 보조배선층(AW)의 폭 방향을 따라 화소전극(221)으로부터 멀어지도록 돌출될 수 있다.
보조배선층(AW)의 일 단부가 제3유기절연층(213)의 측면보다 더 돌출되면서 형성된 오버행 구조(overhang structure, 또는 처마 구조, 언더컷 구조)에 의해 중간층(222)에 구비된 적어도 하나의 유기물층, 예컨대 제1기능층(222a) 및/또는 제2기능층(222c)은 단절될 수 있다. 전술한 오버행 구조는 중간층(222)을 형성하는 공정 이전에 형성될 수 있는데, 복수의 화소(PX)들을 커버하도록 일체로 형성된 발광다이오드(LED)의 유기물층, 예컨대 제1기능층(222a)과 제2기능층(222c)은 전술한 오버행 구조에 의해 팁(PT)을 중심으로 단절되거나 분리될 수 있다. 이와 관련하여, 도 6a는 제1기능층(222a) 및 제2기능층(222c)이 각각 팁(PT)에 의해 분리되어 상호 이격된 것을 도시한다. 예컨대, 제1기능층(222a) 및 제2기능층(222c) 각각의 대부분은 화소정의막(215) 상에 위치하되, 소량의 부분들은 보조배선층(AW)의 일부, 및/또는 팁(PT) 아래에 형성된 오목부(R)의 바닥면, 예컨대 제1무기절연층(208) 상에 잔존할 수 있다.
유사하게, 대향전극(223)도 오버행 구조에 의해 단절되거나 분리될 수 있다. 이와 관련하여, 도 6a는 팁(PT)에 의해 팁(PT)을 중심으로 분리된 대향전극(223)을 도시한다. 대향전극(223)의 대부분은 화소정의막(215) 상에 위치하되, 가장자리 부분은 보조배선층(AW)의 일부, 및/또는 팁(PT) 아래에 형성된 오목부(R)의 바닥면, 예컨대 제1무기절연층(208) 상에 잔존할 수 있다.
오버행 구조를 형성하는 보조배선층(AW)의 일 단부의 바닥면(AW-B), 예컨대 팁(PT)의 바닥면(AW-B)은 봉지층(300)에 구비된 적어도 하나의 무기봉지층과 직접 접촉할 수 있다. 예컨대, 봉지층(300)의 제1무기봉지층(310)이 보조배선층(AW)의 팁(PT)의 바닥면(AW-B)과 직접 접촉함으로써, 무기접촉영역(ICA)이 형성될 수 있다. 무기접촉영역(ICA)은 외부로부터 수분이 각 화소(PX)에 구비된 발광다이오드(LED)로 침투하는 것을 방지할 수 있다.
앞서 도 3을 참조하여 설명한 바와 같이, 보조배선층(AW)은 베이스부(BS)의 에지를 따라 연장되며, 평면 상에서 (또는 기판의 상면에 수직한 방향에서 보았을 때) 화소(PX)를 전체적으로 둘러싸도록 연속적으로 형성될 수 있고, 보조배선층(AW)의 팁(PT)은 보조배선층(AW)의 외측 에지(AW-OE, 도 3)를 따라 전체적으로 형성될 수 있다. 무기접촉영역(ICA)은 보조배선층(AW)의 팁(PT)과 제1무기봉지층(310)이 접촉하면서 형성되기에, 무기접촉영역(ICA)도 평면 상에서 화소(PX)를 전체적으로 둘러싸도록 연장될 수 있고, 무기접촉영역(ICA)의 내측에 화소(PX)들이 배치될 수 있다. 무기접촉영역(ICA)의 폭은 보조배선층(AW)의 팁(PT)의 폭에 의존할 수 있다.
제1기능층(222a), 제2기능층(222c), 및 대향전극(223)과 달리, 화학기상증착법에 의해 형성되는 제1무기봉지층(310)은 상대적으로 스텝 커버리지가 우수하므로 팁(PT)의 바닥면(AW-B) 상에도 형성될 수 있다. 제1무기봉지층(310)은 대향전극(223)의 상부로부터 기판(100)을 향하는 아래 방향을 따라 연장되되, 팁(PT)의 바닥면(AW-B) 및 제1 내지 제3유기절연층(209, 211, 213)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
제1무기봉지층(310)과 마찬가지로 제2무기봉지층(330)도 유기봉지층(320)의 상면으로부터 기판의 측면까지 커버하도록 연속적으로 연장될 수 있으며, 따라서 표시 장치의 측면 방향, 예컨대 유기물층(220)의 측면, 제1 내지 제3유기절연층(209, 211, 213)의 측면들을 통해 수분이 유입되는 것을 방지할 수 있다.
보조배선층(AW)의 팁(PT)에 의한 오버행 구조를 통해 제1기능층(222a), 제2기능층(222c) 및 대향전극(223)을 단절 또는 분리시키면서, 동시에 제1 및 제2무기봉지층10, 330)과 팁(PT)이 무기접합영역(ICA)을 형성하여 수분의 유입을 방지할 수 있다. 이를 통해, 별도의 무기접합영역을 형성할 필요 없으며, 이용 가능한 영역이 증가함에 따라 고집적화 및 고해상도의 표시 장치를 구현할 수 있다.
한편, 공통전원배선(WL)은 기판(100) 상에 배치될 수 있으며, 일 실시예로 제2유기절연층(211) 상에 배치될 수 있다. 이 경우, 보조배선층(AW)은 공통전원배선(WL) 상에 배치된 제3유기절연층(213)에 형성된 컨택홀(AWCNT)을 통해 공통전원배선(WL)과 전기적으로 연결될 수 있다. 다른 실시예로, 공통전원배선(WL)은 제1유기절연층(209) 상에 배치될 수 있고, 이 경우 보조배선층(AW)은 제3유기절연층(213) 및 제2유기절연층(211)에 형성된 컨택홀을 통해 공통전원배선(WL)과 전기적으로 연결될 수 있다. 이처럼, 보조배선층(AW)은 공통전원배선(WL)과 전기적으로 연결되어, 공통전원배선(WL)으로부터 공통전압(ELVSS)을 인가 받을 수 있다.
도 6b은 본 발명의 다른 실시예에 따른 표시 장치의 단면도로서, 도 6a를 참조하여 설명한 구성 요소와 동일한 구성 요소에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 6b를 참조하면, 유기절연층, 예컨대 제3유기절연층(213)과 화소전극(221) 사이에는 제3무기절연층(214)이 배치될 수 있다. 제3무기절연층(214)은 실리콘나이트라이드, 실리콘옥사이드, 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.
제3무기절연층(214)은 수평방향(또는 보조배선층의 폭 방향)을 따라 연장되어, 오목부(R)를 정의하는 적어도 제3유기절연층(213)의 측면보다 돌출된 부분을 포함할 수 있다. 제3무기절연층(214)의 상기 돌출된 부분은 보조배선층(AW)의 팁(PT)의 아래에 배치될 수 있다. 이 경우, 오목부(R)의 상면은 제3무기절연층(214)의 바닥면(214B)이 될 수 있고, 제3무기절연층(214)의 상기 부분과 보조배선층(AW)의 팁(PT)은 함께 오버행 구조를 형성할 수 있다.
제3무기절연층(214)의 상기 부분의 바닥면(214B)은 봉지층(300)에 구비된 적어도 하나의 무기봉지층과 직접 접촉할 수 있다. 예컨대, 봉지층(300)의 제1무기봉지층(310)이 무기절연물을 포함하는 제3무기절연층(214)의 상기 부분의 바닥면(214B)과 직접 접촉함으로써, 무기접촉영역(ICA)이 형성될 수 있다. 제1무기봉지층(310)과 제3무기절연층(214)은 모두 무기절연물을 포함하므로, 이들 사이의 접촉이 보다 양호할 수 있다.
제3무기절연층(214) 상에 배치된 보조배선층(AW)은 제3무기절연층(214) 및 제3유기절연층(213)에 형성된 컨택홀(AWCNT)을 통해 제2유기절연층(211) 상에 배치된 공통전원배선(WL)과 전기적으로 연결될 수 있다.
도 7a 및 도 7b는 본 발명의 실시예들에 따른 표시 장치의 단면도로서, 도 5의 VII-VII'선에 따른 단면에 해당한다.
도 7a을 참조하면, 기판(100)의 베이스부(BS)와 연결부(CN)는 일체로 형성될 수 있으며, 베이스부(BS) 상의 구조는 앞서 도 6a를 참조하여 설명한 구조와 동일하다. 베이스부(BS) 상의 무기절연층은 연결부(CN) 상으로 연장되지 않을 수 있다. 예컨대, 버퍼층(201), 게이트절연층(203), 제1층간절연층(205) 및 제2층간절연층(207)의 에지들은 베이스부(BS) 상에 위치하며, 유기물층(220)으로 커버될 수 있다. 유사하게, 제1무기절연층(208) 및 제3무기절연층(214)은 연결부(CN) 상으로 연장되지 않을 수 있다.
공통전원배선(WL)은 베이스부(BS) 상에 위치하는 제1부분(WL1) 및 상기 제1부분(WL1)으로부터 연결부(CN) 상으로 연장되는 제2부분(WL2)을 포함할 수 있고, 후술하는 바와 같이 베이스부(BS) 상에서 보조배선층(AW)을 통해 대향전극(223)에 공통전압(ELVSS)을 제공할 수 있다.
제2유기절연층(211)은 공통전원배선(WL)을 지지할 수 있으며, 베이스부(BS)로부터 연결부(CN) 상으로 연장될 수 있다. 제2유기절연층(211)을 지지하는 제1유기절연층(209)도 또한 베이스부(BS)로부터 연결부(CN) 상으로 연장될 수 있다.
연결부(CN)에 인접한 베이스부(BS) 상에도 무기접촉영역(ICA)이 위치할 수 있다. 무기접촉영역(ICA)은 오버행 구조를 갖는 보조배선층(AW)의 팁(PT)의 바닥면(AW-B) 또는 제3무기절연층(214)의 일 부분의 바닥면(214B)과 제1무기봉지층(310)이 접촉하면서 형성됨은 앞서 도 6a 및 도 6b를 참조하여 설명한 바와 유사하다. 도 7a에서는 도 6b와 같이 제3무기절연층(214)의 일 부분의 바닥면(214B)과 제1무기봉지층(310)이 접촉하면서 형성됨을 도시하고 있다.
일 실시예로, 도 7a는 제3유기절연층(213)이 오목부(R)를 포함함을 도시하고 있다. 베이스부(BS) 상의 제3유기절연층(213)의 측면에 의해 오목부(R)가 정의될 수 있다. 제3유기절연층(213)은 베이스부(BS)뿐만 아니라 연결부(CN)에도 위치하지만, 오목부(R)의 형성을 위해 서로 이격될 수 있고, 오목부(R)는 베이스부(BS) 상의 제3유기절연층(213)에 형성될 수 있다.
보조배선층(AW) 및 제3무기절연층(214)은 베이스부(BS) 상에 위치하며, 연결부(CN) 상에는 위치하지 않을 수 있다. 보조배선층(AW)은 제3무기절연층(214) 및 제3유기절연층(213)에 형성된 컨택홀(AWCNT)을 통해 공통전원배선(WL)과 전기적으로 연결될 수 있다. 이를 통해, 보조배선층(AW)은 공통전원배선(WL)으로부터 공통전압(ELVSS)을 인가 받을 수 있다.
제3유기절연층(213) 상의 화소정의막(215)은 베이스부(BS) 및 연결부(CN) 상에 위치할 수 있고, 이들은 서로 이격될 수 있다. 베이스부(BS) 상의 제3유기절연층(213)과 연결부(CN) 상의 제3유기절연층(213) 사이의 이격된 영역은 베이스부(BS) 상의 화소정의막(215)과 연결부(CN) 상의 화소정의막(215) 사이의 이격된 영역과 중첩될 수 있다.
화소정의막(215)은 베이스부(BS) 상의 보조배선층(AW)의 일부분을 노출하도록 보조배선층(AW)을 부분적으로 커버할 수 있다. 노출된 상기 일부분은 후술하는 바와 같이 화소정의막(215) 상의 대향전극(223)과의 접촉 영역이 될 수 있다.
제1기능층(222a) 및 제2기능층(222c)은 앞서 도 5를 참조하여 설명한 바와 같이, 베이스부(BS) 상에 배치될 수 있고, 연결부(CN) 상에도 일부 배치될 수 있다. 도 7a는 도 5의 VII-VII'선을 따라 취한 단면에 따라, 제1기능층(222a) 및 제2기능층(222c)의 에지가 베이스부(BS) 상에 위치하며, 연결부(CN) 상까지 연장되지 않은 모습을 도시하고 있다. 제1기능층(222a) 및 제2기능층(222c)이 베이스부(BS)의 에지까지 연장되지 않은 영역을 통해, 베이스부(BS)의 에지를 따라 배치되는 보조배선층(AW)이 노출될 수 있다.
대향전극(223)은 베이스부(BS) 및 연결부(CN) 상에 위치하도록 형성되되, 보조배선층(AW)의 팁(PT)이 형성하는 오버행 구조에 의해 단절 또는 분리될 수 있다. 다른 실시예로, 대향전극(223)을 형성하는 마스크의 개구영역의 크기를 조절함으로써, 대향전극(223)은 연결부(CN) 상에 위치하지 않을 수도 있다.
대향전극(223)은 화소정의막(215)에 의해 노출된 보조배선층(AW)의 일부분과 접촉하여 전극접촉영역(ECA)을 형성할 수 있다. 전극접촉영역(ECA)은 보조배선층(AW)의 팁(PT)의 상부에 배치될 수 있다. 도 7a는 전극접촉영역(ECA)의 폭이 보조배선층(AW)의 팁(PT)의 돌출된 길이보다 작은 것을 도시하나, 본 발명은 이에 제한되지 않는다. 전극접촉영역(ECA)의 폭은 팁(PT)의 돌출된 길이보다 더 클 수 있다. 전극접촉영역(ECA)은 화소정의막(215)에 의해 보조배선층(AW)이 노출된 영역에 의존할 수 있다.
대향전극(223)은 전극접촉영역(ECA)을 통해 보조배선층(AW)으로부터 공통전압(ELVSS)을 인가 받을 수 있다. 이를 통해, 베이스부(BS)의 에지의 내측에 별도의 컨택 구조를 형성할 필요 없이, 베이스부(BS)의 에지에 인접한 영역에서 대향전극(223)과 공통전원배선(WL)을 전기적으로 연결시킬 수 있어, 화소전극(221)을 배치할 수 있는 영역을 늘릴 수 있고, 화소(PX)의 개구율을 늘릴 수 있다.
보조배선층(AW)의 단부가 제3유기절연층(213)의 측면 보다 더 돌출된 오버행 구조를 형성하는 공정(예, 에칭공정)에서 공통전원배선(WL)이 손상되는 것을 방지하기 위하여, 공통전원배선(WL) 상에는 제2무기절연층(212)이 위치할 수 있다. 제2무기절연층(212)은 적어도 일부가 무기접촉영역(ICA)과 중첩하도록 배치될 수 있다. 예컨대, 제2무기절연층(212)은 베이스부(BS)와 각각의 연결부(CN) 사이에 위치하되, 제2무기절연층(212)의 일부는 무기접촉영역(ICA)과 중첩할 수 있다.
봉지층(300) 중 유기봉지층(320)은 각각의 베이스부(BS) 상에만 위치하는데 반해, 제1 및 제2무기봉지층(310, 330)은 베이스부(BS) 및 연결부(CN) 상에 위치하도록 연속적으로 형성될 수 있다. 제1 및 제2무기봉지층(310, 330)은 팁(PT) 하부의 제3무기절연층의 바닥면(214B)과 접촉하여 무기접촉영역(ICA)을 형성한 채, 연속적으로 연장되어 연결부(CN) 상에서 서로 접촉할 수 있다.
도 7a는 도 5에 도시된 네 개의 연결부(CN)들 중 어느 하나의 연결부(CN)와 베이스부(BS) 사이의 단면 구조를 도시하고 있으나, 본 발명은 이에 한정되지 않는다. 도 5에 도시된 나머지 연결부(CN)와 베이스부(BS) 사이의 구조도 도 7a을 참조하여 설명한 구조와 동일할 수 있음은 물론이다.
도 7b를 참조하면, 대향전극(223)은 화소정의막(215)에 형성된 전극컨택홀(223-CNT)을 통해 보조배선층(AW)과 접속할 수 있다. 전극컨택홀(223-CNT)은 베이스부(BS) 중 제1기능층(222a) 및 제2기능층(222c)이 배치되지 않은 영역에 위치할 수 있다. 대향전극(223)은 전극컨택홀(223-CNT)을 통해 보조배선층(AW)으로부터 공통전압(ELVSS)을 인가 받을 수 있다.도 8은 본 발명의 다른 실시예에 따른 표시 장치 중 기본 유닛 상의 일부 층들을 발췌하여 개략적으로 도시한 평면도이다. 앞서 도 5를 참조하여 설명한 구조와 동일한 구조에 대한 설명은 생략하며, 이하 차이점 위주로 설명한다.
기판(100)의 베이스부(BS) 상에는 제1보조배선층(AW1) 및 제2보조배선층(AW2)이 배치될 수 있다. 제1보조배선층(AW1) 및 제2보조배선층(AW2)은 베이스부(BS)의 에지를 따라 배치되고, 평면 상에서 화소전극(221)을 전체적으로 둘러싸도록 연속적으로 형성될 수 있다. 제2보조배선층(AW2)은 베이스부(BS)의 최외측에 인접하여 배치되며, 제1보조배선층(AW1)은 제2보조배선층(AW2)보다 내측에 배치될 수 있다. 즉, 제1보조배선층(AW1)은 제2보조배선층(AW2)에 의해 평면 상에서 전체적으로 둘러싸일 수 있다. 제1보조배선층(AW1)과 제2보조배선층(AW2)은 평면 상에서 서로 이격될 수 있다.
제1보조배선층(AW1)은 베이스부(BS)의 내측을 향하는 제1내측 에지(AW1-IE) 및 제1내측 에지(AW1-IE)의 반대측 에지인 제1외측 에지(AW1-OE)를 포함할 수 있다. 제2보조배선층(AW2)은 베이스부(BS)의 내측을 향하는 제2내측 에지(AW2-IE) 및 제2내측 에지(AW2-IE)의 반대측 에지인 제2외측 에지(AW2-OE)를 포함할 수 있다. 제2외측 에지(AW2-IO)는 베이스부(BS)의 최외측에 가장 인접할 수 있다.
일 실시예로, 이하 도 9 및 도 10을 참조하여 설명하는 바와 같이, 제1보조배선층(AW1)은 제1보조배선층(AW1)의 폭 방향을 따라 베이스부(BS)의 외측을 향해 돌출된 제1팁(PT1, 도 9 및 도 10)을 포함하며, 상기 제1팁(PT1)은 제1외측 에지(AW1-IO)를 따라 전체적으로 형성될 수 있다. 반면에, 제2보조배선층(AW2)은 제2보조배선층(AW2)의 폭 방향을 따라 베이스부(BS)의 내측을 향해 돌출된 제2팁(PT2, 도 9 및 도 10)을 포함하며, 상기 제2팁(PT2)은 제2내측 에지(AW2-IE)를 따라 형성되되, 부분적으로 형성될 수 있다. 예컨대, 베이스부(BS) 중 연결부(CN)와 연결되는 부분에 위치하는 제2보조배선층(AW2)은 제2팁(PT2)을 포함하지 않을 수 있다. 이와 관련하여, 도 9 및 도 10을 참조한 설명에 의해 명확해질 것이다.
다른 실시예로, 제1팁(PT1) 및 제2팁(PT2)은 각각 제1보조배선층(AW1)의 제1외측 에지(AW1-IO) 및 제2보조배선층(AW2)의 제2내측 에지(AW2-IE)를 따라 전체적으로 형성될 수 있다.
도 9는 본 발명의 다른 실시예에 따른 표시 장치의 단면도로서, 도 8의 IX-IX'선에 따른 단면에 해당한다. 베이스부 상의 구조는 앞서 도 6a 및 도 6b를 참조하여 설명한 구조와 동일하며, 이하에서는 동일한 설명은 생략하고 차이점 위주로 설명한다.
도 9를 참조하면, 기판(100)의 베이스부(BS) 상에는 제1보조배선층(AW1) 및 제2보조배선층(AW2)이 위치할 수 있다. 제1보조배선층(AW1) 및 제2보조배선층(AW2)은 화소전극(221)과 동일한 층에 형성될 수 있고, 동일한 물질을 포함할 수 있다.
제1보조배선층(AW1)의 일부는 기판(100)의 상면과 평행한 수평방향(또는 제1보조배선층의 폭 방향)을 따라 연장되되, 바로 아래에 배치된 유기절연층, 예컨대 제3유기절연층(213)의 측면보다 베이스부(BS)의 외측을 향해 더 돌출되어 제1팁(PT1)을 형성할 수 있다. 제1팁(PT1)의 아래에는 오목하게 들어간 공간인 제1오목부(R1)가 형성되며, 제1오목부(R1)의 깊이는 일 예로 제3유기절연층(213)의 두께보다 작을 수 있다. 다른 예로, 제1오목부(R1)의 깊이는 제3유기절연층(313)을 관통하는 깊이를 가질 수 있고, 또 다른 예로 제1오목부(R1)의 깊이는 제3유기절연층(213), 제2유기절연층(211) 및 제1유기절연층(209)의 두께와 실질적으로 동일할 수 있다.
유사하게, 제2보조배선층(AW2)의 일부는 기판(100)의 상면과 평행한 수평방향(또는 제2보조배선층의 폭 방향)을 따라 연장되되, 바로 아래에 배치된 유기절연층, 예컨대 제3유기절연층(213)의 측면보다 베이스부(BS)의 내측을 향해 더 돌출되어 제2팁(PT2)을 형성할 수 있다. 제2팁(PT2)의 아래에는 오목하게 들어간 공간인 제2오목부(R2)가 형성되며, 제2오목부(R2)의 깊이는 제1오목부(R1)의 깊이와 실질적으로 동일할 수 있다. 제2팁(PT2)은 제1팁(PT1)과 대향할 수 있다.
제1 및 제2오목부(R1, R2)는 각각 제1 및 제2보조배선층(AW1, AW2) 아래의 유기절연층의 일부가 제거되면서 형성되며, 제거된 유기절연층의 측면에 의해 정의될 수 있다. 도 9는 제3유기절연층(213)의 일부분들이 제거되면서 제1 및 제2오목부(R1, R2)가 형성된 것을 도시하고 있다. 제1오목부(R1)와 제2오목부(R2)는 서로 반대 방향을 향할 수 있다. 제1 및 제2오목부(R1, R2)에 의해 하나의 홈부(HP)가 형성되는 것으로 이해할 수 있고, 이 홈부(HP)를 중심으로 제1보조배선층(AW1)과 제2보조배선층(AW2)이 서로 이격될 수 있다.
제1 및 제2보조배선층(AW1, AW2) 각각의 제1 및 제2팁(PT1, PT2)에 의해 형성된 오버행 구조에 의해, 중간층(222)의 제1기능층(222a) 및/또는 제2기능층(222c)은 제1 및 제2팁(PT1, PT2) 각각을 중심으로 단절 또는 분리될 수 있다. 이와 관련하여, 도 9는 제1기능층(222a) 및 제2기능층(222c)이 각각 제1 및 제2팁(PT1, PT2) 각각에 의해 분리되어 상호 이격된 것을 도시한다. 예컨대, 제1기능층(222a) 및 제2기능층(222c) 각각의 대부분은 화소정의막(215) 상에 위치하되, 소량의 부분들은 제1 및 제2오목부(R1, R2)의 바닥면(또는 홈부의 바닥면) 상에 잔존할 수 있다.
유사하게, 대향전극(223)도 오버행 구조에 의해 단절되거나 분리될 수 있다. 이와 관련하여, 도 9는 대향전극(223)이 제1 및 제2팁(PT1, PT2) 각각에 의해 분리되어 상호 이격된 것을 도시한다. 예컨대, 대향전극(223)의 대부분은 화소정의막(215) 상에 위치하되, 소량의 부분들은 제1 및 제2오목부(R1, R2)의 바닥면(또는 홈부(HP)의 바닥면) 상에 잔존할 수 있다.
제3무기절연층(214)은 제1보조배선층(AW1) 및 제2보조배선층(AW2) 아래에 배치될 수 있다. 제3무기절연층(214)은 수평방향(또는 제1 및 제2보조배선층의 폭 방향)을 따라 연장되어, 제1 및 제2오목부(R1, R2)를 각각 정의하는 적어도 제3유기절연층(213)의 측면들보다 돌출된 부분들을 포함할 수 있다. 제3무기절연층(214)의 상기 돌출된 부분들은 제1 및 제2보조배선층(AW1, AW2) 각각의 제1 및 제2팁(PT1, PT2)의 아래에 배치될 수 있다. 이 경우, 제1 및 제2오목부(R1, R2) 각각의 상면은 제3무기절연층(214)의 바닥면(214B)이 될 수 있고, 제3무기절연층(214)의 상기 부분들과 제1 및 제2보조배선층(AW1, AW2) 각각의 제1 및 제2팁(PT1, PT2)은 함께 오버행 구조를 형성할 수 있다.
제3무기절연층(214)의 상기 부분들의 바닥면(214B)은 봉지층(300)에 구비된 적어도 하나의 무기봉지층과 직접 접촉할 수 있다. 예컨대, 봉지층(300)의 제1무기봉지층(310)이 무기절연물을 포함하는 제3무기절연층(214)의 상기 부분들의 바닥면(214B)과 직접 접촉함으로써, 무기접촉영역(ICA)이 형성될 수 있다.
한편, 제1보조배선층(AW1) 및 제2보조배선층(AW2) 상에는 화소정의막(215)이 배치될 수 있고, 화소정의막(215)은 제1 및 제2오목부(R1, R2)에 형성된 하나의 홈부(HP)에 대응하는 관통부를 포함할 수 있다. 상기 관통부를 중심으로 화소정의막(215) 중 제1보조배선층(AW1) 상에 배치되는 부분과 제2보조배선층(AW2) 상에 배치되는 부분이 서로 이격된 것으로 이해할 수 있다.
제2보조배선층(AW2) 상부에는 스페이서(217)가 배치될 수 있다. 스페이서(217)는 화소정의막(215) 상에 배치될 수 있다. 스페이서(217)는 베이스부(BS)의 에지를 따라 형성될 수 있고, 평면 상에서 화소(PX)들을 둘러쌀 수 있다. 스페이서(217)는 평면 상에서 제2팁(PT2)보다 외측에 위치할 수 있다. 스페이서(217)는 폴리이미드와 같은 유기절연물을 포함할 수 있다. 스페이서(217)는 화소정의막(215)과 동일한 물질을 포함할 수 있다. 스페이서(217) 상에는 중간층(222)의 제1기능층(222a) 및 제2기능층(222c), 및 대향전극(223) 각각의 일부분들이 위치할 수 있다.
제1무기봉지층(310)은 대향전극(223)을 전체적으로 커버하며, 대향전극(223)의 상부로부터 기판(100)을 향하는 아래 방향을 따라 연장되되, 제3무기절연층(214)의 바닥면(214B), 제1 내지 제3유기절연층(213)의 측면들 및 기판(100)의 측면까지 커버하도록 연속적으로 연장될 수 있다.
유기봉지층(320)은 제1무기봉지층(310) 상에 배치되며, 베이스부(BS) 상에만 배치될 수 있다. 유기봉지층(320)은 제1 및 제2오목부(R1, R2) 내에 배치될 수 있고, 제1 및 제2오목부(R1, R2)에 의해 형성된 홈부(HP)를 채울 수 있다. 이를 통해, 베이스부()의 내측으로 외기 또는 수분의 유입되는 것을 보다 양호하게 차단할 수 있다.
유기봉지층(320)의 끝단은 스페이서(217)의 일측에 위치할 수 있다. 유기봉지층(320)은 기판(100)에 모노머를 도포한 후 이를 경화하여 형성할 수 있다. 이때 스페이서(217)를 통해 모노머의 흐름을 제어할 수 있으며, 모노머의 두께, 즉 유기봉지층(320)의 두께를 조절할 수 있다. 이와 같이, 스페이서(217)는 유기봉지층(320)에 대해 격벽의 기능을 수행할 수 있다.
제2무기봉지층(330)도 유기봉지층(320)의 상면으로부터 기판의 측면까지 커버하도록 연속적으로 연장될 수 있으며, 따라서 표시 장치의 측면 방향, 예컨대 유기물층(220)의 측면, 제1 내지 제3유기절연층(209, 211, 213)의 측면들을 통해 수분이 유입되는 것을 방지할 수 있다. 제1 및 제2무기봉지층(310, 330)은 베이스부(BS) 및 연결부(CN) 상에 위치하도록 연속적으로 형성될 수 있다.
도 10은 본 발명의 다른 실시예에 따른 표시 장치의 단면도로서, 도 8의 X-X'선에 따른 단면에 해당한다. 앞서 도 7a 및 도 9를 참조하여 설명한 구성요소와 동일한 구성요소에 대한 설명은 생략하며, 이하 차이점 위주로 설명하도록 한다.
도 10을 참조하면, 기판(100)의 베이스부(BS) 상에는 제1보조배선층(AW1)이 위치할 수 있다. 제1보조배선층(AW1)의 일 단부가 제1팁(PT1)을 형성하며, 제1팁(PT1)의 아래에 제1오목부(R1)가 형성되는 것은 앞서 도 9를 참조하여 설명한 것과 동일하다.
제1보조배선층(AW1)은 제3무기절연층(214) 및 제3유기절연층(213)에 형성된 제1컨택홀(AWCNT1)을 통해 공통전원배선(WL)과 전기적으로 연결될 수 있다. 이를 통해, 제1보조배선층(AW1)은 공통전원배선(WL)으로부터 공통전압(ELVSS)을 인가 받을 수 있다.
화소정의막(215)은 베이스부(BS) 상의 제1보조배선층(AW1)의 일부분을 노출하도록 제1보조배선층(AW1)을 부분적으로 커버할 수 있다. 노출된 상기 일부분은 화소정의막(215) 상의 대향전극(223)과의 접촉 영역이 될 수 있다.
제1기능층(222a) 및 제2기능층(222c)은 앞서 도 5를 참조하여 설명한 바와 같이, 베이스부(BS) 상에 배치될 수 있고, 연결부(CN) 상에도 일부 배치될 수 있다. 도 10은 도 8의 X-X'선을 따라 취한 단면에 따라, 제1기능층(222a) 및 제2기능층(222c)의 에지(222a-e, 222c-e)들이 베이스부(BS) 상에 위치하며, 연결부(CN) 상까지 연장되지 않은 모습을 도시하고 있다. 제1기능층(222a) 및 제2기능층(222c)이 베이스부(BS)의 에지까지 연장되지 않은 영역을 통해, 제1보조배선층(AW1)이 노출될 수 있다.
대향전극(223)은 베이스부(BS) 및 연결부(CN) 상에 위치하도록 형성되되, 제1보조배선층(AW1)의 제1팁(PT1)이 형성하는 오버행 구조에 의해 단절 또는 분리될 수 있다. 다른 실시예로, 대향전극(223)을 형성하는 마스크의 개구영역의 크기를 조절함으로써, 대향전극(223)은 연결부(CN) 상에 위치하지 않을 수도 있다.
대향전극(223)은 화소정의막(215)에 의해 노출된 제1보조배선층(AW1)의 일부분과 접촉하여 제1전극접촉영역(ECA1)을 형성할 수 있다. 제1전극접촉영역(ECA1)은 제1보조배선층(AW1)의 제1팁(PT1)의 상부에 배치될 수 있다. 제1전극접촉영역(ECA1)은 화소정의막(215)에 의해 제1보조배선층(AW1)이 노출된 영역에 의존할 수 있다. 대향전극(223)은 제1전극접촉영역(ECA1)을 통해 제1보조배선층(AW1)으로부터 공통전압(ELVSS)을 인가 받을 수 있다. 이를 통해, 베이스부(BS)의 에지의 내측에 별도의 컨택 구조를 형성할 필요 없이, 베이스부(BS)의 에지에 인접한 영역에서 대향전극(223)과 공통전원배선(WL)을 전기적으로 연결시킬 수 있어, 화소전극(221)을 배치할 수 있는 영역을 늘릴 수 있고, 화소(PX)의 개구율을 늘릴 수 있다.
제2보조배선층(AW2)도 기판(100)의 베이스부(BS) 상에 배치될 수 있다. 베이스부(BS) 중 연결부(CN)와 연결되는 부분에 위치하는 제2보조배선층(AW2)은 도 9와 같은 제2팁(PT2)을 포함하지 않을 수 있다. 따라서, 대향전극(223)이 베이스부(BS) 및 연결부(CN)에 배치되는 경우, 제2보조배선층(AW2)에 의한 단절 없이 베이스부(BS)로부터 연결부(CN)까지 연장될 수 있다. 대향전극(223)은 제2보조배선층(AW2)의 상하에 위치하며 단차를 형성하는 화소정의막(215) 및 제3유기절연층(213)의 에지들을 커버할 수 있다.
또한, 베이스부(BS) 중 연결부(CN)와 연결되는 부분에 위치하는 제2보조배선층(AW2) 아래의 유기절연층에는 도 9와 같은 제2오목부(R2)가 형성되지 않을 수 있다. 따라서, 제1오목부(R1)에 의해 홈부(HP)가 형성되며, 이 홈부(HP)를 중심으로 제1보조배선층(AW1)과 제2보조배선층(AW2)이 서로 이격될 수 있고, 화소정의막(215)은 상기 홈부(HP)에 대응하는 관통부를 포함할 수 있다.
제2보조배선층(AW2)은 제3유기절연층(213)에 형성된 제2컨택홀(AWCNT2)을 통해 공통전원배선(WL)과 전기적으로 연결될 수 있다. 제2보조배선층(AW2)은 공통전원배선(WL)을 통해 공통전압(ELVSS)을 인가 받을 수 있고, 전기적으로 플로팅(floating)되지 않을 수 있다. 이를 통해, 외부 정전기 등에 의한 악영향을 최소화할 수 있다.
봉지층(300) 중 유기봉지층(320)은 각각의 베이스부(BS) 상에만 위치하는데 반해, 제1 및 제2무기봉지층(310, 330)은 베이스부(BS) 및 연결부(CN) 상에 위치하도록 연속적으로 형성될 수 있다. 제1 및 제2무기봉지층(310, 330)은 제1팁(PT1) 하부의 제3무기절연층의 바닥면(214B)과 접촉하여 무기접촉영역(ICA)을 형성한 채, 연속적으로 연장되어 연결부(CN) 상에서 서로 접촉할 수 있다.
유기봉지층(320)은 제1오목부(R1) 내에 배치될 수 있고, 제1오목부(R1)에 의해 형성된 홈부(HP)를 채울 수 있다. 유기봉지층(320)의 끝단은 스페이서(217)의 일측에 위치할 수 있다. 유기봉지층(320)은 기판(100)에 모노머를 도포한 후 이를 경화하여 형성할 수 있다. 이때 스페이서(217)를 통해 모노머의 흐름을 제어할 수 있으며, 모노머의 두께, 즉 유기봉지층(320)의 두께를 조절할 수 있다. 이와 같이, 스페이서(217)는 유기봉지층(320)에 대해 격벽의 기능을 수행할 수 있다.
도 11은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 도시하는 사시도이다.
도 11을 참조하면, 표시 장치(1)는 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 주변영역(PA)을 포함할 수 있다. 표시영역(DA)은 제1표시영역(DA1), 제2표시영역(DA2) 및 제3표시영역(DA3)을 포함할 수 있다. 표시 장치(1)는 표시영역(DA)에 배열된 복수의 화소(PX)들의 어레이를 통해 이미지를 제공할 수 있다. 복수의 화소(PX)들은 제1 내지 제3표시영역(DA1, DA2, DA3)에 배치될 수 있다. 예컨대, 제1 내지 제3표시영역(DA3)은 각각 제1 내지 제3화소(PX1, PX2, PX3)들을 포함할 수 있다.
표시 장치(1)는 제1 내지 제3표시영역(DA1, DA2, DA3)에 각각 배치된 화소(PX)들에서 방출되는 빛을 이용하여 제1 내지 제3이미지를 제공할 수 있다. 일부 실시예에서, 제1 내지 제3이미지는 표시 장치(1)의 표시영역(DA)을 통해 제공하는 어느 하나의 이미지의 일부분들일 수 있다. 또한, 일부 실시예에서, 표시 장치(1)는 서로 독립적인 제1 내지 제3이미지를 제공할 수 있다.
표시 장치(1)는 도 11에 도시된 바와 같이 평면 상에서 사각형의 형상을 가지며, 그 코너부(CP)가 라운드(round) 질 수 있으나, 이에 한정되지 않는다. 표시 장치(1)는 삼각형, 사각형 등의 다각형, 원형, 타원형 등의 다양한 형상을 가질 수 있다. 이하 설명의 편의를 위해 표시 장치(1)가 평면 상에서 라운드진 코너부(CP)를 가진 사각형의 형상을 갖는 경우를 중심으로 설명하도록 한다.
제1표시영역(DA1)은 평면 상에서 사각형의 형상을 갖는 전면표시영역(FDA), 및 전면표시영역(FDA)의 제1 내지 제4에지(E1, E2, E3, E4)에 각각 인접하는 제1 내지 제4측면표시영역(SDA1, SDA2, SDA3, SDA4)을 포함할 수 있다. 제1표시영역(DA1)은 부분적으로 벤딩(bending)될 수 있다. 일부 실시예에서, 제1표시영역(DA1) 중 전면표시영역(FDA)은 편평할 수 있고, 제1 내지 제4측면표시영역(SDA1, SDA2, SDA3, SDA4)은 각각 일정한 곡률을 가지고 벤딩될 수 있다. 제1 내지 제4측면표시영역(SDA1, SDA2, SDA3, SDA4)의 곡률은 서로 동일하거나 상이할 수 있다. 제1표시영역(DA1)이 부분적으로 벤딩됨으로써 표시 장치(1)의 심미감을 향상시킬 수 있다.
제2표시영역(DA2)은 제1표시영역(DA1)의 코너측에 배치될 수 있고, 제1표시영역(DA1)으로부터 이격되어 배치될 수 있다. 제3표시영역(DA3)은 제1표시영역(DA1)과 제2표시영역(DA2) 사이에 배치될 수 있다. 제3표시영역(DA3)은 제1표시영역(DA1)의 전면표시영역(FDA)의 코너, 제1측면표시영역(SDA1) 및/또는 제2측면표시영역(SDA2)에 인접할 수 있고, 제2표시영역(DA2)에도 인접할 수 있다. 일부 실시예에서, 표시 장치(1)에는 4개의 제2표시영역(DA2) 및/또는 4개의 제3표시영역(DA3)이 구비될 수 있다.
주변영역(PA)은 이미지를 제공하지 않는 영역으로서, 비표시영역일 수 있다. 주변영역(PA)은 표시영역(DA)을 전체적으로 또는 부분적으로 둘러쌀 수 있다. 주변영역(PA)에는 화소(PX)들에 전기적 신호나 전원을 제공하기 위한 드라이버 등이 배치될 수 있다. 주변영역(PA)에는 전자소자나 인쇄회로기판 등이 전기적으로 연결될 수 있는 영역인 패드가 배치될 수 있다. 드라이버는 제3표시영역(DA3)에도 배치될 수 있다.
한편, 표시 장치(1)의 4개의 측면부(SP)들은 각각 일정한 곡률을 가지고 서로 상이한 방향을 향하는 곡면을 갖도록 벤딩될 수 있다. 예컨대, 제1측면부(SP1)는 x방향과 z방향이 이루는 평면(즉, xz평면) 상에 놓이는 방향을 향하는 곡면을 가질 수 있고, 제2측면부(SP2)는 y방향과 z방향이 이루는 평면(즉, yz평면) 상에 놓이는 방향을 향하는 곡면을 가질 수 있다.
표시 장치(1)의 4개의 코너부(CP)들 각각은 서로 인접한 두 측면부(SP)들 사이에 배치되고, 서로 상이한 곡면을 갖도록 벤딩된 두 측면부(SP)들과 인접할 수 있다. 코너부(CP)는 상기 두 측면부(SP)를 연결하는 부분인바, 코너부(CP)의 곡면은 여러 방향을 향하는 곡면들이 연속적으로 이어진 곡면일 수 있다.
이러한 코너부(CP)들에 표시 영역, 즉 제2표시영역(DA2) 및/또는 제3표시영역(DA3)을 형성하기 위해서, 코너부(CP)에 놓이는 구성요소들이 일부 영역은 수축하고 다른 일부 영역은 연신되는 구조를 가져야 할 수 있다. 따라서, 앞서 도 1 내지 도 10을 참조하여 설명한 표시 장치(1)의 구성 및 구조가 도 11의 표시 장치(1)에 적용될 수 있으며, 예컨대 도 11의 표시 장치(1)의 제2표시영역(DA2)을 형성하기 위해 적용될 수 있다. 지금까지는 표시 장치에 대해서만 주로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 이러한 표시 장치를 제조하기 위한 표시 장치의 제조방법 역시 본 발명의 범위에 속한다고 할 것이다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 표시 장치
100: 기판
200: 표시유닛
208: 제1무기절연층
209: 제1유기절연층
210: 화소전극
211: 제2유기절연층
212: 제2무기절연층
213: 제3유기절연층
214: 제3무기절연층
215: 화소정의막
217: 스페이서
221: 화소전극
222a: 제1기능층
222b: 발광층
222c: 제2기능층
222: 중간층
223: 대향전극
230: 대향전극
300: 봉지층
AW: 제1보조배선층
BS: 베이스부
CN: 연결부
ECA: 전극컨택영역
ICA: 무기컨택영역
R: 오목부
PT: 팁
WL: 공통전원배선

Claims (20)

  1. 베이스부 및 상기 베이스부로부터 서로 다른 방향을 향해 연장된 복수의 연결부들을 포함하는 기판;
    상기 베이스부 상에 배치되며, 박막트랜지스터 및 스토리지 커패시터를 포함하는 화소회로;
    상기 화소회로 상의 유기절연층;
    상기 유기절연층 상에 배치되되, 상기 화소회로와 전기적으로 연결되는 화소전극;
    상기 유기절연층 상에 배치된 제1보조배선층;
    상기 화소전극과 중첩하는 대향전극; 및
    상기 화소전극과 상기 대향전극 사이의 발광층;을 포함하며,
    상기 유기절연층은 제1오목부를 포함하되, 상기 제1보조배선층은 상기 제1오목부를 정의하는 상기 유기절연층의 측면보다 상기 제1보조배선층의 폭 방향을 따라 돌출된 제1팁을 갖는, 표시 장치.
  2. 제1항에 있어서,
    상기 제1보조배선층은 상기 화소전극과 동일한 물질을 포함하는, 표시 장치.
  3. 제1항에 있어서,
    상기 제1보조배선층은 평면 상에서 상기 화소전극을 전체적으로 둘러싸도록 연속적으로 형성되는, 표시 장치.
  4. 제1항에 있어서,
    상기 대향전극은 상기 제1보조배선층의 일부분과 접촉하는, 표시 장치.
  5. 제4항에 있어서,
    상기 화소전극 상에 배치되며, 상기 화소전극과 중첩하는 개구를 포함하는 화소정의막;을 더 포함하며,
    상기 화소정의막은 상기 제1보조배선층의 상기 일부분을 노출하도록 상기 제1보조배선층을 부분적으로 커버하는, 표시 장치.
  6. 제4항에 있어서,
    상기 대향전극과 상기 제1보조배선층의 일부분의 접촉영역은 상기 제1팁의 상부에 배치된, 표시 장치.
  7. 제1항에 있어서,
    상기 기판 상에 배치되는 공통전원배선;을 더 포함하며,
    상기 제1보조배선층은 상기 공통전원배선과 전기적으로 연결되는, 표시 장치.
  8. 제7항에 있어서,
    상기 공통전원배선은
    상기 베이스부 상에 위치하는 제1부분; 및
    상기 제1부분으로부터 상기 복수의 연결부들 중 적어도 어느 하나의 연결부 를 향해 연장되는 제2부분을 포함하는, 표시 장치.
  9. 제1항에 있어서,
    상기 대향전극은 상기 제1팁에 의해 분리된 부분들을 포함하는, 표시 장치.
  10. 제1항에 있어서,
    상기 화소전극과 상기 대향전극 사이에 개재되는 적어도 하나의 기능층;을 더 포함하며,
    상기 적어도 하나의 기능층은 상기 제1팁에 의해 분리된 부분들을 포함하는, 표시 장치.
  11. 제1항에 있어서,
    상기 유기절연층과 상기 화소전극 사이에 배치되는 무기절연층을 더 포함하는, 표시 장치.
  12. 제11항에 있어서,
    상기 무기절연층은, 상기 제1오목부를 정의하는 상기 유기절연층의 측면보다 상기 제1보조배선층의 폭 방향을 따라 돌출되고 상기 제1팁의 아래에 배치된 부분을 포함하는, 표시 장치.
  13. 제1항에 있어서,
    상기 대향전극을 커버하며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비한 봉지층;을 더 포함하는, 표시 장치.
  14. 제1항에 있어서,
    상기 제1보조배선층과 이격된 제2보조배선층을 더 포함하는, 표시 장치.
  15. 제14항에 있어서,
    상기 제2보조배선층은 상기 화소전극 및 상기 제1보조배선과 동일한 물질을 포함하는, 표시 장치.
  16. 제14항에 있어서,
    상기 유기절연층은 상기 제1오목부와 반대 방향의 제2오목부를 더 포함하는, 표시 장치.
  17. 제16항에 있어서,
    상기 제2보조배선층은, 상기 제1보조배선층의 상기 제1팁과 대향하고 상기 제2오목부를 정의하는 상기 유기절연층의 측면보다 상기 돌출된 제2팁을 구비하는, 표시 장치.
  18. 제14항에 있어서,
    상기 제2보조배선층 상부에 배치되되, 평면 상에서 상기 베이스부를 전체적으로 둘러싸는 스페이서;를 더 포함하는, 표시 장치.
  19. 제14항에 있어서,
    상기 대향전극을 커버하며, 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 구비한 봉지층;을 더 포함하는, 표시 장치.
  20. 제19항에 있어서,
    상기 적어도 하나의 유기봉지층의 일부는 상기 제1오목부 내에 배치되는, 표시 장치.
KR1020200083672A 2020-07-07 2020-07-07 표시 장치 KR20220006161A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200083672A KR20220006161A (ko) 2020-07-07 2020-07-07 표시 장치
US17/202,810 US11605686B2 (en) 2020-07-07 2021-03-16 Display apparatus comprising a first auxiliary wiring layer having a first tip protruding from a first side surface of an organic insulating layer
CN202110760541.4A CN113903780A (zh) 2020-07-07 2021-07-06 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200083672A KR20220006161A (ko) 2020-07-07 2020-07-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20220006161A true KR20220006161A (ko) 2022-01-17

Family

ID=79173833

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200083672A KR20220006161A (ko) 2020-07-07 2020-07-07 표시 장치

Country Status (3)

Country Link
US (1) US11605686B2 (ko)
KR (1) KR20220006161A (ko)
CN (1) CN113903780A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11609667B2 (en) 2020-08-18 2023-03-21 Samsung Display Co., Ltd. Display device and method for manufacturing same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012014868A (ja) * 2010-06-29 2012-01-19 Sony Corp 表示装置
US9178174B2 (en) * 2012-03-27 2015-11-03 Sony Corporation Display device and method of manufacturing the same, method of repairing display device, and electronic apparatus
KR101994858B1 (ko) 2012-12-29 2019-07-01 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
KR102246294B1 (ko) * 2014-08-04 2021-04-30 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조 방법
KR102374833B1 (ko) 2014-11-25 2022-03-15 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102405695B1 (ko) 2015-08-31 2022-06-03 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102699551B1 (ko) 2016-10-27 2024-08-26 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11609667B2 (en) 2020-08-18 2023-03-21 Samsung Display Co., Ltd. Display device and method for manufacturing same
US11934619B2 (en) 2020-08-18 2024-03-19 Samsung Display Co., Ltd. Display device and method for manufacturing same

Also Published As

Publication number Publication date
US11605686B2 (en) 2023-03-14
US20220013609A1 (en) 2022-01-13
CN113903780A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
US11411064B2 (en) Display device comprising sub-pixels separated by through holes and having specified orientations
US10482811B2 (en) Display apparatus
US11758775B2 (en) Display apparatus and method of manufacturing the same
US11974476B2 (en) Organic light-emitting display apparatus with mesh structured line between via layers
US11088215B2 (en) Organic light-emitting display apparatus
EP3754714B1 (en) Display device
KR20210149283A (ko) 표시 패널 및 이를 포함하는 표시 장치
EP3817062A2 (en) Organic light-emitting display apparatus
US20220223666A1 (en) Display apparatus and method of manufacturing the same
EP4036982A2 (en) Display apparatus
US11495650B2 (en) Display apparatus
US11605686B2 (en) Display apparatus comprising a first auxiliary wiring layer having a first tip protruding from a first side surface of an organic insulating layer
CN217933800U (zh) 显示装置
US20240090273A1 (en) Display apparatus and method of manufacturing the same
US20240324433A1 (en) Method and apparatus for manufacturing display device
KR20210010778A (ko) 플렉서블 디스플레이 장치
CN117596934A (zh) 显示装置以及提供显示装置的方法