KR20220005962A - 나노와이어 led, 디스플레이 모듈 및 그 제조 방법 - Google Patents

나노와이어 led, 디스플레이 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20220005962A
KR20220005962A KR1020200164884A KR20200164884A KR20220005962A KR 20220005962 A KR20220005962 A KR 20220005962A KR 1020200164884 A KR1020200164884 A KR 1020200164884A KR 20200164884 A KR20200164884 A KR 20200164884A KR 20220005962 A KR20220005962 A KR 20220005962A
Authority
KR
South Korea
Prior art keywords
layer
nanowire
unit
type semiconductor
substrate
Prior art date
Application number
KR1020200164884A
Other languages
English (en)
Inventor
김명희
김성욱
남궁용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to PCT/KR2021/007210 priority Critical patent/WO2022010113A1/ko
Publication of KR20220005962A publication Critical patent/KR20220005962A/ko
Priority to US18/094,112 priority patent/US20230163233A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/80805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/951—Supplying the plurality of semiconductor or solid-state bodies
    • H01L2224/95101—Supplying the plurality of semiconductor or solid-state bodies in a liquid medium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95144—Magnetic alignment, i.e. using permanent magnetic parts in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)

Abstract

나노와이어 LED, 디스플레이 모듈 및 그 제조 방법이 개시된다. 개시된 디스플레이 제조 방법은 실리콘 기판에 적층된 버퍼층 상에 자성층을 포함하는 템플리트층을 형성하는 단계와, 템플리트층 상에 다수의 나노와이어 LED를 성장시키는 단계와, 다수의 나노와이어 LED를 자성층을 포함한 상태로 템플리트층으로부터 초음파에 의해 분리하는 단계와, 다수의 나노와이어 LED가 일정한 방향성을 갖도록 정렬된 상태로 몰딩된 다수의 유닛 셀을 형성하는 단계와, 다수의 유닛 셀을 유닛 기판 상에 전사하여 다수의 유닛 픽셀을 형성하는 단계와, 다수의 유닛 픽셀을 TFT 기판 상에 유체자가조립을 통해 배열하는 단계와, 다수의 유닛 픽셀을 TFT 기판의 전극과 연결하도록 본딩하는 단계를 포함한다.

Description

나노와이어 LED, 디스플레이 모듈 및 그 제조 방법{NANOWIRE LIGHT EMITTING DIODE, DISPLAY MODULE, AND MANUFACTURING METHOD AS THE SAME}
본 개시는 나노와이어 LED(Nanowire light emitting diode)와 그 제조 방법, 그리고 나노와이어 LED를 유체 자가 조립(FSA: Fluidic self assembly) 방식으로 전사한 디스플레이 모듈 및　그 제조 방법에 관한 것이다.
디스플레이 모듈은 픽셀 단위 또는 서브 픽셀 단위로 동작이 되면서 다양한 색을 표현한다. 이 경우, 하나의 서브 픽셀은 다수의 나노와이어 LED를 포함한다.　
각각의 픽셀 또는 서브 픽셀은 복수의 TFT(Thin Film Transistor)에 의해 동작이 제어된다. TFT 기판은 TFT 회로가 형성된 연성 가능한 기판, 글라스 기판 또는 플라스틱 기판이다. TFT 기판에는 TFT 회로와 연결된 복수의 TFT가 실장된다.
요즘에는 디스플레이 모듈을 다수 연결하여 큰 화면을 가지는 디스플레이 장치(Large Format Display)를 제작하고 있다.
본 개시는 에피 성장후 별도 식각 공정 없이 n형 컨택 영역을 확보할 수 있고 자기장에 의해 정렬되도록 자성을 구비한 3차원 나노와이어 LED를 제공하는 것을 목적으로 한다.
또한, 본 개시는 하이브리드 유체 자가 조립 공정을 통해 나노와이어 LED를 전사한 디스플레이 모듈 및 그 제조 방법을 제공하는데 다른 목적이 있다.
상기 목적을 달성하기 위한 본 개시는, 기둥 형상을 가지는 GaN 기반의 n형 반도체층, 상기 n형 반도체층의 일측 부분에 적층된 활성층, 상기 활성층에 적층된 GaN 기반의 p형 반도체층, 및 상기 n형 반도체층의 타측 부분에 배치된 자성층을 포함하는 나노와이어 LED를 제공한다.
상기 자성층은 상기 n형 반도체층의 타측 부분의 단부에 배치될 수 있다.
상기 자성층은 반자성 물질을 포함할 수 있다. 상기 반자성 물질은 Ge일 수 있다.
상기 자성층은 자기 특성을 가진 물질을 포함할 수 있다. 상기 자기 특성을 가진 물질은 Cr, Mn, Fe, Co, Ni 및 Cu 중 어느 하나일 수 있다.
상기 자성층은 반자성 물질 또는 자기 특성을 가지는 물질로 이루어진 제1 박막층과 n형 반도체로 이루어진 제2 박막층이 교대로 반복하여 적층될 수 있다.
또한, 본 개시는, 일면에 애노드 전극 및 캐소드 전극이 다수 형성된 TFT 기판, 및 각 애노드 전극에 일단부가 연결되고 상기 각 애노드 전극과 쌍을 이루는 각 캐소드 전극에 타단이 연결된 다수의 나노와이어 LED를 포함하며,　각 나노와이어 LED는 자성 및 극성을 가지는 디스플레이 모듈을 제공함으로써, 상기 목적을 달성할 수 있다.
상기 다수의 나노와이어 LED는, 기둥 형상을 가지는 GaN 기반의 n형 반도체층, 상기 n형 반도체층의 일측 부분에 적층된 활성층, 상기 활성층에 적층된 GaN 기반의 p형 반도체층, 및 상기 n형 반도체층의 타측 부분에 배치된 자성층을 포함할 수 있다.
상기 다수의 나노와이어 LED는 적색, 녹색, 청색 서브 픽셀들로 이루어진 유닛 픽셀 형태로 상기 TFT 기판에 전사되고, 상기 유닛 픽셀은 상기 적색, 녹색, 청색 서브 픽셀들이 배치된 유닛 기판을 포함할 수 있다.
또한, 본 개시는, 실리콘 기판에 적층된 버퍼층 상에 자성층을 포함하는 템플리트층을 형성하는 단계, 상기 템플리트층 상에 다수의 나노와이어 LED를 성장시키는 단계, 상기 다수의 나노와이어 LED를 상기 자성층을 포함한 상태로 상기 템플리트층으로부터 초음파에 의해 분리하는 단계, 상기 다수의 나노와이어 LED가 일정한 방향성을 갖도록 정렬된 상태로 몰딩된 다수의 유닛 셀을 형성하는 단계, 상기 다수의 유닛 셀을 유닛 기판 상에 전사하여 다수의 유닛 픽셀을 형성하는 단계, 상기 다수의 유닛 픽셀을 TFT 기판 상에 유체자가조립을 통해 배열하는 단계, 및 상기 다수의 유닛 픽셀을 상기 TFT 기판의 전극과 연결하도록 본딩하는 단계를 포함하는 디스플레이 모듈의 제조 방법을 제공함으로써, 상기 목적을 달성할 수 있다.
상기 템플리트층은, 상기 실리콘 기판 상에 제1 GaN 기반의 n형 반도체층을 형성하는 단계, 상기 제1 GaN 기반의 n형 반도체층 상에 n형 반도체층과 반자성 물질 또는 자기 특성을 가진 물질로 이루어진 층을 교대로 반복 적층하여 자기층을 형성하는 단계, 및 상기 자기층 상에 제2 GaN 기반의 n형 반도체층을 형성하는 단계를 통해 형성할 수 있다.
상기 반자성 물질은 Ge이고, 상기 자기 특성을 가진 물질은 Cr, Mn, Fe, Co, Ni 및 Cu 중 어느 하나일 수 있다.
상기 다수의 나노와이어 LED를 성장시키기 전에, 상기 템플리트층에 충진부를 패터닝하고 상기 충진부에 연성을 가지는 충진재를 주입할 수 있다.
상기 충진부를 식각하는 깊이를 통해 상기 나노와이어 LED의 n형 반도체층의 노출 길이를 설정할 수 있다.
상기 템플리트층 상에 성장된 다수의 나노와이어 LED의 p형 반도체층의 선단부에 친수성을 부여하도록 친수성 표면 처리할 수 있다.
상기 다수의 유닛 셀을 형성하는 단계는, 다수의 나노와이어 LED를 고분자 화합물과 결합시키는 단계, 상기 고분자 화합물과 결합된 다수의 나노와이어 LED를 몰드에 형성된 다수의 성형홈에 주입하는 단계, 상기 몰드 주변에 일정한 방향으로 자기장을 형성하여 상기 다수의 나노와이어 LED를 일정한 방향으로 정렬하는 단계, 및 상기 다수의 성형틀에 주입된 상기 고분자 화합물과 결합된 다수의 나노와이어 LED를 냉각하여 겔(Gel) 상태로 형성하는 단계를 포함할 수 있다.
상기 다수의 유닛 픽셀을 형성하는 단계는, 상기 겔 상태의 유닛 셀을 상기 유닛 기판의 미리 설정된 위치에 배치하는 단계, 상기 유닛 기판 주변에서 일정한 방향으로 자기장을 형성하여 상기 유닛 셀을 일정한 방향으로 정렬하는 단계, 상기 유닛 셀의 고분자 화합물을 제거하는 단계, 및 상기 다수의 나노와이어 LED의 양단을 각각 상기 유닛 기판의 애노드 전극 및 캐소드 전극에 본딩하는 단계를 포함할 수 있다.
상기 유체자가조립을 통해 배열하는 단계 전에, 상기 다수의 유닛 픽셀이 상기 TFT 기판의 일정한 위치에 각각 배열될 수 있도록 상기 다수의 유닛 픽셀과 상기 TFT 기판에 친수성 표면 처리할 수 있다.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이다.
도 3은 기판 상에 GaN 기반의 템플리트층을 형성한 예를 나타낸 도면이다.
도 4는 GaN 기반의 템플리트층의 일부를 식각하여 다수의 홈을 형성한 예를 나타낸 도면이다.
도 5는 GaN 기반의 템플리트층에 형성된 다수의 홈에 충진재를 삽입한 예를 나타낸 도면이다.
도 6은 GaN 기반의 템플리트층에 3차원 형상으로 다수의 나노와이어 LED를 성장시킨 예를 나타낸 도면이다.
도 7은 초음파를 이용하여 기판으로부터 다수의 나노와이어 LED를 분리시킨 예를 나타낸 도면이다.
도 8은 기판으로부터 분리된 나노와이어 LED를 나타낸 단면도이다.
도 9는 다수의 나노와이어 LED를 고분자 화합물이 포함된 탱크에 투입하는 예를 나타낸 도면이다.
도 10은 다수의 나노와이어 LED가 고분자 화합물에 구비된 다수의 고리형 화합물에 각각 대응하여 결합된 예를 나타낸 도면이다.
도 11은 몰드에 형성된 다수의 성형홈에 고분자 화합물과 결합된 나노와이어 LED를 주입하고 몰드 주변에서 자기장을 형성하는 예를 나타낸 도면이다.
도 12는 유닛 셀 내에 배치된 다수의 나노와이어 LED가 자기장에 의해 일정한 방향으로 정렬된 예를 나타낸 도면이다.
도 13은 유닛 기판 상에 하나의 픽셀을 이루는 적색/녹색/청색 나노와이어 LED를 전사하는 예를 나타낸 도면이다.
도 14는 도 13에 도시된 유닛 기판 상에 유닛 셀 형태의 나노와이어 LED가 전사되는 상태를 나타낸 도면이다.
도 15는 유닛 기판 상에 애노드 전극 및 캐소드 전극과 연결된 다수의 나노와이어 LED를 나타낸 도면이다.
도 16은 유체자가조립(FSA: Fluidic Self Assembly)을 통해 다수의 유닛 픽셀을 TFT 기판 상에 배열하는 예를 나타낸 도면이다.
도 17은 TFT 기판에 배열된 다수의 유닛 픽셀이 TFT 기판의 전극에 본딩된 상태를 나타낸 도면이다.
도 18은 본 개시의 다른 실시 예에 따른 디스플레이 모듈을 나타낸 도면이다.
이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 명세서에서, "포함한다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 개시에서, '동일하다'는 표현은 완전하게 일치하는 것뿐만 아니라, 가공 오차 범위를 감안한 정도의 상이함을 포함한다는 것을 의미한다.
그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.
본 개시에서, 디스플레이 모듈은 나노와이어 발광다이오드(나노와이어(Nanowire) LED 또는 NW LED)가 실장된 디스플레이 패널일 수 있다. 디스플레이 모듈은 평판 디스플레이 패널 중 하나로 각각 100 마이크로미터 이하인 복수의 무기 발광 다이오드(inorganic LED)로 구성되어 있다. 백라이트가 필요한 액정 디스플레이(LCD) 패널에 비해 나노와이어 LED 디스플레이 모듈은 더 나은 대비, 응답 시간 및 에너지 효율을 제공한다. 유기발광 다이오드(organic LED)와 무기 발광 소자인 나노와이어 LED는 모두 에너지 효율이 좋지만 나노와이어 LED는 OLED보다 밝기, 발광효율, 수명이 길다. 나노와이어 LED는 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 나노와이어 LED는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있다. 구체적으로, 나노와이어 LED는 기존 LCD(liquid crystal display) 또는 OLED(Organic Light Emitting Diode)에 비해 전기를 광자로 변환시키는 효율이 더 높다. 즉, 기존 LCD 또는 OLED 디스플레이에 비해 "와트당 밝기"가 더 높다. 이에 따라 나노와이어 LED는 기존의 LED(가로, 세로, 높이가 각각 100㎛를 초과한다) 또는 OLED에 비해 약 절반 정도의 에너지로도 동일한 밝기를 낼 수 있게 된다. 이외에도 나노와이어 LED는 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하여, 넓은 범위의 색상을 정확하게 표현할 수 있으며, 햇빛이 밝은 야외에서도 선명한 화면을 구현할 수 있다. 그리고 나노와이어 LED는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다.
본 개시에서, 나노와이어 LED는 실리콘 기판 상에 3차원 형상으로 성장시킨 반도체 자발광 소자로서 이종 접합 다이오드 구조의 다른 재료가 서로 방사형으로 적층되는 소위 코어(Core)/쉘(Shell) 구성을 이룰 수 있다. 하나의 나노와이어 LED의 크기는 수십㎚~수십㎛일 수 있다. 본 개시에서는 하나의 '나노와이어 LED'를 하나의 서브 픽셀과 같은 의미로 사용할 수 있다.　
본 개시에서, 나노와이어 LED는 다수의 나노와이어를 포함할 수 있다. 나노와이어 LED는 극성을 가진 육각형결정구조(Hexagonal Crystal structure)의 III-Nitride GaN 기반의 반도체층(예를 들면, 일반식은 AlxGayIn1-x-yN)을 발광층으로 하고, 반자성 물질(Diamagnetism)(예를 들면, Ge)이나 자기(magnetic-field)특성을 가진 물질(예를 들면, Cr, Mn, Fe, Co, Ni, Cu)을 버퍼층으로 이용한 성장용 템플리트층의 일부를 포함할 수 있다.
본 개시에서, 나노와이어 LED는 바텀 업(Bottom-up) 방식으로 3차원 에피 성장되어 나노크기의 기둥 형상을 이룰 수 있다. 나노와이어 LED는 자성 물질을 포함할 수 있으므로, 후공정에서 자기장에 의해 일정한 방향으로 정렬될 수 있다.
본 개시에서, GaN 기반의 템플리트층에서 성장된 나노와이어 LED를 초음파를 이용하여 GaN 기반의 템플리트층으로부터 분리할 수 있다. 이에 따라 분리 공정 중에 나노와이어 LED에 가해지는 데미지를 최소화할 수 있다.　
본 개시에서, 적색을 발광하는 나노와이어 LED는 청색 또는 녹색을 발광하는 나노와이어　LED와 동일한 GaN 기반의 템플리트층에서 에피 성장시킴에 따라, 에피 성장 플랫폼을 단일화하여 제조 효율을 향상시킬 수 있다.
본 개시에서, 다수의 나노와이어는 체인 폴리머 네트워크(Chain-polymer network)형태의 크로스 연결(Cross-linking) 특성을 가지는 초고분자 화합물에 의해 결합된 상태로 몰딩 처리되어 봉지(encapsulation)된다. 초고분자 화합물은 예를 들면, 폴리로타세인(polyrotaxane)일 수 있다. 본 개시에서는 이러한 형태로 몰딩된 유닛 셀(Unit cell)을 제작할 수 있다.　
본 개시에서, 다수의 나노와이어는 p형 반도체층과 n형 반도체층을 TFT 기판의 애노드 전극 및 캐소드 전극에 본딩하기 전에 유닛 셀에 자기장을 흘리면, 유닛 셀에 포함된 다수의 나노와이어는 각각 p형 반도체층이 모두 동일한 방향으로 향하고 n형 반도체층이 모두 동일한 방향으로 향하는 방향성을 가지도록 배열될 수 있다.　
본 개시에서, 방향성을 가진 상태로 배열된 다수의 나노와이어가 포함된 유닛 셀을 TFT 기판의 미리 설정된 위치(예를 들면, 해당 서브 픽셀 영역)에 전사한 후 자기장을 흘리면, 다수의 나노와이어는 p형 반도체층이 애노드 전극을 향하고 n형 반도체층이 캐소드 전극을 향하도록 배열될 수 있다.　 TFT 기판의 각 서브 픽셀 영역에 배열된 유닛 셀은 리무빙 공정을 통해 고분자 화합물이 제거될 수 있다. 고분자 화합물이 제거된 상태에서 다수의 나노와이어는 본딩 공정을 통해 p형 반도체층이 애노드 전극에 전기적 및 물리적으로 연결되고 n형 반도체층이 캐소드 전극에 전기적 및 물리적으로 연결될 수 있다.　
본 개시에서, 하나의 픽셀은 적어도 3개 서브 픽셀을 포함할 수 있다. 3개의 서브 픽셀은 R/G/B 풀 컬러(full color)를 표현할 수 있는 나노와이어 LED로 이루어질 수 있다.
본 개시에서, 다수의 서브 픽셀은 초소형 기판(예를 들면, 픽셀 영역에 대응하는 정도의 크기를 가지는 기판)에 실장될 수 있다. 이 경우, 초소형 기판과 이에 실장된 다수의 서브 픽셀을 함께 단위 유닛으로 하는 하나의 픽셀 유닛으로 칭할 수 있다. 다수의 픽셀 유닛은 유체 자가 조립(FSA: Fluidic self assembly) 방식으로 다른 TFT 기판에 전사할 수 있다.
본 개시에서, 글라스 기판은 전면(front surface)에 TFT(Thin Film Transistor) 회로가 형성된 TFT층이 배치되고, 후면(rear surface)에 TFT 회로에 전원을 공급하고 별도의 제어 기판과 전기적으로 연결되는 회로가 배치될 수 있다. TFT 회로는 TFT층에 배치된 다수의 픽셀을 구동할 수 있다.　
본 개시에서, 글라스 기판의 전면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 글라스 기판의 전면에서 TFT층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 글라스 기판의 전면에서 TFT층이 점유하는 영역을 제외한 영역일 수 있다.
본 개시에서, 글라스 기판의 에지 영역은 글라스 기판의 최외곽일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 회로가 형성된 영역을 제외한 나머지 영역일 수 있다. 또한 글라스 기판의 에지 영역은 글라스 기판의 측면과 이 측면에 인접한 글라스 기판의 전면 일부와 글라스 기판의 후면 일부를 포함할 수 있다. 글라스 기판은 사각형(quadrangle type)으로 형성될 수 있다. 구체적으로, 글라스 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다. 글라스 기판의 에지 영역은 글라스 기판의 4변 중 적어도 하나의 변을 포함할 수 있다.　
본 개시에서, 글라스 기판의 에지 영역에는 다수의 측면 배선이 일정한 간격을 두고 형성될 수 있다. 다수의 측면 배선은 일단부가 글라스 기판의 전면에 포함되는 에지 영역에 형성된 다수의 제1 접속 패드와 전기적으로 연결될 수 있고, 타단부가 글라스 기판의 후면에 포함되는 에지 영역에 형성된 다수의 제2 접속 패드와 전기적으로 연결될 수 있다. 다수의 제1 접속 패드는 배선을 통해 글라스 기판의 전면에 배치된 TFT 회로와 연결될 수 있고, 다수의 제2 접속 패드는 배선을 통해 글라스 기판의 후면에 배치된 구동 회로와 연결될 수 있다.
본 개시에서, 디스플레이 모듈은 다수의 측며 배선을 형성함에 따라 TFT 기판의 전면에서 비활성 영역을 최소화하고 활성 영역을 최대화함으로써 베젤 리스화 할 수 있고 디스플레이 모듈에 대한 마이크로 LED의 실장 조밀도가 증가될 수 있다. 이와 같이 베젤 리스화를 구현하는 디스플레이 모듈은 다수를 연결하는 경우 활성 영역을 최대화할 수 있는 대형 디스플레이(LFD) 장치를 제공할 수 있다. 이 경우 각 디스플레이 모듈은 비활성 영역을 최소화함에 따라 서로 인접한 디스플레이 모듈의 각 픽셀들 간의 피치를 단일 디스플레이 모듈 내의 각 픽셀들 간의 피치와 동일하게 유지하도록 형성할 수 있다. 이에 따라 각 디스플레이 모듈 사이의 연결부분에서 심(seam)이 나타나는 것을 방지할 수 있다.
본 개시에서, 글라스 기판의 4변에 해당하는 에지 영역들 중 서로 마주하는 2변에 해당하는 에지 영역들에 각각 측면 배선이 일정한 간격을 두고 다수가 형성되는 것을 예로 든다. 하지만 이에 제한되지 않고, 측면 배선은 서로 인접한 2변에 해당하는 에지 영역들에 일정한 간격을 두고 다수가 형성될 수도 있다. 또한, 본 개시에서 측면 배선은 필요에 따라 4변에 해당하는 에지 영역들 중 1변에 해당하는 에지 영역에만 일정한 간격을 두고 다수가 형성되나 3변에 해당하는 에지 영역들에 일정한 간격을 두고 다수가 형성될 수도 있다.
본 개시에서, 디스플레이 모듈은 다수의 LED가 실장되고 측면 배선이 형성된 글라스 기판을 포함한다. 이와 같은 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 메트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 있다.
이하, 도면을 참고하여 본 개시의 일 실시 예에 따른 디스플레이 모듈을 설명한다.
도 1a는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 평면도이고, 도 1b는 본 개시의 일 실시 예에 따른 디스플레이 모듈을 개략적으로 나타낸 단면도이다.
도 1a 및 도 1b를 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 모듈(290)은 TFT 기판(280) 상에 배열된 다수의 픽셀 유닛(270)을 포함할 수 있다. 다수의 다수의 유닛 픽셀(270)은 다수의 서브 픽셀을 포함할 수 있다. 여기서, 하나의 서브 픽셀은 다수의 나노와이어 LED를 포함할 수 있다.
나노와이어 LED는 무기 발광물질로 이루어진 반도체 칩으로, 전원이 공급되는 경우 스스로 광을 발산할 수 있다. 나노와이어 LED는 Real HDR(High Dynamic Range) 구현이 가능하고 OLED 대비 휘도 및 블랙 표현력 향상 및 높은 명암비를 제공할 수 있다. 나노와이어 LED의 크기는 수십㎚~수십㎛일 수 있다.
다수의 유닛 픽셀(270)은 TFT 기판(280) 상에서 격자 배열될 수 있다. 예를 들면, 다수의 유닛 픽셀(270)은 행 방향으로 제1 피치(P1)로 배열되고, 열 방향으로 제2 피치(P2)로 배열될 수 있다. 제1 피치(P1) 및 제2 피치(P2)는 제작하고자 하는 디스플레이 모듈의 크기 등을 고려하여 같거나 상이하게 설정할 수 있다.
TFT 기판(280)은 글라스 기판(미도시)과, 글라스 기판의 전면에 TFT(Thin Film Transistor) 회로가 포함된 TFT층(미도시)과, TFT층의 TFT 회로와 글라스 기판의 후면 배치된 회로들(미도시)을 전기적으로 연결하는 다수의 측면 배선(미도시)을 포함할 수 있다. TFT 기판(280)은 전면에 영상을 표현하는 활성 영역(active area)과 영상을 표현할 수 없는 비활성 영역(dummy area)을 포함할 수 있다.
본 개시의 일 실시예에 따른 디스플레이 모듈(290)의 픽셀 구동 방식은 AM(Active Matrix) 구동 방식 또는 PM(Passive Matrix) 구동 방식일 수 있다. 디스플레이 모듈(290)은 AM 구동 방식 또는 PM 구동 방식에 따라 각 나노와이어 LED가 전기적으로 접속되는 배선의 패턴을 형성할 수 있다.
비활성 영역은 글라스 기판의 에지 영역(edge area)에 포함될 수 있으며, 다수의 제1 접속 패드(미도시)가 일정한 간격을 두고 배치될 수 있다. 다수의 제1 접속 패드는 각각 배선(미도시)을 통해 각 서브 픽셀과 전기적으로 연결될 수 있다.
비활성 영역에 형성되는 제1 접속 패드의 개수는 글라스 기판에 구현되는 픽셀의 개수에 따라 달라질 수 있고, 활성 영역에 배치된 TFT 회로의 구동 방식에 따라 달라질 수 있다. 예를 들면, 활성 영역에 배치된 TFT 회로가 가로 라인 및 세로 라인으로 다수의 픽셀을 구동하는 PM(Passive Matrix) 구동 방식인 경우에 비해 각 픽셀을 개별적으로 구동하는 AM(Active Matrix) 구동 방식이 더 많은 배선과 접속 패드가 필요할 수 있다.
디스플레이 모듈(290)은 다수의 유닛 픽셀(270)이 실장된 TFT 기판(280)의 전면을 보호하기 위해 투명 커버층(미도시)을 구비할 수 있다. 이 경우, TFT 기판의 전면에는 투명 커버층을 지지하기 위한 스페이서(미도시)를 배치할 수 있다. 스페이서는 각 유닛 픽셀(270)에서 발산되는 광과 디스플레이 모듈(290)의 외부 광을 흡수할 수 있도록 블랙 계열 색상을 가질 수 있다. 또한, 디스플레이 모듈(290)은 투명 커버층의 전면에 적층되는 터치 스크린 패널(미도시)을 포함할 수 있다.
이하, 도면을 참조하여 나노와이어 LED 및 이를 적용한 디스플레이 모듈의 구조 및 제조 과정을 순차적으로 설명한다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 모듈의 제조 공정을 나타낸 흐름도이고, 도 3은 기판 상에 GaN 기반의 템플리트층을 형성한 예를 나타낸 도면이다.
도 3을 참조하면, 실리콘 기판(10) 상에 Ge 버퍼층(30)을 형성한 후, Ge 버퍼층(30) 상에 3차원 형상의 나노와이어 LED를 성장시키기 위한 n형 GaN 기반의 템플리트층(n-GaN based templete layer)(40)을 형성한다(S1).　
실리콘 기판(10) 상에 성장시킨 Ge 버퍼층(30)은 실리콘 기판(10)과 n형 GaN 기반의 템플리트층(40) 간 격자 불일치(Lattice mismatch)를 최소화할 수 있다. Ge 버퍼층(30)은 Ge 층과 GaN 층을 교대로 반복하여 적층 형성할 수 있다.
이와 같이 Ge 버퍼층(30)를 적용하는 경우, 실리콘 기판(10)과 n형 GaN 기반의 템플리트층(40) 간 전위 밀도(dislocation density)를 줄여 불일치(mismatch)율을 약 0.08% 이하로 유지할 수 있다. 이에 따라, n형 GaN 기반의 템플리트층(40)의 스레딩 전위 밀도(TDD: Threading Dislocation Density)는 ~E7/㎠가 되므로 후공정에서 진행되는 나노와이어 LED를 성장시킬 수 있는 기반을 갖출 수 있다.
n형 GaN 기반의 템플리트층(40)은 Ge 버퍼층(30)에 가장 인접한 제1 GaN 층(50)과, 제1 GaN 층(50) 상에 적층된 자성층(70)과, 자성층(70) 상에 적층된 제2 GaN 층(90)을 포함할 수 있다.
자성층(70)은 제2 GaN 층(90)과 함께 나노와이어 LED의 일부를 이룬다. 이와 같이 자성을 가지는 나노와이어 LED는 후공정에서 유닛 셀(Unit cell) 내에 포함된 다수의 나노와이어 LED를 자기장을 이용하여 일방향으로 정렬시킬 수 있다.
자성층(70)은 n형 GaN 기반의 제1 박막층과 자성을 띠는 제2 박막층이 교대로 반복적으로 적층 형성될 수 있다. 이 경우, 제2 박막층은 반자성 물질 예를 들면, Ge이거나, 자기 특성을 가지는 물질 예를 들면, Cr, Mn, Fe, Co, Ni, Cu 중 하나일 수 있다. 한편, 자성층(70)은 자성을 가지면서 응력이 축적된 박막의 초격자(예를 들면, SLS: strained-layer superlattice)층일 수 있다.
도 4는 n형 GaN 기반의 템플리트층의 일부를 식각하여 다수의 홈을 형성한 예를 나타낸 도면이고, 도 5는 n형 GaN 기반의 템플리트층에 형성된 다수의 홈에 충진재를 삽입한 예를 나타낸 도면이고, 도 6은 GaN 기반의 템플리트층에 3차원 형상으로 다수의 나노와이어 LED를 성장시킨 예를 나타낸 도면이다.
이어서, n형 GaN 기반의 템플리트층(40) 상에 나노와이어 LED(200)를 성장시킨다(S2). 나노와이어 LED(200) 성장을 위해 하기의 공정을 따를 수 있다.
도 4를 참조하면, n형 GaN 기반의 템플리트층(40)에 충진부(100)를 식각 공정 또는 포토리소그래피 공정을 통해 패터닝한다.
충진부(100)는 n형 GaN 기반의 템플리트층(40)의 표면으로부터 Ge 버퍼층(30)을 향해 탑 다운(Top-down) 방식으로 일정한 깊이(D)로 형성될 수 있다.　
이 경우, 충진부(100)의 깊이(D)를 조절하여 나노와이어 LED(200)의 p형 반도체층(170, 도 8 참조)에 의해 덮어지 않고 외부로 노출되는 부분(이하 '나노와이어 LED(200)의 노출부')의 길이를 결정할 수 있다.
나노와이어 LED(200)의 노출부는 나노와이어 LED(200)의 n형 반도체층(130)에 일체로 형성된 n형 GaN 기반의 템플리트층(40)의 일부이며, 후공정에서 본딩을 통해 캐소드 전극에 전기적 및 물리적으로 연결된다.
도 5를 참조하면, n형 GaN 기반의 템플리트층(40) 상에 나노와이어 LED(200)를 안정적으로 성장시키기 위해 충진부(100)에 충진재(110)를 주입하여 n형 GaN 기반의 템플리트층(40)의 표면을 대략적으로 편평하게 만든다.
충진재(110)는 나노와이어 LED(200)의 노출부를 지지한다. n형 GaN 기반의 템플리트층(40) 상에 성장한 나노와이어 LED(200)는 후공정에서 초음파에 의해 n형 GaN 기반의 템플리트층(40)으로부터 분리된다. 이 경우, 초음파에 의해 분리되는 부분은 나노와이어 LED(200)의 노출부이다.
충진재(110)는 나노와이어 LED(200)의 노출부에 초음파가 안정적으로 전달될 수 있도록 연성을 가지는 합성수지 예를 들면, 폴리이미드(PI)로 이루어질 수 있다.
나노와이어 LED(200)의 노출부는 초음파에 의해 n형 GaN 기반의 템플리트층(40)으로부터 쉽게 끊어져 분리될 수 있다.　
도 6을 참조하면, n형 GaN 기반의 템플리트층(40)에 3차원 형상으로 나노와이어 LED(200)를 성장시킨다.
n형 반도체층(130)을 버텀 업(Bottom-up) 방식으로 성장시킨다. n형 반도체층(130)은 클래딩층으로서 n-GaN 으로 이루어질 수 있다.　
이어서, n형 반도체층(130)의 표면에 활성층(150)을 형성한다. 활성층(150)은 양자역학적으로 전자와 전공의 결합효율을 증대시키기 위해 매우 얇은 발광층(active layer)과 절연층(또는 배리어층)을 교대로 적층한 우물구조를 다층으로 형성한 MQWs(Multi Quantum Wells) 구조로 이루어질 수 있다.
이어서, 활성층(150)의 표면에 p형 반도체층(170)을 형성한다. p형 반도체층(170)은 클래딩층으로서 p-GaN 으로 이루어질 수 있다.
이와 같이, n형 GaN 기반의 템플리트층(40) 상에 다수의 나노와이어 LED(200)를 성장시킨 후, 다수의 나노와이어 LED(200)의 단부(도 6에 표시된 'E'부분 참조)에 해당하는 p형 반도체층(170)의 표면에 친수성 표면 처리를 한다.
친수성 표면 처리는 후공정에서 다수의 나노와이어 LED를 고분자 화합물의 가교점(도 10의 고리형 화합물(335) 참조)에 결합시키기 위한 선행하는 조치이다.
다수의 나노와이어 LED(200)의 단부를 친수성으로 개질하기 위한 친수성 표면 처리 방법은 화학적 처리 방식, 자외선 조사 방식, 산소플라즈마 처리 방식 등이 있다.
도 7은 초음파를 이용하여 기판으로부터 다수의 나노와이어 LED를 분리시킨 예를 나타낸 도면이고, 도 8은 기판으로부터 분리된 나노와이어 LED를 나타낸 단면도이다.
n형 GaN 기반의 템플리트층(40) 상에 성장된 다수의 나노와이어 LED(200)를 초음파를 이용하여 n형 GaN 기반의 템플리트층(40)으로부터 분리한다(S3).
도 7을 참조하면, 다수의 나노와이어 LED(200)가 성장된 실리콘 기판(10)을 용액이 장입된 소정의 탱크(300)에 넣고 초음파 발생기(310)를 구동한다. 초음파 발생기에서 생성된 초음파는 용액을 전달 매질로 하여 실리콘 기판으로 전달된다.
초음파에 의한 진동으로 n형 GaN 기반의 템플리트층(40)과 다수의 나노와이어 LED(200)를 연결하는 부분이 끊어진다. 끊어지는 부분은 도 6을 참조하면 제1 GaN 층(50)과 자성층(70)의 경계면(C1)이나, 충진부(110)의 바닥면에 대응하는 제1 GaN 층(50)의 일부분(C2)과 경계면(C1) 사이일 수 있다.
이 경우, 충진부(110)의 깊이(D)는 전술한 바와 같이 나노와이어 LED(200)의 노출부의 길이를 결정할 수 있는 기준이 될 수 있다.
도 8을 참조하면, n형 GaN 기반의 템플리트층(40)으로부터 분리된 다수의 나노와이어 LED(200)는 나노와이어 LED(200)의 노출부를 포함하여 전체적으로 기둥(Pillar) 형상으로 이루어질 수 있다.
본 개시에서는, 다수의 나노와이어 LED(200)의 n형 반도체층의 일부인 노출부(자성층(50)에 인접한 부분)를 형성하기 위해 종래와 같이 식각을 통해 형성할 필요가 없으므로 나노와이어 LED(200)에 데미지를 주지 않으므로 분리 공정에서 발생할 수 있는 나노와이어 LED(200)의 성능 저하를 근본적으로 방지할 수 있다. 또한, 종래의 식각 공정에 비해 단순한 초음파 공정을 진행함에 따라 공정에 소요되는 시간을 단축시키고 비용을 절감할 수 있다.　
도 9는 다수의 나노와이어 LED를 고분자 화합물이 포함된 탱크에 투입하는 예를 나타낸 도면이고, 도 10은 다수의 나노와이어 LED가 고분자 화합물에 구비된 다수의 고리형 화합물에 각각 대응하여 결합된 예를 나타낸 도면이고, 도 11은 몰드에 형성된 다수의 성형홈에 고분자 화합물과 결합된 나노와이어 LED를 주입하고 몰드 주변에서 자기장을 형성하는 예를 나타낸 도면이고, 도 12는 유닛 셀 내에 배치된 다수의 나노와이어 LED가 자기장에 의해 일정한 방향으로 정렬된 예를 나타낸 도면이다.
이어서, 다수의 나노와이어 LED를 사용하여 하기 공정을 통해 유닛 셀(230)을 형성한다(S4). 유닛 셀(230)을 제작하기 위해 하기의 공정을 따를 수 있다.
도 9를 참조하면, 다수의 나노와이어 LED(200)를 고분자 화합물 및 바인더를 포함한 화합물 용액(311)이 장입된 소정의 탱크(310)에 투입한다.
도 10을 참조하면, 고분자 화합물은 예를 들면, 덤벨 모양의 분자(dumbbell shaped molecule)와 고리형 화합물(macrocycle)(335)이 구조적으로 끼워져 있는 화합물인 폴리로타세인(polyrotaxane)일 수 있다.
덤벨 모양의 분자는 일정한 선형 분자(linear molecule)(331) 및 선형 분자(331)의 양단에 각각 결합된 봉쇄기(Blocking group)(333)를 포함한다. 선형 분자(331)는 고리형 화합물(335)의 내부를 관통한다. 고리형 화합물(335)은 선형 분자(331)를 따라서 이동할 수 있으며 봉쇄기(333)에 의하여 선형 분자(331)로부터 이탈이 방지된다.
화합물 용액(311)에 투입된 다수의 나노와이어 LED(200)는 각각 친수성 처리된 단부(도 6에 표시된 'E' 부분)가 고리형 화합물(335)에 결합한다. 하나의 고리형 화합물(335)에는 하나의 나노와이어 LED(200)가 결합된다.
고리형 화합물(335)에 결합된 나노와이어 LED(200)는 선형 분자(331)를 이탈하지 못한다. 나노와이어 LED(200)는 다양한 방향으로 자세를 자유롭게 바꿀 수 있다. 이에 따라, 후공정에서 자기장에 의해 다수의 나노와이어 LED(200)를 일정한 방향으로 정렬시킬 수 있다.
도 11을 참조하면, 다수의 나노와이어 LED(200)롤 용액(311)과 함께　 몰드(400)에 형성된 다수의 성형홈(410)에 주입한다.
이 경우, 다수의 나노와이어 LED(200)가 각 고리형 화합물(335)에 연결된 상태이므로, 각 성형홈(410)에 주입하는 나노와이어 LED(200)의 밀도를 균일화 할 수 있다.
다수의 성형홈(410)에 다수의 나노와이어 LED(200)를 주입한 상태에서 몰드(400)에 인접하게 배치된 자기장 발생장치(430)를 구동하여 일정한 방향으로 자기장을 형성한다.
도 12를 참조하면, 각 성형홈(410)에 주입된 다수의 나노와이어 LED(200)는 자성층(70)을 구비하고 있으므로 자기장 발생장치(430)에서 생성된 자기장에 영향을 받아 모두 동일한 방향으로 정렬된다.
이어서, 각 성형홈(410)에 주입된 다수의 나노와이러 LED(200)를 용액(311)과 함께 대략 30
Figure pat00001
이하로 냉각시켜 겔(Gel) 상태의 유닛 셀(230)을 제작한다. 겔 상태로 형성된 유닛 셀(230)에 포함된 다수의 나노와이어 LED(200)는 공정 중에 가해지는 외부 충격으로부터 보호될 수 있다.
본 개시에서, 하나의 유닛 셀(230)은 하나의 서브 픽셀에 대응될 수 있다. 따라서 상기 공정을 통해 요구되는 서브 픽셀의 크기에 따라 유닛 셀(230)의 크기를 변경할 수 있다. 이 경우, 유닛 셀(230) 내에 포함되는 다소의 나노와이어 LED의 개수 역시 변경된다. 이처럼 본 개시는 요구되는 서브 픽셀의 크기에 유연하게 대응할 수 있는 유닛 셀을 제공할 수 있다.
도 13은 유닛 기판 상에 하나의 픽셀을 이루는 적색/녹색/청색 나노와이어 LED를 전사하는 예를 나타낸 도면이고, 도 14는 도 13에 도시된 유닛 기판 상에 유닛 셀 형태의 나노와이어 LED가 전사되는 상태를 나타낸 도면이고, 도 15는 유닛 기판 상에 애노드 전극 및 캐소드 전극과 연결된 다수의 나노와이어 LED를 나타낸 도면이다.
다수의 유닛 셀(230)을 유닛 기판(250) 상에 전사하여 유닛 픽셀(270)을 형성한다(S5). 유닛 픽셀(270)을 제작하기 위해 하기의 공정을 따를 수 있다.
본 개시에서 유닛 기판(250)은 다수의 서브 픽셀(나노와이어 LED)을 포함하여 하나의 픽셀을 이루는 유닛 픽셀(270)의 일부 구성에 해당한다.
도 13을 참조하면, 일 방향으로 이동하는 컨베이어(500) 위에 유닛 기판(250)을 로딩시킨다. 컨베이어(500) 상측에는 적색을 발광하는 다수의 나노와이어 LED가 포함된 유닛 셀(이하, '적색 유닛 셀')이 담긴 제1 호퍼(510)와, 녹색을 발광하는 다수의 나노와이어 LED가 포함된 유닛 셀(이하, '녹색 유닛 셀')이 담긴 제2 호퍼(520)와, 청색을 발광하는 다수의 나노와이어 LED가 포함된 유닛 셀(이하, '청색 유닛 셀')이 담긴 제3 호퍼(530)가 컨베이어(500)의 길이 방향을 따라 일정한 간격을 두고 배치될 수 있다.
또한, 제1 내지 제3 호퍼(510, 520, 530)의 하측에는 각각 제1 내지 제3 마스크 장치(511, 521, 531)가 배치될 수 있다.　
또한, 컨베이어(500) 상측에는 제1 내지 제3 자기장 발생장치(610, 620, 630)가 배치될 수 있다. 제1 자기장 발생장치(610)는 제1 및 제2 호퍼(510, 520) 사이에 배치되고, 제2 자기장 발생장치(620)는 제2 및 제3 호퍼(520, 530) 사이에 배치되고, 제3 자기장 발생장치(630)는 제3 호퍼(520, 530)의 일측에 배치될 수 있다.
컨베이어(500)에 로딩되어 일방향으로 이동하는 유닛 기판(250)은 제1 호퍼(510)의 하측에 배치된 셔터를 구비한 마스크 장치(511)의 하측을 지난다. 이때, 센서(미도시)에 의해 유닛 기판(250)이 감지되면 제1 호퍼(510)로부터 배출된 적색 유닛 셀(R1)이 도 13과 같이 제1 마스크 장치(511)의 개구를 통해 유닛 기판(250)의 적색 서브 픽셀의 위치에 안착될 수 있다.
이어서, 유닛 기판(250)에 안착되어 이동하는 적색 유닛 셀(R1)은 제1 자기장 발생장치(610)의 하측을 지나면서 제1 자기장 발생장치(610)에서 생성된 자기장에 의해 다수의 나노와이어 LED(200)의 p형 반도체층(170)이 유닛 기판(250)의 애노드 전극(251) 측으로 향하고 n형 반도체층(130)의 일부(90)가 캐소드 전극(252)을 향하도록 자세를 정렬한다.
이어서, 유닛 기판(250)에는 녹색 유닛 셀(G1)이 유닛 기판(250)의 녹색 서브 픽셀의 위치에 안착된 후, 제2 자기장 발생장치(620)에서 생성된 자기장에 의해 자세가 정렬된다.
이어서, 유닛 기판(250)에는 청색 유닛 셀(B1)이 유닛 기판(250)의 청색 서브 픽셀의 위치에 안착된 후 제3 자기장 발생장치(630)에서 생성된 자기장에 의해 자세가 정렬된다.
이 경우, 배출되는 제1 내지 제3 호퍼(510, 520, 530)로부터 1회 배출되는 유닛 셀의 개수는 모두 동일한다. 예를 들면, 제1 호퍼(510)에서 1개의 적색 유닛 셀을 배출하면 순차적으로 제2 및 제3 호퍼(520, 530)에서 각각 1개의 녹색 및 적색 유닛 셀을 배출한다.
한편, 유닛 기판(250) 상에는 적색, 녹색, 청색 유닛 셀(R1, G1, B1)이 각 전극에 대응하도록 자세가 정렬된다. 이 상태로 유닛 기판(250)은 컨베이어(500)에 의해 고분자 화합물을 제거하기 위한 구간을 통과한다.
고분자 화합물 제거 구간에서는 이동하는 유닛 기판(250)으로 고분자 화합물 제거액을 분사한다. 이에 따라, 적색, 녹색, 청색 유닛 셀(R1, G1, B1)을 이루는 고분자 화합물이 제거되면서, 도 15와 같이 유닛 기판(250)에는 적색, 녹색, 청색 나노와이어 LED(200R, 200G, 200B)가 남는다.
이 상태에서 적색, 녹색, 청색 나노와이어 LED(200R, 200G, 200B)의 양단부를 각각 대응하는 캐소드 전극(251, 253, 255) 및 애노드 전극(252, 254, 256)에 프리 본딩(Pre-bonding) 시킨다.
프리 본딩은 컨텍 메탈(Contact metal)(예를 들면, Ni/Au, In, ITO 등)을 나노와이어 LED의 p형 반도체층에 접합한다.
도 16은 유체자가조립(FSA: Fluidic Self Assembly)을 통해 다수의 유닛 픽셀을 TFT 기판 상에 배열하는 예를 나타낸 도면이고, 도 17은 TFT 기판에 배열된 다수의 유닛 픽셀이 TFT 기판의 전극에 본딩된 상태를 나타낸 도면이다.
적색, 녹색, 청색 나노와이어 LED(200R, 200G, 200B)가 배치된 다수의 유닛 기판(250)을 유체 자가 조립(FSA) 공정을 통해 TFT 기판(280)에 정렬하고(S6), 정렬된 다수의 유닛 기판(250)을 TFT 기판(280)의 전극(281)에 본딩함으로써(S7) 디스플레이 모듈(290)을 제작할 수 있다.　　
유체 자가 조립 고정 전에, 각 유닛 기판(250)과 TFT 기판(280)에 각각 친수성 표면 처리를 한다.
예를 들면, 각 유닛 기판(250)의 후면(서브 픽셀이 본딩된 면의 반대 면)에 형성된 애노드 전극에 친수성 표면 처리를 하고, TFT 기판(280)의 다수의 애노드 전극이 위치한 열(L1)을 따라 친수성 표면 처리를 한다. 또는, 각 유닛 기판(250)의 후면(서브 픽셀이 본딩된 면의 반대 면)에 형성된 캐소드 전극에 친수성 표면 처리를 하고, TFT 기판(280)의 다수의 캐소드 전극이 위치한 열(L2)을 따라 친수성 표면 처리를 한다.
도 16을 참조하면, 친수성 처리된 TFT 기판(280)을 유체 자가 조립(FSA)을 위한 용액이 장입된 소정의 탱크(700)에 투입한 후, 친수성 처리된 다수의 유닛 기판(250)을 탱크(700)에 투입한다.
탱크(700) 내의 용액을 순환시켜 용액 내에 부유하는 다수의 기판 유닛(250)은 탱크(700) 내부에서 유동하다가 TFT 기판(280)의 친수성 표면 처리된 부분에 달라 붙는다. 이러한 유체 자가 조립 공정을 통해 다수의 기판 유닛(250)은 TFT 기판(280)에 각 위치에 정렬된다.
도 17과 같이, 다수의 기판 유닛(250)이 TFT 기판(280)에 각 위치에 정렬되면 탱크에서 TFT 기판(280)을 인출한 후 TFT 기판(280)에 열을 가하여 다수의 기판 유닛(250)의 전극이 TFT 기판(280)의 전극(281)에 각각 전기적 및 물리적으로 연결되도록 유테틱 본딩(Eutectic bonding) 공정을 진행한다.
유테틱 본딩 공정에서 나노와이어 LED의 p형 반도체층 접합에 사용되는 컨텍 메탈은 Ni/Au이고, n형 반도체층 접합에 사용되는 컨텍 메탈은 Ti/Au일 수 있다.
한편, 유체 자가 조립 공정 전에 각 유닛 기판(250)과 TFT 기판(280)에 각각 친수성 표면 처리를 하였으나, 이에 한정하지 되지 않고 친수성 표면 처리 대신에 소수성 표면 처리를 할 수도 있다.
이와 같이 형성된 디스플레이 모듈(290)은 7인치~10인치 정도의 소형으로 제작될 수 있다. 소형으로 제작된 디스플레이 모듈(290)은 다수를 연결하여 큰 스크린 사이즈(예를 들면, 100인치 이상)를 가지는 대형 디스플레이 장치를 제작할 수 있다.
도 18은 본 개시의 다른 실시 예에 따른 디스플레이 모듈을 나타낸 도면이다.
도 18을 참조하면, 본 개시의 다른 실시 예에 따른 디스플레이 모듈(291)은 유닛 기판을 형성하지 않고 도 13에 도시된 공정을 통해 적색, 녹색, 청색 유닛 셀을 직접 TFT 기판(281)의 각 위치에 안착시킨 후 자기장을 전가하여 TFT 기판(281) 상에서 일정한 방향으로 자세를 정렬할 수 있다.
이어서, 유닛 셀의 일부를 이루는 고분자 화합물을 제거한 후, 적색, 녹색, 청색 나노와이어 LED(200R, 200G, 200B)를 유테틱 본딩 공정을 통해 TFT 기판(281)에 전기적 및 물리적으로 연결할 수 있다.　
이상에서는 본 개시의 다양한 실시예를 각각 개별적으로 설명하였으나, 각 실시예들은 반드시 단독으로 구현되어야만 하는 것은 아니며, 각 실시예들의 구성 및 동작은 적어도 하나의 다른 실시예들과 조합되어 구현될 수도 있다.
또한, 이상에서는 본 개시의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시예에 한정되지 아니하며, 청구범위상에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안될 것이다.
10: 실리콘 기판
30: Ge 버퍼층
40: n형 GaN 기반의 템플리트층
70: 자성층
200: 나노와이어 LED
230: 유닛 셀
250: 유닛 기판
270: 유닛 픽셀
280: TFT 기판
290: 디스플레이 모듈

Claims (19)

  1. 기둥 형상을 가지는 GaN 기반의 n형 반도체층;
    상기 n형 반도체층의 일측 부분에 적층된 활성층;
    상기 활성층에 적층된 GaN 기반의 p형 반도체층; 및
    상기 n형 반도체층의 타측 부분에 배치된 자성층;을 포함하는, 나노와이어 LED.
  2. 제1항에 있어서,
    상기 자성층은 상기 n형 반도체층의 타측 부분의 단부에 배치된, 나노와이어 LED.
  3. 제1항에 있어서,
    상기 자성층은 반자성 물질을 포함하는, 나노와이어 LED.　
  4. 　제3항에 있어서,
    상기 반자성 물질은 Ge인, 나노와이어 LED.　
  5. 　제1항에 있어서,
    상기 자성층은 자기 특성을 가진 물질을 포함하는, 나노와이어 LED.　
  6. 제5항에 있어서,
    상기 자기 특성을 가진 물질은 Cr, Mn, Fe, Co, Ni 및 Cu 중 어느 하나인, 나노와이어 LED.
  7. 제1항에 있어서,
    상기 자성층은 반자성 물질 또는 자기 특성을 가지는 물질로 이루어진 제1 박막층과 n형 반도체로 이루어진 제2 박막층이 교대로 반복하여 적층된, 나노와이어 LED.
  8. 일면에 애노드 전극 및 캐소드 전극이 다수 형성된 TFT 기판; 및
    각 애노드 전극에 일단부가 연결되고 상기 각 애노드 전극과 쌍을 이루는 각 캐소드 전극에 타단이 연결된 다수의 나노와이어 LED;를 포함하며,　
    각 나노와이어 LED는 자성 및 극성을 가지는, 디스플레이 모듈.
  9. 제8항에 있어서,
    상기 다수의 나노와이어 LED는,　
    기둥 형상을 가지는 GaN 기반의 n형 반도체층;
    상기 n형 반도체층의 일측 부분에 적층된 활성층;
    상기 활성층에 적층된 GaN 기반의 p형 반도체층; 및
    상기 n형 반도체층의 타측 부분에 배치된 자성층;을 포함하는, 디스플레이 모듈.
  10. 제8항에 있어서,
    상기 다수의 나노와이어 LED는 적색, 녹색, 청색 서브 픽셀들로 이루어진 유닛 픽셀 형태로 상기 TFT 기판에 전사되고,
    상기 유닛 픽셀은 상기 적색, 녹색, 청색 서브 픽셀들이 배치된 유닛 기판을 포함하는, 디스플레이 모듈.
  11. 실리콘 기판에 적층된 버퍼층 상에 자성층을 포함하는 템플리트층을 형성하는 단계;
    상기 템플리트층 상에 다수의 나노와이어 LED를 성장시키는 단계;
    상기 다수의 나노와이어 LED를 상기 자성층을 포함한 상태로 상기 템플리트층으로부터 초음파에 의해 분리하는 단계;
    상기 다수의 나노와이어 LED가 일정한 방향성을 갖도록 정렬된 상태로 몰딩된 다수의 유닛 셀을 형성하는 단계;
    상기 다수의 유닛 셀을 유닛 기판 상에 전사하여 다수의 유닛 픽셀을 형성하는 단계;
    상기 다수의 유닛 픽셀을 TFT 기판 상에 유체자가조립을 통해 배열하는 단계; 및
    상기 다수의 유닛 픽셀을 상기 TFT 기판의 전극과 연결하도록 본딩하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
  12. 제11항에 있어서,
    상기 템플리트층은,
    상기 실리콘 기판 상에 제1 GaN 기반의 n형 반도체층을 형성하는 단계;
    상기 제1 GaN 기반의 n형 반도체층 상에 n형 반도체층과 반자성 물질 또는 자기 특성을 가진 물질로 이루어진 층을 교대로 반복 적층하여 자기층을 형성하는 단계; 및
    상기 자기층 상에 제2 GaN 기반의 n형 반도체층을 형성하는 단계;를 통해 형성하는, 디스플레이 모듈의 제조 방법.
  13. 제12항에 있어서,
    상기 반자성 물질은 Ge이고,
    상기 자기 특성을 가진 물질은 Cr, Mn, Fe, Co, Ni 및 Cu 중 어느 하나인, 디스플레이 모듈의 제조 방법.
  14. 제11항에 있어서,
    상기 다수의 나노와이어 LED를 성장시키기 전에,
    상기 템플리트층에 충진부를 패터닝하고 상기 충진부에 연성을 가지는 충진재를 주입하는, 디스플레이 모듈의 제조 방법.
  15. 제14항에 있어서,
    상기 충진부를 식각하는 깊이를 통해 상기 나노와이어 LED의 n형 반도체층의 노출 길이를 설정하는, 디스플레이 모듈의 제조 방법.
  16. 제11항에 있어서,
    상기 템플리트층 상에 성장된 다수의 나노와이어 LED의 p형 반도체층의 선단부에 친수성을 부여하도록 친수성 표면 처리하는, 디스플레이 모듈의 제조 방법.
  17. 제16항에 있어서,
    상기 다수의 유닛 셀을 형성하는 단계는,
    다수의 나노와이어 LED를 고분자 화합물과 결합시키는 단계;
    상기 고분자 화합물과 결합된 다수의 나노와이어 LED를 몰드에 형성된 다수의 성형홈에 주입하는 단계;
    상기 몰드 주변에 일정한 방향으로 자기장을 형성하여 상기 다수의 나노와이어 LED를 일정한 방향으로 정렬하는 단계; 및
    상기 다수의 성형틀에 주입된 상기 고분자 화합물과 결합된 다수의 나노와이어 LED를 냉각하여 겔(Gel) 상태로 형성하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
  18. 제17항에 있어서,
    상기 다수의 유닛 픽셀을 형성하는 단계는,
    상기 겔 상태의 유닛 셀을 상기 유닛 기판의 미리 설정된 위치에 배치하는 단계;
    상기 유닛 기판 주변에서 일정한 방향으로 자기장을 형성하여 상기 유닛 셀을 일정한 방향으로 정렬하는 단계;
    상기 유닛 셀의 고분자 화합물을 제거하는 단계; 및
    상기 다수의 나노와이어 LED의 양단을 각각 상기 유닛 기판의 애노드 전극 및 캐소드 전극에 본딩하는 단계;를 포함하는, 디스플레이 모듈의 제조 방법.
  19. 제11항에 있어서,
    상기 유체자가조립을 통해 배열하는 단계 전에,
    상기 다수의 유닛 픽셀이 상기 TFT 기판의 일정한 위치에 각각 배열될 수 있도록 상기 다수의 유닛 픽셀과 상기 TFT 기판에 친수성 표면 처리하는, 디스플레이 모듈의 제조 방법.
KR1020200164884A 2020-07-07 2020-11-30 나노와이어 led, 디스플레이 모듈 및 그 제조 방법 KR20220005962A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2021/007210 WO2022010113A1 (ko) 2020-07-07 2021-06-09 나노와이어 led, 디스플레이 모듈 및 그 제조 방법
US18/094,112 US20230163233A1 (en) 2020-07-07 2023-01-06 Nanowire led, display module including the nanowire led, and method for manufacturing the display module

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200083658 2020-07-07
KR20200083658 2020-07-07

Publications (1)

Publication Number Publication Date
KR20220005962A true KR20220005962A (ko) 2022-01-14

Family

ID=79343101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200164884A KR20220005962A (ko) 2020-07-07 2020-11-30 나노와이어 led, 디스플레이 모듈 및 그 제조 방법

Country Status (3)

Country Link
US (1) US20230163233A1 (ko)
KR (1) KR20220005962A (ko)
WO (1) WO2022010113A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024136069A1 (ko) * 2022-12-23 2024-06-27 주식회사 어드밴스트뷰테크널러지 Led 소자의 분리 시스템 및 led 소자의 분리 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10199247B2 (en) * 2014-10-16 2019-02-05 Rensselaer Polytechnic Institute Directed self-assembly of electronic components using diamagnetic levitation
US10340422B2 (en) * 2017-11-07 2019-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Display device and display panel
US10468552B2 (en) * 2018-03-30 2019-11-05 Facebook Technologies, Llc High-efficiency micro-LEDs
KR20190075869A (ko) * 2019-06-11 2019-07-01 엘지전자 주식회사 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
KR20200005516A (ko) * 2019-12-26 2020-01-15 엘지전자 주식회사 발광 소자를 이용한 디스플레이의 제조 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024136069A1 (ko) * 2022-12-23 2024-06-27 주식회사 어드밴스트뷰테크널러지 Led 소자의 분리 시스템 및 led 소자의 분리 방법

Also Published As

Publication number Publication date
US20230163233A1 (en) 2023-05-25
WO2022010113A1 (ko) 2022-01-13

Similar Documents

Publication Publication Date Title
US20220415989A1 (en) Display apparatus
US10522524B2 (en) Display device and method for fabricating the same
KR102305180B1 (ko) 마이크로 led 디스플레이 장치 및 그 제조방법
JP7003032B2 (ja) 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
CN109863831B (zh) 发光二极管面板及其制造方法
EP4075499A1 (en) Display device related to micro-led and manufacturing method therefor
US11239215B2 (en) Display device using semiconductor light emitting device and method for manufacturing the same
US11869871B2 (en) Apparatus and method for self-assembling semiconductor light-emitting device
US20230150277A1 (en) Inkjet printing apparatus and printing method of bipolar element using the same
US20230163233A1 (en) Nanowire led, display module including the nanowire led, and method for manufacturing the display module
CN116157920A (zh) 显示模块
US20230083951A1 (en) Chip tray for self-assembly, and method for supplying semiconductor light emitting elements
US20220181381A1 (en) Light emitting element and display device
JP6768992B1 (ja) 表示装置用自発光体、自発光表示装置、バックライト、液晶表示装置、及び表示装置用自発光体の製造方法
KR102659765B1 (ko) 디스플레이 장치 제조를 위한 기판 및 디스플레이 장치의 제조방법
CN112567522B (zh) 使用半导体发光二极管的显示装置及其制造方法
KR102655204B1 (ko) 마이크로led 표시장치
US20240072213A1 (en) Display device using semiconductor light-emitting elements
US20240038930A1 (en) Display device using semiconductor light-emitting devices, and method for manufacturing same
JP2021092755A (ja) 発光素子の整列方法、それを用いた表示装置の製造方法および表示装置
CN111969003A (zh) 微型发光二极管显示装置及其制造方法
KR20210081734A (ko) Led 이송 장치
US20230260805A1 (en) Apparatus for removing bipolar element
KR102349158B1 (ko) 반도체 발광소자의 자가조립용 조립 챔버
CN215988763U (zh) 一种Micro LED显示屏模块