KR20220005146A - Ferroelectric memory device and method of fabricating the same - Google Patents

Ferroelectric memory device and method of fabricating the same Download PDF

Info

Publication number
KR20220005146A
KR20220005146A KR1020200082601A KR20200082601A KR20220005146A KR 20220005146 A KR20220005146 A KR 20220005146A KR 1020200082601 A KR1020200082601 A KR 1020200082601A KR 20200082601 A KR20200082601 A KR 20200082601A KR 20220005146 A KR20220005146 A KR 20220005146A
Authority
KR
South Korea
Prior art keywords
vertical hole
layer
ferroelectric
memory device
layers
Prior art date
Application number
KR1020200082601A
Other languages
Korean (ko)
Other versions
KR102368866B1 (en
Inventor
권대웅
최리노
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020200082601A priority Critical patent/KR102368866B1/en
Publication of KR20220005146A publication Critical patent/KR20220005146A/en
Application granted granted Critical
Publication of KR102368866B1 publication Critical patent/KR102368866B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H01L27/11585—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40111—Multistep manufacturing processes for data storage electrodes the electrodes comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A ferroelectric memory device according to one aspect of the present invention comprises: a substrate; a vertical gate structure including a plurality of gate electrode layers vertically stacked on the substrate with a plurality of interlayer insulating layers interposed therebetween, and at least one vertical hole penetrating the plurality of gate electrode layers, wherein sidewalls of the plurality of gate electrode layers in the at least one vertical hole have a round shape; a ferroelectric layer formed vertically on the inner wall of the at least one vertical hole and formed along the round shape of sidewalls of the plurality of gate electrode layers; and a semiconductor channel layer formed on the ferroelectric layer on the inner wall of the at least one vertical hole.

Description

강유전체 메모리 소자 및 그 제조 방법{Ferroelectric memory device and method of fabricating the same}Ferroelectric memory device and method of fabricating the same

본 발명은 반도체 소자에 관한 것으로서, 더 상세하게는 강유전체 메모리 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a ferroelectric memory device and a method of manufacturing the same.

전자 제품은 그 부피가 점점 작아지면서도 고속도의 데이터 처리와 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 전자 제품에 사용되는 메모리 칩의 부피를 줄이면서 그 성능과 집적도를 높일 필요가 있다. Electronic products require high-speed data processing and high-capacity data processing while their volume is getting smaller. Accordingly, there is a need to reduce the volume of memory chips used in such electronic products while increasing their performance and integration.

이에 따라, 종래 메모리 소자의 한계를 극복하기 위한 차세대 메모리 소자가 연구되고 있다. 예를 들어, 강유전체 전계효과 트랜지스터(Ferroelectric field effect transistor, FeFET) 또는 강유전체 메모리 소자(Ferroelectric memory device)는 단일 트랜지스터 동작 및 빠른 동작 속도 등의 이유로 이러한 차세대 메모리 소자의 하나로 주목을 받고 있다. Accordingly, next-generation memory devices are being researched to overcome the limitations of conventional memory devices. For example, a ferroelectric field effect transistor (FeFET) or a ferroelectric memory device is attracting attention as one of these next-generation memory devices due to a single transistor operation and a fast operation speed.

하지만, 강유전체 메모리 소자는 충분한 내구성(endurance) 특성을 확보하지 못하여, 상업화에 제약을 받고 있다. 강유전체 메모리 소자의 성능 개선을 위해서는 탈분극(depolarization)을 억제하고 강유전체층의 전계를 높일 필요가 있다. 하지만, 성능 개선을 위해서 게이트 절연층의 두께가 얇아지면서 절연 파괴 가능성이 높아지면서 그 신뢰성이 나빠지고 있다.However, since the ferroelectric memory device does not secure sufficient durability characteristics, commercialization is restricted. In order to improve the performance of the ferroelectric memory device, it is necessary to suppress depolarization and increase the electric field of the ferroelectric layer. However, as the thickness of the gate insulating layer becomes thinner to improve performance, the possibility of dielectric breakdown increases and the reliability thereof deteriorates.

아울러, 메모리 칩의 집적도를 높이기 위하여, 종래의 평면형 구조 대신에 기판 상에 메모리셀들을 수직으로 적층하는 3차원 구조가 연구되고 있다. 이러한 3차원 구조에서는 메모리셀들의 적층 수를 늘림으로써 동일한 평면 상에서 그 용량을 크게 늘릴 수 있다.In addition, in order to increase the degree of integration of the memory chip, a three-dimensional structure in which memory cells are vertically stacked on a substrate instead of a conventional planar structure is being studied. In such a three-dimensional structure, the capacity can be greatly increased on the same plane by increasing the number of stacked memory cells.

본 발명은 전술한 문제점을 해결하기 위한 것으로서, 동작 신뢰성 및 메모리 용량을 늘릴 수 있는 강유전체 메모리 소자 및 그 제조 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.An object of the present invention is to provide a ferroelectric memory device capable of increasing operational reliability and memory capacity, and a method for manufacturing the same, in order to solve the above problems. However, these problems are exemplary, and the scope of the present invention is not limited thereto.

상기 과제를 해결하기 위한 본 발명의 일 관점에 의한 강유전체 메모리 소자 는, 기판과, 상기 기판 상에 복수의 층간 절연층들을 개재하여 수직으로 적층된 복수의 게이트 전극층들 및 상기 복수의 게이트 전극층들을 관통하는 적어도 하나의 수직 홀을 포함하고, 상기 적어도 하나의 수직 홀 내의 상기 복수의 게이트 전극층들의 측벽들은 둥근 형상을 갖는, 수직 게이트 구조체와, 상기 적어도 하나의 수직 홀의 내벽 상에 수직으로 형성되고, 상기 복수의 게이트 전극층들의 측벽들의 둥근 형상을 따라서 형성된 강유전체층과, 상기 적어도 하나의 수직 홀의 내벽 상의 상기 강유전체층 상에 형성되는 반도체 채널층을 포함한다.A ferroelectric memory device according to an aspect of the present invention for solving the above problems includes a substrate, a plurality of gate electrode layers vertically stacked on the substrate with a plurality of interlayer insulating layers interposed therebetween, and the plurality of gate electrode layers passing through and at least one vertical hole, wherein sidewalls of the plurality of gate electrode layers in the at least one vertical hole are formed vertically on the inner wall of the at least one vertical hole and a vertical gate structure having a round shape, a ferroelectric layer formed along the round shape of sidewalls of the plurality of gate electrode layers; and a semiconductor channel layer formed on the ferroelectric layer on the inner wall of the at least one vertical hole.

상기 강유전체 메모리 소자에 따르면, 상기 수직 게이트 구조체에서, 상기 적어도 하나의 수직 홀 내 상기 복수의 게이트 전극층들의 측벽들은 상기 복수의 층간 절연층들보다 상기 적어도 하나의 수직 홀 내로 돌출되게 형성될 수 있다.According to the ferroelectric memory device, in the vertical gate structure, sidewalls of the plurality of gate electrode layers in the at least one vertical hole may be formed to protrude into the at least one vertical hole rather than the plurality of interlayer insulating layers.

상기 강유전체 메모리 소자에 따르면, 상기 반도체 채널층은 상기 복수의 게이트 전극층들의 측벽들의 둥근 형상을 따라서 형성될 수 있다.According to the ferroelectric memory device, the semiconductor channel layer may be formed along the round shape of sidewalls of the plurality of gate electrode layers.

상기 강유전체 메모리 소자에 따르면, 상기 강유전체층 및 상기 반도체 채널층 사이에 상기 복수의 게이트 전극층들의 측벽들의 둥근 형상을 따라서 형성된 게이트 절연층을 더 포함할 수 있다.The ferroelectric memory device may further include a gate insulating layer formed along a round shape of sidewalls of the plurality of gate electrode layers between the ferroelectric layer and the semiconductor channel layer.

상기 강유전체 메모리 소자에 따르면, 상기 복수의 게이트 전극층들의 측벽들의 둥근 형상 상에서, 상기 강유전체층의 곡률 반경은 상기 게이트 절연층의 곡률 반경보다 작을 수 있다.According to the ferroelectric memory device, on the round shape of the sidewalls of the plurality of gate electrode layers, the radius of curvature of the ferroelectric layer may be smaller than the radius of curvature of the gate insulating layer.

상기 강유전체 메모리 소자에 따르면, 상기 강유전체층의 두께는 상기 게이트 절연층의 두께보다 클 수 있다.According to the ferroelectric memory device, the thickness of the ferroelectric layer may be greater than the thickness of the gate insulating layer.

상기 과제를 해결하기 위한 본 발명의 다른 관점에 의한 강유전체 메모리 소자의 제조 방법은, 기판 상에, 복수의 층간 절연층들 및 복수의 희생층들을 교대로 형성하는 단계와, 상기 복수의 층간 절연층들 및 복수의 희생층들을 관통하는 적어도 하나의 수직 홀을 형성하는 단계와, 상기 적어도 하나의 수직 홀에 의해서 노출된 상기 복수의 희생층들의 측벽들을 둥근 형상으로 라운딩 처리하는 단계와, 상기 적어도 하나의 수직 홀의 내벽 상에, 상기 복수의 희생층들의 측벽들의 둥근 형상을 따라서 수직으로 강유전체층을 형성하는 단계와, 상기 적어도 하나의 수직 홀의 내벽 상의 상기 강유전체층 상에 반도체 채널층을 형성하는 단계와, 상기 복수의 희생층들을 제거하여, 복수의 수평 홀들을 형성하는 단계와, 상기 복수의 층간 절연층들을 개재하여 수직으로 적층되고, 상기 적어도 하나의 수직 홀 내에서 둥근 형상의 측벽들을 갖도록, 상기 복수의 수평 홀들을 채우는 복수의 게이트 전극층들을 형성하는 단계를 포함할 수 있다.A method of manufacturing a ferroelectric memory device according to another aspect of the present invention for solving the above problems includes the steps of alternately forming a plurality of interlayer insulating layers and a plurality of sacrificial layers on a substrate, and the plurality of interlayer insulating layers and forming at least one vertical hole penetrating the plurality of sacrificial layers; and rounding sidewalls of the plurality of sacrificial layers exposed by the at least one vertical hole in a round shape; Forming a ferroelectric layer vertically along the round shape of the sidewalls of the plurality of sacrificial layers on the inner wall of the vertical hole of , forming a plurality of horizontal holes by removing the plurality of sacrificial layers, and vertically stacked with the plurality of interlayer insulating layers interposed therebetween so as to have round sidewalls in the at least one vertical hole, the The method may include forming a plurality of gate electrode layers filling the plurality of horizontal holes.

상기 강유전체 메모리 소자의 제조 방법에 따르면, 상기 라운딩 처리하는 단계에서, 상기 적어도 하나의 수직 홀에서 노출된 상기 복수의 층간 절연층들을 일부 식각하여 상기 복수의 희생층들이 상기 복수의 층간 절연층들보다 상기 적어도 하나의 수직 홀 내로 돌출되게 할 수 있다.According to the method of manufacturing the ferroelectric memory device, in the rounding process, the plurality of interlayer insulating layers exposed in the at least one vertical hole are partially etched so that the plurality of sacrificial layers are higher than the plurality of interlayer insulating layers. It may be made to protrude into the at least one vertical hole.

상기 강유전체 메모리 소자의 제조 방법에 따르면, 상기 강유전체층을 형성하는 단계 후, 상기 적어도 하나의 수직 홀 내 상기 강유전체층 상에 상기 복수의 희생층들의 측벽들의 둥근 형상을 따라서 수직으로 게이트 절연층을 형성하는 단계를 더 포함할 수 있다.According to the method of manufacturing the ferroelectric memory device, after forming the ferroelectric layer, a gate insulating layer is vertically formed along the round shape of sidewalls of the plurality of sacrificial layers on the ferroelectric layer in the at least one vertical hole. It may further include the step of

상기 강유전체 메모리 소자의 제조 방법에 따르면, 상기 복수의 층간 절연층들은 실리콘 산화막을 포함하고, 상기 복수의 희생층들은 실리콘 질화막을 포함할 수 있다.According to the method of manufacturing the ferroelectric memory device, the plurality of interlayer insulating layers may include a silicon oxide layer, and the plurality of sacrificial layers may include a silicon nitride layer.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 강유전체 메모리 소자 및 그 제조 방법에 의하면, 동작 신뢰성을 향상시키고 메모리 용량을 늘릴 수 있다.According to the ferroelectric memory device and the method for manufacturing the same according to an embodiment of the present invention made as described above, it is possible to improve the operational reliability and increase the memory capacity.

물론 이러한 효과는 예시적인 것이고, 이러한 효과에 의해서 본 발명의 범위가 한정되는 것은 아니다.Of course, these effects are exemplary, and the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 강유전체 메모리 소자를 보여주는 단면도이다.
도 2는 도 1의 강유전체 메모리 소자의 동작 특성을 보여주는 그래프이다.
도 3은 본 발명의 다른 실시에에 따른 강유전체 메모리 소자를 보여주는 단면도이다.
도 4 내지 도 9는 도 3의 강유전체 메모리 소자의 제조 방법을 보여주는 단면도들이다.1 is a cross-sectional view showing a ferroelectric memory device according to an embodiment of the present invention.
FIG. 2 is a graph showing operating characteristics of the ferroelectric memory device of FIG. 1 .
3 is a cross-sectional view illustrating a ferroelectric memory device according to another exemplary embodiment of the present invention.
4 to 9 are cross-sectional views illustrating a method of manufacturing the ferroelectric memory device of FIG. 3 .

이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 적어도 일부의 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 도면에서 동일한 부호는 동일한 요소를 지칭한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various different forms. It is provided to fully inform In addition, in the drawings for convenience of description, the size of at least some of the components may be exaggerated or reduced. In the drawings, like numbers refer to like elements.

다르게 정의되지 않는 한, 여기에 사용된 모든 용어들은 해당기술 분야에서 통상의 지식을 가진 자에 의해서 통상적으로 이해되는 것과 같은 의미로 사용된다. 도면에서, 층 및 영역의 크기는 설명을 위해 과장되었고, 따라서 본 발명의 일반적인 구조들을 설명하기 위해 제공된다.Unless defined otherwise, all terms used herein have the same meaning as commonly understood by one of ordinary skill in the art. In the drawings, the sizes of layers and regions are exaggerated for the purpose of explanation, and thus are provided to explain the general structures of the present invention.

동일한 참조 부호들은 동일한 구성 요소를 나타낸다. 층, 영역, 또는 기판과 같은 한 구성이 다른 구성 상(on)에 있다고 지칭할 때, 그것은 다른 구성의 바로 상부에 있거나 또는 그 사이에 다른 개재된 구성이 또한 존재할 수 있는 것으로 이해될 것이다. 반면에, 한 구성이 다른 구성의 “바로 위에(directly on)” 있다라고 지칭할 때는 중간 개재 구성들이 존재하지 않는다고 이해된다.Like reference signs indicate like elements. When referring to one component as being on another component, such as a layer, region, or substrate, it will be understood that other intervening components may also be present, either directly on top of the other component or in between. On the other hand, when referring to one configuration as being “directly on” of another, it is understood that intervening configurations do not exist.

도 1은 본 발명의 일 실시예에 따른 강유전체 메모리 소자(50)를 보여주는 단면도이다.1 is a cross-sectional view showing a ferroelectric memory device 50 according to an embodiment of the present invention.

도 1을 참조하면, 강유전체 메모리 소자(50)는 평면형 게이트 구조와 대비되는 리세스 게이트 구조를 가질 수 있다. 이러한 리세스 게이트 구조에서 게이트 전극층(60)은 기판(52) 내에 소정 깊이만큼 리세스 되게 형성될 수 있다. 강유전체 메모리 소자(50)는 강유전체 랜덤 액세스 메모리(Ferroelectric random access memory, ReRAM)로 불리거나 또는 전계효과 트랜지스터(field effect transistor, FET)의 구조를 갖는다는 점에서 강유전체 전계효과 트랜지스터(ferroelectric FET, FeFET)로 불릴 수도 있다.Referring to FIG. 1 , the ferroelectric memory device 50 may have a recessed gate structure as opposed to a planar gate structure. In such a recessed gate structure, the gate electrode layer 60 may be formed to be recessed by a predetermined depth in the substrate 52 . The ferroelectric memory device 50 is called a ferroelectric random access memory (ReRAM) or a ferroelectric field effect transistor (FeFET) in that it has a structure of a field effect transistor (FET). may be called

보다 구체적으로 보면, 기판(52)은 반도체 물질, 예컨대 실리콘, 게르마늄, 또는 실리콘-게르마늄 등을 포함할 수 있다. 예를 들어, 기판(52)은 반도체 웨이퍼 형태로 제공될 수 있다.More specifically, the substrate 52 may include a semiconductor material, such as silicon, germanium, or silicon-germanium. For example, the substrate 52 may be provided in the form of a semiconductor wafer.

기판(52) 내에는 소정 깊이로 홈(54)이 형성될 수 있다. 홈(54)의 바닥면은 둥근 형상을 갖도록 라운딩 처리될 수 있다. 이러한 둥근 형상은 뽀족한 모서리를 제거하여 모서리에서 전계가 집중되는 것을 완화시킬 수 있다.A groove 54 may be formed to a predetermined depth in the substrate 52 . The bottom surface of the groove 54 may be rounded to have a round shape. This round shape can alleviate the concentration of electric fields at the corners by eliminating sharp corners.

홈(54) 내 기판(52)의 표면 상에는 게이트 절연층(56)이 형성되고, 게이트 절연층(56) 상에는 강유전체층(56)이 형성되고, 강유전체층(56) 상에는 게이트 전극층(60)이 형성될 수 있다. 예를 들어, 게이트 전극층(60)은 홈(54)을 채우도록 형성될 수 있다.A gate insulating layer 56 is formed on the surface of the substrate 52 in the groove 54 , a ferroelectric layer 56 is formed on the gate insulating layer 56 , and a gate electrode layer 60 is formed on the ferroelectric layer 56 . can be formed. For example, the gate electrode layer 60 may be formed to fill the groove 54 .

예를 들어, 게이트 절연층(56)은 실리콘 산화막을 포함할 수 있고, 강유전체층(58)은 분극(polarization) 현상을 이용하여 데이터를 저장할 수 있는 층으로, 고유전율 물질을 포함할 수 있다. 게이트 절연층(56)은 버퍼 절연층의 기능을 한다는 점에서 상대적으로 얇게 형성할 수 있고, 강유전체층(58)은 데이터 저장을 위해서 필요한 두께로 형성될 수 있다. 따라서, 강유전체층(58)이 두께는 게이트 절연층(56)의 두께보다 클 수 있고, 예컨대 5배 이상일 수 있다.For example, the gate insulating layer 56 may include a silicon oxide layer, and the ferroelectric layer 58 is a layer capable of storing data using a polarization phenomenon, and may include a high-k material. The gate insulating layer 56 may be formed to be relatively thin in that it functions as a buffer insulating layer, and the ferroelectric layer 58 may be formed to a thickness required for data storage. Accordingly, the thickness of the ferroelectric layer 58 may be greater than that of the gate insulating layer 56, for example, 5 times or more.

예를 들어, 강유전체층(58)은 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2) 또는 하프늄-지르코늄 산화물(Hf0.5Zr0.5O2)을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다. 선택적으로, 강유전체층(56)은 불순물로 도핑될 수도 있다.For example, the ferroelectric layer 58 may include hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), or hafnium-zirconium oxide (Hf 0.5 Zr 0.5 O 2 ) or a stacked structure thereof. Optionally, the ferroelectric layer 56 may be doped with impurities.

홈(54) 양측의 기판(52) 내에는 소정 깊이로 소오스 영역(62) 및 드레인 영역(64)이 각각 형성될 수 있다. 소오스 영역(62) 및 드레인 영역(64)은 기판(52) 내에 불순물을 고농도로 도핑하여 형성할 수 있다.A source region 62 and a drain region 64 may be respectively formed to a predetermined depth in the substrate 52 on both sides of the groove 54 . The source region 62 and the drain region 64 may be formed by highly doping impurities in the substrate 52 .

예를 들어, 홈(54) 주변의 기판(52)은 제 1 도전형의 불순물로 도핑될 수 있고, 소오스 영역(62) 및 드레인 영역(64)은 제 2 도전형의 불순물로 도핑될 수 있다. 홈(54) 주변의 제 1 도전형의 불순물로 도핑된 영역은 웰 영역으로 불릴 수도 있다.For example, the substrate 52 around the groove 54 may be doped with an impurity of a first conductivity type, and the source region 62 and the drain region 64 may be doped with an impurity of a second conductivity type. . A region doped with an impurity of the first conductivity type around the groove 54 may be referred to as a well region.

전술한 강유전체 메모리 소자(50)에 있어서, 제 1 도전형 및 제 2 도전형은 서로 반대의 도전형을 가지되 n형 및 p형 중 각각 어느 하나일 수 있다. 예를 들어, 제 1 도전형은 n형이면 제 2 도전형이 p형이고, 그 반대일 수도 있다.In the above-described ferroelectric memory device 50, the first conductivity type and the second conductivity type have opposite conductivity types, but may be either n-type or p-type, respectively. For example, if the first conductivity type is n-type, the second conductivity type is p-type, and vice versa.

전술한 강유전체 메모리 소자(50)는 리세스 게이트 구조를 가짐으로써, 소오스 영역(62) 및 드레인 영역(64) 사이에서 홈(54) 내 게이트 전극층(60)의 하부의 기판(52) 표면을 따라서 형성되는 채널이 길어지는 효과를 가질 수 있다.The above-described ferroelectric memory device 50 has a recessed gate structure, so that the surface of the substrate 52 under the gate electrode layer 60 is in the groove 54 between the source region 62 and the drain region 64 along the surface of the substrate 52 . The formed channel may have an effect of lengthening.

나아가, 홈(54)의 바닥면의 둥근 형상을 따라서, 게이트 절연층(56), 강유전체층(58)이 둥근 형태로 형성됨에 따라서, 게이트 절연층(56)보다 강유전체층(58)에 상대적으로 전계가 높게 걸리는 효과를 얻을 수 있다. 이러한 효과는 일반적인 전계효과 트랜지스터(FET) 또는 다른 메모리 소자에서는 필요하지 않지만, 강유전체 메모리 소자(50)에서는 중요한 역할을 할 수 있다.Further, according to the round shape of the bottom surface of the groove 54 , the gate insulating layer 56 and the ferroelectric layer 58 are formed in a round shape, so that the ferroelectric layer 58 is relatively higher than the gate insulating layer 56 . The effect of applying a high electric field can be obtained. This effect is not required in a typical field effect transistor (FET) or other memory device, but may play an important role in the ferroelectric memory device 50 .

보다 구체적으로 보면, 홈(54)의 바닥면 부근에서, 강유전체층(58)의 곡률 반경보다 게이트 절연층(56)의 곡률 반경이 더 크게 형성됨에 따라서, 같은 두께를 평면 상에 형성할 때에 비해서 강유전체 메모리 소자(50)의 동작 시 강유전체층(58)에는 전계가 상대적으로 크게 걸리고 게이트 절연층(56)에는 상대적으로 전계가 약하게 걸릴 수 있다. More specifically, since the radius of curvature of the gate insulating layer 56 is formed to be larger than the radius of curvature of the ferroelectric layer 58 in the vicinity of the bottom surface of the groove 54, compared to when the same thickness is formed on a flat surface. When the ferroelectric memory device 50 is operated, a relatively large electric field may be applied to the ferroelectric layer 58 and a relatively weak electric field may be applied to the gate insulating layer 56 .

평면형 게이트 구조에서는 게이트 절연층(56)과 강유전체층(58)의 두께나 유전 상수를 변화시켜야 전계 배분을 변화시킬 수 있지만, 이 실시예에 따른 리세스 게이트 구조에서는 곡률 반경 차이를 이용하여, 동일한 두께와 동일한 물질 조건에서도 게이트 절연층(56)에는 상대적으로 전계가 약하게 걸리고, 강유전체층(58)에는 상대적으로 전계가 높게 걸리게 할 수 있다.In the planar gate structure, the electric field distribution can be changed only by changing the thickness or dielectric constant of the gate insulating layer 56 and the ferroelectric layer 58, but in the recess gate structure according to this embodiment, the same Even under the same material condition as the thickness, a relatively weak electric field may be applied to the gate insulating layer 56 and a relatively high electric field may be applied to the ferroelectric layer 58 .

이에 따르면, 강유전체층(58)에 걸리는 전계를 높게 함에 따라서, 프로그램 또는 소거 속도를 향상시키고, 메모리 윈도우를 크게 할 수 있다. 나아가, 게이트 절연층(56)에 걸리는 전계를 줄임으로써, 스트레스에 의한 신뢰성 저하를 완화시킬 수 있다.Accordingly, as the electric field applied to the ferroelectric layer 58 is increased, the program or erase speed can be improved and the memory window can be enlarged. Furthermore, by reducing the electric field applied to the gate insulating layer 56 , it is possible to alleviate reliability degradation due to stress.

도 2는 도 1의 강유전체 메모리 소자(50)의 동작 특성을 보여주는 그래프이다.FIG. 2 is a graph showing operating characteristics of the ferroelectric memory device 50 of FIG. 1 .

도 2를 참조하면, 본 발명에 따른 리세스 게이트 구조의 강유전체 메모리 소자(50)에 대한 시뮬레이션에 의한 IV 그래프(R-FEFET)로부터 얻어지는 메모리 윈도우(MW)가 비교예에 따른 평면형 게이트 구조의 강유전체 메모리 소자의 실험 또는 시뮬레이션에 의한 IV 그래프(C-FeFET)로부터 얻어지는 메모리 윈도우보다 크다는 것을 알 수 있다.Referring to FIG. 2 , the memory window MW obtained from the IV graph (R-FEFET) by simulation for the ferroelectric memory device 50 having a recess gate structure according to the present invention is a ferroelectric having a planar gate structure according to a comparative example. It can be seen that the memory window obtained from the IV graph (C-FeFET) by the experiment or simulation of the memory device is larger than the memory window.

도 3은 본 발명의 다른 실시에에 따른 강유전체 메모리 소자(100)를 보여주는 단면도이다. 강유전체 메모리 소자(100)는 도 1의 강유전체 메모리 소자(50)를 수평 구조로 변형하여 3차원 적층 구조로 구현한 것으로서, 두 실시예들은 서로 참조할 수 있고 중복된 설명은 생략된다.3 is a cross-sectional view showing a ferroelectric memory device 100 according to another embodiment of the present invention. The ferroelectric memory device 100 is implemented as a three-dimensional stacked structure by transforming the ferroelectric memory device 50 of FIG. 1 into a horizontal structure, and the two embodiments may be referenced to each other, and duplicate descriptions will be omitted.

도 3을 참조하면, 강유전체 메모리 소자(100)는 기판(102)과 기판(102) 상의 수직 게이트 구조체(135)를 포함할 수 있다. 기판(102)은 베이스 구조체로서 다양한 물질로 형성될 수 있다. 예를 들어, 기판(102)은 반도체 물질, 예컨대 실리콘, 게르마늄, 또는 실리콘-게르마늄 등을 포함할 수 있다. 예를 들어, 기판(102)은 반도체 웨이퍼 형태로 제공될 수 있다.Referring to FIG. 3 , the ferroelectric memory device 100 may include a substrate 102 and a vertical gate structure 135 on the substrate 102 . The substrate 102 may be formed of various materials as a base structure. For example, the substrate 102 may include a semiconductor material, such as silicon, germanium, or silicon-germanium. For example, the substrate 102 may be provided in the form of a semiconductor wafer.

수직 게이트 구조체(135)는 기판(102) 상에 복수의 층간 절연층들(104)을 개재하여 수직으로 적층된 복수의 게이트 전극층들(130) 및 복수의 게이트 전극층들(130)을 관통하는 적어도 하나의 수직 홀(110)을 포함할 수 있다. 예를 들어, 복수의 층간 절연층들(104) 및 복수의 게이트 전극층들(130)은 교대로 적층될 수 있다.The vertical gate structure 135 includes a plurality of gate electrode layers 130 vertically stacked on the substrate 102 with a plurality of interlayer insulating layers 104 interposed therebetween and at least passing through the plurality of gate electrode layers 130 . It may include one vertical hole 110 . For example, the plurality of interlayer insulating layers 104 and the plurality of gate electrode layers 130 may be alternately stacked.

예를 들어, 수직 홀(110)은 게이트 전극층들(130)을 수직으로 관통하고, 층간 절연층들(104)을 전체적으로 수직으로 관통하거나 또는 제일 하부의 층간 절연층(104)의 일부 또는 전부를 남기는 구조로 형성될 수 있다. 수직 홀(110)의 개수는 메모리의 용량에 하나 또는 복수로 형성될 수 있다.For example, the vertical hole 110 vertically penetrates the gate electrode layers 130 , vertically penetrates the entire interlayer insulating layer 104 , or partially or all of the lowermost interlayer insulating layer 104 . It can be formed in a structure that leaves. The number of vertical holes 110 may be one or plural according to the capacity of the memory.

일부 실시예에서, 수직 게이트 구조체(135)에서 게이트 전극층들(130) 및 층간 절연층들(104)은 복수l 라인들로 패터닝될 수 있다. 이 경우, 적어도 하나의 수직 홀(110)이 각 라인의 게이트 전극층들(130) 및 층간 절연층들(104)에 각각 형성될 수 있다. 강유전체 메모리 소자(100)에서 각 층의 게이트 전극층들(130)은 각 층의 워드 라인(미도시)에 연결될 수 있다.In some embodiments, the gate electrode layers 130 and the interlayer insulating layers 104 in the vertical gate structure 135 may be patterned into a plurality of l lines. In this case, at least one vertical hole 110 may be formed in each of the gate electrode layers 130 and the interlayer insulating layers 104 of each line. In the ferroelectric memory device 100 , the gate electrode layers 130 of each layer may be connected to a word line (not shown) of each layer.

수직 홀(110) 내의 게이트 전극층들(130)의 측벽들(130a)은 둥근 형상을 가질 수 있다. 이러한 게이트 전극층들(130)의 구조는 도 1의 게이트 전극층(60)이 수평으로 누워있는 구조에 대응될 수 있다.The sidewalls 130a of the gate electrode layers 130 in the vertical hole 110 may have a round shape. The structure of the gate electrode layers 130 may correspond to the structure in which the gate electrode layer 60 of FIG. 1 is horizontally laid.

예를 들어, 수직 게이트 구조체(135)에서, 수직 홀(110) 내 게이트 전극층들(130)의 측벽들(130a)은 층간 절연층들(104)보다 수직 홀(110) 내로 돌출되게 형성될 수 있다. 이에 따라, 게이트 전극층들(130)의 측벽들(130a)은 수직 홀(110)의 측벽 내부로 돌출된 형상을 가질 수 있다. 이러한 게이트 전극층들(130)의 돌출 구조는 수평 상에서 리세스 게이트 구조를 구현할 수 있다.For example, in the vertical gate structure 135 , the sidewalls 130a of the gate electrode layers 130 in the vertical hole 110 may be formed to protrude into the vertical hole 110 rather than the interlayer insulating layers 104 . have. Accordingly, the sidewalls 130a of the gate electrode layers 130 may have a shape protruding into the sidewalls of the vertical hole 110 . The protruding structure of the gate electrode layers 130 may implement a recessed gate structure in a horizontal plane.

강유전체층(112)은 수직 홀(110)의 내벽 상에 형성될 수 있다. 예를 들어, 강유전체층(112)은 게이트 전극층들(130)의 측벽들(130a)의 둥근 형상을 따라서 적어도 일 부분이 둥근 형상을 갖도록 형성될 수 있다. 강유전체층(112)은 수직 홀(110)의 내벽을 따라서 실질적으로 수직 방향으로 신장되도록 형성될 수 있다.The ferroelectric layer 112 may be formed on the inner wall of the vertical hole 110 . For example, the ferroelectric layer 112 may be formed so that at least one portion has a round shape along the round shape of the sidewalls 130a of the gate electrode layers 130 . The ferroelectric layer 112 may be formed to extend in a substantially vertical direction along the inner wall of the vertical hole 110 .

강유전체층(112)은 분극(polarization) 현상을 이용하여 데이터를 저장할 수 있는 층으로, 고유전율 물질을 포함할 수 있다. 강유전체층(112)은 데이터 저장을 위해서 필요한 두께로 형성될 수 있다. 예를 들어, 강유전체층(112)은 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2) 또는 하프늄-지르코늄 산화물(Hf0.5Zr0.5O2)을 포함하거나 또는 이들의 적층 구조를 포함할 수 있다. 선택적으로, 강유전체층(112)은 불순물로 도핑될 수도 있다.The ferroelectric layer 112 is a layer capable of storing data using a polarization phenomenon, and may include a high-k material. The ferroelectric layer 112 may be formed to a thickness required for data storage. For example, the ferroelectric layer 112 may include hafnium oxide (HfO 2 ), zirconium oxide (ZrO 2 ), or hafnium-zirconium oxide (Hf 0.5 Zr 0.5 O 2 ) or a stacked structure thereof. Optionally, the ferroelectric layer 112 may be doped with impurities.

반도체 채널층(120)은 수직 홀(110)의 내벽 상의 강유전체층(112) 상에 형성될 수 있다. 예를 들어, 반도체 채널층(120)은 게이트 전극층들(130)의 측벽들(130a)의 둥근 형상을 따라서 적어도 일 부분이 둥근 형상을 갖도록 형성될 수 있다. 반도체 채널층(120)은 수직 홀(110)의 내벽을 따라서 실질적으로 수직 방향으로 신장되도록 형성될 수 있다.The semiconductor channel layer 120 may be formed on the ferroelectric layer 112 on the inner wall of the vertical hole 110 . For example, the semiconductor channel layer 120 may be formed so that at least one portion has a round shape along the round shape of the sidewalls 130a of the gate electrode layers 130 . The semiconductor channel layer 120 may be formed to extend in a substantially vertical direction along the inner wall of the vertical hole 110 .

반도체 채널층(120)은 반도체 물질, 예컨대 실리콘, 게르마늄, 또는 실리콘-게르마늄 등을 포함할 수 있다. 반도체 채널층(120)은 단결정 또는 다결정 구조를 가질 수 있다. 예를 들어, 반도체 채널층(120)은 수직 홀(110)내에 다결정 실리콘층으로 형성할 수 있다. 다른 예로, 수직 홀(110)이 기판(102)을 노출하도록 형성되고, 반도체 채널층(120)은 단결정 구조의 기판(102) 상에 단결정 구조로 형성되거나 또는 다결정 구조로 형성된 후 열처리 등을 통하여 단결정 구조로 변경될 수도 있다.The semiconductor channel layer 120 may include a semiconductor material, such as silicon, germanium, or silicon-germanium. The semiconductor channel layer 120 may have a single crystal or polycrystalline structure. For example, the semiconductor channel layer 120 may be formed of a polycrystalline silicon layer in the vertical hole 110 . As another example, the vertical hole 110 is formed to expose the substrate 102 , and the semiconductor channel layer 120 is formed in a single crystal structure on the substrate 102 having a single crystal structure or is formed in a polycrystalline structure through heat treatment, etc. It may be changed to a single crystal structure.

강유전체 메모리 소자(100)에서 반도체 채널층(120)은 비트 라인(미도시)에 연결될 수 있다. In the ferroelectric memory device 100 , the semiconductor channel layer 120 may be connected to a bit line (not shown).

선택적으로, 게이트 절연층(112)은 강유전체층(112) 및 반도체 채널층(120) 사이에 형성될 수 있다. 예를 들어, 게이트 절연층(112)은 수직 홀(11) 내의 강유전체층(112) 상에 게이트 전극층들(130)의 측벽들(130a)을 따라서 적어도 일부분이 둥근 형상을 가지면서 실질적으로 수직 방향으로 신장되도록 형성될 수 있다. 예를 들어, 게이트 절연층(112)은 적절한 절연물, 예컨대 실리콘 산화막을 포함할 수 있다.Optionally, the gate insulating layer 112 may be formed between the ferroelectric layer 112 and the semiconductor channel layer 120 . For example, the gate insulating layer 112 has a round shape at least partially along the sidewalls 130a of the gate electrode layers 130 on the ferroelectric layer 112 in the vertical hole 11 in a substantially vertical direction. It may be formed to be elongated. For example, the gate insulating layer 112 may include a suitable insulating material, such as a silicon oxide film.

게이트 절연층(114)은 버퍼 절연층의 기능을 한다는 점에서 상대적으로 얇게 형성할 수 있고, 강유전체층(112)은 데이터 저장을 위해서 필요한 두께로 형성될 수 있다. 따라서, 강유전체층(112)이 두께는 게이트 절연층(114)의 두께보다 클 수 있고, 예컨대 5배 이상일 수 있다.The gate insulating layer 114 may be formed to be relatively thin in that it functions as a buffer insulating layer, and the ferroelectric layer 112 may be formed to a thickness required for data storage. Accordingly, the thickness of the ferroelectric layer 112 may be greater than that of the gate insulating layer 114 , for example, 5 times or more.

게이트 전극층들(130)의 측벽들(130a) 상에서 강유전체층(112)의 게이트 절연층(114)의 곡률 반경보다 작을 수 있다. 게이트 전극층들(130)의 측벽들(130a)로부터 강유전체층(112)이 더 가깝고, 게이트 절연층(114)이 더 멀기 때문에, 게이트 절연층(114)의 곡률 반경이 강유전체층(112)의 곡률 반경보다 더 크게 될 수 있다.The radius of curvature of the gate insulating layer 114 of the ferroelectric layer 112 on the sidewalls 130a of the gate electrode layers 130 may be smaller. Since the ferroelectric layer 112 is closer from the sidewalls 130a of the gate electrode layers 130 and the gate insulating layer 114 is further away, the radius of curvature of the gate insulating layer 114 is the curvature of the ferroelectric layer 112 . It can be larger than the radius.

이에 따라, 강유전체층(112)의 곡률 반경보다 게이트 절연층(114)의 곡률 반경이 더 크게 형성됨에 따라서, 같은 두께를 평면 상에 형성할 때에 비해서 강유전체 메모리 소자(100)의 동작 시 강유전체층(112)에는 전계가 상대적으로 크게 걸리고 게이트 절연층(114)에는 상대적으로 전계가 약하게 걸릴 수 있다. Accordingly, as the radius of curvature of the gate insulating layer 114 is larger than the radius of curvature of the ferroelectric layer 112, the ferroelectric layer ( A relatively large electric field may be applied to the 112 , and a relatively weak electric field may be applied to the gate insulating layer 114 .

평면형 게이트 구조에서는 게이트 절연층(114)과 강유전체층(112)의 두께나 유전 상수를 변화시켜야 전계 배분을 변화시킬 수 있지만, 이 실시예에 따른 리세스 게이트 구조에서는 곡률 반경 차이를 이용하여, 동일한 두께와 동일한 물질 조건에서도 게이트 절연층(114)에는 상대적으로 전계가 약하게 걸리고, 강유전체층(112)에는 상대적으로 전계가 높게 걸리게 할 수 있다.In the planar gate structure, the electric field distribution can be changed only by changing the thickness or dielectric constant of the gate insulating layer 114 and the ferroelectric layer 112, but in the recess gate structure according to this embodiment, the same Even under the same material condition as the thickness, a relatively weak electric field may be applied to the gate insulating layer 114 and a relatively high electric field may be applied to the ferroelectric layer 112 .

이에 따르면, 강유전체층(112)에 걸리는 전계를 높게 함에 따라서, 강유전체 메모리 소자(110)의 프로그램 또는 소거 속도를 향상시키고, 메모리 윈도우를 크게 할 수 있다. 나아가, 게이트 절연층(114)에 걸리는 전계를 줄임으로써, 스트레스에 의한 신뢰성 저하를 완화시킬 수 있다. 이러한 강유전체 메모리 소자(100)의 동작 특성은 도 2의 강유전체 메모리 소자(50)의 동작 특성을 더 참조할 수 있다.Accordingly, as the electric field applied to the ferroelectric layer 112 is increased, the program or erase speed of the ferroelectric memory device 110 can be improved and the memory window can be enlarged. Furthermore, by reducing the electric field applied to the gate insulating layer 114 , it is possible to alleviate reliability degradation due to stress. The operating characteristics of the ferroelectric memory device 100 may further refer to the operating characteristics of the ferroelectric memory device 50 of FIG. 2 .

도 4 내지 도 9는 도 3의 강유전체 메모리 소자(100)의 제조 방법을 보여주는 단면도들이다.4 to 9 are cross-sectional views illustrating a method of manufacturing the ferroelectric memory device 100 of FIG. 3 .

도 4를 참조하면, 기판(102) 상에, 복수의 층간 절연층들(104) 및 복수의 희생층들(106)을 교대로 형성할 수 있다. 층간 절연층들(104) 및 희생층들(106)은 상대적으로 식각 선택비를 갖는 물질로 선택될 수 있다. 예를 들어, 층간 절연층들(104)은 실리콘 산화막을 포함하고, 희생층들(106)은 실리콘 질화막을 포함할 수 있다.Referring to FIG. 4 , a plurality of interlayer insulating layers 104 and a plurality of sacrificial layers 106 may be alternately formed on a substrate 102 . The interlayer insulating layers 104 and the sacrificial layers 106 may be selected from a material having a relatively etch selectivity. For example, the interlayer insulating layers 104 may include a silicon oxide layer, and the sacrificial layers 106 may include a silicon nitride layer.

도 5를 참조하면, 층간 절연층들(104) 및 희생층들(106)을 관통하는 적어도 하나의 수직 홀(110)을 형성할 수 있다.Referring to FIG. 5 , at least one vertical hole 110 penetrating the interlayer insulating layers 104 and the sacrificial layers 106 may be formed.

예를 들어, 도 4의 구조 상에 수직 홀(110)이 형성될 부분을 노출하는 마스크 패턴을 형성하고, 이러한 마스크 패턴을 식각 보호막으로 하여 하부 구조물을 식각함으로써 수직 홀(110)을 형성할 수 있다. For example, the vertical hole 110 may be formed by forming a mask pattern exposing a portion where the vertical hole 110 is to be formed on the structure of FIG. 4 and etching the underlying structure using this mask pattern as an etch protective layer. have.

도 6을 참조하면, 수직 홀(110)에 의해서 노출된 희생층들(106)의 측벽들(106a)을 둥근 형상으로 라운딩 처리할 수 있다. 예를 들어, 희생츨들(106)의 측벽들(106a)을 등방성 식각함으로써 라운딩 처리를 수행할 수 있다. 예를 들어, 등방성 식각은 습식 식각(wet etch) 또는 화학적 건식 식각(chemical dry etch)를 포함할 수 있다.Referring to FIG. 6 , the sidewalls 106a of the sacrificial layers 106 exposed by the vertical hole 110 may be rounded in a round shape. For example, the rounding process may be performed by isotropically etching the sidewalls 106a of the sacrificial projections 106 . For example, the isotropic etching may include wet etching or chemical dry etching.

선택적으로, 이러한 라운딩 처리 단계에서, 수직 홀(110)에서 노출된 층간 절연층들(104)을 일부 식각하여 희생층들(106)이 층간 절연층들(104)보다 수직 홀(110) 내로 돌출되게 할 수 있다. 예를 들어, 등방성 식각 조건으로 층간 절연층들(104)을 식각하여 수직 홀(110)을 확장하면서, 희생층들(106)의 측벽들(106a)을 라운딩 처리할 수 있다. 희생층들(106)은 층간 절연층들(104)의 식각 조건에서 매우 천천히 식각되기 때문에 모서리 부분만 식각되면서 라운딩 처리될 수 있다.Optionally, in this rounding process step, the interlayer insulating layers 104 exposed in the vertical hole 110 are partially etched so that the sacrificial layers 106 protrude into the vertical hole 110 rather than the interlayer insulating layers 104 . can make it For example, the sidewalls 106a of the sacrificial layers 106 may be rounded while expanding the vertical hole 110 by etching the interlayer insulating layers 104 under an isotropic etching condition. Since the sacrificial layers 106 are etched very slowly under the etching conditions of the interlayer insulating layers 104 , the sacrificial layers 106 may be rounded while only the corner portions are etched.

도 7을 참조하면, 수직 홀(110)의 내벽 상에, 희생층들(106)의 측벽들(106a)의 둥근 형상을 따라서 수직으로 강유전체층(112)을 형성할 수 있다. 예를 들어, 강유전체층(112)은 화학기상증착법(chemical vapor deposition, CVD)으로 수직 홀(110)의 내벽 상에 형성될 수 있다.Referring to FIG. 7 , the ferroelectric layer 112 may be vertically formed on the inner wall of the vertical hole 110 along the round shape of the sidewalls 106a of the sacrificial layers 106 . For example, the ferroelectric layer 112 may be formed on the inner wall of the vertical hole 110 by chemical vapor deposition (CVD).

선택적으로, 강유전체층(112)을 형성하는 단계 후, 수직 홀(110) 내 강유전체층(112) 상에 희생층들(106)의 측벽들(106a)의 둥근 형상을 따라서 수직으로 게이트 절연층(114)을 형성할 수 있다. 예를 들어, 게이트 절연층(114)은 화학기상증착법(CVD)으로 수직 홀(110)의 강유전체층(112) 상에 형성될 수 있다.Optionally, after the step of forming the ferroelectric layer 112, the gate insulating layer ( 114) can be formed. For example, the gate insulating layer 114 may be formed on the ferroelectric layer 112 of the vertical hole 110 by chemical vapor deposition (CVD).

이어서, 수직 홀(110)의 내벽 상의 강유전체층(112) 상에 반도체 채널층(120)을 형성할 수 있다. 예를 들어, 수직 홀(110) 내 강유전체층(112) 또는 게이트 절연층(114) 상에 화학기상증착법(CVD)으로 반도체 채널층(120)을 형성할 수 있다.Subsequently, the semiconductor channel layer 120 may be formed on the ferroelectric layer 112 on the inner wall of the vertical hole 110 . For example, the semiconductor channel layer 120 may be formed on the ferroelectric layer 112 or the gate insulating layer 114 in the vertical hole 110 by chemical vapor deposition (CVD).

도 8을 참조하면, 희생층들(106)을 제거하여, 수평 홀들(125)을 형성할 수 있다. 예를 들어, 등방성 식각을 이용하여 희생층들(106)의 노출된 부분을 통해서 희생층들(106)을 선택적으로 제거할 수 있다. 이러한 등방성 식각은 습식 식각(wet etch) 또는 화학적 건식 식각(chemical dry etch)를 포함할 수 있다.Referring to FIG. 8 , horizontal holes 125 may be formed by removing the sacrificial layers 106 . For example, the sacrificial layers 106 may be selectively removed through the exposed portions of the sacrificial layers 106 using isotropic etching. Such isotropic etching may include wet etching or chemical dry etching.

도 9를 참조하면, 희생층들(106)이 제거되고 남은 수평 홀들(125)을 채우도록 복수의 게이트 전극층들(130)을 형성할 수 있다. 예를 들어, 게이트 전극층들(130)은 화학기상증착법(CVD)을 이용하여 도전층으로 수평 홀들(125)을 채우도록 형성할 수 있다.Referring to FIG. 9 , a plurality of gate electrode layers 130 may be formed to fill the remaining horizontal holes 125 after the sacrificial layers 106 are removed. For example, the gate electrode layers 130 may be formed to fill the horizontal holes 125 with a conductive layer using chemical vapor deposition (CVD).

게이트 전극층들(130)은 층간 절연층들(104)을 개재하여 수직으로 적층되고, 수직 홀(110) 내에서 둥근 형상의 측벽들(130a)을 가질 수 있다.The gate electrode layers 130 may be vertically stacked with interlayer insulating layers 104 interposed therebetween, and may have round sidewalls 130a in the vertical hole 110 .

이에 따라, 게이트 전극층들(130)과 수직 홀(110)을 갖는 수직 구조체(135)가 형성될 수 있다.Accordingly, the vertical structure 135 having the gate electrode layers 130 and the vertical hole 110 may be formed.

전술한 제조 방법에 따르면, 반도체 제조 공정을 이용하여 리세스 게이트 구조를 가지면서도 수직 적층 구조를 갖는 강유전체 메모리 소자(100)를 경제적으로 제조할 수 있다.According to the above-described manufacturing method, the ferroelectric memory device 100 having a vertically stacked structure while having a recessed gate structure can be economically manufactured using a semiconductor manufacturing process.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary, those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

50, 100: 강유전체 메모리 소자
52, 102: 기판
104: 층간 절연층
106: 희생층
56, 112: 강유전체층
58, 114: 게이트 절연층
120: 반도체 채널층
60, 130: 게이트 전극층
135: 수직 구조체50, 100: ferroelectric memory element
52, 102: substrate
104: interlayer insulating layer
106: sacrificial layer
56, 112: ferroelectric layer
58, 114: gate insulating layer
120: semiconductor channel layer
60, 130: gate electrode layer
135: vertical structure

Claims (10)

기판;
상기 기판 상에 복수의 층간 절연층들을 개재하여 수직으로 적층된 복수의 게이트 전극층들 및 상기 복수의 게이트 전극층들을 관통하는 적어도 하나의 수직 홀을 포함하고, 상기 적어도 하나의 수직 홀 내의 상기 복수의 게이트 전극층들의 측벽들은 둥근 형상을 갖는, 수직 게이트 구조체;
상기 적어도 하나의 수직 홀의 내벽 상에 수직으로 형성되고, 상기 복수의 게이트 전극층들의 측벽들의 둥근 형상을 따라서 형성된 강유전체층; 및
상기 적어도 하나의 수직 홀의 내벽 상의 상기 강유전체층 상에 형성되는 반도체 채널층을 포함하는,
강유전체 메모리 소자.Board;
a plurality of gate electrode layers vertically stacked on the substrate with a plurality of interlayer insulating layers interposed therebetween, and at least one vertical hole penetrating the plurality of gate electrode layers, wherein the plurality of gates in the at least one vertical hole a vertical gate structure, wherein sidewalls of the electrode layers have a round shape;
a ferroelectric layer formed vertically on the inner wall of the at least one vertical hole and formed along a round shape of sidewalls of the plurality of gate electrode layers; and
a semiconductor channel layer formed on the ferroelectric layer on the inner wall of the at least one vertical hole;
Ferroelectric memory device. 제 1 항에 있어서,
상기 수직 게이트 구조체에서, 상기 적어도 하나의 수직 홀 내 상기 복수의 게이트 전극층들의 측벽들은 상기 복수의 층간 절연층들보다 상기 적어도 하나의 수직 홀 내로 돌출되게 형성된,
강유전체 메모리 소자.The method of claim 1,
In the vertical gate structure, sidewalls of the plurality of gate electrode layers in the at least one vertical hole are formed to protrude into the at least one vertical hole rather than the plurality of interlayer insulating layers,
Ferroelectric memory device. 제 1 항에 있어서,
상기 반도체 채널층은 상기 복수의 게이트 전극층들의 측벽들의 둥근 형상을 따라서 형성된,
강유전체 메모리 소자.The method of claim 1,
The semiconductor channel layer is formed along the round shape of sidewalls of the plurality of gate electrode layers,
Ferroelectric memory device. 제 1 항에 있어서,
상기 강유전체층 및 상기 반도체 채널층 사이에 상기 복수의 게이트 전극층들의 측벽들의 둥근 형상을 따라서 형성된 게이트 절연층을 더 포함하는,
강유전체 메모리 소자.The method of claim 1,
Further comprising a gate insulating layer formed along the round shape of the sidewalls of the plurality of gate electrode layers between the ferroelectric layer and the semiconductor channel layer,
Ferroelectric memory device. 제 4 항에 있어서,
상기 복수의 게이트 전극층들의 측벽들의 둥근 형상 상에서, 상기 강유전체층의 곡률 반경은 상기 게이트 절연층의 곡률 반경보다 작은,
강유전체 메모리 소자.5. The method of claim 4,
on the round shape of sidewalls of the plurality of gate electrode layers, the radius of curvature of the ferroelectric layer is smaller than the radius of curvature of the gate insulating layer;
Ferroelectric memory device. 제 5 항에 있어서,
상기 강유전체층의 두께는 상기 게이트 절연층의 두께보다 큰,
강유전체 메모리 소자.6. The method of claim 5,
The thickness of the ferroelectric layer is greater than the thickness of the gate insulating layer,
Ferroelectric memory device. 기판 상에, 복수의 층간 절연층들 및 복수의 희생층들을 교대로 형성하는 단계;
상기 복수의 층간 절연층들 및 복수의 희생층들을 관통하는 적어도 하나의 수직 홀을 형성하는 단계;
상기 적어도 하나의 수직 홀에 의해서 노출된 상기 복수의 희생층들의 측벽들을 둥근 형상으로 라운딩 처리하는 단계;
상기 적어도 하나의 수직 홀의 내벽 상에, 상기 복수의 희생층들의 측벽들의 둥근 형상을 따라서 수직으로 강유전체층을 형성하는 단계;
상기 적어도 하나의 수직 홀의 내벽 상의 상기 강유전체층 상에 반도체 채널층을 형성하는 단계;
상기 복수의 희생층들을 제거하여, 복수의 수평 홀들을 형성하는 단계; 및
상기 복수의 층간 절연층들을 개재하여 수직으로 적층되고, 상기 적어도 하나의 수직 홀 내에서 둥근 형상의 측벽들을 갖도록, 상기 복수의 수평 홀들을 채우는 복수의 게이트 전극층들을 형성하는 단계를 포함하는,
강유전체 메모리 소자의 제조 방법.alternately forming a plurality of interlayer insulating layers and a plurality of sacrificial layers on a substrate;
forming at least one vertical hole penetrating the plurality of interlayer insulating layers and the plurality of sacrificial layers;
rounding sidewalls of the plurality of sacrificial layers exposed by the at least one vertical hole in a round shape;
forming a ferroelectric layer on the inner wall of the at least one vertical hole vertically along the round shape of sidewalls of the plurality of sacrificial layers;
forming a semiconductor channel layer on the ferroelectric layer on the inner wall of the at least one vertical hole;
removing the plurality of sacrificial layers to form a plurality of horizontal holes; and
Forming a plurality of gate electrode layers stacked vertically with the plurality of interlayer insulating layers interposed therebetween and filling the plurality of horizontal holes to have round sidewalls in the at least one vertical hole,
A method of manufacturing a ferroelectric memory device. 제 7 항에 있어서,
상기 라운딩 처리하는 단계에서, 상기 적어도 하나의 수직 홀에서 노출된 상기 복수의 층간 절연층들을 일부 식각하여 상기 복수의 희생층들이 상기 복수의 층간 절연층들보다 상기 적어도 하나의 수직 홀 내로 돌출되게 하는,
강유전체 메모리 소자의 제조 방법.8. The method of claim 7,
In the rounding process, the plurality of interlayer insulating layers exposed in the at least one vertical hole are partially etched so that the plurality of sacrificial layers protrude into the at least one vertical hole rather than the plurality of interlayer insulating layers. ,
A method of manufacturing a ferroelectric memory device. 제 7 항에 있어서,
상기 강유전체층을 형성하는 단계 후, 상기 적어도 하나의 수직 홀 내 상기 강유전체층 상에 상기 복수의 희생층들의 측벽들의 둥근 형상을 따라서 수직으로 게이트 절연층을 형성하는 단계를 더 포함하는,
강유전체 메모리 소자의 제조 방법.8. The method of claim 7,
After forming the ferroelectric layer, the method further comprises: forming a gate insulating layer vertically along the round shape of sidewalls of the plurality of sacrificial layers on the ferroelectric layer in the at least one vertical hole,
A method of manufacturing a ferroelectric memory device. 제 7 항에 있어서,
상기 복수의 층간 절연층들은 실리콘 산화막을 포함하고,
상기 복수의 희생층들은 실리콘 질화막을 포함하는,
강유전체 메모리 소자의 제조 방법.
8. The method of claim 7,
The plurality of interlayer insulating layers include a silicon oxide film,
The plurality of sacrificial layers comprising a silicon nitride film,
A method of manufacturing a ferroelectric memory device.
KR1020200082601A 2020-07-06 2020-07-06 Ferroelectric memory device and method of fabricating the same KR102368866B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200082601A KR102368866B1 (en) 2020-07-06 2020-07-06 Ferroelectric memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200082601A KR102368866B1 (en) 2020-07-06 2020-07-06 Ferroelectric memory device and method of fabricating the same

Publications (2)

Publication Number Publication Date
KR20220005146A true KR20220005146A (en) 2022-01-13
KR102368866B1 KR102368866B1 (en) 2022-03-04

Family

ID=79341878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200082601A KR102368866B1 (en) 2020-07-06 2020-07-06 Ferroelectric memory device and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR102368866B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116867285A (en) * 2023-07-14 2023-10-10 长鑫科技集团股份有限公司 Semiconductor structure, forming method thereof and memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120043414A (en) * 2010-10-26 2012-05-04 삼성전자주식회사 Non-volatile memory device and method of forming the same
KR20190105174A (en) * 2018-02-22 2019-09-16 에스케이하이닉스 주식회사 Ferroelectric Memory Device and Method of Operating Nonvolatile Memory Device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120043414A (en) * 2010-10-26 2012-05-04 삼성전자주식회사 Non-volatile memory device and method of forming the same
KR20190105174A (en) * 2018-02-22 2019-09-16 에스케이하이닉스 주식회사 Ferroelectric Memory Device and Method of Operating Nonvolatile Memory Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116867285A (en) * 2023-07-14 2023-10-10 长鑫科技集团股份有限公司 Semiconductor structure, forming method thereof and memory

Also Published As

Publication number Publication date
KR102368866B1 (en) 2022-03-04

Similar Documents

Publication Publication Date Title
US10103163B2 (en) Semiconductor memory device
US9825034B2 (en) Semiconductor device and method of fabricating the same
CN111180444B (en) Semiconductor device with a semiconductor layer having a plurality of semiconductor layers
WO2024037135A1 (en) Semiconductor structure and manufacturing method
KR20200012626A (en) semiconductor device for improving device characteristics
WO2023011085A1 (en) Nor type memory device and manufacturing method therefor, and electronic device comprising memory device
US11641732B2 (en) Self-aligned etch back for vertical three dimensional (3D) memory
CN112447605A (en) DRAM memory and forming method thereof
TWI764045B (en) Transistor and method for manufacturing the same
WO2023108785A1 (en) Semiconductor device and manufacturing method therefor
TWI796617B (en) Memory cell, memory device, and method of forming the same
US8614481B2 (en) Semiconductor device and method for fabricating the same
TW202211479A (en) Semiconductor device including superlattice pattern
TW202018953A (en) Finfet having insulating layers between gate and source/drain contacts
CN115411040A (en) Semiconductor structure
KR102368866B1 (en) Ferroelectric memory device and method of fabricating the same
KR20070047572A (en) Semiconductor device and method for forming the same
EP3982409A1 (en) Memory structure, and method for forming same
US11742413B2 (en) Method of manufacturing semiconductor device
US11616081B2 (en) Three-dimensional semiconductor memory device including ferroelectric thin film and manufacturing method of the same
KR102605394B1 (en) Ferroelectric memory device and method of fabricating the same
KR20230073947A (en) U-shaped channel access transistors and methods for forming the same
CN108807386A (en) Semiconductor devices
KR102605396B1 (en) Ferroelectric device and method of fabricating the same
KR102467857B1 (en) Ferroelectric memory device and method of fabricating the same

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right