KR20220004315A - Image processing apparatus for reducing the amount of calculation in MCU - Google Patents

Image processing apparatus for reducing the amount of calculation in MCU Download PDF

Info

Publication number
KR20220004315A
KR20220004315A KR1020200081996A KR20200081996A KR20220004315A KR 20220004315 A KR20220004315 A KR 20220004315A KR 1020200081996 A KR1020200081996 A KR 1020200081996A KR 20200081996 A KR20200081996 A KR 20200081996A KR 20220004315 A KR20220004315 A KR 20220004315A
Authority
KR
South Korea
Prior art keywords
image processing
mcu
controller
processing apparatus
reducing
Prior art date
Application number
KR1020200081996A
Other languages
Korean (ko)
Inventor
정용태
Original Assignee
(주)하이페리온테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)하이페리온테크 filed Critical (주)하이페리온테크
Priority to KR1020200081996A priority Critical patent/KR20220004315A/en
Publication of KR20220004315A publication Critical patent/KR20220004315A/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H04N5/2257—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)

Abstract

The present invention relates to a controller-integrated image processing apparatus for reducing an amount of calculation in an MCU that reduces financial resources used for display control in the image processing apparatus and improves image processing performance. The apparatus has an on-board form where an image capturing means, a display means, and a storage device are formed on an image processing board having an MCU, has a one-chip form where an LCD controller for controlling the display means, an SRAM controller for controlling the display means, and a camera controller for controlling the image capturing means are integrated, and includes an I2C connector for supporting MCU communication.

Description

MCU 연산량이 감소된 영상처리장치{Image processing apparatus for reducing the amount of calculation in MCU}Image processing apparatus for reducing the amount of calculation in MCU}

본 발명은 영상처리 장치에 관한 것으로, 구체적으로 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 한 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치에 관한 것이다.The present invention relates to an image processing apparatus, and more particularly, to a controller-integrated image processing apparatus for reducing the amount of MCU operation by reducing resources used for display control and improving image processing performance.

일반적으로 디스플레이 장치는 화상 또는 영상 정보를 전달받아 화상이나 영상을 디스플레이하는 장치이다. 디스플레이 장치는 그 외부 형태를 형성하는 케이스와, 전면이 케이스 전면에 마련된 개구를 통해 노출되도록 설치되는 디스플레이 모듈과, 케이스 내에 설치되며 디스플레이 모듈의 후방측에 배치되어 입력된 화상 및 영상 정보가 디스플레이 모듈을 통해 표시되도록 하는 영상처리 보드를 포함한다.In general, a display device is a device that displays an image or image by receiving image or image information. The display device includes a case forming an external shape thereof, a display module installed so that the front surface is exposed through an opening provided on the front surface of the case, and a display module installed in the case and arranged on the rear side of the display module to display input images and image information Includes an image processing board to be displayed through.

영상처리 보드에는 화상, 영상 및 음성와 같은 각종 정보를 입력받기 위한 다양한 종류의 입력단자가 배치되어 있다.Various types of input terminals are disposed on the image processing board to receive various information such as images, images, and sounds.

영상처리 보드에서의 영상 데이터 처리는, 영상 데이터가 다른 미디어 데이터에 비해 그 크기가 매우 크기 때문에 압축을 한 후에 처리해야 하며, 압축방식으로는 웨이브릿 변환이나 M-JPEG, MPEG등의 방식으로 영상을 표준적으로 압축하여 처리하는 영상압축 처리 보드 기술이 있으며, 영상처리 보드는 FPGA, DSP칩, 메모리, TCP/IP칩 등으로 구성되며, FPGA는 프로그래머블 논리요소와 프로그래밍가능 내부선이 포함된 반도체 소자이며, 프로그래머블 논리 요소는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능 같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍한다.Image data processing in the image processing board should be processed after compression because the image data is very large compared to other media data. There is an image compression processing board technology that compresses and processes data as standard. The image processing board consists of FPGA, DSP chip, memory, TCP/IP chip, etc., and FPGA is a semiconductor with programmable logic elements and programmable internal lines. A device, a programmable logic element, is programmed by replicating the functions of a basic logic gate, such as AND, OR, XOR, NOT, and a combination of more complex decoders or computational functions.

대부분 FPGA는 프로그래밍가능 논리 요소에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.Most FPGAs contain memory elements as simple flip-flops or more complete blocks of memory in programmable logic elements.

DSP칩은 신호처리를 전문적으로 처리하기 위한 구조로 설계된 칩이다.DSP chip is a chip designed with a structure for specialized signal processing.

현재의 Embedded 상황에서의 영상처리에서는 MCU를 이용하여 영상처리를 해오고 있다.In the image processing in the current embedded situation, image processing has been performed using MCU.

하지만 MCU를 통하여 Video 입출력을 하게 되면 LCD의 경우는 LCD Controller를, Camera의 경우는 Camera Controller를 제어하여야 하는데 제어 과정에서 지원해상도가 매우 작아지고, Video 입출력에만 MCU의 89% 가량이 점유되는 현상이 발생하게 된다.However, if video input/output is done through MCU, LCD controller should be controlled in case of LCD and camera controller should be controlled in case of camera. will occur

이에 따라 Video 입출력 이외에 MCU본연의 기능인 제어나 센서 계측은 하지 못하게 되는 문제점이 발생하게 된다.Accordingly, there is a problem that control or sensor measurement, which is the original function of MCU, cannot be performed other than video input/output.

동시에 영상처리를 위해서는 수학적인 계산도 필수적인데, Data를 얻는데 MCU가 소모되는 문제점도 같이 발생하게 된다.At the same time, mathematical calculations are essential for image processing, but there is also a problem that the MCU is consumed to obtain data.

본 발명은 이와 같은 종래 기술의 영상처리 장치의 문제를 해결하기 위한 것으로, 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 한 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치를 제공하는데 그 목적이 있다.The present invention is to solve the problems of the image processing apparatus of the prior art, and it is an object of the present invention to provide a controller-integrated image processing apparatus for reducing the amount of MCU operation that reduces the financial resources used for display control and improves image processing performance. There is this.

본 발명은 영상처리 장치의 MCU의 부하를 줄이기 위하여 컨트롤러(Controller)들이 통합된 원칩 형태의 영상처리 보드를 구비하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치를 제공하는데 그 목적이 있다.An object of the present invention is to provide a controller-integrated image processing apparatus for reducing the amount of MCU operation, which includes a one-chip image processing board in which controllers are integrated in order to reduce the load on the MCU of the image processing apparatus.

본 발명은 영상처리 보드에 카메라, 디스플레이, 저장장치와 같은 필수 구성의 컨트롤러를 통합하고 즉시 영상을 재생할 수 있는 디스플레이 유닛을 포함하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치를 제공하는데 그 목적이 있다.An object of the present invention is to provide a controller-integrated image processing device for reducing the amount of MCU computation including a display unit capable of integrating essential components such as a camera, a display, and a storage device into an image processing board and immediately reproducing an image. .

본 발명은 MCU와의 연결이 가능하도록 AMBA(Advanced Microcontroller Bus Architecture)를 이용하여 장치 간 데이터를 송/수신하는 것으로 클럭 제어를 하고, 동시에 MCU에서 프로세싱이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 동작 제어를 FPGA(Field Programmable Gate Array)에서 진행하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치를 제공하는데 그 목적이 있다.The present invention controls the clock by transmitting/receiving data between devices using AMBA (Advanced Microcontroller Bus Architecture) to enable connection with the MCU, and transmits and displays the RGB 565 image on the display to enable processing in the MCU at the same time. The purpose of this is to provide a controller-integrated image processing device for reducing the amount of operation of MCUs that control motion in FPGA (Field Programmable Gate Array).

본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Objects of the present invention are not limited to the objects mentioned above, and other objects not mentioned will be clearly understood by those skilled in the art from the following description.

이와 같은 목적을 달성하기 위한 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 MCU를 구비하는 영상처리 보드에 영상촬상수단,디스플레이수단,저장장치가 온보드 형태로 구성되고, 상기 디스플레이수단을 제어하기 위한 LCD 컨트롤러, 디스플레이수단을 제어하기 위한 SRAM 컨트롤러, 영상촬상수단을 제어하기 위한 카메라 컨트롤러가 원칩 형태로 통합하여 구비되고, MCU 통신을 지원하기 위한 I2C 컨넥트를 포함하는 것을 특징으로 한다.The controller-integrated image processing apparatus for reducing the amount of MCU calculation according to the present invention for achieving the above object is an image processing board having an MCU, an image capturing means, a display means, and a storage device are configured in an on-board form, and the display means is An LCD controller for controlling, an SRAM controller for controlling a display means, and a camera controller for controlling an image capturing means are integrated in a one-chip form, and it is characterized by including an I2C connector for supporting MCU communication.

여기서, MCU와의 연결이 가능하도록 AMBA(Advanced Microcontroller Bus Architecture)를 이용하여 장치 간 데이터를 송/수신하는 것으로 클럭 제어를 하고, 동시에 MCU에서 프로세싱이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 동작 제어를 FPGA(Field Programmable Gate Array)에서 진행하는 것을 특징으로 한다.Here, the clock is controlled by transmitting/receiving data between devices using AMBA (Advanced Microcontroller Bus Architecture) to enable connection with the MCU, and the RGB 565 image is transmitted and displayed on the display to enable processing in the MCU at the same time. It is characterized in that the control is performed in an FPGA (Field Programmable Gate Array).

이와 같은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 다음과 같은 효과를 갖는다.The controller-integrated image processing apparatus for reducing the amount of MCU computation according to the present invention has the following effects.

첫째, 컨트롤러 통합 영상처리에 의해 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 한다.First, the resources used for display control are reduced and the image processing performance is improved by the controller integrated image processing.

둘째, 컨트롤러(Controller)들이 통합된 원칩 형태의 영상처리 보드를 구비하여 영상처리 장치의 MCU의 부하를 줄일 수 있다.Second, it is possible to reduce the load on the MCU of the image processing apparatus by providing a one-chip type image processing board in which controllers are integrated.

셋째, 영상처리 보드에 카메라, 디스플레이, 저장장치와 같은 필수 구성의 컨트롤러를 통합하고 즉시 영상을 재생할 수 있는 디스플레이 유닛을 포함하여 MCU 연산량을 감소시킬 수 있다.Third, it is possible to reduce the amount of MCU computation by integrating a controller of essential components such as a camera, display, and storage device into the image processing board and including a display unit that can reproduce images immediately.

도 1은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 기본 구성도
도 2는 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 컨트롤러 통합 구성도
도 3은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 일 예를 나타낸 사진1 is a basic configuration diagram of a controller-integrated image processing apparatus for reducing the amount of MCU computation according to the present invention;
2 is a controller-integrated configuration diagram of a controller-integrated image processing apparatus for reducing the amount of MCU computation according to the present invention;
3 is a photograph showing an example of a controller-integrated image processing apparatus for reducing the amount of MCU computation according to the present invention;

이하, 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 바람직한 실시 예에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the controller-integrated image processing apparatus for reducing the amount of MCU computation according to the present invention will be described in detail as follows.

본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 특징 및 이점들은 이하에서의 각 실시 예에 대한 상세한 설명을 통해 명백해질 것이다.Features and advantages of the controller-integrated image processing apparatus for reducing the amount of MCU computation according to the present invention will become apparent through detailed description of each embodiment below.

도 1은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 기본 구성도이고, 도 2는 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 컨트롤러 통합 구성도이다.FIG. 1 is a basic configuration diagram of a controller-integrated image processing apparatus for reducing MCU computational amount according to the present invention, and FIG. 2 is a controller-integrated configuration diagram of a controller-integrated image processing apparatus for reducing MCU computational amount according to the present invention.

도 3은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 일 예를 나타낸 사진이다.3 is a photograph showing an example of a controller-integrated image processing apparatus for reducing the amount of MCU computation according to the present invention.

본 발명은 영상처리 장치의 MCU의 부하를 줄이기 위하여 컨트롤러(Controller)들이 통합된 원칩 형태의 영상처리 보드를 구비하는 것이다.The present invention is to provide a one-chip type image processing board in which controllers are integrated in order to reduce the load on the MCU of the image processing apparatus.

특히, 본 발명은 MCU와의 연결이 가능하도록 AMBA(Advanced Microcontroller Bus Architecture)를 이용하여 장치 간 데이터를 송/수신하는 것으로 클럭 제어를 하고, 동시에 MCU에서 프로세싱이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 동작 제어를 FPGA(Field Programmable Gate Array)에서 진행하는 구성을 포함한다.In particular, the present invention controls the clock by transmitting/receiving data between devices using AMBA (Advanced Microcontroller Bus Architecture) to enable connection with the MCU, and transmits and displays RGB 565 images to enable processing in the MCU at the same time. It includes a configuration in which the displayed operation control is performed in an FPGA (Field Programmable Gate Array).

본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 도 1 및 도 2에서와 같이, MCU를 구비하는 영상처리 보드에 영상촬상수단(11),디스플레이수단(12),저장장치(13)가 온보드 형태로 구성되고, 디스플레이수단(12)을 제어하기 위한 LCD 컨트롤러(21), 디스플레이수단(12)을 제어하기 위한 SRAM 컨트롤러(22), 영상촬상수단(11)을 제어하기 위한 카메라 컨트롤러(23)가 원칩 형태로 통합하여 구비되고, MCU 통신을 지원하기 위한 I2C 컨넥트(24)를 포함한다.As shown in FIGS. 1 and 2, the controller integrated image processing apparatus for reducing the amount of MCU operation according to the present invention includes an image capturing unit 11, a display unit 12, and a storage device 13 on an image processing board including an MCU. is configured in an on-board form, an LCD controller 21 for controlling the display means 12, an SRAM controller 22 for controlling the display means 12, and a camera controller for controlling the image capturing means 11 ( 23) is provided in a one-chip form, and includes an I2C connector 24 for supporting MCU communication.

이와 같은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 (1)카메라, 디스플레이, 저장장치와 같은 필수 구성의 컨트롤러를 통합하고, (2)즉시 영상을 재생할 수 있는 디스플레이도 포함하고 있으며, (3)MCU와의 연결이 가능하도록 AMBA를 이용하여 Device 간 Data를 송/수신 하는 것으로 Clock 제어를 하고, (4)동시에 MCU에서 Processing이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 것까지 FPGA에서 진행하는 것이다.The controller-integrated image processing apparatus for reducing the amount of MCU computation according to the present invention as described above reduces the financial resources used for display control and improves image processing performance by (1) integrating the controller of essential components such as a camera, display, and storage device, and , (2) also includes a display that can play back images immediately, (3) controls the clock by sending/receiving data between devices using AMBA to enable connection with MCU, and (4) processing at the same time in MCU. To make this possible, the FPGA goes from transmitting the RGB 565 image to displaying it on the display.

도 3에 나타낸 바와 같은 본 발명의 실시 예에서는 Altera 사에서 개발한 FPGA인 Cyclone3 Chip 환경에서 Image Processing을 위하여 필요한 Device 들인 Camera와 LCD, SRAM 들을 Control 하기 위한 Controller들을 통합하고 이 Chip을 이용하여 Device와 결합하여 직접 Board를 제작한다.In the embodiment of the present invention as shown in FIG. 3, the controllers for controlling the camera, LCD, and SRAM, which are devices necessary for image processing, are integrated in the Cyclone3 Chip environment, which is an FPGA developed by Altera, and the device and the device using this chip. Combine them to make your own board.

또한 영상을 담을 Camera와 Camera에서 전송한 영상을 저장할 SRAM과 영상을 Display할 LCD를 Board에 탑재하여 Board 만으로 여러 가지 Device 제어가 가능하도록 한다.In addition, a camera to record images, SRAM to store images transmitted from the camera, and LCD to display images are mounted on the board, enabling control of various devices with only the board.

또한, MCU와의 연결이 가능하도록 AMBA를 이용하여 Device 간 Data를 송/수신 하며 Clock 제어도 병행 하였으며 동시에 MCU에서 Processing이 가능하도록 RGB 565 영상을 전송 및 LCD에 Display 시키는 것까지 FPGA에서 진행함으로써 MCU의 부하를 최대한 줄이도록 하였다.In addition, to enable connection with MCU, data is transmitted/received between devices using AMBA, and clock control is performed in parallel. to reduce the load as much as possible.

이와 같은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 MCU로 Device 제어를 통하지 않고서도 영상 Data를 보내 주어 MCU에서 영상처리에 필요한 순수 연산만을 할 수 있도록 하여 MCU에서 연산에 대한 부하가 줄어들도록 것이다.The controller-integrated image processing device for reducing the amount of MCU computation according to the present invention transmits image data to the MCU without device control so that the MCU can only perform pure operations necessary for image processing, thereby reducing the load on the operation in the MCU. will decrease

결과적으로 FPGA를 이용하여 Video 입출력 과정을 One-Chip화 시킴으로써 Device Control 하는데 드는 부하 및 Data 흐름을 줄이고 속도를 향상시킬 수 있도록 한다.As a result, by making the video input/output process into one-chip using FPGA, the load and data flow required for device control can be reduced and the speed can be improved.

이와 같이 하나의 Chip에서 여러 가지 일을 할 수 있게 집적화시킴으로써 원래 기술을 구현하기 위해 드는 비용 및 크기를 크게 절감시키고, CCTV를 제작할 때에도 좀 더 크기를 축소하고 비용이 절감된 CCTV를 제작할 수 있도록 한다.In this way, by integrating so that multiple tasks can be performed on a single chip, the cost and size required to implement the original technology is greatly reduced, and even when making a CCTV, it is possible to produce a CCTV with reduced size and reduced cost. .

이상에서의 설명에서와 같이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명이 구현되어 있음을 이해할 수 있을 것이다.As described above, it will be understood that the present invention is implemented in a modified form without departing from the essential characteristics of the present invention.

그러므로 명시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 전술한 설명이 아니라 특허청구 범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.Therefore, the specified embodiments are to be considered in an illustrative rather than a restrictive point of view, the scope of the present invention is indicated in the claims rather than the foregoing description, and all differences within the scope equivalent thereto are included in the present invention. will have to be interpreted.

Claims (1)

MCU를 구비하는 영상처리 보드에 영상촬상수단,디스플레이수단,저장장치가 온보드 형태로 구성되고,
상기 디스플레이수단을 제어하기 위한 LCD 컨트롤러, 디스플레이수단을 제어하기 위한 SRAM 컨트롤러, 영상촬상수단을 제어하기 위한 카메라 컨트롤러가 원칩 형태로 통합하여 구비되고, MCU 통신을 지원하기 위한 I2C 컨넥트를 포함하는 것을 특징으로 하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치.An image capturing means, a display means, and a storage device are configured in an on-board form on an image processing board having an MCU,
An LCD controller for controlling the display means, an SRAM controller for controlling the display means, and a camera controller for controlling the image capturing means are integrated in a one-chip form, and an I2C connector for supporting MCU communication is included. A controller-integrated image processing device to reduce the amount of MCU computation.
KR1020200081996A 2020-07-03 2020-07-03 Image processing apparatus for reducing the amount of calculation in MCU KR20220004315A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200081996A KR20220004315A (en) 2020-07-03 2020-07-03 Image processing apparatus for reducing the amount of calculation in MCU

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200081996A KR20220004315A (en) 2020-07-03 2020-07-03 Image processing apparatus for reducing the amount of calculation in MCU

Publications (1)

Publication Number Publication Date
KR20220004315A true KR20220004315A (en) 2022-01-11

Family

ID=79355899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200081996A KR20220004315A (en) 2020-07-03 2020-07-03 Image processing apparatus for reducing the amount of calculation in MCU

Country Status (1)

Country Link
KR (1) KR20220004315A (en)

Similar Documents

Publication Publication Date Title
US11196918B2 (en) System, method, and apparatus for determining a high dynamic range image
US9992483B2 (en) Imaging architecture for depth camera mode with mode switching
EP3611917A1 (en) Imaging control method and apparatus, electronic device, and computer readable storage medium
EP3623906A1 (en) Control device, method and equipment for processor
US20170084231A1 (en) Imaging system management for camera mounted behind transparent display
US10165182B1 (en) Panoramic imaging systems based on two laterally-offset and vertically-overlap camera modules
US11871105B2 (en) Field of view adjustment
US11653088B2 (en) Three-dimensional noise reduction
WO2017205492A1 (en) Three-dimensional noise reduction
US20180255307A1 (en) Sequential In-Place Blocking Transposition For Image Signal Processing
US20160255315A1 (en) Digital movie projection system and method
US20190356854A1 (en) Portable electronic device and image capturing method thereof
KR20190014959A (en) Electronic device for playing movie based on movment information and operating mehtod thereof
KR102512839B1 (en) Electronic device and method obtaining image using cameras through adjustment of position of external device
KR20220004315A (en) Image processing apparatus for reducing the amount of calculation in MCU
KR20190057993A (en) electronic device and method for sharing image of the same
CN103826149A (en) Remote controller with data output function
US20230336879A1 (en) Lookup table processing and programming for camera image signal processing
US11636708B2 (en) Face detection in spherical images
US20210303824A1 (en) Face detection in spherical images using overcapture
KR20170024781A (en) Controller integrated image processing apparatus for reducing the amount of calculation
US11501418B2 (en) Multi-level lookup tables for control point processing and histogram collection
US20210125304A1 (en) Image and video processing using multiple pipelines
KR20100125744A (en) Multimedia information appliance having camera part, display part and multi ports memory
Ababei et al. Open source digital camera on field programmable gate arrays

Legal Events

Date Code Title Description
WITB Written withdrawal of application