KR20170024781A - Controller integrated image processing apparatus for reducing the amount of calculation - Google Patents
Controller integrated image processing apparatus for reducing the amount of calculation Download PDFInfo
- Publication number
- KR20170024781A KR20170024781A KR1020150120243A KR20150120243A KR20170024781A KR 20170024781 A KR20170024781 A KR 20170024781A KR 1020150120243 A KR1020150120243 A KR 1020150120243A KR 20150120243 A KR20150120243 A KR 20150120243A KR 20170024781 A KR20170024781 A KR 20170024781A
- Authority
- KR
- South Korea
- Prior art keywords
- image processing
- mcu
- controller
- processing apparatus
- reducing
- Prior art date
Links
- 238000004891 communication Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
- H04N21/462—Content or additional data management, e.g. creating a master electronic program guide from data received from the Internet and a Head-end, controlling the complexity of a video stream by scaling the resolution or bit-rate based on the client capabilities
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Databases & Information Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
본 발명은 영상처리 장치에서 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 한 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치에 관한 것으로, MCU를 구비하는 영상처리 보드에 영상촬상수단,디스플레이수단,저장장치가 온보드 형태로 구성되고,상기 디스플레이수단을 제어하기 위한 LCD 컨트롤러, 디스플레이수단을 제어하기 위한 SRAM 컨트롤러, 영상촬상수단을 제어하기 위한 카메라 컨트롤러가 원칩 형태로 통합하여 구비되고, MCU 통신을 지원하기 위한 I2C 컨넥트를 포함하는 것이다.The present invention relates to a controller integrated image processing apparatus for reducing the amount of MCU computation that reduces the resources used for display control in an image processing apparatus and enhances image processing performance, And a camera controller for controlling the image pick-up means are integrally provided in a one-chip form, and the MCU communication unit And an I2C connector for supporting the I2C connector.
Description
본 발명은 영상처리 장치에 관한 것으로, 구체적으로 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 한 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치에 관한 것이다.The present invention relates to an image processing apparatus, and more particularly, to a controller integrated image processing apparatus for reducing the amount of MCU computation that reduces the resources used for display control and improves image processing performance.
일반적으로 디스플레이 장치는 화상 또는 영상 정보를 전달받아 화상이나 영상을 디스플레이하는 장치이다. 디스플레이 장치는 그 외부 형태를 형성하는 케이스와, 전면이 케이스 전면에 마련된 개구를 통해 노출되도록 설치되는 디스플레이 모듈과, 케이스 내에 설치되며 디스플레이 모듈의 후방측에 배치되어 입력된 화상 및 영상 정보가 디스플레이 모듈을 통해 표시되도록 하는 영상처리 보드를 포함한다.2. Description of the Related Art Generally, a display device is an apparatus that receives an image or image information and displays an image or an image. The display device includes a case forming an external shape of the display device, a display module installed to be exposed through an opening formed in the front surface of the case, and image and image information input / And a display unit for displaying an image on the display unit.
영상처리 보드에는 화상, 영상 및 음성와 같은 각종 정보를 입력받기 위한 다양한 종류의 입력단자가 배치되어 있다.The image processing board is provided with various types of input terminals for receiving various kinds of information such as image, video and audio.
영상처리 보드에서의 영상 데이터 처리는, 영상 데이터가 다른 미디어 데이터에 비해 그 크기가 매우 크기 때문에 압축을 한 후에 처리해야 하며, 압축방식으로는 웨이브릿 변환이나 M-JPEG, MPEG등의 방식으로 영상을 표준적으로 압축하여 처리하는 영상압축 처리 보드 기술이 있으며, 영상처리 보드는 FPGA, DSP칩, 메모리, TCP/IP칩 등으로 구성되며, FPGA는 프로그래머블 논리요소와 프로그래밍가능 내부선이 포함된 반도체 소자이며, 프로그래머블 논리 요소는 AND, OR, XOR, NOT, 더 복잡한 디코더나 계산기능의 조합 기능 같은 기본적인 논리 게이트의 기능을 복제하여 프로그래밍한다.Image data processing on the image processing board requires processing after compression because the image data is very large in size compared to other media data. As the compression method, it is required to perform processing such as wavelet transformation, M-JPEG, And the image processing board consists of an FPGA, a DSP chip, a memory, and a TCP / IP chip. The FPGA includes a programmable logic element and a semiconductor including a programmable internal line And programmable logic elements replicate and program the functions of basic logic gates such as AND, OR, XOR, NOT, and more complex decoders or the combination of computational functions.
대부분 FPGA는 프로그래밍가능 논리 요소에 간단한 플립플롭이나 더 완벽한 메모리 블록으로 된 메모리 요소를 포함하고 있다.Most FPGAs contain a memory element with a simple flip-flop or a more complete block of memory for the programmable logic element.
DSP칩은 신호처리를 전문적으로 처리하기 위한 구조로 설계된 칩이다.The DSP chip is a chip designed in a structure for professionally processing signal processing.
현재의 Embedded 상황에서의 영상처리에서는 MCU를 이용하여 영상처리를 해오고 있다. In the present embedding situation, image processing is performed using MCU.
하지만 MCU를 통하여 Video 입출력을 하게 되면 LCD의 경우는 LCD Controller를, Camera의 경우는 Camera Controller를 제어하여야 하는데 제어 과정에서 지원해상도가 매우 작아지고, Video 입출력에만 MCU의 89% 가량이 점유되는 현상이 발생하게 된다.However, if video input / output is performed through the MCU, the LCD controller should be controlled in the case of LCD, and the camera controller in case of the camera. However, the supporting resolution is very small in the control process, and 89% of the MCU is occupied only in the video input / output .
이에 따라 Video 입출력 이외에 MCU본연의 기능인 제어나 센서 계측은 하지 못하게 되는 문제점이 발생하게 된다.Accordingly, there is a problem that control or sensor measurement, which is an original function of the MCU, can not be performed in addition to video input / output.
동시에 영상처리를 위해서는 수학적인 계산도 필수적인데, Data를 얻는데 MCU가 소모되는 문제점도 같이 발생하게 된다.At the same time, mathematical calculations are also necessary for image processing, and MCUs are also consumed to obtain data.
본 발명은 이와 같은 종래 기술의 영상처리 장치의 문제를 해결하기 위한 것으로, 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 한 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치를 제공하는데 그 목적이 있다.An object of the present invention is to provide a controller integrated image processing apparatus for reducing the amount of MCU computation for reducing the resources used for display control and improving image processing performance, .
본 발명은 영상처리 장치의 MCU의 부하를 줄이기 위하여 컨트롤러(Controller)들이 통합된 원칩 형태의 영상처리 보드를 구비하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치를 제공하는데 그 목적이 있다.An object of the present invention is to provide a controller integrated image processing apparatus for reducing the amount of MCU computation, including a one-chip type image processing board integrated with controllers to reduce the load of the MCU of the image processing apparatus.
본 발명은 영상처리 보드에 카메라, 디스플레이, 저장장치와 같은 필수 구성의 컨트롤러를 통합하고 즉시 영상을 재생할 수 있는 디스플레이 유닛을 포함하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치를 제공하는데 그 목적이 있다.It is an object of the present invention to provide a controller integrated image processing apparatus for reducing the amount of MCU computation, including a display unit capable of integrating a controller of a mandatory configuration such as a camera, a display, .
본 발명은 MCU와의 연결이 가능하도록 AMBA(Advanced Microcontroller Bus Architecture)를 이용하여 장치 간 데이터를 송/수신하는 것으로 클럭 제어를 하고, 동시에 MCU에서 프로세싱이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 동작 제어를 FPGA(Field Programmable Gate Array)에서 진행하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치를 제공하는데 그 목적이 있다.The present invention relates to an apparatus and a method for transmitting / receiving data between devices using an AMBA (Advanced Microcontroller Bus Architecture) so that the MCU can be connected to the MCU, and at the same time, RGB 565 images are transmitted and displayed on a display And an object of the present invention is to provide a controller integrated image processing apparatus for reducing the amount of MCU operation in which an operation control is performed in an FPGA (Field Programmable Gate Array).
본 발명의 목적들은 이상에서 언급한 목적들로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects not mentioned can be clearly understood by those skilled in the art from the following description.
이와 같은 목적을 달성하기 위한 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 MCU를 구비하는 영상처리 보드에 영상촬상수단,디스플레이수단,저장장치가 온보드 형태로 구성되고, 상기 디스플레이수단을 제어하기 위한 LCD 컨트롤러, 디스플레이수단을 제어하기 위한 SRAM 컨트롤러, 영상촬상수단을 제어하기 위한 카메라 컨트롤러가 원칩 형태로 통합하여 구비되고, MCU 통신을 지원하기 위한 I2C 컨넥트를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a controller integrated image processing apparatus for reducing the amount of MCU operation, comprising: an image pickup means, a display means, and a storage means on an image processing board having an MCU; An SRAM controller for controlling the display means, and a camera controller for controlling the image pickup means, which are integrally provided in a one-chip form and include an I2C connector for supporting MCU communication.
여기서, MCU와의 연결이 가능하도록 AMBA(Advanced Microcontroller Bus Architecture)를 이용하여 장치 간 데이터를 송/수신하는 것으로 클럭 제어를 하고, 동시에 MCU에서 프로세싱이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 동작 제어를 FPGA(Field Programmable Gate Array)에서 진행하는 것을 특징으로 한다.Here, it is assumed that a clock is controlled by transmitting / receiving data between devices using an AMBA (Advanced Microcontroller Bus Architecture) so as to be able to connect with an MCU, and an RGB 565 image is transmitted and displayed on a display Control is performed in an FPGA (Field Programmable Gate Array).
이와 같은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 다음과 같은 효과를 갖는다.The controller integrated image processing apparatus for reducing the MCU operation amount according to the present invention has the following effects.
첫째, 컨트롤러 통합 영상처리에 의해 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 한다.First, controller integrated image processing reduces the resources used for display control and improves image processing performance.
둘째, 컨트롤러(Controller)들이 통합된 원칩 형태의 영상처리 보드를 구비하여 영상처리 장치의 MCU의 부하를 줄일 수 있다.Second, a load on the MCU of the image processing apparatus can be reduced by providing a one-chip image processing board integrated with controllers.
셋째, 영상처리 보드에 카메라, 디스플레이, 저장장치와 같은 필수 구성의 컨트롤러를 통합하고 즉시 영상을 재생할 수 있는 디스플레이 유닛을 포함하여 MCU 연산량을 감소시킬 수 있다.
Third, the MCU calculation amount can be reduced by including a display unit capable of integrating a controller of essential configuration such as a camera, a display, and a storage device on a video processing board and reproducing an image immediately.
도 1은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 기본 구성도
도 2는 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 컨트롤러 통합 구성도
도 3은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 일 예를 나타낸 사진1 is a block diagram of a controller integrated image processing apparatus for reducing the amount of MCU operation according to the present invention.
2 is a block diagram of a controller integrated image processing apparatus for reducing the amount of MCU operation according to the present invention.
3 is a block diagram illustrating an example of a controller integrated image processing apparatus for reducing the amount of MCU operation according to the present invention.
이하, 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 바람직한 실시 예에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a preferred embodiment of the controller integrated image processing apparatus for reducing the MCU operation amount according to the present invention will be described in detail.
본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 특징 및 이점들은 이하에서의 각 실시 예에 대한 상세한 설명을 통해 명백해질 것이다.The features and advantages of the controller integrated image processing apparatus for reducing the MCU operation amount according to the present invention will be apparent from the following detailed description of each embodiment.
도 1은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 기본 구성도이고, 도 2는 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 컨트롤러 통합 구성도이다.FIG. 1 is a basic block diagram of a controller integrated image processing apparatus for reducing an MCU operation amount according to the present invention, and FIG. 2 is a block diagram of a controller integrated image processing apparatus for reducing an MCU operation amount according to the present invention.
도 3은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치의 일 예를 나타낸 사진이다.FIG. 3 is a photograph showing an example of a controller integrated image processing apparatus for reducing an MCU operation amount according to the present invention.
본 발명은 영상처리 장치의 MCU의 부하를 줄이기 위하여 컨트롤러(Controller)들이 통합된 원칩 형태의 영상처리 보드를 구비하는 것이다.The present invention includes a one-chip type image processing board in which controllers are integrated to reduce the load of the MCU of the image processing apparatus.
특히, 본 발명은 MCU와의 연결이 가능하도록 AMBA(Advanced Microcontroller Bus Architecture)를 이용하여 장치 간 데이터를 송/수신하는 것으로 클럭 제어를 하고, 동시에 MCU에서 프로세싱이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 동작 제어를 FPGA(Field Programmable Gate Array)에서 진행하는 구성을 포함한다.In particular, the present invention relates to a method and apparatus for transmitting / receiving data between devices using an AMBA (Advanced Microcontroller Bus Architecture) to enable connection with an MCU, And an operation control for displaying is performed in an FPGA (Field Programmable Gate Array).
본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 도 1 및 도 2에서와 같이, MCU를 구비하는 영상처리 보드에 영상촬상수단(11),디스플레이수단(12),저장장치(13)가 온보드 형태로 구성되고, 디스플레이수단(12)을 제어하기 위한 LCD 컨트롤러(21), 디스플레이수단(12)을 제어하기 위한 SRAM 컨트롤러(22), 영상촬상수단(11)을 제어하기 위한 카메라 컨트롤러(23)가 원칩 형태로 통합하여 구비되고, MCU 통신을 지원하기 위한 I2C 컨넥트(24)를 포함한다.1 and 2, the controller integrated image processing apparatus for reducing the MCU operation amount according to the present invention includes an
이와 같은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 디스플레이 제어에 사용되는 재원을 감소시키고 영상처리 성능이 향상되도록 (1)카메라, 디스플레이, 저장장치와 같은 필수 구성의 컨트롤러를 통합하고, (2)즉시 영상을 재생할 수 있는 디스플레이도 포함하고 있으며, (3)MCU와의 연결이 가능하도록 AMBA를 이용하여 Device 간 Data를 송/수신 하는 것으로 Clock 제어를 하고, (4)동시에 MCU에서 Processing이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 것까지 FPGA에서 진행하는 것이다.In order to reduce the resources used for the display control and to improve the image processing performance, the controller integrated image processing apparatus for reducing the MCU calculation amount according to the present invention integrates (1) a controller of essential configuration such as a camera, a display, and a storage device , (2) a display that can instantly reproduce images, (3) clock control by transmitting / receiving data between devices using AMBA to enable connection with MCU, and (4) The RGB 565 video is transferred to the display and displayed on the display.
도 3에 나타낸 바와 같은 본 발명의 실시 예에서는 Altera 사에서 개발한 FPGA인 Cyclone3 Chip 환경에서 Image Processing을 위하여 필요한 Device 들인 Camera와 LCD, SRAM 들을 Control 하기 위한 Controller들을 통합하고 이 Chip을 이용하여 Device와 결합하여 직접 Board를 제작한다.In the embodiment of the present invention as shown in FIG. 3, a controller for controlling cameras, LCDs, and SRAMs, which are devices necessary for image processing in the Cyclone3 chip environment, which is an FPGA developed by Altera, is integrated, The board is assembled directly.
또한 영상을 담을 Camera와 Camera에서 전송한 영상을 저장할 SRAM과 영상을 Display할 LCD를 Board에 탑재하여 Board 만으로 여러 가지 Device 제어가 가능하도록 한다.In addition, the SRAM for storing the image and the LCD for displaying the image are mounted on the board so that various devices can be controlled by only the board.
또한, MCU와의 연결이 가능하도록 AMBA를 이용하여 Device 간 Data를 송/수신 하며 Clock 제어도 병행 하였으며 동시에 MCU에서 Processing이 가능하도록 RGB 565 영상을 전송 및 LCD에 Display 시키는 것까지 FPGA에서 진행함으로써 MCU의 부하를 최대한 줄이도록 하였다. In addition, in order to connect with MCU, AMBA is used to send / receive data between devices, and clock control is also performed. In addition, MCU can process RGB 565 image and display it on LCD. The load was reduced as much as possible.
이와 같은 본 발명에 따른 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치는 MCU로 Device 제어를 통하지 않고서도 영상 Data를 보내 주어 MCU에서 영상처리에 필요한 순수 연산만을 할 수 있도록 하여 MCU에서 연산에 대한 부하가 줄어들도록 것이다.According to the present invention, the controller integrated image processing device for decreasing the MCU calculation amount sends image data to the MCU without using the device control, so that only the pure operation necessary for the image processing can be performed by the MCU, Will decrease.
결과적으로 FPGA를 이용하여 Video 입출력 과정을 One-Chip화 시킴으로써 Device Control 하는데 드는 부하 및 Data 흐름을 줄이고 속도를 향상시킬 수 있도록 한다.As a result, the video input / output process is one-chip using the FPGA, so that the load and data flow for device control can be reduced and the speed can be improved.
이와 같이 하나의 Chip에서 여러 가지 일을 할 수 있게 집적화시킴으로써 원래 기술을 구현하기 위해 드는 비용 및 크기를 크게 절감시키고, CCTV를 제작할 때에도 좀 더 크기를 축소하고 비용이 절감된 CCTV를 제작할 수 있도록 한다.By integrating so many things in one chip, the cost and size to implement the original technology can be greatly reduced, and CCTV can be made smaller and cost-effective even when CCTV is manufactured .
이상에서의 설명에서와 같이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 본 발명이 구현되어 있음을 이해할 수 있을 것이다.As described above, it will be understood that the present invention is implemented in a modified form without departing from the essential characteristics of the present invention.
그러므로 명시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 전술한 설명이 아니라 특허청구 범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.It is therefore to be understood that the specified embodiments are to be considered in an illustrative rather than a restrictive sense and that the scope of the invention is indicated by the appended claims rather than by the foregoing description and that all such differences falling within the scope of equivalents thereof are intended to be embraced therein It should be interpreted.
21. LCD 컨트롤러 22. SRAM 컨트롤러
23. 카메라 컨트롤러 24. I2C 컨넥트21.
23.
Claims (2)
상기 디스플레이수단을 제어하기 위한 LCD 컨트롤러, 디스플레이수단을 제어하기 위한 SRAM 컨트롤러, 영상촬상수단을 제어하기 위한 카메라 컨트롤러가 원칩 형태로 통합하여 구비되고, MCU 통신을 지원하기 위한 I2C 컨넥트를 포함하는 것을 특징으로 하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치.An image pickup means, a display means, and a storage device are formed on an onboard form on an image processing board having an MCU,
An LCD controller for controlling the display means, an SRAM controller for controlling the display means, and a camera controller for controlling the image pickup means, all of which are integrated into one chip, and an I2C connector for supporting MCU communication Controller integrated image processing device for reducing the MCU operation amount.
동시에 MCU에서 프로세싱이 가능하도록 RGB 565 영상을 전송 및 디스플레이에 표시하는 동작 제어를 FPGA(Field Programmable Gate Array)에서 진행하는 것을 특징으로 하는 MCU 연산량 감소를 위한 컨트롤러 통합 영상처리 장치.
The method as claimed in claim 1, further comprising the steps of: transmitting / receiving data between the devices using an AMBA (Advanced Microcontroller Bus Architecture)
And an RGB (565) image is transmitted and displayed on a display so that the MCU can process the image. The FPGA (Field Programmable Gate Array) controls the operation of the controller.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150120243A KR20170024781A (en) | 2015-08-26 | 2015-08-26 | Controller integrated image processing apparatus for reducing the amount of calculation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150120243A KR20170024781A (en) | 2015-08-26 | 2015-08-26 | Controller integrated image processing apparatus for reducing the amount of calculation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20170024781A true KR20170024781A (en) | 2017-03-08 |
Family
ID=58404123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150120243A KR20170024781A (en) | 2015-08-26 | 2015-08-26 | Controller integrated image processing apparatus for reducing the amount of calculation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20170024781A (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120014521A (en) | 2010-08-09 | 2012-02-17 | 삼성전자주식회사 | Image processing board and display device with same |
-
2015
- 2015-08-26 KR KR1020150120243A patent/KR20170024781A/en unknown
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120014521A (en) | 2010-08-09 | 2012-02-17 | 삼성전자주식회사 | Image processing board and display device with same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11196918B2 (en) | System, method, and apparatus for determining a high dynamic range image | |
| US20170084231A1 (en) | Imaging system management for camera mounted behind transparent display | |
| KR20150098094A (en) | Image Processing Device and Method including a plurality of image signal processors | |
| JP2013531853A5 (en) | ||
| US20180255307A1 (en) | Sequential In-Place Blocking Transposition For Image Signal Processing | |
| WO2017205492A1 (en) | Three-dimensional noise reduction | |
| EP3466051A1 (en) | Three-dimensional noise reduction | |
| EP3528490B1 (en) | Image data frame synchronization method and terminal | |
| US20160255315A1 (en) | Digital movie projection system and method | |
| US20220141370A1 (en) | Auto exposure metering for spherical panoramic content | |
| KR20130027019A (en) | Image signal processor multiplexing | |
| KR102381617B1 (en) | Method for operating semiconductor device and semiconductor system | |
| KR20190075292A (en) | Method of generating composite image using a plurality of images with different exposure values and electronic device supporting the same | |
| US11501418B2 (en) | Multi-level lookup tables for control point processing and histogram collection | |
| US20210125304A1 (en) | Image and video processing using multiple pipelines | |
| CN103826149A (en) | Remote controller with data output function | |
| KR20170024781A (en) | Controller integrated image processing apparatus for reducing the amount of calculation | |
| KR20220004315A (en) | Image processing apparatus for reducing the amount of calculation in MCU | |
| US12198466B2 (en) | Face detection in spherical images using overcapture | |
| US11636708B2 (en) | Face detection in spherical images | |
| US10051192B1 (en) | System and apparatus for adjusting luminance levels of multiple channels of panoramic video signals | |
| KR100663380B1 (en) | Image pickup device and video signal generation method | |
| US20100295969A1 (en) | Multimedia information appliance | |
| KR20190043032A (en) | Electronic device and method for correcting image based on object included image | |
| CN203840472U (en) | Remote controller with data output function |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20150826 |
|
| PG1501 | Laying open of application | ||
| PC1203 | Withdrawal of no request for examination |