KR20220001086A - light emitting device - Google Patents
light emitting device Download PDFInfo
- Publication number
- KR20220001086A KR20220001086A KR1020200078945A KR20200078945A KR20220001086A KR 20220001086 A KR20220001086 A KR 20220001086A KR 1020200078945 A KR1020200078945 A KR 1020200078945A KR 20200078945 A KR20200078945 A KR 20200078945A KR 20220001086 A KR20220001086 A KR 20220001086A
- Authority
- KR
- South Korea
- Prior art keywords
- sapphire substrate
- type semiconductor
- layer
- led chip
- conductivity
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/50—Wavelength conversion elements
- H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/52—Encapsulations
Abstract
Description
본 발명은 발광소자에 관한 것으로서, 더 상세하게는, 플립칩형 엘이디칩 및 이를 덮는 실리콘 봉지재를 포함하고, 실리콘 봉지재가 열에 의해 팽창될 때 플립칩형 엘이디칩이 실리콘 봉지재와 함께 리프팅되는 것을 억제하여, 그로 인한 문제점을 해결한 발광소자에 관한 것이다. The present invention relates to a light emitting device, and more particularly, comprising a flip-chip LED chip and a silicone encapsulant covering the same, and suppressing the flip-chip LED chip being lifted together with the silicone encapsulant when the silicone encapsulant is expanded by heat Thus, it relates to a light emitting device that solves the problems caused by it.
플립칩형 엘이디칩 및 플립칩형 엘이디칩을 봉지하는 실리콘 봉지재를 포함하는 패키지 타입의 발광소자 또는 칩온보드형 발광소자가 공지되어 있다. A package type light emitting device or a chip-on-board type light emitting device including a flip chip type LED chip and a silicon encapsulant for encapsulating the flip chip type LED chip is known.
통상적으로, 플립칩형 엘이디칩은 반도체 적층부와 반도체 적층부의 상부에 형성된 사파이어 기판과 반도체 적층부의 하부에 형성된 제1 전극패드 및 제2 전극패드를 포함한다. 또한, 반도체 적층부는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하고 제1 도전형 반도체층 및 제2 도전형 반도체층 각각은 제1 전극패드 및 제2 전극패드와 각각 연결된다. 제1 도전형 반도체층이 활성층 및 제2 도전형 반도체층을 포함하는 구조와 사파이어 기판 사이에 개재되어 있으므로, 제2 도전형 반도체층 및 활성층 일부가 예컨대 메사 식각에 의해 부분적으로 제거되고, 그 제거된 부분을 통해, 제1 도전형 반도체층과 제1 전극패드가 연결된다.In general, a flip-chip type LED chip includes a semiconductor stacking part, a sapphire substrate formed on the semiconductor stacking part, and first and second electrode pads formed under the semiconductor stacking part. In addition, the semiconductor stack includes a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer, and each of the first conductivity type semiconductor layer and the second conductivity type semiconductor layer is connected to the first electrode pad and the second electrode pad, respectively. do. Since the first conductivity type semiconductor layer is interposed between the structure including the active layer and the second conductivity type semiconductor layer and the sapphire substrate, the second conductivity type semiconductor layer and a part of the active layer are partially removed, for example, by mesa etching, and the removal thereof The first conductive type semiconductor layer and the first electrode pad are connected through the portion.
패키지 타입 발광소자는 전술한 플립칩형 엘이디칩이 수용되는 캐비티가 형성된 몰딩부와 제1 리드단자 및 제2 리드단자를 포함한다. 플립칩형 엘이디칩은 1차 SMT 공정에 의해 제1 전극패드가 제1 리드단자에 본딩되고 제2 전극패드가 제2 리드단자에 본딩된다. 실리콘 봉지재는 플립칩형 엘이디칩을 덮도록 캐비티 내에 충전된 실리콘 수지에 의해 형성된다. 위와 같은 패키지 타입 발광소자는 2차 SMT 공정을 통해 몰딩부 하부로 연장된 제1 리드단자 및 제2 리드단자가 기판 상의 제1 전극 및 제2 전극에 각각 본딩된다. The package type light emitting device includes a molding part having a cavity in which the aforementioned flip chip type LED chip is accommodated, and a first lead terminal and a second lead terminal. In the flip-chip type LED chip, a first electrode pad is bonded to a first lead terminal and a second electrode pad is bonded to a second lead terminal by a primary SMT process. The silicone encapsulant is formed by a silicone resin filled in the cavity to cover the flip-chip type LED chip. In the package type light emitting device as described above, the first lead terminal and the second lead terminal extending below the molding part are bonded to the first electrode and the second electrode on the substrate through a secondary SMT process, respectively.
그런데, 2차 SMT 공정 중에 캐비티 내부 온도도 상승하여 제1 리드단자와 제1 전극패드를 연결하는 솔더 및 제2 리드단자와 제2 전극패드를 연결하는 솔더가 리멜팅(re-melting)되며, 이때, 실리콘 봉지재가 열에 의해 팽창하면서 실리콘 봉지재와 접합되어 있는 플립칩형 엘이디칩을 리프팅시킨다. 이러한 의도하지 않은 리프팅으로 인해, 제1 전극패드와 제1 리드단자 사이의 전기적 연결 또는 제2 전극패드와 제2 리드단자 사이의 전기적 연결이 끊어지는 불량이 초래될 수 있다. 또한, 발광소자는 제조 완료 후 사용중에도 플립칩 엘이디칩의 동작 중 발생한 열에 의한 실리콘 봉지재의 팽창으로 인해 플립칩형 엘이디칩의 리프팅 및 그로 인한 미점등 블량이 발생할 수 있다. However, during the secondary SMT process, the internal temperature of the cavity also rises, so that the solder connecting the first lead terminal and the first electrode pad and the solder connecting the second lead terminal and the second electrode pad are re-melted, At this time, as the silicone encapsulant expands by heat, the flip-chip type LED chip bonded to the silicon encapsulant is lifted. Due to such unintentional lifting, an electrical connection between the first electrode pad and the first lead terminal or an electrical connection between the second electrode pad and the second lead terminal may be broken. In addition, the light emitting device may cause lifting of the flip chip LED chip and non-illuminating blockage due to expansion of the silicone encapsulant due to heat generated during operation of the flip chip LED chip even during use after completion of manufacturing.
다른 타입의 발광소자로 하나 이상의 플립형 엘이디칩이 PCB 와 같은 기판에 직접 본딩되는 칩온보드형 발광소자가 있다. 이러한 칩온보드형 발광소자에 있어서, 실리콘 봉지재가 복수의 엘이디칩을 전체적으로 덮거나 또는 개별적으로 덮도록 기판 상에 형성된다. 실리콘 봉지재는 몰딩에 의해 형성되거나 또는 도팅에 의해 형성될 수 있다.As another type of light emitting device, there is a chip-on-board type light emitting device in which one or more flip-type LED chips are directly bonded to a substrate such as a PCB. In such a chip-on-board type light emitting device, a silicon encapsulant is formed on the substrate to cover the plurality of LED chips as a whole or individually. The silicone encapsulant may be formed by molding or may be formed by dotting.
당해 기술 분야에는 엘이디칩의 상부 표면과 실리콘 봉지재가 분리되어 있게 하여, 실리콘 봉지재가 팽창하더라도 엘이디칩이 리프팅되지 않게 하는 기술의 필요성이 존재한다.In the art, there is a need for a technology that separates the upper surface of the LED chip and the silicone encapsulant so that the LED chip is not lifted even when the silicon encapsulant expands.
본 발명이 해결하고자 하는 과제는, 플립칩형 엘이디칩 및 이를 덮는 실리콘 봉지재를 포함하되, 실리콘 봉지재가 열에 의해 팽창될 때 플립칩형 엘이디칩이 실리콘 봉지재와 함께 리프팅되는 것이 억제되는, 발광소자를 제공하는 것이다. The problem to be solved by the present invention is a light emitting device comprising a flip chip LED chip and a silicone encapsulant covering the same, wherein the flip chip LED chip is suppressed from being lifted together with the silicone encapsulant when the silicone encapsulant is expanded by heat will provide
본 발명의 일측면에 따른 발광소자는, 캐비티를 갖는 몰딩부와 상기 캐비티 내 바닥면으로부터 상기 캐비티 외부로 연장된 제1 리드단자 및 제2 리드단자를 갖는 패키지 바디; 상기 캐비티 내의 바닥면에 실장되는 엘이디칩; 및 상기 엘이디칩을 덮도록 상기 캐비티에 형성된 실리콘 봉지재를 포함하며, 상기 엘이디칩은, 상부면과 하부면을 갖는 사파이어 기판과, 상기 사파이어 기판의 하부면에 형성되고 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층부와, 상기 반도체 적층부의 하부면에 형성되고 상기 제1 도전형 반도체층과 연결되는 제1 전극패드와, 상기 반도체 적층부의 하부면에 형성되고 상기 제2 도전형 반도체층과 연결되는 제2 전극패드와, 상기 사파이어 기판과 실리콘 봉지재 사이를 분리시키도록 상기 사파이어 기판의 상부면에 형성된 이형층을 포함한다.According to one aspect of the present invention, a light emitting device includes: a package body having a molding part having a cavity and first and second lead terminals extending from a bottom surface of the cavity to the outside of the cavity; an LED chip mounted on a bottom surface of the cavity; and a silicon encapsulant formed in the cavity to cover the LED chip, wherein the LED chip includes: a sapphire substrate having an upper surface and a lower surface; a first conductive semiconductor layer formed on the lower surface of the sapphire substrate; A semiconductor stack including an active layer and a second conductivity type semiconductor layer, a first electrode pad formed on a lower surface of the semiconductor stack portion and connected to the first conductivity type semiconductor layer, and formed on a lower surface of the semiconductor stack portion a second electrode pad connected to the second conductivity-type semiconductor layer; and a release layer formed on the upper surface of the sapphire substrate to separate the sapphire substrate and the silicon encapsulant.
일 실시예에 따라, 상기 이형층은 불소 코팅층일 수 있다.According to an embodiment, the release layer may be a fluorine coating layer.
일 실시예에 따라, 상기 이형층은 상기 사파이어 기판의 상부면에 불소수지를 도포한 후 일정 온도에서 가열 소성함으로써 형성된 불소 코팅층일 수 있다.According to an embodiment, the release layer may be a fluorine coating layer formed by applying a fluororesin to the upper surface of the sapphire substrate and then heating and sintering at a predetermined temperature.
일 실시예에 따라, 상기 이형층은 상기 사파이어 기판의 상부면에만 형성된 것일 수 있다.According to an embodiment, the release layer may be formed only on the upper surface of the sapphire substrate.
일 실시예에 따라, 상기 이형층은 상기 사파이어 기판(210)의 상부면과 상기 사파이어 기판의 측면 상부를 덮도록 형성되며, 상기 사파이어 기판의 측면 상부는 경사면을 포함할 수 있다.According to an embodiment, the release layer is formed to cover the upper surface of the
일 실시예에 따라, 상기 캐비티의 내부면은 경사면을 포함하며, 상기 경사면의 하단 높이는 상기 제2 도전형 반도체층의 하단 높이 이하이며, 상기 경사면은 하단에서 상단까지 일정 기울기를 갖는다.In an embodiment, the inner surface of the cavity includes an inclined surface, the lower end of the inclined surface is less than or equal to the lower end of the second conductivity-type semiconductor layer, and the inclined surface has a predetermined inclination from the lower end to the upper end.
본 발명의 다른 측면에 따른 발광소자는, 제1 전극과 제2 전극을 갖는 마운트 기판; 상기 마운트 기판에 실장되는 엘이디칩; 및 상기 엘이디칩을 덮도록 상기 마운트 기판에 형성된 실리콘 봉지재를 포함하며, 상기 엘이디칩은, 상부면과 하부면을 갖는 사파이어 기판과, 상기 사파이어 기판의 하부면에 형성되고 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층부와, 상기 반도체 적층부의 하부면에 형성되고 상기 제1 도전형 반도체층과 연결되는 제1 전극패드와, 상기 반도체 적층부의 하부면에 형성되고 상기 제2 도전형 반도체층과 연결되는 제2 전극패드와, 상기 사파이어 기판과 실리콘 봉지재 사이를 분리시키도록 상기 사파이어 기판의 상부면에 형성된 이형층을 포함한다.A light emitting device according to another aspect of the present invention includes a mount substrate having a first electrode and a second electrode; an LED chip mounted on the mount substrate; and a silicon encapsulant formed on the mount substrate to cover the LED chip, wherein the LED chip includes a sapphire substrate having an upper surface and a lower surface, and a first conductivity-type semiconductor layer formed on the lower surface of the sapphire substrate. , a semiconductor stack including an active layer and a second conductivity type semiconductor layer, a first electrode pad formed on a lower surface of the semiconductor stack portion and connected to the first conductivity type semiconductor layer, and formed on a lower surface of the semiconductor stack portion and a second electrode pad connected to the second conductivity type semiconductor layer, and a release layer formed on the upper surface of the sapphire substrate to separate the sapphire substrate and the silicon encapsulant.
본 발명의 일측면에 따른 엘이디칩은, 제1 면과 상기 제1 면 반대측의 제2 면을 포함하는 사파이어 기판; 상기 사파이어 기판의 제1 면에 형성되고 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층부; 상기 반도체 적층부의 하부면에 형성되고 상기 제1 도전형 반도체층과 연결되는 제1 전극패드; 상기 반도체 적층부의 하부면에 형성되고 상기 제2 도전형 반도체층과 연결되는 제2 전극패드; 및 상기 사파이어 기판의 제2 면에 형성된 불소 코팅층을 포함한다.An LED chip according to an aspect of the present invention includes: a sapphire substrate including a first surface and a second surface opposite to the first surface; a semiconductor laminate formed on a first surface of the sapphire substrate and including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer; a first electrode pad formed on a lower surface of the semiconductor stack and connected to the first conductivity-type semiconductor layer; a second electrode pad formed on a lower surface of the semiconductor stack and connected to the second conductivity-type semiconductor layer; and a fluorine coating layer formed on the second surface of the sapphire substrate.
본 발명의 일측면에 따른 엘이디칩 제조방법은, 제1 면과 상기 제1 면 반대측의 제2 면을 포함하는 사파이어 기판을 준비하는 단계; 상기 사파이어 기판의 제1 면에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 차례로 포함하는 반도체 적층 구조를 형성하는 단계; 복수의 영역에서 활성층 및 제2 도전형 반도체층을 부분적으로 제거하여, 제1 도전형 반도체층이 노출되는 복수개의 노출 영역을 형성하는 단계; 상기 복수의 노출 영역들을 통해 제1 전극패드들을 제1 도전형 반도체층과 연결하는 단계; 제2 도전형 반도체층들에 제2 전극패드들을 연결하는 단계; 상기 사파이어 기판의 제2 면에 불소코팅층을 형성하는 단계; 및 상기 사파이어 기판, 상기 반도체 적층 구조, 상기 제1 전극패드들 및 상기 제2 전극패드들을 포함하는 구조물을 복수개의 엘이디칩으로부터 분할하는 싱귤레이션 단계를 포함한다.According to an aspect of the present invention, there is provided a method for manufacturing an LED chip, comprising: preparing a sapphire substrate including a first surface and a second surface opposite to the first surface; forming a semiconductor stacked structure including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer sequentially on a first surface of the sapphire substrate; forming a plurality of exposed regions in which the first conductivity type semiconductor layer is exposed by partially removing the active layer and the second conductivity type semiconductor layer from the plurality of areas; connecting first electrode pads to a first conductivity-type semiconductor layer through the plurality of exposed regions; connecting second electrode pads to second conductivity-type semiconductor layers; forming a fluorine coating layer on the second surface of the sapphire substrate; and a singulation step of dividing a structure including the sapphire substrate, the semiconductor stacked structure, the first electrode pads, and the second electrode pads from a plurality of LED chips.
본 발명에 따른 발광소자는, 플립칩형 엘이디칩 및 이를 덮는 실리콘 봉지재를 포함하되, 실리콘 봉지재가 열에 의해 팽창될 때 플립칩형 엘이디칩이 실리콘 봉지재와 함께 리프팅되는 것이 억제되어, 미점등 불량의 문제점을 해결한다. The light emitting device according to the present invention includes a flip-chip type LED chip and a silicone encapsulant covering the same, but when the silicone encapsulant is expanded by heat, lifting of the flip-chip type LED chip together with the silicone encapsulant is suppressed, resulting in poor lighting solve the problem
도 1은 본 발명의 일 실시예에 따른 패키지형 발광소자를 도시한 단면도이고,
도 2는 본 발명의 일 실시예에 따른 패키지형 발광소자의 실리콘 봉지재가 2차 SMT 진행시, 2차 SMT 진행 안료 후, 그리고, 엘이디 칩 점등시 어떻게 변화하는지를 설명하기 위한 도면이며,
도 3은 도 1에 도시된 발광소자에 적용된 엘이디칩 제조 방법을 설명하기 위한 도면이고,
도 4는 본 발명의 다른 실시예에 따른 패키지형 발광소자를 도시한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 칩온보드형 발광소자를 도시한 도면이다.1 is a cross-sectional view showing a package type light emitting device according to an embodiment of the present invention;
2 is a view for explaining how the silicone encapsulant of the package-type light emitting device according to an embodiment of the present invention changes when the secondary SMT progresses, after the secondary SMT progress pigment, and when the LED chip is turned on;
3 is a view for explaining a method of manufacturing an LED chip applied to the light emitting device shown in FIG. 1;
4 is a view showing a package type light emitting device according to another embodiment of the present invention.
5 is a view showing a chip-on-board type light emitting device according to another embodiment of the present invention.
이하에서는 첨부된 도면들을 참조하여 본 발명의 다양한 실시예들에 대하여 설명한다. 첨부된 도면들 및 실시예들은 이 기술 분야에서 통상의 지식을 가진 자로 하여금 본 발명에 관한 이해를 돕기 위한 의도로 간략화되고 예시된 것임에 유의하여야 할 것이다. 또한, 본 명세서 내에서, "일치", "일치하는" 또는 "일치한다" 라는 표현은 정확히 일치한다는 의미로 국한되어 해석되어서는 아니되고 오차범위도 허용하는 것으로 해석됨에 유의하여야 할 것이다.Hereinafter, various embodiments of the present invention will be described with reference to the accompanying drawings. It should be noted that the accompanying drawings and embodiments are simplified and illustrated for the purpose of helping those of ordinary skill in the art to understand the present invention. In addition, it should be noted that, in the present specification, the expression "consistent", "consistent" or "consistent" is not to be construed as being limited to the meaning of exact match, but to be construed as allowing a margin of error.
도 1은 본 발명의 일 실시예에 따른 패키지형 발광소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a package type light emitting device according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일 실시예에 따른 패키지형 발광소자(이하 '발광소자'라 함)은, 예컨대, PCB(Printed Circuit Board)에 실장되는 것으로서, 패키지 바디(100)와, 엘이디칩(200)과, 실리콘 봉지재(300)를 포함한다.Referring to FIG. 1 , a package type light emitting device (hereinafter referred to as a 'light emitting device') according to an embodiment of the present invention is mounted on a printed circuit board (PCB), for example, with a
본 실시예에서, 상기 패키지 바디(100)는 리플렉터 기능을 하는 몰딩부(120)와 상기 몰딩부(120)에 형성된 제1 리드단자(140) 및 제2 리드단자(150)를 포함한다. 상기 몰딩부(120)는 반사성이 좋은 백색, 유백색 또는 금속 컬러의 수지 재료를 사출 성형하여 형성된 것으로서, 상단이 개방되고 아래로 수렴하는 형태의 캐비티(121)가 형성된다. 상기 캐비티(121)의 내부면은 위에서 아래를 향해 안쪽으로 형하는 경사면을 포함한다.In this embodiment, the
또한, 상기 제1 리드단자(140) 및 상기 제2 리드단자(150)는, 상기 몰딩부(120)에 지지되는 것으로, 상기 캐비티(121)의 내부 바닥면에 서로 이격되게 형성된 제1 내부 단자부(141) 및 제2 내부 단자부(151)와, 상기 몰딩부(120)의 외측 하부면에 서로 이격되게 형성된 제1 외부 단자부(143) 및 제2 외부 단자부(153)와, 상기 제1 내부 단자부(141)와 상기 제1 외부 단자부(143)를 연결하는 제1 단자 연결부(142)와, 제2 내부 단자부(151)과 제2 외부 단자 부(153)를 연결하는 제2 단자 연결부(152)를 포함한다.In addition, the
상기 엘이디칩(200)은, 상기 캐비티(121)의 바닥면에 실장되는 플립칩형 엘이디칩으로서, SMT 공정에 의해 상기 제1 리드단자(140) 및 제2 리드단자(150)에 각각 본딩되는 제1 전극패드(201) 및 제2 전극패드(202)를 하부면에 구비한다. 또한, 상기 실리콘 봉지재(300)는 상기 캐비티(121) 내에 채워져서 상기 엘이디칩(200)을 덮도록 형성된다. 따라서, 상기 엘이디칩(200)의 상부면은 상기 실리콘 봉지재(300)와 접촉한다. 상기 실리콘 봉지재(300)는 상기 엘이디칩(200)에서 발생한 광을 파장변환하는 1종 이상의 형광체를 포함할 수 있다. The
상기 엘이디칩(200)은 광 방출면인 상부면과 그 반대측의 하부면을 갖는 사파이어 기판(210)과, 상기 사파이어 기판(210)의 하부면에 형성된 반도체 적층부(220)를 포함한다. 상기 반도체 적층부(220)는, 상기 사파이어 기판(210)의 하부면에서 성장된 질화갈륨계 반도체층들을 포함하는 것으로서, 적어도 제1 도전형 반도체층(222)과 상기 제1 도전형 반도체층(222)의 하부에 형성된 활성층(224)과, 상기 활성층(224)의 하부에 형성된 제2 도전형 반도체층(226)을 포함한다. 상기 제1 도전형 반도체층(222)이 활성층(224) 및 제2 도전형 반도체층(226)을 포함하는 구조에 의해 덮이므로, 상기 제1 도전형 반도체층(222)과 상기 제1 전극패드(201)와의 연결을 위해 제2 도전형 반도체층(226) 및 상기 활성층(224)의 일부가 예컨대 메사 식각에 의해 부분적으로 제거되고, 그 제거된 부분을 통해, 제1 도전형 반도체층(222)과 제1 전극패드(201)가 연결된다. 또한, 상기 제2 전극패드(202)는 상기 제2 도전형 반도체층(226)에 형성되어 상기 제2 도전형 반도체층(226)과 전기적으로 연결된다.The
또한, 상기 엘이디칩(200)은 상부 표면이 상기 실리콘 봉지재(300)의 표면에 접합되지 않고 분리되어 있도록 상기 사파이어 기판(210)의 상부면에 형성된 이형층(250)을 포함한다. 상기 이형층(250)은 표면 에너지가 낮아 실리콘 봉지재(300)에 잘 붙지 않을 수 있는 재료가 상기 사파이어 기판(210)의 상부면에 코팅되어 형성될 수 있다. 특히, 상기 이형층(250)은 C-H 결합물인 불소수지를 도료화하여 상기 사파이어 기판(210)의 상부면에 도포한 후 일정 온도에서 가열 소성하여 얻어지는 단단한 불소 코팅층일 수 있다. 상기 불소 코팅층(250)을 형성하는 불소 수지 재료로는 PTFE(Polytetrafluoroethylene), SF, PFA(Perfluoroalkoxy), ETFE (Ethylene + Tetrafluoroethylene), FEP(Fluorinated Ethylene Propylene Copolymer), 또는, 기타 불소 함유 수지가 고려될 수 있다.In addition, the
상기 이형층(250), 보다 구체적으로는, 상기 불소 코팅층에 의해, 상기 엘이디칩(200)의 상부면이 상기 실리콘 봉지재(300)와 접착됨 없이 분리되어 있을 수 있다. 이러한 분리에 의해, 실리콘 봉지재(300)와 상기 이형층(250) 사이에는 미세 갭이 형성된다. 따라서, 상기 엘이디 패키지를 PCB 등 기판에 실장하기 위한 2차 SMT 공정 중에 발생한 열 또는 상기 엘이디 패키지 사용중 엘이디칩(200)의 발광 동작 중 발생한 열에 의해 상기 실리콘 봉지재(300)가 팽창되더라도, 엘이디칩(200)이 실리콘 봉지재(300)에 의해 리프팅되지 않을 수 있다, 이는 엘이디칩(200) 리프팅으로 인한 제1 전극패드(201))와 제1 리드단자(140) 사이의 제1 솔더(20) 및/또는 제2 전극패드(202)와 제2 리드단자(150) 사이의 제2 솔더(30)가 끊김으로 인한 미점등 발생을 원천적으로 차단한다. The
앞에서 언급한 바와 같이, 상기 몰딩부(120)는 경사면을 포함하는 캐비티(121)를 포함한다. 이때, 상기 경사면은 반사면의 기능을 하는 것으로서, 그 하단 시작 높이는 상기 제2 도전형 반도체층(226)의 하단 높이 이하인 것이 바람직하다. 이는 상기 경사면이 엘이디칩(200)의 측면으로 나온 광 대부분을 상측으로 반사시키는데 기여한다. 또한, 실리콘 봉지재(300)가 팽창할 때 걸림 없이 상승하도록, 상기 경사면은 하단에서 상단까지 일정한 기울기를 갖는, 즉, 턱이 없는 경사면인 것이 바람직하다. 그리고, 상기 경사면의 하단은 그 높이가 상기 제2 도전형 반도체층(226)의 하단 모서리와 거의 같게 그와 인접해 위치하는 것이 바람직하다. 이에 따라, 상기 캐비티(121)는 상기 경사면에 의해 둘러싸인 상부 캐비티와 그 아래쪽에 위치한 하부 캐비티로 구분되며, 이는 상부 캐비티에 위치한 실리콘 봉지재(300) 상부가 엘이디칩(200)의 리프팅에 영향을 거의 주지 않고 상승하되 하부 캐비팅 위치한 실리콘 봉지재(300) 하부는 엘이디칩(300)을 유지시킨다. As mentioned above, the
도 2는 본 발명의 일 실시예에 따른 패키지형 발광소자의 실리콘 봉지재가 2차 SMT 진행시, 2차 SMT 진행 안료 후, 그리고, 엘이디 칩 점등시 어떻게 변화하는지를 설명하기 위한 도면이다.2 is a view for explaining how the silicone encapsulant of the package type light emitting device according to an embodiment of the present invention changes when the secondary SMT progresses, after the secondary SMT progress pigment, and when the LED chip is turned on.
도 2의 (a)는 1차 SMT 공정에 의해 엘이디칩(200)이 캐비티를 갖는 패키지 본체(100)에 실장되고 실리콘 봉지재(300)가 형성된 패키지형 발광소자가 PCB 등 기판(2)에 본딩되기 전 상태를 보여준다. 이 상태에서는, 실리콘 봉지재(300)의 확장이 일어나지 않으며, 엘이디칩(200)의 이형층(250) 상부면과 실리콘 봉지재(300) 사이는 거의 밀착되어 있다. 이때, 이형층(250)으로 인해, 엘이디칩(200)의 이형층(250) 상부면과 실리콘 봉지재(300)는 거의 접착되지 않은 상태를 유지한다.Figure 2 (a) is a package-type light emitting device in which the
도 2의 (b)는 2차 SMT 공정에 의해 패키지 발광소자를 기판(2)에 본딩하기 위해 2차 SMT 공정을 수행할 때 실리콘 봉지재(300)의 상태를 잘 보여준다. 실리콘 봉지재(300)가 엘이디칩(200)과 멀어지는 방향으로 확장 변형되며, 이 확장 변형시, 엘이디칩(200)의 이형층(250) 상부면과 실리콘 봉지재(300) 사이의 갭(5)이 확장된다. SMT 공정 중에 가해지는 열로 인하여 상기 제1 솔더(20)와 상기 제2 솔더(30)가 리멜팅되지만, 실리콘 봉지재(300)와 이형층(250)이 떨어져 있으므로, 상기 실리콘 봉지재(300)의 확장 변형으로 인한 엘이디칩(200)의 리프팅 및 그로 인해 엘이디칩(200)과 리드단자들과의 전기적 연결이 끊어지는 불량이 발생되지 않는다.FIG. 2B shows the state of the
도 2의 (c)는 2차 SMT 공정 후 실리콘 봉지재(300)의 온도가 상온으로 냉각됨에 따라 팽창되었던 실리콘 봉지재(300)이 원래의 상태로 복원되는 것을 잘 보여준다. 2(c) shows that the
도 2의 (d)는 발광소자에 전류를 인가하여 엘이디칩(200)이 발광할 때 발생한 열에 의해 실리콘 봉지재(300)가 엘이디칩(200)과 멀어지는 방향으로 확장 변형되는 것을 보여준다. 이 확장 변형시, 엘이디칩(200)의 이형층(250) 상부면과 실리콘 봉지재(300) 사이의 갭(5)이 확장된다. 실리콘 봉지재(300)와 이형층(250)이 떨어져 있으므로, 상기 실리콘 봉지재(300)의 확장 변형으로 인한 엘이디칩(200)의 리프팅 및 그로 인해 엘이디칩(200)과 리드단자들과의 전기적 연결이 끊어지는 불량이 발생되지 않는다.FIG. 2D shows that the
도 3은 전술한 발광소자에 적용되는 엘이디칩(200)의 제조방법을 차례로 설명하기 위한 도면이다.3 is a diagram for sequentially explaining a manufacturing method of the
먼저, 도 3의 (a)에 도시된 것과 같이, 사파이어 기판(210)의 일면에 제1 도전형 반도체층(222), 활성층(224) 및 제2 도전형 반도체층(226)을 차례로 포함하는 반도체 적층 구조가 형성된다. 상기 반도체 적층 구조를 구성하는 반도체층들은 질화갈륨계 반도체층들인 것이 바람직하다.First, as shown in (a) of FIG. 3 , a first conductivity
다음, 도 3의 (b)에 도시된 바와 같이, 제1 전극패드를 제1 도전형 반도체층(222)과 연결할 수 있도록 활성층(224) 및 제2 도전형 반도체층(226)을 제거하는 메사 식각이 수행된다. 도 3의 (a) 및 (b)에 도시된 사파이어 기판(210) 및 그 위에 성장된 반도체 적층 구조로부터 복수개의 엘이디칩이 만들어지므로, 메사 식각 공정에서도 복수개의 제1 전극패드를 연결할 수 있도록 복수의 영역에서 활성층(224) 및 제2 도전형 반도체층(226)이 제거되며, 이에 의해, 제1 도전형 반도체층(226)이 노출되는 복수의 노출 영역이 형성된다. Next, as shown in FIG. 3B , the mesa for removing the
다음, 도 3의 (c)에 도시된 바와 같이, 제1 도전형 반도체층(222)을 노출시키는 복수의 노출 영역들 각각에 제1 전극패드(201)가 형성되고, 또한, 상기 제1 전극패드(201) 각각에 대응하는 제2 전극패드(202)가 상기 제2 도전형 반도체층(226)에 형성된다. 상기 제1 전극패드(201)와 상기 제2 전극패드(202)는 상기 제2 도전형 반도체층(226)과 상기 제1 도전형 반도체층(222)의 노출 영역 중 제1 전극패드(201)와 상기 제2 전극패드(202) 가 형성될 영역을 제외한 나머지 영역을 마스크로 가린 후 수행되는 금속 증착 공정에 의해 형성될 수 있다.Next, as shown in FIG. 3C , a
다음, 도 3의 (d)와 같이, 반도체 적층 구조가 형성되지 않은 사파이어 기판(210)의 반대측 면에 C-H 결합물인 불소수지를 도포한 후 일정 온도에서 가열 소성함으로써 불소 코팅층으로 이루어진 이형층(250)을 형성한다. 상기 불소 코팅층을 형성하는 불소 수지 재료로는 PTFE(Polytetrafluoroethylene), SF, PFA(Perfluoroalkoxy), ETFE (Ethylene + Tetrafluoroethylene), FEP(Fluorinated Ethylene Propylene Copolymer), 또는, 기타 불소 함유 수지가 고려될 수 있다. Next, as shown in FIG. 3(d), a
다음, 도 3의 (e)에 도시된 바와 같이, 사파이어 기판(210)의 일면에는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층부가 형성되고 반대면에는 이형층(250)이 형성된 적층 구조물을 각각이 하나의 제1 전극패드(201)와 하나의 제2 전극패드(202)를 포함하는 복수의 엘이디칩(200)들로 분할하는 싱귤레이션 공정이 수행된다.Next, as shown in FIG. 3E , a semiconductor stack including a first conductivity type semiconductor layer, an active layer and a second conductivity type semiconductor layer is formed on one surface of the
이와 같이 준비된 엘이디칩(200) 각각이 전술한 패키지 바디의 캐비티 내에 제1 리드단자와 제2 리드단자와 전기적으로 연결되도록 실장되며 다음 실리콘 봉지재가 엘이디칩(200)을 덮도록 형성됨으로써, 도 1에 도시된 것과 같은 발광소자가 제작된다.Each of the
도 4는 본 발명의 다른 실시예에 따른 패키지형 발광소자를 도시한 도면이다.4 is a view showing a package type light emitting device according to another embodiment of the present invention.
도 4를 참조하면, 본 실시예에 따른 패키지형 발광소자는, 예컨대, PCB(Printed Circuit Board)에 실장되는 것으로서, 패키지 바디(100)와, 엘이디칩(200)과, 실리콘 봉지재(300)를 포함한다.Referring to FIG. 4 , the package type light emitting device according to the present embodiment is mounted on a printed circuit board (PCB), for example, and includes a
본 실시예에서, 엘이디칩(200)은, 상기 패키지 바디(100)의 캐비티(121)의 바닥면에 실장되는 플립칩형 엘이디칩으로서, SMT 공정에 의해 상기 패키지 바디(100)의 제1 리드단자(140) 및 제2 리드단자(150)에 각각 본딩되는 제1 전극패드(201) 및 제2 전극패드(202)를 하부면에 구비한다.In this embodiment, the
상기 엘이디칩(200)은 광 방출면인 상부면과 그 반대측의 하부면을 갖는 사파이어 기판(210)과, 상기 사파이어 기판(210)의 하부면에 형성된 반도체 적층부(220)를 포함한다. 상기 반도체 적층부(220)는, 상기 사파이어 기판(210)의 하부면에서 성장된 질화갈륨계 반도체층들을 포함하는 것으로서, 적어도 제1 도전형 반도체층(222)과 상기 제1 도전형 반도체층(222)의 하부에 형성된 활성층(224)과, 상기 활성층(224)의 하부에 형성된 제2 도전형 반도체층(226)을 포함한다. 상기 제1 도전형 반도체층(222)이 활성층(224) 및 제2 도전형 반도체층(226)을 포함하는 구조에 의해 덮이므로, 상기 제1 도전형 반도체층(222)과 상기 제1 전극패드(201)와의 연결을 위해 제2 도전형 반도체층(226) 및 상기 활성층(224)의 일부가 예컨대 메사 식각에 의해 부분적으로 제거되고, 그 제거된 부분을 통해, 제1 도전형 반도체층(222)과 제1 전극패드(201)가 연결된다. 또한, 상기 제2 전극패드(202)는 상기 제2 도전형 반도체층(226)에 형성되어 상기 제2 도전형 반도체층(226)과 전기적으로 연결된다.The
또한, 상기 엘이디칩(200)은 상부 표면과 상기 실리콘 봉지재(300)의 표면에 접합되지 않고 분리되어 있도록 상기 사파이어 기판(210)의 상부면에 형성된 이형층(250')을 포함한다. 또한, 상기 이형층(250')은, 상기 사파이어 기판(210)의 상부 면을 덮는 한편, 상기 사파이어 기판(210)의 측면 상부를 덮는 영역까지 확장된다. 상기 이형층(250')에 의해, 상기 엘이디칩(200)의 상부면과 측면 상부가 상기 실리콘 봉지재(300)와 접착되지 않고 분리되어 있을 수 있으며, 이는 2차 SMT 또는 엘이디칩(200) 점등에 의해 실리콘 봉지재(300)가 팽창할 때, 상기 실리콘 봉지재(300)가 상기 엘이디칩(200)을 잡고 리프팅시키는 힘을 더욱 약화시킨다. 엘이디칩(200)은 사파이어 기판(210)에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층 구조를 형성한 후 여러 개의 엘이디칩들로 분할하는 싱귤레이션 공정을 거쳐 준비되는데, 사파이어 기판(210)의 상부면으로부터 일정 깊이의 홈, 더 구체적으로는, V형 노치를 형성한 후, 상기 이형층(250')을 상기 홈 내부까지 확장되도록 형성한 후, 상기 홈을 지나는 선을 따라 전달하는 싱귤레이션 공정을 거치면, 사파이어 기판(210)의 상부면에서 사파이어 기판(210)의 측면까지 확장된 이형층(250')을 얻을 수 있다.In addition, the
앞선 실시예와 마찬가지로, 상기 이형층(250')은 표면 에너지가 낮아 실리콘 봉지재(300)에 잘 붙지 않을 수 있는 재료로 형성된다. 특히, 상기 이형층(250')은 C-H 결합물인 불소수지를 도료화하여 상기 사파이어 기판(210)의 상부면과 사파이어 기판(210)의 상부면에 형성된 홈 내에 도포한 후 일정 온도에서 가열 소성하여 얻어지는 단단한 불소 코팅층일 수 있다. 상기 불소 코팅층(250')을 형성하는 불소 수지 재료로는 PTFE(Polytetrafluoroethylene), SF, PFA(Perfluoroalkoxy), ETFE (Ethylene + Tetrafluoroethylene), FEP(Fluorinated Ethylene Propylene Copolymer), 또는, 기타 불소 함유 수지가 고려될 수 있다.As in the previous embodiment, the
상기 이형층(250'), 보다 구체적으로는, 상기 불소 코팅층에 의해, 상기 엘이디칩(200)의 상부면 및 측면 상부가 상기 실리콘 봉지재(300)와 접착됨 없이 분리되어 있을 수 있다. 이러한 분리에 의해, 실리콘 봉지재(300)와 상기 이형층(250') 사이에는 미세 갭이 형성된다. 따라서, 상기 엘이디 패키지를 PCB 등 기판에 실장하기 위한 2차 SMT 공정 중에 발생한 열 또는 상기 엘이디 패키지 사용중 엘이디칩(200)의 발광 동작 중 발생한 열에 의해 상기 실리콘 봉지재(300)가 팽창되더라도, 엘이디칩(200)이 실리콘 봉지재(300)에 의해 리프팅되지 않을 수 있다, 이는 엘이디칩(200) 리프팅으로 인한 제1 전극패드(201))와 제1 리드단자(140) 사이의 제1 솔더(20) 및/또는 제2 전극패드(202)와 제2 리드단자(150) 사이의 제2 솔더(30)가 끊김으로 인한 미점등 발생을 원천적으로 차단한다. The
도 5 및 도 6은 본 발명의 다른 실시예들에 따른 칩온보드형 발광소자들을 설명하기 위한 단면도이다.5 and 6 are cross-sectional views for explaining chip-on-board type light emitting devices according to other embodiments of the present invention.
도 5 및 도 6을 참조하면, 칩온보드형 발광소자는 마운트 기판(2)과, 상기 마운트 기판(2)에 실장되는 복수개의 플립칩형 엘이디칩(200)과, 상기 복수개의 플립칩형 엘이디칩(200)들 각각을 개별적으로 덮도록 상기 마운트 기판(2)에 형성된 실리콘 봉지재(300)를 포함한다. 5 and 6, the chip-on-board type light emitting device includes a
상기 마운트 기판(2)은, PCB(Printed Circuit Board)일 수 있는 것으로서, 상부면에 제1 전극(2a)과 제2 전극(2b)을 포함하는 전극 쌍을 복수개 포함한다. 상기 실리콘 봉지재(300)는, 트랜스퍼 몰딩 또는 도팅에 의해 상기 마운트 기판(2) 상에 형성된다. 상기 실리콘 봉지재(200)는 엘이디칩(200)으로부터의 광을 파장 변환하는 형광체를 포함할 수 있다.The
또한, 상기 플립칩형 엘이디칩(200)은 패키지 구조 없이 상기 마운트 기판(2)에 직접 실장되는 것으로서, 상부면과 하부면을 갖는 사파이어 기판(210)과, 상기 사파이어 기판(210)의 하부면에 형성되고 제1 도전형 반도체층(222), 활성층(224) 및 제2 도전형 반도체층(226)을 포함하는 반도체 적층부(220)와, 상기 제1 도전형 반도체층(222)과 연결되도록 상기 반도체 적층부(220)의 하부면에 형성되어 상기 제1 전극(2a)에 본딩되는 제1 전극패드(201)와, 상기 제2 도전형 반도체층(226)과 연결되도록 상기 반도체 적층부(220)의 하부면에 형성되고 상기 제2 전극(2b)에 본딩되는 제2 전극패드(202)를 포함한다. 또한, 상기 플립칩형 엘이디칩(200)은 상기 사파이어 기판(210)과 상기 실리콘 봉지재(300) 사이를 분리시키도록 상기 사파이어 기판(210)의 상부면에 형성된 이형층(250)을 포함한다. 기존 칩온보드형 발광소자는 열 발생량이 많아 실리콘 봉지에 크랙이 심해져 실리콘 봉지재가 박리될 때 엘이디 함께 박리되는 문제점이 있는데, 본 실시예의 칩온보드형 발광소자는, 엘이디칩(200)의 상부면이 상기 이형층(250)에 의해 상기 실리콘 봉지재(300)와 접착됨 없이 분리되어 있으므로, 엘이디칩(200)의 원치 않는 리프팅 및 그로 인함 미점등 불량을 막을 수 있다.In addition, the flip-chip
100............................패키지 바디
120............................몰딩부
121............................캐비티
200............................엘이디칩
201............................제1 전극패드
202............................제2 전극패드
210............................사파이어 기판
220............................반도체 적층부
250............................이형층
300............................실리콘 봉지재100..............................Package body
120 ...............................Molding part
121..............................Cavity
200 ...............................LED chip
201 ...............................First electrode pad
202 ...............................Second electrode pad
210 ...............................Sapphire substrate
220 ...............................Semiconductor Lamination
250..............................Releasable layer
300 ...............................Silicone encapsulant
Claims (15)
상기 캐비티 내의 바닥면에 실장되는 엘이디칩; 및
상기 엘이디칩을 덮도록 상기 캐비티에 형성된 봉지재를 포함하며,
상기 엘이디칩은,
상부면과 하부면을 갖는 사파이어 기판과,
상기 사파이어 기판의 하부면에 형성되고 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층부와,
상기 반도체 적층부의 하부면에 형성되고 상기 제1 도전형 반도체층과 연결되는 제1 전극패드와,
상기 반도체 적층부의 하부면에 형성되고 상기 제2 도전형 반도체층과 연결되는 제2 전극패드와,
상기 사파이어 기판의 상부면에 형성된 이형층을 포함하는 것을 특징으로 하는 발광소자.a package body having a molding part including a cavity and first and second lead terminals extending from a bottom surface of the cavity to an outer surface of the cavity and formed on a lower surface of the molding part;
an LED chip mounted on a bottom surface of the cavity; and
and an encapsulant formed in the cavity to cover the LED chip,
The LED chip is
A sapphire substrate having an upper surface and a lower surface;
a semiconductor laminate formed on a lower surface of the sapphire substrate and including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer;
a first electrode pad formed on a lower surface of the semiconductor stack and connected to the first conductivity-type semiconductor layer;
a second electrode pad formed on a lower surface of the semiconductor stack and connected to the second conductivity-type semiconductor layer;
and a release layer formed on the upper surface of the sapphire substrate.
상기 마운트 기판에 실장되는 엘이디칩; 및
상기 엘이디칩을 덮도록 상기 마운트 기판에 형성된 봉지재를 포함하며,
상기 엘이디칩은,
상부면과 하부면을 갖는 사파이어 기판과,
상기 사파이어 기판의 하부면에 형성되고 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층부와,
상기 반도체 적층부의 하부면에 형성되고 상기 제1 도전형 반도체층과 연결되는 제1 전극패드와,
상기 반도체 적층부의 하부면에 형성되고 상기 제2 도전형 반도체층과 연결되는 제2 전극패드와,
상기 사파이어 기판의 상부면에 형성된 이형층을 포함하는 것을 특징으로 하는 발광소자.a mount substrate having a first electrode and a second electrode;
an LED chip mounted on the mount substrate; and
It includes an encapsulant formed on the mount substrate to cover the LED chip,
The LED chip is
A sapphire substrate having an upper surface and a lower surface;
a semiconductor laminate formed on a lower surface of the sapphire substrate and including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer;
a first electrode pad formed on a lower surface of the semiconductor stack and connected to the first conductivity-type semiconductor layer;
a second electrode pad formed on a lower surface of the semiconductor stack and connected to the second conductivity-type semiconductor layer;
and a release layer formed on the upper surface of the sapphire substrate.
상기 사파이어 기판의 제1 면에 형성되고 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 반도체 적층부;
상기 반도체 적층부의 하부면에 형성되고 상기 제1 도전형 반도체층과 연결되는 제1 전극패드;
상기 반도체 적층부의 하부면에 형성되고 상기 제2 도전형 반도체층과 연결되는 제2 전극패드; 및
상기 사파이어 기판의 제2 면에 형성된 불소 코팅층을 포함하는 것을 특징으로 하는 엘이디칩.a sapphire substrate including a first surface and a second surface opposite to the first surface;
a semiconductor laminate formed on a first surface of the sapphire substrate and including a first conductivity-type semiconductor layer, an active layer, and a second conductivity-type semiconductor layer;
a first electrode pad formed on a lower surface of the semiconductor stack and connected to the first conductivity-type semiconductor layer;
a second electrode pad formed on a lower surface of the semiconductor stack and connected to the second conductivity-type semiconductor layer; and
and a fluorine coating layer formed on the second surface of the sapphire substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200078945A KR20220001086A (en) | 2020-06-29 | 2020-06-29 | light emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200078945A KR20220001086A (en) | 2020-06-29 | 2020-06-29 | light emitting device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20220001086A true KR20220001086A (en) | 2022-01-05 |
Family
ID=79348781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200078945A KR20220001086A (en) | 2020-06-29 | 2020-06-29 | light emitting device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20220001086A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101578752B1 (en) | 2013-11-21 | 2015-12-21 | 주식회사 루멘스 | Light emitting device package, backlight unit, illumination device and its manufacturing method |
-
2020
- 2020-06-29 KR KR1020200078945A patent/KR20220001086A/en unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101578752B1 (en) | 2013-11-21 | 2015-12-21 | 주식회사 루멘스 | Light emitting device package, backlight unit, illumination device and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2325906B1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
JP4996463B2 (en) | Chip scale method for packaging light emitting device and light emitting device packaged on chip scale | |
US6060729A (en) | Light-emitting device | |
EP2325905B1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
US8759865B2 (en) | Light emitting diode chip, light emitting diode package structure, and method for forming the same | |
JP6074542B2 (en) | LIGHT EMITTING ELEMENT PACKAGE, BACKLIGHT UNIT, LIGHTING DEVICE, AND LIGHT EMITTING ELEMENT PACKAGE MANUFACTURING METHOD | |
US20110248311A1 (en) | Light emitting device package | |
US20080099770A1 (en) | Integrated heat spreaders for light emitting devices (LEDs) and related assemblies | |
US20120205697A1 (en) | Flip chip light emitting device package and manufacturing method thereof | |
TW201442301A (en) | Submount-free light emitting diode (LED) components and methods of fabricating same | |
TWI648880B (en) | Method of forming a light emitting device | |
TW201327948A (en) | Light emitting diode packaging and method of making | |
JP2012023184A (en) | Light-emitting device | |
KR102100923B1 (en) | Light emitting device and method of fabricating the same | |
KR20140103513A (en) | Light-emitting device packages | |
KR20130051206A (en) | Light emitting module | |
EP3491678B1 (en) | Light emitting device package with reflective side coating | |
KR20080083377A (en) | Semiconductor package and method for manufacturing semiconductor package | |
US11189769B2 (en) | Light emitting device package with reflective side coating | |
KR20220001086A (en) | light emitting device | |
US20150053993A1 (en) | Semiconductor light emitting device | |
KR101877745B1 (en) | Semiconductor light emitting device and method of manufacturing the same | |
KR101779084B1 (en) | Semicondutor light emitting device structure and method of manufacturing the same | |
KR101946243B1 (en) | Method of manufacturing semiconductor light emitting device | |
US20230134799A1 (en) | Method for manufacturing light-emitting device |