KR20220000321A - 스마트 카드의 내부 전압 생성 회로 및 이를 포함하는 스마트 카드 - Google Patents
스마트 카드의 내부 전압 생성 회로 및 이를 포함하는 스마트 카드 Download PDFInfo
- Publication number
- KR20220000321A KR20220000321A KR1020200108035A KR20200108035A KR20220000321A KR 20220000321 A KR20220000321 A KR 20220000321A KR 1020200108035 A KR1020200108035 A KR 1020200108035A KR 20200108035 A KR20200108035 A KR 20200108035A KR 20220000321 A KR20220000321 A KR 20220000321A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- signal
- output
- clock signal
- node
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
- H02M3/33584—Bidirectional converters
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07345—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches
- G06K19/07354—Means for preventing undesired reading or writing from or onto record carriers by activating or deactivating at least a part of the circuit on the record carrier, e.g. ON/OFF switches by biometrically sensitive means, e.g. fingerprint sensitive
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Dc-Dc Converters (AREA)
Abstract
지문 인증을 수행하는 스마트 카드의 양방향 전압 컨버터는 게이트 구동 회로, 스위칭 회로 및 스타트-업 회로를 포함한다. 상기 게이트 구동 회로는 서로 중첩되지 않는 활성화 구간을 가지는 제1 출력 신호와 제2 출력 신호 및 제1 서브 파워-다운 신호와 제2 서브 파워-다운 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 내지 제4 클럭 신호들을 생성한다. 상기 스위칭 회로는 입력 노드와 접지 전압 사이에 직렬로 연결되며, 상기 제1 내지 제4 클럭 신호들에 각각 응답하여 스위칭되는 제1 내지 제4 스위칭 소자들을 포함하고, 승압 동작에서 출력 노드에 인가되는 출력 전압을 내부의 제1 노드와 제2 노드 사이에 연결되는 저장 커패시터에 저장한다. 상기 스타트-업 회로는 상기 입력 노드와 상기 출력 노드 사이에 직렬로 연결되고, 하강 지연을 가지며 서로 중첩되지 않는 활성화 구간을 가지는 제1 지연 클럭 신호 및 제2 지연 클럭 신호에 응답하여 스위칭되어 상기 승압 동작에서 상기 저장 커패시터에 저장된 출력 전압을 상기 입력 노드에 제공하는 제1 스타트-업 트랜지스터 및 제2 스타트-업 트랜지스터를 구비한다.
Description
본 발명은 스마트 카드에 관한 것으로, 보다 상세하게는 지문 인증을 수행하는 스마트 카드에 장착되는 양방향 전압 컨버터 및 이를 포함하는 지문 인증을 수행하는 스마트 카드에 관한 것이다.
스마트 카드(smart card)는 칩 카드(chip card), IC 카드 등으로 불리며, 사용 방법에 따라 접촉식 모드 카드(contact mode card), 비접촉식 모드 카드(contactless mode card) 및 콤비 카드(combi card)로 구분될 수 있다. 상기 접촉식 카드는 외부 전원이 인가되는 접촉 단자를 카드 표면상에 구비하여 접촉에 의하여 상기 외부 전원이 인가된다. 상기 비접촉 모드식 카드는 안테나와 같은 비접촉식 단자를 통해 수신되는 무선 주파수 신호로부터 전원 전압을 생성할 수 있다. 상기 콤비 카드는 접촉 모드인 경우에는 상기 접촉식 모드 카드와 같이 동작하고 상기 비접촉식 모드인 경우는 상기 비접촉식 모드 카드와 같이 동작할 수 있다.
본 발명의 일 목적은 차지 펌프 없이 승압 동작을 효율적으로 수행할 수 있는, 지문 인증을 수행하는 스마트 카드의 양방향 전압 컨버터를 제공하는데 있다.
본 발명의 일 목적은 차지 펌프 없이 승압 동작을 효율적으로 수행할 수 있는 양방향 전압 컨버터를 포함하며, 지문 인증을 수행하는 스마트 카드를 제공하는데 있다.
본 발명의 실시예들에 따른 지문 인증을 수행하는 스마트 카드의 양방향 전압 컨버터는 게이트 구동 회로, 스위칭 회로 및 스타트-업 회로를 포함한다. 상기 게이트 구동 회로는 서로 중첩되지 않는 활성화 구간을 가지는 제1 출력 신호와 제2 출력 신호 및 제1 서브 파워-다운 신호와 제2 서브 파워-다운 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 내지 제4 클럭 신호들을 생성한다. 상기 스위칭 회로는 입력 노드와 접지 전압 사이에 직렬로 연결되며, 상기 제1 내지 제4 클럭 신호들에 각각 응답하여 스위칭되는 제1 내지 제4 스위칭 소자들을 포함하고, 승압 동작에서 출력 노드에 인가되는 출력 전압을 내부의 제1 노드와 제2 노드 사이에 연결되는 저장 커패시터에 저장한다. 상기 스타트-업 회로는 상기 입력 노드와 상기 출력 노드 사이에 직렬로 연결되고, 하강 지연을 가지며 서로 중첩되지 않는 활성화 구간을 가지는 제1 지연 클럭 신호 및 제2 지연 클럭 신호에 응답하여 스위칭되어 상기 승압 동작에서 상기 저장 커패시터에 저장된 출력 전압을 상기 입력 노드에 제공하는 제1 스타트-업 트랜지스터 및 제2 스타트-업 트랜지스터를 구비한다.
본 발명의 실시예들에 따른 지문 인증을 수행하는 스마트 카드는 매칭 회로 및 스마트 카드 칩을 포함한다. 상기 매칭 회로는 외부의 카드 리더로부터 비접촉 방식으로 수신된 전압을 비접촉 전압으로 제공한다. 상기 스마트 카드 칩은 상기 매칭 회로와 제1 파워 단자 및 제2 파워 단자를 통하여 연결된다. 상기 스마트 카드 칩은 연결 단자, 내부 전압 생성 회로, 지문 인식 센서 및 프로세서를 포함한다. 상기 연결 단자는 상기 카드 리더와 접촉하여 수신한 전압을 접촉 전압으로 제공한다. 상기 내부 전압 생성 회로는 비접촉 모드에서는 상기 비접촉 전압을 기초로 제1 구동 전압과 제2 구동 전압을 생성하고, 접촉 모드에서는 상기 접촉 전압의 레벨에 따른 클래스에 기초하여 상기 접촉 전압을 이용하여 상기 제1 구동 전압과 상기 제2 구동 전압을 생성한다. 상기 지문 인식 센서는 상기 제1 구동 전압을 제공받아 동작하며, 입력 지문에 기초하여 지문 이미지 신호를 생성한다. 상기 프로세서는 상기 제2 구동 전압을 제공받아 동작하며, 상기 지문 이미지 신호에 기초하여 지문 인증을 수행한다. 상기 내부 전압 생성 회로는 입력 노드와 출력 노드 사이에 연결되고, 승압 동작에서 상기 출력 노드에 인가되는 상기 제2 구동 전압을 내부의 저장 커패시터에 저장하고, 상기 저장 커패시터에 저장된 전압을 상기 입력 노드에 제공하여, 상기 입력 노드의 상기 제1 구동 전압을 단계적으로 승압시킨다.
본 발명의 실시예들에 따른 지문 인증을 수행하는 스마트 카드의 양방향 전압 컨버터는 데드 타임 생성기, 게이트 구동 회로, 스위칭 회로, 스타트-업 회로 및 지연 클럭 생성 회로를 포함한다. 상기 데드 타임 생성기는 기본 클럭 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 출력 신호와 제2 출력 신호를 생성한다. 상기 게이트 구동 회로는 상기 제1 출력 신호, 상기 제2 출력 신호, 제1 서브 파워-다운 신호와 제2 서브 파워-다운 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 내지 제4 클럭 신호들을 생성한다. 상기 스위칭 회로는 입력 노드와 접지 전압 사이에 직렬로 연결되며, 상기 제1 내지 제4 클럭 신호들에 각각 응답하여 스위칭되는 제1 내지 제4 스위칭 소자들을 포함하고, 승압 동작에서 출력 노드에 인가되는 출력 전압을 내부의 제1 노드와 제2 노드 사이에 연결되는 저장 커패시터에 저장한다. 상기 스타드-업 회로는 상기 입력 노드와 상기 출력 노드 사이에 직렬로 연결되고, 하강 지연을 가지며 서로 중첩되지 않는 활성화 구간을 가지는 제1 지연 클럭 신호 및 제2 클럭 신호에 응답하여 스위칭되어 상기 승압 동작에서 상기 저장 커패시터에 저장된 출력 전압을 상기 입력 노드에 제공하는 제1 스타드-업 트랜지스터 및 제2 스타트-업 트랜지스터를 구비한다. 상기 지연 클럭 생성 회로는 상기 제1 출력 신호, 상기 제2 출력 신호 및 상기 제2 파워-다운 신호에 기초하여 상기 제1 지연 클럭 신호 및 상기 제2 지연 클럭 신호를 생성한다.
본 발명의 실시예들에 따른 지문 인증을 수행하는 스마트 카드의 양방향 전압 컨버터는 차지 펌프를 포함하지 않으면서, 입력 노드와 출력 노드 사이에 연결되는 스위칭 소자들과 상기 스위칭 소자들보다 작은 채널 폭/채널 길이를 가지는 스타트-업 소자들을 포함하여 상기 출력 노드에 인가되는 상기 제2 구동 전압을 내부의 저장 커패시터에 저장하고, 상기 저장 커패시터에 저장된 전압을 상기 입력 노드에 제공하여, 상기 입력 노드의 상기 제1 구동 전압을 단계적으로 승압시키거나 입력 전압을 강압하여 출력 전압을 제공할 수 있다. 따라서 작은 점유 면적과 높은 효율로 양방향으로 전압 컨버팅을 수행할 수 있다.
도 1은 본 발명의 실시예들에 따른 스마트 카드 시스템을 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 도 1의 스마트 카드 시스템에서 스마트 카드의 구성을 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 정류기의 구성을 나타낸다.
도 4는 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 내부 전압 생성 회로의 구성을 나타내는 블록도이다.
도 5는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 스위치드 커패시터 컨버터를 나타낸다.
도 6은 본 발명의 다른 실시예들에 따른 도 4의 내부 전압 생성 회로에서 스위치드 커패시터 컨버터를 나타낸다.
도 7은 도 5의 스위치드 커패시터 컨버터의 동작을 나타낸다.
도 8은 도 5의 스위치드 커패시터 컨버터의 동작을 나타낸다.
도 9는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 모드 선택기의 구성을 나타내는 블록도이다.
도 10은 비접촉 모드에서 도 4의 내부 전압 생성 회로의 일부를 나타낸다.
도 11 내지 도 13은 접촉 모드에서 도 4의 내부 전압 생성 회로의 일부를 각각 나타낸다.
도 14는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 양방향 전압 컨버터를 나타내는 블록도이다.
도 15는 본 발명의 실시예들에 따른 도 14의 양방향 전압 컨버터에서 데드 타임 생성기를 나타내는 회로도이다.
도 16은 본 발명의 실시예들에 따른 도 14의 게이트 구동 회로를 나타내는 회로도이다.
도 17은 본 발명의 실시예들에 따른 도 14의 지연 클럭 생성 회로를 나타내는 회로도이다.
도 18은 도 14의 내부 전압 생성 회로의 여러 신호들을 나타내는 타이밍도이다.
도 19와 도 20은 각각 도 14의 양방향 전압 컨버터의 강압 동작의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타낸다.
도 21은 도 14의 양방향 전압 컨버터의 강압 동작에서 양방향 전압 컨버터의 여러 신호들을 나타낸다.
도 22와 도 23은 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제1 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타낸다.
도 24는 도 14의 양방향 전압 컨버터의 승압 동작의 제1 구간에서 출력 전압과 입력 전압을 나타낸다.
도 25와 도 26은 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제2 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타낸다.
도 27은 도 14의 양방향 전압 컨버터의 승압 동작의 제2 구간에서 출력 전압과 입력 전압을 나타낸다.
도 28과 도 29는 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제3 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타낸다.
도 30은 도 14의 양방향 전압 컨버터의 승압 동작의 제3 구간에서 출력 전압과 입력 전압을 나타낸다.
도 31은 승압 동작에서 도 14의 양방향 전압 컨버터 여러 신호들을 나타내는 타이밍도이다.
도 32는 도 14의 양방향 전압 컨버터에서 출력 전압과 입력 전압의 레벨에 따른 제1 서브 파워-다운 신호와 제2 서브 파우-다운 신호의 로직 레벨을 나타낸다.
도 33은 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 지문 인식 센서를 나타낸다.
도 34는 본 발명의 실시예들에 따른 스마트 카드의 예를 나타낸다.
도 35는 본 발명의 실시예들에 따른 전자 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 도 1의 스마트 카드 시스템에서 스마트 카드의 구성을 나타내는 블록도이다.
도 3은 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 정류기의 구성을 나타낸다.
도 4는 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 내부 전압 생성 회로의 구성을 나타내는 블록도이다.
도 5는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 스위치드 커패시터 컨버터를 나타낸다.
도 6은 본 발명의 다른 실시예들에 따른 도 4의 내부 전압 생성 회로에서 스위치드 커패시터 컨버터를 나타낸다.
도 7은 도 5의 스위치드 커패시터 컨버터의 동작을 나타낸다.
도 8은 도 5의 스위치드 커패시터 컨버터의 동작을 나타낸다.
도 9는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 모드 선택기의 구성을 나타내는 블록도이다.
도 10은 비접촉 모드에서 도 4의 내부 전압 생성 회로의 일부를 나타낸다.
도 11 내지 도 13은 접촉 모드에서 도 4의 내부 전압 생성 회로의 일부를 각각 나타낸다.
도 14는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 양방향 전압 컨버터를 나타내는 블록도이다.
도 15는 본 발명의 실시예들에 따른 도 14의 양방향 전압 컨버터에서 데드 타임 생성기를 나타내는 회로도이다.
도 16은 본 발명의 실시예들에 따른 도 14의 게이트 구동 회로를 나타내는 회로도이다.
도 17은 본 발명의 실시예들에 따른 도 14의 지연 클럭 생성 회로를 나타내는 회로도이다.
도 18은 도 14의 내부 전압 생성 회로의 여러 신호들을 나타내는 타이밍도이다.
도 19와 도 20은 각각 도 14의 양방향 전압 컨버터의 강압 동작의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타낸다.
도 21은 도 14의 양방향 전압 컨버터의 강압 동작에서 양방향 전압 컨버터의 여러 신호들을 나타낸다.
도 22와 도 23은 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제1 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타낸다.
도 24는 도 14의 양방향 전압 컨버터의 승압 동작의 제1 구간에서 출력 전압과 입력 전압을 나타낸다.
도 25와 도 26은 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제2 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타낸다.
도 27은 도 14의 양방향 전압 컨버터의 승압 동작의 제2 구간에서 출력 전압과 입력 전압을 나타낸다.
도 28과 도 29는 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제3 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타낸다.
도 30은 도 14의 양방향 전압 컨버터의 승압 동작의 제3 구간에서 출력 전압과 입력 전압을 나타낸다.
도 31은 승압 동작에서 도 14의 양방향 전압 컨버터 여러 신호들을 나타내는 타이밍도이다.
도 32는 도 14의 양방향 전압 컨버터에서 출력 전압과 입력 전압의 레벨에 따른 제1 서브 파워-다운 신호와 제2 서브 파우-다운 신호의 로직 레벨을 나타낸다.
도 33은 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 지문 인식 센서를 나타낸다.
도 34는 본 발명의 실시예들에 따른 스마트 카드의 예를 나타낸다.
도 35는 본 발명의 실시예들에 따른 전자 장치를 나타내는 블록도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중첩된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 스마트 카드 시스템을 나타내는 블록도이다.
도 1을 참조하면, 스마트 카드 시스템(10)은 카드 리더(20) 및 스마트 카드(50)를 포함할 수 있다.
카드 리더(20)는 리더 칩(30) 및 안테나(21)을 포함할 수 있고, 리더 칩(30)은 스마트 카드(50)가 접촉하는 경우 전압을 공급하고, 데이터를 주고 받을 수 있는 및 데이터를 교환할 수 있는 카드 소켓(31)을 포함할 수 있다. 스마트 카드(50)가 카드 소켓(31)에 인입되는 경우, 리더 칩(30)은 스마트 카드(50)에 동작 전압을 공급하면서, 스마트 카드(50)를 인식하고, 스마트 카드(50)와 결제 데이터를 교환할 수 있다.
스마트 카드(50)는 안테나(61) 및 스마트 카드 칩(100)을 포함할 수 있고, 스마트 카드 칩(100)은 접촉 단자(63)를 포함할 수 있다.
스마트 카드(50)는 안테나(61)를 통하여 카드 리더(20)와 비접촉식으로 통신하여 카드 리더(20)로부터 전압을 제공받고, 카드 리더(20)와 결제 데이터를 교환할 수 있다. 스마트 카드(50)는 카드 소켓(31)에 인입되는 경우, 접촉 단자(63)를 통하여 카드 리더(20)로부터 전압을 제공받고, 카드 리더(20)와 결제 데이터를 교환할 수 있다. 스마트 카드(50)가 비접촉식으로 카드 리더(20)에 연결되는 경우, 안테나들(21, 61)을 통하여 전자기파 형태로 전압을 수신하고, 결제 데이터를 교환할 수 있다.
스마트 카드 칩(100)은 지문 인식 센서(FRS, 270)를 포함하여, 비접촉식으로 결제가 수행되는 경우, 지문 인식 센서(270)를 통하여 결제 데이터에 대한 사용자 인증을 수행할 수 있다.
도 2는 본 발명의 실시예들에 따른 도 1의 스마트 카드 시스템에서 스마트 카드의 구성을 나타내는 블록도이다.
도 2를 참조하면, 스마트 카드(50)는 매칭 회로(70) 및 스마트 카드 칩(100)을 포함할 수 있다. 스마트 카드 칩(100)은 제1 파워 단자(L1) 및 제2 파워 단자(L2)를 통해 매칭 회로(70)와 연결될 수 있다.
매칭 회로(70)는 안테나(L)와 제1 커패시터(C1)를 포함하는 공진 회로(71) 및 전자기파(EMW)에 응답하여 유도되는 유도 전압을 제1 파워 단자(L1) 및 제2 파워 단자(L2)에 제공하기 위한 제2 커패시터(C2) 및 제3 커패시터(C3)를 포함하는 필터(73)를 포함할 수 있다. 매칭 회로(70)는 스마트 카드(50)가 카드 리더(20)에 비접촉식으로 연결되는 경우, 전자기파(EMW)에 응답하여 유도되는 상기 유도 전압을 상기 공진 회로(71)를 통해 입력 전압(VIN)으로서 스마트 카드 칩(100)에 제공할 수 있다.
스마트 카드 칩(100)은 제1 파워 단자(L1) 및 제2 파워 단자(L2)를 비접촉 모드에서는 공진 회로(70)를 통하여 제공된 입력 전압(VIN)을 수신할 수 있고, 접촉 모드에서는 내부의 접촉 단자(63)를 통하여 제공된 전압을 수신할 수 있다.
스마트 카드 칩(100)은 정류기(210), 내부 전압 생성 회로(IVGC, 300), 모드 감지기(260) 프로세서(240), 메모리(250), 복조기(251), 변조기(253), 지문 인식 센서(270), LED들(290) 및 로직 회로 블록(295)를 포함할 수 있다.
정류기(210)는 입력 전압(VIN)을 정류하여 직류 전압인 접촉 전압(VDDU)을 생성할 수 있다.
내부 전압 생성 회로(300)는 비접촉 모드에서는 비접촉 전압(VDDU)을 수신하고, 접촉 모드에서는 접촉 전압(VDD5PX)을 수신한다. 내부 전압 생성 회로(300)는 비접촉 모드에서는 비접촉 전압(VDDU)을 기초로 제1 구동 전압(VDD5P)과 제1 구동 전압(VDD5P) 보다 낮은 레벨을 가지는 제2 구동 전압(VDD3P)을 생성하고, 접촉 모드에서는 접촉 전압(VDD5PX)의 레벨에 따른 카드 리더(20)의 클래스에 기초하여 제1 구동 전압(VDD5P)과 제2 구동 전압(VDD3P)을 생성할 수 있다.
내부 전압 생성 회로(300)는 제2 구동 전압(VDD3P)을 프로세서(240) 및 로직 회로 블록(295)에 제공하고, 제1 구동 전압(VDD5P)을 지문 인식 센서(270) 및 LED들(290)에 제공할 수 있다. 제2 구동 전압(VDD3P)을 전력 소모가 많은 프로세서(240) 및 로직 회로 블록(295)에 제공함으로써 스마트 카드 칩(100)의 소비 전력을 감소시킬 수 있다.
프로세서(240)는 스마트 카드 칩(100)의 전반적인 동작을 제어할 수 있다. 수신 동작시, 복조기(251)는 연결 인터페이스(60)로부터 제1 파워 단자(L1) 및 제2 파워 단자(L2)를 통해 제공되는 신호를 복조하여 수신 데이터(RND)를 생생하고, 상기 수신 데이터(RND)를 프로세서(240)에 제공할 수 있다. 프로세서(240)는 상기 수신 데이터(RND)를 디코딩하고 디코딩된 수신 데이터(RND)의 적어도 일부를 메모리(250)에 저장할 수 있다.
송신 동작시, 프로세서(240)는 메모리(250)로부터 출력 데이터를 독출하고 인코딩하여 송신 데이터(TND)를 변조기(253)에 제공하고, 변조기(253)는 상기 송신 데이터(TND)를 변조하여 변조 신호를 제1 파워 단자(L1) 및 제2 파워 단자(L2)에 제공할 수 있다. 예를 들어, 변조기(253)는 상기 송신 데이터(TND)에 대해 로드 모듈레이션(load modulation)을 수행하여 상기 변조 신호를 생성할 수 있다.
프로세서(240)는 또한 스위치 제어 신호들(SCS)을 내부 전압 생성기(300)에 제공할 수 있다.
메모리(250)는 사전 과정을 통하여 등록된 사용자의 원본 지문을 저장할 수 있다. 지문 인식 센서(270)는 비접촉 모드에서의 결제 동작에서 사용자의 입력 지문에 기초하여 지문 이미지 신호를 생성하고, 상기 지문 신호를 프로세서(240)에 제공할 수 있다. 프로세서(240)는 사용자의 원본 지문과 지문 인식 센서(270)에서 제공된 지문 이미지 신호를 비교하고, 상기 비교의 결과에 기초하여 입력 지문의 위조 여부를 판단할 수 있다. 프로세서(240)가 사용자의 원본 지문과 지문 이미지 신호가 동일하다고 판단한 경우, 결제 동작의 결제 데이터에 대하여 사용자 인증을 수행하면서, LED들(290)를 발광시켜 사용자 인증의 성공을 나타낼 수 있다.
도 3은 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 정류기의 구성을 나타낸다.
도 3을 참조하면, 정류기(210)는 제1 다이오드(211) 및 제2 다이오드(212)를 포함할 수 있다.
제1 다이오드(211)는 제1 파워 단자(L1)에 연결되고, 제2 다이오드(212)는 제2 파워 단자(L2)에 연결될 수 있다. 제1 다이오드(211) 및 제2 다이오드(212)는 비접촉 모드에서는 도 2의 공진부(70)를 통하여 제공되는 입력 전압(VDDUA)를 정류하여 비접촉 전압(VDDU)을 내부 전압 생성 회로(300)에 제공할 수 있다.
도 4는 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 내부 전압 생성 회로의 구성을 나타내는 블록도이다.
도 4를 참조하면, 내부 전압 생성 회로(300)는 스위치드 커패시터 컨버터(310), 양방향 스위치드 커패시터 컨버터(400), 모드 선택기(330), 제어 신호 생성기(350), 제1 접촉 스위치(360) 및 제2 접촉 스위치(370)를 포함할 수 있다. 양방향 스위치드 커패시터 컨버터(400)는 양방향 전압 컨버터로 호칭될 수 있다.
제1 접촉 스위치(400a)는 제1 노드(ND1)에 연결되고, 접촉 모드에서, 제1 스위칭 인에이블 신호(SW_EN1)에 기초하여 접촉 전압(VDD5PX)을 제1 노드(ND1)에 선택적으로 스위칭한다. 제2 접촉 스위치(400b)는 제2 노드(ND2)에 연결되고, 접촉 모드에서, 제2 스위칭 인에이블 신호(SW_EN2)에 기초하여 접촉 전압(VDD5PX)을 제2 노드(ND2)에 선택적으로 스위칭한다.
스위치드 커패시터 컨버터(310)는 제1 노드(ND1)에 연결되고, 비접촉 모드에서 비접촉 전압(VDDU)을 강압(스텝-다운)하여 강압된 제1 전압을 제1 노드(ND1)에 제공할 수 있다.
양방향 전압 컨버터(400)는 제1 노드(ND1, 입력 노드)와 제2 노드(ND2, 출력 노드)에 연결되고, 비접촉 모드에서는 제1 노드(ND1)의 제1 구동 전압(VDD5P)을 강압하여 강압된 제2 전압을 제2 노드(ND2)에 제공하고, 접촉 모드에서는 접촉 전압(VDD5PX)의 레벨에 따라 제1 구동 전압(VDD5P)을 강압하거나 제2 노드(ND2)의 제2 구동 전압(VDD3P)을 승압(스텝-업)하여 승압된 전압을 상기 제1 노드(ND1)에 제공할 수 있다.
모드 선택기(330)는 접촉 전압(VDD5PX), 비접촉 전압(VDDU) 및 제1 구동 전압(VDD5P)을 수신하고, 접촉 전압(VDD5PX), 비접촉 전압(VDDU) 및 제1 구동 전압(VDD5P)의 레벨들에 기초하여 접촉 모드와 비접촉 모드 중 하나를 지정하는 제1 모드 신호(MDS1) 및 접촉 모드의 서브 모드들 중 하나를 나타내는 제2 모드 신호(MDS2)를 출력하고, 접촉 전압(VDD5PX), 비접촉 전압(VDDU) 및 제1 구동 전압(VDD5P) 중 가장 높은 레벨을 가지는 하나를 제어 전압(VDMAX)으로 제1 접촉 스위치(400a) 및 제2 접촉 스위치(400b)에 출력할 수 있다. 모드 선택기(330)는 제1 모드 신호(MDS1)와 제2 모드 신호(MDS2)를 제어 신호 생성기(350)에 제공할 수 있다. 제2 모드 신호(MDS2)는 복수의 비트들을 포함하고 복수의 비트들은 접촉 모드의 복수의 서브 모드들을 나타낼 수 있다.
제어 신호 생성기(350)는 제1 모드 신호(MDS1) 및 제2 모드 신호(MDS2)에 기초하여 제1 파워-다운 신호(PD1), 제2 파워-다운 신호(PD2), 제1 스위칭 인에이블 신호(SW_EN1) 및 제2 스위칭 인에이블 신호(SW_EN2)를 생성할 수 있다. 제2 파워-다운 신호(PD2)는 제1 서브 파워-다운 신호 및 제2 서브 파워-다운 신호를 포함할 수 있다. 제1 파워-다운 신호(PD1)는 스위치드 커패시터 컨버터(310)의 활성화와 관련되고, 제2 파워-다운 신호(PD2)는 양방향 전압 컨버터(400)의 활성화와 관련되고, 제1 스위칭 인에이블 신호(SW_EN1)는 제1 접촉 스위치(360)의 활성화와 관련되고, 제2 스위칭 인에이블 신호(SW_EN2)는 제2 접촉 스위치(370)의 활성화와 관련될 수 있다.
도 5는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 스위치드 커패시터 컨버터를 나타낸다.
도 5를 참조하면, 스위치드 커패시터 컨버터(310a)는 제1 내지 제4 스위치들(311, 312, 313, 314) 및 커패시터(315)를 포함할 수 있다.
제1 스위치(311)는 비접촉 전압(VDDU)이 인가되는 제1 노드(N11)와 제2 노드 사이(N12)에 연결되고, 제1 스위치 제어 신호(SCS1)에 응답하여 스위칭된다. 커패시터(315)는 제2 노드(N12)와 제3 노드(N13) 사이에 연결된다. 제2 스위치(312)는 2 노드(N12)와 제1 구동 전압(VDD5P)을 제공하는 제4 노드(N14) 사이에 연결되고, 제2 스위치 제어 신호(SCS2)에 응답하여 스위칭된다. 제3 스위치(313)는 제3 노드(N13)와 접지 전압(VSS) 사이에 연결되고, 제2 스위치 제어 신호(SCS2)에 응답하여 스위칭된다. 제4 스위치(314)는 제3 노드(N13)와 제4 노드(N14) 사이에 연결되고, 제1 스위치 제어 신호(SCS1)에 응답하여 스위칭된다.
제1 스위치 제어 신호(SCS1)와 제2 스위치 제어 신호(SCS2)는 동일한 논리 레벨을 가지고, 제1 스위치(311)와 제4 스위치(311)는 로우 레벨의 제1 스위치 제어 신호(SCS1)에 응답하여 턴-온되고, 하이 레벨의 제1 스위치 제어 신호(SCS1)에 응답하여 턴-오프된다. 제2 스위치(312)와 제3 스위치(313)는 로우 레벨의 제2 스위치 제어 신호(SCS2)에 응답하여 턴-오프되고, 하이 레벨의 제2 스위치 제어 신호(SCS2)에 응답하여 턴-온된다.
도 6은 본 발명의 다른 실시예들에 따른 도 4의 내부 전압 생성 회로에서 스위치드 커패시터 컨버터를 나타낸다.
도 6을 참조하면, 스위치드 커패시터 컨버터(310b)는 피모스 트랜지스터들(316, 319), 엔모스 트랜지스터들(317, 318) 및 커패시터(315)를 포함할 수 있다.
피모스 트랜지스터(316)는 비접촉 전압(VDDU)이 인가되는 제1 노드(N11)와 제2 노드(N12) 사이에 연결되고, 제1 스위치 제어 신호(SCS1)에 응답하여 턴-온/턴-오프된다. 커패시터(315)는 제2 노드(N12)와 제3 노드(N13) 사이에 연결된다. 엔모스 트랜지스터(317)는 2 노드(N12)와 제1 구동 전압(VDD5P)을 제공하는 제4 노드(N14) 사이에 연결되고, 제2 스위치 제어 신호(SCS2)에 응답하여 턴-온/턴-오프된다. 엔모스 트랜지스터(318)는 제3 노드(N13)와 접지 전압(VSS) 사이에 연결되고, 제2 스위치 제어 신호(SCS2)에 응답하여 턴-온/턴-오프된다. 피모스 트랜지스터(319)는 제3 노드(N13)와 제4 노드(N14) 사이에 연결되고, 제1 스위치 제어 신호(SCS1)에 응답하여 턴-온/턴-오프된다.
도 7은 도 5의 스위치드 커패시터 컨버터의 동작을 나타낸다.
도 7에서는 도 5의 스위치드 커패시터 컨버터(310a)의 동작을 나타내나, 도 6의 스위치드 커패시터 컨버터(310b)의 동작도 도 7의 동작과 동일할 수 있다.
도 7을 참조하면, 제1 페이즈에서 제1 스위치(311)와 제4 스위치(314)가 턴-온(연결)되고, 제2 스위치(312)와 제3 스위치(313)가 턴-오프(분리)되면, 비접촉 전압(VDDU)에 기초하여 커패시터(315)에는 전압(VCAP)이 저장되고, 커패시터(315)에 저장된 전압(VCAP)에 기초하여, 제1 구동 전압(VDD5P)이 제공된다.
도 8은 도 5의 스위치드 커패시터 컨버터의 동작을 나타낸다.
도 8에서는 도 5의 스위치드 커패시터 컨버터(310a)의 동작을 나타내나, 도 6의 스위치드 커패시터 컨버터(310b)의 동작도 도 8의 동작과 동일할 수 있다.
도 8을 참조하면, 제2 페이즈에서 제1 스위치(311)와 제4 스위치(314)가 턴-오프되고, 제2 스위치(312)와 제3 스위치(313)가 턴-온되면, 제1 페이즈에서 커패시터(315)에는 저장된 전압(VCAP)이 선형적으로 감소하게 되고, 커패시터(315)에 저장된 전압(VCAP)에 기초하여, 제1 구동 전압(VDD5P)이 제공된다.
도 9는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 모드 선택기의 구성을 나타내는 블록도이다.
도 9를 참조하면, 모드 선택기(330)는 비교기(331), 접촉 검출기(333), 모드 신호 생성기(335), 클래스 검출기(337), 레벨 비교기(341) 및 멀티플렉서(MUX, 343)를 포함할 수 있다.
비교기(331)는 비접촉 전압(VDDU)과 접촉 전압(VDD5PX)을 비교하고 그 비교의 결과를 나타내는 비교 신호(CS)를 출력할 수 있다. 접촉 검출기(333)는 스마트 카드(50)가 카드 리더(20)에 접촉 방식으로 연결되는 경우, 카드 리더(20)로부터 제공되는 외부 리셋 신호(ERST)를 검출하고, 외부 리셋 신호(ERST)의 검출에 기초하여 검출 신호(DS)의 로직 레벨을 결정할 수 있다.
모드 신호 생성기(335)는 비교 신호(CS)와 검출 신호(DS)에 기초하여 접촉 모드와 비접촉 모드 중 하나를 나타내는 제1 모드 신호(MDS1)와 접촉 모드를 나타내는 접촉 모드 신호(MDS)를 생성할 수 있다. 비교 신호(CS)는 비접촉 전압(VDDU)과 접촉 전압(VDD5PX)의 비교의 결과를 나타내고, 검출 신호(DS)는 외부 리셋 신호(ERST)가 인가되었는지 여부를 나타내므로, 제1 모드 신호(MDS1)는 접촉 모드와 비접촉 모드 중 하나를 나타내는 제1 모드 신호(MDS1)의 레벨과 접촉 모드를 나타내는 접촉 모드 신호(MDS)의 레벨을 결정할 수 있다.
클래스 검출기(337)는 접촉 모드를 나타내는 접촉 모드 신호CMS)에 응답하여 활성화되고, 접촉 전압(VDD5PX)의 레벨을 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2)와 비교하고, 접촉 전압(VDD5PX)의 레벨에 기초하여 접촉 모드의 복수의 서브 모드들을 나타내는 제2 모드 신호(MDS2)를 출력할 수 있다. 즉, 클래스 검출기(337)는 접촉 전압(VDD5PX)과 제1 기준 전압(VREF1) 및 제2 기준 전압(VREF2)의 비교에 기초하여 제2 모드 신호(MDS2)의 레벨을 결정할 수 있다. 제1 기준 전압(VREF1)의 레벨은 제2 기준 전압(VREF2)보다 높을 수 있다.
실시예에 있어서, 제1 기준 전압(VREF1)은 약 4[V] 정도로 설정될 수 있고, 제2 기준 전압은 약 2.4[V] 정도로 설정될 수 있다.
예를 들어, 접촉 전압(VDD5PX)이 제1 기준 전압(VREF1)보다 큰 경우에, 제2 모드 신호(MDS2)는 접촉 모드의 제1 서브 모드를 지시할 수 있다. 예를 들어, 접촉 전압(VDD5PX)이 제1 기준 전압(VREF1)보다 작고 제2 기준 전압(VREF2)보다 큰 경우에, 제2 모드 신호(MDS2)는 접촉 모드의 제2 서브 모드를 지시할 수 있다. 예를 들어, 접촉 전압(VDD5PX)이 제2 기준 전압(VREF2)보다 작음을 나타내는 경우에, 제2 모드 신호(MDS2)는 접촉 모드의 제3 서브 모드를 지시할 수 있다.
제1 서브 모드는 카드 리더(20)가 제1 클래스로서 약 5V의 접촉 전압(VDD5PX)을 공급함을 나타내고, 제2 서브 모드는 카드 리더(20)가 제2 클래스로서 약 3V의 접촉 전압(VDD5PX)을 공급함을 나타내고, 제3 서브 모드는 카드 리더(20)가 제3 클래스로서 약 1.8V의 접촉 전압(VDD5PX)을 공급함을 나타낼 수 있다.
레벨 비교기(341)는 접촉 전압(VDD5PX), 비접촉 전압(VDDU) 및 제1 구동 전압(VDD5P)의 레벨들을 비교하고, 가장 높은 레벨을 가지는 하나를 선택하는 선택 신호(SS)를 생성하고, 선택 신호(SS)를 멀티플렉서(343)에 제공할 수 있다.
멀티플렉서(333)는 선택 신호(SS)에 응답하여 접촉 전압(VDD5PX), 비접촉 전압(VDDU) 및 제1 구동 전압(VDD5P) 중 가장 높은 레벨을 가지는 하나를 제어 전압(VDMAX)로 출력할 수 있다.
도 10은 비접촉 모드에서 도 4의 내부 전압 생성 회로의 일부를 나타내고, 도 11 내지 도 13은 접촉 모드에서 도 4의 내부 전압 생성 회로의 일부를 각각 나타낸다.
도 1 내지 도 13에서는 설명의 편의를 위하여 도 4의 내부 전압 생성 회로(300) 중 스위치드 커패시터 컨버터(310), 양방향 전압 컨버터(400), 제1 접촉 스위치(360) 및 제2 접촉 스위치(370)를 도시한다.
도 4 및 도 10을 참조하면, 비접촉 모드에서 제어 신호 생성기(350)는 제1 모드 신호(MDS1)에 응답하여 제1 스위칭 인에이블 신호(SW_EN1)와 제2 스위칭 인에이블 신호(SW_EN2)로 제1 접촉 스위치(360)와 제2 접촉 스위치(370)를 각각 비활성화시킨다.
스위치드 커패시터 컨버터(310)는 제1 파워-다운 신호(PD1)에 응답하여 활성화되고, 제1 레벨(약 6V)을 가지는 비접촉 전압(VDDU)을 강압하여 제1 레벨보다 낮은 제2 레벨(3V)을 가지는 제1 구동 전압(VDD5P)를 제1 노드(ND1)에 출력한다. 양방향 전압 컨버터(400)는 경로(PTH1)를 통하여 제1 구동 전압(VDD5P)을 수신하고, 제1 구동 전압(VDD5P)을 강압하여 제2 레벨보다 낮은 제3 레벨(1.5V)을 가지는 제2 구동 전압(VDD3P)을 제2 노드(ND2)에 출력한다.
도 4 및 도 11을 참조하면, 접촉 모드의 제1 서브 모드에서 제어 신호 생성기(350)는 제1 모드 신호(MDS1) 및 제2 모드 신호(MDS2)에 응답하여 제1 파워-다운 신호(PD1)와 제2 스위칭 인에이블 신호(SW_EN2)를 이용하여 스위치드 커패시터 컨버터(310)와 제2 접촉 스위치(400b)를 각각 비활성화시킨다.
제1 접촉 스위치(360)는 제1 레벨(5V)을 가지는 접촉 전압(VDD5PX)을 제1 구동 전압(VDD5P)으로서 제1 노드(ND1)에 스위칭한다. 양방향 전압 컨버터(400)는 제2 파워-다운 신호(PD2)에 응답하여 활성화되고, 경로(PTH2)를 통하여 제1 구동 전압(VDD5P)을 수신하고, 제1 구동 전압(VDD5P)을 강압하여 제1 레벨보다 낮은 제2 레벨(2.5V)을 가지는 제2 구동 전압(VDD3P)을 제2 노드(ND2)에 출력한다. 즉, 내부 전압 생성기(300)는 접촉 모드의 제1 서브 모드에서 5V의 제1 구동 전압(VDD5P)과 2.5V의 제2 구동 전압(VDD3P)을 생성할 수 있다.
도 4 및 도 11을 참조하면, 접촉 모드의 제2 서브 모드에서, 제어 신호 생성기(350)는 제1 모드 신호(MDS1) 및 제2 모드 신호(MDS2)에 응답하여 제1 파워-다운 신호(PD1)와 제2 파워-다운 신호(PD2)를 이용하여 스위치드 커패시터 컨버터(310)와 양방향 전압 컨버터(400)를 각각 비활성화시킨다.
제1 접촉 스위치(360)는 제1 레벨(3V)을 가지는 접촉 전압(VDD5PX)을 제1 구동 전압(VDD5P)으로서 제1 노드(ND1)에 스위칭한다. 제2 접촉 스위치(370)는 제1 레벨(3V)을 가지는 접촉 전압(VDD5PX)을 제2 구동 전압(VDD3P)으로서 제2 노드(ND2)에 스위칭한다. 즉, 내부 전압 생성기(300)는 접촉 모드의 제2 서브 모드에서 3V의 제1 구동 전압(VDD5P)과 3V의 제2 구동 전압(VDD3P)을 생성할 수 있다.
도 4 및 도 13을 참조하면, 접촉 모드의 제3 서브 모드에서 제어 신호 생성기(350)는 제1 모드 신호(MDS1) 및 제2 모드 신호(MDS2)에 응답하여 제1 파워-다운 신호(PD1)와 제1 스위칭 인에이블 신호(SW_EN1)를 이용하여 스위치드 커패시터 컨버터(310)와 제1 접촉 스위치(360)를 각각 비활성화시킨다.
제2 접촉 스위치(400b)는 제1 레벨(약 1. 8V)을 가지는 접촉 전압(VDD5PX)을 상기 제2 구동 전압(VDD3P)으로서 제2 노드(ND2)에 스위칭한다. 양방향 전압 컨버터(400)는 제2 파워-다운 신호(PD2)에 응답하여 활성화되고, 제2 구동 전압(VDD3P)을 승압하여 제1 레벨보다 높은 제2 레벨(약 3.6V)을 가지는 제2 구동 전압(VDD5P)을 경로(PTH3)를 통하여 제1 노드(ND1)에 출력한다. 즉, 내부 전압 생성기(300)는 접촉 모드의 제3 서브 모드에서 3.6V의 제1 구동 전압(VDD5P)과 1.8V의 제2 구동 전압(VDD3P)을 생성할 수 있다.
즉, 본 발명의 실시예들에 따른 내부 전압 생성 회로(300)는 제1 접촉 스위치(360), 제2 접촉 스위치(370) 및 양방향 전압 컨버터(400)를 구비하여 카드 리더(20)의 클래스에 따라 접촉 전압(VDD5PX)의 레벨이 변동되어도, 로직 회로 블록(295)의 동작에 적합한 제2 구동 전압(VDD3P)과 지문 인식 센서(270) 및 LED들(290)의 동작에 적합한 제1 구동 전압(VDD5P)을 생성할 수 있다.
도 14는 본 발명의 실시예들에 따른 도 4의 내부 전압 생성 회로에서 양방향 전압 컨버터를 나타내는 블록도이다.
도 14를 참조하면, 양방향 전압 컨버터(400)는 발진기(OSC, 405), 데드 타임 생성기(DTG, 410), 동작 전압 생성기(407), 게이트 구동 회로(420), 스위칭 회로(450), 스타트-업 회로(455), 지연 클럭 생성 회로(460) 및 저장 커패시터(CF)를 포함할 수 있다. 양방향 전압 컨버터(400)는 입력 노드(NI)와 접지 전압(VSS) 사이에 연결되는 입력 커패시터(CI) 및 출력 노드(NO)와 접지 전압(VSS) 사이에 연결되는 출력 커패시터(COUT)를 포함할 수 있다. 입력 노드(NI)는 제1 노드(ND1)에 대응될 수 있고, 출력 노드(NO)는 제2 노드(ND2)에 대응될 수 있다.
발진기(405)는 기본 클럭 신호(CLK)를 생성하고, 기본 클럭 신호(CLK)를 데드 타임 생성기(410)에 제공할 수 있다. 데드 타임 생성기(410)는 기본 클럭 신호(CLK)에 기초하여 서로 중첩되지 않는 활성화 구간(데드 타임)을 가지는 제1 출력 신호(OUT1)와 제2 출력 신호(OUT2)를 생성하고, 가지는 제1 출력 신호(OUT1)와 제2 출력 신호(OUT2)를 게이트 구동 회로(420)에 제공할 수 있다. 동작 전압 생성기(407)는 입력 전압(VIN)과 출력 전압(VOUT)의 레벨을 비교하고 더 높은 레벨을 가지는 전압을 데드 타임 생성기(410)에 제공할 수 있다. 데드 타임 생성기(410)는 동작 전압 생성기(407)에서 제공되는 전압을 기반으로 제1 출력 신호(OUT1)와 제2 출력 신호(OUT2)를 생성할 수 있다.
게이트 구동 회로(420)는 제1 출력 신호(OUT1), 제2 출력 신호(OUT2)), 제1 서브 파워-다운 신호(PDH)와 제2 서브 파워-다운 신호(PDL)에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 내지 제4 클럭 신호들(CLK0, CLK1, CLK2, CLK3)을 생성하고, 제1 내지 제4 클럭 신호들(CLK0, CLK1, CLK2, CLK3)을 스위칭 회로(450)에 제공할 수 있다.
게이트 구동 회로(420)는 입력 전압(VIN)과 접지 전압(VSS) 사이에 연결되는 제1 게이트 드라이버(HSPD, 430), 제2 게이트 드라이버(HSND, 440), 제3 게이트 드라이버(LSPD, 430a) 및 제2 게이트 드라이버(LSND, 440a)를 포함할 수 있다.
제1 게이트 드라이버(430)는 제1 서브 파워-다운 신호(PDH)에 응답하여 선택적으로 활성화되고, 제1 출력 신호(OUT1)를 지연시켜 제1 클럭 신호(CLK0)를 생성할 수 있다. 제2 게이트 드라이버(440)는 제1 서브 파워-다운 신호(PDH)에 응답하여 선택적으로 활성화되고, 제2 출력 신호(OUT2)를 지연시켜 제2 클럭 신호(CLK1)를 생성할 수 있다. 제3 게이트 드라이버(430a)는 제2 서브 파워-다운 신호(PDL)에 응답하여 선택적으로 활성화되고, 제1 출력 신호(OUT1)를 지연시켜 제3 클럭 신호(CLK2)를 생성할 수 있다. 제4 게이트 드라이버(440a)는 제2 서브 파워-다운 신호(PDL)에 응답하여 선택적으로 활성화되고, 제2 출력 신호(OUT2)를 지연시켜 제3 클럭 신호(CLK4)를 생성할 수 있다. 제1 서브 파워-다운 신호(PDH)와 제2 서브 파워-다운 신호(PDL)은 도 4의 제2 파워-다운 신호(PD2)에 포함될 수 있다.
스위칭 회로(450)는 입력 노드(NI)와 접지 전압(VSS) 사이에 직렬로 연결되며, 제1 내지 제4 클럭 신호들(CLK0, CLK1, CLK2, CLK3)에 각각 응답하여 스위칭되는 제1 피모스 트랜지스터(MP0), 제1 엔모스 트랜지스터(MN0), 제2 피모스 트랜지스터(MP1) 및 제2 엔모스 트랜지스터(MN1)을 포함할 수 있다. 제1 피모스 트랜지스터(MP0), 제1 엔모스 트랜지스터(MN0), 제2 피모스 트랜지스터(MP1) 및 제2 엔모스 트랜지스터(MN1) 각각은 제1 내지 제4 스위칭 소자들로 호칭될 수 있다. 스위칭 회로(450)는 승압 동작에서 출력 노드(NO)에 인가되는 출력 전압(VOUT)을 내부의 제1 노드(N21)와 제2 노드(N22) 사이에 연결되는 저장 커패시터(CF)에 저장할 수 있다.
제1 피모스 트랜지스터(MP0)는 입력 노드(NI)에 연결되는 소스, 제1 클럭 신호(CLK0)를 수신하는 게이트 및 제1 노드(N21)에 연결되는 드레인을 구비한다. 제1 엔모스 트랜지스터(MN0)는 제1 노드(N21)에 연결되는 드레인, 제2 클럭 신호(CLK1)를 수신하는 게이트 및 출력 노드(NO)에 연결되는 소스를 구비한다. 제2 피모스 트랜지스터(MP1)는 출력 노드(NO)에 연결되는 소스, 제3 클럭 신호(CLK2)를 수신하는 게이트 및 제2 노드(N22)에 연결되는 드레인을 구비한다. 제2 엔모스 트랜지스터(MN1)는 제2 노드(N22)에 연결되는 드레인, 제4 클럭 신호(CLK3)를 수신하는 게이트 및 접지 전압(VSS)에 연결되는 소스를 구비한다.
실시예에 있어서, 제1 피모스 트랜지스터(MP0) 및 제2 피모스 트랜지스터(MP1) 각각의 채널 폭/채널 길이는 M(M은 2 이상의 자연수)이고, 제1 엔모스 트랜지스터(MN0) 및 제2 엔모스 트랜지스터(MN1) 각각의 채널 폭/채널 길이는 N(N은 2 이상의 자연수)일 수 있다.
스타트-업 회로(455)는 입력 노드(NI)와 출력 노드(NO) 사이에 직렬로 연결되고, 하강 지연을 가지며 서로 중첩되지 않는 활성화 구간을 가지는 제1 지연 클럭 신호(CLK0F) 및 제2 지연 클럭 신호(CLK1F)에 응답하여 스위칭되어 상기 승압 동작에서 저장 커패시터(CF)에 저장된 출력 전압을 입력 노드(NI)에 제공하는 제3 피모스 트랜지스터(MP2) 및 제4 피모스 트랜지스터(MP3)를 포함할 수 있다. 제3 피모스 트랜지스터(MP2)는 제1 스타트-업 트랜지스터로 호칭될 수 있고, 제4 피모스 트랜지스터(MP3)는 제2 스타트-업 트랜지스터로 호칭될 수 있다.
제3 피모스 트랜지스터(MP2)는 제1 피모스 트랜지스터(MP0)와 병렬로 입력 단자(NI)에 연결되는 소스, 제1 지연 클럭 신호(CLK0F)를 수신하는 게이트 및 제1 노드(N21)에 연결되는 드레인을 구비한다. 제4 피모스 트랜지스터(MP3)는 제1 노드(N21)에 연결되는 소스, 제2 지연 클럭 신호(CLK1F)를 수신하는 게이트 및 출력 노드(NO)에 연결되는 드레인을 구비한다.
제3 피모스 트랜지스터(MP2)의 채널 폭/채널 길이는 M/K(K는 10 이상의 자연수), 제4 피모스 트랜지스터(MP3)의 채널 폭/채널 길이는 N/K일 수 있다. 따라서, 제3 피모스 트랜지스터(MP2)의 채널 폭/채널 길이는 제1 피모스 트랜지스터(MP0)의 채널 폭/채널 길이보다 K 배 작고, 제4 피모스 트랜지스터(MP3)의 채널 폭/채널 길이는 제1 엔모스 트랜지스터(MN0)의 채널 폭/채널 길이보다 K 배 작을 수 있다. 따라서, 제3 피모스 트랜지스터(MP2)와 제4 피모스 트랜지스터(MP3) 각각의 스위칭 타이밍은 제1 피모스 트랜지스터(MP0), 제1 엔모스 트랜지스터(MN0), 제2 피모스 트랜지스터(MP1) 및 제2 엔모스 트랜지스터(MN1) 각각의 스위칭 타이밍보다 빠를 수 있다.
지연 클럭 생성 회로(460)는 입력 전압(VIN)과 접지 전압(VSS) 사이에 연결되고, 제1 지연 클럭 생성기(470) 및 제2 지연 클럭 생성기(480)를 포함할 수 있다. 제1 지연 클럭 생성기(470)는 제2 서브 파워-다운 신호(PDL)에 기초하여 선택적으로 활성화되고, 제1 출력 신호(OUT1)를 지연시켜 제1 지연 클럭 신호(CLK0F)를 출력할 수 있다. 제2 지연 클럭 생성기(480)는 제2 서브 파워-다운 신호(PDL)에 기초하여 선택적으로 활성화되고, 제2 출력 신호(OUT2)를 지연시켜 제2 지연 클럭 신호(CLK1F)를 출력할 수 있다.
실시예에 있어서, 제1 지연 클럭 신호(CLK0F)는 제2 클럭 신호(CLK1)에 대하여 하강 지연을 가질 수 있고, 제2 지연 클럭 신호(CLK1F)는 제1 클럭 신호(CLK0)에 대하여 하강 지연을 가질 수 있다.
도 15는 본 발명의 실시예들에 따른 도 14의 양방향 전압 컨버터에서 데드 타임 생성기를 나타내는 회로도이다.
도 15를 참조하면, 데드 타임 생성기(410)는 인버터(411), 낸드 게이트들(412, 413) 및 인버터(411)를 포함할 수 있다.
인버터(411)는 기본 클럭 신호(CLK)를 반전시키고, 낸드 게이트(412)는 인버터(411)의 출력과 낸드 게이트(413)의 출력에 대하여 낸드 연산을 수행하여 제1 출력 신호(OUT1)를 제공한다. 낸드 게이트(413)는 기본 클럭 신호(CLK)와 낸드 게이트(412)의 출력에 대하여 낸드 연산을 수행한다. 인버터(414)는 낸드 게이트(413)의 출력을 반전시켜 제2 출력 신호(OUT2)를 제공한다. 인버터(411), 낸드 게이트들(412, 413) 및 인버터(411)에는 동작 전압 생성기(407)의 출력이 제공될 수 있다.
도 16은 본 발명의 실시예들에 따른 도 14의 게이트 구동 회로를 나타내는 회로도이다.
도 16을 참조하면, 제1 게이트 드라이버(430)는 캐스케이드 연결되고, 각각이 입력 전압(VIN)과 입력 전압(VIN)의 절반에 해당하는 하프 입력 전압(VIN/2) 사이에 연결되는 복수의 제1 지연 셀들(431~435)을 포함할 수 있다. 복수의 제1 지연 셀들(431~435) 각각은 인버터를 포함할 수 있고, 복수의 제1 지연 셀들(431~435)은 제1 출력 신호(OUT1)를 지연시켜 제1 클럭 신호(CLK0)를 출력할 수 있다. 따라서 제1 클럭 신호(CLK0)는 입력 전압(VIN)과 하프 입력 전압(VIN/2) 사이를 스윙할 수 있다.
제2 게이트 드라이버(440)는 캐스케이드 연결되고, 각각이 입력 전압(VIN)과 하프 입력 전압(VIN/2) 사이에 연결되는 복수의 제2 지연 셀들(441~445)을 포함할 수 있다. 복수의 제2 지연 셀들(441~445) 각각은 인버터를 포함할 수 있고, 복수의 제2 지연 셀들(441~445)은 제2 출력 신호(OUT2)를 지연시켜 제2 클럭 신호(CLK0)를 출력할 수 있다. 따라서 제2 클럭 신호(CLK1)는 입력 전압(VIN)과 하프 입력 전압(VIN/2) 사이를 스윙할 수 있다.
제3 게이트 드라이버(430a)는 캐스케이드 연결되고, 각각이 하프 입력 전압(VIN/2)과 접지 전압(VSS) 사이에 연결되는 복수의 제3 지연 셀들(431a~435a)을 포함할 수 있다. 복수의 제3 지연 셀들(431a~435a) 각각은 인버터를 포함할 수 있고, 복수의 제3 지연 셀들(431a~435a)은 제1 출력 신호(OUT1)를 지연시켜 제3 클럭 신호(CLK2)를 출력할 수 있다. 따라서 제3 클럭 신호(CLK2)는 하프 입력 전압(VIN/2)과 접지 전압(VSS) 사이를 스윙할 수 있다.
제4 게이트 드라이버(440a)는 캐스케이드 연결되고, 각각이 하프 입력 전압(VIN/2)과 접지 전압(VSS) 사이에 연결되는 복수의 제4 지연 셀들(441a~445a)을 포함할 수 있다. 복수의 제4 지연 셀들(441a~445a) 각각은 인버터를 포함할 수 있고, 복수의 제4 지연 셀들(441a~445a)은 제1 출력 신호(OUT2)를 지연시켜 제4 클럭 신호(CLK3)를 출력할 수 있다. 따라서 제4 클럭 신호(CLK3)는 하프 입력 전압(VIN/2)과 접지 전압(VSS) 사이를 스윙할 수 있다.
도 17은 본 발명의 실시예들에 따른 도 14의 지연 클럭 생성 회로를 나타내는 회로도이다.
도 17을 참조하면, 제1 지연 클럭 생성기(470)는 캐스케이드 연결되고, 각각이 입력 전압(VIN)과 접지 전압(VSS) 사이에 연결되는 복수의 제1 지연 셀들(471~475)을 포함할 수 있다. 제1 지연 셀들(471~475) 각각은 인버터를 포함할 수 있다. 제1 지연 셀들(471~475)는 제1 출력 신호(OUT1)를 지연시켜 제1 지연 클럭 신호(CLK0F)를 출력할 수 있다. 따라서, 제1 지연 클럭 신호(CLK0F)는 입력 전압(VIN)과 접지 전압(VSS)를 스윙할 수 있다.
제2 지연 클럭 생성기(480)는 캐스케이드 연결되고, 각각이 입력 전압(VIN)과 접지 전압(VSS) 사이에 연결되는 복수의 제2 지연 셀들(481~485)을 포함할 수 있다. 제2 지연 셀들(481~485) 각각은 인버터를 포함할 수 있다. 제2 지연 셀들(481~485)는 제2 출력 신호(OUT2)를 지연시켜 제2 지연 클럭 신호(CLK1F)를 출력할 수 있다. 따라서, 제2 지연 클럭 신호(CLK1F)는 입력 전압(VIN)과 접지 전압(VSS)를 스윙할 수 있다.
도 18은 도 14의 내부 전압 생성 회로의 여러 신호들을 나타내는 타이밍도이다.
도 18에서는 제1 출력 신호(OUT1), 제1 지연 클럭 신호(CLK0F)는 로우 레벨(VSS)에서 활성화되고, 제1 클럭 신호(CLK0)는 로우 레벨인 하프 입력 전압(VIN/2) 레벨에서 활성화되고, 제2 출력 신호(OUT2) 및 제2 클럭 신호(CLK1)는 하이 레벨인 입력 전압(VIN) 레벨에서 활성화되는 것으로 가정한다.
도 18을 참조하면, 제1 출력 신호(OUT1)의 로우 레벨(VSS) 구간과 제2 출력 신호(OUT2)의 하이 레벨(VIN) 구간은 서로 중첩되지 않는다. 즉, 제1 출력 신호(OUT1)와 제2 출력 신호(OUT2)는 서로 중첩되지 않는 활성화 구간을 가진다. 또한 제1 클럭 신호(CLK0)의 로우 레벨(VIN/2) 구간과 제2 클럭 신호(CLK1)의 하이 레벨(VIN) 구간은 서로 중첩되지 않는다. 즉, 제1 클럭 신호(CLK0)와 제2 클럭 신호(CLK1F)는 서로 중첩되지 않는 활성화 구간을 가진다.
또한 참조 번호(513)가 나타내는 제1 지연 클럭 신호(CLK0F)는 참조 번호(514)가 지시하는 바와 같이, 제2 클럭 신호(CLK1)의 하강 에지에 대하여 하강 지연을 가진다. 참조 번호(511)가 나타내는 제1 지연 클럭 신호(CLK0F')는 제1 지연 클럭 신호(CLK0F)와의 비교를 위하여 제2 클럭 신호(CLK1)의 하강 에지에 대하여 참조 번호(512)가 나타내는 바와 같이 하강 지연을 가지지 않는다. 따라서, 제1 지연 클럭 신호(CLK0F')는 제2 클럭 신호(CLK1)와 부분적으로 중첩되는 활성화 구간을 가질 수 있다. 이에 반하여 제1 지연 클럭 신호(CLK0F)는 제2 클럭 신호(CLK1)와 중첩되지 않는 활성화 구간을 가진다.
도 19와 도 20은 각각 도 14의 양방향 전압 컨버터의 강압 동작의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타내고, 도 21은 도 14의 양방향 전압 컨버터의 강압 동작에서 양방향 전압 컨버터의 여러 신호들을 나타낸다.
도 19 및 도 21을 참조하면, 입력 노드(NI)에 입력 전압(VIN)이 인가되는 강압 동작의 제1 페이즈(PH11)에서 제4 피모 트랜지스터(MP3)는 제1 지연 클럭 신호(CLK1F)에 응답하여 턴-오프되고, 제1 엔모스 트랜지스터(MN0)는 제2 클럭 신호(CLK1)에 응답하여 턴-오프되고, 제2 엔모스 트랜지스터(MN1)는 제4 클럭 신호(CLK3)에 응답하여 턴-오프된다.
제3 피모스 트랜지스터(MP2)는 제1 지연 클럭 신호(CLK0F)에 응답하여 턴-온되어 입력 노드(NI)를 저장 커패시터(CF)의 제1 단자에 연결하고, 제1 피모스 트랜지스터(MP0)는 제1 클럭 신호(CLK0)에 응답하여 턴-온되어 입력 노드(NI)를 저장 커패시터(CF)의 제1 단자에 연결하고, 제2 피모스 트랜지스터(MP1)는 제3 클럭 신호(CLK2)에 응답하여 턴-온되어 저장 커패시터(CF)의 제2 단자를 출력 노드(NO)에 연결시킨다. 이 때, 출력 노드(NO)는 출력 커패시터(COUT)에 연결된다. 따라서 경로들(611, 612)을 통하여 입력 전압(VIN)에 기초한 전하들이 저장 커패시터(CF)에 충전된다.
도 20 및 도 21을 참조하면, 강압 동작의 제2 페이즈에서 제3 피모스 트랜지스터(MP2)는 제1 지연 클럭 신호(CLK0F)에 응답하여 턴-오프되고, 제1 피모스 트랜지스터(MP0)는 제1 클럭 신호(CLK0)에 응답하여 턴-오프되고, 제2 피모스 트랜지스터(MP1)는 제3 클럭 신호(CLK2)에 응답하여 턴-오프된다.
제3 피모스 트랜지스터(MP3)는 제1 지연 클럭 신호(CLK1F)에 응답하여 턴-온되어 저장 커패시터(CF)의 제1 단자를 출력 노드(NO)에 연결하고, 제1 엔모스 트랜지스터(MN0)는 제2 클럭 신호(CLK1)에 응답하여 턴-온되어 저장 커패시터(CF)의 제1 단자를 출력 노드(NO)에 연결하고, 제2 엔모스 트랜지스터(MN1)는 제4 클럭 신호(CLK3)에 응답하여 턴-온되어 접지 전압(VSS)을 저장 커패시터(CF)의 제2 단자에 연결한다. 따라서, 저장 커패시터(CF)에 충전된 전하들이 방전되고 경로들(621, 622)를 통하여 출력 노드(NO)에 출력 전압(VOUT)으로 제공될 수 있다.
강압 동작의 제1 페이즈(PH11)와 제2 페이즈(PH12)는 교번적으로 반복될 수 있고, 따라서, 출력 노드(NO)의 출력 전압의 레벨은 증가하고, 출력 전압(VOUT)의 레벨은 입력 전압(VIN)의 레벨 근처까지 도달할 수 있다.
먼저, 도 31을 참조하면, 출력 노드(NO)에 전압(접촉 전압(VDD5PX))이 인가되는 승압 동작은 승압 동작에 의하여 증가하는 입력 노드(NO)의 입력 전압(VIN)의 레벨에 따른 제1 구간(INT11), 제2 구간(INT12) 및 제3 구간(INT13)을 포함할 수 있다.
제1 구간(INT11)에서는 입력 전압(VIN)의 레벨이 출력 전압(VOUT)의 레벨보다 작을 수 있고, 제1 파워-다운 신호(PDH)는 하이 레벨이고, 제2 파워-다운 신호(PDL)은 로우 레벨일 수 있다.
제2 구간(INT12)에서는 입력 전압(VIN)의 레벨이 출력 전압(VOUT)의 레벨 이상이고, 출력 전압(VOUT)의 두 배(2*VOUT)보다 작을 수 있다. 제2 구간(INT12)에서 제1 파워-다운 신호(PDH)는 하이 레벨이고, 제2 파워-다운 신호(PDL)은 로우 레벨일 수 있다.
제3 구간(INT13)에서는 입력 전압(VIN)의 레벨이 출력 전압(VOUT)의 두 배(2*VOUT)에 도달하고, 제1 파워-다운 신호(PDH)는 로우 레벨이고, 제2 파워-다운 신호(PDL)은 로우 레벨일 수 있다.
또한 승압 동작의 제1 구간(INT11)과 제2 구간(INT12)에서 제1 파워-다운 신호(PDH)는 하이 레벨이므로, 제1 게이트 드라이버(430)와 제2 게이트 드라이버(440)는 비활성화된다. 따라서 제1 클럭 신호(CLK0)와 제2 클럭 신호(CLK1)는 플로팅 상태가 되어 제1 피모스 트랜지스터(MP0)와 제1 엔모스 트랜지스터(MN0)는 턴-오프되어 스위칭 동작을 수행하지 않는다.
도 22와 도 23은 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제1 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타내고, 도 24는 도 14의 양방향 전압 컨버터의 승압 동작의 제1 구간에서 출력 전압과 입력 전압을 나타낸다.
도 22를 참조하면, 출력 단자(NO)에 전압(VS)이 인가되는 승압 동작의 제1 구간의 제1 페이즈에서 제3 피모스 트랜지스터(MP2)는 제1 지연 클럭 신호(CLK0F)에 응답하여 턴-오프되고, 제2 피모스 트랜지스터(MP1)는 제3 클럭 신호(CLK3)에 응답하여 턴-오프된다. 제4 피모스 트랜지스터(MP3)는 제2 지연 클럭 신호(CLK1F)에 응답하여 턴-온되어 출력 노드(NO)를 저장 커패시터(CF)의 제1 단자에 연결시키고, 제2 엔모스 트랜지스터(MN1)는 제4 클럭 신호(CLK3)에 응답하여 턴-온되어 접지 전압(VSS)을 저장 커패시터(CF)의 제1 단자에 연결시킨다. 따라서, 출력 노드(NO)의 전압(VS)에 기초한 전하들이 경로(631)를 통하여 저장 커패시터(CF)에 충전된다.
상기 제1 구간의 제2 페이즈에서 제4 피모스 트랜지스터(MP3)는 제2 지연 클럭 신호(CLK1F)에 응답하여 턴-오프되고, 제2 엔모스 트랜지스터(MN1)는 제4 클럭 신호(CLK3)에 응답하여 턴-오프된다. 제3 피모스 트랜지스터(MP2)는 제1 지연 클럭 신호(CLK0F)에 응답하여 턴-온되어 입력 노드(NI)를 저장 커패시터(CF)의 제1 단자에 연결시키고, 제2 피모스 트랜지스터(MP1)는 제3 클럭 신호(CLK3)에 응답하여 턴-온되어, 저장 커패시터(CF)의 제2 단자에 연결시킨다. 따라서, 출력 노드(NO)의 전압(VS)에 기초한 전하들이 경로(642)를 통하여 저장 커패시터(CF)에 충전되고, 충전된 전하들이 방전되어 경로(641)를 통하여 입력 커패시터(CIN)에 충전되면서, 입력 노드(NI)에 입력 전압(VIN)으로 제공된다.
제1 구간(INT11)에서 제1 페이즈와 제2 페이즈는 교번적으로 반복된다. 따라서, 도 24에 도시된 바와 같이 입력 전압(VIN)의 레벨이 접지 전압(VSS)으로부터 단계적으로 증가한다.
도 25와 도 26은 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제2 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타내고, 도 27은 도 14의 양방향 전압 컨버터의 승압 동작의 제2 구간에서 출력 전압과 입력 전압을 나타낸다.
도 25를 참조하면, 승압 동작의 제2 구간의 제1 페이즈에서 제3 피모스 트랜지스터(MP2)는 제1 지연 클럭 신호(CLK0F)에 응답하여 턴-오프되고, 제2 피모스 트랜지스터(MP1)는 제3 클럭 신호(CLK3)에 응답하여 턴-오프된다. 제4 피모스 트랜지스터(MP3)는 제2 지연 클럭 신호(CLK1F)에 응답하여 턴-온되어 출력 노드(NO)를 저장 커패시터(CF)의 제1 단자에 연결시키고, 제2 엔모스 트랜지스터(MN1)는 제4 클럭 신호(CLK3)에 응답하여 턴-온되어 접지 전압(VSS)을 저장 커패시터(CF)의 제1 단자에 연결시킨다. 따라서, 출력 노드(NO)의 전압(VS)에 기초한 전하들이 경로(651)를 통하여 저장 커패시터(CF)에 충전된다.
상기 제2 구간의 제2 페이즈에서 제4 피모스 트랜지스터(MP3)는 제2 지연 클럭 신호(CLK1F)에 응답하여 턴-오프되고, 제2 엔모스 트랜지스터(MN1)는 제4 클럭 신호(CLK3)에 응답하여 턴-오프된다. 제3 피모스 트랜지스터(MP2)는 제1 지연 클럭 신호(CLK0F)에 응답하여 턴-온되어 입력 노드(NI)를 저장 커패시터(CF)의 제1 단자에 연결시키고, 제2 피모스 트랜지스터(MP1)는 제3 클럭 신호(CLK3)에 응답하여 턴-온되어, 출력 노드(NO)를 저장 커패시터(CF)의 제2 단자에 연결시킨다. 따라서, 출력 노드(NO)의 전압(VS)에 기초한 전하들이 경로(662)를 통하여 저장 커패시터(CF)에 충전되고, 충전된 전하들이 방전되어 경로(661)를 통하여 입력 커패시터(CIN)에 충전되면서, 입력 노드(NI)에 입력 전압(VIN)으로 제공된다.
제2 구간(INT12)에서 제1 페이즈와 제2 페이즈는 교번적으로 반복된다. 따라서, 도 27에 도시된 바와 같이 입력 전압(VIN)의 레벨이 출력 전압(VOUT) 레벨로부터 단계적으로 증가한다.
도 28과 도 29는 각각 도 14의 양방향 전압 컨버터의 승압 동작의 제3 구간의 제1 페이즈와 제2 페이즈에서 스위칭 회로와 스타트-업 회로의 동작을 나타내고, 도 30은 도 14의 양방향 전압 컨버터의 승압 동작의 제3 구간에서 출력 전압과 입력 전압을 나타낸다.
도 28을 참조하면, 입력 전압(VIN)의 레벨이 출력 전압(VOUT)의 레벨의 두 배에 도달한 승압 동작의 제3 구간의 제1 페이즈에서 제3 피모스 트랜지스터(MP2)는 제1 지연 클럭 신호(CLK0F)에 응답하여 턴-오프되고, 제2 피모스 트랜지스터(MP1)는 제3 클럭 신호(CLK3)에 응답하여 턴-오프된다.
제4 피모스 트랜지스터(MP3)는 제2 지연 클럭 신호(CLK1F)에 응답하여 턴-온되고 제1 엔모스 트랜지스터(MN0)는 제2 클럭 신호(CLK1)에 응답하여 턴-온되어 출력 노드(NO)를 저장 커패시터(CF)의 제1 단자에 연결시키고, 제2 엔모스 트랜지스터(MN1)는 제4 클럭 신호(CLK3)에 응답하여 턴-온되어 접지 전압(VSS)을 저장 커패시터(CF)의 제1 단자에 연결시킨다. 따라서, 출력 노드(NO)의 전압(VS)에 기초한 전하들이 경로들(671, 672)를 통하여 저장 커패시터(CF)에 충전된다.
도 29를 참조하면, 상기 제3 구간의 제2 페이즈에서 제4 피모스 트랜지스터(MP3)는 제2 지연 클럭 신호(CLK1F)에 응답하여 턴-오프되고, 제2 엔모스 트랜지스터(MN1)는 제4 클럭 신호(CLK3)에 응답하여 턴-오프된다. 제3 피모스 트랜지스터(MP2)는 제1 지연 클럭 신호(CLK0F)에 응답하여 턴-온되고, 제1 피모스트랜지스터(MP0)는 제1 클럭 신호(CLK0)에 응답하여 입력 노드(NI)를 저장 커패시터(CF)의 제1 단자에 연결시킨다. 또한, 제2 피모스 트랜지스터(MP1)는 제3 클럭 신호(CLK3)에 응답하여 턴-온되어, 출력 노드(NO)를 저장 커패시터(CF)의 제2 단자에 연결시킨다.
따라서, 출력 노드(NO)의 전압(VS)에 기초한 전하들이 경로(683)를 통하여 저장 커패시터(CF)에 충전되고, 충전된 전하들이 방전되어 경로들(681, 682)를 통하여 입력 커패시터(CIN)에 충전되면서, 입력 노드(NI)에 입력 전압(VIN)으로 제공된다.
제3 구간(INT13)에서 제1 페이즈와 제2 페이즈는 교번적으로 반복된다. 따라서, 도 30에 도시된 바와 같이 입력 전압(VIN)의 레벨이 출력 전압(VOUT)의 레벨의 두 배로 실질적으로 유지된다.
도 31은 승압 동작에서 도 14의 양방향 전압 컨버터 여러 신호들을 나타내는 타이밍도이다.
도 31을 참조하면, 승압 동작의 제1 구간(INT11)과 제2 구간(INT12)에서 제1 서브 파워-다운 신호(PDH)는 하이 레벨이므로, 제1 클럭 신호(CLK0)와 제2 클럭 신호(CLK1)는 플로팅 상태에 있고, 제3 구간(INT13)에서 제1 서브 파워-다운 신호(PDH)는 로우 레벨이므로, 제1 클럭 신호(CLK0)는 입력 전압(VIN)과 하프 입력 전압(VIN/2) 사이를 스윙하고, 제2 클럭 신호(CLK1)도 입력 전압(VIN)과 하프 입력 전압(VIN/2) 사이를 스윙한다.
또한, 제1 구간(INT11), 제2 구간(INT12) 및 제3 구간(INT13)에서 제3 클럭 신호(CLK2)와 제4 클럭 신호(CLK3)는 하프 입력 전압(VIN/2)과 접지 전압(VSS) 사이를 스윙하고, 제1 지연 클럭 신호(CLK0F)와 제2 지연 클럭 신호(CLK1F)는 입력 전압(VIN)과 접지 전압(VSS) 사이를 스윙한다. 또한, 제1 지연 클럭 신호(CLK0F)와 제2 지연 클럭 신호(CLK1F)는 서로 중첩되지 않는 로우 레벨 구간(활성화 구간)을 가짐을 알 수 있다.
도 32는 도 14의 양방향 전압 컨버터에서 출력 전압과 입력 전압의 레벨에 따른 제1 서브 파워-다운 신호와 제2 서브 파우-다운 신호의 로직 레벨을 나타낸다.
도 32를 참조하면, 입력 전압(VIN)의 레벨이 출력 전압(VOUT)의 레벨보다 작은 경우는 제1 구간(INT11)에 해당하고, 제1 구간(INT11)에서 제1 파워-다운 신호(PDH)는 하이 레벨이고, 제2 파워-다운 신호(PDL)은 로우 레벨이다.
입력 전압(VIN)의 레벨이 출력 전압(VOUT)의 레벨 이상이고, 출력 전압(VOUT)의 두 배(2*VOUT)보다 작은 경우는 제2 구간(INT12)에 해당하고, 제2 구간(INT12)에서 제1 파워-다운 신호(PDH)는 하이 레벨이고, 제2 파워-다운 신호(PDL)은 로우 레벨이다.
입력 전압(VIN)의 레벨이 출력 전압(VOUT)의 두 배(2*VOUT)에 도달한 안정한 상태는 제3 구간(INT13)에 해당하고, 제3 구간(INT13)에서, 제1 파워-다운 신호(PDH)는 로우 레벨이고, 제2 파워-다운 신호(PDL)은 로우 레벨이다.
도 33은 본 발명의 실시예들에 따른 도 2의 스마트 카드 칩에서 지문 인식 센서를 나타낸다.
도 33을 참조하면, 지문 인식 센서(270)는 렌즈(271) 및 이미지 센서(272)를 포함할 수 있고, 이미지 센서(272)는 픽셀 어레이(273)를 포함할 수 있다. 렌즈(271)는 사용자의 손가락(80)으로부터 반사된 빛을 이미지 센서(272)의 픽셀 어레이(273)로 제공할 수 있다. 이미지 센서(272)는 손가락(80)으로부터 반사된 빛에 기초하여 지문 이미지 신호를 생성하고, 지문 이미지 신호를 도 2의 프로세서(240)에 제공할 수 있다.
프로세서(240)는 지문 이미지 신호와 메모리(250)에 저장된 사용자의 원본 지문 이미지를 비교하여 지문 이지미 신호가 등록된 사용자의 지문인지 여부를 판단하고, 등록된 사용자의 지문인 경우, LED들(290)을 발광시켜 결제 데이터에 대한 사용자 인증을 수행할 수 있다.
도 34는 본 발명의 실시예들에 따른 스마트 카드의 예를 나타낸다.
도 34를 참조하면, 스마트 카드(50)는 카드 기판(101) 상에 구현되는 집적 회로(85), 안테나(61), 지문 인식 센서(270) 및 LED들(290)을 포함할 수 있다.
안테나(61)는 집적 회로(85)와 연결될 수 있다. 집적 회로(85)는 도 2의 스마트 카드 칩(100)의 구성 요소들 중 지문 인식 센서(270)와 LED들(290)을 제외한 구성요소들을 포함하고, 도 1의 접촉 단자(63)도 집적 회로(85) 내에 구현될 수 있다.
안테나(61)는 비접촉 모드에서 카드 리더(20)로부터 비접촉 전압을 제공받아 집적 회로(85) 내의 내부 전압 생성 회로에 제공하고, 집적 회로(85) 내의 접촉 단자는 카드 리더(20) 내의 내부 전압 생성 회로에 제공할 수 있다.
지문 인식 센서(270)는 비접촉 모드에서의 결제 동작에서 사용자의 입력 지문에 기초하여 지문 이미지 신호를 생성하고, 상기 지문 신호를 집적 회로(85) 내의 프로세서에 제공할 수 있다. 상기 프로세서는 사용자의 원본 지문과 지문 인식 센서(270)에서 제공된 지문 이미지 신호를 비교하고, 상기 비교의 결과에 기초하여 입력 지문의 위조 여부를 판단할 수 있다. 상기 프로세서가 사용자의 원본 지문과 지문 이미지 신호가 동일하다고 판단한 경우, 결제 동작의 결제 데이터에 대하여 사용자 인증을 수행하면서, LED들(290)를 발광시켜 사용자 인증의 성공을 나타낼 수 있다.
도 35는 본 발명의 실시예들에 따른 전자 장치를 나타내는 블록도이다.
도 35를 참조하면, 전자 장치(1000)는 어플리케이션 프로세서(AP)(1110), 스마트 카드(1200), 메모리 장치(1120), 사용자 인퍼페이스(1130) 및 파워 서플라이(1140)를 포함한다. 실시예에 따라, 전자 장치(1000)은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템, 랩탑 컴퓨터(laptop computer) 등과 같은 임의의 모바일 시스템일 수 있다.
어플리케이션 프로세서(1110)는 전자 장치(1000)의 전반적인 동작을 제어한다. 어플리케이션 프로세서(1110)는 인터넷 브라우저, 게임, 동영상 등을 제공하는 어플리케이션들을 실행할 수 있다. 실시예에 따라, 어플리케이션 프로세서(1110)는 하나의 프로세서 코어(Single Core)를 포함하거나, 복수의 프로세서 코어들(Multi-Core)을 포함할 수 있다. 예를 들어, 어플리케이션 프로세서(1110)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 실시예에 따라, 어플리케이션 프로세서(1110)는 내부 또는 외부에 위치한 캐시 메모리(Cache Memory)를 더 포함할 수 있다.
메모리 장치(1120)는 전자 장치(1000)의 동작에 필요한 데이터를 저장한다. 예를 들어, 메모리 장치(1120)는 전자 장치(1000)을 부팅하기 위한 부트 이미지를 저장할 수 있고, 외부 장치에 전송할 출력 데이터 및 상기 외부 장치로부터 수신되는 입력 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(1120)는 EEPROM(Electrically Erasable Programmable Read-Only Memory), 플래시 메모리(Flash Memory), PRAM(Phase Change Random Access Memory), RRAM(Resistance Random Access Memory), NFGM(Nano Floating Gate Memory), PoRAM(Polymer Random Access Memory), MRAM(Magnetic Random Access Memory), FRAM(Ferroelectric Random Access Memory) 또는 이와 유사한 메모리로 구현될 수 있다.
스마트 카드(1200)는 매칭 회로(1210) 및 스마트 카드 칩(1120)을 포함하고, 스마트 카드 칩(1220)은 연결 단자(1221)를 포함할 수 있다. 스마트 카드 칩(1120)은 매칭 회로(1210)을 통하여 외부의 카드 리더로부터 비접촉 방식으로 전압을 제공받고, 데이터를 교환하고, 연결 단자(1221)를 통하여 외부의 카드 리더로부터 접촉 방식으로 전압을 제공받고, 데이터를 교환할 수 있다. 스마트 카드(1200)는 도 2의 스마트 카드(50)를 채용할 수 있다.
따라서, 스마트 카드(1200)는 내부 전압 생성 회로를 포함하고, 상기 내부 전압 생성 회로는 제1 접촉 스위치, 제2 접촉 스위치 및 양방향 전압 컨버터를 구비하여 카드 리더(20)의 클래스에 따라 접촉 전압의 레벨이 변동되어도, 로직 회로 블록의 동작에 적합한 제2 구동 전압과 지문 인식 센서 및 LED들의 동작에 적합한 제1 구동 전압을 생성할 수 있다. 또한 상기 양방향 전압 컨버터는 차지 펌프를 구비하지 않고, 입력 노드와 출력 노드 사이에 연결되고, 승압 동작에서 상기 출력 노드에 인가되는 상기 제2 구동 전압을 내부의 저장 커패시터에 저장하고, 상기 저장 커패시터에 저장된 전압을 상기 입력 노드에 제공하여, 상기 입력 노드의 상기 제1 구동 전압을 단계적으로 승압시킬 수 있다.
사용자 인터페이스(1130)는 키패드, 터치 스크린과 같은 하나 이상의 입력 장치 및/또는 스피커, 디스플레이 장치와 같은 하나 이상의 출력 장치를 포함할 수 있다. 파워 서플라이(1140)는 전자 장치(1000)의 동작 전압을 공급할 수 있다.
또한, 실시예에 따라, 전자 장치(1000)는 이미지 프로세서를 더 포함할 수 있고, 메모리 카드(Memory Card), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 등과 같은 저장 장치를 더 포함할 수 있다.
전자 장치(1000)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (20)
- 지문 인증을 수행하는 스마트 카드의 양방향 전압 컨버터로서,
서로 중첩되지 않는 활성화 구간을 가지는 제1 출력 신호와 제2 출력 신호 및 제1 서브 파워-다운 신호와 제2 서브 파워-다운 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 내지 제4 클럭 신호들을 생성하는 게이트 구동 회로;
입력 노드와 접지 전압 사이에 직렬로 연결되며, 상기 제1 내지 제4 클럭 신호들에 각각 응답하여 스위칭되는 제1 내지 제4 스위칭 소자들을 포함하고, 승압 동작에서 출력 노드에 인가되는 출력 전압을 내부의 제1 노드와 제2 노드 사이에 연결되는 저장 커패시터에 저장하는 스위칭 회로; 및
상기 입력 노드와 상기 출력 노드 사이에 직렬로 연결되고, 하강 지연을 가지며 서로 중첩되지 않는 활성화 구간을 가지는 제1 지연 클럭 신호 및 제2 지연 클럭 신호에 응답하여 스위칭되어 상기 승압 동작에서 상기 저장 커패시터에 저장된 출력 전압을 상기 입력 노드에 제공하는 제1 스타트-업 트랜지스터 및 제2 스타트-업 트랜지스터를 구비하는 스타트-업 회로를 포함하는 양방향 전압 컨버터. - 제1항에 있어서,
기본 클럭 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 상기 제1 출력 신호와 상기 제2 출력 신호를 생성하는 데드 타임 생성기; 및
상기 제1 출력 신호, 상기 제2 출력 신호 및 상기 제2 파워-다운 신호에 기초하여 상기 제1 지연 클럭 신호 및 상기 제2 지연 클럭 신호를 생생성하는 지연 클럭 생성 회로를 더 포함하는 양방향 전압 컨버터. - 제2항에 있어서,
상기 데드 타임 생성기는 상기 입력 전압 및 상기 출력 전압 중 더 높은 전압 레벨을 가지는 전압을 동작 전압으로 사용하고,
상기 제1 출력 신호는 접지 전압 레벨에서 활성화되고, 상기 제2 출력 신호는 상기 동작 전압의 하이 레벨에서 활성화되는 양방향 전압 컨버터. - 제2항에 있어서, 상기 지연 클럭 생성 회로는
상기 제2 서브 파워-다운 신호에 기초하여 선택적으로 활성화되고, 상기 제1 출력 신호를 지연시켜 상기 제1 지연 클럭 신호를 출력하고, 캐스케이드 연결되고, 각각이 상기 입력 전압과 접지 전압 사이에 연결되는 복수의 제1 지연 셀들을 구비하는 제1 지연 클럭 생성기; 및
상기 제2 서브 파워-다운 신호에 기초하여 선택적으로 활성화되고, 상기 제2 출력 신호를 지연시켜 상기 제2 지연 클럭 신호를 출력하고, 캐스케이드 연결되고, 각각이 상기 입력 전압과 상기 접지 전압 사이에 연결되는 복수의 제2 지연 셀들을 구비하는 제2 지연 클럭 생성기를 포함하는 양방향 전압 컨버터. - 제4항에 있어서,
상기 제1 지연 클럭 생성기는 상기 제1 출력 신호에 기초하여 상기 제2 클럭 신호에 대하여 제1 하강 지연을 가지고, 상기 입력 전압과 상기 접지 전압 사이를 스윙하는 상기 제1 지연 클럭 신호를 생성하고,
상기 제2 지연 클럭 생성기는 상기 제2 출력 신호에 기초하여 상기 제1 클럭 신호에 대하여 제2 하강 지연을 가지고, 상기 입력 전압과 상기 접지 전압 사이를 스윙하는 상기 제2 지연 클럭 신호를 생성하는 양방향 전압 컨버터. - 제1항에 있어서, 상기 게이트 구동 회로는
상기 제1 서브 파워-다운 신호에 응답하여 선택적으로 활성화되고, 상기 제1 출력 신호를 지연시켜 상기 제1 클럭 신호를 출력하고, 캐스케이드 연결되고, 각각이 상기 입력 전압과 상기 입력 전압의 절반에 해당하는 하프 입력 전압 사이에 연결되는 복수의 제1 지연 셀들을 구비하는 제1 게이트 드라이버;
상기 제1 서브 파워-다운 신호에 응답하여 선택적으로 활성화되고, 상기 제2 출력 신호를 지연시켜 상기 제2 클럭 신호를 출력하고, 캐스케이드 연결되고, 각각이 상기 입력 전압과 상기 하프 입력 전압 사이에 연결되는 복수의 제2 지연 셀들을 구비하는 제2 게이트 드라이버;
상기 제2 서브 파워-다운 신호에 응답하여 선택적으로 활성화되고, 상기 제1 출력 신호를 지연시켜 상기 제3 클럭 신호를 출력하고, 캐스케이드 연결되고, 각각이 상기 하프 입력 전압과 접지 전압 사이에 연결되는 복수의 제3 지연 셀들을 구비하는 제3 게이트 드라이버; 및
상기 제2 서브 파워-다운 신호에 응답하여 선택적으로 활성화되고, 상기 제2 출력 신호를 지연시켜 상기 제4 클럭 신호를 출력하고, 캐스케이드 연결되고, 각각이 상기 하프 입력 전압과 상기 접지 전압 사이에 연결되는 복수의 제4 지연 셀들을 구비하는 제4 게이트 드라이버를 포함하는 양방향 전압 컨버터. - 제6항에 있어서,
상기 제1 클럭 신호와 상기 제3 클럭 신호는 서로 중첩되는 활성화 구간을 가지고, 각각이 상기 하프 전압 레벨에서 활성화되고,
상기 제2 클럭 신호와 상기 제4 클럭 신호는 서로 중첩되는 활성화 구간을 가지고, 상기 제2 클럭 신호는 상기 입력 전압 레벨에서 활성화되고, 상기 제4 클럭 신호는 상기 하프 입력 전압 레벨에서 활성화되는 양방향 전압 컨버터. - 제1항에 있어서,
상기 제1 스위칭 소자는 상기 입력 노드에 연결되는 소스, 상기 제1 클럭 신호를 수신하는 게이트 및 상기 제1 노드에 연결되는 드레인을 구비하는 제1 피모스 트랜지스터를 포함하고,
상기 제2 스위칭 소자는 상기 제1 노드에 연결되는 드레인, 상기 제2 클럭 신호를 수신하는 게이트 및 상기 출력 노드에 연결되는 소스를 구비하는 제1 엔모스 트랜지스터를 포함하고,
상기 제3 스위칭 소자는 상기 출력 노드에 연결되는 소스, 상기 제3 클럭 신호를 수신하는 게이트 및 상기 제2 노드에 연결되는 드레인을 구비하는 제2 피모스 트랜지스터를 포함하고,
상기 제4 스위칭 소자는 상기 제2 노드에 연결되는 드레인, 상기 제4 클럭 신호를 수신하는 게이트 및 접지 전압에 연결되는 소스를 구비하고,
상기 제1 피모스 트랜지스터 및 상기 제2 피모스 트랜지스터 각각의 채널 폭/채널 길이는 M(M은 2 이상의 자연수)이고,
상기 제1 엔모스 트랜지스터 및 상기 제2 엔모스 트랜지스터 각각의 채널 폭/채널 길이는 N(N은 2 이상의 자연수)인 양방향 전압 컨버터. - 제8항에 있어서,
상기 제1 스타트-업 트랜지스터는 상기 제1 피모스 트랜지스터와 병렬로 상기 입력 단자에 연결되는 소스, 상기 제1 지연 클럭 신호를 수신하는 게이트 및 상기 제1 노드에 연결되는 드레인을 구비하는 제3 피모스 트랜지스터를 포함하고,
상기 제2 스타트-업 트랜지스터는 상기 제1 노드에 연결되는 소스, 상기 제2 지연 클럭 신호를 수신하는 게이트 및 상기 출력 노드에 연결되는 드레인을 구비하는 제4 피모스 트랜지스터를 포함하고,
상기 제3 피모스 트랜지스터의 채널 폭/채널 길이는 M/K(K는 10 이상의 자연수), 상기 제4 피모스 트랜지스터의 채널 폭/채널 길이는 N/K인 양방향 전압 컨버터. - 제9항에 있어서,
상기 입력 노드에 상기 입력 전압이 인가되는 강압 동작의 제1 페이즈에서,
상기 제3 피모스 트랜지스터는 상기 제1 지연 클럭 신호에 응답하여 턴-온되고, 상기 제1 피모스 트랜지스터는 상기 제1 클럭 신호에 응답하여 턴-온되어 상기 입력 전압에 기초한 전하들을 상기 저장 커패시터에 충전하는 양방향 전압 컨버터. - 제10항에 있어서,
상기 강압 동작의 제2 페이즈에서
상기 제2 엔모스 트랜지스터는 상기 제4 클럭 신호에 응답하여 턴-온되어 상기 저장 커패시터의 제2 단자를 상기 접지 전압에 연결시키고,
상기 제1 엔모스 트랜지스터는 상기 제2 클럭 신호에 응답하여 턴-온되고, 상기 제4 피모스 트랜지스터는 상기 제2 지연 클럭 신호에 응답하여 턴-온되어 상기 저장 커패시터에 저장된 전하들을 방전시켜 상기 출력 노드에 상기 출력 전압을 제공하고,
상기 제1 페이즈와 상기 제2 페이즈에서 상기 제1 서브-파워 다운 신호를 로우 레벨이고, 상기 제2 서브-파워 다운 신호는 로우 레벨인 양방향 전압 컨버터. - 제9항에 있어서,
상기 승압 동작은 상기 입력 전압의 레벨이 상기 출력 전압의 레벨보다 작은 제1 구간, 상기 입력 전압의 레벨이 상기 출력 전압의 레벨 이상이고, 상기 출력 전압의 두 배보다 작은 제2 구간 및 상기 입력 전압의 레벨이 상기 출력 전압의 두 배에 도달한 제3 구간을 포함하는 양방향 전압 컨버터. - 제12항에 있어서,
상기 제1 구간의 제1 페이즈에서,
상기 제4 피모스 트랜지스터 상기 제2 지연 클럭 신호에 응답하여 턴-온되어 상기 출력 노드의 상기 출력 전압에 기초한 전하들을 상기 저장 커패시터에 충전하고,
상기 제1 구간의 제2 페이즈에서,
상기 제2 피모스 트랜지스터는 상기 제3 클럭 신호에 응답하여 턴-온되어 상기 출력 전압에 기초한 전하들을 상기 저장 커패시터에 충전하고, 상기 제3 피모스 트랜지스터는 상기 제1 지연 클럭 신호에 응답하여 턴-온되어 상기 저장 커패시터에 충전된 전하들을 방전시켜 상기 입력 노드에 상기 입력 전압을 제공하고,
상기 제1 페이즈와 상기 제2 페이즈에서 상기 제1 서브 파워-다운 신호는 하이 레벨이고, 상기 제2 서브 파워-다운 신호는 로우 레벨인 양방향 전압 컨버터. - 제12항에 있어서,
상기 제2 구간의 제1 페이즈에서,
상기 제4 피모스 트랜지스터 상기 제2 지연 클럭 신호에 응답하여 턴-온되어 상기 출력 노드의 상기 출력 전압에 기초한 전하들을 상기 저장 커패시터에 충전하고,
상기 제2 구간의 제2 페이즈에서,
상기 제2 피모스 트랜지스터는 상기 제3 클럭 신호에 응답하여 턴-온되어 상기 출력 전압에 기초한 전하들을 상기 저장 커패시터에 충전하고, 상기 제3 피모스 트랜지스터는 상기 제1 지연 클럭 신호에 응답하여 턴-온되어 상기 저장 커패시터에 충전된 전하들을 방전시켜 상기 입력 노드에 상기 입력 전압을 제공하고,
상기 제1 페이즈와 상기 제2 페이즈에서 상기 제1 서브 파워-다운 신호는 하이 레벨이고, 상기 제2 서브 파워-다운 신호는 로우 레벨인 양방향 전압 컨버터. - 제12항에 있어서,
상기 제3 구간의 제1 페이즈에서,
상기 제4 피모스 트랜지스터는 상기 제2 지연 클럭 신호에 응답하여 턴-온되고, 상기 제1 엔모스 트랜지스터는 상기 제2 클럭 신호에 응답하여 턴-온되어 상기 출력 노드의 상기 출력 전압에 의한 전하들을 상기 저장 커패시터에 충전하고,
상기 제2 구간의 제2 페이즈에서,
상기 제2 피모스 트랜지스터는 상기 제3 클럭 신호에 응답하여 턴-온되어 상기 출력 전압에 기초한 전하들을 상기 저장 커패시터에 충전하고,
상기 제3 피모스 트랜지스터는 상기 제1 지연 클럭 신호에 응답하여 턴-온되고, 상기 제1 피모스 트랜지스터는 상기 제1 클럭 신호에 응답하여 턴-온되어 상기 저장 커패시터에 저장된 전하들을 방전시켜 상기 입력 노드에 상기 입력 전압을 제공하고,
상기 제1 페이즈와 상기 제2 페이즈에서 상기 제1 서브 파워-다운 신호는 로우 레벨이고, 상기 제2 서브 파워-다운 신호는 로우 레벨인 양방향 전압 컨버터. - 지문 인증을 수행하는 스마트 카드로서,
외부의 카드 리더로부터 비접촉 방식으로 수신된 전압을 비접촉 전압으로 제공하는 매칭 회로; 및
상기 매칭 회로와 제1 파워 단자 및 제2 파워 단자를 통하여 연결되는 스마트 카드 칩을 포함하고,
상기 스마트 카드 칩은
상기 카드 리더와 접촉하여 수신한 전압을 접촉 전압으로 제공하는 연결 단자;
비접촉 모드에서는 상기 비접촉 전압을 기초로 제1 구동 전압과 제2 구동 전압을 생성하고, 접촉 모드에서는 상기 접촉 전압의 레벨에 따른 클래스에 기초하여 상기 접촉 전압을 이용하여 상기 제1 구동 전압과 상기 제2 구동 전압을 생성하는 내부 전압 생성 회로;
상기 제1 구동 전압을 제공받아 동작하며, 입력 지문에 기초하여 지문 이미지 신호를 생성하는 지문 인식 센서; 및
상기 제2 구동 전압을 제공받아 동작하며, 상기 지문 이미지 신호에 기초하여 지문 인증을 수행하는 프로세서를 포함하고,
상기 내부 전압 생성 회로는
입력 노드와 출력 노드 사이에 연결되고, 승압 동작에서 상기 출력 노드에 인가되는 상기 제2 구동 전압을 내부의 저장 커패시터에 저장하고, 상기 저장 커패시터에 저장된 전압을 상기 입력 노드에 제공하여, 상기 입력 노드의 상기 제1 구동 전압을 단계적으로 승압시키는 양방향 전압 컨버터를 포함하는 스마트 카드. - 제16항에 있어서, 상기 양방향 전압 컨버터는
서로 중첩되지 않는 활성화 구간을 가지는 제1 출력 신호와 제2 출력 신호 및 제1 서브 파워-다운 신호와 제2 서브 파워-다운 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 내지 제4 클럭 신호들을 생성하는 게이트 구동 회로;
상기 입력 노드와 접지 전압 사이에 직렬로 연결되며, 상기 제1 내지 제4 클럭 신호들에 각각 응답하여 스위칭되는 제1 내지 제4 스위칭 소자들을 포함하고, 승압 동작에서 상기 출력 노드에 인가되는 상기 제2 구동 저압을 내부의 제1 노드와 제2 노드 사이에 연결되는 상기 저장 커패시터에 저장하는 스위칭 회로; 및
상기 입력 노드와 상기 출력 노드 사이에 직렬로 연결되고, 하강 지연을 가지며 서로 중첩되지 않는 제1 지연 클럭 신호 및 제2 클럭 신호에 응답하여 스위칭되어 상기 승압 동작에서 상기 저장 커패시터에 저장된 상기 제2 구동 전압을 상기 입력 노드에 제공하는 제1 스타트-업 트랜지스터 및 제2 스타트-업 트랜지스터를 구비하는 스타트-업 회로를 포함하는 스마트 카드. - 제17항에 있어서, 상기 내부 전압 생성 회로는
상기 접촉 모드와 상기 비접촉 모드 중 하나를 지정하는 제1 모드 신호 및 상기 접촉 모드의 서브 모드들 중 하나를 나타내는 제2 모드 신호를 출력하는 모드 선택기; 및
상기 제1 모드 신호 및 상기 제2 모드 신호에 기초하여, 제1 파워-다운 신호 및 제2 파워-다운 신호를 생성하는 제어 신호 생성기를 더 포함하고,
상기 제2 파워-다운 신호는 상기 제1 서브 파워-다운 신호 및 상기 제2 서브 파워-다운 신호를 포함하는 스마트 카드. - 제17항에 있어서, 상기 양방향 전압 컨버터는
기본 클럭 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 상기 제1 출력 신호와 상기 제2 출력 신호를 생성하는 데드 타임 생성기; 및
상기 제1 출력 신호, 상기 제2 출력 신호 및 상기 제2 파워-다운 신호에 기초하여 상기 제1 지연 클럭 신호 및 상기 제2 지연 클럭 신호를 생생성하는 지연 클럭 생성 회로를 더 포함하는 스마트 카드. - 지문 인증을 수행하는 스마트 카드의 양방향 전압 컨버터로서,
기본 클럭 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 출력 신호와 제2 출력 신호를 생성하는 데드 타임 생성기;
상기 제1 출력 신호, 상기 제2 출력 신호, 제1 서브 파워-다운 신호와 제2 서브 파워-다운 신호에 기초하여 서로 중첩되지 않는 활성화 구간을 가지는 제1 내지 제4 클럭 신호들을 생성하는 게이트 구동 회로;
입력 노드와 접지 전압 사이에 직렬로 연결되며, 상기 제1 내지 제4 클럭 신호들에 각각 응답하여 스위칭되는 제1 내지 제4 스위칭 소자들을 포함하고, 승압 동작에서 출력 노드에 인가되는 출력 전압을 내부의 제1 노드와 제2 노드 사이에 연결되는 저장 커패시터에 저장하는 스위칭 회로;
상기 입력 노드와 상기 출력 노드 사이에 직렬로 연결되고, 하강 지연을 가지며 서로 중첩되지 않는 활성화 구간을 가지는 제1 지연 클럭 신호 및 제2 클럭 신호에 응답하여 스위칭되어 상기 승압 동작에서 상기 저장 커패시터에 저장된 출력 전압을 상기 입력 노드에 제공하는 제1 스타드-업 트랜지스터 및 제2 스타트-업 트랜지스터를 포함하는 스타트-업 회로; 및
상기 제1 출력 신호, 상기 제2 출력 신호 및 상기 제2 파워-다운 신호에 기초하여 상기 제1 지연 클럭 신호 및 상기 제2 지연 클럭 신호를 생성하는 지연 클럭 생성 회로를 포함하는 양방향 전압 컨버터.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/227,711 US11599760B2 (en) | 2020-06-25 | 2021-04-12 | Bi-directional voltage converter of smart card and smart card including the same |
| EP21177968.1A EP3930162B1 (en) | 2020-06-25 | 2021-06-07 | Bi-directional voltage converter of smart card and smart card including the same |
| CN202110709155.2A CN113852276A (zh) | 2020-06-25 | 2021-06-25 | 智能卡的双向电压转换器和包括双向电压转换器的智能卡 |
| US18/103,731 US20230177299A1 (en) | 2020-06-25 | 2023-01-31 | Bi-directional voltage converter of smart card and smart card including the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200077866 | 2020-06-25 | ||
| KR20200077866 | 2020-06-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220000321A true KR20220000321A (ko) | 2022-01-03 |
Family
ID=79348638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200108035A KR20220000321A (ko) | 2020-06-25 | 2020-08-26 | 스마트 카드의 내부 전압 생성 회로 및 이를 포함하는 스마트 카드 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20220000321A (ko) |
-
2020
- 2020-08-26 KR KR1020200108035A patent/KR20220000321A/ko active Search and Examination
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430456B1 (ko) | 승압용 부스터 | |
| US6965263B2 (en) | Bulk node biasing method and apparatus | |
| US20160066280A1 (en) | Power management integrated circuit, power management method, mobile device and clock adjusting method | |
| EP3930133B1 (en) | Internal voltage generation circuit of smart card and smart card including the same | |
| KR20130133139A (ko) | 반도체 집적 회로 및 그 동작 방법 | |
| US9634729B2 (en) | Demodulator for near field communication, near field communication device, and electronic device having the same | |
| KR102640294B1 (ko) | Nfc 회로 및 이의 동작 방법 | |
| US20020008569A1 (en) | Voltage pump with diode for pre-charge | |
| US9218518B2 (en) | Method of operating contactless IC card reader, detection circuit of contactless IC card reader, contactless IC card reader and card system including the same | |
| JP2007124770A (ja) | 半導体集積回路装置及びそれを用いた非接触電子装置 | |
| US6385065B1 (en) | Low voltage charge pump employing distributed charge boosting | |
| JP2002150250A (ja) | 非接触ｉｃカード用ｉｃチップ | |
| KR102068653B1 (ko) | 비접촉 ic 카드의 내부 전압 생성기 및 이를 포함하는 비접촉 ic 카드 | |
| JP2001189091A (ja) | チャージポンプ型電圧ブースタ回路 | |
| US7417488B2 (en) | Regulation circuit for inductive charge pump | |
| KR101258877B1 (ko) | 클럭 검출기 및 이를 이용한 바이어스 전류 조절 회로 | |
| KR20220000321A (ko) | 스마트 카드의 내부 전압 생성 회로 및 이를 포함하는 스마트 카드 | |
| US10846581B2 (en) | Radio frequency energy harvesting apparatus and method for utilizing the same | |
| EP3930162A2 (en) | Bi-directional voltage converter of smart card and smart card including the same | |
| KR20220000319A (ko) | 스마트 카드의 내부 전압 생성 회로 및 이를 포함하는 스마트 카드 | |
| US9225240B2 (en) | Charge pump utilizing external clock signal | |
| CN113903385A (zh) | 一种用于物联网安全芯片中非挥发性存储器的低功耗编程电压产生电路及工作方法 | |
| CN111146940A (zh) | 包括用于转换电压的电荷泵的电子电路 | |
| KR20220006831A (ko) | 스마트 카드의 내부 전압 생성 회로 및 이를 포함하는 스마트 카드 | |
| KR20100032174A (ko) | 저전력 구동 회로, 및 이를 포함하는 메모리 장치 및 저장 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |