KR20210151069A - Protective sheet for semiconductor processing and manufacturing method of semiconductor device - Google Patents

Protective sheet for semiconductor processing and manufacturing method of semiconductor device Download PDF

Info

Publication number
KR20210151069A
KR20210151069A KR1020217030729A KR20217030729A KR20210151069A KR 20210151069 A KR20210151069 A KR 20210151069A KR 1020217030729 A KR1020217030729 A KR 1020217030729A KR 20217030729 A KR20217030729 A KR 20217030729A KR 20210151069 A KR20210151069 A KR 20210151069A
Authority
KR
South Korea
Prior art keywords
meth
acrylate
protective sheet
semiconductor wafer
semiconductor
Prior art date
Application number
KR1020217030729A
Other languages
Korean (ko)
Inventor
사에 하시모토
하야토 나카니시
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20210151069A publication Critical patent/KR20210151069A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00Adhesives based on unspecified macromolecular compounds
    • C09J201/02Adhesives based on unspecified macromolecular compounds characterised by the presence of specified groups, e.g. terminal or pendant functional groups
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/02Physical, chemical or physicochemical properties
    • B32B7/022Mechanical properties
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/20Adhesives in the form of films or foils characterised by their carriers
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00Adhesives in the form of films or foils
    • C09J7/30Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38Pressure-sensitive adhesives [PSA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09JADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00Additional features of adhesives in the form of films or foils
    • C09J2301/30Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier
    • C09J2301/312Additional features of adhesives in the form of films or foils characterized by the chemical, physicochemical or physical properties of the adhesive or the carrier parameters being the characterizing feature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Abstract

기재와, 기재 상에 중간층과 점착제층을 이 순서로 갖는 반도체 가공용 보호 시트로서, 기재의 인장 저장 탄성률과 기재의 두께의 곱이 8.0 × 105 N/m 이하이고, 65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력이 10000 ㎩ 이하인 반도체 가공용 보호 시트이다.A protective sheet for semiconductor processing having a substrate, an intermediate layer and an adhesive layer on the substrate in this order, wherein the product of the tensile storage elastic modulus of the substrate and the thickness of the substrate is 8.0 × 10 5 N/m or less, and the intermediate layer after holding at 65° C. for 300 seconds It is a protective sheet for semiconductor processing whose residual stress is 10000 Pa or less.

Description

반도체 가공용 보호 시트 및 반도체 장치의 제조 방법Protective sheet for semiconductor processing and manufacturing method of semiconductor device

본 발명은 반도체 가공용 보호 시트 및 반도체 장치의 제조 방법에 관한 것이다. 특히, 반도체 웨이퍼의 휨을 억제하기 위해서 바람직하게 사용되는 반도체 가공용 보호 시트, 및 당해 반도체 가공용 보호 시트를 사용한 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a protective sheet for semiconductor processing and a method for manufacturing a semiconductor device. In particular, in order to suppress the curvature of a semiconductor wafer, the protective sheet for a semiconductor process used suitably, and the manufacturing method of the semiconductor device using the said protective sheet for a semiconductor process are related.

각종 전자 기기에는, 회로가 형성된 반도체 웨이퍼를 개편화 (個片化) 함으로써 얻어지는 반도체 칩이 실장된 반도체 장치가 다수 탑재되어 있다. 회로가 형성된 반도체 웨이퍼에는, 외부 환경으로부터 회로를 보호하기 위한 패시베이션막, 범프 형성용 패시베이션막 등의 회로 보호층이 형성되는 경우가 있다. 이와 같은 회로 보호층에 의해, 반도체 웨이퍼에 형성된 회로가 기계적 및 화학적으로 보호된다.BACKGROUND ART A large number of semiconductor devices in which a semiconductor chip obtained by dividing a semiconductor wafer having a circuit into pieces is mounted on various electronic devices are mounted thereon. Circuit protective layers, such as a passivation film for protecting a circuit from an external environment, and a passivation film for bump formation, may be formed in the semiconductor wafer in which the circuit was formed. The circuit formed on the semiconductor wafer is mechanically and chemically protected by such a circuit protective layer.

또, 전자 기기는, 소형화, 다기능화가 급속히 진행되고 있으며, 반도체 칩에도 소형화, 저배화 (低背化), 고밀도화가 요구되고 있다. 칩을 소형화 및 저배화하기 위해서는, 반도체 웨이퍼의 표면에 회로를 형성한 후, 반도체 웨이퍼의 이면을 연삭하여, 칩의 두께 조정을 실시하는 것이 일반적이다.Moreover, miniaturization and multifunctionalization of an electronic device are progressing rapidly, and size reduction, reduction in size, and density increase are calculated|required also for a semiconductor chip. In order to miniaturize and reduce the size of a chip, it is common to form a circuit on the surface of a semiconductor wafer, then grind the back surface of the semiconductor wafer to adjust the thickness of the chip.

반도체 웨이퍼의 이면 연삭시에는, 연삭시의 웨이퍼 표면의 오염을 방지하고, 또한 반도체 웨이퍼를 유지하기 위해, 웨이퍼 표면에 백 그라인드 테이프라고 불리는 보호 시트가 첩부 (貼付) 된다. 이와 같은 보호 시트의 첩부에 의해, 연삭 품질은 향상되지만, 보호 시트의 첩부에서 기인하여 보호 시트 중에 잔류 응력이 발생한다.At the time of back grinding of a semiconductor wafer, in order to prevent contamination of the wafer surface at the time of grinding, and to hold a semiconductor wafer, the protective sheet called a back grind tape is affixed on the wafer surface. By sticking such a protective sheet, although grinding quality improves, it originates in sticking of a protective sheet, and residual stress generate|occur|produces in a protective sheet.

이면 연삭 전의 반도체 웨이퍼는 강성이 높기 때문에, 보호 시트 중의 잔류 응력은 없어진다. 그러나, 이면 연삭에 의해 반도체 웨이퍼가 얇아지면, 반도체 웨이퍼의 강성이 저하되기 때문에, 보호 시트 중의 잔류 응력이 현재화되어, 보호 시트와 함께 강성이 저하된 반도체 웨이퍼가 휘어져 버린다.Since the semiconductor wafer before back surface grinding has high rigidity, the residual stress in a protective sheet is lose|eliminated. However, since the rigidity of a semiconductor wafer will fall when a semiconductor wafer becomes thin by back surface grinding, the residual stress in a protective sheet will become present, and the semiconductor wafer whose rigidity fell with a protective sheet will warp.

또한, 회로 보호층이 형성된 반도체 웨이퍼는, 회로 보호층 형성시에 반도체 웨이퍼에 잔류 응력이 발생하기 때문에, 이면 연삭 후에는, 보호 시트 중의 잔류 응력과, 반도체 웨이퍼 중의 잔류 응력에 의해 반도체 웨이퍼의 휨이 커지는 경향이 있다. 반도체 웨이퍼가 휘어지면, 반도체 웨이퍼가 파손되기 쉬워지고, 다음 공정으로의 반송이 곤란해지는 등의 문제가 발생한다.In addition, since residual stress is generated in the semiconductor wafer when the circuit protective layer is formed in the semiconductor wafer with the circuit protective layer, after the back surface grinding, the semiconductor wafer is warped by the residual stress in the protective sheet and the residual stress in the semiconductor wafer. tends to increase. When a semiconductor wafer is warped, a problem arises, such as a semiconductor wafer becoming easily damaged and conveyance to a next process becoming difficult.

이와 같은 문제에 대해, 예를 들어, 특허문헌 1 에는, 반도체 웨이퍼의 휨을 억제하기 위해서, 기재에 높은 응력 완화 특성을 부여한 표면 보호 시트가 개시되어 있다.Regarding such a problem, for example, in patent document 1, in order to suppress the curvature of a semiconductor wafer, the surface protection sheet which provided the high stress relaxation characteristic to the base material is disclosed.

국제 공개 제2016/063827호International Publication No. 2016/063827

특허문헌 1 에서는, 기재에 응력 완화 특성을 부여하여, 기재에 발생하는 잔류 응력을 해소함으로써, 반도체 웨이퍼의 휨을 억제하고 있다. 그러나, 특허문헌 1 에 기재된 보호 시트에서는, 회로 보호층이 형성된 반도체 웨이퍼와 같은 반도체 웨이퍼 자체에 발생하고 있는 잔류 응력은 해소할 수 없다. 그 결과, 반도체 웨이퍼 자체에 잔류 응력이 발생하고 있는 경우에는, 반도체 웨이퍼의 휨을 억제할 수 없다는 문제가 있었다.In patent document 1, the curvature of a semiconductor wafer is suppressed by providing a stress relaxation characteristic to a base material and eliminating the residual stress which generate|occur|produces in a base material. However, in the protective sheet of patent document 1, the residual stress which is generate|occur|produced in semiconductor wafer itself like a semiconductor wafer with a circuit protective layer cannot be eliminated. As a result, when residual stress was generated in the semiconductor wafer itself, there was a problem that the warpage of the semiconductor wafer could not be suppressed.

본 발명은 이와 같은 실상을 감안하여 이루어지고, 잔류 응력이 발생하고 있는 반도체 웨이퍼에 첩부했을 경우에, 반도체 웨이퍼의 휨을 억제할 수 있는 반도체 가공용 보호 시트, 및 당해 반도체 가공용 보호 시트를 사용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.The present invention is made in view of such a real situation, and a protective sheet for semiconductor processing capable of suppressing warpage of a semiconductor wafer when affixed to a semiconductor wafer in which residual stress is generated, and a semiconductor device using the protective sheet for semiconductor processing It aims to provide a manufacturing method.

본 발명의 양태는,An aspect of the present invention is

[1] 기재와, 기재 상에 중간층과 점착제층을 이 순서로 갖는 반도체 가공용 보호 시트로서,[1] A protective sheet for semiconductor processing having a substrate, an intermediate layer and an adhesive layer on the substrate in this order,

기재의 인장 저장 탄성률과 기재의 두께의 곱이 8.0 × 105 N/m 이하이고,The product of the tensile storage modulus of the substrate and the thickness of the substrate is 8.0 × 10 5 N/m or less,

65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력이 10000 ㎩ 이하인 반도체 가공용 보호 시트이다.It is a protective sheet for semiconductor processing whose residual stress of the intermediate|middle layer after holding|maintenance for 300 second at 65 degreeC is 10000 Pa or less.

[2] 65 ℃ 에 있어서의 중간층의 손실 정접이 0.6 이상인 [1] 에 기재된 반도체 가공용 보호 시트이다.[2] The protective sheet for semiconductor processing according to [1], wherein the loss tangent of the intermediate layer at 65°C is 0.6 or more.

[3] [1] 또는 [2] 에 기재된 반도체 가공용 보호 시트를, 잔류 응력이 발생한 반도체 웨이퍼에 첩부하는 공정과,[3] A step of affixing the protective sheet for semiconductor processing according to [1] or [2] to a semiconductor wafer having residual stress;

반도체 가공용 보호 시트가 첩부된 반도체 웨이퍼의 강성을 저하시키는 공정을 갖는 반도체 장치의 제조 방법이다.It is a manufacturing method of the semiconductor device which has the process of reducing the rigidity of the semiconductor wafer to which the protective sheet for a semiconductor process was affixed.

본 발명에 의하면, 잔류 응력이 발생하고 있는 반도체 웨이퍼에 첩부했을 경우에, 종래의 보호 시트보다 반도체 웨이퍼의 휨을 억제할 수 있는 반도체 가공용 보호 시트, 및 당해 반도체 가공용 보호 시트를 사용한 반도체 장치의 제조 방법을 제공할 수 있다.ADVANTAGE OF THE INVENTION According to this invention, when sticking to the semiconductor wafer which residual stress generate|occur|produces, the protective sheet for semiconductor processing which can suppress the curvature of a semiconductor wafer rather than the conventional protective sheet, and the manufacturing method of a semiconductor device using the said protective sheet for a semiconductor process can provide

도 1 은, 본 실시형태에 관련된 반도체 가공용 보호 시트의 일례를 나타내는 단면 모식도이다.
도 2 는, 본 실시형태에 관련된 반도체 가공용 보호 시트가 반도체 웨이퍼의 회로면에 첩부된 모습을 나타내는 단면 모식도이다.
도 3A 는, 반도체 가공용 보호 시트가 첩부되어 있지 않은, 이면 연삭 후의 반도체 웨이퍼를 나타내는 단면 모식도이다.
도 3B 는, 종래의 반도체 가공용 보호 시트가 첩부된, 이면 연삭 후의 반도체 웨이퍼를 나타내는 단면 모식도이다.
도 3C 는, 본 실시형태에 관련된 반도체 가공용 보호 시트가 첩부된, 이면 연삭 후의 반도체 웨이퍼를 나타내는 단면 모식도이다.
도 3D 는, 본 실시형태에 관련된 반도체 가공용 보호 시트가 첩부된, 이면 연삭 후의 반도체 웨이퍼를 나타내는 단면 모식도이다.
도 4 는, 본 실시형태에 관련된 반도체 가공용 보호 시트에 있어서, 중간층의 잔류 응력이 낮은 것을 설명하기 위한 단면 모식도이다.
BRIEF DESCRIPTION OF THE DRAWINGS It is a cross-sectional schematic diagram which shows an example of the protective sheet for semiconductor processing which concerns on this embodiment.
It is a cross-sectional schematic diagram which shows the mode that the protective sheet for semiconductor processing which concerns on this embodiment was affixed on the circuit surface of a semiconductor wafer.
It is a cross-sectional schematic diagram which shows the semiconductor wafer after back surface grinding to which the protective sheet for a semiconductor process is not affixed.
It is a cross-sectional schematic diagram which shows the semiconductor wafer after back surface grinding to which the conventional protective sheet for a semiconductor process was affixed.
3C is a schematic cross-sectional view showing a semiconductor wafer after backside grinding to which the protective sheet for semiconductor processing according to the present embodiment is affixed.
3D is a schematic cross-sectional view showing a semiconductor wafer after backside grinding to which the protective sheet for semiconductor processing according to the present embodiment is affixed.
4 : is a cross-sectional schematic diagram for demonstrating that the residual stress of an intermediate|middle layer is low in the protective sheet for a semiconductor process which concerns on this embodiment.

이하, 본 발명을, 구체적인 실시형태에 기초하여, 이하의 순서로 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, based on specific embodiment, this invention is demonstrated in detail in the following order.

(1. 반도체 가공용 보호 시트) (1. Protective sheet for semiconductor processing)

본 실시형태에 관련된 반도체 가공용 보호 시트 (1) 는, 도 1 에 나타내는 바와 같이, 기재 (10) 상에 중간층 (20) 및 점착제층 (30) 이 이 순서로 적층된 구성을 가지고 있다. 반도체 가공용 보호 시트는, 도 1 에 기재된 구성에 한정되지 않고, 본 발명의 효과가 얻어지는 한, 다른 층을 가지고 있어도 된다. 예를 들어, 점착제층 (30) 을 피착체에 첩부할 때까지 점착제층 (30) 을 보호하기 위해서, 점착제층 (30) 의 주면 (30a) 에 박리 시트가 형성되어 있어도 된다.The protective sheet 1 for semiconductor processing which concerns on this embodiment has the structure in which the intermediate|middle layer 20 and the adhesive layer 30 were laminated|stacked in this order on the base material 10, as shown in FIG. The protective sheet for a semiconductor process is not limited to the structure of FIG. 1, As long as the effect of this invention is acquired, you may have another layer. For example, in order to protect the adhesive layer 30 until the adhesive layer 30 is affixed to a to-be-adhered body, the peeling sheet may be formed in the main surface 30a of the adhesive layer 30.

본 실시형태에 관련된 반도체 가공용 보호 시트는, 반도체 가공용 보호 시트의 첩부 전에 잔류 응력이 발생하고 있는 반도체 웨이퍼에 바람직하게 사용된다. 이와 같은 반도체 웨이퍼로는, 예를 들어, 각종 패시베이션막과 같은 회로 보호층이 형성된 반도체 웨이퍼가 예시된다.The protective sheet for a semiconductor process which concerns on this embodiment is used suitably for the semiconductor wafer in which residual stress has generate|occur|produced before sticking of the protective sheet for a semiconductor process. As such a semiconductor wafer, the semiconductor wafer in which the circuit protection layer like various passivation films was formed is illustrated, for example.

도 2 에 나타내는 바와 같이, 본 실시형태에 관련된 반도체 가공용 보호 시트 (1) 는, 반도체 웨이퍼 (50) 의 회로면 (50a) 에 형성되어 있는 회로 보호층 (51) 의 주면 (51a) 에 점착제층 (30) 의 주면 (30a) 이 첩부되어 사용된다.As shown in FIG. 2, the protective sheet 1 for semiconductor processing which concerns on this embodiment is an adhesive layer on the main surface 51a of the circuit protective layer 51 currently formed in the circuit surface 50a of the semiconductor wafer 50. The main surface 30a of (30) is affixed and used.

회로 보호층을 갖는 반도체 웨이퍼에서는, 도포된 회로 보호층용 조성물의 열 경화시에 반도체 웨이퍼에 잔류 응력이 발생한다. 그러나, 이면 연삭 전의 반도체 웨이퍼의 강성은 높기 때문에, 이 잔류 응력은 반도체 웨이퍼 자체의 강성에 의해 없어져 있다.In a semiconductor wafer having a circuit protective layer, residual stress is generated in the semiconductor wafer during thermal curing of the applied composition for a circuit protective layer. However, since the rigidity of the semiconductor wafer before back surface grinding is high, this residual stress is eliminated by the rigidity of the semiconductor wafer itself.

그러나, 반도체 웨이퍼의 연삭 후에는, 반도체 웨이퍼의 두께가 얇아지기 때문에, 반도체 웨이퍼의 강성이 저하된다. 따라서, 반도체 웨이퍼에, 반도체 가공용 보호 시트를 첩부하지 않고 연삭한 경우에는, 도 3A 에 나타내는 바와 같이, 반도체 웨이퍼에 발생한 잔류 응력에서만 기인하는 휨 (Wa) 이 발생한다.However, after grinding a semiconductor wafer, since the thickness of a semiconductor wafer becomes thin, the rigidity of a semiconductor wafer falls. Therefore, when it grinds without affixing the protective sheet for a semiconductor process to a semiconductor wafer, as shown to FIG. 3A, the curvature Wa resulting only from the residual stress which generate|occur|produced in the semiconductor wafer generate|occur|produces.

반도체 웨이퍼의 이면 연삭에서는, 연삭의 균일성의 확보, 연삭 부스러기 등에 의한 회로면의 오염의 방지 등을 위해서, 상기와 같이, 반도체 가공용 보호 시트를 회로면에 첩부하고, 연삭이 회로면에 미치는 영향으로부터 회로면을 일시적으로 보호한다. 따라서, 반도체 웨이퍼의 이면 연삭시에, 반도체 가공용 보호 시트를 회로면에 첩부하는 이점은 크다.In the backside grinding of a semiconductor wafer, in order to ensure the uniformity of grinding, to prevent contamination of the circuit surface by grinding debris, etc., as described above, a protective sheet for semiconductor processing is affixed to the circuit surface, Temporarily protects the circuit surface. Therefore, at the time of back grinding of a semiconductor wafer, the advantage of affixing the protective sheet for a semiconductor process to a circuit surface is large.

반도체 가공용 보호 시트 (1) 가 반도체 웨이퍼 (50) 에 첩부될 때에는, 반도체 가공용 보호 시트 (1) 에 장력을 가하면서 (반도체 가공용 보호 시트 (1) 를 연장하면서) 첩부한다. 그 결과, 첩부된 반도체 가공용 보호 시트 (1) 에는 잔류 응력 (RS) 이 발생한다. 기재는, 통상, 기재 이외의 구성 요소보다 강성이 높고, 장력에 저항하기 때문에, 주로, 기재에 잔류 응력이 발생한다.When the protective sheet 1 for a semiconductor process is affixed on the semiconductor wafer 50, it sticks, applying tension to the protective sheet 1 for a semiconductor process (extending the protective sheet 1 for a semiconductor process). As a result, residual stress RS generate|occur|produces in the affixed protective sheet 1 for a semiconductor process. The base material usually has higher rigidity than components other than the base material and resists tension, so that residual stress is mainly generated in the base material.

즉, 반도체 가공용 보호 시트 첩부 후의 반도체 웨이퍼에는, 반도체 웨이퍼에 발생한 잔류 응력에 더하여, 반도체 가공용 보호 시트의 기재에도 잔류 응력이 발생하고 있다. 기재에 발생한 잔류 응력은, 반도체 웨이퍼에 발생한 잔류 응력과 동일하게, 반도체 웨이퍼의 강성에 의해 없어져 있다.That is, in addition to the residual stress which arose in the semiconductor wafer, the residual stress is generate|occur|produced also in the base material of the protective sheet for a semiconductor process in the semiconductor wafer after affixing of the protective sheet for a semiconductor process. The residual stress generated in the substrate is eliminated by the rigidity of the semiconductor wafer, similarly to the residual stress generated in the semiconductor wafer.

그러나, 종래의 반도체 가공용 보호 시트 (100) 가 첩부되고, 또한 잔류 응력이 발생한 반도체 웨이퍼의 연삭 후에는, 도 3B 에 나타내는 바와 같이, 기재에 발생한 잔류 응력과 반도체 웨이퍼에 발생한 잔류 응력의 양방이 현재화되므로, 반도체 웨이퍼 (50) 에 발생하는 휨 (Wb) 은, 도 3A 에 나타내는 휨 (Wa) 보다 커진다.However, after the conventional protective sheet 100 for semiconductor processing is pasted and the residual stress is generated after grinding the semiconductor wafer, as shown in FIG. 3B , both the residual stress generated in the substrate and the residual stress generated in the semiconductor wafer are present. Therefore, the warpage Wb generated in the semiconductor wafer 50 becomes larger than the warpage Wa shown in FIG. 3A .

반도체 웨이퍼 (50) 에 발생하는 휨이 크면, 반송시에 있어서의 반도체 웨이퍼의 핸들링성에 영향을 미친다. 따라서, 도 3B 에 나타내는 휨 (Wb) 은, 반도체 웨이퍼에 발생한 잔류 응력에서 기인하는 휨과, 기재에 발생한 잔류 응력에서 기인하는 휨의 합성 휨이기 때문에, 반도체 웨이퍼의 핸들링성에 영향을 미칠 가능성이 높다. 즉, 반도체 웨이퍼의 핸들링성에 영향을 미치지 않는 휨을 W 로 하면, Wb > W 이다.When the curvature which generate|occur|produces in the semiconductor wafer 50 is large, the handling property of the semiconductor wafer at the time of conveyance will be affected. Therefore, since the warpage Wb shown in FIG. 3B is a composite warpage of the warpage resulting from the residual stress generated in the semiconductor wafer and the warpage resulting from the residual stress generated in the substrate, it is highly likely to affect the handling property of the semiconductor wafer. . That is, if the curvature which does not affect the handleability of a semiconductor wafer is made into W, Wb > W.

본 실시형태에 관련된 반도체 가공용 보호 시트 (1) 는 후술하는 특성을 가지고 있으므로, 당해 반도체 가공용 보호 시트 (1) 가 첩부된 반도체 웨이퍼 (50) 는, 반도체 가공용 보호 시트 첩부에 의한 상기 서술한 이점을 누리면서, 연삭에 의해 두께가 얇아져도, 도 3C 에 나타내는 바와 같이, 합성 휨 (Wc) 을 반도체 웨이퍼의 핸들링성에 영향을 미치지 않을 정도까지 저감시킬 수 있다. 즉, 반도체 웨이퍼의 핸들링성에 영향을 미치지 않는 휨을 W 로 하면, Wc < W 이다.Since the protective sheet 1 for semiconductor processing according to this embodiment has the characteristics mentioned later, the semiconductor wafer 50 to which the said protective sheet 1 for semiconductor processing was stuck has the above-mentioned advantage by sticking the protective sheet for semiconductor processing. Even if the thickness is reduced by grinding while enjoying it, as shown in FIG. 3C , the composite warpage Wc can be reduced to a level that does not affect the handleability of the semiconductor wafer. That is, if the warpage that does not affect the handleability of the semiconductor wafer is W, Wc < W.

바람직하게는, 기재에 발생한 잔류 응력을 해소하고, 또한 반도체 웨이퍼에 발생한 잔류 응력의 일부를 해소함으로써, 반도체 가공용 보호 시트 (1) 가 첩부된 반도체 웨이퍼 (50) 는, 반도체 가공용 보호 시트 첩부에 의한 상기 서술한 이점을 누리면서, 도 3D 에 나타내는 바와 같이, 반도체 가공용 보호 시트를 첩부하지 않는 경우의 휨 (Wa) 보다, 반도체 웨이퍼의 휨이 저감된다. 즉, Wd < Wa 가 된다. 이하, 반도체 가공용 보호 시트 (1) 의 구성 요소에 대해 상세하게 설명한다.Preferably, the semiconductor wafer 50 to which the protective sheet for semiconductor processing 1 was affixed by relieving the residual stress generated in the base material and also relieving a part of the residual stress generated in the semiconductor wafer, by sticking the protective sheet for semiconductor processing As shown in FIG. 3D, enjoying the advantage mentioned above, the curvature of a semiconductor wafer is reduced rather than the curvature Wa in the case of not affixing the protective sheet for a semiconductor process. That is, Wd < Wa. Hereinafter, the component of the protective sheet 1 for a semiconductor process is demonstrated in detail.

(2. 기재)(2. Description)

기재로는, 반도체 웨이퍼를 지지할 수 있는 재료로 구성되어 있으면 제한되지 않는다. 예를 들어, 백 그라인드 테이프의 기재로서 사용되고 있는 각종 수지 필름이 예시된다. 기재는, 1 개의 수지 필름으로 이루어지는 단층 필름으로 구성되어 있어도 되고, 복수의 수지 필름이 적층된 복층 필름으로 구성되어 있어도 된다.The substrate is not limited as long as it is composed of a material capable of supporting a semiconductor wafer. For example, various resin films used as a base material of a back grind tape are illustrated. The base material may be comprised by the single|monolayer film which consists of one resin film, and may be comprised by the multilayer film in which the some resin film was laminated|stacked.

(2.1 기재의 물성)(2.1 Physical properties of the substrate)

본 실시형태에서는, 기재의 강성이 소정의 값 이하인 것이 바람직하다. 기재의 강성이 지나치게 높으면, 후술하는 중간층에 있어서, 기재에 발생한 잔류 응력을 다 완화시키지 못하여 중간층의 잔류 응력이 상기 서술한 범위를 초과하는 경향이 있다. 그 결과, 반도체 웨이퍼 자체에 발생하고 있는 잔류 응력에서 기인하는 휨에 더하여, 중간층의 잔류 응력에서 기인하는 휨이 발생한다. 따라서, 반도체 웨이퍼의 파손이 발생하기 쉬워지고, 반도체 웨이퍼의 반송시의 핸들링성이 악화되는 등의 문제가 발생한다.In this embodiment, it is preferable that the rigidity of a base material is below a predetermined value. When the rigidity of the substrate is too high, the residual stress generated in the substrate cannot be fully relieved in the later-described intermediate layer, and the residual stress of the intermediate layer tends to exceed the above-mentioned range. As a result, in addition to the warpage resulting from the residual stress generated in the semiconductor wafer itself, warping caused by the residual stress of the intermediate layer occurs. Therefore, it becomes easy to generate|occur|produce the damage|damage of a semiconductor wafer, and problems arise, such as the handling property at the time of conveyance of a semiconductor wafer worsening.

본 실시형태에서는, 기재의 강성은, 기재의 인장 저장 탄성률과 기재의 두께의 곱에 의해 평가한다. 기재의 인장 저장 탄성률과 기재의 두께의 곱은, 8.0 × 105 N/m 이하이다. 또, 기재의 인장 저장 탄성률과 기재의 두께의 곱은, 7.5 × 105 N/m 이하인 것이 보다 바람직하다.In this embodiment, the rigidity of a base material is evaluated by the product of the tensile storage elastic modulus of a base material, and the thickness of a base material. The product of the tensile storage modulus of the substrate and the thickness of the substrate is 8.0 × 10 5 N/m or less. Moreover, it is more preferable that the product of the tensile storage elastic modulus of a base material and the thickness of a base material is 7.5x10 5 N/m or less.

한편, 기재의 인장 저장 탄성률과 기재의 두께의 곱은, 5.0 × 103 N/m 이상인 것이 바람직하고, 1.2 × 105 N/m 이상인 것이 보다 바람직하다. 기재의 강성이 소정의 값 이상인 경우에는, 기재의 잔류 응력을 중간층에 의해 해소하면서, 반도체 웨이퍼에 발생한 잔류 응력에서 기인하는 휨을, 기재의 강성에 의해 억제할 수 있다.On the other hand, the product of the tensile storage modulus of the substrate and the thickness of the substrate is preferably 5.0 × 10 3 N/m or more, and more preferably 1.2 × 10 5 N/m or more. When the rigidity of the substrate is equal to or greater than a predetermined value, curvature resulting from the residual stress generated in the semiconductor wafer can be suppressed by the rigidity of the substrate while the residual stress of the substrate is eliminated by the intermediate layer.

즉, 중간층이 갖는 응력 완화 능력과, 기재의 강성이 발휘하는 응력 대항 능력을 제어함으로써, 반도체 웨이퍼에 잔류 응력이 발생하고 있는 경우에도, 이면 연삭 후의 반도체 웨이퍼의 휨을 억제할 수 있다.That is, by controlling the stress relaxation ability of the intermediate layer and the stress counteracting ability exhibited by the rigidity of the substrate, even when residual stress is generated in the semiconductor wafer, the warpage of the semiconductor wafer after back surface grinding can be suppressed.

기재의 두께는, 기재의 인장 저장 탄성률에 따라 바람직한 범위가 상이하지만, 본 실시형태에서는, 15 ㎛ 이상 200 ㎛ 이하인 것이 바람직하고, 40 ㎛ 이상 150 ㎛ 이하인 것이 보다 바람직하다.The thickness of the substrate has a different preferable range depending on the tensile storage modulus of the substrate, but in the present embodiment, it is preferably 15 µm or more and 200 µm or less, and more preferably 40 µm or more and 150 µm or less.

(2.2 기재의 재질)(2.2 Material of base material)

기재의 재질로는, 기재의 두께가 상기의 범위 내인 경우에, 기재의 인장 저장 탄성률과 기재의 두께의 곱이 상기의 범위 내가 되는 재료가 바람직하다. 본 실시형태에서는, 예를 들어, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리부틸렌테레프탈레이트, 전방향족 폴리에스테르 등의 폴리에스테르, 폴리아미드, 폴리카보네이트, 폴리아세탈, 변성 폴리페닐렌옥사이드, 폴리페닐렌술파이드, 폴리술폰, 폴리에테르케톤, 2 축 연신 폴리프로필렌 등을 들 수 있다. 이들 중에서도, 폴리에스테르가 바람직하고, 폴리에틸렌테레프탈레이트가 보다 바람직하다.The material of the substrate is preferably a material in which the product of the tensile storage elastic modulus of the substrate and the thickness of the substrate is within the above range when the thickness of the substrate is within the above range. In the present embodiment, for example, polyester such as polyethylene terephthalate, polyethylene naphthalate, polybutylene terephthalate, and wholly aromatic polyester, polyamide, polycarbonate, polyacetal, modified polyphenylene oxide, polyphenylene sulfide Phide, polysulfone, polyether ketone, biaxially stretched polypropylene, etc. are mentioned. Among these, polyester is preferable and polyethylene terephthalate is more preferable.

(3. 중간층)(3. Middle floor)

중간층은, 기재와 점착제층 사이에 배치되는 층이다. 본 실시형태에서는, 중간층은, 기재의 잔류 응력을 받아들이고, 그 잔류 응력을 중간층 내에서 완화 가능한 응력 완화성이 높은 층이다. 도 4 에 나타내는 바와 같이, 반도체 가공용 보호 시트 (1) 첩부 후의 기재 (10) 는 잔류 응력에 의해 수축되지만, 중간층에 있어서 그 잔류 응력의 대부분은 완화되므로, 반도체 웨이퍼 (50) 의 휨이 억제된다. 중간층은 1 층 (단층) 으로 구성되어 있어도 되고, 2 층 이상의 복수층으로 구성되어 있어도 된다.An intermediate|middle layer is a layer arrange|positioned between a base material and an adhesive layer. In this embodiment, an intermediate|middle layer is a layer with high stress relaxation property which accepts the residual stress of a base material, and can relieve|moderate the residual stress in an intermediate|middle layer. As shown in FIG. 4, although the base material 10 after affixing the protective sheet 1 for semiconductor processing is contracted by residual stress, in an intermediate|middle layer, since most of the residual stress is relieve|moderated, the curvature of the semiconductor wafer 50 is suppressed. . An intermediate|middle layer may be comprised from one layer (single layer), and may be comprised from multiple layers of two or more layers.

중간층 (20) 의 두께는, 본 발명의 효과가 얻어지는 범위 내에 있어서 임의로 설정된다. 본 실시형태에서는, 중간층 (20) 의 두께는 50 ㎛ 이상 500 ㎛ 이하인 것이 바람직하다. 또한, 중간층의 두께는, 중간층 전체의 두께를 의미한다. 예를 들어, 복수층으로 구성되는 중간층의 두께는, 중간층을 구성하는 모든 층의 합계의 두께를 의미한다.The thickness of the intermediate|middle layer 20 is set arbitrarily within the range from which the effect of this invention is acquired. In this embodiment, it is preferable that the thickness of the intermediate|middle layer 20 is 50 micrometers or more and 500 micrometers or less. In addition, the thickness of an intermediate|middle layer means the thickness of the whole intermediate|middle layer. For example, the thickness of the intermediate|middle layer comprised from multiple layers means the thickness of the sum total of all the layers which comprise an intermediate|middle layer.

본 실시형태에서는, 중간층은 이하의 물성을 가지고 있다.In the present embodiment, the intermediate layer has the following physical properties.

(3.1 65 ℃ 에서 300 초 유지 후의 잔류 응력)(3.1 Residual stress after holding at 65°C for 300 seconds)

본 실시형태에서는, 65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력이 10000 ㎩ 이하이다. 기재로부터 받아들인 잔류 응력은, 중간층 내에서 급격하게 완화되고, 300 초 후에는 거의 안정된다. 또, 반도체 가공용 보호 시트는, 통상, 65 ℃ 근방의 온도에서, 반도체 웨이퍼에 첩부된다.In this embodiment, the residual stress of the intermediate|middle layer after holding|maintenance for 300 second at 65 degreeC is 10000 Pa or less. The residual stress received from the base material is rapidly relieved in the intermediate layer, and is substantially stabilized after 300 seconds. Moreover, the protective sheet for a semiconductor process is affixed to a semiconductor wafer at the temperature of around 65 degreeC normally.

따라서, 65 ℃ 에서 300 초 유지 후에 중간층 내에 잔류하는 응력이 상기의 범위 내임으로써, 첩부된 기재로부터 받아들인 잔류 응력이 중간층 내에서 충분히 완화된다. 또한, 「65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력」 은, 중간층의 온도가 65 ℃ 에서 300 초간 유지된 후에 측정되는 중간층의 잔류 응력을 의미한다.Therefore, when the stress remaining in the intermediate layer after holding at 65°C for 300 seconds falls within the above range, the residual stress received from the affixed base material is sufficiently relaxed in the intermediate layer. In addition, "residual stress of the intermediate layer after holding at 65 degreeC for 300 seconds" means the residual stress of the intermediate layer measured after the temperature of the intermediate layer is maintained at 65 degreeC for 300 seconds.

65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력은 6000 ㎩ 이하인 것이 바람직하고, 5000 ㎩ 이하인 것이 보다 바람직하다. 또, 65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력은 1 ㎩ 이상인 것이 바람직하다.It is preferable that it is 6000 Pa or less, and, as for the residual stress of the intermediate|middle layer after holding|maintenance at 65 degreeC for 300 second, it is more preferable that it is 5000 Pa or less. Moreover, it is preferable that the residual stress of the intermediate|middle layer after holding|maintenance for 300 second at 65 degreeC is 1 Pa or more.

본 실시형태에서는, 65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력은 이하와 같이 하여 측정할 수 있다. 중간층을 구성하는 재료를 소정의 크기의 시료로 하고, 동적 점탄성 측정 장치에 의해, 온도가 65 ℃ 인 시료를 비틀어서 시료에 전단 변형을 부여한다. 변형을 부여하고 나서 300 초 후의 전단 응력을 측정하고, 측정된 전단 응력을 65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력으로 한다.In this embodiment, the residual stress of the intermediate|middle layer after holding|maintenance for 300 second at 65 degreeC can be measured as follows. The material constituting the intermediate layer is a sample having a predetermined size, and the sample having a temperature of 65°C is twisted using a dynamic viscoelasticity measuring device to apply shear strain to the sample. The shear stress 300 seconds after application of a strain is measured, and let the measured shear stress be the residual stress of the intermediate|middle layer after holding|maintenance at 65 degreeC for 300 second.

(3.2 65 ℃ 에 있어서의 손실 정접)(3.2 Loss tangent at 65°C)

본 실시형태에서는, 65 ℃ 에 있어서의 중간층의 손실 정접 (tanδ) 은 0.6 이상인 것이 바람직하다. 손실 정접은, 「손실 탄성률/저장 탄성률」 로 정의되고, 동적 점탄성 측정 장치에 의해 대상물에 부여한 응력에 대한 응답에 의해 측정되는 값이다. 65 ℃ 에 있어서의 중간층의 손실 정접이 상기의 범위 내임으로써, 기재로부터 받아들인 잔류 응력이 열로서 소비되므로, 반도체 웨이퍼의 휨을 억제할 수 있다.In the present embodiment, the loss tangent (tanδ) of the intermediate layer at 65°C is preferably 0.6 or more. The loss tangent is defined as "loss elastic modulus/storage elastic modulus" and is a value measured by the response to the stress applied to the object by the dynamic viscoelasticity measuring apparatus. When the loss tangent of the intermediate|middle layer in 65 degreeC is in said range, since the residual stress received from a base material is consumed as heat|fever, the curvature of a semiconductor wafer can be suppressed.

65 ℃ 에 있어서의 중간층의 손실 정접은 0.8 이상인 것이 보다 바람직하고, 1.0 이상인 것이 더욱 바람직하다. 또, 65 ℃ 에 있어서의 중간층의 손실 정접은 3.0 이하인 것이 바람직하다.As for the loss tangent of the intermediate|middle layer in 65 degreeC, it is more preferable that it is 0.8 or more, and it is still more preferable that it is 1.0 or more. Moreover, it is preferable that the loss tangent of the intermediate|middle layer in 65 degreeC is 3.0 or less.

65 ℃ 에 있어서의 중간층의 손실 정접은, 공지된 방법에 의해 측정하면 된다. 예를 들어, 중간층을 소정의 크기의 시료로 하고, 동적 점탄성 측정 장치에 의해, 소정의 온도 범위에 있어서, 소정의 주파수로 시료에 변형을 부여하여, 탄성률을 측정하고, 측정된 탄성률로부터, 손실 정접을 산출할 수 있다.What is necessary is just to measure the loss tangent of the intermediate|middle layer in 65 degreeC by a well-known method. For example, the intermediate layer is a sample of a predetermined size, and the sample is subjected to deformation at a predetermined frequency in a predetermined temperature range by a dynamic viscoelasticity measuring device, the elastic modulus is measured, and the loss is obtained from the measured elastic modulus. The tangent can be calculated.

(3.3 중간층용 조성물)(3.3 Composition for Interlayer)

중간층은 상기의 물성을 가지고 있으면, 중간층의 조성은 특별히 한정되지 않지만, 본 실시형태에서는, 중간층은 수지를 갖는 조성물 (중간층용 조성물) 로 구성되어 있는 것이 바람직하다. 중간층용 조성물은, 이하에 나타내는 성분을 함유하고 있는 것이 바람직하다.The composition of the intermediate layer is not particularly limited as long as the intermediate layer has the above physical properties. In the present embodiment, the intermediate layer is preferably composed of a resin-containing composition (composition for an intermediate layer). It is preferable that the composition for intermediate|middle layer contains the component shown below.

(3.3.1 우레탄(메트)아크릴레이트)(3.3.1 Urethane (meth)acrylate)

우레탄(메트)아크릴레이트는, 적어도 (메트)아크릴로일기 및 우레탄 결합을 갖는 화합물이고, 에너지선 조사에 의해 중합하는 성질을 가지고 있다. 본 실시형태에서는, 우레탄(메트)아크릴레이트는, 중간층에 유연성을 부여하여, 잔류 응력을 저감시키는 특성을 부여하기 위해서 사용되는 성분이다. 또한, 본 명세서에 있어서는, 「(메트)아크릴레이트」 란, 「아크릴레이트」 및 「메타크릴레이트」 의 쌍방을 나타내는 단어로서 사용되고 있으며, 다른 유사 용어에 대해서도 동일하다.Urethane (meth)acrylate is a compound which has at least a (meth)acryloyl group and a urethane bond, and has the property of superposing|polymerizing by energy-beam irradiation. In this embodiment, urethane (meth)acrylate is a component used in order to provide softness|flexibility to an intermediate|middle layer, and to provide the characteristic which reduces residual stress. In addition, in this specification, "(meth)acrylate" is used as a word which shows both "acrylate" and "methacrylate", and it is the same about other similar terms.

우레탄(메트)아크릴레이트는, 단관능형이어도 되고, 다관능형이어도 된다. 본 실시형태에서는, 다관능형 우레탄(메트)아크릴레이트가 바람직하고, 중간층의 잔류 응력을 상기의 범위 내로 하는 관점에서, 2 관능형 우레탄(메트)아크릴레이트가 바람직하다.A monofunctional type may be sufficient as urethane (meth)acrylate, and a polyfunctional type may be sufficient as it. In this embodiment, polyfunctional urethane (meth)acrylate is preferable, and bifunctional urethane (meth)acrylate is preferable from a viewpoint of making the residual stress of an intermediate|middle layer in said range.

우레탄(메트)아크릴레이트는, 올리고머이어도 되고, 폴리머이어도 되고, 이들의 혼합물이어도 된다. 본 실시형태에서는, 우레탄(메트)아크릴레이트 올리고머가 바람직하다.The urethane (meth)acrylate may be an oligomer, a polymer, or a mixture thereof. In this embodiment, a urethane (meth)acrylate oligomer is preferable.

우레탄(메트)아크릴레이트는, 예를 들어, 폴리올 화합물과, 다가 이소시아네이트 화합물을 반응시켜 얻어지는 말단 이소시아네이트우레탄 프레폴리머에, 하이드록시기를 갖는 (메트)아크릴레이트를 반응시켜 얻을 수 있다. 또한, 우레탄(메트)아크릴레이트는, 1 종 또는 2 종 이상을 조합하여 사용해도 된다.Urethane (meth)acrylate can be obtained by making (meth)acrylate which has a hydroxyl group react with the terminal isocyanate urethane prepolymer obtained by making a polyol compound and a polyhydric isocyanate compound react, for example. In addition, urethane (meth)acrylate may be used 1 type or in combination of 2 or more type.

중간층용 조성물 중의 우레탄(메트)아크릴레이트의 함유 비율은, 20 질량% 이상인 것이 바람직하고, 25 질량% 이상인 것이 보다 바람직하고, 30 질량% 이상인 것이 더욱 바람직하다. 또, 중간층용 조성물 중의 우레탄(메트)아크릴레이트의 함유 비율은, 70 질량% 이하인 것이 바람직하고, 65 질량% 이하인 것이 보다 바람직하고, 50 질량% 이하인 것이 더욱 바람직하다.It is preferable that it is 20 mass % or more, and, as for the content rate of the urethane (meth)acrylate in the composition for intermediate|middle layer, it is more preferable that it is 25 mass % or more, It is still more preferable that it is 30 mass % or more. Moreover, it is preferable that it is 70 mass % or less, and, as for the content rate of the urethane (meth)acrylate in the composition for intermediate|middle layer, it is more preferable that it is 65 mass % or less, It is still more preferable that it is 50 mass % or less.

(3.3.2 중합성 단량체)(3.3.2 Polymerizable Monomer)

중합성 단량체는, 상기의 우레탄(메트)아크릴레이트 이외의 중합성 화합물로서, 에너지선의 조사에 의해 다른 성분과 중합 가능한 화합물인 것이 바람직하다. 구체적으로는, 중합성 단량체는, 적어도 1 개의 (메트)아크릴로일기를 갖는 화합물인 것이 바람직하다.A polymerizable monomer is a polymeric compound other than said urethane (meth)acrylate, It is preferable that it is a compound which can superpose|polymerize with another component by irradiation of an energy ray. Specifically, the polymerizable monomer is preferably a compound having at least one (meth)acryloyl group.

중합성 단량체로는, 예를 들어, 탄소수가 1 ∼ 30 인 알킬기를 갖는 (메트)아크릴레이트 ; 수산기, 아미드기, 아미노기, 에폭시기 등의 관능기를 갖는 (메트)아크릴레이트 ; 지환식 구조를 갖는 (메트)아크릴레이트 ; 방향족 구조를 갖는 (메트)아크릴레이트 ; 복소 고리형 구조를 갖는 (메트)아크릴레이트 ; 스티렌, 하이드록시에틸비닐에테르, 하이드록시부틸비닐에테르, N-비닐포름아미드, N-비닐피롤리돈, N-비닐카프로락탐 등의 비닐 화합물을 들 수 있다.As a polymerizable monomer, For example, (meth)acrylate which has a C1-C30 alkyl group; (meth)acrylate which has functional groups, such as a hydroxyl group, an amide group, an amino group, and an epoxy group; (meth)acrylate having an alicyclic structure; (meth)acrylate having an aromatic structure; (meth)acrylate having a heterocyclic structure; and vinyl compounds such as styrene, hydroxyethyl vinyl ether, hydroxybutyl vinyl ether, N-vinylformamide, N-vinylpyrrolidone, and N-vinylcaprolactam.

탄소수가 1 ∼ 30 인 알킬기를 갖는 (메트)아크릴레이트로는, 예를 들어, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, n-프로필(메트)아크릴레이트, 이소프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트, 이소부틸(메트)아크릴레이트, t-부틸(메트)아크릴레이트, n-펜틸(메트)아크릴레이트, n-헥실(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, n-옥틸(메트)아크릴레이트, 노닐(메트)아크릴레이트, 데실(메트)아크릴레이트, 운데실(메트)아크릴레이트, 도데실(메트)아크릴레이트, 트리데실(메트)아크릴레이트, 테트라데실(메트)아크릴레이트, 헥사데실(메트)아크릴레이트, 옥타데실(메트)아크릴레이트, 에이코실(메트)아크릴레이트를 들 수 있다.As (meth)acrylate which has a C1-C30 alkyl group, For example, methyl (meth)acrylate, ethyl (meth)acrylate, n-propyl (meth)acrylate, isopropyl (meth)acryl rate, n-butyl (meth) acrylate, isobutyl (meth) acrylate, t-butyl (meth) acrylate, n-pentyl (meth) acrylate, n-hexyl (meth) acrylate, 2-ethylhexyl (meth) acrylate, n-octyl (meth) acrylate, nonyl (meth) acrylate, decyl (meth) acrylate, undecyl (meth) acrylate, dodecyl (meth) acrylate, tridecyl (meth) Acrylate, tetradecyl (meth)acrylate, hexadecyl (meth)acrylate, octadecyl (meth)acrylate, and eicosyl (meth)acrylate are mentioned.

관능기를 갖는 (메트)아크릴레이트로는, 예를 들어, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 3-하이드록시프로필(메트)아크릴레이트, 2-하이드록시부틸(메트)아크릴레이트, 3-하이드록시부틸(메트)아크릴레이트, 4-하이드록시부틸(메트)아크릴레이트 등의 수산기 함유 (메트)아크릴레이트 ; (메트)아크릴아미드, N,N-디메틸(메트)아크릴아미드, N-부틸(메트)아크릴아미드, N-메틸올(메트)아크릴아미드, N-메틸올프로판(메트)아크릴아미드, N-메톡시메틸(메트)아크릴아미드, N-부톡시메틸(메트)아크릴아미드 등의 아미드기 함유 화합물 ; 제 1 급 아미노기 함유 (메트)아크릴레이트, 제 2 급 아미노기 함유 (메트)아크릴레이트, 제 3 급 아미노기 함유 (메트)아크릴레이트 등의 아미노기 함유 (메트)아크릴레이트 ; 글리시딜(메트)아크릴레이트, 메틸글리시딜(메트)아크릴레이트, 알릴글리시딜에테르 등의 에폭시기 함유 (메트)아크릴레이트를 들 수 있다.As (meth)acrylate which has a functional group, 2-hydroxyethyl (meth)acrylate, 2-hydroxypropyl (meth)acrylate, 3-hydroxypropyl (meth)acrylate, 2- hydroxyl group-containing (meth)acrylates such as hydroxybutyl (meth)acrylate, 3-hydroxybutyl (meth)acrylate, and 4-hydroxybutyl (meth)acrylate; (meth)acrylamide, N,N-dimethyl (meth)acrylamide, N-butyl (meth)acrylamide, N-methylol (meth)acrylamide, N-methylolpropane (meth)acrylamide, N-methyl Amide group-containing compounds, such as oxymethyl (meth)acrylamide and N-butoxymethyl (meth)acrylamide; amino group-containing (meth)acrylates such as primary amino group-containing (meth)acrylate, secondary amino group-containing (meth)acrylate, and tertiary amino group-containing (meth)acrylate; Epoxy group-containing (meth)acrylates, such as glycidyl (meth)acrylate, methyl glycidyl (meth)acrylate, and allyl glycidyl ether, are mentioned.

지환식 구조를 갖는 (메트)아크릴레이트로는, 예를 들어, 이소보르닐(메트)아크릴레이트, 디시클로펜테닐(메트)아크릴레이트, 디시클로펜타닐(메트)아크릴레이트, 디시클로펜테닐옥시(메트)아크릴레이트, 시클로헥실(메트)아크릴레이트, 트리메틸시클로헥실(메트)아크릴레이트, 아다만탄(메트)아크릴레이트를 들 수 있다.As (meth)acrylate which has an alicyclic structure, for example, isobornyl (meth)acrylate, dicyclopentenyl (meth)acrylate, dicyclopentanyl (meth)acrylate, dicyclopentenyloxy (meth)acrylate, cyclohexyl (meth)acrylate, trimethylcyclohexyl (meth)acrylate, and adamantane (meth)acrylate are mentioned.

방향족 구조를 갖는 (메트)아크릴레이트로는, 예를 들어, 페닐하이드록시프로필(메트)아크릴레이트, 벤질(메트)아크릴레이트, 2-하이드록시-3-페녹시프로필(메트)아크릴레이트를 들 수 있다.Examples of the (meth)acrylate having an aromatic structure include phenylhydroxypropyl (meth)acrylate, benzyl (meth)acrylate, and 2-hydroxy-3-phenoxypropyl (meth)acrylate. can

복소 고리형 구조를 갖는 (메트)아크릴레이트로는, 예를 들어, 테트라하이드로푸르푸릴(메트)아크릴레이트, 모르폴린(메트)아크릴레이트를 들 수 있다.As (meth)acrylate which has a heterocyclic structure, tetrahydrofurfuryl (meth)acrylate and morpholine (meth)acrylate are mentioned, for example.

본 실시형태에서는, 중합성 단량체에는, 탄소수가 1 ∼ 30 인 알킬기를 갖는 (메트)아크릴레이트 및 지환식 구조를 갖는 (메트)아크릴레이트가 포함되는 것이 바람직하다. 중간층의 잔류 응력을 상기의 범위 내로 하는 관점에서, 탄소수가 4 ∼ 14 인 알킬기를 갖는 (메트)아크릴레이트가 바람직하고, 지환식 구조를 갖는 (메트)아크릴레이트로서, 이소보르닐(메트)아크릴레이트, 트리메틸시클로헥실(메트)아크릴레이트가 바람직하다.In this embodiment, it is preferable that the (meth)acrylate which has a C1-C30 alkyl group, and (meth)acrylate which has an alicyclic structure are contained in a polymerizable monomer. From a viewpoint of making the residual stress of an intermediate|middle layer within the said range, (meth)acrylate which has a C4-C14 alkyl group is preferable, As (meth)acrylate which has an alicyclic structure, isobornyl (meth)acryl The rate and trimethylcyclohexyl (meth)acrylate are preferable.

또한, 중간층용 조성물에 가교제가 포함되는 경우, 가교제와 반응할 수 있는 관능기를 갖는 (메트)아크릴레이트는 바람직하지 않다. 가교 반응에 의해 형성되는 가교 구조가, 중간층의 잔류 응력을 높일 가능성이 있기 때문이다. 예를 들어, 폴리이소시아네이트계 가교제와, 수산기를 갖는 (메트)아크릴레이트를 포함하는 중간층용 조성물은 바람직하지 않다.In addition, when a crosslinking agent is included in the composition for an intermediate layer, (meth)acrylate having a functional group capable of reacting with the crosslinking agent is not preferable. This is because the crosslinked structure formed by the crosslinking reaction may increase the residual stress of the intermediate layer. For example, the composition for an intermediate|middle layer containing a polyisocyanate type crosslinking agent and the (meth)acrylate which has a hydroxyl group is not preferable.

중간층용 조성물 중의 중합성 단량체의 함유 비율은, 20 질량% 이상인 것이 바람직하고, 30 질량% 이상인 것이 보다 바람직하다. 또, 중간층용 조성물 중의 중합성 단량체의 함유 비율은, 80 질량% 이하인 것이 바람직하고, 70 질량% 이하인 것이 보다 바람직하다.It is preferable that it is 20 mass % or more, and, as for the content rate of the polymerizable monomer in the composition for intermediate|middle layer, it is more preferable that it is 30 mass % or more. Moreover, it is preferable that it is 80 mass % or less, and, as for the content rate of the polymerizable monomer in the composition for intermediate|middle layers, it is more preferable that it is 70 mass % or less.

또, 우레탄(메트)아크릴레이트와 중합성 단량체의 합계 100 질량부에 있어서의 우레탄(메트)아크릴레이트와 중합성 단량체의 질량비 (우레탄(메트)아크릴레이트/중합성 단량체) 는, 20/80 내지 80/20 인 것이 바람직하고, 30/70 내지 70/30 인 것이 보다 바람직하다.In addition, the mass ratio (urethane (meth)acrylate/polymerizable monomer) of the urethane (meth)acrylate and the polymerizable monomer in 100 parts by mass in total of the urethane (meth)acrylate and the polymerizable monomer is 20/80 to It is preferable that it is 80/20, and it is more preferable that it is 30/70 - 70/30.

(3.3.3 광 중합 개시제)(3.3.3 Photoinitiator)

중간층용 조성물이 상기의 우레탄(메트)아크릴레이트 및 중합성 단량체를 포함하는 경우, 중간층용 조성물은 광 중합 개시제를 포함하는 것이 바람직하다. 광 중합 개시제를 포함함으로써, 중합이 확실하게 진행되어, 상기 서술한 특성을 갖는 중간층을 용이하게 얻을 수 있다.When the composition for an intermediate layer contains the urethane (meth)acrylate and a polymerizable monomer, the composition for an intermediate layer preferably contains a photopolymerization initiator. By including a photoinitiator, superposition|polymerization advances reliably and the intermediate|middle layer which has the above-mentioned characteristic can be obtained easily.

광 중합 개시제로는, 예를 들어, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물, 퍼옥사이드 화합물 등의 광 중합 개시제, 아민이나 퀴논 등의 광 증감제 등을 들 수 있다. 구체적으로는, 예를 들어, 1-하이드록시시클로헥실페닐케톤, 2-하이드록시-2-메틸-1-페닐-프로판-1-온, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 2,2-디메톡시-1,2-디페닐에탄-1-온을 들 수 있다. 이들의 광 중합 개시제는, 1 종 또는 2 종 이상을 조합하여 사용해도 된다.As a photoinitiator, For example, Photoinitiators, such as a benzoin compound, an acetophenone compound, an acylphosphine oxide compound, a titanocene compound, a thioxanthone compound, a peroxide compound, Photosensitizers, such as an amine and a quinone and the like. Specifically, for example, 1-hydroxycyclohexylphenyl ketone, 2-hydroxy-2-methyl-1-phenyl-propan-1-one, benzoin, benzoin methyl ether, benzoin ethyl ether, benzoin Phosphorus isopropyl ether and 2,2-dimethoxy-1,2-diphenylethan-1-one are mentioned. You may use these photoinitiators 1 type or in combination of 2 or more type.

광 중합 개시제의 배합량은, 우레탄(메트)아크릴레이트 및 중합성 단량체의 합계 100 질량부에 대하여, 바람직하게는 0.05 질량부 이상 15 질량부 이하인 것이 바람직하고, 0.5 질량부 이상 10 질량부 이하인 것이 보다 바람직하다.The compounding amount of the photoinitiator is preferably 0.05 parts by mass or more and 15 parts by mass or less, and more preferably 0.5 parts by mass or more and 10 parts by mass or less with respect to 100 parts by mass in total of the urethane (meth)acrylate and the polymerizable monomer. desirable.

(3.3.4 연쇄 이동제)(3.3.4 chain transfer agent)

중간층용 조성물은 연쇄 이동제를 함유하는 것이 바람직하다. 연쇄 이동제는, 연쇄 이동 반응을 일으킬 수 있고, 중간층용 조성물의 경화 반응의 진행을 조정할 수 있다. 연쇄 이동제를 함유함으로써, 경화 후에 있어서도, 분자 사슬이 짧은 성분이 비교적 잔존하는 것이 가능해지므로, 경화 후의 중합체가 비교적 유연성을 갖는 구조를 갖는다. 그 결과, 중간층에 가해지는 잔류 응력을 충분히 완화시킬 수 있어, 중간층의 잔류 응력을 상기의 범위 내로 하는 것이 용이해진다.It is preferable that the composition for intermediate|middle layer contains a chain transfer agent. A chain transfer agent can raise|generate a chain transfer reaction and can adjust advancing of the hardening reaction of the composition for intermediate|middle layer. By containing a chain transfer agent, even after hardening, since it becomes possible for a component with a short molecular chain to remain|survive comparatively, the polymer after hardening has a structure which has comparatively softness|flexibility. As a result, the residual stress applied to the intermediate layer can be sufficiently relieved, and it becomes easy to make the residual stress of the intermediate layer within the above range.

연쇄 이동제로는, 예를 들어, 티올기 함유 화합물을 들 수 있다. 티올기 함유 화합물로는, 노닐메르캅탄, 1-도데칸티올, 1,2-에탄디티올, 1,3-프로판디티올, 트리아진티올, 트리아진디티올, 트리아진트리티올, 1,2,3-프로판트리티올, 테트라에틸렌글리콜-비스(3-메르캅토프로피오네이트), 트리메틸올프로판트리스(3-메르캅토프로피오네이트), 펜타에리트리톨테트라키스(3-메르캅토프로피오네이트), 펜타에리트리톨테트라키스티오글리콜레이트, 디펜타에리트리톨헥사키스(3-메르캅토프로피오네이트), 트리스[(3-메르캅토프로피오닐옥시)-에틸]-이소시아누레이트, 1,4-비스(3-메르캅토부티릴옥시)부탄, 펜타에리트리톨테트라키스(3-메르캅토부틸레이트), 1,3,5-트리스(3-메르캅토부틸옥시에틸)-1,3,5-트리아진-2,4,6-(1H,3H,5H)-트리온을 들 수 있다. 연쇄 이동제는, 1 종 또는 2 종 이상을 조합하여 사용해도 된다.As a chain transfer agent, a thiol group containing compound is mentioned, for example. Examples of the thiol group-containing compound include nonylmercaptan, 1-dodecanthiol, 1,2-ethanedithiol, 1,3-propanedithiol, triazinethiol, triazinedithiol, triazinetrithiol, 1,2, 3-propanetrithiol, tetraethylene glycol-bis(3-mercaptopropionate), trimethylolpropanetris(3-mercaptopropionate), pentaerythritol tetrakis(3-mercaptopropionate), Pentaerythritol tetrakisthioglycolate, dipentaerythritol hexakis (3-mercaptopropionate), tris[(3-mercaptopropionyloxy)-ethyl]-isocyanurate, 1,4-bis (3-mercaptobutyryloxy)butane, pentaerythritol tetrakis(3-mercaptobutylate), 1,3,5-tris(3-mercaptobutyloxyethyl)-1,3,5-triazine -2,4,6-(1H,3H,5H)-trione. A chain transfer agent may be used 1 type or in combination of 2 or more type.

연쇄 이동제의 배합량은, 우레탄(메트)아크릴레이트 및 중합성 단량체의 합계 100 질량부에 대하여, 바람직하게는 0.1 질량부 이상 10 질량부 이하인 것이 바람직하고, 0.3 질량부 이상 5 질량부 이하인 것이 보다 바람직하다.The blending amount of the chain transfer agent is preferably 0.1 parts by mass or more and 10 parts by mass or less, and more preferably 0.3 parts by mass or more and 5 parts by mass or less with respect to 100 parts by mass in total of the urethane (meth)acrylate and the polymerizable monomer. do.

(4. 점착제층)(4. Adhesive layer)

점착제층은, 반도체 웨이퍼의 회로면에 첩부되고, 회로면으로부터 박리될 때까지, 회로면을 보호하여, 반도체 웨이퍼를 지지한다. 점착제층은 1 층 (단층) 으로 구성되어 있어도 되고, 2 층 이상의 복수층으로 구성되어 있어도 된다. 점착제층이 복수층을 갖는 경우, 이들 복수층은, 서로 동일해도 되고 상이해도 되고, 이들 복수층을 구성하는 층의 조합은 특별히 제한되지 않는다.An adhesive layer is affixed on the circuit surface of a semiconductor wafer, and protects a circuit surface until it peels from a circuit surface, and supports a semiconductor wafer. An adhesive layer may be comprised by one layer (single layer), and may be comprised by multiple layers of two or more layers. When an adhesive layer has multiple layers, these multiple layers may mutually be same or different, and the combination in particular of the layer which comprises these multiple layers is not restrict|limited.

점착제층의 두께는, 특별히 제한되지 않지만, 바람직하게는 1 ㎛ 이상 50 ㎛ 이하, 보다 바람직하게는 2 ㎛ 이상 30 ㎛ 이하이다. 또한, 점착제층의 두께는, 점착제층 전체의 두께를 의미한다. 예를 들어, 복수층으로 구성되는 점착제층의 두께는, 점착제층을 구성하는 모든 층의 합계의 두께를 의미한다.Although the thickness in particular of an adhesive layer is not restrict|limited, Preferably they are 1 micrometer or more and 50 micrometers or less, More preferably, they are 2 micrometers or more and 30 micrometers or less. In addition, the thickness of an adhesive layer means the thickness of the whole adhesive layer. For example, the thickness of the adhesive layer comprised from multiple layers means the thickness of the sum total of all the layers which comprise an adhesive layer.

점착제층의 조성은, 반도체 웨이퍼의 회로면을 보호할 수 있을 정도의 점착성을 가지고 있으면 한정되지 않는다. 본 실시형태에서는, 점착제층은, 예를 들어, 아크릴계 점착제, 우레탄계 점착제, 고무계 점착제, 실리콘계 점착제 등으로 구성되는 것이 바람직하다.The composition of the adhesive layer will not be limited, if it has the adhesiveness of the grade which can protect the circuit surface of a semiconductor wafer. In this embodiment, it is preferable that an adhesive layer is comprised from an acrylic adhesive, a urethane adhesive, a rubber adhesive, a silicone adhesive, etc., for example.

또, 점착제층은, 에너지선 경화성 점착제로 형성되는 것이 바람직하다. 반도체 가공용 보호 시트의 점착제층이 에너지선 경화성 점착제로 형성됨으로써, 반도체 웨이퍼에 첩부할 때에는 높은 점착력으로 반도체 웨이퍼에 첩부되고, 반도체 웨이퍼로부터 박리될 때에는, 에너지선을 조사함으로써 점착력을 저하시킬 수 있다. 그 때문에, 반도체 웨이퍼의 회로 등을 적절히 보호하면서, 반도체 가공용 보호 시트를 박리할 때, 반도체 웨이퍼 표면의 회로를 파괴하거나, 점착제를 반도체 웨이퍼 상에 전착하거나 하는 것이 방지된다.Moreover, it is preferable that an adhesive layer is formed from an energy-beam curable adhesive. When the adhesive layer of the protective sheet for semiconductor processing is formed of an energy ray-curable adhesive, when affixed to a semiconductor wafer, it is affixed to a semiconductor wafer with high adhesive force, and when peeling from a semiconductor wafer, adhesive force can be reduced by irradiating an energy ray. Therefore, when peeling the protective sheet for a semiconductor process, protecting the circuit etc. of a semiconductor wafer suitably, it is prevented that the circuit on the surface of a semiconductor wafer is destroyed or an adhesive is electrodeposited on a semiconductor wafer.

본 실시형태에서는, 에너지선 경화성 점착제는, 아크릴계 점착제를 포함하는 점착제 조성물로 구성되는 것이 바람직하다. 아크릴계 점착제로는, 아크릴계 중합체를 사용하는 것이 바람직하다.In this embodiment, it is preferable that an energy-beam curable adhesive is comprised from the adhesive composition containing an acrylic adhesive. It is preferable to use an acrylic polymer as an acrylic adhesive.

아크릴계 중합체로는, 공지된 아크릴계 중합체이면 되지만, 본 실시형태에서는, 관능기 함유 아크릴계 중합체가 바람직하다. 관능기 함유 아크릴계 중합체는, 1 종류의 아크릴계 모노머로 형성된 단독 중합체이어도 되고, 복수 종류의 아크릴계 모노머로 형성된 공중합체이어도 되고, 1 종류 또는 복수 종류의 아크릴계 모노머와 아크릴계 모노머 이외의 모노머로 형성된 공중합체이어도 된다.As an acrylic polymer, although a well-known acrylic polymer may be sufficient, in this embodiment, a functional group containing acrylic polymer is preferable. The functional group-containing acrylic polymer may be a homopolymer formed of one type of acrylic monomer, a copolymer formed of multiple types of acrylic monomer, or a copolymer formed of one or more types of acrylic monomer and a monomer other than the acrylic monomer. .

본 실시형태에서는, 관능기 함유 아크릴계 중합체는, 알킬(메트)아크릴레이트와 관능기 함유 모노머를 공중합한 아크릴계 공중합체인 것이 바람직하다.In this embodiment, it is preferable that the functional group containing acrylic polymer is the acrylic copolymer which copolymerized the alkyl (meth)acrylate and the functional group containing monomer.

알킬(메트)아크릴레이트로는, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, n-프로필(메트)아크릴레이트, 이소프로필(메트)아크릴레이트, n-부틸(메트)아크릴레이트, 이소부틸(메트)아크릴레이트, t-부틸(메트)아크릴레이트, n-펜틸(메트)아크릴레이트, n-헥실(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 이소옥틸(메트)아크릴레이트, n-옥틸(메트)아크릴레이트 등을 들 수 있다.Examples of the alkyl (meth) acrylate include methyl (meth) acrylate, ethyl (meth) acrylate, n-propyl (meth) acrylate, isopropyl (meth) acrylate, n-butyl (meth) acrylate, iso Butyl (meth) acrylate, t-butyl (meth) acrylate, n-pentyl (meth) acrylate, n-hexyl (meth) acrylate, 2-ethylhexyl (meth) acrylate, isooctyl (meth) acrylic a rate, n-octyl (meth)acrylate, etc. are mentioned.

관능기 함유 모노머는, 반응성 관능기를 함유하는 모노머이다. 반응성 관능기는, 후술하는 가교제 등의 다른 화합물과 반응하는 것이 가능한 관능기이다. 관능기 함유 모노머 중의 관능기로는, 예를 들어, 수산기, 카르복시기, 에폭시기를 들 수 있고, 수산기가 바람직하다.The functional group-containing monomer is a monomer containing a reactive functional group. A reactive functional group is a functional group which can react with other compounds, such as a crosslinking agent mentioned later. As a functional group in a functional group containing monomer, a hydroxyl group, a carboxy group, and an epoxy group are mentioned, for example, A hydroxyl group is preferable.

수산기 함유 모노머로는, 예를 들어, (메트)아크릴산하이드록시메틸, (메트)아크릴산2-하이드록시에틸, (메트)아크릴산2-하이드록시프로필, (메트)아크릴산3-하이드록시프로필, (메트)아크릴산2-하이드록시부틸, (메트)아크릴산3-하이드록시부틸, (메트)아크릴산4-하이드록시부틸 등의 (메트)아크릴산하이드록시알킬 ; 비닐알코올, 알릴알코올 등의 비(메트)아크릴계 불포화 알코올 ((메트)아크릴로일 골격을 갖지 않는 불포화 알코올) 을 들 수 있다.As a hydroxyl-containing monomer, (meth)acrylic acid hydroxymethyl, (meth)acrylic acid 2-hydroxyethyl, (meth)acrylic acid 2-hydroxypropyl, (meth)acrylic acid 3-hydroxypropyl, (meth)acrylate is, for example, ) (meth)acrylic acid hydroxyalkyl, such as 2-hydroxybutyl acrylate, 3-hydroxybutyl (meth)acrylate, and 4-hydroxybutyl (meth)acrylate; Non-(meth)acrylic-type unsaturated alcohols (unsaturated alcohol which does not have (meth)acryloyl skeleton), such as vinyl alcohol and allyl alcohol, are mentioned.

점착제 조성물은, 추가로, 에너지선 경화성기를 갖는 에너지선 경화성 화합물을 포함하는 것이 바람직하다. 에너지선 경화성기를 갖는 에너지선 경화성 화합물로는, 이소시아네이트기, 에폭시기 및 카르복시기에서 선택되는 1 종 또는 2 종 이상을 갖는 화합물이 바람직하고, 이소시아네이트기를 갖는 화합물이 보다 바람직하다.It is preferable that an adhesive composition contains the energy-beam curable compound which has an energy-beam curable group further. As an energy-beam-curable compound which has an energy-beam curable group, the compound which has 1 type(s) or 2 or more types chosen from an isocyanate group, an epoxy group, and a carboxy group is preferable, and the compound which has an isocyanate group is more preferable.

이소시아네이트기를 갖는 화합물로는, 예를 들어, 2-메타크릴로일옥시에틸이소시아네이트, 메타-이소프로페닐-α,α-디메틸벤질이소시아네이트, 메타크릴로일이소시아네이트, 알릴이소시아네이트, 1,1-(비스아크릴로일옥시메틸)에틸이소시아네이트 ; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 ; 디이소시아네이트 화합물 또는 폴리이소시아네이트 화합물과, 폴리올 화합물과, 하이드록시에틸(메트)아크릴레이트의 반응에 의해 얻어지는 아크릴로일모노이소시아네이트 화합물 등을 들 수 있다. 이소시아네이트기는 관능기 함유 아크릴계 중합체의 수산기에 부가 반응한다.Examples of the compound having an isocyanate group include 2-methacryloyloxyethyl isocyanate, meta-isopropenyl-α,α-dimethylbenzyl isocyanate, methacryloyl isocyanate, allyl isocyanate, 1,1-(bis acryloyloxymethyl)ethyl isocyanate; Acryloyl monoisocyanate compound obtained by reaction of a diisocyanate compound or a polyisocyanate compound, and hydroxyethyl (meth)acrylate; The acryloyl monoisocyanate compound etc. which are obtained by reaction of a diisocyanate compound or a polyisocyanate compound, a polyol compound, and hydroxyethyl (meth)acrylate are mentioned. The isocyanate group is addition-reacted with the hydroxyl group of the functional group-containing acrylic polymer.

점착제 조성물은, 추가로 가교제를 함유하는 것이 바람직하다. 가교제는, 예를 들어, 관능기와 반응하여, 관능기 함유 아크릴계 중합체에 포함되는 수지끼리를 가교한다.It is preferable that an adhesive composition contains a crosslinking agent further. A crosslinking agent reacts with a functional group, and bridge|crosslinks resin contained in the functional group containing acrylic polymer, for example.

가교제로는, 예를 들어, 톨릴렌디이소시아네이트, 헥사메틸렌디이소시아네이트, 자일릴렌디이소시아네이트, 이들 디이소시아네이트의 어덕트체 등의 이소시아네이트계 가교제 (이소시아네이트기를 갖는 가교제) ; 에틸렌글리콜글리시딜에테르 등의 에폭시계 가교제 (글리시딜기를 갖는 가교제) ; 헥사[1-(2-메틸)-아지리디닐]트리포스파트리아진 등의 아지리딘계 가교제 (아지리디닐기를 갖는 가교제) ; 알루미늄 킬레이트 등의 금속 킬레이트계 가교제 (금속 킬레이트 구조를 갖는 가교제) ; 이소시아누레이트계 가교제 (이소시아누르산 골격을 갖는 가교제) 등을 들 수 있다.As a crosslinking agent, For example, isocyanate type crosslinking agents (crosslinking agent which has an isocyanate group), such as tolylene diisocyanate, hexamethylene diisocyanate, xylylene diisocyanate, and the adduct body of these diisocyanate; Epoxy type crosslinking agents (crosslinking agent which has a glycidyl group), such as ethylene glycol glycidyl ether; aziridine-based crosslinking agents (crosslinking agents having an aziridinyl group) such as hexa[1-(2-methyl)-aziridinyl]triphosphatriazine; Metal chelate type crosslinking agents (crosslinking agent which has a metal chelate structure), such as an aluminum chelate; isocyanurate-based crosslinking agent (crosslinking agent having isocyanuric acid skeleton); and the like.

점착제의 응집력을 향상시켜 점착제층의 점착력을 향상시키는 점, 및 입수가 용이한 등의 점에서, 가교제는 이소시아네이트계 가교제인 것이 바람직하다.It is preferable that the crosslinking agent is an isocyanate type crosslinking agent from points, such as the point which improves the cohesive force of an adhesive, and improves the adhesive force of an adhesive layer, and an acquisition is easy.

점착제 조성물은, 추가로 광 중합 개시제를 함유하고 있어도 된다. 점착제 조성물이 광 중합 개시제를 함유함으로써, 자외선 등의 비교적 저에너지의 에너지선을 조사해도, 충분히 경화 반응이 진행된다.The pressure-sensitive adhesive composition may further contain a photoinitiator. When an adhesive composition contains a photoinitiator, even if it irradiates comparatively low energy energy rays, such as an ultraviolet-ray, hardening reaction fully advances.

광 중합 개시제로는, 벤조인 화합물, 아세토페논 화합물, 아실포스핀옥사이드 화합물, 티타노센 화합물, 티오크산톤 화합물, 퍼옥사이드 화합물 등의 광 개시제, 아민이나 퀴논 등의 광 증감제 등을 들 수 있다. 구체적으로는, α-하이드록시시클로헥실페닐케톤, 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤질디페닐술파이드, 벤질디메틸케탈, 테트라메틸티우람모노술파이드, 아조비스이소부티로니트릴, 디벤질, 디아세틸, β-클로르안트라퀴논, 2,4,6-트리메틸벤조일디페닐포스핀옥사이드 등이 예시된다.Examples of the photopolymerization initiator include photoinitiators such as benzoin compounds, acetophenone compounds, acylphosphine oxide compounds, titanocene compounds, thioxanthone compounds and peroxide compounds, and photosensitizers such as amines and quinones. . Specifically, α-hydroxycyclohexylphenyl ketone, benzoin, benzoin methyl ether, benzoin ethyl ether, benzoin isopropyl ether, benzyl diphenyl sulfide, benzyl dimethyl ketal, tetramethylthiuram monosulfide, and azobisisobutyronitrile, dibenzyl, diacetyl, β-chloranthraquinone, 2,4,6-trimethylbenzoyldiphenylphosphine oxide and the like.

(5. 반도체 가공용 보호 시트의 제조 방법)(5. Manufacturing method of protective sheet for semiconductor processing)

본 실시형태에 관련된 반도체 가공용 보호 시트를 제조하는 방법은, 기재의 일방의 면에 중간층 및 점착제층을 적층하여 형성할 수 있는 방법이면 특별히 제한되지 않고, 공지된 방법을 사용하면 된다.The method for producing the protective sheet for semiconductor processing according to the present embodiment is not particularly limited as long as it can be formed by laminating an intermediate layer and an adhesive layer on one surface of the substrate, and a known method may be used.

먼저, 중간층을 형성하기 위한 조성물로서 예를 들어, 상기 서술한 성분을 함유하는 중간층용 조성물, 또는 당해 중간층용 조성물을 용매 등에 의해 희석시킨 조성물을 조제한다. 동일하게, 점착제층을 형성하기 위한 점착성 조성물로서 예를 들어, 상기 서술한 성분을 함유하는 점착성 조성물, 또는 당해 점착성 조성물을 용매 등에 의해 희석시킨 조성물을 조제한다.First, as a composition for forming an intermediate|middle layer, the composition for the intermediate|middle layer containing the above-mentioned component, or the composition which diluted the said composition for intermediate|middle layer with a solvent etc. is prepared, for example. Similarly, as a pressure-sensitive adhesive composition for forming a pressure-sensitive adhesive layer, for example, a pressure-sensitive adhesive composition containing the above-mentioned components or a composition obtained by diluting the pressure-sensitive adhesive composition with a solvent or the like is prepared.

용매로는, 예를 들어, 메틸에틸케톤, 아세톤, 아세트산에틸, 테트라하이드로푸란, 디옥산, 시클로헥산, n-헥산, 톨루엔, 자일렌, n-프로판올, 이소프로판올 등의 유기 용제를 들 수 있다.Examples of the solvent include organic solvents such as methyl ethyl ketone, acetone, ethyl acetate, tetrahydrofuran, dioxane, cyclohexane, n-hexane, toluene, xylene, n-propanol, and isopropanol.

그리고, 중간층용 조성물 등을, 기재 상에, 스핀 코트법, 스프레이 코트법, 바 코트법, 나이프 코트법, 롤 코트법, 블레이드 코트법, 다이 코트법, 그라비아 코트법 등의 공지된 방법에 의해 도포하여 도포막을 형성하고, 이 도포막을 경화시켜 기재 상에 중간층을 형성한다. 본 실시형태에서는, 도포막의 경화는, 에너지선의 조사에 의해 실시하는 것이 바람직하다. 에너지선으로는, 예를 들어, 자외선, 전자선을 들 수 있고, 자외선이 바람직하다.Then, the composition for an intermediate layer is applied onto the substrate by a known method such as a spin coat method, a spray coat method, a bar coat method, a knife coat method, a roll coat method, a blade coat method, a die coat method, and a gravure coat method. The coating is applied to form a coating film, and the coating film is cured to form an intermediate layer on the substrate. In this embodiment, it is preferable to perform hardening of a coating film by irradiation of an energy-beam. As an energy beam, an ultraviolet-ray and an electron beam are mentioned, for example, An ultraviolet-ray is preferable.

또한 본 실시형태에서는, 에너지선의 조사를 복수회 실시하여 도포막을 경화시키는 것이 바람직하다. 이와 같이 함으로써, 중간층의 경화 정도를 제어할 수 있어, 중간층의 잔류 응력을 상기의 범위 내로 하는 것이 용이해진다.Moreover, in this embodiment, it is preferable to irradiate an energy ray in multiple times and to harden a coating film. By doing in this way, the hardening degree of an intermediate|middle layer can be controlled, and it becomes easy to make the residual stress of an intermediate|middle layer into said range.

구체적으로는, 도포막을 산소로부터 차단한 상태에서, 에너지선의 조사를 복수회 실시하는 것이 바람직하다.Specifically, it is preferable to irradiate the energy ray a plurality of times in a state in which the coating film is shielded from oxygen.

또, 에너지선이 자외선인 경우, 1 회째에 실시하는 자외선의 조사 조건은, 자외선의 조도가 바람직하게는 30 ∼ 500 ㎽/㎠, 보다 바람직하게는 50 ∼ 340 ㎽/㎠ 이고, 자외선의 조사량이 바람직하게는 100 ∼ 2500 mJ/㎠, 보다 바람직하게는 150 ∼ 2000 mJ/㎠ 이다.Moreover, when an energy ray is an ultraviolet-ray, as for the irradiation conditions of the ultraviolet-ray implemented for the 1st time, the illumination intensity of an ultraviolet-ray becomes like this. Preferably it is 30-500 mW/cm<2>, More preferably, it is 50-340 mW/cm<2>, The irradiation amount of an ultraviolet-ray Preferably it is 100-2500 mJ/cm<2>, More preferably, it is 150-2000 mJ/cm<2>.

2 회째에 실시하는 자외선의 조사 조건은, 조도 및 조사량이, 1 회째의 조사에 있어서의 조도 및 조사량보다 큰 것이 바람직하다.As for the irradiation conditions of the ultraviolet-ray implemented for the 2nd time, it is preferable that illuminance and irradiation amount are larger than the illuminance and irradiation amount in 1st irradiation.

이와 같이 하여 경화 형성한 중간층 상에, 점착성 조성물 등을 공지된 방법에 의해 도포하고, 가열하여 건조시켜, 기재 상에 중간층 및 점착제층이 이 순서로 형성된 반도체 가공용 보호 시트를 제조한다.On the intermediate layer thus cured and formed, a pressure-sensitive adhesive composition or the like is applied by a known method, heated and dried to prepare a protective sheet for semiconductor processing in which the intermediate layer and the pressure-sensitive adhesive layer are formed on the substrate in this order.

또, 이하와 같이 하여, 반도체 가공용 보호 시트를 제조해도 된다. 즉, 일방의 박리 시트의 박리 처리면에, 중간층용 조성물 등을 도포하여 형성되는 도포막을 상기와 같이 경화시켜 박리 시트 상에 중간층을 형성한다.Moreover, you may manufacture the protective sheet for semiconductor processing as follows. That is, the coating film formed by apply|coating the composition for intermediate|middle layer etc. to the peeling process surface of one peeling sheet is hardened as mentioned above, and an intermediate|middle layer is formed on the peeling sheet.

타방의 박리 시트의 박리 처리면에, 점착성 조성물 등을 도포하고, 가열하여 건조시켜 박리 시트 상에 점착제층을 형성한다. 그 후, 일방의 박리 시트 상의 중간층과 기재를 첩합 (貼合) 하고, 박리 시트를 제거한다. 계속해서, 중간층과, 타방의 박리 시트 상의 점착제층을 첩합하고, 기재 상에, 중간층, 점착제층 및 박리 시트가 이 순서로 형성된 반도체 가공용 보호 시트를 제조해도 된다. 박리 시트는, 반도체 가공용 보호 시트의 사용 전에 적절히 박리하여 제거하면 된다.An adhesive composition etc. are apply|coated to the peeling process surface of the other peeling sheet, it is heated and dried, and an adhesive layer is formed on the peeling sheet. Then, the intermediate|middle layer and base material on one peeling sheet are bonded together, and the peeling sheet is removed. Then, you may manufacture the protective sheet for a semiconductor process in which the intermediate|middle layer and the adhesive layer on the other peeling sheet are bonded together, and the intermediate|middle layer, the adhesive layer, and the peeling sheet were formed in this order on the base material. What is necessary is just to peel and remove a peeling sheet suitably before use of the protective sheet for a semiconductor process.

(6. 반도체 장치의 제조 방법)(6. Manufacturing method of semiconductor device)

본 실시형태에 관련된 반도체 가공용 보호 시트를 사용한 반도체 장치의 제조 방법으로는, 본 실시형태에 관련된 반도체 가공용 보호 시트를, 잔류 응력이 발생한 반도체 웨이퍼에 첩부하는 공정과, 당해 반도체 가공용 보호 시트가 첩부된 반도체 웨이퍼의 강성을 저하시키는 공정을 가지고 있으면 특별히 제한되지 않는다.As a manufacturing method of a semiconductor device using the protective sheet for semiconductor processing according to this embodiment, the process of attaching the protective sheet for semiconductor processing according to this embodiment to a semiconductor wafer in which residual stress has occurred, and the protective sheet for semiconductor processing is pasted It will not restrict|limit especially if it has a process which reduces the rigidity of a semiconductor wafer.

본 실시형태에 관련된 반도체 가공용 보호 시트를 반도체 웨이퍼에 첩부하는 공정으로는, 예를 들어, 반도체 웨이퍼에 있어서, 회로가 형성된 면에 본 실시형태에 관련된 반도체 가공용 보호 시트를 첩부하는 공정이 바람직하다.As a process of affixing the protective sheet for semiconductor processing which concerns on this embodiment to a semiconductor wafer, for example, in a semiconductor wafer, the process of affixing the protective sheet for semiconductor processing which concerns on the surface in which the circuit was formed is preferable.

또, 반도체 웨이퍼의 강성을 저하시키는 공정으로는, 예를 들어, 반도체 웨이퍼를 연삭하여, 반도체 웨이퍼의 두께를 얇게 하는 공정이 예시된다.Moreover, as a process of reducing the rigidity of a semiconductor wafer, the process of grinding a semiconductor wafer and making the thickness of a semiconductor wafer thin is illustrated, for example.

이하에, 본 실시형태에 관련된 반도체 가공용 보호 시트를 사용한 반도체 장치의 제조 방법의 일례로서, 잔류 응력이 발생한 반도체 웨이퍼로부터 반도체 장치를 제조하는 방법을 도 2 내지 도 4 를 사용하여 설명한다.Hereinafter, as an example of the manufacturing method of the semiconductor device using the protective sheet for semiconductor processing which concerns on this embodiment, the method of manufacturing a semiconductor device from the semiconductor wafer which residual stress generate|occur|produced is demonstrated using FIGS.

먼저, 반도체 웨이퍼를 준비한다. 반도체 웨이퍼로는, 공지된 웨이퍼이면 된다. 또, 반도체 웨이퍼의 연삭 전의 두께는, 통상, 500 ∼ 1000 ㎛ 정도이다. 또, 반도체 웨이퍼의 연삭 후의 두께는, 100 ∼ 300 ㎛ 인 것이 바람직하다.First, a semiconductor wafer is prepared. As a semiconductor wafer, what is necessary is just a well-known wafer. Moreover, the thickness before grinding of a semiconductor wafer is about 500-1000 micrometers normally. Moreover, it is preferable that the thickness after grinding of a semiconductor wafer is 100-300 micrometers.

본 실시형태에서는, 잔류 응력이 발생한 반도체 웨이퍼로는, 상기 서술한 회로 보호층이 형성된 반도체 웨이퍼이다. 회로 보호층은, 통상, 회로 보호층을 구성하는 조성물을 도포하여 열 경화시켜 형성된다. 열 경화시에는, 당해 조성물이 수축되므로, 회로면측에 반도체 웨이퍼를 구부리고자 하는 힘, 즉, 잔류 응력이 작용한다. 따라서, 도 2 에 나타내는 바와 같이, 회로 보호층 형성 후의 반도체 웨이퍼에는, 회로 보호층 (51) 에 잔류 응력 (RS1) 이 발생하고 있다. 또한, 본 실시형태에 관련된 반도체 가공용 보호 시트가 첩부되는 회로면에는, 범프, 필러 전극 등의 볼록상 전극이 형성되어 있어도 된다.In the present embodiment, the semiconductor wafer in which the residual stress is generated is a semiconductor wafer in which the above-described circuit protective layer is formed. A circuit protective layer is normally formed by apply|coating and thermosetting the composition which comprises a circuit protective layer. At the time of thermal curing, since the composition shrinks, a force to bend the semiconductor wafer, that is, residual stress, acts on the circuit surface side. Therefore, as shown in FIG. 2, residual stress RS1 is generate|occur|produced in the circuit protective layer 51 in the semiconductor wafer after circuit protective layer formation. In addition, convex electrodes, such as a bump and a filler electrode, may be formed in the circuit surface to which the protective sheet for semiconductor processing which concerns on this embodiment is pasted.

계속해서, 반도체 웨이퍼의 이면 연삭 전에, 도 2 에 나타내는 바와 같이, 회로 보호층 (51) 이 형성된 반도체 웨이퍼 (50) 의 회로측의 면, 즉, 회로 보호층 (51) 의 표면 (51a) 에, 반도체 가공용 보호 시트 (1) 를 첩부하고, 연삭에서 기인하는 악영향으로부터 회로면을 보호한다. 이 때, 반도체 가공용 보호 시트 (1) 를 인장하면서 회로면에 첩부한다. 따라서, 첩부 후의 반도체 가공용 보호 시트 (1), 특히, 강성이 높은 기재에, 당해 기재가 수축되는 방향으로 작용하는 잔류 응력 (RS2) 이 발생한다.Then, before the backside grinding of the semiconductor wafer, as shown in FIG. 2 , on the circuit side surface of the semiconductor wafer 50 on which the circuit protection layer 51 was formed, that is, on the surface 51a of the circuit protection layer 51 . , The protective sheet 1 for semiconductor processing is affixed, and a circuit surface is protected from the bad influence resulting from grinding. At this time, it is affixed to a circuit surface, tensioning the protective sheet 1 for a semiconductor process. Therefore, the residual stress RS2 which acts on the protective sheet|seat 1 for semiconductor processing after affixing, especially the high rigidity base material in the direction in which the said base material shrink|contracts, generate|occur|produces.

도 4 에 나타내는 바와 같이, 이 잔류 응력 (RS2) 에 의해 기재 (10) 는 수축되어, 기재 (10) 에 발생한 잔류 응력은 해소되지만, 기재 (10) 의 변형에 의해, 기재 상에 형성되어 있는 중간층 (20) 에 잔류 응력 (RS2) 이 발생한다. 그러나, 본 실시형태에서는, 중간층은 상기 서술한 특성을 가지고 있으므로, 중간층에 있어서 그 잔류 응력의 대부분은 완화되어, 상기 서술한 값 이하가 된다. 또, 회로면에 볼록상 전극이 형성되어 있는 경우, 중간층이 잔류 응력을 완화시키면서, 회로면의 단차에 충분히 추종하여 볼록상 전극을 보호할 수 있다.As shown in Fig. 4, the substrate 10 is contracted by this residual stress RS2, and the residual stress generated in the substrate 10 is eliminated, but due to the deformation of the substrate 10, the substrate 10 is formed on the substrate. A residual stress RS2 is generated in the intermediate layer 20 . However, in this embodiment, since the intermediate|middle layer has the above-mentioned characteristic, in an intermediate|middle layer, most of the residual stress is relieve|moderated, and it becomes below the value mentioned above. Moreover, when the convex electrode is formed on the circuit surface, the convex electrode can be protected by sufficiently following the level difference of the circuit surface while the intermediate layer relieves the residual stress.

그 후, 반도체 가공용 보호 시트 (1) 가 첩부된 반도체 웨이퍼의 이면 연삭을 실시한다. 반도체 웨이퍼가 얇아져 반도체 웨이퍼의 강성이 저하되면, 반도체 웨이퍼의 잔류 응력에서 기인하는 휨이 발생한다. 기재의 강성이 낮은 경우에는, 도 3C 에 나타내는 바와 같이, 반도체 웨이퍼의 핸들링성에 영향을 미치지 않을 정도까지 휨을 저감시킬 수 있다. 기재의 강성이 높은 경우에는, 도 3D 에 나타내는 바와 같이, 반도체 웨이퍼에 발생한 잔류 응력에서 기인하는 휨의 일부도 억제할 수 있다. 따라서, 다음 공정으로의 반송이 용이해져, 반도체 웨이퍼의 파손이 방지된다.Then, the back surface of the semiconductor wafer to which the protective sheet 1 for a semiconductor process was affixed is performed. When a semiconductor wafer becomes thin and the rigidity of a semiconductor wafer falls, the curvature resulting from the residual stress of a semiconductor wafer will generate|occur|produce. When the rigidity of the base material is low, as shown in FIG. 3C , the curvature can be reduced to the extent that the handleability of the semiconductor wafer is not affected. When the rigidity of the base material is high, as shown in FIG. 3D , a part of the curvature resulting from the residual stress generated in the semiconductor wafer can also be suppressed. Therefore, conveyance to the next process becomes easy, and damage|damage of a semiconductor wafer is prevented.

이면 연삭 후의 반도체 웨이퍼는 공지된 방법에 의해 개편화되어, 복수의 반도체 칩이 된다. 얻어진 반도체 칩은 소정의 방법에 의해 기판 상에 실장되어, 반도체 장치가 얻어진다.The semiconductor wafer after back surface grinding is divided into pieces by a well-known method, and becomes a some semiconductor chip. The obtained semiconductor chip is mounted on a board|substrate by a predetermined method, and a semiconductor device is obtained.

이상, 본 발명의 실시형태에 대해 설명해 왔지만, 본 발명은 상기의 실시형태에 전혀 한정되는 것은 아니며, 본 발명의 범위 내에 있어서 여러 가지 양태로 개변해도 된다.As mentioned above, although embodiment of this invention was described, this invention is not limited at all to said embodiment, You may change in various aspects within the scope of this invention.

실시예Example

이하, 실시예를 사용하여, 발명을 보다 상세하게 설명하지만, 본 발명은 이들의 실시예에 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail using Examples, but the present invention is not limited to these Examples.

본 실시예에 있어서의 측정 방법 및 평가 방법은 이하와 같다.The measuring method and evaluation method in a present Example are as follows.

(중간층의 잔류 응력)(residual stress in the intermediate layer)

후술하는 중간층용 조성물을 나이프 방식에 의해, PET 계 박리 필름 (린텍사 제조, SP-PET382150, 두께 38 ㎛) 상에 두께가 400 ㎛ 가 되도록 도공하여 중간층용 조성물층을 형성하였다. 다음으로, PET 계 박리 필름 (린텍사 제조, SP-PET381130, 두께 38 ㎛) 에 의해, 형성한 중간층용 조성물층을 라미네이트하여 중간층용 조성물층을 산소로부터 차단하였다. 계속해서, 고압 수은 램프를 사용하여, 조도 80 ㎽/㎠, 조사량 200 mJ/㎠ 의 조건으로 자외선 조사를 실시한 후, 메탈 할라이드 램프를 사용하여, 조도 330 ㎽/㎠, 조사량 1260 mJ/㎠ 의 조건으로 자외선 조사를 실시함으로써 중간층용 조성물층을 경화시켜, 두께 400 ㎛ 의 중간층을 얻었다. 이 중간층을 적층하여, 약 0.8 ㎜ 두께의 측정용 시료를 제조하였다. 잔류 응력 측정은, Anton Paar 사 제조 레오미터 MCR302 를 사용하여 실시하였다. 측정 조건은 이하와 같다. 패러렐 플레이트에 의해 상하에서 시료를 끼워 넣고, 측정 온도 65 ℃, 갭 1 ㎜, 변형 100 % 의 조건으로, 시료에 전단 응력을 가하고, 소정의 시간 유지하였다. 완화 시간 300 초 후에 있어서의 중간층의 전단 응력값을 잔류 응력값으로 하였다.The composition for an intermediate layer, which will be described later, was coated on a PET-based release film (SP-PET382150, 38 µm thick) by a knife method to a thickness of 400 µm to form a composition layer for the intermediate layer. Next, the formed composition layer for an intermediate layer was laminated with a PET-based release film (manufactured by Lintec, SP-PET381130, thickness 38 µm) to shield the composition layer for the intermediate layer from oxygen. Then, using a high-pressure mercury lamp, after irradiating ultraviolet rays under the conditions of an illuminance of 80 mW/cm 2 and an irradiation amount of 200 mJ/cm 2 , using a metal halide lamp, the conditions of an illuminance of 330 mW/cm 2 and an irradiation amount of 1260 mJ/cm 2 The composition layer for an intermediate|middle layer was hardened by performing ultraviolet irradiation with this, and the intermediate|middle layer with a thickness of 400 micrometers was obtained. This intermediate layer was laminated to prepare a measurement sample having a thickness of about 0.8 mm. The residual stress measurement was performed using the rheometer MCR302 by Anton Paar. The measurement conditions are as follows. The sample was sandwiched from the top and bottom with a parallel plate, and a shear stress was applied to the sample under the conditions of a measurement temperature of 65°C, a gap of 1 mm, and a strain of 100%, and held for a predetermined time. The shear stress value of the intermediate|middle layer in 300 second after relaxation time was made into the residual stress value.

(중간층의 손실 정접)(Loss tangent in the middle layer)

잔류 응력 측정용 시료와 동일하게 하여, 손실 정접 측정용 시료를 제조하였다. 손실 정접 (tanδ) 은, Anton Paar 사 제조 레오미터 MCR302 를 사용하여 실시하였다. 측정 조건은 이하와 같다. 패러렐 플레이트에 의해 상하에서 시료를 끼워 넣고, 측정 온도 0 ∼ 100 ℃, 갭 1 ㎜, 변형 0.05 ∼ 0.5 %, 각주파수 1 ㎐ 의 조건으로, 시료에 전단 응력을 가하여 측정하고, 그들의 값으로부터 65 ℃ 에 있어서의 손실 정접 (tanδ) 을 산출하였다.It carried out similarly to the sample for residual stress measurement, and the sample for loss tangent measurement was manufactured. Loss tangent (tanδ) was performed using a rheometer MCR302 manufactured by Anton Paar. The measurement conditions are as follows. A sample is sandwiched from the top and bottom with a parallel plate, and a shear stress is applied to the sample under the conditions of a measurement temperature of 0 to 100° C., a gap of 1 mm, a strain of 0.05 to 0.5%, and an angular frequency of 1 Hz, and the measurement is performed at 65° C. from these values. The loss tangent (tanδ) was calculated.

(웨이퍼 휨 평가)(wafer warpage evaluation)

12 인치의 실리콘 웨이퍼에, 의사적 (擬似的) 인 회로 보호층으로서, 린텍사 제조, LC2850 (두께 25 ㎛) 을 2 장 첩부하고, 180 ℃ 에서 3 시간 가열한 후, 실온까지 서랭하였다. 이 실리콘 웨이퍼를 의사 회로 보호층이 형성된 실리콘 웨이퍼로 하였다. 이 회로 보호층이 형성된 실리콘 웨이퍼에 범용적인 백 그라인드 테이프를 보호층측에 첩부하고, 두께가 250 ㎛ 가 될 때까지 연삭하였다. 연삭 후, 테이프를 박리하면, 약 9.0 ㎜ 휘는 것이 확인되었다.Two sheets of LC2850 (25 µm in thickness) manufactured by Lintec Co., Ltd. (25 µm in thickness) were affixed on a 12-inch silicon wafer as a pseudo circuit protective layer and heated at 180°C for 3 hours, followed by annealing to room temperature. This silicon wafer was used as a silicon wafer with a pseudo circuit protective layer formed thereon. A general-purpose back grind tape was affixed to the protective layer side on this silicon wafer with a circuit protective layer formed thereon, and it was ground until the thickness was set to 250 µm. When the tape was peeled off after grinding, it was confirmed that the tape was warped by about 9.0 mm.

의사 회로 보호층이 형성된 실리콘 웨이퍼의 의사 회로 보호층의 면에, 실시예 및 비교예에서 제조한 반도체 가공용 보호 시트를 65 ℃ 에 있어서 첩부하고, 두께가 250 ㎛ 가 될 때까지 반도체 가공용 보호 시트를 첩부한 면의 반대측의 면을 연삭하였다. 즉, 연삭 후의 실리콘 웨이퍼의 두께는 200 ㎛ 이었다.The protective sheet for semiconductor processing produced in Examples and Comparative Examples is affixed to the surface of the pseudo circuit protective layer of the silicon wafer with the pseudo circuit protective layer formed thereon at 65 ° C., and the protective sheet for semiconductor processing is applied until the thickness becomes 250 µm. The surface on the opposite side to the affixed surface was ground. That is, the thickness of the silicon wafer after grinding was 200 micrometers.

반도체 가공용 보호 시트 첩부면 (의사 회로 보호층면) 을 위로 하여 평판 상에 두고, 실리콘 웨이퍼의 이면과 평판의 최대 거리를 측정하고, 실리콘 웨이퍼의 휨을 평가하였다. 본 실시예에서는, 백 그라인드 테이프 박리 후의 휨량 (9.0 ㎜) 과의 차분을 산출하고, 휨량차가 5.0 ㎜ 이하인 시료를 양호한 것으로 판단하고, 휨량차가 5.0 ㎜ 초과인 시료를 불량인 것으로 판단하였다.The protective sheet pasting surface for semiconductor processing (pseudo circuit protective layer surface) was placed on a flat plate, the maximum distance between the back surface of the silicon wafer and the flat plate was measured, and the warpage of the silicon wafer was evaluated. In this example, the difference with the amount of deflection (9.0 mm) after peeling of the back grind tape was calculated, and the sample with the difference in deflection of 5.0 mm or less was judged as good, and the sample with the difference of deflection of more than 5.0 mm was judged as bad.

(실시예 1)(Example 1)

우레탄아크릴레이트계 올리고머 (CN9021 NS, 알케마 주식회사 제조) 65 질량부와, 이소보르닐아크릴레이트 25 질량부와, 도데실아크릴레이트 10 질량부의 합계 100 질량부에 대하여, 광 중합 개시제 (이르가큐어 1173, BASF 사 제조) 3.4 질량부와, 연쇄 이동제 (카렌즈 MT PE1, 쇼와 전공 주식회사 제조) 1.0 질량부를 배합하여 중간층용 조성물을 얻었다.With respect to a total of 100 parts by mass of 65 parts by mass of urethane acrylate oligomer (CN9021 NS, manufactured by Alkema Corporation), 25 parts by mass of isobornyl acrylate, and 10 parts by mass of dodecyl acrylate, a photopolymerization initiator (Irgacure) 1173, manufactured by BASF) 3.4 parts by mass and 1.0 parts by mass of a chain transfer agent (Karenz MT PE1, manufactured by Showa Denko Co., Ltd.) were blended to obtain a composition for an intermediate layer.

얻어진 중간층용 조성물을 나이프 방식에 의해, 기재인 PET 필름 (도레이 주식회사 제조, 두께 75 ㎛) 상에 두께가 400 ㎛ 가 되도록 도공하여 중간층용 조성물층을 형성하였다. 다음으로, PET 계 박리 필름 (린텍사 제조, SP-PET752150, 두께 75 ㎛) 에 의해 형성한 중간층용 조성물층을 라미네이트하여 중간층용 조성물층을 산소로부터 차단하였다. 계속해서, 고압 수은 램프를 사용하여, 조도 80 ㎽/㎠, 조사량 200 mJ/㎠ 의 조건으로 자외선 조사를 실시한 후, 메탈 할라이드 램프를 사용하여, 조도 330 ㎽/㎠, 조사량 1260 mJ/㎠ 의 조건으로 자외선 조사를 실시함으로써 중간층용 조성물층을 경화시켜, 기재인 PET 필름 상에 두께 400 ㎛ 의 중간층을 형성하였다.The obtained composition for an intermediate layer was coated by a knife method on a PET film (manufactured by Toray Co., Ltd., thickness 75 µm) as a base material to a thickness of 400 µm to form a composition layer for an intermediate layer. Next, the composition layer for the intermediate layer formed of a PET-based release film (manufactured by Lintec, SP-PET752150, thickness 75 µm) was laminated to shield the composition layer for the intermediate layer from oxygen. Then, using a high-pressure mercury lamp, after irradiating ultraviolet rays under the conditions of an illuminance of 80 mW/cm 2 and an irradiation amount of 200 mJ/cm 2 , using a metal halide lamp, the conditions of an illuminance of 330 mW/cm 2 and an irradiation amount of 1260 mJ/cm 2 The composition layer for an intermediate|middle layer was hardened by performing ultraviolet irradiation with this, and the intermediate|middle layer with a thickness of 400 micrometers was formed on the PET film which is a base material.

또한, 기재인 PET 필름의 인장 저장 탄성률은 4.0 × 109 N/㎡ 이었다. 따라서, 기재의 인장 저장 탄성률과 기재의 두께 (75 ㎛) 의 곱은 3.0 × 105 (N/m) 이었다.In addition, the tensile storage modulus of the PET film serving as the substrate was 4.0 × 10 9 N/m 2 . Therefore, the product of the tensile storage modulus of the substrate and the thickness (75 μm) of the substrate was 3.0×10 5 (N/m).

다음으로, 아크릴계 공중합체 (닛폰 합성 화학 공업 주식회사 제조, 조성 : 2EHA/EA/MMA//HEA-MOI % = 60/15/5/20//60 %, Mw = 800,000) 100 질량부에 대하여, 가교제로서의 트리메틸올프로판 어덕트 톨릴렌디이소시아네이트 (토소사 제조, 콜로네이트 L) 를 1.1 질량부, 광 중합 개시제로서의 2,2-디메톡시-2-페닐아세토페논 (BASF 사 제조, Irgacure651) 을 2.2 질량부 첨가하고, 추가로 톨루엔을 첨가하여 고형분 농도가 30 % 가 되도록 조정하고, 30 분간 교반을 실시하여 점착제 조성물을 조제하였다.Next, with respect to 100 parts by mass of the acrylic copolymer (manufactured by Nippon Synthetic Chemical Industry Co., Ltd., composition: 2EHA/EA/MMA//HEA-MOI% = 60/15/5/20//60%, Mw = 800,000), 1.1 parts by mass of trimethylolpropane adduct tolylene diisocyanate (manufactured by Tosoh Corporation, Colonate L) as a crosslinking agent, and 2.2 parts by mass of 2,2-dimethoxy-2-phenylacetophenone (manufactured by BASF, Irgacure651) as a photoinitiator It added, further added toluene, adjusted so that solid content concentration might be set to 30 %, it stirred for 30 minutes, and prepared the adhesive composition.

이어서, 조제한 점착제 조성물의 용액을, PET 계 박리 필름 (린텍사 제조, SP-PET382150, 두께 38 ㎛) 에 도포하고, 건조시켜 두께 10 ㎛ 의 점착제층을 형성하여, 점착 시트를 제조하였다.Next, the solution of the prepared pressure-sensitive adhesive composition was applied to a PET release film (manufactured by Lintec, SP-PET382150, thickness 38 µm), dried to form a pressure-sensitive adhesive layer having a thickness of 10 µm, and an adhesive sheet was prepared.

상기에서 얻어진 중간층을 갖는 기재 상의 박리 필름을 제거하고, 중간층과 점착 시트의 점착제층을 첩합하여, 반도체 가공용 보호 시트를 제조하였다.The release film on the base material which has an intermediate|middle layer obtained above was removed, the intermediate|middle layer and the adhesive layer of an adhesive sheet were bonded together, and the protective sheet for semiconductor processing was manufactured.

(실시예 2)(Example 2)

중간층용 조성물로서, 우레탄아크릴레이트계 올리고머 (CN9021 NS, 알케마 주식회사 제조) 65 질량부와, 이소보르닐아크릴레이트 35 질량부의 합계 100 질량부에 대하여, 광 중합 개시제 (이르가큐어 1173, BASF 사 제조) 3.4 질량부와, 연쇄 이동제 (카렌즈 MT PE1, 쇼와 전공 주식회사 제조) 1.0 질량부를 배합한 조성물을 사용한 것 이외에는 실시예 1 과 동일한 방법으로 반도체 가공용 보호 시트를 제조하였다.As a composition for an intermediate layer, 65 parts by mass of a urethane acrylate oligomer (CN9021 NS, manufactured by Alkema Corporation) and a total of 100 parts by mass of 35 parts by mass of isobornyl acrylate, a photopolymerization initiator (Irgacure 1173, BASF Corporation) Manufacture) A protective sheet for semiconductor processing was prepared in the same manner as in Example 1 except for using a composition in which 3.4 parts by mass and 1.0 parts by mass of a chain transfer agent (Karenz MT PE1, manufactured by Showa Denko Co., Ltd.) were used.

(실시예 3)(Example 3)

중간층용 조성물로서, 우레탄아크릴레이트계 올리고머 (CN9021 NS, 알케마 주식회사 제조) 65 질량부와, 이소보르닐아크릴레이트 35 질량부의 합계 100 질량부에 대하여, 광 중합 개시제 (이르가큐어 1173, BASF 사 제조) 3.4 질량부와, 연쇄 이동제 (카렌즈 MT PE1, 쇼와 전공 주식회사 제조) 0.9 질량부를 배합한 조성물을 사용한 것 이외에는 실시예 1 과 동일한 방법으로 반도체 가공용 보호 시트를 제조하였다.As a composition for an intermediate layer, 65 parts by mass of a urethane acrylate oligomer (CN9021 NS, manufactured by Alkema Corporation) and a total of 100 parts by mass of 35 parts by mass of isobornyl acrylate, a photopolymerization initiator (Irgacure 1173, BASF Corporation) Production) A protective sheet for semiconductor processing was prepared in the same manner as in Example 1 except that a composition containing 3.4 parts by mass and 0.9 parts by mass of a chain transfer agent (Karenz MT PE1, manufactured by Showa Denko Co., Ltd.) was used.

(실시예 4)(Example 4)

중간층용 조성물로서, 우레탄아크릴레이트계 올리고머 (CN9021 NS, 알케마 주식회사 제조) 65 질량부와, 이소보르닐아크릴레이트 25 질량부와, 도데실아크릴레이트 10 질량부의 합계 100 질량부에 대하여, 광 중합 개시제 (이르가큐어 1173, BASF 사 제조) 3.4 질량부를 배합한 조성물을 사용한 것 이외에는 실시예 1 과 동일한 방법으로 반도체 가공용 보호 시트를 제조하였다.As a composition for an intermediate layer, 65 parts by mass of a urethane acrylate oligomer (CN9021 NS, manufactured by Alkema Co., Ltd.), 25 parts by mass of isobornyl acrylate, and 10 parts by mass of dodecyl acrylate in total, 100 parts by mass, photopolymerized A protective sheet for semiconductor processing was prepared in the same manner as in Example 1 except that a composition containing 3.4 parts by mass of an initiator (Irgacure 1173, manufactured by BASF) was used.

(실시예 5, 6)(Examples 5 and 6)

기재의 두께를 표 1 에 나타내는 두께로 한 것 이외에는, 실시예 4 와 동일한 방법으로 반도체 가공용 보호 시트를 제조하였다.A protective sheet for semiconductor processing was manufactured in the same manner as in Example 4, except that the thickness of the substrate was set to the thickness shown in Table 1.

(실시예 7)(Example 7)

실시예 1 과 동일한 방법으로 얻어진 중간층용 조성물을 나이프 방식에 의해, PET 계 박리 필름 (린텍사 제조, SP-PET382150, 두께 38 ㎛) 상에 두께가 400 ㎛ 가 되도록 도공하여 중간층용 조성물층을 형성하였다. 다음으로, PET 계 박리 필름 (린텍사 제조, SP-PET381130, 두께 38 ㎛) 에 의해, 형성한 중간층용 조성물층을 라미네이트하여 중간층용 조성물층을 산소로부터 차단하였다. 계속해서, 고압 수은 램프를 사용하여, 조도 80 ㎽/㎠, 조사량 200 mJ/㎠ 의 조건으로 자외선 조사를 실시한 후, 메탈 할라이드 램프를 사용하여, 조도 330 ㎽/㎠, 조사량 1260 mJ/㎠ 의 조건으로 자외선 조사를 실시함으로써 중간층용 조성물층을 경화시켰다. 또한, PET 계 박리 필름 (린텍사 제조, SP-PET381130, 두께 38 ㎛) 을 중간층으로부터 박리하고, 중간층 표면과 기재인 PET 필름 (도레이 주식회사 제조, 두께 2 ㎛) 을 첩합함으로써, PET 필름 상에 두께 400 ㎛ 의 중간층이 적층된 구성을 얻었다. 이후의 조작은 실시예 1 과 동일한 방법으로, 반도체 가공용 보호 시트를 제조하였다.The composition for an intermediate layer obtained in the same manner as in Example 1 was coated on a PET-based release film (SP-PET382150, 38 µm, 38 µm, manufactured by Lintec) to a thickness of 400 µm by a knife method to form a composition layer for an intermediate layer did Next, the formed composition layer for an intermediate layer was laminated with a PET-based release film (manufactured by Lintec, SP-PET381130, thickness 38 µm) to shield the composition layer for the intermediate layer from oxygen. Then, using a high-pressure mercury lamp, after irradiating ultraviolet rays under the conditions of an illuminance of 80 mW/cm 2 and an irradiation amount of 200 mJ/cm 2 , using a metal halide lamp, the conditions of an illuminance of 330 mW/cm 2 and an irradiation amount of 1260 mJ/cm 2 The composition layer for an intermediate|middle layer was hardened by performing ultraviolet irradiation with this. Further, a PET-based release film (manufactured by Lintec Co., Ltd., SP-PET381130, thickness 38 µm) is peeled from the intermediate layer, and the surface of the intermediate layer and a PET film (manufactured by Toray Corporation, thickness 2 µm) serving as the substrate are bonded together to form a thickness on the PET film. A structure in which an intermediate layer having a thickness of 400 μm was laminated was obtained. Subsequent operation was the same as in Example 1, and the protective sheet for semiconductor processing was manufactured.

(실시예 8)(Example 8)

실시예 4 와 동일한 방법으로 얻어진 중간층용 조성물을 사용한 것 이외에는, 실시예 7 과 동일한 방법으로, 반도체 가공용 보호 시트를 제조하였다.A protective sheet for semiconductor processing was produced in the same manner as in Example 7 except that the composition for intermediate layers obtained in the same manner as in Example 4 was used.

(비교예 1)(Comparative Example 1)

중간층용 조성물로서, 우레탄아크릴레이트계 올리고머 (CN9021 NS, 알케마 주식회사 제조) 65 질량부와, 이소보르닐아크릴레이트 25 질량부와, 도데실아크릴레이트 10 질량부의 합계 100 질량부에 대하여, 광 중합 개시제 (이르가큐어 1173, BASF 사 제조) 3.4 질량부를 배합한 조성물을 사용한 것 이외에는 실시예 1 과 동일한 방법으로 반도체 가공용 보호 시트를 제조하였다.As a composition for an intermediate layer, 65 parts by mass of a urethane acrylate oligomer (CN9021 NS, manufactured by Alkema Co., Ltd.), 25 parts by mass of isobornyl acrylate, and 10 parts by mass of dodecyl acrylate in total, 100 parts by mass, photopolymerized A protective sheet for semiconductor processing was prepared in the same manner as in Example 1 except that a composition containing 3.4 parts by mass of an initiator (Irgacure 1173, manufactured by BASF) was used.

(비교예 2 및 3)(Comparative Examples 2 and 3)

기재의 두께를 표 1 에 나타내는 두께로 한 것 이외에는, 비교예 1 과 동일한 방법으로 반도체 가공용 보호 시트를 제조하였다.A protective sheet for semiconductor processing was manufactured in the same manner as in Comparative Example 1, except that the thickness of the substrate was set to the thickness shown in Table 1.

(비교예 4)(Comparative Example 4)

기재의 두께를 표 1 에 나타내는 두께로 한 것 이외에는, 실시예 1 과 동일한 방법으로 반도체 가공용 보호 시트를 제조하였다.A protective sheet for semiconductor processing was manufactured in the same manner as in Example 1, except that the thickness of the substrate was set to the thickness shown in Table 1.

얻어진 시료 (실시예 1 ∼ 8 및 비교예 1 ∼ 4) 에 대해, 상기의 측정 및 평가를 실시하였다. 결과를 표 1 에 나타낸다.Said measurement and evaluation were performed about the obtained sample (Examples 1-8 and Comparative Examples 1-4). A result is shown in Table 1.

Figure pct00001
Figure pct00001

표 1 로부터, 기재의 인장 저장 탄성률과 기재의 두께의 곱이 상기 서술한 범위 내이고, 또한 65 ℃ 에서 300 초 유지 후의 중간층의 잔류 응력이 상기 서술한 범위 내인 경우에는, 잔류 응력이 발생한 웨이퍼의 휨을 억제할 수 있는 것을 확인할 수 있었다.From Table 1, when the product of the tensile storage elastic modulus of the substrate and the thickness of the substrate is within the above-mentioned range, and the residual stress of the intermediate layer after holding at 65 ° C. for 300 seconds is within the above-mentioned range, the warpage of the wafer where the residual stress has occurred It was confirmed that it could be suppressed.

1 반도체 가공용 보호 시트
10 기재
20 중간층
30 점착제층
50 반도체 웨이퍼
51 회로면 보호층
1 Protective sheet for semiconductor processing
10 entries
20 mezzanine
30 adhesive layer
50 semiconductor wafers
51 circuit surface protection layer

Claims (3)

기재와, 상기 기재 상에 중간층과 점착제층을 이 순서로 갖는 반도체 가공용 보호 시트로서,
상기 기재의 인장 저장 탄성률과 상기 기재의 두께의 곱이 8.0 × 105 N/m 이하이고,
65 ℃ 에서 300 초 유지 후의 상기 중간층의 잔류 응력이 10000 ㎩ 이하인, 반도체 가공용 보호 시트.
A protective sheet for semiconductor processing having a substrate, an intermediate layer and an adhesive layer on the substrate in this order,
The product of the tensile storage modulus of the substrate and the thickness of the substrate is 8.0 × 10 5 N/m or less,
The protective sheet for semiconductor processing whose residual stress of the said intermediate|middle layer after holding|maintenance for 300 second at 65 degreeC is 10000 Pa or less.
제 1 항에 있어서,
65 ℃ 에 있어서의 상기 중간층의 손실 정접이 0.6 이상인, 반도체 가공용 보호 시트.
The method of claim 1,
The protective sheet for a semiconductor process whose loss tangent of the said intermediate|middle layer in 65 degreeC is 0.6 or more.
제 1 항 또는 제 2 항에 기재된 반도체 가공용 보호 시트를, 잔류 응력이 발생한 반도체 웨이퍼에 첩부하는 공정과,
상기 반도체 가공용 보호 시트가 첩부된 반도체 웨이퍼의 강성을 저하시키는 공정을 갖는, 반도체 장치의 제조 방법.
The process of affixing the protective sheet for semiconductor processing of Claim 1 or 2 to the semiconductor wafer which residual stress generate|occur|produced;
The manufacturing method of the semiconductor device which has the process of reducing the rigidity of the semiconductor wafer to which the said protective sheet for a semiconductor process was affixed.
KR1020217030729A 2019-03-29 2020-03-24 Protective sheet for semiconductor processing and manufacturing method of semiconductor device KR20210151069A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019068715 2019-03-29
JPJP-P-2019-068715 2019-03-29
PCT/JP2020/012876 WO2020203438A1 (en) 2019-03-29 2020-03-24 Protection sheet for semiconductor processing and method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
KR20210151069A true KR20210151069A (en) 2021-12-13

Family

ID=72668095

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217030729A KR20210151069A (en) 2019-03-29 2020-03-24 Protective sheet for semiconductor processing and manufacturing method of semiconductor device

Country Status (5)

Country Link
JP (1) JPWO2020203438A1 (en)
KR (1) KR20210151069A (en)
CN (1) CN113613896A (en)
TW (1) TW202043405A (en)
WO (1) WO2020203438A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063827A1 (en) 2014-10-20 2016-04-28 リンテック株式会社 Substrate for surface protective sheet and surface protective sheet

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5117629B2 (en) * 1970-11-25 1976-06-03
JP3945565B2 (en) * 2001-10-26 2007-07-18 リンテック株式会社 Semiconductor wafer processing method
JP4493296B2 (en) * 2002-07-26 2010-06-30 日東電工株式会社 Processing adhesive sheet and its manufacturing method
JP2005244206A (en) * 2004-01-28 2005-09-08 Mitsui Chemicals Inc Protecting method of semiconductor wafer and semiconductor wafer protective adhesive film
JP2007070432A (en) * 2005-09-06 2007-03-22 Nitto Denko Corp Pressure-sensitive adhesive sheet and method of processing product using the pressure-sensitive adhesive sheet
JP5255525B2 (en) * 2009-06-15 2013-08-07 古河電気工業株式会社 Adhesive tape for semiconductor wafer processing and manufacturing method thereof
JP5117629B1 (en) * 2012-06-28 2013-01-16 古河電気工業株式会社 Adhesive tape for wafer processing
WO2017150676A1 (en) * 2016-03-03 2017-09-08 リンテック株式会社 Adhesive tape for semiconductor processing and method for producing semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063827A1 (en) 2014-10-20 2016-04-28 リンテック株式会社 Substrate for surface protective sheet and surface protective sheet

Also Published As

Publication number Publication date
WO2020203438A1 (en) 2020-10-08
TW202043405A (en) 2020-12-01
JPWO2020203438A1 (en) 2020-10-08
CN113613896A (en) 2021-11-05

Similar Documents

Publication Publication Date Title
US11322385B2 (en) Adhesive tape for semiconductor processing, and semiconductor device manufacturing method
CN108307635B (en) Adhesive tape for processing workpiece
WO2012128311A1 (en) Base film and pressure-sensitive adhesive sheet provided therewith
CN108377659B (en) Adhesive tape for semiconductor processing and method for manufacturing semiconductor device
US11842916B2 (en) Semiconductor processing adhesive tape and method of manufacturing semiconductor device
US10192768B2 (en) Sheet for semiconductor processing
CN106794684B (en) Surface protection sheet substrate and surface protection sheet
KR102451856B1 (en) Dicing sheet and method for manufacturing semiconductor chip
US11492520B2 (en) Reinforcing film
US20210210372A1 (en) Adhesive Tape for Semiconductor Processing and Method for Producing Semiconductor Device
WO2012128312A1 (en) Base film and pressure-sensitive adhesive sheet provided therewith
JPWO2015046341A1 (en) Adhesive sheet
CN107078039B (en) Sheet for semiconductor processing
KR102642079B1 (en) Adhesive tape for semiconductor processing
KR20210149688A (en) Protective sheet for semiconductor processing and manufacturing method of semiconductor device
KR20210151069A (en) Protective sheet for semiconductor processing and manufacturing method of semiconductor device
KR20210122087A (en) Protective sheet for semiconductor processing and method for manufacturing semiconductor apparatus
KR20230069018A (en) Protective sheet for semiconductor processing and method for manufacturing semiconductor apparatus
CN113471129A (en) Protective sheet for semiconductor processing and method for manufacturing semiconductor device
WO2023188272A1 (en) Adhesive tape for semiconductor processing
WO2024070692A1 (en) Workpiece processing method
WO2023189168A1 (en) Workpiece processing method
KR20230024150A (en) Adhesive film for wafer processing