KR20210129856A - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR20210129856A
KR20210129856A KR1020200047902A KR20200047902A KR20210129856A KR 20210129856 A KR20210129856 A KR 20210129856A KR 1020200047902 A KR1020200047902 A KR 1020200047902A KR 20200047902 A KR20200047902 A KR 20200047902A KR 20210129856 A KR20210129856 A KR 20210129856A
Authority
KR
South Korea
Prior art keywords
substrate
support structure
pixel
layer
pattern
Prior art date
Application number
KR1020200047902A
Other languages
English (en)
Inventor
임강묵
최여선
김성인
김창화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200047902A priority Critical patent/KR20210129856A/ko
Priority to US17/128,362 priority patent/US20210327930A1/en
Publication of KR20210129856A publication Critical patent/KR20210129856A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

제품 신뢰성 및 품질이 향상된 이미지 센서 및 그 제조 방법이 제공된다. 이미지 센서는, 광전 변환층을 각각 포함하는 복수의 단위 픽셀들을 포함하는 기판, 기판 내에, 격자형으로 형성되어 복수의 단위 픽셀들을 분리하는 픽셀 분리 패턴, 및 기판 내에, 픽셀 분리 패턴의 격자점에 대응되도록 배치되어, 인접하는 단위 픽셀들을 지지하는 지지 구조체를 포함한다.

Description

이미지 센서 및 그 제조 방법{IMAGE SENSOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 이미지 센서 및 그 제조 방법에 관한 것이다. 보다 구체적으로, 본 발명은 픽셀 분리 패턴을 포함하는 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서(image sensor)는 광학 정보를 전기 신호로 변환시키는 반도체 소자 중 하나이다. 이러한 이미지 센서는 전하 결합형(CCD; Charge Coupled Device) 이미지 센서와 씨모스형(CMOS; Complementary Metal-Oxide Semiconductor) 이미지 센서를 포함할 수 있다.
이미지 센서는 패키지(package) 형태로 구성될 수 있는데, 이 때 패키지는 이미지 센서를 보호하는 동시에, 이미지 센서의 수광면(photo receiving surface) 또는 센싱 영역(sensing area)에 광이 입사될 수 있는 구조로 구성될 수 있다.
최근에는 이미지 센서에 형성되는 픽셀들이 향상된 수광 효율 및 광 감도(sensitivity)를 가지도록 반도체 기판의 후면을 통하여 입사광이 조사되는 후면 조사형(BSI; backside illumination) 이미지 센서가 연구되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 제품 신뢰성 및 품질이 향상된 이미지 센서를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 제품 신뢰성이 향상된 이미지 센서를 제조할 수 있는 이미지 센서의 제조 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 광전 변환층을 각각 포함하는 복수의 단위 픽셀들을 포함하는 기판, 기판 내에, 격자형으로 형성되어 복수의 단위 픽셀들을 분리하는 픽셀 분리 패턴, 및 기판 내에, 픽셀 분리 패턴의 격자점에 대응되도록 배치되어, 인접하는 단위 픽셀들을 지지하는 지지 구조체를 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 제1 픽셀과, 제1 방향에서 제1 픽셀에 인접하는 제2 픽셀과, 제1 방향과 교차하는 제2 방향에서 제1 픽셀에 인접하는 제3 픽셀을 포함하는 기판, 기판 내에, 제1 내지 제3 픽셀을 서로 분리하는 픽셀 분리 패턴, 및 제2 픽셀과 제3 픽셀 사이의 기판 내에, 제1 내지 제3 픽셀을 서로 연결하는 지지 구조체를 포함한다.
상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 이미지 센서는, 광이 입사되는 제1 면 및 제1 면과 반대되는 제2 면을 포함하는 제1 기판, 제1 기판 내에, 광전 변환층을 각각 포함하는 복수의 단위 픽셀들, 제1 기판 내에, 격자형으로 형성되어 복수의 단위 픽셀들을 분리하는 픽셀 분리 패턴, 제1 기판 내에, 픽셀 분리 패턴의 격자점을 둘러싸는 지지 구조체, 제1 기판의 제1 면 상에, 각각의 단위 픽셀들과 대응되는 컬러 필터, 각각의 컬러 필터 상에 배치되는 마이크로 렌즈, 및 제1 기판의 제2 면 상에, 제1 배선간 절연막 및 제1 배선간 절연막 내의 제1 배선을 포함하는 제1 배선 구조체를 포함한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 블록도이다.
도 2는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 3은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다.
도 4는 도 3의 A-A를 따라서 절단한 단면도이다.
도 5는 도 3의 B-B, C-C 및 D-D를 따라서 절단한 단면도이다.
도 6은 몇몇 실시예에 따른 이미지 센서의 효과를 설명하기 위한 레이아웃도이다.
도 7은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 8은 도 7의 SC1-SC1 및 SC2-SC2를 따라서 절단한 단면도이다.
도 9는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 10은 도 9의 SC1-SC1 및 SC2-SC2를 따라서 절단한 단면도이다.
도 11은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 12는 도 9의 SC1-SC1 및 SC2-SC2를 따라서 절단한 단면도이다.
도 13은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 14는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다.
도 15는 도 14의 이미지 센서를 설명하기 위한 단면도이다.
도 16은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다.
도 17 내지 도 30은 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
이하에서, 도 1 내지 도 16을 참조하여, 몇몇 실시예에 따른 이미지 센서를 설명한다.
도 1은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 예시적인 블록도이다. 도 2는 몇몇 실시예에 따른 이미지 센서의 단위 픽셀을 설명하기 위한 예시적인 회로도이다.
도 1을 참조하면, 몇몇 실시예에 따른 이미지 센서는 액티브 픽셀 센서 어레이(10; APS, active pixel sensor array), 행 디코더(20; Row Decoder), 행 드라이버(30; Row Driver), 열 디코더(40; Column Cecoder), 타이밍 발생기(50; Timing Generator), 상관 이중 샘플러(60; CDS, correlated double sampler), 아날로그 디지털 컨버터(70; ADS, analog to digital converter) 및 입출력 버퍼(80; I/O Buffer)를 포함한다.
액티브 픽셀 센서 어레이(10)는 2차원적으로 배열된 복수의 단위 픽셀들을 포함하고, 광 신호를 전기적 신호로 변환할 수 있다. 액티브 픽셀 센서 어레이(10)는 행 드라이버(30)로부터 픽셀 선택 신호, 리셋 신호 및 전하 전송 신호와 같은 복수의 구동 신호들에 의해 구동될 수 있다. 또한, 액티브 픽셀 센서 어레이(10)에 의해 변환된 전기적 신호는 상관 이중 샘플러(60)에 제공될 수 있다.
행 드라이버(30)는 행 디코더(20)에서 디코딩된 결과에 따라 복수의 단위 픽셀들을 구동하기 위한 다수의 구동 신호들을 액티브 픽셀 센서 어레이(10)로 제공할 수 있다. 단위 픽셀들이 행렬(matrix) 형태로 배열된 경우에는 각 행별로 구동 신호들이 제공될 수 있다.
타이밍 발생기(50)는 행 디코더(20) 및 열 디코더(40)에 타이밍(timing) 신호 및 제어 신호를 제공할 수 있다.
상관 이중 샘플러(CDS; 60)는 액티브 픽셀 센서 어레이(10)에서 생성된 전기적 신호를 수신하여 유지(hold) 및 샘플링(sampling)할 수 있다. 상관 이중 샘플러(60)는 특정한 잡음 레벨(noise level)과 전기적 신호에 의한 신호 레벨을 이중으로 샘플링하여, 잡음 레벨과 신호 레벨의 차이에 해당하는 차이 레벨을 출력할 수 있다.
아날로그 디지털 컨버터(ADC; 70)는 상관 이중 샘플러(60)에서 출력된 차이 레벨에 해당하는 아날로그 신호를 디지털 신호로 변환하여 출력할 수 있다.
입출력 버퍼(80)는 디지털 신호를 래치(latch)하고, 래치된 신호는 열 디코더(40)에서의 디코딩 결과에 따라 순차적으로 영상 신호 처리부(미도시)로 디지털 신호를 출력할 수 있다.
도 2를 참조하면, 각각의 단위 픽셀은 광전 변환층(PD), 전송 트랜지스터(TG), 플로팅 확산 영역(FD; Floating Diffusion region), 리셋 트랜지스터(RG), 소스 팔로워 트랜지스터(SF) 및 선택 트랜지스터(SEL)를 포함할 수 있다.
광전 변환층(PD)은 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다. 광전 변환층(PD)은 생성되어 축적된 전하를 플로팅 확산 영역(FD)으로 전송하는 전송 트랜지스터(TG)와 커플링될 수 있다. 플로팅 확산 영역(FD)은 전하를 전압으로 전환하는 영역으로, 기생 커패시턴스를 갖고 있기 때문에 전하가 누적적으로 저장될 수 있다.
전송 트랜지스터(TG)의 일단은 광전 변환층(PD)과 연결되고, 전송 트랜지스터(TG)의 타단은 플로팅 확산 영역(FD)과 연결될 수 있다. 전송 트랜지스터(TG)는 소정의 바이어스(예를 들어, 전송 신호(TX))에 의해 구동되는 트랜지스터로 형성될 수 있다. 즉, 전송 트랜지스터(TG)는, 광전 변환층(PD)으로부터 생성된 전하를 전송 신호(TX)에 따라 플로팅 확산 영역(FD)으로 전송할 수 있다.
소스 팔로워 트랜지스터(SF)는, 광전 변환층(PD)으로부터 전하를 전달받은 플로팅 확산 영역(FD)의 전기적 포텐셜의 변화를 증폭하고 이를 출력 라인(VOUT)으로 출력할 수 있다. 소스 팔로워 트랜지스터(SF)가 턴온(turn-on)되면, 소스 팔로워 트랜지스터(SF)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 선택 트랜지스터(SEL)의 드레인 영역으로 전달될 수 있다.
선택 트랜지스터(SEL)는 행 단위로 읽어낼 단위 픽셀을 선택할 수 있다. 선택 트랜지스터(SEL)는 소정의 바이어스(예를 들어, 행 선택 신호(SX))를 인가하는 선택 라인에 의해 구동되는 트랜지스터로 이루어질 수 있다.
리셋 트랜지스터(RG)는 플로팅 확산 영역(FD)을 주기적으로 리셋시킬 수 있다. 리셋 트랜지스터(RG)는 소정의 바이어스(예를 들어, 리셋 신호(RX))를 인가하는 리셋 라인에 의해 구동되는 트랜지스터로 이루어질 수 있다. 리셋 신호(RX)에 의해 리셋 트랜지스터(RG)가 턴온되면, 리셋 트랜지스터(RG)의 드레인에 제공되는 소정의 전기적 포텐셜, 예컨대 전원 전압(VDD)이 플로팅 확산 영역(FD)으로 전달될 수 있다.
도 3은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다. 도 4는 도 3의 A-A를 따라서 절단한 단면도이다. 도 5는 도 3의 B-B, C-C 및 D-D를 따라서 절단한 단면도이다. 도 6은 몇몇 실시예에 따른 이미지 센서의 효과를 설명하기 위한 레이아웃도이다. 설명의 편의를 위해, 도 1 및 도 2를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 3 내지 도 5를 참조하면, 몇몇 실시예에 따른 이미지 센서는 제1 기판(110), 제1 소자 분리 패턴(105), 픽셀 분리 패턴(120), 지지 구조체(SS), 제1 배선 구조체(IS1), 표면 절연막(140), 컬러 필터(170) 및 마이크로 렌즈(180)를 포함한다.
제1 기판(110)은 반도체 기판일 수 있다. 예를 들어, 제1 기판(110)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 제1 기판(110)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 제1 기판(110)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
제1 기판(110)은 서로 반대되는 제1 면(110a) 및 제2 면(110b)을 포함할 수 있다. 후술되는 실시예들에서, 제1 면(110a)은 제1 기판(110)의 후면(back side)으로 지칭될 수 있고, 제2 면(110b)은 제1 기판(110)의 전면(front side)으로 지칭될 수 있다. 몇몇 실시예에서, 제1 기판(110)의 제1 면(110a)은 광이 입사되는 수광면일 수 있다. 즉, 몇몇 실시예에 따른 이미지 센서는 후면 조사형(BSI) 이미지 센서일 수 있다.
제1 기판(110)에는 복수의 단위 픽셀들(PX1~PX9)이 형성될 수 있다. 복수의 단위 픽셀들(PX1~PX9)은 예를 들어, 도 3에 도시된 것처럼, 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다.
각각의 단위 픽셀(PX1~PX9)은 광전 변환층(PD)을 포함할 수 있다. 광전 변환층(PD)은 제1 기판(110) 내에 형성될 수 있다. 광전 변환층(PD)은 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다.
광전 변환층(PD)은 제1 기판(110) 내에 불순물을 도핑하여 형성될 수 있다. 예를 들어, 광전 변환층(PD)은 p형인 제1 기판(110) 내에 n형 불순물이 이온 주입되어 형성될 수 있다. 몇몇 실시예에서, 광전 변환층(PD)은 제1 기판(110)의 상면과 수직하는 수직 방향(예컨대, 제1 기판(110)의 제1 면(110a) 및 제2 면(110b)과 교차하는 방향)에서 포텐셜 기울기를 가질 수 있다. 예를 들어, 광전 변환층(PD)은 복수 개의 불순물 영역들이 적층된 형태일 수 있다.
광전 변환층(PD)은 예를 들어, 포토 다이오드(photo diode), 포토 트랜지스터(photo transistor), 포토 게이트(photo gate), 핀드 포토 다이오드(pinned photo diode), 유기 포토 다이오드(organic photo diode), 퀀텀닷(quantum dot) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
각각의 단위 픽셀(PX1~PX9)은 제1 전자 소자(TR1)를 포함할 수 있다. 몇몇 실시예에서, 제1 전자 소자(TR1)는 제1 기판(110)의 제2 면(110b) 상에 형성될 수 있다. 제1 전자 소자(TR1)는 광전 변환층(PD)과 연결되어 전기적 신호를 처리하기 위한 다양한 트랜지스터들을 구성할 수 있다. 예를 들어, 제1 전자 소자(TR1)는 도 2에 관한 설명에서 상술한 전송 트랜지스터(TG), 리셋 트랜지스터(RG), 소스 팔로워 트랜지스터(SF) 또는 선택 트랜지스터(SEL) 등의 트랜지스터들을 구성할 수 있다.
몇몇 실시예에서, 제1 전자 소자(TR1)는 수직형(vertical) 전송 트랜지스터를 포함할 수 있다. 예를 들어, 상술한 전송 트랜지스터(TG)를 구성하는 제1 전자 소자(TR1)는 그 일부가 제1 기판(110) 내로 연장될 수 있다. 이와 같은 전송 트랜지스터(TG)는 단위 픽셀의 면적을 축소시킬 수 있어 이미지 센서의 고집적화를 가능하게 할 수 있다.
제1 소자 분리 패턴(105)은 제1 기판(110) 내에 형성될 수 있다. 제1 소자 분리 패턴(105)은 예를 들어, 제1 기판(110)이 패터닝되어 형성된 얕은 트렌치(shallow trench) 내에 절연 물질이 매립되어 형성될 수 있다. 몇몇 실시예에서, 제1 소자 분리 패턴(105)은 제1 기판(110)의 제2 면(110b)으로부터 연장될 수 있다.
제1 소자 분리 패턴(105)은 각각의 단위 픽셀(PX1~PX9)의 활성 영역을 정의할 수 있다. 예를 들어, 제1 소자 분리 패턴(105)은 도 2에 관한 설명에서 상술한 전송 트랜지스터(TG), 리셋 트랜지스터(RG), 소스 팔로워 트랜지스터(SF) 또는 선택 트랜지스터(SEL) 등의 트랜지스터들을 서로 분리할 수 있다.
제1 소자 분리 패턴(105)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
픽셀 분리 패턴(120)은 제1 기판(110) 내에 형성될 수 있다. 픽셀 분리 패턴(120)은 예를 들어, 제1 기판(110)이 패터닝되어 형성된 깊은 트렌치(deep trench; 예를 들어, 도 5의 픽셀 분리 트렌치(120t)) 내에 절연 물질이 매립되어 형성될 수 있다.
픽셀 분리 패턴(120)은 복수의 단위 픽셀들(PX1~PX9)을 정의할 수 있다. 예를 들어, 도 3에 도시된 것처럼, 픽셀 분리 패턴(120)은 평면적 관점에서 격자형으로 형성되어 복수의 단위 픽셀들(PX1~PX9)을 서로 분리할 수 있다. 즉, 픽셀 분리 패턴(120)은 평면적 관점에서 각각의 단위 픽셀들(PX1~PX9)을 둘러싸도록 형성될 수 있다.
몇몇 실시예에서, 픽셀 분리 패턴(120)은 스페이서막(122) 및 필링막(124)을 포함할 수 있다. 예를 들어, 제1 기판(110) 내에, 평면적 관점에서 격자형으로 형성되어 복수의 단위 픽셀들(PX~PX9)을 서로 분리하는 픽셀 분리 트렌치(120t)가 형성될 수 있다. 스페이서막(122)은 픽셀 분리 트렌치(120t)의 측면을 따라 컨포멀하게 연장될 수 있다. 필링막(124)은 스페이서막(122) 상에 형성되어 픽셀 분리 트렌치(120t)의 적어도 일부를 채울 수 있다.
몇몇 실시예에서, 스페이서막(122)은 제1 기판(110)보다 굴절률이 낮은 산화물을 포함할 수 있다. 예를 들어, 스페이서막(122)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 기판(110)보다 굴절률이 낮은 스페이서막(122)은 광전 변환층(PD)으로 비스듬히 입사되는 광을 굴절 또는 반사시킬 수 있다. 또한, 스페이서막(122)은 입사광에 의해 특정 단위 픽셀에서 생성된 광전하들이 랜덤 드리프트(random drift)에 의해 인접하는 단위 픽셀으로 이동하는 것을 방지할 수 있다. 즉, 스페이서막(122)은 광전 변환층(PD)의 수광률을 향상시켜 몇몇 실시예에 따른 이미지 센서의 품질을 향상시킬 수 있다.
몇몇 실시예에서, 필링막(124)은 도전 물질을 포함할 수 있다. 예를 들어, 필링막(124)은 폴리 실리콘(poly Si)을 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 도전 물질을 포함하는 필링막(124)에 그라운드 전압 또는 마이너스 전압이 인가될 수 있다. 이러한 경우에, 몇몇 실시예에 따른 이미지 센서의 ESD(electrostatic discharge) 멍(bruise) 불량이 효과적으로 방지될 수 있다. 여기서, ESD 멍 불량이란, ESD 등에 의해 발생된 전하들이 기판의 표면(예를 들어, 제1 면(110a))에 축적됨으로써 생성되는 이미지에 멍과 같은 얼룩을 발생시키는 현상을 의미한다.
몇몇 실시예에서, 픽셀 분리 패턴(120)은 제1 소자 분리 패턴(105)을 관통할 수 있다. 예를 들어, 픽셀 분리 패턴(120)은 제1 소자 분리 패턴(105) 내의 제2 면(110b)으로부터 연장될 수 있다. 몇몇 실시예에서, 픽셀 분리 패턴(120)은 제1 기판(110)의 상면과 수직하는 수직 방향에서 제1 소자 분리 패턴(105)과 중첩될 수 있다.
몇몇 실시예에서, 필링막(124)은 제1 기판(110)의 제2 면(110b)까지 연장되지 않을 수 있다. 예를 들어, 필링막(124)의 하면은 제1 기판(110)의 제2 면(110b)으로부터 이격될 수 있다.
몇몇 실시예에서, 픽셀 분리 패턴(120) 내에 캡핑 패턴(107)이 형성될 수 있다. 캡핑 패턴(107)은 필링막(124)과 제1 배선 구조체(IS1) 사이에 개재될 수 있다. 캡핑 패턴(107)은 예를 들어, 픽셀 분리 패턴(120)의 필링막(124)이 리세스되어 형성된 트렌치 내에 절연 물질이 매립되어 형성될 수 있다.
제1 기판(110)의 제2 면(110b)을 기준으로, 캡핑 패턴(107)의 깊이는 제1 소자 분리 패턴(105)의 깊이와 동일한 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 제1 기판(110)의 제2 면(110b)을 기준으로, 캡핑 패턴(107)의 깊이는 제1 소자 분리 패턴(105)의 깊이보다 얕을 수도 있고, 깊을 수도 있음은 물론이다.
지지 구조체(SS)는 제1 기판(110) 내에 형성될 수 있다. 지지 구조체(SS)는 평면적 관점에서 픽셀 분리 패턴(120)의 격자점에 대응되도록 배치될 수 있다. 예를 들어, 도 3에 도시된 것처럼, 픽셀 분리 패턴(120)의 격자점과 대응되는 영역에 지지 트렌치(SSt)가 형성될 수 있다. 지지 구조체(SS)는 지지 트렌치(SSt) 내에 형성될 수 있다. 몇몇 실시예에서, 지지 구조체(SS)는 지지 트렌치(SSt)의 측면을 따라 컨포멀하게 형성될 수 있다.
지지 구조체(SS)는 인접하는 단위 픽셀들(PX1~PX9)을 지지할 수 있다. 예를 들어, 지지 구조체(SS)의 측면은 복수의 단위 픽셀들(PX1~PX9)의 측면과 접촉할 수 있다. 일례로, 도 3에 도시된 것처럼, 지지 구조체(SS)는 제1, 제2, 제4 및 제5 픽셀(PX1, PX2, PX4, PX5) 사이에 개재될 수 있다. 이 때, 지지 구조체(SS)의 외측면은 제1, 제2, 제4 및 제5 픽셀(PX1, PX2, PX4, PX5)의 측면과 접촉할 수 있다. 이에 따라, 제1, 제2, 제4 및 제5 픽셀(PX1, PX2, PX4, PX5)은 지지 구조체(SS)에 의해 연결되어 지지될 수 있다.
단위 픽셀들(PX1~PX9)의 측면과 접촉하지 않는 지지 구조체(SS)의 측면은 픽셀 분리 패턴(120)의 측면과 접촉할 수 있다. 예를 들어, 픽셀 분리 패턴(120)의 스페이서막(122)은 단위 픽셀(PX1~PX9)의 측면과 접촉하지 않는 지지 구조체(SS)의 외측면을 따라 컨포멀하게 연장될 수 있다.
몇몇 실시예에서, 픽셀 분리 패턴(120)의 일부는 지지 구조체(SS) 내에 형성될 수 있다. 예를 들어, 지지 구조체(SS) 내에 픽셀 분리 트렌치(120t)의 일부가 형성될 수 있다. 픽셀 분리 패턴(120)의 일부는 지지 구조체(SS) 내의 픽셀 분리 트렌치(120t)를 채울 수 있다. 몇몇 실시예에서, 스페이서막(122)은 지지 구조체(SS)의 내측면을 따라 컨포멀하게 연장될 수 있고, 필링막(124)은 지지 구조체(SS) 내의 픽셀 분리 트렌치(120t)를 채울 수 있다. 이에 따라, 스페이서막(122)은 지지 구조체(SS)와 필링막(124) 사이에 개재될 수 있다. 또한, 스페이서막(122)은 지지 구조체(SS)와 각각의 단위 픽셀(PX1~PX9) 사이에 개재되지 않을 수 있다.
지지 구조체(SS)는 픽셀 분리 패턴(120)의 격자점에 대응되도록 배치될 수 있으므로, 지지 구조체(SS) 내에 형성되는 픽셀 분리 패턴(120)은 픽셀 분리 패턴(120)의 격자점에 대응될 수 있다. 이에 따라, 지지 구조체(SS)는 평면적 관점에서 픽셀 분리 패턴(120)의 격자점을 둘러쌀 수 있다.
몇몇 실시예에서, 지지 구조체(SS)는 제1 기판(110)의 제1 면(110a)으로부터 노출될 수 있다. 예를 들어, 지지 구조체(SS)는 제1 기판(110)의 제1 면(110a)으로부터 제1 기판(110)의 제2 면(110b)을 향해 연장될 수 있다. 몇몇 실시예에서, 지지 구조체(SS)는 제1 기판(110)의 제1 면(110a)으로부터 제1 기판(110)의 제2 면(110b)까지 연장될 수 있다.
몇몇 실시예에서, 지지 구조체(SS)는 그 축이 제1 기판(110)의 상면과 수직하는 수직 방향으로 연장되는 통형일 수 있다. 지지 구조체(SS)는 원통형인 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 지지 구조체(SS)는 타원통형일 수도 있고, 사각통형 등 다양한 다각통형일 수도 있음은 물론이다.
몇몇 실시예에서, 지지 구조체(SS)는 제1 소자 분리 패턴(105)을 관통할 수 있다. 예를 들어, 지지 구조체(SS)는 제1 소자 분리 패턴(105) 내의 제2 면(110b)으로부터 연장될 수 있다. 몇몇 실시예에서, 지지 구조체(SS)는 제1 기판(110)의 상면과 수직하는 수직 방향에서 제1 소자 분리 패턴(105)과 중첩될 수 있다.
몇몇 실시예에서, 제1 기판(110) 내의 지지 구조체(SS)의 측면의 기울기는 제1 소자 분리 패턴(105) 내의 지지 구조체(SS)의 측면의 기울기와 다를 수 있다. 예를 들어, 도 4 및 도 5에 도시된 것처럼, 제1 기판(110) 내의 지지 구조체(SS)의 측면의 기울기는 제1 소자 분리 패턴(105) 내의 지지 구조체(SS)의 측면의 기울기보다 클 수 있다. 이는, 지지 트렌치(SSt)를 형성하기 위한 식각 공정의 특성에 기인할 수 있으나, 이에 제한되는 것은 아니다.
지지 구조체(SS)는 절연 물질을 포함할 수 있다. 예를 들어, 지지 구조체(SS)는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 지지 구조체(SS)는 실리콘 산화물을 포함할 수 있다.
도 3 내지 도 5에서, 지지 구조체(SS)와 픽셀 분리 패턴(120) 간의 경계를 도시하였으나, 이는 설명의 편의를 위한 것일 뿐이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 지지 구조체(SS)와 스페이서막(122)이 유사한 물질로 형성되는 경우에, 지지 구조체(SS)와 스페이서막(122) 간의 경계는 존재하지 않을 수도 있다.
몇몇 실시예에서, 제1 기판(110) 내에 픽셀 분리 패턴(120)의 측면 및 지지 구조체(SS)의 측면을 따라 연장되는 포텐셜 배리어층(113)이 형성될 수 있다. 예를 들어, 도 5에 도시된 것처럼, 포텐셜 배리어층(113)의 일부는 픽셀 분리 패턴(120)의 측면을 따라 연장되는 제1 기판(110) 내에 형성될 수 있고, 포텐셜 배리어층(113)의 다른 일부는 지지 구조체(SS)의 측면을 따라 연장되는 제1 기판(110) 내에 형성될 수 있다. 포텐셜 배리어층(113)은 픽셀 분리 패턴(120)의 측면 및 지지 구조체(SS)의 측면을 따라 컨포멀하게 연장될 수 있다.
포텐셜 배리어층(113)은 광전 변환층(PD)과 반대의 도전형을 가질 수 있다. 예를 들어, 광전 변환층(PD)이 n형 불순물을 포함하는 경우에, 포텐셜 배리어층(113)은 p형 불순물이 이온 주입되어 형성될 수 있다. 이에 따라, 포텐셜 배리어층(113)은 암전류(dark current)를 감소시켜 몇몇 실시예에 따른 이미지 센서의 품질을 향상시킬 수 있다. 예를 들어, 포텐셜 배리어층(113)은 픽셀 분리 트렌치(120t)의 표면 결함으로부터 생성된 전자-정공 쌍(EHP; Electron-Hole Pair)에 의해 암전류가 발생하는 것을 감소시킬 수 있다.
제1 배선 구조체(IS1)는 제1 기판(110) 상에 형성될 수 있다. 몇몇 실시예에서, 제1 배선 구조체(IS1)는 제1 기판(110)의 제2 면(110b) 상에 형성될 수 있다.
제1 배선 구조체(IS1)는 하나 또는 복수의 배선들로 구성될 수 있다. 예를 들어, 제1 배선 구조체(IS1)는 제1 배선간 절연막(130) 및 제1 배선간 절연막(130) 내의 제1 배선(132)을 포함할 수 있다. 도 4에서, 제1 배선 구조체(IS1)를 구성하는 배선들의 층 수 및 그 배치 등은 예시적인 것일 뿐이다.
몇몇 실시예에서, 제1 배선(132)은 단위 픽셀들(PX1~PX9)과 전기적으로 연결될 수 있다. 예를 들어, 제1 배선(132)은 제1 전자 소자(TR1)와 접속될 수 있다.
표면 절연막(140)은 제1 기판(110) 상에 형성될 수 있다. 몇몇 실시예에서, 표면 절연막(140)은 제1 기판(110)의 제1 면(110a)을 따라 연장될 수 있다. 몇몇 실시예에서, 표면 절연막(140)은 픽셀 분리 패턴(120) 및 지지 구조체(SS)와 접촉할 수 있다.
표면 절연막(140)은 절연 물질을 포함할 수 있다. 예를 들어, 표면 절연막(140)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 표면 절연막(140)은 다중막으로 형성될 수 있다. 예를 들어, 표면 절연막(140)은 제1 기판(110)의 제1 면(110a) 상에 차례로 적층되는 알루미늄 산화막, 하프늄 산화막, 실리콘 산화막, 실리콘 질화막 및 하프늄 산화막을 포함할 수 있으나, 이에 제한되는 것은 아니다.
표면 절연막(140)은 반사 방지막으로 기능하여, 제1 기판(110)으로 입사되는 광의 반사를 방지함으로써 광전 변환층(PD)의 수광률을 향상시킬 수 있다. 또한, 표면 절연막(140)은 평탄화막으로 기능하여, 후술되는 컬러 필터(170) 및 마이크로 렌즈(180)를 균일한 높이로 형성할 수 있다.
컬러 필터(170)는 표면 절연막(140) 상에 형성될 수 있다. 컬러 필터(170)는 각각의 단위 픽셀(PX1~PX9)에 대응되도록 배열될 수 있다. 예를 들어, 복수의 컬러 필터(170)들은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다.
컬러 필터(170)는 단위 픽셀(PX1~PX9)에 따라 다양한 컬러 필터를 가질 수 있다. 예를 들어, 컬러 필터(170)는 적색(red) 컬러 필터, 녹색(green) 컬러 필터 및 청색(blue) 컬러 필터를 포함하는 베이어 패턴(bayer pattern)으로 배열될 수 있다. 그러나, 이는 예시적인 것일 뿐이고, 컬러 필터(170)는 옐로우 필터(yellow filter), 마젠타 필터(magenta filter) 및 시안 필터(cyan filter)를 포함할 수도 있고, 화이트 필터(white filter)를 더 포함할 수도 있다.
몇몇 실시예에서, 컬러 필터(170)들 사이에 그리드 패턴(150, 160)이 형성될 수 있다. 그리드 패턴(150, 160)은 표면 절연막(140) 상에 형성될 수 있다. 그리드 패턴(150, 160)은 평면적 관점에서 격자형으로 형성되어 컬러 필터(170)들 사이에 개재될 수 있다. 몇몇 실시예에서, 그리드 패턴(150, 160)은 제1 기판(110)의 상면과 수직하는 수직 방향에서 픽셀 분리 패턴(120)과 중첩되도록 배치될 수 있다.
몇몇 실시예에서, 그리드 패턴(150, 160)은 도전 패턴(150) 및 저굴절률 패턴(160)을 포함할 수 있다. 도전 패턴(150) 및 저굴절률 패턴(160)은 예를 들어, 표면 절연막(140) 상에 차례로 적층될 수 있다.
도전 패턴(150)은 도전 물질을 포함할 수 있다. 예를 들어, 도전 패턴(150)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 도전 패턴(150)은 ESD 등에 의해 발생된 전하들이 제1 기판(110)의 표면(예를 들어, 제1 면(110a))에 축적되는 것을 방지하여, ESD 멍 불량을 효과적으로 방지할 수 있다.
저굴절률 패턴(160)은 실리콘(Si)보다 굴절률이 낮은 저굴절률(low refractive index) 물질을 포함할 수 있다. 예를 들어, 저굴절률 패턴(160)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 저굴절률 패턴(160)은 비스듬히 입사되는 광을 굴절 또는 반사시킴으로써 집광 효율을 향상시켜 이미지 센서의 품질을 향상시킬 수 있다.
몇몇 실시예에서, 표면 절연막(140) 및 그리드 패턴(150, 160) 상에 제1 보호막(165)이 형성될 수 있다. 예를 들어, 제1 보호막(165)은 표면 절연막(140)의 상면, 그리드 패턴(150, 160)의 측면 및 상면의 프로파일을 따라 컨포멀하게 연장될 수 있다.
제1 보호막(165)은 예를 들어, 알루미늄 산화물을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 보호막(165)은 표면 절연막(140) 및 그리드 패턴(150, 160)의 손상을 방지할 수 있다.
마이크로 렌즈(180)는 컬러 필터(170) 상에 형성될 수 있다. 마이크로 렌즈(180)는 각각의 단위 픽셀(PX1~PX9)에 대응되도록 배열될 수 있다. 예를 들어, 복수의 마이크로 렌즈(180)들은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다.
마이크로 렌즈(180)는 볼록한 형상을 가지며, 소정의 곡률 반경을 가질 수 있다. 이에 따라, 마이크로 렌즈(180)는 광전 변환층(PD)에 입사되는 광을 집광시킬 수 있다. 마이크로 렌즈(180)는 예를 들어, 광투과성 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 마이크로 렌즈(180) 상에 제2 보호막(185)이 형성될 수 있다. 제2 보호막(185)은 마이크로 렌즈(180)의 표면을 따라 연장될 수 있다. 제2 보호막(185)은 예를 들어, 무기물 산화막을 포함할 수 있다. 예를 들어, 제2 보호막(185)은 실리콘 산화물, 티타늄 산화물, 지르코늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 보호막(185)은 저온 산화물(LTO; low temperature oxide)을 포함할 수 있다.
제2 보호막(185)은 외부로부터 마이크로 렌즈(180)를 보호할 수 있다. 예를 들어, 제2 보호막(185)은 무기물 산화막을 포함함으로써, 유기 물질을 포함하는 마이크로 렌즈(180)를 보호할 수 있다. 또한, 제2 보호막(185)은 마이크로 렌즈(180)의 집광 효율을 향상시킴으로써 이미지 센서의 품질을 향상시킬 수 있다. 예를 들어, 제2 보호막(185)은 마이크로 렌즈(180)들 사이의 공간을 채움으로써, 마이크로 렌즈(180)들 사이의 공간으로 도달하는 입사광의 반사, 굴절, 산란 등을 감소시킬 수 있다.
이미지 센서가 고집적화됨에 따라 단위 픽셀들의 크기가 점점 작아지고 있고, 이를 보상하기 위해 단위 픽셀들을 분리하는 픽셀 분리 패턴의 종횡비(AR; Aspect Ratio)가 점점 증가하고 있다. 그러나, 픽셀 분리 패턴의 증가된 종횡비는 단위 픽셀들의 리닝(leaning) 현상 등을 야기하여 이미지 센서의 불량을 발생시키는 원인이 된다.
예를 들어, 도 6을 참조하면, 픽셀 분리 패턴(120)의 종횡비가 증가함에 따라, 제1 픽셀(PX1)과 제2 픽셀(PX2)에 리닝 현상으로 인한 패턴 시프트(pattern shift)가 발생할 수 있다.
그러나, 몇몇 실시예에 따른 이미지 센서는 지지 구조체(SS)를 구비함으로써 단위 픽셀들을 지지할 수 있다. 예를 들어, 상술한 것처럼, 지지 구조체(SS)는 픽셀 분리 패턴(120)의 격자점에 대응되도록 배치되어 인접하는 단위 픽셀들(PX1~PX9)을 지지함으로써 단위 픽셀들의 리닝 현상을 방지할 수 있다. 이에 따라, 제품 신뢰성 및 품질이 향상된 이미지 센서가 제공될 수 있다.
도 7은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다. 도 8은 도 7의 SC1-SC1 및 SC2-SC2를 따라서 절단한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 6을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 7 및 도 8을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 지지 구조체(SS)의 두께는 제1 기판(110)의 제1 면(110a)으로부터 제1 기판(110)의 제2 면(110b)을 향함에 따라 감소한다.
예를 들어, 제1 기판(110)의 제2 면(110b)에 인접하는 지지 구조체(SS)의 두께(TH2, Th4)는 제1 기판(110)의 제1 면(110a)에 인접하는 지지 구조체(SS)의 두께(TH1, TH3)는 보다 작을 수 있다.
상술한 것처럼, 스페이서막(122)은 지지 구조체(SS)의 측면의 일부을 따라 컨포멀하게 연장될 수 있다. 이에 따라, 지지 구조체(SS)와 스페이서막(122)의 두께의 합은 제1 기판(110)의 제1 면(110a)으로부터 제1 기판(110)의 제2 면(110b)을 향함에 따라 감소할 수 있다.
평면적 관점에서 지지 구조체(SS)의 두께는 지지 트렌치(SSt)의 둘레를 따라 균일할 수도 있고, 균일하지 않을 수도 있다. 예를 들어, 도 8에 도시된 것처럼, 지지 구조체(SS)는 격자형으로 형성되는 픽셀 분리 트렌치(120t)와 중첩되지 않는 제1 부분(SSa) 및 격자형으로 형성되는 픽셀 분리 트렌치(120t)와 중첩되는 제2 부분(SSb)을 포함할 수 있다. 이 때, 지지 구조체(SS)의 제1 부분(SSa)의 두께는 지지 구조체(SS)의 제2 부분(SSb)의 두께와 동일할 수도 있고, 다를 수도 있다.
몇몇 실시예에서, 지지 구조체(SS)의 제1 부분(SSa)은 그 외측면이 단위 펙셀들(PX1~PX9)과 접촉할 수 있고, 지지 구조체(SS)의 제2 부분(SSb)은 그 외측면이 픽셀 분리 패턴(120)과 접촉할 수 있다.
도 8의 SC1 영역은 제1 기판(110)의 제1 면(110a)에 인접하는 지지 구조체(SS)의 단면을 설명하기 위한 도면이다. 도 8의 SC1 영역을 참조하면, 몇몇 실시예에서, 지지 구조체(SS)의 제1 부분(SSa)의 두께(TH1)는 지지 구조체(SS)의 제2 부분(SSb)의 두께(TH3)와 동일할 수 있다. 본 명세서에서, "동일"이란, 완전히 동일한 것뿐만 아니라 공정 상의 마진 등으로 인해 발생할 수 있는 미세한 차이를 포함하는 의미이다.
도 8의 SC2 영역은 제1 기판(110)의 제2 면(110b)에 인접하는 지지 구조체(SS)의 단면을 설명하기 위한 도면이다. 도 8의 SC2 영역을 참조하면, 몇몇 실시예에서, 지지 구조체(SS)의 제1 부분(SSa)의 두께(TH2)는 지지 구조체(SS)의 제2 부분(SSb)의 두께(TH4)보다 클 수 있다. 이는, 픽셀 분리 트렌치(120t)를 형성하기 위한 식각 공정의 특성에 기인할 수 있다. 이에 관하여는, 도 22 및 도 23에 관한 설명에서 보다 구체적으로 후술한다.
도 9는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다. 도 10은 도 9의 SC1-SC1 및 SC2-SC2를 따라서 절단한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 8을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 9 및 도 10을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 지지 구조체(SS)의 제1 부분(SSa)의 높이는 지지 구조체(SS)의 제2 부분(SSb)의 높이보다 높다.
예를 들어, 지지 구조체(SS)의 제2 부분(SSb)이 수직 방향으로 연장되는 길이(L2)는, 지지 구조체(SS)의 제1 부분(SSa)이 수직 방향으로 연장되는 길이(L1)보다 작을 수 있다.
픽셀 분리 패턴(120)은 지지 구조체(SS)의 일부를 절단할 수 있다. 예를 들어, 도 8의 SC2 영역을 참조하면, 픽셀 분리 패턴(120)은 제2 면(110b)에 인접하는 지지 구조체(SS)를 절단할 수 있다. 이에 따라, 지지 구조체(SS)는 제2 면(110b)에 인접하는 단위 픽셀들(예를 들어, 제2, 제3, 제5 및 제6 픽셀(PX2, PX3, PX5, PX6))을 서로 연결하지 않을 수 있다.
픽셀 분리 패턴(120)은 지지 구조체(SS)의 다른 일부를 절단하지 않을 수 있다. 예를 들어, 도 8의 SC1 영역을 참조하면, 픽셀 분리 패턴(120)은 제1 면(110a)에 인접하는 지지 구조체(SS)를 절단하지 않을 수 있다. 이에 따라, 지지 구조체(SS)는 제1 면(110a)에 인접하는 단위 픽셀들(예를 들어, 제2, 제3, 제5 및 제6 픽셀(PX2, PX3, PX5, PX6))을 서로 연결할 수 있다.
몇몇 실시예에서, 제2 면(110b)에 인접하는 지지 구조체(SS)의 제1 부분(SSa)의 두께(TH2)는 제1 면(110a)에 인접하는 지지 구조체(SS)의 두께(TH1)보다 작을 수 있다.
도 11은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다. 도 12는 도 9의 SC1-SC1 및 SC2-SC2를 따라서 절단한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 10을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 11 및 도 12를 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 픽셀 분리 패턴(120)은 지지 구조체(SS)를 완전히 절단한다.
예를 들어, 도 8을 참조하면, 픽셀 분리 패턴(120)은 제2 면(110b)에 인접하는 지지 구조체(SS)뿐만 아니라 제1 면(110a)에 인접하는 지지 구조체(SS)까지 절단할 수 있다. 이에 따라, 도 7 및 도 8에 관한 설명에서 상술한 지지 구조체(SS)의 제2 부분(SSb)은 완전히 제거될 수 있다. 또한, 지지 구조체(SS)는 픽셀 분리 패턴(120) 내에 형성되지 않을 수 있다.
몇몇 실시예에서, 제2 면(110b)에 인접하는 지지 구조체(SS)의 제1 부분(SSa)의 두께(TH2)는 제1 면(110a)에 인접하는 지지 구조체(SS)의 두께(TH1)보다 작을 수 있다.
도 13은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 12를 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 13을 참조하면, 몇몇 실시예에 따른 이미지 센서에서, 지지 구조체(SS)의 폭은 제1 기판(110)의 제2 면(110b)으로부터 제1 기판(110)의 제1 면(110a)을 향함에 따라 감소한다.
이는, 지지 트렌치(SSt)를 형성하기 위한 식각 공정의 특성에 기인할 수 있다. 예를 들어, 지지 트렌치(SSt)를 형성하기 위해 제1 기판(110)을 식각하는 공정은 제1 기판(110)의 제2 면(110b)에 대해 수행될 수 있다.
몇몇 실시예에서, 픽셀 분리 패턴(120)의 폭은 제1 기판(110)의 제2 면(110b)으로부터 제1 기판(110)의 제1 면(110a)을 향함에 따라 감소할 수 있다.
이는, 픽셀 분리 트렌치(120t)를 형성하기 위한 식각 공정의 특성에 기인할 수 있다. 예를 들어, 픽셀 분리 트렌치(120t)를 형성하기 위해 제1 기판(110)을 식각하는 공정은 제1 기판(110)의 제2 면(110b)에 대해 수행될 수 있다.
도 14는 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 레이아웃도이다. 도 15는 도 14의 이미지 센서를 설명하기 위한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 13을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 14 및 도 15를 참조하면, 몇몇 실시예에 따른 이미지 센서는 센서 어레이 영역(SAR), 연결 영역(CR) 및 패드 영역(PR)을 포함한다.
센서 어레이 영역(SAR)은 도 1의 액티브 픽셀 센서 어레이(10)에 대응되는 영역을 포함할 수 있다. 예를 들어, 센서 어레이 영역(SAR) 내에는 2차원적으로(예를 들어, 행렬 형태로) 배열되는 복수의 단위 픽셀들이 형성될 수 있다.
센서 어레이 영역(SAR)은 수광 영역(APS) 및 차광 영역(OB)을 포함할 수 있다. 수광 영역(APS)에는 광을 제공받아 액티브(active) 신호를 생성하는 액티브 픽셀들이 배열될 수 있다. 차광 영역(OB)에는 광이 차단되어 옵티컬 블랙(optical black) 신호를 생성하는 옵티컬 블랙 픽셀들이 배열될 수 있다. 차광 영역(OB)은 예를 들어, 수광 영역(APS)의 주변을 따라 형성될 수 있으나, 이는 예시적인 것일 뿐이다.
몇몇 실시예에서, 차광 영역(OB)의 일부 내에는 광전 변환층(PD)이 형성되지 않을 수 있다. 예를 들어, 광전 변환층(PD)은 수광 영역(APS)에 인접하는 차광 영역(OB)의 제1 기판(110) 내에 형성될 수 있으나, 수광 영역(APS)으로부터 이격되는 차광 영역(OB)의 제1 기판(110) 내에는 형성되지 않을 수 있다.
몇몇 실시예에서, 차광 영역(OB)에 인접하는 수광 영역(APS)에 더미 픽셀들(미도시)이 형성될 수도 있다.
연결 영역(CR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 연결 영역(CR)은 센서 어레이 영역(SAR)의 일측에 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 연결 영역(CR)에는 배선들이 형성되어, 센서 어레이 영역(SAR)의 전기적 신호를 송수신하도록 구성될 수 있다.
패드 영역(PR)은 센서 어레이 영역(SAR)의 주변에 형성될 수 있다. 패드 영역(PR)은 몇몇 실시예에 따른 이미지 센서의 가장자리에 인접하여 형성될 수 있으나, 이는 예시적인 것일 뿐이다. 패드 영역(PR)은 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다.
도 2에서, 연결 영역(CR)은 센서 어레이 영역(SAR)과 패드 영역(PR) 사이에 개재되는 것으로 도시되었으나, 예시적인 것일 뿐이다. 센서 어레이 영역(SAR), 연결 영역(CR) 및 패드 영역(PR)의 배치는 필요에 따라 다양할 수 있음은 물론이다.
몇몇 실시예에 따른 이미지 센서에서, 제1 기판(110) 및 제1 배선 구조체(IS1)는 제1 기판 구조체(100)를 구성할 수 있다.
몇몇 실시예에서, 제1 배선 구조체(IS1)는 센서 어레이 영역(SAR) 내의 제1 배선(132) 및 연결 영역(CR) 내의 제2 배선(134)을 포함할 수 있다. 제1 배선(132)은 센서 어레이 영역(SAR)의 단위 픽셀들(PX1~PX9)과 전기적으로 연결될 수 있다. 예를 들어, 제1 배선(132)은 제1 전자 소자(TR1)와 접속될 수 있다. 제2 배선(134)은 센서 어레이 영역(SAR)으로부터 연장될 수 있다. 예를 들어, 제2 배선(134)은 제1 배선(132)의 적어도 일부와 전기적으로 연결될 수 있다. 이에 따라, 제2 배선(134)은 센서 어레이 영역(SAR)의 단위 픽셀들(PX1~PX9)과 전기적으로 연결될 수 있다.
몇몇 실시예에 따른 이미지 센서는 제2 기판(210) 및 제2 배선 구조체(IS2)를 포함할 수 있다.
제2 기판(210)은 벌크 실리콘 또는 SOI(silicon-on-insulator)일 수 있다. 제2 기판(210)은 실리콘 기판일 수도 있고, 또는 다른 물질, 예를 들어, 실리콘 게르마늄, 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있다. 또는, 제2 기판(210)은 베이스 기판 상에 에피층이 형성된 것일 수도 있다.
제2 기판(210)은 서로 반대되는 제3 면(210a) 및 제4 면(210b)을 포함할 수 있다. 몇몇 실시예에서, 제2 기판(210)의 제3 면(210a)은 제1 기판(110)의 제2 면(110b)과 대향되는 면일 수 있다.
제2 기판(210) 상에는 복수의 전자 소자들이 형성될 수 있다. 예를 들어, 제2 기판(210)의 제3 면(210a) 상에 제2 전자 소자(TR2)가 형성될 수 있다. 제2 전자 소자(TR2)는 센서 어레이 영역(SAR)과 전기적으로 연결되어, 센서 어레이 영역(SAR)의 각각의 단위 픽셀과 전기적 신호를 송수신할 수 있다. 예를 들어, 제2 전자 소자(TR2)는 도 1의 행 디코더(20), 행 드라이버(30), 열 디코더(40), 타이밍 발생기(50), 상관 이중 샘플러(60), 아날로그 디지털 컨버터(70) 또는 입출력 버퍼(80)를 구성하는 전자 소자들을 포함할 수 있다.
제2 배선 구조체(IS2)는 제2 기판(210) 상에 형성될 수 있다. 몇몇 실시예에서, 제2 배선 구조체(IS2)는 제2 기판(210)의 제3 면(210a) 상에 형성될 수 있다. 제2 기판(210) 및 제2 배선 구조체(IS2)는 제2 기판 구조체(200)를 구성할 수 있다.
제2 배선 구조체(IS2)는 제1 배선 구조체(IS1)에 부착될 수 있다. 예를 들어, 제2 배선 구조체(IS2)의 상면은 제1 배선 구조체(IS1)의 하면에 부착될 수 있다.
제2 배선 구조체(IS2)는 하나 또는 복수의 배선들로 구성될 수 있다. 예를 들어, 제2 배선 구조체(IS2)는 제2 배선간 절연막(230) 및 제2 배선간 절연막(230) 내의 복수의 배선들(232, 234, 236)을 포함할 수 있다. 도 15에서, 제2 배선 구조체(IS2)를 구성하는 배선들의 층 수 및 그 배치 등은 예시적인 것일 뿐이고, 이에 제한되는 것은 아니다.
제2 배선 구조체(IS2)의 배선들(232, 234, 236) 중 적어도 일부는 제2 전자 소자(TR2)와 접속될 수 있다. 몇몇 실시예에서, 제2 배선 구조체(IS2)는 센서 어레이 영역(SAR) 내의 제3 배선(232), 연결 영역(CR) 내의 제4 배선(234) 및 패드 영역(PR) 내의 제5 배선(236)을 포함할 수 있다. 몇몇 실시예에서, 제4 배선(234)은 연결 영역(CR) 내의 복수의 배선들 중 최상부의 배선일 수 있고, 제5 배선(236)은 패드 영역(PR) 내의 복수의 배선들 중 최상부의 배선일 수 있다.
몇몇 실시예에 따른 이미지 센서는 제1 연결 구조체(350), 제2 연결 구조체(450) 및 제3 연결 구조체(550)를 포함할 수 있다.
제1 연결 구조체(350)는 차광 영역(OB) 내에 형성될 수 있다. 제1 연결 구조체(350)는 차광 영역(OB)의 표면 절연막(140) 상에 형성될 수 있다. 제1 연결 구조체(350)는 픽셀 분리 패턴(120)과 접촉할 수 있다. 예를 들어, 차광 영역(OB)의 제1 기판(110) 및 표면 절연막(140) 내에, 픽셀 분리 패턴(120)을 노출시키는 제1 트렌치(355t)가 형성될 수 있다. 제1 연결 구조체(350)는 제1 트렌치(355t) 내에 형성되어 차광 영역(OB) 내의 픽셀 분리 패턴(120)과 접촉할 수 있다. 몇몇 실시예에서, 제1 연결 구조체(350)는 제1 트렌치(355t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
제1 연결 구조체(350)는 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 연결 구조체(350)는 픽셀 분리 패턴(120)과 전기적으로 연결되어 픽셀 분리 패턴(120)에 그라운드 전압 또는 마이너스 전압을 인가할 수 있다. 이에 따라, ESD 등에 의해 발생된 전하들은 픽셀 분리 패턴(120)을 통해 제1 연결 구조체(350)으로 배출될 수 있고, ESD 멍 불량이 효과적으로 방지될 수 있다.
몇몇 실시예에서, 제1 연결 구조체(350) 상에, 제1 트렌치(355t)를 채우는 제1 패드(355)가 형성될 수 있다. 제1 패드(355)는 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 보호막(165)은 제1 연결 구조체(350) 및 제1 패드(355)를 덮을 수 있다. 예를 들어, 제1 보호막(165)은 제1 연결 구조체(350) 및 제1 패드(355)의 프로파일을 따라 연장될 수 있다.
제2 연결 구조체(450)는 연결 영역(CR) 내에 형성될 수 있다. 제2 연결 구조체(450)는 연결 영역(CR)의 표면 절연막(140) 상에 형성될 수 있다. 제2 연결 구조체(450)는 제1 기판 구조체(100)와 제2 기판 구조체(200)를 전기적으로 연결할 수 있다. 예를 들어, 연결 영역(CR)의 제1 기판 구조체(100) 및 제2 기판 구조체(200) 내에, 제2 배선(134)과 제4 배선(234)을 노출시키는 제2 트렌치(455t)가 형성될 수 있다. 제2 연결 구조체(450)는 제2 트렌치(455t) 내에 형성되어 제2 배선(134)과 제4 배선(234)을 연결할 수 있다. 몇몇 실시예에서, 제2 연결 구조체(450)는 제2 트렌치(455t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
제2 연결 구조체(450)는 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 연결 구조체(450)는 제1 연결 구조체(350)와 동일 레벨에서 형성될 수 있다. 본 명세서에서, "동일 레벨에서 형성"이라 함은 동일한 제조 공정에 의해 형성되는 것을 의미한다.
몇몇 실시예에서, 제1 보호막(165)은 제2 연결 구조체(450)를 덮을 수 있다. 예를 들어, 제1 보호막(165)은 제2 연결 구조체(450)의 프로파일을 따라 연장될 수 있다.
몇몇 실시예에서, 제2 연결 구조체(450) 상에, 제2 트렌치(455t)를 채우는 제1 필링 절연막(460)이 형성될 수 있다. 제1 필링 절연막(460)은 예를 들어, 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
제3 연결 구조체(550)는 패드 영역(PR) 내에 형성될 수 있다. 제3 연결 구조체(550)는 패드 영역(PR)의 표면 절연막(140) 상에 형성될 수 있다. 제3 연결 구조체(550)는 제2 기판 구조체(200)와 외부 장치 등을 전기적으로 연결될 수 있다.
예를 들어, 패드 영역(PR)의 제1 기판 구조체(100) 및 제2 기판 구조체(200) 내에, 제5 배선(236)을 노출시키는 제3 트렌치(550t)가 형성될 수 있다. 제3 연결 구조체(550)는 제3 트렌치(550t) 내에 형성되어 제5 배선(236)과 접촉할 수 있다. 또한, 패드 영역(PR)의 제1 기판(110) 내에, 제4 트렌치(555t)가 형성될 수 있다. 제3 연결 구조체(550)는 제4 트렌치(555t) 내에 형성되어 노출될 수 있다. 몇몇 실시예에서, 제3 연결 구조체(550)는 제3 트렌치(550t) 및 제4 트렌치(555t)의 측면 및 하면의 프로파일을 따라 연장될 수 있다.
제3 연결 구조체(550)는 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈럼(Ta), 탄탈럼 질화물(TaN), 텅스텐(W), 알루미늄(Al), 구리(Cu) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 연결 구조체(550)는 제1 연결 구조체(350) 및 제2 연결 구조체(450)와 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제3 연결 구조체(550) 상에, 제3 트렌치(550t)를 채우는 제2 필링 절연막(560)이 형성될 수 있다. 제2 필링 절연막(560)은 예를 들어, 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 필링 절연막(560)은 제1 필링 절연막(460)과 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제3 연결 구조체(550) 상에, 제4 트렌치(555t)를 채우는 제2 패드(555)가 형성될 수 있다. 제2 패드(555)는 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 패드(555)는 제1 패드(355)와 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제1 보호막(165)은 제3 연결 구조체(550)를 덮을 수 있다. 예를 들어, 제1 보호막(165)은 제3 연결 구조체(550)의 프로파일을 따라 연장될 수 있다. 몇몇 실시예에서, 제1 보호막(165)은 제2 패드(555)를 노출시킬 수 있다.
몇몇 실시예에서, 제1 기판(110) 내에 제2 소자 분리 패턴(115)이 형성될 수 있다. 예를 들어, 제1 기판(110) 내에 소자 분리 트렌치(115t)가 형성될 수 있다. 제2 소자 분리 패턴(115)은 소자 분리 트렌치(115t) 내에 형성될 수 있다.
도 15에서, 제2 소자 분리 패턴(115)은 패드 영역(PR)의 제3 연결 구조체(550)의 주변에만 형성되는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 제2 소자 분리 패턴(115)은 차광 영역(OB)의 제1 연결 구조체(350)의 주변 또는 연결 영역(CR)의 제2 연결 구조체(450)의 주변에도 형성될 수 있음은 물론이다.
제2 소자 분리 패턴(115)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제2 소자 분리 패턴(115)은 표면 절연막(140)과 동일 레벨에서 형성될 수 있다.
몇몇 실시예에서, 제1 연결 구조체(350) 및 제2 연결 구조체(450) 상에 차광 컬러 필터(170C)가 형성될 수 있다. 예를 들어, 차광 컬러 필터(170C)는 차광 영역(OB) 및 연결 영역(CR) 내의 제1 보호막(165)의 일부를 덮도록 형성될 수 있다. 차광 컬러 필터(170C)는 예를 들어, 청색(blue) 컬러 필터를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 차광 컬러 필터(170C) 상에 제3 보호막(380)이 형성될 수 있다. 예를 들어, 제3 보호막(380)은 차광 영역(OB), 연결 영역(CR) 및 패드 영역(PR) 내의 제1 보호막(165)의 일부를 덮도록 형성될 수 있다. 몇몇 실시예에서, 제2 보호막(185)은 제3 보호막(380)의 표면을 따라 연장될 수 있다. 제3 보호막(380)은 예를 들어, 광투과성 수지를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 제3 보호막(380)은 마이크로 렌즈(180)와 동일한 물질을 포함할 수 있다.
몇몇 실시예에서, 제2 보호막(185) 및 제3 보호막(380)은 제2 패드(555)를 노출시킬 수 있다. 예를 들어, 제2 보호막(185) 및 제3 보호막(380) 내에, 제2 패드(555)를 노출시키는 노출 개구(ER)가 형성될 수 있다. 이에 따라, 제2 패드(555)는 외부 장치 등과 접속되어, 몇몇 실시예에 따른 이미지 센서와 외부 장치 간의 전기적 신호를 송수신하도록 구성될 수 있다.
도 16은 몇몇 실시예에 따른 이미지 센서를 설명하기 위한 단면도이다. 설명의 편의를 위해, 도 1 내지 도 13을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 16을 참조하면, 몇몇 실시예에 따른 이미지 센서는 하부 전극(612), 외부 광전 변환층(614) 및 상부 전극(616)을 포함한다.
외부 광전 변환층(614)은 제1 기판(110) 외에(바깥에) 형성될 수 있다. 예를 들어, 표면 절연막(140) 상에 컬러 필터(170)를 덮는 층간 절연막(600)이 형성될 수 있다. 외부 광전 변환층(614)은 층간 절연막(600) 상에 형성될 수 있다. 외부 광전 변환층(614)은 외부로부터 입사되는 광의 양에 비례하여 전하를 생성할 수 있다. 몇몇 실시예에서, 외부 광전 변환층(614)은 유기 포토 다이오드를 포함할 수 있다.
몇몇 실시예에서, 외부 광전 변환층(614)은 녹색 광을 감지할 수 있다. 예를 들어, 외부로부터 입사되는 광 중 녹색 파장의 광은, 외부 광전 변환층(614)에 흡수될 수 있다. 이에 따라, 외부 광전 변환층(614)은 녹색 광에 대한 전기적 신호를 제공할 수 있다. 녹색 광을 제외한 다른 파장의 광은 외부 광전 변환층(614)을 통과할 수 있다.
또한, 몇몇 실시예에서, 광전 변환층(PD)은 적색 또는 청색의 광을 감지할 수 있다. 예를 들어, 외부 광전 변환층(614)을 통과한 광은, 컬러 필터(170)를 통과하여 광전 변환층(PD)에 적색 광 또는 청색 광을 제공할 수 있다. 이에 따라, 광전 변환층(PD)은 적색 광 또는 청색 광에 대한 전기적 신호를 제공할 수 있다.
하부 전극(612)은 외부 광전 변환층(614) 아래에 형성될 수 있다. 예를 들어, 하부 전극(612)은 층간 절연막(600)과 외부 광전 변환층(614) 사이에 개재될 수 있다. 하부 전극(612)은 각각의 단위 픽셀(PX1~PX9)에 대응되도록 배열될 수 있다. 예를 들어, 복수의 하부 전극(612)들은 제1 방향(X) 및 제2 방향(Y)을 포함하는 평면에서 2차원적으로(예를 들어, 행렬 형태로) 배열될 수 있다.
상부 전극(616)은 외부 광전 변환층(614) 상에 형성될 수 있다. 예를 들어, 상부 전극(616)은 외부 광전 변환층(614)의 상면을 따라 연장될 수 있다. 하부 전극(612)과 상부 전극(616)에는 서로 다른 레벨의 전압이 인가될 수 있다. 이에 따라, 외부 광전 변환층(614)으로부터 생성된 전기적 신호는 하부 전극(612) 또는 상부 전극(616)을 향할 수 있다.
하부 전극(612) 및 상부 전극(616)은 투명한 도전성 물질을 포함할 수 있다. 예를 들어, 하부 전극(612) 및 상부 전극(616)은 ITO(Indium Tin Oxide), ZnO(Zinc Oxide), SnO2(Tin Dioxide), ATO(Antimony-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), TiO2(Titanium Dioxide), FTO(Fluorine-doped Tin Oxide) 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 상부 전극(616)은 하부 전극(612)과 동일한 물질을 포함할 수도 있고, 다른 물질을 포함할 수도 있다.
몇몇 실시예에서, 상부 전극(616)과 마이크로 렌즈(180) 사이에 제4 보호막(620)이 형성될 수 있다. 제4 보호막(620)은 외부 광전 변환층(614)을 보호할 수 있다. 또한, 제4 보호막(620)은 평탄화막으로 기능하여, 컬러 필터(170) 및 마이크로 렌즈(180)를 균일한 높이로 형성할 수 있다.
제4 보호막(620)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 하프늄 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
이하에서, 도 1 내지 도 30을 참조하여, 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명한다.
도 17 내지 도 30은 몇몇 실시예에 따른 이미지 센서의 제조 방법을 설명하기 위한 중간 단계 도면들이다. 설명의 편의를 위해, 도 1 내지 도 16을 이용하여 상술한 것과 중복되는 부분은 간략히 설명하거나 생략한다.
도 17 내지 도 19를 참조하면, 제1 기판(110) 내에 지지 트렌치(SSt)를 형성한다.
제1 기판(110)은 반도체 기판일 수 있다. 제1 기판(110)은 서로 반대되는 제1 면(110a) 및 제2 면(110b)을 포함할 수 있다. 제1 기판(110)에는 광전 변환층(PD)이 형성될 수 있다.
몇몇 실시예에서, 제1 기판(110) 내에 제1 소자 분리 패턴(105)이 형성될 수 있다. 예를 들어, 제1 기판(110)의 제2 면(110b) 상에 평탄화막(700)이 형성될 수 있다. 평탄화막(700)은 예를 들어, 실리콘 질화물을 포함할 수 있으나, 이에 제한되는 것은 아니다. 제1 소자 분리 패턴(105)은 예를 들어, 평탄화막(700) 및 제1 기판(110)이 패터닝되어 형성된 얕은 트렌치(shallow trench) 내에 절연 물질이 매립되어 형성될 수 있다.
지지 트렌치(SSt)는 제1 기판(110) 내에 형성될 수 있다. 지지 트렌치(SSt)는 후술되는 픽셀 분리 패턴(120)의 격자점에 대응되도록 형성될 수 있다.
몇몇 실시예에서, 지지 트렌치(SSt)는 제1 기판(110)의 제2 면(110b)에 대한 식각 공정을 수행함으로써 형성될 수 있다. 예를 들어, 평탄화막(700) 상에 마스크 패턴(710)이 형성될 수 있다. 마스크 패턴(710)은 후술되는 픽셀 분리 패턴(120)의 격자점에 대응되는 개구를 포함할 수 있다. 이어서, 마스크 패턴(710)을 식각 마스크로 이용하여 제1 기판(110)을 식각함으로써 제1 기판(110) 내에 지지 트렌치(SSt)를 형성할 수 있다.
몇몇 실시예에서, 지지 트렌치(SSt)는 제1 소자 분리 패턴(105)을 관통할 수 있다. 예를 들어, 마스크 패턴(710)의 개구는 제1 소자 분리 패턴(105)을 노출시킬 수 있다.
몇몇 실시예에서, 지지 트렌치(SSt)를 형성한 후에, 지지 트렌치(SSt)에 의해 노출되는 제1 기판(110) 내에 포텐셜 배리어층(113)을 형성할 수 있다. 포텐셜 배리어층(113)은 지지 트렌치(SSt)의 측면을 따라 연장되는 제1 기판(110) 내에 형성될 수 있다.
예를 들어, 지지 트렌치(SSt)를 형성한 후에, 플라즈마 도핑(PLAD) 이온 주입 공정이 수행될 수 있다. 포텐셜 배리어층(113)은 광전 변환층(PD)과 반대의 도전형을 가질 수 있다. 예를 들어, 광전 변환층(PD)이 n형 불순물을 포함하는 경우에, 포텐셜 배리어층(113)은 p형 불순물이 이온 주입되어 형성될 수 있다.
도 20 및 도 21을 참조하면, 지지 트렌치(SSt) 내에 지지막(SSp) 및 희생 패턴(120S)을 형성한다.
지지막(SSp)은 지지 트렌치(SSt) 내에 형성될 수 있다. 예를 들어, 지지막(SSp)은 지지 트렌치(SSt)의 프로파일을 따라 컨포멀하게 연장될 수 있다. 지지막(SSp)은 제1 기판(110)에 대해 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 지지막(SSp)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다. 몇몇 실시예에서, 지지막(SSp)은 실리콘 산화물을 포함할 수 있다.
희생 패턴(120S)은 지지막(SSp) 상에 형성될 수 있다. 희생 패턴(120S)은 지지 트렌치(SSt)의 적어도 일부를 채울 수 있다. 희생 패턴(120S)은 지지막(SSp)에 대해 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들어, 희생 패턴(120S)은 폴리 실리콘(poly Si)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 희생 패턴(120S)의 상부는 리세스될 수 있다. 리세스된 희생 패턴(120S)의 상면은 제1 소자 분리 패턴(105)의 하면과 동일 평면에 배치되는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 리세스된 희생 패턴(120S)의 상면은 제1 소자 분리 패턴(105)의 하면보다 높을 수도 있고, 낮을 수도 있다.
몇몇 실시예에서, 희생 패턴(120S)을 형성한 후에, 평탄화 공정이 수행될 수 있다. 예를 들어, 희생 패턴(120S) 상에 지지 트렌치(SSt)의 나머지 영역을 채우는 캡핑막이 형성될 수 있다. 이어서, 제1 기판(110)의 제2 면(110b)에 대한 평탄화 공정이 수행될 수 있다. 몇몇 실시예에서, 평탄화 공정은 마스크 패턴(710)의 상면이 노출되도록 수행될 수 있다. 이에 따라, 마스크 패턴(710)의 상면을 따라 연장되는 지지막(SSp)의 일부가 제거됨으로써, 지지 트렌치(SSt) 내에 지지 구조체(SS)가 형성될 수 있다.
도 22 및 도 23을 참조하면, 제1 기판(110) 및 희생 패턴(120S) 내에 픽셀 분리 트렌치(120t)를 형성한다.
예를 들어, 제1 기판(110) 및 희생 패턴(120S)에 대해 식각 선택비를 갖는 식각 공정이 수행될 수 있다. 이에 따라, 제1 기판(110) 및 희생 패턴(120S)의 적어도 일부가 제거되어 픽셀 분리 트렌치(120t)가 형성될 수 있다. 픽셀 분리 트렌치(120t)는 평면적 관점에서 격자형으로 형성되어 복수의 단위 픽셀들(PX1~PX9)을 정의할 수 있다. 몇몇 실시예에서, 픽셀 분리 트렌치(120t)의 격자점은 지지 트렌치(SSt)에 대응되도록 형성될 수 있다. 몇몇 실시예에서, 픽셀 분리 트렌치(120t)를 형성하는 식각 공정은 제1 기판(110)의 제2 면(110b)에 대해 수행될 수 있다.
픽셀 분리 트렌치(120t)를 형성하는 식각 공정에서, 지지 구조체(SS)는 인접하는 단위 픽셀들(PX1~PX9)을 지지할 수 있다. 이에 따라, 단위 픽셀들(PX1~PX9)의 리닝 현상으로 인한 패턴 시프트가 방지될 수 있다.
몇몇 실시예에서, 픽셀 분리 트렌치(120t)를 형성하는 식각 공정은 제1 기판(110)의 제2 면(110b)에 대해 수행됨에 따라, 제1 기판(110)의 제2 면(110b)에 인접하는 지지 구조체(SS)의 일부가 제거될 수 있다. 예를 들어, 제1 기판(110)의 제2 면(110b)에 인접하는 지지 구조체(SS)의 두께는 제1 기판(110)의 제1 면(110a)에 인접하는 지지 구조체(SS)의 두께보다 작아질 수 있다.
몇몇 실시예에서, 픽셀 분리 트렌치(120t)는 평면적 관점에서 격자형으로 형성됨에 따라, 픽셀 분리 트렌치(120t)와 중첩되는 지지 구조체(SS)의 일부가 제거될 수 있다. 예를 들어, 지지 구조체(SS)는 격자형으로 형성되는 픽셀 분리 트렌치(120t)와 중첩되지 않는 제1 부분(SSa) 및 격자형으로 형성되는 픽셀 분리 트렌치(120t)와 중첩되는 제2 부분(SSb)을 포함할 수 있다. 이 때, 지지 구조체(SS)의 제2 부분(SSb)의 높이는 지지 구조체(SS)의 제1 부분(SSa)의 높이보다 낮아질 수 있다. 이러한 경우에, 도 9 및 도 10을 이용하여 상술한 이미지 센서가 제조될 수 있다.
도 23에서, 지지 구조체(SS)의 제2 부분(SSb)의 일부가 제거되는 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 픽셀 분리 트렌치(120t)를 형성하는 식각 공정의 특성에 따라, 지지 구조체(SS)의 제2 부분(SSb)은 제거되지 않을 수도 있다. 이러한 경우에, 도 7 및 도 8을 이용하여 상술한 이미지 센서가 제조될 수 있다. 또한, 예를 들어, 픽셀 분리 트렌치(120t)를 형성하는 식각 공정의 특성에 따라, 지지 구조체(SS)의 제2 부분(SSb)은 완전히 제거될 수도 있다. 이러한 경우에, 도 11 및 도 12를 이용하여 상술한 이미지 센서가 제조될 수 있다.
도 23에서, 픽셀 분리 트렌치(120t)를 형성한 후에, 희생 패턴(120S)의 일부는 잔재하는 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 픽셀 분리 트렌치(120t)를 형성한 후에, 희생 패턴(120S)은 완전히 제거될 수도 있다.
몇몇 실시예에서, 픽셀 분리 트렌치(120t)를 형성한 후에, 픽셀 분리 트렌치(120t)에 의해 노출되는 제1 기판(110) 내에 포텐셜 배리어층(113)을 형성할 수 있다. 포텐셜 배리어층(113)은 픽셀 분리 트렌치(120t)의 측면을 따라 연장되는 제1 기판(110) 내에 형성될 수 있다.
예를 들어, 픽셀 분리 트렌치(120t)를 형성한 후에, 플라즈마 도핑(PLAD) 이온 주입 공정이 수행될 수 있다. 포텐셜 배리어층(113)은 광전 변환층(PD)과 반대의 도전형을 가질 수 있다. 예를 들어, 광전 변환층(PD)이 n형 불순물을 포함하는 경우에, 포텐셜 배리어층(113)은 p형 불순물이 이온 주입되어 형성될 수 있다. 이에 따라, 지지 트렌치(SSt)의 측면 및 픽셀 분리 트렌치(120t)의 측면을 따라 연장되는 제1 기판(110) 내에 포텐셜 배리어층(113)이 형성될 수 있다.
도 24 및 도 25를 참조하면, 픽셀 분리 트렌치(120t) 내에 픽셀 분리 패턴(120)을 형성한다.
픽셀 분리 패턴(120)은 픽셀 분리 트렌치(120t)의 적어도 일부를 채우도록 형성될 수 있다.
몇몇 실시예에서, 픽셀 분리 패턴(120)은 스페이서막(122) 및 필링막(124)을 포함할 수 있다. 스페이서막(122)은 픽셀 분리 트렌치(120t)의 측면을 따라 컨포멀하게 연장될 수 있다. 필링막(124)은 스페이서막(122) 상에 형성되어 픽셀 분리 트렌치(120t)의 적어도 일부를 채울 수 있다.
몇몇 실시예에서, 스페이서막(122)은 제1 기판(110)보다 굴절률이 낮은 산화물을 포함할 수 있다. 예를 들어, 스페이서막(122)은 실리콘 산화물, 알루미늄 산화물, 탄탈럼 산화물 및 이들의 조합 중 적어도 하나를 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 필링막(124)은 도전 물질을 포함할 수 있다. 예를 들어, 필링막(124)은 폴리 실리콘(poly Si)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 필링막(124)의 상부는 리세스될 수 있다. 리세스된 필링막(124)의 상면은 제1 소자 분리 패턴(105)의 하면과 동일 평면에 배치되는 것으로 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 리세스된 필링막(124)의 상면은 제1 소자 분리 패턴(105)의 하면보다 높을 수도 있고, 낮을 수도 있다.
도 26 내지 도 28을 참조하면, 픽셀 분리 패턴(120) 내에 캡핑 패턴(107)을 형성한다.
몇몇 실시예에서, 픽셀 분리 패턴(120)을 형성한 후에, 평탄화 공정이 수행될 수 있다. 예를 들어, 필링막(124) 상에 픽셀 분리 트렌치(120t)의 나머지 영역을 채우는 캡핑막이 형성될 수 있다. 이어서, 제1 기판(110)의 제2 면(110b)에 대한 평탄화 공정이 수행될 수 있다. 몇몇 실시예에서, 평탄화 공정은 제1 기판(110)의 제2 면(110b)이 상면이 노출되도록 수행될 수 있다. 이에 따라, 리세스된 필링막(124) 상에 캡핑 패턴(107)이 형성될 수 있다. 캡핑 패턴(107)은 픽셀 분리 트렌치(120t)의 나머지 영역을 채울 수 있다. 또한, 평탄화막(700) 및 마스크 패턴(710)은 제거될 수 있다.
도 28에서, 제1 기판(110)의 제2 면(110b)을 기준으로, 캡핑 패턴(107)의 깊이는 제1 소자 분리 패턴(105)의 깊이와 동일한 것만이 도시되었으나, 이는 예시적인 것일 뿐이다. 예를 들어, 제1 기판(110)의 제2 면(110b)을 기준으로, 캡핑 패턴(107)의 깊이는 제1 소자 분리 패턴(105)의 깊이보다 얕을 수도 있고, 깊을 수도 있음은 물론이다.
도 29를 참조하면, 제1 기판(110)의 제2 면(110b) 상에 제1 전자 소자(TR1) 및 제1 배선 구조체(IS1)를 형성한다.
제1 전자 소자(TR1)는 광전 변환층(PD)과 연결되어 전기적 신호를 처리하기 위한 다양한 트랜지스터들을 구성할 수 있다. 제1 배선 구조체(IS1)는 제1 배선간 절연막(130) 및 제1 배선간 절연막(130) 내의 제1 배선(132)을 포함할 수 있다.
도 30을 참조하면, 제1 기판(110)의 제1 면(110a)에 대한 평탄화 공정을 수행한다.
상기 평탄화 공정은 예를 들어, 화학적 기계적 연마(CMP; Chemical Mechanical Polishing) 공정을 포함할 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 제1 기판(110)의 제1 면(110a)에 대한 평탄화 공정은 픽셀 분리 트렌치(120t)가 노출되도록 수행될 수 있다. 이에 따라, 상기 평탄화 공정에 의해, 제1 기판(110)의 제1 면(110a)에 인접하는 지지 구조체(SS)의 일부는 제거될 수 있다. 또한, 지지 구조체(SS)는 제1 기판(110)의 제1 면(110a)으로부터 제1 기판(110)의 제2 면(110b)까지 연장될 수 있다.
이어서, 도 3 내지 도 13을 참조하면, 제1 기판(110)의 제1 면(110a) 상에 표면 절연막(140), 그리드 패턴(150, 160), 제1 보호막(165), 컬러 필터(170), 마이크로 렌즈(180) 및 제2 보호막(185)을 차례로 형성한다.
이에 따라, 제품 신뢰성 및 품질이 향상된 이미지 센서의 제조 방법이 제공될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
105: 제1 소자 분리 패턴 107: 캡핑 패턴
110: 제1 기판 120: 픽셀 분리 패턴
122: 스페이서막 124: 필링막
130: 제1 배선간 절연막 132: 제1 배선
140: 표면 절연막 150, 160: 그리드 패턴
170: 컬러 필터 180: 마이크로 렌즈
SS: 지지 구조체

Claims (10)

  1. 광전 변환층을 각각 포함하는 복수의 단위 픽셀들을 포함하는 기판;
    상기 기판 내에, 격자형으로 형성되어 복수의 상기 단위 픽셀들을 분리하는 픽셀 분리 패턴; 및
    상기 기판 내에, 상기 픽셀 분리 패턴의 격자점에 대응되도록 배치되어, 인접하는 상기 단위 픽셀들을 지지하는 지지 구조체를 포함하는 이미지 센서.
  2. 제 1항에 있어서,
    상기 지지 구조체는, 인접하는 상기 단위 픽셀들을 서로 연결하는 이미지 센서.
  3. 제 1항에 있어서,
    상기 기판은 격자형으로 형성되어 복수의 상기 단위 픽셀들을 분리하는 픽셀 분리 트렌치를 포함하고,
    상기 픽셀 분리 패턴은, 상기 픽셀 분리 트렌치의 측면을 따라 연장되는 스페이서막과, 상기 스페이서막 상에 상기 픽셀 분리 트렌치의 적어도 일부를 채우는 필링막을 포함하는 이미지 센서.
  4. 제 1항에 있어서,
    상기 기판은 광이 입사되는 제1 면 및 상기 제1 면과 반대되는 제2 면을 포함하고,
    상기 지지 구조체는 상기 기판의 상기 제1 면으로부터 연장되는 이미지 센서.
  5. 제 4항에 있어서,
    상기 지지 구조체의 폭은 상기 기판의 상기 제2 면으로부터 상기 기판의 상기 제1 면을 향함에 따라 감소하는 이미지 센서.
  6. 제 4항에 있어서,
    상기 지지 구조체의 두께는 상기 기판의 상기 제1 면으로부터 상기 기판의 상기 제2 면을 향함에 따라 감소하는 이미지 센서.
  7. 제 1항에 있어서,
    상기 지지 구조체는 외측면이 각각의 상기 단위 픽셀과 접촉하는 제1 부분과, 외측면이 픽셀 분리 패턴과 접촉하는 제2 부분을 포함하고,
    상기 지지 구조체의 상기 제2 부분의 두께는 상기 지지 구조체의 상기 제1 부분의 두께보다 작은 이미지 센서.
  8. 제 7항에 있어서,
    상기 기판의 상면과 수직하는 수직 방향에서, 상기 지지 구조체의 상기 제2 부분의 길이는 상기 지지 구조체의 상기 제1 부분의 길이보다 작은 이미지 센서.
  9. 제1 픽셀과, 제1 방향에서 상기 제1 픽셀에 인접하는 제2 픽셀과, 상기 제1 방향과 교차하는 제2 방향에서 상기 제1 픽셀에 인접하는 제3 픽셀을 포함하는 기판;
    상기 기판 내에, 상기 제1 내지 제3 픽셀을 서로 분리하는 픽셀 분리 패턴; 및
    상기 제2 픽셀과 상기 제3 픽셀 사이의 상기 기판 내에, 상기 제1 내지 제3 픽셀을 서로 연결하는 지지 구조체를 포함하는 이미지 센서.
  10. 광이 입사되는 제1 면 및 상기 제1 면과 반대되는 제2 면을 포함하는 제1 기판;
    상기 제1 기판 내에, 광전 변환층을 각각 포함하는 복수의 단위 픽셀들;
    상기 제1 기판 내에, 격자형으로 형성되어 복수의 상기 단위 픽셀들을 분리하는 픽셀 분리 패턴;
    상기 제1 기판 내에, 상기 픽셀 분리 패턴의 격자점을 둘러싸는 지지 구조체;
    상기 제1 기판의 상기 제1 면 상에, 각각의 상기 단위 픽셀들과 대응되는 컬러 필터;
    각각의 상기 컬러 필터 상에 배치되는 마이크로 렌즈; 및
    상기 제1 기판의 상기 제2 면 상에, 제1 배선간 절연막 및 상기 제1 배선간 절연막 내의 제1 배선을 포함하는 제1 배선 구조체를 포함하는 이미지 센서.
KR1020200047902A 2020-04-21 2020-04-21 이미지 센서 및 그 제조 방법 KR20210129856A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200047902A KR20210129856A (ko) 2020-04-21 2020-04-21 이미지 센서 및 그 제조 방법
US17/128,362 US20210327930A1 (en) 2020-04-21 2020-12-21 Image sensor and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200047902A KR20210129856A (ko) 2020-04-21 2020-04-21 이미지 센서 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20210129856A true KR20210129856A (ko) 2021-10-29

Family

ID=78082548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200047902A KR20210129856A (ko) 2020-04-21 2020-04-21 이미지 센서 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20210327930A1 (ko)
KR (1) KR20210129856A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11756970B2 (en) * 2021-03-05 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Metal grid structure to improve image sensor performance
KR20230079871A (ko) * 2021-11-29 2023-06-07 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN117293156B (zh) * 2023-11-27 2024-02-20 合肥晶合集成电路股份有限公司 深沟槽的制备方法及图像传感器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878697B1 (ko) * 2007-08-30 2009-01-13 주식회사 동부하이텍 이미지 센서 및 그 제조방법
KR102610588B1 (ko) * 2016-11-08 2023-12-07 에스케이하이닉스 주식회사 이미지 센서 및 이미지 센서 형성 방법
KR20210004595A (ko) * 2019-07-05 2021-01-13 에스케이하이닉스 주식회사 이미지 센싱 장치
US11532658B2 (en) * 2020-01-17 2022-12-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor grid and method of fabrication of same

Also Published As

Publication number Publication date
US20210327930A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US11322536B2 (en) Image sensor and method of fabricating the same
US20210327930A1 (en) Image sensor and method for fabricating the same
US11784202B2 (en) Image sensor
US11818904B2 (en) Image sensor and method for fabricating the same
US20220123032A1 (en) Image sensor
US20220149088A1 (en) Image sensor and method for fabricating the same
KR102632485B1 (ko) 이미지 센서
US11929381B2 (en) Image sensor and a method of fabricating the same
US11810937B2 (en) Image sensor and method for fabricating the same
US20230057857A1 (en) Image sensor including a light blocking film
US20230275041A1 (en) Image sensor
US20220139993A1 (en) Image sensor and image processing device including the same
US20230282667A1 (en) Image sensor
US20220115422A1 (en) Image sensor and method of fabricating the same
US20220375983A1 (en) Image sensor
US20220216257A1 (en) Image sensor
KR20220083380A (ko) 이미지 센서
KR20220108918A (ko) 이미지 센서
KR20220149127A (ko) 이미지 센서
KR20210097849A (ko) 이미지 센서 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal