KR20210123400A - 초전도 양자 컴퓨터의 주파수 충돌을 방지하기 위해 두 게이트 유형을 이용한 양자 컴퓨팅 디바이스 - Google Patents

초전도 양자 컴퓨터의 주파수 충돌을 방지하기 위해 두 게이트 유형을 이용한 양자 컴퓨팅 디바이스 Download PDF

Info

Publication number
KR20210123400A
KR20210123400A KR1020217029333A KR20217029333A KR20210123400A KR 20210123400 A KR20210123400 A KR 20210123400A KR 1020217029333 A KR1020217029333 A KR 1020217029333A KR 20217029333 A KR20217029333 A KR 20217029333A KR 20210123400 A KR20210123400 A KR 20210123400A
Authority
KR
South Korea
Prior art keywords
qubits
computing device
qubit
quantum computing
frequency
Prior art date
Application number
KR1020217029333A
Other languages
English (en)
Inventor
데이비드 맥케이
제이 감베타
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20210123400A publication Critical patent/KR20210123400A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/20—Models of quantum computing, e.g. quantum circuits or universal quantum computers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Abstract

초전도 양자 컴퓨터들의 주파수 충돌들을 방지하기 위해 두 개의 게이트 유형들을 사용하는 양자 컴퓨팅 디바이스
제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트를 포함하고, 상기 제2 공진 주파수는 상기 제1 공진 주파수와 다르며, 그리고 상기 제1 복수의 큐비트들을 상기 제2 큐비트에 결합하도록 구성된 제1 튜닝 가능 주파수 버스를 포함하는 양자 컴퓨팅 디바이스를 제공한다.

Description

초전도 양자 컴퓨터의 주파수 충돌을 방지하기 위해 두 게이트 유형을 이용한 양자 컴퓨팅 디바이스
미국 연방정부가 후원하는 연구 또는 개발에 관한 성명
[0001] 본 발명은 육군 연구소(ARO)가 정부 지원 계약 W911NF-14-1-0124를 체결하여 제작되었다. 미국 연방 정부는 이 발명에 대한 특정 권리를 가지고 있다.
[0002] 본 발명의 청구항들은 초전도 양자 컴퓨터에 관한 것이고, 더 구체적으로는 주파수 충돌을 피하기 위해 두 개의 게이트 유형들을 결합한 초전도 양자 컴퓨터에 관한 것이다.
[0003] 양자 계산은 양자 비트들(여기서는 큐비트들이라고 함)의 신뢰할 수 있는 제어를 기반으로 한다. 양자 알고리즘을 실현하는 데 필요한 기본 연산은 두 개의 개별 양자 비트들 간의 상관 관계를 설정하는 한 세트의 단일-큐비트 연산들(single-qubit operations)과 2-큐비트 연산들(two-qubit operations)이다. 높은 충실도의 2큐비트 연산들을 실현하는 것은 양자 연산을 위한 오류 임계값에 도달하는 것과 신뢰할 수 있는 양자 시뮬레이션에 도달하는 것 모두에서 바람직할 수 있다.
[0004] 현재 초전도 큐비트들의 경우 단일-큐비트 게이트들은 마이크로파 제어로 구현된다. 2-큐비트 게이트들에는 크게 다음의 세 가지 유형들이 있다: 튜닝 가능 주파수 큐비트들 기반 게이트들, 마이크로파-구동 큐비트들 기반 게이트들(예: 교차 공진, 긋기 포크, 벨 라비, MAP, 사이드밴드 전환) 및 기하학적 위상 기반 게이트들(예: 공진이기-유도 위상 게이트, 홀로노믹 게이트들).
[0005] 튜닝 가능 주파수 큐비트들 기반의 게이트들의 경우, 큐비트들 자체가 주파수로 튜닝 되어 공진 상호작용을 활성화한다. 이들 게이트들은 기본적으로 두 개의 동작점들을 갖는다: 즉, 기본적으로 0 커플링을 갖는 'OFF' 위치와 큐비트들이 강한 2-큐비트 상호작용을 가질 때의 'ON' 위치가 있다. 이들 게이트들은 ON-OFF 비율(ratio)이 매우 우수하지만, 큐비트들이 외부에서 인가된 자속을 통해 튜닝 가능하기 때문에 큐비트들의 일관성을 몇 마이크로초로 제한하는 1/f 노이즈에 의해 제한될 수 있다.
[0006] 마이크로파-구동 큐비트들에 기반한 게이트들의 경우, 큐비트들은 플럭스 노이즈에 면역이 되도록 주파수에 고정되도록 설계될 수 있다. 그러나 게이트들을 활성화하려면 마이크로파 펄스가 필요하다. 이들 게이트들의 문제는 켜기/끄기 비율이 낮고 원하지 않는 상호작용들을 활성화하지 않고는 관심 게이트를 어드레스하기가 매우 어렵다는 것이다.
[0007] 기하학적 위상들에 기반한 게이트들은 상태 공간에서의 양자 상태 경로와 그 이탈(excursion)과 관련된 획득 양자 위상에 기초한다. 단열성 기하학적 게이트들(Adiabatic geometric gates)은 특정 유형의 노이즈에 대해 견고하지만 일반적으로 느리며 단열성에 대한 통제가 필요하다. 비-단열성 게이트들(Non-adiabatic gates)가 더 빠르고 잠재적으로 단열성 카즌들(adiabatic cousins)의 노이즈-복원력(noise-resilience)을 공유할 수 있다.
[0008] 초전도 조셉슨(Josephson) 접합 큐비트들(qubits)은 양자 컴퓨터를 만드는 유망한 기술이다. 트랜스몬-유형(the transomon-type)의 초전도 큐비트들은 충전 에너지 대비 조셉슨 에너지의 상대적으로 높은 비율에서(at a relatively high ratio of Josephson energy to charging energy) 작동하여 트랜스몬(transmission-line shunted plasma oscillation) 큐비트가 감소된 충전 노이즈 감도에서 작동하면서도 큐비트들 간, 큐비트들 및 트랜스미션(transmission) 라인 또는 버스 간 결합(coupling)을 가능하게 한다. 이것은 트랜스몬 큐비트들이 고정 주파수 마이크로파 공진기들(fixed-frequency microwave resonators)을 통해 가장 가까운 이웃 상호작용과 2D 배열로(예를 들어, 2 차원 격자로) 결합될 수 있게 해 준다. 고정 주파수 트랜스몬 큐비트들(단일-접합 트랜스몬들)은 높게 일관된다(highly coherent)(즉, 본질적으로 단일 공진 주파수를 갖는다). 따라서, 큐비트들 간의 상호 작용들을 가능하게 할 필요가 있다. 큐비트들 간의 교차-공진(교차-공진: CR) 상호 작용은 큐비트들을 결합시키는데 사용될 수 있다. 교차-공진에서, 큐비트들은 큐비트들 간의 상호 작용을 설정하기 위해 큐비트들은 인접 큐비트들의 주파수에서 마이크로파 톤들(microwave tones)로 구동된다. 복수의 큐비트들 간에 CR 상호 작용을 가능하게 하기 위해 큐비트들은 주파수에서 상대적으로 가깝게 (예: 200MHz 미만) 이격 된다(spaced). 그러나, 이로 인해 주파수 충돌 문제가 발생하고 큐비트들 간의 혼선(crosstalk)이 발생한다.
[0009] 미래의 양자 컴퓨터는 많은 수의 큐비트들(수백에서 수천, 또는 그 이상)을 사용할 수 있으므로 큐비트들 간의 주파수 충돌이나 혼선을 제한하는 것이 바람직할 수 있다. CR은 인접 큐비트들 간의 결합을 허용함에 있어서 이점을 제공할 수 있지만, CR은 더 멀리 위치한 큐비트들 간의 결합을 설정하기에 적합하지 않을 수 있다. 따라서, CR을 사용하여 큐비트를 결합할 때 발생하는 주파수 충돌 문제 및 혼선을 해결하는 솔루션이 여전히 필요하다.
[0010] 본 발명의 일 실시 예는 양자 컴퓨팅 디바이스를 제공하는 것이고, 상기양자 컴퓨팅 디바이스는 제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트를 포함하고, 상기 제2 공진 주파수는 제1 공진 주파수와 다르다. 상기양자 컴퓨팅 디바이스는 또한 상기 제1 복수 큐비트들을 결합하도록 구성된 제1 고정 주파수 버스를 포함하고, 상기 제1 복수의 큐비트들은 상기 제1 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성된다. 상기양자 컴퓨팅 디바이스는 상기 제1 복수의 큐비트들 중 적어도 하나를 상기 제2 큐비트에 결합하도록 구성된 제1 튜닝 가능 주파수 버스를 더 포함한다.
[0011] 일 실시 예에서, 상기 양자 컴퓨팅 디바이스는, 제2 공진 주파수를 갖는 제2 복수의 큐비트들; 및 상기 제2 복수의 큐비트들과 결합하도록 구성되는 제2 고정 주파수 버스를 더 포함하고, 상기 제2 복수의 큐비트들은 상기 제2 고정 주파수 버스를 거쳐 교차-공진 주파수를 통해 상호 작용하도록 구성된다. 일 실시 예에서, 상기 제1 복수의 큐비트들은 제1 행 또는 제1 열 중 하나에 배열되어 상기 제1 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성되고, 상기 제2 복수의 큐비트들은 제2 행 또는 제2 열 중 하나에 배열되어 상기 제2 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성된다.
[0012] 일 실시 예에서, 상기 양자 컴퓨팅 디바이스는 상기 제1 공진 주파수를 갖는 제3 복수의 큐비트들을 더 포함하고, 상기 제3 복수의 큐비트들은 제3 행 또는 제3 열 중 하나에 배열되고, 상기 양자 컴퓨팅 디바이스는 상기 제3 복수의 큐비트들을 결합하도록 구성된 제3 고정 주파수 버스를 더 포함하며, 상기 제3 복수의 큐비트들은 상기 제3 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성된다.
[0013] 일 실시 예에서, 상기 제1 행 또는 상기 제1 열에 배열된 상기 제1 복수의 큐비트들은 상기 제1 튜닝 가능 주파수 버스를 통해 상기 제2 행 또는 상기 제2 열에 배열된 상기 제2 복수의 큐비트들과 상호작용하도록 구성되고, 그리고
상기 제2 행 또는 상기 제2 열에 배열된 상기 제2 복수의 큐비트들은 상기 상기제1 튜닝 가능 주파수 버스를 통해 상기 제3 행 또는 상기 제3 열에 배열된 제3 복수의 큐비트들과 상호 작용하도록 구성된다. 일 실시 예에서, 상기 제2 복수의 큐비트들은 상기 제1 복수의 큐비트들과 상기 제3 복수의 큐비트들 사이에 배열되어 상기 제1 복수의 큐비트들과 상기 3 복수의 큐비트들 사이의 교차-공진 상호작용을 방지한다.
[0014] 일 실시 예에서, 상기 양자 컴퓨팅 디바이스는 제3 공진 주파수를 갖는 제3 복수의 큐비트들을 더 포함하고, 상기 제3 복수의 큐비트들은 제3 행 또는 제3 열 중 하나에 배열되며, 상기 제3 공진 주파수는 상기 제1 공진 주파수와는 다르고 상기 제2 공진 주파수와 다르고, 상기 양자 컴퓨팅 디바이스는 상기 제3 복수의 큐비트들과 결합하도록 구성된 제3 고정 주파수 버스를 더 포함하며, 상기 제3 복수의 큐비트들은 상기 제3 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성되고, 그리고 상기 양자 컴퓨팅 디바이스는 상기 제3 복수의 큐비트들 중 적어도 하나를 상기 제2 복수의 큐비트들에 결합하도록 구성된 제2 튜닝 가능 주파수 버스를 더 포함한다.
[0015] 일 실시 예에서, 상기 제1 행 또는 상기 제1 열에 배열된 상기 제1 복수의 큐비트들은 상기 제1 튜닝 가능 주파수 버스를 통해 상기 제2 행 또는 상기 제2 열에 배열된 제2 복수의 큐비트들과 상호 작용하도록 구성되고, 그리고 상기 제2 행 또는 상기 제2 열에 배열된 상기 제2 복수의 큐비트들은 상기 제2 튜닝 가능 주파수 버스를 통해 상기 제3 행 또는 상기 제3 열에 배열된 제3 복수의 큐비트들과 상호 작용하도록 구성된다.
[0016] 본 발명의 다른 실시 예는 다른 양자 컴퓨팅 디바이스를 제공하는 것이다. 상기 양자 컴퓨팅 디바이스는 제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트를 포함하고, 상기 제2 공진 주파수는 상기 제1 공진 주파수와 다르다. 상기 양자 컴퓨팅 디바이스는 상기 제1 복수의 큐비트들을 상기 제2 큐비트에 결합하도록 구성된 제1 튜닝 가능 주파수 버스를 더 포함한다.
[0017] 일 실시 예에서, 상기 제1 복수의 큐비트들은 교차 공진을 통해 상기 제1 튜닝 가능 주파수 버스를 거쳐 서로 상호 작용하도록 구성된다. 일 실시 예에서, 상기 제1 복수의 큐비트들 중 적어도 하나와 상기 제2 큐비트는 파라메트릭 iSWAP 게이트를 통해 상호 작용하도록 구성된다.
[0018] 일 실시 예에서, 상기 제1 복수의 큐비트들은 세 개의 큐비트들을 포함하고, 상기 세 개의 큐비트들은 교차-공진을 통해 상기 제1 튜닝 가능 주파수 버스를 거쳐 서로 상호 작용하도록 구성되며, 그리고 상기 제2 큐비트는 파라메트릭 iSWAP 게이트를 통해 상기 제1 튜닝 가능 주파수 버스를 거쳐 상기 세 개의 큐비트들과 상호 작용하도록 구성된다.
[0019] 일 실시 예에서, 상기 양자 컴퓨팅 디바이스 상기 제2 공진 주파수를 갖는 제2 복수의 큐비트들 및 상기 제1 공진 주파수를 갖는 제3 큐비트; 그리고 상기 제3 큐비트를 상기 제2 복수의 큐비트들에 결합하도록 구성된 제2 튜닝 가능 주파수 버스를 더 포함한다. 일 실시 예에서, 상기 제2 복수의 큐비트들은 교차-공진을 통해 상기 제2 튜닝 가능 주파수 버스를 거쳐 서로 상호 작용하도록 구성된다. 일 실시 예에서, 상기 제3 큐비트는 상기 제1 복수의 큐비트들과 교차-공진을 통해 상호작용하는 것이 금지된다.
[0020] 일 실시 예에서, 상기 양자 컴퓨팅 디바이스는 상기 제2 공진 주파수를 갖는 제2 복수의 큐비트들 및 제3 공진 주파수를 갖는 제3 큐비트를 더 포함하고, 상기 제3 공진 주파수는 상기 제1 공진 주파수 및 상기 제2 공진 주파수와 다르며, 그리고 상기 양자 컴퓨팅 디바이스는 상기 제3 큐비트를 상기 제2 복수의 큐비트들에 결합하도록 구성된 제2 튜닝 가능 주파수 버스를 더 포함한다.
[0021] 본 발명의 또 다른 실시 예는 양자 컴퓨팅 디바이스를 생성하는 방법을 제공하는 것이다. 상기 방법은 제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트를 큐비트 칩 상에 생성하는 단계-상기 제2 공진 주파수는 상기 제1 공진 주파수와 다름-; 교차-공진을 통해 상기 제1 복수의 큐비트들 사이에 상호 작용을 가능하게 하도록 상기 큐비트 칩 상에 제1 고정 주파수 버스 버스를 생성하는 단계 또는 상기 제1 고정 주파수 버스를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나; 및 제1튜닝 가능 주파수 버스를 사용하여 상기 제1복수의 큐비트들 중 적어도 하나를 상기 제2 큐비트에 결합시키는 것을 가능하게 하도록 상기 큐비트 칩 상에 상기 제1 튜닝 가능 주파수 버스를 생성하는 단계 또는 상기 제1 튜닝 가능 주파수 버스를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나를 포함한다.
[0022] 본 발명의 또 다른 실시 예는 양자 컴퓨팅 디바이스를 생성하는 방법을 제공하는 것이다. 상기 방법은 제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트를 큐비트 칩 상에 생성하는 단계- 상기 제2 공진 주파수는 상기 제1 공진 주파수와 다름-; 및 제1 튜닝 가능 주파수 버스를 사용하여 상기 제1 복수의 큐비트들 중 적어도 하나를 상기 제2 큐비트에 결합시키는 것을 가능하게 하도록 상기 제1 튜닝 가능 주파수 버스를 상기 큐비트 칩 상에 생성하는 단계 또는 상기 제1 튜닝 가능 주파수 버스를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나를 포함한다.
[0023] 큐비트의 주파수는 사용되는 큐비트의 두 개의 상태들(예: 그라운드 상태와 제1 여기 상태) 사이의 전환 에너지에 대응한다. 큐비트는 두 개의 양자 상태들(예: 그라운드 상태 및 제1 여기 상태)를 가지고 있으며, 이들은 연산 조건들 하에서 큐비트가 두 개의 양자 상태 구조가 되도록 분리된 에너지 레벨들을 형성하기 위해 에너지에서 충분히 분리되고 및/또는 임의의 추가적 양자 상태들로부터 디커플 된다. 두 상태들 사이의 전환 에너지는 큐비트의 공진 주파수를 정의한다. 일부 큐비트들의 경우, 상기 전환 에너지는, 예를 들어, 자기장의 인가에 의해서, 수정될 수 있다.
[0024] 본 명세서에서 사용되는 큐비트의 "공진 주파수"라는 용어는 상기 큐비트의 두 개의 에너지 레벨들(예: 그라운드 상태 에너지 레벨과 여기 상태 에너지 레벨) 사이의 에너지 분리를 갖는 공진하는 주파수에 대응한다. 공진 주파수는 한 에너지 레벨로부터 다른 에너지 레벨로의 에너지 전환을 정의한다. 큐비트의 각 "에너지 레벨"은 상대적으로 더 좁은 에너지들 또는 주파수들의 대역폭 내에서 정의된 에너지 레벨에 대응한다. 여기서 "더 좁은(narrower)"이라는 용어는 상기 큐비트의 에너지 상태들 사이의 전환 에너지보다 대역폭이 더 작다는 의미로 사용돤다. 예를 들어, 동일 공진 주파수를 가지도록 의도된 복수의 큐비트들을 생성하면 실제로 공진 주파수에서 작은 차이들을 갖는 큐비트들이 생성되지만, 여전히 대역폭 내에 있게 될 것이다.
[0025] 연산의 방법들, 구조의 관련 엘리멘트들의 기능들, 부품들의 조합 및 제품의 경제성들뿐만 아니라, 본 명세서에 개시된 발명은 본 명세서의 일부를 구성하는 첨부 도면들을 참조하여 다음의 설명과 첨부된 청구항들을 살펴보면 더욱 명확해질 것이며, 동일 참조 번호들은 다양한 도면들에서 대응하는 부품들을 지정한다. 그러나 상기 도면들은 오직 예시와 설명의 목적으로만 제공된 것이며, 본 발명의 한계들에 대한 정의로 의도된 것은 아님을 분명히 이해해야 한다. 구조 관련 요소의 운영과 기능, 그리고 제조의 부분과 경제의 결합을 고려할 때, 현재의 공시는
[0026] 도 1은 본 발명의 일 실시 예에 따라, 복수의 큐비트들을 갖는 양자 컴퓨팅 디바이스의 개념도이다;
[0027] 도 2a는 본 발명의 일 실시 예에 따라, 제1 고정 주파수 버스(CR 버스)를 통해 상호작용하는 두 개의 큐비트들을 포함한 양자 회로의 개념도이다;
[0028] 도 2b는 본 발명의 일 실시 예에 따라, 제1 튜닝 가능 주파수 버스를 통해 상호작용하는 두 개의 큐비트들을 포함한 양자 회로의 개념도이다;
[0029] 도 3은 본 발명의 또 다른 일 실시 예에 따라, 복수의 큐비트들을 갖는 양자 컴퓨팅 디바이스의 개념도이다;
[0030] 도 4a는 본 발명의 일 실시 예에 따라, 제1 튜닝 가능 주파수 버스를 통해 상호작용하는 4개의 큐비트들을 포함한 양자 회로의 개념도를 도시한다;
[0031] 도 4b는 본 발명의 일 실시 예에 따라, 제1 튜닝 가능 주파수 버스를 통해 상호 작용하는 4개의 큐비트들의 개념도를 도시한다;
[0032] 도 4c는 현재 공개된 내용에 따르면, 4개의 큐비트들과 튜닝 가능 주파수 버스를 포함한 칩의 양자 컴퓨팅 디바이스 이미지다;
[0033] 도 5a는 본 발명의 일 실시 예에 따라, 4개의 큐비트들 Q1, Q2, Q3, Q4의 제1 excited 에너지 레벨을 보여주는 에너지 다이어그램이다;
[0034] 도 5b는 본 발명의 일 실시 예에 따라, 4개의 큐비트 Q1, Q2, Q3, Q4의 제1 여기된(excited) 에너지 레벨의 에너지 또는 주파수를 나타낸 도면이다; 그리고
[0035] 도 6은 본 발명의 일 실시 예에 따라, 튜닝 가능 버스 대 타임을 변조하는 주파수 기능으로서 큐비트 Q3의 모집단을 나타낸 도면이다.
[0036] 도 1은 본 발명의 일 실시 예 따라 복수의 큐비트들을 갖는 양자 컴퓨팅 디바이스의 개념도이다. 양자 컴퓨팅 디바이스(10)은 제1 공진 주파수를 갖는 제1 복수의 큐비트들(12)을 포함한다. 양자 컴퓨팅 디바이스 (10)은 제2 공진 주파수를 갖는 제2 큐비트 또는 제2 복수의 큐비트들(14)를 포함한다. 제2 공진 주파수는 제1 공진 주파수와 다르다. 예를 들어, 제2 큐비트의 제2 공진 주파수 또는 제2 복수의 큐비트들의 제2 공진 주파수는 제1 큐비트의 제1 공진 주파수보다 상대적으로 더 높을 수 있다. 예를 들어, 제1 복수의 큐비트들은 4.8-5.0 GHz 범위의 제1 공진 주파수를 가질 수 있고, 제2 큐비트 또는 큐비트들은 5.6-5.8GHz 범위의 제2 공진 주파수를 가질 수 있다.
[0037] 도 1에 4개의 제1 큐비트들이 도시되지만, 두 개 또는 그 이상의 큐비트들이 사용될 수 있다. 유사하게, 도 1에 4개의 제2 큐비트들이 도시되지만, 하나, 둘, 또는 그 이상의 큐비트들이 사용될 수 있다. 그러나, 실제 구현들에서는, 종종 두 개 이상의 제1 큐비트들과 두 개 이상의 제2 큐비트들이 사용된다.
[0038] 도 1에서 도시된 바와 같이, 양자 컴퓨팅 디바이스(10)는 제1 복수의 큐비트들(12)을 결합하도록 구성된 제1 고정 주파수 버스(16)(점선으로 표시)를 더 포함한다. 제1 복수의 큐비트들(12)은 제1 고정 주파수 버스(16)를 거쳐 교차-공진(CR)을 통해 상호 작용하도록 구성된다. 양자 컴퓨팅 디바이스(10)은 제1 복수의 큐비트들(12) 중 적어도 하나를 제2 큐비트(14)에 결합하도록 구성된 제1 튜닝 가능 주파수 버스(18)을 더 포함한다. 일 실시 예에서, 제1 튜닝 가능 주파수 버스(18)은 제1 복수의 큐비트들(12)(예를 들어, 도 1에 도시된 바와 같이 4개)와 제2 복수의 큐비트들(14)(예를 들어, 도 1에 도시된 바와 같이 4개)를 결합하도록 구성된다. 일 실시 예에서, 제1 튜닝 가능 주파수 버스(18)은 파라메트릭(prarametric) iSWAP 게이트를 통해 제1 복수의 큐비트들(12) 중 적어도 하나와 제2 복수의 큐비트(14)를 결합하도록 구성된다. 일 실시 예에서, 제1 튜닝 가능 주파수 버스(18)는 파라메트릭 iSWAP 게이트를 통해 제1 복수의 큐비트들(12)와 제2 복수의 큐비트들(14)을 결합하도록 구성된다.
[0039] 일 실시 예에서, 양자 컴퓨팅 디바이스(10)는 제2 복수의 큐비트들(14)을 결합하도록 구성된 제2 고정 주파수 버스(17)을 더 포함한다. 제2 복수의 큐비트들(14)은 제2 고정 주파수 버스(17)를 거쳐(through) 교차-공진(CR)을 통해(via) 상호 작용하도록 구성된다.
[0040] 도 2a는 제1 고정 주파수 버스(CR 버스)를 통해 상호작용하는 두 개의 큐비트들을 포함한 양자 회로의 개념도다. 도 2a에서 도시된 바와 같이, 제1 복수의 큐비트들(12)의 제1 큐비트 Q1과 제1 복수의 큐비트들(12)의 제2 큐비트 Q2는 제1 고정 주파수 버스(16)(CR 버스)를 통해 상호작용한다. 일 실시 예에서, 제1 고정 주파수 버스(16)는 큐비트 Q1을 큐비트 Q2에 연결하는 마이크로파 트랜스미션 라인이다. 유사하게, 도 2a에서는 설명되지 않았지만, 제2 복수의 큐비트들(14)의 제1 큐비트 Q1과 제2 복수의 큐비트들(14)의 제2 큐비트 Q2는 제2 고정 주파수 버스(17)(CR 버스)를 통해 상호작용한다. 일 실시 예에서, 제2 고정 주파수 버스(17)는 큐비트 Q1을 큐비트 Q2에 연결하는 마이크로파 트랜스미션 라인이다. 큐비트들 Q1과 Q2에서, 수직선 "||"은 캐패시턴스(capacitance)에 대응하고 "X" 기호는 조셉슨 접합에 대응한다. 상기 큐비트는 단일 조셉슨 접합(JJ) 및 단일 캐패시턴스를 갖는 것으로 도시되지만, 임의의 수의 조셉슨 접합들 및 임의의 수의 캐패시턴스들이 사용될 수 있다. 또한, 다른 엘리멘트들이 또한 큐비트들 Q1 및 Q2, 제1 고정 주파수 버스(16)(CR 버스) 및/또는 제2 고정 주파수 버스(17)(CR 버스)의 회로에 포함될 수 있다.
[0041] 도 2b는 본 발명의 일 실시 예에 따라, 제1 튜닝 가능 주파수 버스(18)를 통해 상호작용하는 두 개의 큐비트들을 포함한 양자 회로의 개념도이다. 도 2b에서 도시된 바와 같이, 제1 복수의 큐비트들(12)의 제1 큐비트 Q1 및 제1 복수의 큐비트들(12)의 제2 큐비트 Q2는 제1 튜닝 가능 주파수 버스(18)를 통해(예를 들어 파라메트릭 iSWAP 게이트를 통해) 상호 작용한다. 도 2b에서 도시된 바와 같이, 일 실시 예에서, 제1 튜닝 가능 주파수 버스(18)는 트랜스미션 라인을 통해 큐비트 Q1를 큐비트 Q2에 연결하는 게이트(예: parametric iSWAP 게이트) "G"를 포함한다. 게이트 "G"는 자기장 "B"를 인가함에 의해서 활성화된다. 도 2a와 유사하게, 큐비트들 Q1 및 Q2에서, 수직선 "||"은 캐패시턴스에 대응하고 "X" 기호는 조셉슨 접합에 대응한다. Q1 및 Q2 큐비트들은 단일 조셉슨 접합 및 단일 캐패시턴스를 갖는 것으로 도시되어 있지만, 임의의 수의 조셉슨 접합들과 임의의 수의 캐패시턴스들이 사용될 수 있다. 또한, 다른 엘리멘트들도 큐비트들 Q1과 Q2의 회로에 포함될 수 있다. 또한, 제1 튜닝 가능 주파수 버스(18)가 두 개의 조셉슨 접합들을 사용하는 게이트 "G"(예: 파라메트릭 iSWAP 게이트)를 가지는 것으로 도시되지만, 다른 수의 조셉슨 접합들을 사용하는 다른 유형들 게이트들도 사용될 수 있다. 일 실시 예에서, 제1 튜닝 가능 주파수 버스(18)은 초전도 양자 간섭 디바이스(SQUID)를 포함한다. 파라메트릭 iSWAP 게이트라는 용어는 초전도 양자 컴퓨팅 기술에서 가상 숫자 "i"를 통해 위상 행렬에서 스왑(a swap in the phase matrix)을 수행하는 게이트로 이해된다.
[0042] 도 1에서 도시된 바와 같이, 제1 복수의 큐비트들(12)은 하나의 열(a column)에 배열된다. 그러나, 제1 복수의 큐비트들(12)은 또한 제1 행(row)에 배열될 수 있다. 제1 복수의 큐비트들(12)는 제1 고정 주파수 버스(16)을 거쳐 교차-공진(CR)을 통해 상호 작용하도록 구성된다. 도 1에서 또한 도시된 바와 같이, 제2 복수의 큐비트들(14)은 제2 열(column)에 배열된다. 그러나, 제2 복수의 큐비트들(14)은 또한 제2 행(row)에 배열될 수 있다. 제2 복수의 큐비트들(14)는 제2 고정 주파수 버스(17)를 거쳐 교차-공진(CR)을 통해 상호 작용하도록 구성된다.
[0043] 도 1에서 또한 도시된 바와 같이, 일 실시 예에서, 양자 컴퓨팅 디바이스 (10)는 제1 복수의 큐비트들(12)과 유사한 제1 공진 주파수를 갖는 제3 복수의 큐비트들(13)도 포함한다. 도 1에 도시된 바와 같이, 제3 복수의 큐비트들(13)은 제3 열에 배열된다. 그러나, 제3 복수의 큐비트들(13)은 또한 제3 행에 배열될 수 있다. 상기 양자 컴퓨팅 디바이스는 제3 복수의 큐비트들(13)을 결합하도록 구성된 제3 고정 주파수 버스(19)를 더 포함한다. 제3 복수의 큐비트들(13)은 제3 고정 주파수 버스(19)를 거쳐 교차-공진(CR)을 통해 상호 작용하도록 구성된다.
[0044] 도 1에서 또한 도시된 바와 같이, 일 실시 예에서, 양자 컴퓨팅 디바이스 (10)는 제2 복수의 큐비트들(14)과 유사한 제2 공진 주파수를 갖는 제4 복수의 큐비트들(15)도 포함한다. 도 1에 도시된 바와 같이, 제4 복수의 큐비트들(15)은 제4 열에 배열된다. 그러나 제4 복수의 큐비트들(15)은 또한 제4 행에 배열될 수 있다. 양자 컴퓨팅 디바이스(10)는 제4 복수의 큐비트들(15)을 결합하도록 구성된 제4 고정 주파수 버스(21)를 더 포함한다. 제4 복수의 큐비트들(15)은 제4 고정 주파수 버스(21)를 거쳐 교차-공진(CR)을 통해 상호 작용하도록 구성된다.
[0045] 일 실시 예에서, 제1 행 또는 제1 열에 배열된 제1 복수의 큐비트들(12)은 제1 튜닝 가능 주파수 버스(18)를 통해 제2 행 또는 제2 열에 배열된 제2 복수의 큐비트들(14)과 상호작용하도록 구성된다. 일 실시 예에서, 제2 행 또는 제2 열에 배열된 제2 복수의 큐비트들(14)은 제1 튜닝 가능 주파수 버스(18)를 통해 제3 행 또는 제3 열에 배열된 제3 복수의 큐비트들(13)과 상호 작용하도록 구성된다. 일 실시 예에서, 제3 행 또는 제3 열에 배열된 제3 복수의 큐비트들(13)은 제1 튜닝 가능 주파수 버스(18)을 통해 제4 행 또는 제4 열에 배열된 제4 복수의 큐비트들(15)과 상호 작용하도록 구성된다.
[0046] 일 실시 예에서, 제2 복수의 큐비트들(14)은 제1 복수의 큐비트들(12)과 제3 복수의 큐비트들(13) 사이에 배치되어 교차-공진 상호작용을 방지하고, 따라서 제1 복수의 큐비트들(12)과 제3 복수의 큐비트들(13) 사이의 주파수 충돌과 누설(crosstalk)을 상당히 줄이거나 제거한다. 유사하게, 제3 복수의 큐비트들(13)은 제2 복수의 큐비트들(14)과 제4 복수의 큐비트들(15) 사이에 배치되어 교차-공진 상호작용을 방지하고, 따라서 제2 복수의 큐비트들(14)과 제4 복수의 큐비트들(15) 사이의 주파수 충돌과 누설을 실질적으로 감소시키거나 제거한다.
[0047] 일 실시 예에서, 제3 복수의 큐비트들(13)은 제3 공진 주파수를 가진다. 도 1에 도시한 바와 같이, 제3 복수의 큐비트들(13)은 제3 열에 배열된다. 그러나, 제3 복수의 큐비트들(13)은 제3 행에 배열될 수 있다. 그러나, 이 실시 예에서, 제3 공진 주파수는 제1 복수의 큐비트들(12)의 제1 공진 주파수와 다르고 제2 복수의 큐비트들(14)의 제2 공진 주파수와도 다르다. 일 실시 예에서, 제3 고정 주파수 버스(19)는 제3 복수의 큐비트들(13)을 결합하도록 구성된다. 제3 복수의 큐비트들(13)은 제3 고정 주파수 버스(19)를 거쳐 교차-공진(CR)을 통해 상호 작용하도록 구성된다. 일 실시 예에서, 상기 양자 컴퓨팅 디바이스는 제3 복수의 큐비트들(13) 중 적어도 하나를 제2 복수의 큐비트들(14)에 결합하도록 구성된 제2 튜닝 가능 주파수 버스(22)를 포함한다.
[0048] 일 실시 예에서, 제1 행 또는 제1 열에 배열된 제1 복수의 큐비트들(12)은 제1 튜닝 가능 주파수 버스(18)를 통해 제2 행 또는 제2 열에 배열된 제2 복수의 큐비트들(14)와 상호작용하도록 구성된다. 일 실시 예에서, 제2 행 또는 제2 열에 배열된 제2 복수의 큐비트들(14)은 제2 튜닝 가능 주파수 버스(22)를 통해 제3 행 또는 제3 열에 배열된 제3 복수의 큐비트들(13)과 상호 작용하도록 구성된다.
[0049] 일 실시 예에서, 제1, 제2, 제3 및/또는 제4 복수의 큐비트들은 트랜스몬 큐비트들이 될 수 있다.
[0050] 도 3은 본 발명의 다른 일 실시 예에 따라, 복수의 큐비트들을 갖는 양자 컴퓨팅 디바이스의 개념도다. 양자 컴퓨팅 디바이스(30)는 제1 공진 주파수를 갖는 제1 복수의 큐비트들(32)과 제2 공진 주파수를 갖는 제2 큐비트(34)를 포함한다. 제2 공진 주파수는 제1 공진 주파수와 다르다. 예를 들어, 일 실시 예에서, 제2 주파수는 제1 주파수보다 더 높다. 예를 들어, 일 실시 예에서, 제2 주파수는 4.8-5.0 GHz 범위이고 제1 주파수는 5.6-5.8GHz 범위일 수 있다. 상기 양자 컴퓨팅 디바이스는 제1 복수의 큐비트들(32)을 제2 큐비트(34)에 결합하도록 구성된 제1 튜닝 가능 주파수 버스(36)을 더 포함한다.
[0051] 일 실시 예에서, 제1 복수의 큐비트들(32)은 교차-공진(CR)을 통해 제1 튜닝 가능 주파수 버스(36)를 거쳐 서로 상호 작용하도록 구성된다.
[0052] 도 4a는 제1 튜닝 가능 주파수 버스(36)을 통해 상호작용하는 4개의 큐비트들을 포함한 양자 회로의 개념도를 본 발명의 일 실시 예 따라 도시한다. 도 4b는 제1 튜닝 가능 주파수 버스(36)을 통해 상호 작용하는 4개의 큐비트들의 개념도를 본 발명의 일 실시 예 따라 도시한다. 도 4c는 본 발명의 일 실시 예에 따라, 큐비트들 4개와 튜닝 가능 주파수 버스 1개가 포함된 칩에 탑재된 양자 컴퓨팅 디바이스의 이미지다. 도 4a에서 도시된 바와 같이, 제1 복수의 큐비트들(32)의 큐비트들 Q1, Q2 및 Q4는 제1 튜닝 가능 주파수 버스(36)을 통해 제2 큐비트(34)에 대응하는 큐비트 Q3과 상호 작용한다(예를 들어, 파라메트릭 iSWAP 게이트를 통해).
[0053] 도 4a에서 도시된 바와 같이, 일 실시 예에서, 제1 튜닝 가능 주파수 버스(36)는 양자 게이트 "G"에 연결된 트랜스미션 라인들을 사용하여 큐비트들 Q1, Q2, Q3, Q4를 연결하는 게이트(예: 파라메트릭 iSWAP 게이트) "G"를 포함한다. 게이트 "G"는 자기장 "B"를 인가하면 활성화된다. 큐비트들 Q1, Q2, Q3, Q4에서, 수직선 "||"은 캐패시턴스에 대응하고 "X" 기호는 조셉슨 접합에 대응한다. 큐비트들 Q1, Q2, Q3 및 Q4는 단일 조셉슨 접합 및 단일 캐패시턴스를 가지는 것으로 도시되어 있지만, 임의의 수의 조셉슨 접합들과 임의의 수의 캐패시턴스들이 사용될 수 있다. 또한, 다른 엘리멘트들이 큐비트들 Q1, Q2, Q3, Q4의 회로에 포함될 수 있다. 또한, 제1 튜닝 가능 주파수 버스(36)는 두 개의 조셉슨 접합들을 사용하는 게이트 "G"(예: 파라메트릭 iSWAP 게이트)를 가지는 것으로 도시되지만, 다른 수의 조셉슨 접합들을 사용하는 다른 유형들의 게이트들이 사용될 수 있다. 일 실시 예에서, 제1 튜닝 가능 주파수 버스(36)은 초전도 양자 간섭 디바이스(SQUID)를 포함한다. 따라서, 일 실시 예에서는, 제1 복수의 큐비트들(32)과 제2 큐비트(34)는 제1 튜닝 가능 주파수 버스(36)와 상호 작용하도록 구성된다)(파라메트릭 iSWAP 게이트를 통해).
[0054] 일 실시 예에서, 도 3, 4a 및 4b에 도시된 바와 같이, 제1 복수의 큐비트들(32)은 세 개의 큐비트들(예: Q1, Q2, Q4)을 포함한다. 세 개의 큐비트들(32)(Q1, Q2 및 Q4)은 교차-공진(CR)을 통해 제1 튜닝 가능 주파수 버스(36)을 거쳐 상호 작용하도록 구성된다. 제2 큐비트(34)(Q3)는 제1 튜닝 가능 주파수 버스(36)를 통해 세 개의 큐비트들(32)(Q1, Q2 및 Q4)와 상호 작용하도록 구성된다(파라메트릭 iSWAP 게이트를 통해).
[0055] 도 5a는 본 발명의 일 실시 예 따라, 4개의 큐비트들 Q1, Q2, Q3, Q4의 제1 여기된(excited) 에너지 레벨들을 보여주는 에너지 다이어그램이다. 큐비트 Q1의 제1 여기된 에너지 레벨은 |0001>, 큐비트 Q2의 제1 여기된 에너지 레벨은 |0010>, 큐비트 Q4의 제1 여기된 에너지 레벨은 |1000>, 큐비트 Q3의 제1 여기된 에너지 레벨은 |0100>으로 표시된다. 각 여기된 에너지 상태 위에 명시된 주파수는 그라운드 상태(에너지 또는 주파수 0)와 제1 여기된 에너지 레벨 사이의 전환(transition) 에너지(또는 주파수)에 대응하며, 각각, Q1의 경우 4.605 GHz, Q2의 경우 4.685 GHz, Q4의 경우 4.727, Q3의 경우 5.478이다. 도 5a에서 도시된 바와 같이, 큐비트들 Q1, Q2, Q4의 여기된 에너지 레벨들 |0001>, |0010> 및 |1000>은, 각각, 80 MHz의 |0001>과 |0010> 사이의 에너지 차이, 42 MHz의 |0010>과 |1000> 사이의 에너지 차이, 그리고 122 MHz의 |0001>과 |1000> 사이의 에너지 차이가 서로 가깝다. 이것은 Q1, Q2 및 Q4가 CR을 통해 상호 작용할 수 있게 해준다. 반면, 큐비트 Q3의 여기된 에너지 레벨|0100>과 큐비트 Q1의 에너지 레벨|0001> 사이, 큐비트 Q3의 여기된 에너지 레벨|0100> 과 큐비트 Q2의 에너지 레벨|0010> 사이, 및 큐비트 Q3의 여기된 에너지 레벨|0100> 과 큐비트 Q4의 에너지 레벨 |1000> 사이의 에너지 차이는 각각 873 MHz, 793 MHZ, 그리고 751 MHz로 80 MHz, 42 MHz 및 122 MHz 중 어느 것보다도 크다. 따라서, 이 경우 Q1, Q2, Q4 및 Q3 사이의 상호 작용은 제1 튜닝 가능 주파수 버스(36)에 의해서 인에이블 된다(예를 들어, 파라메트릭 iSWAP 게이트를 사용하여). 발명가들은 파라메트릭 iSWAP 게이트를 사용하여 튜닝 가능 주파수 버스에 4개의 큐비트들 Q1, Q2, Q3, Q4를 결합한 양자 컴퓨팅 디바이스를 구현했다. 상기 발명가는 다양한 큐비트들 간의 상호작용이 성공적으로 구현되었음을 보여주는 결과를 보고했다. 상기 발명가들은 상기 결과들을 계획했다.
[0056] 도 6은 본 발명의 일 실시 예 따라, 튜닝 가능 버스 대 시간(tunable bus versus time)을 변조하는(modulating) 주파수 함수로써 큐비트 Q3의 모집단(the population)을 도시한 도면이다. Q3에서 모집단이 감소하는 영역들은 여기된 에너지 레벨들 간의 주파수(에너지)의 차이에 대응한다. 도면은 큐비트 Q3의 여기된 에너지 레벨|0100> 과 큐비트 Q1의 에너지 레벨 |0001> 사이, 큐비트 Q3의 여기된 에너지 레벨|0100> 과 큐비트 Q2의 에너지 레벨 |0010> 사이, 큐비트 Q3의 여기된 에너지 레벨|0100> 과 큐비트 Q2의 에너지 레벨 |0010> 사이의 에너지(또는 주파수) 차이는, 각각, 873 MHz, 793 MHz, 그리고 751 MHz임을 보여준다. 이 도면은 상기 상호작용이 적어도 5μs의 타임 프레임 동안 안정적임을 보여주며 상기 상호작용에 대한 일반적인 타임스케일들(약 1μs 미만)을 제공한다.
[0057] 도 5b는 본 발명의 일 실시 예 따라, 4개의 큐비트들 Q1, Q2, Q3, Q4의 제1 여기된 에너지 레벨들의 에너지 또는 주파수 차이를 나타낸 도면이다. 도면에서, 약 200 MHZ 아래에 있는 세 개의 아래쪽 수평선들은 큐비트들 Q1, Q2, Q3, Q4의 세 개의 상태들 |0001>, |0010> 및 |1000> 간의 전환들에 대응한다. 이들 세 개의 상태들은 상대적으로 더 좁은(narrower) 에너지 또는 주파수 대역폭 내에 위치한다. 여기서 "더 좁은(narrower)"이라는 용어는 상기 대역폭(이 경우 약 122 MHz)이 3개의 큐비트들과 제4 큐비트 각각의 에너지 상태들 간 에너지 차이(약 800 MHz)보다 더 작음을 의미하기 위해 사용된다. 상기 도면에서 약 750 MHz에서 약 900 MHz 사이의 세 개의 상부 수평선들은 큐비트 Q3의 여기된 에너지 레벨|0100> 을 포함하는 여기 매니폴드(excitation manifold)에 대응한다. 상기 큐비트 공간 바깥의 전환들(예: 상태 |1001>과 상태 |0002> 사이의 전환)은 상기 도면에서 아래쪽 수평선과 위쪽 수평선 사이에 위치한다. 이 도면은 유사한 주파수 큐비트들 간의 전환들이 큐비트 서브 공간 바깥의 전환들과 동일 대역폭 내에 있기 때문에 튜닝 가능 버스 상호 작용이 그 자신만으로는 충분하지 않음을 보여준다.
[0058] 도 3으로 돌아가면, 양자 컴퓨팅 디바이스(30)은 제2 공진 주파수를 가진 제2 복수의 큐비트들(38)과 제1 공진 주파수를 가진 제3 큐비트(40)을 더 포함한다. 양자 컴퓨팅 디바이스(30)는 제3 큐비트(40)을 제2 복수의 큐비트들(38)에 결합하도록 구성된 제2 튜닝 가능 주파수 버스(42)를 더 포함한다. 일 실시 예에서, 제2 복수의 큐비트들(38)은 제2 큐비트(34)를 포함한다.
[0059] 일 실시 예에서, 제2 복수의 큐비트들(38)은 교차-공진(CR)을 통해 제2 튜닝 가능 주파수 버스(42)를 거쳐 서로 상호 작용하도록 구성된다. 일 실시 예에서, 제3 큐비트(40)와 제2 복수의 큐비트들(38)은 제2 튜닝 가능 주파수 버스(42(를 통해 상호 작용하도록 구성된다(파라메틱 iSWAP 게이트를 통해). 일 실시 예에서, 제3 큐비트(40)는 제1 복수의 큐비트들(32)와 교차-공진을 통해 상호작용하는 것이 금지된다.
[0060] 일 실시 예에서, 양자 컴퓨팅 디바이스(30)은 제2 공진 주파수를 갖는 제2 복수의 큐비트들(38)과 제3 공진 주파수를 갖는 제3 큐비트(40)을 더 포함한다. 이 실시 예에서, 제3 공진 주파수는 제1 복수의 큐비트들(32)의 제1 공진 주파수와 제2 복수의 큐비트들(38)의 제2 공진 주파수와 다르다. 제2 튜닝 가능 주파수 버스(42)는 제3 큐비트(40)을 제2 복수의 큐비트들(38)에 결합하도록 구성된다. 일 실시 예에서, 제2 복수의 큐비트들(38)은 교차-공진(CR)을 통해 제2 튜닝 가능 주파수 버스(42)를 거쳐 서로 상호작용하도록 구성된다. 일 실시 예에서, 제3 큐비트(40)과 제2 복수의 큐비트들(38)은 파라메트릭 iSWAP 게이트를 통해 제2 튜닝 가능 주파수 버스(42)를 거쳐 상호 작용하도록 구성된다.
[0061] 일 실시 예에서, 제2 복수의 큐비트들(38)은 세 개의 큐비트들을 포함한다. 세 개의 큐비트들은 교차-공진(CR)을 통해 제2 튜닝 가능 주파수 버스(42)를 거쳐 상호 작용하도록 구성되고, 제3 큐비트(40)은 파라메트릭 iSWAP 게이트를 통해 제2 튜닝 가능 주파수 버스(42)를 거쳐 세 개의 큐비트들(38)과 상호 작용하도록 구성된다.
[0062] 위의 단락들로부터 알 수 있듯이, 본 발명의 일 실시 예 따라 또한 양자컴퓨팅 디바이스(예: 양자컴퓨팅 디바이스 10)를 생성하는 방법도 또한 제공된다. 상기 방법은 하나의 큐비트 칩(예를 들어 도 4c에 도시한 바와 같은) 상에 제1 공진 주파수를 갖는 제1 복수의 큐비트들(12)과 제2 공진 주파수를 갖는 제2 큐비트(14)를 생성하는 단계를 포함한다. 상기 제2 주파수는 상기 제1 주파수와 다르다. 상기 방법은, 교차-공진 (CR)을 통해 제1 복수의 큐비트들(12) 간의 상호작용이 가능하도록, 상기 칩 상에 제1 고정 주파수 버스(16)을 생성하는 단계 또는 제1 고정 주파수 버스(16)를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나를 포함한다. 상기 방법은 또한, 제1 튜닝 가능 주파수 버스(18)를 사용하여 제1 복수의 큐비트들(12) 중 적어도 하나를 제2 큐비트(14)에 결합하는 것을 가능하게 할 수 있도록, 상기 칩 상에 제1 튜닝 가능 주파수 버스(18)을 생성하는 단계 또는 제1 튜닝 가능주파수 버스(18)를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나를 포함한다.
[0063] 본 발명의 일 실시 예에 따르면, 위의 단락들로부터 알 수 있듯이, 양자 컴퓨팅 디바이스(예: 양자 컴퓨팅 디바이스 30)를 생성하는 방법이 더 제공된다. 상기 방법은 하나의 큐비트 칩(예: 도 4c에 표시된 큐비트 칩) 상에 제1 공진 주파수를 갖는 제1 복수의 큐비트들(32)과 제2 공진 주파수를 갖는 제2 큐비트(34)를 생성하는 단계를 포함한다. 상기 제2 주파수는 상기 제1 주파수와 다르다. 상기 방법은 또한, 제1 튜닝 가능 주파수 버스(36)를 사용하여 제1 복수의 큐비트들(32) 중 적어도 하나를 제2 큐비트(34)에 결합하는 것을 가능하게 할 수 있도록, 상기 칩 상에 제1 튜닝 가능 주파수 버스(36)을 생성하는 단계 또는 제1 튜닝 가능주파수 버스(36)를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나를 포함한다.
[0064] 본 발명의 다양한 실시 예들에 대한 설명들은 예시를 목적으로 제시되었지만, 개시된 실시예들이 전부라거나 또는 이에 국한하는 것으로 의도된 것은 아니다. 많은 수정들과 변형들이 기술된 실시 예들의 범위와 정신에서 벗어남이 없이 당업자들에게 명백할 것이다. 여기서 사용된 용어는 실시 예들의 원리들, 시장에서 발견된 기술들에 대한 실제 적용 또는 기술적 개선을 가장 잘 설명하거나, 당업자들이 여기에 공개된 실시 예들을 이해할 수 있도록 하기 위해 선택었다.

Claims (25)

  1. 양자 컴퓨팅 디바이스에 있어서, 상기 디바이스는:
    제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트-상기 제2 공진 주파수는 제1 공진 주파수와 다름-;
    상기 제1 복수 큐비트들을 결합하도록 구성된 제1 고정 주파수 버스-상기 제1 복수의 큐비트들은 상기 제1 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성됨-; 그리고
    상기 제1 복수의 큐비트들 중 적어도 하나를 상기 제2 큐비트에 결합하도록 구성된 제1 튜닝 가능 주파수 버스를 포함하는
    양자 컴퓨팅 디바이스.
  2. 제1항에 있어서, 상기 제1 튜닝 주파수 버스는 상기 제1 복수의 큐비트들 중 적어도 하나 및 상기 제2 큐비트를 파라메트릭 iSWAP 게이트를 통해 결합하도록 구성되는
    양자 컴퓨팅 디바이스.
  3. 제1항에 있어서, 상기 양자 컴퓨팅 디바이스는:
    제2 공진 주파수를 갖는 제2 복수의 큐비트들; 및
    상기 제2 복수의 큐비트들과 결합하도록 구성되는 제2 고정 주파수 버스- 상기 제2 복수의 큐비트들은 상기 제2 고정 주파수 버스를 거쳐 교차-공진 주파수를 통해 상호 작용하도록 구성됨-를 더 포함하는
    양자 컴퓨팅 디바이스.
  4. 제3항에 있어서, 상기 제1 복수의 큐비트들은 제1 행 또는 제1 열 중 하나에 배열되어 상기 제1 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성되고, 상기 제2 복수의 큐비트들은 제2 행 또는 제2 열 중 하나에 배열되어 상기 제2 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  5. 제4항에 있어서, 상기 양자 컴퓨팅 디바이스는:
    상기 제1 공진 주파수를 갖는 제3 복수의 큐비트들- 상기 제3 복수의 큐비트들은 제3 행 또는 제3 열 중 하나에 배열됨-; 및
    상기 제3 복수의 큐비트들을 결합하도록 구성된 제3 고정 주파수 버스- 상기 제3 복수의 큐비트들은 상기 제3 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성됨-를 더 포함하는
    양자 컴퓨팅 디바이스.
  6. 제5항에 있어서, 상기 제1 행 또는 상기 제1 열에 배열된 상기 제1 복수의 큐비트들은 상기 제1 튜닝 가능 주파수 버스를 통해 상기 제2 행 또는 상기 제2 열에 배열된 상기 제2 복수의 큐비트들과 상호작용하도록 구성되고, 그리고
    상기 제2 행 또는 상기 제2 열에 배열된 상기 제2 복수의 큐비트들은 상기 상기제1 튜닝 가능 주파수 버스를 통해 상기 제3 행 또는 상기 제3 열에 배열된 제3 복수의 큐비트들과 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스
  7. 제5항에 있어서, 상기 제2 복수의 큐비트들은 상기 제1 복수의 큐비트들과 상기 제3 복수의 큐비트들 사이에 배열되어 상기 제1 복수의 큐비트들과 상기 3 복수의 큐비트들 사이의 교차-공진 상호작용을 방지하는
    양자 컴퓨팅 디바이스.
  8. 제4항에 있어서, 상기 양자 컴퓨팅 디바이스는:
    제3 공진 주파수를 갖는 제3 복수의 큐비트들-상기 제3 복수의 큐비트들은 제3 행 또는 제3 열 중 하나에 배열되고, 상기 제3 공진 주파수는 상기 제1 공진 주파수와는 다르고 상기 제2 공진 주파수와 다름-;
    상기 제3 복수의 큐비트들과 결합하도록 구성된 제3 고정 주파수 버스-상기 제3 복수의 큐비트들은 상기 제3 고정 주파수 버스를 거쳐 교차-공진을 통해 상호 작용하도록 구성됨-; 그리고
    상기 제3 복수의 큐비트들 중 적어도 하나를 상기 제2 복수의 큐비트들에 결합하도록 구성된 제2 튜닝 가능 주파수 버스를 더 포함하는
    양자 컴퓨팅 디바이스.
  9. 제8항에 있어서, 상기 제1 행 또는 상기 제1 열에 배열된 상기 제1 복수의 큐비트들은 상기 제1 튜닝 가능 주파수 버스를 통해 상기 제2 행 또는 상기 제2 열에 배열된 제2 복수의 큐비트들과 상호 작용하도록 구성되고,
    상기 제2 행 또는 상기 제2 열에 배열된 상기 제2 복수의 큐비트들은 상기 제2 튜닝 가능 주파수 버스를 통해 상기 제3 행 또는 상기 제3 열에 배열된 제3 복수의 큐비트들과 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  10. 제1항에 있어서, 상기 제1 복수의 큐비트들과 상기 제2 큐비트는 트랜스몬 큐비트들(transmon qubits)인
    양자 컴퓨팅 디바이스.
  11. 제1항에 있어서, 상기 제1 튜닝 가능 주파수 버스는 초전도 양자 간섭 디바이스(SQUID)를 포함하는
    양자 컴퓨팅 디바이스.
  12. 양자 컴퓨팅 디바이스에 있어서, 상기 디바이스는:
    제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트-상기 제2 공진 주파수는 상기 제1 공진 주파수와 다름-; 그리고
    상기 제1 복수의 큐비트들을 상기 제2 큐비트에 결합하도록 구성된 제1 튜닝 가능 주파수 버스를 포함하는
    양자 컴퓨팅 디바이스.
  13. 제12항에 있어서, 상기 제1 복수의 큐비트들은 교차 공진을 통해 상기 제1 튜닝 가능 주파수 버스를 거쳐 서로 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  14. 제12항에 있어서, 상기 제1 복수의 큐비트들 중 적어도 하나와 상기 제2 큐비트는 파라메트릭 iSWAP 게이트를 통해 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  15. 제12항에 있어서, 상기 제1 복수의 큐비트들은 세 개의 큐비트들을 포함하고, 상기 세 개의 큐비트들은 교차-공진을 통해 상기 제1 튜닝 가능 주파수 버스를 거쳐 서로 상호 작용하도록 구성되며, 그리고 상기 제2 큐비트는 파라메트릭 iSWAP 게이트를 통해 상기 제1 튜닝 가능 주파수 버스를 거쳐 상기 세 개의 큐비트들과 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  16. 제12항에 있어서, 상기 양자 컴퓨팅 디바이스는:
    상기 제2 공진 주파수를 갖는 제2 복수의 큐비트들 및 상기 제1 공진 주파수를 갖는 제3 큐비트; 그리고
    상기 제3 큐비트를 상기 제2 복수의 큐비트들에 결합하도록 구성된 제2 튜닝 가능 주파수 버스를 더 포함하는
    양자 컴퓨팅 디바이스.
  17. 제16항에 있어서, 상기 제2 복수의 큐비트들은 교차-공진을 통해 상기 제2 튜닝 가능 주파수 버스를 거쳐 서로 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  18. 제16 항에 있어서, 상기 제3 큐비트와 상기 제2 복수의 큐비트들은 파라메트릭 iSWAP 게이트를 통해 상기 제2 튜닝 가능 주파수 버스를 거쳐 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  19. 제16항에 있어서, 상기 제3 큐비트는 상기 제1 복수의 큐비트들과 교차-공진을 통해 상호작용하는 것이 금지되는
    양자 컴퓨팅 디바이스.
  20. 제12 항에 있어서, 상기 양자 컴퓨팅 디바이스는:
    상기 제2 공진 주파수를 갖는 제2 복수의 큐비트들 및 제3 공진 주파수를 갖는 제3 큐비트-상기 제3 공진 주파수는 상기 제1 공진 주파수 및 상기 제2 공진 주파수와 다름-; 그리고
    상기 제3 큐비트를 상기 제2 복수의 큐비트들에 결합하도록 구성된 제2 튜닝 가능 주파수 버스를 더 포함하는
    양자 컴퓨팅 디바이스.
  21. 제20 항에 있어서, 상기 제2 복수의 큐비트들은 교차-공진을 통해 상기 제2 튜닝 가능 주파수 버스를 거쳐 서로 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  22. 제21항에 있어서, 상기 제3 큐비트와 상기 제2 복수의 큐비트들은 파라메트릭 iSWAP 게이트를 통해 상기 제2 튜닝 가능 주파수 버스를 거쳐 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  23. 제21항에 있어서, 상기 제2 복수의 큐비트들은 세 개의 큐비트들을 포함하고, 상기 세 개의 큐비트들은 교차-공진을 통해 상기 제2 튜닝 주파수 버스를 거쳐 서로 상호 작용하도록 구성되며, 그리고 상기 제3 큐비트는 파라미터 iSWAP 게이트를 통해 상기 제2 튜닝 가능 주파수 버스를 거쳐 상기 세 개의 큐비트들과 상호 작용하도록 구성되는
    양자 컴퓨팅 디바이스.
  24. 양자 컴퓨팅 디바이스를 생성하는 방법에 있어서, 상기 방법은:
    제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트를 큐비트 칩 상에 생성하는 단계-상기 제2 공진 주파수는 상기 제1 공진 주파수와 다름-;
    교차-공진을 통해 상기 제1 복수의 큐비트들 사이에 상호 작용을 가능하게 하도록 상기 큐비트 칩 상에 제1 고정 주파수 버스 버스를 생성하는 단계 또는 상기 제1 고정 주파수 버스를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나; 및
    제1튜닝 가능 주파수 버스를 사용하여 상기 제1복수의 큐비트들 중 적어도 하나를 상기 제2 큐비트에 결합시키는 것을 가능하게 하도록 상기 큐비트 칩 상에 상기 제1 튜닝 가능 주파수 버스를 생성하는 단계 또는 상기 제1 튜닝 가능 주파수 버스를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나를 포함하는
    양자 컴퓨팅 디바이스를 생성하는 방법.
  25. 양자 컴퓨팅 디바이스를 생성하는 방법에 있어서, 상기 방법은:
    제1 공진 주파수를 갖는 제1 복수의 큐비트들 및 제2 공진 주파수를 갖는 제2 큐비트를 큐비트 칩 상에 생성하는 단계- 상기 제2 공진 주파수는 상기 제1 공진 주파수와 다름-; 및
    제1 튜닝 주파수 버스를 사용하여 상기 제1 복수의 큐비트들 중 적어도 하나를 상기 제2 큐비트에 결합시키는 것을 가능하게 하도록 상기 제1 튜닝 가능 주파수 버스를 상기 큐비트 칩 상에 생성하는 단계 또는 상기 제1 튜닝 가능 주파수 버스를 포함하는 칩에 상기 큐비트 칩을 부착하는 단계 중 적어도 하나를 포함하는
    양자 컴퓨팅 디바이스를 생성하는 방법.
KR1020217029333A 2019-02-21 2019-11-28 초전도 양자 컴퓨터의 주파수 충돌을 방지하기 위해 두 게이트 유형을 이용한 양자 컴퓨팅 디바이스 KR20210123400A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/281,884 2019-02-21
US16/281,884 US11620560B2 (en) 2019-02-21 2019-02-21 Quantum computing device using two gate types to prevent frequency collisions in superconducting quantum computers
PCT/EP2019/082829 WO2020169224A1 (en) 2019-02-21 2019-11-28 Quantum computing device using two gate types to prevent frequency collisions in superconducting quantum computers

Publications (1)

Publication Number Publication Date
KR20210123400A true KR20210123400A (ko) 2021-10-13

Family

ID=68808300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217029333A KR20210123400A (ko) 2019-02-21 2019-11-28 초전도 양자 컴퓨터의 주파수 충돌을 방지하기 위해 두 게이트 유형을 이용한 양자 컴퓨팅 디바이스

Country Status (7)

Country Link
US (2) US11620560B2 (ko)
EP (1) EP3928260A1 (ko)
JP (1) JP7410144B2 (ko)
KR (1) KR20210123400A (ko)
CN (1) CN113454656A (ko)
AU (1) AU2019430032B2 (ko)
WO (1) WO2020169224A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11620560B2 (en) 2019-02-21 2023-04-04 International Business Machines Corporation Quantum computing device using two gate types to prevent frequency collisions in superconducting quantum computers
WO2022140674A1 (en) * 2020-12-23 2022-06-30 Rigetti & Co, Llc Applying two-qubit quantum logic gates in a superconducting quantum processing unit
US11789812B2 (en) 2021-11-15 2023-10-17 International Business Machines Corporation Pulsed stark tones for collision mitigation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7613764B1 (en) 2004-03-26 2009-11-03 D-Wave Systems Inc. Methods for quantum processing
US9685935B2 (en) 2014-09-12 2017-06-20 Northrop Grumman Systems Corporation Tunable transmon circuit assembly
GB2531517A (en) 2014-10-20 2016-04-27 Nokia Technologies Oy Method and apparatus for adiabatic quantum annealing
US10056908B2 (en) * 2015-12-22 2018-08-21 Rigetti & Co, Inc. Operating a coupler device to perform quantum logic gates
US10467544B2 (en) 2015-12-31 2019-11-05 International Business Machines Corporation Multi-qubit tunable coupling architecture using fixed-frequency superconducting qubits
US10042805B2 (en) * 2016-01-21 2018-08-07 Northrop Grumman Systems Corporation Tunable bus-mediated coupling between remote qubits
EP3300004A1 (en) * 2016-09-27 2018-03-28 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Method for executing a quantum error correction cycle in a quantum computer
US10483980B2 (en) 2017-06-19 2019-11-19 Rigetti & Co, Inc. Parametrically activated quantum logic gates
US11620560B2 (en) 2019-02-21 2023-04-04 International Business Machines Corporation Quantum computing device using two gate types to prevent frequency collisions in superconducting quantum computers

Also Published As

Publication number Publication date
WO2020169224A1 (en) 2020-08-27
AU2019430032A1 (en) 2021-09-30
JP2022520689A (ja) 2022-04-01
EP3928260A1 (en) 2021-12-29
US20200272929A1 (en) 2020-08-27
US11620560B2 (en) 2023-04-04
US20230153669A1 (en) 2023-05-18
US11694106B2 (en) 2023-07-04
AU2019430032B2 (en) 2023-03-02
JP7410144B2 (ja) 2024-01-09
CN113454656A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
CN108475353B (zh) 采用固定频率超导量子比特的多量子比特可调耦合机制
Bardin et al. Microwaves in quantum computing
US11694106B2 (en) Quantum computing device using two gate types to prevent frequency collisions in superconducting quantum computers
Sivak et al. Kerr-free three-wave mixing in superconducting quantum circuits
US9369133B2 (en) Hybrid quantum circuit assembly
Yablonovitch et al. Optoelectronic quantum telecommunications based on spins in semiconductors
US11531248B2 (en) Raster multiplexing in photonic circuits
US20220407213A1 (en) Global control for quantum computing systems
JP2009194646A (ja) マイクロ波スイッチ回路
Zhang et al. Charge-noise insensitive chiral photonic interface for waveguide circuit QED
US20230409942A1 (en) Applying Two-qubit Quantum Logic Gates in a Superconducting Quantum Processing Unit
Ezratty Perspective on superconducting qubit quantum computing
Harris et al. Magnetically switched quantum waveguide qubit
Wu et al. Adiabatic passage for one-step generation of n-qubit Greenberger–Horne–Zeilinger states of superconducting qubits via quantum Zeno dynamics
JP2021505063A (ja) 帯域幅が重なっていないカスケーディング・マルチパス干渉ジョセフソン・スイッチを使用した周波数多重化マイクロ波信号のスイッチング
JP2021505072A (ja) 帯域幅が重なっていないカスケーディング・マルチパス干渉ジョセフソン・スイッチを使用した周波数多重化マイクロ波信号の選択的スイッチング
Ikram et al. Generation of entangled state between two cavities for fixed number of photons
Yu et al. Fast preparing W state via a chosen path shortcut in circuit QED
Gritsunov et al. Theory of natural oscillatory systems and advance in nanoelectronics
Campos et al. Electrical tuning of helical edge states in topological multilayers
Lu et al. Shortcuts to adiabatic passage for the generation of maximally entangle states in a distributed atom-cavity system
WO2022263933A2 (en) Quantum computation
Lee et al. Electron energy levels in a quantum well within an in‐plane magnetic field
Dridi et al. Qubits and quantum Hamiltonian computing performances for operating a digital Boolean 1/2-adder
Yang Fast quantum information transfer with superconducting flux qubits coupled to a cavity

Legal Events

Date Code Title Description
A201 Request for examination