KR20210119572A - 초전도체 와이어의 제작 - Google Patents

초전도체 와이어의 제작 Download PDF

Info

Publication number
KR20210119572A
KR20210119572A KR1020217030415A KR20217030415A KR20210119572A KR 20210119572 A KR20210119572 A KR 20210119572A KR 1020217030415 A KR1020217030415 A KR 1020217030415A KR 20217030415 A KR20217030415 A KR 20217030415A KR 20210119572 A KR20210119572 A KR 20210119572A
Authority
KR
South Korea
Prior art keywords
superconducting
stripes
superconducting article
article
base
Prior art date
Application number
KR1020217030415A
Other languages
English (en)
Inventor
토루 후쿠시마
신야 야스나가
Original Assignee
수퍼파워, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 수퍼파워, 인크. filed Critical 수퍼파워, 인크.
Publication of KR20210119572A publication Critical patent/KR20210119572A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/20Permanent superconducting devices
    • H10N60/203Permanent superconducting devices comprising high-Tc ceramic materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/80Constructional details
    • H01L39/02
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B12/00Superconductive or hyperconductive conductors, cables, or transmission lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0521Processes for depositing or forming copper oxide superconductor layers by pulsed laser deposition, e.g. laser sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0296Processes for depositing or forming copper oxide superconductor layers
    • H10N60/0576Processes for depositing or forming copper oxide superconductor layers characterised by the substrate
    • H10N60/0632Intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0661Processes performed after copper oxide formation, e.g. patterning
    • H10N60/0688Etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • H10N60/0268Manufacture or treatment of devices comprising copper oxide
    • H10N60/0801Manufacture or treatment of filaments or composite wires
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/60Superconducting electric elements or equipment; Power systems integrating superconducting elements or equipment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Superconductors And Manufacturing Methods Therefor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)

Abstract

슬리팅에 의한 와이어 에지의 기계적 파괴를 방지하는 2세대 고온 초전도체 와이어. 본 발명의 실시예들에 따른 2G HTS 와이어는 와이어 에지로부터 기계적 파괴를 방지하는 구조를 갖는다. 이것은 에지 균열들의 임의의 전파가 HTS 와이어를 손상시키는 것을 방지하기 위해 버퍼 층과 초전도 층이 제거된 와이어의 에지 또는 그 근처에 줄무늬를 형성함으로써 달성될 수 있다.

Description

초전도체 와이어의 제작
본 출원은 Fukushima 등의 "FABRICATION OF SUPERCONDUCTOR WIRE"라는 명칭으로 2019년 2월 18일에 출원된 미국 가특허 출원 62/807,133호로부터 우선권을 주장하고, 이는 그 전체가 본원에 참조로 포함된다.
본 발명은 고온 초전도 와이어에 관한 것으로, 특히 기계적 슬리팅(slitting)에 의한 손상을 감소시키는 구조 및 제작 방법에 관한 것이다.
고온 초전도체(HTS)들이 전기 에너지를 효율적으로 전송, 생성, 변환, 사용 및 저장할 수 있는 가능성이 인식된다. 특히, 보다 효율적인 전력 시스템들은 보다 효율적인 와이어 기술에 의존한다. 과거의 발전들은 취성의 HTS 재료들이 동일한 물리적 치수들의 기존 구리 및 알루미늄 전도체들보다 약 200배의 전류를 전달할 수 있는 킬로미터-길이의 와이어들로 형성되게 한다. "와이어"라는 명칭은 테이프들 또는 스트립을 포함하는 임의의 세장형 구성을 지칭하기 위해 본원에서 사용된다.
HTS 재료들에 대한 최근 연구는 발전, 전송, 배전 및 저장을 위한 애플리케이션들을 포함하여 전력 산업에서 이러한 재료들의 경제적 실현가능한 사용에 대한 잠재력을 제공한다. 전력 산업에서 HTS 디바이스들의 사용은 기존 기술에 비해 전력 장비의 크기(예를 들어, 풋프린트(footprint))를 크게 감소시키고, 환경에 미치는 영향을 감소시키고, 안전성을 높이고, 용량을 증가시킬 것이다.
2세대 HTS 와이어 재료들은 이전에 연구되었다. 1세대(이하 "1G") HTS 와이어들은 통상적으로 귀금속(예를 들어, Ag) 매트릭스에 내장된 BSCCO 하이(high)-Tc 초전도체의 사용을 포함하였다. 제한 없이, 1G 와이어들은 열-기계적 프로세스에 의해 제작되고, 여기서 초전도 분말++8/96CF5er은 와이어를 형성하기 위해 인발(drawn), 압연 및 열처리되는 은 빌렛(billet)들로 패키징된다. 1G 와이어들의 단점들은 높은 재료 비용들(예를 들어, Ag), 정교한 프로세싱 작업들, 및 와이어들의 길이들을 제한하는 고온의 높은 자기장에서 일반적으로 열악한 임계 전류 성능이다.
보다 최근에, 희토류-기반 HTS 재료들((RE)BCO)은 2세대(이하 "2G) HTS 와이어들에 사용되었다. 희토류 원소들은 이트륨, 사마륨 및 가돌리늄을 포함하지만 이에 제한되지는 않는다. 2G HTS 와이어 프로세싱은 통상적으로 니켈 합금 테이프들 상에 다층 스택의 박막 증착을 포함한다. 높은 임계 전류들, 즉 초전도체의 최대 전류를 달성하기 위해, 초전도 막은 다결정 금속 기판에 증착될 때에도 단결정-형 템플릿을 제공하는 산화물 버퍼 층들 상에 단결정-형태로 에피택셜 성장된다. 소정의 경우들에서, 2G HTS 테이프는 YBCO 코팅 전도체들을 활용한다. 2G 도체(또는 와이어)는 성능 이점들(더 높은 온도들 및 배경 자기장들에서 동작함)과 비용 이점들 둘 모두를 제공한다.
최근에, HTS 산업의 초점은 전류 전달 용량, 와이어 생산 처리량을 증가시키고, 제조 비용을 감소시키는 것에 있었다. 목표들은 전력망용 전송 케이블들 및 변압기들과 같은 디바이스들을 구축하기 위해 전력 산업에 이용가능한 상업적으로 실행가능한 고성능 HTS 와이어를 제작하는 것이다.
아래에서 더 상세히 설명되는 바와 같이, 2G HTS 와이어를 제조하는 하나의 방법은 버퍼 층들, 초전도체 층, 및 하나 이상의 캡 층들을 기판 상에 증착하기 위해 전기도금, 스퍼터링, 및 금속-유기 화학 기상 증착(MOCVD) 단계들의 조합을 포함한다. 베이스 전도체로 비교적 큰 폭들(예를 들어, 12 mm 내지 최대 10 cm 이상)을 갖는 HTS 와이어들을 제조하는 것이 종종 더 비용-효율적이다. 이어서, 와이어들은 자신의 길이들을 따라 슬리팅하여 더 작은 폭을 갖는 다수의 와이어들을 생성할 수 있다. 전도체 와이어의 원하는 폭은 특정 애플리케이션에 따라 추진된다. HTS 케이블들의 경우, 약 4 mm의 폭이 종종 바람직하지만, HTS 변압기 저전압 권선과 같은 다른 애플리케이션들은 높은 동작 전류들을 수용하기 위해 넓은 테이프를 요구할 수 있다. 더 큰 폭들로 제조된 HTS 와이어는 일반적으로 캡 층이나 안정화기를 최종 적용하기 전에 원하는 폭으로 슬리팅될 수 있다. 예를 들어, 12 mm HTS 와이어는 2 개의 6 mm HTS 와이어들, 3 개의 4 mm HTS 와이어들, 4 개의 3 mm HTS 와이어들, 6 개의 2 mm HTS 와이어들 또는 심지어 1 개의 8 mm 및 1 개의 4 mm HTS 와이어들을 생성하기 위해 슬리팅될 수 있다.
HTS 베이스 전도체를 슬리팅하는 것은 레이저 슬리터(slitter) 또는 금속 블레이드들을 사용하여 HTS 베이스 전도체를 슬라이스하는 기계적 슬리터를 사용하는 것을 포함하는 다양한 공지된 방법들을 사용하여 달성될 수 있다. 기계적 슬리터들은 다른 많은 유형들의 슬리터들보다 비용이 저렴하고 처리량이 높다. 그러나, 바람직하지 않게, 기계적 슬리팅 프로세스는 상대적으로 취성의 초전도 층과 버퍼 층에 손상을 줄 수 있다. 이러한 손상은 확산될 수 있는 균열들의 형성을 초래하여 와이어의 기계적 및 전기적 특성들을 저하시키고 궁극적으로 와이어의 박리 및 임계 전류(Ic) 열화를 야기할 수 있다.
기계적 슬리팅에 의해 야기된 초전도 와이어의 손상을 감소시키거나 제거하기 위한 개선이 필요하다.
본 발명의 실시예들에 따르면, 슬리팅에 의한 와이어 에지의 기계적 파괴를 방지하는 2세대 고온 초전도체 와이어가 제공된다. 본 발명의 실시예들에 따른 2G HTS 와이어는 와이어 에지로부터 기계적 파괴를 방지하는 구조를 갖는다. 이것은 에지 균열들의 임의의 전파가 HTS 와이어를 손상시키는 것을 방지하기 위해 버퍼 층과 초전도 층이 제거된 와이어의 에지 또는 그 근처에 줄무늬를 형성함으로써 달성될 수 있다.
전술한 내용은 뒤따르는 본 발명의 상세한 설명이 더 잘 이해될 수 있도록 본 발명의 특징들 및 기술적 장점들을 다소 광범위하게 요약한 것이다. 본 발명의 추가 특징들 및 장점들은 이하에서 설명될 것이다. 개시된 개념 및 특정 실시예들이 본 발명의 동일한 목적들을 수행하기 위한 다른 구조들을 수정하거나 설계하기 위한 기초로서 쉽게 활용될 수 있다는 것이 통상의 기술자들에 의해 이해되어야 한다. 또한, 그러한 등가 구성들이 첨부된 청구범위들에 기재된 본 발명의 사상 및 범위를 벗어나지 않는다는 것이 통상의 기술자들에 의해 인식되어야 한다.
본 발명 및 이의 장점들의 보다 철저한 이해를 위해, 이제 첨부 도면들과 함께 취해진 다음 설명들을 참조한다.
도 1은 본 발명의 실시예에 따른 HTS 전도성 테이프를 예시한다.
도 2는 전체 초전도성 테이프가 전기도금된 안정화기에 의해 캡슐화되는 본 발명의 다른 실시예에 따른 HTS 테이프의 단면을 예시한다.
도 3은 기계적 분할기를 사용하여 2G HTS 와이어의 베이스 전도체를 슬리팅하는 프로세스의 개략도이다.
도 4는 슬리팅 후 HTS 와이어의 에지의 확대 이미지를 도시하는 현미경 사진이다.
도 5a는 본 발명의 실시예에 따른 다층 HTS 와이어의 단면을 도시한다.
도 5b는 본 발명의 실시예에 따른 다층 HTS 와이어의 하향식 도면이다.
도 6은 도 5에 도시된 슬리팅에 의해 생성된 2 개의 더 좁은 HTS 와이어들 중 하나의 단면을 도시한다.
도 7은 본 발명의 실시예에 따라 다른 캡핑 층(capping layer)이 적용된 후 도 7의 단면을 도시한다.
도 8은 본 발명의 실시예에 따른 슬리팅 전에 줄무늬가 형성된 HTS 와이어의 현미경 사진이다.
도 9는 베이스 HTS 와이어가 3 개의 더 좁은 최종 HTS 와이어들로 분리되도록 4 개의 개별 줄무늬들이 형성되는 본 발명의 다른 실시예를 도시한다.
도 10은 단일 줄무늬가 (각각의 원하는 슬릿에 대해) 형성되고 HTS 와이어가 줄무늬 내에서 슬리팅되는 본 발명의 다른 실시예를 도시한다.
도 11은 도 10의 실시예에 따른 슬리팅 후 단일 다층 HTS 와이어의 단면을 도시한다.
도 12a 내지 도 12c는 본 발명의 실시예들에 따라 형성된 상이한 줄무늬 형상들을 도시한다.
도 13은 일 실시예에 따라 줄무늬들을 절단하고 베이스 HTS 와이어를 기계적으로 분할하기 위한 디바이스의 개략도이다.
첨부 도면들은 축척대로 도시되도록 의도되지 않는다. 도면들에서, 다양한 도면들에 예시된 각각의 동일하거나 거의 동일한 구성요소는 유사한 번호로 표현된다. 명확성을 목적들을 위해, 모든 도면들에서 모든 구성요소에 라벨이 붙지 않을 수 있다.
본 발명의 실시예들은 슬리팅에 의한 와이어 에지의 기계적 파괴를 방지하는 2세대 고온 초전도체 와이어를 포함한다. 본 발명의 실시예들에 따른 2G HTS 와이어는 와이어 에지로부터 기계적 파괴를 방지하는 구조를 갖는다. 이것은 에지 균열들의 임의의 전파가 HTS 와이어를 손상시키는 것을 방지하기 위해 버퍼 층과 초전도 층이 제거된 와이어의 에지 또는 그 근처에 줄무늬를 형성함으로써 달성될 수 있다.
통상적인 2G HTS 와이어(100)의 개략도가 도 1에 도시된다. 와이어는 기판(110), 기판(110) 위에 놓이는 버퍼 층(112)(다중 버퍼 층들을 포함할 수 있음), HTS 층(114), 이어서 캡핑 층(116)(일반적으로 귀금속 층), 안정화 층(118)(일반적으로 비-귀금속)을 포함한다. 도 1에 도시된 실시예에서, 도 1에서, 버퍼 층(112), HTS 층(114), 캡핑 층(116) 및 안정화 층(118)은 예시된 바와 같이 기판(110)의 하나의 주 표면을 따라 배치되는 초전도 영역으로 집합적으로 지칭된다.
기판(110)은 통상적으로 높은 종횡비를 갖는 테이프-형 구성이다. 예를 들어, 테이프의 폭은 일반적으로 약 2-12 mm 정도이고, 테이프의 길이는 통상적으로 적어도 약 100 m, 가장 통상적으로 약 500 m 초과이다. 따라서, 기판은 103 이상, 또는 심지어 104 이상 정도로 상당히 높은 종횡비를 가질 수 있다. 소정 실시예들은 더 길고, 종횡비가 105 이상이다. 본원에 사용된 바와 같이, 용어 '종횡비'는 기판 또는 테이프의 길이 대 다음으로 가장 긴 치수, 즉 기판 또는 테이프의 폭의 비율을 나타내는 데 사용된다.
일 실시예에서, 기판은 HTS 테이프의 구성 층들의 후속 증착을 위해 원한 표면 특성들을 갖도록 처리된다. 예를 들어, 표면은 원하는 평탄도 및 표면 거칠기로 가볍게 폴리싱(polish)될 수 있다. 또한, 기판은 공지된 RABiTS(roll assisted biaxially textured substrate) 기법과 같이 기술 분야에서 이해되는 바와 같이 이축 텍스처링되도록 처리될 수 있다.
버퍼 층(111)으로 돌아가면, 버퍼 층은 단일 층이거나, 더 일반적으로 여러 막들로 구성될 수 있다. 가장 통상적으로, 버퍼 층은 막의 평면내 및 평면외 둘 모두에서 결정 축들을 따라 일반적으로 정렬되는 결정질 텍스처를 갖는 이축 텍스처 필름을 포함한다. 이러한 이축 텍스처링은 IBAD에 의해 달성될 수 있다. 기술 분야에서 이해되는 바와 같이, IBAD는 Ion Beam Assisted Deposition의 약어이고, 이는 우수한 초전도 특성들을 위해 원하는 결정학적 배향을 갖는 HTS 층의 후속 형성을 위해 적절하게 텍스처링된 버퍼 층을 형성하는 데 유리하게 활용될 수 있는 기법이다. 산화 마그네슘은 IBAD 막에 대한 통상적인 선택 재료이고 50 내지 200 옹스트롬과 같이 50 내지 500 옹스트롬 정도일 수 있다. 일반적으로, IBAD 막은 미국 특허 번호 6,190,752호에 정의 및 기술된 암염형 결정 구조를 가지며, 이는 그 전체가 참고로 본원에 포함된다.
버퍼 층은 IBAD 막과 기판 사이에 배치되어 직접 접촉하도록 제공된 배리어 막과 같은 추가 막들을 포함할 수 있다. 이와 관련하여, 배리어 막은 이트리아와 같은 산화물로 유리하게 형성될 수 있고, IBAD 막으로부터 기판을 분리시키는 기능을 한다. 배리어 막은 또한 질화규소 및 탄화규소와 같은 비-산화물들로 형성될 수 있다. 배리어 막의 증착에 적합한 기법들은 화학 기상 증착 및 스퍼터링을 포함하는 물리 기상 증착을 포함한다. 배리어 막의 통상적인 두께는 약 100-200 옹스트롬의 범위 내일 수 있다. 또한, 버퍼 층은 또한 IBAD 막 위에 형성된 에피택셜 성장 막을 포함할 수 있다. 이러한 맥락에서, 에피택셜 성장 막은 IBAD 막의 두께를 증가시키는 데 효과적이고, 바람직하게는 주로 MgO와 같은 IBAD 층에 활용되는 동일한 재료로 만들어질 수 있다.
MgO-기반 IBAD 막 및/또는 에피택셜 막을 활용하는 실시예들에서, MgO 재료와 초전도 층의 재료 사이에 격자 불일치가 존재한다. 따라서, 버퍼 층은 다른 버퍼 막을 더 포함할 수 있고, 이것은 특히 HTS 층과 밑에 있는 IBAD 막 및/또는 에피택셜 막 사이의 격자 상수들의 불일치를 감소시키기 위해 구현된다. 이러한 버퍼 막은 YSZ(yttria-stabilized zirconia) 스트론튬 루테네이트, 란탄 망간산염, 일반적으로 페로브스카이트-구조의 세라믹 재료들과 같은 재료들로 형성될 수 있다. 버퍼 막은 다양한 물리 기상 증착 기법들에 의해 증착될 수 있다.
전술한 내용이 IBAD와 같은 텍스처링 프로세스에 의해 버퍼 스택(층)에서 이축 텍스처 막의 구현에 주로 초점을 두었지만, 대안적으로 기판 표면 자체가 이축 텍스처링될 수 있다. 이 경우, 버퍼 층은 일반적으로 버퍼 층에서 이축 텍스처링을 보존하기 위해 텍스처링된 기판 상에 에피택셜 성장된다. 이축 텍스처 기판을 형성하기 위한 하나의 프로세스는 기술 분야에서 일반적으로 이해되는 RABiTS(roll assisted biaxially textured substrates)로서 기술 분야에 공지된 프로세스이다.
고온 초전도체(HTS) 층(112)은 통상적으로 액체 질소 온도인 77 °K 초과에서 초전도 특성을 나타내는 임의의 고온 초전도 재료들부터 선택된다. 이러한 재료들은 예를 들어 YBa2Cu3O7-x, Bi2Sr2Ca2Cu3O10+y, Ti2Ba2Ca2Cu3O10+y 및 HgBa2 Ca2Cu3 O8+y를 포함할 수 있다. 한 종류의 재료들은 REBa2Cu3O7-x를 포함하고, 여기서 RE는 희토류 원소이다. 전술한 내용 중에서, 일반적으로 YBCO라고 또한 지칭되는 YBa2Cu3O7-x는 유리하게 활용될 수 있다. HTS 층(112)은 후막 및 박막 형성 기법들을 포함하는 다양한 기법들 중 어느 것에 의해 형성될 수 있다. 바람직하게는, 펄스 레이저 증착(PLD)과 같은 박막 물리 기상 증착 기법은 높은 증착 속도들을 위해 사용될 수 있거나, 화학 기상 증착 기법은 더 저렴하고 더 큰 표면적 처리를 위해 사용될 수 있다. 통상적으로 HTS 층은 HTS 층(112)과 연관된 바람직한 전류 세기를 얻기 위해 약 1 내지 약 30 미크론, 가장 통상적으로 약 2 내지 약 20 미크론, 이를테면 약 2 내지 약 10 미크론 정도의 두께를 갖는다.
캡핑 층(114) 및 안정화 층(116)은 일반적으로 전기적 안정화, 즉 실제 사용 시 HTS 소손 방지를 돕기 위해 구현된다. 보다 구체적으로, 층들(114 및 116)은 냉각에 실패하거나 임계 전류 밀도가 초과되고, HTS 층이 초전도 상태에서 이동하여 저항성이 되는 경우들에서 HTS 전도체를 따라 전하들의 계속적인 흐름을 돕는다. 통상적으로, 귀금속은 안정화 층(들)과 HTS 층(112) 사이의 원치 않는 상호작용을 방지하기 위해 층(114)을 캡핑하는 데 활용된다. 통상적인 귀금속들은 금, 은, 백금 및 팔라듐을 포함한다. 은은 통상적으로 비용과 일반적인 접근성으로 인해 사용된다. 캡핑 층(114)은 통상적으로 성분들의 안정화 층(116)에서 HTS 층(112)으로 원치 않는 확산을 방지하기에 충분히 두껍게 만들어지지만 비용들(원재료 및 프로세싱 비용들)의 이유들로 일반적으로 얇게 만들어진다. 캡핑 층(114)의 통상적인 두께는 약 0.1 내지 약 10.0 미크론, 이를테면 0.5 내지 약 5.0 미크론 범위이다. DC 마그네트론 스퍼터링과 같은 물리 기상 증착을 포함하여 캡핑 층(114)의 증착을 위해 다양한 기법들이 사용될 수 있다.
구현에 따라, 안정화 층(116)은 초전도 층(112) 위에 놓이도록 통합되고, 특히 도 1에 도시된 실시예에서 캡핑 층(114) 위에 직접 접촉한다. 안정화 층(116)은 가혹한 환경 조건들 및 초전도 급랭에 대한 안정성을 향상시키는 보호/분로 층으로 기능한다. 이 층은 일반적으로 조밀하고 열 및 전기적으로 전도성이고, 초전도 층의 고장 시 전류를 바이패스하는 기능을 한다. 종래에, 이러한 층들은 땜납 또는 플럭스(flux)와 같은 중간 본딩 재료를 사용함으로써, 미리-형성된 구리 스트립을 초전도 테이프 상에 적층함으로써 형성되었다. 다른 기법들은 통상적으로 스퍼터링과 같은 물리 기상 증착에 초점을 두었다. 그러나, 이러한 애플리케이션 기법들은 비용이 많이 들고, 대규모 생산 작업들에 특히 경제적으로 실현가능하지 않다. 안정화 층(116)은 전기도금에 의해 형성될 수 있다. 이 기법에 따르면, 전기도금은 초전도 테이프 상에 두꺼운 재료의 층을 빠르게 구축하는 데 사용될 수 있고, 열 및 전기 전도성 금속들의 조밀한 층들을 효과적으로 생성할 수 있는 비교적 저렴한 프로세스이다. 안정화 층은 융점이 약 300 ℃ 미만인 땜납 층(플럭스들 포함)과 같은 중간 본딩 층을 사용하거나 이에 의존하거나 사용하지 않고 증착될 수 있다.
전기도금(또한 전착이라고 알려짐)은 일반적으로 증착될 금속의 이온들을 함유하는 용액에 초전도 테이프를 침지하여 수행된다. 테이프의 표면은 외부 전원 공급 장치에 연결되고 전류는 표면을 통해 용액으로 전달되어, 금속 이온들(Mz-)과 전자(e-)의 반응을 야기하여 금속(M)을 형성한다.
캡핑 층(114)은 그 위에 구리 증착을 위한 제 2 층으로서 기능한다. 안정화 금속들을 전기도금하는 특정 경우에, 초전도 테이프는 일반적으로 황산구리 용액과 같은, 제 2 구리 이온들을 함유하는 용액에 침지된다. 캡핑 층(114)에 전기적 접촉이 이루어지고 캡핑 층(114) 표면에서 Cu2++2e-→Cu 반응이 발생하도록 전류가 흐른다. 캡핑 층(114)은 용액에서 캐소드로서 기능하여, 금속 이온들은 Cu 금속 원자들로 환원되어 테이프에 증착된다. 다른 한편, 구리-함유 애노드는 용액 내에 배치되고, 여기서 산화 반응이 발생하여, 구리 이온들은 용액으로 들어가 환원되어 캐소드에 증착된다.
임의의 2 차 반응들이 없는 경우, 전기도금 동안 전도성 표면에 전달되는 전류는 증착된 금속의 양에 정비례한다(패러데이의 전기분해 법칙). 이 관계를 사용하여, 안정화 층(116)을 형성하는 증착된 재료의 질량, 및 두께가 쉽게 제어될 수 있다.
전술한 내용이 일반적으로 구리를 참조하지만, 알루미늄, 은, 금, 및 다른 열 및 전기 전도성 금속들을 포함하는 다른 금속들이 또한 활용될 수 있음이 주목된다. 그러나, 일반적으로 초전도 테이프를 형성하기 위한 전체 재료 비용을 감소시키기 위해 비-귀금속을 활용하는 것이 바람직하다.
전술한 설명과 도 1이 초전도 테이프의 일 면을 따라 안정화 층(116)을 형성하기 위한 전기도금을 설명하지만, 또한 초전도 테이프의 대향 주 면이 또한 코팅될 수 있고, 실제로 구조 전체가 캡슐화되도록 코팅될 수 있다는 것이 주목된다. 통상의 기술자들은 도 1의 HTS 전도체(100)의 전술한-설명이 단지 예로서 제공되는 것을 주목할 것이다. 하기에 설명된 초전도 물품들은 임의의 적절한 초전도 전도체를 활용할 수 있다.
도 2는 본 발명의 다른 실시예를 예시하는 단면도이고, 여기서 전체 초전도 테이프는 초전도 테이프의 대향 주 표면 상에 배치된 제 1 안정화 층(118a), 제 2 안정화 층(118b)을 포함하는 캡핑 안정화 층(118)으로 캡슐화되고, 제 1 및 제 2 안정화 층들(118a, 118b)은 초전도 테이프의 측 표면들을 따라 함께 접합되어, 일반적으로 볼록한 측면 부분들 또는 측면 브리지(bridge)들(120a 및 120b)을 형성한다. 이 특정 구조는 극저온 실패, 초전도 급랭 등의 경우 전류 흐름을 더 개선하고 HTS 층(114)을 더 보호하는 데 바람직하다. 제 1 및 제 2 안정화 층들(118a 및 118b)을 형성함으로써 증착된 안정화 층의 단면적을 필수적으로 2 배화함으로써, 전류-전달 능력의 현저한 개선이 제공된다. 안정화 층들(118a 및 181b) 사이의 전기적 연속성은 측면 브리징 부분들(120a 및 120b)에 의해 제공될 수 있다. 이와 관련하여, 측면 브리징 부분들(120a 및 120b)은 일반적으로 볼록한 표면들을 형성하도록 양의 곡률 반경을 바람직하게 가질 수 있고, 이는 HTS 전력 디바이스들이 경험할 고전압에서의 전하 축적을 더 감소시킬 수 있다. 또한, 적합한 전기 전도성 재료가 기판(110)에 사용되는 정도까지, 도 2에 예시된 바와 같이 (물품의 구성 층들을 완전히 둘러싸는) 캡슐화에 의해 추가적인 전류-전달 능력이 제공될 수 있다. 즉, 측방향으로 연장되고 테이프의 측 표면들을 정의하는 브리징 부분들은 기판 자체에 전기 연결을 제공할 수 있고, 이는 코팅된 전도체(테이프)의 전류 전달 능력을 추가할 수 있다.
본 발명의 실시예들이 동일한 재료로 형성된 측면 브리지들을 갖는, 연속적인 안정화 층의 형성에 특히 적합하지만, 다른 실시예들은 측면 브리지들에 대해 상이한 재료를 활용한다. 예를 들어, 측면 표면들은 안정화기 증착 동안 마스킹될 수 있고, 이어서 마스크 제거 및 다른 측면 브리지 조성물의 증착이 뒤따른다. 납-주석 조성물들과 같은 고융점 땜납들이 특히 적합하다. 통상적으로, 이러한 땝납들은 약 180 ℃ 초과의 융점을 갖는다. 고융점 땜납들을 사용하거나 구리와 같은 주변 안정화기(또한 융점이 180 ℃ 초과임)의 사용은 특히 중요하다. 특히, 고융점 재료들은 접합 작업들 동안과 같이 전도체가 조작될 수 있는 더 큰 온도 범위로 인해, 최종 사용자에 의한 전도체 프로세싱의 향상된 유연성을 허용한다.
도 2에 도시되지 않았지만, 브리징 부분들(120a 및 120b)의 재료로부터 초전도체 층(114)을 분리하기 위해, 초전도 테이프 전체를 따라, 특히 초전도 테이프의 측 표면들을 따라 귀금속 층을 증착하는 것이 일반적으로 바람직할 수 있고, 이는 전술한 바와 같이 구리 또는 알루미늄과 같은 비-귀금속일 수 있다.
도 3은 기계적 분할기를 사용하여 2G HTS 와이어의 베이스 전도체를 슬리팅하는 프로세스의 개략도이다. 전술된 바와 같이, 베이스 전도체로 비교적 큰 폭들(예를 들어, 12 mm 내지 최대 10 cm 이상)을 갖는 HTS 와이어들을 제조하는 것이 종종 더 비용-효율적이다. 이어서, 와이어들은 자신의 길이들을 따라 슬리팅하여 더 작은 폭을 갖는 다수의 와이어들을 생성할 수 있다. 기계적 분할기를 사용하는 것은 비용과 처리 속도 둘 모두의 이유들 때문에 매우 바람직하다. 그러나, 도 3에 도시된 바와 같이, 분할기 블레이드들(304)에 의해 야기된 기계적 전단은 파선 원(320)에 의해 도시된 영역에서 HTS 와이어의 절단된 에지들 손상시킬 수 있다. 상대적으로 취성의 HTS 및 버퍼 층들 내의 균열은 에지 영역들을 훨씬 넘어 전파 및 확산되어, 와이어 팽창, 층 박리, 및 IC 열화를 야기할 수 있다. 도 4는 버퍼의 균열들(420)과 슬릿의 에지로부터 연장되는 HTS 층(412)을 보여주는 슬리팅 후 HTS 와이어(100)의 에지의 확대된 이미지를 도시하는 현미경 사진이다.
도 5a는 본 발명의 실시예에 따른 다층 HTS 와이어(500)의 단면을 도시한다. 버퍼 층(112) 및 HTS 층(114)은 전술한 바와 같이 기판 층(110) 상에 형성된다. 캡슐화 캡핑 층(통상적으로 은과 같은 귀금속)은 전체 구조 위에 증착되었다. 또한 도 5b를 참조하면, 2 개의 평행한 줄무늬들(502)은 캡핑 층, HTS 층 및 버퍼 층을 제거하는 HTS 와이어(500) 베이스 전도체로 길이방향으로 절단되었다. 일부 실시예들에서, 줄무늬들은 캡슐화 금속 층의 증착 후 그리고 임의의 위치 오차를 최소화하기 위해 원래의 HTS 와이어를 슬리팅하기 직전에 절단될 것이다. 캡슐화 층의 증착 전에 줄무늬들이 형성될 수 있지만, 추가 프로세싱 단계들은 줄무늬에 대한 슬릿의 포지션과 관련하여 바람직하지 않은 포지셔닝 오류를 도입하려는 경향이 있다. 일부 실시예들에서, 줄무늬들을 절단한 후 및 슬리팅 전에 추가 캡핑 층이 증착된다. 이 제 2 층(줄무늬들 위에 증착됨)은 기계적 지지를 제공하고 대기 또는 오염물들에 대한 노출로부터 이러한 층들을 보호하기 위해 HTS 및 버퍼 층들의 에지들을 커버하는 역할을 한다. 얇은 제 2 층만 증착함으로써, 포지션 결함들이 감소된다. 줄무늬들이 절단된 후, HTS 와이어는 더 좁은 폭들을 갖는 2 개의 HTS 와이어들을 형성하기 위해 라인(522)을 따라 기계적으로 슬리팅될 수 있다.
도 6은 도 5b에 도시된 슬리팅에 의해 생성된 2 개의 더 좁은 HTS 와이어들 중 하나의 단면을 도시한다. 파선 원(603)으로 표시된 영역에 균열들(620)과 같은 손상이 형성되었다. 손상이 영역(603) 전체에 전파되는 동안, 취성 버퍼 및 HTS 층들은 줄무늬(502)를 형성하여 제거되었기 때문에, 균열들은 HTS 와이어의 나머지 부분에서 HTS 및 버퍼 층들의 대부분으로 전파될 수 없다.
도 7에 도시된 실시예에서, 다른 얇은 캡슐화 캡핑 층(719)이 HTS 와이어에 적용되었고, 상기 캡핑 층(719)은 줄무늬(502)의 형성 동안 노출된 HTS 및 버퍼 층들의 에지를 커버하는 캡핑 재료(은과 같은)가 줄무늬(502) 내에 채워져 이러한 층들에 대한 기계적 보호를 제공하고 후속 금속 도금 프로세스에서 화학물들로부터 초전도 층을 보호한다. 이어서, 일부 실시예들에서, 캡슐화 안정화 층은 전술된 바와 같이 전체 HTS 와이어 위에 적용될 수 있다.
도 8은 슬리팅 전에 줄무늬(802)가 형성된 HTS 와이어(800)의 현미경 사진이다. 도 8에 도시된 바와 같이, 기계적 슬리팅에 의해 야기된 HTS 및 버퍼 층(812)의 균열들(820)은 HTS 와이어의 절단 에지를 따라 명백하다. 그러나, 손상 중 어느 것도 줄무늬(802) 너머로 퍼지지 않았다.
본 발명의 실시예들에 따르면, 에지 손상의 전파를 차단하기 위한 줄무늬들은 레이저 어블레이션(laser ablation), 에칭, 또는 이온 빔 또는 플라즈마 밀링을 비제한적으로 포함하는 다양한 방식들로 형성될 수 있다. 예를 들어, 일부 실시예들에서, 원하는 위치에서 재료를 제거하기 위해 펨토-초 펄스 레이저를 사용하여 줄무늬가 형성될 수 있다. 다른 실시예들에서, 줄무늬들은 버퍼 또는 어떠한 버퍼 또는 초전도체도 줄무늬들 내에 증착되지 않도록 증착 동안 버퍼 및 초전도 층들을 패터닝함으로써 형성될 수 있다.
버퍼 층과 HTS 층 둘 모두에 걸쳐 균열들이 전파되는 것을 완전히 방지하기 위해, 줄무늬에서 버퍼 및 HTS 재료의 모두 또는 실질적으로 모두를 제거하는 것이 바람직하다. 일부 경우들에서, 줄무늬는 기판 층으로 연장될 수 있다. 일부 실시예들에서, 줄무늬 폭은 적어도 10 ㎛ 폭, 이를테면 적어도 20 ㎛ 폭, 적어도 30 ㎛ 폭, 적어도 40 ㎛ 폭, 적어도 50 ㎛ 폭, 적어도 100 ㎛ 폭, 또는 적어도 500 ㎛ 폭일 것이다. 줄무늬 프로세스가 원래 HTS 와이어의 일부를 사용할 수 없게 만들기 때문에, 슬리팅으로 인한 손상 전파를 여전히 방지하면서 가능한 한 줄무늬들을 좁게 만드는 것이 바람직하다. 예를 들어, 레이저 어블레이션 또는 입자 빔 밀링을 사용하여 좁은 줄무늬를 형성하는 것은 또한 넓은 줄무늬를 형성하는 것보다 일반적으로 더 쉽고 빠르다.
일부 실시예들에서, 도 5a 및 도 5b에 도시된 바와 같이 기계적 슬릿의 원하는 위치의 양쪽에 줄무늬가 형성될 것이다. 또한 도 6을 참조하면, 각각의 줄무늬는 유효 HTS 층의 에지(줄무늬에 의해 형성된 에지)와 HTS 와이어의 슬릿 에지 사이의 거리(512)가 500 ㎛ 이하, 이를테면 200 ㎛ 이하, 100 ㎛ 이하, 또는 50 ㎛ 이하이도록 배치될 수 있다. 일부 실시예들에서, 각각의 줄무늬는 유효 HTS 층의 에지(줄무늬에 의해 형성된 에지)와 HTS 와이어의 슬릿 에지 사이의 거리(510)가 사용된 슬리팅 프로세스의 최대 포지셔닝 오류보다 크도록 배치될 수 있다. 예를 들어, 슬리팅 프로세스의 포지셔닝 오류가 10-50 ㎛인 경우, 거리(510)는 50 ㎛ 초과일 수 있다. 이것은 줄무늬가 기계적 오류의 전파를 방지하는 데 효과적이도록 슬릿이 줄무늬의 내부 에지 외측에 형성되는 것을 보장한다.
하나의 특정한 비-제한적인 예에서, 버퍼 및 초전도체 층들은 12 mm 폭인 50 ㎛ 두께의 하스테로이 기판 층(Hastelloy substrate layer) 상에 증착된다. 이 특정 예에서, 버퍼 층은 ~ 0.2 ㎛의 결합 두께를 갖는 전술된 바와 같은 버퍼 스택인 반면, 초전도 층은 1.6 ㎛의 두께를 갖는 REBCO 층이다. 은의 캡슐화 오버레이어(overlayer)는 전체 구조 위에 1.0 ㎛의 두께로 증착되었다. 베이스 HTS 와이어는 약 4 mm 폭을 갖는 3 개의 별개의 HTS 와이어들을 생성하기 위해 길이를 따라 슬리팅되어야 하다.
이어서, 도 9에 도시된 바와 같이, 4 개의 별개의 줄무늬들(901, 902, 903, 904)은 상업적으로 이용 가능한 펨토-초 펄스 레이저를 사용하여 베이스 HTS 와이어(900)로 길이방향으로 절단된다. 각각의 줄무늬는 약 20 ㎛의 폭(912)과 약 2 ㎛의 깊이를 갖는다. 도 13에 도시된 베이스 HTS 와이어의 좌측(910)부터 진행하여, 제 1 줄무늬(901)는 베이스 HTS 와이어의 좌측 에지로부터 제 1 줄무늬의 좌측 에지까지의 거리(911)가 약 3.94 mm이도록 절단될 것이다. 이어서, 제 2 줄무늬(902)는 베이스 HTS 와이어의 좌측 에지로부터 제 2 줄무늬의 좌측 에지까지의 거리(914)가 약 4.01 mm이도록 절단될 것이다. 결과로서, 2 개의 줄무늬들 사이의 거리(913)(제 1 줄무늬의 우측 가장자리에서 제 2 줄무늬의 좌측 가장자리까지)는 약 50 미크론이다. 제 3 줄무늬(903)는 베이스 HTS 와이어의 좌측 에지로부터 제 3 줄무늬의 좌측 에지까지의 거리(915)가 약 7.97 mm이도록 절단된다. 이어서, 제 4 줄무늬는 베이스 HTS 와이어의 좌측 에지로부터 제 4 줄무늬의 좌측 에지까지의 거리(916)가 약 8.04 mm이도록 절단될 것이다. 따라서, 제 3 줄무늬의 우측 에지와 제 4 줄무늬의 좌측 에지 사이의 거리(916)는 또한 약 50 미크론이다.
이어서, 베이스 HTS 와이어는 기계적 슬리터를 사용하여 약 3.94 mm 폭의 3 개의 최종 HTS 와이어들(320)을 형성하기 위해 파선(922)으로 도시된 포지션들에서 슬리팅될 것이다. 슬리터는 제 1 줄무늬와 제 2 줄무늬 사이 및 제 3 줄무늬와 제 4 줄무늬 사이의 50 ㎛ 숄더(shoulder)들을 통해 베이스 HTS 와이어를 슬리팅하도록 배치될 것이다. 이 예에서 기계적 슬리터의 최대 위치 오차가 ± 15 ㎛인 경우, 이는 슬릿들이 줄무늬들로 인한 효과적인 HTS 층들의 에지들로부터 둘 모두 분리되는 것을 보장한다.
도 10은 (각각의 원하는 슬릿에 대해) 단일 줄무늬(1002)가 형성되고 HTS 와이어(1000)가 파선(1022)에 의해 도시된 바와 같이 줄무늬 내에서 슬리팅되는 본 발명의 다른 실시예를 도시한다. 도 11에 도시된 바와 같이, 이는 HTS 및 버퍼 층들이 제거되어 최종 HTS 와이어(1100)의 슬릿 에지에서 "노치"(1130)를 형성하는 구조를 초래한다. 도 10 내지 도 11의 실시예의 문제점은 매우 큰 줄무늬가 사용되지 않는 한 줄무늬 내에서 HTS 와이어를 신뢰성 있게 절단하는 것이 불가능하지는 않더라도 어렵다는 것이다. 기계적 슬리팅은 10-50 ㎛ 정도의 위치 오차를 갖는다. 특히 고속 생산의 경우, 슬릿이 좁은 줄무늬에 발생하는 것을 보장하는 것은 어렵다. 위치 오차로 인해, 줄무늬 내에서 슬리팅을 시도하는 것은 실제 슬리팅이 줄무늬 위에서 또는 심지어 내부에서 발생하는 소정 수의 경우들을 초래하고, 따라서 줄무늬의 임의의 장점을 완전히 제거한다. 출원인들은 신뢰성, 생산 속도, 및 낭비되는 HTS 와이어의 감소의 고려사항들의 최선의 균형이 전술한 바와 같이 상대적으로 좁은 줄무늬 폭을 사용하고 2 개의 줄무늬들 사이(또는 가장 바깥쪽 줄무늬와 HTS 와이어의 에지 사이)의 더 넓은 숄더 내의 와이어를 슬리팅함으로써 달성될 수 있다는 것을 발견하였다.
본원의 개략도들에 도시된 줄무늬들은 예시의 용이함을 위해 모두 직사각형 단면을 갖는다. 그러나, 통상의 기술자들에 의해 인식되는 바와 같이, 줄무늬의 실제 형상은 줄무늬를 형성하는 데 사용되는 장치에 크게 좌우될 것이다. 예를 들어, 레이저를 사용한 줄무늬 절단은 도면들에 표시된 직사각형 형상보다 베이스가 둥근 경향이 있다. 또한, 일부 실시예들에서, 도 12a에 도시된 V-형 줄무늬(1230)와 같은 상이한 단면 형상을 갖는 줄무늬 또는 도 12b 및 도 12c에 도시된 경사진 에지 줄무늬들(1230B, 1230C)을 형성하는 것이 바람직할 수 있다.
도 13은 레이저 어블레이션을 사용하여 줄무늬들을 형성하고, 이어서 기계적 슬리팅을 사용하여 베이스 HTS 와이어를 더 좁은 폭들을 갖는 다수의 HTS 와이어들로 분리하기 위한 장치를 개략적으로 도시한다. 베이스 HTS 와이어는 페이-아웃 스풀(pay-out spool)(1302) 주위에 감겨지고 가이드 및 장력 롤러들(1303)을 통해 장치(1300)로 공급된다. 베이스 HTS 와이어가 장치를 통해 공급됨에 따라, 하나 이상의 레이저들(1304)들은 베이스 HTS 와이어에 원하는 수의 평행 줄무늬들을 형성하는 데 사용된다. 전술된 바와 같이, 기계적 슬리터 블레이드(1305)는 베이스 HTS 와이어가 슬리팅되도록 배향되어 줄무늬들은 기계적 손상이 최종적으로 분리된 HTS 와이어들의 활성 HTS 층으로 확산되는 것을 방지할 것이다. 슬리팅 후, 최종 HTS 와이어들은 가이드 롤러들(1306)을 통해 공급되고 테이크-업 스풀(take-up spool)들(1307)에 감길 수 있다.
본원에 설명된 발명은 광범위한 적용가능성을 가지며 상기 실시예들에서 설명되고 도시된 바와 같이 많은 이점들을 제공할 수 있다. 실시예들은 특정 애플리케이션에 따라 크게 달라질 것이고, 모든 실시예가 본 발명에 의해 달성가능한 모든 이점들을 제공하고 모든 목적들을 충족시키는 것은 아니다. 실시예들은 하기에 열거된 항목들 중 어느 하나 이상에 따를 수 있다.
항목 1. 초전도 물품에 있어서:
금속 테이프 기판;
상기 기판 위에 놓이는 버퍼 층;
상기 버퍼 위에 놓이는 초전도 층;
상기 초전도 물품의 길이로 이어지고 상기 초전도 및 버퍼 층들의 대부분 또는 모두가 제거되지만 상기 기판의 적어도 일부가 남아 있는 영역을 포함하는 적어도 하나의 줄무늬(striation)로서, 상기 줄무늬는 약 500 ㎛ 이하의 폭을 가지며, 상기 줄무늬는 상기 초전도 물품의 외부 에지의 약 10 ㎛ 내지 약 500 nm에 위치된 외부 에지를 갖는, 상기 적어도 하나의 줄무늬를 포함하는, 초전도 물품.
항목 2. 제 1 항목에 있어서, 상기 초전도 물품의 길이로 이어지는 상기 적어도 하나의 줄무늬는 상기 초전도 물품의 상기 길이로 이어지는 2 개의 줄무늬들을 포함하고, 상기 2 개의 줄무늬들은 상기 초전도 물품의 대향 측들에 위치되는, 초전도 물품.
항목 3. 제 1 항목 또는 제 2 항목에 있어서, 상기 줄무늬는 약 200 ㎛ 이하의 폭, 약 100 ㎛ 이하의 폭, 약 50 ㎛ 이하의 폭, 또는 약 20 ㎛ 이하의 폭을 갖는, 초전도 물품.
항목 4. 제 1 항목 내지 제 3 항목 중 어느 한 항목에 있어서, 상기 줄무늬는 약 20 ㎛의 폭을 갖는, 초전도 물품.
항목 5. 제 1 항목 내지 제 4 항목 중 어느 한 항목에 있어서, 상기 줄무늬는 약 2 ㎛의 깊이를 갖는, 초전도 물품.
항목 6. 제 1 항목 내지 제 5 항목 중 어느 한 항목에 있어서, 상기 줄무늬는 상기 금속 기판 상에 증착된 임의의 재료 층들의 총 두께와 적어도 동일한 깊이를 갖는, 초전도 물품.
항목 7. 제 1 항목 내지 제 6 항목 중 어느 한 항목에 있어서, 상기 줄무늬는 상기 금속 기판 상에 증착된 임의의 재료 층들의 총 두께 초과의 깊이를 갖는, 초전도 물품.
항목 8. 초전도 물품을 형성하는 방법에 있어서,
금속 테이프 기판, 상기 기판 위에 놓이는 버퍼 층, 및 상기 버퍼 위에 놓이는 초전도 층을 포함하는 베이스 초전도 물품을 제공하는 단계;
상기 베이스 초전도 물품을 따라 길이방향으로 적어도 2 개의 실질적으로 평행한 줄무늬들을 형성하는 단계로서, 상기 줄무늬들은 상기 기판 위에 놓이는 초전도 또는 버퍼 층들을 실질적으로 갖지 않는 2 개의 갭들을 포함하는, 상기 적어도 2 개의 실질적으로 평행한 줄무늬들을 형성하는 단계;
상기 2 개의 줄무늬들 사이의 상기 초전도 물품의 부분에서 상기 베이스 초전도 물품의 전체 두께를 통해 길이방향으로 상기 베이스 초전도 물품을 슬리팅(slitting)하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
항목 9. 제 8 항목에 있어서, 상기 2 개의 줄무늬들은 레이저 어블레이션, 에칭, 이온 빔 또는 플라즈마 밀링을 사용하여 형성되는, 초전도 물품을 형성하는 방법.
항목 10. 제 8 항목에 있어서, 상기 2 개의 줄무늬들은 레이저 어블레이션, 펨토-초 펄스 레이저에 의한 에칭을 사용하여 형성되는, 초전도 물품을 형성하는 방법.
항목 11. 제 8 항목에 있어서, 상기 2 개의 줄무늬들은 어떠한 버퍼 또는 초전도체도 상기 줄무늬들 내에 증착되지 않도록 증착 동안 상기 버퍼 및 초전도 층들을 패터닝함으로써 형성되는, 초전도 물품을 형성하는 방법.
항목 12. 제 8 항목 내지 제 11 항목 중 어느 한 항목에 있어서, 상기 베이스 초전도 물품을 슬리팅하는 단계는 기계적 슬리터(slitter)를 사용하여 상기 초전도 물품을 슬리팅하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
항목 13. 제 8 항목 내지 제 11 항목 중 어느 한 항목에 있어서, 상기 베이스 초전도 물품을 슬리팅하는 단계는 레이저를 사용하여 상기 초전도 물품을 슬리팅하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
항목 14. 제 8 항목 내지 제 13 항목 중 어느 한 항목에 있어서, 상기 베이스 초전도 물품을 길이방향으로 슬리팅하는 단계는 상기 슬릿과 상기 2 개의 실질적으로 평행한 줄무늬들 각각의 대향 에지들 사이의 거리가 슬리팅 프로세스의 최대 위치 오차를 초과하도록 상기 베이스 초전도 물품을 길이방향으로 슬리팅하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
항목 15. 제 8 항목 내지 제 13 항목 중 어느 한 항목에 있어서, 상기 베이스 초전도 물품은 슬리팅 전 시작 폭이 적어도 12 mm인, 초전도 물품을 형성하는 방법.
항목 16. 제 8 항목 내지 제 13 항목 중 어느 한 항목에 있어서, 상기 베이스 초전도 물품은 슬리팅 전 시작 폭이 적어도 12 mm 내지 10 cm인, 초전도 물품을 형성하는 방법.
항목 17. 제 8 항목 내지 제 16 항목 중 어느 한 항목에 있어서, 상기 2 개의 평행한 줄무늬들 사이의 거리는 약 50 미크론인, 초전도 물품을 형성하는 방법.
항목 18. 제 8 항목 내지 제 17 항목 중 어느 한 항목에 있어서, 상기 적어도 2 개의 평행한 줄무늬들 사이에서 상기 베이스 초전도 물품을 슬리팅하는 단계는 각각 상기 베이스 초전도 물품보다 더 작은 폭을 갖는 복수의 최종 초전도 물품들을 생성하게 하는, 초전도 물품을 형성하는 방법.
항목 19. 제 8 항목 내지 제 17 항목 중 어느 한 항목에 있어서, 상기 적어도 2 개의 평행한 줄무늬들 사이에서 상기 베이스 초전도 물품을 슬리팅하는 단계는 각각 대략 동일한 폭을 갖는 복수의 최종 초전도 물품들을 생성하게 하는, 초전도 물품을 형성하는 방법.
항목 20. 제 8 항목 내지 제 19 항목 중 어느 한 항목에 있어서, 상기 적어도 2 개의 실질적으로 평행한 줄무늬들을 형성하기 전에 상기 초전도 층 위에 보호 캡핑 층(capping layer)을 증착하는 단계를 더 포함하는, 초전도 물품을 형성하는 방법.
항목 21. 제 8 항목 내지 제 19 항목 중 어느 한 항목에 있어서, 상기 캡핑 층은 상기 적어도 2 개의 실질적으로 평행한 줄무늬들을 형성한 후 및 상기 베이스 초전도 물품을 길이방향으로 슬리팅하기 전에 상기 베이스 초전도 물품 위에 적용되는, 초전도 물품을 형성하는 방법.
항목 22. 제 20 항목 또는 제 21 항목에 있어서, 상기 캡핑 층은 은을 포함하는, 초전도 물품을 형성하는 방법.
항목 23. 초전도 물품을 형성하는 방법에 있어서,
금속 테이프 기판, 상기 기판 위에 놓이는 버퍼 층, 및 상기 버퍼 위에 놓이는 초전도 층을 포함하는 베이스 초전도 물품을 제공하는 단계;
상기 베이스 초전도 물품을 따라 길이방향으로 2 개의 실질적으로 평행한 줄무늬들의 제 1 쌍을 형성하는 단계로서, 상기 줄무늬들은 상기 기판 위에 놓이는 초전도 또는 버퍼 층들을 실질적으로 갖지 않는 2 개의 갭들을 포함하는, 상기 2 개의 실질적으로 평행한 줄무늬들의 제 1 쌍을 형성하는 단계;
상기 베이스 초전도 물품을 따라 길이방향으로 2 개의 실질적으로 평행한 줄무늬들의 제 2 쌍을 형성하는 단계로서, 상기 줄무늬들은 상기 기판 위에 놓이는 초전도 또는 버퍼 층들을 실질적으로 갖지 않는 2 개의 갭들을 포함하는, 상기 2 개의 실질적으로 평행한 줄무늬들의 제 2 쌍을 형성하는 단계;
실질적으로 평행한 줄무늬들의 각각의 쌍의 상기 2 개의 평행한 줄무늬들 사이의 상기 초전도 물품의 부분에서 상기 베이스 초전도 물품의 전체 두께를 통해 길이방향으로 상기 베이스 초전도 물품을 슬리팅하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
"자동", "자동화" 또는 유사한 용어들이 본원에서 사용될 때마다, 이러한 용어들은 자동 또는 자동화된 프로세스 또는 단계의 수동 개시를 포함하는 것으로 이해될 것이다. 논의 및 청구범위들에서, "포함하는"(including 및 comprising)이라는 용어는 개방형 방식으로 사용되고, 따라서 "...를 포함하지만 이에 제한되지 않는"을 의미하는 것으로 해석되어야 한다. 임의의 용어가 본원에서 특정하게 정의되지 않는 한, 그 용어는 그 명료하고 일반적인 의미를 갖도록 의도된다. 첨부 도면들은 본 발명의 이해를 돕기 위한 것이고, 달리 표시되지 않는 한, 축척에 맞게 그려진 것이 아니다. 본원에서 사용된 바와 같이, "우측", "좌측", "하부", "상부", "하단", "수평", "수직" 등의 용어들은 도면에서 참조되는 방향들을 나타낸다. 이러한 용어들은 편의를 위해서만 사용되며 제한적이지 않다.
또한, 본 발명의 실시예들이 컴퓨터 하드웨어 또는 소프트웨어, 또는 둘 모두의 조합을 통해 구현될 수 있음이 인식되어야 한다. 방법들은 본원에 설명된 방법들 및 도면들에 따라 - 컴퓨터 프로그램으로 구성된 컴퓨터-판독가능 저장 매체를 포함하고, 여기서 이렇게 구성된 저장 매체가 컴퓨터로 하여금 특정 방식 및 미리 정의된 방식으로 동작하게 하는 - 표준 프로그래밍 기법들을 사용하여 컴퓨터 프로그램들로 구현될 수 있다. 각각의 프로그램은 컴퓨터 시스템과 통신하기 위해, 고급의 절차적 또는 객체-지향 프로그래밍 언어로 구현될 수 있다. 그러나, 프로그램들은 원하는 경우 어셈블리 또는 기계어로 구현될 수 있다. 어쨌든, 언어는 컴파일링되거나 해석된 언어일 수 있다. 또한, 프로그램은 해당 목적으로 프로그래밍된 전용 집적 회로들에서 실행될 수 있다.
본 출원의 범위는 명세서에 설명된 프로세스, 기계, 제조, 물질의 조성, 수단, 방법들 및 단계들의 특정 실시예들로 제한되는 것으로 의도되지 않는다. 통상의 기술자가 본 발명의 개시내용으로부터 쉽게 인식할 바와 같이, 본원에 설명된 대응하는 실시예들과 실질적으로 동일한 기능을 수행하거나 실질적으로 동일한 결과를 달성하는 현재 존재하거나 이후에 개발될 프로세스들, 기계들, 제조, 물질의 조성들, 수단, 방법들, 또는 단계들은 본 발명에 따라 활용될 수 있다. 따라서, 첨부된 청구범위들은 이러한 프로세스들, 기계들, 제조, 물질의 조성들, 수단, 방법들 또는 단계들을 그 범위 내에 포함하도록 의도된다. 본원에 설명된 도면들은 일반적으로 개략적이고 반드시 적절한 비율 또는 축척으로 본 발명의 실시예들을 묘사하는 것은 아니다.

Claims (23)

  1. 초전도 물품에 있어서,
    금속 테이프 기판;
    상기 기판 위에 놓이는 버퍼 층;
    상기 버퍼 위에 놓이는 초전도 층;
    상기 초전도 물품의 길이로 이어지고 상기 초전도 및 버퍼 층들의 대부분 또는 모두가 제거되지만 상기 기판의 적어도 일부가 남아 있는 영역을 포함하는 적어도 하나의 줄무늬(striation)로서, 상기 줄무늬는 약 500 ㎛ 이하의 폭을 가지며, 상기 줄무늬는 상기 초전도 물품의 외부 에지의 약 10 ㎛ 내지 약 500 nm에 위치된 외부 에지를 갖는, 상기 적어도 하나의 줄무늬를 포함하는, 초전도 물품.
  2. 제 1 항에 있어서, 상기 초전도 물품의 길이로 이어지는 상기 적어도 하나의 줄무늬는 상기 초전도 물품의 상기 길이로 이어지는 2 개의 줄무늬들을 포함하고, 상기 2 개의 줄무늬들은 상기 초전도 물품의 대향 측들에 위치되는, 초전도 물품.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 줄무늬는 약 200 ㎛ 이하의 폭, 약 100 ㎛ 이하의 폭, 약 50 ㎛ 이하의 폭, 또는 약 20 ㎛ 이하의 폭을 갖는, 초전도 물품.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 줄무늬는 약 20 ㎛의 폭을 갖는, 초전도 물품.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 줄무늬는 약 2 ㎛의 깊이를 갖는, 초전도 물품.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 줄무늬는 상기 금속 기판 상에 증착된 임의의 재료 층들의 총 두께와 적어도 동일한 깊이를 갖는, 초전도 물품.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 줄무늬는 상기 금속 기판 상에 증착된 임의의 재료 층들의 총 두께 초과의 깊이를 갖는, 초전도 물품.
  8. 초전도 물품을 형성하는 방법에 있어서,
    금속 테이프 기판, 상기 기판 위에 놓이는 버퍼 층, 및 상기 버퍼 위에 놓이는 초전도 층을 포함하는 베이스 초전도 물품을 제공하는 단계;
    상기 베이스 초전도 물품을 따라 길이방향으로 적어도 2 개의 실질적으로 평행한 줄무늬들을 형성하는 단계로서, 상기 줄무늬들은 상기 기판 위에 놓이는 초전도 또는 버퍼 층들을 실질적으로 갖지 않는 2 개의 갭들을 포함하는, 상기 적어도 2 개의 실질적으로 평행한 줄무늬들을 형성하는 단계;
    상기 2 개의 줄무늬들 사이의 상기 초전도 물품의 부분에서 상기 베이스 초전도 물품의 전체 두께를 통해 길이방향으로 상기 베이스 초전도 물품을 슬리팅(slitting)하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
  9. 제 8 항에 있어서, 상기 2 개의 줄무늬들은 레이저 어블레이션(laser ablation), 에칭, 이온 빔 또는 플라즈마 밀링을 사용하여 형성되는, 초전도 물품을 형성하는 방법.
  10. 제 8 항에 있어서, 상기 2 개의 줄무늬들은 레이저 어블레이션, 펨토-초 펄스 레이저에 의한 에칭을 사용하여 형성되는, 초전도 물품을 형성하는 방법.
  11. 제 8 항에 있어서, 상기 2 개의 줄무늬들은 어떠한 버퍼 또는 초전도체도 상기 줄무늬들 내에 증착되지 않도록 증착 동안 상기 버퍼 및 초전도 층들을 패터닝함으로써 형성되는, 초전도 물품을 형성하는 방법.
  12. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 베이스 초전도 물품을 슬리팅하는 단계는 기계적 슬리터(slitter)를 사용하여 상기 초전도 물품을 슬리팅하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
  13. 제 8 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 베이스 초전도 물품을 슬리팅하는 단계는 레이저를 사용하여 상기 초전도 물품을 슬리팅하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
  14. 제 8 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 베이스 초전도 물품을 길이방향으로 슬리팅하는 단계는 슬릿(slit)과 상기 2 개의 실질적으로 평행한 줄무늬들 각각의 대향 에지들 사이의 거리가 슬리팅 프로세스의 최대 위치 오차를 초과하도록 상기 베이스 초전도 물품을 길이방향으로 슬리팅하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
  15. 제 8 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 베이스 초전도 물품은 슬리팅 전 시작 폭이 적어도 12 mm인, 초전도 물품을 형성하는 방법.
  16. 제 8 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 베이스 초전도 물품은 슬리팅 전 시작 폭이 적어도 12 mm 내지 10 cm인, 초전도 물품을 형성하는 방법.
  17. 제 8 항 내지 제 16 항 중 어느 한 항에 있어서, 상기 2 개의 평행한 줄무늬들 사이의 거리는 약 50 미크론인, 초전도 물품을 형성하는 방법.
  18. 제 8 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 적어도 2 개의 평행한 줄무늬들 사이에서 상기 베이스 초전도 물품을 슬리팅하는 단계는 각각 상기 베이스 초전도 물품보다 더 작은 폭을 갖는 복수의 최종 초전도 물품들을 생성하게 하는, 초전도 물품을 형성하는 방법.
  19. 제 8 항 내지 제 17 항 중 어느 한 항에 있어서, 상기 적어도 2 개의 평행한 줄무늬들 사이에서 상기 베이스 초전도 물품을 슬리팅하는 단계는 각각 대략 동일한 폭을 갖는 복수의 최종 초전도 물품들을 생성하게 하는, 초전도 물품을 형성하는 방법.
  20. 제 8 항 내지 제 19 항 중 어느 한 항에 있어서, 상기 적어도 2 개의 실질적으로 평행한 줄무늬들을 형성하기 전에 상기 초전도 층 위에 보호 캡핑 층(capping layer)을 증착하는 단계를 더 포함하는, 초전도 물품을 형성하는 방법.
  21. 제 8 항 내지 제 19 항 중 어느 한 항에 있어서, 캡핑 층은 상기 적어도 2 개의 실질적으로 평행한 줄무늬들을 형성한 후 및 상기 베이스 초전도 물품을 길이방향으로 슬리팅하기 전에 상기 베이스 초전도 물품 위에 적용되는, 초전도 물품을 형성하는 방법.
  22. 제 20 항 또는 제 21 항에 있어서, 상기 캡핑 층은 은을 포함하는, 초전도 물품을 형성하는 방법.
  23. 초전도 물품을 형성하는 방법에 있어서,
    금속 테이프 기판, 상기 기판 위에 놓이는 버퍼 층, 및 상기 버퍼 위에 놓이는 초전도 층을 포함하는 베이스 초전도 물품을 제공하는 단계;
    상기 베이스 초전도 물품을 따라 길이방향으로 2 개의 실질적으로 평행한 줄무늬들의 제 1 쌍을 형성하는 단계로서, 상기 줄무늬들은 상기 기판 위에 놓이는 초전도 또는 버퍼 층들을 실질적으로 갖지 않는 2 개의 갭들을 포함하는, 상기 2 개의 실질적으로 평행한 줄무늬들의 제 1 쌍을 형성하는 단계;
    상기 베이스 초전도 물품을 따라 길이방향으로 2 개의 실질적으로 평행한 줄무늬들의 제 2 쌍을 형성하는 단계로서, 상기 줄무늬들은 상기 기판 위에 놓이는 초전도 또는 버퍼 층들을 실질적으로 갖지 않는 2 개의 갭들을 포함하는, 상기 2 개의 실질적으로 평행한 줄무늬들의 제 2 쌍을 형성하는 단계;
    실질적으로 평행한 줄무늬들의 각각의 쌍의 상기 2 개의 평행한 줄무늬들 사이의 상기 초전도 물품의 부분에서 상기 베이스 초전도 물품의 전체 두께를 통해 길이방향으로 상기 베이스 초전도 물품을 슬리팅하는 단계를 포함하는, 초전도 물품을 형성하는 방법.
KR1020217030415A 2019-02-18 2020-02-18 초전도체 와이어의 제작 KR20210119572A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962807133P 2019-02-18 2019-02-18
US62/807,133 2019-02-18
PCT/US2020/018708 WO2020172201A2 (en) 2019-02-18 2020-02-18 Fabrication of superconductor wire

Publications (1)

Publication Number Publication Date
KR20210119572A true KR20210119572A (ko) 2021-10-05

Family

ID=72145109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217030415A KR20210119572A (ko) 2019-02-18 2020-02-18 초전도체 와이어의 제작

Country Status (6)

Country Link
US (1) US20210184096A1 (ko)
EP (1) EP3928359A4 (ko)
JP (1) JP2023508619A (ko)
KR (1) KR20210119572A (ko)
CN (1) CN114144850A (ko)
WO (1) WO2020172201A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645782B1 (ko) * 2023-09-13 2024-03-08 주식회사 마루엘앤씨 초전도 선재의 슬리팅 장치 및 이를 이용한 슬리팅 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201801604D0 (en) * 2018-01-31 2018-03-14 Tokamak Energy Ltd magnetic quench induction system
CN115079063B (zh) * 2022-06-08 2023-05-09 上海超导科技股份有限公司 适用于超导带材失超判断的结构、判断方法及超导带材

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040266628A1 (en) * 2003-06-27 2004-12-30 Superpower, Inc. Novel superconducting articles, and methods for forming and using same
US7674751B2 (en) * 2006-01-10 2010-03-09 American Superconductor Corporation Fabrication of sealed high temperature superconductor wires
KR101485060B1 (ko) * 2009-07-28 2015-01-21 유니버시티 오브 휴스턴 시스템 향상된 자속 고정을 위한 예비 제작된 나노 구조물을 구비한 초전도 물품
JP5427554B2 (ja) * 2009-10-30 2014-02-26 公益財団法人国際超電導産業技術研究センター 低交流損失マルチフィラメント型超電導線材の製造方法
EP2490273B1 (en) * 2011-02-18 2013-05-01 Bruker HTS GmbH Method for manufacturing a HTS coated tape with laser beam cutting
KR101617554B1 (ko) * 2011-08-02 2016-05-02 후루카와 덴키 고교 가부시키가이샤 초전도 도체의 제조방법, 초전도 도체 및 초전도 도체용 기판
JP6214637B2 (ja) * 2012-05-21 2017-10-18 ダンマルクス テクニスケ ウニベルシテット 超電導層用の基材を製造する方法
WO2014051823A2 (en) * 2012-07-05 2014-04-03 University Of Houston System Multi-filament superconducting composites
WO2016024528A1 (ja) * 2014-08-12 2016-02-18 国立研究開発法人理化学研究所 高温超伝導多芯テープ線、その製造方法、および製造装置
CN113345641B (zh) * 2021-06-02 2022-07-01 上海超导科技股份有限公司 附带失超探测保护的超导带材、超导缆线和保护方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102645782B1 (ko) * 2023-09-13 2024-03-08 주식회사 마루엘앤씨 초전도 선재의 슬리팅 장치 및 이를 이용한 슬리팅 방법

Also Published As

Publication number Publication date
JP2023508619A (ja) 2023-03-03
EP3928359A2 (en) 2021-12-29
US20210184096A1 (en) 2021-06-17
EP3928359A4 (en) 2023-02-01
CN114144850A (zh) 2022-03-04
WO2020172201A3 (en) 2020-10-08
WO2020172201A2 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
KR101419331B1 (ko) 감소된 교류 손실들을 갖는 다중필라멘트 초전도체 및 그 형성 방법
EP2617042B1 (en) Structure for joining superconductors
CN110770925B (zh) 提高工程电流密度的高温超导导线
US20210184096A1 (en) Fabrication of superconductor wire
KR20100136464A (ko) 고온 초전도체 물품의 형성 방법
US8470744B2 (en) High temperature superconductor, in particular improved coated conductor
JP2005044636A (ja) 超電導線材
KR101593101B1 (ko) 세라믹 선재, 그의 제조방법, 및 그를 제조하는 제조장치
US10886040B2 (en) Superconducting wire
JP5615616B2 (ja) テープ状酸化物超電導体及びその製造方法
RU2791030C1 (ru) Оксидный сверхпроводящий провод и сверхпроводящая катушка
EP4283635A1 (en) High-temperature superconducting wire and method for manufacturing same
JP2017152210A (ja) 酸化物超電導線材及びその製造方法
JP6492205B2 (ja) 酸化物超電導線材の製造方法
US20200082960A1 (en) Superconducting wire and method for fabricating the same

Legal Events

Date Code Title Description
E902 Notification of reason for refusal