KR20210116786A - Display apparatus, method of driving display panel using the same - Google Patents

Display apparatus, method of driving display panel using the same Download PDF

Info

Publication number
KR20210116786A
KR20210116786A KR1020200031861A KR20200031861A KR20210116786A KR 20210116786 A KR20210116786 A KR 20210116786A KR 1020200031861 A KR1020200031861 A KR 1020200031861A KR 20200031861 A KR20200031861 A KR 20200031861A KR 20210116786 A KR20210116786 A KR 20210116786A
Authority
KR
South Korea
Prior art keywords
compensation
power voltage
image
gate
duty ratio
Prior art date
Application number
KR1020200031861A
Other languages
Korean (ko)
Inventor
최은진
서원진
편기현
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200031861A priority Critical patent/KR20210116786A/en
Priority to US17/201,837 priority patent/US11942060B2/en
Priority to CN202110280714.2A priority patent/CN113409735A/en
Priority to EP21163002.5A priority patent/EP3882900A1/en
Priority to EP24157170.2A priority patent/EP4345808A3/en
Publication of KR20210116786A publication Critical patent/KR20210116786A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/10—Intensity circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0204—Compensation of DC component across the pixels in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

A display device comprises a display panel, a gate driving unit, a data driving unit, and a power voltage generating unit. The display panel comprises a gate line, a data line, and a pixel electrically connected to the gate line and the data line. The display panel displays a general image and a compensation image. The gate driving unit outputs a gate signal to the gate line. The data driving unit outputs a data voltage to the data line. The power voltage generating unit changes a size of a gate power voltage based on a compensation duty ratio determined based on a ratio of a display section of the general image to a display section of the compensation image.

Description

표시 장치 및 이를 이용한 표시 패널의 구동 방법 {DISPLAY APPARATUS, METHOD OF DRIVING DISPLAY PANEL USING THE SAME}Display device and method of driving display panel using the same {DISPLAY APPARATUS, METHOD OF DRIVING DISPLAY PANEL USING THE SAME}

본 발명은 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 관한 것으로, 표시 품질을 향상시키는 표시 장치 및 이를 이용한 표시 패널의 구동 방법에 관한 것이다.The present invention relates to a display device and a method of driving a display panel using the same, and to a display device for improving display quality and a method of driving a display panel using the same.

일반적으로, 표시 장치는 표시 패널 및 표시 패널 구동부를 포함한다. 상기 표시 패널은 복수의 게이트 라인들, 복수의 데이터 라인들, 복수의 에미션 라인들 및 복수의 픽셀들을 포함한다. 상기 표시 패널 구동부는 상기 복수의 게이트 라인들에 게이트 신호를 제공하는 게이트 구동부, 상기 데이터 라인들에 데이터 전압을 제공하는 데이터 구동부, 상기 에미션 라인들에 에미션 신호를 제공하는 에미션 구동부 및 상기 게이트 구동부, 상기 데이터 구동부 및 상기 에미션 구동부를 제어하는 구동 제어부를 포함한다.In general, a display device includes a display panel and a display panel driver. The display panel includes a plurality of gate lines, a plurality of data lines, a plurality of emission lines, and a plurality of pixels. The display panel driver includes: a gate driver providing a gate signal to the plurality of gate lines; a data driver providing a data voltage to the data lines; an emission driver providing an emission signal to the emission lines; and a driving controller configured to control the gate driver, the data driver, and the emission driver.

상기 표시 패널이 동영상을 표시할 때, 이전 프레임 영상의 잔상이 남아 영상이 끌리는 것처럼 표시되는 문제가 있을 수 있다. 이러한 문제를 해결하기 위해 프레임 영상 사이에 블랙 영상을 삽입할 수 있다. 그러나, 블랙 영상을 삽입하는 경우, 프레임 영상의 충전 시간이 부족하게 되어 충전율이 감소하는 문제가 있다.When the display panel displays a moving picture, there may be a problem in that an afterimage of an image of a previous frame remains and the image is displayed as if it is dragged. To solve this problem, a black image may be inserted between frame images. However, when a black image is inserted, there is a problem in that the charging time of the frame image is insufficient, so that the charging rate is reduced.

이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 보상 영상의 듀티비를 기초로 게이트 전원 전압을 가변하여 표시 품질을 향상시킬 수 있는 표시 장치를 제공하는 것이다. Accordingly, it is an object of the present invention to provide a display device capable of improving display quality by varying a gate power voltage based on a duty ratio of a compensation image.

본 발명의 다른 목적은 상기 표시 장치를 이용한 표시 패널의 구동 방법을 제공하는 것이다.Another object of the present invention is to provide a method of driving a display panel using the display device.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 표시 패널, 게이트 구동부, 데이터 구동부 및 전원 전압 생성부를 포함한다. 상기 표시 패널은 게이트 라인, 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인들에 전기적으로 연결되는 픽셀을 포함한다. 상기 표시 패널은 일반 영상 및 보상 영상을 표시한다. 상기 게이트 구동부는 상기 게이트 라인에 게이트 신호를 출력한다. 상기 데이터 구동부는 상기 데이터 라인에 데이터 전압을 출력한다. 상기 전원 전압 생성부는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 비율을 기초로 결정되는 보상 듀티비를 기초로 게이트 전원 전압의 크기를 가변한다. A display device according to an embodiment of the present invention includes a display panel, a gate driver, a data driver, and a power voltage generator. The display panel includes a gate line, a data line, and a pixel electrically connected to the gate line and the data lines. The display panel displays a normal image and a compensation image. The gate driver outputs a gate signal to the gate line. The data driver outputs a data voltage to the data line. The power voltage generator changes the magnitude of the gate power voltage based on a compensation duty ratio determined based on a ratio of a display section of the normal image to a display section of the compensated image.

본 발명의 일 실시예에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 하이 레벨을 결정하는 제1 게이트 전원 전압일 수 있다. In an embodiment of the present invention, the gate power voltage may be a first gate power voltage that determines the high level of the gate signal.

본 발명의 일 실시예에 있어서, 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미할 수 있다. 상기 보상 듀티비가 증가하면 상기 제1 게이트 전원 전압은 증가할 수 있다. In one embodiment of the present invention, the compensation duty ratio may mean a ratio of the display section of the compensation image to the sum of the display section of the normal image and the display section of the compensation image. When the compensation duty ratio increases, the first gate power voltage may increase.

본 발명의 일 실시예에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 로우 레벨을 결정하는 제2 게이트 전원 전압일 수 있다. In an embodiment of the present invention, the gate power voltage may be a second gate power voltage that determines a low level of the gate signal.

본 발명의 일 실시예에 있어서, 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미할 수 있다. 상기 보상 듀티비가 증가하면 상기 제2 게이트 전원 전압은 감소할 수 있다. In one embodiment of the present invention, the compensation duty ratio may mean a ratio of the display section of the compensation image to the sum of the display section of the normal image and the display section of the compensation image. When the compensation duty ratio increases, the second gate power voltage may decrease.

본 발명의 일 실시예에 있어서, 상기 일반 영상은 입력 영상 데이터의 계조 데이터를 기초로 표시될 수 있다. 상기 보상 영상은 상기 입력 영상 데이터의 상기 계조 데이터와 무관하게 표시될 수 있다. In an embodiment of the present invention, the normal image may be displayed based on grayscale data of input image data. The compensation image may be displayed regardless of the grayscale data of the input image data.

본 발명의 일 실시예에 있어서, 상기 보상 영상은 블랙 영상일 수 있다. In an embodiment of the present invention, the compensation image may be a black image.

본 발명의 일 실시예에 있어서, 상기 게이트 구동부의 동작 및 상기 데이터 구동부의 동작을 제어하는 구동 제어부를 더 포함할 수 있다. 상기 구동 제어부는 보상 영상 삽입 기능을 활성화 및 비활성화하는 보상 영상 삽입 활성화부 및 상기 보상 영상 삽입 기능이 활성화될 때 상기 보상 듀티비를 결정하여 상기 전원 전압 생성부에 출력하는 보상 듀티비 결정부를 포함할 수 있다.In an embodiment of the present invention, a driving controller for controlling the operation of the gate driver and the operation of the data driver may be further included. The driving control unit may include a compensation image insertion activation unit for activating and deactivating a compensation image insertion function, and a compensation duty ratio determining unit for determining the compensation duty ratio when the compensation image insertion function is activated and outputting the compensation duty ratio to the power supply voltage generator. can

본 발명의 일 실시예에 있어서, 상기 전원 전압 생성부는 상기 보상 듀티비에 따라 입력 영상 데이터의 휘도를 가변하는 휘도 가중치 및 상기 보상 듀티비를 기초로 상기 게이트 전원 전압의 크기를 가변할 수 있다. In an embodiment of the present invention, the power supply voltage generator may vary the magnitude of the gate power voltage based on a luminance weight for varying the luminance of input image data according to the compensation duty ratio and the compensation duty ratio.

본 발명의 일 실시예에 있어서, 상기 보상 듀티비가 증가하면 상기 휘도 가중치가 증가할 수 있다. In an embodiment of the present invention, when the compensation duty ratio increases, the luminance weight may increase.

본 발명의 일 실시예에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 하이 레벨을 결정하는 제1 게이트 전원 전압일 수 있다. In an embodiment of the present invention, the gate power voltage may be a first gate power voltage that determines the high level of the gate signal.

본 발명의 일 실시예에 있어서, 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미할 수 있다. 상기 보상 듀티비가 증가하면 상기 제1 게이트 전원 전압은 증가할 수 있다. 상기 휘도 가중치가 증가하면 상기 제1 게이트 전원 전압은 증가할 수 있다. In one embodiment of the present invention, the compensation duty ratio may mean a ratio of the display section of the compensation image to the sum of the display section of the normal image and the display section of the compensation image. When the compensation duty ratio increases, the first gate power voltage may increase. When the luminance weight increases, the first gate power voltage may increase.

본 발명의 일 실시예에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 로우 레벨을 결정하는 제2 게이트 전원 전압일 수 있다. In an embodiment of the present invention, the gate power voltage may be a second gate power voltage that determines a low level of the gate signal.

본 발명의 일 실시예에 있어서, 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미할 수 있다. 상기 보상 듀티비가 증가하면 상기 제2 게이트 전원 전압은 감소할 수 있다. 상기 휘도 가중치가 증가하면 상기 제2 게이트 전원 전압은 감소할 수 있다. In one embodiment of the present invention, the compensation duty ratio may mean a ratio of the display section of the compensation image to the sum of the display section of the normal image and the display section of the compensation image. When the compensation duty ratio increases, the second gate power voltage may decrease. When the luminance weight increases, the second gate power voltage may decrease.

본 발명의 일 실시예에 있어서, 상기 게이트 구동부의 동작 및 상기 데이터 구동부의 동작을 제어하는 구동 제어부를 더 포함할 수 있다. 상기 구동 제어부는 보상 영상 삽입 기능을 활성화 및 비활성화하는 보상 영상 삽입 활성화부, 상기 보상 영상 삽입 기능이 활성화될 때 상기 보상 듀티비를 결정하여 상기 전원 전압 생성부에 출력하는 보상 듀티비 결정부, 상기 휘도 가중치 적용 기능을 활성화 및 비활성화하는 휘도 가중치 적용 활성화부 및 상기 휘도 가중치 적용 기능이 활성화될 때 상기 휘도 가중치를 결정하여 상기 전원 전압 생성부에 출력하는 휘도 가중치 결정부를 포함할 수 있다. In an embodiment of the present invention, a driving controller for controlling the operation of the gate driver and the operation of the data driver may be further included. The driving control unit includes a compensation image insertion activation unit for activating and deactivating a compensation image insertion function, a compensation duty ratio determining unit for determining the compensation duty ratio when the compensation image insertion function is activated and outputting the compensation duty ratio to the power supply voltage generator; and a luminance weighting activation unit for activating and deactivating the luminance weighting function, and a luminance weighting determining unit for determining the luminance weight and outputting the luminance weight to the power voltage generator when the luminance weighting function is activated.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 일반 영상의 표시 구간 및 보상 영상의 표시 구간의 비율을 기초로 결정되는 보상 듀티비를 기초로 게이트 전원 전압의 크기를 결정하는 단계, 상기 게이트 전원 전압을 기초로 게이트 신호를 생성하는 단계, 상기 게이트 신호를 게이트 라인에 출력하는 단계 및 입력 영상 데이터를 기초로 데이터 전압을 데이터 라인에 출력하는 단계를 포함한다. In a method of driving a display panel according to an embodiment of the present invention for realizing the object of the present invention, the magnitude of the gate power voltage is based on a compensation duty ratio determined based on a ratio between a display section of a normal image and a display section of a compensation image. and generating a gate signal based on the gate power voltage, outputting the gate signal to a gate line, and outputting a data voltage to a data line based on input image data.

본 발명의 일 실시예에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 하이 레벨을 결정하는 제1 게이트 전원 전압일 수 있다. 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미할 수 있다. 상기 보상 듀티비가 증가하면 상기 제1 게이트 전원 전압은 증가할 수 있다. In an embodiment of the present invention, the gate power voltage may be a first gate power voltage that determines the high level of the gate signal. The compensation duty ratio may mean a ratio of a display section of the compensation image to a sum of a display section of the normal image and a display section of the compensation image. When the compensation duty ratio increases, the first gate power voltage may increase.

본 발명의 일 실시예에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 로우 레벨을 결정하는 제2 게이트 전원 전압일 수 있다. 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미할 수 있다. 상기 보상 듀티비가 증가하면 상기 제2 게이트 전원 전압은 감소할 수 있다. In an embodiment of the present invention, the gate power voltage may be a second gate power voltage that determines a low level of the gate signal. The compensation duty ratio may mean a ratio of a display section of the compensation image to a sum of a display section of the normal image and a display section of the compensation image. When the compensation duty ratio increases, the second gate power voltage may decrease.

본 발명의 일 실시예에 있어서, 상기 일반 영상은 입력 영상 데이터의 계조 데이터를 기초로 표시될 수 있다. 상기 보상 영상은 상기 입력 영상 데이터의 상기 계조 데이터와 무관하게 표시될 수 있다. In an embodiment of the present invention, the normal image may be displayed based on grayscale data of input image data. The compensation image may be displayed regardless of the grayscale data of the input image data.

본 발명의 일 실시예에 있어서, 상기 게이트 전원 전압의 크기를 결정하는 단계는 상기 보상 듀티비에 따라 입력 영상 데이터의 휘도를 가변하는 휘도 가중치 및 상기 보상 듀티비를 기초로 상기 게이트 전원 전압의 크기를 결정할 수 있다. In an embodiment of the present invention, in the determining of the level of the gate power voltage, the level of the gate power voltage is based on a luminance weight for varying the luminance of input image data according to the compensation duty ratio and the compensation duty ratio. can be decided

이와 표시 장치 및 상기 표시 장치를 이용한 표시 패널의 구동 방법에 따르면, 일반 영상 사이에 보상 영상을 삽입하여 무빙 픽쳐 응답 시간(Moving Picture Response Time)으로 인해 발생하는 순간 잔상으로 인한 영상 끌림 현상을 방지할 수 있다. According to this display device and a method of driving a display panel using the display device, it is possible to prevent an image dragging phenomenon due to an instantaneous afterimage occurring due to a moving picture response time by inserting a compensation image between normal images. can

또한, 상기 보상 영상의 듀티비를 기초로 게이트 전원 전압을 가변하므로 일반 영상 사이에 보상 영상을 삽입할 때 일반 영상의 충전율이 감소하는 문제 및 그로 인한 표시 디펙트를 해결할 수 있다. 상기 일반 영상의 충전율이 보상되므로 결과적으로 표시 패널의 표시 품질을 향상시킬 수 있다. In addition, since the gate power voltage is varied based on the duty ratio of the compensation image, it is possible to solve the problem that the charging rate of the normal image decreases when the compensation image is inserted between the normal images, and the display defect resulting therefrom. Since the filling rate of the general image is compensated, the display quality of the display panel may be improved as a result.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 표시 패널에 표시되는 영상을 나타내는 개념도이다.
도 3은 도 1의 구동 제어부를 나타내는 블록도이다.
도 4는 도 1의 표시 패널의 픽셀의 일례를 나타내는 회로도이다.
도 5는 도 1의 픽셀에 충전되는 데이터 전압의 충전율을 나타내는 개념도이다.
도 6은 제1 게이트 전원 전압에 따른 도 4의 스위칭 트랜지스터 전류를 나타내는 그래프이다.
도 7은 제1 게이트 전원 전압에 따른 도 1의 픽셀에 충전되는 데이터 전압의 충전율을 나타내는 그래프이다.
도 8은 도 3의 보상 듀티비 결정부에서 결정되는 보상 듀티비에 따른 제1 게이트 전원 전압을 나타내는 그래프이다.
도 9는 도 8의 제1 게이트 전원 전압 보상에 따른 도 1의 픽셀에 충전되는 데이터 전압의 충전율을 나타내는 그래프이다.
도 10은 제2 게이트 전원 전압에 따른 도 1의 픽셀에 인가되는 게이트 신호의 파형을 나타내는 그래프이다.
도 11은 제2 게이트 전원 전압에 따른 도 1의 픽셀에 충전되는 데이터 전압의 충전율을 나타내는 그래프이다.
도 12는 도 3의 보상 듀티비 결정부에서 결정되는 보상 듀티비에 따른 제2 게이트 전원 전압을 나타내는 그래프이다.
도 13은 도 12의 제2 게이트 전원 전압 보상에 따른 도 1의 픽셀에 충전되는 데이터 전압의 충전율을 나타내는 그래프이다.
도 14는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 15는 도 14의 구동 제어부를 나타내는 블록도이다.
도 16은 도 15의 휘도 가중치 결정부에서 결정되는 휘도 가중치에 따른 게이트 전원 전압을 나타내는 그래프이다.
도 17은 도 16의 게이트 전원 전압 보상에 따른 픽셀에 충전되는 데이터 전압의 충전율을 나타내는 그래프이다.
도 18은 도 15의 보상 듀티비 결정부에서 결정되는 보상 듀티비 및 휘도 가중치 결정부에서 결정되는 휘도 가중치에 따른 게이트 전원 전압을 나타내는 그래프이다.
도 19는 도 18의 게이트 전원 전압 보상에 따른 픽셀에 충전되는 데이터 전압의 충전율을 나타내는 그래프이다.1 is a block diagram illustrating a display device according to an exemplary embodiment.
FIG. 2 is a conceptual diagram illustrating an image displayed on the display panel of FIG. 1 .
3 is a block diagram illustrating a driving control unit of FIG. 1 .
4 is a circuit diagram illustrating an example of a pixel of the display panel of FIG. 1 .
5 is a conceptual diagram illustrating a charging rate of a data voltage charged in the pixel of FIG. 1 .
6 is a graph illustrating the switching transistor current of FIG. 4 according to a first gate power supply voltage.
7 is a graph illustrating a charging rate of a data voltage charged in the pixel of FIG. 1 according to a first gate power voltage.
8 is a graph illustrating a first gate power voltage according to a compensation duty ratio determined by a compensation duty ratio determiner of FIG. 3 .
9 is a graph illustrating a charging rate of a data voltage charged in the pixel of FIG. 1 according to compensation of the first gate power voltage of FIG. 8 .
10 is a graph illustrating a waveform of a gate signal applied to the pixel of FIG. 1 according to a second gate power voltage.
11 is a graph illustrating a charging rate of a data voltage charged in the pixel of FIG. 1 according to a second gate power voltage.
12 is a graph illustrating a second gate power voltage according to a compensation duty ratio determined by the compensation duty ratio determiner of FIG. 3 .
13 is a graph illustrating a charging rate of a data voltage charged in the pixel of FIG. 1 according to compensation of the second gate power voltage of FIG. 12 .
14 is a block diagram illustrating a display device according to an exemplary embodiment.
15 is a block diagram illustrating a driving control unit of FIG. 14 .
16 is a graph illustrating a gate power voltage according to a luminance weight determined by the luminance weight determiner of FIG. 15 .
17 is a graph illustrating a charging rate of a data voltage charged in a pixel according to the gate power voltage compensation of FIG. 16 .
18 is a graph illustrating a gate power voltage according to a compensation duty ratio determined by the compensation duty ratio determiner of FIG. 15 and a luminance weight determined by the luminance weight determiner of FIG. 15 .
19 is a graph illustrating a charging rate of a data voltage charged in a pixel according to the gate power voltage compensation of FIG. 18 .

이하, 첨부한 도면들을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다. Hereinafter, with reference to the accompanying drawings, the present invention will be described in more detail.

도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.1 is a block diagram illustrating a display device according to an exemplary embodiment.

도 1을 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다. 상기 표시 패널 구동부는 전원 전압 생성부(600)를 더 포함한다. Referring to FIG. 1 , the display device includes a display panel 100 and a display panel driver. The display panel driver includes a driving controller 200 , a gate driver 300 , a gamma reference voltage generator 400 , and a data driver 500 . The display panel driver further includes a power voltage generator 600 .

예를 들어, 상기 구동 제어부(200) 및 상기 데이터 구동부(500)는 일체로 형성될 수 있다. 예를 들어, 상기 구동 제어부(200), 상기 감마 기준 전압 생성부(400) 및 상기 데이터 구동부(500)는 일체로 형성될 수 있다. 적어도 상기 구동 제어부(200) 및 상기 데이터 구동부(500)가 일체로 형성된 구동 모듈을 타이밍 컨트롤러 임베디드 데이터 구동부(Timing Controller Embedded Data Driver, TED)로 명명할 수 있다. For example, the driving control unit 200 and the data driving unit 500 may be integrally formed. For example, the driving controller 200 , the gamma reference voltage generator 400 , and the data driver 500 may be integrally formed. A driving module in which at least the driving control unit 200 and the data driving unit 500 are integrally formed may be referred to as a timing controller embedded data driver (TED).

상기 표시 패널(100)은 영상을 표시하는 표시부 및 상기 표시부에 이웃하여 배치되는 주변부를 포함한다. The display panel 100 includes a display unit for displaying an image and a peripheral unit disposed adjacent to the display unit.

상기 표시 패널(100)은 복수의 게이트 라인들(GL), 복수의 데이터 라인들(DL) 및 상기 게이트 라인들(GL)과 상기 데이터 라인들(DL) 각각에 전기적으로 연결된 복수의 픽셀들을 포함한다. 상기 게이트 라인들(GL)은 제1 방향(D1)으로 연장되고, 상기 데이터 라인들(DL)은 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장된다. The display panel 100 includes a plurality of gate lines GL, a plurality of data lines DL, and a plurality of pixels electrically connected to each of the gate lines GL and the data lines DL. do. The gate lines GL extend in a first direction D1 , and the data lines DL extend in a second direction D2 crossing the first direction D1 .

본 발명의 일 실시예에서, 상기 표시 패널(100)은 유기 발광 소자를 포함하는 유기 발광 표시 패널일 수 있다. 이와는 달리, 상기 표시 패널(100)은 액정 분자를 포함하는 액정 표시 패널일 수 있다.In an embodiment of the present invention, the display panel 100 may be an organic light emitting display panel including an organic light emitting device. Alternatively, the display panel 100 may be a liquid crystal display panel including liquid crystal molecules.

상기 구동 제어부(200)는 외부의 장치로부터 입력 영상 데이터(IMG) 및 입력 제어 신호(CONT)를 수신한다. 예를 들어, 상기 입력 영상 데이터(IMG)는 적색 영상 데이터, 녹색 영상 데이터 및 청색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 백색 영상 데이터를 포함할 수 있다. 상기 입력 영상 데이터(IMG)는 마젠타색(magenta) 영상 데이터, 황색(yellow) 영상 데이터 및 시안색(cyan) 영상 데이터를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 마스터 클럭 신호, 데이터 인에이블 신호를 포함할 수 있다. 상기 입력 제어 신호(CONT)는 수직 동기 신호 및 수평 동기 신호를 더 포함할 수 있다.The driving controller 200 receives input image data IMG and an input control signal CONT from an external device. For example, the input image data IMG may include red image data, green image data, and blue image data. The input image data IMG may include white image data. The input image data IMG may include magenta image data, yellow image data, and cyan image data. The input control signal CONT may include a master clock signal and a data enable signal. The input control signal CONT may further include a vertical synchronization signal and a horizontal synchronization signal.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG) 및 상기 입력 제어 신호(CONT)를 근거로 제1 제어 신호(CONT1), 제2 제어 신호(CONT2), 제3 제어 신호(CONT3) 및 데이터 신호(DATA)를 생성한다. The driving control unit 200 includes a first control signal CONT1, a second control signal CONT2, a third control signal CONT3, and data based on the input image data IMG and the input control signal CONT. Generates a signal DATA.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 게이트 구동부(300)의 동작을 제어하기 위한 상기 제1 제어 신호(CONT1)를 생성하여 상기 게이트 구동부(300)에 출력한다. 상기 제1 제어 신호(CONT1)는 수직 개시 신호 및 게이트 클럭 신호를 포함할 수 있다.The driving control unit 200 generates the first control signal CONT1 for controlling the operation of the gate driving unit 300 based on the input control signal CONT and outputs it to the gate driving unit 300 . The first control signal CONT1 may include a vertical start signal and a gate clock signal.

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 데이터 구동부(500)의 동작을 제어하기 위한 상기 제2 제어 신호(CONT2)를 생성하여 상기 데이터 구동부(500)에 출력한다. 상기 제2 제어 신호(CONT2)는 수평 개시 신호 및 로드 신호를 포함할 수 있다.The driving controller 200 generates the second control signal CONT2 for controlling the operation of the data driver 500 based on the input control signal CONT and outputs the generated second control signal CONT2 to the data driver 500 . The second control signal CONT2 may include a horizontal start signal and a load signal.

상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)를 근거로 데이터 신호(DATA)를 생성한다. 상기 구동 제어부(200)는 상기 데이터 신호(DATA)를 상기 데이터 구동부(500)에 출력한다. The driving controller 200 generates a data signal DATA based on the input image data IMG. The driving control unit 200 outputs the data signal DATA to the data driving unit 500 .

상기 구동 제어부(200)는 상기 입력 제어 신호(CONT)를 근거로 상기 감마 기준 전압 생성부(400)의 동작을 제어하기 위한 상기 제3 제어 신호(CONT3)를 생성하여 상기 감마 기준 전압 생성부(400)에 출력한다. The driving controller 200 generates the third control signal CONT3 for controlling the operation of the gamma reference voltage generator 400 based on the input control signal CONT to generate the gamma reference voltage generator ( 400) is printed.

상기 게이트 구동부(300)는 상기 구동 제어부(200)로부터 입력 받은 상기 제1 제어 신호(CONT1)에 응답하여 상기 게이트 라인들(GL)을 구동하기 위한 게이트 신호들을 생성한다. 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 출력한다. 예를 들어, 상기 게이트 구동부(300)는 상기 게이트 신호들을 상기 게이트 라인들(GL)에 순차적으로 출력할 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부 상에 집적될 수 있다. 예를 들어, 상기 게이트 구동부(300)는 상기 표시 패널(100)의 상기 주변부 상에 실장될 수 있다.The gate driver 300 generates gate signals for driving the gate lines GL in response to the first control signal CONT1 received from the driving controller 200 . The gate driver 300 outputs the gate signals to the gate lines GL. For example, the gate driver 300 may sequentially output the gate signals to the gate lines GL. For example, the gate driver 300 may be integrated on the peripheral portion of the display panel 100 . For example, the gate driver 300 may be mounted on the peripheral portion of the display panel 100 .

상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200)로부터 입력 받은 상기 제3 제어 신호(CONT3)에 응답하여 감마 기준 전압(VGREF)을 생성한다. 상기 감마 기준 전압 생성부(400)는 상기 감마 기준 전압(VGREF)을 상기 데이터 구동부(500)에 제공한다. 상기 감마 기준 전압(VGREF)은 각각의 데이터 신호(DATA)에 대응하는 값을 갖는다. The gamma reference voltage generator 400 generates a gamma reference voltage VGREF in response to the third control signal CONT3 received from the driving controller 200 . The gamma reference voltage generator 400 provides the gamma reference voltage VGREF to the data driver 500 . The gamma reference voltage VGREF has a value corresponding to each data signal DATA.

본 발명의 일 실시예에서, 상기 감마 기준 전압 생성부(400)는 상기 구동 제어부(200) 내에 배치되거나 상기 데이터 구동부(500) 내에 배치될 수 있다.In an embodiment of the present invention, the gamma reference voltage generator 400 may be disposed in the driving controller 200 or in the data driver 500 .

상기 데이터 구동부(500)는 상기 구동 제어부(200)로부터 상기 제2 제어 신호(CONT2) 및 상기 데이터 신호(DATA)를 입력 받고, 상기 감마 기준 전압 생성부(400)로부터 상기 감마 기준 전압(VGREF)을 입력 받는다. 상기 데이터 구동부(500)는 상기 데이터 신호(DATA)를 상기 감마 기준 전압(VGREF)을 이용하여 아날로그 형태의 데이터 전압으로 변환한다. 상기 데이터 구동부(500)는 상기 데이터 전압을 상기 데이터 라인(DL)에 출력한다. The data driver 500 receives the second control signal CONT2 and the data signal DATA from the driving controller 200 , and receives the gamma reference voltage VGREF from the gamma reference voltage generator 400 . receive input. The data driver 500 converts the data signal DATA into an analog data voltage using the gamma reference voltage VGREF. The data driver 500 outputs the data voltage to the data line DL.

상기 전원 전압 생성부(600)는 상기 표시 패널(100), 상기 구동 제어부(200), 상기 게이트 구동부(300), 상기 감마 기준 전압 생성부(400) 및 상기 데이터 구동부(500) 중 적어도 어느 하나의 구동에 필요한 전원 전압을 생성할 수 있다. The power voltage generator 600 may include at least one of the display panel 100 , the driving controller 200 , the gate driver 300 , the gamma reference voltage generator 400 , and the data driver 500 . It is possible to generate the power supply voltage required to drive the

예를 들어, 상기 전원 전압 생성부(600)는 상기 표시 패널(100)의 픽셀에 인가되는 제1 픽셀 전원 전압(ELVDD) 및 제2 픽셀 전원 전압(ELVSS)을 생성하여 상기 표시 패널(100)에 출력할 수 있다. For example, the power voltage generator 600 generates a first pixel power voltage ELVDD and a second pixel power voltage ELVSS applied to the pixels of the display panel 100 to generate the display panel 100 . can be printed on

예를 들어, 상기 전원 전압 생성부(600)는 상기 게이트 신호의 레벨을 결정하는 게이트 전원 전압을 생성하여 상기 게이트 구동부(300)에 출력할 수 있다. 상기 전원 전압 생성부(600)는 상기 게이트 신호의 하이 레벨을 결정하는 제1 게이트 전원 전압(VGH) 및 상기 게이트 신호의 로우 레벨을 결정하는 제2 게이트 전원 전압(VGL)을 생성하여 상기 게이트 구동부(300)에 출력할 수 있다.For example, the power supply voltage generator 600 may generate a gate power voltage that determines the level of the gate signal and output it to the gate driver 300 . The power supply voltage generator 600 generates a first gate power voltage VGH determining a high level of the gate signal and a second gate power voltage VGL determining a low level of the gate signal to generate the gate driver (300) can be output.

도 2는 도 1의 표시 패널(100)에 표시되는 영상을 나타내는 개념도이다.FIG. 2 is a conceptual diagram illustrating an image displayed on the display panel 100 of FIG. 1 .

도 1 및 도 2를 참조하면, 상기 표시 패널(100)은 프레임 단위로 영상을 표시한다. 상기 표시 패널(100)은 제1 프레임(FRAME1)에 제1 프레임 영상을 표시하고, 상기 표시 패널(100)은 제2 프레임(FRAME2)에 상기 제1 프레임 영상과 다른 제2 프레임 영상을 표시할 수 있다. 1 and 2 , the display panel 100 displays an image in units of frames. The display panel 100 displays a first frame image in a first frame FRAME1, and the display panel 100 displays a second frame image different from the first frame image in a second frame FRAME2. can

본 실시예에서, 상기 표시 패널(100)은 일반 영상(IMAGE1) 및 보상 영상(BLACK)을 표시할 수 있다. 상기 일반 영상(IMAGE1)은 입력 영상 데이터(IMG)의 계조 데이터를 기초로 표시되는 영상일 수 있다. 반면, 상기 보상 영상(BLACK)은 상기 입력 영상 데이터(IMG)의 상기 계조 데이터와 무관하게 표시되는 영상일 수 있다. In the present embodiment, the display panel 100 may display a normal image IMAGE1 and a compensation image BLACK. The normal image IMAGE1 may be an image displayed based on grayscale data of the input image data IMG. On the other hand, the compensation image BLACK may be an image displayed regardless of the grayscale data of the input image data IMG.

상기 보상 영상(BLACK)은 상기 일반 영상들(IMAGE1, IMAGE2) 사이에 삽입되어 무빙 픽쳐 응답 시간(Moving Picture Response Time)으로 인해 발생하는 상기 일반 영상(IMAGE1)의 순간 잔상으로 인한 영상 끌림 현상을 방지할 수 있다. 예를 들어, 상기 보상 영상(BLACK)은 저휘도 영상일 수 있다. 예를 들어, 상기 보상 영상(BLACK)은 블랙 영상일 수 있다. The compensation image BLACK is inserted between the general images IMAGE1 and IMAGE2 to prevent an image dragging phenomenon due to an instantaneous afterimage of the general image IMAGE1 caused by a moving picture response time. can do. For example, the compensation image BLACK may be a low luminance image. For example, the compensation image BLACK may be a black image.

상기 전원 전압 생성부(600)는 상기 일반 영상의 표시 구간(DU1) 및 상기 보상 영상의 표시 구간(DU2)의 비율을 기초로 결정되는 보상 듀티비 (BD)를 기초로 게이트 전원 전압(VGH, VGL)의 크기를 가변할 수 있다. 여기서, 상기 보상 듀티비(BD)는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합(DU1+DU2)에 대한 상기 보상 영상의 표시 구간(DU2)의 비율을 의미할 수 있다. The power supply voltage generator 600 is configured to generate a gate power supply voltage VGH, VGL) can be changed in size. Here, the compensation duty ratio BD may mean a ratio of the display period DU2 of the compensation image to the sum (DU1+DU2) of the display period of the normal image and the display period of the compensation image.

도 3은 도 1의 구동 제어부(200)를 나타내는 블록도이다.3 is a block diagram illustrating the driving control unit 200 of FIG. 1 .

도 1 내지 도 3을 참조하면, 상기 구동 제어부(200)는 상기 보상 영상 삽입 기능을 활성화 및 비활성화하는 보상 영상 삽입 활성화부(220) 및 상기 보상 영상 삽입 기능이 활성화될 때 상기 보상 듀티비(BD)를 결정하여 상기 전원 전압 생성부(600)에 출력하는 보상 듀티비 결정부(240)를 포함할 수 있다. 1 to 3 , the driving control unit 200 includes a compensation image insertion activation unit 220 that activates and deactivates the compensation image insertion function and the compensation duty ratio BD when the compensation image insertion function is activated. ) and may include a compensation duty ratio determiner 240 that determines and outputs the power voltage generator 600 .

상기 보상 듀티비 결정부(240)는 상기 보상 듀티비(BD)를 상기 전원 전압 생성부(600)의 게이트 전원 전압 생성부(620)에 출력할 수 있다. The compensation duty ratio determiner 240 may output the compensation duty ratio BD to the gate power voltage generator 620 of the power voltage generator 600 .

상기 게이트 전원 전압 생성부(620)는 상기 보상 듀티비(BD)를 기초로 게이트 전원 전압(VGH, VGL)의 크기를 가변할 수 있다. The gate power voltage generator 620 may vary the magnitudes of the gate power voltages VGH and VGL based on the compensation duty ratio BD.

도 4는 도 1의 표시 패널(100)의 픽셀(P)의 일례를 나타내는 회로도이다. 도 5는 도 1의 픽셀(P)에 충전되는 데이터 전압(VD)의 충전율을 나타내는 개념도이다.4 is a circuit diagram illustrating an example of a pixel P of the display panel 100 of FIG. 1 . FIG. 5 is a conceptual diagram illustrating a charging rate of the data voltage VD charged in the pixel P of FIG. 1 .

도 1 내지 도 5를 참조하면, 상기 픽셀(P)은 제1 픽셀 스위칭 소자(T1), 제2 픽셀 스위칭 소자(T2), 저장 캐패시터(CS) 및 유기 발광 소자(OLED)를 포함한다. 1 to 5 , the pixel P includes a first pixel switching device T1 , a second pixel switching device T2 , a storage capacitor CS, and an organic light emitting device OLED.

상기 제1 픽셀 스위칭 소자(T1)는 박막 트랜지스터일 수 있다. 상기 제1 픽셀 스위칭 소자(T1)는 게이트 라인(GL)에 연결되는 제어 전극, 데이터 라인(DL)에 연결되는 입력 전극 및 상기 제2 픽셀 스위칭 소자(T2)의 제어 전극에 연결되는 출력 전극을 포함한다. The first pixel switching element T1 may be a thin film transistor. The first pixel switching element T1 includes a control electrode connected to the gate line GL, an input electrode connected to the data line DL, and an output electrode connected to the control electrode of the second pixel switching element T2. include

상기 제1 픽셀 스위칭 소자(T1)의 상기 제어 전극은 게이트 전극일 수 있다. 상기 제1 픽셀 스위칭 소자(T1)의 상기 입력 전극은 소스 전극일 수 있다. 상기 제1 픽셀 스위칭 소자(T1)의 상기 출력 전극은 드레인 전극일 수 있다. The control electrode of the first pixel switching element T1 may be a gate electrode. The input electrode of the first pixel switching element T1 may be a source electrode. The output electrode of the first pixel switching element T1 may be a drain electrode.

상기 제2 픽셀 스위칭 소자(T2)는 상기 제1 픽셀 스위칭 소자(T1)의 상기 출력 전극에 연결되는 제어 전극, 상기 제1 픽셀 전원 전압(ELVDD)이 인가되는 입력 전극 및 상기 유기 발광 소자(OLED)의 제1 전극에 연결되는 출력 전극을 포함한다. The second pixel switching element T2 includes a control electrode connected to the output electrode of the first pixel switching element T1 , an input electrode to which the first pixel power voltage ELVDD is applied, and the organic light emitting diode OLED. ) and an output electrode connected to the first electrode.

상기 제2 픽셀 스위칭 소자(T2)는 박막 트랜지스터일 수 있다. 상기 제2 픽셀 스위칭 소자(T2)의 상기 제어 전극은 게이트 전극일 수 있다. 상기 제2 픽셀 스위칭 소자(T2)의 상기 입력 전극은 소스 전극일 수 있다. 상기 제2 픽셀 스위칭 소자(T2)의 상기 출력 전극은 드레인 전극일 수 있다.The second pixel switching element T2 may be a thin film transistor. The control electrode of the second pixel switching element T2 may be a gate electrode. The input electrode of the second pixel switching element T2 may be a source electrode. The output electrode of the second pixel switching element T2 may be a drain electrode.

상기 저장 캐패시터(CS)의 제1 단은 상기 제2 픽셀 스위칭 소자(T2)의 상기 입력 전극에 연결되고, 상기 저장 캐패시터(CS)의 제2 단은 상기 제1 픽셀 스위칭 소자(T1)의 상기 출력 전극에 연결된다. A first end of the storage capacitor CS is connected to the input electrode of the second pixel switching element T2, and a second end of the storage capacitor CS is connected to the first end of the first pixel switching element T1. connected to the output electrode.

상기 유기 발광 소자(OLED)의 상기 제1 전극은 상기 제2 픽셀 스위칭 소자(T2)의 상기 출력 전극에 연결되고, 상기 유기 발광 소자(OLED)의 상기 제2 전극에는 제2 픽셀 전원 전압(ELVSS)이 인가된다. The first electrode of the organic light emitting diode OLED is connected to the output electrode of the second pixel switching element T2, and a second pixel power voltage ELVSS is connected to the second electrode of the organic light emitting diode OLED. ) is approved.

상기 유기 발광 소자(OLED)의 상기 제1 전극은 애노드 전극일 수 있다. 상기 유기 발광 소자(OLED)의 상기 제2 전극은 캐소드 전극일 수 있다. The first electrode of the organic light emitting diode OLED may be an anode electrode. The second electrode of the organic light emitting diode OLED may be a cathode electrode.

상기 픽셀(P)은 상기 게이트 신호(GS), 상기 데이터 전압(VD), 상기 제1 전원 전압(ELVDD) 및 상기 제2 전원 전압(ELVSS)을 수신하여 상기 데이터 전압(VD)에 상응하는 휘도로 상기 유기 발광 소자(OLED)를 발광시켜 영상을 표시한다.The pixel P receives the gate signal GS, the data voltage VD, the first power voltage ELVDD, and the second power voltage ELVSS, and receives the luminance corresponding to the data voltage VD. to display an image by emitting light from the organic light emitting diode (OLED).

상기 데이터 전압(VD)의 충전율이 부족한 경우, 상기 유기 발광 소자(OLED)는 원하는 휘도로 영상을 표시하지 못할 수 있다. 상기 무빙 픽쳐 응답 시간으로 인한 순간 잔상을 제거하기 위해 일반 영상(IMAGE1, IMAGE2) 사이에 보상 영상(BLACK)을 삽입하는 경우, 상기 일반 영상(IMAGE1)의 충전율이 충분히 확보되지 못하는 문제가 있을 수 있다. When the charging rate of the data voltage VD is insufficient, the organic light emitting diode OLED may not display an image with a desired luminance. When the compensation image BLACK is inserted between the normal images IMAGE1 and IMAGE2 to remove the instantaneous afterimage due to the moving picture response time, there may be a problem that the filling rate of the general image IMAGE1 is not sufficiently secured. .

도 5에서 보듯이, 상기 데이터 전압(VD)의 충전율(CHR)은 상기 게이트 신호(GS)의 펄스의 파형, 상기 데이터 전압(VD)의 펄스의 파형 및 상기 게이트 신호(GS)의 펄스의 타이밍 및 상기 데이터 전압(VD)의 펄스의 타이밍 등에 의해 결정될 수 있다. 도 5에서, 상기 데이터 전압(VD)의 충전율(CHR)은 상기 게이트 신호(GS)의 펄스 및 상기 데이터 전압(VD)의 펄스가 중첩되는 영역으로 설명될 수 있다. As shown in FIG. 5 , the charging rate CHR of the data voltage VD is the waveform of the pulse of the gate signal GS, the waveform of the pulse of the data voltage VD, and the timing of the pulse of the gate signal GS. and timing of a pulse of the data voltage VD. In FIG. 5 , the charging rate CHR of the data voltage VD may be described as a region in which a pulse of the gate signal GS and a pulse of the data voltage VD overlap.

도 6은 제1 게이트 전원 전압에 따른 도 4의 스위칭 트랜지스터 전류(ISW)를 나타내는 그래프이다. 도 7은 제1 게이트 전원 전압(VGH)에 따른 도 1의 픽셀(P)에 충전되는 데이터 전압(VD)의 충전율을 나타내는 그래프이다. 도 8은 도 3의 보상 듀티비 결정부(240)에서 결정되는 보상 듀티비(BD)에 따른 제1 게이트 전원 전압(VGH)을 나타내는 그래프이다. 도 9는 도 8의 제1 게이트 전원 전압 보상에 따른 도 1의 픽셀(P)에 충전되는 데이터 전압(VD)의 충전율을 나타내는 그래프이다.6 is a graph illustrating the switching transistor current ISW of FIG. 4 according to a first gate power voltage. 7 is a graph illustrating a charging rate of the data voltage VD charged in the pixel P of FIG. 1 according to the first gate power voltage VGH. 8 is a graph illustrating the first gate power voltage VGH according to the compensation duty ratio BD determined by the compensation duty ratio determiner 240 of FIG. 3 . 9 is a graph illustrating a charging rate of the data voltage VD charged in the pixel P of FIG. 1 according to the compensation of the first gate power voltage of FIG. 8 .

도 1 내지 도 9를 참조하면, 본 실시예에서, 상기 게이트 전원 전압 생성부(620)는 상기 보상 듀티비(DB)를 기초로 상기 제1 게이트 전원 전압(VGH)을 가변시킬 수 있다. 상기 보상 듀티비(DB)가 증가하면 상기 제1 게이트 전원 전압(VGH)은 증가할 수 있다. 1 to 9 , in the present embodiment, the gate power voltage generator 620 may vary the first gate power voltage VGH based on the compensation duty ratio DB. When the compensation duty ratio DB increases, the first gate power voltage VGH may increase.

도 4, 도 5 및 도 6에서 보듯이, 상기 제1 게이트 전원 전압(VGH)의 레벨이 증가하면, 상기 제1 픽셀 트랜지스터(T1)의 입력 전극 및 출력 전극에 흐르는 스위칭 트랜지스터 전류(ISW)는 증가한다. As shown in FIGS. 4, 5 and 6 , when the level of the first gate power voltage VGH increases, the switching transistor current ISW flowing through the input electrode and the output electrode of the first pixel transistor T1 is increases

따라서, 상기 제1 게이트 전원 전압(VGH)의 레벨이 증가하면, 상기 데이터 전압(VD)의 충전율이 증가할 수 있다. Accordingly, when the level of the first gate power voltage VGH increases, the charging rate of the data voltage VD may increase.

상기 보상 듀티비(DB)가 증가하게 되면 상기 데이터 전압(VD)의 충전 시간이 감소하여 충전율 감소의 문제가 발생할 수 있다. 그에 따라, 도 8에서 보듯이, 상기 보상 듀티비(DB)가 증가할 때, 상기 게이트 전원 전압 생성부(620)는 상기 제1 게이트 전원 전압(VGH)의 레벨을 증가시킬 수 있다. 그에 따라, 도 9에서 보듯이, 상기 제1 게이트 전원 전압(VGH)의 레벨 증가로 인해 상기 데이터 전압(VD)의 충전율이 보상될 수 있다. When the compensation duty ratio DB is increased, the charging time of the data voltage VD is decreased, and thus a problem of a decrease in the charging rate may occur. Accordingly, as shown in FIG. 8 , when the compensation duty ratio DB increases, the gate power voltage generator 620 may increase the level of the first gate power voltage VGH. Accordingly, as shown in FIG. 9 , the charging rate of the data voltage VD may be compensated due to the increase in the level of the first gate power voltage VGH.

도 10은 제2 게이트 전원 전압(VGL)에 따른 도 1의 픽셀(P)에 인가되는 게이트 신호(GS)의 파형을 나타내는 그래프이다. 도 11은 제2 게이트 전원 전압(VGL)에 따른 도 1의 픽셀(P)에 충전되는 데이터 전압(VD)의 충전율을 나타내는 그래프이다. 도 12는 도 3의 보상 듀티비 결정부(240)에서 결정되는 보상 듀티비(BD)에 따른 제2 게이트 전원 전압(VGL)을 나타내는 그래프이다. 도 13은 도 12의 제2 게이트 전원 전압 보상에 따른 도 1의 픽셀(P)에 충전되는 데이터 전압(VD)의 충전율을 나타내는 그래프이다.10 is a graph illustrating a waveform of the gate signal GS applied to the pixel P of FIG. 1 according to the second gate power voltage VGL. 11 is a graph illustrating a charging rate of the data voltage VD charged in the pixel P of FIG. 1 according to the second gate power voltage VGL. 12 is a graph illustrating the second gate power voltage VGL according to the compensation duty ratio BD determined by the compensation duty ratio determiner 240 of FIG. 3 . 13 is a graph illustrating a charging rate of the data voltage VD charged in the pixel P of FIG. 1 according to the compensation of the second gate power voltage of FIG. 12 .

도 1 내지 도 5 및 도 10 내지 도 13을 참조하면, 본 실시예에서, 상기 게이트 전원 전압 생성부(620)는 상기 보상 듀티비(DB)를 기초로 상기 제2 게이트 전원 전압(VGL)을 가변시킬 수 있다. 상기 보상 듀티비(DB)가 증가하면 상기 제2 게이트 전원 전압(VGL)은 감소할 수 있다. 상기 제2 게이트 전원 전압(VGL)의 극성을 음극성으로 정의하는 경우, 상기 보상 듀티비(DB)가 증가하면 상기 제2 게이트 전원 전압의 절대값(|VGL|)은 증가할 수 있다.1 to 5 and 10 to 13 , in the present embodiment, the gate power voltage generator 620 generates the second gate power voltage VGL based on the compensation duty ratio DB. can be changed. When the compensation duty ratio DB increases, the second gate power voltage VGL may decrease. When the polarity of the second gate power voltage VGL is defined as negative, the absolute value |VGL| of the second gate power voltage may increase when the compensation duty ratio DB increases.

도 10을 보면, 상기 제2 게이트 전원 전압(VGL)의 레벨이 작을수록, 상기 게이트 신호(GS)의 파형의 폴링 시간이 감소하는 것을 알 수 있다. 상기 제2 게이트 전원 전압(VGL)이 제2 레벨(VGL2)을 가질 때의 폴링 시간은 상기 제2 게이트 전원 전압(VGL)이 제1 레벨(VGL1)을 가질 때의 폴링 시간보다 짧을 수 있다. 상기 제2 게이트 전원 전압(VGL)이 제3 레벨(VGL3)을 가질 때의 폴링 시간은 상기 제2 게이트 전원 전압(VGL)이 제2 레벨(VGL2)을 가질 때의 폴링 시간보다 빠를 수 있다. Referring to FIG. 10 , it can be seen that as the level of the second gate power voltage VGL decreases, the polling time of the waveform of the gate signal GS decreases. A polling time when the second gate power voltage VGL has the second level VGL2 may be shorter than a polling time when the second gate power voltage VGL has the first level VGL1 . A polling time when the second gate power voltage VGL has a third level VGL3 may be faster than a polling time when the second gate power voltage VGL has a second level VGL2 .

상기 게이트 신호(GS)의 파형의 폴링 시간이 짧아지면 상기 게이트 신호(GS)가 상기 제1 픽셀 트랜지스터(T1)의 문턱 전압(VTH) 아래로 빠르게 내려오며, 상기 제1 픽셀 트랜지스터(T1)의 스위칭 특성이 개선될 수 있다. 상기 제1 픽셀 트랜지스터(T1)의 스위칭 특성이 개선되면 상기 데이터 전압(VD)의 충전율이 증가할 수 있다. When the polling time of the waveform of the gate signal GS is shortened, the gate signal GS rapidly falls below the threshold voltage VTH of the first pixel transistor T1, and The switching characteristics can be improved. When the switching characteristic of the first pixel transistor T1 is improved, the charging rate of the data voltage VD may increase.

상기 보상 듀티비(DB)가 증가하게 되면 상기 데이터 전압(VD)의 충전 시간이 감소하여 충전율 감소의 문제가 발생할 수 있다. 그에 따라, 도 12에서 보듯이, 상기 보상 듀티비(DB)가 증가할 때, 상기 게이트 전원 전압 생성부(620)는 상기 제2 게이트 전원 전압(VGL)의 레벨을 감소(상기 제2 게이트 전원 전압(|VGL|)의 절대값의 레벨을 증가)시킬 수 있다. 그에 따라, 도 13에서 보듯이, 상기 제2 게이트 전원 전압(VGL)의 레벨 감소(상기 제2 게이트 전원 전압(|VGL|)의 절대값의 레벨 증가)로 인해 상기 데이터 전압(VD)의 충전율이 보상될 수 있다. When the compensation duty ratio DB is increased, the charging time of the data voltage VD is decreased, and thus a problem of a decrease in the charging rate may occur. Accordingly, as shown in FIG. 12 , when the compensation duty ratio DB increases, the gate power voltage generator 620 decreases the level of the second gate power voltage VGL (the second gate power supply). increase the level of the absolute value of the voltage (|VGL|)). Accordingly, as shown in FIG. 13 , a charging rate of the data voltage VD due to a decrease in the level of the second gate power voltage VGL (increase in the absolute value of the second gate power voltage |VGL|) This can be compensated.

도 5 내지 도 9를 참조하여 상기 전원 전압 생성부(600)가 상기 보상 듀티비(DB)에 따라 상기 제1 게이트 전원 전압(VGH)의 레벨을 가변하는 것을 예시하였고, 도 10 내지 도 13을 참조하여 상기 전원 전압 생성부(600)가 상기 보상 듀티비(DB)에 따라 상기 제2 게이트 전원 전압(VGL)의 레벨을 가변하는 것을 예시하였으며, 본 발명의 상기 전원 전압 생성부(600)는 상기 제1 게이트 전원 전압(VGH)의 레벨 및 상기 제2 게이트 전원 전압(VGL)의 레벨을 동시에 가변할 수도 있다. It has been exemplified that the power supply voltage generator 600 varies the level of the first gate power voltage VGH according to the compensation duty ratio DB with reference to FIGS. 5 to 9 , and FIGS. 10 to 13 are illustrated in FIGS. For reference, it is exemplified that the power supply voltage generating unit 600 varies the level of the second gate power voltage VGL according to the compensation duty ratio DB, and the power supply voltage generating unit 600 of the present invention is The level of the first gate power voltage VGH and the level of the second gate power voltage VGL may be simultaneously varied.

본 실시예에 따르면, 일반 영상(IMAGE1, IMAGE2) 사이에 보상 영상(BLACK)을 삽입하여 무빙 픽쳐 응답 시간(Moving Picture Response Time)으로 인해 발생하는 순간 잔상으로 인한 영상 끌림 현상을 방지할 수 있다. According to the present embodiment, by inserting the compensation image BLACK between the normal images IMAGE1 and IMAGE2, it is possible to prevent an image dragging phenomenon due to an instantaneous afterimage occurring due to a moving picture response time.

또한, 상기 보상 영상(BLACK)의 듀티비(BD)를 기초로 게이트 전원 전압(VGH, VGL)을 가변하므로 일반 영상 사이(IMAGE1, IMAGE2)에 보상 영상(BLACK)을 삽입할 때 일반 영상(IMAGE1)의 충전율이 감소하는 문제 및 그로 인한 표시 디펙트를 해결할 수 있다. 상기 일반 영상(IMAGE1)의 충전율이 보상되므로 결과적으로 표시 패널(100)의 표시 품질을 향상시킬 수 있다. Also, since the gate power voltages VGH and VGL are varied based on the duty ratio BD of the compensation image BLACK, when the compensation image BLACK is inserted between the normal images IMAGE1 and IMAGE2, the normal image IMAGE1 ) can solve the problem of decreasing the filling rate and display defects resulting therefrom. Since the filling rate of the general image IMAGE1 is compensated, the display quality of the display panel 100 may be improved as a result.

도 14는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다. 도 15는 도 14의 구동 제어부를 나타내는 블록도이다.14 is a block diagram illustrating a display device according to an exemplary embodiment. 15 is a block diagram illustrating a driving control unit of FIG. 14 .

본 실시예에 따른 표시 장치 및 표시 패널의 구동 방법은 구동 제어부 및 전원 전압 생성부의 구성 및 동작을 제외하면, 도 1 내지 도 13의 표시 장치 및 상기 표시 패널의 구동 방법과 실질적으로 동일하므로, 동일 또는 유사한 구성 요소에 대해서는 동일한 참조 번호를 사용하고, 중복되는 설명은 생략한다.The method of driving the display device and the display panel according to the present exemplary embodiment is substantially the same as the driving method of the display device and the display panel of FIGS. 1 to 13 , except for the configuration and operation of the driving controller and the power voltage generator. Alternatively, the same reference numerals are used for similar components, and overlapping descriptions are omitted.

도 2, 도 4 내지 도 15를 참조하면, 상기 표시 장치는 표시 패널(100) 및 표시 패널 구동부를 포함한다. 상기 표시 패널 구동부는 구동 제어부(200), 게이트 구동부(300), 감마 기준 전압 생성부(400) 및 데이터 구동부(500)를 포함한다. 상기 표시 패널 구동부는 전원 전압 생성부(600)를 더 포함한다.2 and 4 to 15 , the display device includes a display panel 100 and a display panel driver. The display panel driver includes a driving controller 200 , a gate driver 300 , a gamma reference voltage generator 400 , and a data driver 500 . The display panel driver further includes a power voltage generator 600 .

본 실시예에서, 상기 표시 패널(100)은 일반 영상(IMAGE1) 및 보상 영상(BLACK)을 표시할 수 있다. 상기 일반 영상(IMAGE1)은 입력 영상 데이터(IMG)의 계조 데이터를 기초로 표시되는 영상일 수 있다. 반면, 상기 보상 영상(BLACK)은 상기 입력 영상 데이터(IMG)의 상기 계조 데이터와 무관하게 표시되는 영상일 수 있다. In the present embodiment, the display panel 100 may display a normal image IMAGE1 and a compensation image BLACK. The normal image IMAGE1 may be an image displayed based on grayscale data of the input image data IMG. On the other hand, the compensation image BLACK may be an image displayed regardless of the grayscale data of the input image data IMG.

상기 전원 전압 생성부(600)는 상기 일반 영상의 표시 구간(DU1) 및 상기 보상 영상의 표시 구간(DU2)의 비율을 기초로 결정되는 보상 듀티비 (BD)를 기초로 게이트 전원 전압(VGH, VGL)의 크기를 가변할 수 있다. 또한, 상기 전원 전압 생성부(600)는 상기 보상 듀티비(BD)에 따라 입력 영상 데이터(IMG)의 휘도를 가변하는 휘도 가중치(LW)를 기초로 상기 게이트 전원 전압(VGH, VGL)의 크기를 가변할 수 있다. 여기서, 상기 보상 듀티비(BD)는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합(DU1+DU2)에 대한 상기 보상 영상의 표시 구간(DU2)의 비율을 의미할 수 있다. The power supply voltage generator 600 is configured to generate a gate power supply voltage VGH, VGL) can be changed in size. In addition, the power supply voltage generator 600 determines the magnitude of the gate power voltages VGH and VGL based on a luminance weight LW that varies the luminance of the input image data IMG according to the compensation duty ratio BD. can be varied. Here, the compensation duty ratio BD may mean a ratio of the display period DU2 of the compensation image to the sum (DU1+DU2) of the display period of the normal image and the display period of the compensation image.

상기 구동 제어부(200)는 상기 보상 영상 삽입 기능을 활성화 및 비활성화하는 보상 영상 삽입 활성화부(220) 및 상기 보상 영상 삽입 기능이 활성화될 때 상기 보상 듀티비(BD)를 결정하여 상기 전원 전압 생성부(600)에 출력하는 보상 듀티비 결정부(240)를 포함할 수 있다. The driving control unit 200 determines the compensation duty ratio BD when the compensation image insertion activation unit 220 activates and deactivates the compensation image insertion function and the compensation image insertion function is activated to generate the power voltage. It may include a compensation duty ratio determiner 240 to output to (600).

본 실시예에서, 상기 구동 제어부(200)는 상기 휘도 가중치 적용 기능을 활성화 및 비활성화하는 휘도 가중치 적용 활성화부(260) 및 상기 휘도 가중치 적용 기능이 활성화될 때 상기 휘도 가중치(LW)를 결정하여 상기 전원 전압 생성부(600)에 출력하는 휘도 가중치 결정부(280)를 더 포함할 수 있다.In this embodiment, the driving control unit 200 determines the luminance weight LW when the luminance weight application function is activated and the luminance weight application activation unit 260 activates and deactivates the luminance weight application function. It may further include a luminance weight determiner 280 that is output to the power voltage generator 600 .

상기 보상 듀티비 결정부(240)는 상기 보상 듀티비(BD)를 상기 전원 전압 생성부(600)의 게이트 전원 전압 생성부(620)에 출력할 수 있고, 상기 휘도 가중치 결정부(280)는 상기 휘도 가중치(LW)를 상기 전원 전압 생성부(600)의 상기 게이트 전원 전압 생성부(620)에 출력할 수 있다. The compensation duty ratio determiner 240 may output the compensation duty ratio BD to the gate power voltage generator 620 of the power voltage generator 600 , and the luminance weight determiner 280 may The luminance weight LW may be output to the gate power voltage generator 620 of the power voltage generator 600 .

상기 게이트 전원 전압 생성부(620)는 상기 보상 듀티비(BD) 및 상기 휘도 가중치(LW)를 기초로 게이트 전원 전압(VGH, VGL)의 크기를 가변할 수 있다. The gate power voltage generator 620 may vary the magnitude of the gate power voltages VGH and VGL based on the compensation duty ratio BD and the luminance weight LW.

상기 데이터 전압(VD)의 충전율이 부족한 경우, 상기 유기 발광 소자(OLED)는 원하는 휘도로 영상을 표시하지 못할 수 있다. 상기 무빙 픽쳐 응답 시간으로 인한 순간 잔상을 제거하기 위해 일반 영상(IMAGE1, IMAGE2) 사이에 보상 영상(BLACK)을 삽입하는 경우, 상기 일반 영상(IMAGE1)의 충전율이 충분히 확보되지 못하는 문제가 있을 수 있다. When the charging rate of the data voltage VD is insufficient, the organic light emitting diode OLED may not display an image with a desired luminance. When the compensation image BLACK is inserted between the normal images IMAGE1 and IMAGE2 to remove the instantaneous afterimage due to the moving picture response time, there may be a problem that the filling rate of the general image IMAGE1 is not sufficiently secured. .

상기 보상 듀티비(BD)가 증가하면 상기 휘도 가중치(LW)가 증가할 수 있다. 상기 보상 듀티비(BD) 증가로 인해 충전율이 감소하는 문제를 보상하기 위해, 상기 구동 제어부(200)는 상기 입력 영상 데이터(IMG)의 휘도를 상기 휘도 가중치(LW)를 이용하여 증폭할 수 있다. When the compensation duty ratio BD increases, the luminance weight LW may increase. In order to compensate for a problem in which a charging rate decreases due to an increase in the compensation duty ratio BD, the driving controller 200 may amplify the luminance of the input image data IMG using the luminance weight LW. .

다만, 상기 휘도 가중치(LW)가 증가하여 상기 데이터 전압(VD)의 레벨이 증가하는 경우, 상기 증가된 데이터 전압(VD)의 파형의 라이징 시간이 길어질 수 있다. 그로 인해, 원하는 데이터 전압(VD)이 충분히 충전되지 못할 수 있다. 따라서, 상기 휘도 가중치 적용 기능이 활성화되는 경우 그로 인한 상기 게이트 전원 전압(VGH, VGL)의 추가 보상이 필요할 수 있다. However, when the level of the data voltage VD increases due to the increase of the luminance weight LW, the rising time of the waveform of the increased data voltage VD may increase. As a result, the desired data voltage VD may not be sufficiently charged. Accordingly, when the luminance weighting function is activated, additional compensation of the gate power voltages VGH and VGL may be required.

도 16은 도 15의 휘도 가중치 결정부(280)에서 결정되는 휘도 가중치(LW)에 따른 게이트 전원 전압(VGH, VGL)을 나타내는 그래프이다. 도 17은 도 16의 게이트 전원 전압 보상에 따른 픽셀(P)에 충전되는 데이터 전압(VD)의 충전율을 나타내는 그래프이다. 16 is a graph illustrating gate power voltages VGH and VGL according to the luminance weight LW determined by the luminance weight determiner 280 of FIG. 15 . 17 is a graph illustrating a charging rate of the data voltage VD charged in the pixel P according to the gate power voltage compensation of FIG. 16 .

도 2, 도 4 내지 도 17을 참조하면, 상기 휘도 가중치(LW)가 증가하게 되면 상기 데이터 전압(VD)의 충전 로드가 증가하여 원하는 만큼의 충전율 확보가 어려울 수 있다. 그에 따라, 도 16에서 보듯이, 상기 휘도 가중치(LW)가 증가할 때, 상기 게이트 전원 전압 생성부(620)는 상기 제1 게이트 전원 전압(VGH)의 레벨을 증가시키거나, 상기 제2 게이트 전원 전압(VGL)의 레벨을 감소(상기 제2 게이트 전원 전압의 절대값(|VGL|)의 레벨을 증가)시킬 수 있다. 그에 따라, 도 17에서 보듯이, 상기 제1 게이트 전원 전압(VGH)의 레벨 증가 또는 상기 제2 게이트 전원 전압(VGL)의 레벨 감소로 인해 상기 데이터 전압(VD)의 충전율이 보상될 수 있다. Referring to FIGS. 2 and 4 to 17 , when the luminance weight LW increases, the charging load of the data voltage VD increases, so that it may be difficult to secure a desired charging rate. Accordingly, as shown in FIG. 16 , when the luminance weight LW increases, the gate power voltage generator 620 increases the level of the first gate power voltage VGH or the second gate The level of the power supply voltage VGL may be decreased (the level of the absolute value |VGL|) of the second gate power supply voltage may be increased. Accordingly, as shown in FIG. 17 , the charging rate of the data voltage VD may be compensated due to an increase in the level of the first gate power voltage VGH or a decrease in the level of the second gate power voltage VGL.

도 16 및 도 17에서는 본 발명의 상기 전원 전압 생성부(600)는 상기 제1 게이트 전원 전압(VGH)의 레벨 및 상기 제2 게이트 전원 전압(VGL)의 레벨 중 어느 하나를 선택적으로 가변할 수 있고, 상기 제1 게이트 전원 전압(VGH)의 레벨 및 상기 제2 게이트 전원 전압(VGL)의 레벨을 동시에 가변할 수도 있다.16 and 17 , the power supply voltage generator 600 of the present invention may selectively vary any one of the level of the first gate power voltage VGH and the level of the second gate power voltage VGL. In addition, the level of the first gate power voltage VGH and the level of the second gate power voltage VGL may be varied at the same time.

도 18은 도 15의 보상 듀티비 결정부(240)에서 결정되는 보상 듀티비(BD) 및 휘도 가중치 결정부(280)에서 결정되는 휘도 가중치(LW)에 따른 게이트 전원 전압(VGH, VGL)을 나타내는 그래프이다. 도 19는 도 18의 게이트 전원 전압 보상에 따른 픽셀(P)에 충전되는 데이터 전압(VD)의 충전율을 나타내는 그래프이다.FIG. 18 shows gate power voltages VGH and VGL according to the compensation duty ratio BD determined by the compensation duty ratio determiner 240 of FIG. 15 and the luminance weight LW determined by the luminance weight determiner 280 of FIG. 15 . It is a graph representing 19 is a graph illustrating a charging rate of the data voltage VD charged in the pixel P according to the gate power voltage compensation of FIG. 18 .

도 2, 도 4 내지 도 19를 참조하면, 상기 보상 듀티비(BD)가 증가할 때, 상기 게이트 전원 전압 생성부(620)는 상기 제1 게이트 전원 전압(VGH)의 레벨을 증가시킬 수 있고, 상기 휘도 가중치(LW)가 증가할 때, 상기 게이트 전원 전압 생성부(620)는 상기 제1 게이트 전원 전압(VGH)의 레벨을 증가시킬 수 있다. 2 and 4 to 19 , when the compensation duty ratio BD increases, the gate power voltage generator 620 may increase the level of the first gate power voltage VGH, , when the luminance weight LW increases, the gate power voltage generator 620 may increase the level of the first gate power voltage VGH.

상기 보상 듀티비(BD)가 증가할 때, 상기 게이트 전원 전압 생성부(620)는 상기 제2 게이트 전원 전압(VGL)의 레벨을 감소(상기 제2 게이트 전원 전압의 절대값(|VGL|)의 레벨을 증가)시킬 수 있고, 상기 휘도 가중치(LW)가 증가할 때, 상기 게이트 전원 전압 생성부(620)는 상기 제2 게이트 전원 전압(VGL)의 레벨을 감소(상기 제2 게이트 전원 전압의 절대값(|VGL|)의 레벨을 증가)시킬 수 있다.When the compensation duty ratio BD increases, the gate power voltage generator 620 decreases the level of the second gate power voltage VGL (absolute value of the second gate power voltage |VGL|) ) and when the luminance weight LW increases, the gate power voltage generator 620 decreases the level of the second gate power voltage VGL (the second gate power voltage). (increase the level of the absolute value of |VGL|).

도 18 및 도 19에서 보듯이, 상기 보상 듀티비(BD) 및 상기 휘도 가중치(LW)를 기초로 상기 게이트 전원 전압을 보상하면, 상기 보상 듀티비(BD)만을 이용하여 상기 게이트 전원 전압을 보상하는 경우에 비해 상기 데이터 전압(VD)의 충전율이 더욱 증가할 수 있다. 18 and 19 , when the gate power voltage is compensated based on the compensation duty ratio BD and the luminance weight LW, the gate power voltage is compensated using only the compensation duty ratio BD. A charging rate of the data voltage VD may be further increased compared to a case in which the data voltage VD is charged.

본 실시예에 따르면, 일반 영상(IMAGE1, IMAGE2) 사이에 보상 영상(BLACK)을 삽입하여 무빙 픽쳐 응답 시간(Moving Picture Response Time)으로 인해 발생하는 순간 잔상으로 인한 영상 끌림 현상을 방지할 수 있다. According to the present embodiment, by inserting the compensation image BLACK between the normal images IMAGE1 and IMAGE2, it is possible to prevent an image dragging phenomenon due to an instantaneous afterimage occurring due to a moving picture response time.

또한, 상기 보상 영상(BLACK)의 듀티비(BD) 및 상기 휘도 가중치(LW)를 기초로 게이트 전원 전압(VGH, VGL)을 가변하므로 일반 영상 사이(IMAGE1, IMAGE2)에 보상 영상(BLACK)을 삽입할 때 일반 영상(IMAGE1)의 충전율이 감소하는 문제 및 그로 인한 표시 디펙트를 해결할 수 있다. 상기 일반 영상(IMAGE1)의 충전율이 보상되므로 결과적으로 표시 패널(100)의 표시 품질을 향상시킬 수 있다. In addition, since the gate power voltages VGH and VGL are varied based on the duty ratio BD of the compensation image BLACK and the luminance weight LW, the compensation image BLACK is placed between the normal images IMAGE1 and IMAGE2. It is possible to solve a problem in which the filling rate of the general image IMAGE1 decreases during insertion and a display defect resulting therefrom. Since the filling rate of the general image IMAGE1 is compensated, the display quality of the display panel 100 may be improved as a result.

이상에서 설명한 본 발명에 따른 표시 장치 및 표시 패널의 구동 방법에 따르면, 표시 패널의 표시 품질을 향상시킬 수 있다. According to the display device and the method of driving the display panel according to the present invention described above, the display quality of the display panel can be improved.

이상 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described with reference to the above embodiments, those skilled in the art will understand that various modifications and changes can be made to the present invention without departing from the spirit and scope of the present invention as set forth in the claims below. will be able

100: 표시 패널 200: 구동 제어부
220: 보상 영상 삽입 활성화부 240: 보상 듀티비 결정부
260: 휘도 가중치 적용 활성화부 280: 휘도 가중치 결정부
300: 게이트 구동부 400: 감마 기준 전압 생성부
500: 데이터 구동부 600: 전원 전압 생성부
620: 게이트 전원 전압 생성부100: display panel 200: driving control unit
220: compensation image insertion activation unit 240: compensation duty ratio determining unit
260: luminance weight application activation unit 280: luminance weight determiner
300: gate driver 400: gamma reference voltage generator
500: data driver 600: power voltage generator
620: gate power voltage generator

Claims (20)

게이트 라인, 데이터 라인 및 상기 게이트 라인 및 상기 데이터 라인들에 전기적으로 연결되는 픽셀을 포함하고, 일반 영상 및 보상 영상을 표시하는 표시 패널;
상기 게이트 라인에 게이트 신호를 출력하는 게이트 구동부;
상기 데이터 라인에 데이터 전압을 출력하는 데이터 구동부; 및
상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 비율을 기초로 결정되는 보상 듀티비를 기초로 게이트 전원 전압의 크기를 가변하는 전원 전압 생성부를 포함하는 표시 장치.a display panel including a gate line, a data line, and pixels electrically connected to the gate line and the data lines, the display panel displaying a normal image and a compensation image;
a gate driver outputting a gate signal to the gate line;
a data driver outputting a data voltage to the data line; and
and a power voltage generator configured to vary a magnitude of a gate power voltage based on a compensation duty ratio determined based on a ratio of a display section of the normal image to a display section of the compensated image. 제1항에 있어서, 상기 게이트 전원 전압은
상기 게이트 신호의 하이 레벨을 결정하는 제1 게이트 전원 전압인 것을 특징으로 하는 표시 장치.The method of claim 1 , wherein the gate power voltage is
and a first gate power voltage that determines the high level of the gate signal. 제2항에 있어서, 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미하고,
상기 보상 듀티비가 증가하면 상기 제1 게이트 전원 전압은 증가하는 것을 특징으로 하는 표시 장치.The method of claim 2, wherein the compensation duty ratio means a ratio of a display section of the compensation image to a sum of a display section of the normal image and a display section of the compensation image,
The display device of claim 1 , wherein the first gate power voltage increases when the compensation duty ratio increases. 제1항에 있어서, 상기 게이트 전원 전압은
상기 게이트 신호의 로우 레벨을 결정하는 제2 게이트 전원 전압인 것을 특징으로 하는 표시 장치.The method of claim 1 , wherein the gate power voltage is
and a second gate power voltage that determines the low level of the gate signal. 제4항에 있어서, 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미하고,
상기 보상 듀티비가 증가하면 상기 제2 게이트 전원 전압은 감소하는 것을 특징으로 하는 표시 장치.5. The method of claim 4, wherein the compensation duty ratio means a ratio of a display section of the compensation image to a sum of a display section of the normal image and a display section of the compensation image,
The display device of claim 1, wherein when the compensation duty ratio increases, the second gate power voltage decreases. 제1항에 있어서, 상기 일반 영상은 입력 영상 데이터의 계조 데이터를 기초로 표시되고,
상기 보상 영상은 상기 입력 영상 데이터의 상기 계조 데이터와 무관하게 표시되는 것을 특징으로 하는 표시 장치.The method of claim 1, wherein the normal image is displayed based on grayscale data of input image data,
The compensation image is displayed regardless of the grayscale data of the input image data. 제6항에 있어서, 상기 보상 영상은 블랙 영상인 것을 특징으로 하는 표시 장치.The display device of claim 6 , wherein the compensation image is a black image. 제1항에 있어서, 상기 게이트 구동부의 동작 및 상기 데이터 구동부의 동작을 제어하는 구동 제어부를 더 포함하고,
상기 구동 제어부는
보상 영상 삽입 기능을 활성화 및 비활성화하는 보상 영상 삽입 활성화부; 및
상기 보상 영상 삽입 기능이 활성화될 때 상기 보상 듀티비를 결정하여 상기 전원 전압 생성부에 출력하는 보상 듀티비 결정부를 포함하는 것을 특징으로 하는 표시 장치. The method of claim 1 , further comprising a driving controller configured to control an operation of the gate driver and an operation of the data driver,
The drive control unit
a compensation image insertion activation unit for activating and deactivating a compensation image insertion function; and
and a compensation duty ratio determiner configured to determine the compensation duty ratio and output the compensation duty ratio to the power supply voltage generator when the compensation image insertion function is activated. 제1항에 있어서, 상기 전원 전압 생성부는 상기 보상 듀티비에 따라 입력 영상 데이터의 휘도를 가변하는 휘도 가중치 및 상기 보상 듀티비를 기초로 상기 게이트 전원 전압의 크기를 가변하는 것을 특징으로 하는 표시 장치.The display device of claim 1 , wherein the power supply voltage generator varies the gate power voltage based on a luminance weight for varying the luminance of input image data according to the compensation duty ratio and the compensation duty ratio. . 제9항에 있어서, 상기 보상 듀티비가 증가하면 상기 휘도 가중치가 증가하는 것을 특징으로 하는 표시 장치.The display device of claim 9 , wherein the luminance weight increases when the compensation duty ratio increases. 제9항에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 하이 레벨을 결정하는 제1 게이트 전원 전압인 것을 특징으로 하는 표시 장치.The display device of claim 9 , wherein the gate power voltage is a first gate power voltage that determines a high level of the gate signal. 제11항에 있어서, 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미하고,
상기 보상 듀티비가 증가하면 상기 제1 게이트 전원 전압은 증가하며,
상기 휘도 가중치가 증가하면 상기 제1 게이트 전원 전압은 증가하는 것을 특징으로 하는 표시 장치.The method of claim 11 , wherein the compensation duty ratio means a ratio of a display section of the compensation image to a sum of a display section of the normal image and a display section of the compensation image,
When the compensation duty ratio increases, the first gate power voltage increases,
The display device of claim 1 , wherein when the luminance weight increases, the first gate power voltage increases. 제9항에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 로우 레벨을 결정하는 제2 게이트 전원 전압인 것을 특징으로 하는 표시 장치.The display device of claim 9 , wherein the gate power voltage is a second gate power voltage that determines a low level of the gate signal. 제13항에 있어서, 상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미하고,
상기 보상 듀티비가 증가하면 상기 제2 게이트 전원 전압은 감소하며,
상기 휘도 가중치가 증가하면 상기 제2 게이트 전원 전압은 감소하는 것을 특징으로 하는 표시 장치.14. The method of claim 13, wherein the compensation duty ratio means a ratio of a display section of the compensation image to a sum of a display section of the normal image and a display section of the compensation image,
When the compensation duty ratio increases, the second gate power voltage decreases,
The display device of claim 1 , wherein when the luminance weight increases, the second gate power voltage decreases. 제9항에 있어서, 상기 게이트 구동부의 동작 및 상기 데이터 구동부의 동작을 제어하는 구동 제어부를 더 포함하고,
상기 구동 제어부는
보상 영상 삽입 기능을 활성화 및 비활성화하는 보상 영상 삽입 활성화부;
상기 보상 영상 삽입 기능이 활성화될 때 상기 보상 듀티비를 결정하여 상기 전원 전압 생성부에 출력하는 보상 듀티비 결정부;
휘도 가중치 적용 기능을 활성화 및 비활성화하는 휘도 가중치 적용 활성화부;
상기 휘도 가중치 적용 기능이 활성화될 때 상기 휘도 가중치를 결정하여 상기 전원 전압 생성부에 출력하는 휘도 가중치 결정부를 포함하는 것을 특징으로 하는 표시 장치. 10. The method of claim 9, further comprising a driving controller for controlling the operation of the gate driver and the operation of the data driver,
The drive control unit
a compensation image insertion activation unit for activating and deactivating a compensation image insertion function;
a compensation duty ratio determiner configured to determine the compensation duty ratio and output the compensation duty ratio to the power supply voltage generator when the compensation image insertion function is activated;
a luminance weight application activation unit for activating and deactivating a luminance weight application function;
and a luminance weight determiner that determines the luminance weight and outputs the luminance weight to the power voltage generator when the luminance weight application function is activated. 일반 영상의 표시 구간 및 보상 영상의 표시 구간의 비율을 기초로 결정되는 보상 듀티비를 기초로 게이트 전원 전압의 크기를 결정하는 단계;
상기 게이트 전원 전압을 기초로 게이트 신호를 생성하는 단계;
상기 게이트 신호를 게이트 라인에 출력하는 단계;
입력 영상 데이터를 기초로 데이터 전압을 데이터 라인에 출력하는 단계를 포함하는 표시 패널의 구동 방법.determining a magnitude of a gate power voltage based on a compensation duty ratio determined based on a ratio of a display section of a normal image and a display section of a compensated image;
generating a gate signal based on the gate power voltage;
outputting the gate signal to a gate line;
A method of driving a display panel, comprising: outputting a data voltage to a data line based on input image data. 제16항에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 하이 레벨을 결정하는 제1 게이트 전원 전압이고,
상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미하며,
상기 보상 듀티비가 증가하면 상기 제1 게이트 전원 전압은 증가하는 것을 특징으로 하는 표시 패널의 구동 방법.17. The method of claim 16, wherein the gate power voltage is a first gate power voltage that determines a high level of the gate signal,
The compensation duty ratio means a ratio of the display section of the compensation image to the sum of the display section of the normal image and the display section of the compensation image,
The method of claim 1 , wherein the first gate power voltage increases when the compensation duty ratio increases. 제16항에 있어서, 상기 게이트 전원 전압은 상기 게이트 신호의 로우 레벨을 결정하는 제2 게이트 전원 전압이고,
상기 보상 듀티비는 상기 일반 영상의 표시 구간 및 상기 보상 영상의 표시 구간의 합에 대한 상기 보상 영상의 표시 구간의 비율을 의미하고,
상기 보상 듀티비가 증가하면 상기 제2 게이트 전원 전압은 감소하는 것을 특징으로 하는 표시 패널의 구동 방법.17. The method of claim 16, wherein the gate power voltage is a second gate power voltage that determines a low level of the gate signal,
The compensation duty ratio means a ratio of the display section of the compensation image to the sum of the display section of the normal image and the display section of the compensation image,
The method of claim 1 , wherein when the compensation duty ratio increases, the second gate power voltage decreases. 제16항에 있어서, 상기 일반 영상은 입력 영상 데이터의 계조 데이터를 기초로 표시되고,
상기 보상 영상은 상기 입력 영상 데이터의 상기 계조 데이터와 무관하게 표시되는 것을 특징으로 하는 표시 패널의 구동 방법.The method of claim 16, wherein the normal image is displayed based on grayscale data of input image data,
The compensation image is displayed regardless of the grayscale data of the input image data. 제16항에 있어서, 상기 게이트 전원 전압의 크기를 결정하는 단계는
상기 보상 듀티비에 따라 입력 영상 데이터의 휘도를 가변하는 휘도 가중치 및 상기 보상 듀티비를 기초로 상기 게이트 전원 전압의 크기를 결정하는 것을 특징으로 하는 표시 패널의 구동 방법.The method of claim 16 , wherein determining the level of the gate power voltage comprises:
and determining the magnitude of the gate power voltage based on a luminance weight for varying the luminance of input image data according to the compensation duty ratio and the compensation duty ratio.
KR1020200031861A 2020-03-16 2020-03-16 Display apparatus, method of driving display panel using the same KR20210116786A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200031861A KR20210116786A (en) 2020-03-16 2020-03-16 Display apparatus, method of driving display panel using the same
US17/201,837 US11942060B2 (en) 2020-03-16 2021-03-15 Display apparatus and method of driving display panel using the same
CN202110280714.2A CN113409735A (en) 2020-03-16 2021-03-16 Display device and method of driving display panel
EP21163002.5A EP3882900A1 (en) 2020-03-16 2021-03-16 Display apparatus
EP24157170.2A EP4345808A3 (en) 2020-03-16 2021-03-16 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200031861A KR20210116786A (en) 2020-03-16 2020-03-16 Display apparatus, method of driving display panel using the same

Publications (1)

Publication Number Publication Date
KR20210116786A true KR20210116786A (en) 2021-09-28

Family

ID=74947057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200031861A KR20210116786A (en) 2020-03-16 2020-03-16 Display apparatus, method of driving display panel using the same

Country Status (4)

Country Link
US (1) US11942060B2 (en)
EP (2) EP4345808A3 (en)
KR (1) KR20210116786A (en)
CN (1) CN113409735A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111091777B (en) * 2020-03-22 2020-09-25 深圳市华星光电半导体显示技术有限公司 Charging time debugging method and device

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206584B1 (en) 1997-02-17 1999-07-01 윤종용 Gate on voltage generation circuit for compensating data signal delay
KR100361466B1 (en) * 2000-09-02 2002-11-20 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device And Method Of Driving The Same
KR100796787B1 (en) 2001-01-04 2008-01-22 삼성전자주식회사 Liquid crystal display system, panel and method for compensating gate line delay
JP2006189661A (en) 2005-01-06 2006-07-20 Toshiba Corp Image display apparatus and method thereof
KR101152138B1 (en) * 2005-12-06 2012-06-15 삼성전자주식회사 Liquid crystal display, liquid crystal of the same and method for driving the same
CN1987977A (en) * 2005-12-22 2007-06-27 群康科技(深圳)有限公司 Driving method for liquid crystal display panel
US20080079852A1 (en) * 2006-10-02 2008-04-03 Seiko Epson Corporation Video display method, video signal processing apparatus, and video display apparatus
KR20080046987A (en) 2006-11-24 2008-05-28 삼성전자주식회사 Display apparatus
JP2008268887A (en) * 2007-03-29 2008-11-06 Nec Lcd Technologies Ltd Image display system
KR101415062B1 (en) 2007-12-07 2014-07-04 엘지디스플레이 주식회사 Liquid crystal display device and drivign method thereof
JP4492694B2 (en) * 2007-12-20 2010-06-30 セイコーエプソン株式会社 Integrated circuit device, electro-optical device and electronic apparatus
KR101634286B1 (en) * 2009-01-23 2016-07-11 삼성디스플레이 주식회사 Display device and driving method thereof
KR101499243B1 (en) * 2009-01-23 2015-03-09 삼성디스플레이 주식회사 Display device and driving method thereof
CN102472904A (en) * 2009-07-03 2012-05-23 夏普株式会社 Liquid crystal display device and light source control method
US20120086628A1 (en) * 2009-07-03 2012-04-12 Sharp Kabushiki Kaisha Liquid crystal display device and light source control method
WO2011092732A1 (en) * 2010-01-26 2011-08-04 パナソニック株式会社 Display device and method for driving same
TWI462072B (en) * 2012-05-30 2014-11-21 Orise Technology Co Ltd Display panel driving and scanning method and system
KR102257449B1 (en) * 2014-08-05 2021-06-01 삼성디스플레이 주식회사 Gate driver, display apparatus having the same and method of driving display panel using the same
CN105489170B (en) * 2014-09-16 2019-08-06 青岛海信电器股份有限公司 A kind of driving method of backlight, device and display equipment
JP6518471B2 (en) * 2015-03-19 2019-05-22 株式会社ジャパンディスプレイ Light emitting element display
KR102420590B1 (en) * 2015-08-07 2022-07-13 삼성전자주식회사 Display Drive Integrated Circuit and Electronic Apparatus
KR102485453B1 (en) 2015-11-24 2023-01-06 엘지디스플레이 주식회사 Display Device and Method of Driving the same
KR20180025438A (en) * 2016-08-31 2018-03-09 삼성디스플레이 주식회사 Display device and method for driving the same
KR102565697B1 (en) * 2016-10-19 2023-08-10 삼성디스플레이 주식회사 Display device and method for driving the same
KR102624885B1 (en) 2016-11-29 2024-01-12 엘지디스플레이 주식회사 Organic light emitting diode display device and the method for driving the same
US20190371236A1 (en) * 2017-03-24 2019-12-05 Sharp Kabushiki Kaisha Display device, and driving method of pixel circuit of display device
KR102318764B1 (en) * 2017-04-26 2021-10-29 삼성디스플레이 주식회사 Display apparatus
KR102362880B1 (en) * 2017-07-03 2022-02-15 삼성디스플레이 주식회사 Display apparatus and method of driving display panel using the same
CN112992061A (en) * 2017-07-17 2021-06-18 京东方科技集团股份有限公司 Pixel unit circuit, pixel circuit, driving method and display device
CN109389924B (en) * 2017-08-07 2020-08-18 京东方科技集团股份有限公司 Driving circuit for display panel, driving method thereof and display panel
US10490128B1 (en) * 2018-06-05 2019-11-26 Apple Inc. Electronic devices having low refresh rate display pixels with reduced sensitivity to oxide transistor threshold voltage
KR20210110434A (en) * 2020-02-28 2021-09-08 삼성디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
US11942060B2 (en) 2024-03-26
EP4345808A3 (en) 2024-04-10
CN113409735A (en) 2021-09-17
EP4345808A2 (en) 2024-04-03
US20210287627A1 (en) 2021-09-16
EP3882900A1 (en) 2021-09-22

Similar Documents

Publication Publication Date Title
KR102482335B1 (en) Display apparatus, method of driving display panel using the same
US9672769B2 (en) Display apparatus and method of driving the same
KR102527847B1 (en) Display apparatus
EP3680885A1 (en) Display apparatus and method of driving display panel using the same
CN111833802A (en) Display device
EP3734584A1 (en) Display apparatus and method of driving the same
KR20160030597A (en) Organic Light Emitting Display Device
CN112216244B (en) Display panel, driving method thereof and display module
KR102182382B1 (en) Organic light emitting diode display and method of driving the same
EP3734581A1 (en) Display apparatus and method of driving the same
KR20120076059A (en) A liquid crystal display apparatus and a method for driving the same
US10692431B2 (en) Gate driver, display apparatus having the same and method of driving display panel using the same
KR102544572B1 (en) Display apparatus
US11393374B2 (en) Display device and method of driving the same
KR102371146B1 (en) Organic light emitting display device and organic light emitting display panel
KR20210116786A (en) Display apparatus, method of driving display panel using the same
KR20170081050A (en) Organic light emitting display device, timing controller and method for driving the timing controller
KR20170073771A (en) Organic light emitting display panel, organic light emitting display device and method for driving the organic light emitting display device
KR101995408B1 (en) Organic light emitting display device and method for driving thereof
KR20220016399A (en) Display apparatus and method of driving the same
KR102408698B1 (en) Voltage Controller, Display Device and Method for driving thereof
KR20200014957A (en) Display apparatus, method of driving display panel using the same
KR101368086B1 (en) Organic Light Emitting Diode display and method for driving thereof
KR20230019311A (en) Driving controller, display apparatus including the same and method of driving display panel using the same
KR20220147762A (en) Pixel and display apparatus having the same

Legal Events

Date Code Title Description
A201 Request for examination