KR20210112779A - Printed circuit board, package board and manufacturing method thereof - Google Patents
Printed circuit board, package board and manufacturing method thereof Download PDFInfo
- Publication number
- KR20210112779A KR20210112779A KR1020200028237A KR20200028237A KR20210112779A KR 20210112779 A KR20210112779 A KR 20210112779A KR 1020200028237 A KR1020200028237 A KR 1020200028237A KR 20200028237 A KR20200028237 A KR 20200028237A KR 20210112779 A KR20210112779 A KR 20210112779A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating layer
- cavity
- inclination angle
- wall
- disposed
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
Abstract
Description
실시 예는 인쇄회로기판, 패키지 기판 및 이의 제조 방법에 관한 것이다.The embodiment relates to a printed circuit board, a package board, and a method of manufacturing the same.
인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성하거나, 인쇄회로기판의 내부에 소자가 매립되는 형태의 임베디드(embedded) 구조로 구성된다.The printed circuit board has a structure in which the mounting position of each element is determined and a circuit pattern connecting the elements is printed and fixed on the surface of the flat plate in order to densely mount various kinds of elements on the flat plate, or the elements are installed on the inside of the printed circuit board. It is composed of an embedded structure in the form of being embedded.
최근에는 전자 부품의 소형화 및 다기능을 실현하기 위하여, 인쇄회로기판을 고밀도 집적화가 가능한 다층의 구조로 사용되고 있다.Recently, in order to realize miniaturization and multifunctionality of electronic components, printed circuit boards have been used in a multi-layered structure capable of high-density integration.
일반적으로, 종래의 임베디드 인쇄회로기판은 드릴 비트(drill bit)를 이용하여 소자를 내장하기 위한 캐비티(cavity)를 형성하거나, 소자의 안착을 위하여 이형 필름 등의 부자재를 사용하거나, 샌드블러스트(sand blast)를 이용하여 소자를 내장하기 위한 캐비티를 형성하였다.In general, the conventional embedded printed circuit board forms a cavity for embedding a device using a drill bit, or uses an auxiliary material such as a release film for mounting the device, or sandblasting ( A cavity for embedding the device was formed using sand blast).
그러나, 종래의 인쇄회로기판에 포함된 캐비티는 내벽의 경사각이 캐비티의 바닥면을 기준으로 150° 이상으로 형성되며, 이에 따라 상기 캐비티 내에 소자의 실장 공간을 마련하기 위해서는, 상기 내벽의 경사각을 고려함에 따라 상대적으로 캐비티 형성을 위해 필요한 공간이 커지는 문제가 있다. 이에 따라, 종래의 인쇄회로기판은 회로의 집적도가 감소하며, 캐비티 형성 공간이 커짐에 따른 인쇄회로기판의 전체 부피가 증가하는 문제가 있다.However, in the cavity included in the conventional printed circuit board, the inclination angle of the inner wall is formed to be 150° or more with respect to the bottom surface of the cavity. Accordingly, there is a problem in that the space required for forming the cavity is relatively large. Accordingly, the conventional printed circuit board has a problem in that the degree of integration of the circuit is reduced, and the overall volume of the printed circuit board increases as the cavity formation space increases.
실시 예에서는 캐비티의 내벽의 경사각을 개선시킬 수 있는 인쇄회로기판, 패키지 기판 및 이의 제조 방법에 관한 것이다.The embodiment relates to a printed circuit board capable of improving an inclination angle of an inner wall of a cavity, a package board, and a method of manufacturing the same.
또한, 실시 예에서는 캐비티의 형성 공정에서, 캐비티의 바닥면에 필요로 한 스탑 레이어(stop layer)를 제거할 수 있는 인쇄회로기판, 패키지 기판 및 이의 제조 방법을 제공할 수 있도록 한다.Further, in the embodiment, a printed circuit board capable of removing a stop layer required for a bottom surface of a cavity in a cavity forming process, a package substrate, and a manufacturing method thereof can be provided.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.The technical problems to be achieved in the proposed embodiment are not limited to the technical problems mentioned above, and other technical problems not mentioned are clear to those of ordinary skill in the art to which the proposed embodiment belongs from the description below. will be able to be understood
실시 예에 따른 인쇄회로기판은 제1 절연층; 상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층; 상기 제1 절연층 위에 배치되고, 상기 캐비티를 통해 상면이 노출되는 패드를 포함하고, 상기 제2 절연층의 상기 캐비티는, 상기 제1 절연층의 상면보다 높게 위치하는 바닥면과, 상기 바닥면으로부터 연장되는 내벽을 포함하고, 상기 내벽은, 상기 바닥면으로부터 연장되고, 제1 경사각을 가지는 제1 내벽과, 상기 제1 내벽으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가진 제2 내벽을 포함한다.A printed circuit board according to an embodiment includes a first insulating layer; a second insulating layer disposed on the first insulating layer and including a cavity; a pad disposed on the first insulating layer and having a top surface exposed through the cavity, wherein the cavity of the second insulating layer has a bottom surface positioned higher than the top surface of the first insulating layer, and the bottom surface and an inner wall extending from the inner wall, the inner wall extending from the bottom surface, the first inner wall having a first inclination angle, and a second extending from the first inner wall and having a second inclination angle different from the first inclination angle including the inner wall.
또한, 상기 캐비티의 바닥면은, 상기 패드의 상면보다 낮게 위치한다.In addition, a bottom surface of the cavity is positioned lower than an upper surface of the pad.
또한, 상기 제1 경사각은 상기 제2 경사각보다 크다.In addition, the first inclination angle is greater than the second inclination angle.
또한, 상기 제1 경사각은 130도 내지 160도 범위를 가지고, 상기 제2 경사각은 130도 내지 91도 범위를 가진다.In addition, the first inclination angle has a range of 130 degrees to 160 degrees, and the second inclination angle has a range of 130 degrees to 91 degrees.
또한, 상기 캐비티는 상기 제1 내벽과 제2 내벽 사이의 변곡점으로 포함하고, 상기 변곡점은 상기 패드의 상면보다 높게 위치한다.In addition, the cavity includes an inflection point between the first inner wall and the second inner wall, and the inflection point is located higher than an upper surface of the pad.
또한, 상기 제2 절연층은, 상기 제1 절연층 위에 배치되는 제2-1 절연층; 및 상기 제2-1 절연층 위에 배치되는 제2-2 절연층을 포함하고, 상기 캐비티는, 상기 제2-1 절연층 내에 배치되는 제1 파트; 및 상기 제2-2 절연층 내에 배치되는 제2 파트를 포함하고, 상기 제1 파트는 상기 제2-1 절연층을 비관통하는 영역을 포함하고, 상기 제2 파트는 상기 제2-2 절연층을 관통한다.In addition, the second insulating layer may include a 2-1 insulating layer disposed on the first insulating layer; and a 2-2 insulating layer disposed on the 2-1 insulating layer, wherein the cavity includes: a first part disposed in the 2-1 insulating layer; and a second part disposed in the 2-2 insulating layer, wherein the first part includes a region that does not penetrate the 2-1 insulating layer, and the second part includes the 2-2 insulating layer penetrates through
또한, 상기 캐비티의 상부폭은 상기 캐비티의 하부폭보다 크다.In addition, the upper width of the cavity is greater than the lower width of the cavity.
또한, 상기 제2 절연층의 두께는 5um 내지 20um 범위를 가진다.In addition, the thickness of the second insulating layer has a range of 5um to 20um.
또한, 상기 제2 절연층은 RCC(Resin Coated Copper)을 포함한다.In addition, the second insulating layer includes resin coated copper (RCC).
한편, 실시 예에 따른 패키지 기판은 제1 절연층; 상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층; 상기 제1 절연층 위에 배치되고, 상기 캐비티를 통해 상면이 노출되는 패드; 상기 패드 위에 배치되는 접속부; 및 상기 접속부 위에 배치되는 전자소자를 포함하고, 상기 제2 절연층의 상기 캐비티는, 상기 제1 절연층의 상면보다 높게 위치하는 바닥면과, 상기 바닥면으로부터 연장되는 내벽을 포함하고, 상기 내벽은, 상기 바닥면으로부터 연장되고, 제1 경사각을 가지는 제1 내벽과, 상기 제1 내벽으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가진 제2 내벽을 포함한다.On the other hand, the package substrate according to the embodiment includes a first insulating layer; a second insulating layer disposed on the first insulating layer and including a cavity; a pad disposed on the first insulating layer and having an upper surface exposed through the cavity; a connection portion disposed on the pad; and an electronic device disposed on the connection part, wherein the cavity of the second insulating layer includes a bottom surface positioned higher than an upper surface of the first insulating layer, and an inner wall extending from the bottom surface, the inner wall The silver includes a first inner wall extending from the bottom surface and having a first inclination angle, and a second inner wall extending from the first inner wall and having a second inclination angle different from the first inclination angle.
또한, 상기 캐비티의 바닥면은, 상기 패드의 상면보다 낮게 위치한다.In addition, a bottom surface of the cavity is positioned lower than an upper surface of the pad.
또한, 상기 제1 경사각은 상기 제2 경사각보다 크다.In addition, the first inclination angle is greater than the second inclination angle.
또한, 상기 제1 경사각은 130도 내지 160도 범위를 가지고, 상기 제2 경사각은 130도 내지 91도 범위를 가진다.In addition, the first inclination angle has a range of 130 degrees to 160 degrees, and the second inclination angle has a range of 130 degrees to 91 degrees.
또한, 상기 캐비티는 상기 제1 내벽과 제2 내벽 사이의 변곡점으로 포함하고, 상기 변곡점은 상기 패드의 상면보다 높게 위치한다.In addition, the cavity includes an inflection point between the first inner wall and the second inner wall, and the inflection point is located higher than an upper surface of the pad.
또한, 상기 패키지 기판은 상기 캐비티 내에 배치되고, 상기 전자 소자의 적어도 일부를 덮는 몰딩층을 포함한다.In addition, the package substrate may include a molding layer disposed in the cavity and covering at least a portion of the electronic device.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 제1 절연층을 준비하고, 상기 제1 절연층의 상면에 패드를 형성하고, 상기 제1 절연층의 상면 위에 상기 패드를 덮는 제2 절연층을 형성하고, 상기 제2 절연층의 일부를 개방하는 캐비티 형성 공정을 진행하여 상기 패드의 상면을 노출하는 캐비티를 형성하는 것을 포함하고, 상기 캐비티를 형성하는 것은, 가우시안 빔의 중심선을 이용하여 상기 캐비티의 최외곽 부분에 대응하는 상기 제2 절연층을 개방하는 것을 포함하고, 상기 제2 절연층에 형성된 상기 캐비티는, 상기 제1 절연층의 상면보다 높게 위치하는 바닥면과, 상기 바닥면으로부터 연장되는 내벽을 포함하고, 상기 내벽은, 상기 바닥면으로부터 연장되고, 제1 경사각을 가지는 제1 내벽과, 상기 제1 내벽으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가진 제2 내벽을 포함하며, Meanwhile, in the method of manufacturing a printed circuit board according to the embodiment, a first insulating layer is prepared, a pad is formed on an upper surface of the first insulating layer, and a second insulating layer covering the pad on the upper surface of the first insulating layer. and forming a cavity exposing the upper surface of the pad by performing a cavity forming process of opening a part of the second insulating layer, wherein forming the cavity includes using a center line of a Gaussian beam and opening the second insulating layer corresponding to the outermost portion of the cavity, wherein the cavity formed in the second insulating layer includes a bottom surface positioned higher than an upper surface of the first insulating layer, and from the bottom surface. an inner wall extending from the inner wall, the inner wall extending from the bottom surface and having a first inclination angle; and a second inner wall extending from the first inner wall and having a second inclination angle different from the first inclination angle. includes,
상기 제1 경사각은 상기 제2 경사각보다 크다.The first inclination angle is greater than the second inclination angle.
또한, 상기 캐비티의 바닥면은, 상기 패드의 상면보다 낮게 위치한다.In addition, a bottom surface of the cavity is positioned lower than an upper surface of the pad.
또한, 상기 제1 경사각은 130도 내지 160도 범위를 가지고, 상기 제2 경사각은 130도 내지 91도 범위를 가진다.In addition, the first inclination angle has a range of 130 degrees to 160 degrees, and the second inclination angle has a range of 130 degrees to 91 degrees.
또한, 상기 캐비티는 상기 제1 내벽과 제2 내벽 사이의 변곡점으로 포함하고, 상기 변곡점은 상기 패드의 상면보다 높게 위치한다.In addition, the cavity includes an inflection point between the first inner wall and the second inner wall, and the inflection point is located higher than an upper surface of the pad.
실시 예에 의하면, 인쇄회로기판은 캐비티를 포함한다. 그리고, 상기 인쇄회로기판의 캐비티는 제2 절연층을 관통하는 구조가 아닌 비관통 구조를 가진다. 이때, 상기 캐비티는 제1 절연층의 상면에 배치된 패드를 노출한다. 이때, 상기 캐비티의 바닥면은 상기 패드의 상면보다 낮게 위치한다. 이에 따라, 실시 예에서는 상기 캐비티를 형성하기 위해 상기 제1 절연층의 상면에 추가적인 저지층(stop layer)을 형성하지 않아도 되며, 이에 따른 상기 저지층의 형성 및 이의 제거와 같은 공정을 생략할 수 있다. 또한, 실시 예에서는 비교 예에서의 상기 저지층의 제거 과정에서 발생할 수 있는 패드의 두께 변화나 형상 변화에 의한 신뢰성 문제를 해결할 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다.According to an embodiment, the printed circuit board includes a cavity. In addition, the cavity of the printed circuit board has a non-penetrating structure rather than a structure penetrating the second insulating layer. In this case, the cavity exposes the pad disposed on the upper surface of the first insulating layer. In this case, the bottom surface of the cavity is positioned lower than the top surface of the pad. Accordingly, in the embodiment, it is not necessary to form an additional stop layer on the upper surface of the first insulating layer to form the cavity, and thus processes such as formation and removal of the stop layer can be omitted. have. In addition, in the embodiment, it is possible to solve a reliability problem due to a change in the thickness or shape of the pad that may occur in the process of removing the blocking layer in the comparative example, and thus product reliability can be improved.
또한, 실시 예에서의 인쇄회로기판의 캐비티는 바닥면 및 내벽을 포함한다. 이때, 상기 캐비티의 내벽은 상기 바닥면으로부터 연정하고, 제1 경사각을 가지는 제1 부분과, 상기 제1 부분으로 연장되고 제2 경사각을 가지는 제2 부분을 포함한다. 이때, 상기 제1 경사각과 제2 경사각은 서로 다르다. 다시 말해서, 실시 예에서의 캐비티의 내벽은 상기 제1 부분과 상기 제2 부분 사이에 경사각이 변하는 변곡점을 포함할 수 있다. 이때, 상기 제1 경사각과 상기 제2 경사각 각각은 상기 바닥면과의 내각을 의미할 수 있다. 그리고, 상기 제1 경사각은 상기 제2 경사각보다 작을 수 있다. 바람직하게, 실시 예에서의 상기 캐비티의 최외곽 부분을 구성하는 상기 내벽의 제2 부분은 제2 경사각을 가지며, 상기 내벽의 제1 부분은 상기 제2 경사각보다 큰 제1 경사각을 가질 수 있다. 상기와 같은 실시 예에서는 상기 내벽의 제2 부분의 경사각을 비교 예 대비 줄일 수 있으며, 이에 따라 동일 소자가 배치된다는 가정하에, 비교 예 대비 캐비티 형성을 위해 필요한 공간을 최소화할 수 있으며, 이에 따른 회로 집적도를 향상시킬 수 있다. 다시 말해서, 실시 예에서의 상기 내벽의 제2 부분의 경사각을 감소시킴에 따라, 동일한 면적 내에서 비교 예 대비 더 많은 회로를 형성할 수 있으며, 이에 따른 전체적인 인쇄회로기판의 부피를 감소시킬 수 있다.In addition, the cavity of the printed circuit board in the embodiment includes a bottom surface and an inner wall. In this case, the inner wall of the cavity includes a first portion extending from the bottom surface and having a first inclination angle, and a second portion extending to the first portion and having a second inclination angle. In this case, the first inclination angle and the second inclination angle are different from each other. In other words, the inner wall of the cavity in the embodiment may include an inflection point between the first portion and the second portion at which the inclination angle changes. In this case, each of the first inclination angle and the second inclination angle may mean an interior angle with the bottom surface. In addition, the first inclination angle may be smaller than the second inclination angle. Preferably, the second portion of the inner wall constituting the outermost portion of the cavity in the embodiment may have a second inclination angle, and the first portion of the inner wall may have a first inclination angle greater than the second inclination angle. In the above embodiment, the inclination angle of the second portion of the inner wall can be reduced compared to the comparative example, and accordingly, on the assumption that the same elements are disposed, the space required for cavity formation can be minimized compared to the comparative example, and accordingly the circuit The degree of integration can be improved. In other words, by reducing the inclination angle of the second portion of the inner wall in the embodiment, more circuits can be formed in the same area compared to the comparative example, and thus the overall volume of the printed circuit board can be reduced. .
도 1a는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1b는 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2a는 도 1a의 캐비티 영역을 확대한 도면이다.
도 2b는 도 1b의 캐비티 영역을 확대한 도면이다.
도 3은 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 4는 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 5 내지 도 13은 도 1a에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.1A is a view showing a printed circuit board according to a first embodiment.
1B is a view showing a printed circuit board according to a second embodiment.
FIG. 2A is an enlarged view of the cavity area of FIG. 1A .
FIG. 2B is an enlarged view of the cavity area of FIG. 1B .
3 is a view showing a package substrate according to the first embodiment.
4 is a view showing a package substrate according to a second embodiment.
5 to 13 are views showing the manufacturing method of the printed circuit board shown in FIG. 1A in order of process.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.However, the technical spirit of the present invention is not limited to some embodiments described, but may be implemented in various different forms, and within the scope of the technical spirit of the present invention, one or more of the components may be selected among the embodiments. It can be combined and substituted for use.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.In addition, terms (including technical and scientific terms) used in the embodiments of the present invention may be generally understood by those of ordinary skill in the art to which the present invention pertains, unless specifically defined and described. It may be interpreted as a meaning, and generally used terms such as terms defined in advance may be interpreted in consideration of the contextual meaning of the related art. In addition, the terms used in the embodiments of the present invention are for describing the embodiments and are not intended to limit the present invention.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함 할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.In the present specification, the singular form may also include the plural form unless otherwise specified in the phrase, and when it is described as "at least one (or more than one) of A and (and) B, C", it is combined with A, B, C It can contain one or more of all possible combinations. In addition, in describing the components of the embodiment of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속'되는 경우도 포함할 수 있다.These terms are only used to distinguish the component from other components, and are not limited to the essence, order, or order of the component by the term. And, when it is described that a component is 'connected', 'coupled' or 'connected' to another component, the component is not only directly connected, coupled or connected to the other component, but also with the component It may also include a case of 'connected', 'coupled' or 'connected' due to another element between the other elements.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.In addition, when it is described as being formed or disposed on "above (above) or below (below)" of each component, the top (above) or bottom (below) is one as well as when two components are in direct contact with each other. Also includes a case in which another component as described above is formed or disposed between two components. In addition, when expressed as "upper (upper) or lower (lower)", the meaning of not only an upper direction but also a lower direction based on one component may be included.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1a는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 1b는 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2a는 도 1a의 캐비티 영역을 확대한 도면이며, 도 2b는 도 1b의 캐비티 영역을 확대한 도면이다. 1A is a view showing a printed circuit board according to a first embodiment, FIG. 1B is a view showing a printed circuit board according to a second embodiment, FIG. 2A is an enlarged view of the cavity area of FIG. 1A, and FIG. 2B is an enlarged view of the cavity area of FIG. 1B.
도 1a, 도 1b, 도 2a 및 도 2b를 참조하면, 인쇄회로기판(100)은 제1 절연층(110), 제2 절연층(120), 제3 절연층(130), 회로패턴(141, 141, 143, 144, 145, 146, 147, 148), 비아(V1, V2, V3, V4, V5, V6, V7), 보호층(151, 152)을 포함한다.1A, 1B, 2A and 2B , the printed
제1 절연층(110)은 인쇄회로기판(100)의 중앙에 배치된 절연층일 수 있다. The first insulating
제1 절연층(110)의 상부에는 제2 절연층(120)이 배치된다.The second
또한, 제1 절연층(110)의 하부에는 제3 절연층(130)이 배치된다.In addition, the third insulating
이때, 도면 상에는 제1 절연층(110)이 인쇄회로기판(100)의 전체 적층 구조에서, 정중앙층에 배치되는 것으로 도시하였으나, 이에 한정되지는 않는다. 즉, 상기 제1 절연층(110)은 인쇄회로기판(100)의 전체 적층 구조에서, 상부측에 치우친 위치에 배치될 수도 있으며, 이와 반대로 하부측에 치우친 위치에 배치될 수도 있을 것이다.In this case, although the first insulating
여기에서, 도 1a를 참조하면, 제1 절연층(110)의 상부에는 제2 절연층(120)이 배치된다. 이때, 제2 절연층(120)은 복수의 층 구조를 가진다. 예를 들어, 제2 절연층(120)은 상기 제1 절연층(110)의 상면 위에 배치된 제2-1 절연층(121)과, 상기 제2-1 절연층(121)의 상면 위에 배치된 제2-2 절연층(122)과, 상기 제2-2 절연층(122)의 상면 위에 배치된 제2-3 절연층(123)을 포함할 수 있다. 이때, 도면 상에는 상기 제2 절연층(120)이 3층 구조를 가지는 것으로 도시하였으나, 이에 한정되지 않는다. 즉, 제2 절연층(120)은 2층 이하로 구성될 수도 있을 것이며, 이와 다르게 4층 이상의 구조를 가지며 구성될 수도 있을것이다.Here, referring to FIG. 1A , the second insulating
또한, 여기에서, 도 1a를 참조하면, 제1 절연층(110)의 하부에는 제3 절연층(130)이 배치된다. 이때, 제3 절연층(130)은 복수의 층 구조를 가진다. 예를 들어, 제3 절연층(130)은 상기 제1 절연층(110)의 하면 아래에 배치된 제3-1 절연층(131)과, 상기 제3-1 절연층(131)의 하면 아래에 배치된 제3-2 절연층(132)과, 상기 제3-2 절연층(132)의 하면 아래에 배치된 제3-3 절연층(133)을 포함할 수 있다. 이때, 도면 상에는 상기 제3 절연층(130)이 3층 구조를 가지는 것으로 도시하였으나, 이에 한정되지 않는다. 즉, 제2 절연층(130)은 2층 이하로 구성될 수도 있을 것이며, 이와 다르게 4층 이상의 구조를 가지며 구성될 수도 있을 것이다.Also, referring to FIG. 1A , a third
또한, 도면 상에는 인쇄회로기판(100)이 절연층을 기준으로 7층 구조를 가지는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 인쇄회로기판(100)은 절연층을 기준으로 6층 이하의 층수를 가질 수도 있으며, 이와 다르게 8층 이상의 층수를 가질 수도 있을 것이다.In addition, although the printed
한편, 도 1a에서는 제2 절연층(120) 및 제3 절연층(130)이 복수의 층 구조를 가지는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제2 절연층(120) 및 제3 절연층(130)은 단층으로 구성될 수 있다. Meanwhile, although it has been described that the second insulating
즉, 도 1b에 도시된 바와 같이, 제1 절연층(110)의 상부 및 하부에는 각각 1층의 제2 절연층(120) 및 제3 절연층(130)이 배치될 수 있다.That is, as shown in FIG. 1B , a second insulating
이에 따라, 도 1a에서는 복수의 층으로 구성되는 제2 절연층(120)에 캐비티(추후 설명)가 형성되고, 이에 따라 상기 캐비티는 복수의 층 구조를 가질 수 있다. Accordingly, in FIG. 1A , a cavity (described later) is formed in the second insulating
또한, 도 1b에서는 단일 층으로 구성되는 제2 절연층(120)에 캐비티가 형성될 수 있다.Also, in FIG. 1B , a cavity may be formed in the second insulating
즉, 도 1a에서의 제1 실시 예와, 도 1b에서의 제2 실시 예의 차이는, 제2 절연층이 복수의 층으로 구성되는지 아니면 단일 층으로 구성되는지에 있다. 또한, 도 1a에서의 제1 실시 예와, 도 1b에서의 제2 실시 예의 차이는 상기 제2 절연층에 형성되는 캐비티가 복수의 층을 가공하여 형성되는지 아니면 단일 층을 가공하여 형성되는지에 있다.That is, the difference between the first embodiment in FIG. 1A and the second embodiment in FIG. 1B is in whether the second insulating layer is composed of a plurality of layers or a single layer. In addition, the difference between the first embodiment in FIG. 1A and the second embodiment in FIG. 1B is whether the cavity formed in the second insulating layer is formed by processing a plurality of layers or by processing a single layer. .
다시 말해서, 실시 예에서의 제2 절연층(120)은 복수의 층으로 구성될 수 있고, 이와 다르게 단일 층으로 구성될 수 있다. 그리고, 복수의 층 또는 단일 층의 제2 절연층(120) 내에는 캐비티가 형성될 수 있다.In other words, the second insulating
제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다. The first insulating
예를 들어, 제1 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.For example, the first insulating
또한, 상기 제1 절연층(110)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.In addition, the first insulating
또한, 상기 제1 절연층(110)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(110)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.Also, the first insulating
또한, 상기 제1 절연층(110)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(110)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. In addition, the first insulating
한편, 제2 절연층(120) 및 제3 절연층(130)은 RCC로 구성될 수 있다. Meanwhile, the second insulating
즉, 제1 실시 예에서의 제2 절연층(120) 및 제3 절연층(130)을 각각 구성하는 복수의 층은 모두 RCC로 구성될 수 있다.That is, all of the plurality of layers constituting the second insulating
또한, 제2 실시 예에서의 제2 절연층(120) 및 제3 절연층(130)을 구성하는 각각의 단일 층은 RCC로 구성될 수 있다. In addition, each single layer constituting the second insulating
이에 따라, 상기 제2 절연층(120) 및 제3 절연층(130)은 5㎛ 내지 20㎛의 두께를 가질 수 있다. 예를 들어, 제2 절연층(120)이 복수의 층 구조를 가지는 경우, 상기 복수의 층의 각각의 두께는 5㎛ 내지 20㎛일 수 있다. 또한, 상기 제2 절연층(120)이 단일 층을 가지는 경우, 상기 단일 층의 제2 절연층(120)의 두께는 5㎛ 내지 20㎛일 수 있다. Accordingly, the second insulating
즉, 비교 예에서의 회로기판을 구성하는 절연층은 유리 섬유를 포함하는 프리프레그(PPG)로 구성되었다. 이때, 비교 예에서의 회로 기판은 PPG를 기준으로 유리 섬유의 두께를 줄이기가 어렵다. 이는, 상기 PPG의 두께가 감소하는 경우, 상기 PPG에 포함된 유리 섬유가 상기 PPG의 표면에 배치된 회로패턴과 전기적으로 접속될 수 있으며, 이에 따른 크랙 리스트가 유발되기 때문이다. 이에 따라, 비교 예에서의 회로기판은 PPG의 두께를 감소시키는 경우, 이에 따른 유전체 파괴 및 회로패턴의 손상이 발생할 수 있었다. 이에 따라, 비교 예에서의 회로기판은 PPG를 구성하는 유리 섬유의 두께로 인해 전체적인 두께를 감소시키는데 한계가 있었다.That is, the insulating layer constituting the circuit board in the comparative example was composed of a prepreg (PPG) containing glass fibers. In this case, it is difficult to reduce the thickness of the glass fiber based on the PPG in the circuit board in the comparative example. This is because, when the thickness of the PPG decreases, the glass fibers included in the PPG may be electrically connected to a circuit pattern disposed on the surface of the PPG, and thus a crack list is induced. Accordingly, when the thickness of the PPG is reduced in the circuit board of the comparative example, dielectric breakdown and damage to the circuit pattern may occur. Accordingly, the circuit board in the comparative example has a limit in reducing the overall thickness due to the thickness of the glass fibers constituting the PPG.
또한, 비교 예에서의 회로 기판은 유리 섬유를 포함한 PPG로만의 절연층으로 구성되기 때문에, 높은 유전율을 가지고 있다. 그러나, 높은 유전율을 가지는 유전체의 경우, 고주파 대용으로 접근하기가 어려운 문제가 있다. 즉, 비교 예에서의 회로 기판은 유리 섬유의 유전율이 높은 관계로 고주파수 대역에서 유전율이 파괴되는 현상이 발생하게 된다.Moreover, since the circuit board in the comparative example is comprised with the insulating layer only of PPG containing glass fiber, it has a high dielectric constant. However, in the case of a dielectric having a high permittivity, there is a problem in that it is difficult to access it as a substitute for a high frequency. That is, in the circuit board of the comparative example, since the dielectric constant of the glass fiber is high, the dielectric constant is broken in the high frequency band.
이에 따라, 실시 예에서는 저유전율의 RCC를 이용하여 절연층을 구성하도록 하여, 이에 따른 회로 기판의 두께를 슬림하게 하면서 고주파수 대역에서도 신호 손실이 최소화되는 신뢰성 높은 회로기판을 제공할 수 있다.Accordingly, in the embodiment, the insulating layer is formed by using the RCC having a low dielectric constant, thereby reducing the thickness of the circuit board and providing a highly reliable circuit board in which signal loss is minimized even in a high frequency band.
한편, 실시 예에서의 제2 절연층(120)을 RCC로 구성함에 따라, PPG로 구성되는 비교 예 대비 인쇄회로기판의 두께를 획기적으로 감소시킬 수 있다. 이에 따라, 실시 예에서는 저유전율 재료로 만들어진 RCC를 이용하여 비교 예 대비 인쇄회로기판의 두께를 최소 5㎛ 줄일 수 있다.On the other hand, as the second insulating
다만, PPG의 유전율인 3.0 수준에서 10% 개선된 2.7의 저유전율을 가진 RCC를 사용하더라도, 비교 예 대비 두께의 감소율은 10%에 불과하다. 따라서, 실시 예에서는 전자 소자와 같은 칩이 실장되는 부분에 레이저 가공을 통해 캐비티를 형성시켜 최적의 인쇄회로기판을 제공할 수 있도록 한다. However, even if an RCC having a low dielectric constant of 2.7, which is 10% improved from the level of 3.0, which is the dielectric constant of PPG, is used, the thickness reduction rate is only 10% compared to the comparative example. Therefore, in the embodiment, a cavity is formed through laser processing in a portion on which a chip such as an electronic device is mounted to provide an optimal printed circuit board.
이때, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.At this time, at least one of the first insulating
상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)의 표면에는 회로 패턴들이 배치될 수 있다. 예를 들어, 제2 절연층(120)이 단일층으로 구성된 경우, 상기 단일층의 제2 절연층(120)의 상면에는 회로 패턴(143)이 배치될 수 있다. Circuit patterns may be disposed on the surfaces of the first insulating
또한, 제2 절연층(120)이 복수의 층으로 구성된 경우, 제1 절연층(110)의 상면에는 제1 회로 패턴(141)이 배치될 수 있다. 이때, 제1 회로 패턴(141)은 상호 일정 간격 이격되면서, 상기 제1 절연층(110)의 상면에 복수 개 배치될 수 있다.Also, when the second insulating
제1 절연층(110)의 하면에는 제2 회로 패턴(142)이 배치될 수 있다. 제2 회로 패턴(142)은 상호 일정 간격 이격되면서, 상기 제1 절연층(110)의 하면에 복수 개 배치될 수 있다.A
또한, 제2 절연층(120)의 표면에도 회로패턴들이 배치될 수 있다. 예를 들어, 제2-1 절연층(121)의 상면에는 상호 일정 간격 이격되며 복수의 제3 회로 패턴(143)이 배치될 수 있다. 또한, 제2-2 절연층(122)의 상면에는 상호 일정 간격 이격되며 복수의 제4 회로 패턴(144)이 배치될 수 있다. 또한, 제2-3 절연층(123)의 상면에는 상호 일정 간격 이격되며 복수의 제5 회로 패턴(145)이 배치될 수 있다.Also, circuit patterns may be disposed on the surface of the second insulating
또한, 제3 절연층(130)의 표면에도 회로 패턴들이 배치될 수 있다. 예를 들어, 제3 절연층(130)이 단일층으로 구성된 경우, 상기 단일층의 제3 절연층(130)의 하면에는 회로 패턴(146)이 배치될 수 있다. Also, circuit patterns may be disposed on the surface of the third insulating
또한, 제3 절연층(130)이 복수의 층으로 구성된 경우, 제3-1 절연층(131)의 하면에는 상호 일정 간격 이격되며 복수의 제6 회로 패턴(146)이 배치될 수 있다. 또한, 제3-2 절연층(132)의 하면에는 상호 일정 간격 이격되며 복수의 제7 회로 패턴(147)이 배치될 수 있다. 또한, 제3-3 절연층(133)의 하면에는 상호 일정 간격 이격되며 복수의 제8 회로 패턴(148)이 배치될 수 있다.In addition, when the third insulating
한편, 상기와 같은 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다. Meanwhile, the first to
상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다. The first to
한편, 제1 회로 패턴(141)은 상기 제1 절연층(110)의 상면에 배치되면서, 캐비티(160)를 통해 노출되는 패드(141a)를 포함할 수 있다. 상기 패드(141a)는 상기 캐비티(160) 내에 실장되는 전자 소자(추후 설명)와 전기적으로 연결될 수 있다. 예를 들어, 패드(141a)는 상기 캐비티(160) 내에 실장되는 전자 소자와 와이어를 통해 연결되는 와이어 본딩 패드일 수 있다. 이와 다르게, 패드(141a)는 상기 캐비티(160) 내에 실장되는 전자 소자의 단자와 직접 연결되는 플립칩 본딩 패드일 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.Meanwhile, the
한편, 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 각각 층간 도통을 위한 비아와 연결되는 패턴과, 신호 전달을 위한 패턴과, 전자 소자 등과 연결되는 패드를 포함할 수 있다.Meanwhile, the first to
제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)에는 서로 다른 층에 배치된 회로패턴들을 상호 전기적으로 연결하는 비아(V1, V2, V3, V4, V5, V6, V7)가 배치될수 있다. 비아(V1, V2, V3, V4, V5, V6, V7)는 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 어느 하나를 관통하며 배치될 수 있다. 그리고, 비아(V1, V2, V3, V4, V5, V6, V7)의 양단은 서로 다른 절연층에 배치된 회로패턴들과 각각 연결되며, 그에 따라 전기적 신호를 전달할 수 있다.The first insulating
제1 절연층(110)에는 제1 비아(V1)가 배치될 수 있다. 제1 비아(V1)는 상기 제1 절연층(110)의 상면 및 하면을 관통하며 배치될 수 있다. 제1 비아(V1)는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(141)과 상기 제1 절연층(110)의 하면에 배치된 제2 회로 패턴(142)을 전기적으로 연결할 수 있다.A first via V1 may be disposed on the first insulating
제2 절연층(120)에는 복수의 비아가 배치될 수 있다. 즉, 제2-1 절연층(121)에는 제2 비아(V2)가 배치될 수 있다. 제2 비아(V2)는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(141)과, 상기 제2-1 절연층(121)의 상면에 배치된 제3 회로 패턴(143)을 전기적으로 연결할 수 있다.A plurality of vias may be disposed in the second insulating
또한, 제2-2 절연층(122)에는 제3 비아(V3)가 배치될 수 있다. 제3 비아(V3)는 상기 제2-2 절연층(122)의 상면에 배치된 제4 회로 패턴(144)과 상기 제2-1 절연층(121)의 상면에 배치된 제3 회로 패턴(143)을 전기적으로 연결할 수 있다.Also, a third via V3 may be disposed in the 2-2nd
또한, 제2-3 절연층(123)에는 제4 비아(V4)가 배치될 수 있다. 제4 비아(V4)는 상기 제2-3 절연층(123)의 상면에 배치된 제5 회로 패턴(145)과 상기 제2-2 절연층(122)의 상면에 배치된 제4 회로 패턴(144)을 전기적으로 연결할 수 있다.Also, a fourth via V4 may be disposed in the 2-3
또한, 제2 절연층(120)이 단일층으로 구성된 경우, 단일층의 제2 절연층(120)에는 제2 비아(V2)만이 배치될 수 있을 것이다.Also, when the second insulating
제3 절연층(130)에는 복수의 비아가 배치될 수 있다. 즉, 제3-1 절연층(131)에는 제5 비아(V5)가 배치될 수 있다. 제5 비아(V5)는 제1 절연층(110)의 하면에 배치된 제2 회로 패턴(142)과, 상기 제3-1 절연층(131)의 하면에 배치된 제6 회로 패턴(146)을 전기적으로 연결할 수 있다.A plurality of vias may be disposed in the third insulating
또한, 제3-2 절연층(132)에는 제6 비아(V6)가 배치될 수 있다. 제6 비아(V6)는 상기 제3-2 절연층(132)의 하면에 배치된 제7 회로 패턴(147)과 상기 제3-1 절연층(131)의 하면에 배치된 제6 회로 패턴(146)을 전기적으로 연결할 수 있다.In addition, a sixth via V6 may be disposed in the 3 - 2
또한, 제3-3 절연층(133)에는 제7 비아(V7)가 배치될 수 있다. 제7 비아(V7)는 상기 제3-3 절연층(133)의 하면에 배치된 제8 회로 패턴(148)과 상기 제3-2 절연층(132)의 하면에 배치된 제7 회로 패턴(147)을 전기적으로 연결할 수 있다.Also, a seventh via V7 may be disposed in the 3 - 3
또한, 제3 절연층(130)이 단일층으로 구성된 경우, 단일층의 제3 절연층(130)에는 제5 비아(V5)만이 배치될 수 있을 것이다.Also, when the third insulating
한편, 상기 비아(V1, V2, V3, V4, V5, V6, V7)는 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 복수의 절연층을 공통으로 관통하며 배치될 수도 있다. 이에 따라, 비아(V1, V2, V3, V4, V5, V6, V7)는 서로 이웃하는 절연층이 아닌 적어도 2층 이상 떨어진 절연층의 표면 상에 배치된 회로패턴들을 서로 연결할 수도 있을 것이다.Meanwhile, the vias V1 , V2 , V3 , V4 , V5 , V6 , and V7 include only one insulating layer of the first insulating
한편, 상기 비아(V1, V2, V3, V4, V5, V6, V7)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.Meanwhile, the vias V1, V2, V3, V4, V5, V6, and V7 may be formed by filling the inside of a through hole (not shown) penetrating at least one insulating layer among the plurality of insulating layers with a conductive material. can
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.The through hole may be formed by any one of machining methods, including mechanical, laser, and chemical machining. When the through hole is formed by machining, methods such as milling, drilling, and routing can be used, and when formed by laser processing, UV or Co 2 laser method is used. In the case of being formed by chemical processing, at least one insulating layer among the plurality of insulating layers may be opened using chemicals including aminosilane, ketones, and the like.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다. On the other hand, the processing by the laser is a cutting method in which a part of the material is melted and evaporated by concentrating optical energy on the surface to take a desired shape, and complex formation by a computer program can be easily processed, and in other methods, cutting Even difficult composite materials can be machined.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.In addition, the processing by the laser can have a cutting diameter of at least 0.005mm, and has a wide advantage in a range of possible thicknesses.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 Co2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, Co2 레이저는 절연층만 가공할 수 있는 레이저이다.As the laser processing drill, it is preferable to use a YAG (Yttrium Aluminum Garnet) laser, a Co 2 laser, or an ultraviolet (UV) laser. The YAG laser is a laser that can process both the copper foil layer and the insulating layer, and the Co 2 laser is a laser that can process only the insulating layer.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(V1, V2, V3, V4, V5, V6, V7)를 형성할 수 있다. 상기 비아(V1, V2, V3, V4, V5, V6, V7)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.When the through hole is formed, the vias V1 , V2 , V3 , V4 , V5 , V6 , and V7 may be formed by filling the inside of the through hole with a conductive material. Metal materials forming the vias V1, V2, V3, V4, V5, V6, and V7 include copper (Cu), silver (Ag), tin (Sn), gold (Au), nickel (Ni) and palladium ( Pd), and the conductive material filling is any one of electroless plating, electrolytic plating, screen printing, sputtering, evaporation, inkjetting, and dispensing. One or a combination thereof may be used.
한편, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 최외곽에 배치된 절연층의 표면에는 보호층(151, 152)이 배치될 수 있다. 예를 들어, 복수의 절연층 중 최상부에 배치된 절연층의 상면에는 제1 보호층(151)이 배치될 수 있다. 예를 들어, 제2 절연층(120) 중 최상부에 배치된 제2-3 절연층(123)의 상면에는 제1 보호층(151)이 배치될 수 있다. 또한, 복수의 절연층 중 최하부에 배치된 절연층의 하면에는 제2 보호층(152)이 배치될 수 있다. 예를 들어, 제3 절연층(130) 중 최하부에 배치된 제3-3 절연층(133)의 하면에는 제2 보호층(152)이 배치될 수 있다.Meanwhile,
또한, 제2 절연층(120) 및 제3 절연층(130)이 각각 단일층으로 구성된 경우, 상기 제1 보호층(151)은 제2 절연층(120)의 상면에 배치될 수 있고, 제2 보호층(152)은 제3 절연층(130)의 하면에 배치될 수 있을 것이다. In addition, when the second insulating
상기 제1 보호층(151) 및 제2 보호층(152)은 각각 개구부를 가질 수 있다. 예를들어, 제1 보호층(151)은 제2-3 절연층(123)의 상면에 배치된 제5 회로 패턴(145) 중 노출되어야 하는 제5 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다. The
또한, 제2 보호층(152)은 제3-3 절연층(133)의 하면에 배치된 제8 회로 패턴(148) 중 노출되어야 하는 제8 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.Also, the
이러한 제1 보호층(151) 및 제2 보호층(152)은 절연성 물질을 포함할 수 있다. 제1 보호층(151) 및 제2 보호층(152)은 회로패턴들의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)은 레지스트(resist)층일 수 있다. 예를 들어, 제1 보호층(151) 및 제2 보호층(152)은 유기고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일예로, 상기 제1 보호층(151) 및 제2 보호층(152)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 제1 보호층(151) 및 제2 보호층(152)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않고, 상기 제1 보호층(151) 및 제2 보호층(152)은 포토솔더 레지스트층, 커버레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.The
상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 5㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께가 20㎛ 초과인 경우에는 인쇄회로기판(100)의 두께가 증가할 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께가 1㎛ 미만인 경우에는 인쇄회로기판(100)에 포함된 회로 패턴들의 신뢰성이 저하될 수 있다. The thickness of the
한편, 제2 절연층(120)에는 캐비티(160)가 형성될 수 있다. 이때, 상기 캐비티(160)는 복수의 층으로 구성되는 제2 절연층(120)에 형성될 수 있다. 이때, 캐비티(160)는 상기 복수의 층으로 구성된 제2 절연층(120) 중 적어도 하나의 절연층을 관통하며 배치되고, 적어도 다른 하나의 절연층을 비관통하며 배치될 수 있다.Meanwhile, a
즉, 일반적인 캐비티는 절연층을 관통하며 형성된다. 이에 따라, 캐비티가 형성될 위치에서, 상기 캐비티(160)와 수평 방향으로 중첩되는 절연층은 존재하지 않게 된다. 예를 들어, 비교 예에서의 캐비티는 상기 제2 절연층(120)의 상면에서부터 하면까지를 관통하며 형성된다.That is, the general cavity is formed through the insulating layer. Accordingly, at the position where the cavity is to be formed, the insulating layer overlapping the
이와 다르게, 실시 예에서의 캐비티는 캐비티가 배치될 위치에서, 상기 캐비티(160)와 수직으로 중첩되는 절연층 중 적어도 하나의 절연층은 관통하면서, 적어도 다른 하나의 절연층은 관통하지 않는다.Alternatively, in the cavity in the embodiment, at least one insulating layer of the insulating layers vertically overlapping with the
즉, 제1 실시 예에서의 캐비티(160)는 상기 제2 절연층(120)에 배치된다. 즉, 캐비티(160)는 제2-1 절연층(121), 제2-2 절연층(122) 및 제2-3 절연층(123) 내에 형성된다. 또한, 제2 실시 예에서의 캐비티(160)는 1층으로 구성된 제2 절연층(120) 내에 형성된다.That is, the
이하에서는, 제1 실시 예에서와 같은 복수의 층으로 구성된 제2 절연층(120) 내에 형성되는 캐비티의 구조에 대해 먼저 설명하기로 한다.Hereinafter, the structure of the cavity formed in the second insulating
이때, 비교 예의 인쇄회로기판의 구조에서의 캐비티는 상기 제2-1 절연층(121), 제2-2 절연층(122) 및 제2-3 절연층(123)을 모두 관통하며 배치된다. 이에 따라, 비교 예의 인쇄회로기판에는 캐비티와 수직으로 중첩되는 영역에서의 제1 절연층의 상면은 노출된다. 즉, 비교 예의 인쇄회로기판에서의 상기 캐비티와 수직으로 중첩되는 제1 절연층의 상면에는 제2 절연층(보다 명확하게는, 제2-1 절연층)이 존재하지 않는다.In this case, the cavity in the structure of the printed circuit board of the comparative example is disposed to penetrate through all of the 2-1
이에 반하여, 도 1a 및 도 2a에 도시된 실시 예에서의 인쇄회로기판(100)에서의 캐비티(160)는 제2-1 절연층(121) 및 제2-2 절연층(122)을 관통하면서, 상기 제2-3 절연층(123)을 비관통하며 배치될 수 있다. In contrast, the
즉, 캐비티(160)는 제2-1 절연층(121) 내에 배치되는 제1 파트(P1)와, 제2-2 절연층(122) 내에 배치되는 제2 파트(P2)와, 제2-3 절연층(123) 내에 배치되는 제3 파트(P3)를 포함할 수 있다. 여기에서, 실시 예에서의 제2 절연층(122)이 3층 구조를 가짐에 따라 상기 캐비티(160)가 제1 내지 제3파트(P1, P2, P3)로 구성되는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 제2 절연층(120)이 2층 구조를 가지는 경우, 상기 캐비티(160)는 제1 및 제2 파트만을 포함할 수 있다. 예를 들어, 상기 제2 절연층(122)이 5층 구조를 가지는 경우, 상기 캐비티(160)는 제1 내지 제5 파트를 포함할 수 있다. 다만, 실시 예에서의 캐비티(160)는 최하부에 배치된 파트가 관통홀 형상이 아닌 홈 형상을 가진다는 것에 그 특징이 있다.That is, the
상기 제1 파트(P1)는, 상기 제2-1 절연층(121) 내에 배치될 수 있다. 이때, 제1 파트(P1)는, 상기 제2-1 절연층(121) 내에 배치되며, 상기 캐비티(160)의 하부 영역을 형성하는 홈(Groove)일 수 있다.The first part P1 may be disposed in the second-first
상기 제2 파트(P2)는 상기 제2-2 절연층(122) 내에 배치될 수 있다. 상기 제2 파트(P2)는 상기 제2-2 절연층(122) 내에 배치되며, 상기 캐비티(160)의 중앙 영역을 형성하는 관통 홀일 수 있다. The second part P2 may be disposed in the 2-2nd
상기 제3 파트(P3)는 상기 제2-3 절연층(123) 내에 배치될 수 있다. 상기 제3 파트(P3)는 상기 제2-3 절연층(123) 내에 배치되며, 상기 캐비티(160)의 상부 영역을 형성하는 관통 홀일 수 있다. The third part P3 may be disposed in the 2-3
즉, 캐비티(160)는 상기 제1 파트(P1), 제2 파트(P2) 및 제3 파트(P3)의 조합으로 구성될 수 있다. 이때, 상기 제1 파트(P1)의 두께는 상기 제2-1 절연층(121)의 두께보다 작을 수 있다. 따라서, 상기 캐비티(160)는 상기 제2-1 절연층(121)을 비관통하며 형성될 수 있다. That is, the
다시 말해서, 제2-1 절연층(121)은 상기 캐비티(160)와 수직 방향으로 오버랩되는 영역 상에 배치되는 제1 부분과, 상기 제1 부분을 제외한 제2 부분을 포함할 수 있다. 그리고, 상기 제1 부분의 두께(H2)는 상기 제2 부분의 두께(H1)와 다를 수 있다.In other words, the 2-1
바람직하게, 상기 제2 영역의 두께(H1)는 상기 제2-1 절연층(121)이 가지는 두께에 대응될 수 있다.Preferably, the thickness H1 of the second region may correspond to the thickness of the second-first
상기 제2 부분의 두께는 5㎛ 내지 20㎛일 수 있다. 예를 들어, 상기 제2 부분의 두께는 1층의 RCC로 구성된 제2-1 절연층(121)의 두께에 대응되며, 이에 따라 5㎛ 내지 20㎛의 두께를 가질 수 있다.The thickness of the second portion may be 5 μm to 20 μm. For example, the thickness of the second portion corresponds to the thickness of the 2-1
상기 제1 부분의 두께(H2)는 상기 제2 부분의 두께(H1)보다 작을 수 있다. 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)에 의해 결정될 수 있다. 바람직하게, 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)보다 작을 수 있다. A thickness H2 of the first portion may be smaller than a thickness H1 of the second portion. The thickness H2 of the first portion may be determined by the thickness H3 of the
바람직하게, 상기 패드(141a)의 두께(H3)는 상기 제2 부분의 두께(H1)보다 작을 수 있다. 예를 들어, 상기 패드(141a)의 두께(H3)는 5㎛ 내지 10㎛일 수 있다.Preferably, the thickness H3 of the
그리고, 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)보다 작을 수 있다. 예를 들어, 제1 부분의 두께(H2)는 3㎛ 내지 8㎛일 수 있다. 따라서, 상기 제2-1 절연층(121)의 상기 제1 부분은 상기 제1 절연층(110) 상에 배치된다. 이때, 제2-1 절연층(121)의 상기 제1 부분은 상기 제1 절연층(110) 상에 배치되는 패드(141a)의 상면을 노출할 수 있다.In addition, the thickness H2 of the first portion may be smaller than the thickness H3 of the
즉, 실시 예에서는 전자 소자를 실장시키기 위해, 상기 제2 절연층(120)을 관통하며 캐비티(160)를 형성하지 않고, 상기 제2 절연층(120)의 적어도 일부(상기 제2-1 절연층(121)의 제1 부분)를 상기 제1 절연층(110) 상에 잔존시킨 상태로 캐비티(160)를 형성한다.That is, in the embodiment, in order to mount an electronic device, at least a portion of the second insulating layer 120 (the second insulating layer 2-1) passes through the second insulating
이때, 상기 잔존한 상기 제2 절연층(120)의 일부의 두께(H2)는 상기 캐비티(160) 상에서 노출되어야 하는 패드(141a)의 두께(H3)보다 작다. 이에 따라, 실시 예에서는 상기 패드(141a) 상에 전자 소자를 실장하는데 영향을 주지 않고 상기 패드(141a)의 형상을 유지시키면서 상기 캐비티(160)를 형성할 수 있다.In this case, the thickness H2 of the remaining portion of the second insulating
즉, 종래에는 상기와 같은 복수의 절연층 내에 캐비티를 형성하기 위해서, 보호 레이어나 스탑 레이어를 제1 절연층 상에 배치한 상태에서 캐비티 형성 공정을 진행하였다. 이에 따라, 종래에는 원하는 깊이(제2 절연층을 모두 관통하는 깊이)만큼 캐비티를 형성할 수 있었다. 다만, 종래에는 상기 캐비티가 형성된 이후에 상기 보호 레이어나 스탑 레이어를 제거하는 에칭 공정을 진행해야만 했다. 이에 따라, 종래에는 상기 보호 레이어나 스탑 레이어를 제거하는 에칭 공정 중에 상기 제1 절연층 상에 배치되는 패드의 일부도 함께 제거되며, 이에 따라 상기 패드의 신뢰성에 문제가 발생할 수 있다. 이때, 샌드블러스트(sand blast)나 레이저 공정 시에 필요한 보호 레이어나 스탑 레이어의 두께는 3um 내지 10um 수준이며, 이에 따라 상기 에칭 공정 시 상기 패드의 전체 두께 중 상기 보호 레이어나 스탑 레이어의 두께에 대응하는 만큼 제거되는 문제가 있었다.That is, in the prior art, in order to form cavities in the plurality of insulating layers as described above, the cavity formation process was performed in a state in which a protective layer or a stop layer was disposed on the first insulating layer. Accordingly, in the prior art, the cavity could be formed as much as a desired depth (a depth penetrating all of the second insulating layer). However, in the related art, after the cavity is formed, an etching process of removing the protective layer or the stop layer has to be performed. Accordingly, in the related art, a part of the pad disposed on the first insulating layer is also removed during the etching process of removing the protective layer or the stop layer, and thus, a problem may occur in the reliability of the pad. At this time, the thickness of the protective layer or the stop layer required during the sand blast or laser process is 3 μm to 10 μm. There were problems that were eliminated as much as they responded.
이에 따라, 실시 예에서는 상기 보호 레이어나 스탑 레이어를 형성시키지 않은 상태에서 캐비티를 용이하게 형성할 수 있도록 하며, 이에 따라 상기 보호 레이어나 스탑 레이어의 제거 공정 중에 발생하는 신뢰성 문제를 해결하도록 한다.Accordingly, in the embodiment, the cavity can be easily formed in a state in which the protective layer or the stop layer is not formed, and thus, the reliability problem that occurs during the process of removing the protective layer or the stop layer is solved.
그리고 이는 상기 캐비티를 형성하는 공정 조건의 컨트롤을 통해 상기 제2-1 절연층(121)을 관통하지 않는 상태로 상기 캐비티(160)를 형성하도록 한다.And, this allows the
이때, 상기 캐비티(160)는 레이저 공정에 의해 형성될 수 있다. 여기에서, 상기 보호 레이어나 스탑 레이어가 없는 상태에서, 상기 레이저 공정을 통해 원하는 깊이까지 캐비티를 형성하는게 쉽지 않다. 이때, 실시 예에서는 상기 캐비티(160)가 가져야 하는 최소 깊이 및 최대 깊이 사이의 범위를 기준으로 상기 레이저의 공정 조건을 컨트롤 하여 원하는 깊이까지 상기 캐비티(160)를 형성할 수 있도록 한다. 여기에서 상기 컨트롤되는 공정 조건은 레이저 공정 속도 및 레이저 세기를 포함할 수 있다. 즉, 상기 레이저 공정 진행 시간을 고정한 상태에서 상기 공정 속도 및 세기 조건을 변경함에 따라 상기 캐비티(160)의 깊이를 um 단위로 컨트롤 가능하다. 이에 따라, 실시 예에서는 상기 레이저 공정 속도 및 세기를 조정하여 상기 캐비티가 가져야 하는 최소 깊이 및 최대 깊이 사이의 범위 내에서 상기 캐비티(160)를 형성할 수 있도록 한다. 상기 캐비티(160)의 최대 깊이는 상기 제2 절연층(120)의 전체 두께보다 작을 수 있다. 또한, 상기 캐비티(160)의 최소 깊이는 상기 제2 절연층(120)의 전체 두께에서 상기 패드(141a)의 두께를 뺀 깊이보다 클 수 있다. 이에 따라, 실시 예에서는 상기 제2 절연층(120) 중 제2-1 절연층(121)의 제1 부분의 상면이 상기 제1 절연층(110)의 상면보다 높으면서 상기 패드(141a)의 상면보다는 낮게 위치하도록 한다.In this case, the
한편, 도 1a 및 도 2a를 참조하면, 상기 캐비티(160)는 내벽(S1, S2) 및 바닥면(S3)을 포함한다. Meanwhile, referring to FIGS. 1A and 2A , the
상기 캐비티(160)의 내벽(S1, S2) 및 바닥면(S3)은 일정 표면 거칠기를 가질 수 있다. 이때, 실시 예에서는 상기 캐비티(160)의 내벽(S1, S2) 및 바닥면(S3)이 일정 표면 거칠기를 가지도록 추가적인 공정을 진행하는 것이 아니라, 상기 캐비티(160)를 형성하기 위한 레이저 공정 시에 상기 표면 거칠기가 형성되도록 할 수 있다. The inner walls S1 and S2 and the bottom surface S3 of the
다시 말해서, 상기 캐비티(160)의 바닥면(S3)은 상기 제2-1 절연층(121)의 제1 부분의 상면을 의미할 수 있다. 그리고, 상기 제2-1 절연층(121)의 제1 부분의 상면의 높이는 일정하지 않고, 위치에 따라 편차를 가질 수 있다. In other words, the bottom surface S3 of the
한편, 실시 예에서는 가우시안 빔을 이용하여 상기 캐비티(160)를 형성하도록 한다. 이때, 상기 캐비티(160)의 최외곽 부분은 상기 가우시안 빔의 중심점을 이용하여 가공을 진행한다. 즉, 상기 가우시안 빔은 중심점은 가장 큰 세기의 레이저가 발생되며, 이에 따라 상기 최외곽 부분에서의 캐비티(160)의 내벽의 경사각은 비교 예 대비 작아질 수 있다. Meanwhile, in the embodiment, the
다시 말해서, 캐비티(160)의 내벽은 바닥면(S3)으로부터 연장되는 제1 내벽(S2)과, 상기 제1 내벽(S2)으로부터 연장되는 제2 내벽(S1)을 포함할 수 있다.In other words, the inner wall of the
그리고, 상기 제1 내벽(S2)은 제1 경사각(θ2)을 가질 수 있다. 상기 제1 경사각(θ2)은 기준면(BS)에 대하여, 상기 제1 내벽(S2)의 일단(E1) 및 타단(E3)을 연결하는 가상의 직선의 경사각을 의미할 수 있다. In addition, the first inner wall S2 may have a first inclination angle θ2. The first inclination angle θ2 may mean an inclination angle of a virtual straight line connecting one end E1 and the other end E3 of the first inner wall S2 with respect to the reference plane BS.
또한, 상기 제2 내벽(S1)은 제2 경사각(θ1)을 가질 수 있다. 이때, 상기 제2 내벽(S1)이 가지는 제2 경사각(θ1)은 상기 제1 경사각(θ2)보다 작을 수 있다. 상기 제2 경사각(θ1)은 기준면(BS)에 대하여, 상기 제2 내벽(S1)의 일단(E2) 및 타단(E1)을 연결하는 가상의 직선의 경사각을 의미할 수 있다.Also, the second inner wall S1 may have a second inclination angle θ1 . In this case, the second inclination angle θ1 of the second inner wall S1 may be smaller than the first inclination angle θ2. The second inclination angle θ1 may mean an inclination angle of a virtual straight line connecting one end E2 and the other end E1 of the second inner wall S1 with respect to the reference plane BS.
즉, 상기 제2 내벽(S1)은 가우시안 빔의 중심점을 이용하여 가공된 부분이고, 이에 따라 상기 제1 경사각(θ2)보다는 작은 제2 경사각(θ1)을 가질 수 있다. 이때, 캐비티(160)의 바닥면(S3)이 평면인 경우, 상기 기준면(BS)은 상기 캐비티(160)의 바닥면(S3)일 수 있다. 또한, 상기 기준면(BS)은 상기 캐비티(160)가 형성된 영역과 수직 방향으로 중첩되는 상기 제1 절연층의 상면일 수 있다. That is, the second inner wall S1 is a portion processed using the center point of the Gaussian beam, and thus may have a second inclination angle θ1 smaller than the first inclination angle θ2. In this case, when the bottom surface S3 of the
상기 제1 경사각(θ2)은 130도 내지 160도의 범위를 가질 수 있다. 또한, 상기 제2 경사각(θ1)은 상기 제1 경사각(θ2) 보다 작은 91도 내지 130도의 범위를 가질 수 있다. The first inclination angle θ2 may range from 130 degrees to 160 degrees. In addition, the second inclination angle θ1 may have a range of 91 degrees to 130 degrees smaller than the first inclination angle θ2 .
상기와 같이, 실시 예에서는 캐비티(160)의 최외곽 부분을 형성할 때, 가우시안 빔의 중심점을 이용하여 비교 예 대비 작은 경사각을 가지도록 형성할 수 있으며, 이에 따라, 상기 캐비티(160)가 차지하는 전체 영역을 줄일 수 있다.As described above, in the embodiment, when the outermost portion of the
다시 말해서, 실시 예에서의 캐비티(160)의 내벽은 변곡점(E1)을 중심으로, 제1 경사각(θ2)을 가지는 제1 내벽(S2)과, 제2 경사각(θ1)을 가지는 제2 내벽(S1)을 포함할 수 있으며, 상기 제1 경사각(θ2)과 상기 제2 경사각(θ1)은 서로 다를 수 있다. 바람직하게, 바닥면(S3)과 인접한 상기 제1 내벽(S2)이 가지는 제1 경사각(θ2)은 상기 바닥면(S3)으로부터 이격된 상기 제2 내벽(S1)이 가지는 제2 경사각(θ1)보다 클 수 있다.In other words, the inner wall of the
이때, 상기 변곡점은 상기 제1 내벽(S2)과 상기 제2 내벽(S1)이 서로 만나는 지점일 수 있다. 즉, 상기 변곡점을 중심으로 하측에는 상기 제1 내벽(S2)이 위치하고, 상측에는 상기 제2 내벽(S1)이 위치할 수 있다.In this case, the inflection point may be a point where the first inner wall S2 and the second inner wall S1 meet each other. That is, the first inner wall S2 may be positioned below the inflection point, and the second inner wall S1 may be positioned above the inflection point.
한편, 상기 변곡점의 높이는 상기 제2-1 절연층(121)의 제1 부분의 높이와, 상기 제2-1 절연층(121)의 제2 부분의 높이의 사이에 위치할 수 있다. 바람직하게, 상기 변곡점의 높이는 패드(141a)의 상면보다는 높게 위치하면서, 상기 제2-1 절연층(121)의 상면보다는 낮게 위치할 수 있다. Meanwhile, the height of the inflection point may be located between the height of the first portion of the 2-1
상기와 같이 실시 예에서는 캐비티(160)를 형성할 때, 캐비티(160)의 최외곽 부분의 제2 내벽(S1)은 제2 경사각(θ1)을 가지도록 하고, 상기 제2 내벽(S1)과 바닥면(S3) 사이의 제1 내벽(S2)은 제1 경사각(θ2)을 가지도록 한다. 이는, 가우시안 빔의 중심점을 이용하여 상기 캐비티(160)의 최외곽 부분을 가공함에 의해 구현될 수 있으며, 이에 따라 상기 캐비티(160)의 최외곽 부분의 경사각을 비교 예 대비 감소시킴에 따라 캐비티 형성을 위해 필요한 공간을 획기적으로 감소시킬 수 있다.In the embodiment as described above, when the
이에 따라, 실시 예에서의 캐비티(160)는 상기 제2 내벽(S1)을 포함하는 제1 영역(R1), 상기 제1 내벽(S2)을 포함하는 제2 영역(R2) 및 바닥면(S3)에 대응하는 제3 영역(R3)을 포함할 수 있다.Accordingly, in the embodiment, the
그리고, 상기 바닥면(S3)은 패드(141a)보다 낮은 높이를 가지면서, 상기 제1 절연층의 상면 위에 배치될 수 있다.In addition, the bottom surface S3 may be disposed on the upper surface of the first insulating layer while having a height lower than that of the
그리고, 상기 제2 영역(R2)에 대응하는 상기 제1 내벽(S2)은 제1 경사각(θ2)을 가지면서 상기 바닥면(S3)으로부터 상측 방향으로 연장될 수 있다. In addition, the first inner wall S2 corresponding to the second region R2 may extend upwardly from the bottom surface S3 while having a first inclination angle θ2 .
그리고, 상기 제1 영역(R1)에 대응하는 상기 제2 내벽(S1)은 제2 경사각(θ1)을 가지면서 상기 제1 내벽(S2)으로부터 상측 방향으로 연장될 수 있다. In addition, the second inner wall S1 corresponding to the first region R1 may extend upwardly from the first inner wall S2 while having a second inclination angle θ1 .
한편, 제2 실시 예에서와 같이 캐비티는 단일 층으로 구성된 제2 절연층(120)에 형성될 수 있다. Meanwhile, as in the second embodiment, the cavity may be formed in the second insulating
즉, 제2 실시 예에서의 인쇄회로기판(100)에서의 캐비티(160)는 제2 절연층(120)을 비관통하며 형성될 수 있다. That is, the
다시 말해서, 제2 절연층(120)은 상기 캐비티(160)와 수직 방향으로 오버랩되는 영역 상에 배치되는 제1 부분과, 상기 제1 부분을 제외한 제2 부분을 포함할 수 있다. 그리고, 상기 제1 부분의 두께(H2)는 상기 제2 부분의 두께(H1)와 다를 수 있다.In other words, the second insulating
바람직하게, 상기 제2 영역의 두께(H1)는 상기 제2 절연층(120)의 전체 두께에 대응될 수 있다. Preferably, the thickness H1 of the second region may correspond to the total thickness of the second insulating
상기 제2 부분의 두께는 5㎛ 내지 20㎛를 가질 수 있다. 즉, 제2 절연층(120)은 1층의 RCC로 구성되며, 이에 따라 5㎛ 내지 20㎛의 두께를 가질 수 있다.The second portion may have a thickness of 5 μm to 20 μm. That is, the second insulating
상기 제1 부분의 두께(H2)는 상기 제2 부분의 두께(H1)보다 작을 수 있다. 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)에 의해 결정될 수 있다. 바람직하게, 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)보다 작을 수 있다. A thickness H2 of the first portion may be smaller than a thickness H1 of the second portion. The thickness H2 of the first portion may be determined by the thickness H3 of the
바람직하게, 상기 패드(141a)의 두께(H3)는 상기 제2 부분의 두께(H1)보다 작을 수 있다. 예를 들어, 상기 패드(141a)의 두께(H3)는 5㎛ 내지 10㎛일 수 있다.Preferably, the thickness H3 of the
그리고, 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)보다 작을 수 있다. 예를 들어, 제1 부분의 두께(H2)는 3㎛ 내지 8㎛일 수 있다. 따라서, 상기 제2 절연층(120)의 상기 제1 부분은 상기 제1 절연층(110) 상에 배치된다. 이때, 제2 절연층(120)의 상기 제1 부분은 상기 제1 절연층(110) 상에 배치되는 패드(141a)의 상면을 노출할 수 있다.In addition, the thickness H2 of the first portion may be smaller than the thickness H3 of the
즉, 실시 예에서는 전자 소자를 실장시키기 위해, 상기 제2 절연층(120)을 관통하며 캐비티(160)를 형성하지 않고, 상기 제2 절연층(120)의 적어도 일부를 상기 제1 절연층(110) 상에 잔존시킨 상태로 캐비티(160)를 형성한다.That is, in the embodiment, in order to mount an electronic device, at least a portion of the second insulating
이때, 상기 잔존한 상기 제2 절연층(120)의 일부의 두께(H2)는 상기 캐비티(160) 상에서 노출되어야 하는 패드(141a)의 두께(H3)보다 작다. 이에 따라, 실시 예에서는 상기 패드(141a) 상에 전자 소자를 실장하는데 영향을 주지 않고 상기 패드(141a)의 형상을 유지시키면서 상기 캐비티(160)를 형성할 수 있다.In this case, the thickness H2 of the remaining portion of the second insulating
한편, 도 1b 및 도 2b를 참조하면, 상기 캐비티(160)는 내벽(S1, S2) 및 바닥면(S3)을 포함한다. Meanwhile, referring to FIGS. 1B and 2B , the
상기 캐비티(160)의 내벽(S1, S2) 및 바닥면(S3)은 일정 표면 거칠기를 가질 수 있다. 이때, 실시 예에서는 상기 캐비티(160)의 내벽(S1, S2) 및 바닥면(S3)이 일정 표면 거칠기를 가지도록 추가적인 공정을 진행하는 것이 아니라, 상기 캐비티(160)를 형성하기 위한 레이저 공정 시에 상기 표면 거칠기가 형성되도록 할 수 있다. The inner walls S1 and S2 and the bottom surface S3 of the
다시 말해서, 상기 캐비티(160)의 바닥면(S3)은 상기 제2 절연층(120)의 제1 부분의 상면을 의미할 수 있다. 그리고, 상기 제2 절연층(121)의 제1 부분의 상면의 높이는 일정하지 않고, 위치에 따라 편차를 가질 수 있다. 이와 같은 바닥면(S3)의 높이 편차는 레이저 빔의 중심선과 외곽 부분에서의 에너지 차이에 의해 발생할 수 있다.In other words, the bottom surface S3 of the
또한, 캐비티(160)의 내벽은 바닥면(S3)으로부터 연장되는 제1 내벽(S2)과, 상기 제1 내벽(S2)으로부터 연장되는 제2 내벽(S1)을 포함할 수 있다.In addition, the inner wall of the
그리고, 상기 제1 내벽(S2)은 제1 경사각(θ을 가질 수 있다. 상기 제1 경사각(θ은 기준면(BS)에 대하여, 상기 제1 내벽(S2)의 일단(E1) 및 타단(E3)을 연결하는 가상의 직선의 경사각을 의미할 수 있다. In addition, the first inner wall S2 may have a first inclination angle θ. The first inclination angle θ is one end E1 and the other end E3 of the first inner wall S2 with respect to the reference plane BS. ) may mean the angle of inclination of an imaginary straight line connecting them.
또한, 상기 제2 내벽(S1)은 제2 경사각(θ을 가질 수 있다. 이때, 상기 제2 내벽(S1)이 가지는 제2 경사각(θ은 상기 제1 경사각(θ보다 작을 수 있다. 상기 제2 경사각(θ은 기준면(BS)에 대하여, 상기 제2 내벽(S1)의 일단(E2) 및 타단(E1)을 연결하는 가상의 직선의 경사각을 의미할 수 있다.Also, the second inner wall S1 may have a second inclination angle θ. In this case, the second inclination angle θ of the second inner wall S1 may be smaller than the first inclination angle θ. The 2 inclination angle θ may mean an inclination angle of a virtual straight line connecting one end E2 and the other end E1 of the second inner wall S1 with respect to the reference plane BS.
즉, 상기 제2 내벽(S1)은 가우시안 빔의 중심점을 이용하여 가공된 부분이고, 이에 따라 상기 제1 경사각(θ보다는 작은 제2 경사각(θ을 가질 수 있다. 이때, 캐비티(160)의 바닥면(S3)이 평면인 경우, 상기 기준면(BS)은 상기 캐비티(160)의 바닥면(S3)일 수 있다. 또한, 상기 기준면(BS)은 상기 캐비티(160)가 형성된 영역과 수직 방향으로 중첩되는 상기 제1 절연층의 상면일 수 있다. That is, the second inner wall S1 is a part processed using the center point of the Gaussian beam, and thus may have a second inclination angle θ smaller than the first inclination angle θ. In this case, the bottom of the
상기 제1 경사각(θ은 130도 내지 160도의 범위를 가질 수 있다. 또한, 상기 제2 경사각(θ은 상기 제1 경사각(θ보다 작은 91도 내지 130도의 범위를 가질 수 있다. The first inclination angle θ may be in a range of 130 to 160 degrees, and the second inclination angle θ may be in a range of 91 to 130 degrees smaller than the first inclination angle θ.
상기와 같이, 실시 예에서는 캐비티(160)의 최외곽 부분을 형성할 때, 가우시안 빔의 중심점을 이용하여 비교 예 대비 작은 경사각을 가지도록 형성할 수 있으며, 이에 따라, 상기 캐비티(160)가 차지하는 전체 영역을 줄일 수 있다.As described above, in the embodiment, when the outermost portion of the
다시 말해서, 실시 예에서의 캐비티(160)의 내벽은 변곡점(E1)을 중심으로, 제1 경사각(θ을 가지는 제1 내벽(S2)과, 제2 경사각(θ을 가지는 제2 내벽(S1)을 포함할 수 있으며, 상기 제1 경사각(θ과 상기 제2 경사각(θ은 서로 다를 수 있다. 바람직하게, 바닥면(S3)과 인접한 상기 제1 내벽(S2)이 가지는 제1 경사각(θ은 상기 바닥면(S3)으로부터 이격된 상기 제2 내벽(S1)이 가지는 제2 경사각(θ보다 클 수 있다.In other words, in the embodiment, the inner wall of the
이때, 상기 변곡점은 상기 제1 내벽(S2)과 상기 제2 내벽(S1)이 서로 만나는 지점일 수 있다. 즉, 상기 변곡점을 중심으로 하측에는 상기 제1 내벽(S2)이 위치하고, 상측에는 상기 제2 내벽(S1)이 위치할 수 있다.In this case, the inflection point may be a point where the first inner wall S2 and the second inner wall S1 meet each other. That is, the first inner wall S2 may be positioned below the inflection point, and the second inner wall S1 may be positioned above the inflection point.
한편, 상기 변곡점의 높이는 상기 제2-1 절연층(121)의 제1 부분의 높이와, 상기 제2-1 절연층(121)의 제2 부분의 높이의 사이에 위치할 수 있다. 바람직하게, 상기 변곡점의 높이는 패드(141a)의 상면보다는 높게 위치하면서, 상기 제2-1 절연층(121)의 상면보다는 낮게 위치할 수 있다. Meanwhile, the height of the inflection point may be located between the height of the first portion of the 2-1
상기와 같이 실시 예에서는 캐비티(160)를 형성할 때, 캐비티(160)의 최외곽 부분의 제2 내벽(S1)은 제2 경사각(θ을 가지도록 하고, 상기 제2 내벽(S1)과 바닥면(S3) 사이의 제1 내벽(S2)은 제1 경사각(θ을 가지도록 한다. 이는, 가우시안 빔의 중심점을 이용하여 상기 캐비티(160)의 최외곽 부분을 가공함에 의해 구현될 수 있으며, 이에 따라 상기 캐비티(160)의 최외곽 부분의 경사각을 비교 예 대비 감소시킴에 따라 캐비티 형성을 위해 필요한 공간을 획기적으로 감소시킬 수 있다.In the embodiment as described above, when the
이에 따라, 실시 예에서의 캐비티(160)는 상기 제2 내벽(S1)을 포함하는 제1 영역(R1), 상기 제1 내벽(S2)을 포함하는 제2 영역(R2) 및 바닥면(S3)에 대응하는 제3 영역(R3)을 포함할 수 있다.Accordingly, in the embodiment, the
그리고, 상기 바닥면(S3)은 패드(141a)보다 낮은 높이를 가지면서, 상기 제1 절연층의 상면 위에 배치될 수 있다.In addition, the bottom surface S3 may be disposed on the upper surface of the first insulating layer while having a height lower than that of the
그리고, 상기 제2 영역(R2)에 대응하는 상기 제1 내벽(S2)은 제1 경사각(θ을 가지면서 상기 바닥면(S3)으로부터 상측 방향으로 연장될 수 있다. In addition, the first inner wall S2 corresponding to the second region R2 may extend upwardly from the bottom surface S3 while having a first inclination angle θ.
그리고, 상기 제1 영역(R1)에 대응하는 상기 제2 내벽(S1)은 제2 경사각(θ을 가지면서 상기 제1 내벽(S2)으로부터 상측 방향으로 연장될 수 있다. In addition, the second inner wall S1 corresponding to the first region R1 may extend upwardly from the first inner wall S2 while having a second inclination angle θ.
한편, 실시 예에서의 상기 제1 내벽(S2)과 상기 제2 내벽(S3)은 캐비티 가공 시에 진행되는 레이저 빔의 이동 피치에 의해 이들의 비율이 서로 달라질 수 있으며, 상기 레이저 빔의 이동 피치를 조절하는 것에 의해 제1 내벽(S2)과 제2 내벽(S3)의 길이 비율을 1:9 내지 9:1로 조절 가능하다.On the other hand, the ratio of the first inner wall (S2) and the second inner wall (S3) in the embodiment may be different from each other depending on the movement pitch of the laser beam during cavity processing, the movement pitch of the laser beam By adjusting the length ratio of the first inner wall (S2) and the second inner wall (S3) can be adjusted to 1:9 to 9:1.
이하에서는, 제1 실시 예에서의 인쇄회로기판의 구조를 중심으로, 이를 포함하는 패키지 기판 및 이의 제조 방법에 대해 설명하기로 한다.Hereinafter, a package substrate including the same and a manufacturing method thereof will be described with a focus on the structure of the printed circuit board in the first embodiment.
도 3은 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.3 is a view showing a package substrate according to the first embodiment.
도 3를 참조하면, 실시 예에서의 패키지 기판(200)은 도 1에 도시한 인쇄회로기판(100) 및 상기 인쇄회로기판(100)의 캐비티(160) 내에 실장된 전자소자(180)를 포함한다.Referring to FIG. 3 , the
도 1a, 도 1b, 도 2a 및 도 2b에서 설명한 인쇄회로기판(100)은 전자소자(180)를 실장하기 위한 패키지 기판(200)으로 이용될 수 있다. The printed
이때, 상기 인쇄회로기판(100)에 대해서는 상기에서 이미 상세하게 설명하였으므로, 이에 대한 설명은 생략하기로 한다.At this time, since the printed
인쇄회로기판(100)은 캐비티(160)를 포함하고, 상기 캐비티(160)에는 패드(141a)가 노출될 수 있다. 이때, 상기 캐비티(160) 내에서 상기 패드(141a)가 형성된 영역을 제외한 나머지 영역에는 상기 제2-1 절연층(121)이 배치될 수 있다. 다만, 상기 제2-1 절연층(121)의 제1 부분의 높이는 상기 패드(141a)의 높이보다 낮다. 이에 따라 상기 전자소자(180)는 제2 절연층의 제1 부분에 의해 영향을 받지 않고, 상기 패드(141a) 상에 안정적으로 실장될 수 있다. 다시 말해서, 상기 패드(141a)의 높이보다 상기 제2-1 절연층(121)의 상기 제1 부분의 높이가 높다면, 상기 전자소자(180)는 상기 패드(141a) 상에 기울어진 상태로 실장될 수 있으며, 더 나아가 상기 패드(141a)와 전기적 접속 상태에 불량이 발생할 수 있다. The printed
이때, 상기 전자소자(180)는 인쇄회로기판(100)의 캐비티(160) 내에 배치되는 전자 부품일 수 있으며, 이는 능동 소자와 수동 소자로 구분될 수 있다. 그리고, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 인쇄회로기판에 실장된다.In this case, the
한편, 상기 패드(141a) 상에는 접속부(170)가 배치될 수 있다. 상기 접속부(170)의 평면 형상은 사각형일 수 있다. 상기 접속부(170)는 상기 패드(141a) 상에 배치되어, 상기 전자소자(180)를 고정하면서 상기 전자소자(180)와 상기 패드(141a) 사이를 전기적으로 연결한다. 이를 위해, 패드(141a)는 전도성 물질로 형성될 수 있다. 일 예로 상기 접속부(170)는 솔더 볼일 수 있다. 상기 접속부(170)는 솔더에 이종 성분의 물질이 함유될 수 있다. 상기 솔더는 SnCu, SnPb, SnAgCu 중 적어도 어느 하나로 구성될 수 있다. 그리고, 상기 이종 성분의 물질은 Al, Sb, Bi, Cu, Ni, In, Pb, Ag, Sn, Zn, Ga, Cd 및 Fe 중 어느 하나를 포함할 수 있다.Meanwhile, a
한편, 상기 전자소자(180)의 상면은 상기 인쇄회로기판(100)의 최상층의 표면보다 높게 위치할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 전자소자(180)의 종류에 따라 상기 전자소자(180)의 상면이 상기 인쇄회로기판(100)의 최상층의 표면과 동일 높이에 배치될 수 있으며, 이와 다르게 낮게 배치될 수도 있을 것이다.Meanwhile, the upper surface of the
도 4는 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.4 is a view showing a package substrate according to a second embodiment.
도 4를 참조하면, 실시 예에서의 패키지 기판(200A)은 인쇄회로기판(100) 및 상기 인쇄회로기판(100)의 캐비티(160) 내에 실장된 전자소자(180a)를 포함한다.Referring to FIG. 4 , the
또한, 패키지 기판(200A)은 상기 캐비티(160) 내에 배치되며, 상기 전자소자(180a)를 덮는 몰딩층(190)을 더 포함한다.In addition, the
상기 몰딩층(190)은 선택적으로 상기 캐비티(160) 내에 배치되어, 상기 캐비티(160) 내에 실장된 전자소자(180a)를 보호할 수 있다. The
상기 몰딩층(190)은 몰딩용 수지로 구성될 수 있으며, 예를 들어, EMC(Epoxy molding compound)일 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 몰딩층(190)은 EMC 이외에도 다양한 다른 몰딩용 수지로 구성될 수도 있을 것이다.The
쇄회로기판(100)은 전자소자(180a)를 실장하기 위한 패키지 기판(200A)으로 이용될 수 있다. The printed
인쇄회로기판(100)은 캐비티(160)를 포함하고, 상기 캐비티(160)에는 패드(141a)가 노출될 수 있다. 이때, 상기 캐비티(160) 내에서 상기 패드(141a)가 형성된 영역을 제외한 나머지 영역에는 상기 제2-1 절연층(121)이 배치될 수 있다. 다만, 상기 제2-1 절연층(121)의 제1 부분의 높이는 상기 패드(141a)의 높이보다 낮다. 이에 따라 상기 전자소자(180a)는 상기 제2-1 절연층(121)의 제1 부분에 의해 영향을 받지 않고, 상기 패드(141a) 상에 안정적으로 실장될 수 있다. 다시 말해서, 상기 패드(141a)의 높이보다 상기 제2-1 절연층(121)의 상기 제1 부분의 높이가 높다면, 상기 전자소자(180a)는 상기 패드(141a) 상에 기울어진 상태로 실장될 수 있으며, 더 나아가 상기 패드(141a)와 전기적 접속 상태에 불량이 발생할 수 있다. The printed
실시 예에서의 몰딩층(190)은 상기 캐비티(160)의 내벽(S1, S2) 및 바닥면(S3)과 접촉하며 배치된다. 이때, 상기 캐비티(160)의 내벽(S1, S2)은 단일 경사각이 아닌, 변곡점을 기준으로 서로 다른 경사각을 가진 제1 내벽(S2) 및 제2 내벽(S1)을 포함할 수 있다. 상기와 같은 캐비티(160)의 구조는 상기 몰딩층(190)과의 접촉하는 표면면적을 증가시킬 수 있으며, 이에 따라 상기 몰딩층(190)과 인쇄회로기판(100) 사이의 접합력을 향상시킬 수 있다. In the embodiment, the
실시 예에 의하면, 인쇄회로기판은 캐비티를 포함한다. 이때, 상기 캐비티(160)는 제2 절연층(120)을 관통하는 구조가 아닌 비관통하는 구조를 가진다. 이때, 상기 캐비티(160)는 제1 절연층(110) 상에 배치된 패드(141a)를 노출한다. 그리고, 상기 캐비티(160)의 바닥면은 상기 패드(141a)의 상면보다 낮게 위치한다. 이에 따라, 실시 예에서는 상기 캐비티(160)를 형성하기 위해 추가적인 레이어를 형성하지 않아도 되며, 이에 따른 공정 수를 줄일 수 있다. 또한, 실시 예에서는 상기 추가적인 레이어를 제거하는 공정에서 발생하는 상기 패드(141a)의 두께 변화나 형상 변화에 의한 손실을 해결할 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다.According to an embodiment, the printed circuit board includes a cavity. In this case, the
또한, 실시 예에서의 인쇄회로기판의 캐비티는 바닥면 및 내벽을 포함한다. 이때, 상기 캐비티의 내벽은 상기 바닥면으로부터 연정하고, 제1 경사각을 가지는 제1 부분과, 상기 제1 부분으로 연장되고 제2 경사각을 가지는 제2 부분을 포함한다. 이때, 상기 제1 경사각과 제2 경사각은 서로 다르다. 다시 말해서, 실시 예에서의 캐비티의 내벽은 상기 제1 부분과 상기 제2 부분 사이에 경사각이 변하는 변곡점을 포함할 수 있다. 이때, 상기 제1 경사각과 상기 제2 경사각 각각은 상기 바닥면과의 내각을 의미할 수 있다. 그리고, 상기 제1 경사각은 상기 제2 경사각보다 작을 수 있다. 바람직하게, 실시 예에서의 상기 캐비티의 최외곽 부분을 구성하는 상기 내벽의 제2 부분은 제2 경사각을 가지며, 상기 내벽의 제1 부분은 상기 제2 경사각보다 큰 제1 경사각을 가질 수 있다. 상기와 같은 실시 예에서는 상기 내벽의 제2 부분의 경사각을 비교 예 대비 줄일 수 있으며, 이에 따라 동일 소자가 배치된다는 가정하에, 비교 예 대비 캐비티 형성을 위해 필요한 공간을 최소화할 수 있으며, 이에 따른 회로 집적도를 향상시킬 수 있다. 다시 말해서, 실시 예에서의 상기 내벽의 제2 부분의 경사각을 감소시킴에 따라, 동일한 면적 내에서 비교 예 대비 더 많은 회로를 형성할 수 있으며, 이에 따른 전체적인 인쇄회로기판의 부피를 감소시킬 수 있다.In addition, the cavity of the printed circuit board in the embodiment includes a bottom surface and an inner wall. In this case, the inner wall of the cavity includes a first portion extending from the bottom surface and having a first inclination angle, and a second portion extending to the first portion and having a second inclination angle. In this case, the first inclination angle and the second inclination angle are different from each other. In other words, the inner wall of the cavity in the embodiment may include an inflection point between the first portion and the second portion at which the inclination angle changes. In this case, each of the first inclination angle and the second inclination angle may mean an interior angle with the bottom surface. In addition, the first inclination angle may be smaller than the second inclination angle. Preferably, the second portion of the inner wall constituting the outermost portion of the cavity in the embodiment may have a second inclination angle, and the first portion of the inner wall may have a first inclination angle greater than the second inclination angle. In the above embodiment, the inclination angle of the second portion of the inner wall can be reduced compared to the comparative example, and accordingly, on the assumption that the same elements are disposed, the space required for cavity formation can be minimized compared to the comparative example, and accordingly the circuit The degree of integration can be improved. In other words, by reducing the inclination angle of the second portion of the inner wall in the embodiment, more circuits can be formed in the same area compared to the comparative example, and thus the overall volume of the printed circuit board can be reduced. .
이하에서는, 첨부된 도면을 참조하여 실시 예에 따른 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.Hereinafter, a method of manufacturing a printed circuit board according to an embodiment will be described with reference to the accompanying drawings.
도 5 내지 도 13은 도 1a에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.5 to 13 are views showing the manufacturing method of the printed circuit board shown in FIG. 1A in order of process.
도 5를 참조하면, 제1 절연층(110)을 준비하고, 상기 제1 절연층(110)의 표면에 제1 및 제2 회로 패턴(141, 142)을 형성할 수 있으며, 상기 제1 절연층(110)을 관통하며 상기 제1 및 제2 회로 패턴(141, 142)을 전기적으로 연결하는 제1 비아(V1)를 형성할 수 있다.Referring to FIG. 5 , the first insulating
상기 제 1 절연층(110)은 프리프레그일 수 있다. 상기 프리프레그(PPG)는 반경화 상태에서 흐름성 및 점착성이 좋고, 접착제 층 및 절연재 층으로 이용되는 섬유 강화 복합재료용의 중간 기재로 사용되는데, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. 이러한 프리프레그를 적층하여 가열/가압하여 수지를 경화시킴으로써 성형품이 형성된다. 즉, 프리프레그(Prepreg)는 유리섬유(Glass fiber)에 수지(BT/Epoxy, FR4, FR5 등)가 함침되어 B-stage까지 경화된 재료를 말한다The first insulating
즉, 상기 제 1 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.That is, the first insulating
즉, 상기 제 1 절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 판으로, 절연기판 표면에 도체 패턴을 형성할 수 있는 절연 재료로 만들어진, 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.That is, the first insulating
상기 제 1 절연층(110)의 표면에는 금속층(미도시)이 적층된다. 상기 금속층은 상기 제 1 절연층(110) 위에 구리를 포함하는 금속을 무전해 도금하여 형성될 수 있다. 또한, 상기 금속층은 상기 제 1 절연층(110)에 무전해 도금을 하여 형성하는 것과는 달리, CCL(Copper Clad Laminate)을 사용할 수 있다.A metal layer (not shown) is laminated on the surface of the first insulating
상기 금속층을 무전해 도금하여 형성하는 경우, 상기 제 1 절연층(110)의 상면에 조도를 부여하여 도금이 원활히 수행되도록 할 수 있다. 그리고, 상기 금속층을 패터닝하여, 상기 제 1 절연층(110)의 상면 및 하면에 각각 제 1 및 제2 회로 패턴(141, 142)을 형성한다. 이때, 상기 제 1 회로 패턴(141)은 추후 상기 제 1 절연층(110) 위에 실장될 전자소자(180, 180a)와 접속부(170)를 통해 연결되는 패드(141a)를 포함할 수 있다. When the metal layer is formed by electroless plating, roughness is provided to the upper surface of the first insulating
상기와 같은 제1 및 제2 회로패턴(141, 142)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다. As described above, the first and
다음으로, 도 6을 참조하면 상기 제1 절연층(110)의 상부 및 하부에 각각 제2 절연층(120) 및 제3 절연층(130)을 적층하는 공정을 진행할 수 있다. Next, referring to FIG. 6 , a process of laminating the second insulating
이때 제2 절연층(120)은 복수의 층 구조를 가진다. 예를 들어, 제2 절연층(120)은 상기 제1 절연층(110)의 상면 위에 배치된 제2-1 절연층(121)과, 상기 제2-1 절연층(121)의 상면 위에 배치된 제2-2 절연층(122)과, 상기 제2-2 절연층(122)의 상면 위에 배치된 제2-3 절연층(123)을 포함할 수 있다. In this case, the second insulating
또한, 제3 절연층(130)은 복수의 층 구조를 가진다. 예를 들어, 제3 절연층(130)은 상기 제1 절연층(110)의 하면 아래에 배치된 제3-1 절연층(131)과, 상기 제3-1 절연층(131)의 하면 아래에 배치된 제3-2 절연층(132)과, 상기 제3-2 절연층(132)의 하면 아래에 배치된 제3-3 절연층(133)을 포함할 수 있다. In addition, the third insulating
다만, 실시 예는 이에 한정되지 않으며, 도 1b에 도시된 바와 같이 상기 제2 절연층(120) 및 제3 절연층(130)은 단일 층으로 구성될 수 있을 것이다.However, the embodiment is not limited thereto, and as shown in FIG. 1B , the second insulating
또한, 상기 제2 절연층(120) 및 제3 절연층(130)은 RCC로 구성될 수 있다. In addition, the second insulating
즉, 제1 실시 예에서의 제2 절연층(120) 및 제3 절연층(130)을 각각 구성하는 복수의 층은 모두 RCC로 구성될 수 있다.That is, all of the plurality of layers constituting the second insulating
또한, 제2 실시 예에서의 제2 절연층(120) 및 제3 절연층(130)을 구성하는 각각의 단일 층은 RCC로 구성될 수 있다. In addition, each single layer constituting the second insulating
이에 따라, 상기 제2 절연층(120) 및 제3 절연층(130)은 5㎛ 내지 20㎛의 두께를 가질 수 있다. 예를 들어, 제2 절연층(120)이 복수의 층 구조를 가지는 경우, 상기 복수의 층의 각각의 두께는 5㎛ 내지 20㎛일 수 있다. 또한, 상기 제2 절연층(120)이 단일 층을 가지는 경우, 상기 단일 층의 제2 절연층(120)의 두께는 5㎛ 내지 20㎛일 수 있다. Accordingly, the second insulating
또한, 제2 절연층(120)의 표면에 회로패턴을 형성하는 공정을 진행할 수 있다. 예를 들어, 제2-1 절연층(121)의 상면에 상호 일정 간격 이격되며 복수의 제3 회로 패턴(143)을 형성하는 공정을 진행할 수 있다. 또한, 제2-2 절연층(122)의 상면에 상호 일정 간격 이격되는 복수의 제4 회로 패턴(144)을 형성하는 공정을 진행할 수 있다. 또한, 제2-3 절연층(123)의 상면에 상호 일정 간격 이격되며 배치되는 복수의 제5 회로 패턴(145)을 형성하는 공정을 진행할 수 있다. 있다.In addition, a process of forming a circuit pattern on the surface of the second insulating
또한, 제3 절연층(130)의 표면에 회로 패턴을 형성하는 공정을 진행할 수 있다. 예를 들어, 제3-1 절연층(131)의 하면에 상호 일정 간격 이격되며 배치되는 복수의 제6 회로 패턴(146)을 형성하는 공정을 진행할 수 있다. 또한, 제3-2 절연층(132)의 하면에 상호 일정 간격 이격되며 배치되는 복수의 제7 회로 패턴(147)을 형성하는 공정을 진행할 수 있다. 또한, 제3-3 절연층(133)의 하면에 상호 일정 간격 이격되며 배치되는 복수의 제8 회로 패턴(148)을 형성하는 공정을 진행할 수 있다.In addition, a process of forming a circuit pattern on the surface of the third insulating
또한, 상기 1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)에는 서로 다른 층에 배치된 회로패턴들을 상호 전기적으로 연결하는 비아(V1, V2, V3, V4, V5, V6, V7)를 형성하는 공정을 진행할 수 있다. In addition, the first insulating
한편, 상기 제2 절연층(120)의 상면에는 상기 제5 회로 패턴(145)과 함께, 마스크 패턴(145a)이 형성될 수 있다. 상기 마스크 패턴(145a)은 상기 제2 절연층(120)의 상면 중 캐비티가 형성될 영역의 주위를 둘러싸며 형성될 수 있다. 상기 마스크 패턴(145a)은 상기 제5 회로 패턴(145)과 동일한 금속 물질로 형성될 수 있다. 예를 들어, 마스크 패턴(145a)은 구리를 포함하는 금속 물질로 형성될 수 있다.Meanwhile, a
다음으로, 도 7을 참조하면 제2 절연층(120)에의 캐비티 영역 상에 캐비티(160)를 형성하는 공정을 진행할 수 있다. 이때, 상기 캐비티(160)는 복수의 층으로 구성되는 제2 절연층(120) 내에 형성할 수 있다. Next, referring to FIG. 7 , a process of forming the
이때, 상기 캐비티(160)는 가우시인 빔을 이용한 레이저 공정에 의해 형성될 수 있다. In this case, the
여기에서, 실시 예에서는 보호 레이어나 스탑 레이어가 없는 상태에서, 상기 샌드블러스트 공정을 통해 원하는 깊이까지 캐비티를 형성하는게 쉽지 않다. 이때, 실시 예에서는 상기 캐비티(160)가 가져야 하는 최소 깊이 및 최대 깊이 사이의 범위를 기준으로 상기 레이저의 공정 조건을 컨트롤 하여 원하는 깊이까지 상기 캐비티(160)를 형성할 수 있도록 한다. 여기에서 상기 컨트롤되는 공정 조건은 레이저 공정 속도 및 세기 등을 포함할 수 있다. 즉, 상기 레이저 공정 속도 및 세기를 변경함에 따라 상기 캐비티(160)의 깊이를 um 단위로 컨트롤 가능하다. 이에 따라, 실시 예에서는 상기 레이저 공정의 속도 및 세기를 조정하여 상기 캐비티가 가져야 하는 최소 깊이 및 최대 깊이 사이의 범위 내에서 상기 캐비티(160)를 형성할 수 있도록 한다. 상기 캐비티(160)의 최대 깊이는 상기 제2 절연층(120)의 전체 두께보다 작을 수 있다. 또한, 상기 캐비티(160)의 최소 깊이는 상기 제2 절연층(120)의 전체 두께에서 상기 패드(141a)의 두께를 뺀 깊이보다 클 수 있다.Here, in the embodiment, it is not easy to form a cavity to a desired depth through the sandblasting process in the absence of a protective layer or a stop layer. In this case, in the embodiment, the
이때, 실시 예에서는 가우시안 빔(200)의 중심선(CP)을 이용하여 상기 캐비티(160)의 최외곽 영역을 형성하도록 한다. 이때, 도 7을 참조하면, 상기 가우시안 빔(200)의 중심선을 기준으로 우측의 빔은 상기 캐비티 영역 내에 위치하지만, 우측의 빔은 캐비티 영역을 벗어난 영역에 위치함에 따라, 상기와 같은 마스크 패턴(145a)을 형성하여, 상기 캐비티(160)의 최외곽 영역의 가공 시에, 상기 캐비티 형성 이외의 영역이 가공되는 것을 방지하도록 한다.In this case, in the embodiment, the outermost region of the
도 8은 실시 예에 따른 캐비티 가공 방법을 설명하기 위한 도면이고, 도 9는 비교 예에 따른 캐비키 가공 방법을 설명하기 위한 도면이다.8 is a diagram for explaining a cavity processing method according to an embodiment, and FIG. 9 is a diagram for explaining a cavity processing method according to a comparative example.
도 8을 참조하면, 실시 예에서는 마스크 패턴(145a)을 중심으로, 가우시안 빔의 중심선의 빔을 이용하여 상기 캐비티(160)의 최외곽 영역에 대한 가공이 이루어지도록 한다. 그리고, 실시 예에서는 가우시안 빔을 일정 거리 이동시키면서, 상기 캐비티(160)의 전체 영역에 대한 가공을 진행한다.Referring to FIG. 8 , in the embodiment, the outermost region of the
이때, 실시 예에서는 제1 가우시안 빔의 중심선을 이용하여 캐비티의 최외각 영역에 대한 가공을 진행한다. 그리고, 상기 제1 가우시안 빔을 이용한 캐비티 가공이 완료되면, 상기 제1 가우신 빔으로부터 일정 거리 이격된 위치에 제2 가우시안 빔을 제공한다. 이때, 상기 제1 가우시안 빔과 상기 제2 가우시안 빔은 일정 거리 이격됨에 따라, 실시 예에서의 캐비티(160)는 최외곽 영역에서의 제2 경사각(θ1)을 가지는 제2 내벽(S1)과, 상기 제2 내벽(S1)과 연장되며 제1 경사각(θ2)을 가지는 제1 내벽(S2)을 포함할 수 있다. In this case, in the embodiment, processing is performed on the outermost region of the cavity by using the center line of the first Gaussian beam. And, when the cavity processing using the first Gaussian beam is completed, a second Gaussian beam is provided at a position spaced apart from the first Gaussian beam by a predetermined distance. At this time, as the first Gaussian beam and the second Gaussian beam are spaced apart by a predetermined distance, the
한편, 도 9를 참조하면, 비교 예에서는 레이저 빔의 외곽 부분이 캐비티의 최외각 부분에 위치하도록 하여 캐비티 가공 공정을 진행한다. Meanwhile, referring to FIG. 9 , in the comparative example, the cavity processing process is performed such that the outer part of the laser beam is positioned at the outermost part of the cavity.
이에 따라, 도 10에 도시된 바와 같이 비교 예에서의 캐비티의 최외곽 부분의 내벽은 160도 이상의 제3 경사각(θ3)을 가지게 된다.Accordingly, as shown in FIG. 10 , the inner wall of the outermost portion of the cavity in the comparative example has a third inclination angle θ3 of 160 degrees or more.
반면, 도 11에 도시된 바와 같이 실시 예에서의 캐비티의 최외곽 부분의 내벽은 99도 내지 130도 범위의 제1 경사각(θ2)을 가지게 된다.On the other hand, as shown in FIG. 11 , the inner wall of the outermost part of the cavity in the embodiment has a first inclination angle θ2 in the range of 99 degrees to 130 degrees.
예를 들어, 비교 예에서의 공정은 600㎛의 크기의 영역에 캐비티를 가공한 경우, 상기 캐비티의 내벽의 경사각으로 인해 600㎛ 보다 작은 500㎛의 캐비티가 형성된다. 이는, 캐비티의 하부 영역이 실질적으로 소자가 실장될 캐비티로 사용되는데, 100㎛ 정도의 공간이 상기 내벽이 가지는 경사각으로 인해 사용되지 못하기 때문이다.For example, in the process of the comparative example, when a cavity is processed in an area having a size of 600 µm, a cavity of 500 µm smaller than 600 µm is formed due to the inclination angle of the inner wall of the cavity. This is because the lower region of the cavity is used as a cavity in which the device is to be mounted, and a space of about 100 μm cannot be used due to the inclination angle of the inner wall.
이에 반하여, 실시 예에서는 600㎛의 크기의 영역에 캐비티를 가공한 경우, 상기 캐비티의 내벽의 경사각의 개선으로 인해, 비교 예 대비 큰 550㎛의 캐비티가 형성된다. 이에 따라 실시 예에서는 캐비티 형성에 필요한 공간을 줄일 수 있으며, 이에 따른 회로 집적도를 높일 수 있다.On the other hand, in the embodiment, when the cavity is processed in the region of the size of 600 μm, the cavity of 550 μm, which is larger than the comparative example, is formed due to the improvement of the inclination angle of the inner wall of the cavity. Accordingly, in the embodiment, it is possible to reduce the space required to form the cavity, and accordingly, the degree of circuit integration can be increased.
도 12를 참조하면, 상기와 같은 가우시안 빔을 이용하여, 레이저 가공 조건을 컨트롤하여 상기 제2 절연층(120) 내에 캐비티(160)를 형성한다. Referring to FIG. 12 , a
이때, 캐비티(160)는 상기 복수의 층으로 구성된 제2 절연층(120) 중 적어도 하나의 절연층을 관통하며 배치되고, 적어도 다른 하나의 절연층을 비관통하며 배치될 수 있다. 즉, 캐비티(160)는 제2-1 절연층(121) 내에 배치되는 제1 파트(P1)와, 제2-2 절연층(122) 내에 배치되는 제2 파트(P2)와, 제2-3 절연층(123) 내에 배치되는 제3 파트(P3)를 포함할 수 있다. 여기에서, 실시 예에서의 제2 절연층(122)이 3층 구조를 가짐에 따라 상기 캐비티(160)가 제1 내지 제3파트(P1, P2, P3)로 구성되는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 제2 절연층(120)이 2층 구조를 가지는 경우, 상기 캐비티(160)는 제1 및 제2 파트만을 포함할 수 있다. 예를 들어, 상기 제2 절연층(122)이 5층 구조를 가지는 경우, 상기 캐비티(160)는 제1 내지 제5 파트를 포함할 수 있다. 다만, 실시 예에서의 캐비티(160)는 최하부에 배치된 파트가 관통홀 형상이 아닌 홈 형상을 가진다는 것에 그 특징이 있다.In this case, the
상기 제1 파트(P1)는, 상기 제2-1 절연층(121) 내에 배치될 수 있다. 이때, 제1 파트(P1)는, 상기 제2-1 절연층(121) 내에 배치되며, 상기 캐비티(160)의 하부 영역을 형성하는 홈(Groove)일 수 있다.The first part P1 may be disposed in the second-first
상기 제2 파트(P2)는 상기 제2-2 절연층(122) 내에 배치될 수 있다. 상기 제2 파트(P2)는 상기 제2-2 절연층(122) 내에 배치되며, 상기 캐비티(160)의 중앙 영역을 형성하는 관통 홀일 수 있다. The second part P2 may be disposed in the 2-2nd
상기 제3 파트(P3)는 상기 제2-3 절연층(123) 내에 배치될 수 있다. 상기 제3 파트(P3)는 상기 제2-3 절연층(123) 내에 배치되며, 상기 캐비티(160)의 상부 영역을 형성하는 관통 홀일 수 있다. The third part P3 may be disposed in the 2-3
즉, 캐비티(160)는 상기 제1 파트(P1), 제2 파트(P2) 및 제3 파트(P3)의 조합으로 구성될 수 있다. 이때, 상기 제1 파트(P1)의 두께는 상기 제2-1 절연층(121)의 두께보다 작을 수 있다. 따라서, 상기 캐비티(160)는 상기 제2-1 절연층(121)을 비관통하며 형성될 수 있다. That is, the
다시 말해서, 제2-1 절연층(121)은 상기 캐비티(160)와 수직 방향으로 오버랩되는 영역 상에 배치되는 제1 부분과, 상기 제1 부분을 제외한 제2 부분을 포함할 수 있다. 그리고, 상기 제1 부분의 두께(H2)는 상기 제2 부분의 두께(H1)와 다를 수 있다.In other words, the 2-1
바람직하게, 상기 제2 영역의 두께(H1)는 상기 제2-1 절연층(121)이 가지는 두께에 대응될 수 있다.Preferably, the thickness H1 of the second region may correspond to the thickness of the second-first
상기 제2 부분의 두께는 5㎛ 내지 20㎛일 수 있다. 예를 들어, 상기 제2 부분의 두께는 1층의 RCC로 구성된 제2-1 절연층(121)의 두께에 대응되며, 이에 따라 5㎛ 내지 20㎛의 두께를 가질 수 있다.The thickness of the second portion may be 5 μm to 20 μm. For example, the thickness of the second portion corresponds to the thickness of the 2-1
상기 제1 부분의 두께(H2)는 상기 제2 부분의 두께(H1)보다 작을 수 있다. 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)에 의해 결정될 수 있다. 바람직하게, 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)보다 작을 수 있다. A thickness H2 of the first portion may be smaller than a thickness H1 of the second portion. The thickness H2 of the first portion may be determined by the thickness H3 of the
바람직하게, 상기 패드(141a)의 두께(H3)는 상기 제2 부분의 두께(H1)보다 작을 수 있다. 예를 들어, 상기 패드(141a)의 두께(H3)는 5㎛ 내지 10㎛일 수 있다.Preferably, the thickness H3 of the
그리고, 상기 제1 부분의 두께(H2)는 상기 패드(141a)의 두께(H3)보다 작을 수 있다. 예를 들어, 제1 부분의 두께(H2)는 3㎛ 내지 8㎛일 수 있다. 따라서, 상기 제2-1 절연층(121)의 상기 제1 부분은 상기 제1 절연층(110) 상에 배치된다. 이때, 제2-1 절연층(121)의 상기 제1 부분은 상기 제1 절연층(110) 상에 배치되는 패드(141a)의 상면을 노출할 수 있다. 즉, 실시 예에서는 전자 소자를 실장시키기 위해, 상기 제2 절연층(120)을 관통하며 캐비티(160)를 형성하지 않고, 상기 제2 절연층(120)의 적어도 일부(상기 제2-1 절연층(121)의 제1 부분)를 상기 제1 절연층(110) 상에 잔존시킨 상태로 캐비티(160)를 형성한다.In addition, the thickness H2 of the first portion may be smaller than the thickness H3 of the
이때, 상기 잔존한 상기 제2 절연층(120)의 일부의 두께(H2)는 상기 캐비티(160) 상에서 노출되어야 하는 패드(141a)의 두께(H3)보다 작다. 이에 따라, 실시 예에서는 상기 패드(141a) 상에 전자 소자를 실장하는데 영향을 주지 않고 상기 패드(141a)의 형상을 유지시키면서 상기 캐비티(160)를 형성할 수 있다.In this case, the thickness H2 of the remaining portion of the second insulating
즉, 종래에는 상기와 같은 복수의 절연층 내에 캐비티를 형성하기 위해서, 보호 레이어나 스탑 레이어를 제1 절연층 상에 배치한 상태에서 캐비티 형성 공정을 진행하였다. 이에 따라, 종래에는 원하는 깊이(제2 절연층을 모두 관통하는 깊이)만큼 캐비티를 형성할 수 있었다. 다만, 종래에는 상기 캐비티가 형성된 이후에 상기 보호 레이어나 스탑 레이어를 제거하는 에칭 공정을 진행해야만 했다. 이에 따라, 종래에는 상기 보호 레이어나 스탑 레이어를 제거하는 에칭 공정 중에 상기 제1 절연층 상에 배치되는 패드의 일부도 함께 제거되며, 이에 따라 상기 패드의 신뢰성에 문제가 발생할 수 있다. 이때, 샌드블러스트(sand blast)나 레이저 공정 시에 필요한 보호 레이어나 스탑 레이어의 두께는 3um 내지 10um 수준이며, 이에 따라 상기 에칭 공정 시 상기 패드의 전체 두께 중 상기 보호 레이어나 스탑 레이어의 두께에 대응하는 만큼 제거되는 문제가 있었다.That is, in the prior art, in order to form cavities in the plurality of insulating layers as described above, the cavity formation process was performed in a state in which a protective layer or a stop layer was disposed on the first insulating layer. Accordingly, in the prior art, the cavity could be formed as much as a desired depth (a depth penetrating all of the second insulating layer). However, in the related art, after the cavity is formed, an etching process of removing the protective layer or the stop layer has to be performed. Accordingly, in the related art, a part of the pad disposed on the first insulating layer is also removed during the etching process of removing the protective layer or the stop layer, and thus, a problem may occur in the reliability of the pad. At this time, the thickness of the protective layer or the stop layer required during the sand blast or laser process is 3 μm to 10 μm. There were problems that were eliminated as much as they responded.
이에 따라, 실시 예에서는 상기 보호 레이어나 스탑 레이어를 형성시키지 않은 상태에서 캐비티를 용이하게 형성할 수 있도록 하며, 이에 따라 상기 보호 레이어나 스탑 레이어의 제거 공정 중에 발생하는 신뢰성 문제를 해결하도록 한다.Accordingly, in the embodiment, the cavity can be easily formed in a state in which the protective layer or the stop layer is not formed, and thus, the reliability problem that occurs during the process of removing the protective layer or the stop layer is solved.
그리고 이는 상기 캐비티를 형성하는 공정 조건의 컨트롤을 통해 상기 제2-1 절연층(121)을 관통하지 않는 상태로 상기 캐비티(160)를 형성하도록 한다.And, this allows the
이때의 상기 캐비티(160)의 내벽(S1, S2) 및 바닥면(S3)은 일정 표면 거칠기를 가질 수 있다. 이때, 실시 예에서는 상기 캐비티(160)의 내벽(S1, S2) 및 바닥면(S3)이 일정 표면 거칠기를 가지도록 추가적인 공정을 진행하는 것이 아니라, 상기 캐비티(160)를 형성하기 위한 레이저 공정 시에 상기 표면 거칠기가 형성되도록 할 수 있다. 다시 말해서, 상기 캐비티(160)의 바닥면(S3)은 상기 제2-1 절연층(121)의 제1 부분의 상면을 의미할 수 있다. 그리고, 상기 제2-1 절연층(121)의 제1 부분의 상면의 높이는 일정하지 않고, 위치에 따라 편차를 가질 수 있다. In this case, the inner walls S1 and S2 and the bottom surface S3 of the
즉, 실시 예에서는 가우시안 빔을 이용하여 상기 캐비티(160)를 형성하도록 한다. 이때, 상기 캐비티(160)의 최외곽 부분은 상기 가우시안 빔의 중심점을 이용하여 가공을 진행한다. 즉, 상기 가우시안 빔은 중심점은 가장 큰 세기의 레이저가 발생되며, 이에 따라 상기 최외곽 부분에서의 캐비티(160)의 내벽의 경사각은 비교 예 대비 작아질 수 있다. That is, in the embodiment, the
다시 말해서, 캐비티(160)의 내벽은 바닥면(S3)으로부터 연장되는 제1 내벽(S2)과, 상기 제1 내벽(S2)으로부터 연장되는 제2 내벽(S1)을 포함할 수 있다.In other words, the inner wall of the
그리고, 상기 제1 내벽(S2)은 제1 경사각(θ2)을 가질 수 있다. 상기 제1 경사각(θ2)은 기준면(BS)에 대하여, 상기 제1 내벽(S2)의 일단(E1) 및 타단(E3)을 연결하는 가상의 직선의 경사각을 의미할 수 있다. In addition, the first inner wall S2 may have a first inclination angle θ2. The first inclination angle θ2 may mean an inclination angle of a virtual straight line connecting one end E1 and the other end E3 of the first inner wall S2 with respect to the reference plane BS.
또한, 상기 제2 내벽(S1)은 제2 경사각(θ1)을 가질 수 있다. 이때, 상기 제2 내벽(S1)이 가지는 제2 경사각(θ1)은 상기 제1 경사각(θ2)보다 작을 수 있다. 상기 제2 경사각(θ1)은 기준면(BS)에 대하여, 상기 제2 내벽(S1)의 일단(E2) 및 타단(E1)을 연결하는 가상의 직선의 경사각을 의미할 수 있다.Also, the second inner wall S1 may have a second inclination angle θ1 . In this case, the second inclination angle θ1 of the second inner wall S1 may be smaller than the first inclination angle θ2. The second inclination angle θ1 may mean an inclination angle of a virtual straight line connecting one end E2 and the other end E1 of the second inner wall S1 with respect to the reference plane BS.
즉, 상기 제2 내벽(S1)은 가우시안 빔의 중심점을 이용하여 가공된 부분이고, 이에 따라 상기 제1 경사각(θ2)보다는 작은 제2 경사각(θ1)을 가질 수 있다. 이때, 캐비티(160)의 바닥면(S3)이 평면인 경우, 상기 기준면(BS)은 상기 캐비티(160)의 바닥면(S3)일 수 있다. 또한, 상기 기준면(BS)은 상기 캐비티(160)가 형성된 영역과 수직 방향으로 중첩되는 상기 제1 절연층의 상면일 수 있다. That is, the second inner wall S1 is a portion processed using the center point of the Gaussian beam, and thus may have a second inclination angle θ1 smaller than the first inclination angle θ2. In this case, when the bottom surface S3 of the
상기 제1 경사각(θ2)은 130도 내지 160도의 범위를 가질 수 있다. 또한, 상기 제2 경사각(θ1)은 상기 제1 경사각(θ2) 보다 작은 91도 내지 130도의 범위를 가질 수 있다. The first inclination angle θ2 may range from 130 degrees to 160 degrees. In addition, the second inclination angle θ1 may have a range of 91 degrees to 130 degrees smaller than the first inclination angle θ2 .
상기와 같이, 실시 예에서는 캐비티(160)의 최외곽 부분을 형성할 때, 가우시안 빔의 중심점을 이용하여 비교 예 대비 작은 경사각을 가지도록 형성할 수 있으며, 이에 따라, 상기 캐비티(160)가 차지하는 전체 영역을 줄일 수 있다.As described above, in the embodiment, when the outermost portion of the
다시 말해서, 실시 예에서의 캐비티(160)의 내벽은 변곡점(E1)을 중심으로, 제1 경사각(θ2)을 가지는 제1 내벽(S2)과, 제2 경사각(θ1)을 가지는 제2 내벽(S1)을 포함할 수 있으며, 상기 제1 경사각(θ2)과 상기 제2 경사각(θ1)은 서로 다를 수 있다. 바람직하게, 바닥면(S3)과 인접한 상기 제1 내벽(S2)이 가지는 제1 경사각(θ2)은 상기 바닥면(S3)으로부터 이격된 상기 제2 내벽(S1)이 가지는 제2 경사각(θ1)보다 클 수 있다.In other words, the inner wall of the
이때, 상기 변곡점은 상기 제1 내벽(S2)과 상기 제2 내벽(S1)이 서로 만나는 지점일 수 있다. 즉, 상기 변곡점을 중심으로 하측에는 상기 제1 내벽(S2)이 위치하고, 상측에는 상기 제2 내벽(S1)이 위치할 수 있다.In this case, the inflection point may be a point where the first inner wall S2 and the second inner wall S1 meet each other. That is, the first inner wall S2 may be positioned below the inflection point, and the second inner wall S1 may be positioned above the inflection point.
한편, 상기 변곡점의 높이는 상기 제2-1 절연층(121)의 제1 부분의 높이와, 상기 제2-1 절연층(121)의 제2 부분의 높이의 사이에 위치할 수 있다. 바람직하게, 상기 변곡점의 높이는 패드(141a)의 상면보다는 높게 위치하면서, 상기 제2-1 절연층(121)의 상면보다는 낮게 위치할 수 있다. Meanwhile, the height of the inflection point may be located between the height of the first portion of the 2-1
상기와 같이 실시 예에서는 캐비티(160)를 형성할 때, 캐비티(160)의 최외곽 부분의 제2 내벽(S1)은 제2 경사각(θ1)을 가지도록 하고, 상기 제2 내벽(S1)과 바닥면(S3) 사이의 제1 내벽(S2)은 제1 경사각(θ2)을 가지도록 한다. 이는, 가우시안 빔의 중심점을 이용하여 상기 캐비티(160)의 최외곽 부분을 가공함에 의해 구현될 수 있으며, 이에 따라 상기 캐비티(160)의 최외곽 부분의 경사각을 비교 예 대비 감소시킴에 따라 캐비티 형성을 위해 필요한 공간을 획기적으로 감소시킬 수 있다.In the embodiment as described above, when the
이에 따라, 실시 예에서의 캐비티(160)는 상기 제2 내벽(S1)을 포함하는 제1 영역(R1), 상기 제1 내벽(S2)을 포함하는 제2 영역(R2) 및 바닥면(S3)에 대응하는 제3 영역(R3)을 포함할 수 있다.Accordingly, in the embodiment, the
그리고, 상기 바닥면(S3)은 패드(141a)보다 낮은 높이를 가지면서, 상기 제1 절연층의 상면 위에 배치될 수 있다.In addition, the bottom surface S3 may be disposed on the upper surface of the first insulating layer while having a height lower than that of the
그리고, 상기 제2 영역(R2)에 대응하는 상기 제1 내벽(S2)은 제1 경사각(θ2)을 가지면서 상기 바닥면(S3)으로부터 상측 방향으로 연장될 수 있다. In addition, the first inner wall S2 corresponding to the second region R2 may extend upwardly from the bottom surface S3 while having a first inclination angle θ2 .
그리고, 상기 제1 영역(R1)에 대응하는 상기 제2 내벽(S1)은 제2 경사각(θ1)을 가지면서 상기 제1 내벽(S2)으로부터 상측 방향으로 연장될 수 있다. In addition, the second inner wall S1 corresponding to the first region R1 may extend upwardly from the first inner wall S2 while having a second inclination angle θ1 .
다음으로, 도 11을 참조하면, 상기 제2 절연층(120)의 상면에 형성된 마스크 패턴(145a)을 제거하고, 이에 따라 상기 제2 절연층(120) 및 제3 절연층(130)의 최외곽에 보호층(151, 152)을 형성한다. Next, referring to FIG. 11 , the
예를 들어, 복수의 절연층 중 최상부에 배치된 절연층의 상면에는 제1 보호층(151)이 배치될 수 있다. 예를 들어, 제2 절연층(120) 중 최상부에 배치된 제2-3 절연층(123)의 상면에는 제1 보호층(151)이 배치될 수 있다. 또한, 복수의 절연층 중 최하부에 배치된 절연층의 하면에는 제2 보호층(152)이 배치될 수 있다. 예를 들어, 제3 절연층(130) 중 최하부에 배치된 제3-3 절연층(133)의 하면에는 제2 보호층(152)이 배치될 수 있다.For example, a
상기 제1 보호층(151) 및 제2 보호층(152)은 각각 개구부를 가질 수 있다. 예를들어, 제1 보호층(151)은 제2-3 절연층(123)의 상면에 배치된 제5 회로 패턴(145) 중 노출되어야 하는 제5 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다. The
또한, 제2 보호층(152)은 제3-3 절연층(133)의 하면에 배치된 제8 회로 패턴(148) 중 노출되어야 하는 제8 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.Also, the
이러한 제1 보호층(151) 및 제2 보호층(152)은 절연성 물질을 포함할 수 있다. 제1 보호층(151) 및 제2 보호층(152)은 회로패턴들의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)은 레지스트(resist)층일 수 있다. 예를 들어, 제1 보호층(151) 및 제2 보호층(152)은 유기고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일예로, 상기 제1 보호층(151) 및 제2 보호층(152)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 제1 보호층(151) 및 제2 보호층(152)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않고, 상기 제1 보호층(151) 및 제2 보호층(152)은 포토솔더 레지스트층, 커버레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.The
상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 5㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께가 20㎛ 초과인 경우에는 인쇄회로기판(100)의 두께가 증가할 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께가 1㎛ 미만인 경우에는 인쇄회로기판(100)에 포함된 회로 패턴들의 신뢰성이 저하될 수 있다. The thickness of the
실시 예에 의하면, 인쇄회로기판은 캐비티를 포함한다. 이때, 상기 캐비티(160)는 제2 절연층(120)을 관통하는 구조가 아닌 비관통하는 구조를 가진다. 이때, 상기 캐비티(160)는 제1 절연층(110) 상에 배치된 패드(141a)를 노출한다. 그리고, 상기 캐비티(160)의 바닥면은 상기 패드(141a)의 상면보다 낮게 위치한다. 이에 따라, 실시 예에서는 상기 캐비티(160)를 형성하기 위해 추가적인 레이어를 형성하지 않아도 되며, 이에 따른 공정 수를 줄일 수 있다. 또한, 실시 예에서는 상기 추가적인 레이어를 제거하는 공정에서 발생하는 상기 패드(141a)의 두께 변화나 형상 변화에 의한 손실을 해결할 수 있으며, 이에 따른 제품 신뢰성을 향상시킬 수 있다.According to an embodiment, the printed circuit board includes a cavity. In this case, the
또한, 실시 예에서의 인쇄회로기판의 캐비티는 바닥면 및 내벽을 포함한다. 이때, 상기 캐비티의 내벽은 상기 바닥면으로부터 연정하고, 제1 경사각을 가지는 제1 부분과, 상기 제1 부분으로 연장되고 제2 경사각을 가지는 제2 부분을 포함한다. 이때, 상기 제1 경사각과 제2 경사각은 서로 다르다. 다시 말해서, 실시 예에서의 캐비티의 내벽은 상기 제1 부분과 상기 제2 부분 사이에 경사각이 변하는 변곡점을 포함할 수 있다. 이때, 상기 제1 경사각과 상기 제2 경사각 각각은 상기 바닥면과의 내각을 의미할 수 있다. 그리고, 상기 제1 경사각은 상기 제2 경사각보다 작을 수 있다. 바람직하게, 실시 예에서의 상기 캐비티의 최외곽 부분을 구성하는 상기 내벽의 제2 부분은 제2 경사각을 가지며, 상기 내벽의 제1 부분은 상기 제2 경사각보다 큰 제1 경사각을 가질 수 있다. 상기와 같은 실시 예에서는 상기 내벽의 제2 부분의 경사각을 비교 예 대비 줄일 수 있으며, 이에 따라 동일 소자가 배치된다는 가정하에, 비교 예 대비 캐비티 형성을 위해 필요한 공간을 최소화할 수 있으며, 이에 따른 회로 집적도를 향상시킬 수 있다. 다시 말해서, 실시 예에서의 상기 내벽의 제2 부분의 경사각을 감소시킴에 따라, 동일한 면적 내에서 비교 예 대비 더 많은 회로를 형성할 수 있으며, 이에 따른 전체적인 인쇄회로기판의 부피를 감소시킬 수 있다.In addition, the cavity of the printed circuit board in the embodiment includes a bottom surface and an inner wall. In this case, the inner wall of the cavity includes a first portion extending from the bottom surface and having a first inclination angle, and a second portion extending to the first portion and having a second inclination angle. In this case, the first inclination angle and the second inclination angle are different from each other. In other words, the inner wall of the cavity in the embodiment may include an inflection point between the first portion and the second portion at which the inclination angle changes. In this case, each of the first inclination angle and the second inclination angle may mean an interior angle with the bottom surface. In addition, the first inclination angle may be smaller than the second inclination angle. Preferably, the second portion of the inner wall constituting the outermost portion of the cavity in the embodiment may have a second inclination angle, and the first portion of the inner wall may have a first inclination angle greater than the second inclination angle. In the above embodiment, the inclination angle of the second portion of the inner wall can be reduced compared to the comparative example, and accordingly, on the assumption that the same elements are disposed, the space required for cavity formation can be minimized compared to the comparative example, and accordingly the circuit The degree of integration can be improved. In other words, by reducing the inclination angle of the second portion of the inner wall in the embodiment, more circuits can be formed in the same area compared to the comparative example, and thus the overall volume of the printed circuit board can be reduced. .
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.Features, structures, effects, etc. described in the above embodiments are included in at least one embodiment, and are not necessarily limited to only one embodiment. Furthermore, features, structures, effects, etc. illustrated in each embodiment can be combined or modified for other embodiments by those of ordinary skill in the art to which the embodiments belong. Accordingly, the contents related to such combinations and modifications should be interpreted as being included in the scope of the embodiments.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.In the above, the embodiment has been mainly described, but this is only an example and not limiting the embodiment, and those of ordinary skill in the art to which the embodiment pertains are provided with several examples not illustrated above in the range that does not depart from the essential characteristics of the embodiment. It can be seen that variations and applications of branches are possible. For example, each component specifically shown in the embodiment can be implemented by modification. And differences related to such modifications and applications should be construed as being included in the scope of the embodiments set forth in the appended claims.
Claims (20)
상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층;
상기 제1 절연층 위에 배치되고, 상기 캐비티를 통해 상면이 노출되는 패드를 포함하고,
상기 제2 절연층의 상기 캐비티는,
상기 제1 절연층의 상면보다 높게 위치하는 바닥면과,
상기 바닥면으로부터 연장되는 내벽을 포함하고,
상기 내벽은,
상기 바닥면으로부터 연장되고, 제1 경사각을 가지는 제1 내벽과,
상기 제1 내벽으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가진 제2 내벽을 포함하는
인쇄회로기판.a first insulating layer;
a second insulating layer disposed on the first insulating layer and including a cavity;
a pad disposed on the first insulating layer and having an upper surface exposed through the cavity;
The cavity of the second insulating layer,
a bottom surface positioned higher than the top surface of the first insulating layer;
Including an inner wall extending from the bottom surface,
The inner wall is
a first inner wall extending from the bottom surface and having a first inclination angle;
a second inner wall extending from the first inner wall and having a second inclination angle different from the first inclination angle
printed circuit board.
상기 캐비티의 바닥면은,
상기 패드의 상면보다 낮게 위치하는
인쇄회로기판.According to claim 1,
The bottom surface of the cavity is
located lower than the upper surface of the pad
printed circuit board.
상기 제1 경사각은 상기 제2 경사각보다 큰
인쇄회로기판.According to claim 1,
The first inclination angle is greater than the second inclination angle
printed circuit board.
상기 제1 경사각은 130도 내지 160도 범위를 가지고,
상기 제2 경사각은 130도 내지 91도 범위를 가지는
인쇄회로기판.4. The method of claim 3,
The first inclination angle has a range of 130 degrees to 160 degrees,
The second inclination angle has a range of 130 degrees to 91 degrees.
printed circuit board.
상기 캐비티는 상기 제1 내벽과 제2 내벽 사이의 변곡점으로 포함하고,
상기 변곡점은 상기 패드의 상면보다 높게 위치하는
인쇄회로기판.According to claim 1,
The cavity comprises an inflection point between the first inner wall and the second inner wall,
The inflection point is located higher than the upper surface of the pad.
printed circuit board.
상기 제2 절연층은,
상기 제1 절연층 위에 배치되는 제2-1 절연층; 및
상기 제2-1 절연층 위에 배치되는 제2-2 절연층을 포함하고,
상기 캐비티는,
상기 제2-1 절연층 내에 배치되는 제1 파트; 및
상기 제2-2 절연층 내에 배치되는 제2 파트를 포함하고,
상기 제1 파트는 상기 제2-1 절연층을 비관통하는 영역을 포함하고,
상기 제2 파트는 상기 제2-2 절연층을 관통하는
인쇄회로기판.According to claim 1,
The second insulating layer,
a 2-1 insulating layer disposed on the first insulating layer; and
and a 2-2 insulating layer disposed on the 2-1 insulating layer,
The cavity is
a first part disposed in the 2-1 insulating layer; and
a second part disposed in the 2-2 insulating layer;
The first part includes a region that does not penetrate the 2-1 insulating layer,
The second part passes through the 2-2 insulating layer.
printed circuit board.
상기 캐비티의 상부폭은 상기 캐비티의 하부폭보다 큰
인쇄회로기판.According to claim 1,
The upper width of the cavity is greater than the lower width of the cavity
printed circuit board.
상기 제2 절연층의 두께는 5um 내지 20um 범위를 가지는
인쇄회로기판.According to claim 1,
The thickness of the second insulating layer has a range of 5um to 20um
printed circuit board.
상기 제2 절연층은 RCC(Resin Coated Copper)을 포함하는
인쇄회로기판.9. The method of claim 8,
The second insulating layer comprises RCC (Resin Coated Copper)
printed circuit board.
상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층;
상기 제1 절연층 위에 배치되고, 상기 캐비티를 통해 상면이 노출되는 패드;
상기 패드 위에 배치되는 접속부; 및
상기 접속부 위에 배치되는 전자소자를 포함하고,
상기 제2 절연층의 상기 캐비티는,
상기 제1 절연층의 상면보다 높게 위치하는 바닥면과,
상기 바닥면으로부터 연장되는 내벽을 포함하고,
상기 내벽은,
상기 바닥면으로부터 연장되고, 제1 경사각을 가지는 제1 내벽과,
상기 제1 내벽으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가진 제2 내벽을 포함하는
패키지 기판.a first insulating layer;
a second insulating layer disposed on the first insulating layer and including a cavity;
a pad disposed on the first insulating layer and having an upper surface exposed through the cavity;
a connection portion disposed on the pad; and
It includes an electronic device disposed on the connection portion,
The cavity of the second insulating layer,
a bottom surface positioned higher than the top surface of the first insulating layer;
Including an inner wall extending from the bottom surface,
The inner wall is
a first inner wall extending from the bottom surface and having a first inclination angle;
a second inner wall extending from the first inner wall and having a second inclination angle different from the first inclination angle
package board.
상기 캐비티의 바닥면은,
상기 패드의 상면보다 낮게 위치하는
패키지 기판.11. The method of claim 10,
The bottom surface of the cavity is
located lower than the upper surface of the pad
package board.
상기 제1 경사각은 상기 제2 경사각보다 큰
패키지 기판.11. The method of claim 10,
The first inclination angle is greater than the second inclination angle
package board.
상기 제1 경사각은 130도 내지 160도 범위를 가지고,
상기 제2 경사각은 130도 내지 91도 범위를 가지는
패키지 기판.13. The method of claim 12,
The first inclination angle has a range of 130 degrees to 160 degrees,
The second inclination angle has a range of 130 degrees to 91 degrees.
package board.
상기 캐비티는 상기 제1 내벽과 제2 내벽 사이의 변곡점으로 포함하고,
상기 변곡점은 상기 패드의 상면보다 높게 위치하는
패키지 기판.11. The method of claim 10,
The cavity comprises an inflection point between the first inner wall and the second inner wall,
The inflection point is located higher than the upper surface of the pad.
package board.
상기 캐비티 내에 배치되고, 상기 전자 소자의 적어도 일부를 덮는 몰딩층을 포함하는
패키지 기판.11. The method of claim 10,
and a molding layer disposed in the cavity and covering at least a portion of the electronic device.
package board.
상기 제2 절연층은 RCC(Resin Coated Copper)을 포함하며, 5um 내지 20um 범위의 두께를 가지는
패키지 기판.11. The method of claim 10,
The second insulating layer includes resin coated copper (RCC) and has a thickness in the range of 5um to 20um.
package board.
상기 제1 절연층의 상면에 패드를 형성하고,
상기 제1 절연층의 상면 위에 상기 패드를 덮는 제2 절연층을 형성하고,
상기 제2 절연층의 일부를 개방하는 캐비티 형성 공정을 진행하여 상기 패드의 상면을 노출하는 캐비티를 형성하는 것을 포함하고,
상기 제2 절연층은 RCC(Resin Coated Copper)을 포함하며,
상기 캐비티를 형성하는 것은,
레이저를 이용하여 상기 제2 절연층을 개방하는 것을 포함하고,
상기 제2 절연층에 형성된 상기 캐비티는,
상기 제1 절연층의 상면보다 높게 위치하는 바닥면과,
상기 바닥면으로부터 연장되는 내벽을 포함하고,
상기 내벽은,
상기 바닥면으로부터 연장되고, 제1 경사각을 가지는 제1 내벽과,
상기 제1 내벽으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가진 제2 내벽을 포함하며,
상기 제1 경사각은 상기 제2 경사각보다 큰
인쇄회로기판의 제조 방법.Prepare a first insulating layer,
forming a pad on the upper surface of the first insulating layer;
forming a second insulating layer covering the pad on an upper surface of the first insulating layer;
and forming a cavity exposing an upper surface of the pad by performing a cavity forming process for opening a part of the second insulating layer,
The second insulating layer includes RCC (Resin Coated Copper),
Forming the cavity is
using a laser to open the second insulating layer,
The cavity formed in the second insulating layer,
a bottom surface positioned higher than the top surface of the first insulating layer;
Including an inner wall extending from the bottom surface,
The inner wall is
a first inner wall extending from the bottom surface and having a first inclination angle;
a second inner wall extending from the first inner wall and having a second inclination angle different from the first inclination angle;
The first inclination angle is greater than the second inclination angle
A method for manufacturing a printed circuit board.
상기 캐비티의 바닥면은,
상기 패드의 상면보다 낮게 위치하는
인쇄회로기판의 제조 방법.18. The method of claim 17,
The bottom surface of the cavity is
located lower than the upper surface of the pad
A method for manufacturing a printed circuit board.
상기 제1 경사각은 130도 내지 160도 범위를 가지고,
상기 제2 경사각은 130도 내지 91도 범위를 가지는
인쇄회로기판의 제조 방법.18. The method of claim 17,
The first inclination angle has a range of 130 degrees to 160 degrees,
The second inclination angle has a range of 130 degrees to 91 degrees.
A method for manufacturing a printed circuit board.
상기 캐비티는 상기 제1 내벽과 제2 내벽 사이의 변곡점으로 포함하고,
상기 변곡점은 상기 패드의 상면보다 높게 위치하는
인쇄회로기판의 제조 방법.18. The method of claim 17,
The cavity comprises an inflection point between the first inner wall and the second inner wall,
The inflection point is located higher than the upper surface of the pad.
A method for manufacturing a printed circuit board.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200028237A KR20210112779A (en) | 2020-03-06 | 2020-03-06 | Printed circuit board, package board and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020200028237A KR20210112779A (en) | 2020-03-06 | 2020-03-06 | Printed circuit board, package board and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20210112779A true KR20210112779A (en) | 2021-09-15 |
Family
ID=77793608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020200028237A KR20210112779A (en) | 2020-03-06 | 2020-03-06 | Printed circuit board, package board and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20210112779A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022231017A1 (en) * | 2021-04-26 | 2022-11-03 | 엘지이노텍 주식회사 | Circuit board and package substrate comprising same |
WO2023090843A1 (en) * | 2021-11-16 | 2023-05-25 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising same |
-
2020
- 2020-03-06 KR KR1020200028237A patent/KR20210112779A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022231017A1 (en) * | 2021-04-26 | 2022-11-03 | 엘지이노텍 주식회사 | Circuit board and package substrate comprising same |
WO2023090843A1 (en) * | 2021-11-16 | 2023-05-25 | 엘지이노텍 주식회사 | Circuit board and semiconductor package comprising same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11842893B2 (en) | Printed circuit board and package substrate including same | |
US20220377902A1 (en) | Printed circuit board | |
KR20210121776A (en) | Printed circuit board, package board and manufacturing method thereof | |
KR102647325B1 (en) | Circuit board and semiconductor package comprising same | |
KR20210112779A (en) | Printed circuit board, package board and manufacturing method thereof | |
US11039536B2 (en) | Printed circuit board and printed circuit board strip | |
KR20220013675A (en) | The method for manufacturing the printed circuit board | |
US20230328886A1 (en) | Circuit board | |
KR20220001183A (en) | Printed circuit board, package board and manufacturing method thereof | |
US20240138077A1 (en) | Circuit board and package substrate comprising same | |
US20240120243A1 (en) | Circuit board and package substrate comprising same | |
KR20220001202A (en) | Printed circuit board, package board and manufacturing method thereof | |
KR20210030733A (en) | The method for manufacturing the printed circuit board | |
US20230290716A1 (en) | Circuit board | |
CN116889106A (en) | Circuit board and package substrate including the same | |
CN113196890B (en) | Printed circuit board with improved heat dissipation | |
CN113491175B (en) | Circuit board | |
US20220304147A1 (en) | Printed circuit board | |
US11974388B2 (en) | Circuit board | |
KR20220001193A (en) | Printed circuit board, package board and manufacturing method thereof | |
KR20230023492A (en) | Circuit board and package substrate having the same | |
KR20230065804A (en) | Circuit board and package substrate having the same | |
KR20230030995A (en) | Circuit board and package board | |
KR20230071537A (en) | Circuit board and package substrate having the same | |
KR20220148007A (en) | Circuit board and package substrate having the same |