KR20210111664A - Data processing device, data driving device and system for driving display device - Google Patents

Data processing device, data driving device and system for driving display device Download PDF

Info

Publication number
KR20210111664A
KR20210111664A KR1020200086030A KR20200086030A KR20210111664A KR 20210111664 A KR20210111664 A KR 20210111664A KR 1020200086030 A KR1020200086030 A KR 1020200086030A KR 20200086030 A KR20200086030 A KR 20200086030A KR 20210111664 A KR20210111664 A KR 20210111664A
Authority
KR
South Korea
Prior art keywords
level
signal
speed communication
clock
speed
Prior art date
Application number
KR1020200086030A
Other languages
Korean (ko)
Inventor
김도석
문용환
김명유
조현표
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to CN202010878174.3A priority Critical patent/CN113345359A/en
Priority to TW109129687A priority patent/TW202134854A/en
Priority to US17/021,768 priority patent/US11455927B2/en
Publication of KR20210111664A publication Critical patent/KR20210111664A/en
Priority to US17/891,484 priority patent/US11817027B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/001—Arbitration of resources in a display system, e.g. control of access to frame buffer by video controller and/or main processor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0272—Details of drivers for data electrodes, the drivers communicating data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication

Abstract

An embodiment of the present invention relates to a data processing device, a data driving device, and a system for driving a display device, and more particularly, to a data processing device, a data driving device and a system for speeding up data communication in a display device. The data driving device includes: a low-speed communication unit which outputs the level of a low-speed communication state signal as a first level after completing low-speed clock training; a high-speed communication unit which adjusts and outputs the level of a high-speed communication state signal according to the result of high-speed clock training; and a lock control unit which maintains the level of a lock signal from the end of a low-speed communication mode to a clock training period of a high-speed communication mode.

Description

디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템{DATA PROCESSING DEVICE, DATA DRIVING DEVICE AND SYSTEM FOR DRIVING DISPLAY DEVICE}A data processing device, a data driving device, and a system for driving a display device

본 실시예는 디스플레이장치를 구동하는 기술에 관한 것이다. This embodiment relates to a technology for driving a display device.

디스플레이 패널은 매트릭스 형태로 배열되는 다수의 화소로 구성되고, 각 화소는 R(red), G(green), B(blue) 등의 서브화소로 구성된다. 그리고, 각각의 서브화소는 영상데이터에 따른 계조(greyscale)로 발광하면서 디스플레이 패널에 이미지를 표시한다.A display panel is composed of a plurality of pixels arranged in a matrix form, and each pixel is composed of sub-pixels such as R (red), G (green), and B (blue). In addition, each sub-pixel displays an image on the display panel while emitting light with a grayscale according to the image data.

영상데이터는 타이밍컨트롤러로 호칭되는 데이터처리장치로부터, 소스드라이버로 호칭되는 데이터구동장치로 송신된다. 영상데이터는 디지털신호로 송신되는데, 데이터구동장치는 디지털신호로 수신되는 영상데이터를 아날로그전압으로 변환하여 각각의 화소를 구동하게 된다.The image data is transmitted from a data processing device called a timing controller to a data driving device called a source driver. The image data is transmitted as a digital signal, and the data driving device converts the image data received as the digital signal into an analog voltage to drive each pixel.

영상데이터는 각 화소의 계조값을 개별적으로 혹은 독립적으로 지시하기 때문에, 디스플레이 패널에 배치되는 화소의 수가 증가할수록 영상데이터의 양이 증가하게 된다. 그리고, 프레임 레이트가 증가할수록 단위 시간에 송신해야하는 영상데이터의 양이 증가하게 된다.Since the image data individually or independently indicates the gradation value of each pixel, the amount of image data increases as the number of pixels disposed on the display panel increases. And, as the frame rate increases, the amount of image data to be transmitted per unit time increases.

최근 디스플레이 패널이 고해상화 되면서, 디스플레이 패널에 배치되는 화소의 수와 프레임 레이트가 모두 증가하고 있으며, 고해상화에 따라 증가된 영상데이터의 양을 처리하기 위해, 디스플레이 장치에서의 데이터통신이 고속화될 필요가 있다.Recently, as the display panel has become high resolution, both the number of pixels and the frame rate disposed on the display panel are increasing. there is

이러한 배경에서, 본 실시예의 목적은, 일 측면에서, 디스플레이 장치에서의 데이터통신을 고속화하는 기술을 제공하는 것이다.Against this background, an object of the present embodiment, in one aspect, is to provide a technology for speeding up data communication in a display device.

전술한 목적을 달성하기 위하여, 일 실시예는, 저속통신 모드에서 데이터처리장치로부터 수신한 저속통신 클럭 신호를 이용하여 저속 클럭 트레이닝을 수행하고, 상기 저속 클럭 트레이닝을 완료한 후에 저속통신 상태 신호의 레벨을 제1레벨로 출력하는 저속통신부; 고속통신 모드의 클럭 트레이닝 구간에서 상기 데이터처리장치로부터 수신한 고속통신 클럭 신호를 이용하여 고속 클럭 트레이닝을 수행하고, 고속 클럭 트레이닝의 결과에 따라 고속통신 상태 신호의 레벨을 조정하여 출력하는 고속통신부; 및 상기 저속통신 상태 신호 및 상기 고속통신 상태 신호에 따라 락신호를 생성하여 상기 데이터처리장치로 송신하고, 상기 저속통신 모드의 종료 시점부터 상기 고속 통신 모드의 상기 클럭 트레이닝 구간까지는 상기 락신호의 레벨을 유지하는 락 제어부를 포함하는 데이터구동장치를 제공한다.In order to achieve the above object, an embodiment performs low-speed clock training using a low-speed communication clock signal received from a data processing device in a low-speed communication mode, and after completing the low-speed clock training, a low-speed communication unit for outputting a level as a first level; a high-speed communication unit for performing high-speed clock training using the high-speed communication clock signal received from the data processing device in the clock training section of the high-speed communication mode, and adjusting the level of the high-speed communication state signal according to the result of the high-speed clock training; and generating a lock signal according to the low-speed communication state signal and the high-speed communication state signal and transmitting it to the data processing apparatus, and the level of the lock signal from the end of the low-speed communication mode to the clock training period of the high-speed communication mode. It provides a data driving device including a lock control unit for maintaining the.

락 제어부는 상기 저속통신부에서 상기 저속 클럭 트레이닝을 완료하기 전에는 제2레벨의 상기 락신호를 상기 데이터처리장치로 송신하고, 상기 저속통신부로부터 입력받은 상기 저속통신 상태 신호의 레벨이 제1레벨이면, 상기 락신호의 레벨을 제1레벨로 변경하여 상기 데이터처리장치로 송신하되, 상기 저속통신 모드의 종료 시점부터 상기 클럭 트레이닝 구간까지는 상기 락신호의 레벨을 제1레벨로 고정하여 송신할 수 있다.The lock control unit transmits the lock signal of a second level to the data processing device before the low-speed communication unit completes the low-speed clock training, and if the level of the low-speed communication state signal input from the low-speed communication unit is the first level, The level of the lock signal may be changed to a first level and transmitted to the data processing apparatus, but the level of the lock signal may be fixed to the first level and transmitted from the end of the low-speed communication mode to the clock training period.

락 제어부는 상기 저속통신 모드에서 상기 저속통신 상태 신호에 따라 상기 락신호를 생성하고, 상기 고속통신 모드의 상기 클럭 트레이닝 구간 이후에는 상기 고속통신 상태 신호에 따라 상기 락신호를 생성할 수 있다.The lock control unit may generate the lock signal according to the low-speed communication state signal in the low-speed communication mode, and may generate the lock signal according to the high-speed communication state signal after the clock training period of the high-speed communication mode.

고속통신부는 클럭복원부 및 이퀄라이저를 포함하고, 상기 클럭복원부에서 고속 클럭 트레이닝을 수행한 후에 상기 고속통신 상태 신호를 상기 락 제어부로 출력할 수 있다.The high-speed communication unit may include a clock restoration unit and an equalizer, and after the high-speed clock training is performed by the clock restoration unit, the high-speed communication state signal may be output to the lock control unit.

클럭 트레이닝 구간의 이전 구간인 이퀄라이저 튜닝 구간에서 상기 클럭 복원부는 상기 이퀄라이저의 튜닝을 위한 클럭 초기화 및 고속 클럭 트레이닝을 다수 회 반복하되, 클럭 초기화시에는 상기 고속통신 상태 신호의 레벨을 제2레벨로 출력하고, 고속 클럭 트레이닝의 완료시에는 상기 고속통신 상태 신호의 레벨을 제1레벨로 출력할 수 있다.In the equalizer tuning section, which is the previous section of the clock training section, the clock restoration unit repeats the clock initialization and high-speed clock training for tuning the equalizer a number of times, but outputs the level of the high-speed communication state signal as a second level during clock initialization and, upon completion of the high-speed clock training, the level of the high-speed communication state signal may be output as a first level.

이퀄라이저 튜닝 구간에서 상기 락 제어부는 상기 클럭복원부로부터 입력받는 상기 고속통신 상태 신호의 레벨 변화와 무관하게 상기 락신호의 레벨을 제1레벨로 고정하여 상기 데이터처리장치로 송신할 수 있다.In the equalizer tuning section, the lock control unit may fix the level of the lock signal to the first level and transmit it to the data processing apparatus irrespective of a level change of the high-speed communication state signal received from the clock recovery unit.

클럭복원부는 발진기를 포함하고, 상기 클럭 트레이닝 구간의 이전 구간인 클럭복원부 튜닝 구간에서 상기 클럭복원부는 상기 발진기의 설정값을 일정 시간마다 변경하면서 고속 클럭 트레이닝을 수행하고, 고속 클럭 트레이닝의 완료시에는 상기 고속통신 상태 신호의 레벨을 제1레벨로 출력하고, 고속 클럭 트레이닝의 미완료시에는 상기 고속통신 상태 신호의 레벨을 제2레벨로 출력할 수 있다.The clock recovery unit includes an oscillator, and in the clock recovery unit tuning section, which is the previous section of the clock training section, the clock recovery unit performs high-speed clock training while changing the setting value of the oscillator at regular intervals, and upon completion of the high-speed clock training The level of the high-speed communication state signal may be output as a first level, and when the high-speed clock training is not completed, the level of the high-speed communication state signal may be output as a second level.

락 제어부는 상기 클럭복원부로부터 입력받는 상기 고속통신 상태 신호의 레벨 변화와 무관하게 상기 락신호의 레벨을 제1레벨로 고정하여 상기 데이터처리장치로 송신할 수 있다.The lock control unit may fix the level of the lock signal to the first level and transmit it to the data processing apparatus irrespective of a change in the level of the high-speed communication state signal received from the clock recovery unit.

발진기는 전류 제어 발진기 및 전압 제어 발진기 중 어느 하나이고, 상기 설정값은 상기 전류 제어 발진기로 입력되는 기준전류의 전류값 혹은 상기 전압 제어 발진기로 입력되는 기준전압의 전압값을 포함할 수 있다.The oscillator may be any one of a current-controlled oscillator and a voltage-controlled oscillator, and the set value may include a current value of a reference current input to the current-controlled oscillator or a voltage value of a reference voltage input to the voltage-controlled oscillator.

저속통신 모드에서, 상기 저속통신부가 상기 저속통신 상태 신호를 제1레벨로 출력한 후에 상기 데이터처리장치와의 저속통신에 이상이 발생하면, 상기 저속통신부는 상기 저속통신 상태 신호의 레벨을 제1레벨에서 제2레벨로 변경하여 출력하고, 상기 락 제어부는 상기 락신호의 레벨을 제2레벨로 변경하여 상기 데이터처리장치로 송신할 수 있다.In the low-speed communication mode, if an abnormality occurs in low-speed communication with the data processing apparatus after the low-speed communication unit outputs the low-speed communication state signal to a first level, the low-speed communication unit sets the level of the low-speed communication state signal to the first level. The level may be changed to the second level and output, and the lock control unit may change the level of the lock signal to the second level and transmit it to the data processing apparatus.

클럭 트레이닝 구간 직후에 상기 락 제어부가 입력받은 상기 고속통신 상태 신호의 레벨이 제1레벨이면, 상기 락 제어부는 상기 락신호의 레벨을 제1레벨로 유지하고, 상기 클럭 트레이닝 구간 직후에 상기 락 제어부가 입력받은 상기 고속통신 상태 신호의 레벨이 제2레벨이면, 상기 락 제어부는 상기 락신호의 레벨을 제2레벨로 변경하여 상기 데이터처리장치로 송신할 수 있다.If the level of the high-speed communication state signal received by the lock control unit immediately after the clock training interval is the first level, the lock control unit maintains the level of the lock signal at the first level, and immediately after the clock training interval, the lock control unit When the level of the high-speed communication state signal received by is the second level, the lock control unit may change the level of the lock signal to the second level and transmit it to the data processing apparatus.

다른 실시예는, 데이터구동장치로부터 락신호를 수신하고, 상기 락신호의 레벨을 확인하는 락 감시부; 저속통신 모드에서 저속통신 클럭 신호와 설정 데이터 신호를 상기 데이터구동장치로 송신한 후에 고속통신 모드로 전환하여 고속통신 클럭 신호를 상기 데이터구동장치로 송신하는 송신부-상기 설정 데이터 신호는 상기 데이터구동장치에서 고속통신 환경을 설정하기 위한 데이터를 포함함-; 및 전원이 공급되면, 상기 저속통신 모드를 활성화한 후에 상기 송신부를 통해 상기 저속통신 클럭 신호를 송신하고, 상기 송신부에서 상기 저속통신 클럭 신호를 송신할 때에 상기 락 감시부에서 상기 락신호의 레벨이 제2레벨에서 제1레벨로 변경된 것을 확인하면 상기 송신부를 통해 상기 수신측 설정데이터 신호를 송신하며, 상기 락 감시부에서 확인한 상기 락신호의 레벨이 제1레벨로 지속되면, 상기 고속통신 모드를 활성화한 후에 상기 송신부를 통해 상기 고속통신 클럭 신호를 송신하는 제어부를 포함하는 데이터처리장치를 제공한다.Another embodiment includes: a lock monitoring unit receiving a lock signal from a data driving device and checking a level of the lock signal; A transmitter that transmits a low-speed communication clock signal and a setting data signal to the data driving device in a low-speed communication mode, then switches to a high-speed communication mode and transmits a high-speed communication clock signal to the data driving device - The setting data signal is the data driving device Includes data for setting high-speed communication environment in -; and when power is supplied, the low-speed communication clock signal is transmitted through the transmitter after activating the low-speed communication mode, and when the transmitter transmits the low-speed communication clock signal, the lock monitoring unit increases the level of the lock signal. When it is confirmed that the change from the second level to the first level is confirmed, the receiving-side setting data signal is transmitted through the transmitter, and when the level of the lock signal checked by the lock monitoring unit continues to the first level, the high-speed communication mode After activation, there is provided a data processing apparatus including a control unit for transmitting the high-speed communication clock signal through the transmission unit.

고속통신 모드에서 상기 제어부는 상기 송신부를 통해 상기 고속통신 클럭 신호를 송신하기 전에, 상기 데이터구동장치에서 고속 클럭 트레이닝을 반복하도록 하는 하나 이상의 신호를 상기 송신부를 통해 상기 데이터구동장치로 송신할 수 있다.In the high-speed communication mode, before transmitting the high-speed communication clock signal through the transmitter, the control unit may transmit one or more signals to the data driver to repeat the high-speed clock training to the data driver through the transmitter. .

제어부는 상기 하나 이상의 신호의 송신에 대한 시작 시점부터 완료 시점까지 상기 락신호의 레벨이 제1레벨로 지속되는 것을 상기 락 감시부를 통해 확인한 경우, 상기 송신부를 통해 상기 고속통신 클럭 신호를 송신할 수 있다.When the control unit confirms through the lock monitoring unit that the level of the lock signal continues at the first level from the start time to the completion time of the transmission of the one or more signals, the control unit can transmit the high-speed communication clock signal through the transmission unit have.

락신호의 레벨이 제1레벨로 변경된 시점부터 상기 송신부에서 상기 수신측 설정데이터 신호의 송신을 완료할 때까지 상기 락 감시부에서 확인한 상기 락신호의 레벨이 제1레벨로 지속되면, 상기 제어부는 상기 고속통신 모드를 활성화하고, 상기 고속통신 모드를 활성화한 시점부터 일정 시간이 경과할 때까지 상기 락 감시부에서 확인한 상기 락신호의 레벨이 제1레벨로 지속되면, 상기 제어부는 상기 송신부를 통해 상기 고속통신 클럭 신호를 송신할 수 있다.When the level of the lock signal checked by the lock monitoring unit continues at the first level from the time when the level of the lock signal is changed to the first level until the transmitter completes the transmission of the receiving-side setting data signal, the control unit When the high-speed communication mode is activated, and the level of the lock signal checked by the lock monitoring unit continues at the first level until a predetermined time elapses from the time when the high-speed communication mode is activated, the control unit is controlled through the transmission unit. The high-speed communication clock signal may be transmitted.

다른 실시예는, 전원이 공급되면 저속통신 모드를 활성화하여 저속통신 클럭 신호를 송신한 후에 수신측 설정데이터 신호를 송신하되, 상기 저속통신 클럭 신호의 송신중에 제1레벨의 락신호를 수신하면 상기 설정 데이터 신호를 송신하고, 제1레벨의 상기 락신호를 지속적으로 수신하면 고속통신 모드를 활성화한 후에 고속통신 클럭 신호를 송신하는 데이터처리장치; 및 상기 저속통신 클럭 신호를 수신하여 저속 클럭 트레이닝을 수행하고, 상기 저속 클럭 트레이닝을 완료하면 제1레벨의 상기 락신호를 상기 데이터처리장치로 송신하며, 상기 고속통신 클럭 신호를 수신하여 고속 클럭 트레이닝을 수행하되, 상기 저속통신 모드에서 상기 설정 데이터 신호를 수신한 후부터 상기 고속 클럭 트레이닝을 수행할 때까지 제1레벨의 상기 락신호를 상기 데이터처리장치에 지속적으로 송신하는 데이터구동장치In another embodiment, when power is supplied, the low-speed communication mode is activated to transmit the low-speed communication clock signal and then the receiving-side setting data signal is transmitted. a data processing device that transmits a setting data signal and activates a high-speed communication mode when continuously receiving the lock signal of a first level and then transmits a high-speed communication clock signal; and receiving the low-speed communication clock signal to perform low-speed clock training, and when the low-speed clock training is completed, transmits the lock signal of a first level to the data processing device, and receives the high-speed communication clock signal for high-speed clock training a data driving device that continuously transmits the lock signal of a first level to the data processing device after receiving the set data signal in the low-speed communication mode until the high-speed clock training is performed

를 포함하는 시스템을 제공한다.It provides a system comprising

데이터구동장치는 클럭복원부 및 이퀄라이저를 포함하고, 상기 데이터처리장치는 상기 고속통신 모드에서 상기 고속통신 클럭 신호를 송신하기 전에 클럭복원부 튜닝 신호 및 이퀄라이저 튜닝 신호 중 하나 이상을 상기 데이터구동장치에 송신할 수 있다.The data driving device includes a clock recovery unit and an equalizer, and the data processing device sends at least one of a clock recovery unit tuning signal and an equalizer tuning signal to the data driving device before transmitting the high-speed communication clock signal in the high-speed communication mode. can send

클럭복원부 튜닝 신호는 고속통신 클럭을 포함하고, 상기 데이터구동장치는 상기 클럭복원부 튜닝 신호를 이용하여 상기 클럭복원부를 튜닝할 때에 고속 클럭 트레이닝을 복수 회 수행하되, 상기 복수 회의 고속 클럭 트레이닝과 무관하게 상기 락신호의 레벨을 제1레벨로 고정하여 상기 데이터처리장치에 송신할 수 있다.The clock recovery unit tuning signal includes a high-speed communication clock, and the data driving device performs high-speed clock training a plurality of times when tuning the clock recovery unit using the clock recovery unit tuning signal, the plurality of times of high-speed clock training and Regardless, the level of the lock signal may be fixed to the first level and transmitted to the data processing apparatus.

이퀄라이저 튜닝 신호는 고속통신 클럭을 포함하고, 상기 데이터구동장치는 상기 이퀄라이저 튜닝 신호를 이용하여 상기 이퀄라이저를 튜닝할 때에 고속 클럭 트레이닝을 복수 회 수행하되, 상기 복수 회의 고속 클럭 트레이닝과 무관하게 상기 락신호의 레벨을 제1레벨로 고정하여 상기 데이터처리장치에 송신할 수 있다.The equalizer tuning signal includes a high-speed communication clock, and the data driving device performs high-speed clock training a plurality of times when tuning the equalizer using the equalizer tuning signal, but regardless of the plurality of times of high-speed clock training, the lock signal may be transmitted to the data processing apparatus by fixing the level of ' to the first level.

이상에서 설명한 바와 같이 본 실시예에 의하면, 디스플레이 장치에서의 데이터통신을 고속화할 수 있다. 그리고, 본 실시예에 의하면, 저속통신의 피드백을 간소화시켜 피드백의 정확도를 개선시킬 수 있다.As described above, according to the present embodiment, it is possible to speed up data communication in the display device. And, according to the present embodiment, it is possible to improve the accuracy of the feedback by simplifying the feedback of the low-speed communication.

도 1은 일 실시예에 따른 디스플레이 장치의 구성도이다.
도 2는 일 실시예에 따른 시스템의 구성도이다.
도 3은 일 실시예에 따른 데이터처리장치와 데이터구동장치에서 제1프로토콜 신호를 처리하는 구성을 설명하기 위한 도면이다.
도 4는 일 실시예에 따른 데이터처리장치와 데이터구동장치 사이의 전반적인 신호 시퀀스를 나타내는 도면이다.
도 5는 일 실시예에 따른 데이터처리장치와 데이터구동장치에서 제2프로토콜신호를 처리하는 구성을 설명하기 위한 도면이다.
도 6 및 도 7은 일 실시예에 따른 클럭 트레이닝 구간 이전에 더 포함되는 클럭 복원부 튜닝 구간을 설명하기 위한 도면이다.
도 8은 일 실시예에 따른 클럭 트레이닝 구간 이전에 더 포함되는 이퀄라이저 튜닝 구간을 설명하기 위한 도면이다.
도 9는 일 실시예에 따른 클럭복원부 튜닝 구간과 이퀄라이저 튜닝 구간에서의 신호 시퀀스를 나타내는 도면이다.1 is a block diagram of a display device according to an exemplary embodiment.
2 is a block diagram of a system according to an embodiment.
3 is a diagram for explaining a configuration of processing a first protocol signal in a data processing apparatus and a data driving apparatus according to an embodiment.
4 is a diagram illustrating an overall signal sequence between a data processing apparatus and a data driving apparatus according to an exemplary embodiment.
5 is a diagram for explaining a configuration of processing a second protocol signal in a data processing apparatus and a data driving apparatus according to an embodiment.
6 and 7 are diagrams for explaining a clock recovery unit tuning section that is further included before the clock training section according to an embodiment.
8 is a diagram for explaining an equalizer tuning section that is further included before a clock training section according to an embodiment.
9 is a diagram illustrating a signal sequence in a clock recovery unit tuning section and an equalizer tuning section according to an embodiment.

이하, 본 발명의 일부 실시예들을 예시적인 도면을 통해 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.Hereinafter, some embodiments of the present invention will be described in detail with reference to exemplary drawings. In adding reference numerals to the components of each drawing, it should be noted that the same components are given the same reference numerals as much as possible even though they are indicated on different drawings. In addition, in describing the present invention, if it is determined that a detailed description of a related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.

또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.In addition, in describing the components of the present invention, terms such as first, second, A, B, (a), (b), etc. may be used. These terms are only for distinguishing the component from other components, and the essence, order, or order of the component is not limited by the term. When a component is described as being “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but another component is between each component. It should be understood that elements may be “connected,” “coupled,” or “connected.”

도 1은 일 실시예에 따른 디스플레이 장치의 구성도이다.1 is a block diagram of a display device according to an exemplary embodiment.

도 1을 참조하면, 디스플레이 장치(100)는 디스플레이 패널(110), 데이터구동장치(120), 게이트구동장치(130) 및 데이터처리장치(140) 등을 포함할 수 있다.Referring to FIG. 1 , the display device 100 may include a display panel 110 , a data driving device 120 , a gate driving device 130 , and a data processing device 140 .

디스플레이 패널(110)에는 다수의 데이터라인(DL) 및 다수의 게이트라인(GL)이 배치되고, 다수의 화소가 배치될 수 있다. 화소는 복수의 서브화소(SP: Sub-Pixel)로 구성될 수 있다. 여기서, 서브화소는 R(red), G(green), B(blue), W(white) 등일 수 있다. 하나의 화소는 RGB의 서브화소(SP)로 구성되거나, RGBG의 서브화소(SP)로 구성되거나, RGBW의 서브화소(SP) 등으로 구성될 수 있다. 이하에서는, 설명의 편의상, 하나의 화소는 RGB의 서브화소로 구성되는 것으로 설명한다.A plurality of data lines DL and a plurality of gate lines GL may be disposed on the display panel 110 , and a plurality of pixels may be disposed. A pixel may be composed of a plurality of sub-pixels (SP). Here, the sub-pixel may be R (red), G (green), B (blue), W (white), or the like. One pixel may be composed of RGB sub-pixels SP, RGBG sub-pixels SP, or RGBW sub-pixels SP. Hereinafter, for convenience of description, it will be described that one pixel is composed of RGB sub-pixels.

데이터구동장치(120), 게이트구동장치(130) 및 데이터처리장치(140)는 디스플레이 패널(110)에 영상을 표시하기 위한 신호들을 생성하는 장치이다.The data driving device 120 , the gate driving device 130 , and the data processing device 140 are devices that generate signals for displaying an image on the display panel 110 .

게이트구동장치(130)는 턴온전압 혹은 턴오프전압의 게이트구동신호를 게이트라인(GL)으로 공급할 수 있다. 턴온전압의 게이트구동신호가 서브화소(SP)로 공급되면 서브화소(SP)는 데이터라인(DL)과 연결된다. 그리고, 턴오프전압의 게이트구동신호가 서브화소(SP)로 공급되면 서브화소(SP)와 데이터라인(DL)의 연결은 해제된다. 게이트구동장치(130)는 게이트드라이버로 호칭될 수 있다.The gate driving device 130 may supply a gate driving signal of a turn-on voltage or a turn-off voltage to the gate line GL. When the gate driving signal of the turn-on voltage is supplied to the sub-pixel SP, the sub-pixel SP is connected to the data line DL. In addition, when the gate driving signal of the turn-off voltage is supplied to the sub-pixel SP, the connection between the sub-pixel SP and the data line DL is released. The gate driving device 130 may be referred to as a gate driver.

데이터구동장치(120)는 데이터라인(DL)을 통해 서브화소(SP)로 데이터전압(Vp)을 공급할 수 있다. 데이터라인(DL)으로 공급되는 데이터전압(Vp)은 게이트구동신호에 따라 서브화소(SP)로 공급될 수 있다. 데이터구동장치(120)는 소스드라이버로 호칭될 수 있다.The data driver 120 may supply the data voltage Vp to the sub-pixel SP through the data line DL. The data voltage Vp supplied to the data line DL may be supplied to the sub-pixel SP according to the gate driving signal. The data driving device 120 may be referred to as a source driver.

데이터구동장치(120)는 적어도 하나의 집적회로를 포함할 수 있는데, 이러한 적어도 하나의 집적회로는, 테이프오토메이티드본딩(TAB: Tape Automated Bonding) 타입 또는 칩온글래스(COG: Chip On Glass) 타입으로 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 패널(110)에 직접 형성될 수도 있으며, 실시예에 따라서, 패널(110)에 집적화되어 형성될 수도 있다. 또한, 데이터구동장치(120)는 칩온필름(COF: Chip On Film) 타입으로 구현될 수도 있다.The data driving device 120 may include at least one integrated circuit. The at least one integrated circuit is a Tape Automated Bonding (TAB) type or a Chip On Glass (COG) type. It may be connected to a bonding pad of the panel 110 , may be directly formed on the panel 110 , or may be integrated on the panel 110 and formed according to an embodiment. In addition, the data driving device 120 may be implemented as a chip on film (COF) type.

데이터처리장치(140)는 게이트구동장치(130) 및 데이터구동장치(120)로 제어신호를 공급할 수 있다. 예를 들어, 데이터처리장치(140)는 스캔이 시작되도록 하는 게이트제어신호(GCS)를 게이트구동장치(130)로 송신할 수 있다. 그리고, 데이터처리장치(140)는 영상데이터를 데이터구동장치(120)로 출력할 수 있다. 또한, 데이터처리장치(140)는 데이터구동장치(120)가 각 서브화소(SP)로 데이터전압(Vp)을 공급하도록 제어하는 데이터제어신호를 송신할 수 있다. 데이터처리장치(140)는 타이밍컨트롤러로 호칭될 수 있다.The data processing device 140 may supply a control signal to the gate driving device 130 and the data driving device 120 . For example, the data processing apparatus 140 may transmit a gate control signal GCS for starting a scan to the gate driving apparatus 130 . In addition, the data processing apparatus 140 may output image data to the data driving apparatus 120 . Also, the data processing apparatus 140 may transmit a data control signal for controlling the data driving apparatus 120 to supply the data voltage Vp to each sub-pixel SP. The data processing apparatus 140 may be referred to as a timing controller.

데이터처리장치(140)는 클럭이 내장된 제1프로토콜신호(PS1)를 이용하여 영상데이터 및 데이터제어신호를 송신할 수 있다.The data processing apparatus 140 may transmit image data and a data control signal using the first protocol signal PS1 having a clock embedded therein.

데이터구동장치(120)는 제1프로토콜신호(PS1)에 내장된 클럭의 트레이닝 상태를 보조통신신호(ALP)를 통해 데이터처리장치(140)로 송신할 수 있다.The data driving device 120 may transmit the training state of the clock embedded in the first protocol signal PS1 to the data processing device 140 through the auxiliary communication signal ALP.

데이터처리장치(140) 및 데이터구동장치(120)는 제1프로토콜신호(PS1)를 이용하여 고속데이터통신을 수행할 수 있다. 이러한 고속데이터통신은 저속데이터통신에 비해서 데이터 손실률이 높게 발생할 수 있다. 따라서, 데이터처리장치(140)는 고속데이터통신에 필요한 데이터구동장치(120)의 다양한 설정데이터를 저속데이터통신을 통해 데이터구동장치(120)로 전달할 수 있다.The data processing device 140 and the data driving device 120 may perform high-speed data communication using the first protocol signal PS1. Such high-speed data communication may have a higher data loss rate than low-speed data communication. Accordingly, the data processing device 140 may transmit various setting data of the data driving device 120 necessary for high-speed data communication to the data driving device 120 through low-speed data communication.

다시 말해서, 데이터처리장치(140)는 데이터구동장치(120)의 설정데이터들을 데이터 손실률이 낮은 저속데이터통신을 통해 데이터구동장치(120)로 송신하여 데이터구동장치(120)에서 설정데이터들을 정확하게 수신할 수 있도록 한다.In other words, the data processing device 140 transmits the setting data of the data driving device 120 to the data driving device 120 through low-speed data communication with a low data loss rate and accurately receives the setting data from the data driving device 120 . make it possible

위와 같은 데이터구동장치(120)의 설정데이터들은 데이터구동장치(120)에 포함된 이퀄라이저의 기본적인 게인(Gain) 레벨, 스크램블 정보, 라인 극성 정보 등을 포함할 수 있다. 여기서, 스크램블 정보는 데이터처리장치(140)가 데이터구동장치(120)에 데이터를 전송할 때에 데이터를 그대로 전송하는 지, 스크램블하여 전송하는 지에 대한 정보를 포함할 수 있고, 라인 극성 정보는 화소의 첫번째 라인의 극성을 표시하는 정보를 포함할 수 있다.The setting data of the data driving device 120 as described above may include a basic gain level of the equalizer included in the data driving device 120 , scramble information, line polarity information, and the like. Here, the scramble information may include information on whether data is transmitted as it is or scrambled when the data processing device 140 transmits data to the data driving device 120 , and the line polarity information is the first pixel of the pixel. It may contain information indicating the polarity of the line.

데이터처리장치(140)는 제2프로토콜신호(PS2)를 통해 이러한 저속데이터통신을 수행할 수 있다. 데이터처리장치(140)는 제1프로토콜신호(PS1) 및 제2프로토콜신호(PS2)를 제1통신라인(LN1)을 통해 데이터구동장치(120)로 송신할 수 있다.The data processing apparatus 140 may perform such low-speed data communication through the second protocol signal PS2. The data processing apparatus 140 may transmit the first protocol signal PS1 and the second protocol signal PS2 to the data driving apparatus 120 through the first communication line LN1 .

데이터처리장치(140)는 고속데이터통신을 최적화하기 위한 신호들을 제1통신라인(LN1)을 통해 데이터구동장치(120)로 송신할 수 있다. 예를 들어, 데이터처리장치(140)는 데이터구동장치(120)의 이퀄라이저에 대한 튜닝 신호를 송신할 수 있고, 데이터구동장치(120)는 이러한 튜닝 신호를 이용하여 이퀄라이저의 게인 등을 최적으로 튜닝할 수 있다.The data processing apparatus 140 may transmit signals for optimizing high-speed data communication to the data driving apparatus 120 through the first communication line LN1. For example, the data processing device 140 may transmit a tuning signal for the equalizer of the data driving device 120, and the data driving device 120 optimally tunes the gain of the equalizer using the tuning signal. can do.

데이터구동장치(120)는 보조통신신호(ALP)를 통해 데이터구동장치(120)의 상태를 데이터처리장치(140)로 피드백할 수 있다. 데이터구동장치(120)는 저속데이터통신을 위한 클럭 트레이닝 상태와 고속데이터통신을 위한 클럭 트레이닝 상태를 보조통신신호(ALP)로 피드백할 수 있다. 저속데이터통신을 위한 클럭 트레이닝 상태와 고속데이터통신을 위한 클럭 트레이닝 상태에 대한 보조통신신호(ALP)는 락(LOCK)신호로 호칭될 수 있다. 그리고 데이터구동장치(120)는 제2통신라인(LN2)을 통해 락신호를 데이터처리장치(140)로 송신할 수 있다.The data driving device 120 may feed back the state of the data driving device 120 to the data processing device 140 through the auxiliary communication signal ALP. The data driving device 120 may feed back a clock training state for low-speed data communication and a clock training state for high-speed data communication as an auxiliary communication signal ALP. The auxiliary communication signal ALP for the clock training state for low-speed data communication and the clock training state for high-speed data communication may be referred to as a lock signal. In addition, the data driving device 120 may transmit a lock signal to the data processing device 140 through the second communication line LN2 .

데이터구동장치(120)는 제1통신라인(LN1)을 통한 신호의 수신 상태를 보조통신신호(ALP)를 통해 피드백할 수도 있다. 데이터구동장치(120)는 제1프로토콜신호(PS1) 및/혹은 제2프로토콜신호(PS2)를 통해 전달되는 특정 정보에 대한 수신 상태를 보조통신신호(ALP)를 통해 피드백할 수 있다. 여기서, 데이터구동장치(120)는 수신 상태에 대한 상태 데이터를 생성하고, 상태 데이터를 보조통신신호(ALP)에 포함시켜서 데이터처리장치(140)로 송신(피드백)할 수 있다.The data driving device 120 may feed back the reception state of the signal through the first communication line LN1 through the auxiliary communication signal ALP. The data driving device 120 may feed back a reception state of specific information transmitted through the first protocol signal PS1 and/or the second protocol signal PS2 through the auxiliary communication signal ALP. Here, the data driving device 120 may generate status data for the reception status, and transmit (feedback) the status data to the data processing device 140 by including the status data in the auxiliary communication signal ALP.

일 실시예에서, 제1프로토콜신호(PS1) 및 제2프로토콜신호(PS2)는 제1통신라인(LN1)을 통해 송수신되고, 보조통신신호(ALP)는 제2통신라인(LN2)을 통해 송수신될 수 있다. 제1통신라인(LN1)은 AC 차동신호라인일 수 있고, 제2통신라인(LN2)은 TTL(transistor-transistor line) 혹은 오픈드레인회로로 구성되는 단일 통신라인일 수 있다.In one embodiment, the first protocol signal PS1 and the second protocol signal PS2 are transmitted/received through the first communication line LN1, and the auxiliary communication signal ALP is transmitted/received through the second communication line LN2 can be The first communication line LN1 may be an AC differential signal line, and the second communication line LN2 may be a transistor-transistor line (TTL) or a single communication line composed of an open drain circuit.

데이터처리장치(140)와 데이터구동장치(120)는 제1통신라인(LN1)을 통해 일대일 통신을 수행할 수 있고, 제2통신라인(LN2)을 통해 체인형태의 케스케이드 통신을 수행할 수 있다.The data processing device 140 and the data driving device 120 may perform one-to-one communication through the first communication line LN1, and may perform chain-type cascade communication through the second communication line LN2. .

예를 들어, 데이터구동장치(120)가 복수 개로 구성될 때, 케스케이드 통신은 예 인접한 데이터구동장치 사이에 제2통신라인(LN2)이 연결되면서 데이터구동장치들이 케스케이드 형태로 연결되고, 복수의 데이터구동장치 중 적어도 하나의 데이터구동장치가 제2통신라인(LN2)을 통해 데이터처리장치(140)와 연결될 수 있다.For example, when the data driving device 120 is configured in plurality, the cascade communication is, for example, the second communication line LN2 is connected between adjacent data driving devices, the data driving devices are connected in a cascade form, and a plurality of data At least one data driving device among the driving devices may be connected to the data processing device 140 through the second communication line LN2.

위와 같은 제1통신라인(LN1)과 제2통신라인(LN2)의 구체적인 구성은 아래와 같다.A detailed configuration of the first communication line LN1 and the second communication line LN2 as described above is as follows.

도 2는 일 실시예에 따른 시스템의 구성도이다.2 is a block diagram of a system according to an embodiment.

도 2를 참조하면, 시스템은 적어도 하나의 데이터처리장치(140) 및 복수의 데이터구동장치(120a, 120b, 120c, 120d)를 포함할 수 있다.Referring to FIG. 2 , the system may include at least one data processing device 140 and a plurality of data driving devices 120a, 120b, 120c, and 120d.

데이터처리장치(140)는 제1PCB(PCB1, printed circuit board) 상에 배치될 수 있다. 그리고, 데이터처리장치(140)는 제1통신라인(LN1) 및 제2통신라인(LN2)을 통해 복수의 데이터구동장치(120a, 120b, 120c, 120d)와 연결될 수 있다.The data processing apparatus 140 may be disposed on a first printed circuit board (PCB1). In addition, the data processing device 140 may be connected to the plurality of data driving devices 120a, 120b, 120c, and 120d through the first communication line LN1 and the second communication line LN2.

제1통신라인(LN1) 및 제2통신라인(LN2)은 제1PCB(PCB1) 및 제2PCB(PCB2)를 거쳐 복수의 데이터장치(120a, 120b, 120c, 120d)에 도달할 수 있다. 제1PCB(PCB1)와 제2PCB(PCB2)는 유연소재로 구성되는 제1필름(FL1)으로 연결될 수 있는데, 제1통신라인(LN1) 및 제2통신라인(LN2)은 이러한 제1필름(FL1)을 거쳐 제1PCB(PCB1)에서 제2PCB(PCB2)로 연장될 수 있다.The first communication line LN1 and the second communication line LN2 may reach the plurality of data devices 120a, 120b, 120c, and 120d through the first PCB1 and the second PCB2. The first PCB (PCB1) and the second PCB (PCB2) may be connected by a first film FL1 made of a flexible material, and the first communication line LN1 and the second communication line LN2 are the first film FL1 ) to extend from the first PCB (PCB1) to the second PCB (PCB2).

각각의 데이터구동장치(120a, 120b, 120c, 120d)는 COF(chip-on-film)의 형태로 제2필름(FL2) 상에 배치될 수 있다. 제2필름(FL2)은 제2PCB(PCB2)와 패널(110)을 연결하는 유연한 소재의 지지기판일 수 있는데, 제1통신라인(LN1)과 제2통신라인(LN2)은 제2필름(FL2)을 거쳐 제2PCB(PCB2)에서 각각의 데이터구동장치(120a, 120b, 120c, 120d)로 연장될 수 있다.Each of the data driving devices 120a, 120b, 120c, and 120d may be disposed on the second film FL2 in the form of a chip-on-film (COF). The second film FL2 may be a support substrate made of a flexible material that connects the second PCB 2 and the panel 110 . The first communication line LN1 and the second communication line LN2 are the second film FL2 . ) through the second PCB (PCB2) can be extended to each of the data driving devices (120a, 120b, 120c, 120d).

제1통신라인(LN1)은 데이터처리장치(140)와 데이터구동장치(120a, 120b, 120c, 120d) 사이에서 일대일로 연결될 수 있다.The first communication line LN1 may be connected one-to-one between the data processing device 140 and the data driving devices 120a, 120b, 120c, and 120d.

그리고, 제2통신라인(LN2)은 평면상으로 제1통신라인(LN1)과 중첩되지 않으면서 각각의 데이터구동장치(120a, 120b, 120c, 120d) 혹은 데이터구동장치(120d)와 데이터처리장치(140) 사이에서 연결될 수 있다. 예를 들어, 제1데이터구동장치(120a)는 제2통신라인(LN2)을 통해 제2데이터구동장치(120b)와 연결되고, 제2데이터구동장치(120b)는 제2통신라인(LN2)을 통해 제3데이터구동장치(120c)와 연결될 수 있다. 이때, 제2데이터구동장치(120b)와 제3데이터구동장치(120c)는 서로 다른 제2PCB(PCB2)와 연결될 수 있는데, 이에 따라, 그 사이에 배치되는 제2통신라인(LN2)은 제2PCB(PCB2), 제1필름(FL1) 및 제1PCB(PCB1)를 거쳐 제2데이터구동장치(120b)와 제3데이터구동장치(120c)를 연결시킬 수 있다. 제3데이터구동장치(120c)는 제2통신라인(LN2)을 통해 제4데이터구동장치(120d)와 연결되고, 제4데이터구동장치(120d)는 제2통신라인(LN2)을 통해 데이터처리장치(140)와 연결될 수 있다.In addition, the second communication line LN2 does not overlap the first communication line LN1 in a plan view, and each of the data driving devices 120a, 120b, 120c, and 120d or the data driving device 120d and the data processing device. 140 may be connected. For example, the first data driving device 120a is connected to the second data driving device 120b through the second communication line LN2, and the second data driving device 120b is connected to the second communication line LN2. may be connected to the third data driving device 120c through In this case, the second data driving device 120b and the third data driving device 120c may be connected to different second PCBs (PCB2). Accordingly, the second communication line LN2 disposed therebetween is the second PCB. The second data driver 120b and the third data driver 120c may be connected to each other through the PCB2, the first film FL1, and the first PCB (PCB1). The third data driver 120c is connected to the fourth data driver 120d through the second communication line LN2, and the fourth data driver 120d processes data through the second communication line LN2. It may be connected to the device 140 .

도 3은 일 실시예에 따른 데이터처리장치와 데이터구동장치에서 제1프로토콜 신호를 처리하는 구성을 설명하기 위한 도면이다.3 is a diagram for explaining a configuration of processing a first protocol signal in a data processing apparatus and a data driving apparatus according to an embodiment.

도 3을 참조하면, 데이터처리장치(140)는 스크램블러(312), 인코더(314), 제1송신부(318) 및 제2송신부(319)를 포함하고, 데이터구동장치(120)는 제1수신부(328), 바이트정렬부(325), 디코더(324), 디스크램블러(322), 화소정렬부(321) 및 제2수신부(329) 등을 포함할 수 있다.Referring to FIG. 3 , the data processing device 140 includes a scrambler 312 , an encoder 314 , a first transmitter 318 , and a second transmitter 319 , and the data driving device 120 includes a first receiver 328 , a byte sorter 325 , a decoder 324 , a descrambler 322 , a pixel sorter 321 , and a second receiver 329 , etc. may be included.

데이터-예를 들어, 영상데이터-는 스크램블러(312)에 의해 스크램블링된다. 스크램블링은 송신되는 데이터의 각 비트를 뒤섞는 과정으로써, 동일한 비트-예를 들어, 1 또는 0-가 데이터의 송신 스트림에서 K(K는 2이상의 자연수)번 이상 연속적으로 배치되는 것을 방지할 수 있다. 스크램블링은 사전에 약속된 규약에 따라 진행되는데, 데이터구동장치(120)의 디스크램블러(322)는 각 비트가 뒤섞인 스트림을 다시 원상태의 데이터로 복원하는 기능을 수행할 수 있다.Data - for example, image data - is scrambled by the scrambler 312 . Scrambling is a process of shuffling each bit of transmitted data, and it is possible to prevent the same bit - for example, 1 or 0 - from being continuously arranged K (K is a natural number equal to or greater than 2) times in the transmission stream of data. Scrambling is performed according to a predefined protocol, and the descrambler 322 of the data driving device 120 may perform a function of restoring a stream in which each bit is mixed back to original data.

스크램블러(312)는 제1프로토콜신호(PS1) 중 일부의 데이터를 선택적으로 스크램블링시킬 수 있다. 예를 들어, 스크램블러(312)는 이퀄라이저에 대한 튜닝 신호(이하 '이퀄라이저 튜닝 신호'라 함) 중 제로데이터에 대한 부분만 스크램블링하여 송신할 수 있다.The scrambler 312 may selectively scramble some data of the first protocol signal PS1. For example, the scrambler 312 may scramble and transmit only a portion of zero data among the tuning signals for the equalizer (hereinafter referred to as an 'equalizer tuning signal').

인코더(314)는 데이터에서 송신 스트림의 P개의 비트를 Q개의 비트로 인코딩시킬 수 있다. P는 예를 들어, 8이고, Q는 예를 들어, 10일 수 있다. 8비트의 데이터를 10비트의 데이터로 인코딩하는 것을 8B10B 인코딩이라고 부르기도 한다. 8B10B 인코딩은 DC밸런스코드로 인코딩하는 방법의 일종이다.The encoder 314 may encode the P bits of the transmit stream in the data into Q bits. P may be, for example, 8, and Q may be, for example, 10. Encoding 8-bit data into 10-bit data is also called 8B10B encoding. 8B10B encoding is a kind of encoding method with DC balanced code.

인코더(314)는 송신 스트림의 비트가 증가하도록 데이터를 인코딩할 수 있다. 그리고, 인코딩된 데이터는, 디코더(324)에 의해 DC밸런스코드-예를 들어, 8B10B-로 디코딩될 수 있다. 다른 측면에서, 인코딩된 데이터는, 디코더(324)에 의해 원래의 비트로 복원될 수 있다.The encoder 314 may encode the data so that the bits of the transmit stream are incremented. And, the encoded data may be decoded by the decoder 324 into a DC balance code, for example, 8B10B. In another aspect, the encoded data may be restored to the original bits by the decoder 324 .

인코더(314)는 데이터의 인코딩에서 LRLC(Limited Run Length Code)를 사용할 수 있다. "Run Length"는 동일한 비트가 연속적으로 배치되는 것으로 LRLC는 데이터에서 "Run Length"가 일정 크기 이상으로 나타나지 않도록 데이터의 중간중간에 특정 비트를 제어하는 것이다.The encoder 314 may use a Limited Run Length Code (LRLC) in encoding data. "Run Length" means that the same bits are continuously arranged, and LRLC controls a specific bit in the middle of data so that "Run Length" does not appear over a certain size in data.

인코더(314)가 LRLC를 이용하여 데이터를 인코딩하는 경우, 디코더(314)는 인코더(314)가 이용한 LRLC 방식에 따라 데이터를 디코딩할 수 있다.When the encoder 314 encodes data using LRLC, the decoder 314 may decode the data according to the LRLC method used by the encoder 314 .

데이터처리장치(140) 내에서 병렬적으로 송신되는 데이터는 데이터처리장치(140)와 데이터구동장치(120) 사이의 송신을 위해 직렬적으로 변환될 수 있다. 데이터처리장치(140)에서 데이터의 직병렬변환은 도 5의 직렬화부(620)에 의해 수행될 수 있다. 그리고, 데이터구동장치(120)에서 병렬화부(526)는 직렬적으로 수신되는 데이터를 병렬적으로 변환하는 기능을 수행할 수 있다.Data transmitted in parallel within the data processing device 140 may be serially converted for transmission between the data processing device 140 and the data driving device 120 . Serial-to-parallel conversion of data in the data processing apparatus 140 may be performed by the serializer 620 of FIG. 5 . In addition, the parallelization unit 526 in the data driving device 120 may perform a function of converting serially received data in parallel.

직렬적으로 변환된 데이터는 데이터처리장치(140)의 제1송신부(318)를 통해 데이터구동장치(120)로 송신될 수 있다. 이때, 데이터는 제1프로토콜신호(PS1)의 형태로 제1통신라인(LN1)을 통해 송신될 수 있다.The serially converted data may be transmitted to the data driving device 120 through the first transmitter 318 of the data processing device 140 . In this case, the data may be transmitted through the first communication line LN1 in the form of the first protocol signal PS1.

데이터구동장치(120)에서 수신된 데이터는 제1수신부(328), 바이트정렬부(325), 디코더(324), 디스크램블러(322) 및 화소정렬부(321)로 송신될 수 있다.The data received from the data driver 120 may be transmitted to the first receiver 328 , the byte sorter 325 , the decoder 324 , the descrambler 322 , and the pixel sorter 321 .

제1송신부(318)는 적어도 하나 이상의 제1통신라인(LN1)을 통해 데이터를 송신할 수 있다. 그리고, 각각의 제1통신라인(LN1)은 차동방식으로 신호를 송신하기 위해 두 개의 신호라인으로 구성될 수 있다. 복수의 제1통신라인(LN1)이 사용되는 경우, 제1송신부(318)는 데이터를 복수의 제1통신라인(LN1)에 분산시켜 송신할 수 있다. 그리고, 제1수신부(328)는 복수의 제1통신라인(LN1)을 통해 분산되어 수신되는 신호를 취합하여 데이터를 구성할 수 있다.The first transmitter 318 may transmit data through at least one first communication line LN1. In addition, each of the first communication lines LN1 may be composed of two signal lines to transmit signals in a differential manner. When a plurality of first communication lines LN1 are used, the first transmitter 318 may transmit data by distributing the data to the plurality of first communication lines LN1 . In addition, the first receiver 328 may configure data by collecting signals distributed and received through the plurality of first communication lines LN1 .

데이터구동장치(120)는 제1프로토콜신호(PS1)에 포함되는 링크데이터에 따라 링크클럭-예를 들어, 심볼클럭, 화소클럭-을 트레이닝시킬 수 있다. 그리고, 바이트정렬부(325)와 화소정렬부(321)는 트레이닝된 링크클럭에 따라 데이터를 바이트단위-예를 들어, 심볼단위-와 화소단위로 정렬시킬 수 있다.The data driving device 120 may train a link clock (eg, a symbol clock and a pixel clock) according to link data included in the first protocol signal PS1. In addition, the byte aligner 325 and the pixel aligner 321 may align data in byte-by-byte-for example, symbol- and pixel-by-pixel units according to the trained link clock.

바이트정렬부(325)는 데이터를 바이트단위로 정렬시킬 수 있다. 바이트단위는 데이터에 포함된 정보를 구성하는 기본 단위로서, 예를 들어, 8비트, 10비트 등일 수 있다. 바이트정렬부(325)는 직렬로 송신되어 온 데이터를 바이트단위로 끊어 읽을 수 있도록 데이터를 정렬시킬 수 있다.The byte alignment unit 325 may align data in units of bytes. A byte unit is a basic unit constituting information included in data, and may be, for example, 8 bits or 10 bits. The byte alignment unit 325 may align the data so that the serially transmitted data can be read by breaking the data in byte units.

화소정렬부(321)는 데이터를 화소단위로 정렬시킬 수 있다. 데이터는 RGB 등의 서브화소에 대응되는 정보를 순차적으로 포함할 수 있다. 화소정렬부(321)는 직렬로 송신되어 온 데이터를 화소단위로 끊어 읽을 수 있도록 데이터를 정렬시킬 수 있다.The pixel alignment unit 321 may align data in units of pixels. The data may sequentially include information corresponding to sub-pixels such as RGB. The pixel aligning unit 321 may align the data so that the serially transmitted data can be read in units of pixels.

화소정렬부(321)에 의해 영상데이터가 화소단위로 정렬되면, 각 서브화소별로 계조데이터-영상데이터-가 생성될 수 있다.When the image data is arranged in units of pixels by the pixel alignment unit 321, grayscale data-image data- may be generated for each sub-pixel.

데이터처리장치(140)의 제2송신부(319)는 제2프로토콜신호(PS2)를 통해 설정데이터 등을 데이터구동장치(120)로 송신할 수 있다. 그리고, 데이터구동장치(120)는 제2수신부(329)를 통해 제2프로토콜신호(PS2)를 수신하고 제2프로토콜신호(PS2)에 포함되는 설정데이터 등을 확인할 수 있다.The second transmitter 319 of the data processing apparatus 140 may transmit the setting data to the data driving apparatus 120 through the second protocol signal PS2. In addition, the data driving device 120 may receive the second protocol signal PS2 through the second receiver 329 and check the setting data included in the second protocol signal PS2.

제1프로토콜신호(PS1)와 제2프로토콜신호(PS2)는 동일한 통신라인(도 3에서, LN1)을 통해 송수신될 수 있다. 다만, 제1프로토콜신호(PS1)와 제2프로토콜신호(PS2)는 시간적으로 분리되어 송신될 수 있다.The first protocol signal PS1 and the second protocol signal PS2 may be transmitted/received through the same communication line (LN1 in FIG. 3 ). However, the first protocol signal PS1 and the second protocol signal PS2 may be time-separated and transmitted.

도 4는 일 실시예에 따른 데이터처리장치와 데이터구동장치 사이의 전반적인 신호 시퀀스를 나타내는 도면이다.4 is a diagram illustrating an overall signal sequence between a data processing apparatus and a data driving apparatus according to an exemplary embodiment.

구동전압(VCC)이 데이터처리장치(140)로 공급되면, 데이터처리장치(140)는 저속통신 모드(LS Mode)를 활성화할 수 있다. 그리고 일정 시간 이내에서, 데이터처리장치(140)가 데이터구동장치(120)로 제2프로토콜신호(PS2)를 송신할 수 있다. When the driving voltage VCC is supplied to the data processing device 140 , the data processing device 140 may activate the low-speed communication mode (LS Mode). And within a predetermined time, the data processing device 140 may transmit the second protocol signal PS2 to the data driving device 120 .

다시 말해서, 데이터처리장치(140)와 데이터구동장치(120)는 제1통신라인(LN1)을 통해 저속데이터통신을 수행할 수 있다.In other words, the data processing device 140 and the data driving device 120 may perform low-speed data communication through the first communication line LN1.

일정 시간이 경과한 이후(예를 들어, 도 4의 CFG Done 구간 이후)부터 데이터처리장치(140)는 고속통신 모드(HS Mode)를 활성화하고, 데이터구동장치(120)에 제1프로토콜신호(PS1)를 송신할 수 있다.After a predetermined time elapses (eg, after the CFG Done section of FIG. 4 ), the data processing device 140 activates the high-speed communication mode (HS Mode), and sends the first protocol signal ( PS1) can be transmitted.

다시 말해서, 데이터처리장치(140)와 데이터구동장치(120)는 제1통신라인(LN1)을 통해 고속데이터통신을 수행할 수 있다.In other words, the data processing device 140 and the data driving device 120 may perform high-speed data communication through the first communication line LN1.

여기서, 제2프로토콜신호(PS2)는 데이터처리장치(140)와 데이터구동장치(120) 사이에 규약된 제2프로토콜에 기반한 신호로서 저속데이터통신 프로토콜에 따른 신호이다. 그리고 제1프로토콜신호(PS1)는 데이터처리장치(140)와 데이터구동장치(120) 사이에 규약된 제1프로토콜에 기반한 신호로서 고속데이터통신 프로토콜에 따른 신호이다.Here, the second protocol signal PS2 is a signal based on the second protocol established between the data processing apparatus 140 and the data driving apparatus 120 and is a signal according to the low-speed data communication protocol. In addition, the first protocol signal PS1 is a signal based on the first protocol established between the data processing device 140 and the data driving device 120 and is a signal according to the high-speed data communication protocol.

제1프로토콜신호(PS1)의 통신 주파수는 제2프로토콜신호(PS2)의 통신 주파수보다 10배 이상 높을 수 있다. 이러한 특징에 따라, 제1프로토콜신호(PS1)는 고속데이터통신 프로토콜로 분류되고 제2프로토콜신호(PS2)는 저속데이터통신 프로토콜로 분류될 수 있다.The communication frequency of the first protocol signal PS1 may be 10 times or more higher than the communication frequency of the second protocol signal PS2. According to these characteristics, the first protocol signal PS1 may be classified as a high-speed data communication protocol and the second protocol signal PS2 may be classified as a low-speed data communication protocol.

한편, 고속데이터통신에서는 수신측인 데이터구동장치(120)의 설정에 따라 데이터손실율에 큰 차이가 발생할 수 있다. 혹은 고속데이터통신에서는 수신측의 설정에 따라 통신이 원활하게 이루어지지 않을 수 있다. On the other hand, in high-speed data communication, a large difference may occur in the data loss rate according to the setting of the data driving device 120 as the receiving side. Alternatively, in high-speed data communication, communication may not be smoothly performed depending on the setting of the receiving side.

일 실시예에서는 데이터처리장치(140)와 데이터구동장치(120)가 고속데이터통신을 수행하기 전에 고속데이터통신을 원활하게 수행하기 위한 설정 데이터가 저속데이터통신에 해당되는 제2프로토콜신호(PS2)를 통해 데이터구동장치(120)로 송신될 수 있다. 왜냐하면, 저속데이터통신은 데이터구동장치(120)의 설정에 따른 데이터손실율에 큰 차이가 없어서 설정 데이터가 상대적으로 정확하게 데이터구동장치(120)로 송신될 수 있기 때문이다.In one embodiment, before the data processing device 140 and the data driving device 120 perform high-speed data communication, the setting data for smoothly performing high-speed data communication is a second protocol signal PS2 corresponding to low-speed data communication. may be transmitted to the data driving device 120 through This is because, in the low-speed data communication, there is no significant difference in the data loss rate according to the setting of the data driving device 120 , so that the setting data can be transmitted to the data driving device 120 relatively accurately.

일 실시예에서 데이터처리장치(140)와 데이터구동장치(120)가 제2프로토콜신호(PS2)를 송수신하는 구간, 즉 데이터처리장치(140)와 데이터구동장치(120)의 저속통신 모드에 해당하는 구간은 Preamble 구간, CFG Data 구간 및 CFG Done 구간을 포함할 수 있다.In an embodiment, the data processing device 140 and the data driving device 120 transmit and receive the second protocol signal PS2, that is, corresponding to the low-speed communication mode of the data processing device 140 and the data driving device 120 The section to be performed may include a preamble section, a CFG data section, and a CFG Done section.

Preamble 구간에서 데이터처리장치(140)는 제2프로토콜신호(PS2)인 저속통신 클럭 신호를 데이터구동장치(120)로 송신할 수 있다. 여기서, 제1통신라인(LN1)에 AC 커플링 커패시터가 추가되는 경우, 데이터처리장치(140)는 저속통신 클럭 신호를 맨체스터 코드 및 8B10B 코드와 같은 DC 밸런스 코드로 인코딩할 수 있다.In the preamble section, the data processing device 140 may transmit the low-speed communication clock signal, which is the second protocol signal PS2, to the data driving device 120 . Here, when the AC coupling capacitor is added to the first communication line LN1 , the data processing apparatus 140 may encode the low-speed communication clock signal into DC balance codes such as Manchester code and 8B10B code.

데이터구동장치(120)는 저속통신 클럭 신호를 이용하여 저속 클럭 트레이닝을 수행하고, 트레이닝된 저속통신 클럭을 이용하여 저속데이터를 수신할 수 있다.The data driving device 120 may perform low-speed clock training using the low-speed communication clock signal and receive low-speed data using the trained low-speed communication clock.

CFG Data 구간에서 데이터처리장치(140)는 제2프로토콜신호(PS2)인 설정 데이터 신호를 데이터구동장치(120)로 송신할 수 있다. CFG Data 구간에서 데이터구동장치(120)는 전술한 저속통신 클럭을 이용하여 설정 데이터 신호를 수신하고, 설정 데이터 신호에 포함된 설정 데이터를 이용하여 고속데이터통신을 위한 회로부분을 설정할 수 있다. 여기서, 설정 데이터는 데이터구동장치(120)에 포함된 이퀄라이저의 기본적인 게인(Gain) 레벨, 스크램블 정보, 라인 극성 정보를 포함할 수 있다. 그리고 후술할 이퀄라이저 튜닝 구간에서 이용되는 복수의 EQ(Equalizer) 설정 정보를 더 포함할 수 있다.In the CFG Data section, the data processing device 140 may transmit a setting data signal that is the second protocol signal PS2 to the data driving device 120 . In the CFG Data section, the data driving device 120 may receive a setting data signal using the low-speed communication clock described above, and set a circuit part for high-speed data communication by using the setting data included in the setting data signal. Here, the setting data may include a basic gain level of the equalizer included in the data driving device 120 , scramble information, and line polarity information. And it may further include a plurality of EQ (Equalizer) setting information used in an equalizer tuning section to be described later.

CFG Done 구간에서 제2프로토콜신호(PS2)에는 저속통신 모드의 종료를 나타내는 메세지가 포함될 수 있다. 데이터구동장치(120)는 이러한 메세지를 확인하고 제2프로토콜신호(PS2)에 따른 통신, 즉 저속통신 모드를 종료시킬 수 있다. 여기서, 저속통신 모드의 종료를 나타내는 메세지는 전압 레벨이 일정 시간 동안 하이(High)레벨을 유지하는 신호로 구성될 수 있다.In the CFG Done section, the second protocol signal PS2 may include a message indicating the end of the low-speed communication mode. The data driving device 120 may confirm this message and end the communication according to the second protocol signal PS2, that is, the low-speed communication mode. Here, the message indicating the end of the low-speed communication mode may be composed of a signal in which the voltage level maintains a high level for a predetermined time.

한편, 데이터구동장치(120)가 제2통신라인(LN2)을 통해 데이터처리장치(140)로 송신하는 보조통신신호(ALP)인 락신호는 데이터구동장치(120)의 기동 후에 제2레벨을 유지하다가 저속통신 클럭 신호에 대한 저속 클럭 트레이닝이 완료되면 제1레벨로 변경될 수 있다.On the other hand, the lock signal, which is an auxiliary communication signal (ALP), transmitted from the data driving device 120 to the data processing device 140 through the second communication line LN2 is at the second level after the data driving device 120 is started. While maintaining, when the low-speed clock training for the low-speed communication clock signal is completed, it may be changed to the first level.

다시 말해서, 데이터구동장치(120)는 구동전압(VCC)이 공급되면 락신호의 레벨을 제2레벨로 유지하다가 Preamble 구간에서 저속통신 클럭 신호에 대한 저속 클럭 트레이닝을 완료하면 락신호의 레벨을 제1레벨로 변경할 수 있다. 그리고 데이터처리장치(140)는 락신호의 레벨이 제1레벨로 변경된 후에 설정 데이터를 포함한 설정 데이터 신호를 데이터구동장치(120)에 송신할 수 있다. 여기서, 제2레벨은 로우레벨(저전압 레벨)일 수 있고, 제1레벨은 하이레벨(고전압 레벨)일 수 있다.In other words, the data driving device 120 maintains the level of the lock signal at the second level when the driving voltage VCC is supplied, and controls the level of the lock signal when the low-speed clock training for the low-speed communication clock signal is completed in the preamble section. It can be changed to level 1. In addition, after the level of the lock signal is changed to the first level, the data processing apparatus 140 may transmit the setting data signal including the setting data to the data driving apparatus 120 . Here, the second level may be a low level (low voltage level), and the first level may be a high level (high voltage level).

데이터구동장치(120)는 락신호의 레벨을 제1레벨로 변경한 후에 내부 상태에 이상이 발생하거나 예정되어 있지 않은 통신오류가 발생하는 경우, 락신호의 레벨을 제2레벨로 변경할 수 있다. 예를 들어, CFG Data 구간 혹인 CFG Done 구간에서 설정 데이터 신호를 수신할 수 없거나 클럭이 깨지는 경우에 데이터구동장치(120)는 락신호의 레벨을 로우로 변경할 수 있다(도 4에서 FT1 참조).After changing the level of the lock signal to the first level, the data driving device 120 may change the level of the lock signal to the second level when an error occurs in an internal state or an unscheduled communication error occurs. For example, when the set data signal cannot be received or the clock is broken in the CFG Data section or the CFG Done section, the data driver 120 may change the level of the lock signal to low (refer to FT1 in FIG. 4 ).

한편, 데이터처리장치(140)와 데이터구동장치(120)는 CFG Done 구간을 통해 저속통신 모드를 종료한 후에 고속통신 모드를 활성화하고, 제1프로토콜신호(PS1)를 통해 고속통신을 수행할 수 있다.On the other hand, the data processing device 140 and the data driving device 120 activate the high-speed communication mode after terminating the low-speed communication mode through the CFG Done section, and perform high-speed communication through the first protocol signal PS1. have.

여기서, 고속통신 모드는 클럭 트레이닝 구간, 링크 트레이닝 구간 및 디스플레이 구간(DP) 등을 포함할 수 있다. 그리고 클럭복원부 튜닝 구간 및 이퀄라이저 튜닝 구간 중 하나 이상을 더 포함할 수 있다.Here, the high-speed communication mode may include a clock training section, a link training section, and a display section (DP). And it may further include at least one of a clock recovery unit tuning section and equalizer tuning section.

클럭 트레이닝 구간에서 제1프로토콜신호(PS1)에는 고속통신 클럭 신호가 포함될 수 있다.In the clock training period, the first protocol signal PS1 may include a high-speed communication clock signal.

다시 말해서, 클럭 트레이닝 구간에서 데이터구동장치(120)는 데이터처리장치(140)로부터 고속통신 클럭 신호를 수신할 수 있다.In other words, in the clock training period, the data driving device 120 may receive the high-speed communication clock signal from the data processing device 140 .

그리고 데이터구동장치(120)는 고속통신 클럭 신호를 이용하여 고속 클럭 트레이닝을 수행하고, 트레이닝된 고속통신 클럭을 이용하여 고속데이터를 수신할 수 있다.In addition, the data driving device 120 may perform high-speed clock training using the high-speed communication clock signal and receive high-speed data using the trained high-speed communication clock.

링크 트레이닝 구간에서 제1프로토콜신호(PS1)에는 링크 데이터가 포함될 수 있다. 데이터구동장치(120)는 링크 데이터에 따라 링크 클럭 - 에를 들어, 심볼 클럭, 화소 클럭 - 을 트레이닝시킬 수 있다.In the link training period, the first protocol signal PS1 may include link data. The data driver 120 may train a link clock - for example, a symbol clock or a pixel clock - according to the link data.

디스플레이 구간(DP)에서 제1프로토콜신호(PS1)에는 영상데이터 및 제어데이터가 포함될 수 있다. 데이터구동장치(120)는 제어데이터에 따라 디스플레이 구동에 필요한 파라미터들을 설정할 수 있으며, 영상데이터에 따라 각 화소의 계조값을 확인하고 각 화소를 구동할 수 있다.In the display period DP, the first protocol signal PS1 may include image data and control data. The data driving device 120 may set parameters necessary for driving the display according to the control data, check the grayscale value of each pixel according to the image data, and drive each pixel.

고속통신 모드에서 데이터구동장치(120)는 내부 상태에 이상이 발생하거나 예정되어 있지 않은 통신오류가 발생하는 경우 락신호의 레벨을 제2레벨로 변경할 수 있다. 일 예로서, 데이터구동장치(120)는 클럭 트레이닝 구간에서 클럭(고속통신 클럭)에 대한 고속 클럭 트레이닝을 미완료(실패)하는 경우 락신호의 레벨을 제2레벨로 변경할 수 있다(도 4에서 FT2 참조). 다른 예로서, 데이터구동장치(120)는 링크 트레이닝 구간에서 링크 클럭의 트레이닝에 실패하는 경우 보조통신신호(ALP)의 레벨을 로우로 변경할 수 있다(도 4에서 FT3 참조). 또 다른 예로서, 데이터구동장치(120)는 디스플레이 구간(DP)에서 ESD(Electrostatic Discharge) 등으로 인해 고속통신 클럭이 깨지거나 내부 상태에 이상이 발생하는 경우 락신호의 레벨을 제2레벨로 변경할 수 있다(도 4에서 FT4 참조).In the high-speed communication mode, the data driving device 120 may change the level of the lock signal to the second level when an abnormality occurs in an internal state or an unscheduled communication error occurs. As an example, when the high-speed clock training for the clock (high-speed communication clock) is not completed (failed) in the clock training period, the data driving device 120 may change the level of the lock signal to the second level (FT2 in FIG. 4 ). Reference). As another example, the data driver 120 may change the level of the auxiliary communication signal ALP to low when the training of the link clock fails in the link training period (refer to FT3 in FIG. 4 ). As another example, the data driving device 120 changes the level of the lock signal to the second level when the high-speed communication clock is broken or an abnormality occurs in the internal state due to electrostatic discharge (ESD) in the display section DP. (see FT4 in FIG. 4).

이와 같이 일 실시예에 따른 디스플레이 장치(100)는 매 구간마다 데이터구동장치의 상태를 피드백하지 않고 내부 상태에 이상이 발생하거나 예정되어 있지 않은 통신오류가 발생하는 경우에 보조통신신호(ALP)인 락신호를 통해 상태를 피드백할 수 있다. 이에 반해, 종래에는 데이터구동장치가 여러 구간에서 보조통신신호(ALP)를 통해 상태를 피드백하였는데, 이러한 방식에서는 오히려 피드백 신호가 데이터처리장치로 잘 전달되지 않아 정상상태가 비정상상태로 오인되는 문제가 발생하였다. 특히, 보조통신신호(ALP)를 송신하는 제2통신라인(LN2)이 케스케이드 형태로 연결되는 경우, 이러한 문제가 더 발생할 가능성이 있다. 그러나, 일 실시예에 따른 방식에 의하면 보조통신신호(ALP)를 통한 피드백이 간소화되면서 이러한 문제의 발생 가능성이 낮아지게 된다.As such, the display apparatus 100 according to an embodiment does not feed back the state of the data driving device for every section, and when an abnormality occurs in an internal state or an unscheduled communication error occurs, the auxiliary communication signal ALP is The state can be fed back through the lock signal. On the other hand, in the prior art, the data driving device fed back the state through the auxiliary communication signal (ALP) in several sections. occurred. In particular, when the second communication line LN2 for transmitting the auxiliary communication signal ALP is connected in a cascade form, this problem is more likely to occur. However, according to the method according to an embodiment, the possibility of occurrence of such a problem is reduced as feedback through the auxiliary communication signal (ALP) is simplified.

이에 대한 보다 구체적인 설명은 아래와 같다.A more detailed description of this is as follows.

도 5는 일 실시예에 따른 데이터처리장치와 데이터구동장치에서 제2프로토콜신호를 처리하는 구성을 설명하기 위한 도면이다.5 is a diagram for explaining a configuration of processing a second protocol signal in a data processing apparatus and a data driving apparatus according to an embodiment.

도 5를 참조하면, 데이터구동장치(120)는 저속통신부(510), 고속통신부(520), 수신 제어부(530) 및 락 제어부(540)를 포함할 수 있다.Referring to FIG. 5 , the data driving device 120 may include a low-speed communication unit 510 , a high-speed communication unit 520 , a reception control unit 530 , and a lock control unit 540 .

저속통신부(510)는 제1통신라인(LN1)을 통해 데이터처리장치(140)와의 저속데이터통신을 수행한다.The low-speed communication unit 510 performs low-speed data communication with the data processing device 140 through the first communication line LN1 .

다시 말해서, 저속통신부(510)는 저속통신 모드에서 데이터처리장치(140)로부터 수신한 저속통신 클럭 신호를 이용하여 저속 클럭 트레이닝을 수행하고, 저속클럭 트레이닝을 완료한 후에 제1레벨의 저속통신 상태 신호(CMD_L)를 락 제어부(540)로 출력할 수 있다.In other words, the low-speed communication unit 510 performs low-speed clock training using the low-speed communication clock signal received from the data processing apparatus 140 in the low-speed communication mode, and after completing the low-speed clock training, the low-speed communication state of the first level The signal CMD_L may be output to the lock control unit 540 .

저속 클럭 트레이닝을 미완료(실패)한 경우, 저속통신부(510)는 제2레벨의 저속통신 상태 신호를 락 제어부(540)로 출력할 수도 있다. 여기서, 저속통신부(510)는 도 4의 Preamble 구간에서 저속통신 클럭 신호를 수신할 수 있다.When the low-speed clock training is not completed (failed), the low-speed communication unit 510 may output a second level low-speed communication state signal to the lock control unit 540 . Here, the low-speed communication unit 510 may receive the low-speed communication clock signal in the preamble section of FIG. 4 .

저속 클럭 트레이닝을 완료한 후, 저속통신부(510)는 고속통신 환경에 대한 설정 데이터 신호를 데이터처리장치(140)로부터 수신할 수 있다.After completing the low-speed clock training, the low-speed communication unit 510 may receive a setting data signal for the high-speed communication environment from the data processing apparatus 140 .

저속통신부(510)는 설정 데이터 신호를 설정 데이터로 처리(예를 들어, 신호의 디코딩 및 데이터 정렬 등)할 수 있고, 후술할 수신 제어부(530)로 설정 데이터를 전달할 수 있다. 여기서, 저속통신부(510)는 도 4의 CFG Data 구간에서 설정 데이터 신호를 수신할 수 있다.The low-speed communication unit 510 may process the setting data signal as setting data (eg, decoding and data alignment of the signal, etc.), and may transmit the setting data to the reception control unit 530 to be described later. Here, the low-speed communication unit 510 may receive a setting data signal in the CFG Data section of FIG. 4 .

한편, 저속통신부(510)가 저속 클럭 트레이닝을 완료한 후에 데이터처리장치(140)와의 저속통신에 이상이 발생하면, 저속통신부(510)는 저속통신 상태 신호의 레벨을 제1레벨에서 제2레벨로 변경하여 출력할 수 있다.On the other hand, if an abnormality occurs in low-speed communication with the data processing device 140 after the low-speed communication unit 510 completes the low-speed clock training, the low-speed communication unit 510 adjusts the level of the low-speed communication state signal from the first level to the second level. You can change it to print.

그리고 저속통신부(510)는 데이터처리장치(140)로부터 저속통신 클럭 신호를 재수신할 수 있다.In addition, the low-speed communication unit 510 may re-receive the low-speed communication clock signal from the data processing device 140 .

이러한 저속통신부(510)는 데이터구동장치(120)에 전원이 공급되었을 때에 수신 제어부(530)의 제어에 의해 활성화될 수 있다. 그리고 도 4의 CFG Done 구간에서 저속통신 모드가 종료되었을 때에 수신 제어부(530)의 제어에 의해 비활성화될 수 있다.The low-speed communication unit 510 may be activated under the control of the reception control unit 530 when power is supplied to the data driving device 120 . In addition, when the low-speed communication mode is terminated in the CFG Done section of FIG. 4 , it may be deactivated under the control of the reception control unit 530 .

고속통신부(520)는 저속통신 모드가 종료되고, 고속통신 모드(HS Mode)가 시작되었을 때에 수신 제어부(530)의 제어에 의해 활성화될 수 있다.The high-speed communication unit 520 may be activated under the control of the reception control unit 530 when the low-speed communication mode is terminated and the high-speed communication mode (HS Mode) is started.

이후, 고속통신부(520)는 제1통신라인(LN1)을 통해 데이터처리장치(140)와 고속통신을 수행할 수 있다. 이를 통해 데이터처리장치(140)로부터 영상데이터 신호를 수신할 수 있다. 예를 들어, 고속통신부(530)는 도 4의 디스플레이 구간(DP)에서 영상데이터 신호를 수신할 수 있다.Thereafter, the high-speed communication unit 520 may perform high-speed communication with the data processing apparatus 140 through the first communication line LN1 . Through this, the image data signal may be received from the data processing apparatus 140 . For example, the high-speed communication unit 530 may receive an image data signal in the display period DP of FIG. 4 .

그리고 고속통신부(520)는 영상데이터 신호를 영상데이터로 처리할 수 있다.In addition, the high-speed communication unit 520 may process the image data signal as image data.

이러한 고속통신부(520)는 도 5와 같이 이퀄라이저(522), 클럭복원부(524) 및 병렬화부(526)를 포함할 수 있다.The high-speed communication unit 520 may include an equalizer 522 , a clock recovery unit 524 , and a parallelization unit 526 as shown in FIG. 5 .

한편, 고속통신부(520)는 고속통신 모드에서 영상데이터 신호를 수신하기 전에 데이터처리장치(140)로부터 고속통신 클럭 신호를 수신할 수 있다. 여기서, 고속통신부(520)는 도 4의 클럭 트레이닝 구간에서 고속통신 클럭 신호를 수신할 수 있다.Meanwhile, the high-speed communication unit 520 may receive the high-speed communication clock signal from the data processing apparatus 140 before receiving the image data signal in the high-speed communication mode. Here, the high-speed communication unit 520 may receive the high-speed communication clock signal in the clock training section of FIG. 4 .

고속통신부(520)는 고속통신 클럭 신호를 이용하여 고속 클럭 트레이닝을 수행할 수 있고, 고속 클럭 트레이닝 결과에 따라 고속통신 상태 신호(CDR_L)의 레벨을 조정하여 락 제어부(540)로 출력할 수 있다. The high-speed communication unit 520 may perform high-speed clock training using the high-speed communication clock signal, adjust the level of the high-speed communication state signal CDR_L according to the high-speed clock training result, and output it to the lock control unit 540 . .

예를 들어, 고속통신부(520)가 고속 클럭 트레이닝을 완료했을 때, 고속통신부(520)는 제1레벨의 고속통신 상태 신호를 출력할 수 있다. 고속통신부(520)가 고속 클럭 트레이닝을 미완료(실패)했을 때, 고속통신부(520)는 제2레벨의 고속통신 상태 신호를 출력할 수 있다. 여기서, 고속통신 상태 신호는 클럭복원부(522)에서 출력할 수 있다.For example, when the high-speed communication unit 520 completes the high-speed clock training, the high-speed communication unit 520 may output a first level high-speed communication state signal. When the high-speed communication unit 520 has not completed (failed) the high-speed clock training, the high-speed communication unit 520 may output a second level high-speed communication state signal. Here, the high-speed communication state signal may be output from the clock recovery unit 522 .

일 실시예에서 고속통신 모드는 클럭 트레이닝 구간 이전에 클럭복원부 튜닝 구간(CDR Tunning) 및 이퀄라이저 튜닝 구간(EQ Tunning) 중 하나 이상을 더 포함할 수 있다.In an embodiment, the high-speed communication mode may further include at least one of a clock recovery unit tuning period (CDR tuning) and an equalizer tuning period (EQ tuning) before the clock training period.

고속통신부(520)는 클럭 트레이닝 구간의 이전 구간인 클럭복원부 튜닝 구간에서 데이터처리장치(140)로부터 클럭복원부 튜닝 신호를 수신할 수 있다.The high-speed communication unit 520 may receive the clock recovery unit tuning signal from the data processing apparatus 140 in the clock recovery unit tuning section that is the previous section of the clock training section.

여기서, 클럭복원부 튜닝 신호는 도 6과 같이 고속통신 클럭을 포함할 수 있다. 그리고 고속통신부(520)에 포함된 클럭복원부(524)는 내부에 포함된 발진기(Oscillator)의 설정값을 일정 시간(Ts)마다 변경하면서 고속 클럭 트레이닝을 수행할 수 있다.Here, the clock recovery unit tuning signal may include a high-speed communication clock as shown in FIG. 6 . In addition, the clock recovery unit 524 included in the high-speed communication unit 520 may perform high-speed clock training while changing a setting value of an oscillator included therein every predetermined time (Ts).

클럭복원부(524)에서 발진기의 설정값을 일정 시간(Ts)마다 변경하면, 도 7과 같이 고속 클럭 트레이닝에 이용되는 피드백 클럭(FEB_CLK)의 주기가 일정 시간(Ts)마다 변경될 수 있다. 여기서, 피드백 클럭은 발진기에서 출력한 발진 클럭의 주기에 일정 비율을 곱합 값으로 결정될 수 있다.When the set value of the oscillator is changed in the clock recovery unit 524 every predetermined time Ts, as shown in FIG. 7 , the cycle of the feedback clock FEB_CLK used for high-speed clock training may be changed every predetermined time Ts. Here, the feedback clock may be determined as a value obtained by multiplying the period of the oscillation clock output from the oscillator by a certain ratio.

클럭복원부(524)는 고속통신 클럭을 입력 클럭(IN_CLK)으로 가공할 수 있고, 입력 클럭과 피드백 클럭의 위상차를 일정 시간(Ts)마다 검출할 수 있으며, 위상차에 따라 고속 클럭 트레이닝의 결과를 결정할 수 있다. 그리고 고속 클럭 트레이닝의 결과에 따라 고속통신 상태 신호의 레벨을 제1레벨 또는 제2레벨로 조정할 수 있다. 여기서, 입력 클럭(IN_CLK)은 고속통신 클럭의 주기에 일정 비율을 곱해서 산출된 주기를 가질 수 있다.The clock recovery unit 524 may process the high-speed communication clock into an input clock (IN_CLK), detect a phase difference between the input clock and the feedback clock every predetermined time (Ts), and display the result of high-speed clock training according to the phase difference can decide In addition, the level of the high-speed communication state signal may be adjusted to the first level or the second level according to the result of the high-speed clock training. Here, the input clock IN_CLK may have a period calculated by multiplying the period of the high-speed communication clock by a certain ratio.

일 실시예에서 클럭복원부(524)에 포함된 발진기는 전류 제어 발진기 및 전압 제어 발진기 중 어느 하나일 수 있고, 발진기의 설정값은 전류 제어 발진기로 입력되는 기준전류의 전류값 혹은 전압 제어 발진기로 입력되는 기준전압의 전압값을 포함할 수 있다.In an embodiment, the oscillator included in the clock recovery unit 524 may be any one of a current-controlled oscillator and a voltage-controlled oscillator, and the set value of the oscillator is a current value of a reference current input to the current-controlled oscillator or a voltage-controlled oscillator. It may include a voltage value of the input reference voltage.

고속통신부(520)는 클럭 트레이닝 구간의 이전 구간인 이퀄라이저 튜닝 구간에서 데이터처리장치(140)로부터 이퀄라이저 튜닝 신호를 수신할 수 있다.The high-speed communication unit 520 may receive the equalizer tuning signal from the data processing apparatus 140 in the equalizer tuning section that is the previous section of the clock training section.

여기서, 이퀄라이저 튜닝 신호는 도 8과 같이 각 시구간(Tp)마다 반복되는 튜닝 시퀀스를 포함할 수 있다. 그리고 튜닝 시퀀스는 각 시구간을 구분하기 위한 플래그 신호(Flag), 플래그 신호의 후단에 배치되는 EQ 클럭 트레이닝 신호(EQCP) 및 EQ 클럭 트레이닝 신호의 후단에 배치되는 EQ 테스트 신호(EQTP)로 구성될 수 있다. 여기서, EQ 클럭 트레이닝 신호의 통신 주파수는 고속통신 클럭 신호의 통신 주파수와 동일할 수 있다.Here, the equalizer tuning signal may include a tuning sequence that is repeated for each time period Tp as shown in FIG. 8 . And the tuning sequence consists of a flag signal (Flag) for distinguishing each time period, an EQ clock training signal (EQCP) disposed at the rear of the flag signal, and an EQ test signal (EQTP) disposed at the rear of the EQ clock training signal. can Here, the communication frequency of the EQ clock training signal may be the same as the communication frequency of the high-speed communication clock signal.

도 5의 제1통신라인(LN1)에 AC 커플링 커패시터(미도시)가 추가되는 경우, 플래그 신호는 도 9의 9A와 같이 EQ 클럭 트레이닝 신호의 통신 주파수에 비해 더 낮은 주파수를 가지고, 제1레벨(예를 들어, 하이레벨)과 제2레벨(예를 들어, 로우레벨)이 교번하는 신호일 수 있다.When an AC coupling capacitor (not shown) is added to the first communication line LN1 of FIG. 5, the flag signal has a lower frequency than the communication frequency of the EQ clock training signal as shown in 9A of FIG. 9, and the first The level (eg, high level) and the second level (eg, low level) may be alternating signals.

도 5의 제1통신라인(LN1)에 AC 커플링 커패시터(미도시)가 추가되지 않는 경우, 플래그 신호는 도 9의 9B와 같이 일정 레벨(예를 들어, 하이레벨)을 가지는 신호일 수 있다.When an AC coupling capacitor (not shown) is not added to the first communication line LN1 of FIG. 5 , the flag signal may be a signal having a certain level (eg, a high level) as shown in 9B of FIG. 9 .

그리고 EQ 테스트 신호는 PRBS(Pseudo Random binary Sequence)패턴을 포함할 수 있다. 여기서, PRBS패턴은 PRBS7 패턴, PRBS9 패턴, PRBS10 패턴 등으로 구현될 수 있다.In addition, the EQ test signal may include a Pseudo Random Binary Sequence (PRBS) pattern. Here, the PRBS pattern may be implemented as a PRBS7 pattern, a PRBS9 pattern, a PRBS10 pattern, or the like.

EQ테스트 신호(EQTP)는 DC밸런스코드 방식으로 인코딩된 테스트 데이터를 포함할 수도 있다. 여기서, DC밸런스코드 방식으로 인코딩된 테스트 데이터에는 "0"과 "1"의 개수가 같은 코드그룹이 다수 개 포함될 수 있다.The EQ test signal EQTP may include test data encoded using a DC balance code method. Here, a plurality of code groups having the same number of “0” and “1” may be included in the test data encoded using the DC balance code method.

고속통신부(520)는 위와 같은 이퀄라이저 튜닝 신호를 수신하는 복수의 시구간 동안에 복수의 EQ 설정 정보에 따라 이퀄라이저(522)의 설정을 각 시구간마다 변경할 수 있다. 여기서, 고속통신부(520)의 클럭복원부(524)는 기존에 트레이닝한 클럭을 플래그 신호를 수신할 때에 초기화한 후에 EQ 클럭 트레이닝 신호를 이용하여 고속 클럭 트레이닝을 수행하는 과정을 각 시구간마다 반복할 수 있다.The high-speed communication unit 520 may change the setting of the equalizer 522 for each time period according to a plurality of EQ setting information during a plurality of time periods for receiving the equalizer tuning signal as described above. Here, the clock recovery unit 524 of the high-speed communication unit 520 repeats the process of performing high-speed clock training using the EQ clock training signal after initializing the previously trained clock when receiving the flag signal for each time interval. can do.

그리고 복수의 EQ 설정 정보 각각은 이퀄라이저(522)의 게인 레벨을 포함할 수 있고, 이퀄라이저(522)의 탭(Tab) 계수를 더 포함할 수 있다. 이러한 복수의 EQ 설정 정보는 설정 데이터에 포함되고, 수신 제어부(530)는 기저장한 설정 데이터에서 복수의 EQ 설정 정보를 추출할 수 있다.In addition, each of the plurality of EQ setting information may include a gain level of the equalizer 522 and may further include a tap coefficient of the equalizer 522 . The plurality of EQ setting information is included in the setting data, and the reception control unit 530 may extract the plurality of EQ setting information from the pre-stored setting data.

일 실시예에서 고속통신부(520)의 클럭복원부(524)는 위와 같은 클럭복원부 튜닝 구간과 이퀄라이저 튜닝 구간에서 고속 클럭 트레이닝을 반복적으로 수행할 수 있다.In an embodiment, the clock recovery unit 524 of the high-speed communication unit 520 may repeatedly perform high-speed clock training in the clock recovery unit tuning section and the equalizer tuning section as described above.

따라서, 클럭복원부(524)는 클럭복원부 튜닝 구간과 이퀄라이저 튜닝 구간에서 고속통신 상태 신호를 제1레벨과 제2레벨로 교번하면서 출력할 수 있다.Accordingly, the clock recovery unit 524 may alternately output the high-speed communication state signal at the first level and the second level in the clock recovery unit tuning section and the equalizer tuning section.

수신 제어부(630)는 저속통신부(510)와 고속통신부(520)의 동작을 제어할 수 있다.The reception control unit 630 may control the operations of the low-speed communication unit 510 and the high-speed communication unit 520 .

다시 말해서, 수신 제어부(630)는 데이터구동장치(120)에 전원이 인가되면, 저속통신부(510)에 인에이블 정보(LS_E)를 전달하여 저속통신부(510)를 활성화시킬 수 있다.In other words, when power is applied to the data driving device 120 , the reception control unit 630 may transmit the enable information LS_E to the low-speed communication unit 510 to activate the low-speed communication unit 510 .

이를 통해 제1통신라인(LN1)을 통한 저속데이터통신을 수행할 수 있다.Through this, low-speed data communication can be performed through the first communication line LN1.

그리고 수신 제어부(530)는 저속통신부(510)에서 전달한 설정 데이터에 따라 고속통신 환경을 설정할 수 있다. 여기서, 수신 제어부(530)는 설정 데이터에 포함된 이퀄라이저(522)의 기본적인 게인 레벨에 따라 이퀄라이저(522)를 설정할 수 있다.In addition, the reception control unit 530 may set a high-speed communication environment according to the setting data transmitted from the low-speed communication unit 510 . Here, the reception control unit 530 may set the equalizer 522 according to the basic gain level of the equalizer 522 included in the setting data.

이후, 수신 제어부(530)는 고속통신부(520)에 인에이블 정보(HS_E)를 전달하여 이퀄라이저(522), 클럭복원부(524) 및 병렬화부(526)를 활성화시킬 수 있다.Thereafter, the reception control unit 530 may transmit the enable information HS_E to the high-speed communication unit 520 to activate the equalizer 522 , the clock recovery unit 524 , and the parallelization unit 526 .

이를 통해 제2통신라인(LN1)을 통한 고속데이터통신을 수행할 수 있다.Through this, high-speed data communication can be performed through the second communication line LN1.

여기서, 수신 제어부(530)는 클럭복원부 튜닝 구간에서 위와 같은 클럭복원부(524)의 튜닝 과정을 통해 클럭복원부(524)의 설정을 최적화할 수 있다.Here, the reception control unit 530 may optimize the setting of the clock restoration unit 524 through the tuning process of the clock restoration unit 524 as described above in the clock restoration unit tuning section.

다시 말해서, 수신 제어부(530)는 클럭복원부(524)의 고속 클럭 트레이닝 결과를 각 시구간마다 확인할 수 있다. 도 7과 같은 복수의 시구간(예를 들어, Ts1 내지 Ts4) 중에서 클럭복원부(524)가 고속 클럭 트레이닝을 완료한 시구간이 하나인 경우, 수신 제어부(530)는 해당 시구간에 대응하는 설정값으로 발진기를 튜닝할 수 있다.In other words, the reception control unit 530 may check the high-speed clock training result of the clock recovery unit 524 for each time period. 7, among a plurality of time sections (eg, Ts1 to Ts4), when the clock recovery unit 524 completes the high-speed clock training in one time period, the reception control unit 530 sets the set value corresponding to the corresponding time period. to tune the oscillator.

복수의 시구간 중에서 클럭복원부(524)가 고속 클럭 트레이닝을 완료한 시구간이 두 개 이상인 경우, 수신 제어부(530)는 두 개 이상의 시구간에 대응하는 두개 이상의 설정값의 중간값으로 발진기를 튜닝할 수 있다.If there are two or more time periods in which the clock recovery unit 524 completes the high-speed clock training among the plurality of time periods, the reception control unit 530 tunes the oscillator to an intermediate value between two or more set values corresponding to the two or more time periods. can

수신 제어부(530)는 이퀄라이저 튜닝 구간에서 위와 같은 이퀄라이저(522)의 튜닝 과정을 통해 이퀄라이저(522)의 설정을 최적화할 수 있다.The reception control unit 530 may optimize the setting of the equalizer 522 through the tuning process of the equalizer 522 as described above in the equalizer tuning section.

다시 말해서, 수신 제어부(530)는 고속통신부(520)에서 이퀄라이저 튜닝 신호를 수신하는 복수의 시구간 동안에 고속통신부(520)의 수신 성능을 각 시구간마다 평가할 수 있다. 그리고 최상의 수신 성능이 구현된 시구간에 대응하는 EQ 설정 정보로 이퀄라이저(522)를 튜닝할 수 있다.In other words, the reception control unit 530 may evaluate the reception performance of the high-speed communication unit 520 for each time period during a plurality of time periods in which the high-speed communication unit 520 receives the equalizer tuning signal. In addition, the equalizer 522 may be tuned with EQ setting information corresponding to a time period in which the best reception performance is realized.

여기서, 수신 제어부(530)는 EQ 테스트 신호의 PRBS패턴에 대한 비트에러율을 각 시구간마다 산출하고, 복수의 시구간 중에서 비트에러율이 최저인 시구간에 해당하는 EQ설정 정보로 이퀄라이저(522)를 튜닝할 수 있다.Here, the reception control unit 530 calculates the bit error rate for the PRBS pattern of the EQ test signal for each time period, and tunes the equalizer 522 with EQ setting information corresponding to the time period having the lowest bit error rate among the plurality of time periods. can do.

수신 제어부(530)는 EQ테스트 신호에 포함된 테스트 데이터에 대한 오류 발생 여부를 각 시구간마다 확인하고, 복수의 시구간 중에서 오류가 최저로 발생한 시구간에 해당하는 EQ 설정 정보로 이퀄라이저(522)를 튜닝할 수도 있다.The reception control unit 530 checks whether an error occurs with respect to the test data included in the EQ test signal for each time period, and uses the equalizer 522 with EQ setting information corresponding to the time period in which the error occurs the least among a plurality of time periods. You can also tune it.

일 실시예에서 수신 제어부(530)는 고속통신부(520)에 인에이블 정보(HS_E)를 전달할 때에 저속통신부(510)에 디스에이블 정보를 전달하여 저속통신부(510)를 비활성화시킬 수 있다.In an embodiment, the reception control unit 530 transmits the disable information to the low-speed communication unit 510 when transmitting the enable information HS_E to the high-speed communication unit 520 to deactivate the low-speed communication unit 510 .

락 제어부(540)는 저속통신부(510)의 저속 클럭 트레이닝을 완료하기 전, 즉 저속통신부(510)로부터 제1레벨의 저속통신 상태 신호를 입력받기 전에는 제2레벨의 락신호를 생성하여 데이터처리장치(140)의 락 감시부(640)로 송신할 수 있다. The lock control unit 540 generates a lock signal of the second level before completing the low-speed clock training of the low-speed communication unit 510, that is, before receiving the first-level low-speed communication state signal from the low-speed communication unit 510, and processes the data. may be transmitted to the lock monitoring unit 640 of the device 140 .

저속통신부(510)로부터 제1레벨의 저속통신 상태 신호를 입력받으면, 락 제어부(540)는 락신호의 레벨을 제1레벨로 변경하여 데이터처리장치(140)로 송신할 수 있다. 여기서, 레벨은 전압레벨을 의미할 수 있다.When receiving the low-speed communication state signal of the first level from the low-speed communication unit 510 , the lock control unit 540 may change the level of the lock signal to the first level and transmit it to the data processing apparatus 140 . Here, the level may mean a voltage level.

저속통신 모드에서 락신호의 레벨을 제1레벨로 변경한 후에 저속통신부(510)와 데이터처리장치(140) 간의 저속데이터통신에 이상이 발생한 경우, 락 제어부(540)는 저속통신부(510)로부터 제2레벨의 저속통신 상태 신호를 입력받을 수 있다. 이러한 경우, 락 제어부(540)는 락신호의 레벨을 제2레벨로 변경하여 데이터처리장치(140)로 송신할 수 있다.When an error occurs in low-speed data communication between the low-speed communication unit 510 and the data processing device 140 after changing the level of the lock signal to the first level in the low-speed communication mode, the lock control unit 540 sends the low-speed communication unit 510 from the A second level low-speed communication state signal may be input. In this case, the lock control unit 540 may change the level of the lock signal to the second level and transmit it to the data processing apparatus 140 .

위와 같이 저속통신 모드에서 락 제어부(540)는 락신호의 레벨을 저속통신 상태 신호의 레벨과 동일하게 변경할 수 있다.As described above, in the low-speed communication mode, the lock control unit 540 may change the level of the lock signal to be the same as the level of the low-speed communication state signal.

한편, 락 제어부(540)는 저속통신 모드의 종료 시점부터 클럭 트레이닝 구간까지는 락신호의 레벨을 유지할 수 있다.Meanwhile, the lock control unit 540 may maintain the level of the lock signal from the end of the low-speed communication mode to the clock training period.

왜냐하면, 고속통신 모드에서 클럭 트레이닝 구간의 이전 구간인 클럭복원부 튜닝 구간 또는 이퀄라이저 튜닝 구간에서 락 제어부(540)는 고속통신부(520)의 클럭복원부(524)로부터 제1레벨과 제2레벨이 반복적으로 변경되는 고속통신 상태 신호를 입력받을 수 있는데, 락 제어부(540)가 고속통신 상태 신호의 빈번한 레벨 변경에 따라 락신호의 레벨을 빈번하게 변경하게 되면, 락신호 송신에 대한 오류 발생 가능성이 높아지기 때문이다.Because, in the high-speed communication mode, in the clock recovery section tuning section or the equalizer tuning section, which is the previous section of the clock training section, the lock control section 540 receives the first level and the second level from the clock recovery section 524 of the high-speed communication section 520. The high-speed communication state signal that is repeatedly changed can be received. If the lock control unit 540 frequently changes the level of the lock signal according to the frequent level change of the high-speed communication state signal, there is a possibility of an error in the transmission of the lock signal. because it rises

일례로, 클럭 트레이닝 구간의 이전 구간인 클럭복원부 튜닝 구간에서 클럭복원부(524)는 발진기의 설정값을 일정 시간마다 변경하면서 고속 클럭 트레이닝을 수행할 수 있다. 고속 클럭 트레이닝의 완료시에는 클럭복원부(524)가 고속통신 상태 신호의 레벨을 제1레벨로 출력하고, 고속 클럭 트레이닝의 미완료시에는 고속통신 상태 신호의 레벨을 제2레벨로 출력하지만, 락 제어부(540)는 클럭복원부(524)로부터 입력받는 고속통신 상태 신호의 레벨 변화와 무관하게 락신호의 레벨을 제1레벨로 고정할 수 있다.For example, in the clock recovery unit tuning section, which is the previous section of the clock training section, the clock recovery unit 524 may perform high-speed clock training while changing the setting value of the oscillator every predetermined time. When the high-speed clock training is completed, the clock recovery unit 524 outputs the level of the high-speed communication state signal to the first level, and when the high-speed clock training is not completed, the level of the high-speed communication state signal is output to the second level, but the lock control unit The 540 may fix the level of the lock signal to the first level regardless of the level change of the high-speed communication state signal input from the clock recovery unit 524 .

다른 예로, 클럭 트레이닝 구간의 이전 구간인 이퀄라이저 튜닝 구간에서 클럭복원부(524)는 이퀄라이저의 튜닝을 위한 클럭 초기화 및 고속 클럭 트레이닝을 다수 회 반복할 수 있다. 클럭 초기화시에는 클럭복원부(524)가 고속통신 상태 신호의 레벨을 제2레벨로 출력하고, 고속 클럭 트레이닝의 완료시에는 고속통신 상태 신호의 레벨을 제1레벨로 출력하지만, 락 제어부(540)는 클럭복원부(524)로부터 입력받는 고속통신 상태 신호의 레벨 변화와 무관하게 락신호의 레벨을 제1레벨로 고정할 수 있다.As another example, in the equalizer tuning section that is the previous section of the clock training section, the clock recovery unit 524 may repeat clock initialization and high-speed clock training for tuning the equalizer a plurality of times. When the clock is initialized, the clock restoration unit 524 outputs the level of the high-speed communication state signal to the second level, and when the high-speed clock training is completed, the level of the high-speed communication state signal is output to the first level, but the lock control unit 540 may fix the level of the lock signal to the first level regardless of the level change of the high-speed communication state signal input from the clock recovery unit 524 .

락 제어부(540)는 클럭 트레이닝 구간까지 락신호의 레벨을 유지하고, 클럭 트레이닝 구간 이후에는 락신호의 레벨을 고속통신 상태 신호의 레벨과 동일하게 변경할 수 있다.The lock control unit 540 may maintain the level of the lock signal until the clock training period and change the level of the lock signal to be the same as the level of the high-speed communication state signal after the clock training period.

구체적으로, 클럭 트레이닝 구간 직후에 락 제어부(540)가 입력받은 고속통신 상태 신호의 레벨이 제1레벨이면, 락 제어부(540)는 락신호의 레벨을 제1레벨로 유지할 수 있다.Specifically, if the level of the high-speed communication state signal received by the lock control unit 540 immediately after the clock training period is the first level, the lock control unit 540 may maintain the level of the lock signal at the first level.

클럭 트레이닝 구간 직후에 락 제어부가 입력받는 고속통신 상태 신호의 레벨이 제2레벨이면, 락 제어부(540)는 락신호의 레벨을 제2레벨로 변경하여 데이터처리장치(140)로 송신할 수 있다.If the level of the high-speed communication state signal received by the lock control unit immediately after the clock training period is the second level, the lock control unit 540 may change the level of the lock signal to the second level and transmit it to the data processing device 140 . .

도 5에서 데이터처리장치(140)는 락 감시부(610), 송신 제어부(620), 직렬화부(630) 및 송신부(640)를 포함할 수 있다.In FIG. 5 , the data processing apparatus 140 may include a lock monitoring unit 610 , a transmission control unit 620 , a serialization unit 630 , and a transmission unit 640 .

락 감시부(610)는 데이터구동장치(120)로부터 락신호를 수신하고, 락신호의 레벨을 확인할 수 있다. 여기서, 락 감시부(610)는 제2통신라인(LN2)을 통해 락신호를 수신할 수 있다.The lock monitoring unit 610 may receive the lock signal from the data driving device 120 and check the level of the lock signal. Here, the lock monitoring unit 610 may receive the lock signal through the second communication line LN2.

일 실시예에서 디스플레이 장치(100)가 다수의 데이터구동장치를 포함하고, 제2통신라인(LN2)의 연결방식이 케스케이드 방식인 경우, 제2통신라인(LN2)을 통해 락 감시부(610)와 연결되는 데이터구동장치의 수는 한개일 수 있다.In an embodiment, when the display apparatus 100 includes a plurality of data driving devices and the connection method of the second communication line LN2 is a cascade method, the lock monitoring unit 610 through the second communication line LN2. The number of data driving devices connected to and may be one.

데이터처리장치(140)에 전원이 공급되면, 송신 제어부(620)는 저속통신 모드를 활성화할 수 있다. When power is supplied to the data processing apparatus 140 , the transmission control unit 620 may activate the low-speed communication mode.

이후, 송신 제어부(620)는 송신부(640)를 통해 저속통신 클럭 신호를 데이터구동장치(120)로 송신할 수 있다. Thereafter, the transmission control unit 620 may transmit the low-speed communication clock signal to the data driving device 120 through the transmission unit 640 .

저속통신 클럭 신호의 송신중에 락 감시부(610)에서 락신호의 레벨이 제2레벨에서 제1레벨로 변경된 것을 확인하면, 송신 제어부(620)는 설정 데이터를 포함한 설정 데이터 신호를 송신부(640)를 통해 데이터구동장치(120)로 송신할 수 있다. 여기서, 저속통신 클럭 신호와 설정 데이터 신호는 제2프로토콜 신호(PS2)일 수 있다. 그리고 제1통신라인(LN1)에 AC 커플링 커패시터가 추가된 경우, 송신 제어부(620)는 맨체스터 코드 및 8B10B 코드 중 어느 하나일 수 있는 DC 밸런스 코드를 이용하여 저속통신 클럭 신호와 설정 데이터 신호를 인코딩할 수 있다.If the lock monitoring unit 610 confirms that the level of the lock signal is changed from the second level to the first level during transmission of the low-speed communication clock signal, the transmission control unit 620 transmits the setting data signal including the setting data to the transmitting unit 640 . It can be transmitted to the data driving device 120 through the. Here, the low-speed communication clock signal and the setting data signal may be the second protocol signal PS2. And when the AC coupling capacitor is added to the first communication line LN1, the transmission control unit 620 uses a DC balance code, which may be any one of Manchester code and 8B10B code, to transmit a low-speed communication clock signal and a setting data signal. can be encoded.

송신부(640)에서 설정 데이터 신호를 송신한 후에 송신 제어부(620)는 저속통신모드의 종료를 나타내는 메세지를 포함한 제2프로토콜신호(PS2)를 생성하고, 송신부(640)를 통해 제2프로토콜신호(PS2)를 데이터구동장치(120)로 송신할 수 있다. 이를 통해 송신 제어부(620)는 저속통신 모드를 종료할 수 있다.After the transmission unit 640 transmits the setting data signal, the transmission control unit 620 generates a second protocol signal PS2 including a message indicating the end of the low-speed communication mode, and through the transmission unit 640, the second protocol signal ( PS2) may be transmitted to the data driving device 120 . Through this, the transmission control unit 620 may end the low-speed communication mode.

송신 제어부(620)는 락 감시부(610)에서 확인한 락신호의 레벨이 제1레벨로 지속되면, 고속통신 모드를 활성화하고, 제1프로토콜신호(PS1)인 고속통신 클럭 신호를 송신부(640)를 통해 데이터구동장치(120)로 송신할 수 있다.When the level of the lock signal confirmed by the lock monitoring unit 610 continues to the first level, the transmission control unit 620 activates the high-speed communication mode and transmits the high-speed communication clock signal, which is the first protocol signal PS1, to the transmission unit 640 . It can be transmitted to the data driving device 120 through the.

구체적으로, 락신호의 레벨이 제1레벨로 변경된 시점부터 송신부(640)에서 수신측 설정데이터 신호의 송신을 완료할 때까지 락 감시부(610)에서 확인한 락신호의 레벨이 제1레벨로 지속되면, 송신 제어부(620)는 데이터구동장치(120)가 정상 상태라고 판단할 수 있다.Specifically, the level of the lock signal checked by the lock monitoring unit 610 is maintained at the first level from the time when the level of the lock signal is changed to the first level until the transmission unit 640 completes the transmission of the receiving-side setting data signal. If so, the transmission control unit 620 may determine that the data driving device 120 is in a normal state.

이러한 경우, 송신 제어부(620)는 고속통신 모드를 활성화할 수 있다.In this case, the transmission control unit 620 may activate the high-speed communication mode.

그리고 고속통신 모드를 활성화한 시점부터 일정 시간이 경과할 때까지 락 감시부(610)에서 확인한 락신호의 레벨이 제1레벨로 지속되면, 송신 제어부(620)는 고속통신 모드에 대한 데이터구동장치(120)의 상태가 정상이라고 판단할 수 있다.And when the level of the lock signal checked by the lock monitoring unit 610 continues at the first level from the time when the high-speed communication mode is activated until a predetermined time elapses, the transmission control unit 620 is a data driving device for the high-speed communication mode. It can be determined that the state of (120) is normal.

이러한 경우, 송신 제어부(620)는 고속통신 클럭 신호를 생성하고, 송신부(640)를 통해 고속통신 클럭 신호를 데이터구동장치(120)로 송신할 수 있다.In this case, the transmission control unit 620 may generate a high-speed communication clock signal and transmit the high-speed communication clock signal to the data driving device 120 through the transmission unit 640 .

고속통신 클럭 신호를 송신한 후에 락 감시부(610)에서 수신 및 확인한 락신호의 레벨이 제1레벨이면, 송신 제어부(620)는 영상데이터 및 제어데이터를 포함한 제1프로토콜신호를 송신부(640)를 통해 데이터구동장치(120)로 송신할 수 있다.If the level of the lock signal received and checked by the lock monitoring unit 610 after transmitting the high-speed communication clock signal is the first level, the transmission control unit 620 transmits a first protocol signal including image data and control data to the transmission unit 640 . It can be transmitted to the data driving device 120 through the.

한편, 일 실시예에서 송신 제어부(620)는 고속통신 모드에서 고속통신 클럭 신호를 송신하기 전에 데이터구동장치(120)에서 고속 클럭 트레이닝을 반복하도록 하는 하나 이상의 신호를 생성할 수 있다.Meanwhile, in an embodiment, the transmission control unit 620 may generate one or more signals to cause the data driver 120 to repeat the high-speed clock training before transmitting the high-speed communication clock signal in the high-speed communication mode.

그리고 송신부(640)를 통해 하나 이상의 신호를 데이터구동장치(120)로 송신할 수 있다. 여기서, 하나 이상의 신호는 클럭복원부 튜닝 신호와 이퀄라이저 튜닝 신호를 포함할 수 있고, 송신 제어부(620)는 고속통신 모드를 활성화한 직후에 송신부(640)를 통해 신호의 송신을 시작하고 일정 시간이 도래할 때에 신호의 송신을 완료할 수 있다.In addition, one or more signals may be transmitted to the data driving device 120 through the transmitter 640 . Here, the one or more signals may include a clock recovery unit tuning signal and an equalizer tuning signal, and the transmission control unit 620 starts transmitting a signal through the transmission unit 640 immediately after activating the high-speed communication mode, and a predetermined time elapses. When it arrives, the transmission of the signal can be completed.

위와 같이 일정 시간 동안에 송신부(640)에서 하나 이상의 신호를 데이터구동장치(120)로 송신할 때, 데이터구동장치(120)는 락신호를 제1레벨로 고정하여 락 감시부(610)로 송신할 수 있다.As described above, when the transmitter 640 transmits one or more signals to the data driving device 120 for a certain period of time, the data driving device 120 fixes the lock signal to the first level and transmits it to the lock monitoring unit 610 . can

따라서, 고속통신 모드를 활성화한 시점부터 일정 시간이 경과할 때까지 락 감시부(610)에서 확인한 락신호의 레벨이 제1레벨로 지속되면, 송신 제어부(620)에서 데이터구동장치(120)의 상태를 정상이라고 판단할 수 있는 것이다.Accordingly, when the level of the lock signal checked by the lock monitoring unit 610 continues at the first level from the time when the high-speed communication mode is activated until a predetermined time elapses, the transmission control unit 620 controls the data driving device 120 . It can be judged that the condition is normal.

다시 말해서, 하나 이상의 신호의 송신에 대한 시작 시점부터 완료 시점까지 락신호의 레벨이 제1레벨로 지속되는 경우, 송신 제어부(620)는 데이터구동장치(120)의 상태를 정상이라고 판단할 수 있다.In other words, when the level of the lock signal continues to the first level from the start time to the completion time of the transmission of one or more signals, the transmission control unit 620 may determine that the state of the data driving device 120 is normal. .

한편, 고속통신 모드를 활성화한 시점부터 일정 시간이 경과할 때까지 락 감시부(610)에서 락신호를 미수신하거나, 수신한 락신호의 레벨이 제1레벨이 아닌 경우, 송신 제어부(620)는 데이터구동장치(120)의 상태를 비정상이라고 판단할 수 있다.On the other hand, when a lock signal is not received from the lock monitoring unit 610 from the time when the high-speed communication mode is activated until a certain time elapses, or the received lock signal level is not the first level, the transmission control unit 620 It may be determined that the state of the data driving device 120 is abnormal.

이러한 경우, 송신 제어부(620)는 저속통신 모드를 재활성화한 후에 송신부(640)를 통해 저속통신 클럭 신호와 설정 데이터 신호를 데이터구동장치(120)로 송신할 수 있다.In this case, the transmission control unit 620 may transmit the low-speed communication clock signal and the setting data signal to the data driving device 120 through the transmission unit 640 after reactivating the low-speed communication mode.

직렬화부(630)는 송신 제어부(620)에서 생성한 제2프로토콜신호(PS2)와 제1프로토콜신호(PS1) 중에서 병렬 데이터 형태의 신호를 직렬 데이터 형태로 변환하여 송신부(640)로 전달할 수 있다.The serializer 630 converts a signal in a parallel data form from among the second protocol signal PS2 and the first protocol signal PS1 generated by the transmit controller 620 into a serial data form and transmits it to the transmitter 640 . .

송신부(640)는 제1통신라인(LN1)을 통해 데이터구동장치(120)와 연결될 수 있다.The transmitter 640 may be connected to the data driving device 120 through the first communication line LN1.

이를 통해 송신부(640)는 저속통신 모드에서 저속통신 클럭 신호와 설정 데이터 신호를 데이터구동장치(120)로 송신할 수 있다.Through this, the transmitter 640 may transmit the low-speed communication clock signal and the setting data signal to the data driving device 120 in the low-speed communication mode.

그리고 송신부(640)는 고속통신 모드로 전환(저속데이터통신 → 고속데이터통신)하여 고속통신 클럭 신호를 데이터구동장치(120)로 송신할 수 있다.In addition, the transmitter 640 may transmit the high-speed communication clock signal to the data driving device 120 by switching to the high-speed communication mode (low-speed data communication → high-speed data communication).

고속통신 클럭 신호를 송신한 후에 송신부(640)는 영상데이터 및 제어데이터를 포함한 제1프로토콜신호를 데이터구동장치(120)로 송신할 수 있다.After transmitting the high-speed communication clock signal, the transmitter 640 may transmit a first protocol signal including image data and control data to the data driving device 120 .

한편, 고속통신 클럭 신호를 송신하기 전에 송신부(640)는 데이터구동장치(120)에서 고속 클럭 트레이닝을 반복하도록 하는 하나 이상의 신호를 데이터구동장치(120)에 송신할 수 있다.On the other hand, before transmitting the high-speed communication clock signal, the transmitter 640 may transmit one or more signals to the data driving device 120 to repeat the high-speed clock training in the data driving device 120 .

위와 같은 송신부(640)는 도 3의 제1송신부(318)와 제2송신부(319)를 포함할 수 있다.The above transmitter 640 may include the first transmitter 318 and the second transmitter 319 of FIG. 3 .

이상에서 설명한 바와 같이, 일 실시예에서는 데이터처리장치(140)가 고속통신 클럭 신호를 데이터구동장치(120)에 송신하기 전에, 데이터구동장치(120)에서 고속 클럭 트레이닝을 반복하도록 하는 하나 이상의 신호를 송신할 수 있다. 여기서, 하나 이상의 신호는 데이터구동장치(120)의 고속통신 환경을 최적화하기 위한 클럭복원부 튜닝 신호 및 이퀄라이저 튜닝 신호 중 하나 이상일 수 있다.As described above, in one embodiment, before the data processing device 140 transmits the high-speed communication clock signal to the data driving device 120 , one or more signals for causing the data driving device 120 to repeat the high-speed clock training can be sent. Here, the one or more signals may be one or more of a clock recovery unit tuning signal and an equalizer tuning signal for optimizing the high-speed communication environment of the data driving device 120 .

이에 대해 데이터구동장치(120)는 클럭복원부 튜닝 신호를 이용하여 고속 클럭 트레이닝을 복수 회 수행하되, 복수 회의 고속 클럭 트레이닝과 무관하게 락신호의 레벨을 제1레벨로 고정하여 데이터처리장치(140)로 송신할 수 있다.In contrast, the data driving device 120 performs the high-speed clock training a plurality of times using the clock recovery unit tuning signal, and fixes the level of the lock signal to the first level regardless of the plurality of times of the high-speed clock training, so that the data processing device 140 ) can be sent.

마찬가지로, 데이터구동장치(120)는 이퀄라이저 튜닝 신호를 이용하여 고속 클럭 트레이닝을 복수 회 수행하되, 복수 회의 고속 클럭 트레이닝과 무관하게 락신호의 레벨을 제1레벨로 고정하여 데이터처리장치(140)로 송신할 수 있다.Similarly, the data driving device 120 performs high-speed clock training a plurality of times using the equalizer tuning signal, but fixes the level of the lock signal to the first level irrespective of the plurality of times of high-speed clock training and sends it to the data processing device 140 . can send

위와 같이 데이터구동장치(120)에서 제1레벨의 락신호를 지속적으로 송신하면, 데이터처리장치(140)는 기설정된 규약에 따라 데이터구동장치(120)의 상태가 정상이라고 판단할 수 있다. 따라서, 데이터구동장치(120)에서 고속 통신 환경의 최적화를 위해 고속 클럭 트레이닝을 반복할 때에도 데이터처리장치(140)가 데이터구동장치(120)의 상태를 정확하게 판단할 수 있게 된다. 이로 인해 데이터처리장치(140)와 데이터구동장치(120) 간의 고속데이터통신이 원활하게 수행될 수 있다.When the data driving device 120 continuously transmits the lock signal of the first level as described above, the data processing device 140 may determine that the state of the data driving device 120 is normal according to a preset protocol. Accordingly, even when the data driving device 120 repeats the high-speed clock training to optimize the high-speed communication environment, the data processing device 140 can accurately determine the state of the data driving device 120 . Accordingly, high-speed data communication between the data processing device 140 and the data driving device 120 may be smoothly performed.

Claims (19)

저속통신 모드에서 데이터처리장치로부터 수신한 저속통신 클럭 신호를 이용하여 저속 클럭 트레이닝을 수행하고, 상기 저속 클럭 트레이닝을 완료한 후에 저속통신 상태 신호의 레벨을 제1레벨로 출력하는 저속통신부;
고속통신 모드의 클럭 트레이닝 구간에서 상기 데이터처리장치로부터 수신한 고속통신 클럭 신호를 이용하여 고속 클럭 트레이닝을 수행하고, 고속 클럭 트레이닝의 결과에 따라 고속통신 상태 신호의 레벨을 조정하여 출력하는 고속통신부; 및
상기 저속통신 상태 신호 및 상기 고속통신 상태 신호에 따라 락신호를 생성하여 상기 데이터처리장치로 송신하고, 상기 저속통신 모드의 종료 시점부터 상기 고속 통신 모드의 상기 클럭 트레이닝 구간까지는 상기 락신호의 레벨을 유지하는 락 제어부
를 포함하는 데이터구동장치.a low-speed communication unit for performing low-speed clock training using the low-speed communication clock signal received from the data processing apparatus in the low-speed communication mode, and outputting a level of the low-speed communication state signal as a first level after completing the low-speed clock training;
a high-speed communication unit for performing high-speed clock training using the high-speed communication clock signal received from the data processing device in the clock training section of the high-speed communication mode, and adjusting the level of the high-speed communication state signal according to the result of the high-speed clock training; and
A lock signal is generated according to the low-speed communication state signal and the high-speed communication state signal and transmitted to the data processing apparatus, and the level of the lock signal is determined from the end of the low-speed communication mode to the clock training period of the high-speed communication mode holding lock control
A data driving device comprising a. 제 1 항에 있어서,
상기 락 제어부는 상기 저속통신부에서 상기 저속 클럭 트레이닝을 완료하기 전에는 제2레벨의 상기 락신호를 상기 데이터처리장치로 송신하고, 상기 저속통신부로부터 입력받은 상기 저속통신 상태 신호의 레벨이 제1레벨이면, 상기 락신호의 레벨을 제1레벨로 변경하여 상기 데이터처리장치로 송신하되, 상기 저속통신 모드의 종료 시점부터 상기 클럭 트레이닝 구간까지는 상기 락신호의 레벨을 제1레벨로 고정하여 송신하는 데이터구동장치.The method of claim 1,
The lock control unit transmits the lock signal of a second level to the data processing device before the low-speed communication unit completes the low-speed clock training, and when the level of the low-speed communication state signal input from the low-speed communication unit is the first level , Data driving for changing the level of the lock signal to a first level and transmitting it to the data processing apparatus, while the level of the lock signal is fixed to the first level from the end of the low-speed communication mode to the clock training period and transmitted Device. 제 1 항에 있어서,
상기 락 제어부는 상기 저속통신 모드에서 상기 저속통신 상태 신호에 따라 상기 락신호를 생성하고, 상기 고속통신 모드의 상기 클럭 트레이닝 구간 이후에는 상기 고속통신 상태 신호에 따라 상기 락신호를 생성하는 데이터구동장치.The method of claim 1,
The lock control unit generates the lock signal according to the low-speed communication state signal in the low-speed communication mode, and after the clock training period of the high-speed communication mode, the lock signal is generated according to the high-speed communication state signal. . 제 1 항에 있어서,
상기 고속통신부는 클럭복원부 및 이퀄라이저를 포함하고, 상기 클럭복원부에서 고속 클럭 트레이닝을 수행한 후에 상기 고속통신 상태 신호를 상기 락 제어부로 출력하는 데이터구동장치.The method of claim 1,
The high-speed communication unit includes a clock restoration unit and an equalizer, and after the clock restoration unit performs high-speed clock training, the high-speed communication unit outputs the high-speed communication state signal to the lock control unit. 제 4 항에 있어서,
상기 클럭 트레이닝 구간의 이전 구간인 이퀄라이저 튜닝 구간에서 상기 클럭 복원부는 상기 이퀄라이저의 튜닝을 위한 클럭 초기화 및 고속 클럭 트레이닝을 다수 회 반복하되, 클럭 초기화시에는 상기 고속통신 상태 신호의 레벨을 제2레벨로 출력하고, 고속 클럭 트레이닝의 완료시에는 상기 고속통신 상태 신호의 레벨을 제1레벨로 출력하는 데이터구동장치.5. The method of claim 4,
In the equalizer tuning section that is the previous section of the clock training section, the clock restoration unit repeats the clock initialization and high-speed clock training for tuning the equalizer a number of times, but at the time of clock initialization, the level of the high-speed communication state signal is set to the second level. and outputting the high-speed communication state signal as a first level when the high-speed clock training is completed. 제 5 항에 있어서,
상기 이퀄라이저 튜닝 구간에서 상기 락 제어부는 상기 클럭복원부로부터 입력받는 상기 고속통신 상태 신호의 레벨 변화와 무관하게 상기 락신호의 레벨을 제1레벨로 고정하여 상기 데이터처리장치로 송신하는 데이터구동장치.6. The method of claim 5,
In the equalizer tuning section, the lock control unit fixes the level of the lock signal to a first level irrespective of a change in the level of the high-speed communication state signal input from the clock recovery unit, and transmits the fixed level to the data processing apparatus. 제 4 항에 있어서,
상기 클럭복원부는 발진기를 포함하고, 상기 클럭 트레이닝 구간의 이전 구간인 클럭복원부 튜닝 구간에서 상기 클럭복원부는 상기 발진기의 설정값을 일정 시간마다 변경하면서 고속 클럭 트레이닝을 수행하고, 고속 클럭 트레이닝의 완료시에는 상기 고속통신 상태 신호의 레벨을 제1레벨로 출력하고, 고속 클럭 트레이닝의 미완료시에는 상기 고속통신 상태 신호의 레벨을 제2레벨로 출력하는 데이터구동장치.5. The method of claim 4,
The clock restoration unit includes an oscillator, and in the clock restoration unit tuning section that is the previous section of the clock training section, the clock recovery unit performs high-speed clock training while changing the setting value of the oscillator at regular intervals, and upon completion of the high-speed clock training outputting the level of the high-speed communication state signal as a first level, and outputting the level of the high-speed communication state signal as a second level when the high-speed clock training is not completed. 제 7 항에 있어서,
상기 락 제어부는 상기 클럭복원부로부터 입력받는 상기 고속통신 상태 신호의 레벨 변화와 무관하게 상기 락신호의 레벨을 제1레벨로 고정하여 상기 데이터처리장치로 송신하는 데이터구동장치.8. The method of claim 7,
The lock control unit sets the level of the lock signal to a first level irrespective of a change in the level of the high-speed communication state signal input from the clock recovery unit, and transmits the fixed level to the data processing apparatus. 제 7 항에 있어서,
상기 발진기는 전류 제어 발진기 및 전압 제어 발진기 중 어느 하나이고, 상기 설정값은 상기 전류 제어 발진기로 입력되는 기준전류의 전류값 혹은 상기 전압 제어 발진기로 입력되는 기준전압의 전압값을 포함하는 데이터구동장치.8. The method of claim 7,
The oscillator is any one of a current-controlled oscillator and a voltage-controlled oscillator, and the set value includes a current value of a reference current input to the current-controlled oscillator or a voltage value of a reference voltage input to the voltage-controlled oscillator. . 제 1 항에 있어서,
상기 저속통신 모드에서, 상기 저속통신부가 상기 저속통신 상태 신호를 제1레벨로 출력한 후에 상기 데이터처리장치와의 저속통신에 이상이 발생하면, 상기 저속통신부는 상기 저속통신 상태 신호의 레벨을 제1레벨에서 제2레벨로 변경하여 출력하고, 상기 락 제어부는 상기 락신호의 레벨을 제2레벨로 변경하여 상기 데이터처리장치로 송신하는 데이터구동장치.The method of claim 1,
In the low-speed communication mode, if an abnormality occurs in low-speed communication with the data processing apparatus after the low-speed communication unit outputs the low-speed communication status signal to a first level, the low-speed communication unit controls the level of the low-speed communication status signal The data driving device is configured to change the level from the first level to the second level and output the changed level, and the lock control unit changes the level of the lock signal to the second level and transmits it to the data processing device. 제 1 항에 있어서,
상기 클럭 트레이닝 구간 직후에 상기 락 제어부가 입력받은 상기 고속통신 상태 신호의 레벨이 제1레벨이면, 상기 락 제어부는 상기 락신호의 레벨을 제1레벨로 유지하고,
상기 클럭 트레이닝 구간 직후에 상기 락 제어부가 입력받은 상기 고속통신 상태 신호의 레벨이 제2레벨이면, 상기 락 제어부는 상기 락신호의 레벨을 제2레벨로 변경하여 상기 데이터처리장치로 송신하는 데이터구동장치.The method of claim 1,
If the level of the high-speed communication state signal received by the lock control unit immediately after the clock training period is the first level, the lock control unit maintains the level of the lock signal at the first level;
When the level of the high-speed communication state signal received by the lock control unit immediately after the clock training period is the second level, the lock control unit changes the level of the lock signal to the second level and transmits the data to the data processing apparatus Device. 데이터구동장치로부터 락신호를 수신하고, 상기 락신호의 레벨을 확인하는 락 감시부;
저속통신 모드에서 저속통신 클럭 신호와 설정 데이터 신호를 상기 데이터구동장치로 송신한 후에 고속통신 모드로 전환하여 고속통신 클럭 신호를 상기 데이터구동장치로 송신하는 송신부-상기 설정 데이터 신호는 상기 데이터구동장치에서 고속통신 환경을 설정하기 위한 데이터를 포함함-; 및
전원이 공급되면, 상기 저속통신 모드를 활성화한 후에 상기 송신부를 통해 상기 저속통신 클럭 신호를 송신하고, 상기 송신부에서 상기 저속통신 클럭 신호를 송신할 때에 상기 락 감시부에서 상기 락신호의 레벨이 제2레벨에서 제1레벨로 변경된 것을 확인하면 상기 송신부를 통해 상기 설정 데이터 신호를 송신하며, 상기 락 감시부에서 확인한 상기 락신호의 레벨이 제1레벨로 지속되면, 상기 고속통신 모드를 활성화한 후에 상기 송신부를 통해 상기 고속통신 클럭 신호를 송신하는 제어부
를 포함하는 데이터처리장치.a lock monitoring unit receiving a lock signal from a data driving device and checking a level of the lock signal;
A transmitter that transmits a low-speed communication clock signal and a setting data signal to the data driving device in a low-speed communication mode, then switches to a high-speed communication mode and transmits a high-speed communication clock signal to the data driving device - The setting data signal is the data driving device Includes data for setting high-speed communication environment in -; and
When power is supplied, the low-speed communication clock signal is transmitted through the transmitter after activating the low-speed communication mode, and when the transmitter transmits the low-speed communication clock signal, the lock monitoring unit sets the level of the lock signal. When it is confirmed that the second level is changed to the first level, the setting data signal is transmitted through the transmitter. If the level of the lock signal checked by the lock monitoring unit continues to the first level, after activating the high-speed communication mode A control unit for transmitting the high-speed communication clock signal through the transmitting unit
A data processing device comprising a. 제 12 항에 있어서,
상기 고속통신 모드에서 상기 제어부는 상기 송신부를 통해 상기 고속통신 클럭 신호를 송신하기 전에, 상기 데이터구동장치에서 고속 클럭 트레이닝을 반복하도록 하는 하나 이상의 신호를 상기 송신부를 통해 상기 데이터구동장치로 송신하는 데이터처리장치.13. The method of claim 12,
In the high-speed communication mode, before transmitting the high-speed communication clock signal through the transmitting unit, the control unit transmits one or more signals for repeating the high-speed clock training in the data driving device to the data driving device through the transmitting unit. processing unit. 제 13 항에 있어서,
상기 제어부는 상기 하나 이상의 신호의 송신에 대한 시작 시점부터 완료 시점까지 상기 락신호의 레벨이 제1레벨로 지속되는 것을 상기 락 감시부를 통해 확인한 경우, 상기 송신부를 통해 상기 고속통신 클럭 신호를 송신하는 데이터처리장치.14. The method of claim 13,
The control unit transmits the high-speed communication clock signal through the transmitting unit when it is confirmed through the lock monitoring unit that the level of the lock signal continues at the first level from the start time to the completion time of the transmission of the one or more signals data processing device. 제 12 항에 있어서,
상기 락신호의 레벨이 제1레벨로 변경된 시점부터 상기 송신부에서 상기 수신측 설정데이터 신호의 송신을 완료할 때까지 상기 락 감시부에서 확인한 상기 락신호의 레벨이 제1레벨로 지속되면, 상기 제어부는 상기 고속통신 모드를 활성화하고, 상기 고속통신 모드를 활성화한 시점부터 일정 시간이 경과할 때까지 상기 락 감시부에서 확인한 상기 락신호의 레벨이 제1레벨로 지속되면, 상기 제어부는 상기 송신부를 통해 상기 고속통신 클럭 신호를 송신하는 데이터처리장치.13. The method of claim 12,
When the level of the lock signal checked by the lock monitoring unit continues at the first level from the time when the level of the lock signal is changed to the first level until the transmitting unit completes the transmission of the receiving-side setting data signal, the control unit activates the high-speed communication mode, and when the level of the lock signal checked by the lock monitoring unit continues at the first level from the time when the high-speed communication mode is activated until a predetermined time elapses, the control unit controls the transmission unit A data processing device for transmitting the high-speed communication clock signal through 전원이 공급되면 저속통신 모드를 활성화하여 저속통신 클럭 신호를 송신한 후에 수신측 설정데이터 신호를 송신하되, 상기 저속통신 클럭 신호의 송신중에 제1레벨의 락신호를 수신하면 상기 설정 데이터 신호를 송신하고, 제1레벨의 상기 락신호를 지속적으로 수신하면 고속통신 모드를 활성화한 후에 고속통신 클럭 신호를 송신하는 데이터처리장치; 및
상기 저속통신 클럭 신호를 수신하여 저속 클럭 트레이닝을 수행하고, 상기 저속 클럭 트레이닝을 완료하면 제1레벨의 상기 락신호를 상기 데이터처리장치로 송신하며, 상기 고속통신 클럭 신호를 수신하여 고속 클럭 트레이닝을 수행하되, 상기 저속통신 모드에서 상기 설정 데이터 신호를 수신한 후부터 상기 고속 클럭 트레이닝을 수행할 때까지 제1레벨의 상기 락신호를 상기 데이터처리장치에 지속적으로 송신하는 데이터구동장치
를 포함하는 시스템.When power is supplied, the low-speed communication mode is activated to transmit the low-speed communication clock signal and then the receiving-side setting data signal is transmitted. and a data processing device configured to transmit a high-speed communication clock signal after activating a high-speed communication mode when the lock signal of the first level is continuously received; and
The low-speed clock training is performed by receiving the low-speed communication clock signal, and when the low-speed clock training is completed, the lock signal of the first level is transmitted to the data processing device, and the high-speed communication clock signal is received to perform high-speed clock training a data driving device that continuously transmits the lock signal of a first level to the data processing device after receiving the set data signal in the low-speed communication mode until the high-speed clock training is performed
a system containing 제 16 항에 있어서,
상기 데이터구동장치는 클럭복원부 및 이퀄라이저를 포함하고, 상기 데이터처리장치는 상기 고속통신 모드에서 상기 고속통신 클럭 신호를 송신하기 전에 클럭복원부 튜닝 신호 및 이퀄라이저 튜닝 신호 중 하나 이상을 상기 데이터구동장치에 송신하는 시스템.17. The method of claim 16,
The data driving device includes a clock recovery unit and an equalizer, and the data processing device receives at least one of a clock recovery unit tuning signal and an equalizer tuning signal before transmitting the high-speed communication clock signal in the high-speed communication mode. system to send to. 제 17 항에 있어서,
상기 클럭복원부 튜닝 신호는 고속통신 클럭을 포함하고, 상기 데이터구동장치는 상기 클럭복원부 튜닝 신호를 이용하여 상기 클럭복원부를 튜닝할 때에 고속 클럭 트레이닝을 복수 회 수행하되, 상기 복수 회의 고속 클럭 트레이닝과 무관하게 상기 락신호의 레벨을 제1레벨로 고정하여 상기 데이터처리장치에 송신하는 시스템.18. The method of claim 17,
The clock recovery unit tuning signal includes a high-speed communication clock, and the data driving device performs high-speed clock training a plurality of times when tuning the clock recovery unit using the clock recovery unit tuning signal, the plurality of times of high-speed clock training A system for transmitting the lock signal to the data processing device by fixing the level of the lock signal to a first level regardless of the condition. 제 17 항에 있어서,
상기 이퀄라이저 튜닝 신호는 고속통신 클럭을 포함하고, 상기 데이터구동장치는 상기 이퀄라이저 튜닝 신호를 이용하여 상기 이퀄라이저를 튜닝할 때에 고속 클럭 트레이닝을 복수 회 수행하되, 상기 복수 회의 고속 클럭 트레이닝과 무관하게 상기 락신호의 레벨을 제1레벨로 고정하여 상기 데이터처리장치에 송신하는 시스템.18. The method of claim 17,
The equalizer tuning signal includes a high-speed communication clock, and the data driving device performs high-speed clock training a plurality of times when tuning the equalizer using the equalizer tuning signal, but irrespective of the plurality of times of high-speed clock training. A system for transmitting the signal to the data processing device by fixing the level of the signal to the first level.
KR1020200086030A 2020-03-03 2020-07-13 Data processing device, data driving device and system for driving display device KR20210111664A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010878174.3A CN113345359A (en) 2020-03-03 2020-08-27 Data processing apparatus for driving display apparatus, data driving apparatus and system
TW109129687A TW202134854A (en) 2020-03-03 2020-08-31 Data processing device, data driving device, and system for driving display device
US17/021,768 US11455927B2 (en) 2020-03-03 2020-09-15 Data processing device, data driving device and system for driving display device
US17/891,484 US11817027B2 (en) 2020-03-03 2022-08-19 Data processing device, data driving device and system for driving display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200026473 2020-03-03
KR20200026473 2020-03-03

Publications (1)

Publication Number Publication Date
KR20210111664A true KR20210111664A (en) 2021-09-13

Family

ID=77796851

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200086030A KR20210111664A (en) 2020-03-03 2020-07-13 Data processing device, data driving device and system for driving display device

Country Status (2)

Country Link
KR (1) KR20210111664A (en)
TW (1) TW202134854A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114822419A (en) * 2022-04-15 2022-07-29 南京英科迪微电子科技有限公司 Backlight control method and device based on liquid crystal display panel AM mode
WO2023101516A1 (en) * 2021-12-03 2023-06-08 주식회사 엘엑스세미콘 Apparatus for driving display panel
WO2023101517A1 (en) * 2021-12-03 2023-06-08 주식회사 엘엑스세미콘 Device, and driving method for driving display panel

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023101516A1 (en) * 2021-12-03 2023-06-08 주식회사 엘엑스세미콘 Apparatus for driving display panel
WO2023101517A1 (en) * 2021-12-03 2023-06-08 주식회사 엘엑스세미콘 Device, and driving method for driving display panel
CN114822419A (en) * 2022-04-15 2022-07-29 南京英科迪微电子科技有限公司 Backlight control method and device based on liquid crystal display panel AM mode

Also Published As

Publication number Publication date
TW202134854A (en) 2021-09-16

Similar Documents

Publication Publication Date Title
US11043155B2 (en) Data processing device, data driving device and system for driving display device
KR20210111664A (en) Data processing device, data driving device and system for driving display device
KR102463789B1 (en) Apparatus for driving display panel and method for trasmitting and receiving video data in display device
US11817027B2 (en) Data processing device, data driving device and system for driving display device
US11893921B2 (en) Data processing device and data driving device for driving display panel, and display device
US11164493B2 (en) Data processing device, data driving device, and system for driving display device
US11183145B2 (en) Data processing device, data driving device, and system for driving display device using two communication lines
US11610527B2 (en) Data processing device, data driving device, and system for driving display device
US20210390924A1 (en) Data Driving Device, Method and System for Driving Display Device
CN109872672B (en) Data driving device, data processing device and display driving system
CN111508407B (en) Data processing device, data driving device and system for driving display device
US11521532B2 (en) Data processing device, data driving device, and system for driving display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal