KR20210107021A - 조도 보상에 대한 블록 사이즈 제한 - Google Patents
조도 보상에 대한 블록 사이즈 제한 Download PDFInfo
- Publication number
- KR20210107021A KR20210107021A KR1020217020168A KR20217020168A KR20210107021A KR 20210107021 A KR20210107021 A KR 20210107021A KR 1020217020168 A KR1020217020168 A KR 1020217020168A KR 20217020168 A KR20217020168 A KR 20217020168A KR 20210107021 A KR20210107021 A KR 20210107021A
- Authority
- KR
- South Korea
- Prior art keywords
- block
- size
- video
- block size
- compensation
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 333
- 238000003860 storage Methods 0.000 claims abstract description 38
- 230000000670 limiting effect Effects 0.000 claims abstract description 19
- 238000005286 illumination Methods 0.000 claims description 122
- 230000015654 memory Effects 0.000 claims description 40
- 230000011664 signaling Effects 0.000 claims description 18
- 239000013598 vector Substances 0.000 description 137
- 230000008569 process Effects 0.000 description 79
- 238000012545 processing Methods 0.000 description 78
- 230000002457 bidirectional effect Effects 0.000 description 60
- 239000010410 layer Substances 0.000 description 52
- 238000010586 diagram Methods 0.000 description 39
- 238000013139 quantization Methods 0.000 description 27
- 238000004891 communication Methods 0.000 description 26
- 238000005192 partition Methods 0.000 description 26
- 241000023320 Luma <angiosperm> Species 0.000 description 24
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 description 24
- 230000005540 biological transmission Effects 0.000 description 23
- 238000000638 solvent extraction Methods 0.000 description 23
- 230000002123 temporal effect Effects 0.000 description 21
- 230000006870 function Effects 0.000 description 17
- 238000009795 derivation Methods 0.000 description 13
- 208000037170 Delayed Emergence from Anesthesia Diseases 0.000 description 12
- 230000003044 adaptive effect Effects 0.000 description 12
- 238000006073 displacement reaction Methods 0.000 description 11
- 238000013500 data storage Methods 0.000 description 10
- 230000006835 compression Effects 0.000 description 9
- 238000007906 compression Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 6
- 238000004590 computer program Methods 0.000 description 4
- 230000002401 inhibitory effect Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000013138 pruning Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000005291 magnetic effect Effects 0.000 description 3
- 229920003195 poly(n-butyl isocyanate) Polymers 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000012432 intermediate storage Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000000153 supplemental effect Effects 0.000 description 2
- 238000005303 weighing Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 101100537098 Mus musculus Alyref gene Proteins 0.000 description 1
- 101150095908 apex1 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000013213 extrapolation Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007727 signaling mechanism Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
- H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
- H04N19/51—Motion estimation or motion compensation
- H04N19/577—Motion compensation with bidirectional frame interpolation, i.e. using B-pictures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/103—Selection of coding mode or of prediction mode
- H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/132—Sampling, masking or truncation of coding units, e.g. adaptive resampling, frame skipping, frame interpolation or high-frequency transform coefficient masking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
- H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
조도 보상을 위한 블록 사이즈들을 제한하기 위한 시스템들, 방법들, 및 컴퓨터 판독가능 저장 매체들이 설명된다. 예시적인 방법은, 비디오 데이터의 픽처의 블록을 획득하는 단계; 블록의 사이즈를 결정하는 단계; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대한 양방향 인터 예측을 제한하는 상기 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하는 단계; 및, 상기 블록의 사이즈가 제 1 블록 사이즈 이하이거나 제 2 블록 사이즈보다 더 크다는 결정에 기초하여 상기 블록에 대한조도 보상을 디스에이블링하는 단계를 포함할 수 있다.
Description
기술 분야
본 출원은 비디오 코딩 및 압축에 관한 것이다. 보다 구체적으로, 본 출원은 개선된 로컬 조도 보상을 수행하는 시스템들 및 방법들에 관한 것이다.
배경
많은 디바이스들 및 시스템들은 비디오 데이터가 프로세싱되고 소비를 위해 출력되게 한다. 디지털 비디오 데이터는 소비자들 및 비디오 제공자들의 수요들을 충족시키기 위해 대량의 데이터를 포함한다. 예를 들어, 비디오 데이터의 소비자들은 높은 충실도, 해상도들, 프레임 레이트들 등을 갖는 최고 품질의 비디오를 원한다. 결과로서, 이들 요구들을 충족시키기 위해 필요한 대량의 비디오 데이터는 그 비디오 데이터를 프로세싱하고 저장하는 통신 네트워크들 및 디바이스들에 부담을 지운다.
비디오 데이터를 압축하기 위해 다양한 비디오 코딩 기법들이 사용될 수도 있다. 비디오 코딩은 하나 이상의 비디오 코딩 표준들에 따라 수행된다. 예를 들어, 비디오 코딩 표준들은 HEVC (High-Efficiency Video Coding), AVC (Advanced Video Coding), MPEG-2 파트 2 코딩 (MPEG 은 동영상 전문가 그룹을 의미함), VP9, AV1 (AOMedia (Alliance of Open Media) Video 1), EVC (Essential Video Coding) 등을 포함한다. 비디오 코딩은 일반적으로, 비디오 이미지들 또는 시퀀스들에서 존재하는 리던던시 (redundancy) 의 이점을 취하는 예측 방법들 (예컨대, 인터 예측 (inter-prediction), 인트라 예측 (intra-prediction) 등) 을 이용한다. 비디오 코딩 기법들의 목표는 비디오 품질에 대한 열화를 회피 또는 최소화하면서 더 낮은 비트 레이트를 이용하는 형태로 비디오 데이터를 압축하는 것이다. 끊임없이 진화하는 비디오 서비스가 이용가능하게 됨에 따라, 우수한 코딩 효율을 갖는 인코딩 기법이 필요하다.
발명의 개요
조도 보상 (illumination compensation) 은 하나 이상의 픽처들 (pictures) 사이의 조도의 변화들을 보상하는데 사용될 수 있다. 그러나, 조도 보상은 비디오 데이터의 블록들을 프로세싱할 때 추가적인 프로세싱 비용 (예를 들어, 메모리 비용, 계산 비용, 성능 비용 등) 및 복잡성을 도입할 수 있다. 따라서, 일부 예들에서, 특정 비호환성들 (incompatibilities) 또는 불일치들 (inconsistencies) 을 회피하고 프로세싱 대역폭, 전력, 비용, 및 복잡성 (complexity) 을 감소시키기 위해, 본원의 기법들은 특정 사이즈들의 블록들을 프로세싱할 때 조도 보상을 선택적으로 디스에이블 (예를 들어, 제한, 금지, 억제, 회피, 비적용 등) 할 수 있다. 일부 경우들에서, 비디오 코딩 기술은 그러한 블록들에 대한 프로세싱 복잡성들을 감소시키기 위해 특정 사이즈들의 블록들에 대해 특정 예측 모드들에 대한 제한들을 제공할 수도 있다. 본원에 개시된 기법들은 그러한 블록들에 대한 조도 보상을 또한 디스에이블링함으로써 그러한 블록들에 대한 프로세싱 복잡성들을 유사하게 감소시킬 수 있다 (또는 추가적인 프로세싱 복잡성들을 도입하는 것을 회피할 수 있다).
예를 들어, 일부 비디오 코딩 기술들은 최악의 경우의 메모리 대역폭 및 복잡성을 감소시키기 위해 특정 사이즈들의 블록들에 대해 양방향 인터 예측 (bi-directional inter-prediction) 을 제한할 수도 있다. 예를 들어, JVET (joint exploration video team) 에 의한 VVC (Versatile Video Coding) 표준에서, 4x4 블록들은 최악의 경우의 복잡성을 제공한다. 따라서, VVC 에서, 4x4에 대한 양방향 인터 예측은 최악의 경우의 메모리 대역폭 및 복잡성을 감소시키기 위해 제한된다. 다른 예시적인 코딩 기술들은 복잡성을 감소시키기 위해 특정 블록 사이즈들에 대해 양방향 인터 예측을 유사하게 제한할 수 있다.
양방향 인터 예측이 상기 언급된 바와 같이 제한되는 블록 사이즈들과 같은 특정 블록 사이즈들에 대한 프로세싱 복잡도를 유사하게 감소시키기 위해, 본원에 설명된 기법들은 이러한 사이즈들의 블록들에 대한 조도 보상을 디스에이블할 수 있다. 예를 들어, 시스템 및/또는 프로세스는, 양방향 인터 예측이 제한되는 특정 사이즈들의 블록들에 대해 조도 보상이 적용되는 것을 방지할 수 있다. 시스템 및/또는 프로세스는 양방향 인터 예측이 특정 사이즈의 블록에 대해 적용되지 않는 것을 결정할 수 있다. 시스템 및/또는 프로세스는 그 블록에 대해 조도 보상을 적용하지 않도록 결정할 수 있다. 예를 들어, 시스템 및/또는 프로세스는 그 블록에 대한 조도 보상을 디스에이블 (disable) 하거나 그 블록에 대한 조도 보상을 인에이블 (enable) 하지 않도록 결정할 수 있다. 복잡성을 감소시키기 위해 양방향 인터 예측이 제한된 블록들에 대해 조도 보상을 디스에이블하거나 적용하지 않음으로써, 시스템 및/또는 프로세스는 그러한 블록들에 대한 프로세싱 비용 및 복잡성을 감소시킬 수 있고 및/또는 조도 보상의 추가적인 복잡성을 도입하는 것을 회피할 수 있다.
양방향 인터 예측이 4x4 블록들에 대해 제한되는 상기 VVC 예를 사용하는 것을 추가로 예시하기 위해, 시스템 및/또는 프로세스는 그러한 블록들에 대한 프로세싱 복잡성을 감소시키거나 조도 보상의 추가적인 복잡성을 도입하는 것을 회피하기 위해 4x4 블록들에 대한 조도 보상의 사용을 제한하거나 회피할 수 있다. 따라서, 시스템 및/또는 프로세스는 조도 보상 없이 4x4 블록들을 프로세싱할 수 있다. 일부 경우들에서, 시스템 및/또는 프로세스가 블록에 대한 조도 보상을 적용하지 않기로 결정할 때, 시스템 및/또는 프로세스는 그 블록에 대한 조도 보상 플래그 (또는 조도 보상 (illumination compensation; IC) 플래그) 를 시그널링하지 않도록 결정할 수 있다. 다른 경우들에서, 블록에 조도 보상을 적용하지 않도록 결정하는 것에 응답하여, 시스템 및/또는 프로세스는 그 블록에 대해 조도 보상이 수행되지 않을 것을 표시하는 값으로 그 블록에 대한 조도 보상 플래그를 시그널링하도록 결정할 수 있다.
본원에 설명된 기법들은 또한 비디오 코딩 파이프라인 구조 (pipeline structure) 에서의 블록들의 사이즈를 초과하는 블록 사이즈들에 대한 조도 보상의 사용을 제한할 수 있다. 예를 들어, 코덱이 64x64 파이프라인 구조를 사용하여 구현되는 경우, 64x64 파이프라인 구조 내에 맞지 않는 128xN 블록들과 같은 더 큰 블록들에 조도 보상이 적용될 때 문제들이 발생할 수 있다. 추가로 예시하기 위해, 예로서 128xN 블록들을 사용하여, 현재 블록에 대한 레퍼런스 (reference) 및 이웃 (neighboring) 샘플들의 128 개의 레퍼런스 샘플들이 조도 보상 파라미터들을 도출하는데 필요할 것이다. 그러나, 128 개의 샘플들은 64x64 파이프라인 구조에 맞지 않기 때문에, 그러한 블록들에 대한 조도 보상의 사용에 의해 야기되는 문제들을 회피하기 위해, 시스템 및/또는 프로세스는 64x64 보다 큰 블록들에 대해 조도 보상을 인에이블/적용하지 않도록 결정하거나 디스에이블할 수 있다.
64x64 파이프라인 구조 및 128xN 블록 사이즈가 위에서 예로서 사용되지만, 본원의 기법들은 임의의 블록 사이즈들 및/또는 파이프라인 구조들에 유사하게 적용될 수 있다. 예를 들어, 상기 예에서의 64x64 파이프라인 구조와는 상이한 파이프라인 구조를 수반하는 경우들에서, 시스템 및/또는 프로세스는 그 특정 파이프라인 구조에서의 블록들보다 더 큰 블록들에 대한 조도 보상을 인에이블/적용하지 않도록 결정하거나 디스에이블할 수 있다. 일부 경우들에서, 시스템 및/또는 프로세스는 조도 보상이 디스에이블되거나 또는 그 외에 인에이블/적용되지 않은 블록들에 대해 조도 보상 모드 플래그를 시그널링하지 않을 수도 있다. 일부 예들에서, 그러한 블록들에 조도 보상을 적용하지 않도록 결정하는 것에 응답하여, 시스템 및/또는 프로세스는, 그러한 블록들에 대해 조도 보상이 수행되지 않을 것을 표시하는 값으로 블록들에 대한 하나 이상의 조도 보상 플래그들을 시그널링하도록 결정할 수 있다.
다양한 예측 모드들을 갖는 로컬 조도 보상 (local illumination compensation; LIC) 을 선택적으로 적용하기 위한 시스템들, 방법들, 및 컴퓨터 판독가능 매체들이 본원에서 설명된다. 적어도 하나의 예에 따르면, 비디오 데이터를 코딩하는 방법이 제공된다. 그 방법은, 비디오 데이터의 픽처의 블록을 획득하는 단계; 블록의 사이즈를 결정하는 단계; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 그 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하는 단계; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 단계; 및, 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 블록에 대한 조도 보상을 디스에이블링 (disabling) 하는 단계를 포함할 수 있다.
적어도 하나의 예에 따르면, 비디오 데이터를 코딩하기 위한 장치가 제공된다. 그 장치는 적어도 하나의 메모리; 및 회로로 구현되는 하나 이상의 프로세서들을 포함할 수 있고, 상기 하나 이상의 프로세서들은, 비디오 데이터의 픽처의 블록을 획득하고; 블록의 사이즈를 결정하며; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 그 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하고; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하고; 그리고, 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 블록에 대한 조도 보상을 디스에이블링하도록 구성된다.
적어도 하나의 예에 따르면, 비디오 데이터를 코딩하기 위한 비일시적 (non-transitory) 컴퓨터 판독가능 매체가 제공된다. 그 비일시적 컴퓨터 판독가능 매체는 거기에 저장된 명령드을 포함할 수 있고, 그 명령들은, 하나 이상의 프로세서들에 의해 실행될 때, 그 하나 이상의 프로세서들로 하여금: 비디오 데이터의 픽처의 블록을 획득하게 하고; 블록의 사이즈를 결정하게 하며; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 그 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하게 하고; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하게 하고; 그리고, 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 블록에 대한 조도 보상을 디스에이블링하게 한다.
적어도 하나의 예에 따르면, 비디오 데이터를 코딩하기 위한 장치가 제공된다. 그 장치는 비디오 데이터의 픽처의 블록을 획득하는 수단; 블록의 사이즈를 결정하는 수단; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 그 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하는 수단; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 수단; 및, 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 블록에 대한 조도 보상을 디스에이블링하는 수단을 포함할 수 있다.
일부 양태들에서, 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체들은 블록에 대한 조도 보상의 디스에이블링에 기초하여 블록과 연관된 조도 보상 플래그의 값을 폴스 (false) 로 설정하는 것을 포함할 수 있고, 여기서 폴스로 설정된 조도 보상 플래그의 값은 블록에 대해 조도 보상이 디스에이블되는 것을 나타낸다.
일부 양태들에서, 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체들은, 비디오 데이터의 픽처의 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈보다 더 큰지 여부 또는 상이한 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈 미만인지 여부를 결정하는 것; 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈보다 더 큰 것 및 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈 미만인 것을 결정하는 것; 및, 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈보다 더 큰 것 및 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈 미만인 것에 기초하여, 상이한 블록에 대한 조도 보상을 인에이블링 (enabling) 하는 것을 포함할 수 있다.
일부 양태들에서, 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체는 상이한 블록에 대한 조도 보상의 인에이블링에 기초하여 상이한 블록과 연관된 조도 보상 플래그의 값을 트루 (true) 로 설정하는 것을 포함할 수 있고, 트루로 설정된 조도 보상 플래그의 값은 상이한 블록에 대해 조도 보상이 인에이블되는 것을 나타낸다.
일부 양태들에서, 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체들은, 블록의 하나 이상의 이웃 블록들 및 블록의 인터 예측을 위해 선택된 레퍼런스 블록의 하나 이상의 추가적인 이웃 블록들에 기초하여 상이한 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하는 것; 하나 이상의 조도 보상 파라미터들에 기초하여 상이한 블록에 대한 조도 보상을 적용하는 것; 및, 블록에 적용된 조도 보상에 기초하여 블록의 샘플을 재구성하는 것을 포함할 수 있다.
일부 양태들에서, 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체들은, 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 미만인 것에 기초하여 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 것을 포함할 수 있다.
전술된 방법들, 장치들 및 컴퓨터 판독가능 매체의 일부 양태들에서, 블록에 대한 조도 보상을 디스에이블링하는 것은, 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 것에 기초할 수 있다.
전술된 방법들, 장치들 및 컴퓨터 판독가능 매체의 일부 양태들에서, 비디오 데이터를 코딩하는 것은 비디오 데이터를 디코딩하는 것을 포함할 수 있다.
일부 양태들에서, 상술된 방법들, 장치들, 및 컴퓨터 판독가능 매체들은 조도 보상 없이 예측 모드에 기초하여 블록을 디코딩하는 것을 포함할 수 있다.
일부 양태들에서, 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체는 블록에 대한 잔차 값을 결정하는 것; 블록에 대한 예측 모드를 수행하는 것; 및, 블록에 대해 수행된 예측 모드 및 블록에 대한 잔차 값에 기초하여 블록의 적어도 하나의 샘플을 재구성하는 것을 포함할 수 있다.
전술된 방법들, 장치들 및 컴퓨터 판독가능 매체의 일부 양태들에서, 비디오 데이터를 코딩하는 것은 비디오 데이터를 인코딩하는 것을 포함할 수 있다. 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체의 일부 양태들에서, 인코딩된 비디오 비트스트림을 생성하는 것을 포함할 수 있고, 인코딩된 비디오 비트스트림은 비디오 데이터의 픽처의 블록을 포함한다.
일부 양태들에서, 상술된 방법들, 장치들, 및 컴퓨터 판독가능 매체들은 인코딩된 비디오 비트스트림에서 하나 이상의 조도 보상 플래그들을 시그널링하는 것을 포함할 수 있고, 그 하나 이상의 조도 보상 플래그들은 블록에 대해 조도 보상이 디스에이블된다는 표시를 포함한다.
일부 양태들에서, 전술된 방법들, 장치들 및 컴퓨터 판독가능 매체는 인코딩된 비디오 비트스트림을 시그널링하는 것을 포함할 수 있다.
전술된 방법들, 장치들 및 컴퓨터 판독가능 매체의 일부 양태들에서, 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 것은, 조도 보상이 제한되는 것을 결정하는 것을 포함할 수 있다. 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체의 일부 양태들에서, 블록과 연관된 조도 보상 플래그는, 조도 보상이 제한된다는 결정에 기초하여 인코딩된 비디오 비트스트림에서 시그널링되지 않는다.
일부 양태들에서, 전술된 방법들, 장치들, 및 컴퓨터 판독가능 매체들은, 비디오 데이터의 픽처의 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인지 여부 또는 상이한 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하는 것; 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 및 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 것; 및, 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 및 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상이한 블록에 대한 조도 보상을 디스에이블링하는 것을 포함할 수 있다.
일부 양태들에서, 전술된 장치들은 하나 이상의 픽처들을 캡처하기 위한 카메라를 갖는 모바일 디바이스를 포함할 수 있다.
일부 양태들에서, 전술된 장치들은 하나 이상의 픽처들을 디스플레이하기 위한 디스플레이를 포함할 수 있다.
이 개요는 청구된 주제의 핵심적인 또는 본질적인 특징들을 식별하도록 의도되지 않으며, 청구된 주제의 범위를 결정하는데 홀로 사용되도록 의도되지도 않는다. 그 주제는 이 특허의 전체 명세서, 임의의 또는 모든 도면들, 및 각 청구항의 적절한 부분들을 참조하여 이해되어야 한다.
전술한 내용은, 다른 특징들 및 실시형태들과 함께, 다음의 명세서, 청구항들 및 첨부 도면들을 참조하면 더욱 명백해질 것이다.
도면들의 간단한 설명
본 출원의 예시적 실시형태들은 다음 도면들을 참조하여 이하에서 상세히 설명된다.
도 1 은 일부 예들에 따른, 인코딩 디바이스 및 디코딩 디바이스의 일례를 나타내는 블록도이다.
도 2a 는 일부 예들에 따른, 병합 모드를 위한 예시적인 공간 이웃 모션 벡터 후보들을 예시하는 개념도이다.
도 2b 는 일부 예들에 따른, 어드밴스드 모션 벡터 예측 (AMVP) 모드를 위한 예시적인 공간 이웃 모션 벡터 후보들을 예시하는 개념도이다.
도 3a 는 일부 예들에 따른, 예시적인 시간 모션 벡터 예측자 (TMVP) 후보를 예시하는 개념도이다.
도 3b 는 일부 예들에 따른, 모션 벡터 스케일링의 일례를 나타내는 개념도이다.
도 4a 는 일부 예들에 따른, 현재 코딩 유닛에 대한 조도 보상 (IC) 파라미터들을 추정하기 위해 사용되는 현재 코딩 유닛의 이웃 샘플들의 일례를 나타내는 개념도이다.
도 4b 는 일부 예들에 따른, 현재 코딩 유닛에 대한 IC 파라미터들을 추정하기 위해 사용되는 레퍼런스 블록의 이웃 샘플들의 예를 나타내는 개념도이다.
도 5a 는 일부 예들에 따른, 현재 코딩 유닛에 대한 조도 보상 (IC) 파라미터들의 도출에 사용되는 현재 코딩 유닛의 이웃 샘플들의 예를 나타내는 개념도이다.
도 5b 는 일부 예들에 따른, 현재 코딩 유닛에 대한 IC 파라미터들의 도출에 사용되는 레퍼런스 블록의 이웃 샘플들의 예를 나타내는 개념도이다.
도 6 은 일부 예들에 따른, 단방향 인터 예측에 사용되는 현재 블록의 이웃 재구성된 샘플들 및 레퍼런스 블록의 이웃 샘플들의 예를 나타내는 개념도이다.
도 7 은 일부 예들에 따른, 양방향 인터 예측에 사용되는 현재 블록의 이웃 재구성된 샘플들 및 2 개의 레퍼런스 블록들의 이웃 샘플들의 예를 나타내는 개념도이다.
도 8 은 일부 예들에 따른, 특정 사이즈들의 블록들을 프로세싱할 때 조도 보상을 선택적으로 제한하기 위한 예시적인 방법을 나타내는 흐름도이다.
도 9 는 일부 예들에 따른, 비디오 데이터를 디코딩하기 위한 방법의 일례를 나타내는 흐름도이다.
도 10 은 일부 예들에 따른, 비디오 데이터를 인코딩하기 위한 방법의 일례를 나타내는 흐름도이다.
도 11a 는 일부 예들에 따른, 비디오 코딩 알고리즘에 대해 정의된 블록 사이즈 제한에 기초하여 현재 블록의 조도 보상 플래그가 오프로 설정되는 예시적인 시나리오를 나타내는 다이어그램이다.
도 11b 는 일부 예들에 따른, 비디오 코딩 알고리즘에 대해 정의된 블록 사이즈 제한에 기초하여 현재 블록의 조도 보상 플래그가 온으로 설정되는 예시적인 시나리오를 나타내는 다이어그램이다.
도 11c 및 도 11d 는 일부 예들에 따른, 현재 블록에 대한 조도 보상 플래그가 비디오 코딩 알고리즘에 대해 정의된 파이프라인 구조 블록 사이즈-기반 제한에 기초하여 설정되는 예시적인 시나리오들을 나타내는 다이어그램들이다.
도 12 는 일부 예들에 따른, 비디오 인코딩 디바이스의 일례를 나타내는 블록도이다.
도 13 은 일부 예들에 따른, 예시적인 비디오 디코딩 디바이스를 나타내는 블록도이다.
본 출원의 예시적 실시형태들은 다음 도면들을 참조하여 이하에서 상세히 설명된다.
도 1 은 일부 예들에 따른, 인코딩 디바이스 및 디코딩 디바이스의 일례를 나타내는 블록도이다.
도 2a 는 일부 예들에 따른, 병합 모드를 위한 예시적인 공간 이웃 모션 벡터 후보들을 예시하는 개념도이다.
도 2b 는 일부 예들에 따른, 어드밴스드 모션 벡터 예측 (AMVP) 모드를 위한 예시적인 공간 이웃 모션 벡터 후보들을 예시하는 개념도이다.
도 3a 는 일부 예들에 따른, 예시적인 시간 모션 벡터 예측자 (TMVP) 후보를 예시하는 개념도이다.
도 3b 는 일부 예들에 따른, 모션 벡터 스케일링의 일례를 나타내는 개념도이다.
도 4a 는 일부 예들에 따른, 현재 코딩 유닛에 대한 조도 보상 (IC) 파라미터들을 추정하기 위해 사용되는 현재 코딩 유닛의 이웃 샘플들의 일례를 나타내는 개념도이다.
도 4b 는 일부 예들에 따른, 현재 코딩 유닛에 대한 IC 파라미터들을 추정하기 위해 사용되는 레퍼런스 블록의 이웃 샘플들의 예를 나타내는 개념도이다.
도 5a 는 일부 예들에 따른, 현재 코딩 유닛에 대한 조도 보상 (IC) 파라미터들의 도출에 사용되는 현재 코딩 유닛의 이웃 샘플들의 예를 나타내는 개념도이다.
도 5b 는 일부 예들에 따른, 현재 코딩 유닛에 대한 IC 파라미터들의 도출에 사용되는 레퍼런스 블록의 이웃 샘플들의 예를 나타내는 개념도이다.
도 6 은 일부 예들에 따른, 단방향 인터 예측에 사용되는 현재 블록의 이웃 재구성된 샘플들 및 레퍼런스 블록의 이웃 샘플들의 예를 나타내는 개념도이다.
도 7 은 일부 예들에 따른, 양방향 인터 예측에 사용되는 현재 블록의 이웃 재구성된 샘플들 및 2 개의 레퍼런스 블록들의 이웃 샘플들의 예를 나타내는 개념도이다.
도 8 은 일부 예들에 따른, 특정 사이즈들의 블록들을 프로세싱할 때 조도 보상을 선택적으로 제한하기 위한 예시적인 방법을 나타내는 흐름도이다.
도 9 는 일부 예들에 따른, 비디오 데이터를 디코딩하기 위한 방법의 일례를 나타내는 흐름도이다.
도 10 은 일부 예들에 따른, 비디오 데이터를 인코딩하기 위한 방법의 일례를 나타내는 흐름도이다.
도 11a 는 일부 예들에 따른, 비디오 코딩 알고리즘에 대해 정의된 블록 사이즈 제한에 기초하여 현재 블록의 조도 보상 플래그가 오프로 설정되는 예시적인 시나리오를 나타내는 다이어그램이다.
도 11b 는 일부 예들에 따른, 비디오 코딩 알고리즘에 대해 정의된 블록 사이즈 제한에 기초하여 현재 블록의 조도 보상 플래그가 온으로 설정되는 예시적인 시나리오를 나타내는 다이어그램이다.
도 11c 및 도 11d 는 일부 예들에 따른, 현재 블록에 대한 조도 보상 플래그가 비디오 코딩 알고리즘에 대해 정의된 파이프라인 구조 블록 사이즈-기반 제한에 기초하여 설정되는 예시적인 시나리오들을 나타내는 다이어그램들이다.
도 12 는 일부 예들에 따른, 비디오 인코딩 디바이스의 일례를 나타내는 블록도이다.
도 13 은 일부 예들에 따른, 예시적인 비디오 디코딩 디바이스를 나타내는 블록도이다.
상세한 설명
본 개시의 특정 양태들 및 실시형태들이 이하에서 제공된다. 이들 양태들 및 실시형태들의 일부가 독립적으로 적용될 수도 있고 그것들 중 일부는 본 기술분야의 숙련된 자들에게 명확하게 될 바와 같이 조합하여 적용될 수도 있다. 다음의 설명에 있어서, 설명의 목적들로, 특정 상세들이 본 출원의 실시형태들의 철저한 이해를 제공하기 위해 기술된다. 하지만, 여러 실시형태들은 이들 특정 상세들없이도 실시될 수도 있음이 명백할 것이다. 도면 및 설명은 제한하려는 것이 아니다.
다음의 설명은 오직 예시적인 실시형태들을 제공할 뿐이고, 본 개시의 범위, 적용가능성, 또는 구성을 한정하지 않는다. 오히려, 예시적인 실시형태들의 다음의 설명은 예시적인 실시형태를 구현하기 위한 가능한 설명을 당업자에게 제공할 것이다. 첨부된 청구범위에 설명된 바와 같이 본 출원의 사상 및 범위를 벗어나지 않으면서 엘리먼트들의 기능 및 배열에 다양한 변경들이 이루어질 수도 있음이 이해되어야 한다.
비디오 코딩 디바이스들은 비디오 압축 기법들을 구현하여 비디오 데이터를 효율적으로 인코딩 및 디코딩한다. 비디오 압축 기법들은, 비디오 시퀀스들에 내재하는 리던던시를 감소 또는 제거하기 위해 공간 예측 (예컨대, 인트라-프레임 예측 또는 인트라 예측), 시간 예측 (예컨대, 인터-프레임 예측 또는 인터 예측), (비디오 데이터의 상이한 계층들에 걸친) 인터-레이어 예측, 및/또는 다른 예측 기법들을 포함하는, 상이한 예측 모드들을 적용하는 것을 포함할 수도 있다. 비디오 인코더는, 오리지널 비디오 시퀀스의 각각의 픽처를, 비디오 블록들 또는 코딩 유닛들로서 지칭되는 직사각형 영역들로 파티셔닝한다 (이하에서 더 상세히 설명됨). 이들 비디오 블록들은 특정 예측 모드를 사용하여 인코딩될 수도 있다.
비디오 블록들은 하나 이상의 방식들로 더 작은 블록들의 하나 이상의 그룹들로 분할될 수도 있다. 블록들은 코딩 트리 블록들, 예측 블록들, 변환 블록들, 또는 다른 적합한 블록들을 포함할 수 있다. 일반적으로 "블록" 에 대한 언급들은, 달리 명시되지 않는 한, 그러한 비디오 블록들 (예컨대, 당업자에 의해 이해되는 바와 같이, 코딩 트리 블록들, 코딩 블록들, 예측 블록들, 변환 블록들, 또는 다른 적절한 블록들 또는 서브-블록들) 을 지칭할 수도 있다. 추가로, 이들 블록들의 각각은 또한, "유닛들" (예컨대, 코딩 트리 유닛 (CTU), 코딩 유닛, 예측 유닛 (PU), 변환 유닛 (TU) 등) 로서 본 명세서에서 상호교환가능하게 지칭될 수도 있다. 일부 경우들에서, 유닛은 비트스트림에서 인코딩되는 코딩 논리 유닛을 나타낼 수도 있는 한편, 블록은 프로세스가 목표로 하는 비디오 프레임 버퍼의 부분을 나타낼 수도 있다.
인터 예측 모드들에 대해, 비디오 인코더는, 레퍼런스 프레임 또는 레퍼런스 픽처로서 지칭되는, 다른 시간적 로케이션에서 위치된 프레임 (또는 픽처) 에서 인코딩되는 블록과 유사한 블록을 검색할 수 있다. 비디오 인코더는 검색을, 인코딩될 블록으로부터의 특정 공간 변위로 제한할 수도 있다. 최상의 매치가, 수평 변위 컴포넌트 및 수직 변위 컴포넌트를 포함하는 2차원 (2D) 모션 벡터를 사용하여 위치될 수도 있다. 인트라 예측 모드들에 대해, 비디오 인코더는 동일한 픽처 내에서 이전에 인코딩된 이웃 블록들로부터의 데이터에 기초하여 공간 예측 기법들을 이용하여 예측된 블록을 형성할 수도 있다.
비디오 인코더는 예측 에러를 결정할 수 있다. 예를 들어, 예측은 인코딩되는 블록과 예측된 블록 내의 픽셀 값들 간의 차이로서 결정될 수 있다. 예측 에러는 잔차로서 또한 지칭될 수 있다. 비디오 인코더는 또한 변환 계수들을 생성하기 위해 예측 에러에 대한 변환 (예를 들어, 이산 코사인 변환 (DCT) 또는 다른 적절한 변환) 을 적용할 수 있다. 변환 후에, 비디오 인코더는 변환 계수들을 양자화할 수 있다. 양자화된 변환 계수들 및 모션 벡터들은 신택스 엘리먼트들을 사용하여 표현될 수도 있고, 제어 정보와 함께 비디오 시퀀스의 코딩된 표현을 형성할 수도 있다. 일부 사례들에 있어서, 비디오 인코더는 신택스 엘리먼트들을 엔트로피 코딩하고, 이에 의해, 그들의 표현에 필요한 비트들의 수를 더 감소시킬 수도 있다.
비디오 디코더는, 상기 논의된 신택스 엘리먼트들 및 제어 정보를 사용하여, 현재 프레임을 디코딩하기 위한 예측 데이터 (예컨대, 예측 블록) 를 구축할 수도 있다. 예를 들어, 비디오 디코더는 예측된 블록 및 압축된 예측 에러를 추가할 수도 있다. 비디오 디코더는 양자화된 계수들을 사용하여 변환 베이시스 함수들을 가중함으로써 압축된 예측 에러를 결정할 수도 있다. 재구성된 프레임과 오리지널 프레임 간의 차이는 재구성 에러로 지칭된다.
일부 예에서, 비디오 데이터를 프로세싱하는 하나 이상의 시스템들 및 방법들은 블록 기반 비디오 코딩에서 조도 보상 (IC) 파라미터를 유도하거나 추정하는 것에 관한 것이다. 일부 사례들에서, 비디오 인코더 및/또는 비디오 디코더는 하나 이상의 픽처들 사이의 조도 (예를 들어, 밝기) 의 변화를 효율적으로 코딩하기 위해 로컬 조도 보상 (local illumination compensation; LIC) (또는 조도 보상) 을 수행할 수 있다. 비디오 인코더 및/또는 비디오 디코더는 인코딩 또는 디코딩되는 코딩 블록 또는 코딩 유닛에 대한 하나 이상의 IC 파라미터 (예를 들어, 오프셋, 하나 이상의 스케일링 팩터, 시프트 넘버 또는 다른 적절한 IC 파라미터) 를 결정할 수 있다. IC 파라미터는 다수의 레퍼런스 블록들의 샘플들, 현재 블록의 하나 이상의 이웃 블록들의 샘플들, 및/또는 다른 정보에 기초하여 결정될 수 있다. 비디오 디코더는 IC 파라미터 및/또는 다른 데이터를 이용하여 현재 블록을 디코딩하기 위한 예측성 데이터를 구성할 수 있다.
도 1 은 인코딩 디바이스 (104) 및 디코딩 디바이스 (112) 를 포함하는 시스템 (100) 의 일례를 나타내는 블록도이다. 인코딩 디바이스 (104) 는 소스 디바이스의 부분일 수도 있고, 디코딩 디바이스 (112) 는 수신 디바이스의 부분일 수도 있다. 소스 디바이스 및/또는 수신 디바이스는 모바일 또는 고정 전화 핸드셋 (예를 들어, 스마트 폰, 셀룰러 폰 등), 데스크탑 컴퓨터, 랩탑 또는 노트북 컴퓨터, 태블릿 컴퓨터, 셋톱 박스, 텔레비전, 카메라, 디스플레이 장치, 디지털 미디어 플레이어, 비디오 게임 콘솔, 비디오 스트리밍 장치, 인터넷 프로토콜 (IP) 카메라, 또는 임의의 다른 적절한 전자 장치와 같은 전자 장치를 포함할 수도 있다. 일부 예에서, 소스 디바이스 및 수신 디바이스는 무선 통신을 위한 하나 이상의 무선 송수신기를 포함할 수도 있다. 본원에 기술된 코딩 기법들은 (예를 들면, 인터넷을 통한) 스트리밍 비디오 전송, 텔레비전 방송 또는 전송, 데이터 저장 매체상의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션을 포함하는 다양한 멀티미디어 애플리케이션들에서의 비디오 코딩에 적용가능하다. 본 명세서에서 사용되는 바와 같이, 용어 코딩은 인코딩 및/또는 디코딩을 지칭할 수 있다. 일부 예들에 있어서, 시스템 (100) 은 비디오 컨퍼런싱, 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 게이밍, 및/또는 비디오 전화와 같은 어플리케이션들을 지원하기 위해 일방향 또는 양방향 비디오 송신을 지원할 수 있다.
인코딩 디바이스(104) (또는 인코더)는 비디오 코딩 표준 또는 프로토콜을 사용하여 비디오 데이터를 인코딩하여 인코딩된 비디오 비트스트림을 생성하는데 사용될 수 있다. 비디오 코딩 표준들의 예들은, 그 스케일러블 비디오 코딩 (SVC) 및 멀티-뷰 비디오 코딩 (MVC) 확장들, 및 고효율 비디오 코딩 (HEVC) 또는 ITU-T H.265 를 포함하여, ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼, ITU-T H.264 (ISO/IEC MPEG-4 AVC 로서도 알려짐) 를 포함한다. 범위 및 스크린 콘텐츠 코딩 확장본들, 3D 비디오 코딩 (3D-HEVC) 및 멀티뷰 확장본들 (MV-HEVC) 그리고 스케일러블 확장본 (scalable extension, SHVC) 을 포함하는, 다층 비디오 코딩을 다루는 HEVC에 대한 다양한 확장본들이 존재한다. HEVC 및 그 확장들은 JCT-VC (Joint Collaboration Team on Video Coding) 뿐만 아니라 ITU-T 비디오 코딩 전문가 그룹 (VCEG) 및 ISO/IEC 동화상 전문가 그룹 (MPEG) 의 JCT-3V (Joint Collaboration Team on 3D Video Coding Extension Development) 에 의해 개발되었다.
MPEG 및 ITU-T VCEG 은 또한 VVC (Versatile Video Coding) 라는 명칭의 차세대 비디오 코딩 표준에 대한 새로운 코딩 툴들을 탐구하기 위해 JVET (Joint Exploration Video Team) 를 형성하였다. 참조 소프트웨어는 VVC 테스트 모델 (VTM) (또는 JEM (joint exploration model)) 이라고 불린다. VVC 의 목적은 보다 높은 품질의 비디오 서비스 및 출현하는 애플리케이션들 (예를 들어, 특히 360° 전방위 몰입형 멀티미디어, HDR (High-Dynamic-Range) 비디오 등) 의 배치를 보조하면서, 기존의 HEVC 표준에 비해 압축 성능의 상당한 개선을 제공하는 것이다. VP9 및 AV1 (AOMedia (Alliance of Open Media) Video 1), 및 EVC (Essential Video Coding) 는 본 명세서에서 설명된 기법들이 적용될 수 있는 다른 비디오 코딩 표준들이다.
본원에 기술된 기법들은 기존의 비디오 코덱들 (예를 들어, 고효율 비디오 코딩 (HEVC), 고급 비디오 코딩 (AVC), 또는 다른 적절한 기존의 비디오 코덱) 중 임의의 것에 적용될 수 있고/거나, 예를 들어, VVC, 및/또는 개발 중에 있거나 개발될 다른 비디오 코딩 표준과 같이, 개발되고 있는 임의의 비디오 코딩 표준들 및/또는 미래의 비디오 코딩 표준들에 대한 효율적 코딩 툴일 수 있다. 예를 들어, 본 명세서에 설명된 많은 예들은 VVC, HEVC, AVC, 및/또는 이들의 확장들과 같은 비디오 코덱들을 사용하여 수행될 수 있다. 하지만, 본 명세서에서 설명된 기법들 및 시스템들은 또한, MPEG, JPEG (또는 스틸 이미지에 대한 다른 코딩 표준), VP9, AV1, 그 확장들과 같은 다른 코딩 표준들, 또는 이미 이용가능하거나 아직 이용가능하지 않은 또는 개발되고 있는 다른 적합한 코딩 표준들에 적용가능할 수도 있다. 따라서, 본원에 설명된 기법들 및 시스템들은 특정 비디오 코딩 표준을 참조하여 설명될 수도 있지만, 당업자는 설명이 그러한 특정 표준에만 적용되는 것으로 해석되지 않아야 함을 알 것이다.
도 1 을 참조하면, 비디오 소스 (102) 는 비디오 데이터를 인코딩 디바이스 (104) 에 제공할 수도 있다. 비디오 소스 (102) 는 소스 디바이스의 일부일 수도 있거나 소스 디바이스 이외의 디바이스의 일부일 수도 있다. 비디오 소스 (102) 는 비디오 캡처 디바이스 (예컨대, 비디오 카메라, 카메라 폰, 비디오 폰 등), 저장된 비디오를 포함하는 비디오 아카이브, 비디오 데이터를 제공하는 비디오 서버 또는 콘텐츠 제공자, 비디오 서버 또는 콘텐츠 제공자로부터 비디오를 수신하는 비디오 피드 인터페이스, 컴퓨터 그래픽스 비디오 데이터를 생성하는 컴퓨터 그래픽스 시스템, 그러한 소스들의 조합, 또는 임의의 다른 적합한 비디오 소스를 포함할 수도 있다.
비디오 소스 (102) 로부터의 비디오 데이터는 하나 이상의 입력 픽처들 또는 프레임들을 포함할 수도 있다. 픽처 또는 프레임은 일부 경우에, 비디오의 부분인 스틸 이미지이다. 일부 예들에서, 비디오 소스 (102) 로부터의 데이터는 비디오의 일부가 아닌 스틸 이미지일 수 있다. HEVC, VVC, 및 다른 비디오 코딩 사양들에 있어서, 비디오 시퀀스는 일련의 픽처들을 포함할 수 있다. 픽처는 SL, SCb, 및 SCr 로 표기되는 3 개의 샘플 어레이들을 포함할 수도 있다. SL 은 루마 샘플들의 2 차원 어레이이고, SCb 는 Cb 크로미넌스 샘플들의 2 차원 어레이이고, SCr 은 Cr 크로미넌스 샘플들의 2 차원 어레이이다. 크로미넌스 샘플들은 또한, 본 명세서에서 "크로마 (chroma)" 샘플들로서 지칭될 수도 있다. 픽셀은 픽처의 어레이에서의 주어진 로케이션에 대한 모든 3 개의 컴포넌트들 (루마 및 크로마 샘플들) 을 지칭할 수 있다. 다른 경우들에서, 픽처는 단색 (monochrome) 일 수도 있고, 루마 샘플들의 어레이만을 포함할 수도 있고, 이 경우에, 용어들 픽셀 및 샘플은 상호교환가능하게 사용될 수 있다. 예시적인 목적들을 위해 개별 샘플들을 참조하는 본 명세서에 설명된 예시적인 기법들에 대해, 동일한 기법들이 픽셀들(예를 들어, 픽처의 어레이 내의 주어진 로케이션에 대한 모든 3 개의 샘플 컴포넌트들) 에 적용될 수 있다. 예시적인 목적들을 위해 픽셀들 (예를 들어, 픽처의 어레이에서의 주어진 로케이션에 대한 모든 3 개의 샘플 컴포넌트들) 을 참조하는 본 명세서에 설명된 예시적인 기법들에 대해, 동일한 기법들이 개별 샘플들에 적용될 수 있다.
인코딩 디바이스 (104) 의 인코더 엔진 (106) (또는 인코더) 은 인코딩된 비디오 비트스트림을 생성하기 위해 비디오 데이터를 인코딩한다. 일부 예들에서, 인코딩된 비디오 비트 스트림 (또는 "비디오 비트스트림” 또는 "비트스트림") 은 일련의 하나 이상의 코딩된 비디오 시퀀스들이다. 코딩된 비디오 시퀀스 (CVS) 는 기본 계층에서의 그리고 특정한 특성들을 갖는 랜덤 액세스 포인트 픽처를 가지는 액세스 유닛 (AU) 으로 시작하여 기본 계층에서의 그리고 특정한 특성들을 갖는 랜덤 액세스 포인트 픽처를 가지는 다음 AU 까지 (상기 다음 AU 를 포함하진 않음) 일련의 AU들을 포함한다. 예를 들어, CVS 를 시작하는 랜덤 액세스 포인트 픽처의 특정한 특성들은 1 과 동일한 RASL 플래그 (예컨대, NoRaslOutputFlag) 를 포함할 수도 있다. 그렇지 않으면, 랜덤 액세스 포인트 픽처 (0 과 동일한 RASL 플래그를 가짐) 는 CVS 를 시작하지 않는다. 액세스 유닛 (AU) 은 하나 이상의 코딩된 픽처들, 및 동일한 출력 시간을 공유하는 코딩된 픽처들에 대응하는 제어 정보를 포함한다. 픽처들의 코딩된 슬라이스들은, 비트스트림 레벨에서, 네트워크 추상화 계층 (NAL) 유닛들로 지칭되는 데이터 유닛들로 캡슐화된다. 예를 들어, HEVC 비디오 비트스트림은, NAL 유닛들을 포함하는 하나 이상의 CVS들을 포함할 수도 있다. NAL 유닛들의 각각은 NAL 유닛 헤더를 가진다. 하나의 예에서, 헤더는 H.264/AVC의 경우 1-바이트(다층 확장본들 제외) 그리고 HEVC의 경우 2-바이트이다. NAL 유닛 헤더에서의 신택스 엘리먼트들은 지정된 비트들을 취하고 그러므로, 무엇보다도, 전송 스트림, 실시간 전송(Real-time Transport, RTP) 프로토콜, 파일 포맷과 같은 모든 종류들의 시스템들 및 전송 계층들에 가시적이다.
비디오 코딩 계층(video coding layer, VCL) NAL 유닛들과 비-VCL NAL 유닛들을 포함하는 두 가지 클래스들의 NAL 유닛들이 HEVC 표준에 존재한다. VCL NAL 유닛이 코딩된 픽처 데이터의 하나의 슬라이스 또는 슬라이스 세그먼트(아래에서 기술됨)를 포함하고, 비-VCL NAL 유닛이 하나 이상의 코딩된 픽처들에 관련되는 제어 정보를 포함한다. 일부 경우들에서, NAL 유닛이 패킷으로서 지칭될 수 있다. HEVC AU 가 코딩된 픽처 데이터를 포함하는 VCL NAL 유닛들과 코딩된 픽처 데이터에 대응하는 비-VCL NAL 유닛들(있다면)을 포함한다.
NAL 유닛들은 비디오 데이터의 코딩된 표현(예컨대, 인코딩된 비디오 비트스트림, 비트스트림의 CVS 등), 이를테면 비디오에서의 픽처들의 코딩된 표현들을 형성하는 비트들의 시퀀스를 포함할 수도 있다. 인코더 엔진 (106) 은 각각의 픽처를 다수의 슬라이스들로 파티셔닝함으로써 픽처들의 코딩된 표현들을 생성한다. 슬라이스가 그 슬라이스에서의 정보가 동일한 픽처 내의 다른 슬라이스들로부터의 데이터에 의존하지 않고 코딩되도록 다른 슬라이스들과는 독립적이다. 슬라이스가 독립적인 슬라이스 세그멘트와, 존재한다면, 이전의 슬라이스 세그먼트들에 의존하는 하나 이상의 종속적인 슬라이스 세그먼트들을 포함하는 하나 이상의 슬라이스 세그먼트들을 포함한다.
HEVC 에서, 슬라이스들은 그 후 루마 샘플들 및 크로마 샘플들의 코딩 트리 블록들 (CTB들) 로 파티셔닝된다. 루마 샘플들의 CTB 및 크로마 샘플들의 하나 이상의 CTB들은, 그 샘플들을 위한 신택스와 함께, 코딩 트리 유닛 (CTU) 으로서 지칭된다. CTU 는 또한 "트리 블록" 또는 "최대 코딩 유닛" (largest coding unit; LCU) 으로 지칭될 수도 있다. CTU 는 HEVC 인코딩을 위한 기본 프로세싱 유닛이다. CTU 는, 가변하는 사이즈들의 다중의 코딩 유닛들 (CU들) 로 분할될 수 있다. CU 는 코딩 블록 (CB) 들이라고 지칭되는 루마 및 크로마 샘플 배열들을 포함한다.
루마 및 크로마 CB 들은 예측 블록 (PB) 들로 더 분할될 수 있다. PB 는 (이용 가능하거나 사용을 위해 인에이블될 때) 인터 예측 또는 인트라 블록 카피 (IBC) 예측에 대해 동일한 모션 파라미터들을 사용하는 루마 컴포넌트 또는 크로마 컴포넌트의 샘플들의 블록이다. 루마 PB 및 하나 이상의 크로마 PB들은, 관련 신택스와 함께, 예측 유닛 (PU) 을 형성한다. 인터 예측을 위해, 모션 파라미터들의 세트 (예를 들어, 하나 이상의 모션 벡터들, 레퍼런스 인덱스들 등) 가 각각의 PU 에 대해 비트 스트림으로 시그널링되고, 루마 PB 및 하나 이상의 크로마 PB 들의 인터 예측을 위해 사용된다. 모션 파라미터들은 모션 정보로서도 지칭될 수 있다. CB 는 또한 하나 이상의 변환 블록들 (TB) 로 파티셔닝될 수 있다. TB 는, 예측 잔차 신호를 코딩하기 위해 잔차 변환 (예를 들어, 일부 경우에 2 차원 변환) 이 적용되는 컬러 컴포넌트의 샘플들의 정방형 블록을 나타낸다. 변환 유닛 (TU) 은 루마 및 크로마 샘플들의 TB 들 및 대응하는 신택스 엘리먼트들을 나타낸다. 변환 코딩은 하기에 보다 상세히 기재한다.
CU 의 사이즈는 코딩 모드의 사이즈에 대응하고, 형상이 정사각형일 수도 있다. 예를 들어, CU 의 사이즈는 8 x 8 샘플들, 16 x 16 샘플들, 32 x 32 샘플들, 64 x 64 샘플들, 또는 대응하는 CTU 의 사이즈까지의 임의의 다른 적절한 사이즈일 수도 있다. 어구 "NxN" 은 수직 및 수평 치수들의 관점에서의 비디오 블록의 픽셀 치수들 (예를 들어, 8 픽셀 x 8 픽셀) 을 지칭하기 위해 여기서 사용된다. 블록에 있어서의 픽셀들은 행 및 열로 배열될 수도 있다. 일부 구현들에서, 블록들은 세로 방향에서와 동일한 수의 픽셀들을 수평 방향에서 가지지 않을 수도 있다. CU 와 연관된 신택스 데이터는, 예를 들어, CU의 하나 이상의 PU들로의 파티셔닝을 기술할 수도 있다. 파티셔닝 모드들은 CU 가 인트라 예측 모드 인코딩되는지 또는 인터 예측 모드 인코딩되는지 여부 간에 상이할 수도 있다. PU들은 형상이 비-정방형이도록 파티셔닝될 수도 있다. CU 와 연관된 신택스 데이터는 또한, 예를 들어, CTU 에 따라 하나 이상의 TU들로의 CU 의 파티셔닝을 기술할 수도 있다. TU 는 형상이 정방형이거나 또는 비-정방형일 수 있다.
HEVC 표준에 따르면, 변환들이 변환 유닛들 (TU들) 을 사용하여 수행될 수도 있다. TU들은 상이한 CU들에 대해 변할 수도 있다. TU들은 주어진 CU 내의 PU들의 사이즈에 기초하여 사이징될 수도 있다. TU들은 PU들과 동일한 사이즈이거나 또는 더 작을 수도 있다. 일부 예들에 있어서, CU 에 대응하는 잔차 샘플들은 잔차 쿼드 트리 (RQT) 로서 공지된 쿼드트리 구조를 사용하여 더 작은 유닛들로 세분될 수도 있다. RQT 의 리프 노드들은 TU들에 대응할 수도 있다. TU들과 연관된 픽셀 차이 값들은 변환 계수들을 생성하도록 변환될 수도 있다. 변환 계수들은 그 후 인코더 엔진 (106) 에 의해 양자화될 수 있다.
일단 비디오 데이터의 픽처들이 CU 들로 파티셔닝되면, 인코더 엔진 (106) 은 예측 모드를 사용하여 각각의 PU를 예측한다. 그 후, 예측 유닛 또는 예측 블록은 잔차들 (후술 됨)를 얻기 위해 원래의 비디오 데이터로부터 감산된다. 각각의 CU 에 대해, 예측 모드는 신택스 데이터를 사용하여 비트 스트림 내부에서 시그널링될 수도 있다. 예측 모드는 인트라 예측 (또는 인트라-픽처 예측) 또는 인터 예측 (또는 인터-픽처 예측) 을 포함할 수도 있다. 인트라 예측은 픽처 내에서 공간적으로 이웃하는 샘플 간의 상관 (correlation) 을 이용한다. 예를 들어, 인트라 예측을 사용하여, 각각의 PU 는, 예를 들어, PU 에 대한 평균값을 발견하기 위한 DC 예측, PU 에 대해 평면 표면을 피팅 (fitting) 하기 위한 평면 예측, 이웃하는 데이터로부터 외삽하기 위한 방향 예측, 또는 임의의 다른 적절한 유형의 예측을 사용하여 동일한 픽처 내의 이웃하는 이미지 데이터로부터 예측된다. 인터 예측은 이미지 샘플들의 블록에 대한 모션 보상된 예측을 도출하기 위해 픽처들 간의 시간적 상관을 이용한다. 예를 들어, 인터 예측을 사용하여, 각각의 PU 는 (출력 순서로 현재 픽처의 전 또는 후의) 하나 이상의 레퍼런스 픽처들에서의 이미지 데이터로부터의 모션 보상 예측을 사용하여 예측된다. 인터 픽처 또는 인트라 픽처 예측을 사용하여 픽처 영역을 코딩할지 여부의 결정은 예를 들어 CU 레벨에서 행해질 수도 있다.
인코더 엔진 (106) 및 디코더 엔진 (116) (아래에서 더 상세히 설명됨) 은 VVC 에 따라 동작하도록 구성될 수도 있다. VVC 에 따르면, (인코더 엔진 (106) 및/또는 디코더 엔진 (116) 과 같은) 비디오 코더는 픽처를 복수의 코딩 트리 유닛들 (CTU들) 로 분할한다 (여기서, 샘플들에 대한 신택스와 함께, 루마 샘플들의 CTB 및 크로마 샘플들의 하나 이상의 CTB들은 CTU 라고 지칭된다). 비디오 코더는 트리 구조, 이를 테면, 쿼드트리 바이너리 트리 (QTBT) 구조 또는 멀티-타입 트리 (MTT) 구조에 따라 CTU 를 파티셔닝할 수 있다. QTBT 구조는 HEVC 의 CU들, PU들, 및 TU들 간의 분리와 같은 다중 파티션 타입들의 개념들을 제거한다. QTBT 구조는 2 개의 레벨들을 포함하며, 쿼드트리 파티셔닝에 따라 파티셔닝된 제 1 레벨, 및 바이너리 트리 파티셔닝에 따라 파티셔닝된 제 2 레벨을 포함한다. QTBT 구조의 루트 노드는 CTU 에 대응한다. 바이너리 트리들의 리프 노드들은 코딩 유닛들 (CU들) 에 대응한다.
MTT 파티셔닝 구조에서, 블록들은 쿼드트리 파티션, 바이너리 트리 파티션, 및 하나 이상의 타입들의 트리플 트리 파티션들을 사용하여 파티셔닝될 수도 있다. 트리플 트리 파티션은 블록이 3 개의 서브-블록들로 분할되는 파티션이다. 일부 예들에서, 트리플 트리 파티션은 센터를 통해 원래의 블록을 분할하지 않고 블록을 3 개의 서브-블록들로 분할한다. MTT 에서의 분할 타입 (예를 들어, 쿼드트리, 바이너리 트리, 및 트리플 트리) 은 대칭이거나 비대칭일 수도 있다.
일부 예들에서, 비디오 코더는 루미넌스 및 크로미넌스 컴포넌트들의 각각을 나타내기 위해 단일 QTBT 또는 MTT 구조를 사용할 수도 있는 한편, 다른 예들에서, 비디오 코더는 2 개 이상의 QTBT 또는 MTT 구조들, 예컨대 루미넌스 컴포넌트를 위한 하나의 QTBT 또는 MTT 구조 및 양자의 크로미넌스 컴포넌트들을 위한 다른 QTBT 또는 MTT 구조들 (또는 개별의 크로미넌스 컴포넌트들을 위한 2 개의 QTBT 및/또는 MTT 구조들) 을 사용할 수도 있다.
비디오 코더는 HEVC 당 쿼드트리 파티셔닝, QTBT 파티셔닝, MTT 파티셔닝 또는 다른 파티셔닝 구조들을 사용하도록 구성될 수 있다. 예시적인 목적들을 위해, 본 명세서의 설명은 QTBT 파티셔닝을 참조할 수도 있다. 그러나, 본 개시의 기법들은 또한, 쿼드트리 파티셔닝, 또는 다른 유형들의 파티셔닝에도 사용하도록 구성된 비디오 코더들에 적용될 수도 있음이 이해되어야 한다.
일부 예들에서, 픽처의 하나 이상의 슬라이스는 슬라이스 유형이 할당된다. 슬라이스 유형에는 I 슬라이스, P 슬라이스 및 B 슬라이스가 포함된다. 슬라이스 (인트라-프레임, 독립적으로 디코딩 가능) 는 인트라 예측에 의해서만 코딩되는 픽처의 슬라이스이며, 따라서 I 슬라이스는 슬라이스의 임의의 예측 유닛 또는 예측 블록을 예측하기 위해 프레임 내의 데이터만을 필요로하기 때문에 독립적으로 디코딩 가능하다. P 슬라이스 (단방향 예측된 프레임들) 가 인트라 예측으로 그리고 단방향 인터 예측으로 코딩될 수도 있는 픽처의 슬라이스이다. P 슬라이스 내의 각각의 예측 유닛 또는 예측 블록은 인트라 예측 또는 인터 예측으로 코딩된다. 인터 예측이 적용될 때, 예측 유닛 또는 예측 블록은 하나의 레퍼런스 픽처에 의해서만 예측되고, 그러므로 레퍼런스 샘플들은 하나의 프레임의 하나의 레퍼런스 영역만으로부터의 것들이다. B 슬라이스 (양방향 예측 프레임들) 가 인트라 예측으로 그리고 인터 예측으로 (예컨대, 양방향-예측 또는 단방향-예측 중 어느 하나로) 코딩될 수도 있는 픽처의 슬라이스이다. B 슬라이스의 예측 유닛 또는 예측 블록이 2 개의 레퍼런스 픽처들로부터 양방향으로 예측될 수도 있으며, 각각의 픽처는 하나의 레퍼런스 영역에 기여하고 두 개의 레퍼런스 영역들의 샘플 세트들이 양방향 예측된 블록의 예측 신호를 생성하기 위해 (예컨대, 동일한 가중값들로 또는 상이한 가중값들로) 가중된다. 위에서 설명된 바와 같이, 하나의 픽처의 슬라이스들은 독립적으로 코딩된다. 일부 경우들에서, 픽처가 그저 하나의 슬라이스로서 코딩될 수 있다.
상기 언급된 바와 같이, 픽처의 인트라-픽처 예측은 픽처 내에서 공간적으로 이웃하는 샘플 간의 상관을 활용한다. 복수의 인트라 예측 모드들 (또한 "인트라 모드들" 로서 지칭됨) 이 존재한다. 일부 예들에서, 루마 블록의 인트라 예측은 평면 모드, DC 모드 및 33 개의 각도 모드들 (예를 들어, 대각선 인트라 예측 모드들 및 대각선 인트라 예측 모드들에 인접하는 각도 모드들) 을 포함하는 35 개의 모드들을 포함한다. 인트라 예측의 35 개의 모드들은 이하의 표 1 에 나타낸 바와 같이 인덱싱된다: 다른 예들에서, 33 개의 각도 모드들로 이미 표현되지 않을 수도 있는 예측 각도들을 포함하여 더 많은 인트라 모드들이 정의될 수도 있다. 다른 예들에서, 각도 모드들과 연관된 예측 각도들이 HEVC 에 사용된 것들과는 상이할 수도 있다.
| 인트라 예측 모드 | 연관된 명칭 |
| 0 | INTRA_PLANAR |
| 1 | INTRA_DC |
| 2..34 | INTRA_ANGULAR2..INTRA_ANGULAR34 |
표 1 - 인트라 예측 모드 및 연관된 명칭들의 명세
인터-픽처 예측은 이미지 샘플들의 블록에 대한 모션 보상된 예측을 도출하기 위해 픽처들 간의 시간적 상관을 이용한다. 병진 모션 모델을 사용하여, 이전에 디코딩된 픽처 (레퍼런스 픽처) 에서 블록의 위치는 모션 벡터 (Δx,Δy) 에 의해 표시되고, Δx 는 현재 블록의 위치에 대한 레퍼런스 블록의 수평 변위를 명시하고, Δy 는 수직 변위를 명시한다. 일부 경우들에서, 모션 벡터 (Δx,Δy) 는 정수 샘플 정확도 (또한 정수 정확도라고도 함) 에 있을 수 있고, 이 경우에 모션 벡터는 레퍼런스 프레임의 정수-픽셀 그리드 (또는 정수-픽셀 샘플링 그리드) 를 가리킨다. 일부 경우들에서, 모션 벡터 (Δx,Δy) 는 레퍼런스 프레임의 정수-픽셀 그리드에 제한되지 않고, 기저 오브젝트의 모션을 보다 정확하게 포착하기 위해 분수 샘플 정확도 (분수 픽셀 정확도 또는 비-정수 정확도라고도 함) 의 것일 수 있다. 모션 벡터들의 정확도는 모션 벡터들의 양자화 레벨에 의해 표현될 수도 있다. 예를 들어, 양자화 레벨은 정수 정확도 (예를 들어, 1-픽셀) 또는 분수 픽셀 정확도 (예를 들어, 1/4-픽셀, 1/2-픽셀, 또는 다른 서브-픽셀 값) 일 수도 있다. 레퍼런스 픽처에 보간을 적용하여, 해당 모션 벡터가 분수 샘플 정확도를 가질 때 예측 신호를 도출한다. 예를 들어, 정수 위치에서 이용가능한 샘플들은 분수 위치에서의 값들을 추정하기 위해 (예를 들어, 하나 이상의 보간 필터들을 사용하여) 필터링될 수 있다. 이전에 디코딩된 레퍼런스 픽처는 레퍼런스 인덱스 (refIdx) 에 의해 레퍼런스 픽처 리스트로 표시된다. 모션 벡터들 및 레퍼런스 인덱스들은 모션 파라미터들로서 지칭될 수 있다. 2 종류의 인터-픽처 예측이 수행될 수 있으며, 단방향 예측 및 양방향 예측을 포함한다.
(양방향 인터 예측으로서도 지칭되는) 양방향 예측을 사용하는 인터-예측에서, 모션 파라미터들의 2 개의 세트들 (Δx0, y0, refIdx0 및 Δx1, y1, refIdx1) 은 (동일한 레퍼런스 픽처로부터 또는 가능하게는 상이한 레퍼런스 픽처들로부터) 2 개의 모션 보상된 예측들을 생성하기 위해 사용된다. 예를 들어, 양방향 예측에 의해, 각각의 예측 블록은 2 개의 모션 보상된 예측 신호를 사용하고, B 개의 예측 유닛들을 생성한다. 그 후, 2 개의 모션 보상된 예측들은 최종 모션 보상된 예측을 획득하기 위해 결합된다. 예를 들어, 2 개의 모션 보상된 예측들은 평균화에 의해 결합될 수 있다. 다른 예에서, 가중 예측이 사용될 수 있고, 이 경우 상이한 가중치들이 각각의 모션 보상 예측에 적용될 수 있다. 양방향 예측에 사용될 수 있는 레퍼런스 픽처들은 리스트 0 및 리스트 1 로 표시된 2 개의 별개의 리스트들에 저장된다. 모션 파라미터들은 모션 추정 프로세스를 사용하여 인코더에서 도출될 수 있다.
(단방향 인터 예측으로서도 지칭되는) 단방향 예측을 사용하는 인터-예측에 있어서, 모션 파라미터들의 하나의 세트 (Δx0, y0, refIdx0) 는 레퍼런스 픽처로부터 모션 보상 예측을 생성하기 위해 사용된다. 예를 들어, 단방향 예측에 의해, 각각의 예측 블록은 최대 하나의 모션 보상된 예측 신호를 사용하고, B 개의 예측 유닛들을 생성한다.
PU 는 예측 프로세스와 관련된 데이터 (예컨대, 모션 파라미터들 또는 기타 적절한 데이터) 를 포함할 수도 있다. 예를 들어, PU 가 인트라 예측을 사용하여 인코딩될 경우, PU 는 그 PU 에 대한 인트라 예측 모드를 기술하는 데이터를 포함할 수도 있다. 다른 예로서, PU 가 인터 예측을 사용하여 인코딩될 경우, PU 는 그 PU 에 대한 모션 벡터를 정의하는 데이터를 포함할 수도 있다. PU 에 대한 모션 벡터를 정의하는 데이터는 예를 들어, 모션 벡터의 수평 컴포넌트 (Δx), 모션 벡터의 수직 컴포넌트 (Δy), 모션 벡터에 대한 분해능 (예를 들어, 정수 정밀도, 1/4 픽셀 정밀도 또는 1/8 픽셀 정밀도), 모션 벡터가 포인팅하는 레퍼런스 픽처, 레퍼런스 인덱스, 모션 벡터에 대한 레퍼런스 픽처 리스트 (예를 들어, 리스트 0, 리스트 1, 또는 리스트 C), 또는 이들의 임의의 조합을 기술할 수도 있다.
인트라 예측 및/또는 인터 예측을 이용하여 예측을 수행한 후에, 인코딩 디바이스 (104) 는 변환 및 양자화를 수행할 수 있다. 예를 들어, 예측에 이어서, 인코더 엔진 (106) 은 PU 에 대응하는 잔차 값들을 계산할 수도 있다. 잔차 값들은 코딩되는 픽셀들의 현재 블록 (PU) 과 현재 블록을 예측하는데 사용된 예측 블록 (예를 들어, 현재 블록의 예측된 버전) 간의 픽셀 차이 값들을 포함할 수도 있다. 예를 들어, 예측 블록을 생성한 (예컨대, 인터 예측 또는 인트라 예측을 발행한) 후, 인코더 엔진(106)은 현재 블록으로부터 예측 유닛에 의해 생성된 예측 블록을 감산함으로써 잔차 블록을 생성할 수 있다. 잔차 블록은 현재 블록의 픽셀 값과 예측 블록의 픽셀 값 사이의 차이를 정량화하는 픽셀 차이 값들의 세트를 포함한다. 일부 예들에서, 잔차 블록은 2 차원 블록 포맷 (예를 들어, 2 차원 매트릭스 또는 어레이의 픽셀 값들) 으로 표현될 수도 있다. 이러한 예에서, 잔차 블록은 픽셀 값들의 2 차원 표현이다.
예측이 수행된 후에 남을 수도 있는 임의의 잔차 데이터는 이산 코사인 변환, 이산 사인 변환, 정수 변환, 웨이브렛 변환, 다른 적절한 변환 함수 또는 이들의 임의의 조합에 기초할 수도 있는 블록 변환을 사용하여 변환된다. 일부 경우들에서, 하나 이상의 블록 변환들 (예를 들어, 사이즈 32 x 32, 16 x 16, 8 x 8, 4 x 4, 또는 다른 적합한 사이즈) 이 각 CU 의 잔차 데이터에 적용될 수도 있다. 일부 실시형태들에서, TU가 인코더 엔진 (106) 에 의해 구현되는 변환 및 양자화 프로세스들을 위해 사용될 수도 있다. 하나 이상의 PU 들을 갖는 소정의 CU 는 또한 하나 이상의 TU들을 포함할 수도 있다. 아래에 더 상세히 기술되는 바와 같이, 잔차 값들은 블록 변환을 사용하여 변환 계수로 변환될 수 있고, 그 후 TU를 사용하여 양자화되고 스캔되어 엔트로피 코딩을 위한 직렬화된 변환 계수를 생성할 수도 있다.
일부 실시형태들에서, CU 의 PU들을 이용한 인트라 예측 또는 인터 예측 코딩에 이어서, 인코더 엔진 (106) 은 CU 의 TU들을 위한 잔차 데이터를 계산할 수도 있다. PU 들은 공간 도메인 (또는 픽셀 도메인) 에서 픽셀 데이터를 포함할 수도 있다. TU 들은 블록 변환의 적용에 후속하여 변환 도메인에서의 계수들을 포함할 수도 있다. 이전에 언급된 바와 같이, 잔차 데이터는 인코딩되지 않은 픽처의 픽셀들과 PU 들에 대응하는 예측 값들 간의 픽셀 차이 값들에 대응할 수도 있다. 인코더 엔진 (106) 은 CU 에 대한 잔차 데이터를 포함하는 TU들을 형성할 수도 있고, 그 후, TU들을 변환하여 CU 에 대한 변환 계수들을 생성할 수도 있다.
인코더 엔진 (106) 은 변환 계수들의 양자화를 수행할 수도 있다. 양자화는 변환 계수들을 양자화하여 그 계수들을 나타내는데 사용되는 데이터의 양을 감소시킴으로써 추가의 압축을 제공한다. 예를 들어, 양자화는 그 계수들의 일부 또는 모두와 연관되는 비트 심도 (bit depth) 를 감소시킬 수도 있다. 일례에 있어서, n 비트 값을 갖는 계수는 양자화 동안 m 비트 값으로 라운드-다운될 수도 있으며, 여기서, n 은 m 보다 크다.
일단 양자화가 수행되면, 코딩된 비디오 비트 스트림은 양자화된 변환 계수, 예측 정보 (예를 들어, 예측 모드, 모션 벡터, 블록 벡터 등), 파티셔닝 정보, 및 다른 신택스 데이터와 같은 임의의 다른 적절한 데이터를 포함한다. 코딩된 비디오 비트 스트림의 상이한 엘리먼트들은 인코더 엔진 (106) 에 의해 엔트로피 인코딩될 수도 있다. 일부 예들에 있어서, 인코더 엔진 (106) 은 양자화된 변환 계수들을 스캔하기 위한 미리정의된 스캔 순서를 이용하여, 엔트로피 인코딩될 수 있는 직렬화된 벡터를 생성할 수도 있다. 일부 예들에 있어서, 인코더 엔진 (106) 은 적응적 스캔 (adaptive scan) 을 수행할 수도 있다. 벡터 (예를 들어, 1차원 벡터) 를 형성하기 위해 양자화된 변환 계수들을 스캐닝한 후, 인코더 엔진 (106) 은 그 벡터를 엔트로피 인코딩할 수도 있다. 예를 들어, 인코더 엔진 (106) 은 컨텍스트 적응적 가변 길이 코딩, 컨텍스트 적응적 바이너리 산술 코딩, 신택스 기반 컨텍스트 적응적 바이너리 산술 코딩, 확률 인터벌 파티셔닝 엔트로피 코딩, 또는 다른 적합한 엔트로피 인코딩 기법을 사용할 수도 있다.
전술한 바와 같이, HEVC 비트 스트림은 VCL NAL 유닛들 및 비-VCL NAL 유닛들을 포함하는 NAL 유닛들의 그룹을 포함한다. VCL NAL 유닛들은 코딩된 비디오 비트스트림을 형성하는 코딩된 픽처 데이터를 포함한다. 예를 들어, 코딩된 비디오 비트스트림을 형성하는 비트들의 시퀀스가 VCL NAL 유닛들에 존재한다. 비-VCL NAL 유닛들은 다른 정보에 더하여, 인코딩된 비디오 비트스트림에 관련한 고레벨 정보를 갖는 파라미터 세트들을 포함할 수도 있다. 예를 들어, 파라미터 세트가 비디오 파라미터 세트 (video parameter set, VPS), 시퀀스 파라미터 세트 (sequence parameter set, SPS), 및 픽처 파라미터 세트 (picture parameter set, PPS) 를 포함할 수도 있다. 파라미터 세트들의 목표들의 예들은 비트 레이트 효율, 오류 회복성, 및 시스템들 계층 인터페이스들을 제공하는 것을 포함한다. 각각의 슬라이스는 단일 액티브 PPS, SPS, 및 VPS 를 참조하여 디코딩 디바이스 (112) 가 슬라이스를 디코딩하는데 사용할 수도 있는 정보에 액세스한다. VPS ID, SPS ID, 및 PPS ID를 포함하여 식별자(ID)가 각각의 파라미터 세트에 대해 코딩될 수도 있다. SPS가 SPS ID와 VPS ID를 포함한다. PPS는 PPS ID와 SPS ID를 포함한다. 각각의 슬라이스 헤더는 PPS ID를 포함한다. ID들을 사용하여, 액티브 파라미터 세트들은 주어진 슬라이스에 대해 식별될 수 있다.
PPS는 주어진 픽처에서의 모든 슬라이스들에 적용되는 정보를 포함한다. 이 때문에, 픽처에서의 모든 슬라이스들은 동일한 PPS를 참조한다. 상이한 픽처들에서의 슬라이스들은 동일한 PPS를 또한 참조할 수도 있다. SPS는 동일한 코딩된 비디오 시퀀스(CVS) 또는 비트스트림에 적용되는 정보를 포함한다. 이전에 설명된 바와 같이, 코딩된 비디오 시퀀스가 기저 층에서의 그리고 (위에서 설명된) 특정한 성질들을 가지는 랜덤 액세스 포인트 픽처 (예컨대, 순시 디코드 레퍼런스 (instantaneous decode reference, IDR) 픽처 또는 깨진 링크 액세스 (broken link access, BLA) 픽처, 또는 다른 적절한 랜덤 액세스 포인트 픽처) 로 시작하여 기저 층에서의 그리고 특정한 성질들 (또는 비트스트림의 말단) 을 가지는 랜덤 액세스 포인트 픽처를 갖는 다음의 AU까지 상기 다음 AU를 제외한 일련의 액세스 유닛들 (AU들) 이다. SPS에서의 정보는 코딩된 비디오 시퀀스 내에서 픽처 간에 변경되지 않을 수도 있다. 코딩된 비디오 시퀀스에서의 픽처들은 동일한 SPS를 사용할 수도 있다. VPS는 코딩된 비디오 시퀀스 또는 비트스트림 내의 모든 계층들에 적용되는 정보를 포함한다. VPS 는 전체 코딩된 비디오 시퀀스에 적용되는 신택스 엘리먼트들을 갖는 신택스 구조를 포함한다. 일부 실시형태들에 있어서, VPS, SPS, 또는 PPS 는 인코딩된 비트스트림으로 대역내로 (in-band) 송신될 수도 있다. 일부 실시형태들에 있어서, VPS, SPS, 또는 PPS 는, 코딩된 비디오 데이터를 포함하는 NAL 유닛들과 별도의 송신에서 대역외로 (out-of-band) 송신될 수도 있다.
비디오 비트스트림이 보충적 향상 정보 (SEI) 메시지들을 또한 포함할 수 있다. 예를 들어, SEI NAL 유닛이 비디오 비트스트림의 일부일 수 있다. 일부 경우들에서, SEI 메시지가 디코딩 프로세스에 의해 필요하지 않은 정보를 포함할 수 있다. 예를 들어, SEI 메시지에서의 정보는 디코더가 비트스트림의 비디오 픽처들을 디코딩하는데 필수적이지 않을 수도 있지만, 디코더는 그 정보를 사용하여 픽처들의 디스플레이 또는 프로세싱 (예컨대, 디코딩된 출력) 을 개선시킬 수 있다. SEI 메시지 내의 정보는 임베딩된 메타데이터일 수 있다. 하나의 예시적인 예에서, SEI 메시지 내의 정보는 디코더 측 엔티티들에 의해 이용되어 콘텐츠의 가시성을 향상시킬 수 있다. 일부 예들에서, 특정 애플리케이션 표준은 비트스트림 내의 이러한 SEI 메시지의 존재를 요구하여, 그 애플리케이션 표준을 준수하는 모든 디바이스들에 품질 향상을 가져올 수 있다 (예를 들어, 다수의 다른 예들에 더하여, SEI 메시지가 비디오의 모든 프레임에 대해 반송되는, 프레임-호환형 평면-입체 3DTV 비디오 포맷에 대한 프레임-팩킹 SEI 메시지의 캐리지, 복구 포인트 SEI 메시지의 핸들링, DVB에서의 팬-스캔 스캔 사각형 SEI 메시지의 사용).
인코딩 디바이스 (104) 의 출력 (110) 은 인코딩된 비디오 비트스트림 데이터를 구성하는 NAL 유닛들을 통신 링크 (120) 를 통해 수신 디바이스의 디코딩 디바이스 (112) 로 전송할 수도 있다. 디코딩 디바이스 (112) 의 입력 (114) 은 NAL 유닛들을 수신할 수도 있다. 통신 링크 (120) 는 무선 네트워크, 유선 네트워크, 또는 유선 및 무선 네트워크의 조합에 의해 제공되는 채널을 포함할 수도 있다. 무선 네트워크가 임의의 무선 인터페이스 또는 무선 인터페이스들의 조합을 포함할 수도 있고, 임의의 적합한 무선 네트워크 (예컨대, 인터넷 또는 다른 광역 네트워크, 패킷 기반 네트워크, WiFiTM, 무선 주파수 (RF), UWB, WiFi-Direct, 셀룰러, LTE(Long-Term Evolution), WiMaxTM 등) 를 포함할 수도 있다. 유선 네트워크는 임의의 유선 인터페이스 (예컨대, 섬유, 이더넷, 전력선 이더넷, 이더넷 오버 동축 케이블, 디지털 신호 라인 (DSL) 등) 를 포함할 수도 있다. 유선 및/또는 무선 네트워크는 기지국, 라우터, 액세스 포인트, 브리지, 게이트웨이, 스위치 등과 같은 다양한 장비를 사용하여 구현될 수있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조되고, 수신 디바이스로 송신될 수도 있다.
일부 예들에 있어서, 인코딩 디바이스 (104) 는 인코딩된 비디오 비트스트림 데이터를 스토리지 (108) 에 저장할 수도 있다. 출력부 (110) 는 인코더 엔진 (106) 으로부터 또는 스토리지 (108) 로부터 인코딩된 비디오 비트스트림 데이터를 취출할 수도 있다. 스토리지 (108) 는 다양한 분산되거나 국부적으로 액세스된 데이터 저장 매체들 중의 임의의 것을 포함할 수도 있다. 예를 들어, 스토리지 (108) 는 하드 드라이브, 저장 디스크, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체들을 포함할 수도 있다. 또한, 스토리지 (108) 는 인터 예측에서 사용하기 위한 레퍼런스 픽처들을 저장하는 DPB (Decoded Picture Buffer) 를 포함할 수 있다. 추가 예에서, 스토리지 (108) 는, 소스 디바이스에 의해 생성되는 인코딩된 비디오를 저장할 수도 있는, 파일 서버 또는 다른 중간 저장 디바이스에 대응할 수 있다. 이러한 경우, 디코딩 디바이스 (112) 를 포함하는 수신 디바이스는 스트리밍 또는 다운로드를 통해 스토리지 디바이스로부터 저장된 비디오 데이터에 액세스할 수 있다. 파일 서버는, 인코딩된 비디오 데이터를 저장하고 그리고 그 인코딩된 비디오 데이터를 수신 디바이스로 송신하는 것이 가능한 임의의 타입의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예컨대, 웹 사이트용), FTP 서버, 네트워크 어태치형 저장 (NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 수신 디바이스는, 인터넷 접속을 포함한, 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은, 파일 서버 상에 저장된 인코딩된 비디오 데이터를 액세스하는데 적합한 무선 채널 (예컨대, Wi-Fi 접속), 유선 접속 (예컨대, DSL, 케이블 모뎀 등), 또는 양자의 조합을 포함할 수도 있다. 스토리지 (108) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들의 조합일 수도 있다.
디코딩 디바이스 (112) 의 입력부 (114) 는 인코딩된 비디오 비트스트림 데이터를 수신하고 디코더 엔진 (116) 에 의해 나중에 사용하기 위해 비디오 비트스트림 데이터를 디코더 엔진 (116) 또는 스토리지 (118) 에 제공 할 수 있다. 예를 들어, 스토리지 (118) 는 인터 예측에 사용하기 위한 레퍼런스 픽처를 저장하기 위한 DPB 를 포함할 수 있다. 디코딩 디바이스 (112) 를 포함하는 수신 디바이스는 스토리지 (108) 를 통해 디코딩될 인코딩된 비디오 데이터를 수신할 수 있다. 인코딩된 비디오 데이터는 통신 표준, 이를테면 무선 통신 프로토콜에 따라 변조되고 수신 디바이스로 송신될 수도 있다. 송신된 인코딩된 비디오 데이터에 대한 통신 매체는 임의의 무선 또는 유선 통신 매체, 이를 테면 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수 있다. 통신 매체는 패킷 기반 네트워크, 이를테면 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스로부터 수신 디바이스로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
디코더 엔진 (116) 은, 인코딩된 비디오 데이터를 구성하는 하나 이상의 코딩된 비디오 시퀀스들의 엘리먼트들을 (예컨대, 엔트로피 디코더를 사용하여) 엔트로피 디코딩하고 추출함으로써 인코딩된 비디오 비트스트림 데이터를 디코딩할 수도 있다. 그 다음, 디코더 엔진 (116) 은 인코딩된 비디오 비트스트림 데이터에 대해 리스케일링 (rescale) 하고 역변환을 수행할 수도 있다. 그 다음, 잔차 데이터가 디코더 엔진 (116) 의 예측 스테이지로 전달된다. 그 다음, 디코더 엔진 (116) 은 픽셀들의 블록 (예컨대, PU) 을 예측한다. 일부 예들에 있어서, 예측은 역변환의 출력 (잔차 데이터) 에 추가된다.
디코딩 디바이스 (112) 는 디코딩된 비디오를 비디오 목적지 디바이스 (122) 에 출력할 수도 있고, 비디오 목적지 디바이스는 디코딩된 비디오 데이터를 콘텐츠의 소비자에게 디스플레이하기 위한 디스플레이 또는 다른 출력 디바이스를 포함할 수도 있다. 일부 양태들에 있어서, 비디오 목적지 디바이스 (122) 는 디코딩 디바이스 (112) 를 포함하는 수신 디바이스의 부분일 수도 있다. 일부 양태들에서, 비디오 목적지 디바이스 (122) 는 수신 디바이스 이외의 별도의 디바이스의 일부일 수있다.
일부 실시형태에서, 비디오 인코딩 디바이스 (104) 및/또는 비디오 디코딩 디바이스 (112) 는 각각 오디오 인코딩 디바이스 및 오디오 디코딩 디바이스와 통합될 수있다. 비디오 인코딩 디바이스 (104) 및/또는 비디오 디코딩 디바이스 (112) 는 또한, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서들 (DSP들), 애플리케이션 특정 집적 회로들 (ASIC들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 또는 그 임의의 조합들과 같은, 상기 설명된 코딩 기법들을 구현하기 위하여 필요한 다른 하드웨어 또는 소프트웨어를 포함할 수도 있다. 비디오 인코딩 디바이스 (104) 및 비디오 디코딩 디바이스 (112) 는 각각의 디바이스에서 결합된 인코더/디코더 (코덱) 의 일부로서 통합될 수있다. 인코딩 디바이스(104)의 특정 세부사항들의 예가 도 11 를 참조하여 아래에서 설명된다. 인코딩 디바이스(112)의 특정 세부사항들의 예가 도 12 를 참조하여 아래에서 설명된다.
도 1 에 도시된 예시적인 시스템은 본 명세서에서 사용될 수 있는 하나의 예시적인 예이다. 본 명세서에서 설명된 기술들을 사용하여 비디오 데이터를 프로세싱하기 위한 기술들은 임의의 디지털 비디오 인코딩 및/또는 디코딩 디바이스에 의해 수행될 수 있다. 비록 일반적으로 본 개시의 기술들이 비디오 인코딩 디바이스 또는 비디오 디코딩 디바이스에 의해 수행되지만, 그 기술들은 또한, 통상적으로 "CODEC" 으로서 지칭되는 결합된 비디오 인코더/디코더에 의해 수행될 수도 있다. 더욱이, 본 개시의 기법들은 또한 비디오 프리프로세서에 의해 수행될 수도 있다. 소스 디바이스 및 수신 디바이스는, 소스 디바이스가 수신 디바이스로의 송신을 위해 코딩된 비디오 데이터를 생성하는 그러한 코딩 디바이스들의 예들일 뿐이다. 일부 예들에서, 소스 및 수신 디바이스들은 디바이스들의 각각이 비디오 인코딩 및 디코딩 컴포넌트들을 포함하도록 실질적으로 대칭적인 방식으로 동작할 수도 있다. 이런 이유로, 예시적인 시스템들은 예를 들면, 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 또는 비디오 통화를 위해, 비디오 디바이스들 간의 일방향 또는 양방향 비디오 송신을 지원할 수도 있다.
HEVC 표준의 확장들은 MV-HEVC 라고 하는 멀티뷰 비디오 코딩 확장과 SHVC 라고 하는 스케일러블 비디오 코딩 확장을 포함한다. MV-HEVC 및 SHVC 확장은 계층화된 코딩의 개념을 공유하며, 인코딩된 비디오 비트 스트림에 상이한 계층들이 포함된다. 코딩된 비디오 시퀀스의 각 계층은 고유 계층 식별자 (ID) 로 어드레싱된다. 계층 ID 는 NAL 유닛이 연관되는 계층을 식별하기 위해 NAL 유닛의 헤더 내에 존재할 수도 있다. MV-HEVC 에 있어서, 상이한 계층들은 비디오 비트스트림에서 동일한 장면의 상이한 뷰들을 표현할 수 있다. SHVC 에 있어서, 상이한 공간 해상도들 (또는 픽처 해상도) 에서 또는 상이한 재구성 충실도들에서 비디오 비트스트림을 표현하는 상이한 스케일러블 계층들이 제공된다. 스케일러블 계층들은 (계층 ID = 0 을 갖는) 기본 계층, 및 (계층 ID들 = 1, 2, … n 을 갖는) 하나 이상의 향상 계층들 (enhancement layers) 을 포함할 수도 있다. 기본 계층은 HEVC 의 제 1 버전의 프로파일에 부합할 수도 있고, 비트스트림에서 최저 이용가능한 계층을 표현한다. 향상 계층들은, 기본 계층과 비교할 때, 증가된 공간 해상도, 시간 해상도 또는 프레임 레이트, 및/또는 재구성 충실도 (또는 품질) 를 갖는다. 향상 계층들은 계위적으로 조직되고, 하위 계층들에 의존할 수도 있다 (또는 의존하지 않을 수도 있음). 일부 예들에 있어서, 상이한 계층들은 단일 표준 코덱을 이용하여 코딩될 수도 있다 (예컨대, 모든 계층들은 HEVC, SHVC, 또는 다른 코딩 표준을 이용하여 인코딩됨). 일부 예들에 있어서, 상이한 계층들은 멀티-표준 코덱을 이용하여 코딩될 수도 있다. 예를 들어, 기본 계층은 AVC 를 이용하여 코딩될 수도 있는 한편, 하나 이상의 향상 계층들은 HEVC 표준에 대한 SHVC 및/또는 MV-HEVC 확장들을 이용하여 코딩될 수도 있다.
일반적으로, 계층은 VCL NAL 유닛들의 세트, 및 비-VCL NAL 유닛들의 대응하는 세트를 포함한다. NAL 유닛들은 특정 계층 ID 값을 할당받는다. 계층들은, 계층이 하위 계층에 의존할 수도 있다는 의미에서 계위적일 수 있다. 계층 세트는 자체-포함된 비트스트림 내에서 표현된 계층들의 세트를 지칭하며, 이는 계층 세트 내의 계층들이 디코딩 프로세스에서 계층 세트에서의 다른 계층들에 종속될 수 있지만 디코딩을 위한 어떠한 다른 계층들에도 종속하지 않음을 의미한다. 이에 따라, 계층 세트에서의 계층들은, 비디오 콘텐츠를 표현할 수 있는 독립적인 비트스트림을 형성할 수 있다. 계층 세트에서의 계층들의 세트는 서브-비트스트림 추출 프로세스의 동작에 의해 다른 비트스트림으로부터 획득될 수도 있다. 계층 세트는, 디코더가 특정 파라미터들에 따라 동작하길 원할 때, 디코딩되어야 하는 계층들의 세트에 대응할 수도 있다.
상술 한 바와 같이, 각각의 블록에 대해, 모션 정보 (본 명세서에서는 모션 파라미터라고도 함) 의 세트가 이용가능할 수도 있다. 모션 정보의 세트는 순방향 및 역방향 예측 방향들에 대한 모션 정보를 포함한다. 순방향 및 역방향 예측 방향들은 양방향 예측 모드의 2 개의 예측 방향들이며, 이 경우 용어 "순방향" 및 "역방향" 은 반드시 기하학적 의미를 가질 필요는 없다. 대신, "순방향" 및 "역방향" 은 현재 픽처의 레퍼런스 픽처 리스트 0 (RefPicList0 또는 L0) 및 레퍼런스 픽처 리스트 1 (RefPicList1 또는 L1) 에 대응한다. 일부 예들에 있어서, 오직 하나의 레퍼런스 픽처 리스트가 픽처 또는 슬라이스에 이용가능할 경우, 오직 RefPicList0만이 이용가능하고 슬라이스의 각각의 블록의 모션 정보는 항상 순방향이다.
일부 경우들에 있어서, 그 레퍼런스 인덱스와 함께 모션 벡터는 코딩 프로세스들 (예를 들어, 모션 보상) 에서 사용된다. 연관된 레퍼런스 인덱스를 갖는 이러한 모션 벡터는 단일-예측성 (uni-predictive) 모션 정보 세트로 표기된다. 각각의 예측 방향에 대해, 모션 정보는 레퍼런스 인덱스 및 모션 벡터를 포함할 수도 있다. 일부 경우들에서, 단순화를 위해, 모션 벡터 자체는, 연관된 레퍼런스 인덱스를 갖는 것으로 가정되는 방식으로 참조될 수도 있다. 레퍼런스 인덱스는 현재 레퍼런스 픽처 리스트 (RefPicList0 또는 RefPicList1) 에서의 레퍼런스 픽처를 식별하는데 사용된다. 모션 벡터는, 현재 픽처의 좌표 위치로부터 레퍼런스 인덱스에 의해 식별된 레퍼런스 픽처에서의 좌표까지의 오프셋을 제공하는 수평 및 수직 컴포넌트를 갖는다. 예를 들어, 레퍼런스 인덱스는 현재 픽처 내의 블록에 대해 이용해야 하는 특정 레퍼런스 픽처를 나타낼 수 있고, 모션 벡터는 레퍼런스 픽처에서 최상의 매칭된 블록 (현재 블록과 최상으로 매칭하는 블록) 이 레퍼런스 픽처 내에 어디에 있는지를 나타낸다.
픽처 순서 카운트 (POC) 는 픽처의 디스플레이 순서를 식별하기 위해 비디오 코딩 표준들에 이용될 수 있다. 하나의 코딩된 비디오 시퀀스 내의 2개의 픽처들이 동일한 POC 값을 가질 수도 있는 경우들이 존재하더라도, 이는 코딩된 비디오 시퀀스 내에서는 통상적으로 일어나지 않는다. 다중 코딩된 비디오 시퀀스들이 비트스트림에 존재할 경우, 동일한 POC 값을 갖는 픽처들은 디코딩 순서의 관점에서 서로 더 근접할 수도 있다. 픽처들의 POC 값들은 레퍼런스 픽처 리스트 구성, HEVC 에서와 같은 레퍼런스 픽처 세트의 도출, 및 모션 벡터 스케일링을 위해 사용될 수 있다.
H.264/AVC 에 있어서, 각각의 인터 매크로블록 (MB) 은 하나의 16x16 MB 파티션; 2개의 16x8 MB 파티션들; 2개의 8x16 MB 파티션들; 및 4개의 8x8 MB 파티션들을 포함한, 4개의 상이한 방식들로 파티셔닝될 수도 있다. 하나의 MB 에서의 상이한 MB 파티션들은 각각의 방향에 대해 상이한 레퍼런스 인덱스 값들 (RefPicList0 또는 RefPicList1) 을 가질 수도 있다. 일부 경우들에 있어서, MB 가 4개의 8x8 MB 파티션들로 파티셔닝되지 않을 경우, MB 는 각각의 방향에서 각각의 MB 파티션에 대해 오직 하나의 모션 벡터만을 가질 수 있다. 일부 경우들에 있어서, MB 가 4개의 8x8 MB 파티션들로 파티셔닝될 경우, 각각의 8x8 MB 파티션은 서브-블록들로 추가로 파티셔닝될 수 있으며, 이 경우, 각각의 서브-블록은 각각의 방향에서 상이한 모션 벡터를 가질 수 있다. 일부 예들에 있어서, 8x8 MB 파티션으로부터 서브-블록들을 얻기 위해, 하나의 8x8 서브-블록; 2개의 8x4 서브-블록들; 2개의 4x8 서브-블록들; 및 4개의 4x4 서브-블록들을 포함하여 4개의 상이한 방식들이 존재한다. 각각의 서브-블록은 각각의 방향에서 상이한 모션 벡터를 가질 수 있다. 따라서, 모션 벡터는 서브-블록과 같거나 더 높은 레벨에 존재한다.
AVC 에 있어서, 시간적 직접 모드는, B 슬라이스들에서 스킵 및/또는 직접 모드에 대해 MB 레벨 또는 MB 파티션 레벨 중 어느 하나에서 인에이블될 수 있다. 각각의 MB 파티션에 대해, 현재 블록의 RefPicList1[0] 에서의 현재 MB 파티션과 병치된 (co-located) 블록의 모션 벡터들이 모션 벡터들을 도출하는데 사용된다. 병치된 블록에서의 각각의 모션 벡터는 POC 거리들에 기초하여 스케일링된다.
AVC 에서 공간 직접 모드를 또한 수행할 수 있다. 예를 들어, AVC 에 있어서, 직접 모드는 또한, 공간 이웃들로부터 모션 정보를 예측할 수 있다.
상기 언급된 바와 같이, HEVC 에서, 슬라이스에서의 최대 코딩 유닛은 코딩 트리 블록 (CTB) 이라 불린다. CTB 는 쿼드-트리를 포함하고, 그 노드들은 코딩 유닛들이다. CTB 의 사이즈는 HEVC 메인 프로파일에서 16x16 부터 64x64 까지의 범위일 수 있다. 일부 경우들에 있어서, 8x8 CTB 사이즈들이 지원될 수 있다. 코딩 유닛 (CU) 은 CTB 의 동일한 사이즈일 수 있고 8x8 만큼 작을 수 있다. 일부 경우들에 있어서, 각각의 코딩 유닛은 하나의 모드로 코딩된다. CU 가 인터 코딩될 경우, CU 는 2 또는 4개의 예측 유닛들 (PU들) 로 추가로 파티셔닝될 수도 있거나, 또는 추가의 파티션이 적용되지 않을 경우 단지 하나의 PU 가 될 수도 있다. 2개의 PU들이 하나의 CU 에 존재할 경우, 그 PU들은 하프 사이즈 직사각형들 또는 CU 의 ¼ 또는 ¾ 사이즈인 2개의 직사각형들일 수 있다.
CU 가 인터 코딩될 때, 모션 정보의 하나의 세트는 각각의 PU 에 대해 존재한다. 또한, 각각의 PU 는 모션 정보의 세트를 도출하기 위해 고유한 인터 예측 모드로 코딩된다.
HEVC 에서의 모션 예측에 대해, 예측 유닛 (PU) 에 대해 병합 모드 (merge mode) 및 어드밴스드 모션 벡터 예측 (advanced motion vector prediction; AMVP) 모드를 포함하여 2개의 인터 예측 모드들이 존재한다. 스킵은 병합의 특별 케이스로서 고려된다. AMVP 모드 또는 병합 모드 중 어느 하나에 있어서, 모션 벡터 (MV) 후보 리스트가 다중의 모션 벡터 예측자들에 대해 유지된다. MV 후보 리스트로부터 하나의 후보를 취함으로써 현재 PU 의 병합 모드에서의 레퍼런스 인덱스들 뿐만 아니라 모션 벡터(들)가 생성된다. 일부 예들에서, 아래에서 설명되는 바와 같이, 하나 이상의 저장된 로컬 조도 보상 (LIC) 플래그들은 MV 후보 리스트에서 저장된 모션 벡터들과 함께 포함될 수 있다.
MV 후보 리스트가 블록의 모션 예측 (및 적용가능한 경우, 조도 보상) 을 위해 사용되는 예들에서, MV 후보 리스트는 인코딩 디바이스와 디코딩 디바이스에 의해 개별적으로 구성될 수도 있다. 예를 들어, MV 후보 리스트는 블록을 인코딩할 때 인코딩 디바이스에 의해 생성될 수 있고, 블록을 디코딩할 때 디코딩 디바이스에 의해 생성될 수 있다. MV 후보 리스트에서의 모션 정보 후보들에 관련된 정보 (예를 들어, 하나 이상의 모션 벡터들에 관련된 정보, 일부 경우들에서 MV 후보 리스트에 저장될 수 있는 하나 이상의 LIC 플래그들에 관련된 정보, 및/또는 다른 정보) 는 인코딩 디바이스와 디코딩 디바이스 사이에서 시그널링될 수 있다. 예를 들어, 병합 모드에서, 저장된 모션 정보 후보들에 대한 인덱스 값들은 (예를 들어, 픽처 파라미터 세트 (PPS), 시퀀스 파라미터 세트 (SPS), 비디오 파라미터 세트 (VPS), 슬라이스 헤더, 비디오 비트스트림으로 또는 비디오 비트스트림으로부터 별개로 전송된 보충 향상 정보 (SEI) 메시지, 및/또는 다른 시그널링과 같은 신택스 구조에서) 인코딩 디바이스로부터 디코딩 디바이스로 시그널링될 수 있다. 디코딩 디바이스는 MV 후보 리스트를 구성하고, 모션 보상 예측에 사용하기 위해, 구성된 MV 후보 리스트로부터 하나 이상의 모션 정보 후보들을 획득하기 위해 시그널링된 레퍼런스들 또는 인덱스들을 사용할 수 있다. 예를 들어, 디코딩 디바이스 (112) 는 MV 후보 리스트를 구성하고, 블록의 모션 예측을 위해 인덱싱된 로케이션으로부터의 모션 벡터 (및 일부 경우들에서 LIC 플래그) 를 사용할 수도 있다. AMVP 모드의 경우, 레퍼런스들 또는 인덱스들에 추가하여, 차이들 또는 잔차 값들도 또한 델타들로서 시그널링될 수도 있다. 예를 들어, AMVP 모드에 대해, 디코딩 디바이스는 하나 이상의 MV 후보 리스트들을 구성하고, 블록의 모션 보상 예측을 수행함에 있어서 시그널링된 인덱스 값들을 사용하여 획득된 하나 이상의 모션 정보 후보들에 델타 값들을 적용할 수 있다.
일부 예들에서, MV 후보 리스트는 병합 모드에 대한 5 개까지의 후보들 및 AMVP 모드에 대한 2 개의 후보들을 포함한다. 다른 예들에 있어서, 상이한 수들의 후보들이 병합 모드 및/또는 AMVP 모드에 대한 MV 후보 리스트에 포함될 수 있다. 병합 후보는 모션 정보의 세트를 포함할 수도 있다. 예를 들어, 모션 정보의 세트는 레퍼런스 픽처 리스트 (리스트 0 및 리스트 1) 및 레퍼런스 인덱스들 양자 모두에 대응하는 모션 벡터들을 포함할 수 있다. 병합 후보가 병합 인덱스에 의해 식별되면, 레퍼런스 픽처들은 현재 블록들의 예측을 위해 사용될 뿐 아니라 연관된 모션 벡터들이 결정된다. 하지만, AMVP 모드 하에서, 리스트 0 또는 리스트 1 중 어느 하나로부터의 각각의 잠재적 예측 방향에 대해, AMVP 후보가 오직 모션 벡터만을 포함하기 때문에, MV 후보 인덱스에 대한 MVP 인덱스와 함께, 레퍼런스 인덱스가 명시적으로 시그널링될 필요가 있다. AMVP 모드에서, 예측된 모션 벡터들은 추가로 정제될 수 있다.
위에서 알 수 있는 바와 같이, 병합 후보는 모션 정보의 전체 세트에 대응하는 한편, AMVP 후보는 특정 예측 방향 및 레퍼런스 인덱스에 대해 단지 하나의 모션 벡터만을 포함한다. 양 모드들을 위한 후보들은 동일한 공간적 및 시간적 이웃하는 블록들로부터 유사하게 도출된다.
일부 예들에 있어서, 병합 모드는 인터 예측된 PU 로 하여금 공간적으로 이웃한 모션 데이터 위치들의 그룹으로부터 선택된 모션 데이터 위치 및 2개의 시간적으로 병치된 모션 데이터 위치들 중 하나를 포함한 인터 예측된 PU 로부터의 동일한 모션 벡터 또는 벡터들, 예측 방향, 및 레퍼런스 픽처 인덱스 또는 인덱스들을 상속하도록 허용한다. AMVP 모드에 대해, PU 의 모션 벡터 또는 벡터들은, 인코더 및/또는 디코더에 의해 구성된 AMVP 후보 리스트로부터의 하나 이상의 모션 벡터 예측자들 (MVP들) 에 대해 예측적으로 코딩될 수 있다. 일부 경우들에 있어서, PU 의 단일 방향 인터 예측에 대해, 인코더 및/또는 디코더는 단일 AMVP 후보 리스트를 생성할 수 있다. 일부 경우들에 있어서, PU 의 양방향 예측에 대해, 인코더 및/또는 디코더는 2개의 AMVP 후보 리스트들을 생성할 수 있으며, 하나는 순방향 예측 방향으로부터 공간 및 시간 이웃 PU들의 모션 데이터를 사용하고, 하나는 역방향 예측 방향으로부터 공간 및 시간 이웃 PU들의 모션 데이터를 사용한다.
양자의 모드들에 대한 후보들은 공간 및/또는 시간 이웃 블록들로부터 도출될 수 있다. 예를 들어, 도 2a 및 도 2b 는 HEVC 에서 공간 이웃 후보들을 예시하는 개념도들이다. 도 2a 는 병합 모드에 대한 공간 이웃 모션 벡터 (MV) 후보들을 예시한다. 도 2b 는 AMVP 모드에 대한 공간 이웃 모션 벡터 (MV) 후보들을 예시한다. 공간 MV 후보들이 특정 PU (PU0) 에 대한 이웃 블록들로부터 도출되지만, 블록들로부터 후보들을 생성하는 방법들은 병합 및 AMVP 모드들에 대해 상이하다.
병합 모드에 있어서, 인코더 및/또는 디코더는 다양한 모션 데이터 위치들로부터의 병합 후보들을 고려함으로써 병합 후보 리스트를 형성할 수 있다. 예를 들어, 도 2a 에 나타낸 바와 같이, 4개까지의 공간 MV 후보들이 도 2a 에서의 번호들 0-4 로 나타낸 공간적으로 이웃한 모션 데이터 위치들에 대해 도출될 수 있다. MV 후보들은 병합 후보 리스트에서 번호들 0-4 로 나타낸 순서로 순서화될 수 있다. 예를 들어, 위치들 및 순서는 좌측 위치 (0), 상부 위치 (1), 우상부 위치 (2), 좌하부 위치 (3), 및 좌상부 위치 (4) 를 포함할 수 있다.
도 2b 에 나타낸 AVMP 모드에 있어서, 이웃 블록들은 2개의 그룹들: 즉, 블록들 0 및 1 을 포함하는 좌측 그룹, 및 블록들 2, 3, 및 4 를 포함하는 상부 그룹으로 분할된다. 각각의 그룹에 대해, 시그널링된 레퍼런스 인덱스에 의해 표시되는 동일한 레퍼런스 픽처를 지칭하는 이웃하는 블록에서 잠재적인 후보는 그룹의 최종 후보를 형성하도록 선정될 가장 높은 우선순위를 갖는다. 모든 이웃하는 블록들은 동일한 레퍼런스 픽처를 가리키는 모션 벡터를 포함하지 않는다는 것이 가능하다. 따라서, 그러한 후보가 발견될 수 없으면, 최종 후보를 형성하기 위해 제 1 가용 후보가 스케일링될 것이며, 따라서, 시간적 거리 차이들이 보상될 수 있다.
도 3a 및 도 3b 는 HEVC 에서의 시간 모션 벡터 예측을 예시하는 개념도들을 포함한다. 시간 모션 벡터 예측자 (TMVP) 후보는, 인에이블되고 이용가능하다면, 공간 모션 벡터 후보들 이후에 MV 후보 리스트에 추가된다. TMVP 후보에 대한 모션 벡터 도출의 프로세스는 병합 모드 및 AMVP 모드 양자에 대해 동일하다. 일부 경우들에 있어서, 하지만, 병합 모드에서 TMVP 후보에 대한 타겟 레퍼런스 인덱스는 제로로 설정될 수 있거나 또는 이웃한 블록들의 타겟 레퍼런스 인덱스로부터 도출될 수 있다.
TMVP 후보 도출을 위한 일차 블록 위치는, 공간적 이웃 후보를 생성하는데 사용된 상부 및 좌측 블록에 대한 바이어스를 보상하기 위해, 도 3a 에 블록 "T" 로서 도시된 바와 같이 병치된 PU 외부의 우하부 블록이다. 하지만, 그 블록이 현재의 CTB (또는 LCU) 행의 외부에 로케이팅되거나 또는 모션 정보가 이용가능하지 않으면, 블록은 PU 의 중심 블록으로 치환된다. TMVP 후보에 대한 모션 벡터는, 슬라이스 레벨에서 표시된, 병치된 픽처의 병치된 PU 로부터 도출된다. AVC 에서의 시간 직접 모드와 유사하게, TMVP 후보의 모션 벡터는, 거리 차이들을 보상하도록 수행되는 모션 벡터 스케일링을 당할 수도 있다.
모션 예측의 다른 양태들은 HEVC 표준에서 커버된다. 예를 들어, 병합 및 AMVP 모드들의 수개의 다른 양태들이 커버된다. 하나의 양태는 모션 벡터 스케일링을 포함한다. 모션 벡터 스케일링에 대하여, 모션 벡터들의 값이 그 프리젠테이션 시간에서의 픽처들의 거리에 비례한다고 가정될 수 있다. 모션 벡터는 2개의 픽처들, 즉, 레퍼런스 픽처와, 모션 벡터를 포함하는 픽처 (즉, 포함 픽처) 를 연관시킨다. 모션 벡터가 다른 모션 벡터를 예측하는 데 활용될 때, 포함하는 픽처와 레퍼런스 픽처의 거리는 픽처 순서 카운트 (POC) 값들에 기초하여 계산된다.
예측될 모션 벡터에 대해, 그 연관된 포함하는 픽처 및 레퍼런스 픽처 양자는 상이할 수 있다. 따라서, (POC 에 기초한) 새로운 거리가 계산된다. 그리고, 모션 벡터는 이들 2개의 POC 거리들에 기초하여 스케일링된다. 공간적 이웃하는 후보에 대해, 2개의 모션 벡터들을 위한 포함하는 픽처들은 동일한 한편, 레퍼런스 픽처들은 상이하다. HEVC 에서, 모션 벡터 스케일링은 공간적 및 시간적 이웃 후보들을 위해 TMVP 및 AMVP 양자 모두에 적용한다.
모션 예측의 다른 양태는 인위적인 모션 벡터 후보 생성을 포함한다. 예를 들어, 모션 벡터 후보 리스트가 완료되지 않으면, 인위적인 모션 벡터 후보들이 생성되고, 모든 후보들이 획득될 때까지 리스트의 끝에 삽입된다. 병합 모드에 있어서, 2개의 유형들의 인위적인 MV 후보들: 즉, 오직 B-슬라이스들에 대해서만 도출되는 결합된 후보; 및 제 1 유형이 충분한 인위적인 후보들을 제공하지 않으면 오직 AMVP 에 대해서만 사용되는 제로 후보들이 존재한다. 후보 리스트에 이미 있고 필요한 모션 정보를 갖는 후보들의 각각의 쌍에 대해, 양방향 결합된 모션 벡터 후보들이 리스트 0 에서의 픽처를 참조하는 제 1 후보의 모션 벡터와 리스트 1 에서의 픽처를 참조하는 제 2 후보의 모션 벡터의 조합에 의해 도출된다.
일부 구현들에서, 프루닝 프로세스 (pruning process) 는 MV 후보 리스트에 새로운 후보들을 추가하거나 삽입할 때 수행될 수 있다. 예를 들어, 일부 경우들에서, 상이한 블록들로부터의 MV 후보들이 동일한 정보를 포함하는 것이 가능하다. 이러한 경우들에서, MV 후보 리스트에 다수의 MV 후보들의 중복 모션 정보를 저장하는 것은 MV 후보 리스트의 효율성의 감소 및 리던던시 (redundancy) 를 초래할 수 있다. 일부 예들에서, 프루닝 프로세스는 MV 후보 리스트에서의 리던던시들을 제거하거나 최소화할 수 있다. 예를 들어, 프루닝 프로세스는 MV 후보 리스트에 추가될 잠재적인 MV 후보를 MV 후보 리스트에 이미 저장된 MV 후보들에 대해 비교하는 것을 포함할 수 있다. 하나의 예시적인 예에서, 저장된 모션 벡터의 수평 변위 (
) 및 수직 변위 (
) (현재 블록의 위치에 대한 레퍼런스 블록의 위치를 나타냄) 는 잠재적 후보의 모션 벡터의 수평 변위 (
) 및 수직 변위 (
) 에 대해 비교될 수 있다. 비교가 잠재적 후보의 모션 벡터가 하나 이상의 저장된 모션 벡터들 중 임의의 것과 매칭하지 않는다는 것을 나타내면, 잠재적 후보는 프루닝될 후보로서 간주되지 않고 MV 후보 리스트에 추가될 수 있다. 이 비교에 기초하여 매칭이 발견되면, 잠재적인 MV 후보는 MV 후보 리스트에 추가되지 않고, 동일한 후보의 삽입을 회피한다. 일부 경우들에서, 복잡성을 감소시키기 위해, 각각의 잠재적인 MV 후보를 모든 기존 후보들과 비교하는 대신에 프루닝 프로세스 동안 제한된 수의 비교들만이 수행된다.
다양한 관련된 모션-예측 기술들이 존재한다. 하나의 예측 기술은 조도 보상 (IC) 또는 루미넌스 보상 (일부 경우에는 로컬 조도 보상 (LIC) 이라고도 함) 이다. 조도 보상 (IC) 및 로컬 조도 보상 (LIC) 이라는 용어는 본 명세서에서 상호교환적으로 사용된다. HEVC 를 위해 IC 가 제안되었다. 예를 들어, JCTVC-C041 에 있어서, 파티션 기반 조도 보상 (PBIC) 이 제안되었다. 가중 예측 (weighted prediction; WP) 을 인에이블 및/또는 디스에이블하고 슬라이스 레벨 (하기에서 설명됨) 에서 WP 파라미터들을 시그널링하는 가중 예측 (WP) 과는 달리, PBIC 는 IC 를 인에이블 및/또는 디스에이블하고 예측 유닛 (PU) 레벨에서 IC 파라미터들을 시그널링하여 로컬 조도 변동을 핸들링한다. JVET-B0023 에 있어서, 블록 기반 IC 는 HEVC 에서의 PU 와 유사한 CU 로 확장되고, CU 는 QTBT 구조에서 모션 정보를 반송하는 기본 유닛이 된다.
하기에서 더 상세히 설명되는 가중 예측 (WP) 과 유사하게, 스케일링 팩터 (또한 a 로 표기됨) 및 오프셋 (또한 b 로 표기됨) 이 IC 에서 사용되고, 시프트 수는 6 으로 고정된다. IC 플래그가 각각의 PU 에 대해 코딩되어, IC 가 현재 PU 에 대해 적용되는지 여부를 표시한다. IC 가 PU 에 대해 적용되면, IC 파라미터들의 세트 (예컨대, a 및 b) 가 디코더에 시그널링되고 모션 보상을 위해 사용된다. 일부 예들에 있어서, IC 파라미터들에 소비된 비트들을 절약하기 위해, 크로마 컴포넌트는 루마 컴포넌트와 스케일링 팩터들을 공유하고, 고정된 오프셋 128 이 사용된다.
3D-HEVC 에 있어서, IC 는 인터-뷰 예측을 위해 인에이블된다. IC 파라미터들을 명시적으로 시그널링하는 WP 및 PBIC 와는 달리, IC 는 현재 CU 의 이웃한 샘플들 및 레퍼런스 블록의 이웃한 샘플들에 기초하여 IC 파라미터들을 도출한다. 일부 경우들에 있어서, IC 는 2Nx2N 파티션 모드에만 적용된다. 일부 예들에서, AMVP 모드에 대해, 하나의 IC 플래그는, 인터-뷰 레퍼런스 픽처로부터 예측되는 각각의 CU 에 대해 시그널링된다. 일부 예들에서, 병합 모드에 대해, 비트들을 절약하기 위해, PU 의 병합 인덱스가 0 과 동일하지 않는 경우에만 IC 플래그가 시그널링된다. 일부 경우들에 있어서, IC 는, 오직 시간적 레퍼런스 픽처들로부터만 예측되는 CU 에는 적용되지 않는다.
IC 파라미터들의 도출과 관련하여, 인터-뷰 예측에 사용되는 선형 IC 모델이 식 1 에 나타난다:
식 (1) 에서, PUc 는 현재의 PU 이고, (i,j) 는 PUc 의 픽셀들의 좌표이고, (dvx,dvy) 는 PUc 의 디스패리티 벡터이고, p(i,j) 는 PUc 의 예측이며, r 은 이웃 뷰로부터의 PU 의 레퍼런스 픽처이고, a 및 b 는 선형 IC 모델의 파라미터들이다.
PU 에 대한 파라미터 a 및 b 를 추정하기 위해, 도 4a 및 도 4b 에 도시된 바와 같은 2 세트의 픽셀들이 사용된다. 픽셀들의 제 1 세트는 도 4a 에 도시되고, 현재 CU (현재 PU 를 포함하는 CU) 의 좌측 열 및 상부 행에서 이용가능한 재구성된 이웃 픽셀들을 포함한다. 픽셀들의 제 2 세트는 도 4b 에 도시되고 현재 CU 의 레퍼런스 블록의 대응하는 이웃 픽셀들을 포함한다. 현재 CU 의 레퍼런스 블록은 현재 PU 의 디스패리티 벡터를 이용함으로써 발견된다.
Rec neig 및 Rec refneig 는 각각 현재 CU 및 그 레퍼런스 블록의 이웃 픽셀 세트를 나타내고, 2N 은 Rec neig 및 Rec refneig 에서의 픽셀 넘버를 나타낸다. 그 다음, a 및 b 는 다음과 같이 계산될 수 있다:
일부 경우들에서, 선형 모델에는 a 만 사용되고 b 값은 항상 0 으로 설정된다. 일부 경우들에서, b 만 사용되고 a 는 항상 1 로 설정된다.
HEVC 에서, 가중 예측 (WP) 이 지원되는데, 이 경우 모션 보상에서는 스케일링 팩터 (scaling factor) (a 로 표시됨), 쉬프트 넘버(shift number) (s 로 표시됨) 및 오프셋 (offset) (b 로 표시됨) 이 사용된다. 레퍼런스 픽처의 위치 (x, y) 에서의 픽셀 값이 p(x, y) 라고 가정하면, p(x, y) 대신에 p'(x, y) = ((a*p(x, y) + (1 << (s-1))) >> s) + b 가 모션 보상에서의 예측 값으로서 사용된다.
WP 가 인에이블될 때, 현재 슬라이스의 각각의 레퍼런스 픽처에 대해, WP가 레퍼런스 픽처에 대해 적용되는지 여부를 표시하기 위해 플래그가 시그널링된다. WP 가 하나의 레퍼런스 픽처에 대해 적용되는 경우에, WP 파라미터들의 세트 (즉, a, s 및 b) 가 디코더에 전송되고, 레퍼런스 픽처로부터의 모션 보상을 위해 사용된다. 일부 예들에서, 루마 및 크로마 컴포넌트에 대해 WP 를 유연하게 턴 온/오프하기 위해, WP 플래그 및 WP 파라미터들은 루마 및 크로마 컴포넌트에 대해 개별적으로 시그널링된다. WP 에서, 하나의 동일한 세트의 WP 파라미터들이 하나의 레퍼런스 픽처의 모든 픽셀들에 대해 사용된다.
JEM 에서도 로컬 조도 보상 (LIC) 방법이 제안되었다. JEM 에서의 LIC 의 설명은 JVET-G1001 에서 찾을 수 있다. JEM 에서의 LIC 와 관련하여, LIC 는 스케일링 팩터 a 및 오프셋 b 를 사용하여, 조도 변화들에 대한 선형 모델에 기초한다. 이러한 LIC 는 인터 예측 모드가 적용된 각각의 코딩된 코딩 유닛 (CU) 에 대해 적응적으로 인에이블 또는 디스에이블된다. LIC 가 CU 에 대해 적용되는 경우, 최소 제곱 오차 방법이 현재 CU 의 이웃하는 샘플들 및 그들의 대응하는 레퍼런스 샘플들을 사용하는 것에 의해 파라미터들 a 및 b 를 도출하는데 채용된다. 예를 들어, 도 5a 및 도 5b 에서 예시된 바와 같이, CU 의 서브샘플링된 (예컨대 2:1 서브샘플링) 이웃 샘플들 및 레퍼런스 픽처에서의 대응하는 픽셀들 (현재 CU 또는 서브-CU 의 모션 정보에 의해 식별됨) 이 사용된다. 일부 예들에서, LIC 파라미터들은 각각의 예측 방향에 대해 별도로 도출 및 적용된다. 일부 예들에서, 조도 보상 플래그는 LIC 가 적용되는지 여부를 표시하기 위해 CU 에 대해 시그널링될 수 있다. CU 가 병합 모드로 코딩될 때와 같은 일부 예들에서, 조도 보상 플래그는 병합 모드에서의 모션 정보 카피와 유사한 방식으로 이웃하는 블록들로부터 카피될 수도 있다.
LIC 에 따르면, (샘플, 또는 픽셀의) 루미넌스 값은 선형 형태의 인터 예측에서 보상되고, a*p + b 이고, 여기서, p 는 인터 예측에서의 샘플이고, a 는 스케일링 팩터이며, b 는 오프셋이다. 스케일링 팩터 a 및 오프셋 b 는 (예를 들어, 도 5a 및 도 5b 에 도시된 바와 같이) 현재 블록의 이웃 샘플들 및 레퍼런스 블록의 이웃 샘플들을 사용하여 도출된 파라미터들이며, 이는 인터 예측을 위해 사용된다. 예를 들어, 인터 예측은 인터-코딩된 블록에 대해 시그널링된 모션 정보를 사용하여 먼저 도출될 수 있고, 그 다음, LIC 파라미터들 a 및 b 가 도출될 수 있으며, 그 다음, 예측 정제 (prediction refinement0 가 수행될 수 있다. 인터 예측에 사용되는 레퍼런스 블록의 이웃 샘플들과 현재 블록의 이웃하는 재구성된 샘플들 간의 차이를 최소화함으로써 LIC 파라미터들이 도출될 수 있다. 일부 경우들에서, 최소화는 선형 최소 자승법 및/또는 임의의 다른 적합한 최소화 방법을 사용하여 수행될 수 있다.
도 6 은 단방향 인터 예측에 사용되는 현재 블록 (602) 의 이웃 재구성된 샘플들 및 레퍼런스 블록 (604) 의 이웃 샘플들의 일례를 나타내는 다이어그램이다. 모션 벡터 MV 는 현재 블록 (602) 에 대해 코딩될 수 있고, 여기서, MV 는 레퍼런스 픽처 리스트에 대한 레퍼런스 인덱스 및/또는 레퍼런스 블록 (604) 을 식별하기 위한 다른 모션 정보를 포함할 수 있다. 예를 들어, MV 는 현재 픽처에서의 좌표 포지션으로부터 레퍼런스 인덱스에 의해 식별되는 레퍼런스 픽처에서의 좌표들까지의 오프셋을 제공하는 수평 및 수직 컴포넌트를 포함할 수 있다.
도 7 은 현재 블록 (702) 의 이웃 재구성된 샘플들 및 양방향 인터 예측에 사용되는 제 1 레퍼런스 블록 (704) 및 제 2 레퍼런스 블록 (706) 의 이웃 샘플들의 일례를 나타내는 다이어그램이다. 이 경우, 2 개의 모션 벡터들 MV0 및 MV1 은 제 1 레퍼런스 블록 (704) 및 제 2 레퍼런스 블록 (706) 을 각각 식별하기 위해 현재 블록 (702) 에 대해 코딩될 수 있다.
전술한 바와 같이, LIC 파라미터들은 하나 이상의 오프셋들 (예를 들어, 오프셋 b), 하나 이상의 가중치들 또는 스케일링 팩터들 (예를 들어, 스케일링 팩터 a), 시프트 수, 및/또는 다른 적절한 조도 보상 파라미터들을 포함할 수 있다. LIC 파라미터들은 인터 예측 (예를 들어, 단방향 인터 예측) 을 위해 도출될 수 있다. 양방향 인터 예측을 위해, 하나 이상의 가중치들은 제 1 레퍼런스 픽처에 대한 제 1 가중치 및 제 2 레퍼런스 픽처에 대한 제 2 가중치를 포함할 수 있다.
일부 구현들에서, 선형 최소 제곱 회귀가 양방향 예측성 모션 보상에서 LIC 파라미터들을 추정하는데 사용될 수 있다. 일례에서, LIC 파라미터들의 도출은 비용 함수를 풂으로써 수행될 수 있다. 예를 들어, 비용 함수는 최소 제곱 함수를 사용하는 것을 포함할 수 있다. 예를 들어, 현재 블록의 하나 이상의 이웃 블록들로부터의 샘플들의 서브세트가 LIC 파라미터들을 도출하는데 사용될 수 있다. 현재 블록의 이웃 블록들로부터의 샘플들은, (이웃 블록들 내의) 이웃 샘플들과 (현재 블록 (702) 내의) 현재 샘플들 사이에 강한 상관성이 있다고 가정될 수 있기 때문에, 현재 블록 (702) 에서 가능한 조도 변화들을 발견하기 위해 사용될 수 있다. 실례로, 동일한 모션 정보를 공유하는 현재 블록과 이웃 블록은 매우 유사한 조도 값들을 포함해야 한다고 가정될 수 있다. 이웃 샘플들을 이용하는 다른 이유는 현재 블록이 아직 예측되지 않았고, 현재 블록으로부터 사용할 픽셀들이 없을 수 있기 때문이며, 이 경우 (재구성된) 이웃 샘플들이 현재 블록의 모션 보상을 수행하는데 사용될 수 있다.
하나의 예시적인 예에서, 상부 이웃, 좌측 이웃 중 어느 일방, 또는 상부 이웃 및 좌측 이웃 양자 모두가 사용될 수도 있다. 예를 들어, 현재 블록 (702) 에 대한 상부 이웃 및 좌측 이웃 (Ni) 으로부터의 샘플들의 서브세트, 제 1 레퍼런스 블록 (704) 의 상부 이웃 및 좌측 이웃 (P0) 으로부터의 픽셀들의 서브세트, 및 제 2 레퍼런스 블록 (706) 의 상부 이웃 및 좌측 이웃 (P1) 으로부터의 픽셀들의 서브세트는 현재 블록 (702) 에 대한 LIC 파라미터들을 도출하는데 사용될 수 있다. 이웃 블록들 (P0, P1) 의 샘플들은 이웃 블록들 (Ni) 의 이웃 샘플들에 대응하는 샘플들을 포함할 수 있다. 일부 경우들에서, 이웃 블록들 P0 및 P1 에서 사용되는 대응하는 샘플들은 현재 블록의 모션 정보에 의해 식별될 수 있다. 하나의 예시적인 예에서, 모션 벡터들은 병합 모드 또는 AMVP 모드 중 어느 일방을 통해 시그널링될 수 있다. 레퍼런스 픽처들은 그들의 레퍼런스 인덱스들을 이용하여 식별될 수 있고, 레퍼런스 픽처들 내의 레퍼런스 블록들 (704 및 706) 은 모션 벡터들 MV0 및 MV1 을 각각 이용한다.
일부 예들에서, LIC 파라미터들을 도출하기 위한 하나보다 많은 도출 방법이 수행될 수 있다. 인코더 측에서 LIC 파라미터들을 도출하기 위한 인터 예측 엔진 또는 모듈의 예는 도 11에 도시된 예측 프로세싱 유닛 (41), 모션 추정 유닛 (42), 및/또는 모션 보상 유닛 (44) 을 포함할 수 있다. 디코더 측에서 LIC 파라미터들을 도출하기 위한 인터 예측 엔진 또는 모듈의 예는 도 11 에 도시된 예측 프로세싱 유닛 (81) 및/또는 모션 보상 유닛 (82) 을 포함할 수 있다. 이러한 예들에서, 인코더 또는 다른 송신기 측 디바이스는 어느 도출 방법이 시퀀스 레벨에서 (예를 들어, VPS 및/또는 SPS 에서), 픽처 레벨에서 (예를 들어, PPS 에서), 슬라이스 레벨에서 (예를 들어, 슬라이스 헤더에서), CTU 레벨에서, CU 레벨에서, PU 레벨에서, 또는 이들의 조합, 또는 다른 적절한 시그널링 레벨에서 사용되어야 하는지를 디코더에 시그널링할 수 있다.
일부 예들에서, 최소 제곱 해법은 이웃 (예를 들어, 상부 이웃, 좌측 이웃, 상부 및 좌측 이웃들 둘 모두, 또는 다른 이웃들) 의 다수의 라인들 및/또는 열들에 기초하여 계산될 수 있다. 라인들 및/또는 열들의 예시적인 수들 (및 일부 경우들에서, 전형적인 수들) 은 1, 2, 4, 또는 임의의 다른 적절한 수의 행들 및/또는 열들을 포함한다. 전술한 비용 함수들은 이웃 블록의 다수의 라인들 및/또는 열들이 사용될 때 수정될 수도 있다. 예를 들어, 블록들이 16x16 블록들 (픽셀들의 16개의 행들 x 픽셀들의 16개의 열들) 인 경우에, 그리고, 상부 이웃 블록으로부터의 2개의 라인들 및 좌측 이웃 블록으로부터의 2개의 열들이 사용되는 경우, 이웃 블록 Ni 는 64개의 샘플들 (좌측 이웃 블록으로부터의 32개의 샘플들 및 상부 이웃 블록으로부터의 32개의 샘플들) 을 포함할 것이다. 이러한 예에서, 이웃들 P0 및 P1 은 또한 64개의 샘플들을 포함할 것이다.
일부 경우들에서, 정수-위치된 (integer-positioned) 샘플들 (또는 픽셀들) 이 LIC 파라미터들의 도출을 위해 사용된다. 일부 경우들에서, 분수-위치된 (fractional-positioned) 샘플들이 LIC 파라미터들의 도출을 위해 사용된다. 일부 경우들에서, 정수-위치된 샘플들 및 분수-위치된 샘플들 양자 모두가 사용될 수 있다. 예를 들어, 픽처들 사이의 움직이는 오브젝트들의 실제 변위들은 연속적이고 비디오 시퀀스에서 픽처들의 샘플링 그리드를 따르지 않는 경향이 있다. 이 때문에, 정수 정확도 대신 모션 벡터들에 대해 분수 정확도가 사용될 수 있고, 비디오 코더들의 잔차 오차의 감소 및 코딩 효율의 증가를 초래한다. 모션 벡터가 분수 값을 가지면, 레퍼런스 블록은 그에 따라 보간될 필요가 있다. 예를 들어, 현재 블록의 샘플에 대한 모션 벡터는 레퍼런스 블록에서의 분수-픽셀 위치를 가리킬 수 있다. 분수-픽셀 위치는 블록에서의 분수 샘플 로케이션들 (비-정수 로케이션들) 에서의 샘플들 (예를 들어, 루마 샘플) 을 가리킨다. 이러한 로케이션들은 보간에 의해 생성될 필요가 있다. 분수-위치된 샘플들이 사용되는 하나의 예에서, 레퍼런스 블록 이웃들의 보간된 또는 필터링된 버전 (예를 들어, P0 또는 P1) 은 LIC 파라미터들을 도출할 때 재구성된 픽셀들로부터 양자화 에러를 감소시키기 위해 사용될 수 있다. 이러한 템플릿의 보간된 버전은 하나 이상의 보간 필터들을 사용하여 생성될 수 있다.
일부 예들에서, 루마 컴포넌트만이 Ref0 및 Ref1 양자 모두에 대해 LIC 파라미터들을 공동으로 최적화하는데 사용될 필요가 있다. 대안적으로, 루마 및 크로마 컴포넌트들 양자 모두는 양방향 예측성 LIC 파라미터들의 도출 동안 고려될 수 있다. 인코더는 크로마 컴포넌트들 중 하나 이상에 LIC 를 적용할지 또는 루마 컴포넌트들에만 LIC 를 적용할지 여부를 (파라미터 세트에서, SEI 메시지에서, 또는 다른 적합한 시그널링 메커니즘에서) 디코더에 시그널링할 수 있다.
일부 예들에서, 블록의 예측에서 특정 툴들이 적용되었는지 (예를 들어, 무엇보다도 LIC, 병합 모드) 를 표시하기 위해, 하나 이상의 플래그들이 (예를 들어, 블록 레벨, 슬라이스 레벨, 또는 다른 적절한 레벨에서) 예컨대 인코더로부터 디코더로 시그널링될 수 있다. 예를 들어, 병합 모드 플래그는 현재 블록에 대한 모션 정보와 함께 저장될 수 있다. 병합 모드 플래그에 기초하여 모션 정보로부터 현재 블록이 병합 모드를 이용하여 코딩되었는지 여부가 추론될 수 있다. 병합 모드 플래그에 추가하여, 조도 보상 (IC) 플래그가 또한 블록 (예를 들어, PU, CU, 또는 다른 블록) 이 조도 보상이 적용되어 코딩되었음을 나타내는데 사용될 수 있다. 상기 언급된 바와 같이, 블록이 병합 모드로 코딩될 때, IC 플래그는 병합 모드에서의 모션 정보 카피와 유사한 방식으로 이웃하는 블록들로부터 카피될 수 있다. 그렇지 않고, CU 가 병합 모드로 코딩되지 않았다면 (예를 들어, AMVP 모드가 대신 사용되었다면), IC 플래그는 LIC 가 적용되는지 여부를 표시하기 위해 CU 에 대해 시그널링될 수 있다.
다양한 예측 모드들을 갖는 로컬 조도 보상 (LIC) 을 선택적으로 적용하기 위한 시스템들, 방법들, 및 컴퓨터 판독가능 매체들이 본원에서 설명된다. 일부 예들에서, 특정 사이즈들의 블록들을 프로세싱할 때, 그러한 블록들에 대한 프로세싱 비용 및 복잡성을 감소시키기 위해 및/또는 조도 보상이 특정 블록들에 적용될 때 생성되는 문제들 또는 불일치들을 회피하기 위해 조도 보상을 선택적으로 디스에이블하기 (예를 들어, 제한, 금지, 억제, 회피, 비적용 등) 위한 다양한 기법들이 설명된다.
일부 경우들에서, LIC 는 특정 사이즈들의 블록들에 대해 및/또는 특정 제한들을 갖는 블록들에 대해 디스에이블되거나 인에이블/적용되지 않을 수 있어서, 그러한 블록들에 대한 프로세싱 비용 및/또는 복잡성을 감소시킨다. 예를 들어, LIC 가 블록 (예를 들어, CU, PU, TU, 또는 다른 블록) 에 대해 적용될 때, LIC 프로세스는 그 블록의 프로세싱에 추가적인 복잡성들 및 메모리 대역폭 요건들을 도입할 수 있다. 그러나, 특정 사이즈들의 블록들은 이러한 블록들에 대한 LIC 를 부적합하거나 바람직하지 않게 만들 수 있는 특정 제한들, 제약들, 및/또는 특성들을 가질 수 있다.
예시하기 위해, 일부 비디오 코딩 기술들은 최악의 경우의 메모리 대역폭 및 복잡성을 감소시키기 위해 특정 사이즈들의 블록들에 대한 양방향 인터 예측을 제한할 수도 있다. 예를 들어, VVC 에서, 4x4 블록들은 최악의 경우의 복잡성을 제공한다. 따라서, VVC 에서, 4x4 블록들에 대한 양방향 인터 예측이 제한되어 (이 경우, 양방향 인터 예측은 4x4 블록들에 대해 수행될 수 없다) 최악의 경우의 메모리 대역폭 및 복잡성을 감소시킨다. 다른 예시적인 코딩 기술들은 복잡성을 감소시키기 위해 특정 블록 사이즈들에 대해 양방향 인터 예측을 유사하게 제한할 수도 있다. 따라서, 전술한 바와 같이 양방향 인터 예측이 제한되는 블록 사이즈들과 같은 특정 블록 사이즈들에 대한 프로세싱 복잡도를 유사하게 감소시키기 위해, 본원에 기술된 기법들은 이러한 사이즈들의 블록들에 대한 LIC 를 디스에이블하거나, 제한하거나, 또는 적용하지 않을 수 있다.
예를 들어, 시스템 및/또는 프로세스는 양방향 인터 예측이 제한되는 특정 블록 사이즈들의 블록들에 대해 LIC 가 적용되는 것을 방지할 수 있다. 시스템 및/또는 프로세스는 (예를 들어, 코딩 제한에 기초하여) 양방향 인터 예측이 특정 사이즈의 블록에 대해 적용되는 것이 디스에이블되거나 제한되는 것을 결정할 수 있고, 제한에 기초하여, 양방향 인터 예측이 특정 사이즈의 블록에 대해 적용되지 않는 것을 결정할 수 있다. 그 다음, 시스템 및/또는 프로세스는, 예를 들어, 양방향 인터 예측이 디스에이블되거나 특정 사이즈의 블록에 대해 적용되는 것이 제한된다고 결정하는 것에 기초하여, 특정 사이즈의 그 블록에 대해 LIC 를 적용하지 않도록 결정할 수 있다. 실례로, 시스템 및/또는 프로세스는 블록을 인코딩 및/또는 디코딩할 때 그 블록에 대한 LIC 를 디스에이블하거나 그 블록에 대한 LIC 를 인에이블하지 않도록 결정할 수 있다. 양방향 인터 예측이 제한된 그들 블록들에 대해 LIC 를 디스에이블하거나 적용하지 않음으로써, 시스템 및/또는 프로세스는 그들 블록들에 대한 프로세싱 비용/복잡성을 감소시키고 및/또는 LIC 의 추가적인 복잡성을 도입하는 것을 회피할 수 있다. 양방향 인터 예측이 4x4 블록들에 대해 제한되는 상기 VVC 예를 사용하는 것을 더 예시하기 위해, 시스템 및/또는 프로세스는 이러한 블록들에 대한 프로세싱 복잡성을 감소시키거나 LIC 의 추가적인 복잡성을 도입하는 것을 회피하기 위해 4x4 블록들에 대한 LIC 의 사용을 제한하거나 회피할 수 있다. 따라서, 시스템 및/또는 프로세스는 LIC 없이 4x4 블록들을 프로세싱할 수 있다.
일부 경우들에서, 시스템 및/또는 프로세스가 블록에 대해 LIC 를 적용하지 않기로 결정할 때, 시스템 및/또는 프로세스는 그 블록에 대한 LIC 플래그 (또는 조도 보상 (IC) 플래그) 를 시그널링하지 않기로 결정할 수 있다. 다른 경우들에서, 블록에 LIC 를 적용하지 않기로 결정하는 것에 응답하여, 시스템 및/또는 프로세스는 LIC 가 그 블록에 대해 수행되지 않을 것을 표시하는 값으로 그 블록에 대한 LIC 플래그를 시그널링하도록 결정할 수 있다.
또한, 본원의 기법들은 비디오 코딩 파이프라인 구조에서 블록들의 사이즈를 초과하는 블록 사이즈들에 대한 LIC 의 사용을 제한할 수 있다. 예를 들어, 일부 경우들에서, VVC 코덱은 64x64 가상 파이프라인 구조를 사용하여 구현될 수 있다. 그러나, 64x64 파이프라인 구조 내에 맞지 않는 128xN 블록들과 같은 더 큰 블록에 LIC 가 적용될 때 문제들이 발생할 수 있다. 추가로 예시하기 위해, 일례로서 128xN 블록들을 사용하여, LIC 파라미터들을 도출하기 위해 현재 블록에 대한 레퍼런스 및 이웃 샘플들의 128 개의 레퍼런스 샘플들이 필요할 것이다. 그러나, 128 개의 샘플들이 64x64 파이프라인 구조에 맞지 않기 때문에, 시스템 및/또는 프로세스는 64x64 보다 큰 블록들에 대해 LIC 를 디스에이블하거나 인에이블/적용하지 않도록 결정할 수 있다.
64x64 파이프라인 구조 및 128xN 블록 사이즈가 위에서 예로서 사용되지만, 본원의 기법들은 임의의 블록 사이즈들 및/또는 파이프라인 구조들에 유사하게 적용될 수 있다. 예를 들어, 상기 예에서의 64x64 파이프라인 구조와는 상이한 파이프라인 구조를 수반하는 경우들에서, 시스템 및/또는 프로세스는 그 특정 파이프라인 구조에서의 블록들보다 더 큰 블록들에 대한 LIC 를 인에이블/적용하지 않도록 결정하거나 디스에이블할 수 있다. 일부 경우들에서, 시스템 및/또는 프로세스는 LIC 가 디스에이블되거나 그 외에 인에이블/적용되지 않은 블록들에 대해 LIC 모드 플래그를 시그널링하지 않을 수도 있다. 일부 예들에서, 이러한 블록들에 LIC 를 적용하지 않기로 결정하는 것에 응답하여, 시스템 및/또는 프로세스는 LIC 가 그들 블록들에 대해 수행되지 않을 것을 표시하는 값으로 블록들에 대한 하나 이상의 LIC 플래그들을 시그널링하도록 결정할 수 있다.
비디오 코딩 파이프라인 구조는 하나 이상의 가상 파이프라인 데이터 유닛 (VPDU) 들을 포함하거나 또는 이들로 구성될 수 있다. 일부 예들에서, VPDU들은 픽처 또는 비디오 프레임에서 비중첩 셀들을 포함할 수 있다. 예를 들어, VPDU들은 픽처에서 비중첩 MxM-루마(L)/NxN-크로마(C) 유닛들일 수 있다. VPDU 구성은 표준-기반 코딩 프로세스 (예를 들어, HEVC, VVC, 또는 다른 코딩 프로세스) 를 구현하기 위해 할당된 메모리의 사이즈를 정의하는, 메모리 액세스를 위해 (예를 들어, 메모리의 어느 영역이 데이터의 특정 블록 또는 블록들을 프로세싱하기 위해 사용되는지를 결정하기 위해) 사용되는 가상 블록들을 포함한다. 하드웨어 디코딩 프로세스의 일부 예들에서, 연속적인 VPDU들은 다수의 프로세싱/디코딩 파이프라인 스테이지들에 의해 병렬로 프로세싱될 수 있다. 예를 들어, 상이한 디코딩 파이프라인 스테이지들은 상이한 VPDU들을 동시에 프로세싱할 수 있다. 일부 경우들에서, VPDU 사이즈는 일부 파이프라인들에서 버퍼 사이즈에 대략 비례할 수 있다. 실례로, VPDU 사이즈는 변환 블록 (TB) 사이즈의 사이즈로 설정될 수 있다. 하나의 예시적인 예에서, VPDU 의 사이즈는 64x64 샘플들 (예를 들어, 루마 샘플들) 일 수 있다. HEVC에서, VPDU 사이즈는 32x32-L (루마 샘플들) 및 16x16-C (크로마 샘플들) 인 최대 변환 블록 사이즈로 설정된다. VVC 에서, VPDU 사이즈는 128x128-L(루마 샘플들) 및 64x64-C(크로마 샘플들) 로 설정되고, 이는 더 큰 VPDU 사이즈들의 요청을 초래한다.
VPDU 는 하나 이상의 블록들 (예를 들어, CU, PU, TU, 또는 다른 블록) 을 포함할 수 있다. 예를 들어, 일부 경우들에서, 단일 CU 가 하나의 VPDU에 포함될 수 있다 (예를 들어, CU 의 사이즈 및 VPDU 사이즈는 동일하다). 일부 경우들에서, 다수의 CU들이 하나의 VPDU에 포함될 수 있다 (예를 들어, 다수의 CU들은 VPDU 사이즈보다 작은 사이즈들을 갖는다). 블록 (예를 들어, CU, PU, 또는 다른 블록) 의 사이즈에 따라, 블록은 다수의 VPDU들에 걸쳐 있을 수도 있거나 또는 그렇지 않을 수도 있다 (이 경우 블록은 다수의 VPDU들을 포함할 수도 있다). 예를 들어, 128x64 (128개의 샘플들 너비 x 64개의 샘플들 높이) 의 사이즈를 갖는 블록은 각각이 64x64 의 사이즈를 갖는 2개의 VPDU들에 걸쳐 있을 수 있다. 다른 예에서, 128x128 (128개의 샘플들 너비 x 128개의 샘플들 높이) 의 사이즈를 갖는 블록은 각각이 64x64 의 사이즈를 갖는 4개의 VPDU들에 걸쳐 있을 수 있다. 블록은 VPDU 파이프라인 스테이지들의 각각에 의해 인터 예측을 수행하기 위해 특정 수의 서브-블록들로 분할될 수 있다. 예를 들어, 128x128 블록은 4개의 상이한 VPDU 파이프라인 스테이지들에 의한 프로세싱을 위해 64x64 서브-블록들로 분할될 수 있다. 인터 예측을 수행하기 위해 이웃 블록들에 대한 의존성이 없으므로, 인터 예측을 위해 블록이 분할될 수 있다.
도 8 은 특정 사이즈들의 블록들을 프로세싱할 때 조도 보상을 선택적으로 제한하기 위한 예시적인 방법 (800) 을 나타내는 흐름도이다. 블록 (802) 에서, 방법 (800) 은 비디오 데이터의 픽처의 블록을 획득하는 것을 포함할 수 있다. 블록은 코딩 유닛 (CU), 예측 유닛 (PU), 변환 유닛 (TU), 또는 픽처의 임의의 다른 블록을 포함할 수 있다. 하나의 예시적인 예에서, 블록은 도 7 에 도시된 현재 블록 (702) 일 수 있다. 더욱이, 일부 예들에서, 비디오 데이터는, 방법 (800) 이 디코딩 디바이스 (예컨대, 112) 에 의해 수행될 때와 같이, 인코딩된 비디오 데이터 (예를 들어, 인코딩된 비디오 비트스트림) 를 포함할 수 있다. 다른 예들에서, 비디오 데이터는, 방법 (800) 이 인코딩 디바이스 (예컨대, 104) 에 의해 수행될 때와 같이, 인코딩되지 않은 비디오 데이터를 포함할 수 있다.
비디오 데이터는 복수의 픽처들을 포함할 수 있고, 픽처들은, 이전에 설명된 바와 같이, 복수의 블록들로 분할될 수 있다. 비디오 데이터는 또한, 모션 보상을 수행하는데 사용될 수 있는 픽처들 및/또는 블록들에 대한 모션 정보를 포함할 수 있다.
블록 (804) 에서, 방법 (800) 은 블록의 사이즈를 결정하는 것을 포함할 수 있다. 예를 들어, 블록은 블록의 폭 및/또는 높이를 결정하기 위해 분석될 수 있다. 블록 (806) 에서, 방법 (800) 은, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 금지하는 블록 사이즈 제한과 연관된 블록 사이즈 이하인지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 더 큰지 여부를 결정하는 것을 포함할 수 있다.
일부 예들에서, 방법 (800) 은 블록의 사이즈가 블록 (804) 에서의 제 1 조건 (예를 들어, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지 여부) 또는 블록 (804) 에서의 제 2 조건 (예를 들어, 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부) 을 충족하는지 여부를 결정할 수 있다. 예를 들어, 블록을 프로세싱하기 위해 사용되는 비디오 코딩 알고리즘이 4x4 블록 사이즈들에 대해 양방향 인터 예측을 제한하면, 방법 (800) 은 블록의 사이즈가 그 특정한 4x4 블록 사이즈 제한과 동일하거나 그 미만인지 여부를 결정할 수 있다. 다른 예로서, 비디오 코딩 파이프라인 구조가 MxN 블록 사이즈를 갖는 경우 (여기서, M 및 N 은 둘 다 양의 정수임), 방법 (800) 은 블록의 사이즈가 MxN 보다 큰지를 결정할 수 있다. 다른 예들에서, 방법 (800) 은 블록의 사이즈가 제 1 조건 (예를 들어, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지 여부) 및 제 2 조건 (예를 들어, 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부) 양자 모두를 충족하는지 여부를 결정할 수 있다.
일부 예들에서, 블록 사이즈 제한은 양방향 인터 예측을 가능하게 하거나 허용하도록 최소 블록 사이즈 세트를 정의할 수 있다. 일부 예들에서, 최소 블록 사이즈는 블록들에 대한 양방향 인터 예측을 허용하기 위해 요구되는 임계 사이즈를 제공할 수 있다. 일부 예들에서, 블록 사이즈 제한과 연관된 블록 사이즈는 양방향 인터 예측을 가능하게 하거나 허용하도록 설정된 최소 블록 사이즈보다 더 작은 블록 사이즈일 수 있다. 따라서, 블록 사이즈 제한은 블록 사이즈 제한과 연관된 블록 사이즈 이하인 사이즈를 갖는 임의의 블록들에 대해 양방향 인터 예측을 방지하거나 금지할 수 있다.
블록 (808) 에서, 방법 (800) 은 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 더 큰 것 중 하나인 것을 결정하는 것을 포함할 수 있다.
블록 (810) 에서, 방법 (800) 은 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 더 큰 것 중 하나라는 결정에 기초하여 블록에 대한 조도 보상 (또는 로컬 조도 보상) 을 디스에이블하는 것을 포함할 수 있다. 블록에 대한 조도 보상을 디스에이블하는 것은 블록에 대한 조도 보상을 제한, 금지, 회피 및/또는 억제하는 것 및/또는 블록에 대한 조도 보상을 적용 또는 인에이블하지 않기로 결정하는 것을 포함할 수 있다.
일부 양태들에서, 방법 (800) 은 블록에 대한 조도 보상의 디스에이블링에 기초하여 블록과 연관된 조도 보상 플래그의 값을 폴스로 설정하는 것을 포함할 수 있다. 일부 예들에서, 폴스로 설정된 조도 보상 플래그의 값은 블록에 대해 조도 보상이 디스에이블됨을 나타낸다. 일부 구현들에서, 조도 보상 플래그의 폴스 값은 0 또는 널 (null) 값일 수 있다.
일부 양태들에서, 방법 (800) 은 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 또는 그 미만인 것에 기초하여 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 것을 포함할 수 있다. 또한, 일부 경우들에서, 블록에 대한 조도 보상은 블록에 대한 양방향 인터 예측을 적용하지 않도록 하는 결정에 적어도 부분적으로 기초하여 디스에이블될 수 있다.
일부 양태들에서, 방법 (800) 은 비디오 데이터의 픽처의 상이한 블록 (예를 들어, 새로운 현재 블록) 의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈보다 큰지 여부 또는 상이한 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 작은지 여부를 결정하는 것, 비디오 데이터의 픽처의 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈보다 크고 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 작은 것을 결정하는 것, 및, 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈보다 크고 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 작다는 결정에 기초하여 상이한 블록에 대한 조도 보상을 인에이블하는 것을 포함할 수 있다.
일부 경우들에서, 상이한 블록과 연관된 조도 보상 플래그의 값은, 조도 보상이 상이한 블록에 대해 인에이블될 때 (또는 이에 기초하여) 트루로 설정될 수 있다. 트루로 설정된 조도 보상 플래그의 값은 조도 보상이 상이한 블록에 대해 인에이블됨을 나타낼 수 있다. 일부 구현들에서, 조도 보상 플래그의 값은 트루 값을 표시하기 위해 1 로 설정될 수 있다.
일부 예들에서, 하나 이상의 조도 보상 파라미터들은 블록 (예를 들어, 702) 의 하나 이상의 이웃하는 블록들 (예를 들어, Ni) 및 블록의 인터 예측을 위해 선택된 레퍼런스 블록 (예를 들어, 704 또는 706) 의 하나 이상의 추가적인 이웃하는 블록들 (예를 들어, P0 또는 P1) 에 기초하여 상이한 블록에 대해 도출될 수 있고, 조도 보상은 하나 이상의 조도 보상 파라미터들에 기초하여 상이한 블록에 대해 적용될 수 있다. 또한, 블록의 샘플은 블록에 적용된 조도 보상에 기초하여 재구성될 수 있다.
일부 양태들에서, 방법 (800) 은 예측 모드에 기초하여 그리고 조도 보상 없이 블록을 (예를 들어, 디코딩 디바이스 (112) 를 통해) 디코딩하는 것을 포함할 수 있다. 예를 들어, 블록은 양방향 인터 예측, 단방향 인터 예측, 인트라 예측 등을 사용하여, 그리고 애플리케이션 조도 보상 없이 디코딩될 수 있다. 일부 경우들에서, 예측 모드는 블록을 포함하는 비트스트림에서 신택스 데이터를 사용하여 시그널링될 수 있다.
일부 경우들에서, 블록의 샘플은 이전에 설명된 바와 같이, 블록에 대해 추정된 잔차 값 및 예측 모드에 기초하여 재구성될 수 있다. 예를 들어, 잔차 값이 블록에 대해 계산될 수 있고, 예측 모드 (예를 들어, 양방향 인터 예측, 단방향 인터 예측, 인트라 예측 등) 가 블록에 대해 수행될 수 있다. 그 후, 블록의 샘플은 블록에 대한 잔차 값 및 블록에 대해 수행된 예측 모드에 기초하여 재구성될 수 있다.
일부 양태들에서, 방법 (800) 은 비디오 데이터의 픽처의 블록을 포함하는 인코딩된 비디오 비트스트림을 생성하는 것 및 인코딩된 비디오 비트스트림을 디코딩 디바이스 (예를 들어, 112) 로 시그널링하는 것을 포함할 수 있다. 일부 예들에서, 하나 이상의 조도 보상 플래그들은 인코딩된 비디오 비트스트림에서 시그널링될 수 있다. 하나 이상의 조도 보상 플래그들은 블록에 대해 조도 보상이 디스에이블된다는 표시를 포함할 수 있다. 예를 들어, 하나 이상의 조도 보상 플래그들은 조도 보상이 블록에 대해 디스에이블된다는 것을 나타내는 폴스 값을 갖는 조도 보상 플래그를 포함할 수 있다.
일부 예들에서, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈 이하이거나 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰 것 중 하나라고 결정하는 것은 조도 보상이 제한된다고 결정하는 것을 포함할 수 있다. 일부 경우들에서, 조도 보상 플래그는 조도 보상이 제한된다는 결정에 기초하여 인코딩된 비디오 비트스트림에서 시그널링되지 않을 수도 있다.
도 9 는 비디오 데이터를 디코딩하는 예시적인 방법 (900) 을 나타내는 흐름도이다. 일부 예들에서, 방법 (900) 은 블록의 사이즈, 블록이 파이프라인 구조에서의 블록들보다 큰지 여부, 및/또는 양방향 예측이 블록에 대해 적용되는지 여부에 기초하여 각각의 블록에 대한 조도 보상을 선택적으로 적용하거나 적용하지 않는 것을 포함할 수 있다.
블록 (902) 에서, 방법 (900) 은 비디오 데이터를 포함하는 인코딩된 비디오 비트스트림을 획득하는 것을 포함할 수 있다. 블록 (904) 에서, 방법 (900) 은 인코딩된 비디오 비트스트림으로부터, 비디오 데이터의 픽처의 블록 (예를 들어, 블록 (702)) 을 획득하는 것을 포함할 수 있다. 블록은 CU, PU, TU, 또는 픽처의 임의의 다른 블록을 포함할 수 있다. 일부 예들에서, 비디오 데이터는, 방법 (900) 이 디코딩 디바이스 (예컨대, 112) 에 의해 수행될 때와 같이, (예를 들어, 인코딩된 비디오 비트스트림에서) 인코딩된 비디오 데이터를 포함할 수 있다. 비디오 데이터는 복수의 픽처들을 포함할 수 있고, 픽처들은, 이전에 설명된 바와 같이, 복수의 블록들로 분할될 수 있다. 비디오 데이터는 또한, 모션 보상을 수행하는데 사용될 수 있는 픽처들 및/또는 블록들에 대한 모션 정보를 포함할 수 있다.
블록 (906) 에서, 방법 (900) 은, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은 각각의 사이즈를 갖는 블록들에 대한 양방향 인터 예측을 금지하는 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부를 결정하는 것을 포함할 수 있다.
일부 예들에서, 방법 (900) 은 블록의 사이즈가 블록 (906) 에서의 제 1 조건 (예를 들어, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지 여부) 또는 블록 (906) 에서의 제 2 조건 (예를 들어, 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부) 을 충족하는지 여부를 결정할 수 있다. 예를 들어, 양방향 인터 예측이 4x4 블록 사이즈들에 대해 제한되면, 방법 (900) 은 블록의 사이즈가 특정 4x4 블록 사이즈 제한과 동일하거나 그보다 작은지 여부를 결정할 수 있다. 다른 예로서, 비디오 코딩 파이프라인 구조가 MxN 블록 사이즈를 갖는 경우 (여기서, M 및 N 은 둘 다 양의 정수임), 방법 (900) 은 블록의 사이즈가 MxN 보다 큰지를 결정할 수 있다. 다른 예들에서, 방법 (900) 은 블록의 사이즈가 제 1 조건 (예를 들어, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지 여부) 및 제 2 조건 (예를 들어, 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부) 양자 모두를 충족하는지 여부를 결정할 수 있다.
블록 사이즈 제한은 양방향 인터 예측을 인에이블하기 위해 설정된 최소 블록 사이즈 및/또는 양방향 인터 예측을 디스에이블하기 위해 설정된 하나 이상의 블록 사이즈를 정의할 수 있다. 일부 예들에서, 최소 블록 사이즈는 블록들에 대한 양방향 인터 예측을 허용하기 위해 요구되는 임계 사이즈를 제공할 수 있다. 따라서, 블록 사이즈 제한은 최소 블록 사이즈 미만의 사이즈를 갖는 임의의 블록들에 대한 양방향 인터 예측을 방지하거나 금지할 수 있다. 일부 예들에서, 블록 사이즈 제한과 연관된 블록 사이즈는 양방향 인터 예측이 블록 사이즈 제한에 의해 금지되거나 제한되는 사이즈일 수 있다.
블록 (908) 에서, 방법 (900) 은 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작거나 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰 것에 기초하여 블록에 대한 조도 보상 (또는 로컬 조도 보상) 을 디스에이블하는 것을 포함할 수 있다. 예를 들어, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈 이하이거나 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰 경우, 블록에 대한 조도 보상은 회피되거나 억제될 수 있다. 일부 예들에서, 블록에 대한 조도 보상을 디스에이블하는 것은 블록에 대한 조도 보상을 회피, 제한, 금지, 및/또는 억제하는 것, 및/또는 블록에 대한 조도 보상을 적용 또는 인에이블하지 않기로 결정하는 것을 포함할 수 있다. 블록의 사이즈가 양방향 예측을 위해 정의된 블록 사이즈 제한과 연관된 블록 사이즈 이하이거나 또는 블록이 파이프라인 구조에서의 블록들보다 클 때 조도 보상을 디스에이블함으로써, 블록에 대한 프로세싱 비용 및/또는 복잡성이 감소될 수 있고 이전에 설명된 프로세싱 문제들 및 불일치들이 회피될 수 있다.
일부 예들에서, 블록에 대한 조도 보상을 디스에이블하는 것은, 블록의 사이즈에 기초하여 조도 보상이 블록에 대해 적용될 것인지 여부 및/또는 블록이 파이프라인 구조에서의 블록들보다 큰지 여부를 결정하는 것을 포함할 수 있다. 예를 들어, 블록의 사이즈가 양방향 예측을 위해 설정된 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은 경우, 블록에 대한 조도 보상이 회피되거나 억제될 수 있다. 또한, 블록이 파이프라인 구조의 블록들보다 크면, 블록에 대한 조도 보상이 회피되거나 억제될 수 있다. 다른 예들에서, 블록에 대한 조도 보상을 디스에이블하는 것은 블록의 인터 예측을 위해 양방향 예측을 적용할지 여부의 결정에 기초하여 블록에 대한 조도 보상을 적용할지 여부를 결정하는 것을 포함할 수 있다.
일부 구현들에서, 블록의 사이즈가 양방향 예측을 위해 설정된 블록 사이즈 제한과 연관된 블록 사이즈와 같거나 작은지 또는 파이프라인 구조에서의 블록들보다 큰지 여부를 결정하는 것 및 후속적으로 블록의 사이즈가 양방향 예측을 위해 설정된 블록 사이즈 제한과 연관된 블록 사이즈와 같거나 작은지 또는 파이프라인 구조에서의 블록들보다 큰지 여부에 기초하여 블록에 대한 조도 보상을 디스에이블할지 여부를 결정하는 것 대신에, 방법 (900) 은 조도 보상 플래그 또는 조도 보상 플래그의 결여에 기초하여 블록에 대한 조도 보상을 디스에이블할지 여부를 결정할 수 있다.
예를 들어, 조도 보상 플래그는 인코딩된 비디오 비트스트림과 함께 시그널링될 수 있고, 조도 보상이 블록에 대해 적용될지 여부를 표시할 수 있다. 일부 경우들에서, 폴스로 설정되는 조도 보상 플래그는 블록에 대해 조도 보상이 적용되지 않음을 나타낸다. 그렇지 않으면, 트루로 설정되는 조도 보상 플래그는 블록에 대해 조도 보상이 적용되어야 함을 나타낼 수 있다. 일부 예들에서, 양방향 예측이 현재 블록에 대해 적용되어야 하고, 블록의 사이즈가 양방향 예측을 위한 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 또는 그보다 작고, 그리고/또는, 블록이 파이프라인 구조에서의 블록들보다 더 크다고 결정되면, 조도 보상 플래그는 폴스로으로 설정될 수도 있다. 일부 경우들에서, 방법 (900) 은 조도 보상 플래그가 인코딩된 비디오 비트스트림과 함께 시그널링되지 않는 경우 블록에 대한 조도 보상이 디스에이블되거나 회피되어야 한다고 결정할 수 있다.
일부 양태들에서, 방법 (900) 은 인코딩된 비디오 비트스트림으로부터, 비디오 데이터의 픽처의 상이한 블록을 획득하는 것, 비디오 데이터의 픽처의 상이한 블록 (예를 들어, 새로운 현재 블록) 의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈보다 큰지 여부 또는 상이한 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 작은지 여부를 결정하는 것을 포함할 수 있다. 일부 예들에서, 방법 (900) 은 상이한 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈보다 크고 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 작다는 결정에 기초하여 상이한 블록에 대한 조도 보상을 적용하는 것을 더 포함할 수 있다.
일부 예들에서, 상이한 블록에 대한 조도 보상을 적용하는 것은 상이한 블록의 하나 이상의 이웃하는 블록들 및 상이한 블록의 인터 예측을 위해 사용되는 레퍼런스 블록의 하나 이상의 이웃하는 블록들을 사용하여 상이한 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하는 것을 포함할 수 있다. 예를 들어, 이전에 설명된 바와 같이, (샘플, 또는 픽셀의) 루미넌스 값은 선형 형태 a*p + b 의 인터 예측에서 보상될 수 있고, 여기서, p 는 인터 예측에서의 샘플이고, a 는 스케일링 팩터이고, b 는 오프셋이다. 스케일링 팩터 a 및 오프셋 b 는 (예를 들어, 도 5a 및 도 5b 에 도시된 바와 같이) 상이한 블록의 이웃 샘플들 및 레퍼런스 블록의 이웃 샘플들을 사용하여 도출될 수 있는 파라미터들이다. 일부 예들에서, 상이한 블록의 하나 이상의 이웃하는 블록들은 상이한 블록의 상부 이웃하는 블록 또는 좌측 이웃하는 블록 중 하나 이상을 포함할 수 있고, 레퍼런스 블록의 하나 이상의 이웃하는 블록들은 레퍼런스 블록의 상부 이웃하는 블록 또는 좌측 이웃하는 블록 중 하나 이상을 포함할 수 있다.
이전에 설명된 바와 같이, 블록을 코딩할 때 프로세싱 비용들 및/또는 복잡성들과 연관된 하나 이상의 전술한 도전들은 일부 경우들에서 조도 보상을 선택적으로 회피함으로써 극복될 수 있다. 예를 들어, 블록에 대해 양방향 예측이 제한되는 경우, 블록에 대한 조도 보상은 억제되거나 수행되지 않을 수도 있다. 다른 예로서, 블록이 블록에 대한 양방향 예측을 금지하거나 방지하는 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 작은 사이즈를 갖는 경우 또는 블록이 파이프라인 구조의 블록들보다 큰 경우, 조도 보상은 현재 블록에 대해 디스에이블될 수 있다. 이러한 조건들을 충족시키는 (예를 들어, 양방향 예측을 금지하거나 방지하는 블록 사이즈 제한과 연관된 블록 사이즈 이하의 사이즈 또는 파이프라인 구조에서의 블록들보다 큰 사이즈를 갖는) 블록들에 대한 조도 보상을 디스에이블하는 것 (예를 들어, 억제, 회피, 제한, 금지, 비적용 등) 은 이러한 블록들에 대한 프로세싱 비용 및/또는 복잡성을 감소시킬 수 있다.
일부 경우들에서, 조도 보상 플래그 (또는 IC 플래그 또는 LIC 플래그) 는 블록에 대한 모션 정보와 함께 저장될 수 있다. 일부 예들에서, 조도 보상 플래그는 모든 양방향 모션 벡터 후보들에 대해 폴스로 설정될 수 있다. 일부 예들에서, 조도 보상 플래그가 달리 표시하는 경우에도 (예를 들어, 트루로 설정됨), 조도 보상은 회피될 수 있다. 예를 들어, 트루로 설정된 조도 보상 플래그가 다른 블록으로부터 상속되었지만, 블록에 대해 양방향 모션 보상이 수행되어야 하거나, 블록이 파이프라인 구조 사이즈보다 크거나, 현재 블록의 사이즈가 양방향 예측을 위한 블록 사이즈 제한 이하인 경우, 블록에 대한 조도 보상은 회피되거나 디스에이블될 수도 있다.
전술한 바와 같이, 조도 보상 플래그는 블록에 대한 모션 정보와 함께 저장될 수 있다. 일부 예들에서, 저장된 조도 보상 플래그는 연관된 모션 정보와 함께 상속될 수 있다. 예를 들어, 이웃 블록의 조도 보상 플래그 및 모션 정보는 (예를 들어, 병합 모드에서) 블록의 모션 예측을 위해 상속되고 사용될 수 있다. 일부 예들에서, 블록의 모션 예측은 변경 없이 상속된 모션 정보를 사용하는 것을 포함할 수 있다. 이러한 예들에서, 조도 보상은 상속된 조도 보상 플래그의 값에 기초하여 블록에 대해 수행될 수 있다. 예를 들어, 이웃 블록으로부터의 상속된 모션 벡터들은 블록에 대한 모션 벡터들로서 사용될 수 있고, 이웃 블록으로부터의 상속된 조도 보상 플래그가 트루인 경우 조도 보상이 수행될 수 있다. 이러한 예들에서, LIC 파라미터들은 또한 이웃 블록으로부터 상속될 수 있고, 조도 보상 플래그가 트루인 경우 블록에 대한 LIC 파라미터들로서 사용될 수 있다.
다른 예들에서, 블록의 모션 예측은 이웃 블록과 같은 다른 블록의 모션 정보로부터 블록에 대한 모션 정보를 도출하는 것을 포함할 수 있다. 이러한 예들에서, 블록에 대한 모션 정보를 도출하는 것은 (예를 들어, AMVP 또는 TMVP 모드에서) 이웃 블록 또는 다른 블록의 모션 정보를 수정하는 것을 포함할 수 있다. 예를 들어, TMVP 모드에서는 이웃 블록의 모션 벡터는 스케일링될 수도 있고, 그 스케일링된 모션 벡터는 블록의 모션 벡터로서 사용될 수 있다. 페어-와이즈 (pair-wise) 모션 벡터 도출에서, 2개의 이웃하는 블록들의 2개의 모션 벡터들 MV1 및 MV2 는 블록의 모션 벡터 MV 를 도출하는데 사용될 수 있다. 예를 들어, 블록의 모션 벡터 MV 는 2 개의 모션 벡터들 MV1 및 MV2 의 반-합으로서 도출될 수 있고, 여기서 MV = (MV1 + MV2)/2 이다. 이러한 예들에서 (다른 것들 중에서도) 블록의 모션 벡터는 블록의 모션 벡터를 도출하는데 사용되는 다른 블록들의 하나 이상의 모션 벡터들과 상이할 수도 있다. 블록의 모션 벡터가 블록의 모션 벡터를 도출하는데 사용되는 다른 블록들의 하나 이상의 모션 벡터들과 상이할 수도 있는 경우, 하나 이상의 다른 블록들로부터 블록에 대한 조도 보상 플래그를 상속하는 것은 문제가 될 수 있다. 예를 들어, 블록에 대한 도출된 (수정된) 모션 벡터는 다른 블록들의 하나 이상의 모션 벡터들 (수정되지 않음) 에 의해 포인팅된 블록과는 상이한 레퍼런스 픽처에서의 블록을 포인팅할 수도 있다. 상응하여, 다른 블록들 중 하나 이상에 대해 조도 보상이 수행된 (또는 상속된 조도 보상 플래그가 트루인) 경우에도, 하나 이상의 다른 블록들의 모션 벡터들로부터 모션 정보가 도출되는 블록에 대해 조도 보상이 필요하지 않을 수도 있다.
일부 예들에서, 양방향 예측 및/또는 조도 보상이 블록에 대해 적용되어야 하는지 여부에 관한 정보는 시그널링될 수 있거나, 또는 블록에 저장되거나 블록과 연관된 정보에 기초할 수 있다. 예를 들어, 인코딩 디바이스 (예를 들어, 104) 로부터 디코딩 디바이스 (예를 들어, 112) 로의 시그널링은 블록이 양방향 예측 모션 보상 및/또는 조도 보상으로 코딩되었는지 여부를 표시할 수 있다.
일부 예들에서, 블록에 대해 양방향 예측 및/또는 조도 보상을 적용할지 여부의 표시는 블록과 연관된 조도 보상 플래그에 기초할 수 있다. 예를 들어, 폴스로 설정되는 조도 보상 플래그의 값은 양방향 예측 및/또는 조도 보상이 블록에 대해 적용되지 않음을 나타낼 수 있다. 다른 한편, 트루로 설정된 조도 보상 플래그의 값은, 블록에 대해 양방향 예측 및/또는 조도 보상이 적용되어야 함을 나타낼 수 있다. 일부 경우들에서, 블록과 연관된 비트스트림으로 시그널링되는 조도 보상 플래그의 결여는 조도 보상이 그 블록에 대해 디스에이블되거나 회피되어야 한다는 것을 표시할 수 있다.
일부 예들에서, 블록의 사이즈 및 파이프라인 구조의 사이즈에 기초하여 블록에 대한 조도 보상을 적용할지 여부를 결정하는 것은 비디오 비트스트림에서의 시그널링 정보가 블록과 연관된 조도 보상 플래그를 포함하는지 여부에 의존할 수 있다. 예를 들어, 시그널링 정보가 조도 보상 플래그를 포함하지 않는 경우, 방법 (900) 은 블록 (906) 을 수행할 수 있고, 후속하여, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈 이하이거나 또는 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부에 기초하여 블록에 대한 조도 보상을 디스에이블할지 여부를 결정할 수 있다.
일부 예들에서, 블록에 대한 모션 정보가 상속될 수 있다. 예를 들어, 병합 모드에서, 블록에 대한 모션 정보는 이웃 블록 또는 후보 리스트 내의 다른 블록의 모션 정보로부터 상속될 수 있다. 일부 예들에서, 조도 보상 플래그는 블록에 대한 모션 정보를 포함하는 모션 벡터 후보 리스트에 블록에 대한 모션 정보와 함께 저장될 수 있다.
일부 예들에서, 양방향 예측이 적용될지에 관한 정보가 결정될 수 있다. 예를 들어, 블록에 대해 양방향 예측을 적용하는 것은 블록에 대한 양방향 예측자를 획득하기 위해 제 1 레퍼런스 블록 및 제 2 레퍼런스 블록을 사용하는 것을 포함할 수 있다. 도 7 의 예시적인 예를 고려하면, 현재 블록 (702) 에 대해 양방향 예측 모션 보상을 적용할지 여부를 결정하는 것은 제 1 레퍼런스 블록 (704) 및 제 2 레퍼런스 블록 (706) 이 제 1 단방향 예측자 및 제 2 단방향 예측자를 각각 획득하기 위해 사용될 수 있는지 여부에 기초할 수 있다. 일부 예들에서, 제 1 레퍼런스 블록 (704) 및 제 2 레퍼런스 블록 (706) 은, 제 1 레퍼런스 블록 (704) 및 제 2 레퍼런스 블록 (706) 이 이용가능한 경우에, 제 1 단방향 예측자 및 제 2 단방향 예측자를 각각 획득하기 위해 사용될 수 있다. 일부 경우들에서, 제 1 레퍼런스 블록 (704) 및 제 2 레퍼런스 블록 (706) 중 하나 또는 양자 모두는 이용가능하지 않을 수도 있고, 이에 대응하여, 양방향 예측 모션 보상이 현재 블록 (702) 에 대해 적용되지 않을 수도 있다.
도 10 은 비디오 데이터를 인코딩하기 위한 예시적인 방법 (1000) 을 나타내는 흐름도이다. 일부 예들에서, 방법 (1000) 은, 양방향 예측이 적용되는지 여부, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은 각각의 사이즈를 갖는 블록들에 대해 양방향 예측을 금지하거나 제한하는 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지, 또는 블록이 파이프라인 구조에서의 블록들보다 큰지 여부에 기초하여, 각각의 블록에 대한 조도 보상을 선택적으로 적용하거나 적용하지 않는 것을 포함할 수 있다.
블록 (1002) 에서, 방법 (1000) 은 비디오 데이터의 픽처의 블록을 획득하는 것을 포함할 수 있다. 블록은 CU, PU, TU, 또는 픽처의 임의의 다른 블록을 포함할 수 있다. 일부 예들에서, 비디오 데이터는, 방법 (1000) 이 인코딩 디바이스 (예컨대, 인코딩 디바이스 (104)) 에 의해 수행될 때와 같이, 인코딩되지 않은 비디오 데이터를 포함할 수 있다. 비디오 데이터는 복수의 픽처들을 포함할 수 있고, 픽처들은, 이전에 설명된 바와 같이, 복수의 블록들로 분할될 수 있다. 방법 (1000) 은, 모션 보상을 수행하는데 사용될 수 있는 픽처들 및/또는 블록들에 대한 모션 정보를 결정할 수 있다.
블록 (1004) 에서, 방법 (1000) 은, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은 각각의 사이즈를 갖는 블록들에 대한 양방향 인터 예측을 금지하는 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부를 결정하는 것을 포함할 수 있다.
일부 예들에서, 방법 (1000) 은 블록의 사이즈가 블록 (1004) 에서의 제 1 조건 (예를 들어, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지 여부) 또는 블록 (1004) 에서의 제 2 조건 (예를 들어, 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부) 을 충족하는지 여부를 결정할 수 있다. 예를 들어, 양방향 인터 예측이 4x4 블록 사이즈들에 대해 제한되면, 방법 (1000) 은 블록의 사이즈가 특정 4x4 블록 사이즈 제한과 동일하거나 그보다 작은지 여부를 결정할 수 있다. 다른 예로서, 비디오 코딩 파이프라인 구조가 MxN 블록 사이즈를 갖는 경우 (여기서, M 및 N 은 둘 다 양의 정수임), 방법 (1000) 은 블록의 사이즈가 MxN 보다 큰지를 결정할 수 있다. 다른 예들에서, 방법 (1000) 은 블록의 사이즈가 제 1 조건 (예를 들어, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은지 여부) 및 제 2 조건 (예를 들어, 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰지 여부) 양자 모두를 충족하는지 여부를 결정할 수 있다.
블록 사이즈 제한은 양방향 인터 예측을 인에이블하기 위해 설정된 최소 블록 사이즈 및/또는 양방향 인터 예측을 디스에이블하기 위한 하나 이상의 블록 사이즈들을 정의할 수 있다. 일부 예들에서, 최소 블록 사이즈는 블록들에 대한 양방향 인터 예측을 허용하기 위해 요구되는 임계 사이즈를 제공할 수 있다. 따라서, 블록 사이즈 제한은 최소 블록 사이즈보다 작은 사이즈를 갖는 임의의 블록들에 대해 양방향 인터 예측을 방지하거나 금지할 수 있다. 일부 예들에서, 블록 사이즈 제한은, 양방향 인터 예측이 디스에이블되어야 하는, 블록 (1004) 에서의 블록 사이즈 제한과 연관된 블록 사이즈와 같은 하나 이상의 블록 사이즈들을 정의할 수 있다.
블록 (1006) 에서, 방법 (1000) 은 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작거나 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰 것에 기초하여 블록에 대한 조도 보상 (또는 로컬 조도 보상) 을 디스에이블하는 것을 포함할 수 있다. 예를 들어, 블록의 사이즈가 블록 사이즈 제한과 연관된 블록 사이즈 이하이거나 비디오 코딩 파이프라인 구조와 연관된 블록 사이즈보다 큰 경우, 블록에 대한 조도 보상은 회피되거나 억제될 수 있다. 일부 예들에서, 블록에 대한 조도 보상을 디스에이블하는 것은 블록에 대한 조도 보상을 회피, 제한, 금지, 및/또는 억제하는 것, 및/또는 블록에 대한 조도 보상을 적용 또는 인에이블하지 않기로 결정하는 것을 포함할 수 있다. 블록의 사이즈가 양방향 예측을 위한 블록 사이즈 제한과 연관된 블록 사이즈 이하일 때 또는 블록이 파이프라인 구조에서의 블록들보다 클 때 조도 보상을 디스에이블함으로써, 블록에 대한 프로세싱 비용 및/또는 복잡성이 감소될 수 있고 이전에 설명된 프로세싱 문제들 및 불일치들이 회피될 수 있다.
일부 예들에서, 블록에 대한 조도 보상을 디스에이블하는 것은, 블록의 사이즈에 기초하여 조도 보상이 블록에 대해 적용될 것인지 여부 및/또는 블록이 파이프라인 구조에서의 블록들보다 큰지 여부를 결정하는 것을 포함할 수 있다. 예를 들어, 블록의 사이즈가 양방향 예측을 위해 설정된 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 그보다 작은 경우에는, 블록에 대한 조도 보상이 회피되거나 억제되어야 한다는 결정이 이루어질 수 있다. 또한, 블록이 파이프라인 구조에서의 블록들보다 큰 경우에는, 블록에 대한 조도 보상이 회피되거나 억제되어야 한다는 결정이 이루어질 수 있다. 다른 예들에서, 블록에 대한 조도 보상을 디스에이블하는 것은 블록의 인터 예측을 위해 양방향 예측을 적용할지 여부의 결정에 기초하여 블록에 대한 조도 보상을 적용할지 여부를 결정하는 것을 포함할 수 있다.
일부 구현들에서, 블록의 사이즈가 양방향 예측을 위해 설정된 블록 사이즈 제한과 연관된 블록 사이즈와 같거나 작은지 또는 파이프라인 구조에서의 블록들보다 큰지 여부를 결정하는 것 및 후속적으로 블록의 사이즈가 양방향 예측을 위해 설정된 블록 사이즈 제한과 연관된 블록 사이즈와 같거나 작은지 여부 또는 블록의 사이즈가 파이프라인 구조에서의 블록들보다 큰지 여부에 기초하여 블록에 대한 조도 보상을 디스에이블할지 여부를 결정하는 것 대신에, 방법 (1000) 은 조도 보상 플래그 또는 블록과 연관된 조명 플래그의 결여에 기초하여 블록에 대한 조도 보상을 디스에이블할지 여부를 결정할 수 있다.
예를 들어, 조도 보상 플래그는 블록에 대해 조도 보상이 적용될지 여부를 나타낼 수 있다. 일부 경우들에서, 폴스로 설정되는 조도 보상 플래그는 블록에 대해 조도 보상이 적용되지 않음을 나타낸다. 그 외에, 트루로 설정되는 조도 보상 플래그는 블록에 대해 조도 보상이 적용되어야 함을 나타낼 수 있다. 일부 예들에서, 양방향 예측이 블록에 대해 적용되어야 하는 것, 블록의 사이즈가 양방향 예측을 위한 블록 사이즈 제한과 연관된 블록 사이즈와 동일하거나 또는 그보다 작은 것, 및/또는, 블록이 파이프라인 구조에서의 블록들보다 더 큰 것이 결정되는 경우에, 조도 보상 플래그는 폴스로으로 설정될 수도 있다.
전술한 바와 같이, 조도 보상 플래그는 블록에 대한 모션 정보와 함께 저장될 수 있다. 일부 예들에서, 조도 보상 플래그는 모든 양방향 모션 벡터 후보들에 대해 폴스로 설정될 수 있다. 일부 예들에서, 조도 보상 플래그가 달리 표시하는 경우에도 (예를 들어, 트루로 설정됨), 조도 보상은 회피될 수 있다. 예를 들어, 트루로 설정된 조도 보상 플래그가 다른 블록으로부터 상속되었지만, 블록에 대해 양방향 모션 보상이 수행되어야 하는 경우, 블록에 대해 양방향 모션 보상이 적용되지 않는다는 결정, 블록의 사이즈가 양방향 예측을 위한 블록 사이즈 제한 이하이거나 파이프라인 구조의 블록들보다 크다는 결정에 기초하여 블록에 대한 조도 보상이 회피될 수도 있다.
블록 (1008) 에서, 방법 (1000) 은 블록의 적어도 부분을 포함하는 인코딩된 비트스트림을 생성하는 것을 포함할 수 있다. 일부 예들에서, 조도 보상 플래그는 인코딩된 비트스트림에 포함될 수 있다. 일부 예들에서, 조도 보상 플래그는 조도 보상이 블록에 대해 적용되어야 하는지 여부를 표시하는 값 (예를 들어, 트루 또는 폴스) 을 포함할 수 있다.
또한, 일부 경우들에서, 조도 보상 플래그는, 조도 보상이 블록에 대해 적용될 것으로 결정되는 경우에 시그널링될 수 있다. 일부 예들에서, 블록에 대해 조도 보상 플래그를 시그널링하지 않는 것은 조도 보상이 그 블록에 대해 적용되지 않아야 하는 것을 표시할 수 있다.
도 11a 는, 비디오 코딩 알고리즘에 대해 정의된 블록 사이즈 제한 (1104) 에 기초하여, 현재 블록 (1102) 의 LIC 플래그 (1106) 가 오프 (예를 들어, 폴스) 로 설정되고, LIC 가 현재 블록 (1102) 에 대해 수행되지 않고 및/또는 디스에이블되는 예시적인 시나리오 (1100) 를 나타내는 다이어그램이다. 현재 블록 (1102) 은 CU, PU, TU, 또는 픽처의 임의의 다른 블록을 포함할 수 있다. 블록 사이즈 제한 (1104) 은 현재 블록 (1102) 에 대한 조도 보상이 인에이블되어야 하는지 또는 디스에이블되어야 하는지 여부를 결정하는데 사용되는 임계 블록 사이즈를 정의할 수 있다. 현재 블록 (1102) 의 사이즈가 블록 사이즈 제한 (1104) 이하인 경우, 현재 블록 (1102) 에 대한 조도 보상은 디스에이블될 수 있다 (예를 들어, 제한됨, 금지됨, 인에이블/적용되지 않음, 회피됨 등). 한편, 현재 블록 (1102) 의 사이즈가 블록 사이즈 제한 (1104) 보다 크면, 현재 블록 (1102) 에 대한 조도 보상이 인에이블될 수 있다.
일부 예들에서, 블록 사이즈 제한 (1104) 의 사이즈는 현재 블록 (1102) 의 양방향 인터 예측을 위한 코딩 알고리즘에 의해 설정된 임의의 사이즈 제한들에 기초하여 결정될 수 있다. 예를 들어, 코딩 알고리즘이, 양방향 인터 예측이 4x4 이하인 블록들에 대해 디스에이블되어야 하는 것을 제공하는 경우에, 현재 블록 (1102) 에 대한 조도 보상을 인에이블 또는 디스에이블할지 여부를 결정하기 위한 블록 사이즈 제한 (1104) 은, 양방향 인터 예측을 위한 코딩 알고리즘에 의해 설정된 사이즈 제한과 일치하는, 4x4로 설정될 수 있다. 일부 경우들에서, 양방향 인터 예측에 대한 사이즈 제한은 이러한 블록들에 대한 프로세싱 비용 및/또는 복잡성을 감소시키고 및/또는 최악의 경우의 메모리 대역폭 및 복잡성을 감소시키기 위해 더 작은 블록들에 대한 코딩 알고리즘에 의해 설정될 수도 있다. 따라서, 양방향 인터 예측을 위한 사이즈 제한과 일치하는 블록 사이즈 제한 (1104) 을 설정함으로써, 시스템 및/또는 프로세스는 양방향 인터 예측이 제한된 블록들에 대해 조도 보상을 인에이블링하는 것을 회피할 수 있고, 따라서, 시스템 및/또는 프로세스는 조도 보상의 추가적인 비용들 및 복잡성들을 도입하는 것을 회피할 수 있고, 이러한 블록들을 코딩하기 위한 비용 및/또는 복잡성을 감소시키거나 제한할 수 있다.
다른 예들에서, 블록 사이즈 제한 (1104) 의 사이즈는 양방향 인터 예측을 위한 코딩 알고리즘에 의해 설정된 임의의 사이즈 제한들을 고려하거나 고려하지 않고 블록들의 사이즈의 사이즈에 기초하여 특정 코딩 알고리즘에 대해 결정될 수 있다. 예를 들어, 일부 경우들에서, 블록 사이즈 제한 (1104) 의 사이즈는, 하나 이상의 블록 사이즈들에 대해 조도 보상을 적용하는 이점들에 대해 이러한 하나 이상의 블록 사이즈들에 대해 조도 보상을 적용하는 비용/복잡성을 칭량함으로써 특정 코딩 알고리즘에 대해 결정될 수 있다. 다른 예에서, 블록 사이즈 제한 (1104) 의 사이즈는, 예를 들어, 리소스 이용가능성 (예를 들어, 메모리 대역폭/용량, 계산 대역폭/용량, 네트워크 대역폭/용량 등), 특정 코딩 알고리즘의 복잡성, 하나 이상의 블록 사이즈들에 대해 특정 코딩 알고리즘을 적용하는 비용 또는 복잡성, 성능 요건들 (예를 들어, 서비스 품질 등), 하나 이상의 블록들과 연관된 코딩 성능 및 비용/복잡성의 비율 등과 같은 하나 이상의 조건들에 대해, 하나 이상의 블록 사이즈들에 대해 조도 보상을 적용하는 것의 비용/복잡성을 칭량함으로써, 특정 코딩 알고리즘에 대해 결정될 수 있다. 또 다른 예들에서, 블록 사이즈 제한 (1104) 의 사이즈는 추정된 최악의 경우의 메모리 대역폭 및/또는 특정 코딩 알고리즘과 연관된 복잡성에 기초하여 특정 코딩 알고리즘에 대해 결정될 수 있다.
예시적인 시나리오 (1100) 에서, 현재 블록 (1102) 은 도 11a 에 도시된 바와 같이 블록 사이즈 제한 (1104) 보다 아래에 (예를 들어, 더 작음) 있다. 따라서, 현재 블록 (1102) 에 대한 LIC 플래그 (1106) 는 오프 또는 폴스로 설정되며, 이는 조도 보상이 현재 블록 (1102) 에 대해 적용되지 않아야 한다는 것을 나타낸다. 일부 예들에서, 블록 사이즈 제한 (1104) 은 LIC 플래그 (1106) 가 턴 오프되기 위해 현재 블록 (1102) 의 길이 및 폭 양자 모두가 블록 사이즈 제한 (1104) 이하일 것을 요구할 수도 있다. 다른 예들에서, 블록 사이즈 제한 (1104) 은, 현재 블록 (1102) 의 길이 또는 폭만이 블록 사이즈 제한 (1104) 이하인 경우에도 LIC 플래그 (1106) 가 턴 오프되도록 허용할 수도 있다.
도 11b 는, 비디오 코딩 알고리즘에 대해 정의된 블록 사이즈 제한 (1124) 에 기초하여, 현재 블록 (1122) 의 LIC 플래그 (1126) 가 온 (예를 들어, 트루) 으로 설정되고, LIC 가 현재 블록 (1122) 에 대해 수행되고 및/또는 인에이블됨을 나타내는 예시적인 시나리오 (1120) 를 나타내는 다이어그램이다. 현재 블록 (1122) 은 CU, PU, TU, 또는 픽처의 임의의 다른 블록을 포함할 수 있다. 이전에 설명된 바와 같이, 블록 사이즈 제한 (1124) 은 현재 블록 (1122) 에 대한 조도 보상이 인에이블되어야 하는지 또는 디스에이블되어야 하는지 여부를 결정하는데 사용되는 임계 블록 사이즈를 정의할 수 있다. 따라서, 현재 블록 (1122) 의 사이즈가 블록 사이즈 제한 (1124) 과 동일하거나 그 미만이면, 현재 블록 (1122) 에 대한 조도 보상은 디스에이블될 수 있고 (예를 들어, 제한되거나, 금지되거나, 인에이블/적용되지 않거나, 회피되는 등), 현재 블록 (1122) 의 사이즈가 블록 사이즈 제한 (1124) 보다 크면, 현재 블록 (1102) 에 대한 조도 보상은 인에이블될 수 있다.
이 예에서, 현재 블록 (1122) 은 도 11b 에 도시된 바와 같이 블록 사이즈 제한 (1124) 위에 있다 (예를 들어, 더 크다). 따라서, 현재 블록 (1122) 에 대한 LIC 플래그 (1126) 는 온 또는 트루로 설정되며, 이는 조도 보상이 현재 블록 (1122) 에 대해 적용되어야 함을 나타낸다. 일부 예들에서, 블록 사이즈 제한 (1124) 은 LIC 플래그 (1126) 가 턴 온되기 위해 현재 블록 (1122) 의 길이 및 폭 양자 모두가 블록 사이즈 제한 (1124) 위에 있을 것을 요구할 수도 있다. 다른 예들에서, 블록 사이즈 제한 (1124) 은, 현재 블록 (1122) 의 길이 또는 폭만이 블록 사이즈 제한 (1104) 의 각각의 길이 또는 폭보다 더 큰 경우에도 LIC 플래그 (1126) 가 턴 온되도록 허용할 수도 있다.
일부 예들에서, 블록 사이즈 제한 (1124) 은 도 11c 및 도 11d 에 대해 아래에서 추가로 설명되는 바와 같이, 특정 코딩 알고리즘의 파이프라인 구조와 연관된 사이즈에 기초하여 다른 블록 사이즈 제한을 정의할 수 있다. 예를 들어, 블록 사이즈 제한 (1124) 은, 현재 블록 (1122) 의 사이즈가 코딩 알고리즘의 파이프라인 구조에서의 블록들의 사이즈를 초과하거나 더 큰 경우 LIC 플래그 (1126) 가 턴 오프되어야 함을 나타내는 제 2 블록 사이즈 제한을 정의할 수 있다. 따라서, 제 2 블록 사이즈 제한에 기초하여, 현재 블록 (1122) 의 사이즈가 파이프라인 구조에서의 블록들의 사이즈를 초과하거나 더 큰 경우, LIC 플래그 (1126) 는, 현재 블록 (1122) 이 도 11b 에 도시된 블록 사이즈 제한 (1124) 초과인 (예를 들어, 더 큰) 경우에도 오프로 설정될 것이다.
도 11c 는 현재 블록 (1142) 에 대한 LIC 플래그 (1146) 가 파이프라인 구조 블록 사이즈 기반 제한 (1144) 에 기초하여 설정되는 예시적인 시나리오 (1140) 를 나타내는 다이어그램이다. 현재 블록 (1142) 은 CU, PU, TU, 또는 픽처의 임의의 다른 블록을 포함할 수 있다. 파이프라인 구조 블록 사이즈-기반 제한 (1144) 은 현재 블록 (1142) 에 대한 특정 코딩 알고리즘의 파이프라인 구조 내의 블록들의 사이즈에 기초하여 정의될 수 있다.
이 예에서, 파이프라인 구조 블록 사이즈 기반 제한 (1144) 은 특정 코딩 알고리즘의 파이프라인 구조와 연관된 사이즈에 대응하는 블록 사이즈 제한을 정의할 수 있다. 예를 들어, 파이프라인 구조 블록 사이즈 기반 제한 (1144) 은 코딩 알고리즘의 파이프라인 구조에서의 블록들의 사이즈에 기초하여 설정되는 블록 사이즈 제한을 정의할 수 있다. 일부 경우들에서, 블록 사이즈 제한에 대해 정의된 사이즈는 파이프라인 구조에서의 블록들의 사이즈와 매칭될 수 있다. 현재 블록 (1142) 의 사이즈 (예를 들어, 길이 및/또는 폭) 가 파이프라인 구조에서의 블록들의 사이즈를 초과하는 경우, LIC 플래그 (1146) 는, 현재 블록 (1142) 에 대한 LIC 파라미터(들)를 계산하기 위해 사용되는 샘플들 (예를 들어, 레퍼런스 및/또는 이웃 샘플들) 이 파이프라인 구조 내에 맞지 않을 것이므로 오프로 설정될 수 있다.
도 11c 에 도시된 바와 같이, 현재 블록(1142) 의 사이즈는 파이프라인 구조 블록 사이즈 기반 제한 (1144) 에 의해 정의된 사이즈를 초과 (예를 들어, 더 큼) 한다. 즉, 현재 블록 (1142) 의 길이 및/또는 폭은 코딩 알고리즘의 파이프라인 구조에서의 블록들의 길이 및/또는 폭을 초과한다. 따라서, 이 예에서, LIC 플래그 (1146) 는 현재 블록 (1142) 의 사이즈와 파이프라인 구조 사이의 불일치들에 의해 야기된 불일치들, 에러들, 비호환성들, 및/또는 다른 문제들을 방지하기 위해 오프 또는 폴스로 설정된다.
도 11d 는 현재 블록 (1162) 에 대한 LIC 플래그 (1166) 가 파이프라인 구조 블록 사이즈 기반 제한 (1164) 에 기초하여 설정되는 다른 예시적인 시나리오 (1160) 를 나타내는 다이어그램이다. 현재 블록 (1162) 은 CU, PU, TU, 또는 픽처의 임의의 다른 블록을 포함할 수 있다. 이전에 설명된 바와 같이, 파이프라인 구조 블록 사이즈 기반 제한 (1164) 은 현재 블록 (1162) 에 대한 특정 코딩 알고리즘의 파이프라인 구조에서의 블록들의 사이즈에 기초하여 정의될 수 있다.
이 예에서, 현재 블록 (1162) 의 사이즈는 파이프라인 구조 블록 사이즈 기반 제한 (1164) 에 의해 정의된 사이즈 미만이다 (예를 들어, 더 작다). 즉, 현재 블록 (1162) 은 코딩 알고리즘의 파이프라인 구조에서의 블록들보다 작다. 따라서, 이 예에서, LIC 플래그 (1166) 는 온 또는 트루로 설정된다. 일부 경우들에서, 현재 블록 (1162) 의 사이즈가 파이프라인 구조 블록 사이즈 기반 제한 (1164) 에 의해 정의된 사이즈와 동일하면, LIC 플래그 (1166) 는 유사하게 온 또는 트루로 설정될 수 있다.
일부 예들에서, 파이프라인 구조 블록 사이즈 기반 제한 (1164) 은 블록 사이즈 제한들의 세트를 정의하는 블록 사이즈 제한 (예를 들어, 1104 또는 1124) 의 서브세트일 수 있다. 예를 들어, 코딩 알고리즘에 대한 블록 사이즈 제한은 도 11a 및 도 11b 에 각각 도시된 블록 사이즈 제한 (1104 또는 1124) 뿐만 아니라 파이프라인 구조 블록 사이즈 기반 제한 (1164) 을 포함할 수 있다. 따라서, 일부 경우들에서, 현재 블록 (1162) 의 사이즈가 파이프라인 구조 블록 사이즈 기반 제한 (1164) 에 의해 정의된 사이즈 미만인 경우에도, 현재 블록 (1162) 의 사이즈가 또한 블록 사이즈 제한 (1104 또는 1124) 과 같은 다른 블록 사이즈 제한 이하이면, LIC 플래그 (1166) 는 그럼에도 불구하고 오프 또는 폴스로 설정될 수도 있다.
따라서, 코딩 알고리즘의 블록 사이즈 제한이 블록 사이즈 제한 (1104 또는 1124) 과 같은 제 2 블록 사이즈 제한을 포함하는 경우, 현재 블록 (1162) 의 사이즈가 파이프라인 구조 블록 사이즈 기반 제한 (1164) 미만인 것으로 결정될 때 LIC 플래그 (1166) 를 온으로 설정하기 전에, 현재 블록 (1162) 의 사이즈가 제 2 블록 사이즈 제한 이하인지 여부를 결정하기 위한 체크가 수행될 수 있다. 파이프라인 구조 블록 사이즈 기반 제한 (1164) 미만인 것에 더하여, 현재 블록 (1162) 의 사이즈가 제 2 블록 사이즈 제한 위에 있는 (예를 들어, 보다 큰) 것으로 결정되면, LIC 플래그 (1166) 는 온으로 설정될 수 있다. 한편, 현재 블록 (1162) 의 사이즈가 제 2 블록 사이즈 제한과 동일하거나 그 미만인 것으로 대신 결정되는 경우, LIC 플래그 (1166) 는, 현재 블록 (1162) 의 사이즈가 파이프라인 구조 블록 사이즈 기반 제한 (1164) 미만일지라도, 오프로 설정될 수 있다.
일부 구현들에서, (방법들 (800, 900, 및 1000) 을 포함하는) 본원에 기술된 프로세스들 (또는 방법들) 은 도 1 에 도시된 시스템 (100) 과 같은 컴퓨팅 디바이스 또는 장치에 의해 수행될 수 있다. 예를 들어, 프로세스들은, 도 1 및 도 12 에 도시된 인코딩 디바이스 (104) 에 의해, 도 1 및 도 13 에 도시된 디코딩 디바이스 (112) 에 의해, 및/또는, 플레이어 디바이스, 디스플레이, 또는 임의의 다른 클라이언트-측 디바이스와 같은 다른 클라이언트-측 디바이스에 의해 수행될 수 있다. 일부 경우들에서, 컴퓨팅 디바이스 또는 장치는 방법들 (800, 900 및 1000) 의 단계들을 수행하도록 구성되는 하나 이상의 입력 디바이스들, 하나 이상의 출력 디바이스들, 하나 이상의 프로세서들, 하나 이상의 마이크로프로세서들, 하나 이상의 마이크로컴퓨터들, 및/또는 다른 컴포넌트(들)를 포함할 수도 있다.
일부 예들에서, 컴퓨팅 디바이스는 모바일 디바이스, 데스크탑 컴퓨터, 서버 컴퓨터 및/또는 서버 시스템, 또는 다른 유형의 컴퓨팅 디바이스를 포함할 수도 있다. 컴퓨팅 디바이스의 컴포넌트들 (예컨대, 하나 이상의 입력 디바이스들, 하나 이상의 출력 디바이스들, 하나 이상의 프로세서들, 하나 이상의 마이크로프로세서들, 하나 이상의 마이크로컴퓨터들, 및/또는 다른 컴포넌트) 은 회로에서 구현될 수 있다. 예를 들어, 컴포넌트들은, 하나 이상의 프로그래머블 전자 회로들 (예컨대, 마이크로프로세서들, 그래픽 프로세싱 유닛 (GPU) 들, 디지털 신호 프로세서 (DSP) 들, 중앙 프로세싱 유닛 (CPU) 들, 및/또는 다른 적합한 전자 회로들) 을 포함할 수 있는 전자 회로들 또는 다른 전자적 하드웨어를 포함할 수 있고/거나 그러한 전자 회로들 또는 다른 전자적 하드웨어를 이용하여 구현될 수 있고, 및/또는, 본원에 기술된 다양한 동작들을 수행하기 위해 컴퓨터 소프트웨어, 펌웨어, 또는 이들의 임의의 조합을 포함하고/거나 그러한 것들을 이용하여 구현될 수 있다. 일부 예에서, 컴퓨팅 디바이스 또는 장치는 비디오 프레임들을 포함하는 비디오 데이터 (예를 들어, 비디오 시퀀스) 를 캡처하도록 구성된 카메라를 포함할 수도 있다. 일부 예들에서, 비디오 데이터를 캡처하는 카메라 또는 다른 캡처 디바이스는 컴퓨팅 디바이스로부터 분리되어 있으며, 이 경우 컴퓨팅 디바이스는 캡처된 비디오 데이터를 수신 또는 획득한다. 컴퓨팅 디바이스는 비디오 데이터를 통신하도록 구성된 네트워크 인터페이스를 포함할 수도 있다. 네트워크 인터페이스는 인터넷 프로토콜 (IP) 기반 데이터 또는 다른 타입의 데이터를 통신하도록 구성될 수도 있다. 일부 예들에서, 컴퓨팅 디바이스 또는 장치는 비디오 비트스트림의 픽처들의 샘플들과 같은 출력 비디오 콘텐츠를 디스플레이하기 위한 디스플레이를 포함할 수도 있다.
프로세스들은 논리 흐름도에 관해 기술될 수 있고, 그것들의 동작은 하드웨어, 컴퓨터 명령들 또는 이들의 조합으로 구현될 수 있는 동작들의 시퀀스를 표현한다. 컴퓨터 명령들의 맥락에서, 그 동작들은, 하나 이상의 프로세서들에 의해 실행될 때, 열거된 동작들을 수행하는 하나 이상의 컴퓨터 판독가능 저장 매체들 상에 저장된 컴퓨터 실행가능 명령들을 표현한다. 일반적으로, 컴퓨터 실행가능 명령들은 특정의 기능들을 수행하거나 또는 특정의 데이터 타입들을 구현하는 루틴들, 프로그램들, 오브젝트들, 컴포넌트들, 데이터 구조들 등을 포함한다. 동작들이 기술되는 순서는 제한으로서 해석되도록 의도되지 않으며, 임의의 수의 기술된 동작들은 프로세스들을 구현하기 위해 임의의 순서로 및/또는 병렬로 결합될 수 있다.
추가적으로, 프로세스들은 실행가능 명령들로 구성된 하나 이상의 컴퓨터 시스템들의 제어 하에서 수행될 수도 있고, 집합적으로 하나 이상의 프로세서들 상에서 실행하는 코드 (예를 들어, 실행가능 명령들, 하나 이상의 컴퓨터 프로그램들, 또는 하나 이상의 애플리케이션들) 로서, 하드웨어에 의해, 또는 이들의 조합으로 구현될 수도 있다. 상기 언급된 바와 같이, 코드는 컴퓨터 판독가능 또는 머신 판독가능 저장 매체 상에, 예를 들어, 하나 이상의 프로세서들에 의해 실행가능한 복수의 명령들을 포함하는 컴퓨터 프로그램의 형태로 저장될 수도 있다. 컴퓨터 판독가능 또는 머신 판독가능 저장 매체는 비일시적일 수도 있다.
본원에서 논의된 코딩 기법들은 예시적인 비디오 인코딩 및 디코딩 시스템 (예를 들어, 시스템 (100)) 에서 구현될 수도 있다. 일부 예들에서, 시스템은, 목적지 디바이스에 의해 나중에 디코딩될 인코딩된 비디오 데이터를 제공하는 소스 디바이스를 포함한다. 특히, 소스 디바이스는 비디오 데이터를 목적지 디바이스에 컴퓨터 판독가능 매체를 통해 제공한다. 소스 디바이스 및 목적지 디바이스는 데스크탑 컴퓨터들, 노트북 (즉, 랩탑) 컴퓨터들, 태블릿 컴퓨터들, 셋탑 박스들, 소위 "스마트" 폰들과 같은 전화기 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 콘솔들, 비디오 스트리밍 디바이스 등을 포함한 광범위한 디바이스들 중 임의의 디바이스를 포함할 수도 있다. 일부 경우들에 있어서, 소스 디바이스 및 목적지 디바이스는 무선 통신을 위해 장비될 수도 있다.
목적지 디바이스는 디코딩될 인코딩된 비디오 데이터를 컴퓨터 판독가능 매체를 통해 수신할 수도 있다. 컴퓨터 판독가능 매체는 소스 디바이스로부터 목적지 디바이스로 인코딩된 비디오 데이터를 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 하나의 예에서, 컴퓨터 판독가능 매체는, 소스 디바이스가 인코딩된 비디오 데이터를 직접 목적지 디바이스에 실시간으로 송신할 수 있도록 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 통신 표준, 이를 테면 무선 통신 프로토콜에 따라 변조되고 목적지 디바이스에 송신될 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 이를테면 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷 기반 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스로부터 목적지 디바이스로의 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.
일부 예들에 있어서, 인코딩된 데이터는 출력 인터페이스로부터 저장 디바이스로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스에 의해 저장 디바이스로부터 액세스될 수도 있다. 저장 디바이스는, 하드 드라이브, 블루레이 디스크, DVD, CD-ROM, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체 등의 다양한 분산형 또는 로컬적으로 액세스되는 데이터 저장 매체 중 어느 것을 포함할 수도 있다. 추가의 예에서, 저장 디바이스는, 소스 디바이스에 의해 생성된 인코딩된 비디오를 저장할 수도 있는 파일 서버 또는 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스는 저장 디바이스로부터의 저장된 비디오 데이터에 스트리밍 또는 다운로드를 통해 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스로 송신할 수 있는 임의의 유형의 서버일 수도 있다. 예시적인 파일 서버들은 웹 서버 (예컨대, 웹 사이트용), FTP 서버, 네트워크 어태치형 저장 (NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스는 인코딩된 비디오 데이터에, 인터넷 접속을 포함한 임의의 표준 데이터 접속을 통해 액세스할 수도 있다. 이는 파일 서버 상에 저장되는 인코딩된 비디오 데이터에 액세스하기에 적합한 무선 채널 (예컨대, Wi-Fi 접속), 유선 접속 (예컨대, DSL, 케이블 모뎀 등), 또는 이들 양자의 조합을 포함할 수도 있다. 저장 디바이스로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 이들의 조합일 수도 있다.
본 개시의 기법들은 무선 애플리케이션들 또는 세팅들에 반드시 한정되는 것은 아니다. 그 기법들은, 오버-디-에어 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, DASH (dynamic adaptive streaming over HTTP) 와 같은 인터넷 스트리밍 비디오 송신들, 데이터 저장 매체 상으로 인코딩된 디지털 비디오, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은 다양한 멀티미디어 애플리케이션들 중 임의의 멀티미디어 애플리케이션의 지원으로 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 시스템은, 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 및/또는 비디오 전화와 같은 애플리케이션들을 지원하기 위해 일방향 또는 양방향 비디오 송신을 지원하도록 구성될 수도 있다.
하나의 예에서 소스 디바이스는 비디오 소스, 비디오 인코더, 및 출력 인터페이스를 포함한다. 목적지 디바이스는 입력 인터페이스, 비디오 디코더, 및 디스플레이 디바이스를 포함할 수도 있다. 소스 디바이스의 비디오 인코더는 본 명세서에서 개시된 기법들을 적용하도록 구성될 수도 있다. 다른 예들에서, 소스 디바이스 및 목적지 디바이스는 다른 컴포넌트들 또는 배열 (arrangement) 들을 포함할 수도 있다. 예를 들어, 소스 디바이스는 외부 비디오 소스, 이를테면 외부 카메라로부터 비디오 데이터를 수신할 수도 있다. 마찬가지로, 목적지 디바이스는, 통합형 디스플레이 디바이스를 포함하기보다는, 외부 디스플레이 디바이스와 인터페이싱할 수도 있다.
상기 예시적인 시스템은 단지 일례일 뿐이다. 비디오 데이터를 병렬로 프로세싱하기 위한 기법들은 임의의 디지털 비디오 인코딩 및/또는 디코딩 디바이스에 의해 수행될 수도 있다. 비록 일반적으로 본 개시의 기법들이 비디오 인코딩 디바이스에 의해 수행되지만, 그 기법들은 또한, 통상적으로 "CODEC" 으로 지칭되는 비디오 인코더/디코더에 의해 수행될 수도 있다. 더욱이, 본 개시의 기법들은 또한 비디오 프리프로세서에 의해 수행될 수도 있다. 소스 디바이스 및 목적지 디바이스는, 소스 디바이스가 목적지 디바이스로의 송신을 위해 코딩된 비디오 데이터를 생성하는 그러한 코딩 디바이스들의 예들일 뿐이다. 일부 예들에서, 소스 및 목적지 디바이스들은, 디바이스들의 각각이 비디오 인코딩 및 디코딩 컴포넌트들을 포함하도록 실질적으로 대칭적인 방식으로 동작할 수도 있다. 이런 이유로, 예시적인 시스템들은 예를 들면, 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅, 또는 비디오 통화를 위해, 비디오 디바이스들 간의 일방향 또는 양방향 비디오 송신을 지원할 수도 있다.
비디오 소스는 비디오 카메라와 같은 비디오 캡처 디바이스, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 및/또는 비디오 콘텐츠 제공자로부터 비디오를 수신하기 위한 비디오 피드 인터페이스를 포함할 수도 있다. 추가의 대안으로서, 비디오 소스는 소스 비디오, 또는 라이브 비디오, 아카이브된 비디오, 및 컴퓨터 생성된 비디오의 조합으로서 컴퓨터 그래픽스-기반 데이터를 생성할 수도 있다. 일부 경우들에서, 비디오 소스가 비디오 카메라이면, 소스 디바이스 및 목적지 디바이스는 소위 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 그러나, 상기 언급된 바와 같이, 본 개시에서 설명된 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다. 각각의 경우에, 캡처된, 미리캡처된, 또는 컴퓨터-생성된 비디오는 비디오 인코더에 의해 인코딩될 수도 있다. 인코딩된 비디오 정보는 그 후 컴퓨터 판독가능 매체 상으로 출력 인터페이스에 의해 출력될 수도 있다.
언급된 바와 같이, 컴퓨터 판독가능 매체는 무선 브로드캐스트 또는 유선 네트워크 송신과 같은 일시적 매체들, 또는 하드 디스크, 플래시 드라이브, 콤팩트 디스크, 디지털 비디오 디스크, 블루-레이 디스크, 또는 다른 컴퓨터 판독가능 매체들과 같은 저장 매체들 (즉, 비일시적 저장 매체들) 을 포함할 수도 있다. 일부 예들에서, 네트워크 서버 (미도시) 는 소스 디바이스로부터 인코딩된 비디오 데이터를 수신하고 그 인코딩된 비디오 데이터를, 예를 들어, 네트워크 송신을 통해 목적지 디바이스에 제공할 수도 있다. 유사하게, 디스크 스탬핑 설비와 같은 매체 생성 설비의 컴퓨팅 디바이스는 인코딩된 비디오 데이터를 소스 디바이스로부터 수신하고, 인코딩된 비디오 데이터를 포함하는 디스크를 생성할 수도 있다. 따라서, 컴퓨터 판독가능 매체는, 다양한 예들에 있어서, 다양한 형태들의 하나 이상의 컴퓨터 판독가능 매체들을 포함하도록 이해될 수도 있다.
목적지 디바이스의 입력 인터페이스는 컴퓨터 판독가능 매체로부터 정보를 수신한다. 컴퓨터 판독가능 매체의 정보는, 블록들 및 다른 코딩된 유닛들, 예컨대, 픽처들의 그룹(GOP)의 특성들 및/또는 프로세싱을 기술하는 신택스 엘리먼트들을 포함하는, 비디오 디코더에 의해 또한 사용되는, 비디오 인코더에 의해 정의된 신택스 정보를 포함할 수도 있다. 디스플레이 디바이스가 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 음극선관(CRT), 액정 디스플레이(LCD), 플라즈마 디스플레이, 유기 발광 다이오드(OLED) 디스플레이, 또는 다른 유형의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 임의의 것을 포함할 수도 있다. 본 발명의 다양한 실시형태들이 설명되었다.
인코딩 디바이스 (104) 및 디코딩 디바이스 (112) 의 특정 상세들이 도 12 및 도 13 에 각각 도시된다. 도 12 는 이 개시물에 기술된 기법들 중 하나 이상을 구현할 수도 있는 예시적인 인코딩 디바이스 (104) 를 나타내는 블록도이다. 인코딩 디바이스 (104) 는, 예를 들어, 본 명세서에서 설명되는 신택스 구조들 (예를 들어, VPS, SPS, PPS, 또는 다른 신택스 엘리먼트들의 신택스 구조들) 을 생성할 수도 있다. 인코딩 디바이스 (104) 는, 비디오 슬라이스들 내의 비디오 블록들의 인트라 예측 및 인터 예측 코딩을 수행할 수도 있다. 이전에 설명된 바와 같이, 인트라 코딩은 주어진 비디오 프레임 또는 픽처 내에서 공간적 리던던시를 감소시키거나 또는 제거하기 위해 공간적 예측에 적어도 부분적으로 의존한다. 인터 코딩은, 비디오 시퀀스의 인접한 또는 주위의 프레임들 내의 시간적 리던던시를 감소시키거나 또는 제거하기 위해 시간적 예측에 적어도 부분적으로 의존한다. 인트라 모드 (I 모드) 는 여러 공간 기반 압축 모드들 중 임의의 것을 지칭할 수도 있다. 인터 모드들, 예컨대 단방향 예측 (uni-directional prediction) (P 모드) 또는 양방향 예측 (bi-prediction) (B 모드) 은, 여러 시간 기반 압축 모드들 중 어느 것을 지칭할 수도 있다.
인코딩 디바이스 (104) 는 파티셔닝 유닛 (35), 예측 프로세싱 유닛 (41), 필터 유닛 (63), 픽처 메모리 (64), 합산기 (50), 변환 프로세싱 유닛 (52), 양자화 유닛 (54), 및 엔트로피 인코딩 유닛 (56) 을 포함한다. 예측 프로세싱 유닛 (41) 은 모션 추정 유닛 (42), 모션 보상 유닛 (44), 및 인트라 예측 프로세싱 유닛 (46)을 포함한다. 비디오 블록 재구성 (reconstruction) 을 위해, 인코딩 디바이스 (104) 는 또한 역양자화 유닛 (58), 역변환 프로세싱 유닛 (60), 및 합산기 (62) 를 포함한다. 필터 유닛 (63) 은 디블록킹 (deblocking) 필터, 적응 루프 필터 (ALF), 및 샘플 적응 오프셋 (SAO) 필터와 같은 하나 이상의 루프 필터들을 나타내도록 의도된다. 필터 유닛 (63) 이 인루프 필터인 것으로서 도 12 에 도시되어 있지만, 다른 구성들에서, 필터 유닛 (63) 은 포스트 루프 필터로서 구현될 수도 있다. 포스트 프로세싱 디바이스 (57) 가 인코딩 디바이스 (104) 에 의해 생성되는 인코딩된 비디오 데이터에 대해 추가적인 프로세싱을 수행할 수도 있다. 본 개시의 기법들은 일부 경우들에서 인코딩 디바이스 (104) 에 의해 구현될 수도 있다. 그러나, 다른 경우들에서, 본 개시의 기법들 중 하나 이상은 포스트 프로세싱 디바이스 (57) 에 의해 구현될 수도 있다.
도 12 에 도시된 바와 같이, 인코딩 디바이스 (104) 는 비디오 데이터를 수신하고, 파티셔닝 유닛 (35) 은 그 데이터를 비디오 블록들로 파티셔닝한다. 파티셔닝은 또한, 예를 들어, LCU들 및 CU들의 쿼드트리 구조에 따른, 비디오 블록 파티셔닝은 물론, 슬라이스들, 슬라이스 세그먼트들, 타일들, 또는 다른 더 큰 유닛들로의 파티셔닝을 포함할 수도 있다. 인코딩 디바이스 (104) 는 일반적으로, 인코딩될 비디오 슬라이스 내의 비디오 블록들을 인코딩하는 컴포넌트들을 예시한다. 슬라이스는 다수의 비디오 블록들로 (그리고 아마도 타일들이라고 지칭되는 비디오 블록들의 세트들로) 나누어질 수도 있다. 예측 프로세싱 유닛(41)은 복수의 가능한 코딩 모드들 중 하나, 이를테면 복수의 인트라 코딩 모드들 중 하나 또는 복수의 인터 예측 코딩 모드들 중 하나를 에러 결과들 (예컨대, 코딩 레이트와 왜곡 레벨 등) 에 기초하여 현재 비디오 블록에 대해 선택할 수도 있다. 예측 프로세싱 유닛 (41) 은 결과적인 인트라 또는 인터 코딩된 블록을 잔차 블록 데이터를 생성하는 합산기 (50) 에 그리고 레퍼런스 픽처로서 사용하기 위해 인코딩된 블록을 재구성하는 합산기 (62) 에 제공할 수도 있다.
예측 프로세싱 유닛(41) 내의 인트라 예측 프로세싱 유닛 (46) 은 코딩될 현재 블록과 동일한 프레임 또는 슬라이스에서의 하나 이상의 이웃 블록들을 기준으로 현재 비디오 블록의 인트라 예측 코딩을 수행하여 공간적 압축을 제공할 수도 있다. 예측 프로세싱 유닛 (41) 내의 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 하나 이상의 레퍼런스 픽처들에서의 하나 이상의 예측성 블록들을 기준으로 현재 비디오 블록의 인터 예측성 코딩을 수행하여 시간적 압축을 제공한다.
모션 추정 유닛 (42) 은 비디오 시퀀스에 대한 미리결정된 패턴에 따라 비디오 슬라이스에 대한 인터 예측 모드를 결정하도록 구성될 수도 있다. 미리결정된 패턴은 시퀀스에서의 비디오 슬라이스들을 P 슬라이스들, B 슬라이스들 또는 GPB 슬라이스들로서 지정할 수도 있다. 모션 추정 유닛 (42) 과 모션 보상 유닛 (44) 은 고도로 통합될 수도 있지만 개념적 목적들을 위해 별개로 예시된다. 모션 추정 유닛 (42) 에 의해 수행되는 모션 추정은 비디오 블록들을 위한 모션을 추정하는 모션 벡터들을 생성하는 프로세스이다. 모션 벡터가, 예를 들어, 레퍼런스 픽처 내의 예측성 블록에 대한 현재 비디오 프레임 또는 픽처 내의 비디오 블록의 예측 유닛 (PU) 의 변위를 나타낼 수도 있다.
예측성 블록은 차의 절대값 합(sum of absolute difference, SAD), 차의 제곱 합(sum of square difference, SSD), 또는 다른 차이 메트릭들에 의해 결정될 수도 있는, 픽셀 차이의 관점에서 코딩될 비디오 블록의 PU 에 밀접하게 매칭하는 것으로 발견되는 블록이다. 일부 예들에서, 인코딩 디바이스 (104) 는 픽처 메모리 (64) 에 저장된 레퍼런스 픽처들의 부-정수(sub-integer) 픽셀 위치들에 대한 값들을 산출할 수도 있다. 예를 들어, 인코딩 디바이스 (104) 는 레퍼런스 픽처의 1/4 픽셀 위치들, 1/8 픽셀 위치들, 또는 다른 분수 (fractional) 픽셀 위치들의 값들을 보간할 수도 있다. 그러므로, 모션 추정 유닛 (42) 은 풀 (full) 픽셀 위치들 및 분수 픽셀 위치들에 대한 모션 검색을 수행하여 분수 픽셀 정밀도를 갖는 모션 벡터를 출력할 수도 있다.
모션 추정 유닛 (42) 은 PU 의 위치와 레퍼런스 픽처의 예측성 블록의 위치를 비교함으로써 인터 코딩된 슬라이스에서의 비디오 블록의 PU 에 대한 모션 벡터를 산출한다. 레퍼런스 픽처는 픽처 메모리 (64) 에 저장된 하나 이상의 레퍼런스 픽처들을 각각 식별하는 제 1 레퍼런스 픽처 리스트 (List 0) 또는 제 2 레퍼런스 픽처 리스트 (List 1) 로부터 선택될 수도 있다. 모션 추정 유닛 (42) 은 계산된 모션 벡터를 엔트로피 인코딩 유닛 (56) 및 모션 보상 유닛 (44) 으로 전송한다.
모션 보상 유닛 (44) 에 의해 수행된 모션 보상은, 모션 추정에 의해 결정된 모션 벡터에 기초하여 예측성 블록을 페치 또는 생성하여, 가능하게는 서브-픽셀 정밀도로 보간들을 수행하는 것을 수반할 수도 있다. 현재 비디오 블록의 PU 에 대한 모션 벡터를 수신 시, 모션 보상 유닛 (44) 은 레퍼런스 픽처 리스트에서 모션 벡터가 가리키는 예측성 블록을 로케이팅할 수도 있다. 인코딩 디바이스 (104) 는, 코딩되고 있는 현재 비디오 블록의 픽셀 값들로부터 예측 블록의 픽셀 값들을 감산하여 픽셀 차이 값들을 형성함으로써 잔차 비디오 블록을 형성한다. 픽셀 차이 값들은 블록에 대한 잔차 데이터를 형성하고, 루마 및 크로마 차이 컴포넌트들 양자를 포함할 수도 있다. 합산기 (50) 는 이러한 감산 연산을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 모션 보상 유닛 (44) 은 비디오 슬라이스의 비디오 블록들을 디코딩함에 있어서 디코딩 디바이스 (112) 에 의한 사용을 위해 비디오 블록들 및 비디오 슬라이스에 연관된 신택스 엘리먼트들을 또한 생성할 수도 있다.
인트라 예측 프로세싱 유닛 (46) 은, 상술된 바와 같이, 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 수행된 인터 예측에 대한 대안으로서 현재 블록을 인트라 예측할 수도 있다. 특히, 인트라 예측 프로세싱 유닛 (46) 은 현재 블록을 인코딩하는데 사용하기 위한 인트라 예측 모드를 결정할 수도 있다. 일부 예들에서, 인트라 예측 프로세싱 유닛 (46) 은 예컨대, 별개 인코딩 패스들 동안 다양한 인트라 예측 모드들을 사용하여 현재 블록을 인코딩할 수도 있고, 인트라 예측 프로세싱 유닛 (46) 은 테스트된 모드들로부터 사용할 적절한 인트라 예측 모드를 선택할 수도 있다. 예를 들어, 인트라 예측 프로세싱 유닛 (46) 은 다양한 테스트된 인트라 예측 모드들에 대한 레이트 왜곡 분석을 사용하여 레이트 왜곡 값들을 산출하고, 테스트된 모드들 중에서 최상의 레이트 왜곡 특성들을 갖는 인트라 예측 모드를 선택할 수도 있다. 레이트 왜곡 분석은 일반적으로, 인코딩된 블록과 인코딩된 블록을 생성하기 위해 인코딩되었던 원래의 인코딩되지 않은 블록 사이의 왜곡 (또는 에러) 의 양, 뿐만 아니라 인코딩된 블록을 생성하는데 사용된 비트 레이트 (다시 말하면, 비트들의 수) 를 결정한다. 인트라 예측 프로세싱 유닛 (46) 은 어떤 인트라 예측 모드가 그 블록에 대한 최상의 레이트 왜곡 값을 나타내는지를 결정하기 위해 다양한 인코딩된 블록들에 대한 왜곡들 및 레이트들로부터 비율들을 산출할 수도 있다.
어느 경우에나, 블록에 대한 인트라 예측 모드를 선택한 후, 인트라 예측 프로세싱 유닛 (46) 은 그 블록에 대한 선택된 인트라 예측 모드를 나타내는 정보를 엔트로피 인코딩 유닛 (56) 에 제공할 수도 있다. 엔트로피 인코딩 유닛 (56) 은 선택된 인트라 예측 모드를 나타내는 정보를 인코딩할 수도 있다. 인코딩 디바이스 (104) 는 다양한 블록들에 대한 컨텍스트들을 인코딩하는 구성 데이터 정의들 뿐만 아니라 컨텍스트들의 각각을 위해 사용할 가장 가능성 있는 인트라 예측 모드, 인트라 예측 모드 인덱스 테이블, 및 수정된 인트라 예측 모드 인덱스 테이블의 표시들을 송신되는 비트스트림에 포함시킬 수도 있다. 비트스트림 구성 데이터는 복수의 인트라 예측 모드 인덱스 테이블들과 복수의 수정된 인트라 예측 모드 인덱스 테이블들 (코드워드 맵핑 테이블들이라고 또한 지칭됨) 을 포함할 수도 있다.
예측 프로세싱 유닛 (41) 이 인터 예측 또는 인트라 예측 중 어느 하나를 통해 현재 비디오 블록에 대한 예측성 블록을 생성한 후, 인코딩 디바이스 (104) 는 현재 비디오 블록으로부터 예측성 블록을 감산함으로써 잔차 비디오 블록을 형성한다. 잔차 블록에서의 잔차 비디오 데이터는 하나 이상의 TU들에 포함되고 변환 프로세싱 유닛 (52) 에 적용될 수도 있다. 변환 프로세싱 유닛 (52) 은 이산 코사인 변환 (DCT) 또는 개념적으로 유사한 변환과 같은 변환을 이용하여 잔차 비디오 데이터를 잔차 변환 계수들로 변환한다. 변환 프로세싱 유닛 (52) 은 잔차 비디오 데이터를 픽셀 도메인으로부터, 주파수 도메인과 같은 변환 도메인으로 변환할 수도 있다.
변환 프로세싱 유닛 (52) 은 결과적인 변환 계수들을 양자화 유닛 (54) 으로 전송할 수도 있다. 양자화 유닛 (54) 은 비트 레이트를 추가로 감소시키기 위해 변환 계수들을 양자화한다. 양자화 프로세스는 그 계수들의 일부 또는 모두와 연관되는 비트 심도를 감소시킬 수도 있다. 양자화도 (degree of quantization) 는 양자화 파라미터를 조정함으로써 수정될 수도 있다. 일부 예들에서, 양자화 유닛 (54) 은 그 후 양자화된 변환 계수들을 포함하는 매트릭스의 스캔을 수행할 수도 있다. 대안적으로, 엔트로피 인코딩 유닛 (56) 이 그 스캔을 수행할 수도 있다.
양자화에 이어서, 엔트로피 인코딩 유닛 (56) 이 양자화된 변환 계수들을 엔트로피 인코딩한다. 예를 들어, 엔트로피 인코딩 유닛 (56) 은 컨텍스트 적응적 가변 길이 코딩 (CAVLC), 컨텍스트 적응적 바이너리 산술 코딩 (CABAC), 신택스 기반 컨텍스트 적응적 바이너리 산술 코딩 (SBAC), 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩, 또는 다른 엔트로피 인코딩 기술을 수행할 수도 있다. 엔트로피 인코딩 유닛 (56) 에 의한 엔트로피 인코딩에 이어, 인코딩된 비트스트림은 디코딩 디바이스 (112) 로 송신되거나, 또는 디코딩 디바이스 (112) 에 의한 나중의 송신 또는 취출 (retrieval) 을 위해 아카이브될 수도 있다. 엔트로피 인코딩 유닛 (56) 은 코딩되고 있는 현재 비디오 슬라이스에 대한 모션 벡터들 및 다른 신택스 엘리먼트들을 또한 엔트로피 인코딩할 수도 있다.
역양자화 유닛 (58) 과 역변환 프로세싱 유닛 (60) 은 각각 역양자화 및 역변환을 적용하여, 레퍼런스 픽처의 레퍼런스 블록으로서 나중에 사용하기 위해 픽셀 도메인에서 잔차 블록을 재구성한다. 모션 보상 유닛 (44) 은 레퍼런스 픽처 리스트 내의 레퍼런스 픽처들 중 하나의 레퍼런스 픽처의 예측성 블록에 잔차 블록을 가산함으로써 레퍼런스 블록을 산출할 수도 있다. 모션 보상 유닛 (44) 은 하나 이상의 보간 필터들을 재구성된 잔차 블록에 또한 적용하여 모션 추정에서 사용하기 위한 부 정수 픽셀 값들을 산출할 수도 있다. 합산기 (62) 는 재구성된 잔차 블록을 모션 보상 유닛 (44) 에 의해 생성된 모션 보상된 예측 블록에 가산하여, 픽처 메모리 (64) 에서의 저장을 위한 레퍼런스 블록을 생성한다. 레퍼런스 블록은 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 후속 비디오 프레임 또는 픽처에서의 블록을 인터 예측하기 위한 레퍼런스 블록으로서 사용될 수도 있다.
이러한 방식으로, 도 12 의 인코딩 디바이스 (104) 는, 도 8 및/또는 도 10 과 관련하여 상술된 프로세스들을 포함하는, 본원에 기술된 기법들 중 어느 것을 수행??록 구성된 비디오 인코더의 일례를 나타낸다. 일부 경우들에서, 본 개시의 기법들 중 일부는 포스트 프로세싱 디바이스 (57) 에 의해 또한 구현될 수도 있다.
도 13 은 예시적인 디코딩 디바이스 (112) 의 일례를 나타내는 블록도이다. 디코딩 디바이스 (112) 는 엔트로피 디코딩 유닛 (80), 예측 프로세싱 유닛 (81), 역양자화 유닛 (86), 역변환 프로세싱 유닛 (88), 합산기 (90), 필터 유닛 (91), 및 픽처 메모리 (92) 를 포함한다. 예측 프로세싱 유닛 (81) 은 모션 보상 유닛 (82) 과 인트라 예측 프로세싱 유닛 (84) 을 포함한다. 일부 예들에 있어서, 디코딩 디바이스 (112) 는 도 12 로부터의 인코딩 디바이스 (104) 에 대하여 설명된 인코딩 패스에 일반적으로 상호적인 디코딩 패스를 수행할 수도 있다.
디코딩 프로세스 동안, 디코딩 디바이스 (112) 는 인코딩 디바이스 (104) 에 의해 전송된 인코딩된 비디오 슬라이스의 비디오 블록들 및 관련 신택스 엘리먼트들을 나타내는 인코딩된 비디오 비트스트림을 수신한다. 일부 실시형태들에서, 디코딩 디바이스 (112) 는 인코딩 디바이스 (104) 로부터 인코딩된 비디오 비트스트림을 수신할 수도 있다. 일부 실시형태들에서, 디코딩 디바이스 (112) 는, 이를테면 위에서 설명된 기법들 중 하나 이상을 구현하도록 구성되는 서버, 미디어 인식 네트워크 엘리먼트 (MANE), 비디오 에디터/스플라이서, 또는 다른 그러한 디바이스와 같은 네트워크 엔티티 (79) 로부터 인코딩된 비디오 비트스트림을 수신할 수도 있다. 네트워크 엔티티 (79) 는 인코딩 디바이스 (104) 를 포함할 수도 있거나 또는 포함하지 않을 수도 있다. 본 개시물에서 설명되는 기법들 중 일부는 네트워크 (79) 가 인코딩된 비디오 비트스트림을 디코딩 디바이스 (112) 로 송신하기 전에 네트워크 엔티티 (79) 에 의해 구현될 수도 있다. 일부 비디오 디코딩 시스템들에서, 네트워크 엔티티 (79) 와 디코딩 디바이스 (112) 는 별개의 디바이스들의 부분들일 수도 있지만, 다른 경우들에서, 네트워크 엔티티 (79) 에 관해 설명된 기능은 디코딩 디바이스 (112) 를 포함하는 동일한 디바이스에 의해 구현될 수도 있다.
디코딩 디바이스 (112) 의 엔트로피 디코딩 유닛 (80) 은 그 비트스트림을 엔트로피 디코딩하여 양자화된 계수들, 모션 벡터들, 및 다른 신택스 엘리먼트들을 생성한다. 엔트로피 디코딩 유닛 (80) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 예측 프로세싱 유닛 (81) 으로 포워딩한다. 디코딩 디바이스 (112) 는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 신택스 엘리먼트들을 수신할 수도 있다. 엔트로피 디코딩 유닛 (80) 은 VPS, SPS 및 PPS 와 같은 하나 이상의 파라미터 세트에서 고정 길이 신택스 엘리먼트들 및 가변 길이 신택스 엘리먼트들을 처리 및 파싱할 수있다.
비디오 슬라이스가 인트라 코딩된(I) 슬라이스로서 코딩될 때, 예측 프로세싱 유닛 (81) 의 인트라 예측 프로세싱 유닛 (84) 은 현재 비디오 슬라이스의 비디오 블록에 대한 예측 데이터를 현재 프레임 또는 픽처의 이전에 디코딩된 블록들로부터의 시그널링된 인트라 예측 모드 및 데이터에 기초하여 생성할 수도 있다. 비디오 프레임이 인터 코딩된 (즉, B, P, 또는 GPB) 슬라이스로서 코딩되는 경우, 예측 프로세싱 유닛 (81) 의 모션 보상 유닛 (82) 은 엔트로피 디코딩 유닛 (80) 으로부터 수신된 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여, 현재 비디오 슬라이스의 비디오 블록에 대한 예측성 블록들을 생성한다. 예측성 블록들은 레퍼런스 픽처 리스트 내의 레퍼런스 픽처들 중 하나로부터 생성될 수도 있다. 디코딩 디바이스 (112) 는 픽처 메모리 (92) 에 저장된 레퍼런스 픽처들에 기초하여 디폴트 구축 기법들을 사용하여, 레퍼런스 프레임 리스트들 (List 0 및 List 1) 을 구축할 수도 있다.
모션 보상 유닛 (82) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 파싱함으로써 현재 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 그 예측 정보를 사용하여 디코딩되고 있는 현재 비디오 블록에 대한 예측성 블록들을 생성한다. 예를 들어, 모션 보상 유닛 (82) 은 파라미터 세트에서의 하나 이상의 신택스 엘리먼트들을 사용하여, 비디오 슬라이스의 비디오 블록들을 코딩하는데 사용된 예측 모드 (예컨대, 인트라 예측 또는 인터 예측), 인터 예측 슬라이스 유형 (예컨대, B 슬라이스, P 슬라이스, 또는 GPB 슬라이스), 슬라이스에 대한 하나 이상의 레퍼런스 픽처 리스트들에 대한 구축 정보, 슬라이스의 각각의 인터 인코딩된 비디오 블록에 대한 모션 벡터들, 슬라이스의 각각의 인터 코딩된 비디오 블록에 대한 인터 예측 스테이터스, 및 현재 비디오 슬라이스에서의 비디오 블록들을 디코딩하기 위한 다른 정보를 결정할 수도 있다.
모션 보상 유닛 (82) 은 보간 필터들에 기초하여 보간을 또한 수행할 수도 있다. 모션 보상 유닛 (82) 은 비디오 블록들의 인코딩 동안에 인코딩 디바이스 (104) 에 의해 사용된 바와 같은 보간 필터들을 사용하여 레퍼런스 블록들의 부 정수 픽셀들에 대한 보간된 값들을 산출할 수도 있다. 이 경우, 모션 보상 유닛 (82) 은 수신된 신택스 엘리먼트들로부터 인코딩 디바이스 (104) 에 의해 사용된 보간 필터들을 결정할 수도 있고, 그 보간 필터들을 사용하여 예측성 블록들을 생성할 수도 있다.
역양자화 유닛 (86) 은 비트스트림으로 제공되고 엔트로피 디코딩 유닛 (80) 에 의해 디코딩된 양자화된 변환 계수들을 역양자화, 즉, 탈양자화한다. 역양자화 프로세스는 양자화 정도와, 마찬가지로, 적용되어야 할 역양자화의 정도를 결정하기 위해, 비디오 슬라이스에서의 각각의 비디오 블록에 대해 인코딩 디바이스 (104) 에 의해 산출된 양자화 파라미터의 사용을 포함할 수도 있다. 역변환 프로세싱 유닛 (88) 은 픽셀 도메인에서 잔차 블록들을 생성하기 위하여 역변환 (예컨대, 역 DCT 또는 다른 적합한 역변환), 역 정수 변환, 또는 개념적으로 유사한 역변환 프로세스를 변환 계수들에 적용한다.
모션 보상 유닛 (82) 이 현재 비디오 블록에 대한 예측성 블록을 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 생성한 후, 디코딩 디바이스 (112) 는 역변환 프로세싱 유닛 (88) 으로부터의 잔차 블록들을 모션 보상 유닛 (82) 에 의해 생성된 대응하는 예측성 블록들과 합산함으로써 디코딩된 비디오 블록을 형성한다. 합산기 (90) 는 이 합산 동작을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 원한다면, 루프 필터들이 (코딩 루프 내 또는 코딩 루프 뒤 중 어느 하나에서) 픽셀 천이 (transition) 들을 부드럽게 하기 위해, 또는 그 외에 비디오 품질을 개선하기 위해 또한 사용될 수도 있다. 필터 유닛 (91) 은 디블록킹 필터, 적응적 루프 필터 (ALF), 및 샘플 적응 오프셋 (SAO) 필터와 같은 하나 이상의 루프 필터들을 표현하도록 의도된다. 필터 유닛 (91) 이 인루프 필터인 것으로서 도 13 에 도시되어 있지만, 다른 구성들에서, 필터 유닛 (91) 은 포스트 루프 필터로서 구현될 수도 있다. 다음으로, 주어진 프레임 또는 픽처에서 디코딩된 비디오 블록들은 픽처 메모리 (92) 에 저장되고, 이는 후속 모션 보상을 위해 사용된 레퍼런스 픽처들을 저장한다. 픽처 메모리 (92) 는 또한, 도 1 에 도시된 비디오 목적지 디바이스 (122) 와 같은 디스플레이 디바이스 상에 나중의 프리젠테이션을 위해 디코딩된 비디오를 저장한다.
이러한 방식으로, 도 13 의 디코딩 디바이스 (112) 는 도 8 및/또는 도 9 와 관련하여 상기 설명된 프로세스들을 포함하는 본 명세서에서 설명되는 기법들 중 임의의 것을 수행하도록 구성된 비디오 디코더의 일례를 나타낸다.
용어 "컴퓨터 판독가능 매체 (computer-readable medium)" 는, 휴대 또는 비휴대 저장 디바이스, 광학 저장 디바이스, 및 명령(들) 및/또는 데이터를 저장, 포함 또는 운반할 수 있는 다양한 다른 매체를 포함하지만, 이에 한정되지는 않는다. 컴퓨터 판독가능 매체는 데이터가 저장될 수 있고 반송파 및/또는 무선 또는 유선 연결을 통해 전파되는 일시적인 전자 신호를 포함하지 않는 비일시적인 매체를 포함할 수도 있다. 비일시적인 매체의 예는 자기 디스크 또는 테이프, 콤팩트 디스크 (CD) 또는 디지털 다용도 디스크 (DVD) 와 같은 광학 저장 매체, 플래시 메모리, 메모리 또는 메모리 장치를 포함하나, 이에 한정되는 것은 아니다. 컴퓨터 판독가능 매체는 프로시저, 함수, 서브프로그램, 프로그램, 루틴, 서브루틴, 모듈, 소프트웨어 패키지, 클래스, 또는 명령들, 데이터 구조들, 또는 프로그램 스테이트먼트들의 임의의 조합을 나타낼 수도 있는 코드 및/또는 머신 실행가능 명령들을 저장할 수도 있다. 코드 세그먼트는, 정보, 데이터, 인수들 (arguments), 파라미터들, 또는 메모리 콘텐츠를 전달 및/또는 수신함으로써 다른 코드 세그먼트 또는 하드웨어 회로에 커플링될 수도 있다. 정보, 인수들, 파라미터들, 데이터 등은 메모리 공유, 메시지 전달, 토큰 전달, 네트워크 전송 등을 포함한 임의의 적합한 수단을 통해 전달, 포워딩, 또는 전송될 수도 있다.
일부 실시형태들에서, 컴퓨터 판독가능 저장 디바이스들, 매체들, 및 메모리들은 비트 스트림 등을 포함하는 무선 신호 또는 케이블을 포함할 수 있다. 하지만, 언급될 때, 비일시적 컴퓨터 판독가능 저장 매체들은 에너지, 캐리어 신호들, 전자기 파들, 및 신호들 그 자체와 같은 매체들을 명시적으로 배제한다.
구체적 상세들은 본원에 제공된 실형태들 및 예들의 철저한 이해를 제공하기 위하여 상기 설명에서 제공되었다. 하지만, 실시형태들은 이들 특정 상세들 없이 실시될 수도 있음이 당업자에 의해 이해될 것이다. 설명의 명확성을 위해, 일부 경우들에서, 본 기술은 디바이스들, 디바이스 컴포넌트들, 소프트웨어에서 포함된 방법에서의 단계들 또는 루틴들, 또는 하드웨어 및 소프트웨어의 조합들을 포함하는 기능적 블록들을 포함하는 개별 기능적 블록들을 포함하는 것으로서 제시될 수도 있다. 도면들에서 도시되고/거나 본원에 기술된 것들 이외의 추가적인 컴포넌트들이 사용될 수도 있다. 예를 들어, 회로들, 시스템들, 네트워크들, 프로세스들, 및 다른 컴포넌트들은 그 실시형태들을 불필요한 상세로 불명료하게 하지 않기 위해 블록도 형태의 컴포넌트들로서 도시될 수도 있다. 다른 예들에서, 잘 알려진 회로들, 프로세스들, 알고리즘들, 구조들, 및 기술들은, 실시형태들을 불명료하게 하는 것을 회피하기 위해 불필요한 상세 없이 도시될 수도 있다.
개별 실시형태들은, 플로우차트, 흐름도, 데이터 흐름도, 구조도, 또는 블록도로서 도시되는 프로세스 또는 방법으로서 위에서 설명될 수도 있다. 비록 플로우차트가 동작들을 순차적인 프로세스로서 기술할 수도 있지만, 동작들 중 다수는 병렬로 또는 동시에 수행될 수 있다. 부가적으로, 동작들의 순서는 재배열될 수도 있다. 프로세스는, 그의 동작들이 완료될 때 종료되지만, 도면에 포함되지 않은 추가적인 단계들을 가질 수 있다. 프로세스는 방법, 함수, 프로시저, 서브루틴, 서브프로그램 등에 대응할 수도 있다. 프로세스가 함수에 대응할 경우, 그 종료는 그 함수의 호출 함수 또는 메인 함수로의 복귀에 대응할 수 있다.
상술된 예들에 따른 프로세스들 및 방법들은 컴퓨터 판독가능 매체들에 저장되거나 그 외에 컴퓨터 판독가능 매체들로부터 이용가능한 컴퓨터 실행가능 명령들을 이용하여 구현될 수 있다. 이러한 명령들은, 예를 들어, 범용 컴퓨터, 특수 목적 컴ㅍ터, 또는 프로세싱 디바이스가 특정 기능 또는 기능들의 그룹을 수행하게 하거나 그 외에 수행하도록 구성하는 명령들 및 데이터를 포함할 수 있다. 사용되는 컴퓨터 리소스들의 부분들은 네트워크를 통해 액세스가능할 수 있다. 컴퓨터 실행가능 명령들은, 예를 들어, 어셈블리 언어, 펌웨어, 소스 코드 등과 같은 이진수들, 중간 포맷 명령들일 수도 있다. 명령들, 사용되는 정보, 및/또는, 설명된 예들에 따른 방법들 동안 형성된 정보를 저장하기 위해 사용될 수도 있는 컴퓨터 판독가능 매체들의 예들은 자기 또는 광학 디스크들, 플래시 메모리, 비휘발성 메모리가 제공된 USB 디바이스들, 네트워킹된 저장 디바이스들 등을 포함한다.
이들 개시물들에 따른 프로세스들 및 방법들을 구현하는 디바이스들은 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 디스크립션 언어, 또는 이들의 임의의 조합을 포함할 수 있고, 다양한 폼 팩터들 중 임의의 것을 취할 수 있다. 소프트웨어, 펌웨어, 미들웨어, 또는 마이크로코드로 구현될 경우, 필요한 태스크들을 수행하기 위한 프로그램 코드 또는 코드 세그먼트들 (예를 들어, 컴퓨터 프로그램 제품) 은 컴퓨터 판독가능 또는 머신 판독가능 매체에 저장될 수도 있다. 프로세서(들)는 필요한 태스크들을 수행할 수도 있다. 폼 팩터들의 통상적인 예들은 랩탑들, 스마트 폰들, 모바일 폰들, 태블릿 디바이스들 또는 다른 소형 퍼스널 컴퓨터들, 퍼스널 디지털 어시스턴트들, 랙마운트 디바이스들, 독립형 디바이스들 등을 포함한다. 본원에 기술된 기능성은 또한, 주변장치들 또는 추가 카드들에서 구현될 수 있다. 이러한 기능성은 또한, 추가적인 예에 의해, 단일 디바이스에서 실행되는 상이한 프로세스들 또는 상이한 칩들 중에서 회로 보드 상에서 구현될 수 있다.
명령들, 이러한 명령들을 운반하기 위한 매체들, 그것들을 시행하기 위한 컴퓨팅 리소스들, 및 이러한 컴퓨팅 리소스들을 지원하기 위한 다른 구조들은 본 개시물에서 설명될 기능들을 제공하기 위한 예시적인 수단들이다.
전술한 설명에서, 본 출원의 양태들은 그것들의 특정 실시형태들을 참조하여 설명되었지만, 당업자는 본원이 이에 제한되지 않는다는 것을 인식할 것이다. 따라서, 본 출원의 예시적인 실시형태들이 본원에 상세히 설명되었지만, 본 발명의 개념은 달리 다양하게 구체화되고 채택될 수 있으며, 첨부된 청구 범위는 선행 기술에 의해 제한되는 것을 제외하고는 그러한 변형을 포함하는 것으로 해석되도록 의도된다. 전술한 애플리케이션의 다양한 특징들 및 양태들은 개별적으로 또는 공동으로 사용될 수도 있다. 또한, 실시형태들은 본 명세서의 더 넓은 사상 및 범위를 벗어나지 않으면서 본 명세서에 기재된 것 이외의 임의의 수의 환경들 및 애플리케이션들에서 이용될 수 있다. 이에 따라, 명세서 및 도면들은 한정적 의미보다는 예시적 의미로 간주되어야 한다. 예시의 목적 상, 방법들은 특정 순서로 기술되었다. 대안적인 실시형태들에서, 상기 방법들은 설명된 것과 다른 순서로 수행될 수 있다는 것을 이해해야 한다.
당업자는 본 명세서에서 사용된 미만 ( "<") 및 초과 ( ">") 기호들 또는 용어가 본 개시의 범위를 벗어나지 않으면서 이하 ( "≤”) 및 이상 (“≥”) 기호들로 각각 대체될 수 있음을 알 것이다.
컴포넌트들이 특정 동작들을 수행하도록 "구성된" 것으로서 설명되는 경우, 그러한 구성은 예를 들어, 전자 회로들 또는 다른 하드웨어를 설계하여 그 동작을 수행하는 것에 의해, 프로그래머블 전자 회로들 (예컨대, 마이크로프로세서들 또는 다른 적합한 전자 회로들) 을 프로그래밍하여 그 동작을 수행하는 것에 의해, 또는 이들의 임의의 조합에 의해, 달성될 수 있다.
문구 “~ 에 커플링된 (coupled to)” 은 다른 컴포넌트에 직접적으로 또는 간접적으로 물리적으로 접속된 임의의 컴포넌트, 및/또는, 다른 컴포넌트와 직접적으로 또는 간접적으로 통신하는 (예컨대, 유선 또는 무선 접속, 및/또는 다른 적합한 통신 인터페이스를 통해 다른 컴포넌트에 접속된) 임의의 컴포넌트를 지칭한다.
세트 "중의 적어도 하나" 또는 세트 "중의 하나 이상" 을 인용하는 청구항 언어 또는 기타 언어는 그 세트 중의 하나의 멤버 또는 그 세트의 다수의 멤버들이 청구항을 만족하는 것을 나타낸다. 예를 들어, "A 및 B 중 적어도 하나"를 인용하는 청구항 언어는 A, B, 또는 A 및 B를 의미한다. 다른 예에서, "A, B, 및 C 중 적어도 하나"를 인용하는 청구항 언어는 A, B, C, 또는 A 및 B, 또는 A 및 C, 또는 B 및 C, 또는 A 및 B 및 C 를 의미한다. 언어 세트 “중 적어도 하나” 및/또는 세트 중 “하나 이상” 은 세트를 그 세트에 열거된 항목들로 제한하지 않는다. 예를 들어, "A 및 B 중 적어도 하나"를 인용하는 청구항 언어는 A, B, 또는 A 및 B를 의미할 수 있고, A 및 B 의 세트에 열거되지 않은 항목들을 추가적으로 포함할 수 있다.
본 명세서에서 개시되는 실시형태들에 관련하여 설명되는 다양한 예시적 논리 블록들, 모듈들, 회로들, 및 알고리즘 단계들은 전자 하드웨어, 컴퓨터 소프트웨어, 펌웨어, 또는 그 조합들로서 구현될 수도 있다. 하드웨어 및 소프트웨어의 이러한 교환가능성을 명백하게 예증하기 위하여, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들이 일반적으로 그것들의 기능의 관점에서 위에서 설명되었다. 이러한 기능이 하드웨어 또는 소프트웨어 중 어느 것으로 구현되는지는 전체 시스템에 부과되는 특정 애플리케이션 및 설계 제약들에 달려있다. 당업자는 설명된 기능을 각각의 특정 애플리케이션에 대하여 다양한 방식들로 구현할 수도 있지만, 그러한 구현의 결정들이 본 출원의 범위로부터의 일탈을 야기하는 것으로서 해석되지는 않아야 한다.
본 명세서에서 설명되는 기법들은 전자 하드웨어, 컴퓨터 소프트웨어, 펌웨어, 또는 그것들의 임의의 조합으로 또한 구현될 수도 있다. 이러한 기법들은 범용 컴퓨터들, 무선 통신 디바이스 핸드셋들, 또는 무선 통신 디바이스 핸드셋들 및 다른 디바이스들에서의 애플리케이션을 포함한 다수의 용도들을 갖는 집적회로 디바이스들과 같은 다양한 디바이스들 중 임의의 것으로 구현될 수도 있다. 모듈들 또는 컴포넌트들로서 설명되는 임의의 특징부들은 통합형 로직 디바이스에 함께 또는 개별적이지만 상호작용하는 로직 디바이스들로서 따로따로 구현될 수도 있다. 소프트웨어로 구현되는 경우, 그 기법들은, 실행될 경우 상기 설명된 방법들 중 하나 이상을 수행하는 명령들을 포함하는 프로그램 코드를 포함하는 컴퓨터 판독가능 데이터 저장 매체에 의해 적어도 부분적으로 실현될 수도 있다. 컴퓨터 판독가능 데이터 저장 매체는 컴퓨터 프로그램 제품의 부분을 형성할 수도 있으며, 이는 패키징 재료들을 포함할 수도 있다. 컴퓨터 판독가능 매체는 동기식 동적 랜덤 액세스 메모리 (SDRAM) 와 같은 랜덤 액세스 메모리 (RAM), 판독 전용 메모리 (ROM), 비휘발성 랜덤 액세스 메모리 (NVRAM), 전기적으로 소거가능한 프로그래머블 판독 전용 메모리 (EEPROM), 플래시 메모리, 자기 또는 광학 데이터 저장 매체들 등과 같은 메모리 또는 데이터 저장 매체들을 포함할 수도 있다. 그 기법들은, 부가적으로 또는 대안적으로, 전파된 신호들 또는 파들과 같이, 명령들 또는 데이터 구조들의 형태로 프로그램 코드를 수록하거나 통신하고 그리고 컴퓨터에 의해 액세스, 판독 및/또는 실행될 수 있는 컴퓨터 판독가능 통신 매체에 의해 적어도 부분적으로 실현될 수도 있다.
프로그램 코드는, 하나 이상의 디지털 신호 프로세서들 (DSP들), 범용 마이크로 프로세서들, 주문형 집적 회로들 (ASIC들), 필드 프로그래머블 로직 어레이들 (FPGA들), 또는 다른 균등한 집적된 또는 별개의 로직 회로부와 같은 하나 이상의 프로세서들을 포함할 수도 있는 프로세서에 의해 실행될 수도 있다. 그러한 프로세서는 본 개시에서 설명된 기법들 중 임의의 기법을 수행하도록 구성될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 대안적으로, 그 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수도 있다. 프로세서는 또한, 컴퓨팅 디바이스들의 조합, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 이상의 마이크로프로세서들, 또는 임의의 다른 그러한 구성으로서 구현될 수도 있다. 이에 따라, 본 명세서에서 사용된 바와 같은 용어 "프로세서" 는 전술한 구조, 전술한 구조의 임의의 조합, 또는 본 명세서에서 설명된 기법들의 구현에 적합한 임의의 다른 구조 또는 장치 중 임의의 것을 지칭할 수도 있다. 또한, 일부 양태들에 있어서, 본 명세서에서 설명된 기능은, 인코딩 및 디코딩을 위해 구성된 전용 소프트웨어 모듈들 또는 하드웨어 모듈들 내에서 제공되거나, 또는 결합된 비디오 인코더-디코더 (CODEC) 에 통합될 수도 있다.
본 개시의 예시적인 예들은 다음을 포함한다:
예 1: 비디오 데이터 코딩 방법. 그 방법은, 비디오 데이터의 픽처의 블록을 획득하는 단계; 블록의 사이즈를 결정하는 단계; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 그 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인지 여부 또는 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하는 단계; 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 단계; 및, 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 것 또는 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 블록에 대한 조도 보상을 디스에이블링 (disabling) 하는 단계를 포함한다.
예 2: 예 1 에 따른 방법으로서, 상기 블록에 대한 상기 조도 보상의 상기 디스에이블링에 기초하여 상기 블록과 연관된 조도 보상 플래그의 값을 폴스 (false) 로 설정하는 단계를 더 포함하고, 폴스로 설정된 상기 조도 보상 플래그의 값은 상기 블록에 대해 조도 보상이 디스에이블되는 것을 나타내는, 방법.
예 3: 예 1 또는 예 2 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 픽처의 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰지 여부 또는 상기 상이한 블록의 상기 사이즈가 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인지 여부를 결정하는 단계; 상기 상이한 블록의 상기 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인 것을 결정하는 단계; 및, 상기 상이한 블록의 상기 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인 것에 기초하여, 상기 상이한 블록에 대한 조도 보상을 인에이블링하는 단계를 더 포함하는, 방법.
예 4: 예 3 에 따른 방법으로서, 상기 상이한 블록에 대한 상기 조도 보상의 상기 인에이블링에 기초하여 상기 상이한 블록과 연관된 조도 보상 플래그의 값을 트루 (true) 로 설정하는 단계를 더 포함하고,
트루로 설정된 상기 조도 보상 플래그의 값은 상기 상이한 블록에 대해 조도 보상이 인에이블되는 것을 나타내는, 방법.
예 5: 예 3 또는 예 4 중 어느 것에 따른 방법으로서, 상기 블록의 하나 이상의 이웃 블록들 및 상기 블록의 인터 예측을 위해 선택된 레퍼런스 블록의 하나 이상의 추가적인 이웃 블록들에 기초하여 상기 상이한 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하는 단계; 상기 하나 이상의 조도 보상 파라미터들에 기초하여 상기 상이한 블록에 대한 조도 보상을 적용하는 단계; 및, 상기 블록에 적용된 상기 조도 보상에 기초하여 상기 블록의 샘플을 재구성하는 단계를 더 포함하는, 방법.
예 6: 예 1 내지 예 5 중 어느 것에 따른 방법으로서, 상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 미만인 것에 기초하여 상기 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 단계를 더 포함하는 방법.
예 7: 예 6 에 따른 방법으로서, 상기 블록에 대한 조도 보상을 디스에이블링하는 단계는, 상기 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 것에 기초하는, 방법.
예 8: 예 1 내지 예 7 중 어느 것에 따른 방법으로서, 비디오 데이터를 코딩하는 것은 비디오 데이터를 디코딩하는 것을 포함하고, 상기 방법은: 예측 모드에 기초하여 그리고 상기 조도 보상 없이 상기 블록을 디코딩하는 단계를 더 포함하는, 방법.
예 9: 예 1 내지 예 8 중 어느 것에 따른 방법으로서, 상기 블록에 대한 잔차 값을 결정하는 단계; 상기 블록에 대한 예측 모드를 수행하는 단계; 및, 상기 블록에 대해 수행된 상기 예측 모드 및 상기 블록에 대한 상기 잔차 값에 기초하여 상기 블록의 적어도 하나의 샘플을 재구성하는 단계를 더 포함하는, 방법.
예 10: 예 1 내지 예 9 중 어느 것에 따른 방법으로서, 비디오 데이터를 코딩하는 것은 비디오 데이터를 인코딩하는 것을 포함하고, 상기 방법은: 인코딩된 비디오 비트스트림을 생성하는 단계를 더 포함하고, 상기 인코딩된 비디오 비트스트림은 상기 비디오 데이터의 픽처의 상기 블록을 포함하는, 방법.
예 11: 예 10 에 따른 방법으로서, 상기 인코딩된 비디오 비트스트림에서 하나 이상의 조도 보상 플래그들을 시그널링하는 단계를 더 포함하고, 상기 하나 이상의 조도 보상 플래그들은 상기 블록에 대해 조도 보상이 디스에이블된다는 표시를 포함하는, 방법.
예 12: 예 10 또는 예 11 중 어느 것에 따른 방법으로서, 상기 인코딩된 비디오 비트스트림을 시그널링하는 단계를 더 포함하는, 방법.
예 13: 예 12에 있어서, 상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 것은, 상기 조도 보상이 제한되는 것을 결정하는 것을 포함하고, 상기 블록과 연관된 조도 보상 플래그는, 조도 보상이 제한된다는 결정에 기초하여 상기 인코딩된 비디오 비트스트림에서 시그널링되지 않는, 방법.
예 14: 예 1 내지 예 13 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 픽처의 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인지 여부 또는 상기 상이한 블록의 상기 사이즈가 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰지 여부를 결정하는 단계; 상기 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 단계; 및, 상기 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상기 상이한 블록에 대한 조도 보상을 디스에이블링하는 단계를 더 포함하는, 방법.
예 15: 비디오 데이터를 코딩하기 위한 장치. 상기 장치는, 적어도 하나의 메모리 및 회로로 구현되는 하나 이상의 프로세서들을 포함한다. 상기 하나 이상의 프로세서들은: 비디오 데이터의 픽처의 블록을 획득하고; 상기 블록의 사이즈를 결정하며; 상기 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인지 여부 또는 상기 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하고; 상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하고; 그리고, 상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상기 블록에 대한 조도 보상을 디스에이블링하도록 구성된다.
예 16: 예 15 에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한, 상기 블록에 대한 상기 조도 보상의 상기 디스에이블링에 기초하여 상기 블록과 연관된 조도 보상 플래그의 값을 폴스 (false) 로 설정하도록 구성되고, 폴스로 설정된 상기 조도 보상 플래그의 값은 상기 블록에 대해 조도 보상이 디스에이블되는 것을 나타내는, 장치.
예 17: 예 15 또는 예 16 중 어느 것에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한: 상기 비디오 데이터의 픽처의 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰지 여부 또는 상기 상이한 블록의 상기 사이즈가 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인지 여부를 결정하고; 상기 상이한 블록의 상기 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인 것을 결정하며; 그리고, 상기 상이한 블록의 상기 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인 것에 기초하여, 상기 상이한 블록에 대한 조도 보상을 인에이블링하도록 구성되는, 장치.
예 18: 예 17 에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한, 상기 상이한 블록에 대한 상기 조도 보상의 상기 인에이블링에 기초하여 상기 상이한 블록과 연관된 조도 보상 플래그의 값을 트루 (true) 로 설정하도록 구성되고, 트루로 설정된 상기 조도 보상 플래그의 값은 상기 상이한 블록에 대해 조도 보상이 인에이블되는 것을 나타내는, 장치.
예 19: 예 17 또는 예 18 중 어느 것에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한: 상기 블록의 하나 이상의 이웃 블록들 및 상기 블록의 인터 예측을 위해 선택된 레퍼런스 블록의 하나 이상의 추가적인 이웃 블록들에 기초하여 상기 상이한 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하고; 상기 하나 이상의 조도 보상 파라미터들에 기초하여 상기 상이한 블록에 대한 조도 보상을 적용하며; 그리고, 상기 블록에 적용된 상기 조도 보상에 기초하여 상기 블록의 샘플을 재구성하도록 구성되는, 장치.
예 20: 예 15 내지 예 19 중 어느 것에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한, 상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 미만인 것에 기초하여 상기 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하도록 구성되는, 장치.
예 21: 예 20 에 따른 장치로서, 상기 블록에 대한 조도 보상을 디스에이블링하는 것은, 상기 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 것에 기초하는, 장치.
예 22: 예 15 내지 예 21 중 어느 것에 따른 장치로서, 비디오 데이터를 코딩하는 것은 비디오 데이터를 디코딩하는 것을 포함하고, 상기 하나 이상의 프로세서들은 또한, 예측 모드에 기초하여 그리고 상기 조도 보상 없이 상기 블록을 디코딩하도록 구성되는, 장치.
예 23: 예 15 내지 예 22 중 어느 것에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한: 상기 블록에 대한 잔차 값을 결정하고; 상기 블록에 대한 예측 모드를 수행하며; 그리고, 상기 블록에 대해 수행된 상기 예측 모드 및 상기 블록에 대한 상기 잔차 값에 기초하여 상기 블록의 적어도 하나의 샘플을 재구성하도록 구성되는, 장치.
예 24: 예 15 내지 예 23 중 어느 것에 따른 장치로서, 비디오 데이터를 코딩하는 것은 비디오 데이터를 인코딩하는 것을 포함하고, 상기 하나 이상의 프로세서들은 또한, 인코딩된 비디오 비트스트림을 생성하도록 구성되고, 상기 인코딩된 비디오 비트스트림은 상기 비디오 데이터의 픽처의 상기 블록을 포함하는, 장치.
예 25: 예 24 에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한, 상기 인코딩된 비디오 비트스트림에서 하나 이상의 조도 보상 플래그들을 시그널링하도록 구성되고, 상기 하나 이상의 조도 보상 플래그들은 상기 블록에 대해 조도 보상이 디스에이블된다는 표시를 포함하는, 장치.
예 26: 예 24 또는 예 25 중 어느 것에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한, 상기 인코딩된 비디오 비트스트림을 시그널링하도록 구성되는, 장치.
예 27: 예 26 에 따른 장치로서, 상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 것은, 상기 조도 보상이 제한되는 것을 결정하는 것을 포함하고, 상기 블록과 연관된 조도 보상 플래그는, 조도 보상이 제한된다는 결정에 기초하여 상기 인코딩된 비디오 비트스트림에서 시그널링되지 않는, 장치.
예 28: 예 15 내지 예 27 중 어느 것에 따른 장치로서, 상기 하나 이상의 프로세서들은 또한: 상기 비디오 데이터의 픽처의 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인지 여부 또는 상기 상이한 블록의 상기 사이즈가 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰지 여부를 결정하고; 상기 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하며; 그리고, 상기 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상기 상이한 블록에 대한 조도 보상을 디스에이블링하도록 구성되는, 장치.
예 29: 예 15 내지 예 28 중 어느 것에 따른 장치로서, 상기 장치는 하나 이상의 픽처들을 캡처하기 위한 카메라를 갖는 모바일 디바이스를 포함하는, 장치.
예 30: 예 15 내지 예 29 중 어느 것에 따른 장치로서, 하나 이상의 픽처들을 디스플레이하기 위한 디스플레이를 더 포함하는, 장치.
예 31: 명령들을 저장한 비일시적 컴퓨터 판독가능 매체로서, 상기 명령들은, 하나 이상의 프로세서들에 의해 실행될 때, 상기 하나 이상의 프로세서들로 하여금 예 1 내지 예 14 중 어느 것에 따른 방법을 수행하게 한다.
예 32: 예 1 내지 예 14 중 어느 것에 따른 방법을 수행하기 위한 수단을 포함하는 장치.
예 33: 비디오 데이터를 프로세싱하는 방법. 상기 방법은: 비디오 데이터의 블록을 획득하는 단계; 비디오 데이터의 블록을 코딩하기 위해 양방향 예측이 사용되지 않는 것을 결정하는 단계; 양방향 예측이 상기 블록에 대해 사용되지 않는다고 결정하는 것에 기초하여 상기 블록에 조도 보상을 적용하지 않도록 결정하는 단계; 및, 비디오 데이터의 블록을 프로세싱하는 단계를 포함한다.
예 34: 예 33에 따른 방법으로서, 상기 블록에 조도 보상을 적용하지 않도록 결정하는 단계는, 상기 블록에 대해 양방향 예측이 사용되지 않는다고 결정하는 것에 기초하여 상기 블록에 대한 조도 보상을 디스에이블링하는 단계를 포함하는, 방법.
예 35: 예 33 또는 예 34 중 어느 것에 따른 방법으로서, 상기 블록은 비디오 데이터의 4x4 블록을 포함하는, 방법.
예 36: 예 33 내지 예 35 중 어느 것에 따른 방법으로서, 상기 블록에 조도 보상을 적용하지 않도록 결정하는 것에 응답하여 상기 블록에 대해 조도 보상 플래그를 시그널링하지 않도록 결정하는 단계를 더 포함하고, 조도 보상 플래그는 블록에 조도 보상이 적용되는지 여부를 나타내는, 방법.
예 37: 예 33 내지 예 36 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 추가 블록을 획득하는 단계; 및, 상기 추가 블록에 대한 조도 보상을 수행하는 단계를 더 포함하고, 상기 조도 보상을 수행하는 단계는, 상기 추가 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하는 단계; 및, 상기 하나 이상의 조도 보상 파라미터들을 상기 추가 블록에 적용하는 단계를 포함하는, 방법.
예 38: 예 37 에 따른 방법으로서, 상기 블록에 대한 하나 이상의 조도 보상 파라미터들은 이웃하는 재구성된 샘플들을 사용하여 도출되는, 방법.
예 39: 예 38 에 따른 방법으로서, 상기 이웃하는 재구성된 샘플들은 상기 블록의 제 1 이웃 블록 및 인터 예측을 위해 사용되는 레퍼런스 블록의 제 2 이웃 블록 중 하나 이상으로부터의 것인, 방법.
예 40: 예 39 에 따른 방법으로서, 상기 제 1 이웃 블록은 상기 블록의 상부 이웃 블록 또는 좌측 이웃 블록 중 하나 이상을 포함하고, 상기 제 2 이웃 블록은 상기 레퍼런스 블록의 상부 이웃 블록 또는 좌측 이웃 블록 중 하나 이상을 포함하는, 방법.
예 41: 예 39 또는 예 40 중 어느 것에 따른 방법으로서, 상기 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하는 단계는, 상기 제 1 이웃 블록의 재구성된 샘플들과 상기 제 2 이웃 블록의 재구성된 샘플들 사이의 차이를 최소화하는 단계를 포함하는, 방법.
예 42: 예 36 내지 예 41 중 어느 것에 따른 방법으로서, 상기 하나 이상의 조도 보상 파라미터들은 적어도 하나의 스케일링 팩터 및 적어도 하나의 오프셋을 포함하는, 방법.
예 43: 예 36 내지 예 42 중 어느 것에 따른 방법으로서, 상기 블록에 대해 상기 조도 보상을 수행하는 단계는, 조도 보상된 예측자를 초래하고, 상기 조도 보상된 예측자를 사용하여 상기 블록을 디코딩하는 단계를 더 포함하는, 방법.
예 44: 예 36 내지 예 43 중 어느 것에 따른 방법으로서, 인코딩된 비디오 비트스트림에서 하나 이상의 조도 보상 파라미터들을 시그널링하는 단계를 더 포함하는, 방법.
예 45: 예 33 내지 예 44 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 블록을 프로세싱하는 단계는, 상기 비디오 데이터의 블록을 디코딩하는 단계를 포함하는, 방법.
예 46: 예 33 내지 예 45 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 블록을 프로세싱하는 단계는, 인코딩된 비디오 비트스트림을 생성하는 단계를 포함하고, 상기 인코딩된 비디오 비트스트림은 비디오 데이터의 블록을 포함하는, 방법.
예 47: 예 46 에 따른 방법으로서, 상기 인코딩된 비디오 비트스트림을 시그널링하는 단계를 더 포함하는, 방법.
예 48: 비디오 데이터를 저장하도록 구성된 메모리 및 예 33 내지 예 47 중 어느 것에 따라 비디오 데이터를 프로세싱하도록 구성된 프로세서를 포함하는 장치.
예 49: 예 48 에 따른 장치로서, 상기 장치는 디코더를 포함하는, 장치.
예 50: 예 48 에 따른 장치로서, 상기 장치는 인코더를 포함하는, 장치.
예 51: 예 48 내지 예 50 중 어느 것에 따른 장치로서, 상기 장치는 모바일 디바이스인, 장치.
예 52: 예 48 내지 예 51 중 어느 것에 따른 장치로서, 상기 장치는 상기 비디오 데이터를 디스플레이하도록 구성된 디스플레이를 포함하는, 장치.
예 53: 예 48 내지 예 52 중 어느 것에 따른 장치로서, 상기 장치는 하나 이상의 픽처들을 캡처하도록 구성된 카메라를 포함하는, 장치.
예 54: 프로세서에 의해 실행될 때 예 33 내지 예 47 중 어느 것의 방법들을 수행하는 명령들을 저장한 컴퓨터 판독가능 매체.
예 55: 비디오 데이터를 프로세싱하는 방법. 그 방법은 비디오 데이터를 획득하는 단계; 상기 비디오 데이터와 연관된 파이프라인 구조를 결정하는 단계; 상기 파이프라인 구조에서의 블록들보다 더 큰 비디오 데이터의 블록들에 대한 조도 보상을 디스에이블하는 단계; 및, 비디오 데이터의 하나 이상의 블록들을 프로세싱하는 단계를 포함한다.
예 56: 예 55 에 따른 방법으로서, 상기 파이프라인 구조는 64x64 파이프라인 구조를 포함하는, 방법.
예 57: 예 55 내지 예 56 중 어느 것에 따른 방법으로서, 상기 조도 보상이 디스에이블되는 블록들은 128xN 블록들을 포함하고, 여기서, N 은 정수인, 방법.
예 58: 예 55 내지 예 57 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 블록들에 대한 조도 보상을 디스에이블하는 것에 응답하여 상기 비디오 데이터의 블록들에 대한 조도 보상 플래그를 시그널링하지 않도록 결정하는 단계를 더 포함하고, 상기 조도 보상 플래그는 조도 보상이 블록에 대해 적용되는지 여부를 표시하는, 방법.
예 59: 예 55 내지 예 58 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 추가 블록을 획득하는 단계; 및, 상기 추가 블록에 대한 조도 보상을 수행하는 단계를 더 포함하고, 상기 조도 보상을 수행하는 단계는, 상기 추가 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하는 단계; 및, 상기 하나 이상의 조도 보상 파라미터들을 상기 추가 블록에 적용하는 단계를 포함하는, 방법.
예 60: 예 59 에 따른 방법으로서, 상기 블록에 대한 하나 이상의 조도 보상 파라미터들은 이웃하는 재구성된 샘플들을 사용하여 도출되는, 방법.
예 61: 예 60 에 따른 방법으로서, 상기 이웃하는 재구성된 샘플들은 상기 블록의 제 1 이웃 블록 및 인터 예측을 위해 사용되는 레퍼런스 블록의 제 2 이웃 블록 중 하나 이상으로부터의 것인, 방법.
예 62: 예 61 에 따른 방법으로서, 상기 제 1 이웃 블록은 상기 블록의 상부 이웃 블록 또는 좌측 이웃 블록 중 하나 이상을 포함하고, 상기 제 2 이웃 블록은 상기 레퍼런스 블록의 상부 이웃 블록 또는 좌측 이웃 블록 중 하나 이상을 포함하는, 방법.
예 63: 예 61 또는 예 62 중 어느 것에 따른 방법으로서, 상기 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하는 단계는, 상기 제 1 이웃 블록의 재구성된 샘플들과 상기 제 2 이웃 블록의 재구성된 샘플들 사이의 차이를 최소화하는 단계를 포함하는, 방법.
예 64: 예 59 내지 예 63 중 어느 것에 따른 방법으로서, 상기 하나 이상의 조도 보상 파라미터들은 적어도 하나의 스케일링 팩터 및 적어도 하나의 오프셋을 포함하는, 방법.
예 65: 예 59 내지 예 64 중 어느 것에 따른 방법으로서, 상기 블록에 대해 상기 조도 보상을 수행하는 단계는, 조도 보상된 예측자를 초래하고, 상기 조도 보상된 예측자를 사용하여 상기 블록을 디코딩하는 단계를 더 포함하는, 방법.
예 66: 예 59 내지 예 65 중 어느 것에 따른 방법으로서, 인코딩된 비디오 비트스트림에서 하나 이상의 조도 보상 파라미터들을 시그널링하는 단계를 더 포함하는, 방법.
예 67: 예 55 내지 예 66 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 하나 이상의 블록들을 프로세싱하는 단계는, 상기 비디오 데이터의 하나 이상의 블록들을 디코딩하는 단계를 포함하는, 방법.
예 68: 예 55 내지 예 67 중 어느 것에 따른 방법으로서, 상기 비디오 데이터의 하나 이상의 블록들을 프로세싱하는 단계는, 인코딩된 비디오 비트스트림을 생성하는 단계를 포함하고, 상기 인코딩된 비디오 비트스트림은 비디오 데이터의 하나 이상의 블록들을 포함하는, 방법.
예 69: 예 68 에 따른 방법으로서, 상기 인코딩된 비디오 비트스트림을 시그널링하는 단계를 더 포함하는, 방법.
예 70: 비디오 데이터를 저장하도록 구성된 메모리 및 예 55 내지 예 69 중 어느 것에 따라 비디오 데이터를 프로세싱하도록 구성된 프로세서를 포함하는 장치.
예 71: 예 70 의 장치로서, 상기 장치는 디코더를 포함하는, 장치.
예 72: 예 70 의 장치로서, 상기 장치는 인코더를 포함하는, 장치.
예 73: 예 70 내지 예 72 중 어느 하나의 장치로서, 상기 장치는 모바일 디바이스인, 장치.
예 74: 예 70 내지 예 73 중 어느 하나의 장치로서, 상기 장치는 비디오 데이터를 디스플레이하도록 구성된 디스플레이를 포함하는, 장치.
예 75: 예 70 내지 예 74 중 어느 하나의 장치로서, 상기 장치는 하나 이상의 픽처들을 캡처하도록 구성된 카메라를 포함하는, 장치.
예 76: 프로세서에 의해 실행될 때 예 55 내지 예 69 중 어느 것의 방법들을 수행하는 명령들을 저장한 컴퓨터 판독가능 매체.
Claims (30)
- 비디오 데이터를 코딩하는 방법으로서,
비디오 데이터의 픽처의 블록을 획득하는 단계;
상기 블록의 사이즈를 결정하는 단계;
상기 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인지 여부 또는 상기 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하는 단계;
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 단계; 및
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상기 블록에 대한 조도 보상을 디스에이블링하는 단계를 포함하는, 비디오 데이터를 코딩하는 방법. - 제 1 항에 있어서,
상기 블록에 대한 상기 조도 보상의 상기 디스에이블링에 기초하여 상기 블록과 연관된 조도 보상 플래그의 값을 폴스 (false) 로 설정하는 단계를 더 포함하고,
폴스로 설정된 상기 조도 보상 플래그의 값은 상기 블록에 대해 조도 보상이 디스에이블되는 것을 나타내는, 비디오 데이터를 코딩하는 방법. - 제 1 항에 있어서,
상기 비디오 데이터의 픽처의 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰지 여부 또는 상기 상이한 블록의 상기 사이즈가 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인지 여부를 결정하는 단계;
상기 상이한 블록의 상기 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인 것을 결정하는 단계; 및
상기 상이한 블록의 상기 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인 것에 기초하여, 상기 상이한 블록에 대한 조도 보상을 인에이블링하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법. - 제 3 항에 있어서,
상기 상이한 블록에 대한 상기 조도 보상의 상기 인에이블링에 기초하여 상기 상이한 블록과 연관된 조도 보상 플래그의 값을 트루 (true) 로 설정하는 단계를 더 포함하고,
트루로 설정된 상기 조도 보상 플래그의 값은 상기 상이한 블록에 대해 조도 보상이 인에이블되는 것을 나타내는, 비디오 데이터를 코딩하는 방법. - 제 3 항에 있어서,
상기 블록의 하나 이상의 이웃 블록들 및 상기 블록의 인터 예측을 위해 선택된 레퍼런스 블록의 하나 이상의 추가적인 이웃 블록들에 기초하여 상기 상이한 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하는 단계;
상기 하나 이상의 조도 보상 파라미터들에 기초하여 상기 상이한 블록에 대해 조도 보상을 적용하는 단계; 및
상기 블록에 적용된 상기 조도 보상에 기초하여 상기 블록의 샘플을 재구성하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법. - 제 1 항에 있어서,
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 미만인 것에 기초하여 상기 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법. - 제 6 항에 있어서,
상기 블록에 대한 조도 보상을 디스에이블링하는 단계는, 상기 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 것에 기초하는, 비디오 데이터를 코딩하는 방법. - 제 1 항에 있어서,
비디오 데이터를 코딩하는 것은 비디오 데이터를 디코딩하는 것을 포함하고,
상기 방법은:
예측 모드에 기초하여 그리고 상기 조도 보상 없이 상기 블록을 디코딩하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법. - 제 1 항에 있어서,
상기 블록에 대한 잔차 값을 결정하는 단계;
상기 블록에 대한 예측 모드를 수행하는 단계; 및
상기 블록에 대해 수행된 상기 예측 모드 및 상기 블록에 대한 상기 잔차 값에 기초하여 상기 블록의 적어도 하나의 샘플을 재구성하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법. - 제 1 항에 있어서,
비디오 데이터를 코딩하는 것은 비디오 데이터를 인코딩하는 것을 포함하고,
상기 방법은:
인코딩된 비디오 비트스트림을 생성하는 단계를 더 포함하고,
상기 인코딩된 비디오 비트스트림은 상기 비디오 데이터의 픽처의 상기 블록을 포함하는, 비디오 데이터를 코딩하는 방법. - 제 10 항에 있어서,
상기 인코딩된 비디오 비트스트림에서 하나 이상의 조도 보상 플래그들을 시그널링하는 단계를 더 포함하고,
상기 하나 이상의 조도 보상 플래그들은 상기 블록에 대해 조도 보상이 디스에이블된다는 표시를 포함하는, 비디오 데이터를 코딩하는 방법. - 제 10 항에 있어서,
상기 인코딩된 비디오 비트스트림을 시그널링하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법. - 제 12 항에 있어서,
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 것은, 상기 조도 보상이 제한되는 것을 결정하는 것을 포함하고, 상기 블록과 연관된 조도 보상 플래그는, 조도 보상이 제한된다는 결정에 기초하여 상기 인코딩된 비디오 비트스트림에서 시그널링되지 않는, 비디오 데이터를 코딩하는 방법. - 제 1 항에 있어서,
상기 비디오 데이터의 픽처의 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인지 여부 또는 상기 상이한 블록의 상기 사이즈가 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰지 여부를 결정하는 단계;
상기 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 단계; 및
상기 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상기 상이한 블록에 대한 조도 보상을 디스에이블링하는 단계를 더 포함하는, 비디오 데이터를 코딩하는 방법. - 비디오 데이터를 코딩하기 위한 장치로서,
상기 장치는,
적어도 하나의 메모리; 및
회로로 구현되는 하나 이상의 프로세서들을 포함하며,
상기 하나 이상의 프로세서들은:
비디오 데이터의 픽처의 블록을 획득하고;
상기 블록의 사이즈를 결정하며;
상기 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인지 여부 또는 상기 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하고;
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하고; 그리고
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상기 블록에 대한 조도 보상을 디스에이블링하도록
구성되는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
상기 하나 이상의 프로세서들은 또한,
상기 블록에 대한 상기 조도 보상의 상기 디스에이블링에 기초하여 상기 블록과 연관된 조도 보상 플래그의 값을 폴스 (false) 로 설정하도록 구성되고,
폴스로 설정된 상기 조도 보상 플래그의 값은 상기 블록에 대해 조도 보상이 디스에이블되는 것을 나타내는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
상기 하나 이상의 프로세서들은 또한,
상기 비디오 데이터의 픽처의 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰지 여부 또는 상기 상이한 블록의 상기 사이즈가 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인지 여부를 결정하고;
상기 상이한 블록의 상기 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인 것을 결정하며; 그리고
상기 상이한 블록의 상기 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈보다 더 큰 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈 미만인 것에 기초하여, 상기 상이한 블록에 대한 조도 보상을 인에이블링하도록
구성되는, 비디오 데이터를 코딩하기 위한 장치. - 제 17 항에 있어서,
상기 하나 이상의 프로세서들은 또한,
상기 상이한 블록에 대한 상기 조도 보상의 상기 인에이블링에 기초하여 상기 상이한 블록과 연관된 조도 보상 플래그의 값을 트루 (true) 로 설정하도록 구성되고,
트루로 설정된 상기 조도 보상 플래그의 값은 상기 상이한 블록에 대해 조도 보상이 인에이블되는 것을 나타내는, 비디오 데이터를 코딩하기 위한 장치. - 제 17 항에 있어서,
상기 하나 이상의 프로세서들은 또한,
상기 블록의 하나 이상의 이웃 블록들 및 상기 블록의 인터 예측을 위해 선택된 레퍼런스 블록의 하나 이상의 추가적인 이웃 블록들에 기초하여 상기 상이한 블록에 대한 하나 이상의 조도 보상 파라미터들을 도출하고;
상기 하나 이상의 조도 보상 파라미터들에 기초하여 상기 상이한 블록에 대해 조도 보상을 적용하며; 그리고
상기 블록에 적용된 상기 조도 보상에 기초하여 상기 블록의 샘플을 재구성하도록
구성되는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
상기 하나 이상의 프로세서들은 또한,
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 미만인 것에 기초하여 상기 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하도록 구성되는, 비디오 데이터를 코딩하기 위한 장치. - 제 20 항에 있어서,
상기 블록에 대한 조도 보상을 디스에이블링하는 것은, 상기 블록에 대해 양방향 인터 예측을 적용하지 않도록 결정하는 것에 기초하는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
비디오 데이터를 코딩하는 것은 비디오 데이터를 디코딩하는 것을 포함하고,
상기 하나 이상의 프로세서들은 또한,
예측 모드에 기초하여 그리고 상기 조도 보상 없이 상기 블록을 디코딩하도록 구성되는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
상기 하나 이상의 프로세서들은 또한,
상기 블록에 대한 잔차 값을 결정하고;
상기 블록에 대한 예측 모드를 수행하며; 그리고
상기 블록에 대해 수행된 상기 예측 모드 및 상기 블록에 대한 상기 잔차 값에 기초하여 상기 블록의 적어도 하나의 샘플을 재구성하도록 구성되는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
비디오 데이터를 코딩하는 것은 비디오 데이터를 인코딩하는 것을 포함하고,
상기 하나 이상의 프로세서들은 또한,
인코딩된 비디오 비트스트림을 생성하도록 구성되고,
상기 인코딩된 비디오 비트스트림은 상기 비디오 데이터의 픽처의 상기 블록을 포함하는, 비디오 데이터를 코딩하기 위한 장치. - 제 24 항에 있어서,
상기 하나 이상의 프로세서들은 또한,
상기 인코딩된 비디오 비트스트림에서 하나 이상의 조도 보상 플래그들을 시그널링하는 것으로서, 상기 하나 이상의 조도 보상 플래그들은 상기 블록에 대해 조도 보상이 디스에이블된다는 표시를 포함하는, 상기 하나 이상의 조도 보상 플래그들을 시그널링하는 것을 행하고; 그리고
상기 인코딩된 비디오 비트스트림을 시그널링하도록
구성되는, 비디오 데이터를 코딩하기 위한 장치. - 제 25 항에 있어서,
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하는 것은, 상기 조도 보상이 제한되는 것을 결정하는 것을 포함하고, 상기 블록과 연관된 조도 보상 플래그는, 조도 보상이 제한된다는 결정에 기초하여 상기 인코딩된 비디오 비트스트림에서 시그널링되지 않는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
상기 하나 이상의 프로세서들은 또한,
상기 비디오 데이터의 픽처의 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인지 여부 또는 상기 상이한 블록의 상기 사이즈가 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰지 여부를 결정하고;
상기 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하며; 그리고
상기 상이한 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 및 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상기 상이한 블록에 대한 조도 보상을 디스에이블링하도록
구성되는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
상기 장치는 하나 이상의 픽처들을 캡처하기 위한 카메라를 갖는 모바일 디바이스를 포함하는, 비디오 데이터를 코딩하기 위한 장치. - 제 15 항에 있어서,
하나 이상의 픽처들을 디스플레이하기 위한 디스플레이를 더 포함하는, 비디오 데이터를 코딩하기 위한 장치. - 명령들을 저장한 비일시적 컴퓨터 판독가능 저장 매체로서,
상기 명령들은, 하나 이상의 프로세서들에 의해 실행될 때, 상기 하나 이상의 프로세서들로 하여금:
비디오 데이터의 픽처의 블록을 획득하게 하고;
상기 블록의 사이즈를 결정하게 하며;
상기 블록의 사이즈가 블록 사이즈 제한과 연관된 제 1 블록 사이즈 이하인 각각의 사이즈를 갖는 블록들에 대해 양방향 인터 예측을 제한하는 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인지 여부 또는 상기 블록의 사이즈가 비디오 코딩 파이프라인 구조와 연관된 제 2 블록 사이즈보다 더 큰지 여부를 결정하게 하고;
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방인 것을 결정하게 하고; 그리고
상기 블록의 사이즈가 상기 블록 사이즈 제한과 연관된 상기 제 1 블록 사이즈 이하인 것 또는 상기 비디오 코딩 파이프라인 구조와 연관된 상기 제 2 블록 사이즈보다 더 큰 것 중 일방이라는 결정에 기초하여, 상기 블록에 대한 조도 보상을 디스에이블링하게 하는, 비일시적 컴퓨터 판독가능 저장 매체.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201962788117P | 2019-01-03 | 2019-01-03 | |
| US62/788,117 | 2019-01-03 | ||
| US16/725,775 | 2019-12-23 | ||
| US16/725,775 US11272201B2 (en) | 2019-01-03 | 2019-12-23 | Block size restriction for illumination compensation |
| PCT/US2019/068475 WO2020142331A1 (en) | 2019-01-03 | 2019-12-24 | Block size restriction for illumination compensation |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210107021A true KR20210107021A (ko) | 2021-08-31 |
Family
ID=71403602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217020168A KR20210107021A (ko) | 2019-01-03 | 2019-12-24 | 조도 보상에 대한 블록 사이즈 제한 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11272201B2 (ko) |
| EP (1) | EP3906674A1 (ko) |
| KR (1) | KR20210107021A (ko) |
| CN (1) | CN113287300A (ko) |
| TW (1) | TW202042552A (ko) |
| WO (1) | WO2020142331A1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11032543B2 (en) * | 2019-03-22 | 2021-06-08 | Tencent America LLC | Method and apparatus for video coding |
| EP3734972A1 (en) * | 2019-05-03 | 2020-11-04 | InterDigital VC Holdings, Inc. | High level syntax simplified video coding tool set for small blocks |
| BR112021015754A2 (pt) * | 2019-05-17 | 2021-11-30 | Panasonic Ip Corp America | Sistema e método para codificação de vídeo |
| CN114270829A (zh) * | 2019-06-21 | 2022-04-01 | 交互数字Vc控股法国有限公司 | 局部照明补偿标志继承 |
| EP4298796A1 (en) * | 2021-02-26 | 2024-01-03 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Video coding concept allowing for limitation of drift |
| US20230021722A1 (en) * | 2021-07-20 | 2023-01-26 | Mediatek Inc. | Apparatus and method for performing motion vector refinement to get more precise motion vectors |
| CN116076073A (zh) * | 2021-09-02 | 2023-05-05 | 辉达公司 | 用于高性能视频编码的硬件编解码器加速器 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9693077B2 (en) * | 2013-12-13 | 2017-06-27 | Qualcomm Incorporated | Controlling sub prediction unit (sub-PU) motion parameter inheritance (MPI) in three dimensional (3D) HEVC or other 3D coding |
| US10887597B2 (en) * | 2015-06-09 | 2021-01-05 | Qualcomm Incorporated | Systems and methods of determining illumination compensation parameters for video coding |
| EP3503553A4 (en) | 2016-09-22 | 2020-07-29 | LG Electronics Inc. -1- | INTER-PREDICTION PROCESS AND APPARATUS BASED ON LIGHTING COMPENSATION IN AN IMAGE CODING SYSTEM |
-
2019
- 2019-12-23 US US16/725,775 patent/US11272201B2/en active Active
- 2019-12-24 KR KR1020217020168A patent/KR20210107021A/ko unknown
- 2019-12-24 TW TW108147456A patent/TW202042552A/zh unknown
- 2019-12-24 CN CN201980086680.4A patent/CN113287300A/zh active Pending
- 2019-12-24 EP EP19842541.5A patent/EP3906674A1/en active Pending
- 2019-12-24 WO PCT/US2019/068475 patent/WO2020142331A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| TW202042552A (zh) | 2020-11-16 |
| US11272201B2 (en) | 2022-03-08 |
| CN113287300A (zh) | 2021-08-20 |
| WO2020142331A1 (en) | 2020-07-09 |
| US20200221111A1 (en) | 2020-07-09 |
| EP3906674A1 (en) | 2021-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10999594B2 (en) | Virtual search area for current picture referencing (CPR) and intra block copy (IBC) | |
| US11057636B2 (en) | Affine motion prediction | |
| JP6552964B2 (ja) | スケーラブルなマルチビュービデオコーディングにおける高度な残差予測 | |
| KR20210068439A (ko) | 히스토리 기반 모션 벡터 예측자에 대한 개선들 | |
| KR20190055819A (ko) | 조명 보상을 위해 템플릿 사이즈를 적응적으로 결정하는 시스템들 및 방법들 | |
| EP3596925A1 (en) | Affine motion information derivation | |
| US11272201B2 (en) | Block size restriction for illumination compensation | |
| US11290743B2 (en) | Interaction of illumination compensation with inter-prediction | |
| KR20220030988A (ko) | 스위칭가능 필터들로의 레퍼런스 픽처 리샘플링 | |
| KR20220064962A (ko) | 히스토리 기반 모션 벡터 예측 | |
| CN114402617A (zh) | 利用矢量裁剪的仿射译码 | |
| KR20230020413A (ko) | 디코딩된 픽처 버퍼 (dpb) 동작들 및 액세스 유닛 구분자 (aud) | |
| US11388394B2 (en) | Local illumination compensation (LIC) for virtual pipeline data units (VPDUS) | |
| KR20230123952A (ko) | 중첩 블록 모션 보상 | |
| US10887611B2 (en) | Pruning for illumination compensation mode | |
| US20220201282A1 (en) | Overlapped block motion compensation |