KR20210105802A - 실리콘-관통 비아를 이용한 향상된 베이스 다이 열 경로 - Google Patents

실리콘-관통 비아를 이용한 향상된 베이스 다이 열 경로 Download PDF

Info

Publication number
KR20210105802A
KR20210105802A KR1020200168092A KR20200168092A KR20210105802A KR 20210105802 A KR20210105802 A KR 20210105802A KR 1020200168092 A KR1020200168092 A KR 1020200168092A KR 20200168092 A KR20200168092 A KR 20200168092A KR 20210105802 A KR20210105802 A KR 20210105802A
Authority
KR
South Korea
Prior art keywords
die
thermal block
thermal
thermally
coupled
Prior art date
Application number
KR1020200168092A
Other languages
English (en)
Inventor
웨스턴 버트랜드
카일 애링턴
샨카 데바세나티파시
아론 맥캔
니콜라스 닐
즈민 완
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20210105802A publication Critical patent/KR20210105802A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

본 개시내용의 실시예들은 일반적으로 제1 다이와 결합되는 제2 다이로부터 멀어지게 제1 다이로부터의 열을 라우팅하기 위해 제1 다이의 수동 영역들에 위치하는 열 전도성 재료로 채워진 열 전도성 실리콘 관통 비아(TSV)들을 포함하는 열 전도성 피처들을 사용하는 적층형 다이들을 포함하는 패키지들에 관한 시스템들, 장치들, 기법들, 및/또는 프로세스들에 관한 것이다. 실시예들에서, 제1 다이는 베이스 다이라고 지칭될 수 있다. 실시예들은 구리, 땜납, 또는 다른 합금과 같은 열 에너지 전도 재료로 적어도 부분적으로 채워진 TSV들을 포함하는 더미 다이들의 형태의 열 블록들을 포함할 수 있다.

Description

실리콘-관통 비아를 이용한 향상된 베이스 다이 열 경로{ENHANCED BASE DIE HEAT PATH USING THROUGH-SILICON VIAS}
본 개시내용의 실시예들은 일반적으로 패키지 어셈블리들의 분야에 관한 것으로, 특히 적층형 다이들을 포함하는 패키지 어셈블리들에 관한 것이다.
스마트 폰들 및 울트라북들과 같은 모바일 전자 디바이스들의 최종 제품 크기의 계속된 감소는 감소된 크기의 시스템-인-패키지 컴포넌트들의 개발을 위한 원동력이다.
도 1은 베이스 다이로부터 최상부 다이를 통한 열 에너지 흐름을 갖는 레거시 적층형 다이 패키지의 측면도를 예시한다.
도 2a 및 도 2b는, 실시예들에 따른, 베이스 다이와 열적으로 결합된 최상부 다이로부터 멀어지게 열 에너지 흐름을 라우팅하기 위해 더미 다이와 결합된 베이스 다이를 포함하는 적층형 다이 패키지의 측면도 및 상면도를 각각 예시한다.
도 3a 및 도 3b는, 실시예들에 따른, 베이스 다이와 열적으로 결합된 최상부 다이들로부터 멀어지게 열 에너지 흐름을 라우팅하기 위해 열 전도성 재료로 채워진 복수의 실리콘 관통 비아(TSV)를 갖는 더미 다이와 결합된 베이스 다이를 포함하는 적층형 다이 패키지의 측면도 및 상면도를 예시한다.
도 4a 및 도 4b는, 실시예들에 따른, 베이스 다이와 열적으로 결합된 복수의 최상부 다이로부터 멀어지게 열 에너지 흐름을 라우팅하기 위해 베이스 다이의 수동 영역에 열 전도성 피처들을 포함하는 베이스 다이를 포함하는 적층형 다이 패키지의 측면도 및 상면도를 각각 예시한다.
도 5a 및 도 5b는, 실시예들에 따른, 고대역폭 메모리(HBM) 다이들을 포함하는, 복수의 최상부 다이와 열적으로 결합되는 EMIB(Embedded Multi-die Interconnect Bridge) 기술을 이용하여 접속된 복수의 베이스 다이를 포함하는 적층형 다이 패키지의 측면도 및 상면도를 각각 예시하는데, 여기서 베이스 다이들 중 일부의 수동 영역들에서의 TSV들, 및 베이스 다이들 중 일부와 결합된 더미 다이들이 복수의 최상부 다이로부터 멀어지게 열 에너지 흐름을 라우팅한다.
도 6은 실시예들에 따른, 제1 다이와 열적으로 결합되는 제2 다이로부터 멀어지게 열을 라우팅하기 위해 제1 다이에 열 전도성 피처들을 포함하는 열 블록을 적용하는 프로세스의 예를 예시한다.
도 7은 실시예들에 따른, 컴퓨팅 디바이스(700)를 개략적으로 예시한다.
본 개시내용의 실시예들은 일반적으로 패키지 내의 베이스 다이에서 생성된 열 에너지를 베이스 다이에 열적으로 결합되는 최상부 다이로부터 멀어지게 라우팅하기 위해 TSV들의 형태의 열 전도성 피처들을 갖는 패키지들에 관한 시스템들, 장치들, 기법들, 및/또는 프로세스들과 관련될 수 있다. 실시예들에서, 베이스 다이는 제1 다이라고 지칭될 수 있고, 최상부 다이는 제2 다이라고 지칭될 수 있다.
열 전도성 피처들의 실시예들은 열 전도성 재료로 적어도 부분적으로 채워지는 TSV들을 포함하는 더미 다이들의 형태를 취할 수 있는 하나 이상의 열 블록을 포함할 수 있다. 이들 더미 다이는 최상부 다이로부터 멀어지게, 열 에너지 또는 열을 라우팅하기 위해 베이스 다이와 또는 다수의 베이스 다이들과 열적으로 결합될 수 있다.
열 전도성 피처들의 다른 실시예들은 베이스 다이 내로부터 열 에너지를 수집하고 그것을 베이스 다이의 에지 또는 표면으로 라우팅하기 위해, 베이스 다이 또는 다수의 베이스 다이들의 수동 부분 내에 포함된 TSV들을 포함한다. 실시예들에서, 베이스 다이 내의 금속 층들 또는 다른 열 라우팅 구조체들은 베이스 다이 내의 열 에너지를 다이의 수동 부분 내의 TSV들로 라우팅하는 것을 용이하게 할 수 있다. 실시예들에서, TSV들은 더미 다이들에 관하여 열 에너지 전도성 재료로 적어도 부분적으로 채워질 수 있다.
실시예들에서, 베이스 다이들의 수동 부분들에서의 TSV들과 더미 다이들의 조합은 패키지에서 사용되는 다양한 다이들의 레이아웃 및 기하학적 구조, 및 패키지 내의 원하는 열 에너지 라우팅 경로들에 따라 패키지 내에서 사용될 수 있다. 실시예들에서, 열은 패키지 다이들을 둘러싸는 통합된 히트 스프레더(integrated heat spreader, IHS)로 라우팅될 수 있다.
레거시 적층형 다이 아키텍처들에서, 다이 냉각은 중요한 문제이다. 베이스 다이는, 동작 중에 베이스 다이로부터 열 에너지를 추출하기 위한 전용 열 인터페이스 재료(thermal interface material)를 갖는 대신에, 이제 열 에너지를 생성하고 적층형 다이들 상의 작업부하에 따라 최상부 다이로, 또는 그 반대로 전파한다. 그 결과, 최상부 다이 및 최하부 다이는 그들 사이의 증가하는 열 에너지에 의해 더 열적으로 그리고 동작적으로 제약된다.
단일 다이는 열 솔루션(thermal solution)에 열을 전파하기 위해 열 인터페이스 재료(TIM) 및 IHS와 열 접촉할 수 있고, 예를 들어, 냉각판(cold plate)이 IHS에 열적으로 결합될 수 있다. 레거시 적층형 다이 아키텍처들은 냉각을 달성하기 위해 TIM들/IHS를 통해 열을 전파하지만, 베이스 다이 상에 적층될 수 있는 하나 이상의 최상부 다이를 통해서도 열을 전달한다. 이는 다이-대-다이 열("크로스-토크"라고 지칭될 수 있음)로 인해 그리고 최상부 다이에 의해 직접 열적으로 접속되지 않은 베이스 다이의 표면들이 TIM 또는 IHS와 양호한 열 결합을 이루는 것을 방지함으로써 상당히 감소된 시스템의 열 성능으로 이어진다.
레거시 구현들에서는, 폴리머-기반 재료를 포함할 수 있는 오버몰드가 최상부 다이에 의해 점유되지 않은 베이스 다이 위의 용적 상에 도포되고, TIM과 접촉할 수 있다. 레거시 구현들에서는, 오버몰드와 TIM 사이에 에폭시 재료가 존재할 수 있다. 이들 구현에서는, 오버몰드가 양호한 열 전도율을 가지고 있지 않고 다른 적층형 다이들로부터 멀어지게 열 에너지를 유의미하게 라우팅하지 않을 수 있다. 패키지 내의 다른 재료들과 상이한 열 팽창 계수(CTE)로 인해 생기는, 패키지 컴포넌트들의 뒤틀림도 폴리머 오버몰드와 문제가 될 수 있다.
본 명세서에 설명된 실시예들에서, 밀집하여 클러스터링된 TSV들을 포함하는 하나 이상의 TSV는 위에 설명된 바와 같이 높은 열 전도율을 갖는 재료들을 포함할 수 있다. 이들 재료는 구리, 땜납, 은, 금, 텅스텐, 티타늄, 주석, 또는 다른 적합한 열 전도성 금속 또는 금속 화합물을 포함할 수 있다. 재료들은 세라믹, 또는 채워진 폴리머 화합물들을 또한 포함할 수 있다. 이들 재료는 베이스 다이 또는 최상부 다이들로부터 소산될 열 에너지를 위한 더 낮은 열 저항 경로를 제공한다. 이들 TSV를 포함하는 더미 다이들은 실리콘을 포함하는 재료들 또는 열 전도율로부터 알려진 다른 재료들로 이루어질 수 있다.
본 명세서에 설명된 실시예들은 패키지의 전체적인 열 저항을 감소시키고 베이스 다이들에 대한 더 나은 냉각 루트들을 허용할 수 있다. 본 명세서에 설명된 실시예들의 구현은 Foveros®아키텍처와 같은 적층형 다이 아키텍처를 사용하는 제품들이 최대 칩 동작 온도들에 도달하기 전에 더 높은 전력에서 실행되는 것을 허용할 수 있다. 또한, 실시예들은 패키지를 냉각하기 위해 요구되는 전력이 더 낮을 것이기 때문에 전체적인 시스템을 동작시키기 위해 요구되는 전력을 감소시키는 데 도움이 될 수 있다.
다음의 상세한 설명에서는, 본 명세서의 일부를 형성하는 첨부 도면들이 참조되고, 첨부 도면들에서는 유사한 번호들이 전체에 걸쳐 유사한 부분들을 지시하고, 본 개시내용의 주제가 실시될 수 있는 실시예들이 예로서 도시되어 있다. 다른 실시예들이 이용될 수도 있고, 본 개시내용의 범위를 벗어나지 않고 구조적 또는 논리적 변경들이 이루어질 수 있다는 것을 이해해야 한다. 따라서, 다음의 상세한 설명은 제한적인 의미로 해석되어서는 안 되고, 실시예들의 범위는 첨부된 청구항들 및 이들의 등가물들에 의해 정의된다.
본 개시내용의 목적으로, 문구 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시내용의 목적으로, 문구 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
본 설명은 최상부/최하부, 내/외, 위/아래 등과 같은 관점 기반 기술들을 사용할 수 있다. 그러한 기술들은 단지 논의를 용이하게 하기 위해 사용되고 본 명세서에 설명된 실시예들의 적용을 임의의 특정 배향으로 제한하려고 의도된 것은 아니다.
본 설명은 "실시예에서" 또는 "실시예들에서"라는 문구들을 사용할 수 있고, 이들은 각각 동일한 또는 상이한 실시예들 중 하나 이상을 언급할 수 있다. 더욱이, 본 개시내용의 실시예들에 관하여 사용된, "포함하는(comprising)", "포함하는(including)", "갖는(having)" 등의 용어들은 동의어들이다.
용어 "와 결합된(coupled with)"과 함께 그의 파생어들이 본 명세서에서 사용될 수 있다. "결합된"은 다음 중 하나 이상을 의미할 수 있다. "결합된"은 2개 이상의 요소가 직접 물리적으로 또는 전기적으로 접촉하는 것을 의미할 수 있다. 그러나, "결합된"은 또한 2개 이상의 요소가 서로 간접적으로 접촉하지만, 여전히 서로 상호작용하거나 협력하는 것을 의미할 수 있고, 서로 결합되는 것으로 언급되는 요소들 사이에 하나 이상의 다른 요소가 결합되거나 접속되는 것을 의미할 수 있다. 용어 "직접 결합된"은 2개 이상의 요소가 직접 접촉하는 것을 의미할 수 있다.
다양한 동작들은, 청구된 주제를 이해하는 데 가장 도움이 되는 방식으로, 다수의 별개의 동작들로서 차례로 설명될 수 있다. 그러나, 설명의 순서는 이들 동작이 반드시 순서 의존적인 것을 암시하는 것으로서 해석되어서는 안 된다.
본 명세서의 다양한 도면들은 하나 이상의 패키지 어셈블리의 하나 이상의 층을 묘사할 수 있다. 본 명세서에 묘사된 층들은 상이한 패키지 어셈블리들의 층들의 상대적 위치들의 예들로서 묘사된다. 층들은 설명의 목적으로 묘사되고, 축척대로 그려져 있지는 않다. 따라서, 층들의 상대적인 크기들이 도면들로부터 가정되어서는 안 되고, 크기들, 두께들, 또는 치수들은 구체적으로 지시되거나 논의된 경우에만 일부 실시예들에 대해 가정될 수 있다.
도 1은 베이스 다이로부터 최상부 다이를 통한 열 에너지 흐름을 갖는 레거시 적층형 다이 패키지의 측면도를 예시한다. 도 1은 인터커넥션 층(104)을 통해 기판(102)에 결합되는, 제1 다이라고도 지칭될 수 있는, 베이스 다이(106)를 포함하는 레거시 구현을 도시한다. 인터커넥션 층(104)은 볼 그리드 어레이(BGA) 또는 다른 적합한 인터커넥션 구조를 포함할 수 있다. 제2 다이라고도 지칭될 수 있는, 최상부 다이(110)는 인터커넥트 층(108)을 사용하여 베이스 다이에 결합된다. 인터커넥트 층(108)은 열 전도성이고 다수의 땜납 접속들을 포함할 수 있다.
동작 중에, 베이스 다이(106)는 최상부 다이(110) 내로 흐르는 제1 열 에너지(116)를 생성한다. 동작 중에, 최상부 다이(110)는 제1 열 에너지(116)를 수신하는 것에 더하여, 제2 열 에너지(118)를 또한 생성할 수 있다. 그 결과, 제2 열 에너지(118)는, 제1 열 에너지(116)에 더하여, IHS(114)와 열적으로 결합되는 TIM(112)을 통해 흐를 수 있다. 도시된 바와 같이, 최상부 다이(110)는 베이스 다이(106)에 의해 생성된 열 에너지에 대한 열 경로로서 역할을 한다. 이는 최상부 다이(110)가 열적으로 제약되는 것을 야기할 수 있고, 여기서 전체적인 패키지의 다이 성능 및/또는 품질은 부정적인 영향을 받을 수 있다.
실시예들에서, IHS(114)는 제1 다이(106), 제2 다이(110)를 부분적으로 또는 완전히 둘러싸는 역할을 할 수 있다. IHS(114)는 패키지로부터 열을 제거하기 위해 냉각판(도시되지 않음) 또는 다른 냉각 디바이스와 열적으로 결합될 수 있다. 일부 레거시 구현들은 IHS(114)와 기판(102) 사이의 빈 공간들(105)에 포함된 폴리머-기반 오버몰드를 포함한다.
도 2a 및 도 2b는, 실시예들에 따른, 베이스 다이와 열적으로 결합된 최상부 다이로부터 멀어지게 열 에너지 흐름을 라우팅하기 위해 더미 다이와 결합된 베이스 다이를 포함하는 적층형 다이 패키지의 측면도 및 상면도를 각각 예시한다. 도 2a 측면도는 솔더 볼들(224)을 사용하여 기판(222)과 결합되는 베이스 다이(226)를 포함한다. 베이스 다이(226)는 또한 인터커넥트(228)를 사용하여 적층형 최상부 다이(230)와 열적으로 결합된다. 베이스 다이(226), 기판(222), 및 최상부 다이(230)는 각각 도 1의 베이스 다이(106), 기판(102), 및 최상부 다이(110)와 유사할 수 있다. 더미 다이(236)는 동작 중에 베이스 다이(226)로부터 열 에너지(237, 239)를 각각 흡수하기 위해 베이스 다이(226)와 직접 열적으로 결합된다. 도 2b의 상면도에 도시된 바와 같이, 더미 다이(236)는 최상부 다이(230)를 둘러싸는 중앙 개구부를 갖는다. 명료성을 위해 도 2b에는 IHS(234) 및 TIM(232)이 도시되어 있지 않다는 점에 유의한다.
실시예들에서, 더미 다이(236)는 몰딩, 실리콘, 폴리머, 또는 어떤 다른 재료 또는 이들의 조합으로 이루어질 수 있다. 더미 다이(236)는 열 전도성 피처들, 예를 들어, 이에 제한되는 것은 아니지만, 위에 설명된 바와 같이, 열 전도성이 높은 재료로 적어도 부분적으로 채워지는 TSV들(236a)을 포함한다. 도시된 바와 같이, TSV들(236a)은, 레거시 기법들을 사용하여 제조될 수 있는, 구리 필러들의 형태를 취할 수 있다. TSV들(236a)은, 도 2b에 도시된 바와 같이, 열 에너지(237, 239)를 더미 다이(236)로 지향시키고, 최상부 다이(230)로 흐를 수 있는 열 에너지(235)를 최소화하기 위해 균일하게 분포된다.
TSV들(236a)의 레이아웃은, 아래에 더 논의되는 바와 같이, 더미 다이 상의 다양한 영역들과 연관된 밀도 또는 크기가 달라질 수 있다. 예를 들어, TSV들(236a)은, 베이스 다이(226)와 연관된 열 소산 요건들에 따라, 더 널리 퍼질 수 있거나, 타이트하게 클러스터링될 수 있거나, 불규칙적으로 그룹화될 수 있다. 예를 들어, TSV들(236a)의 그룹들은 동작 중에 베이스 다이(226) 상에서 예상되는 보다 높은 생성된 열 에너지의 영역들에 대응하도록 선택되어 해당 영역들로부터 멀어지게 그리고 최상부 다이(230)로부터 멀어지게 열 에너지를 보다 효율적으로 라우팅할 수 있다. 또한, 실시예들에서, 더미 다이(236)를 통한 다수의 TSV들(236a)은 더미 다이(236)를 통해 그리고 최상부 다이(230)로부터 멀어지게 열 에너지 전달을 용이하게 하기 위해 TSV(236a)의 적어도 일부에 열 전도성이 높은 재료가 추가될 수 있도록 원통형(도시된 바와 같이), 타원형 형상, 직사각형 형상, 또는 어떤 다른 형상일 수 있다.
또한, 아래에 더 논의되는 바와 같이, 베이스 다이(226)의 물리적 특징들, 또는 TIM 층(232)의 두께 속성들에 의존할 수 있는 상이한 높이들을 포함하는 상이한 치수들을 가질 수 있는 다수의 더미 다이들(236)이 존재할 수 있다. 실시예들에서, TIM 층(232)은, 도 1의 IHS(114)와 유사할 수 있는, IHS(234)로의 열 에너지 흐름(240a, 240b, 240c)을 용이하게 하기 위해, 더미 다이(236)에 그리고 최상부 다이(230)에 열적으로 결합될 수 있다.
도 3a 및 도 3b는, 실시예들에 따른, 베이스 다이와 열적으로 결합된 최상부 다이들로부터 멀어지게 열 에너지 흐름을 라우팅하기 위해 열 전도성 재료로 채워진 복수의 TSV를 갖는 더미 다이와 결합된 베이스 다이를 포함하는 적층형 다이 패키지의 측면도 및 상면도를 예시한다. 도 3a는 도 2a의 베이스 다이(226) 및 기판(222)과 각각 유사할 수 있는, 기판(322)에 결합되는 베이스 다이(326)의 측면도를 도시한다. 도 2a의 최상부 다이(230)와 유사할 수 있는 최상부 다이들(330, 331, 329, 333)이 베이스 다이(326)의 최상부 표면에 열적으로 결합된다. 최상부 다이들(330, 331, 329, 및 333)은, 도 2a의 IHS(234)와 유사한, IHS(334)와 결합되는, 도 2a의 TIM 층(232)과 유사한, TIM 층(332)과도 열적으로 결합된다.
도 3b에 관하여 도시된 바와 같이, 최상부 다이들(330, 331, 329, 333) 각각은 베이스 다이(326)의 외부 에지들 가까이에 위치된다. 더미 다이(338)가 베이스 다이(326)와 열적으로 결합되고, 제1 세트의 최상부 다이들(330, 329)과 제2 세트의 최상부 다이들(331, 333) 사이에 위치된다. 다른 실시예들에서, 더미 다이(338)는, 최상부 다이가 위치하지 않는 베이스 다이로부터 열 에너지를 추출하기 위해, 동작 중에 베이스 다이의 영역들의 열 프로파일 및 최상부 다이들의 위치, 배열, 또는 기하학적 구조에 따라, 다양한 영역들에서 베이스 다이(326)와 결합될 수 있다. 명료성을 위해 도 3b에는 IHS(334) 및 TIM(332)이 도시되어 있지 않다는 점에 유의한다.
더미 다이(338)는, 위에 논의된 바와 같이, 열 전도성 재료로 적어도 부분적으로 채워지는 복수의 TSV(339)를 포함한다. 더미 다이(338)는, 전통적인 프로세스를 이용하여 제조된 TSV들(339)을 갖는, 실리콘 다이일 수 있다. 실시예들에서, 더미 다이(338)는, 실리콘, 몰드 또는 다른 화합물과 같은, 다른 재료의 블록으로 이루어질 수 있고, 블록 내에 위치된 TSV들(339) 또는 이들의 등가물들을 갖는다. 실시예들에서, 더미 다이(338)는, 높은 열 전도율을 허용하는, 레거시 인터커넥트 기술, 솔더 볼들, 마이크로 범프들 등을 사용하여 베이스 다이(326)와 직접 결합될 수 있다. 실시예들에서, 더미 다이(338)는 베이스 다이(326)에 의해 생성된 일정 범위의 열 활동을 견디도록 설계된 접착제를 사용하여 직접 결합될 수 있다. 다른 실시예들에서, 더미 다이(338)는 열 영역들(341a, 341b, 341c)에 적용되는 개별 더미 다이들로 분할될 수 있다.
실시예들에서, 더미 다이(338) 내의 TSV들(339)은 더미 다이(338)의 다양한 영역들에서 상이한 밀도들을 사용하여 클러스터링될 수 있다. 예를 들어, 더 높은 레벨의 열 에너지를 생성하는 베이스 다이(326) 내의 위치들(341a, 341c)에 대응하는 TSV들(339)의 더 타이트한 클러스터링이 사용된다. 더 낮은 레벨의 열 에너지에 대응하는 베이스 다이(326)의 위치(341b)는 덜 밀집한 TSV(339) 클러스터링을 사용할 것이다. 실시예들에서, TSV들(339)의 클러스터링은 또한 패키지 동작 중에 뒤틀림들을 보상하기 위해 더미 다이(338)에서 요구되는 강도 특성들에 기초하여 결정될 수 있다. 이러한 방식으로, 더미 다이(338)는 열 에너지(352)를 최상부 다이들(330, 331, 329, 333)로부터 멀어지게 지향시킬 뿐만 아니라 열 에너지(354)를 더미 다이(338) 내로 지향시키고, 패키지의 동작 품질을 증가시키도록 패키지를 강화하는 역할을 할 수 있다.
도 4a 및 도 4b는, 실시예들에 따른, 베이스 다이와 열적으로 결합된 복수의 최상부 다이로부터 멀어지게 열 에너지 흐름을 라우팅하기 위해 베이스 다이의 수동 영역에 열 전도성 피처들을 포함하는 베이스 다이를 포함하는 적층형 다이 패키지의 측면도 및 상면도를 각각 예시한다. 도 4a는 도 3a의 베이스 다이(326) 및 기판(322)과 각각 유사할 수 있는, 기판(422)에 결합되는 베이스 다이(426)의 측면도를 도시한다. 도 3a의 최상부 다이(330)와 유사할 수 있는 최상부 다이들(430, 431)이 베이스 다이(426)의 표면에 열적으로 결합된다. 최상부 다이들(430, 431)은 TIM(432)과 열적으로 결합되고, TIM(432)은 차례로 IHS(434)에 열적으로 결합되고, 이들은 도 3a의 TIM(332) 및 IHS(334)와 각각 유사할 수 있다.
베이스 다이(426)는 베이스 다이(426)의 수동 부분(427) 내에 존재하는 TSV들(426a)을 포함한다. 수동 부분(427)은 베이스 다이(426)의 동작 성능에 전기적으로 영향을 주는 전기적 또는 다른 전도성 피처들이 없는 베이스 다이(426) 내의 용적을 포함할 수 있다.
실시예들에서, 부분(427) 내에 다수의 TSV들(426a)이 존재할 수 있고, 도 3b의 TSV들(339)과 유사한 방식으로 설계, 클러스터링, 및/또는 제조될 수 있다. 실시예들에서, 베이스 다이(426) 내에 다수의 수동 부분들(427)이 존재할 수 있고, 베이스 다이(426) 내의 어디든 위치할 수 있다. TSV들(426a)은 도 3b의 TSV들(339)에 관하여 위에 설명된 바와 같이 열 전도성 재료로 적어도 부분적으로 채워질 수 있다. 명료성을 위해 도 4b에는 IHS(434) 및 TIM(432)이 도시되어 있지 않다는 점에 유의한다.
열 블록(439)이 TSV들(426a)에 근접한 영역에서 베이스 다이(426)와 결합될 뿐만 아니라 TIM(432)에도 열적으로 결합될 수 있다. 실시예들에서, 열 블록(439)은 베이스 다이(426)로부터 TIM(432)으로 열 에너지를 전도하기 위해 사용될 수 있는 열 전도성 몰드 재료를 포함할 수 있다. 실시예들에서, 열 블록(439)은 최상부 다이들(430, 431)에 인접하거나 그에 접할 수 있거나, 열 블록(439)은 에어 갭에 의해, 또는 어떤 다른 열 절연 재료(도시되지 않음)에 의해 최상부 다이들(430, 431)로부터 분리될 수 있다. 실시예들에서, TSV들(426a)이 위치할 수 있는 베이스 다이(426)와 열적으로 결합되는 다수의 열 블록들(439)이 존재할 수 있다. 다른 실시예들에서, TSV들(426a)로부터 열 에너지를 끌어내기 위해 하나 이상의 열 블록(439) 대신에 또는 그에 더하여 도 3a의 더미 다이(338)와 같은 더미 다이가 사용될 수 있다.
TSV들(426a)은 최상부 다이들(430, 431)로 전송되는 열 에너지(450)를 감소시키기 위해 열 에너지(452, 454)를 베이스 다이(426)의 열 생성 소스들로부터 멀어지게 그리고 열 블록(439) 내로 라우팅하기 위해 사용된다. 실시예들에서, 베이스 다이(426)는 열 에너지(452)를 베이스 다이(426)의 좌측 부분으로부터 TSV들(426a)로 수평으로 이동시키기 위해, 금속 층과 같은, 다이 내의 열 피처들(도시되지 않음)을 포함할 수 있다. 이는 베이스 다이(426)로부터 최상부 다이들(430, 431)로 흐르는 열 에너지(450)를 감소시키고, 최상부 다이들(430, 431)로부터 TIM(432) 및 IHS(434)로 흐르는 열 에너지(448)를 감소시키기 위한 것이다. 열 전도율 또는 전도 열 전달이 재료 열 저항의 함수이기 때문에, 높은 열 전도율 TSV들(426a)이 베이스 다이(426)의 수동 부분(427)에 존재한다면 측면 열 전달이 더 쉽게 발생할 수 있다. 이는 열을 전달하기 위해 수동 영역(427)의 벌크 실리콘에만 의존하고 그것이 TSV들(426a)보다 낮은 열 전도율을 갖는 레거시 구현과 대조적이다. 실시예들에서, TSV들(426a)은 제1 다이(426)로부터 최상부 다이들(430, 431)로 동작 중에 전달되는 열 에너지(450)를 최소화하고, 후속하여 제2 다이(430)로부터 IHS(434)로 전달되는 열 에너지(448)를 최소화하기 위해 열 에너지를 제2 다이(430)로부터 멀어지게 이동시킨다.
도 5a 및 도 5b는, 실시예들에 따른, 고대역폭 메모리(HBM) 다이들을 포함하는, 복수의 최상부 다이와 열적으로 결합되는 EMIB(Embedded Multi-die Interconnect Bridge) 기술을 이용하여 접속된 복수의 베이스 다이를 포함하는 적층형 다이 패키지의 측면도 및 상면도를 각각 예시하는데, 여기서 베이스 다이들 중 일부의 수동 영역들에서의 TSV들, 및 베이스 다이들 중 일부와 결합된 더미 다이들이 복수의 최상부 다이로부터 멀어지게 열 에너지 흐름을 라우팅한다.
도 5a는, 도 4a의 최상부 다이(430)와 유사할 수 있는, 최상부 다이들(540, 541, 542, 544, 546, 547)과 결합되는, 도 4a의 베이스 다이(426)와 유사할 수 있는, 3개의 베이스 다이(526, 527, 528)의 측면도를 도시한다. 베이스 다이들(526, 527, 528)은 EMIB 커넥터들(550, 552, 554)을 사용하여 접속된다. 베이스 다이(527)는 HBM 다이(544)와 결합되고, 추가의 HBM 다이들(540, 542)이 HBM 다이(544) 상에 수직으로 적층된다. 베이스 다이(528)는 최상부 다이(541)와 결합되고, 베이스 다이(526)는 2개의 다이(546, 547)와 결합된다. 이 구성에서, 베이스 다이(527)에 의해 생성된 열 에너지를 IHS(534)로 그리고 HBM 다이들(540, 542, 544) 주위로 흐르도록 라우팅하는 것은 HBM 성능 및 전체적인 패키지 품질을 개선할 것이다.
더미 다이들(564, 566)이 베이스 다이들(527, 528)의 표면들에 각각 결합되었다. 더미 다이들(564, 566)은 도 3b의 더미 다이들(438)과 유사할 수 있다. 명료성을 위해 도 5b에는 IHS(534) 및 TIM(532)이 도시되어 있지 않다는 점에 유의한다. 실시예들에서, 더미 다이(564)는, 도 3b의 TSV들(439)과 유사할 수 있는, 복수의 TSV(564a)를 포함한다. 실시예들에서, TSV들(564a)은, 구리 또는 구리 필러들과 같은, 열 전도성이 높은 재료로 적어도 부분적으로 채워진다. 더미 다이들(564, 566) 각각은 베이스 다이들(527, 528) 둘 다를 가로질러 연장되는 단일 열 블록(562)과 열적으로 결합된다. 이 실시예에서, 위에 설명된 열 블록과 유사할 수 있는, 단일 열 블록은 그것이 TIM(532)을 통해 그리고 IHS(534)로 열을 라우팅함에 따라 2개의 베이스 다이(527, 528)를 간접적으로 열적으로 결합시키기 위해 사용될 수 있다. 다른 실시예들에서, 열 블록(562)은 서로 열적으로 격리되어, 각각이 베이스 다이(527) 및 베이스 다이(528)를 각각 서빙하고, 각각의 베이스 다이로부터 IHS(534)까지 열 에너지를 라우팅하는 2개의 별개의 열 블록으로 분할될 수 있다.
베이스 다이(526)는 베이스 다이(526)로부터 그리고 최상부 다이들(546, 547)로부터 멀어지게 열을 열적으로 추출하는 수동 영역(527') 내의 다수의 TSV들(526a)을 포함한다. TSV들(526a)은 도 4a의 TSV(426a)와 유사할 수 있다. TSV들(526a)은 TIM(532)을 통한 그리고 IHS(534)로의 궁극적인 소산을 위해, 열 블록(570) 내로 열 에너지를 라우팅하기 위해, 열 전도성이 높은 재료로 적어도 부분적으로 채워진다.
도 5a 및 도 5b는 더미 다이들에서 그리고 다이의 수동 영역들에서 TSV들을 사용하는 열 라우팅 기법들의 융통성의 예를 제공한다. 도시된 바와 같이, 특히 EMIB 기술을 사용하는, 베이스 다이들의 조합들은 레거시 열 에너지 제거 기법들의 위치 지정을 제약하는 고유한 패턴들 및 조합들을 가질 수 있다. 동작 중에, 본 명세서에 설명된 바와 같이 더미 다이들에서 그리고 다이들의 수동 영역들에서 TSV 구현들과 함께 이용가능한 추가의 열 에너지 제거 및 리라우팅 옵션들은 베이스 다이 내의 특정 핫스폿들을 타겟팅하고 생성된 열을 IHS(534)까지 라우팅하는 데 증가된 설계 융통성을 제공한다.
용어들 "베이스 다이" 및 "최상부 다이"는 생성된 열 에너지의 적어도 일부가 그로부터 멀어지게 라우팅되어야 하는 열 에너지 생성 다이 및 다른 다이를 각각 식별하기 위해 전체에 걸쳐 사용되었다는 것도 알아야 한다. 실시예들에서, "베이스 다이"는 "제1 다이"라고 지칭될 수 있고, "최상부 다이"는 "제2 다이"라고 지칭될 수 있다. 이들 실시예에서, 제1 다이 및 제2 다이는, 위에 또는 아래에, 또는 나란히 있는 것을 포함하여, 임의의 공간 관계를 가질 수 있다. 실시예들에서, 제1 다이 및 제2 다이를 포함하는 패키지는, 도 2a의 IHS(234)와 같은, IHS를 포함할 수 있거나 포함하지 않을 수 있는, 더 큰 시스템 내의 더 작은 컴포넌트일 수 있다.
도 6은 실시예들에 따른, 제1 다이와 열적으로 결합되는 제2 다이로부터 멀어지게 열을 라우팅하기 위해 제1 다이에 열 전도성 피처들을 포함하는 열 블록을 적용하는 프로세스의 예를 예시한다. 프로세스(600)는 도 2a 내지 도 5b에서 언급된 하나 이상의 요소, 기법, 또는 시스템에 의해 수행될 수 있다.
블록 602에서, 프로세스는 제1 측면의 반대편에 제2 측면을 갖는 제1 다이의 제1 측면을 제2 측면의 반대편에 제1 측면을 갖는 제2 다이의 제2 측면과 결합시키는 단계를 포함할 수 있다. 실시예들에서, 제1 다이는 도 2a 및 도 2b의 베이스 다이(226), 도 3a 및 도 3b의 베이스 다이(326), 도 4a 및 도 4b의 베이스 다이(426), 또는 도 5a 및 도 5b의 베이스 다이들(526, 527, 528)과 유사할 수 있다. 제2 다이는 도 2a 및 도 2b의 최상부 다이(230), 도 3a 및 도 3b의 최상부 다이들(329, 330, 331, 333), 도 4a 및 도 4b의 최상부 다이들(430, 431), 또는 도 5a 및 도 5b의 최상부 다이들(540, 542, 544, 546, 547)과 유사할 수 있다.
실시예들에서, 결합은 솔더 조인트들 또는 볼 그리드 어레이(BGA)들을 포함할 수 있지만, 이에 제한되지는 않는 인터커넥트 프로세스를 통해 달성될 수 있는, 열 결합을 포함할 수 있다. 실시예들에서 제2 다이 내의 제1 다이는 Foveros 패키지 아키텍처로 적층될 수 있다.
블록 604에서, 프로세스는 제2 측면의 반대편에 제1 측면을 갖는 열 블록의 제2 측면을 제1 다이의 제1 측면과 결합시키는 단계를 포함할 수 있고, 여기서 열 블록은 제1 다이의 제1 측면을 열 블록의 제1 측면에 열적으로 결합시키기 위한 하나 이상의 열 전도성 피처를 포함한다. 실시예들에서, 열 블록은 도 2a 및 도 2b의 더미 다이(236), 도 3a 및 도 3b의 더미 다이(338), 또는 도 5a 및 도 5b의 더미 다이들(564, 566)과 유사할 수 있다. 실시예들에서, 더미 다이들에서의 열 전도성 피처들은 도 2a의 TSV들(236a), 도 3의 TSV들(339), 또는 도 5a 및 도 5b의 TSV들(564a)을 포함할 수 있다. 실시예들에서, TSV들 또는 다른 열 전도성 피처들은 TSV 또는 다른 열 전도성 피처를 통한 열 에너지 라우팅을 용이하게 하기 위해 적어도 실리콘, 구리, 또는 어떤 다른 금속 합금, 세라믹, 또는 다른 재료를 또한 포함할 수 있다.
실시예들에서, 열 블록은 도 4a 및 도 4b의 열 블록(439) 또는 도 5a 및 도 5b의 열 블록(570)과 유사할 수 있다. 이들 실시예에서, 열 블록은 TSV들을 포함하는 제1 다이의 수동 영역, 예를 들어, 도 4a 및 도 4b의 베이스 다이(426) 및 TSV들(426a), 또는 도 5a 및 도 5b의 베이스 다이(526) 및 TSV들(526a)과 열적으로 결합될 수 있다. 일부 실시예들에서, 제1 다이의 수동 영역은 도 5a의 TIM(532)과 같은 TIM과 직접 열적으로 결합될 수 있다.
도 7은 실시예들에 따른, 컴퓨팅 디바이스를 개략적으로 예시한다. 묘사된 바와 같은 컴퓨터 시스템(700)(전자 시스템(700)이라고도 지칭됨)은, 본 개시내용에 기재된 바와 같은 몇몇 개시된 실시예들 및 이들의 등가물들 중 임의의 것에 따라, TSV들을 사용하는 향상된 베이스 다이 열 경로들을 구현할 수 있다. 컴퓨터 시스템(700)은 넷북 컴퓨터와 같은 모바일 디바이스일 수 있다. 컴퓨터 시스템(700)은 무선 스마트 폰과 같은 모바일 디바이스일 수 있다. 컴퓨터 시스템(700)은 데스크톱 컴퓨터일 수 있다. 컴퓨터 시스템(700)은 핸드-헬드 리더(hand-held reader)일 수 있다. 컴퓨터 시스템(700)은 서버 시스템일 수 있다. 컴퓨터 시스템(700)은 수퍼컴퓨터 또는 고성능 컴퓨팅 시스템일 수 있다.
실시예에서, 전자 시스템(700)은 전자 시스템(700)의 다양한 컴포넌트들을 전기적으로 결합시키는 시스템 버스(720)를 포함하는 컴퓨터 시스템이다. 시스템 버스(720)는 다양한 실시예들에 따른 단일 버스 또는 버스들의 임의의 조합이다. 전자 시스템(700)은 집적 회로(710)에 전력을 제공하는 전압원(730)을 포함한다. 일부 실시예들에서, 전압원(730)은 시스템 버스(720)를 통해 집적 회로(710)에 전류를 공급한다.
집적 회로(710)는 시스템 버스(720)에 전기적으로 결합되고 실시예에 따라 임의의 회로, 또는 회로들의 조합을 포함한다. 실시예에서, 집적 회로(710)는 임의의 타입일 수 있는 프로세서(712)를 포함한다. 본 명세서에서 사용되는, 프로세서(712)는, 이에 제한되는 것은 아니지만, 마이크로프로세서, 마이크로컨트롤러, 그래픽 프로세서, 디지털 신호 프로세서, 또는 다른 프로세서와 같은 임의의 타입의 회로를 의미할 수 있다. 실시예에서, 프로세서(712)는, 본 명세서에 개시된 바와 같이, TSV들을 사용하는 향상된 베이스 다이 열 경로들을 포함하거나, 이들과 결합된다. 실시예에서, SRAM 실시예들은 프로세서의 메모리 캐시들에서 발견된다. 집적 회로(710)에 포함될 수 있는 다른 타입의 회로들은, 셀룰러 전화기들, 스마트 폰들, 페이저들, 휴대용 컴퓨터들, 양방향 라디오들, 및 유사한 전자 시스템들과 같은 무선 디바이스들에서 사용하기 위한 통신 회로(714), 또는 서버들을 위한 통신 회로와 같은, 커스텀 회로 또는 ASIC(application-specific integrated circuit)이다. 실시예에서, 집적 회로(710)는 SRAM(static random-access memory)과 같은 온-다이 메모리(716)를 포함한다. 실시예에서, 집적 회로(710)는 eDRAM(embedded dynamic random-access memory)과 같은 임베디드 온-다이 메모리(716)를 포함한다.
실시예에서, 집적 회로(710)는 후속 집적 회로(711)로 보완된다. 유용한 실시예들은 듀얼 프로세서(713) 및 듀얼 통신 회로(715) 및 SRAM과 같은 듀얼 온-다이 메모리(717)를 포함한다. 실시예에서, 듀얼 집적 회로(711)는 eDRAM과 같은 임베디드 온-다이 메모리(717)를 포함한다.
실시예에서, 전자 시스템(700)은 외부 메모리(740)를 또한 포함하고, 이는 차례로 RAM의 형태의 메인 메모리(742), 하나 이상의 하드 드라이브(744), 및/또는 디스켓, CD(compact disk), DVD(digital variable disk), 플래시 메모리 드라이브, 및 본 기술분야에 공지된 다른 이동식 매체와 같은 이동식 매체(746)를 핸들링하는 하나 이상의 드라이브와 같은, 특정 응용에 적합한 하나 이상의 메모리 요소를 포함할 수 있다. 외부 메모리(740)는 또한 실시예에 따른, 다이 스택 내의 제1 다이와 같은 임베디드 메모리(748)일 수 있다.
실시예에서, 전자 시스템(700)은 디스플레이 디바이스(750), 오디오 출력(760)을 또한 포함한다. 실시예에서, 전자 시스템(700)은 키보드, 마우스, 트랙볼, 게임 컨트롤러, 마이크로폰, 음성 인식 디바이스, 또는 전자 시스템(700)에 정보를 입력하는 임의의 다른 입력 디바이스일 수 있는 컨트롤러와 같은 입력 디바이스(770)를 포함한다. 실시예에서, 입력 디바이스(770)는 카메라이다. 실시예에서, 입력 디바이스(770)는 디지털 사운드 레코더이다. 실시예에서, 입력 디바이스(770)는 카메라 및 디지털 사운드 레코더이다.
본 명세서에 제시된 바와 같이, 집적 회로(710)는, 몇몇 개시된 실시예들 및 이들의 등가물들 중 임의의 것에 따른, TSV들을 사용하는 향상된 베이스 다이 열 경로들을 갖는 패키지, 전자 시스템, 컴퓨터 시스템, 집적 회로를 제조하는 하나 이상의 방법, 및 다양한 실시예들에서 본 명세서에 제시된 몇몇 개시된 실시예들 및 이들의 기술-인식된 등가물들 중 임의의 것에 따른, TSV들을 사용하는 향상된 베이스 다이 열 경로들을 갖는 패키지를 포함하는 전자 어셈블리를 제조하는 하나 이상의 방법을 포함하는, 다수의 상이한 실시예들에서 구현될 수 있다. 요소들, 재료들, 기하학적 구조들, 치수들, 및 동작들의 시퀀스는 모두 TSV들의 실시예들 및 이들의 등가물들을 사용하는 향상된 베이스 다이 열 경로들을 갖는 몇몇 개시된 패키지들 중 임의의 것에 따른 프로세서 마운팅 기판에 임베드된 마이크로 전자 다이에 대한 어레이 콘택 카운트, 어레이 콘택 구성을 포함하는 특정 I/O 결합 요건들에 적합하도록 변경될 수 있다. 도 7의 파선으로 표현된 바와 같이, 기초 기판이 포함될 수 있다. 도 7에 또한 묘사된 바와 같이, 수동 디바이스들도 포함될 수 있다.
예들
예 1은 패키지로서, 이는: 제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제1 다이; 제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제2 다이 - 상기 제1 다이의 제1 측면은 상기 제2 다이의 제2 측면과 결합됨 -; 제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 열 블록 - 상기 열 블록의 제2 측면은 상기 제1 다이의 제1 측면과 열적으로 결합됨 - 을 포함하고; 상기 열 블록은 상기 제1 다이의 제1 측면을 상기 열 블록의 제1 측면에 열적으로 결합시킨다.
예 2는 예 1의 패키지를 포함하고, 상기 열 블록은 상기 열 블록의 제1 측면을 상기 열 블록의 제2 측면과 열적으로 결합시키기 위해 상기 열 블록의 제1 측면으로부터 상기 열 블록의 제2 측면으로 연장되는 하나 이상의 열 전도성 피처를 포함한다.
예 3은 예 2의 패키지를 포함하고, 상기 하나 이상의 열 전도성 피처 중 하나는 구리, 땜납, 주석, 은, 또는 금 중 선택된 하나를 포함한다.
예 4는 예 2의 패키지를 포함하고, 상기 열 블록의 제2 측면에서의 상기 하나 이상의 열 전도성 피처는 상기 제1 다이 내의 하나 이상의 열원과 각각 정렬된다.
예 5는 예 2의 패키지를 포함하고, 상기 하나 이상의 열 전도성 피처는 열 전도성 재료로 채워진 비아들이다.
예 6은 예 1-5 중 어느 하나의 패키지를 포함하고, 상기 열 블록은 다이, 더미 다이, 또는 몰딩 중 선택된 하나이다.
예 7은 예 1-5 중 어느 하나의 패키지를 포함하고, 상기 제1 다이는 상기 제1 다이의 제1 측면으로 연장되고 상기 열 블록의 제2 측면과 열적으로 결합되는 하나 이상의 열 전도성 피처를 포함하고, 상기 제1 다이 내의 열은 상기 하나 이상의 열 전도성 피처를 통해 상기 열 블록으로 흐른다.
예 8은 예 7의 패키지를 포함하고, 상기 제1 다이의 하나 이상의 열 전도성 피처는 상기 제1 다이의 실리콘 영역 내에 있다.
예 9는 예 1-5 중 어느 하나의 패키지를 포함하고, 상기 열 블록은 제1 열 블록이고; 제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제2 열 블록 - 상기 제2 열 블록의 제2 측면은 상기 제1 다이의 제1 측면과 열적으로 결합됨 - 을 추가로 포함하고; 상기 제2 열 블록은 상기 제1 다이의 제1 측면을 상기 제2 열 블록의 제1 측면에 열적으로 결합시킨다.
예 10은 예 1-5 중 어느 하나의 패키지를 포함하고, 상기 열 블록의 제1 측면과 열적으로 결합된 히트 스프레더를 추가로 포함한다.
예 11은 예 10의 패키지를 포함하고, 상기 히트 스프레더와 상기 열 블록의 제1 측면 사이의 열 전도를 용이하게 하기 위해 상기 히트 스프레더와 상기 열 블록의 제1 측면 사이에 열 인터페이스 재료를 추가로 포함한다.
예 12는 방법으로서, 이는: 제1 측면의 반대편에 제2 측면을 갖는 제1 다이의 제1 측면을 제2 측면의 반대편에 제1 측면을 갖는 제2 다이의 제2 측면과 결합시키는 단계; 상기 제1 다이의 제1 측면에 열 블록을 결합시키는 단계를 포함하고, 상기 열 블록은 상기 열 블록의 제1 측면을 상기 열 블록의 제2 측면과 열적으로 결합시키기 위한 하나 이상의 열 전도성 피처를 포함한다.
예 13은 예 12의 방법을 포함하고, 상기 하나 이상의 열 전도성 피처는 실리콘 관통 비아(TSV)들을 포함한다.
예 14는 예 13의 방법을 포함하고, 상기 하나 이상의 열 전도성 피처는 열 전도성 재료로 채워진 비아들이다.
예 15는 예 12-14 중 어느 하나의 방법을 포함하고, 상기 열 전도성 재료는 구리, 땜납, 주석, 은, 또는 금 중 선택된 하나를 포함한다.
예 16은 시스템으로서, 이는: 기판; 상기 기판에 결합된 제1 측면의 반대편에 제2 측면을 갖는 제1 다이의 제1 측면; 제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제2 다이 - 상기 제1 다이의 제1 측면은 상기 제2 다이의 제2 측면과 결합됨 -; 제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 열 블록 - 상기 열 블록의 제2 측면은 상기 제1 다이의 제1 측면과 열적으로 결합됨 - 을 포함하고; 상기 열 블록은 상기 제1 다이의 제1 측면을 상기 열 블록의 제1 측면에 열적으로 결합시킨다.
예 17은 예 16의 시스템을 포함하고, 상기 열 블록의 제1 측면과 열적으로 결합되고 상기 제1 다이 및 상기 제2 다이를 실질적으로 둘러싸는 히트 스프레더를 추가로 포함한다.
예 18은 예 17의 시스템을 포함하고, 상기 히트 스프레더는 상기 제2 다이의 제1 측면과 열적으로 결합된다.
예 19는 예 18의 시스템을 포함하고, 상기 히트 스프레더와 상기 열 블록의 제1 측면 사이의 열 전도를 용이하게 하기 위해 상기 히트 스프레더와 상기 열 블록의 제1 측면 사이에 열 인터페이스 재료를 추가로 포함한다.
예 20은 예 16-19 중 어느 하나의 시스템을 포함하고, 상기 열 블록은 제1 열 블록이고; 제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제2 열 블록 - 상기 제2 열 블록의 제2 측면은 상기 제1 다이의 제1 측면과 열적으로 결합됨 - 을 추가로 포함하고; 상기 제2 열 블록의 제1 측면은 상기 히트 스프레더와 열적으로 결합된다.
위의 단락들은 다양한 실시예들의 예들을 설명한다.
다양한 실시예들은 위에 접속사 형태(및)로 설명되는 실시예들의 대안적인(또는) 실시예들을 포함하는 위에 설명된 실시예들의 임의의 적합한 조합을 포함할 수 있다(예를 들어, "및"은 "및/또는"일 수 있다). 더욱이, 일부 실시예들은, 실행될 때 위에 설명된 실시예들 중 임의의 것의 액션들을 야기하는 명령어들이 저장되어 있는 하나 이상의 제조 물품(예를 들어, 비일시적인 컴퓨터 판독가능 매체)을 포함할 수 있다. 더욱이, 일부 실시예들은 위에 설명된 실시예들의 다양한 동작들을 수행하기 위한 임의의 적합한 수단을 갖는 장치들 또는 시스템들을 포함할 수 있다.
요약서에 설명된 것을 포함하여, 예시된 실시예들에 대한 위의 설명은 철저하거나 개시된 정확한 형태들로 실시예들을 제한하려고 의도된 것은 아니다. 특정 실시예들이 예시의 목적으로 본 명세서에 설명되어 있지만, 실시예들의 범위 내에서 다양한 등가의 수정들이 가능하고, 이는 관련 기술분야의 통상의 기술자들라면 인식할 것이다.
이들 수정은 위의 상세한 설명에 비추어 실시예들에 대해 이루어질 수 있다. 다음의 청구항들에서 사용되는 용어들은 실시예들을 명세서 및 청구항들에 개시된 특정 구현들로 제한하는 것으로 해석되어서는 안 된다. 오히려, 본 발명의 범위는 전적으로 다음의 청구항들에 의해 결정되어야 하고, 청구항들은 청구항 해석의 확립된 원칙들에 따라 해석되어야 한다.

Claims (20)

  1. 패키지로서,
    제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제1 다이;
    제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제2 다이 - 상기 제1 다이의 제1 측면은 상기 제2 다이의 제2 측면과 결합됨 -;
    제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 열 블록 - 상기 열 블록의 제2 측면은 상기 제1 다이의 제1 측면과 열적으로 결합됨 - 을 포함하고;
    상기 열 블록은 상기 제1 다이의 제1 측면을 상기 열 블록의 제1 측면에 열적으로 결합시키는, 패키지.
  2. 제1항에 있어서,
    상기 열 블록은 상기 열 블록의 제1 측면을 상기 열 블록의 제2 측면과 열적으로 결합시키기 위해 상기 열 블록의 제1 측면으로부터 상기 열 블록의 제2 측면으로 연장되는 하나 이상의 열 전도성 피처를 포함하는, 패키지.
  3. 제2항에 있어서,
    상기 하나 이상의 열 전도성 피처 중 하나는 구리, 땜납, 주석, 은, 또는 금 중 선택된 하나를 포함하는, 패키지.
  4. 제2항에 있어서,
    상기 열 블록의 제2 측면에서의 상기 하나 이상의 열 전도성 피처는 상기 제1 다이 내의 하나 이상의 열원과 각각 정렬되는, 패키지.
  5. 제2항에 있어서,
    상기 하나 이상의 열 전도성 피처는 열 전도성 재료로 채워진 비아들인, 패키지.
  6. 제1항에 있어서,
    상기 열 블록은 다이, 더미 다이, 또는 몰딩 중 선택된 하나인, 패키지.
  7. 제1항에 있어서,
    상기 제1 다이는 상기 제1 다이의 제1 측면으로 연장되고 상기 열 블록의 제2 측면과 열적으로 결합되는 하나 이상의 열 전도성 피처를 포함하고, 상기 제1 다이 내의 열은 상기 하나 이상의 열 전도성 피처를 통해 상기 열 블록으로 흐르는, 패키지.
  8. 제7항에 있어서,
    상기 제1 다이의 하나 이상의 열 전도성 피처는 상기 제1 다이의 실리콘 영역 내에 있는, 패키지.
  9. 제1항에 있어서,
    상기 열 블록은 제1 열 블록이고;
    제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제2 열 블록 - 상기 제2 열 블록의 제2 측면은 상기 제1 다이의 제1 측면과 열적으로 결합됨 - 을 추가로 포함하고;
    상기 제2 열 블록은 상기 제1 다이의 제1 측면을 상기 제2 열 블록의 제1 측면에 열적으로 결합시키는, 패키지.
  10. 제1항에 있어서,
    상기 열 블록의 제1 측면과 열적으로 결합된 히트 스프레더를 추가로 포함하는, 패키지.
  11. 제10항에 있어서,
    상기 히트 스프레더와 상기 열 블록의 제1 측면 사이의 열 전도를 용이하게 하기 위해 상기 히트 스프레더와 상기 열 블록의 제1 측면 사이에 열 인터페이스 재료를 추가로 포함하는, 패키지.
  12. 방법으로서,
    제1 측면의 반대편에 제2 측면을 갖는 제1 다이의 제1 측면을 제2 측면의 반대편에 제1 측면을 갖는 제2 다이의 제2 측면과 결합시키는 단계;
    상기 제1 다이의 제1 측면에 열 블록을 결합시키는 단계를 포함하고, 상기 열 블록은 상기 열 블록의 제1 측면을 상기 열 블록의 제2 측면과 열적으로 결합시키기 위한 하나 이상의 열 전도성 피처를 포함하는, 방법.
  13. 제12항에 있어서,
    상기 하나 이상의 열 전도성 피처는 실리콘 관통 비아(TSV)들을 포함하는, 방법.
  14. 제13항에 있어서,
    상기 하나 이상의 열 전도성 피처는 열 전도성 재료로 채워진 비아들인, 방법.
  15. 제14항에 있어서,
    상기 열 전도성 재료는 구리, 땜납, 주석, 은, 또는 금 중 선택된 하나를 포함하는, 방법.
  16. 시스템으로서,
    기판;
    상기 기판에 결합된 제1 측면의 반대편에 제2 측면을 갖는 제1 다이의 제1 측면;
    제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제2 다이 - 상기 제1 다이의 제1 측면은 상기 제2 다이의 제2 측면과 결합됨 -;
    제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 열 블록 - 상기 열 블록의 제2 측면은 상기 제1 다이의 제1 측면과 열적으로 결합됨 - 을 포함하고;
    상기 열 블록은 상기 제1 다이의 제1 측면을 상기 열 블록의 제1 측면에 열적으로 결합시키는, 시스템.
  17. 제16항에 있어서,
    상기 열 블록의 제1 측면과 열적으로 결합되고 상기 제1 다이 및 상기 제2 다이를 실질적으로 둘러싸는 히트 스프레더를 추가로 포함하는, 시스템.
  18. 제17항에 있어서,
    상기 히트 스프레더는 상기 제2 다이의 제1 측면과 열적으로 결합되는, 시스템.
  19. 제18항에 있어서,
    상기 히트 스프레더와 상기 열 블록의 제1 측면 사이의 열 전도를 용이하게 하기 위해 상기 히트 스프레더와 상기 열 블록의 제1 측면 사이에 열 인터페이스 재료를 추가로 포함하는, 시스템.
  20. 제17항에 있어서,
    상기 열 블록은 제1 열 블록이고;
    제1 측면 및 상기 제1 측면의 반대편에 제2 측면을 갖는 제2 열 블록 - 상기 제2 열 블록의 제2 측면은 상기 제1 다이의 제1 측면과 열적으로 결합됨 - 을 추가로 포함하고;
    상기 제2 열 블록의 제1 측면은 상기 히트 스프레더와 열적으로 결합되는, 시스템.
KR1020200168092A 2020-02-19 2020-12-04 실리콘-관통 비아를 이용한 향상된 베이스 다이 열 경로 KR20210105802A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/794,789 2020-02-19
US16/794,789 US11854935B2 (en) 2020-02-19 2020-02-19 Enhanced base die heat path using through-silicon vias

Publications (1)

Publication Number Publication Date
KR20210105802A true KR20210105802A (ko) 2021-08-27

Family

ID=77061108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200168092A KR20210105802A (ko) 2020-02-19 2020-12-04 실리콘-관통 비아를 이용한 향상된 베이스 다이 열 경로

Country Status (5)

Country Link
US (2) US11854935B2 (ko)
KR (1) KR20210105802A (ko)
CN (1) CN113284859A (ko)
DE (1) DE102020131263A1 (ko)
TW (1) TW202133360A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI736488B (zh) * 2020-12-11 2021-08-11 欣興電子股份有限公司 晶片封裝結構及其製造方法
TWI832229B (zh) * 2021-11-19 2024-02-11 達發科技股份有限公司 半導體封裝
US20240014095A1 (en) * 2022-07-07 2024-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9418971B2 (en) * 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
US9613931B2 (en) 2015-04-30 2017-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out stacked system in package (SIP) having dummy dies and methods of making the same
US10002857B2 (en) * 2016-04-12 2018-06-19 Qualcomm Incorporated Package on package (PoP) device comprising thermal interface material (TIM) in cavity of an encapsulation layer
US10483187B2 (en) 2017-06-30 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10461014B2 (en) 2017-08-31 2019-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreading device and method
US10847505B2 (en) 2018-04-10 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip semiconductor package
US10770364B2 (en) 2018-04-12 2020-09-08 Xilinx, Inc. Chip scale package (CSP) including shim die
US10510629B2 (en) 2018-05-18 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method of forming same
US11004803B2 (en) 2018-07-02 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy dies for reducing warpage in packages
US11915996B2 (en) * 2019-05-09 2024-02-27 Intel Corporation Microelectronics assembly including top and bottom packages in stacked configuration with shared cooling
US20210035921A1 (en) * 2019-07-30 2021-02-04 Intel Corporation Soldered metallic reservoirs for enhanced transient and steady-state thermal performance
US11854932B2 (en) * 2019-12-19 2023-12-26 Intel Corporation Package wrap-around heat spreader
US11837519B2 (en) * 2020-02-06 2023-12-05 Intel Corporation Heatsink cutout and insulating through silicon vias to cut thermal cross-talk
US11282764B2 (en) * 2020-02-07 2022-03-22 Semiconductor Components Industries, Llc Structure and method related to a power module using a hybrid spacer
US11302643B2 (en) * 2020-03-25 2022-04-12 Intel Corporation Microelectronic component having molded regions with through-mold vias
US20220068750A1 (en) * 2020-09-01 2022-03-03 Intel Corporation Semiconductor device and method of forming the same
US20220093492A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Direct bonding in microelectronic assemblies
US11756854B2 (en) * 2021-03-18 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11742323B2 (en) * 2021-04-27 2023-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US11817436B2 (en) * 2021-06-28 2023-11-14 Advanced Micro Devices, Inc. Common cooling solution for multiple packages
US20230018343A1 (en) * 2021-07-15 2023-01-19 Taiwan Semiconductor Manufacturing Company Limited Package Assembly Including Lid With Additional Stress Mitigating Feet And Methods Of Making The Same
US11715731B2 (en) * 2021-08-29 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Also Published As

Publication number Publication date
CN113284859A (zh) 2021-08-20
US20230128903A1 (en) 2023-04-27
TW202133360A (zh) 2021-09-01
US20210257277A1 (en) 2021-08-19
DE102020131263A1 (de) 2021-08-19
US11854935B2 (en) 2023-12-26

Similar Documents

Publication Publication Date Title
US11933555B2 (en) Heat dissipation device having anisotropic thermally conductive sections and isotropic thermally conductive sections
KR20210105802A (ko) 실리콘-관통 비아를 이용한 향상된 베이스 다이 열 경로
US20120299173A1 (en) Thermally Enhanced Stacked Package and Method
US9842832B2 (en) High density interconnection of microelectronic devices
US11688665B2 (en) Thermal management solutions for stacked integrated circuit devices
KR20220116426A (ko) 적층형 하부 다이의 냉각을 개선하기 위한 열전도성 슬러그/액티브 다이
US9318474B2 (en) Thermally enhanced wafer level fan-out POP package
US20190385931A1 (en) Thermal management solutions for stacked integrated circuit devices
US11482472B2 (en) Thermal management solutions for stacked integrated circuit devices
US20190326192A1 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US10943851B1 (en) Reconstituted wafer assembly
US20210118756A1 (en) Hybrid interposer of glass and silicon to reduce thermal crosstalk
US20240038729A1 (en) Double-sided substrate with cavities for direct die-to-die interconnect
US20230136469A1 (en) Thermal management solutions for embedded integrated circuit devices
US20200273776A1 (en) Thermal management solutions for integrated circuit packages
US11756941B2 (en) Enhanced dummy die for MCP
US11823972B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US11621208B2 (en) Thermal management solutions that reduce inductive coupling between stacked integrated circuit devices
US20200043829A1 (en) Thermal management solutions for stacked integrated circuit devices

Legal Events

Date Code Title Description
E902 Notification of reason for refusal