KR20210100324A - 정전척 및 이의 제조 방법 - Google Patents

정전척 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210100324A
KR20210100324A KR1020200014147A KR20200014147A KR20210100324A KR 20210100324 A KR20210100324 A KR 20210100324A KR 1020200014147 A KR1020200014147 A KR 1020200014147A KR 20200014147 A KR20200014147 A KR 20200014147A KR 20210100324 A KR20210100324 A KR 20210100324A
Authority
KR
South Korea
Prior art keywords
dielectric layer
sealing agent
electrostatic
lower dielectric
electrode
Prior art date
Application number
KR1020200014147A
Other languages
English (en)
Inventor
유환규
유충곤
이성훈
Original Assignee
주식회사 에이치앤이루자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이치앤이루자 filed Critical 주식회사 에이치앤이루자
Priority to KR1020200014147A priority Critical patent/KR20210100324A/ko
Publication of KR20210100324A publication Critical patent/KR20210100324A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q3/00—Devices holding, supporting, or positioning work or tools, of a kind normally removable from the machine
    • B23Q3/15—Devices for holding work using magnetic or electric force acting directly on the work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N13/00—Clutches or holding devices using electrostatic attraction, e.g. using Johnson-Rahbek effect

Abstract

본 발명은 판상으로 형성되는 정전 모재와, 정전 모재의 상면을 포함하는 영역에 코팅되며 표면과 내부에 존재하는 기공에 씰링제가 충진된 하부 유전체층과, 하부 유전체층의 상면에 패턴 형상으로 형성되는 정전 전극과, 하부 유전체층의 상면과 상기 정전 전극의 상면과 측면을 포함하는 영역에 코팅되며, 표면과 내부에 존재하는 기공에 상기 씰링제가 충진된 상부 유전체층 및 상부 유전체층의 상면에 코팅되는 상부 보호층을 포함하는 정전척 및 이의 제조 방법을 개시한다.

Description

정전척 및 이의 제조 방법{Electrostatic Chuck and Manufacturing Method of The Same}
본 발명은 반도체 또는 평판 디스플레이 제조에 사용되는 정전척 및 이의 제조 방법에 관한 것이다.
반도체 또는 평판 디스플레이 제조에 사용되는 정전척은 정전기력을 이용하여 상면에 안착되는 반도체 웨이퍼 또는 유리 기판과 같은 기판을 척킹하여 고정하는 기구이다.
정전척은 알루미나와 세라믹 유전체 물질로 이루어진 상부 지지판과 상부 지지판의 내부에 위치하는 박판 형태의 정전 전극과, 금속 재질로 이루어져 상부 지지판의 하부에 위치하는 하부 지지대를 포함한다. 정전척은 플라즈마 공정 챔버에 장착되는 경우에 상부 지지판의 내부에 위치하는 정전 전극과 하부 지지대에 각각 직류 전원 장치와 플라즈마 발생용 고주파 전원 장치가 연결될 수 있다. 정전척은 공급되는 전원에 의하여 기판을 고정하기 위한 정전기적 흡착력을 제공하는 역할과 플라즈마의 발생을 위한 전극에 대향되는 바이어스 전극의 역할을 동시에 행할 수 있다.
상부 지지판은 세라믹 재질로 형성되므로 내부에 기공과 균열이 존재할 수 있다. 상부 지지판의 기공과 균열은 표면을 따라 누설 전류가 흐르도록 하여 유리 기판의 표면에 인가되는 전하를 중성화시키면서 유리 기판에 대한 정상적인 척킹이 이루어지지 않도록 할 수 있다.
본 발명은 상부 지지판에 형성되는 씰링 코팅막의 특성이 저하되는 것을 방지할 수 있는 정전척 및 이의 제조 방법을 제공하는데 있다.
본 발명의 일 실시예에 따른 정전척은 판상으로 형성되는 정전 모재와, 상기 정전 모재의 상면을 포함하는 영역에 코팅되며, 표면과 내부에 존재하는 기공에 씰링제가 충진된 하부 유전체층과, 상기 하부 유전체층의 상면에 패턴 형상으로 형성되는 정전 전극과, 상기 하부 유전체층의 상면과 상기 정전 전극의 상면과 측면을 포함하는 영역에 코팅되며, 표면과 내부에 존재하는 기공에 상기 씰링제가 충진된 상부 유전체층 및 상기 상부 유전체층의 상면에 코팅되는 상부 보호층을 포함하는 것을 특징으로 한다.
또한, 상기 씰링제는 실리콘 계열의 물질이 사용되며, 상기 상부 보호층은 알루미나(Al2O3) 또는 이트리아(Y2O3)로 형성될 수 있다.
본 발명의 일 실시예에 따른 정전척 제조 방법은 정전 모재의 상면을 포함하는 영역에 하부 유전체층을 코팅하는 하부 유전체층 코팅 단계와, 상기 하부 유전체층의 상면과 내부에 위치하는 기공에 하부 씰링제를 충진하는 하부 씰링제 충진 단계와, 상기 하부 유전체층의 상면에 정전 전극을 형성하는 정전 전극 형성 단계와, 상기 하부 유전체층의 상면과 상기 정전 전극의 상면 및 측면을 포함하는 영역에 상부 유전체층을 코팅하는 상부 유전체층 코팅 단계와, 상기 상부 유전체층의 상면과 내부에 위치하는 기공에 상부 씰링제를 충진하는 상부 씰링제 충진 단계 및 상기 상부 유전체층의 상면에 상부 보호층을 코팅하는 상부 보호층 코팅 단계를 포함하는 것을 특징으로 한다.
또한, 상기 정전척 제조 방법은 상기 하부 씰링제와 상부 씰링제는 실리콘 계열의 물질이 사용되며, 상기 상부 보호층은 알루미나(Al2O3) 또는 이트리아(Y2O3)로 형성될 수 있다.
본 발명의 정전척 및 이의 제조 방법은 씰링 코팅막의 특성이 저하되는 것을 방지하는 상부 보호층을 형성하여 씰링 코팅막의 변형과 유실을 방지함으로써 기판에 대한 척킹력을 유지하고 정전척의 사용 수명을 증가시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 정전척의 수직 단면도이다.
도 2는 본 발명의 일 실시예에 따른 정전척의 제조 방법에 대한 공정도이다.
도 3은 도 2의 제조 방법에 대한 공정 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 정전척 및 이의 제조 방법에 대하여 상세히 설명하기로 한다.
먼저, 본 발명의 일 실시예에 따른 정전척에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 정전척의 수직 단면도이다.
본 발명의 일 실시예에 따른 정전척(100)은, 도 1을 참조하면, 정전 모재(110), 하부 유전체층(120)과 정전 전극(130)과 상부 유전체층(140) 및 상부 보호층(150)을 포함할 수 있다. 또한, 상기 정전척(100)은 도전 전극(160)을 더 포함할 수 있다.
상기 정전척(100)은 하부 유전체층(120)과 상부 유전체층(140)에 존재하는 기공 또는 균열에 씰링제가 충진되어 형성될 수 있다. 상기 씰링제는 실리콘 계열의 물질을 포함하며, 하부 유전체층(120)과 상부 유전체층(140)의 상면 또는 내부에 존재하는 기공과 균열을 충진하여 하부 유전체층(120)과 상부 유전체층(140)의 특성 저하를 방지할 수 있다. 즉, 상기 씰링제는 하부 유전체층(120)과 상부 유전체층(140)의 기공과 균열에 충진되면서 하부 유전체층(120)과 상부 유전체층(140)의 특성 저하에 따른 누설 전류를 감소시킬 수 있다.
또한, 상기 상부 보호층(150)은 상부 유전체층(140)의 상면에 코팅되어 상부 유전체층(140)이 플라즈마 공정이 진행되는 과정에서 열과 진공 및 수분과 같은 환경적인 영향에 노출되는 것을 방지할 수 있다. 따라서, 상기 씰링제는 플라즈마 공정이 진행되는 과정에서 변형 또는 유실되는 것을 방지할 수 있다. 또한, 상기 하부 유전체층(120)과 상부 유전체층(140)은 누설 전류가 증가되거나 특성이 저하되는 것이 방지될 수 있다.
상기 정전 모재(110)는 소정 두께를 갖는 대략 판상으로 형성될 수 있다. 상기 정전 모재(110)는 정전척(100)의 상부에 안착되는 반도체 기판 또는 유리 기판과 같은 기판의 형상에 대응되며 기판의 면적보다 큰 면적으로 형성될 수 있다. 상기 정전 모재(110)는 티타늄 또는 알루미늄과 같은 금속 재질로 형성될 수 있다.
상기 하부 유전체층(120)은 정전 모재(110)의 상면에 소정 두께로 형성될 수 있다. 또한, 상기 하부 유전체층(120)은 정전 모재(110)의 측면에도 형성될 수 있다. 상기 하부 유전체층(120)은 유전체 물질로 형성될 수 있다. 상기 하부 유전체층(120)은 실리콘 산화물, 실리콘 질화물, 알루미늄 질화물, 알루미나, 지르코니아와 같은 재질로 형성될 수 있다. 상기 하부 유전체층(120)은 유전체 물질이 코팅되어 형성될 수 있다.
상기 하부 유전체층(120)은 표면 또는 내부에 존재하는 기공에 하부 씰링제가 충진되어 형성될 수 있다. 상기 하부 씰링제는 실리콘 계열의 물질 또는 에폭시 계열의 물질이 사용될 수 있다. 상기 하부 씰링제는 하부 유전체층(120)의 표면 또는 내부에 존재하는 기공에 충진되어 하부 유전체층(120)을 통하여 누설 전류가 흐르지 않도록 한다.
상기 정전 전극(130)은 하부 유전체층(120)의 상면에 소정 패턴으로 형성될 수 있다. 상기 정전 전극(130)은 하부 유전체층(120)의 상면에 전체적으로 형성될 수 있다. 상기 정전 전극(130)은 + 정전 전극과 - 정전 전극으로 구분되어 형성될 수 있다. 상기 정전 전극(130)은 도전성 금속으로 형성될 수 있다. 상기 정전 전극(130)은 + 전극과 - 전극에 공급되는 전력에 의하여 정전력을 발생시킬 수 있다.
상기 상부 유전체층(140)은 하부 유전체층(120)과 전극 전극의 상면과 측면에 소정 두께로 형성될 수 있다. 또한, 상기 상부 유전체층(140)은 하부 유전체층(120)과 동일한 물질로 형성될 수 있다. 상기 상부 유전체층(140)은 실리콘 산화물, 실리콘 질화물, 알루미늄 질화물, 알루미나, 지르코니아와 같은 재질로 형성될 수 있다.
상기 상부 유전체층(140)은 표면 또는 내부에 존재하는 기공에 상부 씰링제가 충진되어 형성될 수 있다. 상기 상부 씰링제는 하부 유전체층(120)에 충진된 물질과 동일한 물질로 형성될 수 있다. 상기 상부 씰링제는 실리콘 계열의 물질 또는 에폭시 계열의 물질이 사용될 수 있다. 상기 상부 씰링제는 하부 씰링제와 동일한 물질로 형성될 수 있다.
상기 상부 보호층(150)은 상부 유전체층(140)의 상면에 소정 두께로 코팅되어 형성될 수 있다. 상기 상부 보호층(150)은 1.0 ~ 15㎛의 두께로 형성될 수 있다. 상기 상부 보호층(150)은 알루미나(Al2O3) 또는 이트리아(Y2O3)와 같은 물질로 형성될 수 있다. 상기 상부 보호층(150)은 원자층 증착법, 스퍼터링 방법, E-Beam 방법 또는 용사 방법으로 형성될 수 있다.
상기 도전 전극(160)은 정전 전극(130)과 전기적으로 연결될 수 있다. 상기 도전 전극(160)은 + 도전 전극과 - 도전 전극으로 형성되며, 각각 + 정전 전극과 - 정전 전극에 전기적으로 연결될 수 있다. 상기 정전 전극(130)은 정전 모재(110)의 하면에서 상면으로 연장될 수 있다.
다음은 본 발명의 일 실시예에 따른 정전척 제조 방법에 대하여 설명한다.
도 2는 본 발명의 일 실시예에 따른 정전척의 제조 방법에 대한 공정도이다. 도 3은 도 2의 제조 방법에 대한 공정 단면도이다.
본 발명의 일 실시예에 따른 정전척 제조 방법은, 도 2를 참조하면, 하부 유전체층 코팅 단계(S20)와, 하부 씰링제 충진 단계(S30)와, 정전 전극 형성 단계(S40)와, 상부 유전체층 코팅 단계(S50)와, 상부 씰링제 충진 단계(S60) 및 상부 보호층 코팅 단계(S70)를 포함할 수 있다. 또한, 상기 정전척 제조 방법은 도전 전극 형성 단계(S10)를 더 포함할 수 있다.
상기 도전 전극 형성 단계(S10)는 정전 모재(110)의 상면에서 하면으로 관통되는 홀을 관통하여 정전 모재(110)의 상면으로 소정 높이로 돌출되도록 형성될 수 있다. 상기 도전 전극(160)은 금속 재질로 형성될 수 있다.
상기 하부 유전체층 코팅 단계(S20)는 정전 모재(110)의 상면을 포함하는 영역에 소정 두께로 하부 유전체층(120)을 코팅하는 단계이다. 상기 하부 유전체층(120)은 스퍼터링 방법, 화학 기상 증착 방법, E-Beam 방법과 같은 방법으로 코팅될 수 있다. 상기 하부 유전체층(120)은 정전 모재(110)의 상면과 측면에 코팅될 수 있다. 또한, 상기 하부 유전체층(120)은 정전 모재(110)의 상면으로 돌출되는 도전 전극(160)의 측면에도 코팅될 수 있다. 상기 하부 유전체층(120)은 도전 전극(160)의 높이와 동일한 두께로 형성될 수 있다. 상기 하부 유전체층(120)은 실리콘 산화물, 실리콘 질화물, 알루미늄 질화물, 알루미나, 지르코니아와 같은 재질로 형성될 수 있다.
상기 하부 씰링제 충진 단계(S30)는 하부 씰링제를 하부 유전체층(120)의 상면과 내부에 위치하는 기공에 충진하는 단계이다. 상기 하부 씰링제는 하부 유전체층(120)의 상면을 포함하는 영역에 존재하는 기공에 충진될 수 있다. 상기 하부 씰링제 충진 단계는 진공 챔버에서 하부 유전체층(120)이 코팅된 정전 모재(110)를 씰링제 용액에 침지한 후에 진공 챔버를 진공 상태에서 일정시간 유지한 후에 벤팅(venting)하여 진행할 수 있다. 상기 하부 유전체층(120)이 하부 씰링제에 침지된 상태에서 진공 챔버를 진공 상태로 유지하면, 하부 유전체층(120)의 기공에 존재하는 공기가 하부 유전체층(120)의 외부로 빠져 나오면서 하부 씰링제가 기공에 충진될 수 있다. 추가로, 상기 하부 씰링제 충진 단계는 하부 유전체층(120)과 정전 모재(110)를 건조시키는 과정을 진행할 수 있다. 상기 건조 과정은 건조 챔버에서 진행될 수 있으며, 대략 50 ~ 60℃의 온도에서 진행될 수 있다. 상기 건조 과정에서는 하부 유전체층(120)에 충진된 하부 씰링제가 건조되면서 경화될 수 있다.
상기 하부 씰링제는 실리콘 계열의 물질 또는 에폭시 계열의 물질이 사용될 수 있다. 상기 씰링제는 하부 유전체층(120)은 표면 또는 내부에 존재하는 기공에 충진되어 하부 유전체층(120)을 통하여 누설 전류가 흐르지 않도록 한다. 상기 하부 씰링제 충진 단계에서는 하부 씰링제를 충진한 후에 하부 유전체층(120)의 상면을 블라스팅(blasting)하여 하부 유전체층(120)의 상면에 잔존하는 하부 씰링제를 제거할 수 있다. 또한, 상기 정전 모재(110)의 측면에 코팅된 하부 유전체층(120)의 표면에 잔존하는 하부 씰링제는 세정으로 제거할 수 있다.
상기 정전 전극 형성 단계(S40)는 하부 유전체층(120)의 상면에 정전 전극(130)을 형성하는 단계이다. 상기 정전 전극(130)은 플라즈마스프레이코팅(APS 용사) 방법에 의하여 형성될 수 있다. 또한, 상기 정전 전극(130)은 일반 스프레이 코팅 방법, 스퍼터링 방법에 의하여 형성될 수 있다. 상기 정전 전극(130)은 하부 유전체층(120)의 상면에 전체적으로 배치되는 패턴 형상으로 형성될 수 있다.
상기 상부 유전체층 코팅 단계(S50)는 하부 유전체층(120)의 상면과 정전 전극(130)의 상면 및 측면을 포함하는 영역에 소정 두께로 상부 유전체층(140)을 코팅하는 단계이다. 상기 상부 유전체층(140)은 하부 유전체층(120)과 동일한 방법으로 형성될 수 있다. 상기 상부 유전체층(140)은 스퍼터링 방법, 화학 기상 증착 방법, E-Beam 방법과 같은 방법으로 코팅될 수 있다. 상기 상부 유전체층(140)은 실리콘 산화물, 실리콘 질화물, 알루미늄 질화물, 알루미나, 지르코니아와 같은 세라믹 재질로 형성될 수 있다.
상기 상부 씰링제 충진 단계(S60)는 상부 씰링제를 상부 유전체층(140)의 상면을 포함하는 영역에 코팅하여 상부 유전체층(140)의 상면과 내부에 위치하는 기공에 상부 씰링제를 충진하는 단계이다. 상기 상부 씰링제 충진 단계는 하부 씰링제 충진 단계와 동일한 방식으로 진행될 수 있다. 즉, 상기 상부 씰링제 충진 단계는 진공 챔버의 내부에서 하부 유전체층(120)과 상부 유전체층(140)이 코팅된 정전 모재(110)를 상부 씰링제 용액에 침지한 후에 진공 챔버를 진공 상태에서 일정시간 유지한 후에 벤팅(venting)하여 진행할 수 있다.
상기 상부 씰링제는 하부 씰링제와 동일한 물질이 사용될 수 있다. 상기 상부 씰링제는 실리콘 계열의 물질 또는 에폭시 계열의 물질이 사용될 수 있다. 상기 상부 씰링제는 상부 유전체층(140)의 표면 또는 내부에 존재하는 기공에 충진되어 상부 유전체층(140)을 통하여 누설 전류가 흐르지 않도록 한다.
상기 상부 씰링제 충진 단계에서는 상부 씰링제를 충진한 후에 상부 유전체층(140)의 상면을 블라스팅(blasting)하여 상부 유전체층(140)의 상면에 잔존하는 상부 씰링제를 제거할 수 있다.
상기 상부 보호층 코팅 단계(S70)는 상부 유전체층(140)의 상면에 소정 두께로 상부 보호층(150)을 코팅하는 단계이다. 상기 상부 보호층(150)은 1.0 ~ 15㎛의 두께로 형성될 수 있다. 상기 상부 보호층(150)은 알루미나(Al2O3) 또는 이트리아(Y2O3)와 같은 물질로 형성될 수 있다. 상기 상부 보호층(150)은 원자층 증착법, 스퍼터링 방법, E-Beam 방법 또는 용사 방법으로 형성될 수 있다.
이상에서 설명한 것은 본 발명에 따른 정전척 및 이의 제조 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
100: 정전척 110: 정전 모재
120: 하부 유전체층 130: 정전 전극
140: 상부 유전체층 150: 상부 보호층

Claims (4)

  1. 판상으로 형성되는 정전 모재와,
    상기 정전 모재의 상면을 포함하는 영역에 코팅되며, 표면과 내부에 존재하는 기공에 씰링제가 충진된 하부 유전체층과,
    상기 하부 유전체층의 상면에 패턴 형상으로 형성되는 정전 전극과,
    상기 하부 유전체층의 상면과 상기 정전 전극의 상면과 측면을 포함하는 영역에 코팅되며, 표면과 내부에 존재하는 기공에 상기 씰링제가 충진된 상부 유전체층 및
    상기 상부 유전체층의 상면에 코팅되는 상부 보호층을 포함하는 것을 특징으로 하는 정전척.
  2. 제 1 항에 있어서,
    상기 씰링제는 실리콘 계열의 물질이 사용되며,
    상기 상부 보호층은 알루미나(Al2O3) 또는 이트리아(Y2O3)로 형성되는 것을 특징으로 하는 정전척.
  3. 정전 모재의 상면을 포함하는 영역에 하부 유전체층을 코팅하는 하부 유전체층 코팅 단계와,
    상기 하부 유전체층의 상면과 내부에 위치하는 기공에 하부 씰링제를 충진하는 하부 씰링제 충진 단계와,
    상기 하부 유전체층의 상면에 정전 전극을 형성하는 정전 전극 형성 단계와,
    상기 하부 유전체층의 상면과 상기 정전 전극의 상면 및 측면을 포함하는 영역에 상부 유전체층을 코팅하는 상부 유전체층 코팅 단계와,
    상기 상부 유전체층의 상면과 내부에 위치하는 기공에 상부 씰링제를 충진하는 상부 씰링제 충진 단계 및
    상기 상부 유전체층의 상면에 상부 보호층을 코팅하는 상부 보호층 코팅 단계를 포함하는 것을 특징으로 하는 정전척 제조 방법.
  4. 상기 하부 씰링제와 상부 씰링제는 실리콘 계열의 물질이 사용되며,
    상기 상부 보호층은 알루미나(Al2O3) 또는 이트리아(Y2O3)로 형성되는 것을 특징으로 하는 정전척 제조 방법.
KR1020200014147A 2020-02-06 2020-02-06 정전척 및 이의 제조 방법 KR20210100324A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200014147A KR20210100324A (ko) 2020-02-06 2020-02-06 정전척 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200014147A KR20210100324A (ko) 2020-02-06 2020-02-06 정전척 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210100324A true KR20210100324A (ko) 2021-08-17

Family

ID=77466450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200014147A KR20210100324A (ko) 2020-02-06 2020-02-06 정전척 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20210100324A (ko)

Similar Documents

Publication Publication Date Title
US9604249B2 (en) Innovative top-coat approach for advanced device on-wafer particle performance
US20150311043A1 (en) Chamber component with fluorinated thin film coating
US9828690B2 (en) Component of substrate processing apparatus and method for forming a film thereon
US20040072426A1 (en) Process chamber for manufacturing a smiconductor device
JP2008103403A (ja) 基板載置台及びプラズマ処理装置
CN112553592B (zh) 一种利用ald工艺对静电吸盘进行处理的方法
CN104241183A (zh) 静电吸盘的制造方法,静电吸盘及等离子体处理装置
KR20210100324A (ko) 정전척 및 이의 제조 방법
JPH10284475A (ja) 処理方法
KR20100090559A (ko) 에어로졸 코팅층을 갖는 정전척 및 그 제조방법
KR100706021B1 (ko) 정전척 제조방법
US20050199183A1 (en) Plasma processing apparatus
KR102155512B1 (ko) 반도체 제조용 정전척의 아킹 현상 개선방법
KR20010063395A (ko) 내식성을 향상시킬 수 있는 정전척의 제조방법 및 그에따른 정전척
KR20060135973A (ko) 정전척 제조방법
JPS63131519A (ja) ドライエツチング装置
KR20220012590A (ko) 정전척 제조 방법 및 재생 방법
KR101386175B1 (ko) 반도체 식각장치 및 방법과 그 식각장치의 정전척
US11289357B2 (en) Methods and apparatus for high voltage electrostatic chuck protection
KR20240028099A (ko) 정전 척 및 이의 제조 방법
US20220246404A1 (en) Sealant coating for plasma processing chamber components
US20230367339A1 (en) Methods for preparing void-free coatings for plasma treatment components
KR20100001920A (ko) 4중막 구조를 가지는 정전척
KR200367932Y1 (ko) 반도체 및 액정패널 제조설비용 정전척
JP2004134437A (ja) 半導体装置の製造方法および半導体製造装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application