KR20210095958A - 비디오 코딩의 유연한 타일링 개선 - Google Patents
비디오 코딩의 유연한 타일링 개선 Download PDFInfo
- Publication number
- KR20210095958A KR20210095958A KR1020217023485A KR20217023485A KR20210095958A KR 20210095958 A KR20210095958 A KR 20210095958A KR 1020217023485 A KR1020217023485 A KR 1020217023485A KR 20217023485 A KR20217023485 A KR 20217023485A KR 20210095958 A KR20210095958 A KR 20210095958A
- Authority
- KR
- South Korea
- Prior art keywords
- tile
- level
- picture
- tiles
- level tile
- Prior art date
Links
- 238000004891 communication Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 110
- 238000003860 storage Methods 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 5
- 230000007246 mechanism Effects 0.000 abstract description 28
- 238000000638 solvent extraction Methods 0.000 abstract description 18
- 230000033001 locomotion Effects 0.000 description 90
- 208000037170 Delayed Emergence from Anesthesia Diseases 0.000 description 31
- 238000013139 quantization Methods 0.000 description 25
- 230000011664 signaling Effects 0.000 description 24
- 239000013598 vector Substances 0.000 description 23
- 238000010586 diagram Methods 0.000 description 19
- 241000023320 Luma <angiosperm> Species 0.000 description 16
- 238000007906 compression Methods 0.000 description 16
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 description 16
- 238000013459 approach Methods 0.000 description 15
- 230000006835 compression Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 230000003044 adaptive effect Effects 0.000 description 11
- 238000000605 extraction Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000001419 dependent effect Effects 0.000 description 8
- 238000001914 filtration Methods 0.000 description 7
- 230000011218 segmentation Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 6
- 230000002123 temporal effect Effects 0.000 description 6
- 238000005192 partition Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 238000011144 upstream manufacturing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000013507 mapping Methods 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000153 supplemental effect Effects 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 241000699670 Mus sp. Species 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 235000019580 granularity Nutrition 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/174—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a slice, e.g. a line of blocks or a group of blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/30—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using hierarchical techniques, e.g. scalability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
- H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/46—Embedding additional information in the video signal during the compression process
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/65—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience
- H04N19/66—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using error resilience involving data partitioning, i.e. separation of data into packets or partitions according to importance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
비디오 코딩 메커니즘이 개시된다. 이 메커니즘은 픽처를 복수의 제1 레벨 타일로 분할하는 단계를 포함한다. 제1 레벨 타일의 서브 세트는 복수의 제2 레벨 타일로 분할된다. 제1 레벨 타일 및 제2 레벨 타일은 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 픽처의 직사각형 영역을 덮도록 제한되도록 하나 이상의 타일 그룹에 할당된다. 제1 레벨 타일 및 제2 레벨 타일은 비트스트림으로 인코딩된다. 비트스트림은 디코더를 향한 통신을 위해 저장된다.
Description
본 특허 출원은 FNU Hendry 등에 의해 2018년 12월 27일에 출원된 미국 가특허 출원 제62/785,511호(비디오 코딩의 유연한 타일링 개선(Flexible Tiling in Video Coding))의 이익을 주장하며, 이것은 참조로서 본 명세서에 포함된다.
본 개시는 일반적으로 비디오 코딩에 관한 것으로, 구체적으로는 동일한 픽처(picture)에서 상이한 해상도를 갖는 다중 타일(tile)을 지원하는 유연한 비디오 타일링 방식에 관한 것이다.
비교적 짧은 비디오라도 이를 묘사하는 데 필요한 비디오 데이터의 양은 상당할 수 있으며, 이로 인해 데이터가 스트리밍되거나 또는 제한된 대역폭 용량으로 통신 네트워크를 통해 통신될 때 어려움이 초래될 수 있다. 따라서, 비디오 데이터는 일반적으로 현대 통신 네트워크를 통해 통신되기 전에 압축된다. 메모리 자원이 한정될 수 있기 때문에 비디오가 저장 장치에 저장될 때 비디오의 크기가 또한 문제가 될 수 있다. 비디오 압축 장치는 종종 소스에서 소프트웨어 및/또는 하드웨어를 사용하여 전송 또는 저장 전에 비디오 데이터를 코딩하므로, 디지털 비디오 이미지를 표현하는 데 필요한 데이터의 양이 감소할 수 있다. 그 후, 압축된 데이터는 비디오 데이터를 디코딩하는 비디오 압축해제 장치에 의해 목적지에서 수신된다. 제한된 네트워크 자원과 더 높은 비디오 품질에 대한 요구가 계속 증가함에 따라, 이미지 품질을 거의 또는 전혀 희생하지 않고 압축 비율을 개선하는 개선된 압축 및 압축해제 기술이 요구된다.
실시예에서, 본 개시는 인코더에서 구현되는 방법을 포함하고, 이 방법은, 상기 인코더의 프로세서에 의해, 픽처를 복수의 제1 레벨 타일로 분할하는 단계; 상기 프로세서에 의해, 상기 제1 레벨 타일의 서브 세트를 복수의 제2 레벨 타일로 분할하는 단계; 상기 프로세서에 의해, 상기 제2 레벨 타일 슬라이스를 포함하는 할당된 타일 그룹의 모든 타일이 상기 픽처의 직사각형 영역을 덮도록 제한되도록 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 하나 이상의 타일 그룹으로 할당하는 단계; 상기 프로세서에 의해, 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 비트스트림으로 인코딩하는 단계; 및 디코더를 향한 통신을 위한 비트스트림을 상기 인코더의 메모리에 저장하는 단계를 포함한다. 비디오 코딩 시스템은 픽처를 분할하기 위해 슬라이스 및 타일을 사용할 수 있다. 특정 스트리밍 애플리케이션(예를 들어, 가상 현실(VR) 및 원격 회의)은 서로 다른 해상도로 인코딩된 여러 영역을 포함하는 단일 이미지가 전송될 수 있는 경우 개선될 수 있다. 일부 슬라이싱 및 타일링 메커니즘은 다른 해상도의 타일이 다르게 취급될 수 있기 때문에 이러한 기능을 지원하지 않을 수 있다. 예를 들어, 제1 해상도의 타일은 단일 데이터 슬라이스를 포함할 수 있는 반면, 제2 해상도의 타일은 픽셀 밀도의 차이로 인해 여러 슬라이스 데이터를 운반할 수 있다. 본 측면은 제1 레벨 타일 및 제2 레벨 타일을 포함하는 유연한 타일링 방식을 사용한다. 제2 레벨 타일은 제1 레벨 타일을 분할하여 생성된다. 이러한 타일링 방식은 제1 레벨 타일이 제1 해상도에서 하나의 데이터 슬라이스를 포함하게 하고 제2 레벨 타일을 포함하는 제1 레벨 타일이 제2 해상도에서 복수의 슬라이스를 포함하게 한다. 타일은 타일 그룹에 할당될 수 있다. 본 측면은 래스터 스캔과는 대조적으로 제2 레벨 타일을 포함하는 타일 그룹을 직사각형으로 제한한다. 이러한 접근 방식은 서로 다른 컨텐츠의 별도 추출 및 처리를 지원하는 경계를 생성한다. 예를 들어, 제1 해상도의 컨텐츠를 포함하는 타일 그룹과 제2 해상도의 컨텐츠를 포함하는 타일 그룹은 자연스럽게 스크린에 동시 디스플레이 및/또는 머리 장착형 디스플레이에서의 사용을 위한 별도의 추출을 지원하도록 형성된다. 따라서, 개시된 유연한 타일링 방식은 인코더/디코더(코덱)가 다중 해상도를 포함하는 픽처를 지원할 수 있게 하므로, 인코더와 디코더 모두의 기능을 증가시킬 수 있다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 다른 구현이 제공하며, 여기서 상기 서브 세트 외부의 제1 레벨 타일은 제1 해상도의 픽처 데이터를 포함하고 제2 레벨 타일은 상기 제1 해상도와 다른 제2 해상도의 픽처 데이터를 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공하며, 여기서 상기 하나 이상의 타일 그룹 각각은 임의의 제1 레벨 타일이 복수의 제2 레벨 타일로 분할되는 경우 상기 픽처의 직사각형 영역을 덮도록 제한된다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 상기 제1 레벨 타일 및 상기 제2 레벨 타일은 왼쪽 경계에서 오른쪽 경계로 상기 픽처를 수평으로 횡단하는 래스터 스캔(raster scan) 순서에 의해 상기 하나 이상의 타일 그룹에 할당되지 않는다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 상기 픽처의 직사각형 영역을 덮는 것은 상기 픽처의 완전한 수평 영역보다 작은 영역을 덮는 것을 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 각각의 제2 레벨 타일은 상기 픽처로부터의 픽처 데이터의 단일 슬라이스를 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 상기 프로세서에 의해, 분할된 제1 레벨 타일에 대한 제2 레벨 타일 행(row) 및 제2 레벨 타일 열(column)을 인코딩하는 단계를 더 포함하며, 여기서 상기 제2 레벨 타일 행 및 상기 제2 레벨 타일 열은 상기 픽처와 연관된 픽처 파라미터 세트로 인코딩된다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 제1 레벨 타일이 제2 레벨 타일로 분할되는지 여부를 명시적으로 지시하는 데이터는 최소 폭 임계값보다 작은 폭을 갖는 제1 레벨 타일에 대해 비트스트림으로부터 생략되고 높이는 최소 높이 임계값보다 작으며, 제2 레벨 타일 행 및 제2 레벨 타일 열은 상기 최소 폭 임계값의 두 배보다 작은 폭을 갖는 분할된 제1 레벨 타일에 대해 상기 비트스트림으로부터 생략되고 높이는 상기 최소 높이 임계값의 두 배보다 작다.
실시예에서, 본 개시는 디코더에서 구현되는 방법을 포함하고, 상기 방법은, 상기 디코더의 프로세서에 의해 수신기를 통해, 복수의 제1 레벨 타일로 분할된 픽처를 포함하는 비트스트림을 수신하는 단계 ― 상기 제1 레벨 타일의 서브 세트는 복수의 제2 레벨 타일로 추가로 분할되고, 상기 제1 레벨 타일 및 상기 제2 레벨 타일은 상기 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 상기 픽처의 직사각형 영역을 덮도록 제한되도록 하나 이상의 타일 그룹으로 할당됨 ―; 상기 프로세서에 의해, 상기 하나 이상의 타일 그룹에 기초하여 상기 제1 레벨 타일의 구성 및 상기 제2 레벨 타일의 구성을 결정하는 단계; 상기 프로세서에 의해, 상기 제1 레벨 타일의 구성 및 상기 제2 레벨 타일의 구성에 기초하여 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 디코딩하는 단계; 및 상기 프로세서에 의해, 디코딩된 제1 레벨 타일 및 제2 레벨 타일에 기초하여 디스플레이를 위한 재구성된 비디오 시퀀스를 생성하는 단계를 포함한다. 비디오 코딩 시스템은 픽처를 분할하기 위해 슬라이스 및 타일을 사용할 수 있다. 특정 스트리밍 애플리케이션(예를 들어, VR 및 원격 회의)은 서로 다른 해상도로 인코딩된 여러 영역을 포함하는 단일 이미지가 전송될 수 있는 경우 개선될 수 있다. 일부 슬라이싱 및 타일링 메커니즘은 다른 해상도의 타일이 다르게 취급될 수 있기 때문에 이러한 기능을 지원하지 않을 수 있다. 예를 들어, 제1 해상도의 타일은 단일 데이터 슬라이스를 포함할 수 있는 반면, 제2 해상도의 타일은 픽셀 밀도의 차이로 인해 여러 슬라이스 데이터를 운반할 수 있다. 본 측면은 제1 레벨 타일 및 제2 레벨 타일을 포함하는 유연한 타일링 방식을 사용한다. 제2 레벨 타일은 제1 레벨 타일을 분할하여 생성된다. 이러한 타일링 방식은 제1 레벨 타일이 제1 해상도에서 하나의 데이터 슬라이스를 포함하게 하고 제2 레벨 타일을 포함하는 제1 레벨 타일이 제2 해상도에서 복수의 슬라이스를 포함하게 한다. 타일은 타일 그룹에 할당될 수 있다. 본 측면은 래스터 스캔과는 대조적으로 제2 레벨 타일을 포함하는 타일 그룹을 직사각형으로 제한한다. 이러한 접근 방식은 서로 다른 컨텐츠의 별도 추출 및 처리를 지원하는 경계를 생성한다. 예를 들어, 제1 해상도의 컨텐츠를 포함하는 타일 그룹과 제2 해상도의 컨텐츠를 포함하는 타일 그룹은 자연스럽게 스크린에 동시 디스플레이 및/또는 머리 장착형 디스플레이에서의 사용을 위한 별도의 추출을 지원하도록 형성된다. 따라서, 개시된 유연한 타일링 방식은 코덱이 다중 해상도를 포함하는 픽처를 지원할 수 있게 하므로, 인코더와 디코더 모두의 기능을 증가시킬 수 있다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 상기 서브 세트 외부의 제1 레벨 타일은 제1 해상도의 픽처 데이터를 포함하고 제2 레벨 타일은 상기 제1 해상도와 다른 제2 해상도의 픽처 데이터를 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서, 상기 하나 이상의 타일 그룹 각각은 임의의 제1 레벨 타일이 복수의 제2 레벨 타일로 분할되는 경우 상기 픽처의 직사각형 영역을 덮도록 제한된다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 상기 제1 레벨 타일 및 상기 제2 레벨 타일은 왼쪽 경계에서 오른쪽 경계로 상기 픽처를 수평으로 횡단하는 래스터 스캔 순서에 의해 상기 하나 이상의 타일 그룹에 할당되지 않는다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 상기 픽처의 직사각형 영역을 덮는 것은 상기 픽처의 완전한 수평 영역보다 작은 영역을 덮는 것을 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 각각의 제2 레벨 타일은 상기 픽처로부터의 픽처 데이터의 단일 슬라이스를 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 상기 프로세서에 의해, 상기 픽처와 연관된 픽처 파라미터 세트로부터 분할된 제1 레벨 타일에 대한 제2 레벨 타일 행 및 제2 레벨 타일 열을 획득하는 단계를 더 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 제1 레벨 타일이 제2 레벨 타일로 분할되는지 여부를 명시적으로 지시하는 데이터는 최소 폭 임계값보다 작은 폭을 갖는 제1 레벨 타일에 대해 비트스트림으로부터 생략되고 높이는 최소 높이 임계값보다 작으며, 제2 레벨 타일 행 및 제2 레벨 타일 열은 상기 최소 폭 임계값의 두 배보다 작은 폭을 갖는 분할된 제1 레벨 타일에 대해 상기 비트스트림으로부터 생략되고 높이는 상기 최소 높이 임계값의 두 배보다 작다.
실시예에서, 본 개시는 비디오 코딩 장치를 포함하며, 이 비디오 코딩 장치는 프로세서, 상기 프로세서에 결합된 수신기, 및 상기 프로세서에 결합된 전송기를 포함하며, 상기 프로세서, 수신기 및 전송기는 선행 측면 중 어느 하나의 방법을 수행하도록 구성된다.
실시예에서, 본 개시는 비 일시적 컴퓨터 판독 가능 매체를 포함하며, 이 비 일시적 컴퓨터 판독 가능 매체는 비디오 코딩 장치에 의한 사용을 위한 컴퓨터 프로그램 제품을 포함하며, 상기 컴퓨터 프로그램 제품은 프로세서에 의해 실행될 때 상기 비디오 코딩 장치로 하여금 선행 측면 중 어느 하나의 방법을 수행하도록 상기 비 일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 실행 가능 명령을 포함한다.
실시예에서, 본 개시는 인코더를 포함하며, 이 인코더는 픽처를 복수의 제1 레벨 타일로 분할하고, 상기 제1 레벨 타일의 서브 세트를 복수의 제2 레벨 타일로 분할하기 위한 분할 수단; 상기 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 상기 픽처의 직사각형 영역을 덮도록 제한되도록 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 하나 이상의 타일 그룹으로 할당하기 위한 할당 수단; 상기 프로세서에 의해, 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 비트스트림으로 인코딩하기 위한 인코딩 수단; 및 디코더를 향한 통신을 위한 비트스트림을 저장하기 위한 저장 수단을 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 상기 인코더는 선행 측면 중 어느 하나의 방법을 수행하도록 추가로 구성된다.
실시예에서, 본 개시는 디코더를 포함하며, 이 디코더는 복수의 제1 레벨 타일로 분할된 픽처를 포함하는 비트스트림을 수신하기 위한 수신 수단 ― 상기 제1 레벨 타일의 서브 세트는 복수의 제2 레벨 타일로 추가로 분할되고, 상기 제1 레벨 타일 및 상기 제2 레벨 타일은 상기 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 상기 픽처의 직사각형 영역을 덮도록 제한되도록 하나 이상의 타일 그룹으로 할당됨 ―; 상기 하나 이상의 타일 그룹에 기초하여 상기 제1 레벨 타일의 구성 및 상기 제2 레벨 타일의 구성을 결정하기 위한 결정 수단; 상기 제1 레벨 타일의 구성 및 상기 제2 레벨 타일의 구성에 기초하여 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 디코딩하기 위한 디코딩 수단; 및 디코딩된 제1 레벨 타일 및 제2 레벨 타일에 기초하여 디스플레이를 위한 재구성된 비디오 시퀀스를 생성하기 위한 생성 수단을 포함한다.
선택적으로, 선행 측면 중 어느 하나에서, 측면의 또 다른 구현이 제공되며, 여기서 디코더는 선행 측면 중 어느 하나의 방법을 수행하도록 추가로 구성된다.
명확성을 위해, 전술한 실시예 중 어느 하나는 본 개시의 범위 내에서 새로운 실시예를 생성하기 위해 다른 전술한 실시예 중 어느 하나 이상과 결합될 수 있다.
이들 및 다른 특징은 첨부 도면 및 청구 범위와 관련하여 취해진 다음의 상세한 설명으로부터 보다 명확하게 이해될 것이다.
본 개시의 보다 완전한 이해를 위해, 첨부 도면 및 상세한 설명과 관련하여 취해진 다음의 간단한 설명이 참조되며, 여기서 동일한 참조 번호는 동일한 부분을 나타낸다.
도 1은 비디오 신호를 코딩하는 예시적인 방법의 흐름도이다.
도 2는 비디오 코딩을 위한 예시적인 코딩 및 디코딩(코덱) 시스템의 개략도이다.
도 3은 예시 비디오 인코더를 도시한 개략도이다.
도 4는 예시 비디오 디코더를 도시한 개략도이다.
도 5는 인코딩된 비디오 시퀀스를 포함하는 예시 비트스트림을 도시한 개략도이다.
도 6a-6e는 가상 현실(VR) 애플리케이션에서의 사용을 위해 상이한 비트스트림으로부터의 다중 해상도의 서브 픽처를 단일 픽처로 결합하기 위한 추출기 트랙을 생성하기 위한 예시 메커니즘을 도시한다.
도 7은 디스플레이를 위해 상이한 비트스트림으로부터의 다중 해상도의 픽처를 단일 픽처로 연결하는 예시 픽처 회의 애플리케이션을 도시한다.
도 8a-8b는 동일한 픽처에서 상이한 해상도를 갖는 다중 타일을 지원할 수 있는 예시적인 유연한 비디오 타일링 방식을 도시한 개략도이다.
도 9는 예시 비디오 코딩 장치의 개략도이다.
도 10은 유연한 타일링 방식을 사용하여 이미지를 인코딩하는 예시 방법의 흐름도이다.
도 11은 유연한 타일링 방식을 사용하여 이미지를 디코딩하는 예시 방법의 흐름도이다.
도 12는 유연한 타일링 방식을 사용하여 비디오 시퀀스를 코딩하기 위한 예시 시스템의 개략도이다.
도 1은 비디오 신호를 코딩하는 예시적인 방법의 흐름도이다.
도 2는 비디오 코딩을 위한 예시적인 코딩 및 디코딩(코덱) 시스템의 개략도이다.
도 3은 예시 비디오 인코더를 도시한 개략도이다.
도 4는 예시 비디오 디코더를 도시한 개략도이다.
도 5는 인코딩된 비디오 시퀀스를 포함하는 예시 비트스트림을 도시한 개략도이다.
도 6a-6e는 가상 현실(VR) 애플리케이션에서의 사용을 위해 상이한 비트스트림으로부터의 다중 해상도의 서브 픽처를 단일 픽처로 결합하기 위한 추출기 트랙을 생성하기 위한 예시 메커니즘을 도시한다.
도 7은 디스플레이를 위해 상이한 비트스트림으로부터의 다중 해상도의 픽처를 단일 픽처로 연결하는 예시 픽처 회의 애플리케이션을 도시한다.
도 8a-8b는 동일한 픽처에서 상이한 해상도를 갖는 다중 타일을 지원할 수 있는 예시적인 유연한 비디오 타일링 방식을 도시한 개략도이다.
도 9는 예시 비디오 코딩 장치의 개략도이다.
도 10은 유연한 타일링 방식을 사용하여 이미지를 인코딩하는 예시 방법의 흐름도이다.
도 11은 유연한 타일링 방식을 사용하여 이미지를 디코딩하는 예시 방법의 흐름도이다.
도 12는 유연한 타일링 방식을 사용하여 비디오 시퀀스를 코딩하기 위한 예시 시스템의 개략도이다.
하나 이상의 실시예의 예시적인 구현이 아래에서 제공되지만, 개시된 시스템 및/또는 방법은 현재 알려져 있거나 또는 존재하는지의 여부에 관계없이 임의의 수량의 기술을 사용하여 구현될 수 있다는 것이 이해되어야 한다. 본 개시는 여기에서 예시되고 설명된 예시적인 설계 및 구현을 포함하여 아래에서 도시된 예시적인 구현, 도면 및 기술로 제한되지 않아야 하며, 등가물의 전체 범위와 함께 첨부된 청구항의 범위 내에서 수정될 수 있다.
코딩 트리 블록(coding tree block, CTB), 코딩 트리 단위(coding tree unit, CTU), 코딩 단위(coding unit, CU), 코딩된 비디오 시퀀스(coded video sequence, CVS), JVET(Joint Video Experts Team), 모션 제한 타일 세트(motion constrained tile set, MCTS), 최대 전송 유닛(maximum transfer unit, MTU), 네트워크 추상화 계층(network abstraction layer, NAL), 픽처 순서 카운트(picture order count, POC), 원시 바이트 시퀀스 페이로드(raw byte sequence payload, RBSP), 시퀀스 파라미터 세트(sequence parameter set, SPS), VVC(versatile video coding) 및 작업 드래프트(working draft, WD)와 같은 다양한 약어가 여기에서 사용된다.
데이터 손실을 최소화하면서 비디오 파일의 크기를 줄이기 위해 많은 비디오 압축 기술이 사용될 수 있다. 예를 들어, 비디오 압축 기술은 비디오 시퀀스에서 데이터 중복성을 감소시키거나 또는 제거하기 위해 공간적(예를 들어, 픽처 내) 예측 및/또는 시간적(예를 들어, 픽처 간) 예측을 수행하는 것을 포함할 수 있다. 블록 기반 비디오 코딩의 경우, 비디오 슬라이스(예를 들어, 비디오 픽처 또는 비디오 픽처의 일부)는 비디오 블록으로 분할될 수 있으며, 이는 트리 블록, 코딩 트리 블록(CTB), 코딩 트리 유닛, 코딩 유닛(CU) 및/또는 코딩 노드로서 지칭될 수도 있다. 픽처의 인트라 코딩된(intra-coded, I) 슬라이스의 비디오 블록은 동일한 픽처의 인접 블록에 있는 참조 샘플에 대한 공간적 예측을 사용하여 코딩된다. 픽처의 인터 코딩된 단방향 예측(P) 또는 양방향 예측(B) 슬라이스의 비디오 블록은 동일한 픽처의 인접 블록에 있는 참조 샘플에 대한 공간적 예측 또는 다른 참조 픽처의 참조 샘플에 대한 시간적 예측을 사용하여 코딩될 수 있다. 픽처는 프레임 및/또는 이미지로 지칭될 수 있고, 참조 픽처는 참조 프레임 및/또는 참조 이미지로 지칭될 수 있다. 공간적 또는 시간적 예측은 이미지 블록을 나타내는 예측 블록을 생성한다. 잔여 데이터는 원본 이미지 블록과 예측 블록 사이의 픽셀 차이를 나타낸다. 따라서, 인터 코딩된 블록은 예측 블록을 형성하는 참조 샘플의 블록을 가리키는 모션 벡터 및 코딩된 블록과 예측 블록 사이의 차이를 지시하는 잔여 데이터에 따라 인코딩된다. 인트라 코딩된 블록은 인트라 코딩 모드 및 잔여 데이터에 따라 인코딩된다. 추가 압축을 위해, 잔여 데이터는 픽셀 도메인에서 변환 도메인으로 변환될 수 있다. 이로 인해 양자화될 수 있는 잔여 변환 계수가 생성된다. 양자화된 변환 계수는 초기에 2차원 어레이로 배열될 수 있다. 양자화된 변환 계수는 변환 계수의 1차원 벡터를 생성하기 위해 스캔될 수 있다. 더 많은 압축을 달성하기 위해 엔트로피 코딩이 적용될 수 있다. 이러한 비디오 압축 기술은 아래에서 자세히 설명된다.
인코딩된 비디오가 정확하게 디코딩될 수 있음을 보장하기 위해, 비디오는 대응하는 비디오 코딩 표준에 따라 인코딩되고 디코딩된다. 비디오 코딩 표준에는 ITU(International Telecommunication Union) Standardization Sector(ITU-T) H.261, ISO/IEC(International Organization for Standardization/International Electrotechnical Commission) MPEG(Motion Picture Experts Group)-1 Part 2, ITU-T H.262 또는 ISO/IEC MPEG-2 Part 2, ITU-T H.263, ISO/IEC MPEG-4 Part 2, AVC(Advanced Video Coding)(또한 ITU-T H.264 또는 ISO/IEC MPEG-4 Part 10으로 알려짐) 및 HEVC(High Efficiency Video Coding)(ITU-T H.265 또는 MPEG-H Part 2로 알려짐)이 포함된다. AVC는 SVC(Scalable Video Coding), MVC(Multiview Video Coding) MVC+D(Multiview Video Coding plus Depth ) 및 3차원(three dimensional, 3D) AVC(3D-AVC)와 같은 확장을 포함한다. HEVC는 SHVC(Scalable HEVC), MV-HEVC(Multiview HEVC) 및 3D HEVC와 같은 확장을 포함한다. ITU-T와 ISO/IEC의 JVET(joint video experts team)는 VVC(Versatile Video Coding)로 지칭되는 비디오 코딩 표준을 개발하기 시작했다. VVC는 JVET-L1001-v5를 포함하는 작업 드래프트(WD)에 포함된다.
비디오 이미지를 코딩하기 위해, 이미지가 먼저 분할되고, 분할은 비트스트림으로 코딩된다. 다양한 픽처 분할 방식이 사용될 수 있다. 예를 들어, 이미지는 정규 슬라이스, 종속 슬라이스, 타일 및/또는 WPP(Wavefront Parallel Processing)에 따라 분할될 수 있다. 단순성을 위해, HEVC는 인코더를 제한하여 비디오 코딩을 위해 슬라이스를 CTB 그룹으로 분할할 때 정규 슬라이스, 종속 슬라이스, 타일, WPP 및 이들의 조합만이 사용될 수 있도록 한다. 이러한 분할은 MTU(Maximum Transfer Unit) 크기 매칭, 병렬 처리 및 종단 간 지연 감소를 지원하기 위해 적용될 수 있다. MTU는 단일 패킷으로 전송될 수 있는 최대 데이터 양을 나타낸다. 패킷 페이로드가 MTU를 초과하는 경우, 해당 페이로드는 단편화(fragmentation)로 불리는 프로세스를 통해 두 개의 패킷으로 분할된다.
간단히 슬라이스로도 지칭되는 정규 슬라이스는 루프 필터링 작동으로 인한 일부 상호 의존성에도 불구하고 동일한 픽처 내의 다른 정규 슬라이스와 독립적으로 재구성될 수 있는 이미지의 분할된 부분이다. 각각의 정규 슬라이스는 전송을 위해 자체 네트워크 추상화 계층(Network Abstraction Layer, NAL) 유닛으로 캡슐화된다. 또한, 픽처 내 예측(인트라 샘플 예측, 모션 정보 예측, 코딩 모드 예측) 및 슬라이스 경계를 통한 엔트로피 코딩 종속성은 독립적인 재구성을 지원하기 위해 비활성화될 수 있다. 이러한 독립적 재구성은 병렬화를 지원한다. 예를 들어, 정규 슬라이스 기반 병렬화는 최소한의 프로세서 간 또는 코어 간 통신을 사용한다. 그러나, 각각의 정규 슬라이스가 독립적이므로, 각각의 슬라이스는 별도의 슬라이스 헤더와 연관된다. 정규 슬라이스를 사용하면 각각의 슬라이스에 대한 슬라이스 헤더의 비트 비용과 슬라이스 경계에 걸친 예측 부족으로 인해 상당한 코딩 오버헤드가 발생할 수 있다. 또한, MTU 크기 요구사항에 대한 매칭을 지원하기 위해 정규 슬라이스가 사용될 수 있다. 특히, 정규 슬라이스는 별도의 NAL 유닛으로 캡슐화되고 독립적으로 코딩될 수 있으므로, 각각의 정규 슬라이스는 슬라이스가 여러 패킷으로 분할되는 것을 방지하기 위해 MTU 방식에서의 MTU보다 작아야 한다. 따라서, 병렬화의 목표와 MTU 크기 매칭의 목표는 픽처의 슬라이스 레이아웃에 모순되는 요구를 둘 수 있다.
종속 슬라이스는 정규 슬라이스와 유사하지만, 단축된 슬라이스 헤더를 가지며 픽처 내 예측을 깨지 않고 이미지 트리 블록 경계의 분할을 허용한다. 따라서, 종속 슬라이스는 전체 정규 슬라이스의 인코딩이 완료되기 전에 정규 슬라이스의 일부가 전송되도록 허용함으로써 감소된 종단 간 지연을 제공하는 정규 슬라이스가 다수의 NAL 유닛으로 단편화될 수 있게 한다.
타일은 타일의 열과 행을 생성하는 수평 및 수직 경계에 의해 생성된 이미지의 분할된 부분이다. 타일은 래스터 스캔(raster scan) 순서(오른쪽에서 왼쪽 및 위에서 아래)로 코딩될 수 있다. CTB의 스캔 순서는 타일 내에서 국부적이다. 따라서, 제1 타일의 CTB는 다음 타일의 CTB로 진행하기 전에 래스터 스캔 순서로 코딩된다. 정규 슬라이스와 마찬가지로, 타일은 엔트로피 디코딩 종속성뿐만 아니라 픽처 내 예측 종속성을 깨뜨린다. 그러나, 타일은 개별 NAL 유닛에 포함되지 않을 수 있으므로, 타일은 MTU 크기 매칭을 위해 사용될 수 없을 수 있다. 각각의 타일은 하나의 프로세서/코어에 의해 처리될 수 있으며, 인접 타일을 디코딩하는 처리 유닛 사이의 픽처 내 예측에 사용되는 프로세서 간/코어 간 통신은 공유된 슬라이스 헤더를 전달하고(인접 타일이 동일한 슬라이스에 있는 경우) 재구성된 샘플 및 메타 데이터의 공유와 관련된 루프 필터링을 수행하는 것으로 제한될 수 있다. 하나 이상의 타일이 슬라이스에 포함되는 경우, 슬라이스의 제1 엔트리 포인트 오프셋을 제외한 각각의 타일에 대한 엔트리 포인트 바이트 오프셋은 슬라이스 헤더에서 시그널링될 수 있다. 각 슬라이스 및 타일에 대해, 다음의 조건 중 적어도 하나가 충족되어야 한다. 1) 슬라이스의 모든 코딩된 트리 블록이 동일한 타일에 속하고, 2) 타일의 모든 코딩된 트리 블록이 동일한 슬라이스에 속한다.
WPP에서, 이미지는 단일 행의 CTB로 분할된다. 엔트로피 디코딩 및 예측 메커니즘은 다른 행에 있는 CTB의 데이터를 사용할 수 있다. 병렬 처리는 CTB 행의 병렬 디코딩을 통해 가능하다. 예를 들어, 현재 행은 이전 행과 병렬로 디코딩될 수 있다. 그러나, 현재 행의 디코딩은 이전 행의 복호화 과정에서 2개의 CTB만큼 지연된다. 이러한 지연은 현재 CTB가 코딩되기 전에 위의 CTB와 현재 행에서 현재 CTB의 위와 오른쪽에 있는 CTB와 관련된 데이터가 사용될 수 있는 것을 보장한다. 이러한 접근 방식은 그래픽으로 나타낼 때 파면(wavefront)으로 나타난다. 이러한 시차를 둔 시작은 이미지가 CTB 행을 포함하는 만큼의 프로세서/코어까지 병렬화할 수 있다. 픽처 내에서 인접한 트리 블록 행 사이의 픽처 내 예측이 허용되기 때문에, 픽처 내 예측을 가능하게 하는 프로세서 간/코어 간 통신이 상당할 수 있다. WPP 분할은 NAL 유닛 크기를 고려한다. 따라서, WPP는 MTU 크기 매칭을 지원하지 않는다. 그러나, MTU 크기 매칭을 원하는대로 구현하기 위해 특정 코딩 오버헤드가 있는 WPP와 함께 정규 슬라이스가 사용될 수 있다.
타일은 또한 모션 제한 타일 세트를 포함할 수 있다. 모션 제한 타일 세트(motion constrained tile set, MCTS)는 연관된 모션 벡터가 MCTS 내부의 전체 샘플 위치 및 보간을 위해 MCTS 내부의 전체 샘플 위치만을 필요로 하는 부분 샘플 위치를 가리키기 위해 제한되도록 설계된 타일 세트이다. 또한, MCTS 외부의 블록에서 도출된 시간적 모션 벡터 예측을 위한 모션 벡터 후보의 사용은 허용되지 않는다. 이렇게 하면, 각각의 MCTS는 MCTS에 포함되지 않은 타일의 존재없이 독립적으로 디코딩될 수 있다. 시간적 MCTS 보충 향상 정보(supplemental enhancement information, SEI) 메시지는 비트스트림에서 MCTS의 존재를 지시하고 MCTS를 시그널링하는 데 사용될 수 있다. MCTS SEI 메시지는 MCTS에 대한 적합한 비트스트림을 생성하기 위해 MCTS 서브 비트스트림 추출(SEI 메시지의 시맨틱스의 일부로 지정됨)에서 사용될 수 있는 보충 정보를 제공한다. 이 정보에는 다수의 추출 정보 세트가 포함되며, 각각은 MCTS 개수를 정의하고 MCTS 서브 비트스트림 추출 프로세스 중에 사용될 대체 비디오 파라미터 세트(video parameter set, VPS), 시퀀스 파라미터 세트(sequence parameter set, SPS) 및 픽처 파라미터 세트(picture parameter set, PPS)의 원시 바이트 시퀀스 페이로드(raw bytes sequence payload, RBSP) 바이트를 포함한다. MCTS 서브 비트스트림 추출 프로세스에 따라 서브 비트스트림을 추출하는 경우, 파라미터 세트(VPS, SPS, PPS)는 재작성되거나 교체될 수 있으며, 슬라이스 주소 관련 신택스 요소(first_slice_segment_in_pic_flag 및 slice_segment_address를 포함함) 중 하나 또는 전부가 추출된 서브 비트스트림에서 상이한 값을 사용할 수 있기 때문에 있기 때문에 슬라이스 헤더가 업데이트될 수 있다.
추가 인코딩을 위해 픽처를 분할하는 경우 다양한 타일링 방식이 사용될 수 있다. 특정 예로서, 타일은 일부 예에서 슬라이스를 대신할 수 있는 타일 그룹에 할당될 수 있다. 일부 예에서, 각각의 타일 그룹은 다른 타일 그룹과 독립적으로 추출될 수 있다. 따라서, 타일 그룹화는 각각의 타일 그룹이 서로 다른 프로세서에 할당되도록 하여 병렬화를 지원할 수 있다. 디코더가 전체 이미지를 디코딩하지 않을 수 있는 경우에 타일 그룹화가 또한 사용될 수도 있다. 특정 예로서, OMAF(Omnidirectional Media Application Format)에 따라 인코딩될 수 있는 가상 현실(VR) 비디오를 지원하기 위해 비디오 코딩 방식이 사용될 수 있다.
VR 비디오에서, 하나 이상의 카메라가 카메라(들) 주변의 환경을 녹화할 수 있다. 그러면, 사용자는 마치 사용자가 카메라와 같은 위치에 있는 것처럼 VR 비디오를 볼 수 있다. VR 비디오에서, 픽처는 사용자 주변의 전체 환경을 포함한다. 그런 다음, 사용자는 픽처의 하위 부분을 본다. 예를 들어, 사용자는 사용자의 머리 모션에 기초하여 디스플레이되는 픽처의 하위 부분을 변경하는 머리 장착형 디스플레이를 사용할 수 있다. 디스플레이되는 비디오 부분은 뷰포트(viewport)로서 지칭될 수 있다.
따라서, 전방향 비디오의 뚜렷한 특징은 특정 시간에 뷰포트만 디스플레이된다는 점이다. 이는 전체 비디오를 디스플레이할 수 있는 다른 비디오 애플리케이션과는 대조적이다. 이러한 특징은 예를 들어 사용자의 뷰포트(또는 권장 뷰포트 시간 메타 데이터와 같은 기타 기준)에 따라 선택적 전달을 통해 전방향 비디오 시스템의 성능을 개선하는 데 사용될 수 있다. 뷰포트 종속 전달은 예를 들어 영역별 패킹(packing) 및/또는 뷰포트 종속 비디오 코딩을 사용함으로써 활성화될 수 있다. 성능 향상은 동일한 비디오 해상도/품질을 사용할 때 다른 전방향 비디오 시스템과 비교하는 경우 전송 대역폭, 디코딩 복잡성 또는 둘 모두를 낮출 수 있다.
예시적인 뷰포트 종속 작동은 HEVC 기반 뷰포트 종속 OMAF 비디오 프로파일을 갖는 5,000개의 샘플(예를 들어, 5120×2560 루마(luma) 샘플) 해상도(5K) ERP(effective equirectangle projection) 해상도를 달성하기 위한 MCTS 기반 접근 방식이다. 이러한 접근 방식은 아래에서 자세하게 설명된다. 그러나, 일반적으로, 이러한 접근 방식은 VR 비디오를 타일 그룹으로 분할하고 비디오를 복수의 해상도로 인코딩한다. 디코더는 스트리밍 중에 사용자에 의해 현재 사용되는 뷰포트를 지시할 수 있다. VR 비디오 데이터를 제공하는 비디오 서버는 고해상도로 뷰포트와 연관된 타일 그룹(들)을 전달하고 저해상도로 보여지지 않고 있는 타일 그룹을 전달할 수 있다. 이를 통해 사용자는 전체 픽처을 고해상도로 전송하지 않고도 고해상도로 VR 비디오를 볼 수 있다. 보여지지 않는 하위 부분은 삭제되므로, 사용자는 낮은 해상도를 인식하지 못할 수 있다. 그러나, 사용자가 뷰포트를 변경하면 저해상도 타일 그룹이 사용자에게 디스플레이될 수 있다. 그런 다음, 비디오가 진행됨에 따라 새로운 뷰포트의 해상도가 증가될 수 있다. 이러한 시스템을 구현하기 위해, 고해상도 타일 그룹과 저해상도 타일 그룹을 모두 포함하는 픽처가 생성되어야 한다.
다른 예에서, 비디오 회의 애플리케이션은 다중 해상도를 포함하는 픽처를 전달하도록 설계될 수 있다. 예를 들어, 비디오 회의에는 여러 참가자가 포함될 수 있다. 현재 말하는 참가자는 더 높은 해상도로 디스플레이될 수 있고 다른 참가자는 더 낮은 해상도로 디스플레이될 수 있다. 이러한 시스템을 구현하기 위해, 고해상도 타일 그룹과 저해상도 타일 그룹을 모두 포함하는 픽처가 생성되어야 한다.
다중 해상도로 코딩된 서브 픽처를 갖는 픽처 생성을 지원하는 다양한 유연한 타일링 메커니즘이 여기에서 개시된다. 예를 들어, 비디오는 복수의 해상도로 코딩될 수 있다. 비디오는 각각의 해상도에서 슬라이스를 사용하여 코딩될 수도 있다. 저해상도 슬라이스는 고해상도 슬라이스보다 더 작다. 여러 해상도를 갖는 픽처를 생성하기 위해, 픽처는 제1 레벨 타일로 분할될 수 있다. 가장 높은 해상도의 슬라이스는 제1 레벨 타일에 직접 포함될 수 있다. 또한, 제1 레벨 타일은 제1 레벨 타일보다 작은 제2 레벨 타일로 분할될 수 있다. 따라서, 더 작은 제2 레벨 타일은 더 낮은 해상도의 슬라이스를 직접 수용할 수 있다. 이와 같이, 일관된 어드레싱 방식을 사용하기 위해 상이한 해상도 타일이 동적으로 재어드레싱될 할 필요없이 각각의 해상도의 슬라이스는 타일 인덱스 관계를 통해 단일 픽처로 압축될 수 있다. 제1 레벨 타일 및 제2 레벨 타일은 MCTS로 구현될 수 있으며, 따라서 상이한 해상도에서 모션 제한된 이미지 데이터를 수용할 수 있다. 본 개시는 많은 측면을 포함한다. 특정 예로서, 제1 레벨 타일은 제2 레벨 타일로 분할된다. 그런 다음, 제2 레벨 타일은 각각 (예를 들어, 더 작은 해상도로) 픽처 데이터의 단일의 직사각형 슬라이스를 포함하도록 제한된다. 여기에서 사용된 바와 같이, 타일은 수평 및 수직 경계(예를 들어, 열 및 행에 따라)에 의해 생성된 픽처의 분할된 부분이다. 직사각형 슬라이스는 직사각형 형상을 유지하도록 제한된 슬라이스이므로, 수평 및 수직 픽처 경계에 기초하여 코딩된다. 따라서, 직사각형 슬라이스는 래스터 스캔 그룹(왼쪽에서 오른쪽으로, 위에서 아래로 선에 CTU를 포함하고 직사각형 형상을 유지하지 않을 수 있음)에 기초하여 코딩되지 않는다. 슬라이스는 동일한 프레임/픽처의 다른 영역과 별도로 인코딩되는 픽처/프레임의 공간적으로 구별되는 영역이다. 추가 측면에서, 제1 레벨 타일 및 제2 레벨 타일은 타일 그룹에 할당된다. 유연한 타일링 방식과 함께 사용되는 타일 그룹은 래스터 스캔과 달리 직사각형으로 제한된다. 예를 들어, 제1 레벨 타일은 직사각형 타일 그룹에 포함되고 대응하는 제2 레벨 타일은 그러한 제2 레벨 타일이 분할되는 제1 레벨 타일과 동일한 타일 그룹의 일부가 되도록 제한된다. 이러한 접근 방식은 왼쪽에서 오른쪽으로, 위에서 아래로 진행되며 일반적으로 직사각형이 아닌 래스터 스캔 경계 대신에 직사각형 경계를 생성한다. 타일 그룹을 직사각형 형상으로 제한함으로써, 타일 그룹이 서브 픽처 추출 및 디스플레이를 지원하는 형상이 된다. 따라서, 상이한 해상도의 서브 픽처를 포함하는 타일 그룹은 자연스럽게 스크린 상의 동시 디스플레이 및/또는 머리 장착형 디스플레이 상의 사용을 위한 별도의 추출을 지원하도록 형상이 지정된다.
도 1은 비디오 신호를 코딩하는 예시적인 작동 방법(100)의 흐름도이다. 구체적으로, 비디오 신호는 인코더에서 인코딩된다. 인코딩 프로세스는 비디오 파일 크기를 줄이기 위해 다양한 메커니즘을 사용하여 비디오 신호를 압축한다. 파일 크기가 작을수록 압축된 비디오 파일을 사용자에게 전송하는 동시에 연관된 대역폭 오버헤드를 줄일 수 있다. 그런 다음, 디코더는 압축된 비디오 파일을 디코딩하여 최종 사용자에게 디스플레이할 원본 비디오 신호를 재구성한다. 디코딩 프로세스는 일반적으로 디코더가 비디오 신호를 일관되게 재구성할 수 있도록 인코딩 프로세스를 반영한다.
단계 101에서, 비디오 신호가 인코더에 입력된다. 예를 들어, 비디오 신호는 메모리에 저장된 비 압축 비디오 파일일 수 있다. 다른 예로서, 비디오 파일은 비디오 카메라와 같은 비디오 캡처 장치에 의해 캡처될 수 있고, 비디오의 라이브 스트리밍을 지원하도록 인코딩될 수 있다. 비디오 파일은 오디오 컴포넌트와 비디오 컴포넌트를 모두 포함할 수 있다. 비디오 컴포넌트는 순서적으로 시청될 때 모션의 시각적인 인상을 주는 일련의 이미지 프레임을 포함한다. 프레임은 여기에서 루마(luma) 컴포넌트(또는 루마 샘플)로 지칭되는, 빛의 관점에서 표현되는 픽셀과 크로마 컴포넌트(색상 샘플)로서 지칭되는 색상을 포함한다. 일부 예에서, 프레임은 또한 3차원 보기를 지원하기 위해 깊이 값을 포함할 수 있다.
단계 103에서, 비디오는 블록으로 분할된다. 분할(partitioning)은 압축을 위해 각각의 프레임의 픽셀을 정사각형 및/또는 직사각형 블록으로 세분화하는 것을 포함한다. 예를 들어, HEVC(High Efficiency Video Coding)(또한 H.265 및 MPEG-H Part 2라고도 함)에서, 프레임은 먼저 미리 정의된 크기(예를 들어, 64 픽셀 × 64 픽셀)의 블록인 코딩 트리 유닛(CTU)으로 분할될 수 있다. CTU는 루마 및 크로마 샘플을 모두 포함한다. 코딩 트리는 CTU를 블록으로 분할한 다음 추가 인코딩을 지원하는 구성이 달성될 때까지 블록을 재귀적으로 세분화하기 위해 사용될 수 있다. 예를 들어, 프레임의 루마 컴포넌트는 개별 블록이 상대적으로 균일한 라이팅(lighting) 값을 포함할 때까지 세분화될 수 있다. 또한, 프레임의 크로마 컴포넌트는 개별 블록이 상대적으로 균일한 색상 값을 포함할 때까지 세분화될 수 있다. 따라서, 분할 메커니즘은 비디오 프레임의 컨텐츠에 따라 달라진다.
단계 105에서, 단계 103에서 분할된 이미지 블록을 압축하기 위해 다양한 압축 메커니즘이 사용된다. 예를 들어, 인터 예측 및/또는 인트라 예측이 사용될 수 있다. 인터 예측은 공통 장면의 객체가 연속 프레임에 나타나는 경향이 있다는 사실을 활용하도록 설계된다. 따라서, 참조 프레임에서 객체를 묘사하는 블록은 인접한 프레임에서 반복적으로 기술될 필요가 없다. 구체적으로, 테이블과 같은 객체는 여러 프레임에 걸쳐 일정한 위치에 남아 있을 수 있다. 따라서, 테이블은 한 번 설명되고 인접 프레임은 참조 프레임을 다시 참조할 수 있다. 패턴 매칭 메커니즘은 여러 프레임에 걸쳐 객체를 매칭하기 위해 사용될 수 있다. 또한, 움직이는 객체는 예를 들어 객체 이동 또는 카메라 이동으로 인해 여러 프레임에 걸쳐 표현될 수 있다. 특정 예로서, 비디오는 여러 프레임에 걸쳐 스크린을 가로 질러 이동하는 자동차를 보여줄 수 있다. 이러한 이동을 설명하기 위해 모션 벡터가 사용될 수 있다. 모션 벡터는 프레임에 있는 객체의 좌표에서 참조 프레임에 있는 객체의 좌표까지의 오프셋을 제공하는 2차원 벡터이다. 이와 같이, 인터 예측은 현재 프레임의 이미지 블록을 참조 프레임의 대응하는 블록으로부터의 오프셋을 지시하는 모션 벡터의 세트로서 인코딩할 수 있다.
인트라 예측은 공통 프레임의 블록을 인코딩한다. 인트라 예측은 루마 및 크로마 컴포넌트가 프레임에 클러스터되는 경향이 있다는 사실을 활용한다. 예를 들어, 나무의 일부에 있는 녹색 패치는 유사한 녹색 패치 옆에 위치하는 경향이 있다. 인트라 예측은 다중 방향 예측 모드(예를 들어, HEVC에서 33), 평면 모드 및 직류(DC) 모드를 사용한다. 방향 모드는 현재 블록이 대응하는 방향의 이웃 블록 샘플과 유사/동일함을 나타낸다. 평면 모드는 행/열(예를 들어, 평면)을 따라 일련의 블록이 행의 에지에 있는 이웃 블록에 기초하여 보간될 수 있음을 지시한다. 사실상, 평면 모드는 값을 변경할 때 상대적으로 일정한 기울기를 사용함으로써 행/열에 걸쳐 빛/색상이 부드러운 전환을 지시한다. DC 모드는 경계 평활화에 사용되며 블록이 방향 예측 모드의 각도 방향과 연관된 모든 이웃 블록의 샘플과 연관된 평균 값과 유사/동일함을 지시한다. 따라서, 인트라 예측 블록은 실제 값 대신에 다양한 관계형 예측 모드 값으로 이미지 블록을 나타낼 수 있다. 또한, 인터 예측 블록은 이미지 블록을 실제 값 대신에 모션 벡터 값으로 나타낼 수 있다. 두 경우 모두, 예측 블록은 경우에 따라 이미지 블록을 정확하게 표현하지 못할 수 있다. 모든 차이는 잔여 블록에 저장된다. 파일을 추가로 압축하기 위해 잔여 블록에 변환이 적용될 수 있다.
단계 107에서, 다양한 필터링 기술이 적용될 수 있다. HEVC에서, 필터는 인-루프(in-loop) 필터링 방식에 따라 적용된다. 상기한 블록 기반 예측은 디코더에서 블록 이미지의 생성을 초래할 수 있다. 또한, 블록 기반 예측 방식은 블록을 인코딩한 후 나중에 참조 블록으로 사용하기 위해 인코딩된 블록을 재구성할 수 있다. 인-루프 필터링 방식은 잡음 억제 필터, 디블로킹(de-blocking) 필터, 적응형 루프 필터 및 샘플 적응 오프셋(sample adaptive offset, SAO) 필터를 블록/프레임에 반복적으로 적용한다. 이러한 필터는 이러한 차단 아티팩트(artifact)를 완화하여 인코딩된 파일이 정확하게 재구성될 수 있도록 할 수 있다. 또한, 이러한 필터는 재구성된 참조 블록에서 아티팩트를 완화하여 아티팩트가 재구성된 참조 블록을 기반으로 인코딩된 후속 블록에서 추가 아티팩트를 생성할 가능성을 줄일 수 있다.
일단 비디오 신호가 분할되고, 압축되며, 필터링되면, 결과 데이터는 단계 109에서 비트스트림으로 인코딩된다. 비트스트림은 위에서 설명된 데이터는 물론 디코더에서 적절한 비디오 신호 재구성을 지원하기 위해 원하는 시그널링 데이터를 포함한다. 예를 들어, 그러한 데이터는 분할 데이터, 예측 데이터, 잔여 블록, 및 디코더에게 코딩 명령을 제공하는 다양한 플래그를 포함할 수 있다. 비트스트림은 요청시 디코더를 향한 전송을 위해 메모리에 저장될 수 있다. 비트스트림은 또한 복수의 디코더를 향해 브로드캐스트 및/또는 멀티캐스트될 수 있다. 비트스트림의 생성은 반복적인 프로세스이다. 따라서, 단계 101, 103, 105, 107 및 109는 많은 프레임 및 블록에 걸쳐 연속적으로 그리고/또는 동시에 발생할 수 있다. 도 1에 도시된 순서는 명확성과 논의의 용이함을 위해 제시된 것이며, 비디오 코딩 프로세스를 특정 순서로 제한하려는 것이 아니다.
디코더는 단계 111에서 비트스트림을 수신하고 디코딩 프로세스를 시작한다. 구체적으로, 디코더는 비트스트림을 대응하는 신택스 및 비디오 데이터로 변환하기 위해 엔트로피 디코딩 방식을 사용한다. 디코더는 단계 111에서 프레임에 대한 분할을 결정하기 위해 비트스트림으로부터의 신택스 데이터를 사용한다. 분할은 단계 103에서 블록 분할의 결과와 매칭되어야 한다. 이제 단계 111에서 사용되는 엔트로피 인코딩/디코딩이 설명된다. 인코더는 입력 이미지(들)에서 값의 공간적 위치에 기초하여 여러 가지 가능한 선택에서 블록 분할 방식을 선택하는 것과 같이 압축 프로세스 중에 많은 선택을 한다. 정확한 선택을 시그널링하는 데 많은 빈(bin)이 사용될 수 있다. 여기에서 사용되는 바와 같이, 빈은 변수로 취급되는 이진 값(예를 들어, 컨텍스트에 따라 달라질 수 있는 비트 값)이다. 엔트로피 코딩은 인코더가 특정 경우에 명확하게 실행 불가능한 옵션을 버리고 허용 가능한 옵션 세트를 남길 수 있게 한다. 그런 다음, 각각의 허용 가능한 옵션에 코드 워드가 할당된다. 코드 워드의 길이는 허용 가능한 옵션의 수량을 기반으로 한다(예를 들어, 2개의 옵션에 대해 하나의 빈, 3 ~ 4개의 옵션에 대해 2개의 빈 등). 그런 다음, 인코더는 선택된 옵션에 대한 코드 워드를 인코딩한다. 이러한 방식은 가능한 모든 옵션의 잠재적으로 큰 세트에서 선택을 고유하게 지시하는 것과 반대로 허용 가능한 옵션의 작은 서브 세트에서 선택을 고유하게 지시하기 위해 코드 워드가 원하는 만큼 크기 때문에 코드 워드의 크기를 감소시킨다. 그런 다음, 디코더는 인코더와 유사한 방식으로 허용 가능한 옵션 세트를 결정하여 선택을 디코딩한다. 허용 가능한 옵션 세트를 결정함으로써, 디코더는 코드 워드를 읽고 인코더에 의해 행해진 선택을 결정할 수 있다.
단계 113에서, 디코더는 블록 디코딩을 수행한다. 구체적으로, 디코더는 잔여 블록을 생성하기 위해 역변환을 사용한다. 그런 다음, 디코더는 분할에 따라 이미지 블록을 재구성하기 위해 잔여 블록 및 대응하는 예측 블록을 사용한다. 예측 블록은 단계 105에서 인코더에서 생성된 바와 같이 인트라 예측 블록 및 인터 예측 블록을 모두 포함할 수 있다. 그 후, 재구성된 이미지 블록은 단계 111에서 결정된 분할 데이터에 따라 재구성된 비디오 신호의 프레임으로 위치 결정된다. 단계 113에서의 신택스는 또한 전술한 바와 같이 엔트로피 코딩을 통해 비트스트림으로 시그널링될 수 있다.
단계 115에서, 인코더에서의 단계 107과 유사한 방식으로 재구성된 비디오 신호의 프레임에 대해 필터링이 수행된다. 예를 들어, 노이즈 억제 필터, 디블로킹 필터, 적응형 루프 필터 및 SAO 필터는 블록킹 아티팩트를 제거하기 위해 프레임에 적용될 수 있다. 프레임이 필터링되면, 비디오 신호는 최종 사용자가 볼 수 있도록 단계 117에서 디스플레이로 출력될 수 있다.
도 2는 비디오 코딩을 위한 예시적인 코딩 및 디코딩(코덱) 시스템(200)의 개략도이다. 구체적으로, 코덱 시스템(200)은 작동 방법(100)의 구현을 지원하는 기능을 제공한다. 코덱 시스템(200)은 인코더 및 디코더 모두에서 사용되는 컴포넌트를 묘사하도록 일반화된다. 코덱 시스템(200)은 작동 방법(100)에서 단계 101 및 103과 관련하여 논의된 바와 같이 비디오 신호를 수신하고 분할하며, 이는 분할된 비디오 신호(201)를 생성한다. 그 후, 코덱 시스템(200)은 방법(100)에서 단계 105, 107 및 109에 관해 설명된 바와 같은 인코더로 동작하는 경우 분할된 비디오 신호(201)를 코딩된 비트스트림으로 압축한다. 디코더로서 동작하는 경우 코덱 시스템(200)은 작동 방법(100)에서 단계 111, 113, 115 및 117에 관해 논의된 바와 같이 비트스트림으로부터 출력 비디오 신호를 생성한다. 코덱 시스템(200)은 일반적인 코더 제어 컴포넌트(211), 변환 스케일링 및 양자화 컴포넌트(213), 인트라 픽처 추정 컴포넌트(215), 인트라 픽처 예측 컴포넌트(217), 모션 보상 컴포넌트(219), 모션 추정 컴포넌트(221), 스케일링 및 역변환 컴포넌트(229), 필터 제어 분석 컴포넌트(227), 인-루프 필터 컴포넌트(225), 디코딩된 픽처 버퍼 컴포넌트(223) 및 헤더 포맷팅 및 컨텍스트 적응 이진 산술 코딩(context adaptive binary arithmetic coding, CABAC) 컴포넌트(231)을 포함한다. 이러한 컴포넌트는 도시된 바와 같이 결합된다. 도 2에서, 검은색 선은 인코딩/디코딩될 데이터의 이동을 나타내고, 점선은 다른 컴포넌트의 작동을 제어하는 제어 데이터의 이동을 나타낸다. 코덱 시스템(200)의 컴포넌트는 모두 인코더에 존재할 수 있다. 디코더는 코덱 시스템(200)의 컴포넌트의 서브 세트를 포함할 수 있다. 예를 들어, 디코더는 픽처 내 예측 컴포넌트(217), 모션 보상 컴포넌트(219), 스케일링 및 역변환 컴포넌트(229), 인-루프 필터 컴포넌트(225) 및 디코딩된 픽처 버퍼 컴포넌트(223)를 포함활 수 있다. 이들 컴포넌트가 이제 설명될 것이다.
분할된 비디오 신호(201)는 코딩 트리에 의해 픽셀 블록으로 분할된 캡처된 비디오 시퀀스이다. 코딩 트리는 픽셀 블록을 더 작은 픽셀 블록으로 세분화하기 위해 다양한 분할 모드를 사용한다. 이 블록은 코딩 트리에서 노드로 지칭될 수 있다. 더 큰 부모 노드는 더 작은 자식 노드로 분할된다. 노드가 세분화되는 횟수는 노드/코딩 트리의 깊이로서 지칭된다. 분할된 블록은 경우에 따라 코딩 유닛(CU)에 포함될 수 있다. 예를 들어, CU는 CU에 대한 대응하는 신택스 명령과 함께 루마 블록, 빨간색 차이 크로마(Cr) 블록 및 파란색 차이 크로마(Cb) 블록을 포함하는 CTU의 하위 부분이 될 수 있다. 분할 모드는 노드를 사용되는 분할 모드에 따른 다양한 형상의 2개, 3개 또는 4개의 자식 노드로 각각 분할하는 데 사용되는 이진 트리(binary tree, BT), 트리플 트리(triple tree, TT) 및 쿼드 트리(quad tree, QT)를 포함할 수 있다. 분할된 비디오 신호(201)는 일반적인 코더 제어 컴포넌트(211), 변환 스케일링 및 양자화 컴포넌트(213), 인트라 픽처 추정 컴포넌트(215), 필터 제어 분석 컴포넌트(227), 및 압축을 위한 모션 추정 컴포넌트(221)로 전달된다.
일반적인 코더 제어 컴포넌트(211)는 애플리케이션 제약에 따라 비디오 시퀀스의 이미지를 비트스트림으로 코딩하는 것과 관련된 결정을 내리도록 구성된다. 예를 들어, 일반적인 코더 제어 컴포넌트(211)는 비트레이트/비트스트림 크기 대 재구성 품질의 최적화를 관리한다. 이러한 결정은 저장 공간/대역폭 가용성 및 이미지 해상도 요청에 기초하여 행해질 수 있다. 일반적인 코더 제어 컴포넌트(211)는 또한 버퍼 언더런(underrun) 및 오버런(overrun) 문제를 완화하기 위해 전송 속도 측면에서 버퍼 활용도를 관리한다. 이러한 문제를 관리하기 위해, 일반적인 코더 제어 컴포넌트(211)는 다른 컴포넌트에 의한 분할, 예측 및 필터링을 관리한다. 예를 들어, 일반적인 코더 제어 컴포넌트(211)는 해상도를 증가시키고 대역폭 사용을 증가시키기 위해 압축 복잡도를 동적으로 증가시키거나 또는 해상도 및 대역폭 사용을 감소시키기 위해 압축 복잡도를 감소시킬 수 있다. 따라서, 일반적인 코더 제어 컴포넌트(211)는 비디오 신호 재구성 품질과 비트레이트 문제의 균형을 맞추기 위해 코덱 시스템(200)의 다른 컴포넌트를 제어한다. 일반적인 코더 제어 컴포넌트(211)는 다른 컴포넌트의 작동을 제어하는 제어 데이터를 생성한다. 제어 데이터는 또한 디코더에서 디코딩을 위한 파라미터를 시그널링하기 위해 비트스트림으로 인코딩되도록 헤더 포맷팅 및 CABAC 컴포넌트(231)로 전달된다.
분할된 비디오 신호(201)는 또한 인터 예측을 위해 모션 추정 컴포넌트(221) 및 모션 보상 컴포넌트(219)로 전송된다. 분할된 비디오 신호(201)의 프레임 또는 슬라이스는 다수의 비디오 블록으로 분할될 수 있다. 모션 추정 컴포넌트(221) 및 모션 보상 컴포넌트(219)는 시간적 예측을 제공하기 위해 하나 이상의 참조 프레임에서 하나 이상의 블록에 대해 수신된 비디오 블록의 인터 예측 코딩을 수행한다. 코덱 시스템(200)은 예를 들어 비디오 데이터의 각각의 블록에 대한 적절한 코딩 모드를 선택하기 위해 다중 코딩 패스(pass)를 수행할 수 있다.
모션 추정 컴포넌트(221) 및 모션 보상 컴포넌트(219)는 고도로 통합될 수 있지만, 개념적 목적을 위해 별도로 예시된다. 모션 추정 컴포넌트(221)에 의해 수행되는 모션 추정은 비디오 블록에 대한 모션을 추정하는 모션 벡터를 생성하는 프로세스이다. 예를 들어, 모션 벡터는 예측 블록에 대한 코딩된 객체의 변위를 지시할 수 있다. 예측 블록은 픽셀 차이 측면에서 코딩될 블록과 밀접하게 매칭되는 것으로 확인된 블록이다. 예측 블록은 또한 참조 블록으로 지칭될 수 있다. 이러한 픽셀 차이는 절대 차이의 합(sum of absolute difference, SAD), 제곱 차이의 합(sum of square difference, SSD) 또는 다른 차이 메트릭에 의해 결정될 수 있다. HEVC는 CTU, 코딩 트리 블록(CTB) 및 CU를 포함하는 여러 코딩된 객체를 사용한다. 예를 들어, CTU는 CTB로 분할될 수 있으며, 그런 다음 CU에 포함시키기 위해 CB로 분할될 수 있다. CU는 예측 데이터를 포함하는 예측 유닛(prediction unit, PU) 및/또는 CU에 대한 변환된 잔여 데이터를 포함하는 변환 유닛(transform unit, TU)으로서 인코딩될 수 있다. 모션 추정 컴포넌트(221)는 레이트(rate) 왜곡 최적화 프로세스의 일부로서 레이트 왜곡 분석을 사용함으로써 모션 벡터, PU 및 TU를 생성한다. 예를 들어, 모션 추정 컴포넌트(221)는 현재 블록/프레임에 대한 다수의 참조 블록, 다수의 모션 벡터 등을 결정할 수 있고, 최상의 레이트 왜곡 특성을 갖는 참조 블록, 모션 벡터 등을 선택할 수 있다. 최상의 레이트 왜곡 특성은 비디오 재구성 품질(예를 들어, 압축에 의한 데이터 손실량)과 코딩 효율성(예를 들어, 최종 인코딩 크기) 모두의 균형을 맞춘다.
일부 예에서, 코덱 시스템(200)은 디코딩된 픽처 버퍼 컴포넌트(223)에 저장된 참조 픽처의 서브 정수 픽셀 위치에 대한 값을 계산할 수 있다. 예를 들어, 비디오 코덱 시스템(200)은 참조 픽셀의 1/4 픽셀 위치, 1/8 픽셀 위치 또는 다른 분수 픽셀 위치의 값을 보간할 수 있다. 따라서, 모션 추정 컴포넌트(221)는 전체 픽셀 위치 및 분수 픽셀 위치에 대한 모션 검색을 수행하고 분수 픽셀 정밀도를 갖는 모션 벡터를 출력할 수 있다. 모션 추정 컴포넌트(221)는 PU의 위치를 참조 픽처의 예측 블록의 위치와 비교함으로써 인터 코딩된 슬라이스에서 비디오 블록의 PU에 대한 모션 벡터를 계산한다. 모션 추정 컴포넌트(221)는 모션 보상 컴포넌트(219)에 대한 인코딩 및 모션을 위해 헤더 포맷팅 및 CABAC 컴포넌트(231)에 모션 데이터로서 계산된 모션 벡터를 출력한다.
모션 보상 컴포넌트(219)에 의해 수행되는 모션 보상은 모션 추정 컴포넌트(221)에 의해 결정된 모션 벡터에 기초하여 예측 블록을 페치(fetch)하거나 생성하는 것을 포함할 수 있다. 다시, 모션 추정 컴포넌트(221) 및 모션 보상 컴포넌트(219)는 일부 예에서 기능적으로 통합될 수 있다. 현재 비디오 블록의 PU에 대한 모션 벡터를 수신하면, 모션 보상 컴포넌트(219)는 모션 벡터가 가리키는 예측 블록을 찾을 수 있다. 그 후, 잔여 비디오 블록은 코딩되는 현재 비디오 블록의 픽셀 값에서 예측 블록의 픽셀 값을 감산하여 픽셀 차이 값을 형성함으로써 형성된다. 일반적으로, 모션 추정 컴포넌트(221)는 루마 컴포넌트에 대한 모션 추정을 수행하고, 모션 보상 컴포넌트(219)는 크로마 컴포넌트 및 루마 컴포넌트 모두에 대해 루마 컴포넌트에 기초하여 계산된 모션 벡터를 사용한다. 예측 블록 및 잔여 블록은 변환 스케일링 및 양자화 컴포넌트(213)로 전달된다.
분할된 비디오 신호(201)는 또한 픽처 내 추정 컴포넌트(215) 및 픽처 내 예측 컴포넌트(217)로 전송된다. 모션 추정 컴포넌트(221) 및 모션 보상 컴포넌트(219)와 마찬가지로, 픽처 내 추정 컴포넌트(215) 및 픽처 내 예측 컴포넌트(217)는 고도로 통합될 수 있지만, 개념적 목적을 위해 별도로 설명된다. 픽처 내 추정 컴포넌트(215) 및 픽처 내 예측 컴포넌트(217)는 상기한 바와 같이, 프레임 사이에 모션 추정 컴포넌트(221) 및 모션 보상 컴포넌트(219)에 의해 수행되는 인터 예측에 대한 대안으로서 현재 프레임의 블록에 대한 현재 블록을 인터 예측한다. 특히, 픽처 내 추정 컴포넌트(215)는 현재 블록을 인코딩하는 데 사용할 인트라 예측 모드를 결정한다. 일부 예에서, 픽처 내 추정 컴포넌트(215)는 다수의 테스트된 인트라 예측 모드로부터 현재 블록을 인코딩하기 위해 적절한 인트라 예측 모드를 선택한다. 그 후, 선택된 인트라 예측 모드는 인코딩을 위해 헤더 포맷팅 및 CABAC 컴포넌트(231)로 전달된다.
예를 들어, 픽처 내 추정 컴포넌트(215)는 테스트된 다양한 인트라 예측 모드에 대한 레이트 왜곡 분석을 사용하여 레이트 왜곡 값을 계산하고, 테스트된 모드 중에서 최상의 레이트 왜곡 특성을 갖는 인트라 예측 모드를 선택한다. 레이트 왜곡 분석은 일반적으로 인코딩된 블록과 인코딩된 블록을 생성하기 위해 인코딩된 원래의 인코딩되지 않은 블록 사이의 왜곡(또는 오류)의 양은 물론 인코딩된 블록을 생성하는 데 사용되는 비트레이트(예를 들어, 비트의 개수)를 결정한다. 픽처 내 추정 컴포넌트(215)는 인트라 예측 모드가 블록에 대한 최상의 레이트 왜곡 값을 나타내는 지 여부를 결정하기 위해 다양한 인코딩된 블록에 대한 왜곡 및 레이트로부터 비율을 계산한다. 또한, 픽처 내 추정 컴포넌트(215)는 레이트 왜곡 최적화(rate-distortion optimization, RDO)에 기초한 깊이 모델링 모드(depth modeling mode, DMM)를 사용하여 깊이 맵의 깊이 블록을 코딩하도록 구성될 수 있다.
픽처 내 예측 컴포넌트(217)는 인코더에서 구현될 때 픽처 내 추정 컴포넌트(215)에 의해 결정된 선택된 인트라 예측 모드에 기초하여 예측 블록으로부터 잔여 블록을 생성하거나 또는 디코더에서 구현될 때 비트스트림으로부터 잔여 블록을 읽을 수 있다. 잔여 블록은 매트릭스로 표현된, 예측 블록과 원래 블록 사이의 값의 차이를 포함한다. 그 후, 잔여 블록은 변환 스케일링 및 양자화 컴포넌트(213)로 전달된다. 픽처 내 추정 컴포넌트(215) 및 픽처 내 예측 컴포넌트(217)는 루마 및 크로마 컴포넌트 모두에서 작동할 수 있다.
변환 스케일링 및 양자화 컴포넌트(213)는 잔여 블록을 추가로 압축하도록 구성된다. 변환 스케일링 및 양자화 컴포넌트(213)는 이산 코사인 변환(discrete cosine transform, DCT), 이산 사인 변환(discrete sine transform, DST) 또는 개념적으로 유사한 변환과 같은 변환을 잔여 블록에 적용하여 잔여 변환 계수 값을 포함하는 비디오 블록을 생성한다. 웨이블릿 변환, 정수 변환, 서브 밴드 변환 또는 기타 유형의 변환도 사용할 수 있다. 변환은 잔여 정보를 픽셀 값 도메인으로부터 주파수 도메인과 같은 변환 도메인으로 변환할 수 있다. 변환 스케일링 및 양자화 컴포넌트(213)는 또한 예를 들어 주파수에 기초하여 변환된 잔여 정보를 스케일링하도록 구성된다. 이러한 스케일링은 스케일 팩터를 잔여 정보에 적용하여 상이한 주파수 정보가 상이한 입도에서 양자화되도록하는 것을 포함하며, 이는 재구성된 비디오의 최종 시각적 품질에 영향을 미칠 수 있다. 변환 스케일링 및 양자화 컴포넌트(213)는 또한 비트 레이트를 더 감소시키기 위해 변환 계수를 양자화하도록 구성된다. 양자화 프로세스는 계수의 일부 또는 전부와 관련된 비트 깊이를 감소시킬 수 있다. 양자화의 정도는 양자화 파라미터를 조정함으로써 수정될 수 있다. 일부 예에서, 변환 스케일링 및 양자화 컴포넌트(213)는 양자화된 변환 계수를 포함하는 매트릭스의 스캔을 수행할 수 있다. 양자화된 변환 계수는 헤더 포맷팅 및 CABAC 컴포넌트(231)로 전달되어 비트스트림으로 인코딩된다.
스케일링 및 역변환 컴포넌트(229)는 모션 추정을 지원하기 위해 변환 스케일링 및 양자화 컴포넌트(213)의 역 작동을 적용한다. 스케일링 및 역변환 컴포넌트(229)는, 예를 들어, 다른 현재 블록에 대한 예측 블록이 될 수 있는 참조 블록으로서 나중에 사용하기 위해 픽셀 도메인에서 잔여 블록을 재구성하기 위해 역 스케일링, 변환 및/또는 양자화를 적용한다. 모션 추정 컴포넌트(221) 및/또는 모션 보상 컴포넌트(219)는 추후의 블록/프레임의 모션 추정에 사용하기 위해 잔여 블록을 대응하는 예측 블록에 다시 추가함으로써 참조 블록을 계산할 수 있다. 스케일링, 양자화 및 변환 중에 생성된 아티팩트를 완화하기 위해 재구성된 참조 블록에 필터가 적용된다. 그렇지 않으면 이러한 아티팩트는 후속 블록이 예측될 때 부정확한 예측(및 추가 아티팩트 생성)을 유발할 수 있다.
필터 제어 분석 컴포넌트(227) 및 인-루프 필터 컴포넌트(225)는 필터를 잔여 블록 및/또는 재구성된 이미지 블록에 적용한다. 예를 들어, 스케일링 및 역 변환 컴포넌트(229)로부터 변환된 잔여 블록은 원본 이미지 블록을 재구성하기 위해 픽처 내 예측 컴포넌트(217) 및/또는 모션 보상 컴포넌트(219)로부터 대응하는 예측 블록과 결합될 수 있다. 그 후, 필터는 재구성된 이미지 블록에 적용될 수 있다. 일부 예에서, 필터는 대신에 잔여 블록에 적용될 수 있다. 도 2에서의 다른 컴포넌트와 마찬가지로, 필터 제어 분석 컴포넌트(227) 및 인-루프 필터 컴포넌트(225)는 고도로 통합되고 함께 구현될 수 있지만, 개념적 목적을 위해 별도로 도시된다. 재구성된 참조 블록에 적용된 필터는 특정 공간 영역에 적용되며 이러한 필터가 적용되는 방식을 조정하는 여러 파라미터를 포함한다. 필터 제어 분석 컴포넌트(227)는 재구성된 참조 블록을 분석하여 그러한 필터가 적용되어야 하는 위치를 결정하고 대응하는 파라미터를 설정한다. 이러한 데이터는 인코딩을 위한 필터 제어 데이터로서 헤더 포맷팅 및 CABAC 컴포넌트(231)로 전달된다. 인-루프 필터 컴포넌트(225)는 필터 제어 데이터에 기초하여 이러한 필터를 적용한다. 필터는 디블로킹 필터, 노이즈 억제 필터, SAO 필터 및 적응형 루프 필터를 포함할 수 있다. 그러한 필터는 예에 따라 공간/픽셀 도메인(예를 들어, 재구성된 픽셀 블록) 또는 주파수 도메인에서 적용될 수 있다.
인코더로서 작동하는 경우, 필터링된 재구성된 이미지 블록, 잔여 블록 및/또는 예측 블록은 상기한 바와 같이 모션 추정에서 나중의 사용을 위해 디코딩된 픽처 버퍼 컴포넌트(223)에 저장된다. 디코더로서 작동하는 경우, 디코딩된 픽처 버퍼 컴포넌트(223)는 출력 비디오 신호의 일부로서 디스플레이를 향해 재구성되고 필터링된 블록을 저장하고 전달한다. 디코딩된 픽처 버퍼 컴포넌트(223)는 예측 블록, 잔여 블록 및/또는 재구성된 이미지 블록을 저장할 수 있는 임의의 메모리 장치일 수 있다.
헤더 포맷팅 및 CABAC 컴포넌트(231)는 코덱 시스템(200)의 다양한 컴포넌트로부터 데이터를 수신하고 디코더를 향한 전송을 위해 이러한 데이터를 코딩된 비트스트림으로 인코딩한다. 구체적으로, 헤더 포맷팅 및 CABAC 컴포넌트(231)는 일반적인 제어 데이터 및 필터 제어 데이터와 같은 제어 데이터를 인코딩하기 위해 다양한 헤더를 생성한다. 또한, 인트라 예측 및 모션 데이터를 포함하는 예측 데이터는 물론 양자화된 변환 계수 데이터 형태의 잔여 데이터가 모두 비트스트림으로 인코딩된다. 최종 비트스트림은 원래 분할된 비디오 신호(201)를 재구성하기 위해 디코더에 의해 요구되는 모든 정보를 포함한다. 이러한 정보는 또한 인트라 예측 모드 인덱스 테이블(코드워드 매핑 테이블로 지칭되기도 함), 다양한 블록에 대한 인코딩 컨텍스트의 정의, 가장 가능성 있는 인트라 예측 모드의 지시, 분할 정보의 지시 등을 포함할 수 있다. 이러한 데이터는 엔트로피 코딩을 사용하여 인코딩될 수 있다. 예를 들어, 정보는 컨텍스트 적응 가변 길이 코딩(Context adaptive variable length coding, CAVLC), CABAC, 신택스 기반 컨텍스트 적응 이진 산술 코딩(syntax-based context-adaptive binary arithmetic coding, SBAC), 확률 간격 분할 엔트로피(probability interval partitioning entropy, PIPE) 코딩 또는 다른 엔트로피 코딩 기술을 사용하여 인코딩될 수 있다. 엔트로피 코딩 후에, 코딩된 비트스트림은 다른 장치(예를 들어, 비디오 디코더)로 전송되거나 또는 추후 전송 또는 검색을 위해 보관될 수 있다.
도 3은 예시적인 비디오 인코더(300)를 도시한 블록도이다. 비디오 인코더(300)는 코덱 시스템(200)의 인코딩 기능을 구현하고 그리고/또는 작동 방법(100)의 단계 101, 103, 105, 107 및/또는 109를 구현하기 위해 사용될 수 있다. 인코더(300)는 입력 비디오 신호를 분할하여 분할된 비디오 신호(301)를 생성하며, 이는 분할된 비디오 신호(201)와 실질적으로 유사하다. 그 후, 분할된 비디오 신호(301)는 인코더(300)의 컴포넌트에 의해 압축되고 비트스트림으로 인코딩된다.
구체적으로, 분할된 비디오 신호(301)는 인트라 예측을 위해 픽처 내 예측 컴포넌트(317)로 전달된다. 픽처 내 예측 컴포넌트(317)는 픽처 내 추정 컴포넌트(215) 및 픽처 내 예측 컴포넌트(217)와 실질적으로 유사할 수 있다. 분할된 비디오 신호(301)는 또한 디코딩된 픽처 버퍼 컴포넌트(323)의 참조 블록에 기초하여 인터 예측을 위해 모션 보상 컴포넌트(321)로 전달된다. 모션 보상 컴포넌트(321)는 모션 추정 컴포넌트(221) 및 모션 보상 컴포넌트(219)와 실질적으로 유사할 수 있다. 픽처 내 예측 컴포넌트(317) 및 모션 보상 컴포넌트(321)로부터의 예측 블록 및 잔여 블록은 잔여 블록의 변환 및 양자화를 위한 변환 및 양자화 컴포넌트(313)로 전달된다. 변환 및 양자화 컴포넌트(313)는 변환 스케일링 및 양자화 컴포넌트(213)와 실질적으로 유사할 수 있다. 변환 및 양자화된 잔여 블록 및 대응하는 예측 블록(연관된 제어 데이터와 함께)은 비트스트림으로의 코딩을 위해 엔트로피 코딩 컴포넌트(331)로 전달된다. 엔트로피 코딩 컴포넌트(331)는 헤더 포맷팅 및 CABAC 컴포넌트(231)와 실질적으로 유사할 수 있다.
변환되고 양자화된 잔여 블록 및/또는 대응하는 예측 블록은 또한 모션 보상 컴포넌트(321)에 의한 사용을 위한 참조 블록으로의 재구성을 위해 변환 및 양자화 컴포넌트(313)로 전달된다. 역변환 및 양자화 컴포넌트(329)는 스케일링 및 역변환 컴포넌트(229)와 실질적으로 유사할 수 있다. 인-루프 필터 컴포넌트(325)의 인-루프 필터는 또한 예에 따라 잔여 블록 및/또는 재구성된 참조 블록에 적용된다. 인-루프 필터 컴포넌트(325)는 필터 제어 분석 컴포넌트(227) 및 인-루프 필터 컴포넌트(225)와 실질적으로 유사할 수 있다. 인-루프 필터 컴포넌트(325)는 인-루프 필터 컴포넌트(225)에 대해 논의된 바와 같이 다수의 필터를 포함할 수 있다. 그 후, 필터링된 블록은 모션 보상 컴포넌트(321)에 의해 참조 블록으로 사용하기 위해 디코딩된 픽처 버퍼 컴포넌트(323)에 저장된다. 디코딩된 픽처 버퍼 컴포넌트(323)는 디코딩된 픽처 버퍼 컴포넌트(223)와 실질적으로 유사할 수 있다.
도 4는 예시적인 비디오 디코더(400)를 도시한 블록도이다. 비디오 디코더(400)는 코덱 시스템(200)의 디코딩 기능을 구현하고 그리고/또는 작동 방법(100)의 단계 111, 113, 115 및/또는 117을 구현하기 위해 사용될 수 있다. 디코더(400)는 예를 들어 인코더(300)로부터 비트스트림을 수신하고, 최종 사용자에게 디스플레이하기 위해 비트스트림에 기초하여 재구성된 출력 비디오 신호를 생성한다.
비트스트림은 엔트로피 디코딩 컴포넌트(433)에 의해 수신된다. 엔트로피 디코딩 컴포넌트(433)는 CAVLC, CABAC, SBAC, PIPE 코딩, 또는 다른 엔트로피 코딩 기술과 같은 엔트로피 디코딩 방식을 구현하도록 구성된다. 예를 들어, 엔트로피 디코딩 컴포넌트(433)는 비트스트림에서 코드워드로 인코딩된 추가 데이터를 해석하기 위한 컨텍스트를 제공하기 위해 헤더 정보를 사용할 수 있다. 디코딩된 정보는 일반적인 제어 데이터, 필터 제어 데이터, 분할 정보, 모션 데이터, 예측 데이터 및 잔여 블록으로부터의 양자화된 변환 계수와 같은 비디오 신호를 디코딩하기위한 임의의 원하는 정보를 포함한다. 양자화된 변환 계수는 잔여 블록으로의 재구성을 위해 역변환 및 양자화 컴포넌트(429)로 전달된다. 역변환 및 양자화 컴포넌트(429)는 역변환 및 양자화 컴포넌트(329)와 유사할 수 있다.
재구성된 잔여 블록 및/또는 예측 블록은 인트라 예측 작동에 기초하여 이미지 블록으로 재구성하기 위해 픽처 내 예측 컴포넌트(417)로 전달된다. 픽처 내 예측 컴포넌트(417)는 픽처 내 추정 컴포넌트(215) 및 픽처 내 예측 컴포넌트(217)와 유사할 수 있다. 구체적으로, 픽처 내 예측 컴포넌트(417)는 프레임에서 참조 블록을 찾기 위해 예측 모드를 사용하고 인트라 예측된 이미지 블록을 재구성하기 위해 결과에 잔여 블록을 적용한다. 재구성된 인트라 예측된 이미지 블록 및/또는 잔여 블록 및 대응하는 인터 예측 데이터는 인-루프 필터 컴포넌트(425)를 통해 디코딩된 픽처 버퍼 컴포넌트(423)로 전달되며, 이는 디코딩된 픽처 버퍼 컴포넌트(223) 및 인-루프 필터 컴포넌트(225)와 각각 실질적으로 유사할 수 있다. 인-루프 필터 컴포넌트(425)는 재구성된 이미지 블록, 잔여 블록 및/또는 예측 블록을 필터링하고, 이러한 정보는 디코딩된 픽처 버퍼 컴포넌트(423)에 저장된다. 디코딩된 픽처 버퍼 컴포넌트(423)로부터의 재구성된 이미지 블록은 인터 예측을 위해 모션 보상 컴포넌트(421)로 전달된다. 모션 보상 컴포넌트(421)는 모션 추정 컴포넌트(221) 및/또는 모션 보상 컴포넌트(219)와 실질적으로 유사할 수 있다. 구체적으로, 모션 보상 컴포넌트(421)는 예측 블록을 생성하고 이미지 블록을 재구성하기 위해 잔여 블록을 결과에 적용하기 위해 참조 블록으로부터의 모션 벡터를 사용한다. 결과적인 재구성된 블록은 또한 인-루프 필터 컴포넌트(425)를 통해 디코딩된 픽처 버퍼 컴포넌트(423)로 전달될 수 있다. 디코딩된 픽처 버퍼 컴포넌트(423)는 분할 정보를 통해 프레임으로 재구성될 수 있는 추가의 재구성된 이미지 블록을 계속 저장한다. 이러한 프레임은 또한 시퀀스로 배치될 수도 있다. 시퀀스는 재구성된 출력 비디오 신호로서 디스플레이에 출력된다.
도 5는 인코딩된 비디오 시퀀스를 포함하는 예시적인 비트스트림(500)을 도시한 개략도이다. 예를 들어, 비트스트림(500)은 코덱 시스템(200) 및/또는 디코더(400)에 의한 디코딩을 위해 코덱 시스템(200) 및/또는 인코더(300)에 의해 생성될 수 있다. 다른 예로서, 비트스트림(500)은 단계 111에서 디코더에 의한 사용을 위해 방법(100)의 단계 109에서 인코더에 의해 생성될 수 있다.
비트스트림(500)은 시퀀스 파라미터 세트(sequence parameter set, SPS)(510), 복수의 픽처 파라미터 세트(picture parameter set, PPS)(512), 타일 그룹 헤더(514) 및 이미지 데이터(520)를 포함한다. SPS(510)는 비트스트림(500)에 포함된 비디오 시퀀스의 모든 픽처에 공통된 시퀀스 데이터를 포함한다. 이러한 데이터는 픽처 사이징, 비트 깊이, 코딩 도구 파라미터, 비트 레이트 제한 등을 포함할 수 있다. PPS(512)는 하나 이상의 대응하는 픽처에 특정된 파라미터를 포함한다. 따라서, 비디오 시퀀스의 각각의 픽처는 하나의 PPS(512)를 참조할 수 있다. PPS(512)는 대응하는 픽처의 타일, 양자화 파라미터, 오프셋, 픽처 특정 코딩 도구 파라미터(예를 들어, 필터 제어) 등에 사용할 수 있는 코딩 도구를 지시할 수 있다. 타일 그룹 헤더(514)는 픽처의 각각의 타일 그룹에 특정된 파라미터를 포함한다. 따라서, 비디오 시퀀스에서 타일 그룹당 하나의 타일 그룹 헤더(514)가 있을 수 있다. 타일 그룹 헤더(514)는 타일 그룹 정보, 픽처 순서 카운트(picture order count, POC), 참조 픽처 리스트, 예측 가중치, 타일 엔트리 포인트, 디블로킹 파라미터 등을 포함할 수 있다. 일부 시스템은 타일 그룹 헤더(514)를 슬라이스 헤더로 지칭하고, 타일 그룹 대신에 슬라이스를 지원하기 위해 이러한 정보를 사용한다.
이미지 데이터(520)는 인터 예측 및/또는 인트라 예측에 따라 인코딩된 비디오 데이터는 물론 대응되는 변환되고 양자화된 잔여 데이터를 포함한다. 이러한 이미지 데이터(520)는 인코딩 전에 이미지를 분할하는 데 사용되는 분할에 따라 분류된다. 예를 들어, 이미지 데이터(520)의 이미지는 타일(523)로 분할된다. 타일(523)은 코딩 트리 유닛(CTU)으로 더 분할된다. CTU는 코딩 트리를 기반으로 코딩 블록으로 더 분할된다. 그 후, 코딩 블록은 예측 메커니즘에 따라 인코딩/디코딩될 수 있다. 이미지/픽처는 하나 이상의 타일(523)을 포함할 수 있다.
타일(523)은 수평 및 수직 경계에 의해 생성된 픽처의 분할된 부분이다. 타일(523)은 직사각형 및/또는 정사각형일 수 있다. 구체적으로, 타일(523)은 직각으로 연결된 4개의 면을 포함한다. 네 개의 면은 두 쌍의 평행한 면을 포함한다. 또한, 평행한 면 쌍의 면은 길이가 같다. 따라서, 타일(523)은 임의의 직사각형 형상일 수 있으며, 여기서 정사각형은 네 개의 면이 모두 동일한 길이인 직사각형의 특수한 경우이다. 픽처는 타일(523)의 행과 열로 분할될 수 있다. 타일 행은 픽처의 왼쪽 경계에서 오른쪽 경계로(또는 그 반대로) 연속적인 선을 생성하기 위해 수평으로 인접한 방식으로 배치된 일련의 타일(523)이다. 타일 열은 픽처의 상단 경계에서 하단 경계까지(또는 그 반대로) 연속적인 선을 생성하기 위해 수직으로 인접한 방식으로 배치된 타일 세트(523)이다. 타일(523)은 예에 따라 다른 타일(523)에 기초한 예측을 허용하거나 허용하지 않을 수 있다. 각각의 타일(523)은 픽처에서 고유한 타일 인덱스를 가질 수 있다. 타일 인덱스는 하나의 타일(523)을 다른 것과 구별하는 데 사용될 수 있는 절차적으로 선택된 숫자 식별자이다. 예를 들어, 타일 인덱스는 래스터 스캔 순서에서 숫자로 증가할 수 있다. 래스터 스캔 순서는 왼쪽에서 오른쪽으로 그리고 위에서 아래로이다. 일부 예에서, 타일(523)은 또한 할당된 타일 식별자(tile identifiers, ID)일 수 있다는 점에 유의해야 한다. 타일 ID는 하나의 타일(523)을 다른 것과 구별하는 데 사용될 수 있는 할당된 식별자이다. 계산은 일부 예에서 타일 인덱스 대신에 타일 ID를 사용할 수 있다. 또한, 일부 예에서 타일 인덱스와 동일한 값을 갖도록 타일 ID가 할당될 수 있다. 타일 인덱스 및/또는 ID는 타일(523)을 포함하는 타일 그룹을 지시하도록 시그널링될 수 있다. 예를 들어, 타일 인덱스 및/또는 ID는 디스플레이를 위한 적절한 위치에 타일(523)과 연관된 픽처 데이터를 매핑하기 위해 사용될 수 있다. 타일 그룹은 예를 들어 관심 영역의 디스플레이를 지원하고 그리고/또는 병렬 처리를 지원하기 위해 개별적으로 추출되고 코딩될 수 있는 관련된 타일 세트(523)이다. 타일 그룹의 타일(523)은 타일 그룹 외부의 타일(523)을 참조하지 않고 코딩될 수 있다. 각각의 타일(523)은 대응하는 타일 그룹에 할당될 수 있으며, 따라서 픽처는 복수의 타일 그룹을 포함할 수 있다.
도 6a-6e는 가상 현실(VR) 애플리케이션에서의 사용을 위해 상이한 비트스트림으로부터의 다중 해상도의 서브 픽처를 단일 픽처로 결합하기 위한 추출기 트랙(610)을 생성하기 위한 예시적인 메커니즘(600)을 도시한다. 메커니즘(600)은 방법(100)의 예시적인 사용 사례를 지원하기 위해 사용될 수 있다. 예를 들어, 메커니즘(600)은 코덱 시스템(200) 및/또는 인코더(300)로부터 코덱 시스템(200) 및/또는 디코더(400)를 향한 전송을 위해 비트스트림(500)을 생성하도록 사용될 수 있다. 특정 예로서, 메커니즘(600)은 VR, OMAF, 360도 비디오 등과 함께 사용하기 위해 사용될 수 있다.
VR에서, 비디오의 일부만이 사용자에게 디스플레이된다. 예를 들어, VR 비디오는 사용자를 둘러싼 구를 포함하도록 촬영될 수 있다. 사용자는 VR 비디오를 보기 위해 머리 장착형 디스플레이(head mounted display, HMD)를 사용할 수 있다. 사용자는 관심 영역을 향해 HMD를 가리킬 수 있다. 관심 영역은 사용자에게 디스플레이되고 다른 비디오 데이터는 삭제된다. 이러한 방식으로, 사용자는 언제든지 VR 비디오의 사용자가 선택한 부분만 본다. 이러한 접근 방식은 사용자의 인식을 모방하므로, 사용자가 실제 환경을 모방하는 방식으로 가상 환경을 경험하게 한다. 이러한 접근 방식의 문제 중 하나는 전체 VR 비디오가 사용자에게 전달될 수 있지만, 실제로 비디오의 현재 뷰포트만 사용되고 나머지는 폐기된다는 것이다. 스트리밍 애플리케이션의 시그널링 효율성을 높이기 위해, 사용자의 현재 뷰포트는 더 높은 제1 해상도로 전송되고 다른 뷰포트는 더 낮은 제2 해상도로 전송될 수 있다. 이러한 방식으로, 폐기될 가능성이 있는 뷰포트는 사용자가 볼 가능성이 있는 뷰포트(들)보다 대역폭을 덜 차지한다. 사용자가 새로운 뷰포트를 선택하는 경우, 디코더가 더 높은 제1 해상도로 다른 현재 뷰포트가 전송되도록 요청할 때까지 저해상도 콘텐츠가 표시될 수 있다. 메커니즘(600)은 도 6e에 도시된 바와 같이 이러한 기능을 지원하기 위해 추출기 트랙(610)을 생성하는 데 사용될 수 있다. 추출기 트랙(610)은 전술한 바와 같이 사용을 위해 다중 해상도로 픽처를 캡슐화하는 이미지 데이터의 트랙이다.
메카니즘(600)은 도 6a 및 도 6b에 각각 도시된 바와 같이, 제1 해상도(611) 및 제2 해상도(612)에서 동일한 비디오 컨텐츠를 인코딩한다. 구체적인 예로서, 제1 해상도(611)는 5120×2560 루마 샘플일 수 있고, 제2 해상도(612)는 2560×1280 루마 샘플일 수 있다. 비디오의 픽처는 각각 제1 해상도(611)에서의 타일(601) 및 제2 해상도(612)에서의 타일(603)로 분할될 수 있다. 도시된 예에서, 타일(601 및 603)은 각각 4x2 그리드로 분할된다. 또한, MCTS는 각각의 타일(601 및 603) 위치에 대해 코딩될 수 있다. 제1 해상도(611) 및 제2 해상도(612)의 픽처는 각각 대응하는 해상도에서 시간에 따른 비디오를 설명하는 MCTS 시퀀스를 생성한다. 각각 코딩된 MCTS 시퀀스는 서브 픽처 트랙 또는 타일 트랙으로 저장된다. 그 다음, 메커니즘(600)은 뷰포트 적응 MCTS 선택을 지원하는 세그먼트를 생성하기 위해 픽처를 사용할 수 있다. 예를 들어, 고해상도 및 저해상도 MCTS의 상이한 선택을 유발하는 각각의 보기 방향 범위가 고려된다. 예시된 예에서, 제1 해상도(611)에서 MCTS를 포함하는 4개의 타일(601) 및 제2 해상도(613)에서 MCTS를 포함하는 4개의 타일(603)이 획득된다.
그 다음, 메커니즘(600)은 각각의 가능한 뷰포트 적응 MCTS 선택에 대해 추출기 트랙(610)을 생성할 수 있다. 도 6c 및 6d는 예시적인 뷰포트 적응 MCTS 선택을 도시한다. 구체적으로, 선택된 타일 세트(605 및 607)는 각각 제1 해상도(611) 및 제2 해상도(612)에서 선택된다. 선택된 타일(605 및 607)은 회색 음영으로 도시된다. 도시된 예에서, 선택된 타일(605)은 사용자에게 보여질 제1 해상도(611)의 타일(601)이고 선택된 타일(607)은 폐기될 가능성이 있지만 사용자가 새로운 뷰포트를 선택하는 경우에 디스플레이를 지원하도록 유지되는 제2 해상도(612)의 타일(603)이다. 그 다음, 선택된 타일(605 및 607)은 제1 해상도(611) 및 제2 해상도(612) 모두에서 이미지 데이터를 포함하는 단일 픽처로 결합된다. 이러한 픽처는 추출기 트랙(610)을 생성하도록 결합된다. 도 6e는 예시의 목적을 위해 추출기 트랙(610)으로부터의 단일 픽처를 도시한다. 도시된 바와 같이, 추출기 트랙(610)의 픽처는 제1 해상도(611) 및 제2 해상도(612)로부터 선택된 타일(605 및 607)을 포함한다. 상기한 바와 같이, 도 6c-6e는 단일 뷰포트 적응 MCTS 선택을 도시한다. 임의의 뷰포트의 사용자 선택을 허용하기 위해, 추출기 트랙(610)은 선택된 타일(605 및 607)의 가능한 조합 각각에 대해 생성되어야 한다.
도시된 예에서, 제2 해상도(612) 비트스트림으로부터 컨텐츠를 캡슐화하는 타일(603)의 각각의 선택은 2개의 슬라이스를 포함한다. RegionWisePackingBox는 패킹된 픽처와 ERP 포맷의 투영된 픽처 사이의 맵핑을 생성하기 위해 추출기 트랙(610)에 포함될 수 있다. 제시된 예에서, 추출기 트랙에서 분석된 비트스트림의 해상도는 3200×2560이다. 결과적으로, 4천 샘플(4K) 가능 디코더는 뷰포트가 5천 샘플 5K(5120×2560) 해상도로 코딩된 비트스트림으로부터 추출되는 컨텐츠를 디코딩할 수 있다.
도시된 바와 같이, 추출기 트랙(610)은 2행의 고해상도 타일(601)과 4행의 저해상도 타일(603)을 포함한다. 따라서, 추출기 트랙(610)은 고해상도 컨텐츠의 2개 슬라이스 및 저해상도 컨텐츠의 4개 슬라이스를 포함한다. 균일한 타일링은 이러한 사용 사례를 지원하지 않을 수 있다. 균일한 타일링은 타일 열 세트와 타일 행 세트로 정의된다. 타일 열은 픽처의 상단에서 픽처의 하단으로 확장된다. 마찬가지로, 타일 행은 픽처의 왼쪽에서 픽처의 오른쪽으로 확장된다. 이러한 구조는 간단하게 정의될 수 있지만, 이러한 구조는 메커니즘(600)에 의해 설명된 사용 사례와 같은 진보된 사용 사례를 효과적으로 지원할 수 없다. 도시된 예에서, 추출기 트랙(610)의 다른 섹션에서 다른 수량의 행이 사용된다. 균일한 타일링이 사용되는 경우, 추출기 트랙(610)의 우측 면에 있는 타일은 각각 2개의 슬라이스를 수용하도록 재작성되어야 한다. 이러한 접근 방식은 비효율적이고 계산적으로 복잡하다.
본 개시는 후술하는 바와 같이, 상이한 수량의 슬라이스를 포함하도록 타일이 재작성될 필요가 없는 유연한 타일링 방식을 포함한다. 유연한 타일링 방식은 타일(601)이 제1 해상도(611)에서 컨텐츠를 포함할 수 있도록 한다. 유연한 타일링 방식은 또한 타일(601)이 제2 해상도(612)에서 타일(603)에 각각 직접 맵핑될 수 있는 더 작은 타일로 분할될 수 있도록 한다. 이러한 직접 맵핑은 상기한 바와 같이 상이한 해상도가 결합되는 경우 타일이 재작성/재주소지정될 필요가 없기 때문에 더 효율적이다.
도 7은 디스플레이를 위해 상이한 비트스트림으로부터의 다중 해상도의 픽처를 단일 픽처로 연결하는 예시적인 비디오 회의 애플리케이션(700)을 도시한다. 애플리케이션(700)은 방법(100)의 예시적인 사용 사례를 지원하기 위해 사용될 수 있다. 예를 들어, 애플리케이션(700)은 코덱 시스템(200) 및/또는 인코더(300)로부터의 비트스트림으로부터 비디오 컨텐츠를 디스플레이하기 위해 코덱 시스템(200) 및/또는 디코더(400)에서 사용될 수 있다. 비디오 회의 애플리케이션(700)은 사용자에게 비디오 시퀀스를 디스플레이한다. 비디오 시퀀스는 발언 참가자(701) 및 다른 참가자(703)를 디스플레이하는 픽처를 포함한다. 발언 참가자(701)는 더 높은 제1 해상도로 디스플레이되고 다른 참가자(703)는 더 작은 제2 해상도로 디스플레이된다. 이러한 픽처를 코딩하기 위해, 픽처는 단일 행이 있는 부분과 3개의 행이 있는 부분을 포함해야 한다. 균일한 타일링으로 이러한 시나리오를 지원하기 위해, 픽처는 왼쪽 및 오른쪽 타일로 분할된다. 그런 다음, 오른쪽 타일은 3개의 행을 포함하기 위해 재작성/재주소지정된다. 이러한 재주소지정은 압축 및 성능 저하 모두를 초래한다. 아래에서 설명되는 유연한 타일링 방식은 단일 타일이 더 작은 타일로 분할되고 다른 참가자(703)와 연관된 서브 픽처 비트스트림의 타일에 맵핑될 수 있게 한다. 이러한 방식으로, 발언 참가자(701)는 제1 레벨 타일에 직접 맵핑될 수 있고 다른 참가자(703)는 그러한 재작성/재주소지정 없이 제1 타일로부터 분할된 제2 레벨 타일에 맵핑될 수 있다.
도 8a-8b는 동일한 픽처에서 상이한 해상도를 갖는 다수의 타일을 지원할 수 있는 예시적인 유연한 비디오 타일링 방식(800)을 도시한 개략도이다. 유연한 비디오 타일링 방식(800)은 보다 효율적인 코딩 메커니즘(600) 및 애플리케이션(700)을 지원하기 위해 사용될 수 있다. 따라서, 유연한 비디오 타일링 방식(800)은 방법(100)의 일부로서 사용될 수 있다. 또한, 유연한 비디오 타일링 방식(800)은 코덱 시스템(200), 인코더(300) 및/또는 디코더(400)에 의해 사용될 수 있다. 유연한 비디오 타일링 방식(800)의 결과는 인코더와 디코더 사이의 전송을 위해 비트스트림(500)에 저장될 수 있다.
도 8a에 도시된 바와 같이, 픽처(예를 들어, 프레임, 이미지 등)는 레벨 1 타일로도 알려진 제1 레벨 타일(801)로 분할될 수 있다. 도 8b에 도시된 바와 같이, 제1 레벨 타일(801)은 레벨 2 타일로도 알려진 제2 레벨 타일(803)을 생성하기 위해 선택적으로 분할될 수 있다. 제1 레벨 타일(801) 및 제2 레벨 타일(803)은 다수의 해상도로 코딩된 서브 픽처를 갖는 픽처를 생성하기 위해 사용될 수 있다. 제1 레벨 타일(801)은 픽처를 열의 세트와 행의 세트로 완전히 분할하여 생성된 타일이다. 제2 레벨 타일(803)은 제1 레벨 타일(801)을 분할하여 생성된 타일이다.
상기한 바와 같이, 다양한 시나리오에서 비디오는 예를 들어 VR 및/또는 원격 회의에서 복수의 해상도로 코딩될 수 있다. 비디오는 또한 각각의 해상도에서 슬라이스를 사용하여 코딩될 수도 있다. 저해상도 슬라이스는 고해상도 슬라이스보다 더 작다. 다수의 해상도를 갖는 픽처를 생성하기 위해, 픽처는 제1 레벨 타일(801)로 분할될 수 있다. 가장 높은 해상도의 슬라이스는 제1 레벨 타일(801)에 직접 포함될 수 있다. 또한, 제1 레벨 타일(801)은 제1 레벨 타일(801)보다 더 작은 제2 레벨 타일로 분할될 수 있다. 따라서, 더 작은 제2 레벨 타일(803)은 저해상도 슬라이스를 직접 수용할 수 있다. 이러한 방식으로, 일관된 주소지정 방식을 사용하기 위해 상이한 해상도 타일을 동적으로 재주소지정할 필요없이 각각의 해상도의 슬라이스가 예를 들어 타일 인덱스 관계를 통해 단일 픽처로 압축될 수 있다. 제1 레벨 타일(801) 및 제2 레벨 타일(803)은 MCTS로 구현될 수 있고, 따라서 상이한 해상도에서 모션 제약 이미지 데이터를 수용할 수 있다.
제1 레벨 타일(801) 및 제2 레벨 타일(803)은 또한 타일 그룹(811, 812 및/또는 813)에 할당될 수 있다. 타일 그룹(811, 812 및/또는 813)은 인코딩 및 디코딩 중에 유사한 처리를 받는 관련된 타일의 선택이다. 예로서, 타일 그룹(811, 812, 및/또는 813)은 상이한 해상도에서 상이한 서브 픽처를 저장하기 위해 사용될 수 있다. 상이한 타일 그룹(811, 812, 및/또는 813)은 상이한 파라미터를 가질 수 있고, 따라서 타일 그룹(811, 812 및/또는 813)은 상이한 서브 픽처가 인코더 및/또는 디코더에 의해 다르게 처리되도록 허용한다. 타일 그룹(811, 812 및/또는 813)은 여기에 설명된 기능을 지원하기 위해 래스터 스캔 순서 대신에 직사각형으로 제한될 수 있다. 정사각형은 직사각형의 특별한 경우이므로, 직사각형 형상은 정사각형 형상을 포함하는 것으로 이해되어야 함에 유의한다. 특정 예로서, 제1 레벨 타일(801)은 직사각형 타일 그룹(811, 812, 및/또는 813)에 할당될 수 있다. 그런 다음, 제1 레벨 타일(801)을 분할함으로써 생성된 제2 레벨 타일(803)은 각각 제2 레벨 타일(803)이 분할된 대응하는 제1 레벨 타일(801)과 연관된 직사각형 타일 그룹(811, 812, 및/또는 813)에 할당될 수 있다. 상기한 바와 같이, 타일 그룹(811, 812, 및/또는 813)은 직사각형이고 래스터 스캔이 아니다. 래스터 스캔 순서는 픽처의 오른쪽 면이 도달될 때까지 픽처를 가로 질러 왼쪽에서 오른쪽으로 CTU 순서로 진행된다. 그런 다음, 래스터 스캔은 CTU의 다음 줄로 이동하고 픽처의 왼쪽 면에서 오른쪽 면을 향해 이동한다. 예를 들어, 래스터 스캔 순서 타일 그룹은 도 8b에 도시된 바와 같이 래스터 스캔 순서가 아래로 이동하기 전에 픽처를 가로 질러 진행됨에 따라 제1 레벨 타일(801)만 또는 제2 레벨 타일(803)만을 포함할 수는 없다. 이와 같이, 직사각형 타일 그룹(811, 812 및/또는 813)은 상이한 해상도 서브 픽처를 포함할 수 있는 제1 레벨 타일(801) 및 제2 레벨 타일(803)만을 개별적으로 처리할 수 있게 한다.
본 개시는 많은 측면을 포함한다. 특정 예로서, 제1 레벨 타일(801)은 제2 레벨 타일(803)로 분할된다. 그 다음, 제2 레벨 타일(803)은 (예를 들어, 더 작은 해상도에서) 픽처 데이터의 단일 직사각형 슬라이스를 각각 포함하도록 제한될 수 있다. 직사각형 슬라이스는 직사각형 형상을 유지하도록 제한된 슬라이스이므로, 수평 및 수직 픽처 경계에 기초하여 코딩된다. 따라서, 직사각형 슬라이스는 래스터 스캔 그룹(왼쪽에서 오른쪽으로 그리고 위에서 아래로 선의 CTU를 포함하고 직사각형 형상을 유지하지 않을 수 있음)에 기초하여 코딩되지 않는다. 슬라이스는 동일한 프레임/픽처의 다른 영역과 별도로 인코딩되는 픽처/프레임의 공간적으로 구별되는 영역이다. 다른 예에서, 제1 레벨 타일(801)은 둘 이상의 완전한 제2 레벨 타일(803)로 분할될 수 있다. 이러한 경우에, 제1 레벨 타일(801)은 부분적인 제2 레벨 타일(803)을 포함하지 않을 수 있다. 다른 예에서, 제1 레벨 타일(801) 및 제2 레벨 타일(803)의 구성은 타일을 생성하기 위해 분할된 픽처와 연관된 PPS와 같은 비트스트림의 파라미터 세트로 시그널링될 수 있다. 일 예에서, 플래그와 같은 분할 지시는 각각의 제1 레벨 타일(801)에 대한 파라미터 세트로 코딩될 수 있다. 지시는 제1 레벨 타일(801)이 제2 레벨 타일(803)로 추가로 분할됨을 나타낸다. 다른 예에서, 제2 레벨 타일(803)의 구성은 다수의 제2 레벨 타일 열 및 다수의 제2 레벨 타일 행으로서 시그널링될 수 있다.
다른 예에서, 제1 레벨 타일(801) 및 제2 레벨 타일(803)은 타일 그룹으로 할당될 수 있다. 이러한 타일 그룹은 대응하는 타일 그룹의 모든 타일이 픽처의 직사각형 영역을 덮도록 제한되도록 제한될 수 있다(예를 들어, 래스터 스캔과 대조적임). 예를 들어, 일부 시스템은 래스터 스캔 순서로 타일 그룹에 타일을 추가할 수 있다. 이것은 현재 행에 초기 타일을 추가하고, 현재 행의 왼쪽 픽처 경계가 도달될 때까지 행에 각각의 타일을 추가하며, 다음 행의 오른쪽 경계로 진행하고, 최종 타일이 도달될 때까지 다음 행에 각각의 타일을 추가하는 등을 포함한다. 이러한 접근 방식은 픽처를 가로 질러 확장되는 비 직사각형 형상이 될 수 있다. 이러한 형상은 여기에서 설명된 바와 같이 다수의 해상도로 픽처를 생성하는 데 유용하지 않을 수 있다. 대신에, 본 예는 임의의 제1 레벨 타일(801) 및/또는 제2 레벨 타일(803)이 (예를 들어, 임의의 순서로) 타일 그룹에 추가될 수 있도록 타일 그룹을 제한할 수 있지만, 결과적인 타일 그룹은 직사각형 또는 정사각형(예를 들어, 직각으로 연결된 네 개의 면을 포함함)이어야 한다. 이러한 제약은 단일 제1 레벨 타일(801)로부터 분할된 제2 레벨 타일(803)이 상이한 타일 그룹에 배치되지 않는 것을 보장할 수 있다.
다른 예로서, 제1 레벨 타일 폭이 최소 폭 임계값의 두 배보다 작고 제1 레벨 타일 높이가 최소 높이 임계값의 두 배보다 작은 경우 다수의 제2 레벨 타일 열 및 다수의 제2 레벨 타일 행을 명시적으로 지시하는 데이터가 비트스트림에서 생략될 수 있다. 이는 그러한 조건을 충족하는 제1 레벨 타일(801)이 각각 하나 이상의 열 또는 하나의 행으로 분할되지 않을 수 있고, 따라서 그러한 정보가 디코더에 의해 추론될 수 있기 때문이다. 다른 예에서, 제1 레벨 타일(801)이 제2 레벨 타일(803)로 분할도미을 지시하는 분할 지시는 제1 레벨 타일(801)에 대한 비트스트림에서 생략될 수 있다. 예를 들어, 이러한 데이터는 제1 레벨 타일(801)이 최소 폭 임계값보다 작은 제1 레벨 타일(801)을 가지며 제1 레벨 타일 높이가 최소 높이 임계값보다 작은 경우에 생략될 수 있다. 이는 그러한 조건을 충족하는 제1 레벨 타일(801)이 너무 작아서 제2 레벨 타일(803)로 분할될 수 없기 때문이며, 따라서 그러한 정보는 디코더에 의해 추론될 수 있다.
전술한 바와 같이, 유연한 비디오 타일링 방식(800)은 상이한 비트스트림으로부터의 서브 픽처를 다수의 해상도를 포함하는 픽처로 병합하는 것을 지원한다. 다음은 이러한 기능을 지원하는 다양한 실시예를 설명한다. 일반적으로, 본 개시는 HEVC의 타일링 방식보다 더 유연한 방식으로 픽처를 분할하는 비디오 코딩에서 타일의 시그널링 및 코딩을 위한 방법을 설명한다. 보다 구체적으로, 본 개시는 일부 타일링 방식을 설명하며, 여기서 타일 열은 코딩된 픽처의 상단에서 하단으로 균일하게 확장되지 않을 수 있고 마찬가지로 타일 행은 코딩된 픽처의 왼쪽에서 오른쪽으로 균일하게 확장되지 않을 수 있다.
예를 들어, HEVC 타일링 접근 방식법에 기초하여, 일부 타일은 도 6a-6e 및 7에서 설명된 기능을 지원하기 위해 다수의 타일 행으로 추가로 분할되어야 한다. 또한, 타일이 위치되는 방법에 따라, 타일은 타일 열로 추가로 분할되어야 한다. 예를 들어, 도 7에서, 참가자 2-4명은 경우에 따라 참가자 1 아래에 배치될 수 있으며, 이는 타일을 열로 분할함으로써 지원될 수 있다. 이러한 시나리오를 만족시키기 위해, 제1 레벨 타일은 아래에 설명된 바와 같이 제2 레벨 타일의 타일 행과 타일 열로 분할될 수 있다.
예를 들어, 타일 구조는 다음과 같이 완화될 수 있다. 동일한 픽처의 타일은 특정 수량의 타일 행일 필요는 없다. 또한, 동일한 픽처의 타일은 특정 수량의 타일 열일 필요는 없다. 유연한 타일의 시그널링을 위해, 다음 단계가 사용될 수 있다. 제1 레벨 타일 구조는 HEVC에 정의된 바와 같이 타일 열 및 타일 행에 의해 정의될 수 있다. 타일 열과 타일 행은 크기가 균일하거나 균일하지 않을 수 있다. 이러한 타일 각각은 제1 레벨 타일로 지칭될 수 있다. 각각의 제1 레벨 타일이 하나 이상의 타일 열과 하나 이상의 타일 행으로 추가로 분할되는지 여부를 지정하기 위해 플래그가 시그널링될 수 있다. 제1 레벨 타일이 추가로 분할되면, 타일 열과 타일 행은 크기가 균일하거나 균일하지 않을 수 있다. 제1 레벨 타일의 분할로 인한 새로운 타일은 제2 레벨 타일로 지칭된다. 유연한 타일 구조는 제2 레벨 타일로만 제한될 수 있으며, 따라서 일부 예에서 임의의 제2 레벨 타일의 추가 분할이 허용되지 않는다. 다른 예에서, 제1 레벨 타일로부터 제2 레벨 타일을 생성하는 것과 유사한 방식으로 후속 레벨 타일을 생성하기 위해 제2 레벨 타일의 추가 분할이 적용될 수 있다.
단순화를 위해, 제1 레벨 타일이 둘 이상의 제2 레벨 타일로 분할되는 경우, 분할은 항상 균일한 크기의 타일 열과 균일한 타일 행을 사용할 수 있다. 이러한 접근 방식에 의해 정의된 유연한 타일의 타일 위치, 크기, 인덱스 및 스캔 순서의 도출은 아래에 설명된다. 단순화를 위해, 그러한 유연한 타일 구조가 사용되는 경우, 타일 그룹은 하나 이상의 완전한 제1 레벨 타일을 포함하도록 제한될 수 있다. 본 예에서, 타일 그룹이 제2 레벨 타일을 포함하는 경우, 동일한 제1 레벨 타일의 분할로부터 생성된 모든 제2 레벨 타일은 타일 그룹에 포함되어야 한다. 이러한 유연한 타일 구조가 사용되는 경우, 타일 그룹은 하나 이상의 타일을 포함하고 모든 타일은 함께 픽처의 직사각형 영역을 덮는 타일 그룹에 속한다는 것이 또한 제한될 수 있다. 또 다른 측면에서, 그러한 유연한 타일 구조가 사용되는 경우, 타일 그룹은 하나 이상의 제1 레벨 타일을 포함하고 모든 타일은 함께 픽처의 직사각형 영역을 덮는 타일 그룹에 속한다.
일 예에서, 유연한 타일의 시그널링은 다음과 같을 수 있다. 최소 타일 폭 및 최소 타일 높이는 정의된 값이다. 제1 레벨 타일 구조는 타일 열과 타일 행으로 정의될 수 있다. 타일 열과 타일 행은 크기가 균일하거나 균일하지 않을 수 있다. 이러한 타일 각각은 제1 레벨 타일로 지칭될 수 있다. 제1 레벨 타일 중 어느 것이 추가로 분할될 수 있는지 여부를 지정하기 위해 플래그가 시그널링될 수 있다. 이러한 플래그는 각각의 제1 레벨 타일의 폭이 최소 타일 폭의 두 배보다 크지 않고 각각의 제1 레벨 타일의 높이가 최소 타일 높이의 두 배보다 크지 않은 경우에 존재하지 않을 수 있다. 존재하지 않는 경우, 플래그의 값은 0과 같은 것으로 추론된다.
예에서, 다음은 각각의 제1 레벨 타일에 적용된다. 제1 레벨 타일이 하나 이상의 타일 열과 하나 이상의 타일 행으로 추가로 분할되는지 여부를 지정하기 위해 플래그가 시그널링될 있다. 플래그의 존재는 다음과 같이 제한될 수 있다. 제1 레벨 타일 폭이 최소 타일 폭보다 크거나 또는 제1 레벨 타일 높이가 최소 타일 높이보다 크면, 플래그가 존재하고/시그널링된다. 그렇지 않으면, 플래그는 존재하지 않고 플래그의 값은 제1 레벨 타일이 더 이상 분할되지 않음을 지시하는 0과 같은 것으로 추론된다.
제1 레벨 타일이 더 분할되면, 이러한 분할에 대한 타일 열의 개수와 타일 행의 개수가 추가로 시그널링될 수 있다. 타일 열과 타일 행은 크기가 균일하거나 균일하지 않을 수 있다. 제1 레벨 타일의 분할로 생성된 타일은 제2 레벨 타일로 지칭된다. 타일 열의 개수와 타일 행의 개수의 존재는 다음과 같이 제한될 수 있다. 제1 레벨 타일 폭이 최소 타일 폭의 두 배보다 작은 경우, 타일 열의 개수가 시그널링되지 않을 수 있으며 타일 열의 개수 값은 1과 동일하다고 추론될 수 있다. 시그널링은 시그널링된 신택스 요소 값이 0이 될 수 있고 타일 열의 개수가 신택스 요소의 값에 1을 더한 값이 되도록 _minus1 신택스 요소를 사용할 수 있다. 이러한 접근 방식은 시그널링 데이터를 추가로 압축할 수 있다. 제1 레벨 타일 높이가 최소 타일 높이의 2배보다 작은 경우, 타일 행의 개수는 시그널링되지 않을 수 있으며 타일 행의 개수 값은 0과 동일하다고 추론될 수 있다. 시그널링된 신택스 요소 값은 0일 수 있고 타일 행의 개수는 시그널링 데이터를 추가로 압축하기 위해 신택스 요소 값에 1을 더한 값일 수 있다. 제1 레벨 타일의 분할로 인해 생성된 타일은 제2 레벨 타일로 지칭될 수 있다. 유연한 타일 구조는 임의의 제2 레벨 타일의 추가 분할이 허용되지 않을 수 있도록 제2 레벨 타일로만 제한될 수 있다. 다른 예에서, 제1 레벨 타일을 제2 레벨 타일로 분할하는 것과 유사한 방식으로 제2 레벨 타일의 추가 분할이 적용될 수 있다.
예에서, 유연한 타일 구조의 시그널링은 다음과 같을 수 있다. 픽처가 하나 이상의 타일을 포함하는 경우, 플래그와 같은 신호는 대응하는 타일 그룹에 의해 직접 또는 간접적으로 참조되는 파라미터 세트에서 사용될 수 있다. 플래그는 대응하는 타일 구조가 균일한 타일 구조인지 또는 불균일한 타일 구조(예를 들어, 여기에서 설명된 바와 같은 유연한 타일 구조)인지 여부를 지정할 수 있다. 플래그는 uniform_tile_structure_flag라고 할 수 있다. uniform_tile_structure_flag가 1과 같은 경우, 예를 들어 단일 레벨의 균일한 타일을 지시하기 위해 num_tile_columns_minus1 및 num_tile_rows_minus1을 시그널링함으로써 HEVC 스타일의 균일한 타일 구조의 시그널링이 사용된다. uniform_tile_structure_flag가 0과 같은 경우, 다음의 정보가 또한 시그널링될 수 있다. 픽처의 타일 개수는 픽처의 타일 개수(NumTilesInPic)가 num_tiles_minus2 + 2임을 지시하는 신택스 요소 num_tiles_minus2에 의해 시그널링될 수 있다. 이는 픽처가 디폴트로 타일일 것으로 고려될 수 있기 때문에 시그널링 중에 비트 절약을 초래할 수 있다. 마지막 타일을 제외한 각각의 타일에 대해, 제1 코딩 블록(예를 들어, CTU)의 주소와 타일의 마지막 코딩 블록이 시그널링된다. 코딩 블록의 주소는 픽처 내 블록의 인덱스(예를 들어, 픽처 내 CTU의 인덱스)일 수 있다. 이러한 코딩 블록에 대한 신택스 요소는 tile_first_block_address[i] 및 tile_last_block_address[i]일 수 있다. 이러한 신택스 요소는 ue(v) 또는 u(v)로서 코딩될 수 있다. 신택스 요소가 u(v)로서 코딩되는 경우, 각각의 신택스 요소를 나타내는데 사용되는 비트 개수는 ceil(log2(픽처 내 코딩 블록의 최대 개수))이다. 마지막 타일의 제1 및 마지막 코딩 블록의 주소는 시그널링되지 않을 수 있으며, 대신에 루마 샘플의 픽처 크기 및 픽처의 다른 모든 타일의 집계에 기초하여 도출될 수 있다.
일 예에서, 타일의 제1 및 마지막 코딩 블록의 주소를 시그널링 하는 대신에, 마지막 타일을 제외한 각각의 타일에 대해, 타일의 제1 코딩 블록의 주소 및 타일의 폭 및 높이가 시그널링될 수 있다. 다른 예에서, 타일의 제1 및 마지막 코딩 블록의 주소를 시그널링하는 대신에 마지막 타일을 제외한 각각의 타일에 대해, 픽처의 원본(예를 들어, 픽처의 왼쪽 상단)에 대한 타일의 왼쪽 상단 지점의 오프셋 및 타일의 폭 및 높이가 시그널링될 수 있다. 또 다른 예에서, 타일의 제1 및 마지막 코딩 블록의 주소를 시그널링하는 대신에, 마지막 타일을 제외한 각각의 타일에 대해, 다음 정보가 시그널링될 수 있다. 타일의 폭 및 높이가 시그널링될 수 있다. 또한, 각각의 타일의 위치가 시그널링되지 않을 수 있다. 대신에 타일을 바로 오른쪽 또는 이전 타일 바로 아래에 배치할지 여부를 지정하기 위해 플래그가 시그널링될 수 있다. 이러한 플래그는 타일이 오른쪽에만 있을 수 있거나 또는 이전 타일 아래에만 있을 수 있는 경우 존재하지 않을 수 있다. 제1 타일의 왼쪽 상단 오프셋은 항상 픽처의 원점/왼쪽 상단으로 설정될 수 있다(예를 들어, x = 0 및 y = 0).
시그널링 효율을 위해, 고유한 타일 크기의 세트(예를 들어, 폭 및 높이)가 시그널링될 수 있다. 이러한 고유한 타일 크기의 리스트는 각각의 타일 크기의 시그널링을 포함하는 루프로부터의 인덱스에 의해 참조될 수 있다. 일부 예에서, 시그널링된 타일 구조로부터 도출된 타일 위치 및 크기는 임의의 타일 사이에 갭 및 중첩이 발생하지 않음을 보장하기 위해 분할을 제한해야 한다.
다음과 같은 제약이 또한 적용될 수 있다. 타일 형상은 직사각형일 필요가 있다(예를 들어, 래스터 스캔 형상이 아님). 픽처의 타일 유닛은 타일 사이에 임의의 갭 및 임의의 중첩없이 픽처를 커버해야 한다. 하나의 코어만으로 디코딩이 수행되는 경우, 픽처의 왼쪽 경계에 있지 않은 현재 코딩 블록(예를 들어, CTU)의 코딩을 위해, 현재 코딩 블록 전에 왼쪽의 이웃 코딩 블록이 디코딩되어야 한다. 하나의 코어만으로 디코딩이 수행되는 경우, 픽처의 상단 경계에 있지 않은 현재 코딩 블록(예를 들어, CTU)의 코딩을 위해, 상단의 이웃 코딩 블록이 현재 코딩 블록보다 디코딩되어야 한다. 두 개의 타일이 서로 옆에 있는 타일 인덱스(예를 들어, idx 3 및 idx 4)를 갖는 경우, 다음 중 하나가 참이다. 두 개의 타일은 수직 경계를 공유하고 그리고/또는 제1 타일이 크기(Wa 및 Ha는 그의 폭 및 높이를 나타냄)를 가지면서 (Xa, Ya)에 왼쪽 상단 위치를 갖는 경우 그리고 제2 타일이 (Xb, Yb)에 왼쪽 상단 위치를 갖는 경우에 Yb = Ya + Ha이다.
다음 제약이 또한 적용될 수 있다. 타일이 하나 이상의 왼쪽 이웃 타일을 갖는 경우, 타일의 높이는 모든 왼쪽 이웃 타일의 높이의 합과 같아야 한다. 타일이 하나 이상의 오른쪽 이웃 타일을 갖는 경우, 타일의 높이는 모든 왼쪽 이웃 타일의 높이의 합과 같아야 한다. 타일이 하나 이상의 상단 이웃 타일을 갖는 경우, 타일의 폭은 모든 상단 이웃 타일의 폭의 합과 같아야 한다. 타일이 하나 이상의 하단 이웃 타일을 갖는 경우, 타일의 폭은 모든 하단 이웃 타일의 폭의 합과 같아야 한다.
다음은 전술한 측면의 특정 예시 실시예이다. CTB 래스터 및 타일 스캐닝 프로세스는 다음과 같을 수 있다. CTB의 유닛으로 i번째 제1 레벨 타일 열의 폭을 지정하는, 0에서 num_level1_tile_columns_minus1(포함함)까지의 범위인 i에 대한 리스트 ColWidth[i]는 다음의 (6-1)과 같이 도출될 수 있다.
(6-1)
if( uniform_level1_tile_spacing_flag )
for( i = 0; i <= num_level1_tile_columns_minus1; i++ )
ColWidth[i] = ((i + 1) * PicWidthInCtbsY ) /
( num_level1_tile_columns_minus1 + 1 ) -
( i * PicWidthInCtbsY ) / ( num_level1_tile_columns_minus1 + 1 )
else {
ColWidth[ num_level1_tile_columns_minus1 ] = PicWidthInCtbsY
for( i = 0; i < num_level1_tile_columns_minus1; i++ ) {
ColWidth[i] = tile_level1_column_width_minus1[i] + 1
ColWidth[ num_tile_level1_columns_minus1 ] -= ColWidth[i]
}
}
CTB 유닛으로 j번째 타일 행의 높이를 지정하는, 0부터 num_level1_tile_rows_minus1(포함함)까지의 j에 대한 리스트 RowHeight[j]는 다음의 (6-2)와 같이 도출될 수 있다.
(6-2)
if( uniform_level1_tile_spacing_flag )
for( j = 0; j <= num_level1_tile_rows_minus1; j++ )
RowHeight[j] = (( j + 1 ) * PicHeightInCtbsY ) /
( num_level1_tile_rows_minus1 + 1 ) -
( j * PicHeightInCtbsY ) / ( num_level1_tile_rows_minus1 + 1 )
else {
RowHeight[ num_level1_tile_rows_minus1 ] = PicHeightInCtbsY
for( j = 0; j < num_level1_tile_rows_minus1; j++ ) {
RowHeight[j] = tile_level1_row_height_minus1[j] + 1
RowHeight[ num_level1_tile_rows_minus1 ] -= RowHeight[j]
}
}
CTB 유닛으로 i번째 타일 열 경계의 위치를 지정하는, 0에서 num_level1_tile_columns_minus1 + 1(포함함)까지의 i에 대한 리스트 colBd[i]는 다음의 (6-3)과 같이 도출될 수 있다.
(6-3)
for( colBd[0] = 0, i = 0; i <= num_level1_tile_columns_minus1; i++ )
colBd[i + 1] = colBd[i] + ColWidth[i]
CTB 유닛으로 j번째 타일 행 경계의 위치를 지정하는, 0부터 num_level1_tile_rows_minus1 + 1(포함함)까지의 j에 대한 리스트 rowBd[j]는 다음의 (6-4)와 같이 도출될 수 있다.
(6-4)
for( rowBd[0] = 0, j = 0; j <= num_level1_tile_rows_minus1; j++ )
rowBd[j + 1] = rowBd[j] + RowHeight[j]
PPS를 참조하는 픽처의 타일 개수를 지정하는 변수 NumTilesInPic, 및 CTB 유닛으로 i번째 타일 열 경계의 위치, CTB 유닛으로 i번째 타일 행 경계의 위치, CTB 유닛으로 i번째 타일 열의 폭, 및 CTB 유닛으로 i번째 타일 열의 높이를 지정하는, 0에서 NumTilesInPic-1(포함함)까지의 i에 대한 리스트 TileColBd[i], TileRowBd[i], TileWidth[i] 및 TileHeight[i]는 다음의 (6-5)와 같이 도출될 수 있다.
(6-5)
for ( tileIdx = 0, i = 0; i < NumLevel1Tiles; i++ ) {
tileX = i % ( num_level1_tile_columns_minus1 + 1 )
tileY = i / ( num_level1_tile_columns_minus1 + 1 )
if ( !level2_tile_split_flag[i]) {
TileColBd[tileIdx] = colBd[tileX]
TileRowBd[tileIdx] = rowBd[tileY]
TileWidth[tileIdx] = ColWidth[tileX]
TileHeight[tileIdx] = RowHeight[tileY]
tileIdx++
} else {
for( k = 0; k <= num_level2_tile_columns_minus1[i]; k++ )
colWidth2[k] = ( ( k + 1 ) * ColWidth[tileX ]) /
( num_level2_tile_columns_minus1[i] + 1 ) -
( k * ColWidth[tileX] ) / ( num_level2_tile_columns_minus1[ i ] + 1 )
for( k = 0; k <= num_level2_tile_rows_minus1[i]; k++ )
rowHeight2[k] = ( ( k + 1 ) * RowHeight[tileY] ) /
( num_level2_tile_rows_minus1[i] + 1 ) -
( k * RowHeight[tileY] ) / ( num_level2_tile_rows_minus1[i] + 1 )
for( colBd2[0] = 0, k = 0; k <= num_level2_tile_columns_minus1[i]; k++ )
colBd2[k + 1] = colBd2[k] + colWidth2[k]
for( rowBd2[0] = 0, k = 0; k <= num_level2_tile_rows_minus1[i]; k++ )
rowBd2[k + 1] = rowBd2[k] + rowHeight2[k]
numSplitTiles = (num_level2_tile_columns_minus1 i] + 1) *
(num_level2_tile_rows_minus1[i] + 1)
for( k = 0; k < numSplitTiles; k++ ) {
tileX2 = k % (num_level2_tile_columns_minus1[i] + 1)
tileY2 = k / (num_level2_tile_columns_minus1[i] + 1)
TileColBd[tileIdx] = colBd[tileX] + colBd2[tileX2]
TileRowBd[tileIdx] = rowBd[tileY] + rowBd2[tileY2]
TileWidth[tileIdx] = colWidth2[tileX2]
TileHeight[tileIdx] = rowHeight2[tileY2]
tileIdx++
}
}
}
NumTilesInPic = tileIdx
픽처의 CTB 래스터 스캔의 CTB 주소에서 타일 스캔의 CTB 주소로의 변환을 지정하는, 0에서 PicSizeInCtbsY-1(포함함)까지의 ctbAddrRs에 대한 리스트 CtbAddrRsToTs[ctbAddrRs]는 다음의 (6-6)과 같이 도출될 수 있다.
(6-6)
for (ctbAddrRs = 0; ctbAddrRs < PicSizeInCtbsY; ctbAddrRs++ ) {
tbX = ctbAddrRs % PicWidthInCtbsY
tbY = ctbAddrRs / PicWidthInCtbsYtileFound = FALSE
for ( tileIdx = NumTilesInPic - 1, i = 0; i < NumTilesInPic - 1 && !tileFound; i++ ) {
tileFound = tbX < (TileColBd[i] + TileWidth[i]) && tbY < ( TileRowBd[i] + TileHeight[i])
if (tileFound)
tileIdx = i
}
CtbAddrRsToTs[ctbAddrRs] = 0
for( i = 0; i < tileIdx; i++ )
CtbAddrRsToTs[ctbAddrRs] += TileHeight[i] * TileWidth[i]
CtbAddrRsToTs[ ctbAddrRs ] +=
(tbY - TileRowBd[tileIdx]) * TileWidth[tileIdx] + tbX - TileColBd[tileIdx]
}
타일 스캔의 CTB 주소에서 픽처의 CTB 래스터 스캔의 CTB 주소로의 변환을 지정하는, 0부터 PicSizeInCtbsY-1(포함함)까지의 ctbAddrTs에 대한 리스트 CtbAddrTsToRs[ctbAddrTs]는 다음의 (6-7)과 같이 도출될 수 있다.
(6-7)
for( ctbAddrRs = 0; ctbAddrRs < PicSizeInCtbsY; ctbAddrRs++ )
CtbAddrTsToRs[CtbAddrRsToTs[ctbAddrRs]] = ctbAddrRs
타일 스캔의 CTB 주소에서 타일 ID로의 변환을 지정하는, 0부터 PicSizeInCtbsY-1(포함함)까지의 ctbAddrTs에 대한 리스트 TileId[ctbAddrTs]는 다음의 (6-8)과 같이 도출될 수 있다.
(6-8)
for( i = 0, tileIdx = 0; i <= NumTilesInPic; i++, tileIdx++ )
for( y = TileRowBd[i]; y < TileRowBd[i + 1]; y++ )
for( x = TileColBd[i]; x < TileColBd[i + 1]; x++ )
TileId[CtbAddrRsToTs[y * PicWidthInCtbsY+ x]] = tileIdx
타일 인덱스에서 타일 내의 CTU의 개수로의 변환을 지정하는, 0부터 NumTilesInPic-1(포함함)까지의 tileIdx에 대한 리스트 NumCtusInTile[tileIdx]는 다음의 (6-9)와 같이 도출될 수 있다.
(6-9)
for( i = 0,tileIdx = 0; i < NumTilesInPic; i++, tileIdx++ )
NumCtusInTile[tileIdx] = TileColWidth[tileIdx] * TileRowHeight[tileIdx]
예시적인 픽처 파라미터 세트 RBSP 신택스는 [표 1]과 같다.
| pic_parameter_set_rbsp( ) { | 설명자 |
| pps_pic_parameter_set_id | ue(v) |
| pps_seq_parameter_set_id | ue(v) |
| transform_skip_enabled_flag | u(1) |
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| num_level1_tile_columns_minus1 | ue(v) |
| num_level1_tile_rows_minus1 | ue(v) |
| uniform_level1_tile_spacing_flag | u(1) |
| if( !uniform_level1_tile_spacing_flag ) { | |
| for( i = 0; i < num_level1_tile_columns_minus1; i++ ) | |
| level1_tile_column_width_minus1[ i ] | ue(v) |
| for( i = 0; i < num_level1_tile_rows_minus1; i++ ) | |
| level1_tile_row_height_minus1[ i ] | ue(v) |
| } | |
| level2_tile_present_flag | u(1) |
| for( i = 0; level2_tile_present_flag && i < NumLevel1Tiles; i++ ) { | |
| level2_tile_split_flag[ i ] | u(1) |
| if( level2_tile_split_flag ) { | |
| num_level2_tile_columns_minus1[ i ] | ue(v) |
| num_level2_tile_rows_minus1[ i ] | ue(v) |
| } | |
| } | |
| if( NumTilesInPic > 1 ) | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
예시적인 픽처 파라미터 세트 RBSP 시맨틱스는 다음과 같다. num_level1_tile_columns_minus1 + 1은 픽처를 분할하는 레벨 1 타일 열의 개수를 지정한다. num_level1_tile_columns_minus1은 0 내지 PicWidthInCtbsY - 1 (포함함)의 이내 이어야 한다. 존재하지 않는 경우, num_level1_tile_columns_minus1의 값은 0과 같은 것으로 추론된다. num_level1_tile_rows_minus1 + 1은 픽처를 분할하는 레벨 1 타일 행의 개수를 지정한다. num_level1_tile_rows_minus1은 0 내지 PicHeightInCtbsY - 1(포함함) 이내 이어야 한다. 존재하지 않는 경우, num_level1_tile_rows_minus1의 값은 0과 같은 것으로 추론된다. 변수 NumLevel1Tiles는 (num_level1_tile_columns_minus1 + 1) * (num_level1_tile_rows_minus1 + 1)로 설정된다. single_tile_in_pic_flag가 0과 같은 경우, NumTilesInPic은 1보다 커야 한다. uniform_level1_tile_spacing_flag는 레벨 1 타일 열 경계와 마찬가지로 레벨 1 타일 행 경계가 픽처 전체에 균일하게 분산되도록 지정하기 위해 1과 동일하게 설정된다. uniform_level1_tile_spacing_flag는 레벨 1 타일 열 경계와 마찬가지로 레벨 1 타일 행 경계가 픽처 전체에 균일하게 분포되지 않고 신택스 요소 level1_tile_column_width_minus1[i] 및 level1_tile_row_height_minus1[i]를 사용하여 명시적으로 시그널링되도록 지정하기 위해 0과 같다. 존재하지 않는 경우, uniform_level1_tile_spacing_flag의 값은 1과 같은 것으로 추론된다. level1_tile_column_width_minus1[i] + 1은 i번째 레벨 1 타일 열의 폭을 CTB 유닛으로 지정한다. level1_tile_row_height_minus1[i] + 1은 i번째 타일 레벨 1 행의 높이를 CTB 유닛으로 지정한다. level2_tile_present_flag는 하나 이상의 레벨 1 타일이 더 많은 타일로 분할되도록 지정한다. level2_tile_split_flag[i] + 1은 i번째 레벨 1 타일이 두 개 이상의 타일로 분할되도록 지정한다. num_level2_tile_columns_minus1[i] + 1은 i번째 타일을 분할하는 타일 열의 개수를 지정한다. num_level2_tile_columns_minus1[i]는 0에서 ColWidth[i](포함함)까지의 이내이어야 한다. 존재하지 않는 경우, num_level2_tile_columns_minus1[i]의 값은 0과 같은 것으로 추론된다. num_level2_tile_rows_minus1[i] + 1은 i번째 타일을 분할하는 타일 행의 개수를 지정한다. num_level2_tile_rows_minus1[i]는 0에서 RowHeight[i]까지 이내 이어야 한다. 존재하지 않는 경우, num_level2_tile_rows_minus1[i]의 값은 0과 같은 것으로 추론된다.다음의 변수는 CTB 래스터 및 타일 스캐닝 변환 프로세스, 즉 i번째 레벨 1 타일 열의 폭를 CTB 유닛으로 지정하는, 0에서 num_level1_tile_columns_minus1(포함함)까지의 i에 대한 리스트 ColWidth[i]; j번째 레벨 1 타일 행의 높이를 CTB 유닛으로 지정하는, 0에서 num_level1_tile_rows_minus1(포함함)까지의 j에 대한 리스트 RowHeight[j]; PPS를 참조하는 픽처의 타일 개수를 지정하는 변수 NumTilesInPic; i번째 타일의 폭을 CTB 유닛으로 지정하는, 0에서 NumTilesInPic(포함함)까지의 i에 대한 리스트 TileWidth[i]; i번째 타일의 높이를 CTB 유닛으로 지정하는, 0에서 NumTilesInPic(포함함)까지의 i에 대한 리스트 TileHeight[i]; i번째 타일 열 경계의 위치를 CTB 유닛으로 지정하는, 0에서 NumTilesInPic(포함함)까지의 i에 대한 리스트 TileColBd[i]; i번째 타일 행 경계의 위치를 CTB 유닛으로 지정하는, 0에서 NumTilesInPic(포함함)까지의 j에 대한 리스트 TileRowBd[i]; 픽처의 CTB 래스터 스캔의 CTB 주소에서 타일 스캔의 CTB 주소로의 변환을 지정하는, 0에서 PicSizeInCtbsY - 1(포함함)까지의 ctbAddrRs에 대한 리스트 CtbAddrRsToTs[ctbAddrRs]; 타일 스캔의 CTB 주소에서 픽처의 CTB 래스터 스캔의 CTB 주소로의 변환을 지정하는, 0에서 PicSizeInCtbsY - 1(포함함)까지의 ctbAddrTs에 대한 리스트 CtbAddrTsToRs[ctbAddrTs]; 타일 스캔의 CTB 주소에서 타일 ID로의 변환을 지정하는, 0에서 PicSizeInCtbsY - 1(포함함)까지의 ctbAddrTs에 대한 리스트 TileId[ctbAddrTs]; 타일 인덱스에서 타일의 CTU의 개수로의 변환을 지정하는, 0에서 PicSizeInCtbsY - 1(포함함)까지의 tileIdx에 대한 리스트 NumCtusInTile[tileIdx]; 및 타일 ID에서 타일의 제1 CTB의 타일 스캔의 CTB 주소로의 변환을 지정하는, 0에서 NumTilesInPic - 1(포함함)까지의 tileIdx에 대한 리스트 FirstCtbAddrTs[tileIdx]를 호출함으로써 도출된다.
예시적인 타일 그룹 헤더 시맨틱스는 다음과 같다. tile_group_address는 타일 그룹의 제1 타일의 타일 주소를 지정하며, 여기서 타일 주소는 수학식 (6-8)에서 지정된 바와 같이 TileId[firstCtbAddrTs]와 같으며, firstCtbAddrTs는 타일 그룹의 제1 CTU의 CTB에 대한 타일 스캔의 CTB 주소이다. tile_group_address의 길이는 Ceil(Log2(NumTilesInPic)) 비트이다. tile_group_address의 값은 0 내지 NumTilesInPic - 1(포함함)까지 이내이어야 하고, tile_group_address의 값은 동일한 코딩된 픽처의 다른 코딩된 타일 그룹 NAL 유닛의 tile_group_address 값과 동일하지 않아야 한다. tile_group_address가 존재하지 않는 경우, 0과 같은 것으로 추론된다.
다음은 전술한 측면의 제2 특정 예시 실시예이다. 예시적인 CTB 래스터 및 타일 스캐닝 프로세스는 다음과 같다. PPS를 참조하는 픽처의 타일 개수를 지정하는 변수 NumTilesInPic과, CTB 유닛으로 i번째 타일 열 경계의 위치, CTB 유닛으로 i번째 타일 행 경계의 위치, CTB 유닛으로 i번째 타일 열의 폭, 및 CTB 유닛으로 i번째 타일 열의 높이를 지정하는, 0 내지 NumTilesInPic - 1(포함함)까지의 i에 대한 리스트 TileColBd[i], TileRowBd[i], TileWidth[i] 및 TileHeight[i]는 다음의 (6-5)와 같이 도출된다.
(6-5)
for ( tileIdx = 0, i = 0; i < NumLevel1Tiles; i++ ) {
tileX = i % ( num_level1_tile_columns_minus1 + 1 )
tileY = i / ( num_level1_tile_columns_minus1 + 1 )
if ( !level2_tile_split_flag[i] ) {
TileColBd[tileIdx] = colBd[tileX]
TileRowBd[tileIdx] = rowBd[tileY]
TileWidth[tileIdx] = ColWidth[tileX]
TileHeight[tileIdx] = RowHeight[tileY]
tileIdx++
} else {
if ( uniform_level2_tile_spacing_flag[i] ) {
for( k = 0; k <= num_level2_tile_columns_minus1[i]; k++ )
colWidth2[k] = ( ( k + 1 ) * ColWidth[tileX] ) /
( num_level2_tile_columns_minus1[i] + 1 ) -
( k * ColWidth[tileX] ) / ( num_level2_tile_columns_minus1[i] + 1 )
for( k = 0; k <= num_level2_tile_rows_minus1[i]; k++ )
rowHeight2[k] = ( ( k + 1 ) * RowHeight[tileY] ) /
( num_level2_tile_rows_minus1[i] + 1 ) -
( k * RowHeight[tileY] ) / ( num_level2_tile_rows_minus1[i] + 1 )
} else {
colWidth2[ num_level2_tile_columns_minus1[i] ] = ColWidth[tileX] )
for( k = 0; k <= num_level2_tile_columns_minus1[i]; k++ ) {
colWidth2[k] = tile_level2_column_width_minus1[k] + 1
colWidth2[k] -= colWidth2[k]
}
rowHeight2[num_level2_tile_rows_minus1[i]] = RowHeight[tileY] )
for( k = 0; k <= num_level2_tile_rows_minus1[i]; k++ ) {
rowHeigh2[k] = tile_level2_column_width_minus1[k] + 1
rowHeight2[k] --= rowHeight2[k]
}
}
for( colBd2[0] = 0, k = 0; k <= num_level2_tile_columns_minus1[i]; k++ )
colBd2[k + 1] = colBd2[k] + colWidth2[k]
for( rowBd2[0] = 0, k = 0; k <= num_level2_tile_rows_minus1[i]; k++ )
rowBd2[k + 1] = rowBd2[k] + rowHeight2[k]
numSplitTiles = (num_level2_tile_columns_minus1[i] + 1) *
(num_level2_tile_rows_minus1[i] + 1)
for( k = 0; k < numSplitTiles; k++ ) {
tileX2 = k % (num_level2_tile_columns_minus1[i] + 1)
tileY2 = k / (num_level2_tile_columns_minus1[i] + 1)
TileColBd[tileIdx] = colBd[tileX] + colBd2[tileX2]
TileRowBd[tileIdx] = rowBd[tileY] + rowBd2[tileY2]
TileWidth[tileIdx] = colWidth2[tileX2]
TileHeight[tileIdx] = rowHeight2[tileY2]
tileIdx++
}
}
}
NumTilesInPic = tileIdx
예시적인 픽처 파라미터 세트 RBSP 신택스는 [표 2]와 같다.
| pic_parameter_set_rbsp( ) { | 설명자 |
| pps_pic_parameter_set_id | ue(v) |
| pps_seq_parameter_set_id | ue(v) |
| transform_skip_enabled_flag | u(1) |
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| num_level1_tile_columns_minus1 | ue(v) |
| num_level1_tile_rows_minus1 | ue(v) |
| uniform_level1_tile_spacing_flag | u(1) |
| if( !uniform_level1_tile_spacing_flag ) { | |
| for( i = 0; i < num_level1_tile_columns_minus1; i++ ) | |
| level1_tile_column_width_minus1[ i ] | ue(v) |
| for( i = 0; i < num_level1_tile_rows_minus1; i++ ) | |
| level1_tile_row_height_minus1[ i ] | ue(v) |
| } | |
| level2_tile_present_flag | u(1) |
| for( i = 0; level2_tile_present_flag && i < NumLevel1Tiles; i++ ) { | |
| level2_tile_split_flag[ i ] | u(1) |
| if( level2_tile_split_flag ) { | |
| num_level2_tile_columns_minus1[ i ] | ue(v) |
| num_level2_tile_rows_minus1[ i ] | ue(v) |
| uniform_level2_tile_spacing_flag[ i ] | u(1) |
| if( !uniform_level2_tile_spacing_flag[ i ] ) { | |
| for( j = 0; j < num_level2_tile_columns_minus1[ i ]; j++ ) | |
| level2_tile_column_width_minus1[ j ] | ue(v) |
| for( j = 0; j < num_level2_tile_rows_minus1[ i ]; j++ ) | |
| level2_tile_row_height_minus1[ j ] | ue(v) |
| } | |
| } | |
| } | |
| if( NumTilesInPic > 1 ) | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
예시적인 픽처 파라미터 세트 RBSP 시맨틱스는 다음과 같다. uniform_level2_tile_spacing_flag[i]는 i번째 레벨 1 타일의 레벨 2 타일 열 경계와 마찬가지로 i번째 레벨 1 타일의 레벨 2 타일 행 경계가 픽처 전체에 균일하게 분포되도록 지정하기 위해 1과 동일하게 설정된다. uniform_level2_tile_spacing_flag[i]는 i번째 레벨 1 타일의 레벨 2 타일 열 경계와 마찬가지로 i번째 레벨 1 타일의 레벨 2 타일 행 경계가 픽처 전체에 균일하게 분포되지 않지만 신택스 요소 level2_tile_column_width_minus1[j] 및 level2_tile_row_height_minus1[j]를 사용하여 명시적으로 시그널링되도록 지정하기 위해 0과 동일하게 설정될 수 있다. 존재하지 않는 경우, uniform_level2_tile_spacing_flag[i]의 값은 1과 같은 것으로 추론된다. level2_tile_column_width_minus1[j] + 1은 i번째 레벨 1 타일의 j번째 레벨 2 타일 열의 폭를 CTB 유닛으로 지정한다. level2_tile_row_height_minus1[j] + 1은 i번째 레벨 1 타일의 j번째 타일 레벨 2행의 높이를 CTB 유닛으로 지정한다.다음은 전술한 측면의 제3 특정 예시 실시예이다. 픽처 파라미터 세트 RBSP 신택스의 예는 [표 3]과 같다.
| pic_parameter_set_rbsp( ) { | 설명자 |
| pps_pic_parameter_set_id | ue(v) |
| pps_seq_parameter_set_id | ue(v) |
| transform_skip_enabled_flag | u(1) |
|
if ( ( PicWidthInCtbsY * CtbSizeY ) >= ( 2 * MinTileWidth ) | | ( PicHeightInCtbsY * CtbSizeY ) >= ( 2 * MinTileHeight ) ) |
|
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| if ( PicWidthInCtbsY * CtbSizeY >= ( 2 * MinTileWidth ) ) | |
| num_level1_tile_columns_minus1 | ue(v) |
| if ( PicHeightInCtbsY * CtbSizeY >= ( 2 * MinTileHeight ) ) | |
| num_level1_tile_rows_minus1 | ue(v) |
| uniform_level1_tile_spacing_flag | u(1) |
| if( !uniform_level1_tile_spacing_flag ) { | |
| for( i = 0; i < num_level1_tile_columns_minus1; i++ ) | |
| level1_tile_column_width_minus1[ i ] | ue(v) |
| for( i = 0; i < num_level1_tile_rows_minus1; i++ ) | |
| level1_tile_row_height_minus1[ i ] | ue(v) |
| } | |
| if( Level1TilesMayFurtherBeSplit ) | |
| level2_tile_present_flag | u(1) |
| for( i = 0; level2_tile_present_flag && i < NumLevel1Tiles; i++ ) { | |
| if ( ( PicWidthInCtbsY * CtbSizeY ) >= ( 2 * MinTileWidth ) || ( PicHeightInCtbsY * CtbSizeY ) >= ( 2 * MinTileHeight ) ) | |
| level2_tile_split_flag[ i ] | u(1) |
| if( level2_tile_split_flag ) { | |
| if ( ColWidth[ i ] * CtbSizeY >= ( 2 * MinTileWidth ) ) | |
| num_level2_tile_columns_minus1[ i ] | ue(v) |
| if ( RowHeight[ i ] * CtbSizeY >= ( 2 * MinTileHeight ) ) | |
| num_level2_tile_rows_minus1[ i ] | ue(v) |
| } | |
| } | |
| if (NumTilesInPic > 1) | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
예시적인 픽처 파라미터 세트 RBSP 시맨틱스는 다음과 같다. 비트스트림 준수를 위해서는 다음의 제약 조건이 적용될 수 있다. MinTileWidth 값은 최소 타일 폭을 지정하며 255개의 루마 샘플과 같아야 한다. MinTileHeight 값은 최소 타일 높이를 지정하며 64개의 루마 샘플과 같아야 한다. 최소 타일 폭 및 최소 타일 높이 값은 프로파일 및 레벨 정의에 따라 변경될 수 있다. 변수 Level1TilesMayBeFurtherSplit은 다음과 같이 도출될 수 있다.Level1TilesMayBeFurtherSplit = 0
for ( i = 0, !Level1TilesMayBeFurtherSplit && i = 0; i < NumLevel1Tiles; i++ )
if (( ColWidth[i] * CtbSizeY >= ( 2 * MinTileWidth )) ||
( RowHeight[i] * CtbSizeY >= ( 2 * MinTileHeight )))
Level1TilesMayBeFurtherSplit = 1
level2_tile_present_flag는 하나 이상의 레벨 타일이 더 많은 타일로 분할되는 것을 지정한다. 존재하지 않는 경우, level2_tile_present_flag의 값은 0과 같은 것으로 추론된다. level2_tile_split_flag[i] + 1은 i번째 레벨 1 타일이 두 개 이상의 타일로 분할되도록 지정한다. 존재하지 않은 경우, level2_tile_split_flag[i]의 값은 0과 같은 것으로 추론된다.
다음은 전술한 측면의 제4 특정 예시 실시예이다. 각각의 타일 위치 및 크기가 시그널링될 수 있다. 이러한 타일 구조 시그널링을 지원하는 신택스는 아래 표와 같다. tile_top_left_address[i] 및 tile_bottom_right_address[i]는 타일에 의해 커버되는 직사각형 영역을 지시하는 픽처 내의 CTU 인덱스이다. 이러한 신택스 요소를 시그널링 비트 개수는 픽처에서 최대 CTU 개수를 나타내기에 충분해야 한다.
| pic_parameter_set_rbsp( ) { | 설명자 |
| ... | . |
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| tile_size_unit_idc | ue(v) |
| uniform_tile_flag | u(1) |
| if( uniform_tile_flag ) { | |
| num_tile_columns_minus1 | ue(v) |
| num_tile_rows_minus1 | ue(v) |
| } | |
| else { | |
| num_tiles_minus2 | ue(v) |
| for( i = 0; i < (num_tiles_minus2 + 2); i++ ) { | |
| tile_top_left_address[ i ] | u(v) |
| tile_bottom_right_address[ i ] | u(v) |
| } | |
| } | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
각각의 타일 위치 및 크기가 시그널링될 수 있다. 이러한 타일 구조 시그널링을 지원하는 신택스는 아래 표와 같을 수 있다. tile_top_left_address[i]는 픽처의 CTU 래스터 스캔 순서로 타일에 있는 제1 CTU의 CTU 인덱스이다. 타일 폭 및 타일 높이는 타일의 크기를 지정한다. 공통 타일 크기 유닛을 먼저 시그널링함으로써 이들 두 개의 신택스 요소를 시그널링할 때 일부 비트가 절약될 수 있다.
| pic_parameter_set_rbsp( ) { | 설명자 |
| ... | . |
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| tile_size_unit_idc | ue(v) |
| uniform_tile_flag | u(1) |
| if( uniform_tile_flag ) { | |
| num_tile_columns_minus1 | ue(v) |
| num_tile_rows_minus1 | ue(v) |
| } | |
| else { | |
| num_tiles_minus2 | ue(v) |
| for( i = 0; i < (num_tiles_minus2 + 2); i++ ) { | |
| tile_top_left_address[ i ] | u(v) |
| tile_width_minus1[ i ] | ue(v) |
| tile_height_minus1[ i ] | ue(v) |
| } | |
| } | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
다르게는, 시그널링은 [표 6]과 같을 수 있다.
| pic_parameter_set_rbsp( ) { | 설명자 |
| ... | . |
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| tile_size_unit_idc | ue(v) |
| uniform_tile_flag | u(1) |
| if( uniform_tile_flag ) { | |
| num_tile_columns_minus1 | ue(v) |
| num_tile_rows_minus1 | ue(v) |
| } | |
| else { | |
| num_tiles_minus2 | ue(v) |
| for( i = 0; i < (num_tiles_minus2 + 2); i++ ) { | |
| tile_x_offset[ i ] | ue(v) |
| tile_y_offset[ i ] | ue(v) |
| tile_width_minus1[ i ] | ue(v) |
| tile_height_minus1[ i ] | ue(v) |
| } | |
| } | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
다른 예에서, 각각의 타일 크기는 다음과 같이 시그널링될 수 있다. 유연한 타일 구조를 시그널링하기 위해, 각각의 타일의 위치는 시그널링되지 않을 수 있다. 대신에, 타일을 이전 타일의 바로 오른쪽 또는 바로 아래에 배치할지 여부를 지정하기 위해 플래그가 시그널링될 수 있다. 타일이 현재 타일의 오른쪽에만 있을 수 있거나 또는 아래에만 있을 수 있는 경우 이러한 플래그는 존재하지 않을 수 있다.tile_x_offset[i] 및 tile_y_offset[i]의 값은 다음의 순서화된 단계에 의해 도출될 수 있다.
tile_x_offset[0] 및 tile_y_offset[0]은 0과 같도록 설정된다.
maxWidth는 tile_width[0]과 같도록 설정되고 maxHeight는 tile_height[0]과 같도록 설정된다.
runningWidth는 tile_width[0]과 같도록 설정되고 runningHeight는 tile_height[0]과 같도록 설정된다.
lastNewRowHeight는 0과 같도록 설정된다.
TilePositionCannotBeInferred = false
For i > 0, 다음이 적용된다:
값 isRight는 다음과 같이 설정되는 것으로 한다:
if runningWidth + tile_width[i] <= PictureWidth, then isRight = = 1
else, isRight = = 0
값 isBelow는 다음과 같이 설정되는 것으로 한다:
if runningHeight + tile_height[i] <= PictureHeight, then isBelow = = 1
else, isBelow = = 0
If isRight = = 1 && isBelow = = 1 then TilePositionCannotBeInferred = true
If isRight = = 1 && isBelow = = 0 then 다음이 적용된다:
right_tile_flag[i] = 1
tile_x_offset[i] = runningWidth.
tile_y_offset[i] = (runningWidth == maxWidth) ? 0 : lastNewRowHeight
lastNewRowHeight = (runningWidth == maxWidth) ? 0 : lastNewRowHeight
else if isRight = = 0 && isBelow = = 1 then 다음이 적용된다:
right_tile_flag[i] = 0
tile_y_offset[i] = runningHeight
tile_x_offset[i] = (runningHeight == maxHeight) ? 0 : tile_x_offset[i - 1]
lastNewRowHeight = (runningHeight == maxHeight && runningWidth == maxWidth) ? runningHeight : lastNewRowHeight
else if isRight = = 1 && isBelow = = 1 && right_tile_flag[i] = = 1 then 다음이 적용된다:
tile_x_offset[i] = runningWidth.
tile_y_offset[i] = (runningWidth == maxWidth) ? 0 : lastNewRowHeight
lastNewRowHeight = (runningWidth == maxWidth) ? 0 : lastNewRowHeight
else (즉, isRight = = 1 && isBelow = = 1 && right_tile_flag[i] = = 0) then 다음이 적용된다:
tile_y_offset[i] = runningHeight
tile_x_offset[i] = (runningHeight == maxHeight) ? 0 : tile_x_offset[i - 1]
lastNewRowHeight = (runningHeight == maxHeight && runningWidth == maxWidth) ? runningHeight : lastNewRowHeight
if right_tile_flag[i] = = 1, 다음이 적용된다:
runningWidth = runningWidth + tile_width[i]
if runningWidth > maxWidth, then maxWidth를 runningWidth과 같도록 설정
runningHeight는 tile_y_offset[i] + tile_height[i]와 같다
else (즉, right_tile_flag[i] = = 0), 다음이 적용된다:
runningHeight = runningHeight + tile_height[i]
if runningHeight > maxHeight, then maxHeight를 runningHeight와 같도록 설정
runningWidth는 tile_x_offset[i] + tile_width[i]와 같다
전술한 것은 다음과 같이 의사코드로 설명될 수 있다.
tile_x_offset[0] = 0
tile_y_offset[0] = 0
maxWidth = tile_width[0]
maxHeight = tile_height[0]
runningWidth = tile_width[0]
runningHeight = tile_height[0]
lastNewRowHeight = 0
isRight = false
isBelow = false
TilePositionCannotBeInferred = false
for( i = 1; i < num_tiles_minus2 + 2; i++ ) {
TilePositionCannotBeInferred = false
isRight = ( runningWidth + tile_width[i] <= PictureWidth ) ? true : false
isbelow = ( runningHeight + tile_height[i] <= PictureHeight ) ? true : false
if (!isRight && !isBelow)
//오류. 이러한 경우는 발생하지 않을 것이다!
if (isRight && isBelow)
TilePositionCannotBeInferred = true
if (isRight && !isBelow) {
right_tile_flag[i] = true
tile_x_offst[i] = runningWidth
tile_y_offset[i] = (runningWidth == maxWidth) ? 0 : lastNewRowHeight
lastNewRowHeight = tile_y_offset[i]
}
else if (!isRight && isBelow) {
right_tile_flag[i] = false
tile_y_offset[i] = runningHeight
tile_x_offset[i] = (runningHeight == maxHeight) ? 0 : tile_x_offset[i-1]
lastNewRowHeight = (runningHeight == maxHeight && runningWidth == maxWidth) ?
runningHeight : lastNewRowHeight
}
else if ( right_tile_flag[i] ) {
tile_x_offst[i] = runningWidth
tile_y_offset[i] = (runningWidth == maxWidth) ? 0 : lastNewRowHeight
lastNewRowHeight = tile_y_offset[i]
}
else {
tile_y_offset[i] = runningHeight
tile_x_offset[i] = (runningHeight == maxHeight) ? 0 : tile_x_offset[i-1]
lastNewRowHeight = (runningHeight == maxHeight && runningWidth == maxWidth) ?
runningHeight : lastNewRowHeight
}
}
if ( right_tile_flag[i] ) {
runningWidth += tile_width[i]
if ( runningWidth > maxWidth ) maxWidth = runningWidth
runningHeight = tile_y_offset[i] + tile_height[i]
}
else {
runningHeight += tile_height[i]
if ( runningHeight > maxHeight ) maxHeight = runningHeight
runningWidth = tile_x_offset[i] + tile_width[i]
}
| pic_parameter_set_rbsp( ) { | 설명자 |
| ... | . |
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| tile_size_unit_idc | ue(v) |
| uniform_tile_flag | u(1) |
| if( uniform_tile_flag ) { | |
| num_tile_columns_minus1 | ue(v) |
| num_tile_rows_minus1 | ue(v) |
| } | |
| else { | |
| num_tiles_minus2 | ue(v) |
| for( i = 0; i < (num_tiles_minus2 + 2); i++ ) { | |
| tile_width_minus1 [ i ] | ue(v) |
| tile_height_minus1 [ i ] | ue(v) |
| if( TilePositionCannotBeInferred ) | |
| right_tile_flag[ i ] | u(1) |
| } | |
| } | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
다음은 의사코드에서 마지막 타일의 크기를 도출하는 구현이다.tile_x_offset[0] = 0
tile_y_offset[0] = 0
maxWidth = tile_width[0]
maxHeight = tile_height[0]
runningWidth = tile_width[0]
runningHeight = tile_height[0]
lastNewRowHeight = 0
isRight = false
isBelow = false
TilePositionCannotBeInferred = false
for( i = 1; i < num_tiles_minus2 + 2; i++ ) {
currentTileWidth = ( i == num_tiles_minus2 + 1 ) ? (PictureWidth - runningWidth) % PictureWidth
: tile_width[i]
currentTileHeight = ( i == num_tiles_minus2 + 1 ) ? (PictureHeight - runningHeight) % PictureHeight
: tile_Height[i]
isRight = ( runningWidth + currentTileWidth <= PictureWidth ) ? true : false
isbelow = ( runningHeight + currentTileHeight <= PictureHeight ) ? true : false
if (!isRight && !isBelow)
//오류. 이러한 경우는 발생하지 않을 것이다!
if (isRight && isBelow)
TilePositionCannotBeInferred = true
if (isRight && !isBelow) {
right_tile_flag[i] = true
tile_x_offst[i] = runningWidth
tile_y_offset[i] = (runningWidth == maxWidth) ? 0 : lastNewRowHeight
lastNewRowHeight = tile_y_offset[i]
}
else if (!isRight && isBelow) {
right_tile_flag[i] = false
tile_y_offset[i] = runningHeight
tile_x_offset[i] = (runningHeight == maxHeight) ? 0 : tile_x_offset[i-1]
lastNewRowHeight = (runningHeight == maxHeight && runningWidth == maxWidth) ?
runningHeight : lastNewRowHeight
}
else if ( right_tile_flag[i] ) {
tile_x_offst[i] = runningWidth
tile_y_offset[i] = (runningWidth == maxWidth) ? 0 : lastNewRowHeight
lastNewRowHeight = tile_y_offset[i]
}
else {
tile_y_offset[i] = runningHeight
tile_x_offset[i] = (runningHeight == maxHeight) ? 0 : tile_x_offset[i-1]
lastNewRowHeight = (runningHeight == maxHeight && runningWidth == maxWidth) ?
runningHeight : lastNewRowHeight
}
}
if ( right_tile_flag[i] ) {
runningWidth += currentTileWidth
if ( runningWidth > maxWidth ) maxWidth = runningWidth
runningHeight = tile_y_offset[i] + currentTileHeight
}
else {
runningHeight += currentTileHeight
if ( runningHeight > maxHeight ) maxHeight = runningHeight
runningWidth = tile_x_offset[i] + currentTileWidth
}
| pic_parameter_set_rbsp( ) { | 설명자 |
| ... | . |
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| tile_size_unit_idc | ue(v) |
| uniform_tile_flag | u(1) |
| if( uniform_tile_flag ) { | |
| num_tile_columns_minus1 | ue(v) |
| num_tile_rows_minus1 | ue(v) |
| } | |
| else { | |
| num_tiles_minus2 | ue(v) |
| for( i = 0; i < (num_tiles_minus2 + 1); i++ ) { | |
| tile_width_minus1[ i ] | ue(v) |
| tile_height_minus1[ i ] | ue(v) |
| if( TilePositionCannotBeInferred ) | |
| right_tile_flag[ i ] | u(1) |
| } | |
| } | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
추가 시그널링 비트 절약을 위해, 고유 타일 크기의 개수는 유닛 타일 크기의 표를 지원하도록 시그널링될 수 있다. 따라서, 타일 크기는 인덱스로만 참조될 수 있다.
| pic_parameter_set_rbsp( ) { | 설명자 |
| ... | . |
| single_tile_in_pic_flag | u(1) |
| if( !single_tile_in_pic_flag ) { | |
| tile_size_unit_idc | ue(v) |
| uniform_tile_flag | u(1) |
| if( uniform_tile_flag ) { | |
| num_tile_columns_minus1 | ue(v) |
| num_tile_rows_minus1 | ue(v) |
| } | |
| else { | |
| num_tiles_minus2 | ue(v) |
| num_unique_tile_sizes | ue(v) |
| for( i = 0; i < num_unique_tile_sizes; i++ ) { | |
| preset_tile_width_minus1[ i ] | ue(v) |
| preset_tile_height_minus1[ i ] | ue(v) |
| } | |
| for( i = 0; i < (num_tiles_minus2 + 2); i++ ) { | |
| if ( num_unique_tile_sizes ) | |
| tile_size_idx[ i ] | u(v) |
| else { | |
| tile_width_minus1[ i ] | ue(v) |
| tile_height_minus1[ i ] | ue(v) |
| } | |
| if( TilePositionCannotBeInferred ) | |
| right_tile_flag[ i ] | u(1) |
| } | |
| } | |
| loop_filter_across_tiles_enabled_flag | u(1) |
| } | |
| rbsp_trailing_bits( ) | |
| } |
도 9는 예시적인 비디오 코딩 장치(900)의 개략도이다. 비디오 코딩 장치(900)는 여기에서 설명된 바와 같이 개시된 예시/실시예를 구현하는데 적합하다. 비디오 코딩 장치(900)는 다운스트림 포트(920), 업스트림 포트(950), 및/또는 네트워크를 통해 데이터 업스트림 및/또는 다운스트림을 통신하기 위한 전송기 및/또는 수신기를 포함하는 트랜시버 유닛(Tx/Rx)(910)을 포함한다. 비디오 코딩 장치(900)는 또한 데이터를 처리하기 위한 로직 유닛 및/또는 중앙 처리 유닛(central processing unit, CPU)을 포함하는 프로세서(930) 및 데이터를 저장하기 위한 메모리(932)를 포함한다. 비디오 코딩 장치(900)는 또한 전기, 광학 또는 무선 통신 네트워크를 통한 데이터의 통신을 위해 업스트림 포트(950) 및/또는 다운스트림 포트(920)에 연결된 전기, 광-전기(optical-to-electrical, OE) 컴포넌트, 전기-광(electrical-to-optical, EO) 컴포넌트 및/또는 무선 통신 컴포넌트를 포함할 수 있다. 비디오 코딩 장치(900)는 또한 사용자와 데이터를 통신하기 위한 입력 및/또는 출력(I/O) 장치(960)를 포함할 수 있다. I/O 장치(960)는 비디오 데이터를 디스플레이하기 위한 디스플레이, 오디오 데이터를 출력하기 위한 스피커 등과 같은 출력 장치를 포함할 수 있다. I/O 장치(960)는 또한 키보드, 마우스, 트랙볼 등과 같은 입력 장치, 및/또는 이러한 출력 장치와 상호 작용하기 위한 대응하는 인터페이스를 포함할 수 있다.프로세서(930)는 하드웨어 및 소프트웨어에 의해 구현된다. 프로세서(930)는 하나 이상의 CPU 칩, 코어(예를 들어, 멀티 코어 프로세서), FPGA(field-programmable gate array), ASIC(application specific integrated circuit) 및 DSP(digital signal processor)로서 구현될 수 있다. 프로세서(930)는 다운스트림 포트(920), Tx/Rx(910), 업스트림 포트(950) 및 메모리(932)와 통신한다. 프로세서(930)는 코딩 모듈(914)을 포함한다. 코딩 모듈(914)은 비트스트림(500) 및/또는 유연한 비디오 타일링 방식(800)에 따라 분할된 이미지를 사용할 수 있는 방법(100, 1000, 1100), 메커니즘(600), 및/또는 애플리케이션(700)과 같은 여기에서 설명된 개시된 실시예를 구현한다. 코딩 모듈(914)은 또한 여기에서 설명된 임의의 다른 방법/메커니즘을 구현할 수 있다. 또한, 코딩 모듈(914)은 코덱 시스템(200), 인코더(300), 및/또는 디코더(400)를 구현할 수 있다. 예를 들어, 코딩 모듈(914)은 픽처 제1 레벨 타일을 분할하고 제1 레벨 타일을 제2 레벨 타일로 분할할 수 있다. 코딩 모듈(914)은 또한 별도의 서브 픽처 추출을 지원하기 위해 이러한 타일을 직사각형 타일 그룹으로 할당할 수 있다. 코딩 모듈(914)은 또한 제1 레벨 타일 및 제2 레벨 타일의 구성을 지시하기 위해 지원 데이터를 시그널링할 수 있다. 코딩 모듈(914)은 여기에서 설명된 바와 같은 다양한 사용 사례에 대해 상이한 해상도의 서브 픽처를 단일 픽처로 결합하기 위해 이러한 메커니즘을 사용하는 것을 추가로 지원한다. 이와 같이, 코딩 모듈(914)은 비디오 코딩 장치(900)의 기능을 개선할 뿐만 아니라 비디오 코딩 기술에 특정한 문제를 해결한다. 또한, 코딩 모듈(914)은 비디오 코딩 장치(900)를 상이한 상태로 변환시킨다. 다르게는, 코딩 모듈(914)은 메모리(932)에 저장된 명령으로서 구현될 수 있고 프로세서(930)에 의해 실행될 수 있다(예를 들어, 비일시적 매체에 저장된 컴퓨터 프로그램 제품으로서임).
메모리(932)는 디스크, 테이프 드라이브, 솔리드 스테이트 드라이브, 읽기 전용 메모리(ROM), 랜덤 액세스 메모리(RAM), 플래시 메모리, TCAM(ternary content-addressable memory), SRAM(static random-access memory) 등과 같은 하나 이상의 메모리 유형을 포함한다. 메모리(932)는 그러한 프로그램이 실행을 위해 선택될 때 프로그램을 저장하고, 프로그램 실행 중에 판독되는 명령 및 데이터를 저장하기 위해 오버 플로우 데이터 저장 장치로 사용될 수 있다.
도 10은 유연한 비디오 타일링 방식(800)과 같은 유연한 타일링 방식을 사용함으로써 이미지를 인코딩하는 예시적인 방법(1000)의 흐름도이다. 방법(1000)은 방법(100), 메커니즘(600) 및/또는 지원 애플리케이션(700)을 수행하는 경우 코덱 시스템(200), 인코더(300) 및/또는 비디오 코딩 장치(900)와 같은 인코더에 의해 사용될 수 있다. 또한, 방법(1000)은 디코더(400)와 같은 디코더로의 전송을 위한 비트스트림(500)을 생성하기 위해 사용될 수 있다.
방법(1000)은 인코더가 복수의 이미지를 포함하는 비디오 시퀀스를 수신하고 예를 들어 사용자 입력에 기초하여 해당 비디오 시퀀스를 비트스트림으로 인코딩하기는 것으로 결정하는 경우에 시작될 수 있다. 예를 들어, 비디오 시퀀스 및 그에 따른 이미지는 복수의 해상도로 인코딩될 수 있다. 단계 1001에서, 픽처는 복수의 제1 레벨 타일로 분할된다. 단계 1003에서, 제1 레벨 타일의 서브 세트가 복수의 제2 레벨 타일로 분할된다. 각각의 제2 레벨 타일은 픽처 데이터의 단일 직사각형 슬라이스를 포함할 수 있다. 일부 예에서, 서브 세트 외부의 제1 레벨 타일은 제1 해상도의 픽처 데이터를 포함하고, 제2 레벨 타일은 제1 해상도와 다른 제2 해상도의 픽처 데이터를 포함한다. 일부 예에서, 제1 레벨 타일의 서브 세트 내의 각각의 제1 레벨 타일은 둘 이상의 완전한 제2 레벨 타일을 포함한다.
단계 1005에서, 제1 레벨 타일 및 제2 레벨 타일은 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 픽처의 직사각형 부분을 덮도록 제한되도록 하나 이상의 타일 그룹으로 할당된다. 특정 예로서, 하나 이상의 타일 그룹 각각은 임의의 제1 레벨 타일이 복수의 제2 레벨 타일로 분할되는 경우(예를 들어, 임의의 유연한 타일링이 사용되는 경우) 픽처의 직사각형 부분을 덮도록 제한될 수 있다. 따라서, 제1 레벨 타일 및 제2 레벨 타일은 왼쪽 경계에서 오른쪽 경계로 픽처를 수평으로 횡단하는 래스터 스캔 순서에 의해 하나 이상의 타일 그룹에 할당되지 않는다. 또한, 픽처의 직사각형 부분을 덮는 것은 픽처의 완전한 수평 부분보다 적게 덮는 것을 포함할 수 있다.
단계 1007에서, 제1 레벨 타일 및 제2 레벨 타일은 비트스트림으로 인코딩된다. 일부 예에서, 제2 레벨 타일의 구성을 지시하는 데이터는 픽처와 연관된 픽처 파라미터 세트의 비트스트림으로 인코딩될 수 있다. 제2 레벨 타일의 구성은 (예를 들어, PPS에서) 분할된 제1 레벨 타일에 대한 다수의 제2 레벨 타일 열 및 다수의 제2 레벨 타일 행으로서 시그널링될 수 있다. 일부 예에서, 제1 레벨 타일 폭이 최소 폭 임계값의 2배 미만이고 제1 레벨 타일 높이가 최소 높이 임계값의 2배 미만인 경우 제2 레벨 타일 열의 개수 및 제2 레벨 타일 행의 개수를 명시적으로 지시하는 데이터가 비트스트림에서 생략된다. 일부 예에서, 제2 레벨 타일로 분할되는 제1 레벨 타일을 지시하는 분할 지시는 비트스트림(예를 들어, PPS)에서 인코딩될 수 있다. 일부 예에서, 제1 레벨 타일 폭이 최소 폭 임계값 미만이고 제1 레벨 타일 높이가 최소 높이 임계값 미만인 경우 대응하는 제1 레벨 타일에 대한 비트스트림으로부터 분할 지시가 생략될 수 있다.
단계 1009에서, 비트스트림은 디코더를 향한 통신을 위해 메모리에 저장될 수 있다. 비트스트림은 요청시 디코더로 전송될 수 있다.
도 11은 유연한 비디오 타일링 방식(800)과 같은 유연한 타일링 방식을 사용함으로써 이미지를 디코딩하는 예시적인 방법(1100)의 흐름도이다.
방법(1100)은 방법(100), 메커니즘(600) 및/또는 지원 애플리케이션(700)을 수행하는 경우 코덱 시스템(200), 디코더(400) 및/또는 비디오 코딩 장치(900)와 같은 디코더에 의해 사용될 수 있다. 또한, 방법(1100)은 인코더(300)와 같은 인코더로부터의 비트스트림(500)을 수신할 때 사용될 수 있다.
방법(1100)은 디코더가 예를 들어 방법(1000)의 결과로서 비디오 시퀀스를 나타내는 코딩된 데이터의 비트스트림을 수신하기 시작할 때 시작될 수 있다. 비트스트림은 복수의 해상도로 코딩된 비디오 시퀀스로부터의 비디오 데이터를 포함할 수 있다. 단계 1101에서, 비트스트림이 수신된다. 비트스트림은 복수의 제1 레벨 타일로 분할된 픽처를 포함한다. 제1 레벨 타일의 서브 세트는 복수의 제2 레벨 타일로 추가로 분할된다. 각각의 제2 레벨 타일은 픽처 데이터의 단일 직사각형 슬라이스를 포함할 수 있다. 일부 예에서, 서브 세트 외부의 제1 레벨 타일은 제1 해상도의 픽처 데이터를 포함하고 제2 레벨 타일은 제1 해상도와 다른 제2 해상도의 픽처 데이터를 포함한다. 일부 예에서, 제1 레벨 타일의 서브 세트 내의 각각의 제1 레벨 타일은 둘 이상의 완전한 제2 레벨 타일을 포함한다. 제1 레벨 타일 및 제2 레벨 타일은 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 픽처의 직사각형 부분을 덮도록 제한되도록 하나 이상의 타일 그룹으로 할당될 수 있다. 예를 들어, 하나 이상의 타일 그룹 각각은 임의의 제1 레벨 타일이 복수의 제2 레벨 타일로 분할되는 경우 픽처의 직사각형 부분을 덮도록 제한될 수 있다(예를 들어, 유연한 타일링이 사용됨). 또한, 제1 레벨 타일 및 제2 레벨 타일은 왼쪽 경계에서 오른쪽 경계로 픽처를 수평으로 횡단하는 래스터 스캔 순서에 의해 하나 이상의 타일 그룹에 할당되지 않을 수 있다. 일부 경우에, 픽처의 직사각형 부분을 덮는 것은 픽처의 완전한 수평 부분보다 적게 덮는 것을 포함한다.
단계 1103에서, 제1 레벨 타일의 구성 및 제2 레벨 타일의 구성은 하나 이상의 타일 그룹에 기초하여 결정된다. 예를 들어, 제2 레벨 타일의 구성을 지시하는 데이터는 픽처와 연관된 픽처 파라미터 세트로부터 획득될 수 있다. 일부 예에서, 제2 레벨 타일의 구성은 분할된 제1 레벨 타일에 대한 제2 레벨 타일 열의 개수 및 제2 레벨 타일 행의 개수를 지시하는 데이터로부터 획득된다. 일부 예에서, 제1 레벨 타일 폭이 최소 폭 임계값의 두 배 미만이고 제1 레벨 타일 높이가 최소 높이 임계값 미만일 때 제2 레벨 타일 열의 개수 및 제2 레벨 타일 행의 개수를 명시적으로 지시하는 데이터는 대응하는 타일에 대한 비트스트림으로부터 생략된다. 일부 예에서, 분할 지시는 제1 레벨 타일 및 제2 레벨 타일의 구성을 결정하는 일부로서 비트스트림으로부터 획득될 수 있다. 분할 지시는 제2 레벨 타일로 분할된 제1 레벨 타일을 지시할 수 있다. 일부 예에서, 제1 레벨 타일 폭이 최소 폭 임계값 미만이고 제1 레벨 타일 높이가 최소 높이 임계값 미만인 경우 제1 레벨 타일이 제2 레벨 타일로 분할되는지 여부를 명시적으로 지시하는 분할 지시 데이터는 비트스트림에서 생략된다.
단계 1105에서, 제1 레벨 타일 및 제2 레벨 타일은 제1 레벨 타일의 구성 및 제2 레벨 타일의 구성에 기초하여 디코딩된다. 단계 1107에서, 디코딩된 제1 레벨 타일 및 제2 레벨 타일에 기초하여 디스플레이를 위해 재구성된 비디오 시퀀스가 생성된다.
도 12는 유연한 비디오 타일링 방식(800)과 같은 유연한 타일링 방식을 사용함으로써 비디오 시퀀스를 코딩하기 위한 예시 시스템(1200)의 개략도이다. 시스템(1200)은 코덱 시스템(200), 인코더(300), 디코더(400), 및/또는 비디오 코딩 장치(900)와 같은 인코더 및 디코더에 의해 구현될 수 있다. 또한, 시스템(1200)은 방법(100, 1000, 1100), 메커니즘(600) 및/또는 애플리케이션(700)을 구현할 때 사용될 수 있다. 시스템(1200)은 또한 데이터를 비트스트림(500)과 같은 비트스트림으로 인코딩하고, 사용자에게 디스플레이하기 위해 이러한 비트스트림을 디코딩할 수 있다.
시스템(1200)은 비디오 인코더(1202)를 포함한다. 비디오 인코더(1202)는 픽처를 복수의 제1 레벨 타일로 분할하고 제1 레벨 타일의 서브 세트를 복수의 제2 레벨 타일로 분할하기 위한 분할 모듈(1201)을 포함한다. 비디오 인코더(1202)는 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 픽처의 직사각형 부분을 덮도록 제한되도록 제1 레벨 타일 및 제2 레벨 타일을 하나 이상의 타일 그룹으로 할당하기 위한 할당 모듈(1203)을 더 포함한다. 비디오 인코더(1202)는 제1 레벨 타일 및 제2 레벨 타일을 비트스트림으로 인코딩하기 위한 인코딩 모듈(1205)을 더 포함한다. 비디오 인코더(1202)는 디코더를 향한 통신을 위해 비트스트림을 저장하기 위한 저장 모듈(1207)을 더 포함한다. 비디오 인코더(1202)는 디코더를 향해 비트스트림을 전송하기 위한 전송 모듈(1209)을 더 포함한다. 비디오 인코더(1202)는 방법(1000)의 임의의 단계를 수행하도록 추가로 구성될 수 있다.
시스템(1200)은 또한 비디오 디코더(1210)를 포함한다. 비디오 디코더(1210)는 복수의 제1 레벨 타일로 분할된 픽처를 포함하는 비트스트림을 수신하기 위한 수신 모듈(1211)을 포함하며, 여기서 제1 레벨 타일의 서브 세트는 복수의 제2 레벨 타일로 추가로 분할되고, 제1 레벨 타일 및 제2 레벨 타일은 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 픽처의 직사각형 부분을 덮도록 제한되도록 하나 이상의 타일 그룹으로 할당된다. 비디오 디코더(1210)는 하나 이의 타일 그룹에 기초하여 제1 레벨 타일의 구성 및 제2 레벨 타일의 구성을 결정하기 위한 결정 모듈(1213)을 더 포함한다. 비디오 디코더(1210)는 제1 레벨 타일의 구성 및 제2 레벨 타일의 구성에 기초하여 제1 레벨 타일 및 제2 레벨 타일을 디코딩하기 위한 디코딩 모듈(1215)을 더 포함한다. 비디오 디코더(1210)는 디코딩된 제1 레벨 타일 및 제2 레벨 타일에 기초하여 디스플레이를 위한 재구성된 비디오 시퀀스를 생성하기 위한 생성 모듈(1217)을 더 포함한다. 비디오 디코더(1210)는 방법(1100)의 임의의 단계를 수행하도록 추가로 구성될 수 있다.
제1 컴포넌트와 제2 컴포넌트 사이에 라인, 트레이스 또는 다른 매체를 제외하고 중간 컴포넌트가 없을 때 제1 컴포넌트는 제2 컴포넌트에 직접 결합된다. 제1 컴포넌트와 제2 컴포넌트 사이에 라인, 트레이스 또는 다른 매체 이외의 중간 컴포넌트가 있을 때 제1 컴포넌트는 제2 컴포넌트에 간접적으로 결합된다. 용어 "결합된" 및 그 변형은 직접 결합 및 간접 결합을 모두 포함한다. 용어 "약"의 사용은 달리 명시되지 않는 한 후속 숫자의 ± 10%를 포함하는 범위를 의미한다.
또한, 여기에서 설명된 예시적인 방법의 단계가 반드시 설명된 순서로 수행되어야 하는 것은 아니며, 그러한 방법의 단계의 순서는 단지 예시적인 것으로 이해되어야 함이 이해되어야 한다. 마찬가지로, 추가 단계가 이러한 방법에 포함될 수 있고, 본 개시의 다양한 실시예와 일치하는 방법에서 특정 단계가 생략되거나 결합될 수 있다.
본 개시에서 여러 실시예가 제공되었지만, 개시된 시스템 및 방법은 본 개시의 사상 또는 범위를 벗어나지 않고 많은 다른 특정 형태로 구현 될 수 있이 이해될 수 있다. 본 예시는 제한적인 것이 아니라 예시적인 것으로 간주되어야 하며, 의도는 여기에서 제공된 세부 사항에 제한되지 않는다. 예를 들어, 다양한 요소 또는 컴포넌트는 다른 시스템에서 결합되거나 또는 통합될 수 있거나, 또는 특정 기능이 생략되거나 구현되지 않을 수 있다.
또한, 다양한 실시예에서 개별적이거나 별개로 설명되고 예시된 기술, 시스템, 서브 시스템 및 방법은 본 개시의 범위를 벗어나지 않고 다른 시스템, 컴포넌트, 기술 또는 방법과 결합되거나 통합될 수 있다. 변경, 대체 및 변형의 다른 예는 당업자에 의해 확인될 수 있으며 여기에 개시된 사상 및 범위를 벗어나지 않고 행해질 수 있다.
Claims (22)
- 인코더에서 구현되는 방법으로서,
상기 인코더의 프로세서에 의해, 픽처(picture)를 복수의 제1 레벨 타일로 분할하는 단계;
상기 프로세서에 의해, 상기 제1 레벨 타일의 서브 세트를 복수의 제2 레벨 타일로 분할하는 단계;
상기 프로세서에 의해, 상기 제2 레벨 타일 슬라이스를 포함하는 할당된 타일 그룹의 모든 타일이 상기 픽처의 직사각형 영역을 덮도록 제한되도록 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 하나 이상의 타일 그룹으로 할당하는 단계;
상기 프로세서에 의해, 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 비트스트림으로 인코딩하는 단계; 및
디코더를 향한 통신을 위한 비트스트림을 상기 인코더의 메모리에 저장하는 단계
를 포함하는 방법. - 제1항에 있어서,
상기 서브 세트 외부의 제1 레벨 타일은 제1 해상도의 픽처 데이터를 포함하고 제2 레벨 타일은 상기 제1 해상도와 다른 제2 해상도의 픽처 데이터를 포함하는,
방법. - 제1항 내지 제2항 중 어느 한 항에 있어서,
상기 하나 이상의 타일 그룹 각각은 임의의 제1 레벨 타일이 복수의 제2 레벨 타일로 분할되는 경우 상기 픽처의 직사각형 영역을 덮도록 제한되는,
방법. - 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 제1 레벨 타일 및 상기 제2 레벨 타일은 왼쪽 경계에서 오른쪽 경계로 상기 픽처를 수평으로 횡단하는 래스터 스캔(raster scan) 순서에 의해 상기 하나 이상의 타일 그룹에 할당되지 않는,
방법. - 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 픽처의 직사각형 영역을 덮는 것은 상기 픽처의 완전한 수평 영역보다 작은 영역을 덮는 것을 포함하는,
방법. - 제1항 내지 제5항 중 어느 한 항에 있어서,
각각의 제2 레벨 타일은 상기 픽처로부터의 픽처 데이터의 단일 슬라이스를 포함하는,
방법. - 제1항 내지 제6항 중 어느 한 항에 있어서,
상기 프로세서에 의해, 분할된 제1 레벨 타일에 대한 제2 레벨 타일 행(row) 및 제2 레벨 타일 열(column)을 인코딩하는 단계
를 더 포함하며,
상기 제2 레벨 타일 행 및 상기 제2 레벨 타일 열은 상기 픽처와 연관된 픽처 파라미터 세트로 인코딩되는,
방법. - 제1항 내지 제7항 중 어느 한 항에 있어서,
제1 레벨 타일이 제2 레벨 타일로 분할되는지 여부를 명시적으로 지시하는 데이터는 최소 폭 임계값보다 작은 폭을 갖는 제1 레벨 타일에 대해 상기 비트스트림으로부터 생략되고 높이는 최소 높이 임계값보다 작으며, 제2 레벨 타일 행 및 제2 레벨 타일 열은 상기 최소 폭 임계값의 두 배보다 작은 폭을 갖는 분할된 제1 레벨 타일에 대해 상기 비트스트림으로부터 생략되고 높이는 상기 최소 높이 임계값의 두 배보다 작은,
방법. - 디코더에서 구현되는 방법으로서,
상기 디코더의 프로세서에 의해 수신기를 통해, 복수의 제1 레벨 타일로 분할된 픽처를 포함하는 비트스트림을 수신하는 단계 ― 상기 제1 레벨 타일의 서브 세트는 복수의 제2 레벨 타일로 추가로 분할되고, 상기 제1 레벨 타일 및 상기 제2 레벨 타일은 상기 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 상기 픽처의 직사각형 영역을 덮도록 제한되도록 하나 이상의 타일 그룹으로 할당됨 ―;
상기 프로세서에 의해, 상기 하나 이상의 타일 그룹에 기초하여 상기 제1 레벨 타일의 구성 및 상기 제2 레벨 타일의 구성을 결정하는 단계;
상기 프로세서에 의해, 상기 제1 레벨 타일의 구성 및 상기 제2 레벨 타일의 구성에 기초하여 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 디코딩하는 단계; 및
상기 프로세서에 의해, 디코딩된 제1 레벨 타일 및 제2 레벨 타일에 기초하여 디스플레이를 위한 재구성된 비디오 시퀀스를 생성하는 단계
를 포함하는 방법. - 제9항에 있어서,
상기 서브 세트 외부의 제1 레벨 타일은 제1 해상도의 픽처 데이터를 포함하고 제2 레벨 타일은 상기 제1 해상도와 다른 제2 해상도의 픽처 데이터를 포함하는,
방법. - 제9항 내지 제10항 중 어느 한 항에 있어서,
상기 하나 이상의 타일 그룹 각각은 임의의 제1 레벨 타일이 복수의 제2 레벨 타일로 분할되는 경우 상기 픽처의 직사각형 영역을 덮도록 제한되는,
방법. - 제9항 내지 제11항 중 어느 한 항에 있어서,
상기 제1 레벨 타일 및 상기 제2 레벨 타일은 왼쪽 경계에서 오른쪽 경계로 상기 픽처를 수평으로 횡단하는 래스터 스캔 순서에 의해 상기 하나 이상의 타일 그룹에 할당되지 않는,
방법. - 제9항 내지 제12항 중 어느 한 항에 있어서,
상기 픽처의 직사각형 영역을 덮는 것은 상기 픽처의 완전한 수평 영역보다 작은 영역을 덮는 것을 포함하는,
방법. - 제9항 내지 제13항 중 어느 한 항에 있어서,
각각의 제2 레벨 타일은 상기 픽처로부터의 픽처 데이터의 단일 슬라이스를 포함하는,
방법. - 제9항 내지 제14항 중 어느 한 항에 있어서,
상기 프로세서에 의해, 상기 픽처와 연관된 픽처 파라미터 세트로부터 분할된 제1 레벨 타일에 대한 제2 레벨 타일 행 및 제2 레벨 타일 열을 획득하는 단계
를 더 포함하는, 방법. - 제9항 내지 제15항 중 어느 한 항에 있어서,
제1 레벨 타일이 제2 레벨 타일로 분할되는지 여부를 명시적으로 지시하는 데이터는 최소 폭 임계값보다 작은 폭을 갖는 제1 레벨 타일에 대해 상기 비트스트림으로부터 생략되고 높이는 최소 높이 임계값보다 작으며, 제2 레벨 타일 행 및 제2 레벨 타일 열은 상기 최소 폭 임계값의 두 배보다 작은 폭을 갖는 분할된 제1 레벨 타일에 대해 상기 비트스트림으로부터 생략되고 높이는 상기 최소 높이 임계값의 두 배보다 작은,
방법. - 비디오 코딩 장치로서,
프로세서, 상기 프로세서에 결합된 수신기, 및 상기 프로세서에 결합된 전송기
를 포함하며,
상기 프로세서, 수신기 및 전송기는 제1항 내지 제16항 중 어느 한 항의 방법을 수행하도록 구성되는,
비디오 코딩 장치 - 비 일시적 컴퓨터 판독 가능 매체로서,
비디오 코딩 장치에 의한 사용을 위한 컴퓨터 프로그램 제품을 포함하며,
상기 컴퓨터 프로그램 제품은 프로세서에 의해 실행될 때 상기 비디오 코딩 장치로 하여금 제1항 내지 제16항 중 어느 한 항의 방법을 수행하도록 상기 비 일시적 컴퓨터 판독 가능 매체에 저장된 컴퓨터 실행 가능 명령을 포함하는,
비 일시적 컴퓨터 판독 가능 매체. - 인코더로서,
픽처를 복수의 제1 레벨 타일로 분할하고,
상기 제1 레벨 타일의 서브 세트를 복수의 제2 레벨 타일로 분할하기 위한
분할 수단;
상기 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 상기 픽처의 직사각형 영역을 덮도록 제한되도록 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 하나 이상의 타일 그룹으로 할당하기 위한 할당 수단;
상기 프로세서에 의해, 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 비트스트림으로 인코딩하기 위한 인코딩 수단; 및
디코더를 향한 통신을 위한 비트스트림을 저장하기 위한 저장 수단
을 포함하는 인코더. - 제19항에 있어서,
상기 인코더는 제1항 내지 제8항 중 어느 한 항의 방법을 수행하도록 추가로 구성되는,
인코더. - 디코더로서,
복수의 제1 레벨 타일로 분할된 픽처를 포함하는 비트스트림을 수신하기 위한 수신 수단 ― 상기 제1 레벨 타일의 서브 세트는 복수의 제2 레벨 타일로 추가로 분할되고, 상기 제1 레벨 타일 및 상기 제2 레벨 타일은 상기 제2 레벨 타일을 포함하는 할당된 타일 그룹의 모든 타일이 상기 픽처의 직사각형 영역을 덮도록 제한되도록 하나 이상의 타일 그룹으로 할당됨 ―;
상기 하나 이상의 타일 그룹에 기초하여 상기 제1 레벨 타일의 구성 및 상기 제2 레벨 타일의 구성을 결정하기 위한 결정 수단;
상기 제1 레벨 타일의 구성 및 상기 제2 레벨 타일의 구성에 기초하여 상기 제1 레벨 타일 및 상기 제2 레벨 타일을 디코딩하기 위한 디코딩 수단; 및
디코딩된 제1 레벨 타일 및 제2 레벨 타일에 기초하여 디스플레이를 위한 재구성된 비디오 시퀀스를 생성하기 위한 생성 수단
을 포함하는 디코더. - 제20항에 있어서,
상기 디코더는 제9항 내지 제16항 중 어느 한 항의 방법을 수행하도록 추가로 구성되는,
디코더.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862785511P | 2018-12-27 | 2018-12-27 | |
| US62/785,511 | 2018-12-27 | ||
| PCT/US2019/068793 WO2020140066A1 (en) | 2018-12-27 | 2019-12-27 | Flexible tiling improvements in video coding |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210095958A true KR20210095958A (ko) | 2021-08-03 |
Family
ID=71127261
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217023527A KR20210095959A (ko) | 2018-12-27 | 2019-12-27 | 비디오 인코더, 비디오 디코더 및 대응하는 방법 |
| KR1020217023485A KR20210095958A (ko) | 2018-12-27 | 2019-12-27 | 비디오 코딩의 유연한 타일링 개선 |
| KR1020217023328A KR20210096305A (ko) | 2018-12-27 | 2019-12-27 | 비디오 인코더 및 비디오 디코더, 그리고 대응하는 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217023527A KR20210095959A (ko) | 2018-12-27 | 2019-12-27 | 비디오 인코더, 비디오 디코더 및 대응하는 방법 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217023328A KR20210096305A (ko) | 2018-12-27 | 2019-12-27 | 비디오 인코더 및 비디오 디코더, 그리고 대응하는 방법 |
Country Status (11)
| Country | Link |
|---|---|
| US (4) | US11616961B2 (ko) |
| EP (3) | EP3903491A4 (ko) |
| JP (6) | JP7210748B2 (ko) |
| KR (3) | KR20210095959A (ko) |
| CN (3) | CN113261287A (ko) |
| AU (1) | AU2019414460B2 (ko) |
| BR (1) | BR112021012632A2 (ko) |
| CA (1) | CA3125186A1 (ko) |
| MX (3) | MX2021007874A (ko) |
| SG (1) | SG11202107008TA (ko) |
| WO (3) | WO2020140062A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO345066B1 (en) | 2018-02-19 | 2020-09-14 | Connect Lng As | A mooring device and a floating unit comprising at least one mooring device |
| MX2021007874A (es) | 2018-12-27 | 2021-10-26 | Huawei Tech Co Ltd | Un codificador de video, un decodificador de video y métodos correspondientes. |
| EP3903277A4 (en) * | 2018-12-28 | 2022-02-23 | Huawei Technologies Co., Ltd. | TILE GROUPS FOR SOFT TILE IN VIDEO CODING |
| WO2020142540A1 (en) * | 2018-12-31 | 2020-07-09 | Futurewei Technologies, Inc. | An encoder, a decoder and corresponding methods for tile configuration signaling |
| JP7089113B2 (ja) * | 2019-03-29 | 2022-06-21 | 株式会社ソニー・インタラクティブエンタテインメント | 境界設定装置、境界設定方法及びプログラム |
| CN110650357B (zh) * | 2019-09-27 | 2023-02-10 | 腾讯科技（深圳）有限公司 | 视频解码方法及装置 |
| US11477450B2 (en) * | 2019-12-20 | 2022-10-18 | Zte (Uk) Limited | Indication of video slice height in video subpictures |
| US11863786B2 (en) * | 2021-05-21 | 2024-01-02 | Varjo Technologies Oy | Method of transporting a framebuffer |
| KR102537317B1 (ko) * | 2022-08-19 | 2023-05-26 | 세종대학교산학협력단 | 렌더링 성능을 올리기 위한 멀티레벨 선택적 렌더링 방법 및 장치 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9584819B2 (en) * | 2011-10-24 | 2017-02-28 | Qualcomm Incorporated | Grouping of tiles for video coding |
| WO2013068498A2 (en) * | 2011-11-08 | 2013-05-16 | Telefonaktiebolaget L M Ericsson (Publ) | Tile size in video coding |
| US10244246B2 (en) * | 2012-02-02 | 2019-03-26 | Texas Instruments Incorporated | Sub-pictures for pixel rate balancing on multi-core platforms |
| WO2013115606A1 (ko) * | 2012-02-04 | 2013-08-08 | 엘지전자 주식회사 | 비디오 인코딩 방법, 비디오 디코딩 방법 및 이를 이용하는 장치 |
| US10257522B2 (en) | 2012-06-25 | 2019-04-09 | Sony Corporation | Image decoding device, image decoding method, image encoding device, and image encoding method |
| US9270994B2 (en) * | 2012-06-29 | 2016-02-23 | Cisco Technology, Inc. | Video encoder/decoder, method and computer program product that process tiles of video data |
| WO2014172387A1 (en) * | 2013-04-15 | 2014-10-23 | Huawei Technologies Co., Ltd. | Method and apparatus of depth prediction mode selection |
| GB2540227B (en) * | 2015-12-21 | 2018-01-17 | Imagination Tech Ltd | Allocation of tiles to processing engines in a graphics processing system |
| US11222397B2 (en) * | 2016-12-23 | 2022-01-11 | Qualcomm Incorporated | Foveated rendering in tiled architectures |
| US10895946B2 (en) * | 2017-05-30 | 2021-01-19 | Palantir Technologies Inc. | Systems and methods for using tiled data |
| CN112585970A (zh) * | 2018-06-21 | 2021-03-30 | 瑞典爱立信有限公司 | 灵活图块分区 |
| US11553180B2 (en) * | 2018-06-21 | 2023-01-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Tile partitions with sub-tiles in video coding |
| TWI743514B (zh) | 2018-07-09 | 2021-10-21 | 弗勞恩霍夫爾協會 | 用於經編碼圖像多樣化空間劃分之編碼器、解碼器、編碼方法及解碼方法 |
| US11653010B2 (en) * | 2018-12-21 | 2023-05-16 | Sharp Kabushiki Kaisha | Moving image encoding device and moving image decoding device |
| MX2021007874A (es) | 2018-12-27 | 2021-10-26 | Huawei Tech Co Ltd | Un codificador de video, un decodificador de video y métodos correspondientes. |
-
2019
- 2019-12-27 MX MX2021007874A patent/MX2021007874A/es unknown
- 2019-12-27 JP JP2021538016A patent/JP7210748B2/ja active Active
- 2019-12-27 KR KR1020217023527A patent/KR20210095959A/ko not_active Application Discontinuation
- 2019-12-27 JP JP2021538017A patent/JP7354258B2/ja active Active
- 2019-12-27 EP EP19906544.2A patent/EP3903491A4/en active Pending
- 2019-12-27 MX MX2021007875A patent/MX2021007875A/es unknown
- 2019-12-27 WO PCT/US2019/068789 patent/WO2020140062A1/en unknown
- 2019-12-27 MX MX2021007873A patent/MX2021007873A/es unknown
- 2019-12-27 BR BR112021012632-5A patent/BR112021012632A2/pt unknown
- 2019-12-27 WO PCT/US2019/068793 patent/WO2020140066A1/en unknown
- 2019-12-27 KR KR1020217023485A patent/KR20210095958A/ko not_active Application Discontinuation
- 2019-12-27 CN CN201980086785.XA patent/CN113261287A/zh active Pending
- 2019-12-27 CN CN201980086985.5A patent/CN113261289A/zh active Pending
- 2019-12-27 AU AU2019414460A patent/AU2019414460B2/en active Active
- 2019-12-27 CA CA3125186A patent/CA3125186A1/en active Pending
- 2019-12-27 JP JP2021538018A patent/JP7417612B2/ja active Active
- 2019-12-27 KR KR1020217023328A patent/KR20210096305A/ko not_active Application Discontinuation
- 2019-12-27 EP EP19902918.2A patent/EP3903489B1/en active Active
- 2019-12-27 WO PCT/US2019/068790 patent/WO2020140063A1/en unknown
- 2019-12-27 SG SG11202107008TA patent/SG11202107008TA/en unknown
- 2019-12-27 EP EP19905556.7A patent/EP3903490A4/en active Pending
- 2019-12-27 CN CN201980086923.4A patent/CN113261288A/zh active Pending
-
2021
- 2021-06-24 US US17/357,730 patent/US11616961B2/en active Active
- 2021-06-24 US US17/357,724 patent/US11778205B2/en active Active
-
2023
- 2023-01-11 JP JP2023002473A patent/JP2023052328A/ja active Pending
- 2023-03-03 US US18/178,196 patent/US20230209069A1/en active Pending
- 2023-08-30 US US18/458,785 patent/US20240064313A1/en active Pending
- 2023-09-20 JP JP2023153942A patent/JP2023168394A/ja active Pending
- 2023-10-26 JP JP2023184083A patent/JP2024008970A/ja active Pending
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20210134033A (ko) | 인코더, 디코더, 및 대응하는 방법들 | |
| JP7210748B2 (ja) | ビデオエンコーダ、ビデオデコーダ、および対応する方法 | |
| JP2023090749A (ja) | ビデオエンコーダ、ビデオデコーダ、および対応する方法 | |
| JP2023029423A (ja) | ビデオコーディング方法及び機器 | |
| US11997291B2 (en) | Flexible tiling improvements in video coding |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal |