KR20210093711A - 캡슐화제 내에 확대된 관통 비아를 갖는 패키지 - Google Patents

캡슐화제 내에 확대된 관통 비아를 갖는 패키지 Download PDF

Info

Publication number
KR20210093711A
KR20210093711A KR1020200047544A KR20200047544A KR20210093711A KR 20210093711 A KR20210093711 A KR 20210093711A KR 1020200047544 A KR1020200047544 A KR 1020200047544A KR 20200047544 A KR20200047544 A KR 20200047544A KR 20210093711 A KR20210093711 A KR 20210093711A
Authority
KR
South Korea
Prior art keywords
vias
package
array
enlarged
encapsulant
Prior art date
Application number
KR1020200047544A
Other languages
English (en)
Other versions
KR102422388B1 (ko
Inventor
훙-주이 쿠오
타이 민 창
후이-중 차이
데-유안 루
밍-탄 리
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20210093711A publication Critical patent/KR20210093711A/ko
Application granted granted Critical
Publication of KR102422388B1 publication Critical patent/KR102422388B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

패키지는 디바이스 다이, 내부에 디바이스 다이를 캡슐화하는 캡슐화제, 캡슐화제를 관통하는 제1 복수의 관통 비아, 캡슐화제를 관통하는 제2 복수의 관통 비아, 및 제1 복수의 관통 비아 위에 있으며 제1 복수의 관통 비아에 전기적으로 결합하는 재분배 라인을 포함한다. 제1 복수의 관통 비아는 어레이를 포함한다. 제2 복수의 관통 비아는 제1 어레이의 외부에 있고, 제2 복수의 관통 비아는 제1 복수의 관통 비아보다 크다.

Description

캡슐화제 내에 확대된 관통 비아를 갖는 패키지{PACKAGES WITH ENLARGED THROUGH-VIAS IN ENCAPSULANT}
반도체 기술이 발전함에 따라, 더 많은 기능을 반도체 다이에 통합해야 한다. 따라서, 반도체 다이는 점점 더 많은 수의 I/O 패드를 더 작은 영역에 패킹해야 하고, I/O 패드의 밀도는 시간이 지남에 따라 빠르게 증가한다. 결과적으로, 반도체 다이의 패키징은 더욱 어려워지고, 이것은 패키징의 수율에 악영향을 미친다.
종래의 패키지 기술은 두 가지 카테고리로 나눌 수 있다. 제1 카테고리에서, 웨이퍼 상의 다이는 쏘잉되기 전에 패키징된다. 이 패키징 기술은 처리량 증가 및 비용 절감과 같은 몇 가지 유리한 특징을 갖는다. 또한, 언더필 또는 몰딩 화합물이 덜 필요하다. 그러나 이 패키징 기술은 또한 결점이 있다. 다이의 크기가 점점 더 작아지고, 개개의 패키지는 오직 팬 인(fan-in) 타입 패키지일 수 있기 때문에, 여기에서 각각의 다이의 I/O 패드는 개개의 다이의 표면 바로 위의 영역으로 제한된다. 다이의 제한된 영역으로, I/O 패드의 수는 I/O 패드의 피치의 제한으로 인해 제한된다. 패드의 피치가 감소될 경우, 솔더 브리지가 발생할 수 있다. 또한, 고정 볼 크기 요구 사항 아래에서, 솔더 볼은 특정 크기를 가져야 하고, 이것은 결국 다이의 표면 상에 패킹될 수 있는 솔더 볼의 수를 제한한다.
패키징의 다른 카테고리에서, 다이는 패키징되기 전에 웨이퍼로부터 쏘잉된다. 이 패키징 기술의 유리한 특징은 팬 아웃(fan-out) 패키지를 형성할 수 있다는 것이고, 이것은 다이의 I/O 패드가 다이보다 더 큰 영역으로 재분배될 수 있어, 다이의 표면 상에 패킹된 I/O 패드의 수는 증가될 수 있다는 것을 의미한다. 이 패키징 기술의 또 다른 유리한 특징은 "공지된 양호한 다이"는 패키징되고, 결함이 있는 다이는 폐기되므로, 비용과 노력이 결함이 있는 다이에 낭비되지 않는다는 것이다.
팬 아웃 패키지는 몰딩 화합물 내에 몰딩된 디바이스 다이를 포함한다. 관통 비아가 몰딩 화합물의 대향 측 상의 피처들을 상호 연결하기 위해 디바이스 다이에 형성될 수 있다.
본 개시의 양태들은 첨부 도면들과 함께 읽혀질 때 아래의 상세한 설명으로부터 최상으로 이해된다. 본 산업계에서의 표준적인 실시에 따라, 다양한 피처들은 실척도로 도시되지 않았음을 유념한다. 사실, 다양한 피처들의 치수는 설명의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1 내지 도 18은 일부 실시예들에 따른 패키지의 형성에서 중간 단계들의 단면도를 도시한다.
도 19 및 도 20은 일부 실시예들에 따른 일부 패키지의 단면도를 도시한다.
도 21 내지 도 31은 일부 실시예들에 따른 관통 비아 및 디바이스 다이의 배열의 평면도를 개략적으로 도시한다.
도 32 및 도 33은 일부 실시예들에 따른 관통 비아 어레이의 평면도를 도시한다.
도 34 내지 도 53은 일부 실시예들에 따른 관통 비아, 확대된 관통 비아 및 더미 관통 비아의 평면도를 도시한다.
도 54 내지 도 57은 일부 실시예들에 따른 관통 비아의 평면도 및 치수를 도시한다.
도 58은 일부 실시예들에 따른 패키지를 형성하기 위한 공정 흐름을 도시한다.
다음의 개시는 본 발명의 상이한 피처들을 구현하기 위한 다수의 상이한 실시예들 또는 예들을 제공한다. 본 개시를 간략화하기 위해 컴포넌트들 및 배열들의 특정 예들이 아래에서 설명된다. 물론, 이러한 설명은 단지 예일 뿐 제한하기 위한 것이 아니다. 예를 들어, 이어지는 설명에서 제2 피처 위에 또는 제2 피처 상에 제1 피처의 형성은 제1 피처 및 제2 피처가 직접 접촉하여 형성되는 실시예들을 포함할 수 있고, 제1 피처와 제2 피처 사이에 추가의 피처들이 형성되어 제1 피처 및 제2 피처가 직접 접촉하지 않도록 하는 실시예들을 또한 포함할 수 있다. 게다가, 본 개시는 다양한 예들에서 참조 번호 및/또는 문자를 반복할 수 있다. 이러한 반복은 간략함과 명료함을 위한 것으로, 이러한 반복 그 자체가 논의된 다양한 실시예들 및/또는 구성들 사이의 관계를 지시하는 것은 아니다.
더욱이, "아래", "밑", "하위", "위", "상위" 등과 같은 공간적으로 상대적인 용어들이 도면들에 도시된 바와 같이 다른 요소(들) 또는 피처(들)에 대한 하나의 요소 또는 피처의 관계를 설명하는 데 설명의 용이함을 위해 본 명세서에서 사용될 수 있다. 공간적으로 상대적인 용어들은 도면들에 도시된 방향은 물론 사용 중이거나 동작 중인 디바이스의 상이한 방향을 포함하기 위한 것이다. 장치는 다른 식으로 배향될 수 있고(90도 회전 또는 다른 방향으로 있음), 그에 맞춰 본 명세서에서 사용되는 공간적으로 상대적인 기술어들이 마찬가지로 이해될 수 있다.
통합 팬 아웃(Integrated Fan-Out; InFO) 패키지일 수 있는 패키지 및 이를 형성하는 방법이 일부 실시예들에 따라 제공된다. InFO 패키지 형성의 중간 단계들은 일부 실시예들에 따라 도시되어 있다. 일부 실시예들의 일부 변형들이 논의된다. 다양한 도면들 및 예시적인 실시예들에 걸쳐서, 동일한 참조 번호는 동일한 요소를 나타내는데 사용된다. 방법 실시예들이 특정 순서로 수행되는 것으로 논의될 수 있지만, 다른 방법 실시예들이 임의의 논리적 순서로 수행될 수 있다. 본 개시의 일부 실시예들에 따르면, 관통 비아가 형성되고, 캡슐화제 내에 디바이스 다이과 함께 캡슐화된다. 관통 비아는 어레이로서 형성될 수 있다. 설명 전반에 걸쳐, "어레이"라는 용어가 사용될 때, 이는 균일한 밀도를 갖는 임의의 다른 반복 패턴, 예를 들어, 벌집 패턴을 포함한다. 관통 비아의 어레이의 외측에서, 도금 마스크가 제거될 때 관통 비아에 가해지는 힘에 의해 야기된 관통 비아 틸팅/필링을 감소시키기 위해 확대된 관통 비아가 형성된다.
도 1 및 도 18은 본 개시의 일부 실시예들에 따른 패키지의 형성에서 중간 단계들의 단면도를 도시한다. 대응하는 공정들은 또한 도 58에 도시된 공정 흐름(400)에 개략적으로 반영되어 있다. 도 1을 참조하면, 캐리어(20)가 제공되고, 이형 필름(22)이 캐리어(20) 상에 코팅된다. 캐리어(20)는 투명한 물질로 형성되며, 유리 캐리어, 세라믹 캐리어, 유기 캐리어 등일 수 있다. 캐리어(20)는 원형 평면 형상을 가질 수 있으며, 실리콘 웨이퍼의 크기를 가질 수 있다. 이형 필름(22)은 캐리어(20)의 상부 표면과 물리적으로 접촉하고, 코팅을 통해 형성될 수 있다. 이형 필름(22)은 광열변환(Light-To-Heat-Conversion; LTHC) 물질로 형성될 수 있다. 본 개시의 일부 실시예들에 따르면, LTHC 코팅 물질은 광/방사선(예컨대, 레이저 빔)의 열 아래에서 분해될 수 있고, 따라서 그 위에 형성된 구조물로부터 캐리어(20)를 떼어 놓을 수 있다.
일부 실시예들에 따르면, 도 1에 또한 도시된 바와 같이, 폴리머 버퍼 층(23)이 LTHC 코팅 물질(22) 상에 형성된다. 이형 필름(22) 및 폴리머 버퍼 층(23)을 형성하기 위한 공정은 도 58에 도시된 공정 흐름에서 공정(402)으로서 도시되어 있다. 일부 실시예들에 따르면, 폴리머 버퍼 층(23)은 폴리벤즈옥사졸(PBO), 폴리이미드, 벤조시클로부텐(BCB) 또는 다른 적용 가능한 폴리머로 형성된다.
도 2 내지 도 4는 금속 포스트(32A) 및 확대된 금속 포스트(32B)를 포함하는 금속 포스트(32)의 형성을 도시한다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(404)으로서 도시되어 있다. 도 2를 참조하면, 금속 시드 층(24)이, 예를 들어, 물리적 기상 증착(Physical Vapor Deposition; PVD)을 통해 형성된다. 금속 시드 층(24)은 폴리머 버퍼 층(23)과 물리적으로 접촉할 수 있다. 본 개시의 일부 실시예들에 따르면, 금속 시드 층(24)은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다.
도금 마스크(26)가 금속 시드 층(24) 위에 형성된다. 본 개시의 일부 실시예들에 따르면, 도금 마스크(26)는 금속 시드 층(24) 상에 라미네이트된 건식 필름 포토 레지스트로 형성된다. 건식 필름 포토 레지스트는 ABF(Ajinomoto Build-up Film) 등으로 형성될 수 있다. 대안적인 실시예들에 따르면, 도금 마스크(26)는 포토 레지스트로 형성된다. 도금 마스크(26)는 포토 리소그래피 마스크(도시되지 않음)를 사용하여 수행되는 리소그래피 공정에서 패턴화되어, 개구(28)가 도금 마스크(26) 내에 형성된다. 금속 시드 층(24)의 일부가 개구(28)를 통해 노출된다.
다음으로, 도 3에 도시된 바와 같이, 금속 포스트(32)가 개구(28)에 금속 물질을 도금함으로써 형성된다. 도금된 금속 물질은 구리 또는 구리 합금일 수 있다. 금속 포스트(32)의 상부 표면은 도금 마스크(26)의 상부 표면보다 낮으므로, 금속 포스트(32)의 형상은 개구(28)에 의해 한정된다. 금속 포스트(32)는 실질적으로 수직 및 직선 에지를 가질 수 있다. 금속 포스트(32)는 금속 포스트(32A) 및 금속 포스트(32A)보다 (측면 치수가) 더 큰 확대된 금속 포스트(32B)를 포함할 수 있다. 금속 포스트(32A) 및 확대된 금속 포스트(32B)의 치수 및 형상은 후속 단락에서 논의된다.
후속 공정에서, 도금 마스크(26)가 제거되고, 하부의 금속 시드 층(24) 부분이 노출된다. 도금 마스크(26)가 건식 필름으로 형성되는 실시예들에 따르면, 도금 마스크(26)는 화학 용액일 수 있는 스트리핑 화학 물질을 사용하여 제거될 수 있다. 예를 들어, 화학 용액은 디메틸술폭시드(DMSO), 디메틸아세트아미드(DMAc), N-메틸-2-피롤리돈(NMP), 테트라히드로푸란(THF), N, N-디메틸포름아미드(DMF), 아세토니트릴(MeCN), 디클로로메탄(DCM), 모노에탄올아민(MEA), 모노이소프로판올아민(MIPA), AEA, 프로필렌 글리콜(PG), 프로필렌 글리콜 모노메틸 에테르(PGME), 에틸렌 글리콜 모노메틸 에테르(EGME), 테트라 메틸 암모늄 하이드록사이드(TMAH), 및 KOH를 포함할 수 있거나, 건식 필름의 유형에 따라 다른 화학 물질을 포함할 수 있다. 도금 마스크(26)가 포토 레지스트로 형성되는 실시예들에 따르면, 도금 마스크(26)는 가스, 예를 들어, 산소(O2)를 포함하는 스트리핑 화학 물질로 애싱 공정에서 제거될 수 있다. 포토 레지스트는 또한 습식 스트리핑 공정에서 제거될 수 있다.
도금 마스크(26)의 제거에서, 금속 포스트(32)가 틸팅, 낙하 및/또는 필링되게 하는 힘이 금속 포스트(32)에 가해져 결과적인 패키지의 파손을 야기할 수 있다. 힘은 스트리핑 화학 물질의 용매가 도금 마스크(26)에 침투하여 도금 마스크(26)의 팽창에 의해 발생될 수 있다. 따라서, 도금 마스크(26)는 금속 포스트(32)에 당기는 힘 및/또는 미는 힘을 발생시킬 수 있다. 금속 포스트(32)의 밀도가 비교적 높은 관통 비아 밀집 영역, 및 금속 포스트(32)의 밀도가 비교적 낮거나 금속 포스트가 없을 수 있는 관통 비아 희박 영역 또는 관통 비아 프리 영역이 있다. 관통 비아 밀집 영역의 경계에 있는 금속 포스트(32)는 인접한 관통 비아 희박 (또는 관통 비아 프리) 영역을 향해 틸팅할 수 있다. 예를 들어, 도 32는 금속 포스트(32)가 형성되지 않은 관통 비아 프리 영역으로 둘러싸인 금속 포스트(32)의 어레이(33)를 도시한다. 도금 마스크(26)의 제거에서, 어레이(33)의 최 외측 금속 포스트(32)는 화살표(35)로 도시된 방향으로 틸팅하거나 낙하할 수 있다. 도 33은 공간에 의해 2 개의 금속 포스트 어레이(33)로 분리된 금속 포스트(32)를 도시한다. 유사하게, 어레이(33)의 최 외측 금속 포스트(32)는 화살표(35)로 도시된 방향으로 틸팅하거나 낙하할 수 있다. 본 개시의 일부 실시예들에 따르면, 다음 단락에서 논의되는 바와 같이, 확대된 금속 포스트가 사용되어 틸팅, 낙하 및 필링에 저항하기 위해 더 강한 유지력을 갖는다. 또한, 더미 금속 포스트가 추가되어 금속 포스트 틸팅, 낙하 및 필링을 감소시키기 위해 패턴 밀집/희박 효과를 감소시킨다.
도 3을 다시 참조하면, 도금 마스크(26)의 제거 후, 도금 마스크(26) 바로 아래에 있는 금속 시드 층(24)의 부분이 드러난다. 그런 다음, 금속 시드 층(24)의 드러난 부분은 에칭 공정에서, 예를 들어, 이방성 또는 등방성 에칭 공정에서 제거된다. 나머지 금속 시드 층(24)의 에지는 각각 상부의 도금된 물질 부분으로 플러싱될 수 있다. 설명 전체에 걸쳐, 금속 시드 층(24)의 나머지 부분은 금속 포스트(32)의 일부로 간주되며 개별적으로 도시되지 않는다. 결과적인 금속 포스트(32)는 도 4에 도시되어 있다. 금속 포스트(32)의 평면 형상은 원형, 직사각형, 육각형, 팔각형 등을 포함하지만 이에 제한되지는 않는다. 금속 포스트(32)의 형성 후, 폴리머 버퍼 층(23)이 노출된다.
도 5는 디바이스 다이(들)(36)의 배치/부착을 도시한다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(406)으로서 도시되어 있다. 디바이스 다이(36)는 디바이스 다이(36)가 폴리머 버퍼 층(23) 상에 배치되기 전에, 디바이스 다이(36) 상에 미리 부착된 접착 필름인 다이 부착 필름(Die-Attach Film; DAF)(38)을 통해 폴리머 버퍼 층(23)에 부착된다. 따라서, DAF(38) 및 디바이스 다이(36)는 폴리머 버퍼 층(23)에 부착되기 전에 통합된 조각으로 조합된다. 디바이스 다이(36)는 DAF(38)와 물리적으로 접촉하는 후면(표면이 아래를 향함)을 갖는 반도체 기판을 포함할 수 있다. 디바이스 다이(36)는 반도체 기판의 전면(표면이 위를 향함)에서 집적 회로 디바이스(예컨대, 도시되지 않은 트랜지스터를 포함하는 능동 디바이스)를 포함할 수 있다. 본 개시의 일부 실시예들에 따르면, 디바이스 다이(36)는 중앙 처리 장치(Central Processing Unit; CPU) 다이, 그래픽 처리 장치(Graphic Processing Unit; GPU) 다이, 모바일 애플리케이션 다이, 마이크로 제어 장치(Micro Control Unit; MCU) 다이, 입출력(IO) 다이, 베이스밴드(BaseBand; BB) 다이 또는 애플리케이션 프로세서(Application processor; AP) 다이일 수 있는 로직 다이이다. 캐리어(20)가 웨이퍼 레벨에 있기 때문에, 하나의 디바이스 다이(36)가 도시되어 있지만, 복수의 디바이스 다이(36)가 폴리머 버퍼 층(23) 위에 배치되고, 복수의 행 및 복수의 열을 포함하는 어레이로서 할당될 수 있다.
일부 예시적인 실시예들에 따르면, 금속 기둥(42)(예컨대, 구리 기둥)이 디바이스 다이(36)의 일부로서 미리 형성되고, 금속 기둥(42)은 디바이스 다이(36)의 트랜지스터(도시되지 않음)와 같은 집적 회로 디바이스에 전기적으로 결합된다. 본 개시의 일부 실시예들에 따르면, 폴리머와 같은 유전체 물질이 인접한 금속 기둥(42) 사이의 갭을 채워서 상부 유전체 층(44)을 형성한다. 상부 유전체 층(44)은 또한 금속 기둥(42)을 덮고 보호하는 부분을 포함할 수 있다. 유전체 층(44)은 본 개시의 일부 실시예들에 따라 PBO 또는 폴리이미드로 형성될 수 있다.
다음으로, 디바이스 다이(36) 및 금속 포스트(32)는 도 6에 도시된 바와 같이 캡슐화제(48) 내에 캡슐화된다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(408)으로서 도시되어 있다. 캡슐화제(48)는 인접한 관통 비아(32) 사이의 갭 및 관통 비아(32)와 디바이스 다이(36) 사이의 갭을 채운다. 캡슐화제(48)는 몰딩 화합물, 몰딩 언더필, 에폭시 및/또는 수지를 포함할 수 있다. 캡슐화제(48)의 상부 표면은 금속 기둥(42)의 상단보다 높다. 몰딩 화합물로 형성될 때, 캡슐화제(48)는 폴리머, 수지, 에폭시 등일 수 있는 베이스 물질 및 베이스 물질 내의 충전제 입자를 포함할 수 있다. 충전제 입자는 SiO2, Al2O3, 실리카 등의 유전체 입자일 수 있으며, 구형일 수 있다. 또한, 구형 충전제 입자는 복수의 상이한 직경을 가질 수 있다. 몰딩 화합물에서의 충전제 입자 및 베이스 물질 양자 모두는 폴리머 버퍼 층(23)과 물리적으로 접촉할 수 있다.
후속 단계에서, 도 7에 도시된 바와 같이, 관통 비아(32) 및 금속 기둥(42)이 노출될 때까지, 캡슐화제(48) 및 유전체 층(44)을 평탄화하기 위해 화학적 기계적 연마(Chemical Mechanical Polish; CMP) 공정 또는 기계적 연삭 공정과 같은 평탄화 공정이 수행된다. 각각의 공정은 또한 도 58에 도시된 공정 흐름에서 공정(408)으로서 도시되어 있다. 평탄화 공정으로 인해, 관통 비아(32)의 상단은 금속 기둥(42)의 상부 표면과 실질적으로 대등하고(동일 평면), 캡슐화제(48)의 상부 표면과 실질적으로 동일 평면에 있다.
도 8 내지 도 12는 전면 재분배 구조물의 형성을 도시한다. 도 8 및 도 9는 재분배 라인(Redistribution Line; RDL)의 제1 층 및 각각의 유전체 층의 형성을 도시한다. 도 8을 참조하면, 유전체 층(50)이 형성된다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(410)으로서 도시되어 있다. 본 개시의 일부 실시예들에 따르면, 유전체 층(50)은 PBO, 폴리이미드 등과 같은 폴리머로 형성된다. 형성 방법은 유동성 형태로 유전체 층(50)을 코팅하는 단계, 그런 다음 유전체 층(50)을 경화시키는 단계를 포함한다. 본 개시의 대안적인 실시예들에 따르면, 유전체 층(50)은 실리콘 질화물, 실리콘 산화물 등과 같은 무기 유전체 물질로 형성된다. 형성 방법은 화학적 기상 증착(Chemical Vapor Deposition; CVD), 원자층 증착(Atomic Layer Deposition; ALD), 플라즈마 강화 화학적 기상 증착(Plasma-Enhanced Chemical Vapor Deposition; PECVD) 또는 다른 적용 가능한 증착 방법을 포함할 수 있다. 그런 다음, 개구(52)가, 예를 들어, 포토 리소그래피 공정을 통해 형성된다. 유전체 층(50)이 PBO 또는 폴리이미드와 같은 감광성 물질로 형성되는 일부 실시예들에 따르면, 개구(52)의 형성은 리소그래피 마스크(도시되지 않음)를 사용한 광 노출 및 현상 공정을 포함한다. 관통 비아(32) 및 금속 기둥(42)은 개구(52)를 통해 노출된다.
다음으로, 도 9를 참조하면, RDL(54)이 유전체 층(50) 위에 형성된다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(412)으로서 도시되어 있다. RDL(54)은 금속 기둥(42) 및 관통 비아(32)에 연결하기 위해 유전체 층(50) 내에 형성된 비아(54A) 및 유전체 층(50) 위의 금속 트레이스(금속 라인)(54B)를 포함한다. 본 개시의 일부 실시예들에 따르면, RDL(54)은 도금 공정에서 형성되는데, 도금 공정은 금속 시드 층(도시되지 않음)을 증착하는 단계, 금속 시드 층 위에 포토 레지스트(도시되지 않음)를 형성 및 패턴화하는 단계, 및 금속 시드 층 위에 구리 및/또는 알루미늄과 같은 금속 물질을 도금하는 단계를 포함한다. 금속 시드 층 및 도금된 금속 물질은 동일한 물질 또는 상이한 물질로 형성될 수 있다. 그런 다음, 패턴화된 포토 레지스트가 제거되고, 이어서 패턴화된 포토 레지스트에 의해 이전에 덮인 금속 시드 층의 부분이 에칭된다. 도시되지는 않았지만, 개구(52)로부터 성장된 RDL(54) 부분의 상부 표면은 유전체 층(50) 바로 위에 놓인 RDL(54) 부분보다 낮게 리세스될 수 있다.
도 10을 참조하면, 본 개시의 일부 실시예들에 따르면, 유전체 층(60)이 도 9에 도시된 구조물 위에 형성되고, 이어서 유전체 층(60) 내에 개구가 형성된다. 따라서, RDL(54)의 일부가 개구를 통해 노출된다. 유전체 층(60)은 PBO, 폴리이미드, BCB, 또는 다른 유기 또는 무기 물질을 포함할 수 있는 유전체 층(50)을 형성하기 위한 동일한 후보 물질로부터 선택된 물질을 사용하여 형성될 수 있다. 그런 다음, RDL(58)이 형성된다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(414)으로서 도시되어 있다. RDL(58)은 또한 RDL(54)과 접촉하기 위해 유전체 층(60)의 개구 내로 연장되는 비아 부분, 및 유전체 층(60) 바로 위의 금속 라인 부분을 포함한다. RDL(58)의 형성 공정은 시드 층을 형성하는 단계, 패턴화된 마스크를 형성하는 단계, RDL(58)을 도금하는 단계, 및 패턴화된 마스크 및 시드 층의 바람직하지 않은 부분을 제거하는 단계를 포함하는 RDL(54)의 형성 공정과 동일할 수 있다.
도 11은 유전체 층(60) 및 RDL(58) 위에 유전체 층(62) 및 RDL(64)의 형성을 도시한다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(416)으로서 도시되어 있다. 유전체 층(62)은 유전체 층(50 및 60)을 형성하기 위한 동일한 후보 물질 그룹으로부터 선택된 물질로 형성될 수 있다. RDL(64)은 또한 알루미늄, 구리, 텅스텐 및 이들의 합금을 포함하는 금속 또는 금속 합금으로 형성될 수 있다. 도시된 예시적인 실시예들에서, 3 개의 RDL 층(54, 58 및 64)이 형성되지만, 패키지는 1 개의 층, 2 개의 층, 또는 3 개 이상의 층과 같은 임의의 수의 RDL 층을 가질 수 있다는 것이 이해된다.
도 12는 일부 예시적인 실시예들에 따른 유전체 층(66), UBM(Under Bump Metallurgy)(68) 및 전기 커넥터(70)의 형성을 도시한다. 유전체 층(66)은 유전체 층(50, 60 및 62)을 형성하기 위한 동일한 후보 물질 그룹으로부터 선택된 물질로 형성될 수 있다. 예를 들어, 유전체 층(66)은 PBO, 폴리이미드, BCB 등을 사용하여 형성될 수 있다. 예시적인 실시예들에서, RDL(64)의 일부인 하부 금속 패드를 노출시키기 위해 유전체 층(66) 내에 개구가 형성된다. 본 개시의 일부 실시예들에 따르면, UBM(68)은 RDL(64)의 금속 패드와 접촉하기 위해 유전체 층(66)의 개구 내로 연장되도록 형성된다. UBM(68)은 니켈, 구리, 티타늄 또는 이들의 다층으로 형성될 수 있다. 일부 예시적인 실시예들에 따르면, UBM(68) 각각은 티타늄 층 및 티타늄 층 위의 구리 층을 포함한다.
그런 다음, 전기 커넥터(70)가 형성된다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(418)으로서 도시되어 있다. 전기 커넥터(70)의 형성은 UBM(68)의 노출된 부분 상에 솔더 볼을 배치하는 단계, 및 그런 다음 솔더 볼을 리플로우하는 단계를 포함할 수 있고, 따라서 전기 커넥터(70)는 솔더 영역이다. 본 개시의 대안적인 실시예들에 따르면, 전기 커넥터(70)의 형성은 UBM(68) 위에 솔더 층을 형성하기 위해 도금 단계를 수행하는 단계, 및 그런 다음 솔더 층을 리플로우하는 단계를 포함한다. 전기 커넥터(70)는 또한 비솔더 금속 기둥, 또는 비솔더 금속 기둥 위의 금속 기둥 및 솔더 캡을 포함할 수 있으며, 이는 또한 도금을 통해 형성될 수 있다. 설명 전체에 걸쳐, 버퍼 층(23)을 포함하는 구조물 및 그 위의 구조물은 결합하여 패키지(100)로 지칭되며, 이는 복수의 디바이스 다이(36)를 포함하는 재구성된 웨이퍼(이하, 재구성된 웨이퍼(100)라고도 지칭됨)이다.
다음으로, 도 13을 참조하면, 재구성된 웨이퍼(100)는 프레임(76)에 부착된 테이프(74) 상에 배치된다. 본 개시의 일부 실시예들에 따르면, 전기 커넥터(70)가 테이프(74)와 접촉한다. 다음으로, 광(78)(또는 다른 유형의 열 전달 방사선 소스)이 이형 필름(22) 상에 투영되고, 광(78)은 투명 캐리어(20)를 통과한다. 본 개시의 일부 예시적인 실시예들에 따르면, 광(78)은 레이저 빔이고, 이 빔은 이형 필름(22) 상에서 이리저리 스캐닝될 수 있고, 각각의 스캐닝은 이형 필름(22)의 비스캔 부분 상에 수행된다.
노광(예컨대, 레이저 빔 스캐닝)의 결과로서, 캐리어(20)는 이형 필름(22)으로부터 떨어질 수 있고, 따라서 재구성된 웨이퍼(100)는 캐리어(20)로부터 디본딩(분리)된다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(420)으로서 도시되어 있다. 결과적인 재구성된 웨이퍼(100)는 도 14에 도시되어 있다.
본 개시의 일부 실시예들에 따르면, 캐리어(20)의 분리 후, 나머지 이형 필름(22)은 제거되어 하부 폴리머 버퍼 층(23)을 노출시킨다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(422)으로서 도시되어 있다. 이형 필름(22)의 제거는, 예를 들어, 질소(N2), 산소(O2), CF4 등의 플라즈마를 사용하는 플라즈마 세정 단계를 통해 이루어질 수 있다.
도 15를 참조하면, 개구(72)가 폴리머 버퍼 층(23) 내에 형성되고, 따라서 관통 비아(32)가 노출된다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(424)으로서 도시되어 있다. 본 개시의 일부 실시예들에 따르면, 개구(72)는 레이저 드릴을 통해 형성된다. 본 개시의 대안적인 실시예들에 따르면, 개구(72)는 리소그래피 공정에서 에칭을 통해 형성된다.
재구성된 웨이퍼(100)는 서로 동일한 복수의 패키지(100')(도 17 참조)를 포함하고, 각각의 패키지(100')는 복수의 관통 비아(32) 및 하나 이상의 디바이스 다이(36)를 포함한다. 도 16은 재구성된 웨이퍼(100) 상에 복수의 패키지(200)(하나의 패키지(200)가 도시됨)가 본딩되어 복수의 동일한 패키지 온 패키지(Package-on-Package; PoP) 구조물/패키지(300)(도 17)를 형성하는 것을 도시한다. 본딩은 솔더 영역(80)을 통해 수행되며, 솔더 영역(80)은 관통 비아(32)를 상부 패키지(200)의 금속 패드(206)에 결합시킨다. 본 개시의 일부 실시예들에 따르면, 패키지(200)는 패키지 기판(204) 및 디바이스 다이(들)(202)를 포함하고, 디바이스 다이(들)(202)는 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 다이, 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM) 다이 등과 같은 메모리 다이일 수 있다. 언더필(208)이 또한 패키지(200)와 하부 재구성된 웨이퍼(100) 사이의 갭 내에 배치되어 경화된다.
본 개시의 대안적인 실시예들에 따르면, 개구(72)(도 15)를 통해 재구성된 웨이퍼(100)에 패키지(200)를 직접 본딩하는 대신, 후면 RDL(도시되지 않음)이 폴리머 버퍼 층(23) 위에 형성되고, 패키지(200)는 후면 재분배 구조물의 후면 RDL에 본딩된다. 후면 RDL은 이러한 RDL이 형성되는 경우 디바이스 다이(36)의 후면에 있을 것이기 때문에 이와 같이 명명된다. 후면 RDL을 형성하기 위해, 후면 RDL의 형성에서 지지체로서 테이프 대신 캐리어가 재구성된 웨이퍼(100) 아래에 배치될 수 있다. 따라서, 전기 커넥터(70)는 후면 RDL의 형성 동안 접착 필름(도시되지 않음)을 통해 캐리어에 접착된다.
다음으로, 도 17을 참조하면, 재구성된 웨이퍼(100)를 서로 동일한 개별 패키지(300)로 분리하기 위해 싱귤레이션(다이 쏘잉) 공정이 수행된다. 싱귤레이션은 재구성된 웨이퍼(100)가 테이프(74) 상에 위치될 때 수행될 수 있다. 싱귤레이션은 블레이드를 사용하여 수행될 수 있거나, 미리 그루빙을 수행하도록 레이저 빔을 사용하여 그루브를 형성한 다음 그루브를 절단하도록 블레이드를 사용하여 수행될 수 있다.
도 18은 싱귤레이션된 패키지(300)를 솔더 영역(70)을 통해 패키지 컴포넌트(86)에 본딩하여 패키지(302)를 형성하는 것을 도시한다. 각각의 공정은 도 58에 도시된 공정 흐름에서 공정(426)으로서 도시되어 있다. 본 개시의 일부 실시예들에 따르면, 패키지 컴포넌트(86)는 패키지 기판이며, 이는 코어리스 기판 또는 코어를 갖는 기판일 수 있다. 본 개시의 다른 실시예들에 따르면, 패키지 컴포넌트(86)는 인쇄 회로 보드 또는 패키지이다. 솔더 영역(70)은 패키지 컴포넌트(86)의 본드 패드(88)에 본딩될 수 있다.
도 19는 대안적인 실시예들에 따라 형성된 패키지(302)를 도시한다. 도 19의 패키지(302)는 금속 기둥(68')이 도 18의 UBM(68)을 대체하는 것을 제외하고는 도 18에 도시된 패키지(302)와 본질적으로 동일하다.
도 20은 대안적인 실시예들에 따라 형성된 패키지(302)를 도시한다. 도 20의 패키지(302)는 캡슐화제(48) 내의 관통 비아(32)에 추가하여, 또 다른 층의 관통 비아(132) 및 캡슐화제(148)가 형성되는 것을 제외하고는 도 18에 도시된 패키지(302)와 유사하다. 설명 전반에 걸쳐, 관통 비아(32)(예컨대, 해당될 경우, 도 21 내지 도 57에 도시된 것과 같음)에 대한 모든 논의는 관통 비아(132)에 유사하게 적용될 수 있고, 설명 전반에 걸쳐, 캡슐화제(48)(해당될 경우)에 대한 모든 논의는 캡슐화제(148)에 유사하게 적용될 수 있다.
도 21 내지 도 31은 일부 실시예들에 따른 패키지(100'), 디바이스 다이(36) 및 관통 비아(32)의 개략도를 도시한다. 개별 관통 비아(32)는 도시되지 않았음을 이해한다. 오히려, 관통 비아(32)의 모음은 스트립, 링 등으로 도시되며, 여기서 관통 비아의 각각의 도시된 섹션(예컨대, 스트립)은 그 안에 복수의 개별 관통 비아(32)를 포함할 수 있고, 관통 비아(32)의 세부 사항은 도 34 내지 도 57을 참조하여 찾을 수 있다.
도 21을 참조하면, 어레이(33)를 형성할 수 있는 관통 비아(32)는 패키지(100')의 주변부 근처에 형성된 링으로 정렬될 수 있다. 디바이스 다이(36)는 링에 의해 둘러싸여 있다. 링의 4 개의 측면 각각은 관통 비아(32)의 어레이를 포함할 수 있다. 도 22는 관통 비아(32)가 3 개의 라인으로 정렬되고, 라인 각각은 패키지(100')의 측면에 근접한 것을 도시한다. 도 23 및 도 24는 관통 비아(32)가 각각의 패키지(100')의 2 개의 라인 및 1 개의 라인으로 각각 정렬되고, 라인은 패키지(100')의 측면에 근접한 것을 도시한다. 도 25는 관통 비아(32)가 패키지(100')의 중간에 있는 라인으로 정렬되는 것을 도시한다. 디바이스 다이(36)는 라인의 대향 측에 배치될 수 있다. 도 26은 관통 비아(32)가 패키지(100')의 중간에 있는 복수의(예를 들어, 4 개) 라인으로 정렬되고, 디바이스 다이(36)는 4 개 그룹의 관통 비아(32)의 대향 측에 배치되는 것을 도시한다. 도 27은 관통 비아(32)가 복수의 라인으로 정렬되고, 복수의 라인은 3 개의 디바이스 다이(36)를 서로 분리하는 것을 도시한다. 도 28은 관통 비아(32)가 2 개의 링으로 정렬될 수 있고, 외부 링이 내부 링을 둘러싸고 있는 것을 도시한다. 도 29는 2 개 그룹의 관통 비아(32)를 갖는 패키지(100')를 도시하고, 2 개 그룹 각각은 3 개의 측면을 포함한다. 도 30은 각각이 패키지(100')의 에지에 근접한 2 개 그룹의 관통 비아를 도시한다. 도 31은 패키지(100')의 에지에 근접한 1 개 그룹의 관통 비아(32)를 도시한다.
도 34 내지 도 53은 일부 실시예들에 따른 관통 비아(34)의 평면도(상면도 및 저면도)를 도시한다. 도 34 내지 도 53에 도시된 구조물은 도 21 내지 도 31의 영역(500)의 증폭도일 수 있다. 관통 비아(32A)의 하나 이상의(예컨대, 도시된 바와 같이 2 개) 어레이(33)가 존재할 수 있으며, 이들은 서로 동일한 형상 및 동일한 크기를 가질 수 있다. 확대된 관통 비아(32B)가 어레이(33) 옆에 그리고 관통 비아 프리 영역에 바로 인접하게 형성될 수 있고/있거나 어레이(33) 사이에 삽입될 수 있다. 관통 비아(32A)의 2 개의 어레이(33)가 있을 때, 인접한 관통 비아(32A) 사이의 어레이 내부 간격(S1)(도 34)은 인접한 어레이(33) 사이의 어레이 간 간격(S2)보다 작다.
본 개시의 일부 실시예들에 따르면, 관통 비아(32A) 각각은 전기 신호 또는 전력을 운반하는데 사용되는 능동 관통 비아일 수 있다. 한편, 확대된 관통 비아(32B) 각각은 능동 관통 비아(전기 신호 또는 전력을 운반하는데 사용됨) 또는 더미 관통 비아(전기적으로 플로팅될 수 있음)일 수 있다. 또한, 도 18 및 도 19를 참조하면, 확대된 관통 비아(32B)가 더미 관통 비아인 경우, 이들에 전기적으로 결합하는 임의의 RDL(54) 및/또는 전기 커넥터(80)가 있거나 없을 수 있다. 따라서, 확대된 관통 비아(32B)는 유전체 물질로 완전히 둘러싸이거나 RDL(54) 및/또는 전기 커넥터(80)에 전기적으로 연결될 수 있다. 또한, 더미 확대된 관통 비아(32B)의 일부는 RDL(54) 및/또는 전기 커넥터(80)와 접촉할 수 있지만, 대응하는 RDL(54) 및/또는 전기 커넥터(80)는 전기적으로 플로팅되기 때문에 여전히 전기적으로 플로팅될 수 있다.
도 34 및 도 35를 참조하면, 확대된 관통 비아(32B)는 두 부분(32B1 및 32B2)을 포함한다. 확대된 관통 비아(32B1)는 어레이(33)의 외측에 있으며, 어레이(33)와 관통 비아 프리 영역 사이에 있다. 확대된 관통 비아(32B2)는 어레이(33) 사이의 공간을 채우기 위해 어레이(33) 사이에 있다. 확대된 관통 비아(32B)의 길이 및 폭 중 적어도 하나는 관통 비아(32A)의 대응하는 길이/폭보다 크고, 다른 하나는 관통 비아(32A)의 대응하는 길이/폭보다 크거나 같다. 일부 실시예들에 따르면, 관통 비아(32B1)는 도금 마스크(26)(도 3 및 도 4)의 제거 동안 각각의 확대된 관통 비아(32B1)에 가해지는 힘의 방향과 평행한 길이 방향으로 길어진다. 따라서, 도금 마스크(26)의 제거 동안 관통 비아(32B1)가 틸팅/필링될 가능성이 감소된다. 한편, 확대된 관통 비아(32B2)는 어레이(33) 사이의 일부 공간을 채우므로, 대응하는 인접한 관통 비아(32A)에 가해지는 힘은 감소된다. 또한, 확대된 관통 비아(32B2)는 더 크므로, 필링될 가능성이 적다. 도 35는 확대된 관통 비아(32B2)의 평면 형상이 더 길어진 것을 제외하고는 도 34의 실시예와 유사하다.
도 36 및 도 37은 더미 관통 비아(32B')가 확대된 관통 비아(32B2)를 대체하기 위해 사용되는 것을 제외하고는 도 34에 도시된 실시예들과 유사한 실시예들을 도시한다. 어레이(33) 사이의 관통 비아 프리 영역을 줄이기 위해 어레이(33) 사이에 더미 관통 비아(32B')가 추가된다. 더미 관통 비아(32B')는 관통 비아(32A)와 동일한 평면 형상 및 동일한 크기를 가질 수 있거나, 관통 비아(32A)보다 더 클 수 있다. 더미 관통 비아(32B')는 전기적으로 플로팅된다.
도 38, 도 39, 도 40, 도 41 및 도 42는 상이한 평면 형상 및 크기를 갖는 확대된 관통 비아(32B1)를 도시한다. 이들 실시예들에 따르면, 인접한 어레이 사이에 더미 관통 비아가 추가되지 않지만, 이들 실시예들에 따른 어레이 간 간격(S2)(도 38)은 어레이 내부 간격(S1)(도 38)보다 상당히 크다. 도 43은 긴 확대된 관통 비아(32B1)가 L 자형을 형성하는 2 개의 측면을 포함하는 실시예를 도시한다.
도 44, 도 45, 도 46, 도 47, 도 48 및 도 49는 어레이(33)의 외측에 확대된 관통 비아가 형성되지 않는 것을 도시한다. 일부 실시예들에 따라, 더미 관통 비아(32B')가 형성될 수 있다. 더미 관통 비아(32B')는 전기적으로 플로팅된다. 도 44 및 도 45는 어레이(33) 사이의 더미 관통 비아(32B')를 도시한다. 더미 관통 비아(32B')는 도 44에 도시된 바와 같이 인접한 행의 관통 비아(32A)보다 더 이격될 수 있거나, 도 45에 도시된 바와 같이 인접한 행의 관통 비아(32A)와 동일한 간격을 가질 수 있다. 도 46, 도 47 및 도 48은 어레이(33) 사이의 일부 예시적인 확대된 관통 비아(32B2)를 도시한다. 도 49는 더미 관통 비아(32B') 및 확대된 관통 비아(32B2) 양자 모두의 형성을 도시하며, 이들은 교대로 배열될 수 있다.
도 50은 더미 관통 비아(32B') 및 확대된 관통 비아(32B1)가 형성되는 일부 실시예들을 도시한다. 더미 관통 비아(32B')로부터 인접한 관통 비아(32A)까지의 간격(S5)은 어레이 내부 간격(S1)보다 클 수 있다. 도 51 및 도 52는 길쭉하며 길이 방향이 어레이(33)의 행 방향 또는 열 방향에 평행하지도 않고 수직도 아닌 길이 방향을 갖는 틸팅된 확대된 관통 비아(32B1)를 도시한다. 도 52의 확대된 관통 비아(32B1)의 틸팅 방향은 도 51의 틸팅 방향과 반대이다. 도 53은 틸팅되지 않고, 길어지거나 길어지지 않을 수 있는 일부 확대된 관통 비아(32B1)가 추가되는 것을 도시한다. 또한, 일부 더미 관통 비아(32B')는 확대된 관통 비아(32B1) 사이에 삽입될 수 있다.
도 21 내지 도 31에 도시된 예시적인 실시예들에서, 각각의 도시된 라인으로 표시되는 관통 비아(32)의 관통 비아 밀집 영역 및 관통 비아(32)가 없는 관통 비아 프리 영역이 존재한다. 관통 비아(32)는 관통 비아 프리 영역에 바로 인접한 관통 비아(32B)를 포함한다. 예를 들어, 패키지(100')의 각각의 에지에 가장 가깝고 디바이스 다이(36)에 가장 가까운 관통 비아(32) 및 관통 비아의 인접한 어레이(33) 사이의 공간에 가장 가까운 관통 비아는 관통 비아 프리 영역일 수 있다. 설명 전반에 걸쳐, 관통 비아(32A)의 어레이로부터 패키지(100')의 인접한 에지, 인접한 디바이스 다이(36) 또는 인접한 어레이(33)까지의 간격이 어레이 내의 인접한 관통 비아(32A) 사이의 어레이 내부 간격(S1)(예를 들어, 도 34)의 약 5 배보다 큰 경우, 각각의 공간은 관통 비아 프리 영역이다. 이에 따라, 관통 비아 밀집 영역과 관통 비아 프리 영역 사이에 확대된 관통 비아가 형성되는 반면, 일부 예로서 도 34 내지 도 57에 도시된 바와 같이, 관통 비아 희박 영역에 바로 인접하지 않은 관통 비아는 확대되지 않는다.
도 21 내지 도 31을 다시 참조하면, 확대된 관통 비아(32B1) 및/또는 더미 관통 비아(32B')(도 34 내지 도 57)는 도 21 내지 도 31의 각각의 어레이(33)를 둘러싸도록 형성될 수 있으며, 어레이(33)가 또한 링을 형성하는 경우, 어레이(33)를 둘러싸는 링으로 정렬될 수 있다. 예를 들어, 도 21, 도 22, 도 23 및 도 27은 확대된 관통 비아(32B1) 및/또는 더미 관통 비아(32B')로 형성된 링을 도시하며, 도 21 내지 도 31 중 다른 도면에 대한 확대된 관통 비아(32B1) 및/또는 더미 관통 비아(32B')의 형성이 또한 고려될 수 있다.
도 54, 도 55, 도 56 및 도 57은 일부 실시예들에 따른 관통 비아의 평면도를 도시한다. 이들 도면에서, 관통 비아(32A), 더미 관통 비아(32B') 및 확대된 관통 비아(32B)는 각각 측면 치수(LD1, LD2 및 LD3)를 갖는다. 이들 피처들의 형상에 따라, 측면 치수는 길이, 폭 또는 직경일 수 있다. 확대된 관통 비아(32B)가 길어질 때, 관통 비아(32B1 및 32B2)의 길이 방향 치수는 각각 LD4 및 LD5일 수 있다. 인접한 어레이(33) 사이의 어레이 간 간격과 어레이(33) 내의 인접한 관통 비아(32A) 사이의 어레이 내부 간격을 각각 S2 및 S1이라 한다. 일부 실시예들에 따르면, 어레이 내부 간격(S1)은 약 5㎛ 내지 약 20㎛의 범위일 수 있고, 어레이 간 간격은 약 50㎛ 내지 약 200㎛의 범위일 수 있다. 비(S2/S1)는 약 5 내지 20의 범위일 수 있다. 관통 비아(32A)의 측면 치수(LD1)는 약 20㎛ 내지 약 60㎛의 범위일 수 있다. 더미 관통 비아(32B')의 측면 치수(LD2)는 약 40㎛ 내지 약 80㎛의 범위일 수 있다. 확대된 관통 비아(32B2)의 측면 치수(LD3)(도 55 및 도 56)는 약 40㎛ 내지 약 120㎛의 범위일 수 있다. 확대된 관통 비아(32B1)의 측면 치수(LD4)(도 55 및 도 56)는 약 60㎛ 내지 약 140㎛의 범위일 수 있다. 확대된 관통 비아(32B2)의 측면 치수(LD5)(도 56)는 약 60㎛ 내지 약 140㎛의 범위일 수 있다. 코너에 있는 확대된 관통 비아(32B1)의 경사각(θ)(도 56)은 0도 내지 90도의 범위일 수 있고, 0도 및 90도를 포함하며, 또한 약 40도 내지 약 60도의 범위이거나 약 45도일 수 있다. 확대된 관통 비아(32B)가 어레이(33)의 외측에 있는 일부 실시예들에 따르면, 관통 비아(32B)와 가장 가까운 관통 비아(32A) 사이의 간격(S3)(도 56 및 도 57)은 간격(S1) 이상일 수 있고, 예를 들어, 비(S3/S1)는 1과 약 5 사이(및 포함)에 있다. 관통 비아(32B)와 가장 가까운 피처(관통 비아, 디바이스 다이, 패키지(100')의 에지 등) 사이의 외부 간격(S4)(도 56 및 도 57)은 간격(S1) 이상일 수 있고, 예를 들어, 비(S4/S1)는 1 내지 약 20 사이(및 포함)에 있다. 또한, 도 57에서, 추가된 원형 확대된 관통 비아(32B1)가 틸팅 및 필링에 저항하기에 충분히 크도록 비(LD4/LD1)는 약 4보다 클 수 있다.
본 개시의 일부 실시예들에 따르면, 도 54에 도시된 바와 같이, 간격(S2)이 그 내부에 더미 관통 비아(32B')를 배치하기에 충분히 큰 것을 보장하기 위해 차이(S2-2S1)는 측면 치수(LD2)보다 크거나 같고, 더미 관통 비아(32B')와 가장 가까운 관통 비아(32A) 사이의 결과적인 간격(S5)은 어레이 내부 간격(S1)보다 작지 않다. 또한, 더미 관통 비아(32B')가 틸팅/필링에 우수한 저항성을 갖도록 측면 치수(LD2)는 측면 치수(LD1)와 동일하거나 더 크다.
위에 예시된 실시예들에서, 일부 공정 및 피처는 본 개시의 일부 실시예들에 따라 논의되어 3 차원(3D) 패키지를 형성한다. 다른 피처 및 공정이 또한 포함될 수 있다. 예를 들어, 3D 패키징 또는 3DIC 디바이스의 검증 테스트를 돕기 위해 테스트 구조물이 포함될 수 있다. 테스트 구조물은, 예를 들어, 3D 패키징 또는 3DIC의 테스트, 프로브 및/또는 프로브 카드의 사용 등을 허용하는, 재분배 층 내에 또는 기판 상에 형성된 테스트 패드를 포함할 수 있다. 검증 테스트는 최종 구조물뿐만 아니라 중간 구조물에서도 수행될 수 있다. 또한, 본 명세서에 개시된 구조물 및 방법은 수율을 증가시키고 비용을 감소시키기 위해 공지된 양호한 다이의 중간 검증을 포함하는 테스트 방법과 함께 사용될 수 있다.
본 개시의 실시예들은 일부 유리한 특징을 갖는다. 틸팅/필링이 발생하기 쉬운 곳에 확대된 관통 비아를 배치함으로써, 관통 비아의 필링이 감소된다. 또한, 어레이 사이에 확대된 관통 비아 및/또는 더미 관통 비아를 삽입하는 것은 관통 비아 프리 영역을 감소시킬 수 있으며, 따라서 관통 비아에 가해지는 힘을 감소시킬 수 있고, 이는 또한 관통 비아의 틸팅/필링의 감소로 이어진다.
본 개시의 일부 실시예들에 따르면, 패키지는 디바이스 다이; 내부에 디바이스 다이를 캡슐화하는 캡슐화제; 캡슐화제를 관통하는 제1 복수의 관통 비아 - 제1 복수의 관통 비아는 제1 어레이를 포함함 - ; 캡슐화제를 관통하는 제2 복수의 관통 비아 - 제2 복수의 관통 비아는 제1 어레이의 외부에 있고, 제2 복수의 관통 비아는 제1 복수의 관통 비아보다 큼 - ; 및 제1 복수의 관통 비아 위에 있으며 제1 복수의 관통 비아에 전기적으로 결합하는 재분배 라인을 포함한다. 일 실시예에서, 제2 복수의 관통 비아는 재분배 라인에 전기적으로 결합하는 능동 관통 비아를 포함한다. 일 실시예에서, 상기 패키지는 제1 어레이 외부에 있으며 캡슐화제를 관통하는 더미 관통 비아를 더 포함한다. 일 실시예에서, 더미 관통 비아는 제1 복수의 관통 비아와 동일한 크기 및 동일한 형상을 갖는다. 일 실시예에서, 제2 복수의 관통 비아는 제1 어레이의 행 방향 또는 열 방향에 평행한 직선으로 정렬된다. 일 실시예에서, 제1 복수의 관통 비아는 제2 어레이를 더 포함하고, 상기 패키지는 캡슐화제를 관통하는 제3 복수의 관통 비아를 더 포함하며, 제3 복수의 관통 비아는 제1 어레이를 제2 어레이로부터 분리하고, 제3 복수의 관통 비아는 제1 복수의 관통 비아보다 더 크다. 일 실시예에서, 제1 복수의 관통 비아는 제2 어레이를 더 포함하고, 상기 패키지는 제1 어레이를 제2 어레이로부터 분리하는 복수의 더미 관통 비아를 더 포함한다. 일 실시예에서, 제1 복수의 관통 비아는 둥글며 각각 제1 직경을 갖고, 제2 복수의 관통 비아는 둥글며 각각 제1 직경보다 큰 제2 직경을 갖는다. 일 실시예에서, 제1 복수의 관통 비아는 둥글며 각각 직경을 갖고, 제2 복수의 관통 비아는 길쭉하며 각각 직경 이상의 폭 및 폭보다 큰 길이를 갖는다.
본 개시의 일부 실시예들에 따르면, 패키지는 몰딩 화합물; 몰딩 화합물 내에 몰딩된 디바이스 다이; 몰딩 화합물 내에 몰딩된 복수의 관통 비아 - 복수의 관통 비아 각각은 제1 측면 크기(lateral size)를 가짐 - ; 몰딩 화합물 내에 몰딩된 제1 복수의 확대된 관통 비아 - 제1 복수의 확대된 관통 비아 각각은 제1 측면 크기보다 큰 제2 측면 크기를 가짐 - ; 및 복수의 관통 비아 및 제1 복수의 확대된 관통 비아 양자 모두 위에 있으며 양자 모두에 전기적으로 결합하는 재분배 라인을 포함한다. 일 실시예에서, 복수의 관통 비아는 둥글며 각각 제1 직경을 갖고, 제1 복수의 확대된 관통 비아는 둥글며 각각 제1 직경보다 큰 제2 직경을 갖는다. 일 실시예에서, 복수의 관통 비아는 둥글며 각각 직경을 갖고, 제1 복수의 확대된 관통 비아는 길쭉하며 각각 직경 이상의 폭 및 폭보다 큰 길이를 갖는다. 일 실시예에서, 제1 복수의 관통 비아는 복수의 관통 비아로부터 바깥쪽을 향하는 길이 방향을 갖는다. 일 실시예에서, 상기 패키지는 몰딩 화합물 내에 몰딩된 제2 복수의 확대된 관통 비아를 더 포함하고, 여기서 제2 복수의 확대된 관통 비아는 복수의 관통 비아를 2 개의 어레이로 분리한다. 일 실시예에서, 상기 패키지는 제1 복수의 확대된 관통 비아의 일부와 동일한 직선으로 정렬된 더미 관통 비아를 더 포함하며, 여기서 더미 관통 비아는 전기적으로 플로팅되고 몰딩 화합물 내에 몰딩된다.
본 개시의 일부 실시예들에 따르면, 방법은 캐리어 위에 제1 복수의 금속 포스트 및 제2 복수의 금속 포스트를 형성하는 단계 - 제2 복수의 금속 포스트는 제1 복수의 금속 포스트보다 크고, 제2 복수의 금속 포스트는 직선으로 정렬된 제1 부분을 포함함 - ; 캐리어 위에 디바이스 다이를 배치하는 단계; 디바이스 다이, 제1 복수의 금속 포스트 및 제2 복수의 금속 포스트를 캡슐화제 내에 캡슐화하는 단계; 및 제1 복수의 금속 포스트 위에 제1 복수의 금속 포스트에 전기적으로 결합하는 제1 복수의 재분배 라인을 형성하는 단계를 포함한다. 일 실시예에서, 제2 복수의 금속 포스트는 제1 복수의 금속 포스트를 완전히 둘러싸는 링으로 정렬된다. 일 실시예에서, 상기 방법은 제1 복수의 재분배 라인이 형성되기 전에, 제1 복수의 금속 포스트, 제2 복수의 금속 포스트 및 디바이스 다이를 드러내기 위해 캡슐화제를 평탄화하는 단계를 더 포함한다. 일 실시예에서, 상기 방법은 제1 복수의 금속 포스트를 통해 제1 복수의 재분배 라인에 전기적으로 결합하는 제2 복수의 재분배 라인을 형성하는 단계를 더 포함한다. 일 실시예에서, 제2 복수의 재분배 라인 중 일부는 제2 복수의 금속 포스트를 통해 제1 복수의 재분배 라인에 전기적으로 결합된다.
본 개시의 양태들을 본 발명분야의 당업자가 보다 잘 이해할 수 있도록 앞에서는 여러 개의 실시예들의 특징들을 약술해왔다. 본 발명분야의 당업자는 여기서 소개한 실시예들의 동일한 목적들을 수행하거나 및/또는 동일한 장점들을 달성하기 위한 다른 공정들 및 구조물들을 설계하거나 또는 수정하기 위한 기초로서 본 개시를 자신들이 손쉽게 사용할 수 있다는 것을 알아야 한다. 본 발명분야의 당업자는 또한 이와 같은 등가적 구성들은 본 개시의 사상과 범위를 이탈하지 않는다는 것과, 본 개시의 사상과 범위를 이탈하지 않고서 본 발명분야의 당업자가 다양한 변경들, 대체들, 및 개조들을 본 발명에서 행할 수 있다는 것을 자각해야 한다.
[실시예 1]
패키지에 있어서,
디바이스 다이;
내부에 상기 디바이스 다이를 캡슐화하는 캡슐화제;
상기 캡슐화제를 관통하는 제1 복수의 관통 비아 - 상기 제1 복수의 관통 비아는 제1 어레이를 포함함 - ;
상기 캡슐화제를 관통하는 제2 복수의 관통 비아 - 상기 제2 복수의 관통 비아는 상기 제1 어레이의 외부에 있고, 상기 제2 복수의 관통 비아는 상기 제1 복수의 관통 비아보다 큼 - ; 및
상기 제1 복수의 관통 비아 위에 있으며 상기 제1 복수의 관통 비아에 전기적으로 결합되는 재분배 라인
을 포함하는 패키지.
[실시예 2]
실시예 1에 있어서, 상기 제2 복수의 관통 비아는 상기 재분배 라인에 전기적으로 결합되는 능동 관통 비아를 포함하는 것인, 패키지.
[실시예 3]
실시예 1에 있어서,
상기 제1 어레이 외부에 있으며 상기 캡슐화제를 관통하는 더미 관통 비아
를 더 포함하는 패키지.
[실시예 4]
실시예 3에 있어서, 상기 더미 관통 비아는 상기 제1 복수의 관통 비아와 동일한 크기 및 동일한 형상을 갖는 것인, 패키지.
[실시예 5]
실시예 1에 있어서, 상기 제2 복수의 관통 비아는 상기 제1 어레이의 행 방향 또는 열 방향에 평행한 직선으로 정렬되는 것인, 패키지.
[실시예 6]
실시예 1에 있어서, 상기 제1 복수의 관통 비아는 제2 어레이를 더 포함하고,
상기 패키지는 상기 캡슐화제를 관통하는 제3 복수의 관통 비아를 더 포함하며,
상기 제3 복수의 관통 비아는 상기 제1 어레이를 상기 제2 어레이로부터 분리하고, 상기 제3 복수의 관통 비아는 상기 제1 복수의 관통 비아보다 더 큰 것인, 패키지.
[실시예 7]
실시예 1에 있어서, 상기 제1 복수의 관통 비아는 제2 어레이를 더 포함하고,
상기 패키지는 상기 제1 어레이를 상기 제2 어레이로부터 분리하는 복수의 더미 관통 비아를 더 포함하는 것인, 패키지.
[실시예 8]
실시예 1에 있어서, 상기 제1 복수의 관통 비아는 둥글며 각각 제1 직경을 갖고, 상기 제2 복수의 관통 비아는 둥글며 각각 상기 제1 직경보다 큰 제2 직경을 갖는 것인, 패키지.
[실시예 9]
실시예 1에 있어서, 상기 제1 복수의 관통 비아는 둥글며 각각 직경을 갖고, 상기 제2 복수의 관통 비아는 길쭉하며 각각 상기 직경 이상의 폭 및 상기 폭보다 큰 길이를 갖는 것인, 패키지.
[실시예 10]
패키지에 있어서,
몰딩 화합물;
상기 몰딩 화합물 내에 몰딩된 디바이스 다이;
상기 몰딩 화합물 내에 몰딩된 복수의 관통 비아 - 상기 복수의 관통 비아 각각은 제1 측면 크기(lateral size)를 가짐 - ;
상기 몰딩 화합물 내에 몰딩된 제1 복수의 확대된 관통 비아 - 상기 제1 복수의 확대된 관통 비아 각각은 상기 제1 측면 크기보다 큰 제2 측면 크기를 가짐 - ; 및
상기 복수의 관통 비아 및 상기 제1 복수의 확대된 관통 비아 양자 모두 위에 있으며 양자 모두에 전기적으로 결합되는 재분배 라인
을 포함하는 패키지.
[실시예 11]
실시예 10에 있어서, 상기 복수의 관통 비아는 둥글며 각각 제1 직경을 갖고, 상기 제1 복수의 확대된 관통 비아는 둥글며 각각 상기 제1 직경보다 큰 제2 직경을 갖는 것인, 패키지.
[실시예 12]
실시예 10에 있어서, 상기 복수의 관통 비아는 둥글며 각각 직경을 갖고, 상기 제1 복수의 확대된 관통 비아는 길쭉하며 각각 상기 직경 이상의 폭 및 상기 폭보다 큰 길이를 갖는 것인, 패키지.
[실시예 13]
실시예 12에 있어서, 상기 복수의 관통 비아는 상기 복수의 관통 비아로부터 바깥쪽을 향하는 길이 방향을 갖는 것인, 패키지.
[실시예 14]
실시예 10에 있어서,
상기 몰딩 화합물 내에 몰딩된 제2 복수의 확대된 관통 비아를 더 포함하고,
상기 제2 복수의 확대된 관통 비아는 상기 복수의 관통 비아를 2 개의 어레이로 분리하는 것인, 패키지.
[실시예 15]
실시예 10에 있어서,
상기 제1 복수의 확대된 관통 비아의 일부와 동일한 직선으로 정렬된 더미 관통 비아를 더 포함하며,
상기 더미 관통 비아는 전기적으로 플로팅되고 상기 몰딩 화합물 내에 몰딩되는 것인, 패키지.
[실시예 16]
방법에 있어서,
캐리어 위에 제1 복수의 금속 포스트 및 제2 복수의 금속 포스트를 형성하는 단계 - 상기 제2 복수의 금속 포스트는 상기 제1 복수의 금속 포스트보다 크고, 상기 제2 복수의 금속 포스트는 직선으로 정렬된 제1 부분을 포함함 - ;
상기 캐리어 위에 디바이스 다이를 배치하는 단계;
상기 디바이스 다이, 상기 제1 복수의 금속 포스트 및 상기 제2 복수의 금속 포스트를 캡슐화제 내에 캡슐화하는 단계; 및
상기 제1 복수의 금속 포스트 위에 있고 상기 제1 복수의 금속 포스트에 전기적으로 결합되는 제1 복수의 재분배 라인을 형성하는 단계
를 포함하는 방법.
[실시예 17]
실시예 16에 있어서, 상기 제2 복수의 금속 포스트는 상기 제1 복수의 금속 포스트를 완전히 둘러싸는 링으로 정렬되는 것인, 방법.
[실시예 18]
실시예 16에 있어서,
상기 제1 복수의 재분배 라인이 형성되기 전에, 상기 제1 복수의 금속 포스트, 상기 제2 복수의 금속 포스트 및 상기 디바이스 다이를 드러내기 위해 상기 캡슐화제를 평탄화하는 단계
를 더 포함하는 방법.
[실시예 19]
실시예 16에 있어서,
상기 제1 복수의 금속 포스트를 통해 상기 제1 복수의 재분배 라인에 전기적으로 결합되는 제2 복수의 재분배 라인을 형성하는 단계
를 더 포함하는 방법.
[실시예 20]
실시예 16에 있어서, 상기 제2 복수의 재분배 라인 중 일부는 상기 제2 복수의 금속 포스트를 통해 상기 제1 복수의 재분배 라인에 전기적으로 결합되는 것인, 방법.

Claims (10)

  1. 패키지에 있어서,
    디바이스 다이;
    내부에 상기 디바이스 다이를 캡슐화하는 캡슐화제;
    상기 캡슐화제를 관통하는 제1 복수의 관통 비아 - 상기 제1 복수의 관통 비아는 제1 어레이를 포함함 - ;
    상기 캡슐화제를 관통하는 제2 복수의 관통 비아 - 상기 제2 복수의 관통 비아는 상기 제1 어레이의 외부에 있고, 상기 제2 복수의 관통 비아는 상기 제1 복수의 관통 비아보다 큼 - ; 및
    상기 제1 복수의 관통 비아 위에 있으며 상기 제1 복수의 관통 비아에 전기적으로 결합되는 재분배 라인
    을 포함하는 패키지.
  2. 제1항에 있어서, 상기 제2 복수의 관통 비아는 상기 재분배 라인에 전기적으로 결합되는 능동 관통 비아를 포함하는 것인, 패키지.
  3. 제1항에 있어서,
    상기 제1 어레이 외부에 있으며 상기 캡슐화제를 관통하는 더미 관통 비아
    를 더 포함하는 패키지.
  4. 제1항에 있어서, 상기 제2 복수의 관통 비아는 상기 제1 어레이의 행 방향 또는 열 방향에 평행한 직선으로 정렬되는 것인, 패키지.
  5. 제1항에 있어서, 상기 제1 복수의 관통 비아는 제2 어레이를 더 포함하고,
    상기 패키지는 상기 캡슐화제를 관통하는 제3 복수의 관통 비아를 더 포함하며,
    상기 제3 복수의 관통 비아는 상기 제1 어레이를 상기 제2 어레이로부터 분리하고, 상기 제3 복수의 관통 비아는 상기 제1 복수의 관통 비아보다 더 큰 것인, 패키지.
  6. 제1항에 있어서, 상기 제1 복수의 관통 비아는 제2 어레이를 더 포함하고,
    상기 패키지는 상기 제1 어레이를 상기 제2 어레이로부터 분리하는 복수의 더미 관통 비아를 더 포함하는 것인, 패키지.
  7. 제1항에 있어서, 상기 제1 복수의 관통 비아는 둥글며 각각 제1 직경을 갖고, 상기 제2 복수의 관통 비아는 둥글며 각각 상기 제1 직경보다 큰 제2 직경을 갖는 것인, 패키지.
  8. 제1항에 있어서, 상기 제1 복수의 관통 비아는 둥글며 각각 직경을 갖고, 상기 제2 복수의 관통 비아는 길쭉하며 각각 상기 직경 이상의 폭 및 상기 폭보다 큰 길이를 갖는 것인, 패키지.
  9. 패키지에 있어서,
    몰딩 화합물;
    상기 몰딩 화합물 내에 몰딩된 디바이스 다이;
    상기 몰딩 화합물 내에 몰딩된 복수의 관통 비아 - 상기 복수의 관통 비아 각각은 제1 측면 크기(lateral size)를 가짐 - ;
    상기 몰딩 화합물 내에 몰딩된 제1 복수의 확대된 관통 비아 - 상기 제1 복수의 확대된 관통 비아 각각은 상기 제1 측면 크기보다 큰 제2 측면 크기를 가짐 - ; 및
    상기 복수의 관통 비아 및 상기 제1 복수의 확대된 관통 비아 양자 모두 위에 있으며 양자 모두에 전기적으로 결합되는 재분배 라인
    을 포함하는 패키지.
  10. 방법에 있어서,
    캐리어 위에 제1 복수의 금속 포스트 및 제2 복수의 금속 포스트를 형성하는 단계 - 상기 제2 복수의 금속 포스트는 상기 제1 복수의 금속 포스트보다 크고, 상기 제2 복수의 금속 포스트는 직선으로 정렬된 제1 부분을 포함함 - ;
    상기 캐리어 위에 디바이스 다이를 배치하는 단계;
    상기 디바이스 다이, 상기 제1 복수의 금속 포스트 및 상기 제2 복수의 금속 포스트를 캡슐화제 내에 캡슐화하는 단계; 및
    상기 제1 복수의 금속 포스트 위에 있고 상기 제1 복수의 금속 포스트에 전기적으로 결합되는 제1 복수의 재분배 라인을 형성하는 단계
    를 포함하는 방법.
KR1020200047544A 2020-01-17 2020-04-20 캡슐화제 내에 확대된 관통 비아를 갖는 패키지 KR102422388B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/745,527 2020-01-17
US16/745,527 US11515224B2 (en) 2020-01-17 2020-01-17 Packages with enlarged through-vias in encapsulant

Publications (2)

Publication Number Publication Date
KR20210093711A true KR20210093711A (ko) 2021-07-28
KR102422388B1 KR102422388B1 (ko) 2022-07-19

Family

ID=76650367

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200047544A KR102422388B1 (ko) 2020-01-17 2020-04-20 캡슐화제 내에 확대된 관통 비아를 갖는 패키지

Country Status (5)

Country Link
US (3) US11515224B2 (ko)
KR (1) KR102422388B1 (ko)
CN (1) CN113140544A (ko)
DE (1) DE102020101974B4 (ko)
TW (1) TWI760061B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037805A (ko) * 2014-09-29 2016-04-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 더미 비아를 갖는 집적 팬아웃 패키지
JP2017069485A (ja) * 2015-10-01 2017-04-06 イビデン株式会社 プリント配線板およびその製造方法
KR20180089302A (ko) * 2017-01-30 2018-08-08 인피니언 테크놀로지스 아게 무선 주파수 장치 패키지 및 이의 형성 방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
KR101624973B1 (ko) * 2009-09-23 2016-05-30 삼성전자주식회사 패키지 온 패키지 타입의 반도체 패키지 및 그 제조방법
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US9030022B2 (en) 2011-10-24 2015-05-12 Taiwan Semiconductor Manufacturing Company, Ltd. Packages and methods for forming the same
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
CN103377990B (zh) * 2012-04-18 2016-08-31 中芯国际集成电路制造(上海)有限公司 硅通孔结构
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9679839B2 (en) * 2013-10-30 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Chip on package structure and method
US9379074B2 (en) * 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages
US10177032B2 (en) * 2014-06-18 2019-01-08 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaging devices, and methods of packaging semiconductor devices
US10032704B2 (en) 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
KR20160121839A (ko) * 2015-04-13 2016-10-21 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US9786618B2 (en) * 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9773757B2 (en) * 2016-01-19 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaged semiconductor devices, and semiconductor device packaging methods
US9859229B2 (en) 2016-04-28 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10276542B2 (en) * 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10672741B2 (en) 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10332843B2 (en) 2016-08-19 2019-06-25 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
US9972581B1 (en) 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
US10438934B1 (en) * 2018-05-15 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160037805A (ko) * 2014-09-29 2016-04-06 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 더미 비아를 갖는 집적 팬아웃 패키지
JP2017069485A (ja) * 2015-10-01 2017-04-06 イビデン株式会社 プリント配線板およびその製造方法
KR20180089302A (ko) * 2017-01-30 2018-08-08 인피니언 테크놀로지스 아게 무선 주파수 장치 패키지 및 이의 형성 방법

Also Published As

Publication number Publication date
DE102020101974B4 (de) 2022-06-23
US11515224B2 (en) 2022-11-29
TW202129869A (zh) 2021-08-01
US20220336307A1 (en) 2022-10-20
US11823969B2 (en) 2023-11-21
US20210225722A1 (en) 2021-07-22
US20230369153A1 (en) 2023-11-16
KR102422388B1 (ko) 2022-07-19
CN113140544A (zh) 2021-07-20
TWI760061B (zh) 2022-04-01
DE102020101974A1 (de) 2021-07-22

Similar Documents

Publication Publication Date Title
US10083913B2 (en) Fan-out POP structure with inconsecutive polymer layer
US11908706B2 (en) Cross-wafer RDLs in constructed wafers
KR102078407B1 (ko) 패키지 내의 격리 막으로서의 릴리즈 막
US11901302B2 (en) InFO-POP structures with TIVs having cavities
US11217555B2 (en) Aligning bumps in fan-out packaging process
US11532540B2 (en) Planarizing RDLS in RDL-first processes through CMP process
US10916450B2 (en) Package of integrated circuits having a light-to-heat-conversion coating material
TW201911519A (zh) 半導體封裝結構及其製造方法
US11682636B2 (en) Info structure and method forming same
KR20200002582A (ko) Ｒｄｌ의 형성 방법 및 이의 형성된 구조물
US20220173003A1 (en) Warpage Control of Packages Using Embedded Core Frame
KR102422388B1 (ko) 캡슐화제 내에 확대된 관통 비아를 갖는 패키지
US20240136298A1 (en) InFO-POP Structures with TIVs Having Cavities

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant