KR20210093594A - Method for manufacturing chip on film package - Google Patents

Method for manufacturing chip on film package Download PDF

Info

Publication number
KR20210093594A
KR20210093594A KR1020200007366A KR20200007366A KR20210093594A KR 20210093594 A KR20210093594 A KR 20210093594A KR 1020200007366 A KR1020200007366 A KR 1020200007366A KR 20200007366 A KR20200007366 A KR 20200007366A KR 20210093594 A KR20210093594 A KR 20210093594A
Authority
KR
South Korea
Prior art keywords
wafer
semiconductor device
hydrophilicity
chip
manufacturing
Prior art date
Application number
KR1020200007366A
Other languages
Korean (ko)
Other versions
KR102295595B1 (en
Inventor
이충현
유기환
이광섭
Original Assignee
스테코 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스테코 주식회사 filed Critical 스테코 주식회사
Priority to KR1020200007366A priority Critical patent/KR102295595B1/en
Publication of KR20210093594A publication Critical patent/KR20210093594A/en
Application granted granted Critical
Publication of KR102295595B1 publication Critical patent/KR102295595B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/463—Mechanical treatment, e.g. grinding, ultrasonic treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/296—Organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections

Abstract

Provided is a manufacturing method of a chip-on-film package, which includes the steps of: forming semiconductor elements having terminals formed on a first surface of a wafer; grinding a second surface of the wafer opposite to the first surface; singulating the semiconductor element from the wafer; bonding the terminal of the first surface to the input/output terminal of a base film; and sealing the side surface of the semiconductor element with a hydrophilic resin. In addition, a step of modifying the second surface of the semiconductor element from hydrophilicity to hydrophobicity after the grinding step and before the step of sealing with the hydrophilic resin is included to prevent the hydrophilic resin from being flown into the second surface. Appearance defects are prevented, and the manufacturing process is simplified to shorten the manufacturing time.

Description

칩 온 필름 패키지의 제조 방법{METHOD FOR MANUFACTURING CHIP ON FILM PACKAGE}Manufacturing method of a chip-on-film package {METHOD FOR MANUFACTURING CHIP ON FILM PACKAGE}

본 발명은 칩 온 필름 패키지의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a chip-on-film package.

일반적으로, 액정표시장치 또는 OLED와 같은 표시장치의 경우 표시패널에 칩 온 필름 패키지가 연결된다. 칩 온 필름 패키지의 경우 테이프 형태를 갖는 필름에 미세한 선폭으로 배선을 형성하고, 배선에는 반도체 칩이 실장되는 구조를 갖는다.In general, in the case of a display device such as a liquid crystal display device or an OLED, a chip-on-film package is connected to a display panel. In the case of a chip-on-film package, wiring is formed in a film having a tape shape with a fine line width, and a semiconductor chip is mounted on the wiring.

이와 같은 칩 온 필름 패키지는 제조공정에서 단자들 간의 절연 및 반도체 칩의 단자가 배선으로부터 이탈되는 것을 방지하기 위해서 고분자 수지를 포함하는 봉지제를 이용하여 반도체 소자의 측면 및 필름의 입출력 단자를 봉지하는 공정이 진행된다.Such a chip-on-film package uses an encapsulant containing a polymer resin to insulate the terminals and prevent the terminals of the semiconductor chip from being separated from the wiring in the manufacturing process to encapsulate the input and output terminals of the semiconductor device and the film. The process goes on.

그러나 봉지제의 토출 압력 및 봉지제의 토출량의 변동될 경우 봉지제가 반도체 칩의 측면으로부터 반도체 칩의 상면으로 넘치는 오버플로우 현상이 발생될 수 있다.However, when the discharge pressure of the encapsulant and the discharge amount of the encapsulant are varied, an overflow phenomenon of the encapsulant overflowing from the side surface of the semiconductor chip to the upper surface of the semiconductor chip may occur.

이와 같이 봉지제가 반도체 칩의 상면으로 오버플로우 된 칩 온 패키지 제품은 이후 검사 공정에서 불량으로 처리되어 칩 온 패키지가 정상 작동됨에도 불량 칩 온 패키지로 판정되는 문제점이 발생된다.As such, the chip-on-package product in which the encapsulant overflows to the upper surface of the semiconductor chip is treated as defective in a subsequent inspection process, so that the chip-on-package is determined as a defective chip-on-package even though the chip-on-package operates normally.

이와 같은 기존 오버플로우 문제를 해결하기 위하여 등록특허 제10-1236797호, 반도체 패키지 제조방법, (등록일 : 2013년 2월 19일)에는 반도체 소자의 상면으로 봉지제의 유입되는 것을 방지하는 임시 보호막을 코팅하는 기술이 개발된 바 있다.In order to solve the existing overflow problem, registered patent No. 10-1236797, semiconductor package manufacturing method, (registration date: February 19, 2013) has a temporary protective film that prevents the encapsulant from flowing into the upper surface of the semiconductor device. Coating technology has been developed.

그러나 상기 반도체 패키지 제조방법과 같은 방식으로 임시 보호막을 반도체 소자의 상면에 형성하는 경우, 봉지공정 이후에 반도체 소자 상면에 배치된 임시보호막을 제거하는 공정을 별도로 필요로 하기 때문에 제조 공정이 복잡해지고 제조 시간이 증가되는 문제점을 갖는다.However, when the temporary protective film is formed on the upper surface of the semiconductor device in the same manner as in the semiconductor package manufacturing method, a process of removing the temporary protective film disposed on the upper surface of the semiconductor element is separately required after the encapsulation process. There is a problem that time increases.

등록특허 제10-1236797호, 반도체 패키지 제조 방법, (등록일 : 2013년 2월 19일)Registered Patent No. 10-1236797, semiconductor package manufacturing method, (Registration date: February 19, 2013)

본 발명은 반도체 소자의 측면을 봉지제로 봉지하는 봉지 공정 이전에 반도체 칩의 상면을 임시보호막으로 덮는 방법 대신 반도체 칩의 상면을 봉지제의 극성과 다른 극성으로 표면 개질하여 봉지제가 반도체 칩의 상면으로 오버플로우되어 칩 온 필름 패키지의 외관 불량이 발생되는 것을 방지, 제조 공정의 단순화 및 제조 시간을 단축시킨 칩 온 필름 패키지의 제조 방법을 제공한다.In the present invention, instead of the method of covering the upper surface of the semiconductor chip with a temporary protective film before the encapsulation process of encapsulating the side of the semiconductor device with an encapsulant, the upper surface of the semiconductor chip is surface-modified with a polarity different from the polarity of the encapsulant so that the encapsulant is used as the upper surface of the semiconductor chip. Provided is a method for manufacturing a chip-on-film package, which prevents the chip-on-film package from being defective due to overflow, simplifies a manufacturing process, and reduces manufacturing time.

일실시예로서, 필름 패키지의 제조 방법은 웨이퍼의 제1면에 단자가 형성된 반도체 소자들을 형성하는 단계, 상기 웨이퍼의 상기 제1면과 대향하는 제2면을 그라인딩하는 단계, 상기 반도체 소자를 상기 웨이퍼로부터 개별화하는 단계, 상기 제1면의 상기 단자를 베이스 필름의 입출력 단자에 본딩하는 단계 및 상기 반도체 소자의 측면을 친수성 수지로 봉지하는 단계를 포함하며, 상기 친수성 수지가 상기 제2면으로 유입되는 것을 방지하기 위해 그라인딩 단계 이후 및 친수성 수지로 봉지하는 단계 이전에 상기 반도체 소자의 제2면을 친수성에서 소수성으로 개질하는 단계를 포함한다.In an embodiment, the method of manufacturing a film package includes forming semiconductor devices having terminals formed on a first surface of a wafer, grinding a second surface of the wafer opposite to the first surface, and forming the semiconductor device on the semiconductor device. individualizing from a wafer, bonding the terminals of the first surface to input/output terminals of a base film, and sealing a side surface of the semiconductor device with a hydrophilic resin, wherein the hydrophilic resin flows into the second surface and modifying the second surface of the semiconductor device from hydrophilicity to hydrophobicity after the grinding step and before the step of encapsulating with a hydrophilic resin in order to prevent it from forming.

상기 제2면을 그라인딩하는 단계 이전에 상기 웨이퍼의 주변에 마운트 링을 배치하는 단계 및 상기 웨이퍼의 제1면 및 상기 마운트 링에 마운트 테이프를 부착하는 단계를 포함한다.and disposing a mount ring on the periphery of the wafer before grinding the second surface and attaching a mount tape to the first surface of the wafer and the mount ring.

상기 제2면을 친수성에서 소수성으로 개질하는 단계는 상기 제2면을 그라인딩하는 단계 및 개별화하는 단계 사이에서 수행되며, 상기 제2면을 친수성에서 소수성으로 개질하는 단계는 상기 마운트 링에 대하여 상기 웨이퍼를 상승시키는 단계 및 실록산이 포함된 소재를 상승된 상기 웨이퍼의 상기 제2면에 접촉시키는 단계를 포함한다.The step of modifying the second surface from hydrophilic to hydrophobic is performed between grinding the second surface and individualizing, and the step of modifying the second surface from hydrophilic to hydrophobic is performed with respect to the mount ring. raising the siloxane and contacting the second surface of the raised wafer with a material containing siloxane.

상기 제2면을 친수성에서 소수성으로 개질하는 단계는 개별화 단계 및 본딩하는 단계 사이에서 수행되며, 친수성에서 소수성으로 개질하는 단계에서는 상기 마운트 링에 대하여 개별화된 반도체 소자를 상승시키는 단계 및 실록산이 포함된 소재를 개별화된 상기 반도체 소자의 상기 제2면에 접촉시키는 단계를 포함한다.The step of modifying the second surface from hydrophilicity to hydrophobicity is performed between the individualization step and the bonding step, and in the step of modifying the hydrophilicity to hydrophobicity, the individualized semiconductor device is raised with respect to the mount ring and siloxane is included. and contacting a material to the second surface of the singulated semiconductor device.

상기 반도체 소자의 상기 제2면을 친수성에서 소수성으로 개질하는 단계는 본딩하는 단계 및 봉지하는 단계 사이에서 수행되며, 친수성에서 소수성으로 개질하는 단계는 실록산이 포함된 소재를 본딩된 상기 제2면에 접촉시키는 단계 및 상기 실록산이 포함된 상기 소재를 상기 제2면과 연결된 상기 측면의 상부에 접촉시키는 단계를 포함한다.The step of modifying the second surface of the semiconductor device from hydrophilicity to hydrophobicity is performed between the bonding step and the sealing step, and the step of modifying the second surface from hydrophilicity to hydrophobicity is to apply a siloxane-containing material to the bonded second surface. and contacting the material including the siloxane on an upper portion of the side surface connected to the second surface.

반도체 소자의 측면을 봉지하는 봉지 공정 이전에 반도체 칩의 상면을 임시보호막으로 덮는 방법 대신 반도체 칩의 상면을 봉지제의 극성과 다른 극성으로 표면 개질하여 봉지제가 반도체 칩의 상면으로 오버플로우되어 외관 불량이 발생되는 것을 방지 및 제조 공정을 단순하게 하여 제조 시간을 단축시킬 수 있는 효과를 갖는다.Instead of covering the top surface of the semiconductor chip with a temporary protective film before the encapsulation process of encapsulating the side of the semiconductor device, the top surface of the semiconductor chip is modified to have a polarity different from the polarity of the encapsulant, and the encapsulant overflows to the top surface of the semiconductor chip, resulting in poor appearance This has the effect of reducing the manufacturing time by preventing this from occurring and simplifying the manufacturing process.

도 1은 본 발명의 일실시예에 따른 칩 온 필름 패키지의 제조 방법을 도시한 순서도이다.
도 2는 도 1에 도시된 순서도의 단계 순서대로 제조 과정을 도시한 단면도들이다.
도 3은 본 발명의 다른 실시예에 따른 칩 온 필름 패키지의 제조 방법을 도시한 순서도이다.
도 4는 도 3에 도시된 순서도의 단계 순서대로 제조 과정을 도시한 단면도들이다.
도 5는 본 발명의 또 다른 실시예에 따른 칩 온 필름 패키지의 제조 방법을 도시한 순서도이다.
도 6은 도 5에 도시된 순서도의 단계 순서대로 제조 과정을 도시한 단면도들이다.1 is a flowchart illustrating a method of manufacturing a chip-on-film package according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view illustrating a manufacturing process in the order of steps of the flowchart shown in FIG. 1 .
3 is a flowchart illustrating a method of manufacturing a chip-on-film package according to another embodiment of the present invention.
4 is a cross-sectional view illustrating a manufacturing process in the order of steps of the flowchart shown in FIG. 3 .
5 is a flowchart illustrating a method of manufacturing a chip-on-film package according to another embodiment of the present invention.
6 is a cross-sectional view illustrating a manufacturing process in the order of steps of the flowchart shown in FIG. 5 .

이하 설명되는 본 발명은 다양한 변환을 가할 수 있고, 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에서 상세하게 설명하고자 한다.The present invention described below can apply various transformations and can have various embodiments, and specific embodiments are illustrated in the drawings and described in detail in the detailed description.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.However, this is not intended to limit the present invention to specific embodiments, and it should be understood to include all modifications, equivalents and substitutes included in the spirit and scope of the present invention. In describing the present invention, if it is determined that a detailed description of a related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present application are only used to describe specific embodiments, and are not intended to limit the present invention. The singular expression includes the plural expression unless the context clearly dictates otherwise. In the present application, terms such as “comprise” or “have” are intended to designate that a feature, number, step, operation, component, part, or combination thereof described in the specification exists, but one or more other features It should be understood that this does not preclude the existence or addition of numbers, steps, operations, components, parts, or combinations thereof.

또한 제1, 제2 등의 용어는 다양한 구성요소들을 구분하여 설명하기 위해 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Also, terms such as first, second, etc. may be used to distinguish and describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another.

또한, 본 출원에서 적어도 2개의 상이한 실시예들이 각각 기재되어 있을 경우, 본 발명의 기술적 사상을 벗어나지 않는 범위에서 별다른 기재가 없더라도 각 실시예들은 구성요소의 전부 또는 일부를 상호 병합 및 혼용하여 사용할 수 있다.In addition, when at least two different embodiments are described in the present application, all or part of the components may be used in combination with each other even if there is no special description within the scope not departing from the technical spirit of the present invention. there is.

도 1은 본 발명의 일실시예에 따른 칩 온 필름 패키지의 제조 방법을 도시한 순서도이다. 도 2는 도 1에 도시된 순서도의 단계 순서대로 제조 과정을 도시한 단면도들이다.1 is a flowchart illustrating a method of manufacturing a chip-on-film package according to an embodiment of the present invention. FIG. 2 is a cross-sectional view illustrating a manufacturing process in the order of steps of the flowchart shown in FIG. 1 .

도 1 및 도 2를 참조하면, 칩 온 필름 패키지를 제조하기 위해서는 먼저 원판 형상을 갖는 웨이퍼(100)의 제1면(110)에 단자(310)가 형성된 복수개의 반도체 소자(300)들을 형성하는 단계가 수행 된다.(단계 S10)1 and 2 , in order to manufacture a chip-on-film package, a plurality of semiconductor devices 300 having terminals 310 formed on the first surface 110 of the wafer 100 having a disk shape are first formed. step is performed. (Step S10)

단계 S10에서 제조된 반도체 소자(300)들은, 예를 들어, 사각형 형상 또는 표시장치에 적용될 수 있도록 직육면체 형상으로 형성될 수 있다.The semiconductor devices 300 manufactured in step S10 may be formed, for example, in a rectangular shape or a rectangular parallelepiped shape to be applied to a display device.

웨이퍼(100)에 반도체 소자(300)들이 형성된 후 웨이퍼(100)의 부러짐 또는 파손 방지하고 칩 온 필름 패키지의 두께를 감소시키기 위해 웨이퍼(100)의 두께를 감소시키는 그라인딩 공정이 수행된다. 일반적으로 그라인딩 공정에서는 반도체 소자(300)들이 형성되지 않은 웨이퍼의 제1면(110)과 대향하는 제2면(120)을 연마 및 폴리싱하여 웨이퍼(100)의 두께를 감소시킨다.After the semiconductor devices 300 are formed on the wafer 100 , a grinding process for reducing the thickness of the wafer 100 is performed to prevent the wafer 100 from being broken or damaged and to reduce the thickness of the chip-on-film package. In general, in the grinding process, the thickness of the wafer 100 is reduced by polishing and polishing the second surface 120 opposite to the first surface 110 of the wafer on which the semiconductor devices 300 are not formed.

웨이퍼(100)의 연마 및 폴리싱을 수행하기 위해서는 웨이퍼(100)를 지정된 위치에 고정해야 하고 웨이퍼(100)의 제1면(110)에 형성된 반도체 소자(300)들로 연마제 등이 유입되지 않도록 해야 한다.In order to perform polishing and polishing of the wafer 100 , the wafer 100 should be fixed at a designated position, and an abrasive should not be introduced into the semiconductor devices 300 formed on the first surface 110 of the wafer 100 . do.

이를 위해 그라인딩 공정이 수행되기 이전에 마운트 테이프(220)를 웨이퍼(100)에 부착 및 마운트 테이프(220)를 마운트 링(210)에 부착하는 공정이 수행된다.To this end, a process of attaching the mount tape 220 to the wafer 100 and attaching the mount tape 220 to the mount ring 210 is performed before the grinding process is performed.

먼저, 반도체 소자(300)가 형성된 웨이퍼(100)의 주변에 마운트 링(210)을 배치하는 단계가 먼저 수행된다. (단계 S11)First, the step of disposing the mount ring 210 around the wafer 100 on which the semiconductor device 300 is formed is first performed. (Step S11)

마운트 링(210)은 링 형상으로 형성될 수 있고, 마운트 링(210)의 중앙에는 웨이퍼(100)의 직경보다 커 웨이퍼(100)가 삽입되는 중공부가 형성된다.The mount ring 210 may be formed in a ring shape, and a hollow portion into which the wafer 100 is inserted is formed in the center of the mount ring 210 , which is larger than the diameter of the wafer 100 .

웨이퍼(100)의 주변에 마운트 링(210)이 배치되면, 웨이퍼(100)의 제1면(110) 및 마운트 링(210)에는 마운트 테이프(220)가 부착된다. (단계 S12)When the mount ring 210 is disposed around the wafer 100 , the mount tape 220 is attached to the first surface 110 and the mount ring 210 of the wafer 100 . (Step S12)

마운트 테이프(220)는 얇은 두께로 형성된 합성수지 소재로 형성될 수 있으며, 마운트 테이프(220)는 후술 될 웨이퍼(100) 및 반도체 소자(300)의 상승에 따라 늘어날 수 있는 신축성 소재로 제작될 수 있다. 마운트 테이프(220)의 일측면에는 웨이퍼(100) 및 마운트 링(210)이 접합될 수 있도록 점착층(미도시)이 형성된다.The mount tape 220 may be formed of a synthetic resin material formed to have a thin thickness, and the mount tape 220 may be made of a stretchable material that can be stretched according to the rise of the wafer 100 and the semiconductor device 300 to be described later. . An adhesive layer (not shown) is formed on one side of the mount tape 220 so that the wafer 100 and the mount ring 210 can be bonded.

단계 S11 및 단계 S12에 의하여 웨이퍼(100)가 마운트 테이프(220) 및 마운트 링(210)에 고정되면, 웨이퍼(100)의 제1면(110)과 대향하는 제2면(120)은 그라인딩 공정에 의하여 연마 및 폴리싱되고 이로 인해 웨이퍼(100)의 두께가 감소된다. (단계 S13)When the wafer 100 is fixed to the mount tape 220 and the mount ring 210 by steps S11 and S12 , the second surface 120 opposite to the first surface 110 of the wafer 100 is subjected to a grinding process. is polished and polished, thereby reducing the thickness of the wafer 100 . (Step S13)

본 발명의 일실시예에서 그라인딩 공정이 수행되면, 웨이퍼(100)는 매우 얇은 두께를 갖게 되어 웨이퍼(100)의 파손이 방지된다. 이후 웨이퍼(100)의 반도체 소자(300)는 개별화(singulation) 공정에 의하여 개별화된 후 베이스 필름(400)에 부착 및 봉지 공정이 수행되어 칩 온 필름 패키지가 제조된다.When the grinding process is performed in an embodiment of the present invention, the wafer 100 has a very thin thickness to prevent damage to the wafer 100 . Thereafter, the semiconductor device 300 of the wafer 100 is individualized by a singulation process, and then an attachment and encapsulation process is performed on the base film 400 to manufacture a chip-on-film package.

본 발명의 일실시예에서는 웨이퍼(100)를 개별화하기 이전에 웨이퍼(100)의 제2면(120)을 개질하여 봉지 공정에서 봉지제(500)가 제2면(120)으로 오버플로우되는 것이 방지된다.In an embodiment of the present invention, before individualizing the wafer 100 , the second surface 120 of the wafer 100 is modified so that the encapsulant 500 overflows to the second surface 120 in the encapsulation process. is prevented

봉지제(500)가 제2면(120)으로 오버플로우 되는 것을 방지하기 위하여 제2면(120)의 극성은, 예를 들어, 봉지제(500)의 극성과 반대 극성으로 개질된다. 예를 들어, 봉지 공정에서 사용되는 봉지제(500)가 친수성을 가질 경우, 제2면(120)은 친수성에서 소수성으로 개질 된다. (단계 S16)In order to prevent the encapsulant 500 from overflowing into the second surface 120 , the polarity of the second surface 120 is, for example, modified to be opposite to the polarity of the encapsulant 500 . For example, when the encapsulant 500 used in the encapsulation process has hydrophilicity, the second surface 120 is modified from hydrophilicity to hydrophobicity. (Step S16)

본 발명의 일실시예에서는 그라인딩된 제2면(120)에 별도의 임시보호막 등을 형성하는 방식을 사용하지 않음으로써 봉지제(500)의 오버플로우를 방지하기 위해 제조 공정이 복잡해지는 것을 방지할 수 있다.In one embodiment of the present invention, the manufacturing process is not complicated in order to prevent overflow of the encapsulant 500 by not using a method of forming a separate temporary protective film on the ground second surface 120 . can

단계 S16을 보다 구체적으로 설명하면, 제2면(120)을 표면 개질하기 위해서는 마운트 링(210)에 대하여 웨이퍼(100)를 상승시키는 공정(단계 S14) 및 실록산이 포함된 소재를 웨이퍼(100)의 제2면(120)에 접촉시키는 공정(단계 S15)이 수행된다.To describe step S16 in more detail, in order to surface-modify the second surface 120 , the process of raising the wafer 100 with respect to the mount ring 210 (step S14 ) and the material containing siloxane is applied to the wafer 100 . A process of contacting the second surface 120 of the (step S15) is performed.

마운트 링(210)에 대하여 웨이퍼(100)를 상승시키는 단계 S14는 실록산이 포함된 소재가 마운트 링(210)에 접촉될 경우 마운트 링(210)의 표면이 오염되어 후속 공정에서 공정 불량을 유발할 수 있기 때문이다.In step S14 of raising the wafer 100 with respect to the mount ring 210, when a material containing siloxane comes into contact with the mount ring 210, the surface of the mount ring 210 is contaminated, which may cause process defects in a subsequent process. because there is

이와 같은 공정 불량을 방지하기 위해서는 마운트 링(210)을 고정한 상태에서 웨이퍼(100)만 상승시킴으로써 마운트 링(210)의 오염을 방지한 상태에서 웨이퍼(100)의 제2면(120)에만 표면 개질이 선택적으로 수행될 수 있도록 한다.In order to prevent such a process defect, only the second surface 120 of the wafer 100 is surface-modified while the mount ring 210 is prevented from being contaminated by raising only the wafer 100 while the mount ring 210 is fixed. Allow this to be done selectively.

마운트 링(210)을 고정하고 웨이퍼(100)만 상승시키기 위해서는 먼저 마운트 링(210)을 진공압 또는 물리적으로 고정한 후 웨이퍼(100)와 대응하는 마운트 테이프(220)를 지지하고 있는 지지 부재(미도시)를 엑츄에이터(미도시) 등을 이용하여 승강시킨다.In order to fix the mount ring 210 and lift only the wafer 100 , first, the mount ring 210 is fixed with vacuum pressure or physically, and then a support member (not shown) supporting the wafer 100 and the corresponding mount tape 220 . time) by using an actuator (not shown) or the like.

마운트 링(210)에 대하여 웨이퍼(100)가 상승 된 후, 실록산이 포함된 소재를 상승된 웨이퍼(100)의 제2면(120)에 접촉 시킴으로써 웨이퍼(100)의 제2면(120)의 표면은 친수성에서 소수성으로 개질 된다.After the wafer 100 is raised with respect to the mount ring 210, the material containing siloxane is brought into contact with the second surface 120 of the raised wafer 100. The surface is modified from hydrophilic to hydrophobic.

비록 본 발명의 일실시예에서는 실록산이 포함된 소재가 롤러 유닛인 것이 도시 및 설명되고 있지만 이외에 실록산이 포함된 소수성 소재를 제2면(120)에 스핀 도포, 스프레이 도포 등과 같은 방식으로 도포 또는 화학적 증기 증착 방식 등 다양한 방법을 이용하여 표면을 개질하여도 무방하다.Although it is illustrated and described that the material containing siloxane is a roller unit in one embodiment of the present invention, in addition, a hydrophobic material containing siloxane is applied to the second surface 120 in a manner such as spin coating, spray application, etc. or chemically The surface may be modified using various methods such as vapor deposition.

한편 제2면(120)의 표면을 개질하는 단계에서는 실록산이 포함된 소재의 높낮이를 조절할 수 있도록 하여 제2면(120)에 가해지는 압력을 조절하여 보다 표면 개질 정도를 조절할 수 있다.Meanwhile, in the step of modifying the surface of the second surface 120 , the height of the material containing the siloxane can be adjusted to adjust the pressure applied to the second surface 120 to further control the degree of surface modification.

또한, 실록산이 포함된 소재는 제2면(120)과 평행하게 이동될 수 있는데 이때 실록산이 포함된 소재를 정지한 상태에서 웨이퍼(100)를 이송하여 실록산이 포함된 소재가 웨이퍼(100)의 제2면(120)을 통과 또는 웨이퍼(100)를 고정한 상태에서 실록산이 포함된 소재가 웨이퍼(100)를 통과하도록 함으로써 웨이퍼(100)의 제2면(120)의 표면을 개질 할 수 있다.In addition, the material containing siloxane may be moved parallel to the second surface 120 . At this time, the wafer 100 is transferred while the material containing siloxane is stopped so that the material containing siloxane is transferred to the wafer 100 . The surface of the second surface 120 of the wafer 100 may be modified by passing the second surface 120 or allowing a material containing siloxane to pass through the wafer 100 in a state in which the wafer 100 is fixed.

본 발명의 일실시예에서, 제2면(120)을 표면 개질하기 위해 실록산이 포함된 소재로서는, 예를 들어, 폴리디메틸실록산, 폴리에테르변성 폴리디메틸실록산, 폴리메틸알킬실록산 등 다양한 물질을 포함할 수 있으며, 필요한 경우 실록산과 함께 증점제 또는 희석제와 같은 첨가제를 추가할 수 있다.In one embodiment of the present invention, as a material containing siloxane to surface-modify the second surface 120, for example, various materials such as polydimethylsiloxane, polyether-modified polydimethylsiloxane, polymethylalkylsiloxane, etc. are included. If necessary, additives such as thickeners or diluents may be added along with the siloxane.

이와 다르게, 상기 실록산이 포함된 소재 대신 소수성 화합물로 폴리테트라하이드로에틸렌 고분자와 같은 불소 유기 고분자 화합물을 이용하여도 무방하다.Alternatively, a fluorine organic polymer compound such as polytetrahydroethylene polymer may be used as the hydrophobic compound instead of the material containing the siloxane.

도 1을 다시 참조하면, 웨이퍼(100)의 제2면(120)이 친수성에서 소수성으로 표면 개질 되면, 웨이퍼(100)로부터 반도체 소자(300)들을 개별화하는 공정이 수행된다. (단계 S17)Referring back to FIG. 1 , when the second surface 120 of the wafer 100 is surface-modified from hydrophilicity to hydrophobicity, a process of individualizing the semiconductor devices 300 from the wafer 100 is performed. (Step S17)

웨이퍼(100)로부터 반도체 소자를 개별화하는 단계(S17)는 웨이퍼(100)에 생성된 복수의 반도체 소자(300)들의 사이에 형성된 스크라이브 라인을 쏘잉하는 공정에 의하여 수행될 수 있다.The step of individualizing the semiconductor device from the wafer 100 ( S17 ) may be performed by sawing a scribe line formed between the plurality of semiconductor devices 300 generated on the wafer 100 .

웨이퍼(100)로부터 반도체 소자(300)들이 개별화되면, 마운트 테이프(220) 상의 반도체 소자(300)를 마운트 테이프(220)로부터 분리하여 칩 온 필름 패키지를 이루는 베이스 필름(400)으로 이송한 후 반도체 소자(300)의 제1면(110)에 형성된 단자(310)를 베이스 필름(400)에 형성된 입출력 단자(410)에 본딩 한다. (단계 S18)When the semiconductor devices 300 are individualized from the wafer 100, the semiconductor device 300 on the mount tape 220 is separated from the mount tape 220 and transferred to the base film 400 constituting the chip-on-film package, and then the semiconductor The terminal 310 formed on the first surface 110 of the device 300 is bonded to the input/output terminal 410 formed on the base film 400 . (Step S18)

제1면(110)의 단자(310)를 베이스 필름(400)의 입출력 단자(410)에 본딩하는 단계 S18는 개별화된 반도체 소자(300)의 단자(310)와 베이스 필름(400)의 입출력 단자(410)를 고온의 열과 압력을 이용하는 열압착 방식(thermo-compression)으로 접합하여 외부로의 전기적인 통로를 형성시켜주기 위한 공정이다.The step S18 of bonding the terminal 310 of the first surface 110 to the input/output terminal 410 of the base film 400 is the terminal 310 of the individualized semiconductor device 300 and the input/output terminal of the base film 400 . This is a process for forming an electrical passage to the outside by bonding 410 to the thermo-compression method using high-temperature heat and pressure.

베이스 필름(400)은 긴 길이를 갖는 띠 형상으로, 베이스 필름(400)은 폴리이미드 계열의 필름으로서, 베이스 필름(400)의 표면에는 인쇄회로패턴이 형성된다.The base film 400 has a strip shape having a long length, the base film 400 is a polyimide-based film, and a printed circuit pattern is formed on the surface of the base film 400 .

베이스 필름(400)의 입출력 단자(410) 및 반도체 소자의 단자(310)가 본딩되면, 반도체 소자(300)의 측면은 친수성 봉지제(500)로 봉지된다. (단계 S19)When the input/output terminal 410 of the base film 400 and the terminal 310 of the semiconductor device are bonded, the side of the semiconductor device 300 is sealed with a hydrophilic encapsulant 500 . (Step S19)

반도체 소자(300)의 측면을 봉지제(500)로 봉지하는 단계는 칩 온 필름 패키지의 회로부를 외부의 물리적, 화학적, 기계적, 정전기로부터 보호하여 신뢰성을 확보하기 위한 공정이다.The step of sealing the side surface of the semiconductor device 300 with the encapsulant 500 is a process for securing reliability by protecting the circuit portion of the chip-on-film package from external physical, chemical, mechanical, and static electricity.

봉지제(500)는 반도체 소자(300)의 측면, 단자(310) 및 입출력 단자(410)를 밀봉하는 형태로 충진될 수 있다. 봉지제(500)로는, 예를 들어, 에폭시 수지를 사용할 수 있다. 본 발명의 일실시예에서 봉지제(500)는 친수성을 가질 수 있다.The encapsulant 500 may be filled in the form of sealing the side surface of the semiconductor device 300 , the terminal 310 , and the input/output terminal 410 . As the encapsulant 500 , for example, an epoxy resin can be used. In an embodiment of the present invention, the encapsulant 500 may have hydrophilicity.

봉지제(500)는 반도체 소자(300)의 측면뿐만 아니라 반도체 소자(300)와 베이스 필름(400) 사이 공간에도 충진 될 수 있다.The encapsulant 500 may be filled in the space between the semiconductor device 300 and the base film 400 as well as the side surface of the semiconductor device 300 .

반도체 소자(300)의 측면에 친수성을 갖는 봉지제(500)가 제공될 때, 반도체 소자(300)의 제2면(120)이 친수성을 가질 경우 친수성을 갖는 봉지제(500)가 쉽게 제2면(120)으로 오버플로우 될 수 있지만, 본 발명의 일실시예에서와 같이 친수성을 갖는 봉지제(500)가 반도체 소자(300)의 측면에 제공되기 이전에 반도체 소자(300)의 제2면(120)을 친수성에서 소수성으로 개질할 경우, 친수성을 갖는 봉지제(500)가 제2면(120)으로 쉽게 오버플로우되지 않게 된다.When the encapsulant 500 having hydrophilicity is provided on the side surface of the semiconductor device 300 , when the second surface 120 of the semiconductor device 300 has hydrophilicity, the encapsulant 500 having hydrophilicity can be easily converted to the second surface of the semiconductor device 300 . Although the surface 120 may overflow, the second surface of the semiconductor element 300 before the encapsulant 500 having hydrophilicity is provided on the side surface of the semiconductor element 300 as in an embodiment of the present invention. When 120 is modified from hydrophilicity to hydrophobicity, the encapsulant 500 having hydrophilicity does not easily overflow to the second surface 120 .

반도체 소자(300)의 측면에만 친수성을 갖는 봉지제(500)가 봉지되는 단계(S19)가 완료되면 봉지제(500)를 오븐에서 경화시키는 단계가 연속하여 수행된다.When the step S19 of sealing the encapsulant 500 having hydrophilicity only on the side surface of the semiconductor device 300 is completed, the step of curing the encapsulant 500 in an oven is continuously performed.

도 3은 본 발명의 다른 실시예에 따른 칩 온 필름 패키지의 제조 방법을 도시한 순서도이다. 4는 도 3에 도시된 순서도의 단계 순서대로 제조 과정을 도시한 단면도들이다. 도3 및 도 4에 도시된 칩 온 필름 패키지 제조 방법은 표면 개질 단계(S27)를 제외하면 앞서 도 1 및 도 2에 도시 및 설명된 칩 온 필름 패키지 제조 방법과 실질적으로 동일한 구성을 갖는다. 따라서 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 참조부호를 부여하기로 한다.3 is a flowchart illustrating a method of manufacturing a chip-on-film package according to another embodiment of the present invention. 4 is a cross-sectional view illustrating a manufacturing process in the order of steps of the flowchart shown in FIG. 3 . The method for manufacturing the chip-on-film package shown in FIGS. 3 and 4 has substantially the same configuration as the method for manufacturing the chip-on-film package shown and described in FIGS. 1 and 2 above, except for the surface modification step S27. Accordingly, duplicate descriptions of the same components will be omitted, and the same names and reference numerals will be given to the same components.

도 3 및 도 4를 참조하면, 본 발명의 일실시예에서, 반도체 소자(300)의 제2면(120)을 친수성에서 소수성으로 개질하는 공정( 단계 S27)는 반도체 소자(300)를 개별화하는 단계(S24) 및 반도체 소자(300)의 단자(310)와 베이스 필름(400)의 입출력 단자(410)를 본딩하는 단계(S28) 사이에서 수행된다.3 and 4 , in an embodiment of the present invention, the process of modifying the second surface 120 of the semiconductor device 300 from hydrophilicity to hydrophobicity (step S27) is to individualize the semiconductor device 300 . It is performed between the step S24 and the step S28 of bonding the terminal 310 of the semiconductor device 300 and the input/output terminal 410 of the base film 400 .

반도체 소자(300)의 제2면(120)을 친수성에서 소수성으로 개질하는 단계(S27)는 웨이퍼(100)로부터 개별화된 반도체 소자(300)를 마운트 링(210)에 대하여 상승시키는 공정(단계 S25) 및 마운트 링(210)으로부터 돌출된 개별화된 반도체 소자(300)에 실록산이 포함된 소재를 개별화된 반도체 소자(300)의 제2면(120)에 접촉시키는 공정(단계 S26)를 포함한다.The step of modifying the second surface 120 of the semiconductor device 300 from hydrophilicity to hydrophobicity (S27) is a process of raising the individualized semiconductor device 300 from the wafer 100 with respect to the mount ring 210 (step S25). ) and a process (step S26) of contacting a material containing siloxane in the individualized semiconductor device 300 protruding from the mount ring 210 to the second surface 120 of the individualized semiconductor device 300 .

개별화된 반도체 소자(300)를 마운트 링(210)에 대하여 상승하는 단계(S25)에서는 먼저 마운트 링(210)을 진공압 또는 물리적으로 고정한 후 웨이퍼(100)와 대응하는 마운트 테이프(220)를 지지하고 있는 지지 부재(미도시)를 엑츄에이터(미도시) 등을 이용하여 승강시킨다.In the step of raising the individualized semiconductor device 300 with respect to the mount ring 210 ( S25 ), the mount ring 210 is first fixed with vacuum pressure or physically, and then the wafer 100 and the corresponding mount tape 220 are supported. The supporting member (not shown) is raised and lowered using an actuator (not shown) or the like.

마운트 링(210)에 대하여 개별화된 반도체 소자(300)가 상승된 후, 실록산이 포함된 소재를 상승된 반도체 소자(300)의 제2면(120)에 접촉하는 단계(S26)는 실록산이 포함된 소재가 상승된 반도체 소자(300)의 제2면(120)을 지나가면서 제2면(120)의 표면은 친수성에서 소수성으로 개질 된다.After the individualized semiconductor device 300 is raised with respect to the mount ring 210, the step (S26) of contacting the second surface 120 of the raised semiconductor device 300 with a material containing siloxane includes siloxane. As the material passes through the second surface 120 of the raised semiconductor device 300 , the surface of the second surface 120 is modified from hydrophilicity to hydrophobicity.

비록 본 발명의 일실시예에서는 실록산이 포함된 소수성 소재를 이용하여 제2면(120)을 개질하는 것이 도시 및 설명되고 있지만 이외에 실록산이 포함된 소수성 소재를 스핀 도포, 스프레이 도포 등에 도포 방식 및 화학적 증기 증착 방식 등 다양한 방법을 이용하여 표면을 개질하여도 무방하다.Although it is shown and described that the second surface 120 is modified using a hydrophobic material containing siloxane in an embodiment of the present invention, in addition, the hydrophobic material containing siloxane is applied by spin coating, spray coating, etc. The surface may be modified using various methods such as vapor deposition.

한편 제2면(120)의 표면을 개질하는 단계에서는 실록산이 포함된 소재의 높낮이를 조절할 수 있도록 하여 제2면(120)에 가해지는 압력을 조절하여 보다 효율적으로 표면 개질이 진행될 수 있도록 할 수 있다.Meanwhile, in the step of modifying the surface of the second surface 120, the height of the material containing siloxane can be adjusted so that the pressure applied to the second surface 120 can be adjusted so that the surface modification can proceed more efficiently. there is.

또한, 실록산이 포함된 소재는 제2면(120)과 평행하게 이동될 수 있는데 이때 상기 롤러 유닛을 정지한 상태에서 개별화된 반도체 소자(300)를 이송하여 상기 롤러 유닛이 개별화된 반도체 소자(300)의 제2면(120)을 통과 또는 개별화된 반도체 소자(300)를 고정한 상태에서 상기 롤러 유닛이 개별화된 반도체 소자(300)를 통과하도록 함으로써 개별화된 반도체 소자(300)의 제2면(120)의 표면을 개질할 수 있다.In addition, the material containing the siloxane may be moved in parallel to the second surface 120 . At this time, the individualized semiconductor device 300 is transported while the roller unit is stopped so that the roller unit is individualized semiconductor device 300 . ) of the second surface 120 of the individualized semiconductor element 300 or by allowing the roller unit to pass through the individualized semiconductor element 300 in a state in which the individualized semiconductor element 300 is fixed. ) can be modified on the surface.

도 5는 본 발명의 또 다른 실시예에 따른 칩 온 필름 패키지의 제조 방법을 도시한 순서도이다. 도 6은 도 5에 도시된 순서도의 단계 순서대로 제조 과정을 도시한 단면도들이다. 도 5 및 도 6에 도시된 칩 온 필름 패키지 제조 방법은 표면 개질 단계(S38)를 제외하면 앞서 도 1 및 도 2에 도시 및 설명된 칩 온 필름 패키지 제조 방법과 실질적으로 동일한 구성을 갖는다. 따라서 동일한 구성에 대한 중복된 설명은 생략하기로 하며, 동일한 구성에 대해서는 동일한 명칭 및 참조부호를 부여하기로 한다.5 is a flowchart illustrating a method of manufacturing a chip-on-film package according to another embodiment of the present invention. 6 is a cross-sectional view illustrating a manufacturing process in the order of steps of the flowchart shown in FIG. 5 . The method for manufacturing the chip-on-film package shown in FIGS. 5 and 6 has substantially the same configuration as the method for manufacturing the chip-on-film package shown and described in FIGS. 1 and 2 above, except for the surface modification step S38. Accordingly, duplicate descriptions of the same components will be omitted, and the same names and reference numerals will be given to the same components.

도 5 및 도 6을 참조하면, 칩 온 필름 패키지의 제조 방법에서 제2면(120)을 친수성에서 소수성으로 개질하는 공정(단계 S38)은 반도체 소자(300)의 단자(310)와 베이스 필름(400)의 입출력 단자(410)를 본딩하는 공정(단계 S35) 및 반도체 소자(300)의 측면을 친수성 봉지제(500)로 봉지하는 공정(단계 S39) 사이에서 수행된다.5 and 6, the process of modifying the second surface 120 from hydrophilicity to hydrophobicity in the manufacturing method of the chip-on-film package (step S38) is the terminal 310 of the semiconductor device 300 and the base film ( It is performed between the process of bonding the input/output terminal 410 of 400 (step S35) and the process of sealing the side surface of the semiconductor device 300 with the hydrophilic encapsulant 500 (step S39).

개별화된 반도체 소자(130)의 제2면(120)을 친수성에서 소수성으로 개질하는 공정(단계 S38)는 실록산이 포함된 소재를 본딩된 제2면(120)에 접촉시키는 단계(S36) 및 상기 실록산이 포함된 소재를 제2면(120)과 연결된 측면의 상부(미도시)에 접촉하는 공정(단계 S37)을 포함한다.The process (step S38) of modifying the second surface 120 of the individualized semiconductor device 130 from hydrophilicity to hydrophobicity includes the step (S36) of bringing a material containing siloxane into contact with the bonded second surface 120, and the and a process (step S37) of contacting the material containing siloxane to the upper portion (not shown) of the side connected to the second surface 120 .

실록산이 포함된 소재를 본딩된 제2면(120)에 접촉하는 공정(단계 S36)은 실록산이 포함된 소재를 포함한 표면 개질 유닛(미부호)이 베이스 필름(400)에 본딩된 반도체 소자(300)의 제2면(120)을 지나가면서 제2면(120)의 표면은 친수성에서 소수성으로 개질 된다.The process (step S36) of contacting the siloxane-containing material with the bonded second surface 120 is a semiconductor device 300 in which a surface modification unit (unsigned) including a siloxane-containing material is bonded to the base film 400 . ) while passing through the second surface 120, the surface of the second surface 120 is modified from hydrophilicity to hydrophobicity.

상기 실록산이 포함된 소재를 본딩된 제2면(120)과 연결된 상기 측면의 상부에 접촉시키는 공정(단계 S37)은 본딩된 제2면(120)과 함께 제2면(120)과 연결된 반도체 소자(300)의 상기 측면의 상부 일부분을 함께 소수성으로 개질 되고, 친수성을 갖는 봉지제(500)가 제2면(120)으로 오버플로우 되는 것을 반도체 소자(300)의 측면부터 방지될 수 있다.The process (step S37) of bringing the siloxane-containing material into contact with the upper portion of the side connected to the bonded second surface 120 (step S37) is a semiconductor device connected to the second surface 120 together with the bonded second surface 120 . The upper portion of the side surface of 300 is modified to be hydrophobic together, and the overflow of the encapsulant 500 having hydrophilicity to the second surface 120 can be prevented from the side of the semiconductor device 300 .

이상에서 상세하게 설명한 바에 의하면, 본 발명에 따른 칩 온 필름 패키지의 제조 방법은 반도체 소자의 측면을 봉지하는 봉지 공정 이전에 반도체 칩의 상면을 임시보호막으로 덮는 방법 대신 반도체 칩의 상면을 봉지제의 극성과 다른 극성으로 표면 개질하여 봉지제가 반도체 칩의 상면으로 오버플로우되어 외관 불량이 발생되는 것을 방지 및 제조 공정을 단순하게 하여 제조 시간을 단축 시킬 수 있는 효과를 갖는다.As described above in detail, in the method of manufacturing a chip-on-film package according to the present invention, the upper surface of the semiconductor chip is coated with an encapsulant instead of a method of covering the upper surface of the semiconductor chip with a temporary protective film before the encapsulation process of sealing the side surface of the semiconductor device Surface modification with a polarity different from that of the polarity prevents the encapsulant from overflowing the upper surface of the semiconductor chip, resulting in poor appearance, and simplifies the manufacturing process to shorten the manufacturing time.

한편, 본 도면에 개시된 실시예는 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.On the other hand, the embodiments disclosed in the drawings are merely presented as specific examples to aid understanding, and are not intended to limit the scope of the present invention. It is apparent to those of ordinary skill in the art to which the present invention pertains that other modifications based on the technical spirit of the present invention can be implemented in addition to the embodiments disclosed herein.

웨이퍼 : 100 제1면 : 110
제2면 : 120 마운트 링 : 210
마운트 테이프 : 220 반도체 소자 : 300
단자 : 310 베이스 필름 : 400
입출력 단자 : 410 봉지제 : 500Wafer: 100 First side: 110
2nd side: 120 Mount ring: 210
Mount tape: 220 Semiconductor element: 300
Terminal: 310 Base film: 400
Input/output terminal: 410 Encapsulant: 500

Claims (5)

웨이퍼의 제1면에 단자가 형성된 반도체 소자들을 형성하는 단계;
상기 웨이퍼의 상기 제1면과 대향하는 제2면을 그라인딩하는 단계;
상기 반도체 소자를 상기 웨이퍼로부터 개별화하는 단계;
상기 제1면의 상기 단자를 베이스 필름의 입출력 단자에 본딩하는 단계; 및
상기 반도체 소자의 측면을 친수성 수지로 봉지하는 단계를 포함하며,
상기 친수성 수지가 상기 제2면으로 유입되는 것을 방지하기 위해 그라인딩 단계 이후 및 친수성 수지로 봉지하는 단계 이전에 상기 반도체 소자의 제2면을 친수성에서 소수성으로 개질하는 단계를 포함하는 칩 온 필름 패키지의 제조 방법.forming semiconductor devices in which terminals are formed on a first surface of the wafer;
grinding a second surface of the wafer opposite to the first surface;
singulating the semiconductor device from the wafer;
bonding the terminal of the first surface to an input/output terminal of a base film; and
encapsulating the side surface of the semiconductor device with a hydrophilic resin,
and modifying the second surface of the semiconductor device from hydrophilicity to hydrophobicity after the grinding step and before the step of sealing with the hydrophilic resin in order to prevent the hydrophilic resin from flowing into the second surface. manufacturing method. 제1항에 있어서,
상기 제2면을 그라인딩하는 단계 이전에
상기 웨이퍼의 주변에 마운트 링을 배치하는 단계; 및
상기 웨이퍼의 제1면 및 상기 마운트 링에 마운트 테이프를 부착하는 단계를 포함하는 칩 온 필름 패키지의 제조 방법.According to claim 1,
Before the step of grinding the second surface
disposing a mount ring around the wafer; and
and attaching a mount tape to the first surface of the wafer and the mount ring. 제2항에 있어서,
상기 제2면을 친수성에서 소수성으로 개질하는 단계는 상기 제2면을 그라인딩하는 단계 및 개별화하는 단계 사이에서 수행되며,
상기 제2면을 친수성에서 소수성으로 개질하는 단계는
상기 마운트 링에 대하여 상기 웨이퍼를 상승시키는 단계; 및
실록산이 포함된 소재를 상승된 상기 웨이퍼의 상기 제2면에 접촉시키는 단계를 포함하는 칩 온 필름 패키지의 제조 방법.3. The method of claim 2,
The step of modifying the second surface from hydrophilic to hydrophobic is performed between grinding and individualizing the second surface,
The step of modifying the second surface from hydrophilicity to hydrophobicity is
elevating the wafer relative to the mount ring; and
A method of manufacturing a chip-on-film package comprising the step of contacting a material containing siloxane to the second surface of the raised wafer. 제2항에 있어서,
상기 제2면을 친수성에서 소수성으로 개질하는 단계는 개별화 단계 및 본딩하는 단계 사이에서 수행되며,
친수성에서 소수성으로 개질하는 단계에서는
상기 마운트 링에 대하여 개별화된 반도체 소자를 상승시키는 단계; 및
실록산이 포함된 소재를 개별화된 상기 반도체 소자의 상기 제2면에 접촉시키는 단계를 포함하는 칩 온 필름 패키지의 제조 방법.3. The method of claim 2,
The step of modifying the second surface from hydrophilicity to hydrophobicity is performed between the individualization step and the bonding step,
In the step of reforming from hydrophilicity to hydrophobicity,
elevating the singulated semiconductor element relative to the mount ring; and
A method of manufacturing a chip-on-film package comprising the step of contacting a material containing siloxane to the second surface of the individualized semiconductor device. 제1항에 있어서,
상기 반도체 소자의 상기 제2면을 친수성에서 소수성으로 개질하는 단계는 본딩하는 단계 및 봉지하는 단계 사이에서 수행되며,
친수성에서 소수성으로 개질하는 단계는
실록산이 포함된 소재를 본딩된 상기 제2면에 접촉시키는 단계; 및
상기 실록산이 포함된 상기 소재를 상기 제2면과 연결된 상기 측면의 상부에 접촉시키는 단계를 포함하는 칩 온 필름 패키지의 제조 방법.According to claim 1,
The step of modifying the second surface of the semiconductor device from hydrophilicity to hydrophobicity is performed between the bonding step and the sealing step,
The step of reforming from hydrophilicity to hydrophobicity is
contacting a material containing siloxane to the bonded second surface; and
and contacting the material including the siloxane on an upper portion of the side surface connected to the second surface.
KR1020200007366A 2020-01-20 2020-01-20 Method for manufacturing chip on film package KR102295595B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200007366A KR102295595B1 (en) 2020-01-20 2020-01-20 Method for manufacturing chip on film package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200007366A KR102295595B1 (en) 2020-01-20 2020-01-20 Method for manufacturing chip on film package

Publications (2)

Publication Number Publication Date
KR20210093594A true KR20210093594A (en) 2021-07-28
KR102295595B1 KR102295595B1 (en) 2021-08-31

Family

ID=77126463

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200007366A KR102295595B1 (en) 2020-01-20 2020-01-20 Method for manufacturing chip on film package

Country Status (1)

Country Link
KR (1) KR102295595B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001150720A (en) * 1999-11-26 2001-06-05 Kyocera Corp Method for manufacturing optical printer head
JP2003309227A (en) * 2002-04-17 2003-10-31 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
JP2008226926A (en) * 2007-03-08 2008-09-25 Sumitomo Bakelite Co Ltd Liquid sealant resin composition, semiconductor device and its manufacturing method
KR101236797B1 (en) 2011-09-26 2013-02-25 앰코 테크놀로지 코리아 주식회사 Method for manufacturing semiconductor package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001150720A (en) * 1999-11-26 2001-06-05 Kyocera Corp Method for manufacturing optical printer head
JP2003309227A (en) * 2002-04-17 2003-10-31 Matsushita Electric Ind Co Ltd Semiconductor device and manufacturing method therefor
JP2008226926A (en) * 2007-03-08 2008-09-25 Sumitomo Bakelite Co Ltd Liquid sealant resin composition, semiconductor device and its manufacturing method
KR101236797B1 (en) 2011-09-26 2013-02-25 앰코 테크놀로지 코리아 주식회사 Method for manufacturing semiconductor package

Also Published As

Publication number Publication date
KR102295595B1 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
US11881415B2 (en) Method of packaging chip and chip package structure
US7727818B2 (en) Substrate process for an embedded component
US6794751B2 (en) Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
US6653731B2 (en) Semiconductor device and method for fabricating same
US6946328B2 (en) Method for manufacturing semiconductor devices
US20080187613A1 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
US8003426B2 (en) Method for manufacturing package structure of optical device
US7871899B2 (en) Methods of forming back side layers for thinned wafers
US20040183210A1 (en) Protective layers formed on semiconductor device components so as to reduce or eliminate the occurrence of delamination thereof and cracking therein
KR20180002499A (en) A support separation apparatus, and a support separation method
KR102295595B1 (en) Method for manufacturing chip on film package
US20090025882A1 (en) Die molding for flip chip molded matrix array package using uv curable tape
US20130302947A1 (en) Packaging method
JP2006100762A (en) Method of manufacturing solid-state imaging device
JP6799988B2 (en) Sticking device
KR100590394B1 (en) Manufacturing tool for wafer level package and method of placing dice
KR100608185B1 (en) Semiconductor device and method for manufacturing the same
US6093583A (en) Semiconductor component and method of manufacture
KR20180117764A (en) Underfill method of semiconductor package
KR20210120914A (en) Method for manufacturing a semiconductor package
JP3014577B2 (en) Method for manufacturing semiconductor device
US6288439B1 (en) Tape carrier package for a semiconductor device
TW201729308A (en) Manufacturing method of wafer level package structure
JP5574699B2 (en) Technology for glass mounting of image sensor packages
US20230050520A1 (en) Protective member forming apparatus and method of forming protective member

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant