KR20210086249A - Electroluminescence display device and manufacturing method for the same - Google Patents

Electroluminescence display device and manufacturing method for the same Download PDF

Info

Publication number
KR20210086249A
KR20210086249A KR1020190180053A KR20190180053A KR20210086249A KR 20210086249 A KR20210086249 A KR 20210086249A KR 1020190180053 A KR1020190180053 A KR 1020190180053A KR 20190180053 A KR20190180053 A KR 20190180053A KR 20210086249 A KR20210086249 A KR 20210086249A
Authority
KR
South Korea
Prior art keywords
tag
disposed
layer
metal
dam
Prior art date
Application number
KR1020190180053A
Other languages
Korean (ko)
Inventor
이세용
이현경
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190180053A priority Critical patent/KR20210086249A/en
Publication of KR20210086249A publication Critical patent/KR20210086249A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70Testing, e.g. accelerated lifetime tests
    • H01L51/0031
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H01L27/323
    • H01L27/3276
    • H01L51/5203
    • H01L51/5237
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

Embodiments of the present invention can provide an electroluminescence display device and a manufacturing method thereof. The electroluminescence display device includes a substrate divided into a display area and a non-display area disposed on the edge of the display area, an encapsulation film covering the display area, a dam area disposed on the non-display area and including a dam surrounding the encapsulation film, a first inspection tag for detecting an impedance corresponding to the thickness of the encapsulation film inside the dam area; and a second inspection tag for detecting the thickness of the encapsulation film on the outside of the dam area. It is possible to easily detect defects in the encapsulation film.

Description

전계 발광 표시장치및 그의 제조방법{ELECTROLUMINESCENCE DISPLAY DEVICE AND MANUFACTURING METHOD FOR THE SAME}ELECTROLUMINESCENCE DISPLAY DEVICE AND MANUFACTURING METHOD FOR THE SAME

본 명세서는 전계 발광 표시장치 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 불량 판단을 용이하게 하고 제조비용을 절감할 수 있는 전계 발광 표시장치 및 그의 제조방법에 관한 것이다.The present specification relates to an electroluminescent display device and a manufacturing method thereof, and more particularly, to an electroluminescent display device capable of facilitating defect determination and reducing manufacturing cost, and a manufacturing method thereof.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 액정표시장치(LCD: Liquid Crystal Display Device) 및 전계발광 표시장치(ELD; ELectroluminescence Display devic) 등과 같은 여러 가지 타입의 표시장치가 활용되고 있다.As the information society develops, the demand for a display device for displaying an image is increasing in various forms, and various types of display devices such as a liquid crystal display device (LCD) and an electroluminescence display device (ELD) have been developed. Various types of display devices are being used.

그리고, 전계발광 표시장치(ELD; ELectroluminescence Display )는 퀀텀닷(QD: Quantum Dot)을 포함하는 퀀텀닷 발광표시장치(Quantum-dot Light Emitting Display), 무기 발광 표시장치(Inorganic Light Emitting Display), 및 유기 발광표시 장치 (Organic Light Emitting Display) 등을 포함할 수 있다.In addition, an electroluminescence display (ELD) is a quantum dot light emitting display including a quantum dot (QD), an inorganic light emitting display (Inorganic Light Emitting Display), and It may include an organic light emitting display device (Organic Light Emitting Display), and the like.

전계발광 표시장치는 봉지막을 이용하여 발광소자에 이물과 수분이 침투하는 것을 방지할 수 있다. The electroluminescent display device can prevent foreign substances and moisture from penetrating into the light emitting device by using an encapsulation film.

전계발광 표시장치에서 봉지막에 의한 불량은 일부의 제품에 대해서만 검사를 하는 경우가 있어 불량검사가 정확히 이루어지지 않게 되는 문제점이 있었다. 이에, 본 명세서의 발명자들은 봉지막의 불량을 전계발광 표시장치 및 그의 구동방법을 발명하였다. In the electroluminescent display device, defects caused by the encapsulation film may be inspected only for some products, so there is a problem in that the defect inspection is not performed accurately. Accordingly, the inventors of the present specification have invented an electroluminescent display device and a driving method thereof to solve the defect of the encapsulation film.

이하에서 설명하게 될 본 명세서의 일 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved according to an embodiment of the present specification to be described below are not limited to the problems mentioned above, and other problems not mentioned will be clearly understood by those skilled in the art from the description below.

본 명세서의 일실시예에 따른 전계발광 표시장치는 표시영역을 덮는 봉지막, 비표시영역 상에 배치되며, 봉지막을 둘러싸는 댐을 포함하는 댐영역,An electroluminescent display device according to an embodiment of the present specification includes an encapsulation film covering the display area, a dam area disposed on the non-display area, and including a dam surrounding the encapsulation film;

댐영역의 내측과 외측에서 봉지막의 두께를 검출하는 제1검사태그와 제2검사태그를 포함할 수 있다. It may include a first inspection tag and a second inspection tag for detecting the thickness of the encapsulation film on the inside and outside of the dam area.

본 명세서의 일실시예에 따른 전계 발광표시장치의 제조방법은 기판 상에 제1하부태그와 제2하부태그를 배치하는 단계, 제1하부태그와 제2하부태그 사이에 댐영역이 배치되는 단계, 기판 상의 표시영역에 봉지막을 배치하는 단계 및 제1하부태그와 적어도 일부가 중첩되게 배치되는 제1상부태그와, 제2하부태그와 적어도 일부가 중첩되게 배치되는 제2상부태그를 배치하는 단계를 포함할 수 있다.A method of manufacturing an electroluminescence display according to an embodiment of the present specification includes disposing a first sub-tag and a second sub-tag on a substrate, and arranging a dam region between the first and second sub-tags. , disposing an encapsulation film in a display area on the substrate, and disposing a first upper tag at least partially overlapping the first lower tag, and a second upper tag at least partially overlapping with the second lower tag may include.

본 명세서의 실시예에 따르면, 봉지막의 불량을 검출을 쉽게 함으로써, 제조된 제품을 전부 불량검사를 할 수 있는 효과가 있다. According to the embodiment of the present specification, by making it easy to detect defects in the encapsulation film, there is an effect that all manufactured products can be inspected for defects.

또한, 상기의 전계발광 표시장치 및 그의 제조방법을 이용함으로써, 제조비용을 절감할 수 있는 효과가 있다. In addition, by using the electroluminescent display device and the manufacturing method thereof, there is an effect of reducing the manufacturing cost.

본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않는다. 또한, 본 명세서에 개시된 실시예들은 위에서 언급되지 않은 또 다른 효과를 발생시킬 수 있으며, 이는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. The effect of the present specification is not limited to the effect mentioned above, and is not mentioned. In addition, the embodiments disclosed herein may generate other effects not mentioned above, which will be clearly understood by those skilled in the art from the following description.

도 1은 본 발명의 실시예들에 따른 전계발광 표시장치의 구조를 나타내는 구조도이다.
도 2는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 3은 본 발명의 실시예들에 따른 전계발광 표시장치를 나타내는 평면도이다.
도 4는 전계발광 표시장치에 채용된 검사태그를 나타내는 도면이다.
도 5는 도 3 의 Ⅰ-Ⅰ`의 단면을 나타내는 단면도이다.
도 6a 내지 도 6c는 본 발명의 실시예들에 따른 전계발광 표시장치에서 봉지막이 배치되어 있는 것을 나타내는 단면도이다.
도 7a와 도 7b는 도 3의 Ⅱ-Ⅱ`의 단면을 나타내는 단면도이다.
도 8a과 도 8b는 도 3의 Ⅲ-Ⅲ`의 단면을 나타내는 단면도이다.
도 9는 본 발명의 실시예들에 따른 전계발광 표시장치의 제조방법을 나타내는 순서도이다.
1 is a structural diagram showing the structure of an electroluminescent display device according to embodiments of the present invention.
2 is a circuit diagram illustrating a pixel according to embodiments of the present invention.
3 is a plan view illustrating an electroluminescent display device according to embodiments of the present invention.
4 is a diagram illustrating an inspection tag employed in an electroluminescent display device.
FIG. 5 is a cross-sectional view illustrating a cross-section taken along line I-I` of FIG. 3 .
6A to 6C are cross-sectional views illustrating an encapsulation film disposed in an electroluminescent display device according to embodiments of the present invention.
7A and 7B are cross-sectional views illustrating a cross section taken along line II-II` of FIG. 3 .
8A and 8B are cross-sectional views illustrating a cross section taken along line III-III′ of FIG. 3 .
9 is a flowchart illustrating a method of manufacturing an electroluminescent display device according to embodiments of the present invention.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present specification and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present specification is not limited to the embodiments disclosed below, but will be implemented in various different forms, only these embodiments allow the disclosure of the present specification to be complete, and common knowledge in the technical field to which this specification belongs It is provided to fully inform the possessor of the scope of the invention, and this specification is only defined by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present specification are illustrative and the present specification is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in the description of the present specification, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present specification, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between the two parts unless 'directly' is used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, when a temporal relationship is described as 'after', 'following', 'after', 'before', etc., 'immediately' or 'directly' Unless ' is used, cases that are not continuous may be included.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present specification.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present specification may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or may be implemented together in a related relationship. may be

도 1은 본 발명의 실시예들에 따른 전계발광 표시장치의 구조를 나타내는 구조도이다.1 is a structural diagram showing the structure of an electroluminescent display device according to embodiments of the present invention.

도 1을 참조하면, 전계발광 표시장치(100)는 디스플레이 패널(110), 데이터드라이버(120), 게이트 드라이버(130), 타이밍 컨트롤러(140)를 포함할 수 있다. Referring to FIG. 1 , the electroluminescent display device 100 may include a display panel 110 , a data driver 120 , a gate driver 130 , and a timing controller 140 .

디스플레이 패널(110)은 제1방향(A)으로 연장되는 복수의 데이터라인(DL1 내지 DLm)과 제2방향(B)으로 연장되는 복수의 게이트 라인(GL1 내지 GLn)을 포함할 수 있다. 여기서, 제1방향(A)과 제2방향(B)은 직교하는 것으로 도시되어 있지만, 이에 한정되는 것은 아니다.The display panel 110 may include a plurality of data lines DL1 to DLm extending in the first direction (A) and a plurality of gate lines (GL1 to GLn) extending in the second direction (B). Here, the first direction (A) and the second direction (B) are illustrated as being orthogonal, but is not limited thereto.

또한, 디스플레이 패널(110)은 복수의 화소(101)를 포함할 수 있다. 화소(101)는 데이터라인과 게이트라인에 연결되고, 연결된 게이트 라인을 통해 전달되는 게이트신호에 대응하여 연결된 데이터라인을 통해 전달되는 데이터신호를 전달받아 동작할 수 있다. Also, the display panel 110 may include a plurality of pixels 101 . The pixel 101 is connected to the data line and the gate line, and may operate by receiving a data signal transmitted through the connected data line in response to the gate signal transmitted through the connected gate line.

데이터드라이버(120)는 복수의 데이터라인(DL1 내지 DLm)과 연결되고 데이터신호를 복수의 데이터라인(DL1 내지 DLm)을 통해 복수의 화소에 공급할 수 있다. 데이터드라이버(120)는 복수의 소스 드라이버를 포함할 수 있다. 복수의 소스 드라이버는 각각 집적회로로 구현될 수 있다. 데이터 드라이버(120)에 의해 전달되는 데이터신호는 화소에 인가될 수 있다. The data driver 120 may be connected to the plurality of data lines DL1 to DLm and may supply data signals to the plurality of pixels through the plurality of data lines DL1 to DLm. The data driver 120 may include a plurality of source drivers. Each of the plurality of source drivers may be implemented as an integrated circuit. The data signal transmitted by the data driver 120 may be applied to the pixel.

게이트 드라이버(130)는 복수의 게이트 라인(GL1 내지 GLn)과 연결되고 게이트 신호를 복수의 게이트 라인(GL1 내지 GLn)에 공급할 수 있다. 게이트 라인을 통해 게이트 신호를 전달받은 화소는 데이터신호를 전달받을 수 있다. The gate driver 130 may be connected to the plurality of gate lines GL1 to GLn and supply a gate signal to the plurality of gate lines GL1 to GLn. The pixel receiving the gate signal through the gate line may receive the data signal.

게이트 드라이버(130)는 디스플레이 패널(110)의 외부에 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 게이트 드라이버(130)는 디스플레이 패널(110)에 배치되는 게이트신호발생부를 포함할 수 있다. 또한, 게이트 드라이버(130)는 복수의 집적회로로 구현될 수 있다.Although the gate driver 130 is illustrated as being disposed outside the display panel 110 , the present invention is not limited thereto, and the gate driver 130 may include a gate signal generator disposed on the display panel 110 . . Also, the gate driver 130 may be implemented with a plurality of integrated circuits.

또한, 게이트 드라이버(130)는 디스플레이 패널(110)의 일측에 배치되어 있는 것으로 도시하고 있지만, 이에 한정되는 것은 아니며, 디스플레이 패널(110)의 양측에 배치되고, 좌측에 배치된 게이트 드라이버는 홀수번째 게이트라인에 연결되고 디스플레이 패널(110)의 우측에 배치되는 게이트 드라이버는 짝수번째 게이트라인에 연결될 수 있다.In addition, although the gate driver 130 is illustrated as being disposed on one side of the display panel 110 , the present invention is not limited thereto, and the gate driver 130 is disposed on both sides of the display panel 110 , and the gate driver disposed on the left side is odd-numbered. A gate driver connected to the gate line and disposed on the right side of the display panel 110 may be connected to an even-numbered gate line.

타이밍 컨트롤러(140)는 데이터드라이버(120)와 게이트 드라이버(130)를 제어할 수 있다. 타이밍 컨트롤러(140)는 데이터드라이버(120)에 데이터제어신호를 공급하고 게이트 드라이버(130)에 게이트제어신호를 공급할 수 있다. 데이터제어신호 또는 게이트제어신호는 클럭, 수직동기신호, 수평동기신호, 스타트 펄스를 포함할 수 있다. 하지만, 타이밍 컨트롤러(140)에서 출력되는 신호는 이에 한정되는 것은 아니다. The timing controller 140 may control the data driver 120 and the gate driver 130 . The timing controller 140 may supply a data control signal to the data driver 120 and a gate control signal to the gate driver 130 . The data control signal or the gate control signal may include a clock, a vertical synchronization signal, a horizontal synchronization signal, and a start pulse. However, the signal output from the timing controller 140 is not limited thereto.

또한, 타이밍 컨트롤러(140)는 데이터드라이버(120)에 영상신호를 공급할 수 있다. 데이터드라이버(120)는 타이밍 컨트롤러(140)로부터 전달받은 영상신호와 데이터제어신호를 통해 데이터신호를 생성하고 복수의 데이터라인에 데이터신호를 공급할 수 있다. Also, the timing controller 140 may supply an image signal to the data driver 120 . The data driver 120 may generate a data signal through the image signal and the data control signal received from the timing controller 140 , and may supply the data signal to a plurality of data lines.

도 2는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다. 2 is a circuit diagram illustrating a pixel according to embodiments of the present invention.

도 2를 참조하면, 화소(101)는 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3), 스토리지 캐패시터(Cst) 및 발광소자(LED)를 포함할 수 있다. Referring to FIG. 2 , the pixel 101 may include a first transistor M1 , a second transistor M2 , a third transistor M3 , a storage capacitor Cst, and a light emitting device LED.

제1트랜지스터(M1)의 제1전극은 제1전원(EVDD)이 전달되는 제1전원라인(VL1)과 연결된 제1노드(N1)에 연결되고, 제2전극은 제2노드(N2)에 연결될 수 있다. 제1트랜지스터(M1)의 게이트전극은 제3노드(N3)에 연결될 수 있다. 제1트랜지스터(M1)는 게이트전극에 전달되는 전압에 대응하여 제1노드(N1)에 공급되는 제1전원(EVDD)에 의해 구동전류를 제2전극으로 흐르게 할 수 있다. The first electrode of the first transistor M1 is connected to the first node N1 connected to the first power line VL1 to which the first power EVDD is transmitted, and the second electrode is connected to the second node N2. can be connected The gate electrode of the first transistor M1 may be connected to the third node N3 . The first transistor M1 may allow a driving current to flow to the second electrode by the first power EVDD supplied to the first node N1 in response to the voltage transferred to the gate electrode.

제2트랜지스터(M2)의 제1전극은 데이터전압(Vdata)를 전달하는 데이터라인(DL)에 연결되고 제2전극은 제3노드(N3)에 연결될 수 있다. 또한, 제2트랜지스터(M2)의 게이트전극은 게이트신호를 공급하는 게이트라인(GL)에 연결될 수 있다. 제2트랜지스터(M2)는 게이트신호를 전달받아 데이터라인(DL)에 에 전달되는 데이터전압(Vatat)을 제1트랜지스터(M1)의 게이트 전극에 공급할 수 있다. 게이트신호는 도 1에 도시된 게이트드라이버(130)에서 공급될 수 있다.A first electrode of the second transistor M2 may be connected to the data line DL through which the data voltage Vdata is transmitted, and the second electrode may be connected to the third node N3 . Also, the gate electrode of the second transistor M2 may be connected to the gate line GL for supplying the gate signal. The second transistor M2 may receive the gate signal and supply the data voltage Vatat transferred to the data line DL to the gate electrode of the first transistor M1 . The gate signal may be supplied from the gate driver 130 shown in FIG. 1 .

제3트랜지스터(M3)의 제1전극은 기준전압(Vref)을 전달하는 제2전원라인(VL2)에 연결되고, 제2전극은 제2노드(N2)에 연결될 수 있다. 또한, 제3트랜지스터(M3)의 게이트전극은 센싱라인(SSL)에 연결될 수 있다. 제3트랜지스터(M3)는 센스신호(SENSE)를 전달받아 제2전원라인(VL2)에 전달되는 기준전압(Vref)을 제1트랜지스터(M1)의 제2전극에 인가할 수 있다. 기준전압(Vref)에 의해 제2노드(N2)가 초기화될 수 있다. 센스신호(SENSE)는 도 1에 도시된 게이트드라이버(130)에서 공급될 수 있다. 또한, 데이터신호는 도 1에 도시된 데이터드라이버(120)에서 공급될 수 있다. A first electrode of the third transistor M3 may be connected to the second power line VL2 that transmits the reference voltage Vref, and the second electrode may be connected to the second node N2 . Also, the gate electrode of the third transistor M3 may be connected to the sensing line SSL. The third transistor M3 may receive the sense signal SENSE and apply the reference voltage Vref transmitted to the second power line VL2 to the second electrode of the first transistor M1 . The second node N2 may be initialized by the reference voltage Vref. The sense signal SENSE may be supplied from the gate driver 130 shown in FIG. 1 . In addition, the data signal may be supplied from the data driver 120 shown in FIG. 1 .

스토리지 캐패시터(Cst)의 제1전극이 제3노드(N3)에 연결되고, 제2전극은 제2노드(N2)에 연결될 수 있다. 즉, 스토리지 캐패시터(Cst)는 제1트랜지스터(M1)의 게이트전극과 제1트랜지스터(M1)의 제2전극 사이에 배치되어 제1트랜지스터(M1)의 게이트전극과 제1트랜지스터(M1)의 제2전극 간의 전압차이가 유지되게 할 수 있다. A first electrode of the storage capacitor Cst may be connected to the third node N3 , and a second electrode may be connected to the second node N2 . That is, the storage capacitor Cst is disposed between the gate electrode of the first transistor M1 and the second electrode of the first transistor M1 , the gate electrode of the first transistor M1 and the second electrode of the first transistor M1 . The voltage difference between the two electrodes can be maintained.

발광소자(LED)의 애노드전극은 제2노드(N2)에 연결되고, 캐소드전극은 제2전원(EVSS)에 연결될 수 있다. 제2전원(EVSS)의 전압레벨은 제1전원(EVDD)의 전압레벨보다 낮을 수 있다. 발광소자(LED)는 애노드전극에서 캐소드전극 방향으로 흐르는 전류에 대응하여 발광할 수 있다. 발광소자(LED)는 애노드전극과 캐소드전극 사이에 흐르는 전류에 의해 발광하는 발광층을 포함할 수 있다. 발광층은 유기물질, 무기물질 및 퀀텀닷(Quantaum Dot) 물질 중 적어도 하나일 수 있다. The anode electrode of the light emitting device LED may be connected to the second node N2 , and the cathode electrode may be connected to the second power source EVSS. The voltage level of the second power source EVSS may be lower than the voltage level of the first power source EVDD. The light emitting device LED may emit light in response to a current flowing from the anode electrode to the cathode electrode. The light emitting device LED may include a light emitting layer that emits light by a current flowing between the anode electrode and the cathode electrode. The emission layer may be at least one of an organic material, an inorganic material, and a quantum dot material.

상기와 같이 구성된 화소(101)에서 제1트랜지스터(M1) 및 제2트랜지스터(M2)는 N 모스 타입의 트랜지스터이고, 제3트랜지스터(M3)는 P 모스 타입의 트랜지스터일 수 있다. 하지만, 이에 한정되는 것은 아니다. 또한, 제1 내지 제3트랜스터(M1 내지 M3)의 제1전극과 제2전극은 각각 드레인전극과 소스전극일 수 있다. 하지만, 이에 한정되는 것은 아니다.In the pixel 101 configured as described above, the first transistor M1 and the second transistor M2 may be N MOS type transistors, and the third transistor M3 may be a P MOS type transistor. However, the present invention is not limited thereto. In addition, the first and second electrodes of the first to third transistors M1 to M3 may be a drain electrode and a source electrode, respectively. However, the present invention is not limited thereto.

또한, 제1트랜지스터(M1)에서 공급하는 구동전류는 하기의 수학식 1에 대응하여 흐를 수 있다. Also, the driving current supplied from the first transistor M1 may flow according to Equation 1 below.

Figure pat00001
Figure pat00001

여기서, Id는 제1트랜지스터(M1)에서 공급하는 구동전류의 양을 나타내고, Vgs는 제1트랜지스터(M1)의 게이트 전극의 전압과 소스전극의 전압차이를 의미하며, Vth는 제1트랜지스터(M1)의 문턱전압을 의미한다. 또한, k는 이동도를 의미한다. Here, Id denotes the amount of driving current supplied from the first transistor M1, Vgs denotes a voltage difference between the voltage of the gate electrode and the source electrode of the first transistor M1, and Vth denotes the first transistor M1 ) is the threshold voltage. Also, k means mobility.

상기의 수학식 1에 나타나 있는 것과 같이 구동전류는 제1트랜지스터(M1)의 게이트전극과 소스전극의 전압차이에 대응하기 때문에, 제2전극이 소스전극인 경우, 소스전극에 데이터신호에 대응하는 데이터전압(Vdata)이 전달되고 게이트전극에 기준전압(Vref)이 전달되게 되면, 구동전류는 데이터신호에 대응하여 흐르게 될 수 있다. As shown in Equation 1 above, since the driving current corresponds to the voltage difference between the gate electrode and the source electrode of the first transistor M1, when the second electrode is the source electrode, the source electrode corresponds to the data signal. When the data voltage Vdata is transferred and the reference voltage Vref is transferred to the gate electrode, the driving current may flow in response to the data signal.

또한, 화소(101)는 제4트랜지스터(M4)를 포함할 수 있다. 제4트랜지스터(M4)의 제1전극은 제1전원(EVDD)을 공급하는 제1전원라인(VL1)에 연결되고, 제2전극은 제1노드(N1)에 연결될 수 있다. 또한, 제4트랜지스터(M4)의 게이트전극은 발광제어신호를 전달하는 발광제어신호선(EML)에 연결될 수 있다. 발광제어신호선(EML)은 도 1에 도시된 게이트드라이버(130)에 연결되고, 게이트드라이버(130)로부터 발광제어신호를 공급받을 수 있다. 제4트랜지스터(M4)는 발광제어신호에 의해 턴온되면, 제1전원(EVDD)의 전압을 제1노드(N1)에 인가할 수 있다. 제4트랜지스터(M4)는 N 모스 타입의 트랜지스터일 수 있다. 하지만, 이에 한정되는 것은 아니다.Also, the pixel 101 may include a fourth transistor M4. A first electrode of the fourth transistor M4 may be connected to the first power line VL1 supplying the first power EVDD, and the second electrode may be connected to the first node N1 . Also, the gate electrode of the fourth transistor M4 may be connected to the emission control signal line EML that transmits the emission control signal. The emission control signal line EML is connected to the gate driver 130 shown in FIG. 1 , and may receive an emission control signal from the gate driver 130 . When the fourth transistor M4 is turned on by the emission control signal, the voltage of the first power source EVDD may be applied to the first node N1 . The fourth transistor M4 may be an N-MOS type transistor. However, the present invention is not limited thereto.

도 3은 본 발명의 실시예들에 따른 전계발광 표시장치를 나타내는 평면도이고, 도 4는 전계발광 표시장치에 채용된 검사태그를 나타내는 도면이다.3 is a plan view illustrating an electroluminescent display device according to embodiments of the present invention, and FIG. 4 is a view showing an inspection tag employed in the electroluminescent display device.

도 3 및 도 4를 참조하면, 기판(111)은 표시영역(110a)과 비표시영역(110b)으로 구분될 수 있다. 비표시영역(110b)은 표시영역(110a)의 테두리에 배치될 수 있다. 표시영역(110a)은 발광소자(LED)를 포함하는 화소(101)가 배치되고 화소(101)의 동작에 의해 영상이 표시될 수 있다. 또한, 표시영역(110a)에는 복수의 게이트라인(GL1 내지 GLn)과 복수의 데이터라인(DL1 내지 DLm)이 배치되고 화소(101)에는 게이트라인(GL)과 데이터라인(DL)이 연결될 수 있다. 3 and 4 , the substrate 111 may be divided into a display area 110a and a non-display area 110b. The non-display area 110b may be disposed at the edge of the display area 110a. In the display area 110a, a pixel 101 including a light emitting device (LED) is disposed, and an image may be displayed by the operation of the pixel 101 . In addition, a plurality of gate lines GL1 to GLn and a plurality of data lines DL1 to DLm may be disposed in the display area 110a , and the gate line GL and the data line DL may be connected to the pixel 101 . .

비표시영역(110b)에는 데이터라인(DL)에 신호를 전달하는 복수의 링크라인(RKL)을 포함하는 배선이 배치될 수 있다. 비표시영역(110b)의 하단에는 드라이브 IC의 출력단과 연결되는 패드가 배치되어 있는 패드부(110c)가 형성될 수 있다. 드라이브 IC는 도 1에 도시된 데이터드라이버(120)일 수 있다. 또한, 비표시영역(110b)에는 댐영역(110d)이 배치될 수 있다. 댐영역(110d)은 적어도 하나의 댐이 배치되어 있는 영역일 수 있다. 또한, 봉지막(114)은 표시영역(110a)을 덮을 수 있다. A wiring including a plurality of link lines RKL transmitting signals to the data line DL may be disposed in the non-display area 110b. A pad portion 110c in which a pad connected to an output terminal of the drive IC is disposed may be formed at a lower end of the non-display area 110b. The drive IC may be the data driver 120 shown in FIG. 1 . Also, a dam area 110d may be disposed in the non-display area 110b. The dam area 110d may be an area in which at least one dam is disposed. Also, the encapsulation layer 114 may cover the display area 110a.

또한, 전계발광 표시장치(100)는 검사태그(301)를 포함할 수 있다. 검사태그(301)는 봉지막의 두께를 검출하여 전계발광 표시장치(100)의 불량여부를 판단하는데 이용할 수 있다. 검사태그(301)는 전계발광 표시장치(100)의 네변에 각각 하나씩 배치될 수 있다. 하지만, 검사태그(301)의 수는 이에 한정되는 것은 아니다. In addition, the electroluminescent display device 100 may include an inspection tag 301 . The inspection tag 301 may detect the thickness of the encapsulation film and may be used to determine whether the electroluminescent display device 100 is defective. One inspection tag 301 may be disposed on each of the four sides of the electroluminescent display device 100 . However, the number of inspection tags 301 is not limited thereto.

검사태그(301)는 제1검사태그(301a)와 제2검사태그(301b)를 포함할 수 있다. 제1검사태그(301a)는 댐영역(110d)의 내측에서 봉지막의 두께를 검출하고 제2검사태그(301b)는 댐영역(110d)의 외측에서 봉지막(114)의 두께를 검출할 수 있다. The inspection tag 301 may include a first inspection tag 301a and a second inspection tag 301b. The first inspection tag 301a may detect the thickness of the encapsulation film on the inside of the dam region 110d, and the second inspection tag 301b may detect the thickness of the encapsulation film 114 on the outside of the dam region 110d. .

제1검사태그(301a)는 제1하부태그(311a)와 제1상부태그(312a)를 포함하고, 제2검사태그(301b)는 제2하부태그(311b)와 제2상부태그(312b)를 포함할 수 있다. 제1하부태그(311a)는 제1연결선(411)을 통해 제1검사패드(401)와 연결되고 제1상부태그(312a)는 제2연결선(412)을 통해 제2검사패드(402)와 연결될 수 있다. 제1연결선(411)은 댐영역(110d)에 배치된 댐의 하부를 지나서 제1하부태그(311a)와 연결되고 제2연결선(412)은 댐영역(110d)에 배치된 댐의 상부를 지나서 제1상부태그(312a)와 연결될 수 있다. The first inspection tag 301a includes a first lower tag 311a and a first upper tag 312a, and the second inspection tag 301b includes a second lower tag 311b and a second upper tag 312b. may include. The first lower tag 311a is connected to the first inspection pad 401 through the first connection line 411 , and the first upper tag 312a is connected to the second inspection pad 402 through the second connection line 412 . can be connected The first connection line 411 is connected to the first lower tag 311a through the lower part of the dam disposed in the dam area 110d, and the second connection line 412 passes through the upper part of the dam disposed in the dam area 110d. It may be connected to the first upper tag 312a.

또한, 제2하부태그(311b)는 제3연결선(413)을 통해 제3검사패드(403)와 연결되고 제2상부태그(312b)는 제4연결선(414)을 통해 제4검사패드(404)와 연결될 수 있다. 제3연결선(413)과 제4연결선(414)은 절연막에 의해 서로 접촉하지 않게 될 수 있다. In addition, the second lower tag 311b is connected to the third inspection pad 403 through the third connection line 413 , and the second upper tag 312b is connected to the fourth inspection pad 404 through the fourth connection line 414 . ) can be associated with The third connecting line 413 and the fourth connecting line 414 may not be in contact with each other by the insulating layer.

여기서, 제1하부태그(311a), 제1상부태그(312a), 제2하부태그(311b) 및 제2상부태그(312b)는 사각형인 것으로 도시되어 있지만, 이에 한정되는 것은 아니다. 또한, 제1하부태그(311a)와 제2하부태그(311b)의 크기가 제1상부태그(312a)와 제2상부태그(312b)보다 더 큰 것으로 도시하고 있지만, 이에 한정되는 것은 아니다. Here, the first lower tag 311a, the first upper tag 312a, the second lower tag 311b, and the second upper tag 312b are illustrated as having a rectangular shape, but are not limited thereto. Also, although it is illustrated that the sizes of the first lower tag 311a and the second lower tag 311b are larger than those of the first upper tag 312a and the second upper tag 312b, the present invention is not limited thereto.

도 5는 도 3에 도시된 전계발광 표시장치의 Ⅰ-Ⅰ`의 단면을 나타내는 단면도이다. FIG. 5 is a cross-sectional view taken along line I-I` of the electroluminescent display device shown in FIG. 3 .

도 5를 참조하면, 기판(111)은 표시영역(110a)과 비표시영역(110b)으로 구분될 수 있다. 기판(111) 상에 버퍼층(1111)이 형성될 수 있다. 버퍼층(1111)은 기판(111)에 존재하는 이물질이 액티브층(1121)으로 침투하는 것을 방지할 수 있다. 버퍼층(1111)은 복수의 무기막을 포함할 수 있다. Referring to FIG. 5 , the substrate 111 may be divided into a display area 110a and a non-display area 110b. A buffer layer 1111 may be formed on the substrate 111 . The buffer layer 1111 may prevent foreign substances existing on the substrate 111 from penetrating into the active layer 1121 . The buffer layer 1111 may include a plurality of inorganic layers.

그리고, 기판(111)의 표시영역(110a)에 대응하는 위치에서, 버퍼층(1111) 상에 액티브층(1121)이 패터닝되어 배치될 수 있다. 액티브층(1121)은 저온폴리실리콘 또는 산화물반도체일 수 있다. 하지만, 이에 한정되는 것은 아니다. In addition, the active layer 1121 may be patterned and disposed on the buffer layer 1111 at a position corresponding to the display area 110a of the substrate 111 . The active layer 1121 may be formed of low-temperature polysilicon or an oxide semiconductor. However, the present invention is not limited thereto.

액티브층(1121) 상에 게이트절연막(1122)이 배치될 수 있다. 그리고, 게이트절연막(1122) 상에서 게이트메탈이 패터닝되어 액티브층(1121)과 중첩되는 위치에 게이트전극(1123a)이 배치될 수 있다. 그리고, 게이트전극(1123a)이 배치된 게이트절연막(1122) 상에는 순차적으로 적층된 제1층간절연막(1124)과 제2층간절연막(1125)이 배치될 수 있다. A gate insulating layer 1122 may be disposed on the active layer 1121 . In addition, the gate electrode 1123a may be disposed at a position overlapping the active layer 1121 by patterning the gate metal on the gate insulating layer 1122 . In addition, a first interlayer insulating layer 1124 and a second interlayer insulating layer 1125 sequentially stacked may be disposed on the gate insulating layer 1122 on which the gate electrode 1123a is disposed.

제2층간절연막(1125)의 상부에는 소스드레인메탈이 패터닝되어 드레인전극(1126a)과 소스전극(1126b)이 배치될 수 있다. 드레인전극(1126a)과 소스전극(1126b)이 배치된 제2층간절연막(1125) 상에는 평탄화막(1127)이 배치될 수 있다.A source drain metal may be patterned on the second interlayer insulating layer 1125 , so that a drain electrode 1126a and a source electrode 1126b may be disposed. A planarization layer 1127 may be disposed on the second interlayer insulating layer 1125 on which the drain electrode 1126a and the source electrode 1126b are disposed.

그리고, 평탄화막(1127) 상에는 애노드전극(1131)과 도전막(1131a)이 배치될 수 있다. 또한, 평탄화막(1127)에는 컨텍홀이 형성되고 애노드전극(1131)은 컨텍홀을 통해 소스전극(1126b)에 연결될 수 있다. 그리고, 평탄화막(1127) 상에 뱅크(1132)가 형성될 수 있다.In addition, an anode electrode 1131 and a conductive layer 1131a may be disposed on the planarization layer 1127 . In addition, a contact hole may be formed in the planarization layer 1127 , and the anode electrode 1131 may be connected to the source electrode 1126b through the contact hole. Also, a bank 1132 may be formed on the planarization layer 1127 .

그리고, 뱅크(1132)의 상부에 발광막(1133)이 배치될 수 있다. 여기서, 발광막(1133)은 하나의 막인 것으로 도시되어 있지만, 이에 한정되는 것은 아니며, 복수의 발광막을 포함할 수 있다. 발광막(113) 상에는 캐소드전극(1134)이 배치될 수 있다. 캐소드전극(1134)은 복수의 화소에 공통으로 연결되는 공통전극일 수 있다. 발광막(1133)은 정공층, 발광물질층, 전자층을 포함할 수 있고, 애노드 전극 상에 적층되는 정공층의 수는 화소별로 다를 수 있다. 정공층의 수가 다름으로써 애노드전극과 발광물질층 사이의 간격이 다를 수 있다.In addition, a light emitting layer 1133 may be disposed on the bank 1132 . Here, the light emitting layer 1133 is illustrated as a single layer, but is not limited thereto, and may include a plurality of light emitting layers. A cathode electrode 1134 may be disposed on the emission layer 113 . The cathode electrode 1134 may be a common electrode commonly connected to a plurality of pixels. The emission layer 1133 may include a hole layer, a light emitting material layer, and an electron layer, and the number of hole layers stacked on the anode electrode may be different for each pixel. The distance between the anode electrode and the light emitting material layer may be different due to the different number of hole layers.

또한, 뱅크(1132) 상에 스페이서(1135)가 배치될 수 있다. 발광막(1133)과 캐소드전극(1134)은 스페이서(1135) 상에 배치될 수 있다. Also, a spacer 1135 may be disposed on the bank 1132 . The emission layer 1133 and the cathode electrode 1134 may be disposed on the spacer 1135 .

캐소드전극(1134) 상에는 봉지막(114)이 배치될 수 있다. 봉지막(114)은 제1무기막(1141)과, 제2무기막(1143)과, 제1무기막(1141)과 제2무기막(1143) 사이에 배치되는 유기막(1142)을 포함할 수 있다. 유기막(1142)의 두께는 제1무기막(1141)과 제2무기막(1143)의 두께보다 두껍게 배치되어 봉지막(114)을 통과하여 발광막(1133)에 이물과 수분이 침투하는 것을 방지할 수 있다. 봉지막(114) 중 유기막(1142)는 표시영역(110a)에 배치되고, 제1무기막(1141) 및/또는 제2무기막(1143)은 표시영역(110a)과 비표시영역(110b)에 배치될 수 있다. An encapsulation layer 114 may be disposed on the cathode electrode 1134 . The encapsulation layer 114 includes a first inorganic layer 1141 , a second inorganic layer 1143 , and an organic layer 1142 disposed between the first inorganic layer 1141 and the second inorganic layer 1143 . can do. The thickness of the organic layer 1142 is disposed thicker than the thickness of the first inorganic layer 1141 and the second inorganic layer 1143 to prevent foreign substances and moisture from penetrating into the light emitting layer 1133 through the encapsulation layer 114 . can be prevented Among the encapsulation layers 114 , an organic layer 1142 is disposed in the display area 110a , and the first inorganic layer 1141 and/or the second inorganic layer 1143 includes the display area 110a and the non-display area 110b. ) can be placed in

그리고, 기판(111)의 비표시영역(110b)에는 버퍼층(1111)과, 버퍼층(1111) 상에 배치되는 게이트메탈이 패터닝되어 형성된 패드(1123b)가 배치될 수 있다. 패드(1123b)가 게이트메탈이 패터닝되어 형성되는 것에 한정되는 것은 아니다. 패드(1123b)는 비표시영역(110b)에 배치될 수 있고 표시영역(110a)에 배치되어 있는 데이터라인과 연결될 수 있다. In addition, a buffer layer 1111 and a pad 1123b formed by patterning a gate metal disposed on the buffer layer 1111 may be disposed in the non-display area 110b of the substrate 111 . The pad 1123b is not limited to being formed by patterning the gate metal. The pad 1123b may be disposed in the non-display area 110b and may be connected to a data line disposed in the display area 110a.

또한, 패드(1123b) 상에 제1층간절연막(1124)과 제2층간절연막(1125)이 배치되고, 제2층간절연막(1125) 가 배치될 수 있다. In addition, a first interlayer insulating layer 1124 and a second interlayer insulating layer 1125 may be disposed on the pad 1123b , and a second interlayer insulating layer 1125 may be disposed on the pad 1123b .

또한, 제2층간절연막(1125) 상에 평탄화막(1127)이 배치될 수 있다. 평탄화막(1127)은 비표시영역(110b) 중 표시영역(110a)과 인접한 부분에 배치될 수 있다. 그리고, 평탄화막(1127) 상에 도전막(1131a)가 배치될 수 있다. 도전막(1131a)는 평탄화막(1127)의 경사면을 따라 연장되며 패드(1123b)와 연결될 수 있다. 도전막(1131a)는 애노드전극(1131)과 동일한 물질을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. Also, a planarization layer 1127 may be disposed on the second interlayer insulating layer 1125 . The planarization layer 1127 may be disposed in a portion of the non-display area 110b adjacent to the display area 110a. In addition, a conductive layer 1131a may be disposed on the planarization layer 1127 . The conductive layer 1131a may extend along an inclined surface of the planarization layer 1127 and may be connected to the pad 1123b. The conductive layer 1131a may include the same material as the anode electrode 1131 . However, the present invention is not limited thereto.

기판(111)의 비표시영역(110b)에는 표시영역(110a) 상에 배치된 유기막(1142)이 비표시영역(110b)으로 배출되는 것을 방지하기 위한 댐영역(110d)이 배치될 수 있다. 댐영역(110d)에 배치된 댐(401,402,403)에 의해 유기막(1142)이 댐영역(110d)의 외측(도면 상에서 댐영역(110d)의 우측)으로 흐르는 것이 방지될 수 있다. 여기서는 댐(401,402,403)의 수가 3개인 것으로 도시하고 있지만, 이에 한정되는 것은 아니다. 또한, 복수의 댐(401,402,403) 중 가운데 배치된 댐(402)의 높이가 다른 댐(401,403) 보다 더 높을 수 있다. 하지만, 이에 한정되는 것은 아니며, 복수의 댐(401,402,403)의 높이는 일정할 수 있다. A dam area 110d for preventing the organic layer 1142 disposed on the display area 110a from being discharged into the non-display area 110b may be disposed in the non-display area 110b of the substrate 111 . . The organic layer 1142 may be prevented from flowing to the outside of the dam region 110d (the right side of the dam region 110d in the drawing) by the dams 401, 402, and 403 disposed in the dam region 110d. Here, the number of the dams 401, 402, and 403 is illustrated as three, but the present invention is not limited thereto. In addition, the height of the dam 402 disposed in the middle among the plurality of dams 401 , 402 , and 403 may be higher than that of the other dams 401 and 403 . However, the present invention is not limited thereto, and the heights of the plurality of dams 401 , 402 , and 403 may be constant.

각각의 댐(401,402,403)은 이중층을 포함할 수 있다. 댐(401,402,403)의 하단은 뱅크(1132)를 구성하는 물질을 포함하고, 상단은 스페이서(1135)를 구성하는 물질을 포함할 수 있다. 또한, 가운데 배치된 댐(402)은 3중층을 포함할 수 있다. 가운데 배치된 댐(402)는 평탄화막(1127), 뱅크(1132) 및 스페이서(1135)를 구성하는 물질을 포함할 수 있다. 하지만, 이에 한정되는 것은 아니다. Each dam 401 , 402 , 403 may include a double layer. Lower ends of the dams 401 , 402 , and 403 may include a material constituting the bank 1132 , and upper ends of the dams 401 , 402 , and 403 may include a material constituting the spacer 1135 . In addition, the dam 402 disposed in the middle may include a triple layer. The dam 402 disposed in the center may include a material constituting the planarization layer 1127 , the bank 1132 , and the spacer 1135 . However, the present invention is not limited thereto.

제1무기막(1141)은 댐영역(1133)의 상부를 덮을 수 있다. 그리고, 제2무기막(1143)은 댐영역(110d)에서 제1무기막(1141)과 접촉할 수 있다. 댐(1133)은 뱅크(1132)와 동일한 물질을 포함할 수 있다. The first inorganic layer 1141 may cover an upper portion of the dam region 1133 . In addition, the second inorganic layer 1143 may contact the first inorganic layer 1141 in the dam region 110d. The dam 1133 may include the same material as the bank 1132 .

그리고, 봉지막(114) 상에 터치전극(150)이 배치될 수 있다. 터치전극(150)은 터치메탈을 패터닝하여 형성할 수 있다. 터치메탈이 패터닝될 때, 봉지막(114)에 데미지가 가해지는 것을 방지하기 위해 봉지막(114) 상에 터치버퍼층(115)이 더 형성될 수 있다. 따라서 봉지막(114) 상에 터치버퍼층(115)이 형성된 후 터치메탈이 증착되고 패터닝됨으로써, 봉지막(114) 상에 터치전극(150)이 형성될 수 있다. In addition, the touch electrode 150 may be disposed on the encapsulation film 114 . The touch electrode 150 may be formed by patterning a touch metal. When the touch metal is patterned, a touch buffer layer 115 may be further formed on the encapsulation layer 114 to prevent damage to the encapsulation layer 114 . Accordingly, after the touch buffer layer 115 is formed on the encapsulation film 114 , the touch metal is deposited and patterned, so that the touch electrode 150 may be formed on the encapsulation film 114 .

도 6a 내지 도 6c는 본 발명의 실시예들에 따른 전계발광 표시장치에서 봉지막이 배치되어 있는 것을 나타내는 단면도이다. 6A to 6C are cross-sectional views illustrating an encapsulation film disposed in an electroluminescent display device according to embodiments of the present invention.

도 6a 내지 도 6c를 참조하면, 기판(111) 상에 배치된 봉지막(114)은 기판(111)을 덮는 제1무기막(1141)과, 제1무기막(1141) 상에 배치되고, 기판(111)의 표시영역을 덮는 유기막(1142)과, 유기막(1142)을 덮는 제2무기막(1143)을 포함할 수 있다. 기판(111)의 비표시영역(110b)에 댐영역(110d)이 배치되는데, 제1무기막(1141) 및/또는 제2무기막(1143)은 댐영역(110d)의 상부를 지나 댐영역(110d)의 외측(도면 상에서 댐영역(110d)의 우측)의 상부에 배치될 수 있다. 반면, 유기막(1142)이 댐영역(110d)을 넘쳐 댐영역(110d)의 외측 상부에 배치되게 되면, 유기막(1142)은 제2무기막(1143)에 완전히 덮히지 않게 되게 되고 유기막(1142)에 이물이나 수분이 침투하게 되는 문제가 발생할 수 있다. 따라서, 유기막(1142)은 댐영역(110d)의 외측의 상부에 배치되지 않아야 한다. 6A to 6C , the encapsulation layer 114 disposed on the substrate 111 is disposed on the first inorganic layer 1141 covering the substrate 111 and the first inorganic layer 1141 , The substrate 111 may include an organic layer 1142 covering the display area and a second inorganic layer 1143 covering the organic layer 1142 . A dam region 110d is disposed on the non-display region 110b of the substrate 111 , and the first inorganic layer 1141 and/or the second inorganic layer 1143 passes over the dam region 110d and passes over the dam region. It may be disposed on the outer side (right side of the dam region 110d in the drawing) of 110d. On the other hand, when the organic layer 1142 overflows the dam region 110d and is disposed on the upper outer side of the dam region 110d, the organic layer 1142 is not completely covered by the second inorganic layer 1143 and the organic layer There may be a problem that foreign matter or moisture penetrates into (1142). Accordingly, the organic layer 1142 should not be disposed on the outer side of the dam region 110d.

유기막(1142)이 댐영역(110d)의 내측(도면 상에서 댐영역(110d)의 우측)에 배치되고 댐영역(110d)의 외측에는 배치되지 않기 때문에, 도 6a에 도시되어 있는 것과 같이 댐영역(110d)의 내측에서 봉지막(114)의 두께가 댐영역(110d)의 외측에서 봉지막(114)의 두께보다 더 두꺼울 수 있다. 여기서, 유기막(1142)이 댐영역(110d)의 내측에만 배치되어 있는 것으로 도시되어 있지만, 이에 한정되는 것은 아니며 유기막(1142)는 댐영역(110d)의 상부에도 배치될 수 있다.Since the organic film 1142 is disposed inside the dam region 110d (on the right side of the dam region 110d in the drawing) and is not disposed outside the dam region 110d, as shown in FIG. 6A , the dam region The thickness of the encapsulation film 114 on the inner side of 110d may be thicker than the thickness of the encapsulation film 114 on the outer side of the dam region 110d. Here, although it is illustrated that the organic layer 1142 is disposed only inside the dam region 110d, the present invention is not limited thereto, and the organic layer 1142 may also be disposed above the dam region 110d.

하지만, 유기막(1142)이 표시영역(110a)을 충분히 덮지 못하면, 유기막(1142)은 댐영역(110d)에 미치지 못하게 될 수 있다. 이로 인해, 도 6b에 도시되어 있는 것과 같이, 댐영역(110d)의 내측에서 봉지막(114)의 두께가 얇게 될 수 있다. However, if the organic layer 1142 does not sufficiently cover the display area 110a, the organic layer 1142 may not reach the dam area 110d. For this reason, as shown in FIG. 6B , the thickness of the encapsulation layer 114 inside the dam region 110d may be reduced.

댐영역(110d)의 내측에서 유기막(1142)이 충분하지 못한 경우, 봉지막(114)의 유기막(1142)은 댐영역(110d)에 인접한 도전막(1131a) 상에 얇게 배치되거나 또는 배치되지 않을 수 있다. 도 6b과 같이, 봉지막(114)의 유기막(1142)이 댐영역(110d)에 인접하여 위치하는 도전막(1131a)을 덮지 못할 수 있다. 따라서, 도전막(1131a)의 상부에는 제1무기막(1141)과 제2무기막(1143)만 적층이 될 수 있다. 그리고, 이물 또는 수분이 제1무기막(1141)과 제2무기막(1143)을 통과하여 도전막(1131a)에 침투가 될 수 있다. 이와 같이, 제1무기막(1141)과 제2무기막(1143)을 침투한 수분이 도전막(1131a)과 접촉하는 경우, 도전막(1131a)이 들뜨는 현상이 발생하거나 쇼트가 되는 문제가 발생할 수 있다. 예를 들어, 도 6b를 참조하면, 도전막(1131a)이 제1 층간 절연막(1124) 및 제2 층간 절연막(1125)의 컨택홀을 통하여 패드(1123b)와 접촉하는 영역은 댐영역(110d)와 표시 영역(110a) 사이에 위치할 수 있다. 봉지막(114)의 유기막(1142)이 충분하지 못한 경우, 제1 층간 절연막(1124) 및 제2 층간 절연막(1125)의 컨택홀을 통하여 도전막(1131a)과 패드(1123b)가 접촉하는 접촉 영역의 일부는 봉지막(114)의 유기막(1142)에 의하여 덮이지 않을 수 있다. 따라서, 상기 접촉 영역에 위치하는 도전막(1131a) 상에는 봉지막(114)의 유기막(1142)을 제외한 제1 층간 절연막(1141) 및 제2 층간 절연막(1143)이 적층될 수 있다. When the organic film 1142 inside the dam region 110d is insufficient, the organic film 1142 of the encapsulation film 114 is thinly disposed or disposed on the conductive film 1131a adjacent to the dam region 110d. it may not be 6B , the organic layer 1142 of the encapsulation layer 114 may not cover the conductive layer 1131a positioned adjacent to the dam region 110d. Accordingly, only the first inorganic layer 1141 and the second inorganic layer 1143 may be stacked on the conductive layer 1131a. In addition, foreign substances or moisture may pass through the first inorganic layer 1141 and the second inorganic layer 1143 to permeate into the conductive layer 1131a. As described above, when moisture penetrating the first inorganic layer 1141 and the second inorganic layer 1143 comes into contact with the conductive layer 1131a, the conductive layer 1131a may be lifted or short-circuited. can For example, referring to FIG. 6B , the region in which the conductive film 1131a contacts the pad 1123b through the contact hole of the first interlayer insulating film 1124 and the second interlayer insulating film 1125 is the dam region 110d. and the display area 110a. When the organic layer 1142 of the encapsulation layer 114 is insufficient, the conductive layer 1131a and the pad 1123b come into contact with each other through the contact hole of the first interlayer insulating layer 1124 and the second interlayer insulating layer 1125 . A portion of the contact region may not be covered by the organic layer 1142 of the encapsulation layer 114 . Accordingly, the first interlayer insulating layer 1141 and the second interlayer insulating layer 1143 may be stacked on the conductive layer 1131a positioned in the contact region except for the organic layer 1142 of the encapsulation layer 114 .

이와 같이, 유기막(1142)이 충분하지 못한 경우, 도전막(1131a)의 일부 영역 상에는 유기막(1142)이 덮이지 않으면서, 수분이 침투할 수가 있다. 따라서, 도전막(1131a)이 수분에 의해 부식이 될 수 있다. 또한, 도전막(1131a)의 부식에 의해 도전막(1131a)이 들뜨거나, 도전막(1131a)상에 형성된 적층 구조물이 들뜨게 될 수 있다. 또한, 수분은 도전막(1131a)을 통하여 도전막(1131a)과 연결된 캐소드 전극(1134)으로 침투가 되어 표시 영역(110a)에서 쇼트가 발생할 수 있다. 또는, 도전막(1131a)과 연결된 패드(1123b)에도 수분이 침투하여, 패드(1123b)가 부식될 수 있다. 또한, 도전막(1131a)과 패드(1123b)간의 쇼트가 발생할 수 있다. As described above, when the organic layer 1142 is insufficient, moisture may permeate on the partial region of the conductive layer 1131a without the organic layer 1142 being covered. Accordingly, the conductive layer 1131a may be corroded by moisture. In addition, the conductive layer 1131a may be lifted due to corrosion of the conductive layer 1131a, or a stacked structure formed on the conductive layer 1131a may be lifted. In addition, moisture may permeate into the cathode electrode 1134 connected to the conductive layer 1131a through the conductive layer 1131a, so that a short circuit may occur in the display area 110a. Alternatively, moisture may penetrate into the pad 1123b connected to the conductive layer 1131a, and the pad 1123b may be corroded. Also, a short circuit may occur between the conductive layer 1131a and the pad 1123b.

또한, 도 6c에 도시되어 있는 것과 같이 유기막(1142)이 표시영역(110a)을 넘쳐 댐영역(110d)을 넘어가게 되면, 댐영역(110d)의 외측에서 봉지막(114)의 두께가 두껍게 될 수 있다. 댐영역(110d)이 외측에서 유기막(1142)의 두께가 두꺼우면, 제2무기막(1143)이 유기막(1142)을 완전히 덮지 못하여 유기막(1142)을 통해 수분이나 이물이 침투하게 되는 문제가 발생할 수 있다. Also, as shown in FIG. 6C , when the organic layer 1142 overflows the display area 110a and crosses the dam area 110d, the thickness of the encapsulation layer 114 on the outside of the dam area 110d becomes thick. can be When the thickness of the organic layer 1142 on the outside of the dam region 110d is thick, the second inorganic layer 1143 does not completely cover the organic layer 1142 , so that moisture or foreign substances penetrate through the organic layer 1142 . Problems can arise.

따라서, 유기막(1142)이 표시영역(110a)을 충분히 덮지만, 댐영역(110d)을 넘어가지 않게 하여야 하고, 유기막(1142)이 표시영역(110a)에 배치되어 있는 상태를 검출할 수 있어야 한다.Accordingly, although the organic layer 1142 sufficiently covers the display area 110a, it must not exceed the dam area 110d, and a state in which the organic layer 1142 is disposed in the display area 110a can be detected. there should be

도 7a와 도 7b는 도 3에 도시된 전계발광 표시장치에서 Ⅱ-Ⅱ`의 단면을 나타내는 단면도이다. 7A and 7B are cross-sectional views illustrating a cross section of II-II′ in the electroluminescent display device shown in FIG. 3 .

도 7a 및 도 7b를 참조하면, 제1검사태그(301a)는 제1하부태그(311a)와 제1상부태그(312a)를 포함할 수 있다. 제1검사태그(301a)는 댐영역(110d)의 내측에 배치될 수 있다. 제1하부태그(311a)는 기판(111)과 봉지막(114) 사이에 배치되고 제1상부태그(312a)는 봉지막(114) 상부에 배치될 수 있다. 7A and 7B , the first inspection tag 301a may include a first lower tag 311a and a first upper tag 312a. The first inspection tag 301a may be disposed inside the dam region 110d. The first lower tag 311a may be disposed between the substrate 111 and the encapsulation layer 114 , and the first upper tag 312a may be disposed on the encapsulation layer 114 .

또한, 봉지막(114)은 제1무기막(1141), 유기막(1142), 제2무기막(1143)을 포함하고 있고, 제1하부태그(311a)는 제1무기막(1141)의 하부에 배치되고 제1상부태그(312a)는 제2무기막(1143) 상부에 배치될 수 있다. 봉지막(114)는 수평면과 경사면을 포함할 수 있다. In addition, the encapsulation layer 114 includes a first inorganic layer 1141 , an organic layer 1142 , and a second inorganic layer 1143 , and the first lower tag 311a is a portion of the first inorganic layer 1141 . The first upper tag 312a may be disposed on the lower portion, and the first upper tag 312a may be disposed on the second inorganic layer 1143 . The encapsulation film 114 may include a horizontal surface and an inclined surface.

그리고, 제1하부태그(311a)와 제1상부태그(312a)에 의해 형성된 임피던스의 크기를 산출하여 유기막(1142)이 댐영역(110d)에 도달하였는지의 여부를 판단할 수 있다. Then, it may be determined whether the organic layer 1142 has reached the dam region 110d by calculating the magnitude of the impedance formed by the first lower tag 311a and the first upper tag 312a.

도 7a에 도시되어 있는 것과 같이 유기막(1142)이 댐영역(110d)에 도달하게 되면, 제1하부태그(311a)와 제2하부태그(311b) 사이에 유기막(1142)이 배치될 수 있다. 따라서, 제1상부태그(312a)는 봉지막(114)의 경사면에 배치될 수 있다. As shown in FIG. 7A , when the organic layer 1142 reaches the dam region 110d, the organic layer 1142 may be disposed between the first lower tag 311a and the second lower tag 311b. have. Accordingly, the first upper tag 312a may be disposed on the inclined surface of the encapsulation film 114 .

반면, 도 7b에 도시되어 있는 것과 같이 댐영역(110d)의 내측에 유기막(1142)이 배치되지 않거나 유기막(1142)이 매우 적게 배치되어 있게 되면, 제1하부태그(311a)와 제1상부태그(312a)는 서로 접촉하거나 제1하부태그(311a)와 제1상부태그(312a)의 간격이 매우 좁을 수 있다. On the other hand, as shown in FIG. 7B , when the organic layer 1142 is not disposed inside the dam region 110d or the organic layer 1142 is very small, the first lower tag 311a and the first The upper tag 312a may be in contact with each other, or a gap between the first lower tag 311a and the first upper tag 312a may be very narrow.

제1하부태그(311a)와 제1상부태그(312a) 사이에 유기막(1142)이 배치된 경우, 제1하부태그(311a)와 제1상부태그(312a) 사이에 유기막(1142)이 배치되지 않거나 매우 적게 배치되어 있는 경우보다 제1하부태그(311a)와 제1상부태그(312a)에 의해 형성된 임피던스의 크기가 클 수 있다. 여기서, 임피던스는 제1하부태그(311a)와 제1상부태그(312a)에 형성된 정전용량일 수 있다. When the organic layer 1142 is disposed between the first lower tag 311a and the first upper tag 312a, the organic layer 1142 is formed between the first lower tag 311a and the first upper tag 312a. The magnitude of the impedance formed by the first lower tag 311a and the first upper tag 312a may be greater than that in the case where it is not disposed or is very small. Here, the impedance may be a capacitance formed in the first lower tag 311a and the first upper tag 312a.

따라서, 제1하부태그(311a)와 제1상부태그(312a)에 의해 형성된 임피던스의 크기를 이용하여 유기막(1142)이 댐영역(110d)까지 도달하였는지의 여부를 판단할 수 있다. Accordingly, it may be determined whether the organic layer 1142 reaches the dam region 110d using the magnitude of the impedance formed by the first lower tag 311a and the first upper tag 312a.

제1상부태그(312a)는 댐(401,402,403) 상에 배치된 제2연결선(412)과 연결될 수 있다. 제1상부태그(312a)와 제2연결선(412)는 도 5에 도시된 터치전극(150)을 형성하는 터치메탈을 패터닝하여 형성할 수 있다. 즉, 봉지막(114) 상에 터치메탈을 증착하고 패터닝하여 터치전극(150), 제1상부태그(312a), 제2연결선(412)를 배치할 수 있다.The first upper tag 312a may be connected to the second connection line 412 disposed on the dams 401 , 402 , and 403 . The first upper tag 312a and the second connection line 412 may be formed by patterning the touch metal forming the touch electrode 150 shown in FIG. 5 . That is, the touch electrode 150 , the first upper tag 312a , and the second connection line 412 may be disposed by depositing and patterning a touch metal on the encapsulation layer 114 .

도 8a과 도 8b는 도 3에 도시된 전계발광 표시장치에서 Ⅲ-Ⅲ`의 단면을 나타내는 단면도이다. 8A and 8B are cross-sectional views illustrating a cross section of III-III′ in the electroluminescent display device shown in FIG. 3 .

도 8a 및 도 8b를 참조하면, 제2검사태그(301b)는 제2하부태그(311b)와 제2상부태그(312b)를 포함할 수 있다. 제2검사태그(301b)는 댐영역(110d)의 외측에 배치될 수 있다. 또한, 봉지막(114)은 제1무기막(1141), 유기막(1142), 제2무기막(1143)을 포함하고 있고 제1무기막(1141)과 제2무기막(1143) 중 적어도 하나는 댐영역(110d)의 상부를 지나가기 때문에, 제2하부태그(311b)와 제2상부태그(312b)는 서로 접촉할 수 있고 제2하부태그(311b)와 제2상부태그(312b) 사이에 제1무기막(1141) 또는 제2무기막(1143)이 배치될 수 있다. 하지만, 이에 한정되는 것은 아니며, 제2하부태그(311b)와 제2상부태그(312b) 사이에 제1무기막(1141) 또는 제2무기막(1143)이 배치되지 않을 수 있다.8A and 8B , the second inspection tag 301b may include a second lower tag 311b and a second upper tag 312b. The second inspection tag 301b may be disposed outside the dam region 110d. In addition, the encapsulation layer 114 includes a first inorganic layer 1141 , an organic layer 1142 , and a second inorganic layer 1143 , and includes at least one of the first inorganic layer 1141 and the second inorganic layer 1143 . Since one passes over the dam region 110d, the second lower tag 311b and the second upper tag 312b may contact each other, and the second lower tag 311b and the second upper tag 312b may be in contact with each other. A first inorganic layer 1141 or a second inorganic layer 1143 may be disposed therebetween. However, the present invention is not limited thereto, and the first inorganic layer 1141 or the second inorganic layer 1143 may not be disposed between the second lower tag 311b and the second upper tag 312b.

그리고, 제2하부태그(311b)와 제2상부태그(312b)에 의해 형성된 임피던스의 크기를 산출하여 유기막(1142)이 댐영역(110d)에 넘어갔는지의 여부를 판단할 수 있다. 도 8a에 도시되어 있는 것과 같이 유기막(1142)이 댐영역(110d)을 넘어가지 않게 되면, 제1하부태그(311a)와 제2하부태그(311b)은 서로 접촉하거나 제1하부태그(311a)와 제2하부태그(311b) 사이에 제1무기막(1141) 또는 제2무기막(1143)이 배치되고 유기막(1142)는 배치되지 않을 수 있다. 반면, 도 8b에 도시되어 있는 것과 같이 유기막(1142)이 댐영역(110d)을 넘어가게 되면 제2하부태그(311b)와 제2상부태그(312b) 사이에 유기막(1142)이 배치될 수 있다. Then, by calculating the magnitude of the impedance formed by the second lower tag 311b and the second upper tag 312b, it may be determined whether the organic layer 1142 has passed over the dam region 110d. As shown in FIG. 8A , when the organic layer 1142 does not cross the dam region 110d, the first lower tag 311a and the second lower tag 311b contact each other or the first lower tag 311a ) and the second lower tag 311b , the first inorganic layer 1141 or the second inorganic layer 1143 may be disposed, and the organic layer 1142 may not be disposed. On the other hand, as shown in FIG. 8B , when the organic layer 1142 crosses the dam region 110d, the organic layer 1142 may be disposed between the second lower tag 311b and the second upper tag 312b. can

제2하부태그(311b)와 제2상부태그(312b) 사이에 유기막(1142)이 배치되지 않은 경우, 제2하부태그(311b)와 제2상부태그(312b) 사이에 유기막(1142)이 배치된 경우 보다 제2하부태그(311b)와 제2상부태그(312b)에 의해 형성된 임피던스의 크기가 작을 수 있다. 여기서, 임피던스는 제1하부태그(311a)와 제1상부태그(312a)에 형성된 정전용량일 수 있다. When the organic layer 1142 is not disposed between the second lower tag 311b and the second upper tag 312b, the organic layer 1142 is disposed between the second lower tag 311b and the second upper tag 312b. In this arrangement, the magnitude of the impedance formed by the second lower tag 311b and the second upper tag 312b may be smaller than that of the arrangement. Here, the impedance may be a capacitance formed in the first lower tag 311a and the first upper tag 312a.

따라서, 제2하부태그(311b)와 제2상부태그(312b)에 의해 형성된 임피던스의 크기를 이용하여 유기막(1142)이 댐영역(110d)을 넘어갔는지의 여부를 판단할 수 있다.Accordingly, it may be determined whether the organic layer 1142 has crossed the dam region 110d using the magnitude of the impedance formed by the second lower tag 311b and the second upper tag 312b.

도 9는 본 발명의 실시예들에 따른 전계발광 표시장치의 제조방법을 나타내는 순서도이다.9 is a flowchart illustrating a method of manufacturing an electroluminescent display device according to embodiments of the present invention.

도 9를 참조하면, 전계발광 표시장치의 제조방법은 기판 상에 제1하부태그와 제2하부태그를 배치할 수 있다.(S900) 기판 사에는 게이트메탈이 패터닝된 게이트 라인과 소스 드레인메탈이 패터닝된 데이터라인과 애노드 메탈이 패터닝된 발광다이오드의 애노드 전극이 적층되어 배치될 수 있다. 또한, 제1하부태그와 제2하부태그는 소스드레인메탈, 애노드메탈 중 하나가 패터닝되어 형성될 수 있다. Referring to FIG. 9 , in the method of manufacturing an electroluminescent display device, a first subtag and a second subtag may be disposed on a substrate ( S900 ). A gate line patterned with a gate metal and a source drain metal are formed between the substrate ( S900 ). The patterned data line and the anode electrode of the light emitting diode patterned with the anode metal may be stacked and disposed. In addition, the first sub-tag and the second sub-tag may be formed by patterning one of a source-drain metal and an anode metal.

기판 상에는 제1하부태그와 제2하부태그 상에 배치되되, 제1하부태그와 제2하부태그 사이에 댐영역이 형성될 수 있다.(S910) 댐영역은 적어도 하나의 댐이 배치되어 있는 영역으로 비표시영역에 포함될 수 있다. 또한, 댐영역은 표시영역의 테두리를 따라 적어도 하나의 댐이 배치될 수 있다. 댐 영역에 배치된 댐은 세개일 수 있고, 세개의 댐 중 가운데에 배치되어 있는 댐의 높이가 가장 높을 수 있다. 하지만, 댐의 개수와 높이는 이에 한정되는 것은 아니다. The substrate may be disposed on the first subtag and the second subtag, and a dam region may be formed between the first subtag and the second subtag (S910). The dam region is an region in which at least one dam is disposed. may be included in the non-display area. Also, in the dam area, at least one dam may be disposed along the edge of the display area. There may be three dams disposed in the dam area, and a dam disposed in the middle may have the highest height among the three dams. However, the number and height of the dams are not limited thereto.

기판 상의 표시영역에 봉지막이 배치될 수 있다.(S920) 기판 상에 배치된 댐에 의해 봉지막의 유기막이 표시영역 내에 배치되게 할 수 있다. 봉지막의 제1무기막 및/또는 제2무기막은 댐영역의 상부에 배치될 수 있다. 또한, 제1무기막과 제2무기막은 댐영역에서 서로 접촉될 수 있다. An encapsulation layer may be disposed in the display area on the substrate ( S920 ). An organic layer of the encapsulation layer may be disposed in the display area by a dam disposed on the substrate. The first inorganic layer and/or the second inorganic layer of the encapsulation layer may be disposed on the dam region. Also, the first inorganic layer and the second inorganic layer may contact each other in the dam region.

제1하부태그와 적어도 일부가 중첩되게 배치되는 제1상부태그와, 제2하부태그와 적어도 일부가 중첩되게 배치되는 제2상부태그를 배치할 수 있다.(S930) 제1하부태그와 제1상부태그 사이에는 봉지막이 배치될 수 있다. 즉, 제1하부태그와 제1상부태그 사이에는 제1무기막, 유기막 및 제2무기막이 배치될 수 있다. 그리고, 제2하부태그와 제2상부태그 사이에는 봉지막의 유기막이 배치되지 않지만 제1무기막 또는 제2무기막이 배치될 수 있다. A first upper tag disposed at least partially overlapping the first lower tag, and a second upper tag disposed at least partially overlapping with the second lower tag may be disposed. (S930) The first lower tag and the first An encapsulation film may be disposed between the upper tags. That is, a first inorganic layer, an organic layer, and a second inorganic layer may be disposed between the first lower tag and the first upper tag. Further, an organic layer of an encapsulation layer is not disposed between the second lower tag and the second upper tag, but a first inorganic layer or a second inorganic layer may be disposed.

또한, 봉지막 상에 터치메탈이 패터닝된 터치전극이 배치되는데, 제1상부태그와 제2상부태그는 터치메탈이 패터닝되어 형성될 수 있다. In addition, a touch electrode patterned with a touch metal is disposed on the encapsulation layer, and the first upper tag and the second upper tag may be formed by patterning the touch metal.

그리고, 제1하부태그와 제1상부태그에 제1검사신호를 인가하고 제2하부태그와 제2상부태그에 제2검사신호를 인가할 수 있다. 제1하부태그와 제1상부태그에 인가된 제1검사신호에 의해 제1하부태그와 제1상부태그에 형성된 임피던스를 측정하여 봉지막이 댐영역의 내측에 배치되는 것을 알 수 있다. 또한, 제2하부태그와 제2상부태그에 인가된 제2검사신호에 의해 제2하부태그와 제2상부태그에 형성된 임피던스를 측정하여 봉지막이 댐영역을 넘어간 것을 알 수 있다. In addition, the first inspection signal may be applied to the first lower tag and the first upper tag, and the second inspection signal may be applied to the second lower tag and the second upper tag. It can be seen that the encapsulation film is disposed inside the dam region by measuring the impedance formed in the first lower tag and the first upper tag by the first inspection signal applied to the first lower tag and the first upper tag. Also, by measuring the impedance formed in the second lower tag and the second upper tag by the second inspection signal applied to the second lower tag and the second upper tag, it can be seen that the encapsulation film has crossed the dam region.

따라서, 제1하부태그와 제1상부태그에 인가된 제1검사신호와 제2하부태그와 제2상부태그에 인가된 제2검사신호를 조합하여 봉지막의 불량여부를 판단할 수 있다. Accordingly, it is possible to determine whether the encapsulation film is defective by combining the first inspection signal applied to the first lower tag and the first upper tag and the second inspection signal applied to the second lower tag and the second upper tag.

제2상부태그(312b)는 도 5에 도시된 터치전극(150)을 형성하는 터치메탈을 패터닝하여 형성할 수 있다. 즉, 봉지막(114) 상에 터치메탈을 증착하고 패터닝하여 터치전극(150), 제2상부태그(312b)를 배치할 수 있다. 또한, 제2상부태그(312b)와 연결된 제4연결선(414) 역시 터치메탈을 증착하고 패터닝하여 형성될 수 있다. The second upper tag 312b may be formed by patterning the touch metal forming the touch electrode 150 shown in FIG. 5 . That is, the touch electrode 150 and the second upper tag 312b may be disposed by depositing and patterning a touch metal on the encapsulation layer 114 . In addition, the fourth connection line 414 connected to the second upper tag 312b may also be formed by depositing and patterning a touch metal.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present specification have been described in more detail with reference to the accompanying drawings, the present specification is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present specification. . Accordingly, the embodiments disclosed in the present specification are for explanation rather than limiting the technical spirit of the present specification, and the scope of the technical spirit of the present specification is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present specification should be construed by the claims, and all technical ideas within the scope equivalent thereto should be interpreted as being included in the scope of the present specification.

100: 전계발광 표시장치
111: 기판
110: 디스플레이 패널
120: 데이터 드라이버
130: 게이트 드라이버
140: 타이밍 컨트롤러
100: electroluminescent display device
111: substrate
110: display panel
120: data driver
130: gate driver
140: timing controller

Claims (14)

유기발광다이오드를 각각 포함하는 복수의 화소가 배치되는 표시영역과, 상기 표시영역의 테두리에 배치되는 비표시영역으로 구분되는 기판;
상기 표시영역을 덮는 봉지막;
상기 비표시영역 상에 배치되며, 상기 봉지막을 둘러싸는 적어도 하나의 댐을 포함하는 댐영역;
상기 댐영역의 내측에서 상기 봉지막의 하부에 배치되는 제1하부태그와, 상기 봉지막의 상부에 배치되며 상기 제1하부태그와 적어도 일부가 중첩되는 제1상부태그를 포함하는 제1검사태그; 및
상기 댐영역의 외측에서 상기 기판 상에 배치되는 제2하부태그와 상기 제2하부태그의 상부에 배치되고 상기 제2하부태그와 적어도 일부가 중첩되는 제2상부태그를 포함하는 제2검사태그를 포함하는 전계발광 표시장치.
a substrate divided into a display area in which a plurality of pixels each including an organic light emitting diode is disposed and a non-display area disposed at an edge of the display area;
an encapsulation film covering the display area;
a dam area disposed on the non-display area and including at least one dam surrounding the encapsulation film;
a first inspection tag including a first lower tag disposed under the encapsulation film inside the dam region and a first upper tag disposed on the encapsulation film and at least partially overlapping the first lower tag; and
a second inspection tag including a second lower tag disposed on the substrate outside the dam region and a second upper tag disposed on the second lower tag and at least partially overlapping the second lower tag; An electroluminescent display device comprising.
제1항에 있어서,
상기 봉지막은 제1무기막, 유기막, 제2무기막을 포함하고,
상기 제1검사태그는 상기 제1하부태그와 상기 제1상부태그 사이에 상기 유기막이 배치되는 전계발광 표시장치.
According to claim 1,
The encapsulation film includes a first inorganic film, an organic film, and a second inorganic film,
In the first inspection tag, the organic layer is disposed between the first lower tag and the first upper tag.
제1항에 있어서,
상기 제1하부태그는 상기 기판과 상기 댐영역 사이에 배치되는 제1연결선을 통해 제1검사패드에 연결되고, 상기 제1상부태그는 상기 댐영역 상부에 배치되는 제2연결선을 통해 제2검사패드에 연결되는 전계발광 표시장치.
According to claim 1,
The first lower tag is connected to a first inspection pad through a first connection line disposed between the substrate and the dam region, and the first upper tag is connected to a second inspection pad through a second connection line disposed above the dam region. An electroluminescent display connected to the pad.
제2항에 있어서,
상기 기판 상에 게이트 메탈이 패터닝된 게이트라인과 소스드레인메탈이 패터닝된 데이터라인과, 애노드 메탈이 패터닝된 상기 발광다이오드의 애노드전극이 적층되어 배치되고, 상기 봉지막 상에 터치메탈이 패터닝된 터치전극이 배치되며,
상기 봉지막 상에서 터치메탈이 패터닝된 터치전극이 배치되며,
상기 제1하부태그는 상기 소스드레인메탈, 상기 애노드메탈 중 하나가 패터닝되어 형성되고,
상기 제1상부태그는 상기 터치메탈이 패터닝되어 형성되는 전계발광 표시장치.
3. The method of claim 2,
A gate line patterned with a gate metal, a data line patterned with a source drain metal, and an anode electrode of the light emitting diode patterned with an anode metal are stacked on the substrate, and the touch metal is patterned on the encapsulation film. electrodes are placed,
A touch electrode patterned with a touch metal is disposed on the encapsulation film,
The first lower tag is formed by patterning one of the source-drain metal and the anode metal;
The first upper tag is formed by patterning the touch metal.
제2항에 있어서,
상기 봉지막은 수평면과 경사면을 포함하며, 상기 제1상부태그는 상기 경사면에 배치되는 전계발광 표시장치.
3. The method of claim 2,
The encapsulation film includes a horizontal surface and an inclined surface, and the first upper tag is disposed on the inclined surface.
제1항에 있어서,
상기 제2하부태그는 제3연결선을 통해 제3검사패드에 연결되고, 상기 제2상부태그는 제4연결선을 통해 제4검사패드에 연결되는 전계발광 표시장치.
According to claim 1,
The second lower tag is connected to a third inspection pad through a third connection line, and the second upper tag is connected to a fourth inspection pad through a fourth connection line.
제6항에 있어서,
상기 봉지막은 제1무기막, 유기막, 제2무기막을 포함하고,
상기 제2하부태그와 상기 제2상부태그 사이에 상기 제1무기막 또는 상기 제2 무기막이 배치되는 전계발광 표시장치.
7. The method of claim 6,
The encapsulation film includes a first inorganic film, an organic film, and a second inorganic film,
and the first inorganic layer or the second inorganic layer is disposed between the second lower tag and the second upper tag.
제1항에 있어서,
상기 기판 상에 게이트 메탈이 패터닝된 게이트라인과 소스드레인메탈이 패터닝된 데이터라인과, 애노드 메탈이 패터닝된 상기 발광다이오드의 애노드전극이 적층되어 배치되고, 상기 봉지막 상에 터치메탈이 패터닝된 터치전극이 배치되며,
상기 제2하부태그는 상기 소스드레인메탈, 상기 애노드메탈 중 하나가 패터닝되어 형성되고,
상기 제2상부태그는 상기 터치메탈이 패터닝되어 형성되는 전계발광 표시장치.
According to claim 1,
A gate line patterned with a gate metal, a data line patterned with a source drain metal, and an anode electrode of the light emitting diode patterned with an anode metal are stacked on the substrate, and the touch metal is patterned on the encapsulation film. electrodes are placed,
The second lower tag is formed by patterning one of the source-drain metal and the anode metal;
and the second upper tag is formed by patterning the touch metal.
제1항에 있어서,
상기 표시영역에는 애노드 전극과, 상기 애노드 전극 상에 배치되는 뱅크와, 상기 뱅크 상에 배치되는 발광막과, 상기 발광막 상에 배치되는 캐소드전극이 배치되며,
상기 댐은 상기 뱅크와 동일한 물질을 포함하는 전계발광 표시장치.
According to claim 1,
An anode electrode, a bank disposed on the anode electrode, a light emitting layer disposed on the bank, and a cathode electrode disposed on the light emitting layer are disposed in the display area;
and the dam includes the same material as the bank.
기판 상에 제1하부태그와 제2하부태그가 배치되는 단계;
상기 제1하부태그와 상기 제2하부태그 상에 배치되되, 상기 제1하부태그와 상기 제2하부태그 사이에 댐영역이 형성되는 단계;
상기 기판 상의 표시영역에 봉지막이 배치되는 단계; 및
상기 제1하부태그와 적어도 일부가 중첩되게 배치되는 제1상부태그와, 상기 제2하부태그와 적어도 일부가 중첩되게 배치되는 제2상부태그가 배치되는 단계를 포함하는 전계발광 표시장치의 제조방법.
disposing a first sub-tag and a second sub-tag on a substrate;
forming a dam region on the first and second sub-tags, the dam region being disposed between the first and second sub-tags;
disposing an encapsulation film on the display area on the substrate; and
and disposing a first upper tag at least partially overlapping the first lower tag and a second upper tag at least partially overlapping with the second lower tag. .
제10항에 있어서,
상기 제1하부태그와 상기 제1상부태그에 제1검사신호가 인가되고, 상기 제2하부태그와 상기 제2상부태그에 제2검사신호가 인가되는 단계를 더 포함하는 전계발광 표시장치의 제조방법.
11. The method of claim 10,
and applying a first inspection signal to the first lower tag and the first upper tag, and applying a second inspection signal to the second lower tag and the second upper tag. Way.
제11항에 있어서,
상기 기판 상에 게이트 메탈이 패터닝된 게이트라인과 소스드레인메탈이 패터닝된 데이터라인과, 애노드 메탈이 패터닝된 상기 유기발광다이오드의 애노드전극이 적층되어 배치되고,
상기 제1하부태그와 상기 제2하부태그는 상기 소스드레인메탈, 상기 애노드메탈 중 하나가 패터닝되어 형성되는 전계발광 표시장치의 제조방법.
12. The method of claim 11,
A gate line patterned with a gate metal, a data line patterned with a source drain metal, and an anode electrode of the organic light emitting diode patterned with an anode metal are stacked on the substrate,
The method of manufacturing an electroluminescent display device, wherein the first sub-tag and the second sub-tag are formed by patterning one of the source-drain metal and the anode metal.
제11항에 있어서,
상기 봉지막 상에 터치메탈이 패터닝된 터치전극이 배치되며,
상기 제1상부태그와 상기 제2상부태그는 상기 터치메탈이 패터닝되어 형성되는 전계발광 표시장치의 제조방법.
12. The method of claim 11,
A touch electrode patterned with a touch metal is disposed on the encapsulation film,
The first upper tag and the second upper tag are formed by patterning the touch metal.
제11항에 있어서,
상기 봉지막은 상기 표시영역을 덮는 제1무기막, 상기 제1무기막 상에 배치되는 유기막, 상기 유기막을 덮는 제2무기막을 포함하는 전계발광 표시장치의 제조방법.
12. The method of claim 11,
The encapsulation layer may include a first inorganic layer covering the display area, an organic layer disposed on the first inorganic layer, and a second inorganic layer covering the organic layer.
KR1020190180053A 2019-12-31 2019-12-31 Electroluminescence display device and manufacturing method for the same KR20210086249A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190180053A KR20210086249A (en) 2019-12-31 2019-12-31 Electroluminescence display device and manufacturing method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190180053A KR20210086249A (en) 2019-12-31 2019-12-31 Electroluminescence display device and manufacturing method for the same

Publications (1)

Publication Number Publication Date
KR20210086249A true KR20210086249A (en) 2021-07-08

Family

ID=76894118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190180053A KR20210086249A (en) 2019-12-31 2019-12-31 Electroluminescence display device and manufacturing method for the same

Country Status (1)

Country Link
KR (1) KR20210086249A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231114A1 (en) * 2022-05-31 2023-12-07 武汉华星光电半导体显示技术有限公司 Display panel and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023231114A1 (en) * 2022-05-31 2023-12-07 武汉华星光电半导体显示技术有限公司 Display panel and display device

Similar Documents

Publication Publication Date Title
US11011438B2 (en) Display device
US11004371B2 (en) Display device and method for inspection thereof
US9006724B2 (en) Organic light emitting diode display
KR20240032767A (en) Electroluminescence display apparatus
US10269877B2 (en) Display device
KR20150109012A (en) Organic light emitting diode display
US20200118508A1 (en) Display device
TWI708384B (en) Organic light emitting diode display panel and organic light emitting diode display device having the same
US9291870B2 (en) Thin film transistor and display device having the same
US20210020729A1 (en) Display device and defective pixel repairing method thereof
US20140062520A1 (en) Display device and mother substrate
KR20160083532A (en) Organic Light Emitting Display Device and Method For Repairing Of Pixel
KR20210086249A (en) Electroluminescence display device and manufacturing method for the same
KR102242350B1 (en) Organic Light Emitting Display Device
KR20200041409A (en) Display device
US11270648B2 (en) Display device
KR20210082984A (en) Display device and manufacturing method for the same
US11436974B1 (en) Display device
US11825719B2 (en) Light emitting display device
KR20220071538A (en) Display device including antenna and manufacturing method for the same
US20240004488A1 (en) Display device
KR100910568B1 (en) Thin film transistor array panel
KR101534625B1 (en) Substrate for organic electroluminescent device and method of inspecting the same
KR20230103729A (en) Light Emitting Display Device
KR20210083789A (en) Display apparatus