KR20210086048A - Display Device - Google Patents
Display Device Download PDFInfo
- Publication number
- KR20210086048A KR20210086048A KR1020190179725A KR20190179725A KR20210086048A KR 20210086048 A KR20210086048 A KR 20210086048A KR 1020190179725 A KR1020190179725 A KR 1020190179725A KR 20190179725 A KR20190179725 A KR 20190179725A KR 20210086048 A KR20210086048 A KR 20210086048A
- Authority
- KR
- South Korea
- Prior art keywords
- average pixel
- high potential
- value
- potential voltage
- elvdd
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 36
- 230000008859 change Effects 0.000 abstract description 8
- 102100039845 Guanine nucleotide-binding protein G(I)/G(S)/G(O) subunit gamma-8 Human genes 0.000 description 13
- 101710112841 Guanine nucleotide-binding protein G(I)/G(S)/G(O) subunit gamma-8 Proteins 0.000 description 13
- 238000010586 diagram Methods 0.000 description 13
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
- G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/0693—Calibration of display systems
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
본 발명은 표시 장치에 관한 것으로, 고전위 전압(ELVDD)의 변동을 보상하여 출력하는 표시 장치에 관한 것이다. BACKGROUND OF THE
최근, 디스플레이 소자 중, 우수한 화질과 경량, 박형, 저전력의 특징으로 인하여 디스플레이 장치로 표시장치들이 많이 사용되고 있다. 표시장치로는 액정 표시장치(Liquid Crystal Display), 유기발광다이오드 표시장치(Organic Light Emitting Diode Display) 등이 있으며, 이들 대부분이 상용화되어 시판되고 있다.Recently, among display devices, display devices have been widely used as display devices due to their excellent image quality, light weight, thinness, and low power. As a display device, there are a liquid crystal display (LCD), an organic light emitting diode display (OLED), etc., and most of these are commercialized and marketed.
표시장치는 다수의 화소들이 매트릭스 형태로 배열된 표시패널과, 표시패널의 게이트 라인들을 구동하는 게이트 구동부와, 표시패널의 데이터 라인들을 구동하는 데이터 구동부 등을 포함한다.The display device includes a display panel in which a plurality of pixels are arranged in a matrix, a gate driver driving gate lines of the display panel, and a data driver driving data lines of the display panel.
게이트 구동부는 표시패널의 게이트 라인들을 순차적으로 구동한다.The gate driver sequentially drives the gate lines of the display panel.
데이터 구동부는 게이트 라인들이 구동될 때마다 디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 표시패널의 데이터 라인들로 공급한다.The data driver converts the digital data signal into an analog data signal whenever the gate lines are driven and supplies the converted digital data signal to the data lines of the display panel.
표시 장치에 입력되는 영상데이터의 변동(Transition)이 큰 경우, 크로스토크(CrossTalk)와 같은 화질 불량 문제가 발생할 수 있다.When the transition of image data input to the display device is large, a problem of poor image quality such as crosstalk may occur.
전술한 배경기술은 발명자가 본 발명의 도출을 위해 보유하고 있었거나, 본 발명의 도출 과정에서 습득한 기술 정보로서, 반드시 본 발명의 출원 전에 일반 공중에게 공개된 공지기술이라 할 수는 없다. The above-mentioned background art is technical information possessed by the inventor for derivation of the present invention or acquired in the process of derivation of the present invention, and cannot necessarily be said to be a known technique disclosed to the general public prior to filing of the present invention.
본 개시의 일 실시예에 따른 발명은 고전위 전압(ELVDD)의 변동을 보상하여 고전위 전압(ELVDD)을 표시 패널에 공급하는 것을 기술적 과제로 한다. According to an exemplary embodiment of the present disclosure, it is a technical task to supply the high potential voltage ELVDD to a display panel by compensating for variations in the high potential voltage ELVDD.
본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다. The tasks of the present specification are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.
본 개시의 일 실시예에 따른 표시 장치는 복수의 화소를 포함하는 표시 패널; 표시 패널에 구동 신호를 전달하는 구동회로; 및 상기 표시 패널에 고전위 전압(ELVDD)을 공급하는 전원 공급 회로; 를 포함하고, 상기 구동회로는 입력되는 영상 데이터의 평균 화소 값(Average Picture Level)을 산출하고, 산출된 평균 화소 값에 따라 상기 고전위 전압(ELVDD)을 보상하는 보상 신호(PMIC_CONT)를 상기 전원 공급회로에 제공하고, 상기 전원 공급 회로는 상기 보상 신호에 기초하여 상기 고전위 전압 (ELVDD)을 조정하여 상기 표시 패널에 공급하는 것을 특징으로 한다. A display device according to an embodiment of the present disclosure includes a display panel including a plurality of pixels; a driving circuit that transmits a driving signal to the display panel; and a power supply circuit supplying a high potential voltage (ELVDD) to the display panel. wherein the driving circuit calculates an average pixel value of input image data and applies a compensation signal PMIC_CONT for compensating the high potential voltage ELVDD according to the calculated average pixel value to the power supply. provided to a supply circuit, wherein the power supply circuit adjusts the high potential voltage (ELVDD) based on the compensation signal and supplies it to the display panel.
상기 구동회로는 상기 평균 화소 값을 산출하는 APL 산출부를 포함하고, 상기 APL 산출부는 각 수평 라인 별로 영상 데이터의 평균 화소 값을 산출하는 것을 특징으로 한다. The driving circuit may include an APL calculator that calculates the average pixel value, and the APL calculator calculates an average pixel value of image data for each horizontal line.
상기 구동회로는 현재 수평 라인 영상 데이터의 평균 화소 값에서 이전 수평 라인 영상 데이터의 평균 화소 값을 뺀 값인 라인별 평균 화소 차(APL_DIFF_L)를 산출하고, 상기 라인별 평균 화소 차(APL_DIFF_L)의 절대값이 기 설정된 기준 값을 초과하는지 여부를 판단하여 상기 고전위 전압(ELVDD)의 보상 여부를 결정하는 보상 결정 신호(V_CONT)를 생성하는 판단부; 를 포함하는, 것을 특징으로 한다. The driving circuit calculates an average pixel difference APL_DIFF_L for each line, which is a value obtained by subtracting an average pixel value of the previous horizontal line image data from an average pixel value of the current horizontal line image data, and an absolute value of the average pixel difference APL_DIFF_L for each line a determination unit that determines whether the predetermined reference value is exceeded and generates a compensation determination signal V_CONT to determine whether to compensate the high potential voltage ELVDD; Including, characterized in that.
상기 구동회로는 상기 판단부의 보상 결정 신호(V_CONT) 및 상기 라인별 평균 화소 차(APL_DIFF_L)의 값에 기초하여 상기 보상 신호(PMIC_CONT)를 생성하여 상기 전원 공급회로에 출력하는 보상신호 생성부; 를 더 포함하는, 것을 특징으로 한다. The driving circuit may include: a compensation signal generator for generating the compensation signal PMIC_CONT based on the value of the compensation determination signal V_CONT of the determination unit and the average pixel difference APL_DIFF_L for each line and outputting the compensation signal to the power supply circuit; It is characterized in that it further comprises.
상기 보상신호 생성부는, 상기 라인별 평균 화소 차(APL_DIFF_L)의 값이 음의 값을 가지는 경우 상기 고전위 전압(ELVDD)을 양의 방향으로 조정하고, 상기 라인별 평균 화소 차(APL_DIFF_L)의 값이 양의 값을 가지는 경우 상기 고전위 전압(ELVDD)을 음의 방향으로 조정하는 것을 특징으로 한다. The compensation signal generator is configured to adjust the high potential voltage ELVDD in a positive direction when the average pixel difference APL_DIFF_L for each line has a negative value, and to adjust the average pixel difference APL_DIFF_L for each line. When it has a positive value, the high potential voltage ELVDD is adjusted in a negative direction.
상기 보상신호 생성부는, 상기 라인별 평균 화소 차(APL_DIFF_L)의 절대 값에 비례하여 상기 고전위 전압(ELVDD)의 조정 값의 크기를 결정하는 것을 특징으로 한다. The compensation signal generator may determine a magnitude of the adjustment value of the high potential voltage ELVDD in proportion to an absolute value of the average pixel difference APL_DIFF_L for each line.
상기 구동회로는 상기 보상 신호(PMIC_CONT)를 하나의 수평 라인 단위로 생성하는 것을 특징으로 한다. The driving circuit may generate the compensation signal PMIC_CONT in units of one horizontal line.
상기 구동회로는 상기 평균 화소 값을 산출하는 APL 산출부를 포함하고, 상기 APL 산출부는 각 프레임 단위로 영상 데이터의 평균 화소 값을 산출하는 것을 특징으로 한다. The driving circuit may include an APL calculator that calculates the average pixel value, and the APL calculator calculates an average pixel value of the image data in units of each frame.
상기 구동회로는 현재 프레임 영상 데이터의 평균 화소 값에서 이전 프레임 영상 데이터의 평균 화소 값을 뺀 값인 프레임별 평균 화소 차(APL_DIFF_F)를 산출하고, 상기 프레임별 평균 화소 차(APL_DIFF_F)의 절대값이 기 설정된 기준 값을 초과하는지 여부를 판단하여 상기 고전위 전압(ELVDD)의 보상 여부를 결정하는 보상 결정 신호(V_CONT)를 생성하는 판단부; 를 포함하는, 것을 특징으로 한다.The driving circuit calculates an average pixel difference for each frame (APL_DIFF_F), which is a value obtained by subtracting the average pixel value of the previous frame image data from the average pixel value of the current frame image data, and the absolute value of the average pixel difference for each frame (APL_DIFF_F) is a determination unit generating a compensation determination signal V_CONT for determining whether the high potential voltage ELVDD is compensated by determining whether the set reference value is exceeded; Including, characterized in that.
상기 구동회로는 상기 보상 신호(PMIC_CONT)를 하나의 프레임 단위로 생성하는 것을 특징으로 한다. The driving circuit may generate the compensation signal PMIC_CONT in units of one frame.
본 개시의 일 실시예에 따른 표시 장치의 구동 방법은 고전위 전압(ELVDD)를 공급하는 전원 공급 회로를 포함하는 표시 장치의 구동 방법에 있어서, 영상 데이터의 평균 화소 값을 산출하는 단계; 평균 화소 차를 산출하는 단계; 평균 화소 차의 절대 값이 기 설정된 기준 값을 초과하는지 여부를 판단하는 단계; 상기 고전위 전압(ELVDD)을 보상하는 보상 신호(PMIC_CONT)를 상기 전원 공급회로에 제공하는 단계;를 포함하는 것을 특징으로 한다.According to an exemplary embodiment of the present disclosure, a method of driving a display device including a power supply circuit for supplying a high potential voltage (ELVDD) includes: calculating an average pixel value of image data; calculating an average pixel difference; determining whether the absolute value of the average pixel difference exceeds a preset reference value; and providing a compensation signal PMIC_CONT for compensating the high potential voltage ELVDD to the power supply circuit.
상기 평균 화소 값을 산출하는 단계는 각 수평 라인 별로 영상 데이터의 평균 화소 값을 산출하는 것을 특징으로 한다. The calculating of the average pixel value may include calculating an average pixel value of the image data for each horizontal line.
상기 평균 화소 차를 산출하는 단계는 현재 수평 라인 영상 데이터의 평균 화소 값에서 이전 수평 라인 영상 데이터의 평균 화소 값을 뺀 값인 라인별 평균 화소 차(APL_DIFF_L)를 산출하는 것을 특징으로 한다. The calculating of the average pixel difference may include calculating an average pixel difference APL_DIFF_L for each line, which is a value obtained by subtracting an average pixel value of the previous horizontal line image data from an average pixel value of the current horizontal line image data.
상기 보상 신호(PMIC_CONT)는 상기 라인별 평균 화소 차(APL_DIFF_L)의 값이 음의 값을 가지는 경우 상기 고전위 전압(ELVDD)을 양의 방향으로 조정하고, 상기 라인별 평균 화소 차(APL_DIFF_L)의 값이 양의 값을 가지는 경우 상기 고전위 전압(ELVDD)을 음의 방향으로 조정하는 것을 특징으로 한다. The compensation signal PMIC_CONT adjusts the high potential voltage ELVDD in a positive direction when the average pixel difference APL_DIFF_L for each line has a negative value, and adjusts the average pixel difference APL_DIFF_L for each line. When the value has a positive value, the high potential voltage ELVDD is adjusted in a negative direction.
상기 보상 신호(PMIC_CONT)는 상기 라인별 평균 화소 차(APL_DIFF_L)의 절대 값에 비례하여 상기 고전위 전압(ELVDD)의 조정 값의 크기를 결정하는 것을 특징으로 한다. The compensation signal PMIC_CONT determines the magnitude of the adjustment value of the high potential voltage ELVDD in proportion to the absolute value of the average pixel difference APL_DIFF_L for each line.
상기 평균 화소 값을 산출하는 단계는 각 프레임 단위로 영상 데이터의 평균 화소 값을 산출하는 것을 특징으로 한다. The calculating of the average pixel value may include calculating an average pixel value of the image data in units of each frame.
상기 평균 화소 차를 산출하는 단계는 현재 프레임 영상 데이터의 평균 화소 값에서 이전 프레임 영상 데이터의 평균 화소 값을 뺀 값인 프레임별 평균 화소 차(APL_DIFF_F)를 산출하는 것을 특징으로 한다. The calculating of the average pixel difference may include calculating an average pixel difference APL_DIFF_F for each frame, which is a value obtained by subtracting an average pixel value of image data of a previous frame from an average pixel value of image data of a current frame.
본 발명은 고전위 전압(ELVDD)의 변동을 보상하여 고전위 전압(ELVDD)을 표시 패널에 공급하여 화질 불량 문제를 개선할 수 있다.According to the present invention, the high-potential voltage ELVDD is supplied to the display panel by compensating for the fluctuation of the high-potential voltage ELVDD, thereby improving the image quality problem.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 나타낸 블록도이다.
도 2는 도 1에 도시된 화소의 일 실시예를 나타낸 회로도이다.
도 3 및 4는 일 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.
도 5는 일 실시예에 따른 감마기준전압(gamma1~gamma9)을 생성하는 감마기준전압 생성회로에 관한 도면이다.
도 6은 일 실시예에 따른 고전위 전압(ELVDD)와 무관한 전압을 기준전압으로 사용하여 감마기준전압(gamma1~gamma9)을 생성한 것을 도시한 그래프이다.
도 7은 일 실시예에 따른 고전위 전압(ELVDD)과 연동된 전압을 기준전압으로 사용하여 감마기준전압(gamma1~gamma9)을 생성한 것을 도시한 그래프이다.
도 8 및 도 9는 영상 데이터의 변동(Transition)이 큰 패턴 영상에서 고전위 전압(ELVDD) 변동 파형과, 소스 출력 데이터인 V_Data(Source2160)의 파형을 도시하고 있다.
도 10은 본 발명의 일 실시예에 따른 구동회로의 블록도이다.
도 11은 본 발명의 일 실시예에 따른 고전위 전압(ELVDD) 보상 방법을 도시한 순서도이다.
도 12는 본 발명의 일 실시예에 따른 프레임 단위로 고전위 전압(ELVDD)이 보상되어 출력되는 파형을 도시한 것이다.
도 13은 본 발명의 일 실시예에 따른 수평 라인 단위로 고전위 전압(ELVDD)이 보상되어 출력되는 파형을 도시한 것이다.1 is a block diagram illustrating a configuration of a display device according to an exemplary embodiment of the present invention.
FIG. 2 is a circuit diagram illustrating an exemplary embodiment of the pixel illustrated in FIG. 1 .
3 and 4 are exemplary views illustrating a pixel arrangement of an organic light emitting diode display according to an exemplary embodiment.
5 is a diagram of a gamma reference voltage generation circuit for generating gamma reference voltages gamma1 to gamma9 according to an exemplary embodiment.
6 is a graph illustrating generation of gamma reference voltages gamma1 to gamma9 using a voltage irrelevant to the high potential voltage ELVDD as a reference voltage according to an exemplary embodiment.
FIG. 7 is a graph illustrating generation of gamma reference voltages gamma1 to gamma9 using a voltage linked to a high potential voltage ELVDD as a reference voltage according to an exemplary embodiment.
8 and 9 show a high potential voltage (ELVDD) variation waveform and a waveform of V_Data (Source2160) that is source output data in a pattern image having a large transition of image data.
10 is a block diagram of a driving circuit according to an embodiment of the present invention.
11 is a flowchart illustrating a high potential voltage (ELVDD) compensation method according to an embodiment of the present invention.
12 is a diagram illustrating a waveform output by compensating the high potential voltage ELVDD in units of frames according to an embodiment of the present invention.
13 is a diagram illustrating a waveform output by compensating the high potential voltage ELVDD in units of horizontal lines according to an embodiment of the present invention.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다. 본 명세서에서, 어떤 구성 요소(또는 영역, 층, 부분 등)가 다른 구성 요소 "상에 있다.", "연결된다.", 또는 "결합된다."고 언급되는 경우에 그것은 다른 구성 요소 상에 직접 연결/결합될 수 있거나 또는 그들 사이에 제3의 구성 요소가 배치될 수도 있다는 것을 의미한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings. In this specification, when an element (or region, layer, portion, etc.) is referred to as "on," "connected to," or "coupled to," another element, it is on the other element. It means that they can be directly connected/coupled or that a third component can be placed between them.
동일한 도면 부호는 동일한 구성 요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.Like reference numerals refer to like components. In addition, in the drawings, thicknesses, ratios, and dimensions of components are exaggerated for effective description of technical content. “and/or” includes any combination of one or more that the associated configurations may define.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.Terms such as first, second, etc. may be used to describe various elements, but the elements are not limited by the terms. The above terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, a first component may be referred to as a second component, and similarly, a second component may also be referred to as a first component. The singular expression includes the plural expression unless the context clearly dictates otherwise.
"아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.Terms such as "below", "below", "above", "upper" and the like are used to describe the relationship of the components shown in the drawings. The above terms are relative concepts, and are described based on directions indicated in the drawings.
"포함하다." 또는 "가지다." 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다."Comprise." Or "have." The term such as is intended to designate that there is a feature, number, step, action, component, part, or combination thereof described in the specification, but one or more other features or number, step, action, component, part or It should be understood that it does not preclude the possibility of the existence or addition of combinations thereof.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 구성을 나타낸 블록도이다.1 is a block diagram illustrating a configuration of a display device according to an exemplary embodiment of the present invention.
도 1을 참조하면, 표시 장치(1)는 타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40) 및 표시 패널(50을 포함한다.Referring to FIG. 1 , a
타이밍 제어부(10)는 외부로부터 영상 신호(RGB) 및 제어 신호(CS)를 수신할 수 있다. 영상 신호(RGB)는 복수의 계조 데이터를 포함할 수 있다. 제어 신호(CS)는 예를 들어, 수평 동기 신호, 수직 동기 신호 및 메인 클럭 신호를 포함할 수 있다. The
타이밍 제어부(10)는 영상 신호(RGB) 및 제어 신호(CS)를 표시 패널(50)의 동작 조건에 적합하도록 처리하여, 영상 데이터(DATA), 게이트 구동 제어 신호(CONT1), 데이터 구동 제어 신호(CONT2), 전원 공급 제어 신호(CONT3)를 생성 및 출력할 수 있다. The
게이트 구동부(20)는 복수의 게이트 라인들(GL1~GLn)을 통해 표시 패널(50)의 화소(PX)들과 연결될 수 있다. 게이트 구동부(20)는 타이밍 제어부(10)로부터 출력되는 게이트 구동 제어 신호(CONT1)에 기초하여, 게이트 신호들을 생성할 수 있다. 게이트 구동부(20)는 생성된 게이트 신호들을 복수의 게이트 라인들(GL1~GLn)을 통해 화소(PX)들에 제공할 수 있다. The
데이터 구동부(30)는 복수의 데이터 라인들(DL1~DLm)을 통해 표시 패널(50)의 화소(PX)들과 연결될 수 있다. 데이터 구동부(30)는 타이밍 제어부(10)로부터 출력되는 영상 데이터(DATA) 및 데이터 구동 제어 신호(CONT2)에 기초하여, 데이터 신호들을 생성할 수 있다. 데이터 구동부(30)는 생성된 데이터 신호들을 복수의 데이터 라인들(DL1~DLm)을 통해 화소(PX)들에 제공할 수 있다.The
전원 공급부(40)는 복수의 전원 라인(PL1, PL2)들을 통해 표시 패널(50)의 화소(PX)들과 연결될 수 있다. 전원 공급부(40)는 전원 공급 제어 신호(CONT3)에 기초하여 표시 패널(50)에 제공될 구동 전압을 생성할 수 있다. 구동 전압은 예를 들어 고전위 구동 전압(ELVDD) 및 저전위 구동 전압(ELVSS)을 포함할 수 있다. 전원 공급부(40)는 생성된 구동 전압들(ELVDD, ELVSS)을 대응되는 전원 라인(PL1, PL2)을 통해 화소(PX)들에 제공할 수 있다. The
표시 패널(50)에는 복수의 화소(PX)(또는, 서브 화소로 명명됨)들이 배치된다. 화소(PX)들은 예를 들어, 표시 패널(50) 상에 매트릭스 형태로 배열될 수 있다. A plurality of pixels PX (or referred to as sub-pixels) are disposed on the
각각의 화소(PX)는 대응되는 게이트 라인 및 데이터 라인에 전기적으로 연결될 수 있다. 이러한 화소(PX)들은 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)을 통해 공급되는 게이트 신호 및 데이터 신호에 대응하는 휘도로 발광할 수 있다. Each pixel PX may be electrically connected to a corresponding gate line and data line. The pixels PX may emit light with luminance corresponding to the gate signal and the data signal supplied through the gate lines GL1 to GLn and the data lines DL1 to DLm.
각각의 화소(PX)는 제1 내지 제3 색 중 어느 하나의 색을 표시할 수 있다. 일 실시예에서, 각각의 화소(PX)는 레드, 그린 및 블루 중 어느 하나의 색을 표시할 수 있다. 다른 실시예에서, 각각의 화소(PX)는 시안, 마젠타 및 옐로우 중 어느 하나의 색을 표시할 수 있다. 다양한 실시예에서, 화소(PX)들은 4개 이상의 색들 중 어느 하나를 표시하도록 구성될 수 있다. 예를 들어, 각각의 화소(PX)는 레드, 그린, 블루 및 화이트 중 어느 하나의 색을 표시할 수도 있다.Each pixel PX may display any one of the first to third colors. In an embodiment, each pixel PX may display any one of red, green, and blue. In another exemplary embodiment, each pixel PX may display any one of cyan, magenta, and yellow. In various embodiments, the pixels PX may be configured to display any one of four or more colors. For example, each pixel PX may display any one of red, green, blue, and white.
타이밍 제어부(10), 게이트 구동부(20), 데이터 구동부(30), 전원 공급부(40)는 각각 별개의 집적회로(Integrated Circuit; IC)로 구성되거나 적어도 일부가 통합된 집적회로로 구성될 수 있다. 예를 들어, 데이터 구동부(30) 및 전원 공급부(40) 중 적어도 하나가 타이밍 제어부(10)와 통합된 집적회로(D-IC)로 구성될 수 있다. The
또한, 도 1에서는 게이트 구동부(20)와 데이터 구동부(30)는 표시 패널(50)과 별개의 구성 요소로써 도시되지만, 게이트 구동부(20) 및 데이터 구동부(30) 중 적어도 하나는 표시 패널(50)과 일체로 형성되는 인 패널(In Panel) 방식으로 구성될 수 있다. 예를 들어, 게이트 구동부(20)는 게이트 인 패널(Gate In Panel; GIP) 방식에 따라 표시 패널(50)과 일체로 형성될 수 있다.Also, in FIG. 1 , the
도 2는 도 1에 도시된 화소의 일 실시예를 나타낸 회로도이다. 도 2는 i번째 게이트 라인(GLi)과 j번째 데이터 라인(DLj)에 연결되는 화소(PXij)를 예로써 도시한다. FIG. 2 is a circuit diagram illustrating an exemplary embodiment of the pixel illustrated in FIG. 1 . FIG. 2 illustrates the pixel PXij connected to the i-th gate line GLi and the j-th data line DLj as an example.
도 2를 참조하면, 화소(PX)는 스위칭 트랜지스터(ST), 구동 트랜지스터(DT), 스토리지 커패시터(Cst) 및 발광 소자(LD)를 포함한다.Referring to FIG. 2 , the pixel PX includes a switching transistor ST, a driving transistor DT, a storage capacitor Cst, and a light emitting device LD.
스위칭 트랜지스터(ST)의 제1 전극(예를 들어, 소스 전극)은 j번째 데이터 라인(DLj)과 전기적으로 연결되고, 제2 전극(예를 들어, 드레인 전극)은 제1 노드(N1)와 전기적으로 연결된다. 스위칭 트랜지스터(ST)의 게이트 전극은 i번째 게이트 라인(GLi)과 전기적으로 연결된다. 스위칭 트랜지스터(ST)는 i번째 게이트 라인(GLi)으로 게이트 온 레벨의 게이트 신호가 인가될 때 턴 온되어, j번째 데이터 라인(DLj)으로 인가되는 데이터 신호(V_data)를 제1 노드(N1)로 전달한다.The first electrode (eg, the source electrode) of the switching transistor ST is electrically connected to the j-th data line DLj, and the second electrode (eg, the drain electrode) is connected to the first node N1 and electrically connected. The gate electrode of the switching transistor ST is electrically connected to the i-th gate line GLi. The switching transistor ST is turned on when the gate signal of the gate-on level is applied to the i-th gate line GLi, and transmits the data signal V_data applied to the j-th data line DLj to the first node N1 . forward to
스토리지 커패시터(Cst)의 제1 전극은 제1 노드(N1)와 전기적으로 연결되고, 제2 전극은 고전위 전압(ELVDD)을 제공받도록 구성될 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)에 인가되는 전압과 고전위 전압(ELVDD) 사이의 차이에 대응하는 전압을 충전할 수 있다. The first electrode of the storage capacitor Cst may be electrically connected to the first node N1 , and the second electrode may be configured to receive the high potential voltage ELVDD. The storage capacitor Cst may be charged with a voltage corresponding to a difference between the voltage applied to the first node N1 and the high potential voltage ELVDD.
구동 트랜지스터(DT)의 제1 전극(예를 들어, 소스 전극)은 고전위 전압(ELVDD)을 제공받도록 구성되고, 제2 전극(예를 들어, 드레인 전극)은 발광 소자(LD)의 제1 전극(예를 들어, 애노드 전극)에 전기적으로 연결된다. 구동 트랜지스터(DT)의 게이트 전극은 제1 노드(N1)에 전기적으로 연결된다. 구동 트랜지스터(DT)는 제1 노드(N1)를 통해 게이트 온 레벨의 전압이 인가될 때 턴 온되고, 게이트 전극에 제공되는 전압에 대응하여 발광 소자(LD)를 흐르는 구동 전류(I_DS)의 양을 제어할 수 있다.The first electrode (eg, the source electrode) of the driving transistor DT is configured to receive the high potential voltage ELVDD, and the second electrode (eg, the drain electrode) of the light emitting device LD is configured to receive the first electrode (eg, the drain electrode). electrically connected to an electrode (eg, an anode electrode). The gate electrode of the driving transistor DT is electrically connected to the first node N1 . The driving transistor DT is turned on when a gate-on level voltage is applied through the first node N1 , and the amount of the driving current I_DS flowing through the light emitting device LD in response to the voltage applied to the gate electrode can be controlled.
발광 소자(LD)를 흐르는 구동 전류(I_DS)의 양은 아래 [수학식 1]과 같다. The amount of the driving current I_DS flowing through the light emitting device LD is as shown in [Equation 1] below.
즉, 발광 소자(LD)를 흐르는 구동 전류(I_DS)의 양은 구동 트랜지스터(DT)의 제1 전극(예를 들어, 소스 전극)의 전압 고전위 전압(ELVDD)과 게이트 전극에 제공되는 전압(V_data)의 차이 값인 V_GS의 크기에 따라 제어된다. That is, the amount of the driving current I_DS flowing through the light emitting device LD is the voltage high potential voltage ELVDD of the first electrode (eg, the source electrode) of the driving transistor DT and the voltage V_data provided to the gate electrode. ) is controlled according to the magnitude of V_GS, which is the difference value.
발광 소자(LD)는 구동 전류에 대응하는 광을 출력한다. 발광 소자(LD)는 레드, 그린 및 블루 중 어느 하나의 색에 대응하는 광을 출력할 수 있다. 발광 소자(LD)는 유기 발광 다이오드(Organic Light Emitting Diode; OLED), 또는 마이크로 내지 나노 스케일 범위의 크기를 가지는 초소형 무기 발광 다이오드일 수 있으나, 본 발명이 이에 한정되지 않는다. 이하에서는, 발광 소자(LD)가 유기 발광 다이오드로 구성되는 실시예를 참조하여 본 발명의 기술적 사상을 설명한다.The light emitting element LD outputs light corresponding to the driving current. The light emitting device LD may output light corresponding to any one of red, green, and blue. The light emitting device LD may be an organic light emitting diode (OLED) or an ultra-small inorganic light emitting diode having a size ranging from micro to nano scale, but the present invention is not limited thereto. Hereinafter, the technical idea of the present invention will be described with reference to an embodiment in which the light emitting device LD is configured of an organic light emitting diode.
본 발명에서 화소(PX)들의 구조가 도 2에 도시된 것으로 한정되지 않는다. 실시예에 따라, 화소(PX)들은 구동 트랜지스터(DT)의 문턱 전압을 보상하거나, 구동 트랜지스터(DT)의 게이트 전극의 전압 및/또는 발광 소자(LD)의 애노드 전극의 전압을 초기화하기 위한 적어도 하나의 소자를 더 포함할 수 있다. In the present invention, the structure of the pixels PX is not limited to that illustrated in FIG. 2 . According to an embodiment, the pixels PX are configured to compensate for the threshold voltage of the driving transistor DT or initialize the voltage of the gate electrode of the driving transistor DT and/or the voltage of the anode electrode of the light emitting device LD. It may further include one element.
도 2에서는 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT)가 NMOS 트랜지스터인 예가 도시되지만, 본 발명은 이로써 한정되지 않는다. 예를 들어, 각각의 화소(PX)를 구성하는 트랜지스터들 중 적어도 일부 또는 전부는 PMOS 트랜지스터로 구성될 수 있다. 다양한 실시예에서, 스위칭 트랜지스터(ST) 및 구동 트랜지스터(DT) 각각은 저온 폴리 실리콘(Low Temperature Poly Silicon; LTPS) 박막 트랜지스터, 산화물 박막 트랜지스터 또는 저온 폴리 옥사이드(Low Temperature Polycrystalline Oxide; LTPO) 박막 트랜지스터로 구현될 수 있다.2 shows an example in which the switching transistor ST and the driving transistor DT are NMOS transistors, but the present invention is not limited thereto. For example, at least some or all of the transistors constituting each pixel PX may be configured as PMOS transistors. In various embodiments, each of the switching transistor ST and the driving transistor DT is a low temperature poly silicon (LTPS) thin film transistor, an oxide thin film transistor, or a low temperature polycrystalline oxide (LTPO) thin film transistor. can be implemented.
도 3 및 4는 일 실시예에 따른 유기발광 표시장치의 픽셀 배열을 나타내는 예시적인 도면이다.3 and 4 are exemplary diagrams illustrating a pixel arrangement of an organic light emitting diode display according to an exemplary embodiment.
도 3 및 4는 설명의 편의를 위해서 서브 화소(sP)를 4 X 4 매트릭스로 배열하였다. 그리고, 도 3 및 도 4에서 표시 장치에 입력되는 영상데이터는 입력 영상데이터의 변동이 큰 경우를 상정하고 있다. 3 and 4, for convenience of description, the sub-pixels sP are arranged in a 4
하나의 서브 화소(sP)는 게이트 라인(GL1~GLn), 데이터 라인(DL1~DLm), 전원 라인(PL11~PL1x, PL21~PL2x)와 연결된다. One sub-pixel sP is connected to the gate lines GL1 to GLn, the data lines DL1 to DLm, and the power lines PL11 to PL1x and PL21 to PL2x.
최근 해상도가 높고 픽셀 집적도가 큰 표시장치가 개발됨에 따라, 픽셀 배치 공간의 제약이 더 커지고 있다. 이러한 제약을 해결하는 방안 중 하나는, 특정 요소, 예컨대 전원 라인(PL11~PL1x, PL21~PL2x)을 다수의 픽셀이 공유하는 것이다. 이는 각 픽셀에 공통된 신호를 공급하는 신호 라인의 수를 줄임으로써 신호 배선이 차지하는 공간을 절약하는 방안이다. 일 예로, 도 3 및 도 4와 같이 고전위 전원 라인(PL11~PL1x) 및 저전위 전원 라인(PL21~PL2x)을 인접한 두 픽셀(열)이 공유하는 소위 대칭(flip) 구조가 사용되고 있다.Recently, as a display device having a high resolution and a high pixel density has been developed, the constraint of a pixel arrangement space is increasing. One way to solve this limitation is to share a specific element, for example, the power lines PL11 to PL1x and PL21 to PL2x by a plurality of pixels. This is a method of saving the space occupied by the signal wiring by reducing the number of signal lines supplying a common signal to each pixel. For example, as shown in FIGS. 3 and 4 , a so-called flip structure in which two adjacent pixels (columns) share high potential power lines PL11 to PL1x and low potential power lines PL21 to PL2x is used.
고전위 전원 라인(PL11~PL1x) 및 저전위 전원 라인(PL21~PL2x)은 서로 나란한 방향으로 배열될 수 있으나, 실시예에 따라 고전위 전원 라인(PL11~PL1x)은 제1 방향(예를 들면 수평방향)으로 배열되고, 저전위 전원 라인(PL21~PL2x)은 제2 방향(예를 들면 수직방향)으로 배열되어 서로 교차되어 배치될 수 있다. The high potential power lines PL11 to PL1x and the low potential power lines PL21 to PL2x may be arranged in a direction parallel to each other, but according to an embodiment, the high potential power lines PL11 to PL1x may be arranged in a first direction (for example, horizontal direction), and the low potential power lines PL21 to PL2x may be arranged in a second direction (eg, a vertical direction) to cross each other.
도 3은 고전위 전원 라인(PL11~PL1x) 및 저전위 전원 라인(PL21~PL2x)이 수직 방향으로 서로 나란한 방향으로 배열되어 있고, 도 4는 고전위 전원 라인(PL11~PL1x)은 제1 방향(예를 들면 수평방향)으로 배열되고, 저전위 전원 라인(PL21~PL2x)은 제2 방향(예를 들면 수직방향)으로 배열되어 있다. FIG. 3 shows that the high potential power lines PL11 to PL1x and the low potential power lines PL21 to PL2x are arranged in a vertical direction parallel to each other, and FIG. 4 shows the high potential power lines PL11 to PL1x in the first direction. (eg, horizontal direction), and the low potential power lines PL21 to PL2x are arranged in the second direction (eg, vertical direction).
도 4의 실시예와 같이 고전위 전원 라인(PL11~PL1x) 및 저전위 전원 라인(PL21~PL2x) 서로 교차하는 방향으로 배열되는 경우, 고전위 전압 신호(ELVDD)와 저전위 전압 신호(ELVSS)간의 신호 간섭을 줄일 수 있는 장점이 있다. 4 , when the high potential power lines PL11 to PL1x and the low potential power lines PL21 to PL2x are arranged in a direction crossing each other, the high potential voltage signal ELVDD and the low potential voltage signal ELVSS There is an advantage in that the signal interference between the two can be reduced.
도 3에서 제1, 2열 서브 화소(sP11~ sP41, sP12~sP42)는 계조 전압의 그레이 레벨(gl)이 10이고, 제3, 4열 서브 화소(sP13~ sP43, sP14~sP44)는 계조 전압의 그레이 레벨(gl)이 255이다. 제1, 2열 서브 화소(sP11~ sP41, sP12~sP42)는 고전위 전원 라인 PL11을 통하여 고전위 전압(ELVDD)를 공급받고 있다. 그리고, 제3, 4열 서브 화소(sP13~ sP43, sP14~sP44)는 고전위 전원 라인 PL12를 통하여 고전위 전압(ELVDD)를 공급받고 있다. In FIG. 3 , the gray level gl of the gray level voltage of the sub-pixels sP11 to sP41 and sP12 to sP42 in the first and second columns is 10, and the gray level gl of the sub-pixels sP13 to sP43 and sP14 to sP44 in the third and fourth columns is gray. The gray level (gl) of the voltage is 255. The first and second column sub-pixels sP11 to sP41 and sP12 to sP42 are supplied with the high potential voltage ELVDD through the high potential power line PL11. The third and fourth column sub-pixels sP13 to sP43 and sP14 to sP44 are supplied with the high potential voltage ELVDD through the high potential power line PL12.
제1, 2열 서브 화소(sP11~ sP41, sP12~sP42)는 계조 전압의 그레이 레벨(gl)이 10이다. 그리고 제3, 4열 서브 화소(sP13~ sP43, sP14~sP44)는 계조 전압의 그레이 레벨(gl)이 최대 그레이 레벨(gl)인 255이다. 따라서 제1, 2열 서브 화소(sP11~ sP41, sP12~sP42)보다, 제3, 4열 서브 화소(sP13~ sP43, sP14~sP44)의 발광 소자(LD)에 흐르는 구동 전류(I_DS)의 양이 더 크다. In the first and second column sub-pixels sP11 to sP41 and sP12 to sP42, the gray level gl of the grayscale voltage is 10. In addition, in the third and fourth column sub-pixels sP13 to sP43 and sP14 to sP44, the gray level gl of the grayscale voltage is 255, which is the maximum gray level gl. Accordingly, the amount of the driving current I_DS flowing through the light emitting element LD of the third and fourth sub-pixels sP13 to sP43 and sP14 to sP44 than the first and second sub-pixels sP11 to sP41 and sP12 to sP42 this is bigger
제1, 2열 서브 화소(sP11~ sP41, sP12~sP42)는 고전위 전원 라인 PL11을 통하여 고전위 전압(ELVDD)를 공급받고 있다. 그리고, 제3, 4열 서브 화소(sP13~ sP43, sP14~sP44)는 고전위 전원 라인 PL12를 통하여 고전위 전압(ELVDD)를 공급받고 있으므로, PL11을 흐르는 전류 IR_11의 값은 PL12를 흐르는 전류 IR_12보다 작다. The first and second column sub-pixels sP11 to sP41 and sP12 to sP42 are supplied with the high potential voltage ELVDD through the high potential power line PL11. Also, since the third and fourth column sub-pixels sP13 to sP43 and sP14 to sP44 are supplied with the high potential voltage ELVDD through the high potential power line PL12, the value of the current IR_11 flowing through PL11 is the current IR_12 flowing through PL12. smaller than
한편, 전원 라인은 저항 성분이 존재하므로 고전위 전원 라인을 통하여 각 서브 화소(sP)로 공급되는 고전위 전압(ELVDD)은 전원 라인의 저항 성분으로 인하여 전압 강하(IR-Drop)가 발생한다. 전원 라인의 저항 성분으로 인한 전압 강하, IR-Drop은 전류량에 비례하므로, PL11 보다 Pl12에서의 고전위 전압(ELVDD)의 전압 강하(IR-Drop) 정도가 더 크다. Meanwhile, since a resistance component exists in the power line, a voltage drop IR-Drop occurs in the high potential voltage ELVDD supplied to each sub-pixel sP through the high potential power line due to the resistance component of the power line. Since the voltage drop, IR-Drop due to the resistance component of the power line, is proportional to the amount of current, the degree of the voltage drop (IR-Drop) of the high potential voltage (ELVDD) at PL12 is greater than that at PL11.
도 4에서 제1, 2행 서브 화소(sP11~ sP14, sP21~sP24)는 계조 전압의 그레이 레벨(gl)이 10이고, 제3, 4행 서브 화소(sP31~ sP34, sP41~sP44)는 계조 전압의 그레이 레벨(gl)이 255이다. 제1, 2행 서브 화소(sP11~ sP14, sP21~sP24)는 고전위 전원 라인 PL11을 통하여 고전위 전압(ELVDD)를 공급받고 있다. 그리고, 제3, 4행 서브 화소(sP31~ sP34, sP41~sP44)는 고전위 전원 라인 PL12를 통하여 고전위 전압(ELVDD)를 공급받고 있다.In FIG. 4 , the gray level gl of the gray level voltage of the sub-pixels sP11 to sP14 and sP21 to sP24 in the first and second rows is 10, and the gray level gl in the third and fourth rows sub-pixels sP31 to sP34 and sP41 to sP44 is the gray level. The gray level (gl) of the voltage is 255. The first and second row sub-pixels sP11 to sP14 and sP21 to sP24 are supplied with the high potential voltage ELVDD through the high potential power line PL11. In addition, the third and fourth row sub-pixels sP31 to sP34 and sP41 to sP44 are supplied with the high potential voltage ELVDD through the high potential power line PL12.
앞서 설명한 원리에 의해서, 도 4의 경우도 PL11을 흐르는 전류 IR_11의 값은 PL12를 흐르는 전류 IR_12보다 작다. 따라서, PL11 보다 Pl12에서의 고전위 전압(ELVDD)의 전압 강하(IR-Drop) 정도가 더 크다.According to the principle described above, also in the case of FIG. 4, the value of the current IR_11 flowing through PL11 is smaller than the current IR_12 flowing through PL12. Accordingly, the degree of voltage drop IR-Drop of the high potential voltage ELVDD at P12 is greater than at PL11.
고전위 전원 라인의 저항 성분으로 인하여 각 서브 화소(sP)에 공급되는 고전위 전압(ELVDD)는 일정하지 않으며, 또한 표시 장치에 입력되는 영상 패턴 및 고전위 전원 라인과 서브 화소(sP)의 배열 형태에 따라 고전위 전압(ELVDD)의 전압 강하는 다양하게 일어날 수 있다.Due to the resistance component of the high-potential power line, the high-potential voltage ELVDD supplied to each sub-pixel sP is not constant, and the image pattern input to the display device and the arrangement of the high-potential power line and the sub-pixel sP are not constant. The voltage drop of the high potential voltage ELVDD may occur in various ways depending on the shape.
이와 같이 입력 영상데이터의 변동이 큰 경우 전원 공급 장치(40)에서 표시패널(50)로 공급되는 고전위 전압(ELVDD)은 일정한 전압이 아니라, 변동된다. 고전위 전압(ELVDD)의 변동은 구동 트랜지스터(DT)의 구동 전류(I_DS)의 화소(PX)별 편차를 발생시키고, 이는 화소(PX)의 휘도 차이를 발생시킨다. 이러한 화소(PX)별 휘도 차이는 표시 장치의 화질 불량을 발생시킨다.As such, when the input image data has a large fluctuation, the high potential voltage ELVDD supplied from the
이러한 화질 불량 문제를 해결하기 위한 방법으로 구동 회로(구체적으로 데이터 구동부)에서 고전위 전압(ELVDD)의 변동만큼 보상된 감마전압(V-Gamma)을 생성하는 기술이 있다.As a method for solving the image quality problem, there is a technique for generating a gamma voltage V-Gamma compensated for as much as a change in the high potential voltage ELVDD in a driving circuit (specifically, a data driver).
도 5는 일 실시예에 따른 감마기준전압(gamma1~gamma9)을 생성하는 감마기준전압 생성회로에 관한 도면이다. 5 is a diagram of a gamma reference voltage generating circuit for generating gamma reference voltages gamma1 to gamma9 according to an exemplary embodiment.
도 6은 일 실시예에 따른 고전위 전압(ELVDD)와 무관한 전압을 기준전압으로 사용하여 감마기준전압(gamma1~gamma9)을 생성한 것을 도시한 그래프이다. 6 is a graph illustrating generation of gamma reference voltages gamma1 to gamma9 using a voltage irrelevant to the high potential voltage ELVDD as a reference voltage according to an exemplary embodiment.
도 7은 일 실시예에 따른 고전위 전압(ELVDD)과 연동된 전압을 기준전압으로 사용하여 감마기준전압(gamma1~gamma9)을 생성한 것을 도시한 그래프이다.7 is a graph illustrating generation of gamma reference voltages gamma1 to gamma9 using a voltage linked to a high potential voltage ELVDD as a reference voltage according to an exemplary embodiment.
감마기준전압 생성회로는 저항 스트링(530) 및 먹스(510, 520)를 포함할 수 있다. The gamma reference voltage generation circuit may include a
감마기준전압 생성회로는 고전위 기준전압(GAM_TOP)과 저전위 기준전압(GMA_BOTTOM)을 저항 스트링(530)으로 분압하여 복수의 감마기준전압(gamma1 ~ gamma9)을 생성한다. 일 실시예에 따른 감마기준전압 생성회로는 복수의 감마기준전압(gamma1 ~ gamma9)을 고전위 전압(ELVDD)와 관계없이 생성할 수 있다. 또한, 일 실시예에 따른 감마기준전압 생성회로는 복수의 감마기준전압(gamma1 ~ gamma9)을 고전위 전압(ELVDD)와 연동하여 생성할 수 있다. The gamma reference voltage generating circuit divides the high potential reference voltage GAM_TOP and the low potential reference voltage GMA_BOTTOM with the
고전위 기준전압(GAM_TOP)과 저전위 기준전압(GMA_BOTTOM)을 생성하기 위하여 먹스(MUX)가 사용될 수 있다. 먹스(MUX)는 2:1 먹스로 구성될 수 있다.A MUX may be used to generate the high potential reference voltage GAM_TOP and the low potential reference voltage GMA_BOTTOM. The MUX may be configured as a 2:1 MUX.
제1 먹스(510)는 고전위 기준전압(GAM_TOP)을 선택하기 위하여 밴드 갭 레퍼런스 전압(BGR_VREF, Band Gap Reference) 및 고전위 전압 상한(ELVDD_VREF_T) 중에서 어느 하나를 선택할 수 있다. In order to select the high potential reference voltage GAM_TOP, the
제2 먹스(520)는 저전위 기준전압(GAM_BOTTOM)을 선택하기 위하여 그라운드 전압(GND) 및 고전위 전압 하한(ELVDD_VREF_B) 중에서 어느 하나를 선택할 수 있다. The
고전위 전압 상한(ELVDD_VREF_T)은 고전위 전압(ELVDD)에서 일정 상수값을 더한 전압일 수 있다. 고전위 전압 하한(ELVDD_VREF_B)은 고전위 전압(ELVDD)에서 일정 상수값을 뺀 전압일 수 있다. The high potential voltage upper limit ELVDD_VREF_T may be a voltage obtained by adding a constant value to the high potential voltage ELVDD. The high potential voltage lower limit ELVDD_VREF_B may be a voltage obtained by subtracting a predetermined constant value from the high potential voltage ELVDD.
제1 먹스(510)가 고전위 기준전압(GAM_TOP)으로 밴드 갭 레퍼런스 전압(BGR_VREF, Band Gap Reference)을 선택하고, 제2 먹스(520)가 저전위 기준전압(GMA_BOTTOM)으로 그라운드 전압(GND)를 선택하는 경우, 복수의 감마기준전압(gamma1 ~ gamma9)은 고전위 전압(ELVDD)와 무관하게 형성된다. 즉, 도 6에 도시된 바와 같이 고전위 전압(ELVDD)이 변동되더라도 고전위 기준전압(GAM_TOP) 및 저전위 기준전압(GAM_BOTTOM)은 변화되지 않고, 복수의 감마기준전압(gamma1 ~ gamma9) 또한 고전위 전압(ELVDD)와 무관하게 형성된다. 이 경우 앞서 설명한 바와 같이, 고전위 전압(ELVDD)의 변동으로 인한 화소(PX)의 휘도 차이가 발생되고 이러한 화소(PX)별 휘도 차이는 표시 장치의 화질 불량으로 이어진다.The
한편, 제1 먹스(510)가 고전위 기준전압(GAM_TOP)으로 고전위 전압 상한(ELVDD_VREF_T)을 선택하고, 제2 먹스(520)가 저전위 기준전압(GMA_BOTTOM)으로 고전위 전압 하한(ELVDD_VREF_B)을 선택하는 경우, 복수의 감마기준전압(gamma1 ~ gamma9)은 고전위 전압(ELVDD)에 연동되어 형성된다. 즉, 고전위 전압(ELVDD)의 변동만큼 보상된 감마전압(V-Gamma)이 생성된다. 도 7에 도시된 바와 같이 고전위 전압(ELVDD)이 변동함에 따라 고전위 기준전압(GAM_TOP) 및 저전위 기준전압(GAM_BOTTOM)은 연동되어 변동하고, 복수의 감마기준전압(gamma1 ~ gamma9) 또한 고전위 전압(ELVDD)의 변동에 연동되어 형성된다. 고전위 전압(ELVDD)의 변동만큼 보상된 감마전압(V-Gamma)이 생성되고, 보상된 감마전압(V-Gamma)으로 데이터 신호가 생성된다. 이렇게 고전위 전압(ELVDD)에 연동하여 데이터 신호를 생성하는 경우, 화소를 형성하는 구동 트랜지스터(DT)의 제1 전극(소스 전극, 도2 참고)에 연결된 ELVDD의 변동이 있지만, 구동 트랜지스터(DT)의 게이트 전극으로 인가되는 V_data가 ELVDD의 변동을 보상한 값이 인가되므로, ELVDD의 변동에도 불구하고 화소(PX)별 휘도 차이를 제거할 수 있게 된다.Meanwhile, the
그러나, 본 명세서의 발명자는, 위에서 제시한 고전위 전압(ELVDD)에 연동하여 데이터 신호를 생성하여 화소(PX)별 휘도 차이를 제거하는 방법이 화질 불량을 제거하는 완벽한 방법이 될 수 없다는 점을 발견하였다. However, the inventors of the present specification are aware that the method of removing the luminance difference for each pixel PX by generating a data signal in association with the high potential voltage ELVDD presented above cannot be a perfect method of removing the image quality defect. found
고전위 전압(ELVDD)의 변동 폭이 상대적으로 큰 경우, 전자 회로 소자의 RC 딜레이로 인하여, 감마 전압 및 소스 출력 데이터인 V_Data 값이 고전위 전압(ELVDD)의 변동 속도를 따라가지 못하는 경우가 발생할 수 있다. When the fluctuation range of the high potential voltage ELVDD is relatively large, the gamma voltage and the V_Data value that is the source output data may not keep up with the fluctuation rate of the high potential voltage ELVDD due to the RC delay of the electronic circuit device. can
도 8 및 도 9는 영상 데이터의 변동(Transition)이 큰 패턴 영상에서 기존의 고전위 전압 파형(ELVDD_AS)과, 기존의 고전위 전압(ELVDD_AS)의 변동폭을 줄이기 위한 고전위 전압 보상 파형(ELVDD_COM)과, 고전위 전압 보상 파형(ELVDD_COM)의 적용으로 변동폭이 줄어든 조정된 고전위 전압 파형(ELVDD_N) 을 도시하고 있다. 도 8은 수평 라인 별로 입력 영상의 계조값의 변화가 큰 경우이고, 도 9는 프레임 별로 입력 영상의 계조값의 변동이 큰 경우를 도시하고 있다. 8 and 9 show an existing high potential voltage waveform (ELVDD_AS) and a high potential voltage compensation waveform (ELVDD_COM) for reducing the fluctuation range of the existing high potential voltage (ELVDD_AS) in a pattern image with a large transition of image data. and the adjusted high potential voltage waveform ELVDD_N, whose fluctuation range is reduced by application of the high potential voltage compensation waveform ELVDD_COM. FIG. 8 shows a case in which the grayscale value of the input image varies greatly for each horizontal line, and FIG. 9 shows a case in which the grayscale value of the input image varies greatly for each frame.
먼저 도 8을 살펴본다. First, look at FIG. 8 .
도 8에서 (a)는 1 수평 라인(1H)에서 블랙 영상이 표시되고, 2 수평 라인(2H)에서 화이트 영상이 표시되고, 3수평 라인(3H)에서 블랙 영상이 표시되고, 4 수평 라인(4H)에서 화이트 영상이 표시되고, 5 수평 라인(5H)에서 블랙 영상이 표시되는 것을 도시하고 있다. In FIG. 8 (a), a black image is displayed on 1
(b)는 수평 라인별로 입력 영상데이터의 큰 폭의 변동으로 인하여, 고전위 전압(ELVDD_AS)의 변동이 발생하는 것을 도시하고 있다. 현재 시점에서 2 수평 라인(2H)의 영상이 표시된다고 할 때, 이전 수평 라인인 1H에서 영상 데이터는 블랙 영상을 표시하고 있으므로 이때 고전위 전원 라인으로 흐르는 전류는 상대적으로 작다. 따라서 전원 공급 회로가 고전위 전압 라인을 통하여 공급하는 고전위 전압(ELVDD_AS)은 전압 강하가 작게 일어난다. (b) shows that the high potential voltage ELVDD_AS varies due to the large variation of the input image data for each horizontal line. Assuming that an image of two
한편, 2 수평 라인(2H)의 영상이 표시되는 시점에서는 영상 데이터는 화이트 영상을 표시하고 있으므로, 이때 고전위 전원 라인으로 흐르는 전류는 상대적으로 크고, 따라서 전원 공급 회로가 고전위 전압 라인을 통하여 공급하는 고전위 전압(ELVDD_AS)은 전압 강하가 크게 일어난다. On the other hand, when the image of the two
이와 같이 입력 영상데이터의 변동이 큰 경우 전원 공급 회로에서 고전위 전압 라인을 통하여 각 화소에 공급되는 고전위 전압(ELVDD_AS)는 일정한 값을 가지는 것이 아니라 큰 폭으로 변동하게 된다. 이 경우 앞서 설명한 바와 같이, 고전위 전압(ELVDD_AS)의 변동으로 인한 화소(PX)의 휘도 차이가 발생되고 이러한 화소(PX)별 휘도 차이는 표시 장치의 화질 불량으로 이어진다.As such, when the fluctuation of the input image data is large, the high potential voltage ELVDD_AS supplied to each pixel through the high potential voltage line in the power supply circuit does not have a constant value but fluctuates greatly. In this case, as described above, a difference in luminance of the pixels PX occurs due to a change in the high potential voltage ELVDD_AS, and the difference in luminance for each pixel PX leads to poor image quality of the display device.
(c)는 기존의 고전위 전압(ELVDD_AS)의 변동폭을 줄이기 위한 고전위 전압 보상 파형(ELVDD_COM)을 도시하고 있다. 고전위 전압 보상 파형(ELVDD_COM)는 하나의 수평기간 동안 지속되는 구형파일 수 있다. 고전위 전압 보상 파형(ELVDD_COM)의 진폭은 고전위 전압(ELVDD_AS)의 변동폭에 비례할 수 있다. 고전위 전압(ELVDD_AS)의 변동폭은 라인별 평균 화소차의 절대 값에 비례한다. 따라서 고전위 전압 보상 파형 (ELVDD_COM)의 진폭은 라인별 평균 화소차의 절대 값에 비례하도록 조정하는 것이 바람직하다.(c) shows the high potential voltage compensation waveform ELVDD_COM for reducing the fluctuation range of the conventional high potential voltage ELVDD_AS. The high potential voltage compensation waveform ELVDD_COM may be a square shape that lasts for one horizontal period. The amplitude of the high potential voltage compensation waveform ELVDD_COM may be proportional to the variation width of the high potential voltage ELVDD_AS. The fluctuation range of the high potential voltage ELVDD_AS is proportional to the absolute value of the average pixel difference for each line. Therefore, it is desirable to adjust the amplitude of the high potential voltage compensation waveform (ELVDD_COM) to be proportional to the absolute value of the average pixel difference for each line.
(d)는 기존의 고전위 전압(ELVDD_AS) 파형에, 고전위 전압 보상 파형(ELVDD_COM)을 더한 값에 해당하는 조정된 고전위 전압 파형(ELVDD_N)을 도시하고 있다. (d)에 도시된 바와 같이 조정된 고전위 전압 파형(ELVDD_N)은 기존의 고전위 전압 파형(ELVDD_AS)에 비하여 변동폭이 줄어들었음을 알 수 있다. 또한, 조정된 고전위 전압 파형(ELVDD_N)은 실제 전원 공급 회로가 출력하는 조정된 고전위 전압 보상 파형(ELVD_N)은 전자 회로 소자의 RC 딜레이 등으로 인하여, (d)에 도시된 파형보다 더 완만한 곡선 형태의 파형을 가지게 된다. (d) shows the adjusted high potential voltage waveform ELVDD_N corresponding to a value obtained by adding the high potential voltage compensation waveform ELVDD_COM to the existing high potential voltage ELVDD_AS waveform. As shown in (d), it can be seen that the adjusted high potential voltage waveform ELVDD_N has a smaller variation than the conventional high potential voltage waveform ELVDD_AS. In addition, the adjusted high potential voltage waveform ELVDD_N is more gentle than the waveform shown in (d) because the adjusted high potential voltage compensation waveform ELVD_N output from the actual power supply circuit is due to the RC delay of the electronic circuit element. It has a single curved waveform.
도 9는 프레임 별로 입력 영상의 계조값의 변동이 큰 경우를 도시하고 있다.9 illustrates a case in which the grayscale value of the input image varies greatly for each frame.
도 9에서 (a)는 1 프레임(1F)에서 블랙 영상이 표시되고, 2 프레임(2F)에서 화이트 영상이 표시되는 것을 도시하고 있다. 9A illustrates that a black image is displayed in one
(b)는 프레임 별로 입력 영상데이터의 큰 폭의 변동으로 인하여 고전위 전압(ELVDD_AS)의 변동이 발생하는 것을 도시하고 있다. 현재 시점에서 2 프레임(2F)의 영상이 표시된다고 할 때, 이전 프레임인 1F에서 영상 데이터는 블랙 영상을 표시하고 있으므로 이때 고전위 전원 라인으로 흐르는 전류는 상대적으로 작다. 따라서 전원 공급 회로가 고전위 전압 라인을 통하여 공급하는 고전위 전압(ELVDD_AS)은 전압 강하가 작게 일어난다. (b) shows that the high potential voltage ELVDD_AS varies due to the large variation of the input image data for each frame. Assuming that an image of two
한편, 2 프레임(2F)의 영상이 표시되는 시점에서는 영상 데이터는 화이트 영상을 표시하고 있으므로, 이때 고전위 전원 라인으로 흐르는 전류는 상대적으로 크고, 따라서 전원 공급 회로가 고전위 전압 라인을 통하여 공급하는 고전위 전압(ELVDD_AS)은 전압 강하가 크게 일어난다.On the other hand, when the image of the
도 8에서 설명한 바와 같이 입력 영상데이터의 변동이 큰 경우 전원 공급 회로에서 고전위 전압 라인을 통하여 각 화소에 공급되는 고전위 전압(ELVDD_AS)는 일정한 값을 가지는 것이 아니라 큰 폭으로 변동하게 된다. 이 경우, 고전위 전압(ELVDD_AS)의 변동으로 인한 화소(PX)의 휘도 차이가 발생되고 이러한 화소(PX)별 휘도 차이는 표시 장치의 화질 불량으로 이어진다.As described with reference to FIG. 8 , when the input image data varies greatly, the high potential voltage ELVDD_AS supplied to each pixel through the high potential voltage line in the power supply circuit does not have a constant value but fluctuates greatly. In this case, a difference in luminance of the pixels PX is generated due to a change in the high potential voltage ELVDD_AS, and the difference in luminance for each pixel PX leads to poor image quality of the display device.
(c)는 기존의 고전위 전압(ELVDD_AS)의 변동폭을 줄이기 위한 고전위 전압 보상 파형(ELVDD_COM)을 도시하고 있다. 고전위 전압 보상 파형(ELVDD_COM)는 하나의 수평기간 동안 지속되는 구형파일 수 있다. 고전위 전압 보상 파형(ELVDD_COM)의 진폭은 고전위 전압(ELVDD_AS)의 변동폭에 비례할 수 있다. 고전위 전압(ELVDD_AS)의 변동폭은 프레임별 평균 화소차의 절대 값에 비례한다. 따라서 고전위 전압 보상 파형 (ELVDD_COM)의 진폭은 프레임별 평균 화소차의 절대 값에 비례하도록 조정하는 것이 바람직하다.(c) shows the high potential voltage compensation waveform ELVDD_COM for reducing the fluctuation range of the conventional high potential voltage ELVDD_AS. The high potential voltage compensation waveform ELVDD_COM may be a square shape that lasts for one horizontal period. The amplitude of the high potential voltage compensation waveform ELVDD_COM may be proportional to the variation width of the high potential voltage ELVDD_AS. The fluctuation range of the high potential voltage ELVDD_AS is proportional to the absolute value of the average pixel difference for each frame. Therefore, it is desirable to adjust the amplitude of the high potential voltage compensation waveform (ELVDD_COM) to be proportional to the absolute value of the average pixel difference for each frame.
(d)는 기존의 고전위 전압(ELVDD_AS) 파형에, 고전위 전압 보상 파형(ELVDD_COM)을 더한 값에 해당하는 조정된 고전위 전압 파형(ELVDD_N)을 도시하고 있다. (d)에 도시된 바와 같이 조정된 고전위 전압 파형(ELVDD_N)은 기존의 고전위 전압 파형(ELVDD_AS)에 비하여 변동폭이 줄어들었음을 알 수 있다. 또한, 조정된 고전위 전압 파형(ELVDD_N)은 실제 전원 공급 회로가 출력하는 조정된 고전위 전압 보상 파형(ELVD_N)은 전자 회로 소자의 RC 딜레이 등으로 인하여, (d)에 도시된 파형보다 더 완만한 곡선 형태의 파형을 가지게 된다. (d) shows the adjusted high potential voltage waveform ELVDD_N corresponding to a value obtained by adding the high potential voltage compensation waveform ELVDD_COM to the existing high potential voltage ELVDD_AS waveform. As shown in (d), it can be seen that the adjusted high potential voltage waveform ELVDD_N has a smaller variation than the conventional high potential voltage waveform ELVDD_AS. In addition, the adjusted high potential voltage waveform ELVDD_N is more gentle than the waveform shown in (d) because the adjusted high potential voltage compensation waveform ELVD_N output from the actual power supply circuit is due to the RC delay of the electronic circuit element. It has a single curved waveform.
도 9는 이전 수평 Line에서 화이트 영상이 표시되다가 현재 수평 Line에서 블랙 영상이 표시되는 경우이다. 화이트 영상이 표시되다가 블랙 영상이 표시되는 경우이므로, 이때 고전위 전압(ELVDD)이 공급하는 전류 크기는 감소하게 되고, 따라서 고전위 전원 라인의 저항 성분으로 인한 IR-Drop 양이 감소된다. 그 결과 고전위 전압(ELVDD)은 전압 상승이 일어난다. 도 9에서도 도 8에서 설명한 것과 같은 원리로, 고전위 전압(ELVDD)이 peak를 포함하는 큰 폭으로 변동하고 있으나, 전자 회로 소자의 RC 딜레이로 인하여, 소스 출력 데이터인 V_Data(Source2160)가 고전위 전압(ELVDD)과 레벨이 역전되는 현상이 발생하게 된다. V_Data와 고전위 전압(ELVDD)의 레벨 역전으로 인하여 화소를 형성하는 구동 트랜지스터(DT)의 VGS는 음의 전압을 가지게 되고, 구동 전류(I_DS)는 0에 가깝게 되어 발광 소자(LD)가 발광하지 않게 된다. 결과적으로 표시 장치에는 dark line의 화질 불량으로 나타나게 된다. 9 is a case in which a white image is displayed on a previous horizontal line and a black image is displayed on a current horizontal line. Since a white image is displayed and then a black image is displayed, the amount of current supplied by the high potential voltage ELVDD is reduced, and thus the amount of IR-drop due to the resistance component of the high potential power line is reduced. As a result, a voltage rise occurs in the high potential voltage ELVDD. Even in FIG. 9, on the same principle as that described in FIG. 8, the high potential voltage ELVDD fluctuates greatly including the peak, but due to the RC delay of the electronic circuit device, the source output data V_Data (Source2160) is high potential. A phenomenon in which the voltage ELVDD and the level are reversed occurs. Due to the level reversal of V_Data and the high potential voltage ELVDD, VGS of the driving transistor DT forming the pixel has a negative voltage, and the driving current I_DS is close to 0, so that the light emitting device LD does not emit light. won't As a result, it appears in the display device as poor image quality of dark lines.
지금까지 살펴본 문제를 고찰한 본 명세서의 발명자는, 고전위 전압(ELVDD)을 보상하여, 고전위 전압(ELVDD)의 변동을 완화하는 것이, 화질 불량 문제를 개선할 수 있는 더 나은 방법이 될 수 있음을 발견하였다. The inventor of the present specification, having considered the problems discussed so far, compensating for the high potential voltage ELVDD to alleviate the fluctuation of the high potential voltage ELVDD may be a better way to improve the image quality problem. found that there is
도 10은 본 발명의 일 실시예에 따른 구동회로의 블록도이다. 10 is a block diagram of a driving circuit according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 구동회로(D-IC, 100)는 APL 산출부(110), 메모리(120), 판단부(130), 보상신호 생성부(140)을 포함한다. The driving circuit (D-IC, 100 ) according to an embodiment of the present invention includes an
구동회로(D-IC, 100)는 타이밍 제어부, 게이트 구동부, 데이터 구동부의 적어도 일부가 통합된 집적회로로 구성될 수 있으며, 표시 패널(50)에 구동 신호를 전달한다. 표시 패널(50)에 전달되는 구동 신호는 앞의 도 1의 설명에서 설명한 바와 같으며 중복되는 설명은 생략한다. The driving circuit D-
본 발명의 일 실시예에 따른 구동회로(100)는 입력되는 영상 데이터의 평균 화소 값(Average Picture Level)을 산출하고, 산출된 평균 화소 값에 따라 고전위 전압(ELVDD)을 보상하는 보상 신호(PMIC_CONT)를 전원 공급회로(40)에 제공하는 것을 특징으로 한다. 그리고 전원 공급 회로는 보상 신호(PMIC_CONT)에 기초하여 고전위 전압 (ELVDD)을 조정하여 표시 패널(50)에 공급한다. The driving
APL 산출부(110)는 입력되는 영상 데이터의 평균 화소 값(Average Picture Level)을 산출한다. APL 산출부(110)는 각 수평 라인 별로 영상 데이터의 평균 화소 값을 산출할 수 있다. APL 산출부(110)가 산출한 수평 라인 별 영상 데이터의 평균 화소 값은 메모리(120)에 저장된다. The
또한 APL 산출부(110)는 각 프레임 단위로 영상 데이터의 평균 화소 값을 산출할 수 있다. APL 산출부(110)가 산출한 프레임 별 영상 데이터의 평균 화소 값은 메모리(120)에 저장된다.Also, the
메모리(120)는 APL 산출부(110)가 산출한 수평 라인 별 영상 데이터의 평균 화소 값을 저장한다. 메모리(120)는 APL 산출부(110)가 산출한 프레임 별 영상 데이터의 평균 화소 값을 저장할 수 있다. 메모리(120)는 영상 데이터의 평균 화소 값을 수평 라인 별로 구별하여 저장할 수 있다. 또한 메모리(120)는 영상 데이터의 평균 화소 값을 하나의 프레임에 대하여 평균화하여, 프레임 별로 구별하여 저장할 수 있다. 메모리(120)는 판단부(130)의 판단에 사용되는 기준 값(TH)을 저장할 수 있다. The
기준 값(TH)은 입력 영상의 APL을 수평 라인 단위로 계산하여 표시 패널로 공급되는 고전위 전압(ELVDD) 보상 정보를 시뮬레이션하여 메모리(120)에 저장될 수 있다. 기준 값(TH)은 표시 패널(50)의 특성에 따라 달라 질 수 있다. 기준 값(TH)은 표시 장치의 설계 시 APL 변화에 따른 고전위 전압(ELVDD) 변동량을 시뮬레이션하여 결정될 수 있다. The reference value TH may be stored in the
판단부(130)는 현재 수평 라인 영상 데이터의 평균 화소 값(APL_N)에서 이전 수평 라인 영상 데이터의 평균 화소 값(APL_P)을 뺀 값인 라인별 평균 화소 차(APL_DIFF_L)를 산출할 수 있다. 현재 수평 라인 영상 데이터의 평균 화소 값(APL_N) 및 이전 수평 라인 영상 데이터의 평균 화소 값(APL_P)은 메모리(120)에 저장된 값을 사용할 수 있다. The
또한, 판단부(130)는 라인별 평균 화소 차(APL_DIFF_L)의 절대값이 기 설정된 기준 값(TH)을 초과하는지 여부를 판단하여, 고전위 전압(ELVDD)의 보상 여부를 결정하는 보상 결정 신호(V_CONT)를 생성한다. 판단 결과 라인별 평균 화소 차(APL_DIFF_L)의 절대값이 기 설정된 기준 값(TH)을 초과하는 경우, 보상 결정 신호(V_CONT)는 1의 값을 가질 수 있다. 판단 결과 라인별 평균 화소 차(APL_DIFF_L)의 절대값이 기 설정된 기준 값(TH) 이하인 경우, 보상 결정 신호(V_CONT)는 0의 값을 가질 수 있다. 판단부(130)가 생성한 라인별 평균 화소 차(APL_DIFF_L) 및 보상 결정 신호(V_CONT)는 보상신호 생성부(140)에 전달된다. Also, the
또한, 판단부(130)는 현재 프레임 영상 데이터의 평균 화소 값에서 이전 프레임 영상 데이터의 평균 화소 값을 뺀 값인 프레임별 평균 화소 차(APL_DIFF_F)를 산출하고, 프레임별 평균 화소 차(APL_DIFF_F)의 절대값이 기 설정된 기준 값을 초과하는지 여부를 판단하여 고전위 전압(ELVDD)의 보상 여부를 결정하는 보상 결정 신호(V_CONT)를 생성할 수 있다.Also, the
보상신호 생성부(140)는 보상 결정 신호(V_CONT) 및 라인별 평균 화소 차(APL_DIFF_L)의 값에 기초하여 보상 신호(PMIC_CONT)를 생성하여 전원 공급회로(40)에 출력한다. 보상신호 생성부(140)는 판단부(130)로부터 전달받은 보상 결정 신호(V_CONT)가 1의 값을 가지는 경우 보상 신호(PMIC_CONT)를 생성한다. 보상 결정 신호(V_CONT)가 0의 값을 가지는 경우 보상 신호(PMIC_CONT)를 생성하지 않는다.The
보상신호 생성부(140)는 라인별 평균 화소 차(APL_DIFF_L)의 값이 음의 값을 가지는 경우 고전위 전압(ELVDD)을 양의 방향으로 조정하는 보상 신호(PMIC_CONT)를 생성한다. 그리고 보상신호 생성부(140)는 라인별 평균 화소 차(APL_DIFF_L)의 값이 양의 값을 가지는 경우 고전위 전압(ELVDD)을 음의 방향으로 조정하는 보상 신호(PMIC_CONT)를 생성한다. 또한, 보상신호 생성부(140)는 라인별 평균 화소 차(APL_DIFF_L)의 절대 값에 비례하여 상기 고전위 전압(ELVDD)의 조정 값의 크기를 결정한다. 즉, 라인별 평균 화소 차(APL_DIFF_L)의 절대 값이 클수록, 고전위 전압(ELVDD)의 조정 정도를 더 크게 한다. 보상신호 생성부(140)는 보상 신호(PMIC_CONT)를 하나의 수평 라인 단위로 생성할 수 있다. The
전원 공급 회로(40)는 보상 신호(PMIC_CONT)에 기초하여 고전위 전압(ELVDD)을 조정하여 표시 패널(50)에 공급한다. The
도 11은 본 발명의 일 실시예에 따른 고전위 전압(ELVDD) 보상 방법을 도시한 순서도이다. 11 is a flowchart illustrating a high potential voltage (ELVDD) compensation method according to an embodiment of the present invention.
본 발명의 일 실시예에 따른 고전위 전압(ELVDD)를 공급하는 전원 공급 회로를 포함하는 표시 장치의 구동 방법은, 영상 데이터의 평균 화소 값을 산출하는 단계(S111), 평균 화소 차를 산출하는 단계(S112), 평균 화소 차이의 절대 값이 기 설정된 기준 값을 초과하는지 여부를 판단하는 단계(S113), 고전위 전압(ELVDD)을 보상하는 보상 신호(PMIC_CONT)를 전원 공급회로에 제공하는 단계(S114)를 포함한다. According to an embodiment of the present invention, a method of driving a display device including a power supply circuit for supplying a high potential voltage (ELVDD) includes calculating an average pixel value of image data ( S111 ), and calculating an average pixel difference. Step S112, determining whether the absolute value of the average pixel difference exceeds a preset reference value (S113), and providing a compensation signal PMIC_CONT for compensating the high potential voltage ELVDD to the power supply circuit (S114).
평균 화소 값을 산출하는 단계(S111)는 APL 산출부(110)가 수평 라인 별로 영상 데이터의 평균 화소 값을 산출할 수 있다. 또한, 평균 화소 값을 산출하는 단계(S111)는 APL 산출부(110)가 하나의 프레임 단위로 영상 데이터의 평균 화소 값을 산출할 수 있다. In the calculating of the average pixel value ( S111 ), the
평균 화소 차를 산출하는 단계(S112)는 판단부(130)가 현재 수평 라인 영상 데이터의 평균 화소 값(APL_N)에서 이전 수평 라인 영상 데이터의 평균 화소 값(APL_P)을 뺀 값인 라인별 평균 화소 차(APL_DIFF_L)를 산출하는 단계이다. 또한, 판단부(130)는 현재 프레임 영상 데이터의 평균 화소 값에서 이전 프레임 영상 데이터의 평균 화소 값을 뺀 값인 프레임별 평균 화소 차(APL_DIFF_F)를 산출할 수도 있다.In the step of calculating the average pixel difference ( S112 ), the average pixel difference for each line is a value obtained by subtracting the average pixel value APL_P of the previous horizontal line image data from the average pixel value APL_N of the current horizontal line image data by the
평균 화소 차이의 절대 값이 기 설정된 기준 값을 초과하는지 여부를 판단하는 단계(S113)는 판단부(130)가 라인별 평균 화소 차(APL_DIFF_L)의 절대값이 기 설정된 기준 값(TH)을 초과하는지 여부를 판단하여, 고전위 전압(ELVDD)의 보상 여부를 결정하는 보상 결정 신호(V_CONT)를 생성하는 단계이다. In the step S113 of determining whether the absolute value of the average pixel difference exceeds the preset reference value, the
고전위 전압(ELVDD)을 보상하는 보상 신호(PMIC_CONT)를 전원 공급회로에 제공하는 단계(S114)는 보상신호 생성부(140)가 보상 결정 신호(V_CONT) 및 라인별 평균 화소 차(APL_DIFF_L)의 값에 기초하여 보상 신호(PMIC_CONT)를 생성하여 전원 공급회로(40)에 출력하는 단계이다.In the step of providing the compensation signal PMIC_CONT for compensating the high potential voltage ELVDD to the power supply circuit ( S114 ), the
도 12는 본 발명의 일 실시예에 따른 프레임 단위로 고전위 전압(ELVDD)이 보상되어 출력되는 파형을 도시한 것이다.12 is a diagram illustrating a waveform output by compensating the high potential voltage ELVDD in units of frames according to an embodiment of the present invention.
도 12는 1 프레임에서 고전위 전압(ELVDD)가 증가되는 파형을 도시하고 있다. 2 프레임 영상 데이터의 평균 화소 값에서 1 프레임 영상 데이터의 평균 화소 값을 뺀 값인 프레임별 평균 화소 차(APL_DIFF_F)는 기준값 보다 클 수 있다. 고전위 전압(ELVDD)가 증가되는 파형을 도시하고 있으므로 프레임별 평균 화소 차(APL_DIFF_F)는 양의 값을 가질 수 있다. 구동회로(100)는 프레임별 평균 화소 차(APL_DIFF_F)의 절대 값에 비례하여 고전위 전압(ELVDD)의 조정 값의 크기를 결정하여 보상 신호(PMIC_CONT)를 생성한다. 보상 신호(PMIC_CONT)는 하나의 프레임 단위로 생성될 수 있다. 보상 신호(PMIC_CONT)는 고전위 전압(ELVDD)을 조절하는 ELVDD Control Data를 포함하며, 보상 신호(PMIC_CONT)는 전원 공급 회로에 입력되는 PMIC_Data 패킷에 포함될 수 있다.12 illustrates a waveform in which the high potential voltage ELVDD is increased in one frame. The average pixel difference APL_DIFF_F for each frame, which is a value obtained by subtracting the average pixel value of one-frame image data from the average pixel value of the two-frame image data, may be greater than the reference value. Since a waveform in which the high potential voltage ELVDD is increased is shown, the average pixel difference APL_DIFF_F for each frame may have a positive value. The driving
도 13은 본 발명의 일 실시예에 따른 수평 라인 단위로 고전위 전압(ELVDD)이 보상되어 출력되는 파형을 도시한 것이다.13 is a diagram illustrating a waveform output by compensating the high potential voltage ELVDD in units of horizontal lines according to an embodiment of the present invention.
도 13은 5프레임에서 고전위 전압(ELVDD)이 변동되는 파형을 도시하고 있다. 도 13에서는 도 12와 달리 고전위 전압(ELVDD)의 보상이 수평 라인별로 이루어지고 있다. 제 1라인 및 제2 라인에서 고전위 전압(ELVDD)가 증가되는 파형을 도시하고 있으므로 라인별 평균 화소 차(APL_DIFF_L)는 양의 값을 가질 수 있다. 구동회로(100)는 라인별 평균 화소 차(APL_DIFF_L)의 절대 값에 비례하여 고전위 전압(ELVDD)의 조정 값의 크기를 결정하여 보상 신호(PMIC_CONT)를 생성한다. 보상 신호(PMIC_CONT)는 하나의 수평 라인 단위로 생성될 수 있다. 보상 신호(PMIC_CONT)는 고전위 전압(ELVDD)을 조절하는 ELVDD Control Data를 포함하며, 보상 신호(PMIC_CONT)는 전원 공급 회로에 입력되는 PMIC_Data 패킷에 포함될 수 있다.13 illustrates a waveform in which the high potential voltage ELVDD varies in 5 frames. In FIG. 13 , unlike FIG. 12 , compensation of the high potential voltage ELVDD is performed for each horizontal line. Since waveforms in which the high potential voltage ELVDD is increased in the first line and the second line are illustrated, the average pixel difference APL_DIFF_L for each line may have a positive value. The driving
이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 청구범위에 의하여 나타내어지며, 청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 청구범위에 포함되는 것으로 해석되어야 한다. It should be understood that the embodiments described above are illustrative in all respects and not restrictive. The scope of the present invention is indicated by the following claims rather than the above detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the claims of the present invention. .
10: 타이밍 제어부
20: 게이트 구동부
30: 데이터 구동부
40: 전원 공급부
50: 표시 패널10: timing control
20: gate driver
30: data driving unit
40: power supply
50: display panel
Claims (17)
표시 패널에 구동 신호를 전달하는 구동회로; 및
상기 표시 패널에 고전위 전압(ELVDD)을 공급하는 전원 공급 회로; 를 포함하고,
상기 구동회로는 입력되는 영상 데이터의 평균 화소 값(Average Picture Level)을 산출하고, 산출된 평균 화소 값에 따라 상기 고전위 전압(ELVDD)을 보상하는 보상 신호(PMIC_CONT)를 상기 전원 공급회로에 제공하고,
상기 전원 공급 회로는 상기 보상 신호에 기초하여 상기 고전위 전압 (ELVDD)을 조정하여 상기 표시 패널에 공급하는 것을 특징으로 하는,
표시 장치.
a display panel including a plurality of pixels;
a driving circuit that transmits a driving signal to the display panel; and
a power supply circuit supplying a high potential voltage (ELVDD) to the display panel; including,
The driving circuit calculates an average pixel value of input image data and provides a compensation signal PMIC_CONT for compensating the high potential voltage ELVDD according to the calculated average pixel value to the power supply circuit and,
The power supply circuit adjusts the high potential voltage (ELVDD) based on the compensation signal and supplies it to the display panel.
display device.
상기 구동회로는
상기 평균 화소 값을 산출하는 APL 산출부를 포함하고,
상기 APL 산출부는 각 수평 라인 별로 영상 데이터의 평균 화소 값을 산출하는 것을 특징으로 하는,
표시 장치.
According to claim 1,
The driving circuit is
and an APL calculator for calculating the average pixel value;
The APL calculator calculates an average pixel value of image data for each horizontal line,
display device.
상기 구동회로는
현재 수평 라인 영상 데이터의 평균 화소 값에서 이전 수평 라인 영상 데이터의 평균 화소 값을 뺀 값인 라인별 평균 화소 차(APL_DIFF_L)를 산출하고,
상기 라인별 평균 화소 차(APL_DIFF_L)의 절대값이 기 설정된 기준 값을 초과하는지 여부를 판단하여 상기 고전위 전압(ELVDD)의 보상 여부를 결정하는 보상 결정 신호(V_CONT)를 생성하는 판단부; 를 포함하는,
표시 장치.
3. The method of claim 2,
The driving circuit is
calculating the average pixel difference (APL_DIFF_L) for each line, which is a value obtained by subtracting the average pixel value of the previous horizontal line image data from the average pixel value of the current horizontal line image data,
a determination unit that determines whether an absolute value of the average pixel difference APL_DIFF_L for each line exceeds a preset reference value and generates a compensation determination signal V_CONT to determine whether to compensate the high potential voltage ELVDD; containing,
display device.
상기 구동회로는
상기 판단부의 보상 결정 신호(V_CONT) 및 상기 라인별 평균 화소 차(APL_DIFF_L)의 값에 기초하여 상기 보상 신호(PMIC_CONT)를 생성하여 상기 전원 공급회로에 출력하는 보상신호 생성부; 를 더 포함하는,
표시 장치.
4. The method of claim 3,
The driving circuit is
a compensation signal generator for generating the compensation signal PMIC_CONT based on the value of the compensation determination signal V_CONT and the average pixel difference APL_DIFF_L for each line and outputting the compensation signal PMIC_CONT to the power supply circuit; further comprising,
display device.
상기 보상신호 생성부는,
상기 라인별 평균 화소 차(APL_DIFF_L)의 값이 음의 값을 가지는 경우 상기 고전위 전압(ELVDD)을 양의 방향으로 조정하고,
상기 라인별 평균 화소 차(APL_DIFF_L)의 값이 양의 값을 가지는 경우 상기 고전위 전압(ELVDD)을 음의 방향으로 조정하는 것을 특징으로 하는,
표시 장치.
5. The method of claim 4,
The compensation signal generator,
When the average pixel difference APL_DIFF_L for each line has a negative value, the high potential voltage ELVDD is adjusted in a positive direction;
When the average pixel difference APL_DIFF_L for each line has a positive value, the high potential voltage ELVDD is adjusted in a negative direction,
display device.
상기 보상신호 생성부는,
상기 라인별 평균 화소 차(APL_DIFF_L)의 절대 값에 비례하여 상기 고전위 전압(ELVDD)의 조정 값의 크기를 결정하는 것을 특징으로 하는,
표시 장치.
5. The method of claim 4,
The compensation signal generator,
characterized in that the magnitude of the adjustment value of the high potential voltage (ELVDD) is determined in proportion to the absolute value of the average pixel difference (APL_DIFF_L) for each line,
display device.
상기 구동회로는
상기 보상 신호(PMIC_CONT)를 하나의 수평 라인 단위로 생성하는 것을 특징으로 하는,
표시 장치.
5. The method of claim 4,
The driving circuit is
characterized in that the compensation signal (PMIC_CONT) is generated in units of one horizontal line,
display device.
상기 구동회로는
상기 평균 화소 값을 산출하는 APL 산출부를 포함하고,
상기 APL 산출부는 각 프레임 단위로 영상 데이터의 평균 화소 값을 산출하는 것을 특징으로 하는,
표시 장치.
According to claim 1,
The driving circuit is
and an APL calculator for calculating the average pixel value;
The APL calculator calculates the average pixel value of the image data in units of each frame,
display device.
상기 구동회로는
현재 프레임 영상 데이터의 평균 화소 값에서 이전 프레임 영상 데이터의 평균 화소 값을 뺀 값인 프레임별 평균 화소 차(APL_DIFF_F)를 산출하고,
상기 프레임별 평균 화소 차(APL_DIFF_F)의 절대값이 기 설정된 기준 값을 초과하는지 여부를 판단하여 상기 고전위 전압(ELVDD)의 보상 여부를 결정하는 보상 결정 신호(V_CONT)를 생성하는 판단부; 를 포함하는,
표시 장치.
9. The method of claim 8,
The driving circuit is
calculating the average pixel difference (APL_DIFF_F) for each frame, which is a value obtained by subtracting the average pixel value of the previous frame image data from the average pixel value of the current frame image data,
a determination unit that determines whether an absolute value of the average pixel difference APL_DIFF_F for each frame exceeds a preset reference value and generates a compensation determination signal V_CONT to determine whether to compensate the high potential voltage ELVDD; containing,
display device.
상기 구동회로는
상기 보상 신호(PMIC_CONT)를 하나의 프레임 단위로 생성하는 것을 특징으로 하는,
표시 장치.
10. The method of claim 9,
The driving circuit is
characterized in that the compensation signal (PMIC_CONT) is generated in units of one frame,
display device.
영상 데이터의 평균 화소 값을 산출하는 단계;
평균 화소 차를 산출하는 단계;
평균 화소 차의 절대 값이 기 설정된 기준 값을 초과하는지 여부를 판단하는 단계;
상기 고전위 전압(ELVDD)을 보상하는 보상 신호(PMIC_CONT)를 상기 전원 공급회로에 제공하는 단계;를 포함하는,
표시 장치의 구동 방법.
A method of driving a display device including a power supply circuit for supplying a high potential voltage (ELVDD), the method comprising:
calculating an average pixel value of the image data;
calculating an average pixel difference;
determining whether the absolute value of the average pixel difference exceeds a preset reference value;
providing a compensation signal (PMIC_CONT) for compensating for the high potential voltage (ELVDD) to the power supply circuit;
A method of driving a display device.
상기 평균 화소 값을 산출하는 단계는
각 수평 라인 별로 영상 데이터의 평균 화소 값을 산출하는 것을 특징으로 하는,
표시 장치의 구동 방법.
12. The method of claim 11,
Calculating the average pixel value includes:
Characterized in calculating the average pixel value of the image data for each horizontal line,
A method of driving a display device.
상기 평균 화소 차를 산출하는 단계는
현재 수평 라인 영상 데이터의 평균 화소 값에서 이전 수평 라인 영상 데이터의 평균 화소 값을 뺀 값인 라인별 평균 화소 차(APL_DIFF_L)를 산출하는 것을 특징으로 하는,
표시 장치의 구동 방법.
13. The method of claim 12,
The step of calculating the average pixel difference is
Computing the average pixel difference (APL_DIFF_L) for each line, which is a value obtained by subtracting the average pixel value of the previous horizontal line image data from the average pixel value of the current horizontal line image data,
A method of driving a display device.
상기 보상 신호(PMIC_CONT)는
상기 라인별 평균 화소 차(APL_DIFF_L)의 값이 음의 값을 가지는 경우 상기 고전위 전압(ELVDD)을 양의 방향으로 조정하고,
상기 라인별 평균 화소 차(APL_DIFF_L)의 값이 양의 값을 가지는 경우 상기 고전위 전압(ELVDD)을 음의 방향으로 조정하는 것을 특징으로 하는,
표시 장치의 구동 방법.
14. The method of claim 13,
The compensation signal PMIC_CONT is
When the average pixel difference APL_DIFF_L for each line has a negative value, the high potential voltage ELVDD is adjusted in a positive direction;
When the average pixel difference APL_DIFF_L for each line has a positive value, the high potential voltage ELVDD is adjusted in a negative direction,
A method of driving a display device.
상기 보상 신호(PMIC_CONT)는
상기 라인별 평균 화소 차(APL_DIFF_L)의 절대 값에 비례하여 상기 고전위 전압(ELVDD)의 조정 값의 크기를 결정하는 것을 특징으로 하는,
표시 장치의 구동 방법.
15. The method of claim 14,
The compensation signal PMIC_CONT is
characterized in that the magnitude of the adjustment value of the high potential voltage (ELVDD) is determined in proportion to the absolute value of the average pixel difference (APL_DIFF_L) for each line,
A method of driving a display device.
상기 평균 화소 값을 산출하는 단계는
각 프레임 단위로 영상 데이터의 평균 화소 값을 산출하는 것을 특징으로 하는,
표시 장치의 구동 방법.
12. The method of claim 11,
Calculating the average pixel value includes:
characterized in that the average pixel value of the image data is calculated in units of each frame,
A method of driving a display device.
상기 평균 화소 차를 산출하는 단계는
현재 프레임 영상 데이터의 평균 화소 값에서 이전 프레임 영상 데이터의 평균 화소 값을 뺀 값인 프레임별 평균 화소 차(APL_DIFF_F)를 산출하는 것을 특징으로 하는,
표시 장치의 구동 방법.
17. The method of claim 16,
The step of calculating the average pixel difference is
Computing the average pixel difference (APL_DIFF_F) for each frame, which is a value obtained by subtracting the average pixel value of the previous frame image data from the average pixel value of the current frame image data,
A method of driving a display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190179725A KR102613849B1 (en) | 2019-12-31 | 2019-12-31 | Display Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020190179725A KR102613849B1 (en) | 2019-12-31 | 2019-12-31 | Display Device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210086048A true KR20210086048A (en) | 2021-07-08 |
KR102613849B1 KR102613849B1 (en) | 2023-12-15 |
Family
ID=76894039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190179725A KR102613849B1 (en) | 2019-12-31 | 2019-12-31 | Display Device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102613849B1 (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080057434A (en) * | 2006-12-20 | 2008-06-25 | 엘지디스플레이 주식회사 | Organic light emitting diode display and driving method thereof |
-
2019
- 2019-12-31 KR KR1020190179725A patent/KR102613849B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20080057434A (en) * | 2006-12-20 | 2008-06-25 | 엘지디스플레이 주식회사 | Organic light emitting diode display and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
KR102613849B1 (en) | 2023-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102333868B1 (en) | Organic light emitting diode display device | |
KR101463651B1 (en) | Organic light-emitting display device | |
KR101536129B1 (en) | Organic light-emitting display device | |
KR101517035B1 (en) | Organic light emitting diode display device and method of driving the same | |
US9368060B2 (en) | Organic light emitting display device using an adjustable power source voltage and driving method thereof | |
KR101450949B1 (en) | Organic light-emitting display device | |
KR102472193B1 (en) | Data drivign circuit, display panel and display device | |
US11282441B2 (en) | Display device | |
KR102141581B1 (en) | Organic light emitting display device and method for driving thereof | |
KR20140058283A (en) | Display device and method of driving thereof | |
KR102417424B1 (en) | Tiled display and luminance compensation method thereof | |
KR20210008199A (en) | Display device and method of driving the same | |
KR20170110211A (en) | Pixel and organic light emitting display | |
KR20160025818A (en) | Orgnic Light Emitting Display Device | |
KR102126548B1 (en) | Orgainc emitting diode display device and compensating method thereof | |
KR20200036415A (en) | Display device | |
KR102630591B1 (en) | Drive unit for display device | |
KR20220096666A (en) | Display device and compensation method | |
KR102680694B1 (en) | Display device | |
KR101929790B1 (en) | Measuring method of transistor characteristics of Organic light-emitting display device | |
KR102282171B1 (en) | Orgainc emitting diode display device and sensing method thereof | |
KR20180062585A (en) | Real Time Compensation Circuit And Electroluminescent Display Device Including The Same | |
KR20130044567A (en) | Organic light-emitting display device | |
KR102613849B1 (en) | Display Device | |
KR20230089118A (en) | Electroluminescence Display Device And Driving Method Of The Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |