KR20210085234A - Organic light emitting displays device - Google Patents

Organic light emitting displays device Download PDF

Info

Publication number
KR20210085234A
KR20210085234A KR1020190178067A KR20190178067A KR20210085234A KR 20210085234 A KR20210085234 A KR 20210085234A KR 1020190178067 A KR1020190178067 A KR 1020190178067A KR 20190178067 A KR20190178067 A KR 20190178067A KR 20210085234 A KR20210085234 A KR 20210085234A
Authority
KR
South Korea
Prior art keywords
layer
hydrogen getter
getter layer
thin film
light emitting
Prior art date
Application number
KR1020190178067A
Other languages
Korean (ko)
Inventor
김경만
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190178067A priority Critical patent/KR20210085234A/en
Publication of KR20210085234A publication Critical patent/KR20210085234A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/846Passivation; Containers; Encapsulations comprising getter material or desiccants
    • H01L51/5259
    • H01L27/3244
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/56

Abstract

The present invention provides an organic light emitting display device that includes: a display panel comprising a display part displaying an image and a non-display part surrounding the display part; a first thin film transistor disposed in the sub-pixel of the display part; a first hydrogen getter layer disposed on the first thin film transistor and connected to source/drain electrodes of the first thin film transistor; and a lower electrode disposed on the first hydrogen getter layer and connected to the first hydrogen getter layer; an organic light emitting element including an organic light emitting layer and an upper electrode, and a passivation layer covering the organic light emitting element. Accordingly, it is possible to prevent the threshold voltage of the thin film transistor from being changed due to the diffusion of hydrogen remaining in the passivation layer.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAYS DEVICE}Organic light emitting display device {ORGANIC LIGHT EMITTING DISPLAYS DEVICE}

본 발명은 유기 발광 표시 장치에 대한 것이고, 보다 상세하게는 수소 게터층을 포함하여 신뢰성이 향상된 유기 발광 표시 장치에 대한 것이다. The present invention relates to an organic light emitting diode display, and more particularly, to an organic light emitting diode display having improved reliability by including a hydrogen getter layer.

유기 발광 표시 장치는 자체 발광형으로서, 액정 표시 장치(LCD)에 비해 시야각, 대조비 등이 우수하며, 별도의 백라이트가 필요하지 않아 경량 박형이 가능하며, 소비전력이 유리한 장점이 있다. The organic light emitting display device is a self-emission type display device, which has superior viewing angle, contrast ratio, etc. compared to a liquid crystal display device (LCD), does not require a separate backlight, can be lightweight and thin, and has advantageous power consumption.

유기 발광 표시 장치는 다수의 화소영역들을 포함하는데, 다수의 화소영역들에는 박막트랜지스터들이 형성된다. 박막트랜지스터들은 주로 비정질 실리콘(amorphous silicon) 등과 같은 반도체 물질로 활성층을 형성하였으나, 최근 대면적 및 고해상도의 표시장치가 요구됨에 따라, 이동도 및 오프전류 등의 전기적 특성이 우수한 산화물 반도체 물질로 활성층을 형성하는 산화물 박막트랜지스터가 활용되고 있다. The organic light emitting diode display includes a plurality of pixel regions, in which thin film transistors are formed. Thin film transistors mainly form the active layer with a semiconductor material such as amorphous silicon, but as a display device with a large area and high resolution is recently required, the active layer is made of an oxide semiconductor material with excellent electrical properties such as mobility and off current. The oxide thin film transistor to be formed is being utilized.

한편, 유기 발광 표시 장치는 다수의 화소영역들에 형성된 유기 발광 소자들을 포함하기 때문에 산소, 수분 등에 매우 취약하다. 따라서, 외부로부터 유기 발광 소자들로 산소, 수분 등이 침투되는 것을 방지하기 위해 유기 발광 소자들을 덮는 패시베이션(passivation)층을 형성한다. 패시베이션층 내에 잔류하는 다량의 수소들(H)은 시간이 지남에 따라 확산되게 된다. 확산된 수소에 의해, 유기 발광 소자들을 구동하기 위한 산화물 박막 트랜지스터들의 전기적 특성이 변하게 되는 문제가 있다. On the other hand, since the organic light emitting diode display includes organic light emitting devices formed in a plurality of pixel regions, it is very vulnerable to oxygen and moisture. Accordingly, a passivation layer is formed to cover the organic light emitting elements in order to prevent oxygen, moisture, and the like from penetrating into the organic light emitting elements from the outside. A large amount of hydrogen (H) remaining in the passivation layer is diffused over time. There is a problem in that electrical characteristics of oxide thin film transistors for driving organic light emitting devices are changed by the diffused hydrogen.

유기 발광 소자를 수분과 산소로부터 보호하기 위한 패시베이션층으로 사용되는 박막층으로는 실리콘 질화물, 실리콘 산질화물, 실리콘 산화물, 알루미늄 산화물 등이 사용될 수 있다. 패시베이션층은 플라즈마 화학기상증착(PECVD) 등의 박막 증착 공정에 의해 형성될 수 있다.As a thin film layer used as a passivation layer for protecting the organic light emitting device from moisture and oxygen, silicon nitride, silicon oxynitride, silicon oxide, aluminum oxide, or the like may be used. The passivation layer may be formed by a thin film deposition process such as plasma chemical vapor deposition (PECVD).

유기 발광 소자를 보호하기 위한 패시베이션층으로서 실리콘 질화물, 실리콘 산질화물 등의 절연물질을 플라즈마 화학기상증착 공정으로 증착하는 경우 유기 발광층의 열 손상 문제로 인하여 공정 온도가 100℃이하로 제한되므로 소스 가스들에 포함된 수소들이 많이 잔류하게 된다. When an insulating material such as silicon nitride or silicon oxynitride is deposited as a passivation layer for protecting an organic light emitting device by a plasma chemical vapor deposition process, the process temperature is limited to 100° C. or less due to a thermal damage problem of the organic light emitting layer. A lot of hydrogen contained in the remains.

이러한 패시베이션층에 잔류하는 수소들은 시간이 경과함에 따라 확산되어 산화물 박막 트랜지스터의 액티브층을 구성하는 산화물 반도체 물질을 환원시킨다. 이러한 산화물 반도체 물질의 환원은 결국 산화물 박막 트랜지스터의 문턱 전압의 쉬프트를 일으킨다. 문턱 전압의 쉬프트 정도가 회로 보상 범위를 벗어나게 되며 화상에 영향을 주어 얼룩 또는 휘도 편차를 발생시킨다. 따라서, 이러한 수소의 확산에 의한 문제는 유기 발광 표시 장치의 신뢰성을 떨어뜨리는 주요한 원인이 된다. The hydrogen remaining in the passivation layer diffuses over time to reduce the oxide semiconductor material constituting the active layer of the oxide thin film transistor. The reduction of the oxide semiconductor material eventually causes a shift in the threshold voltage of the oxide thin film transistor. The shift degree of the threshold voltage is out of the circuit compensation range and affects the image, causing unevenness or luminance deviation. Accordingly, the hydrogen diffusion problem is a major cause of lowering the reliability of the organic light emitting diode display.

이에 본 발명의 발명자들은 패시베이션층 내에 잔류하는 수소에 의한 산화물 박막 트랜지스터의 문턱 전압 쉬프트가 방지될 수 있는 유기 발광 표시 장치의 새로운 구조를 발명하였다.Accordingly, the inventors of the present invention have invented a new structure of an organic light emitting diode display capable of preventing a shift in the threshold voltage of an oxide thin film transistor due to hydrogen remaining in the passivation layer.

본 발명의 목적은 패시베이션층 내에 잔류하는 수소에 의해 산화물 반도체층이 환원되지 않아 산화물 박막 트랜지스터의 문턱 전압이 유지되고, 신뢰성이 향상된 유기 발광 표시 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide an organic light emitting diode display with improved reliability and maintaining a threshold voltage of an oxide thin film transistor because an oxide semiconductor layer is not reduced by hydrogen remaining in a passivation layer.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention not mentioned may be understood by the following description, and will be more clearly understood by the examples of the present invention. Moreover, it will be readily apparent that the objects and advantages of the present invention may be realized by the means and combinations thereof indicated in the claims.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 표시 패널의 표시부의 서브화소에 배치되는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터 상에 배치되고 상기 제1 박막 트랜지스터의 소스/드레인 전극에 연결되는 제1 수소 게터(getter)층, 및 상기 제1 수소 게터층 상에 배치되고, 상기 제1 수소 게터층에 연결되는 하부 전극, 유기 발광층 및 상부 전극을 포함하는 유기 발광 소자를 포함한다. 이러한 구조에 의해 상기 유기 발광 소자를 덮는 패시베이션층에 잔류하는 수소에 의해 제1 박막 트랜지스터의 문턱 전압이 쉬프트되는 것을 방지할 수 있다. An organic light emitting diode display according to an exemplary embodiment includes a first thin film transistor disposed on a sub-pixel of a display unit of a display panel, the first thin film transistor disposed on the first thin film transistor, and connected to source/drain electrodes of the first thin film transistor. and an organic light emitting device including a first hydrogen getter layer, and a lower electrode disposed on the first hydrogen getter layer and connected to the first hydrogen getter layer, an organic light emitting layer, and an upper electrode. With this structure, it is possible to prevent the threshold voltage of the first thin film transistor from being shifted by hydrogen remaining in the passivation layer covering the organic light emitting diode.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 표시 패널의 표시부의 서브화소에 배치되는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터 상에 배치되고 상기 제1 박막 트랜지스터의 소스/드레인 전극에 연결되는 제1 수소 게터층, 상기 제1 수소 게터층 상에 배치되고, 상기 제1 수소 게터층에 연결되는 하부 전극, 유기 발광층 및 상부 전극을 포함하는 유기 발광 소자, 표시 패널의 비표시부의 게이트 드라이버에 배치되는 제2 박막 트랜지스터, 상기 제2 박막 트랜지스터 상에 배치된 제2 수소 게터층을 포함한다. 이러한 구조에 의해 상기 유기 발광 소자를 덮는 패시베이션층에 잔류하는 수소에 의해 제1 박막 트랜지스터의 문턱 전압 및 제2 박막 트랜지스터의 문턱 전압이 쉬프트되는 것을 방지할 수 있다. An organic light emitting diode display according to an exemplary embodiment includes a first thin film transistor disposed on a sub-pixel of a display unit of a display panel, the first thin film transistor disposed on the first thin film transistor, and connected to source/drain electrodes of the first thin film transistor. an organic light emitting device including a first hydrogen getter layer, a lower electrode disposed on the first hydrogen getter layer and connected to the first hydrogen getter layer, an organic light emitting layer and an upper electrode, and a gate driver of a non-display unit of a display panel a second thin film transistor disposed on the second thin film transistor; and a second hydrogen getter layer disposed on the second thin film transistor. With this structure, it is possible to prevent the threshold voltage of the first thin film transistor and the threshold voltage of the second thin film transistor from being shifted by hydrogen remaining in the passivation layer covering the organic light emitting diode.

본 발명에 따르면, 유기 발광 소자와 산화물 박막 트랜지스터 사이에 수소 게터층을 형성함으로써, 패시베이션층 내의 잔류 수소가 산화물 박막 트랜지스터로 확산하는 것이 차단되어 산화물 박막 트랜지스터의 문턱 전압 쉬프트가 방지되고, 유기 발광 표시 장치의 신뢰성이 향상될 수 있다. According to the present invention, by forming a hydrogen getter layer between the organic light emitting diode and the oxide thin film transistor, diffusion of residual hydrogen in the passivation layer to the oxide thin film transistor is prevented, thereby preventing a shift in the threshold voltage of the oxide thin film transistor, and organic light emitting display The reliability of the device can be improved.

또한, 본 발명에 따르면, 유기 발광 소자의 하부 전극과 산화물 박막 트랜지스터의 드레인 전극 사이에 수소 게터층을 배치시키고 전기적으로 서로 연결시킴으로써, 유기 발광 소자의 구동 시에 신호의 지연 및 왜곡이 발생하는 것을 방지하면서 잔류 수소의 확산을 차단할 수 있다. In addition, according to the present invention, by disposing a hydrogen getter layer between the lower electrode of the organic light emitting diode and the drain electrode of the oxide thin film transistor and electrically connecting to each other, delay and distortion of the signal during driving of the organic light emitting diode are prevented. It is possible to block the diffusion of residual hydrogen while preventing it.

상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.In addition to the above-described effects, the specific effects of the present invention will be described together while describing specific details for carrying out the invention below.

도 1은 유기 발광 표시 장치를 개략적으로 설명하기 위한 블록도이다.
도 2는 유기 발광 표시 장치를 구성하는 각 구성들의 연결 및 배치 관계를 개략적으로 설명하기 위한 평면도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시부에 배치된 서브 화소를 나타내는 개략적인 단면도이다.
도 4 내지 도 6은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 비표시부의 일부를 나타내는 개략적인 단면도들이다.
도 7 내지 도 10은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 비표시부의 일부를 나타내는 개략적인 평면도들이다.
1 is a block diagram schematically illustrating an organic light emitting display device.
FIG. 2 is a plan view schematically illustrating a connection and arrangement relationship of components constituting an organic light emitting diode display.
3 is a schematic cross-sectional view illustrating a sub-pixel disposed in a display unit of an organic light emitting diode display according to an exemplary embodiment.
4 to 6 are schematic cross-sectional views illustrating a portion of a non-display portion of an organic light emitting diode display according to example embodiments.
7 to 10 are schematic plan views illustrating a portion of a non-display portion of an organic light emitting diode display according to example embodiments.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above-described objects, features and advantages will be described below in detail with reference to the accompanying drawings, and accordingly, those of ordinary skill in the art to which the present invention pertains will be able to easily implement the technical idea of the present invention. In describing the present invention, if it is determined that a detailed description of a known technology related to the present invention may unnecessarily obscure the gist of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to refer to the same or similar components.

이하에서 구성요소의 "상부 (또는 하부)" 또는 구성요소의 "상 (또는 하)"에 임의의 구성이 배치된다는 것은, 임의의 구성이 상기 구성요소의 상면 (또는 하면)에 접하여 배치되는 것뿐만 아니라, 상기 구성요소와 상기 구성요소 상에 (또는 하에) 배치된 임의의 구성 사이에 다른 구성이 개재될 수 있음을 의미할 수 있다. In the following, that an arbitrary component is disposed on the "upper (or lower)" of a component or "upper (or below)" of a component means that any component is disposed in contact with the upper surface (or lower surface) of the component. Furthermore, it may mean that other components may be interposed between the component and any component disposed on (or under) the component.

또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다. Also, when it is described that a component is "connected", "coupled" or "connected" to another component, the components may be directly connected or connected to each other, but other components are "interposed" between each component. It is to be understood that “or, each component may be “connected,” “coupled,” or “connected” through another component.

본 발명에 따르면, 패시베이션층 내에 잔류하는 수소에 의해 산화물 반도체층이 환원되지 않아 산화물 박막 트랜지스터의 문턱 전압이 유지되고, 신뢰성이 향상된 유기 발광 표시 장치를 제공될 수 있다.According to the present invention, since the oxide semiconductor layer is not reduced by hydrogen remaining in the passivation layer, the threshold voltage of the oxide thin film transistor is maintained, and an organic light emitting diode display with improved reliability can be provided.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 화상을 표시하는 표시부와 상기 표시부를 둘러싸는 비표시부를 포함하는 표시 패널, 상기 표시부의 서브화소에 배치되는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터 상에 배치되고 상기 제1 박막 트랜지스터의 소스/드레인 전극에 연결되는 제1 수소 게터(getter)층, 및 상기 제1 수소 게터층 상에 배치되고, 상기 제1 수소 게터층에 연결되는 하부 전극, 유기 발광층 및 상부 전극을 포함하는 유기 발광 소자, 및 상기 유기 발광 소자를 덮는 패시베이션층을 포함한다. An organic light emitting diode display according to an exemplary embodiment includes a display panel including a display unit displaying an image and a non-display unit surrounding the display unit, a first thin film transistor disposed in a sub-pixel of the display unit, and the first thin film transistor a first hydrogen getter layer disposed on and connected to the source/drain electrodes of the first thin film transistor, and a lower electrode disposed on the first hydrogen getter layer and connected to the first hydrogen getter layer; and an organic light emitting device including an organic light emitting layer and an upper electrode, and a passivation layer covering the organic light emitting device.

상기 제1 수소 게터층의 두께는 상기 하부 전극의 두께보다 두꺼울 수 있다. 상기 제1 수소 게터층은 상기 하부 전극과 다른 물질로 이루어질 수 있다. 상기 제1 수소 게터층의 면적은 상기 하부 전극의 면적과 동일할 수 있다. A thickness of the first hydrogen getter layer may be greater than a thickness of the lower electrode. The first hydrogen getter layer may be formed of a material different from that of the lower electrode. An area of the first hydrogen getter layer may be the same as an area of the lower electrode.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 상기 제1 수소 게터층이 상기 소스/드레인 전극과 연결되는 제1 콘택홀을 포함하는 제1 평탄화층, 및 상기 하부 전극이 상기 제1 수소 게터층과 연결되는 제2 콘택홀을 포함하는 제2 평탄화층을 더 포함하고, 상기 제2 콘택홀은 상기 제1 콘택홀의 적어도 일부와 중첩되도록 배치될 수 있다. In an organic light emitting diode display according to an embodiment of the present invention, the first planarization layer includes a first contact hole through which the first hydrogen getter layer is connected to the source/drain electrodes, and the lower electrode includes the first hydrogen getter layer. A second planarization layer may further include a second planarization layer including a second contact hole connected to the layer, wherein the second contact hole overlaps at least a portion of the first contact hole.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 상기 표시부의 적어도 일측에 위치하고, 제2 박막 트랜지스터를 포함하는 게이트 드라이버, 및 상기 제2 박막 트랜지스터 상에 배치된 제2 수소 게터층을 더 포함할 수 있다. The organic light emitting diode display according to an embodiment of the present invention may further include a gate driver positioned on at least one side of the display unit and including a second thin film transistor, and a second hydrogen getter layer disposed on the second thin film transistor. can

상기 제2 수소 게터층과 상기 제1 수소 게터층은 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 상기 제2 수소 게터층은 상기 제2 박막 트랜지스터의 소스/드레인 전극에 연결될 수 있다. The second hydrogen getter layer and the first hydrogen getter layer may be disposed on the same layer and formed of the same material. The second hydrogen getter layer may be connected to the source/drain electrodes of the second thin film transistor.

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 상기 비표시부에 배치된 접지 배선을 더 포함하고, 상기 제2 수소 게터층은 상기 접지 배선에 연결될 수 있다. The organic light emitting diode display according to an embodiment of the present invention may further include a ground line disposed on the non-display portion, and the second hydrogen getter layer may be connected to the ground line.

상기 제2 수소 게터층은 상기 게이트 드라이버의 전체 영역 상에 하나의 판(plate) 형태로 배치될 수 있다. 이와 달리, 상기 제2 수소 게터층은 상기 게이트 드라이버 상에 서로 이격되어 배치된 복수의 제2 수소 게터층들을 포함할 수 있다. The second hydrogen getter layer may be disposed on the entire area of the gate driver in the form of a single plate. Alternatively, the second hydrogen getter layer may include a plurality of second hydrogen getter layers spaced apart from each other on the gate driver.

본 발명의 일 실시예에 따른 화상을 표시하는 표시부와 상기 표시부를 둘러싸는 비표시부를 포함하는 표시 패널, 상기 표시부의 서브화소에 배치되는 제1 박막 트랜지스터, 상기 제1 박막 트랜지스터 상에 배치되고 상기 제1 박막 트랜지스터의 소스/드레인 전극에 연결되는 제1 수소 게터층, 상기 제1 수소 게터층 상에 배치되고, 상기 제1 수소 게터층에 연결되는 하부 전극, 유기 발광층 및 상부 전극을 포함하는 유기 발광 소자, 상기 비표시부의 게이트 드라이버에 배치되는 제2 박막 트랜지스터, 상기 제2 박막 트랜지스터 상에 배치된 제2 수소 게터층, 및 상기 유기 발광 소자를 덮는 패시베이션층을 포함한다. A display panel including a display unit displaying an image and a non-display unit surrounding the display unit, a first thin film transistor disposed in a sub-pixel of the display unit, and a first thin film transistor disposed on the first thin film transistor according to an embodiment of the present invention Organic comprising a first hydrogen getter layer connected to the source/drain electrodes of the first thin film transistor, a lower electrode disposed on the first hydrogen getter layer and connected to the first hydrogen getter layer, an organic light emitting layer, and an upper electrode a light emitting device, a second thin film transistor disposed on a gate driver of the non-display unit, a second hydrogen getter layer disposed on the second thin film transistor, and a passivation layer covering the organic light emitting device.

이하에서는, 도면을 참조하여 본 발명의 실시예들에 따른 유기 발광 표시 장치를 설명하도록 한다.Hereinafter, an organic light emitting diode display according to embodiments of the present invention will be described with reference to the drawings.

도 1은 유기 발광 표시 장치를 개략적으로 설명하기 위한 블록도이다. 도 2는 유기 발광 표시 장치를 구성하는 각 구성들의 연결 및 배치 관계를 개략적으로 설명하기 위한 평면도이다.1 is a block diagram schematically illustrating an organic light emitting display device. FIG. 2 is a plan view schematically illustrating a connection and arrangement relationship of components constituting an organic light emitting diode display.

다만, 도 1과 도 2의 경우 본 발명의 예시적인 일 실시예인 것으로 본 발명에 따른 유기 발광 표시 장치(100)의 각 구성들의 연결 및 배치 관계는 이에 한정되지 않는다.However, in the case of FIGS. 1 and 2 , as an exemplary embodiment of the present invention, the connection and arrangement relationship of each component of the organic light emitting display device 100 according to the present invention is not limited thereto.

유기 발광 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(140, Timing Controller), 데이터 드라이버(120, Data Driver) 및 게이트 드라이버(130, Gate Driver)를 포함할 수 있다.The organic light emitting diode display 100 may include a display panel 110 , a timing controller 140 , a data driver 120 , and a gate driver 130 .

표시 패널(110)은 화소(Pixel: P) 어레이를 포함하여 화상을 표시하는 표시부(DA)와 화상을 표시하지 않는 비표시부(NDA)를 포함할 수 있다. The display panel 110 may include a display unit DA that displays an image including a pixel (P) array and a non-display unit NDA that does not display an image.

비표시부(NDA)는 표시부(DA)의 주위를 둘러싸도록 배치될 수 있다. 비표시부(NDA)에는 게이트 드라이버(130), 데이터 드라이브 IC 패드부(DPA) 및 접지 배선(VSSL), 전원 공급 배선 등의 각종 배선들이 배치될 수 있으며, 비표시부(NDA)는 베젤부에 대응될 수 있다.The non-display area NDA may be disposed to surround the periphery of the display area DA. Various wires such as the gate driver 130 , the data drive IC pad part DPA and the ground wire VSSL and the power supply wire may be disposed in the non-display part NDA, and the non-display part NDA corresponds to the bezel part can be

표시 패널(110)의 표시부(DA)는 일 방향으로 배열된 복수의 게이트 배선들(Gate Line: GL)과 게이트 배선들(GL)과 직교하도록 일 방향으로 배열된 복수의 데이터 배선들(Data Line: DL)에 의해 형성되는 복수의 화소 영역들을 포함할 수 있다. 복수의 화소 영역들은 매트릭스 형태로 배열되고, 각각의 화소 영역에는 복수의 서브화소들(Sub Pixel: SP)을 포함하는 화소(Pixel: P)가 배치될 수 있다. 각각의 서브화소(SP)에는 게이트 배선(GL)과 데이터 배선(DL)에 연결되는 적어도 하나의 박막 트랜지스터가 배치될 수 있다. The display unit DA of the display panel 110 includes a plurality of gate lines GL arranged in one direction and a plurality of data lines arranged in one direction to cross the gate lines GL. : DL) may include a plurality of pixel regions. A plurality of pixel areas may be arranged in a matrix form, and a pixel P including a plurality of sub-pixels SP may be disposed in each pixel area. At least one thin film transistor connected to the gate line GL and the data line DL may be disposed in each subpixel SP.

게이트 드라이버(130)는 타이밍 컨트롤러(140)로부터 인가되는 게이트 제어신호에 응답하여 화소들의 박막 트랜지스터들의 온/오프(On/Off)를 제어하고, 데이터 드라이버(120)로부터 인가되는 데이터 전압(Vdata)이 적합한 화소 회로로 제공되도록 해준다. 이를 위하여 게이트 드라이버(130)는 스캔 신호나 발광 신호와 같은 게이트 신호들을 순차적으로 출력하며, 게이트 배선(GL)들에 게이트 신호들을 순차적으로 공급한다. 게이트 신호가 게이트 배선(GL)에 공급되는 경우, 데이터 전압은 특정한 게이트 배선(GL)과 연결된 화소 회로의 서브화소로 인가될 수 있다. The gate driver 130 controls on/off of the thin film transistors of the pixels in response to a gate control signal applied from the timing controller 140 , and a data voltage Vdata applied from the data driver 120 . This makes it possible to provide a suitable pixel circuit. To this end, the gate driver 130 sequentially outputs gate signals such as a scan signal or an emission signal, and sequentially supplies the gate signals to the gate lines GL. When the gate signal is supplied to the gate line GL, the data voltage may be applied to a sub-pixel of a pixel circuit connected to a specific gate line GL.

게이트 드라이버(130)는 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit: Gate Driver IC)를 포함할 수 있으며, 구동 방식이나 표시 패널(110)의 설계 방식에 따라 표시 패널(110)의 일측 또는 양측에 위치할 수 있다. 게이트 드라이버(130)에는 복수의 박막 트랜지스터들이 배치될 수 있다. The gate driver 130 may include one or more gate driver integrated circuits (Gate Driver ICs), one or both sides of the display panel 110 depending on a driving method or a design method of the display panel 110 . can be located in A plurality of thin film transistors may be disposed in the gate driver 130 .

게이트 드라이버(130)는 도 2에 도시된 바와 같이 게이트-드라이버 인 패널(Gate-driver In Panel: GIP) 방식으로 게이트 드라이버 집적 회로가 표시 패널(110) 상에 직접 형성될 수 있다. 게이트-드라이버 인 패널 방식으로 형성된 게이트 드라이버(130)는 표시부(DA)의 일측 또는 양측 외곽부인 비표시부(NDA)에 배치될 수 있다. As shown in FIG. 2 , in the gate driver 130 , a gate driver integrated circuit may be directly formed on the display panel 110 using a gate-driver in panel (GIP) method. The gate driver 130 formed in a gate-driver-in-panel method may be disposed in the non-display area NDA, which is an outer portion of one or both sides of the display area DA.

데이터 드라이버(120)는 특정 게이트 배선(GL)이 열리면 타이밍 컨트롤러(140)로부터 수신한 영상 데이터를 아날로그 형태의 데이터 전압으로 변환하고, 게이트 제어 신호와 동기화하여 데이터 전압을 데이터 배선(DL)으로 공급한다.When the specific gate line GL is opened, the data driver 120 converts the image data received from the timing controller 140 into an analog data voltage, and supplies the data voltage to the data line DL in synchronization with the gate control signal. do.

데이터 드라이버(120)는 적어도 하나의 소스 드라이버 집적회로(121, Source Driver Integrated Circuit: Source Driver IC)를 포함할 수 있다. 각각의 소스 드라이버 집적회로(121)는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시 패널(110)에 직접 배치 또는 집적화되어 배치될 수도 있다. 또한, 각각의 소스 드라이버 집적회로(121)는, 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 예를 들어 도 2에 도시된 바와 같이, 각각의 소스 드라이버 집적회로(121)는 연성 필름(123)에 실장되고, 연성 필름(123)의 일 단은 적어도 하나의 컨트롤 인쇄회로기판(150, Control Printed Circuit Board)에 본딩되고, 타 단은 표시 패널(110)의 데이터 드라이브 IC 패드부(DPA)에 본딩된다.The data driver 120 may include at least one source driver integrated circuit 121 (Source Driver Integrated Circuit: Source Driver IC). Each of the source driver integrated circuits 121 is connected to a bonding pad of the display panel 110 by a tape automated bonding (TAB) method or a chip-on-glass (COG) method, or the display panel It may be disposed directly or integrated in 110 . In addition, each of the source driver integrated circuits 121 may be implemented in a Chip On Film (COF) method. For example, as shown in FIG. 2 , each source driver integrated circuit 121 is mounted on a flexible film 123 , and one end of the flexible film 123 is at least one control printed circuit board 150 , Control printed circuit board), and the other end is bonded to the data drive IC pad part DPA of the display panel 110 .

따라서, 연성 필름(123)에는 표시 패널(110)의 데이터 드라이브 IC 패드부(DPA)와 소스 드라이버 집적회로(121)를 연결하는 배선들과, 데이터 드라이브 IC 패드부(DPA)와 컨트롤 인쇄회로기판(150)의 배선들을 연결하는 배선들이 형성될 수 있다.Accordingly, the flexible film 123 includes wires connecting the data drive IC pad part DPA of the display panel 110 and the source driver integrated circuit 121 , and the data drive IC pad part DPA and the control printed circuit board. Wires connecting the wires of 150 may be formed.

컨트롤 인쇄회로기판(150)에는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있으며, 예를 들어 도 2에 도시된 바와 같이 타이밍 컨트롤러(140)가 배치될 수 있다. 또한 컨트롤 인쇄회로기판(150)에는, 표시 패널(110), 데이터 드라이버(120) 및 게이트 드라이버(130) 등으로 각종 전압 또는 전류를 공급해주거나 공급할 각종 전압 또는 전류를 제어하는 전원 컨트롤러가 더 배치될 수 있다.A plurality of circuits implemented with driving chips may be mounted on the control printed circuit board 150 , and for example, a timing controller 140 may be disposed as shown in FIG. 2 . In addition, a power controller for supplying various voltages or currents to the display panel 110 , the data driver 120 , the gate driver 130 , or controlling various voltages or currents to be supplied is further disposed on the control printed circuit board 150 . can

타이밍 컨트롤러(140)는 게이트 제어 신호를 게이트 드라이버(130)에 제공하고, 데이터 제어 신호를 데이터 드라이버(120)에 제공함으로써 데이터 드라이버(120)와 게이트 드라이버(130)를 제어한다.The timing controller 140 controls the data driver 120 and the gate driver 130 by providing the gate control signal to the gate driver 130 and providing the data control signal to the data driver 120 .

또한, 타이밍 컨트롤러(140)는 각 프레임에서 구현하는 타이밍에 따라 스캔을 시작하고, 외부에서 입력되는 입력 영상 데이터를 데이터 드라이버(120)에서 사용하는 데이터 신호 형식에 맞게 전환하여 전환된 영상 데이터를 출력하고, 스캔에 맞춰 적당한 시간에 데이터 구동을 통제한다.In addition, the timing controller 140 starts scanning according to the timing implemented in each frame, and converts input image data input from the outside to match the data signal format used by the data driver 120 to output the converted image data. and control the data operation at an appropriate time according to the scan.

접지 배선(VSSL)은 표시부(DA)의 가장자리를 따라 연장되며, 비표시부(NDA)에 배치되고, 그 양 끝단은 데이터 드라이브 IC 패드부(DPA)에 연결될 수 있다. 접지 배선(VSSL)은 게이트 드라이버(130)에 인접하게 배치될 수 있다. 접지 배선(VSSL)은 외부로부터 유입되는 정전기로부터 비표시부(NDA) 및 표시부(DA)의 박막 트랜지스터들을 보호하는 역할을 할 수 있다. The ground line VSSL extends along the edge of the display unit DA, is disposed on the non-display unit NDA, and both ends thereof may be connected to the data drive IC pad unit DPA. The ground line VSSL may be disposed adjacent to the gate driver 130 . The ground line VSSL may serve to protect the thin film transistors of the non-display unit NDA and the display unit DA from static electricity introduced from the outside.

도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 표시부에 배치된 하나의 서브화소를 나타내는 개략적인 단면도이다. 3 is a schematic cross-sectional view illustrating one sub-pixel disposed in a display unit of an organic light emitting diode display according to an exemplary embodiment.

도 3을 참조하면, 본 실시예에 따른 유기 발광 표시 장치는 기판(201) 상에 형성된 제1 박막 트랜지스터(210), 제1 수소 게터층(245), 유기 발광 소자(250), 뱅크(270) 및 패시베이션층(260) 등을 포함할 수 있다. 본 실시예에 따른 유기 발광 표시 장치는 유기 발광 소자(250)에 대응하여 패시베이션층(260) 상에 배치된 컬러필터를 더 포함할 수 있다. Referring to FIG. 3 , the organic light emitting diode display according to the present exemplary embodiment includes a first thin film transistor 210 , a first hydrogen getter layer 245 , an organic light emitting diode 250 , and a bank 270 formed on a substrate 201 . ) and a passivation layer 260 . The organic light emitting diode display according to the present exemplary embodiment may further include a color filter disposed on the passivation layer 260 to correspond to the organic light emitting diode 250 .

기판(201)은 도 1 및 도 2를 참조하여 상술한, 화소들(P)이 배치된 표시부(DA)와 게이트 드라이버(130), 데이터 드라이브 IC 패드부(DPA) 및 접지 배선(VSSL) 등의 각종 배선들이 배치된 비표시부(NDA)가 형성되는 표시 패널(110)의 베이스 기판이다. 제1 기판(201)은 플라스틱 기판 또는 유리 기판일 수 있다.The substrate 201 includes the display unit DA on which the pixels P are disposed, the gate driver 130 , the data drive IC pad unit DPA, the ground line VSSL, and the like, described above with reference to FIGS. 1 and 2 . It is a base substrate of the display panel 110 on which the non-display area NDA on which various wirings are disposed is formed. The first substrate 201 may be a plastic substrate or a glass substrate.

기판(201) 상에는 제1 박막 트랜지스터(210), 제1 박막 트랜지스터(210)에 연결되는 제1 수소 게터층(245) 및 제1 수소 게터층(245)을 통해 제1 박막 트랜지스터(210)에 연결되는 유기 발광 소자(250)가 배치된다. On the substrate 201 , a first thin film transistor 210 , a first hydrogen getter layer 245 connected to the first thin film transistor 210 , and a first hydrogen getter layer 245 are connected to the first thin film transistor 210 . The connected organic light emitting device 250 is disposed.

기판(201) 상에는 제1 박막 트랜지스터(210)가 형성되기 전에 버퍼층이 형성될 수 있다. 상기 버퍼층은 투습에 취약한 기판(201)을 통해 침투하는 수분으로부터 제1 박막 트랜지스터(210)와 유기 발광 소자(250)를 보호하는 역할을 한다. 상기 버퍼층은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물(SiON) 등의 절연물질로 단층 또는 다층으로 형성될 수 있다. A buffer layer may be formed on the substrate 201 before the first thin film transistor 210 is formed. The buffer layer serves to protect the first thin film transistor 210 and the organic light emitting diode 250 from moisture penetrating through the substrate 201 which is vulnerable to moisture permeation. The buffer layer may be formed of a single layer or multiple layers of an insulating material such as silicon oxide, silicon nitride, or silicon oxynitride (SiON).

제1 박막 트랜지스터(210)는 제1 액티브층(211), 제1 게이트 전극(212), 제1 게이트 절연층(213), 제1 소스/드레인 전극들(214, 215)을 포함한다. 도 3에서는 제1 박막 트랜지스터(210)가 예시적으로 코플라나(coplanar) 구조를 가지는 것으로 도시되었으나 이에 한정되는 것은 아니다. 제1 박막 트랜지스터(210)는 역 스태거드(inverted staggered) 구조와 같은 다양한 형태로 형성될 수 있다.The first thin film transistor 210 includes a first active layer 211 , a first gate electrode 212 , a first gate insulating layer 213 , and first source/drain electrodes 214 and 215 . In FIG. 3 , the first thin film transistor 210 exemplarily has a coplanar structure, but is not limited thereto. The first thin film transistor 210 may be formed in various shapes such as an inverted staggered structure.

제1 박막 트랜지스터(210)는 산화물 박막 트랜지스터로서, 제1 액티브층(211)은 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide), ZGO(Zinc Gallium Oxide) 등의 산화물 반도체 물질로 이루어질 수 있다. 제1 액티브층(211)의 양 가장자리에 불순물이 도핑될 수 있다. The first thin film transistor 210 is an oxide thin film transistor, and the first active layer 211 includes indium gallium zinc oxide (IGZO), zinc tin oxide (ZTO), zinc indium oxide (ZIO), zinc gallium oxide (ZGO), etc. of an oxide semiconductor material. Both edges of the first active layer 211 may be doped with impurities.

제1 액티브층(211) 상에는 제1 게이트 절연층(213)이 형성될 수 있다. 도 3에는 제1 액티브층(211)의 일부 영역 상에 제1 게이트 절연층(213)이 형성된 것으로 도시되었으나, 이와 달리, 제1 게이트 절연층(213)은 기판(201)의 상면 전체에 형성될 수 있다. 제1 게이트 절연층(213)은 예를 들어, 실리콘 산화물로 형성될 수 있다. A first gate insulating layer 213 may be formed on the first active layer 211 . 3 shows that the first gate insulating layer 213 is formed on a partial region of the first active layer 211 , however, the first gate insulating layer 213 is formed on the entire upper surface of the substrate 201 . can be The first gate insulating layer 213 may be formed of, for example, silicon oxide.

제1 게이트 절연층(213) 상에는 제1 액티브층(211)의 적어도 일부 영역에 대응되는 제1 게이트 전극(212)이 형성된다. 제1 게이트 전극(212)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 백금(Pt), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 팔라듐(Pd), 은(Ag), 텅스텐(W) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. A first gate electrode 212 corresponding to at least a partial region of the first active layer 211 is formed on the first gate insulating layer 213 . The first gate electrode 212 includes molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), platinum (Pt), titanium (Ti), nickel (Ni), neodymium (Nd), palladium ( Pd), silver (Ag), tungsten (W), and copper (Cu) may be formed as a single layer or multiple layers made of any one or an alloy thereof.

제1 게이트 전극(212) 상에는 층간 절연층(222)이 형성될 수 있다. 층간 절연층(222)은 제1 게이트 전극(212), 제1 액티브층(211) 및 제1 게이트 절연층(213)을 덮을 수 있다. An interlayer insulating layer 222 may be formed on the first gate electrode 212 . The interlayer insulating layer 222 may cover the first gate electrode 212 , the first active layer 211 , and the first gate insulating layer 213 .

층간 절연층(222)은 실리콘 산화물, 실리콘 질화물 또는 실리콘 산질화물(SiON) 등과 같은 무기 절연물질로 형성되거나, 벤조시클로부텐 (benzocyclobutene)이나 포토아크릴(photo-acryl) 등과 같은 유기 절연물질로 형성될 수 있다.The interlayer insulating layer 222 may be formed of an inorganic insulating material such as silicon oxide, silicon nitride, or silicon oxynitride (SiON), or an organic insulating material such as benzocyclobutene or photo-acryl. can

층간 절연층(222) 상에는 금속과 같은 도전성 물질로 이루어지는 제1 소스/드레인 전극들(214, 215)이 형성되고, 제1 게이트 절연층(213)과 층간 절연층(222)에 형성된 콘택홀들에 의해 노출되는 제1 액티브층(211)의 양쪽 끝단에 각각 전기적으로, 물리적으로 연결될 수 있다. 제1 소스/드레인 전극들(214, 215) 중 어느 하나는 소스 전극이고 다른 하나는 드레인 전극일 수 있다. 제1 소스/드레인 전극들(214, 215)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 백금(Pt), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 팔라듐(Pd), 은(Ag), 텅스텐(W) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.First source/drain electrodes 214 and 215 made of a conductive material such as metal are formed on the interlayer insulating layer 222 , and contact holes formed in the first gate insulating layer 213 and the interlayer insulating layer 222 . It may be electrically and physically connected to both ends of the first active layer 211 exposed by the . One of the first source/drain electrodes 214 and 215 may be a source electrode and the other may be a drain electrode. The first source/drain electrodes 214 and 215 may include molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), platinum (Pt), titanium (Ti), nickel (Ni), neodymium ( Nd), palladium (Pd), silver (Ag), tungsten (W), and copper (Cu) may be formed as a single layer or multiple layers made of an alloy thereof.

제1 소스/드레인 전극들(214, 215), 및 층간 절연층(222) 상에는 제1 박막 트랜지스터(210)를 절연하기 위한 보호층(224)이 형성될 수 있다. 보호층(224)은 무기 절연 물질, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 또는 이들의 다중층으로 형성될 수 있다.A protective layer 224 for insulating the first thin film transistor 210 may be formed on the first source/drain electrodes 214 and 215 and the interlayer insulating layer 222 . The protective layer 224 may be formed of an inorganic insulating material, for example, silicon oxide, silicon nitride, silicon oxynitride, or a multilayer thereof.

보호층(224) 상에는 제1 박막 트랜지스터(210)로 인한 단차를 평탄하게 하기 위한 제1 평탄화층(230)이 형성될 수 있다. 제1 평탄화층(230)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연 물질로 형성될 수 있다. A first planarization layer 230 for flattening a step caused by the first thin film transistor 210 may be formed on the passivation layer 224 . The first planarization layer 230 is made of an organic insulating material such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. can be formed.

제1 평탄화층(230) 상에는 제1 수소 게터(getter)층(245)이 형성될 수 있다. 제1 수소 게터층(245)은 보호층(224)과 제1 평탄화층(230)을 관통하는 제1 콘택홀(245h)을 통해 제1 소스/드레인 전극(214)에 전기적으로, 물리적으로 연결될 수 있다. A first hydrogen getter layer 245 may be formed on the first planarization layer 230 . The first hydrogen getter layer 245 may be electrically and physically connected to the first source/drain electrode 214 through the first contact hole 245h penetrating the passivation layer 224 and the first planarization layer 230 . can

제1 수소 게터층(245)은 패시베이션층(260)에 잔류하는 수소(H)들을 흡수함으로써, 수소들이 제1 박막 트랜지스터(210)으로 확산하는 것을 차단할 수 있다. 제1 수소 게터층(245)은 수소를 흡수 또는 차단하는 기능을 충실히 수행할 수 있도록 두껍게 형성되는 것이 좋다. 제1 수소 게터층(245)의 두께는 유기 발광 소자(250)의 하부 전극(251)의 두께보다 더 두꺼울 수 있다. 예를 들어, 제1 수소 게터층(245)은 수십 nm ~ 수 μm 의 두께를 가질 수 있다. The first hydrogen getter layer 245 absorbs hydrogen (H) remaining in the passivation layer 260 , thereby blocking diffusion of hydrogen into the first thin film transistor 210 . It is preferable that the first hydrogen getter layer 245 be thickly formed to faithfully perform a function of absorbing or blocking hydrogen. The thickness of the first hydrogen getter layer 245 may be greater than the thickness of the lower electrode 251 of the organic light emitting diode 250 . For example, the first hydrogen getter layer 245 may have a thickness of several tens of nm to several μm.

제1 수소 게터층(245)은 하부 전극(251)과 다른 물질로 이루어질 수 있다. 제1 수소 게터층(245)은 몰리브덴(Mo), 몰리브덴-티타늄 합금(MoTi), 티타늄(Ti), 지르코늄(Zr), 토륨(Th), 바나듐(V), 팔라듐(Pd), 니켈(Ni), 주석(Sn), 알루미늄(Al), 은(Ag), 구리(Cu), 크롬(Cr), 금(Au), 백금(Pt), 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 제1 수소 게터층(245)은 티타늄(Ti), 티타늄 합금 또는 티타늄을 포함하는 다중층으로 이루어질 수 있다. 제1 수소 게터층(245)은 구리(Cu) 및 몰리브덴-티타늄(MoTi) 합금이 적층된 다중층으로 이루어질 수 있다. 여기서, 구리(Cu)는 몰리브덴-티타늄(MoTi) 합금의 크랙을 방지하는 역할을 할 수 있다. The first hydrogen getter layer 245 may be made of a material different from that of the lower electrode 251 . The first hydrogen getter layer 245 includes molybdenum (Mo), molybdenum-titanium alloy (MoTi), titanium (Ti), zirconium (Zr), thorium (Th), vanadium (V), palladium (Pd), nickel (Ni). ), tin (Sn), aluminum (Al), silver (Ag), copper (Cu), chromium (Cr), gold (Au), platinum (Pt), a single layer or multiple It can be formed in layers. The first hydrogen getter layer 245 may be formed of titanium (Ti), a titanium alloy, or a multilayer including titanium. The first hydrogen getter layer 245 may be formed of a multilayer in which copper (Cu) and a molybdenum-titanium (MoTi) alloy are stacked. Here, copper (Cu) may serve to prevent cracks in the molybdenum-titanium (MoTi) alloy.

제1 수소 게터층(245)이 두껍게 형성될 경우, 크랙(crack)이 발생하거나 파티클이 형성될 수 있다. 제1 평탄화층(230) 상에는 제1 수소 게터층(245)으로 인한 단차를 평탄하게 하기 위한 제2 평탄화층(230)이 형성될 수 있다. 제2 평탄화층(235)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 절연 물질로 형성될 수 있다. When the first hydrogen getter layer 245 is thickly formed, cracks or particles may be formed. A second planarization layer 230 for flattening a step caused by the first hydrogen getter layer 245 may be formed on the first planarization layer 230 . The second planarization layer 235 is made of an organic insulating material such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. can be formed.

제2 평탄화층(235) 상에는 유기 발광 소자(250) 및 뱅크(270)가 형성될 수 있다. 유기 발광 소자(250)는 하부 전극(251), 유기 발광층(253), 및 상부 전극(255)을 포함할 수 있다. 하부 전극(251)은 애노드 전극이고, 상부 전극(255)은 캐소드 전극일 수 있다. An organic light emitting diode 250 and a bank 270 may be formed on the second planarization layer 235 . The organic light emitting device 250 may include a lower electrode 251 , an organic light emitting layer 253 , and an upper electrode 255 . The lower electrode 251 may be an anode electrode, and the upper electrode 255 may be a cathode electrode.

하부 전극(251)은 제2 평탄화층(235) 상에 형성될 수 있다. 하부 전극(251)은 제2 평탄화층(235)을 관통하는 제2 콘택홀(251h)을 통해 제1 수소 게터층(245)에 전기적으로, 물리적으로 연결될 수 있다. 제2 콘택홀(251h)은 제1 콘택홀(245h)의 적어도 일부와 중첩되도록 배치될 수 있다. 이렇게 함으로써, 제1 수소 게터층(245)에 크랙이 있더라도 제1 소스/드레인 전극(214)로부터 하부 전극(251)까지 전기적 연결이 보장될 수 있다. The lower electrode 251 may be formed on the second planarization layer 235 . The lower electrode 251 may be electrically and physically connected to the first hydrogen getter layer 245 through the second contact hole 251h passing through the second planarization layer 235 . The second contact hole 251h may be disposed to overlap at least a portion of the first contact hole 245h. By doing so, even if there is a crack in the first hydrogen getter layer 245 , electrical connection from the first source/drain electrode 214 to the lower electrode 251 can be ensured.

하부 전극(251), 제1 수소 게터층(245) 및 제1 소스/드레인 전극(214)은 전기적으로 연결되어 있으므로, 유기 발광 소자(250)의 구동 시에 하부 전극(251), 제1 수소 게터층(245) 및 제1 소스/드레인 전극(214)은 동일하거나 유사한 전위(potential)를 가질 수 있다. 따라서, 하부 전극(251)에 아래에 이격되어 제1 수소 게터층(245)이 배치되더라도 기생 커패시턴스가 최소화됨으로써, 기생 커패시턴스에 의한 신호의 지연 또는 왜곡이 발생하지 않거나 최소화될 수 있다. Since the lower electrode 251 , the first hydrogen getter layer 245 , and the first source/drain electrodes 214 are electrically connected, the lower electrode 251 and the first hydrogen electrode 251 are electrically connected to each other when the organic light emitting diode 250 is driven. The getter layer 245 and the first source/drain electrode 214 may have the same or similar potential. Therefore, even when the first hydrogen getter layer 245 is disposed below the lower electrode 251, the parasitic capacitance is minimized, so that delay or distortion of a signal due to the parasitic capacitance does not occur or can be minimized.

만약, 제1 수소 게터층(245)이 하부 전극(251)과 전기적으로 절연되어 있고, 하부 전극(251)이 직접 제1 소스/드레인 전극(215)에 연결되는 경우, 즉 제1 수소 게터층(245)이 플로팅(floating)되어 있는 경우에는, 하부 전극(251)과 제1 수소 게터층(245) 사이의 간격으로 인해 기생 커패시턴스가 생기고, 이로 인해 신호의 지연 및 왜곡이 발생할 수 있다. 이러한 신호의 지연 및 왜곡은 유기 발광 표시 장치의 표시 품질을 저하시킬 수 있다. 제1 수소 게터층(245)이 플로팅되어 있으면, 제1 수소 게터층(245)의 전위(potential)가 제어될 수 없기 때문에 기생 커패시턴스의 크기도 때때로 달라질 수 있고, 신호 지연 및 왜곡의 정도도가 때때로 달라질 수 있다. If the first hydrogen getter layer 245 is electrically insulated from the lower electrode 251 and the lower electrode 251 is directly connected to the first source/drain electrode 215 , that is, the first hydrogen getter layer When 245 is floating, parasitic capacitance is generated due to a gap between the lower electrode 251 and the first hydrogen getter layer 245 , which may cause delay and distortion of the signal. The delay and distortion of the signal may deteriorate display quality of the organic light emitting diode display. When the first hydrogen getter layer 245 is floating, the magnitude of the parasitic capacitance may also sometimes vary because the potential of the first hydrogen getter layer 245 cannot be controlled, and the degree of signal delay and distortion is reduced. Sometimes it can be different.

제1 수소 게터층(245)의 면적은 하부 전극(251)의 면적과 동일할 수 있다. 제1 수소 게터층(245)의 면적이 클수록 수소 흡수 측면에서 좋을 수 있지만, 하부 전극(251)의 면적보다 너무 클 경우, 인접한 서브화소들 간의 제1 수소 게터층들(245)사이의 간격이 너무 좁아지게 되고, 이 때문에 인접한 서브화소들 상호간에 신호 간섭이 발생할 수 있다. 따라서, 제1 수소 게터층(245)은 하부 전극(251)의 직하부에 배치되고, 하부 전극(251)과 동일한 면적으로 가지는 것이 바람직하다. 다만, 이와 달리, 인접한 서브화소들 상호간에 신호 간섭이 크게 문제되지 않는 범위에서 제1 수소 게터층(245)의 면적은 하부 전극(251)의 면적보다 클 수 있다. 또는 제1 수소 게터층(245)의 면적은 하부 전극(251)의 면적보다 작을 수도 있다.The area of the first hydrogen getter layer 245 may be the same as the area of the lower electrode 251 . The larger the area of the first hydrogen getter layer 245 is, the better in terms of hydrogen absorption, but when the area of the lower electrode 251 is too large, the distance between the first hydrogen getter layers 245 between adjacent sub-pixels decreases. It becomes too narrow, and for this reason, signal interference between adjacent sub-pixels may occur. Accordingly, the first hydrogen getter layer 245 is disposed directly under the lower electrode 251 and preferably has the same area as the lower electrode 251 . However, in contrast to this, the area of the first hydrogen getter layer 245 may be larger than the area of the lower electrode 251 in a range in which signal interference between adjacent sub-pixels is not significantly problematic. Alternatively, the area of the first hydrogen getter layer 245 may be smaller than the area of the lower electrode 251 .

뱅크(270)는 서브화소 영역들의 경계에 형성될 수 있다. 뱅크(270)는 서브화소 영역들을 구획하기 위해 제2 평탄화층(235) 상에서, 하부 전극(251)의 가장자리를 덮도록 형성될 수 있다. 뱅크(270)가 형성된 영역은 광을 발광하지 않으므로 비발광부로 정의될 수 있고, 뱅크(270)가 형성되지 않은 영역은 발광부로 정의될 수 있다. The bank 270 may be formed at the boundary of the sub-pixel regions. The bank 270 may be formed to cover the edge of the lower electrode 251 on the second planarization layer 235 to partition the sub-pixel regions. A region in which the bank 270 is formed does not emit light, so it may be defined as a non-emission part, and a region in which the bank 270 is not formed may be defined as a light emitting part.

뱅크(270)는 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드수지(polyamide resin), 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다. The bank 270 may be formed of an organic material such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. .

하부 전극(251)과 뱅크(270) 상에는 유기 발광층(253)이 형성될 수 있다. 구체적으로, 유기 발광층(253)은 뱅크(270) 및 뱅크(270)에 의해 덮이지 않은 하부 전극(251)을 덮을 수 있다. An organic emission layer 253 may be formed on the lower electrode 251 and the bank 270 . Specifically, the organic emission layer 253 may cover the bank 270 and the lower electrode 251 not covered by the bank 270 .

유기 발광층(253)은 적색 광, 녹색 광, 청색 광 및 백색 광 중 어느 하나의 광을 방출할 수 있다. 유기 발광층(253)은 예를 들어, 백색 광을 방출하는 백색 발광층일 수 있다. 이 경우, 유기 발광층(253)은 2 개 이상의 스택(stack)이 적층된 탠덤(tandem) 구조로 형성될 수 있다. 각각의 스택들은 정공 수송층(hole transporting layer), 적어도 하나의 발광층(light emitting layer), 및 전자 수송층(electron transporting layer)을 포함할 수 있다. 또한, 스택들 사이에는 전하 생성층(charge generation layer)이 형성될 수 있다. 유기 발광층(253)은 예를 들어, 420nm 내지 460nm의 파장에서 피크를 가지는 청색 발광층 및 520nm 내지 560nm의 파장에서 피크를 가지는 녹색 또는 황녹색 발광층을 포함할 수 있다. 유기 발광층(253)은 녹색 또는 황녹색 발광층에 접하는 적색 발광층을 더 포함할 수 있다. 적색 발광층은 620nm 내지 640nm 의 파장에서 피크를 가질 수 있다. The organic emission layer 253 may emit any one of red light, green light, blue light, and white light. The organic light emitting layer 253 may be, for example, a white light emitting layer emitting white light. In this case, the organic emission layer 253 may be formed in a tandem structure in which two or more stacks are stacked. Each of the stacks may include a hole transporting layer, at least one light emitting layer, and an electron transporting layer. Also, a charge generation layer may be formed between the stacks. The organic light emitting layer 253 may include, for example, a blue light emitting layer having a peak at a wavelength of 420 nm to 460 nm and a green or yellow green light emitting layer having a peak at a wavelength of 520 nm to 560 nm. The organic emission layer 253 may further include a red emission layer in contact with the green or yellow-green emission layer. The red light emitting layer may have a peak at a wavelength of 620 nm to 640 nm.

본 실시예에서, 유기 발광 소자(250)는 기판(201)을 향하는 방향과 반대 방향으로, 즉 상부 방향으로 광을 발광하는 상부 발광(top emission) 방식으로 구현될 수 있다. 이 경우, 하부 전극(251)은 반사 전극일 수 있다. 하부 전극(251)은 예를 들어, 알루미늄과 티타늄의 적층 구조(Ti/Al/Ti), 알루미늄과 인듐주석산화물(ITO)의 적층 구조(ITO/Al/ITO), APC 합금, 및 APC 합금과 ITO의 적층 구조(ITO/APC/ITO)와 같은 반사율이 높은 금속물질로 형성될 수 있다. APC 합금은 은(Ag), 팔라듐(Pd), 및 구리(Cu)의 합금이다.In this embodiment, the organic light emitting diode 250 may be implemented in a top emission method in which light is emitted in a direction opposite to the direction toward the substrate 201 , that is, in an upper direction. In this case, the lower electrode 251 may be a reflective electrode. The lower electrode 251 has, for example, a stacked structure of aluminum and titanium (Ti/Al/Ti), a stacked structure of aluminum and indium tin oxide (ITO) (ITO/Al/ITO), an APC alloy, and an APC alloy and It may be formed of a metal material having a high reflectance, such as a stacked structure of ITO (ITO/APC/ITO). The APC alloy is an alloy of silver (Ag), palladium (Pd), and copper (Cu).

유기 발광층(253) 상에는 상부 전극(255)이 형성될 수 있다. 상부 전극(255)은 투과 전극일 수 있다. 상부 전극(255)은 예를 들어, 인듐주석산화물(ITO), 안티몬주석산화물(ATO), 인듐아연산화물(IZO)과 같은 투명 도전성 산화물로 형성될 수 있다. 또한, 상부 전극(255)은 반투과 전극일 수 있다. 상부 전극(255)이 광의 반투과성을 가지는 얇은 금속막으로 이루어질 수 있다. 상기 금속막은 마그네슘(Mg), 은(Ag)과 마그네슘(Mg)의 합금, 또는 이들의 다층으로 이루어질 수 있다. 이 경우, 스트롱 캐비티(strong cavity) 효과에 의해 유기 발광 소자(250)의 휘도가 증가될 수 있다. An upper electrode 255 may be formed on the organic emission layer 253 . The upper electrode 255 may be a transparent electrode. The upper electrode 255 may be formed of, for example, a transparent conductive oxide such as indium tin oxide (ITO), antimony tin oxide (ATO), or indium zinc oxide (IZO). Also, the upper electrode 255 may be a transflective electrode. The upper electrode 255 may be formed of a thin metal film having light transmissivity. The metal layer may be formed of magnesium (Mg), an alloy of silver (Ag) and magnesium (Mg), or a multilayer thereof. In this case, the luminance of the organic light emitting diode 250 may be increased due to a strong cavity effect.

상부 전극(255) 상에는 외부에서 산소 또는 수분이 유기 발광 소자들(250)로 침투하는 것을 방지하기 위해 패시베이션층(260)이 형성될 수 있다. 패시베이션층(260)은 무기층과 유기층이 교대로 적층된 다층으로 형성될 수 있으나 이에 한정되지 않는다. A passivation layer 260 may be formed on the upper electrode 255 to prevent oxygen or moisture from penetrating into the organic light emitting devices 250 from the outside. The passivation layer 260 may be formed as a multi-layer in which an inorganic layer and an organic layer are alternately stacked, but is not limited thereto.

예를 들어, 패시베이션층(260)은 제1 무기층(261), 유기층(263), 및 제2 무기층(265)을 포함할 수 있다. 이 경우, 제1 무기층(261)은 상부 전극(255)을 덮도록 형성된다. 유기층(263)은 제1 무기층(261)을 덮도록 형성된다. 유기층(263)은 이물질들(particles)이 제1 무기층(261)을 뚫고 유기 발광층(253)과 상부 전극(255)에 투입되는 것을 방지하기 위해 충분한 두께로 형성되는 것이 바람직하다. 제2 무기층(265)은 유기층(263)을 덮도록 형성된다.For example, the passivation layer 260 may include a first inorganic layer 261 , an organic layer 263 , and a second inorganic layer 265 . In this case, the first inorganic layer 261 is formed to cover the upper electrode 255 . The organic layer 263 is formed to cover the first inorganic layer 261 . The organic layer 263 is preferably formed to have a sufficient thickness to prevent particles from penetrating the first inorganic layer 261 and being input to the organic light emitting layer 253 and the upper electrode 255 . The second inorganic layer 265 is formed to cover the organic layer 263 .

제1 및 제2 무기층들(261, 265) 각각은 실리콘 질화물, 알루미늄 질화물, 지르코늄 질화물, 티타늄 질화물, 하프늄 질화물, 탄탈륨 질화물, 실리콘 산질화물, 실리콘 산화물, 알루미늄 산화물 또는 티타늄 산화물 등의 무기물질로 형성될 수 있다. 유기층(263)은 아크릴 수지(acryl resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드 수지(polyamide resin) 또는 폴리이미드 수지(polyimide resin) 등의 유기 물질로 형성될 수 있다. 제1 및 제2 무기층들(261, 265)은 플라즈마 화학기상증착 공정에 의해 예를 들어, 실리콘 질화물, 또는 실리콘 산질화물로 형성될 수 있다. Each of the first and second inorganic layers 261 and 265 is made of an inorganic material such as silicon nitride, aluminum nitride, zirconium nitride, titanium nitride, hafnium nitride, tantalum nitride, silicon oxynitride, silicon oxide, aluminum oxide, or titanium oxide. can be formed. The organic layer 263 may be formed of an organic material such as an acrylic resin, an epoxy resin, a phenolic resin, a polyamide resin, or a polyimide resin. . The first and second inorganic layers 261 and 265 may be formed of, for example, silicon nitride or silicon oxynitride by a plasma chemical vapor deposition process.

패시베이션층(260) 상에는 컬러필터가 형성될 수 있고, 컬러필터를 덮는 보호 필름 또는 유리 기판이 더 배치될 수 있다. A color filter may be formed on the passivation layer 260 , and a protective film or a glass substrate covering the color filter may be further disposed.

상부 발광 방식의 유기 발광 소자(250)의 상부 전극(255) 쪽에 수소 게터층을 배치시키기 위해서는 유기 발광 소자(250)에서 방출되는 광이 투과되어야 하기 때문에 수소 게터층을 얇게 형성할 수 밖에 없다. 이렇게 되면, 수소 게터층이 수소를 흡수하거나 차단하는 기능이 불충분할 수 밖에 없다. 본 실시예에서는, 제1 수소 게터층(245)을 유기 발광 소자(250)의 하부 전극(251) 아래에 제1 박막 트랜지스터(210)에 가까이 배치시키면서 제1 수소 게터층(245)을 두껍게 형성할 수 있으므로, 제1 수소 게터층(245)은 수소를 흡수하거나 차단하는 기능을 충실히 수행하여 패시베이션층(260)에 잔류하는 수소들로부터 제1 박막 트랜지스터(210)를 효율적으로 보호할 수 있다. 따라서, 유기 발광 표시 장치의 신뢰성이 향상될 수 있다. In order to dispose the hydrogen getter layer on the upper electrode 255 side of the top emission type organic light emitting device 250 , the light emitted from the organic light emitting device 250 must be transmitted, so that the hydrogen getter layer has to be formed thinly. In this case, the function of the hydrogen getter layer to absorb or block hydrogen is inevitably insufficient. In the present embodiment, the first hydrogen getter layer 245 is thickly formed while disposing the first hydrogen getter layer 245 close to the first thin film transistor 210 under the lower electrode 251 of the organic light emitting diode 250 . Therefore, the first hydrogen getter layer 245 can efficiently protect the first thin film transistor 210 from hydrogen remaining in the passivation layer 260 by faithfully performing a function of absorbing or blocking hydrogen. Accordingly, the reliability of the organic light emitting diode display may be improved.

도 4 내지 도 6은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 비표시부의 일부를 나타내는 개략적인 단면도들이다. 4 to 6 are schematic cross-sectional views illustrating a portion of a non-display portion of an organic light emitting diode display according to example embodiments.

도 4 내지 도 6은 표시 패널의 비표시부(NDA)에 배치된 게이트 드라이버(130) 및 접지 배선(VSSL)에 대한 단면도들이다. 이하, 도 4 내지 도 6에 대한 설명에서 도 3에 도시된 구성요소와 동일하거 대응되는 구성요소에 대한 설명은 생략하기로 한다. 4 to 6 are cross-sectional views of the gate driver 130 and the ground line VSSL disposed in the non-display area NDA of the display panel. Hereinafter, in the description of FIGS. 4 to 6 , descriptions of the same or corresponding components as those shown in FIG. 3 will be omitted.

도 4를 참조하면, 비표시부(NDA)에는 제2 박막 트랜지스터(310), 제2 수소 게터층(345) 및 접지 배선(VSSL)이 배치될 수 있다. 제2 수소 게터층(345)은 제2 박막 트랜지스터(310) 상에 배치되어 패시베이션층(260)에 잔류하는 수소를 흡수 또는 차단할 수 있다. Referring to FIG. 4 , a second thin film transistor 310 , a second hydrogen getter layer 345 , and a ground line VSSL may be disposed in the non-display area NDA. The second hydrogen getter layer 345 may be disposed on the second thin film transistor 310 to absorb or block hydrogen remaining in the passivation layer 260 .

제2 박막 트랜지스터(310)는 제2 액티브층(311), 제2 게이트 전극(312), 제2 게이트 절연층(313), 제2 소스/드레인 전극들(314, 315)을 포함한다. 제2 소스/드레인 전극들(314, 315) 중 어느 하나는 소스 전극이고 다른 하나는 드레인 전극일 수 있다. The second thin film transistor 310 includes a second active layer 311 , a second gate electrode 312 , a second gate insulating layer 313 , and second source/drain electrodes 314 and 315 . One of the second source/drain electrodes 314 and 315 may be a source electrode and the other may be a drain electrode.

제2 수소 게터층(345)은 제1 평탄화층(230) 및 보호층(224)을 관통하는 관통홀(345h)을 통해 제2 소스/드레인 전극(314)에 전기적으로, 물리적으로 연결될 수 있다. The second hydrogen getter layer 345 may be electrically and physically connected to the second source/drain electrode 314 through a through hole 345h penetrating the first planarization layer 230 and the passivation layer 224 . .

제2 수소 게터층(345)은 제1 수소 게터층(245)이 배치된 층과 동일한 층에 배치되고, 동일한 물질로 형성될 수 있다. 제2 수소 게터층(345)은 제1 수소 게터층(245)과 동시에 형성되고, 동일한 두께를 가질 수 있다. The second hydrogen getter layer 345 may be disposed on the same layer as the layer on which the first hydrogen getter layer 245 is disposed, and may be formed of the same material. The second hydrogen getter layer 345 may be formed simultaneously with the first hydrogen getter layer 245 and may have the same thickness.

접지 배선(VSSL)은 제2 소스/드레인 전극들(314, 315)이 배치된 층과 동일한 층에 형성되고, 동일한 물질로 형성될 수 있다. The ground wiring VSSL may be formed on the same layer as the layer on which the second source/drain electrodes 314 and 315 are disposed, and may be formed of the same material.

도 5를 참조하면, 패시베이션층(260)에 잔류하는 수소를 흡수 또는 차단하도록 제2 박막 트랜지스터(310) 상에 배치된 제2 수소 게터층(345)이 도 4와 달리, 제1 평탄화층(230) 및 보호층(224)을 관통하는 관통홀(345h)을 통해 접지 배선(VSSL)에 전기적으로, 물리적으로 연결될 수 있다. Referring to FIG. 5 , unlike FIG. 4 , the second hydrogen getter layer 345 disposed on the second thin film transistor 310 to absorb or block hydrogen remaining in the passivation layer 260 is different from the first planarization layer ( 230 and the passivation layer 224 may be electrically and physically connected to the ground line VSSL through the through hole 345h penetrating the passivation layer 224 .

도 6을 참조하면, 패시베이션층(260)에 잔류하는 수소를 흡수 또는 차단하도록 제2 박막 트랜지스터(310) 상에 배치된 제2 수소 게터층(345)이 도 4와 달리, 제2 소스/드레인 전극(314) 및 접지 배선(VSSL)에 전기적으로, 물리적으로 연결되지 않을 수 있다. 즉, 제2 수소 게터층(345)은 플로팅(floating)될 수 있다. Referring to FIG. 6 , unlike FIG. 4 , the second hydrogen getter layer 345 disposed on the second thin film transistor 310 to absorb or block hydrogen remaining in the passivation layer 260 is different from the second source/drain. It may not be electrically or physically connected to the electrode 314 and the ground line VSSL. That is, the second hydrogen getter layer 345 may float.

도 7 내지 도 10은 본 발명의 실시예들에 따른 유기 발광 표시 장치의 비표시부의 일부를 나타내는 개략적인 평면도들이다.7 to 10 are schematic plan views illustrating a portion of a non-display portion of an organic light emitting diode display according to example embodiments.

도 7을 참조하면, 게이트 드라이버(130) 상에 서로 이격된 복수의 제2 수소 게터층들(345)이 배치될 수 있다. 복수의 제2 수소 게터층들(345)은 게이트 드라이버(130)의 복수의 제2 박막 트랜지스터들(310)에 일대일 대응으로 하나씩 배치될 수 있다. 제2 수소 게터층(345)은 제2 박막 트랜지스터들(310)의 제2 소스/드레인 전극에 연결될 수 있다.Referring to FIG. 7 , a plurality of second hydrogen getter layers 345 spaced apart from each other may be disposed on the gate driver 130 . The plurality of second hydrogen getter layers 345 may be disposed one by one in a one-to-one correspondence with the plurality of second thin film transistors 310 of the gate driver 130 . The second hydrogen getter layer 345 may be connected to the second source/drain electrodes of the second thin film transistors 310 .

도 8을 참조하면, 제2 수소 게터층(345a)은 게이트 드라이버(130)의 전체 영역 상에 하나의 판(plate) 형태로 배치될 수 있다. 제2 수소 게터층(345a)은 게이트 드라이버(130)의 모든 박막 트랜지스터들을 덮을 수 있다. 제2 수소 게터층(345a)은 게이트 드라이버(130)에 인접하게 배치된 접지 배선(VSSL)에 연결될 수 있다.Referring to FIG. 8 , the second hydrogen getter layer 345a may be disposed on the entire area of the gate driver 130 in the form of one plate. The second hydrogen getter layer 345a may cover all thin film transistors of the gate driver 130 . The second hydrogen getter layer 345a may be connected to a ground line VSSL disposed adjacent to the gate driver 130 .

도 9를 참조하면, 게이트 드라이버(130)의 전체 영역 상에 복수의 제2 수소 게터층(345a')이 판(plate) 형태로 배치될 수 있다. 하나의 제2 수소 게터층(345a')은 게이트 드라이버(130)의 복수의 박막 트랜지스터들을 덮을 수 있다. 복수의 제2 수소 게터층들(345a')은 게이트 드라이버(130)에 인접하게 배치된 접지 배선(VSSL)에 연결될 수 있다.Referring to FIG. 9 , a plurality of second hydrogen getter layers 345a ′ may be disposed on the entire area of the gate driver 130 in the form of a plate. One second hydrogen getter layer 345a ′ may cover the plurality of thin film transistors of the gate driver 130 . The plurality of second hydrogen getter layers 345a ′ may be connected to a ground line VSSL disposed adjacent to the gate driver 130 .

도 10을 참조하면, 제2 수소 게터층(345b)은 게이트 드라이버(130)의 전체 영역 상에 하나의 판(plate) 형태로 배치될 수 있다. 제2 수소 게터층(345b)은 게이트 드라이버(130)의 모든 박막 트랜지스터들을 덮을 수 있다. 제2 수소 게터층(345b)은 게이트 드라이버(130)에 인접하게 배치된 접지 배선(VSSL)에 연결되지 않을 수 있다. 제2 수소 게터층(345b)은 플로팅(floating) 될 수 있다. Referring to FIG. 10 , the second hydrogen getter layer 345b may be disposed on the entire area of the gate driver 130 in the form of one plate. The second hydrogen getter layer 345b may cover all thin film transistors of the gate driver 130 . The second hydrogen getter layer 345b may not be connected to the ground line VSSL disposed adjacent to the gate driver 130 . The second hydrogen getter layer 345b may be floating.

이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.As described above, the present invention has been described with reference to the illustrated drawings, but the present invention is not limited by the embodiments and drawings disclosed in the present specification, and various methods can be obtained by those skilled in the art within the scope of the present invention. It is obvious that variations can be made. In addition, although the effects of the configuration of the present invention are not explicitly described and described while describing the embodiments of the present invention, it is natural that the effects predictable by the configuration should also be recognized.

100: 유기 발광 표시 장치 110: 표시 패널
120: 데이터 드라이버 121: 소스 드라이버 집적회로
123: 연성 필름 130: 게이트 드라이버
140: 타이밍 컨트롤러 150: 컨트롤 인쇄회로기판
201: 제1 기판 210, 310: 박막 트랜지스터
211: 액티브층 212: 게이트 전극
213: 게이트 절연층 214: 드레인 전극
215: 소스 전극 222: 층간 절연층
224: 보호층 230: 제1 평탄화층
235: 제2 평탄화층 245, 345: 수소 게터층
250: 유기 발광 소자 251: 하부 전극
253: 유기 발광층 255: 상부 전극
260: 패시베이션층
GL: 게이트 배선 DL: 데이터 배선
DA: 표시부 NDA: 비표시부
DPA: 데이터 드라이브 IC 패드부
VSSL: 접지 배선
100: organic light emitting display device 110: display panel
120: data driver 121: source driver integrated circuit
123: flexible film 130: gate driver
140: timing controller 150: control printed circuit board
201: first substrate 210, 310: thin film transistor
211: active layer 212: gate electrode
213: gate insulating layer 214: drain electrode
215: source electrode 222: interlayer insulating layer
224: protective layer 230: first planarization layer
235: second planarization layer 245, 345: hydrogen getter layer
250: organic light emitting device 251: lower electrode
253: organic light emitting layer 255: upper electrode
260: passivation layer
GL: gate wiring DL: data wiring
DA: display unit NDA: non-display unit
DPA: data drive IC pad part
VSSL: Ground Wire

Claims (20)

화상을 표시하는 표시부와 상기 표시부를 둘러싸는 비표시부를 포함하는 표시 패널;
상기 표시부의 서브화소에 배치되는 제1 박막 트랜지스터;
상기 제1 박막 트랜지스터 상에 배치되고 상기 제1 박막 트랜지스터의 소스/드레인 전극에 연결되는 제1 수소 게터(getter)층; 및
상기 제1 수소 게터층 상에 배치되고, 상기 제1 수소 게터층에 연결되는 하부 전극, 유기 발광층 및 상부 전극을 포함하는 유기 발광 소자; 및
상기 유기 발광 소자를 덮는 패시베이션층을 포함하는 유기 발광 표시 장치.
a display panel including a display unit displaying an image and a non-display unit surrounding the display unit;
a first thin film transistor disposed on a sub-pixel of the display unit;
a first hydrogen getter layer disposed on the first thin film transistor and connected to source/drain electrodes of the first thin film transistor; and
an organic light emitting device disposed on the first hydrogen getter layer and including a lower electrode connected to the first hydrogen getter layer, an organic light emitting layer, and an upper electrode; and
and a passivation layer covering the organic light emitting diode.
제1항에 있어서,
상기 제1 수소 게터층의 두께는 상기 하부 전극의 두께보다 두꺼운 유기 발광 표시 장치.
According to claim 1,
A thickness of the first hydrogen getter layer is greater than a thickness of the lower electrode.
제1항에 있어서,
상기 제1 수소 게터층은 상기 하부 전극과 다른 물질로 이루어지는 유기 발광 표시 장치.
According to claim 1,
The first hydrogen getter layer is formed of a material different from that of the lower electrode.
제1항에 있어서,
상기 제1 수소 게터층은 티타늄, 티타늄 합금 또는 티타늄을 포함하는 다중층으로 이루어진 유기 발광 표시 장치.
According to claim 1,
The first hydrogen getter layer is formed of titanium, a titanium alloy, or a multilayer including titanium.
제4항에 있어서,
상기 제1 수소 게터층은 구리(Cu) 및 몰리브덴-티타늄(MoTi) 합금이 적층된 다중층으로 이루어진 유기 발광 표시 장치.
5. The method of claim 4,
The first hydrogen getter layer is an organic light emitting diode display including a multilayer in which copper (Cu) and a molybdenum-titanium (MoTi) alloy are stacked.
제1항에 있어서,
상기 제1 수소 게터층의 면적은 상기 하부 전극의 면적과 동일한 유기 발광 표시 장치.
According to claim 1,
An area of the first hydrogen getter layer is the same as an area of the lower electrode.
제1항에 있어서,
상기 제1 수소 게터층이 상기 소스/드레인 전극과 연결되는 제1 콘택홀을 포함하는 제1 평탄화층; 및
상기 하부 전극이 상기 제1 수소 게터층과 연결되는 제2 콘택홀을 포함하는 제2 평탄화층;을 더 포함하고,
상기 제2 콘택홀은 상기 제1 콘택홀의 적어도 일부와 중첩되도록 배치되는 유기 발광 표시 장치.
According to claim 1,
a first planarization layer including a first contact hole through which the first hydrogen getter layer is connected to the source/drain electrodes; and
A second planarization layer including a second contact hole through which the lower electrode is connected to the first hydrogen getter layer;
The second contact hole is disposed to overlap at least a portion of the first contact hole.
제1항에 있어서,
상기 표시부의 적어도 일측에 위치하고, 제2 박막 트랜지스터를 포함하는 게이트 드라이버; 및
상기 제2 박막 트랜지스터 상에 배치된 제2 수소 게터층을 더 포함하는 유기 발광 표시 장치.
According to claim 1,
a gate driver positioned on at least one side of the display unit and including a second thin film transistor; and
and a second hydrogen getter layer disposed on the second thin film transistor.
제8항에 있어서,
상기 제2 수소 게터층과 상기 제1 수소 게터층은 동일한 층에 배치되고, 동일한 물질로 형성되는 유기 발광 표시 장치.
9. The method of claim 8,
The second hydrogen getter layer and the first hydrogen getter layer are disposed on the same layer and formed of the same material.
제8항에 있어서,
상기 제2 수소 게터층은 상기 제2 박막 트랜지스터의 소스/드레인 전극에 연결되는 유기 발광 표시 장치.
9. The method of claim 8,
The second hydrogen getter layer is connected to the source/drain electrodes of the second thin film transistor.
제8항에 있어서,
상기 비표시부에 배치된 접지 배선을 더 포함하고,
상기 제2 수소 게터층은 상기 접지 배선에 연결되는 유기 발광 표시 장치.
9. The method of claim 8,
Further comprising a ground wire disposed on the non-display unit,
The second hydrogen getter layer is connected to the ground line.
제8항에 있어서,
상기 제2 수소 게터층은 상기 게이트 드라이버의 전체 영역 상에 하나의 판(plate) 형태로 배치되는 유기 발광 표시 장치.
9. The method of claim 8,
The second hydrogen getter layer is disposed on the entire area of the gate driver in the form of a single plate.
제8항에 있어서,
상기 제2 수소 게터층은 상기 게이트 드라이버 상에 서로 이격되어 배치된 복수의 제2 수소 게터층들을 포함하는 유기 발광 표시 장치.
9. The method of claim 8,
and the second hydrogen getter layer includes a plurality of second hydrogen getter layers spaced apart from each other on the gate driver.
화상을 표시하는 표시부와 상기 표시부를 둘러싸는 비표시부를 포함하는 표시 패널;
상기 표시부의 서브화소에 배치되는 제1 박막 트랜지스터;
상기 제1 박막 트랜지스터 상에 배치되고 상기 제1 박막 트랜지스터의 소스/드레인 전극에 연결되는 제1 수소 게터층;
상기 제1 수소 게터층 상에 배치되고, 상기 제1 수소 게터층에 연결되는 하부 전극, 유기 발광층 및 상부 전극을 포함하는 유기 발광 소자;
상기 비표시부의 게이트 드라이버에 배치되는 제2 박막 트랜지스터;
상기 제2 박막 트랜지스터 상에 배치된 제2 수소 게터층; 및
상기 유기 발광 소자를 덮는 패시베이션층;을 포함하는 유기 발광 표시 장치.
a display panel including a display unit displaying an image and a non-display unit surrounding the display unit;
a first thin film transistor disposed on a sub-pixel of the display unit;
a first hydrogen getter layer disposed on the first thin film transistor and connected to source/drain electrodes of the first thin film transistor;
an organic light emitting device disposed on the first hydrogen getter layer and including a lower electrode connected to the first hydrogen getter layer, an organic light emitting layer, and an upper electrode;
a second thin film transistor disposed on a gate driver of the non-display unit;
a second hydrogen getter layer disposed on the second thin film transistor; and
and a passivation layer covering the organic light emitting diode.
제14항에 있어서,
상기 제1 수소 게터층의 두께는 상기 하부 전극의 두께보다 두꺼운 유기 발광 표시 장치.
15. The method of claim 14,
A thickness of the first hydrogen getter layer is greater than a thickness of the lower electrode.
제14항에 있어서,
상기 제1 수소 게터층은 상기 하부 전극과 다른 물질로 이루어지는 유기 발광 표시 장치.
15. The method of claim 14,
The first hydrogen getter layer is formed of a material different from that of the lower electrode.
제14항에 있어서,
상기 제1 수소 게터층의 면적은 상기 하부 전극의 면적과 동일한 유기 발광 표시 장치.
15. The method of claim 14,
An area of the first hydrogen getter layer is the same as an area of the lower electrode.
제14항에 있어서,
상기 제2 수소 게터층과 상기 제1 수소 게터층은 동일한 층에 배치되고, 동일한 물질로 형성되는 유기 발광 표시 장치.
15. The method of claim 14,
The second hydrogen getter layer and the first hydrogen getter layer are disposed on the same layer and formed of the same material.
제14항에 있어서,
상기 제2 수소 게터층은 상기 제2 박막 트랜지스터의 소스/드레인 전극에 연결되는 유기 발광 표시 장치.
15. The method of claim 14,
The second hydrogen getter layer is connected to the source/drain electrodes of the second thin film transistor.
제14항에 있어서,
상기 비표시부에 배치된 접지 배선을 더 포함하고,
상기 제2 수소 게터층은 상기 접지 배선에 연결되는 유기 발광 표시 장치.
15. The method of claim 14,
Further comprising a ground wire disposed on the non-display unit,
The second hydrogen getter layer is connected to the ground line.
KR1020190178067A 2019-12-30 2019-12-30 Organic light emitting displays device KR20210085234A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190178067A KR20210085234A (en) 2019-12-30 2019-12-30 Organic light emitting displays device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190178067A KR20210085234A (en) 2019-12-30 2019-12-30 Organic light emitting displays device

Publications (1)

Publication Number Publication Date
KR20210085234A true KR20210085234A (en) 2021-07-08

Family

ID=76893573

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190178067A KR20210085234A (en) 2019-12-30 2019-12-30 Organic light emitting displays device

Country Status (1)

Country Link
KR (1) KR20210085234A (en)

Similar Documents

Publication Publication Date Title
EP3503238B1 (en) Display device
US8004178B2 (en) Organic light emitting diode display with a power line in a non-pixel region
CN107785392B (en) Display device
CN111293146A (en) Display device
KR20210016114A (en) Display device
US10923558B2 (en) Display device and method of manufacturing display device
KR20120039874A (en) Organic electro luminescent device
US11349098B2 (en) Display device with an improved sealing layer
US10665820B2 (en) Display device
US20210217835A1 (en) Display device
WO2019230260A1 (en) Display device
KR20180074260A (en) Organic light emitting display device
US20210273145A1 (en) Display device
JP2019003040A (en) Display
WO2019187074A1 (en) Display device
US11785808B2 (en) Flexible display device and method of manufacturing the same
US11950476B2 (en) Display device having an opening between pixels
KR20150037278A (en) Large Area Top Emission Organic Light Emitting Diod Display
KR20210085234A (en) Organic light emitting displays device
KR20210081944A (en) Organic light emitting display device
US20190115563A1 (en) Display device
US20220208920A1 (en) Display device
CN111819908A (en) Organic EL display device
US20230263026A1 (en) Light-emitting element and display device
US20210328107A1 (en) Light emitting display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal