KR20180074260A - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR20180074260A
KR20180074260A KR1020160178180A KR20160178180A KR20180074260A KR 20180074260 A KR20180074260 A KR 20180074260A KR 1020160178180 A KR1020160178180 A KR 1020160178180A KR 20160178180 A KR20160178180 A KR 20160178180A KR 20180074260 A KR20180074260 A KR 20180074260A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
light emitting
organic light
disposed
Prior art date
Application number
KR1020160178180A
Other languages
Korean (ko)
Other versions
KR102717480B1 (en
Inventor
송병철
안병용
조용수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020160178180A priority Critical patent/KR102717480B1/en
Publication of KR20180074260A publication Critical patent/KR20180074260A/en
Application granted granted Critical
Publication of KR102717480B1 publication Critical patent/KR102717480B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/126Shielding, e.g. light-blocking means over the TFTs
    • H01L27/3272
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/3262
    • H01L51/0097
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • H01L2251/5338
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/311Flexible OLED
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

The present invention relates to an organic light emitting display device. An organic light emitting display device according to an embodiment of the present invention comprises a substrate in which a plurality of subpixels each having an organic light emitting device are defined; a multi-buffer layer on the substrate; a first protection member and a second protection member which are arranged on the multi-buffer layer; a first thin film transistor which is arranged on the first protection member and has an active layer, a gate electrode, a source electrode, and a drain electrode; and a second thin film transistor which is arranged on the second protection member and has an active layer, a gate electrode, a source electrode, and a drain electrode. The first protection member overlaps with the active layer of the first thin film transistor, and comes in contact with one of the source and drain electrodes of the first thin film transistor. Additionally, the second protection member overlaps with the source and drain electrodes of the second thin film transistor.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light-

본 발명은 유기 발광 표시 장치에 관한 것으로서, 보다 상세하게는 컨택 식각 시 멀티 버퍼층의 손상을 억제할 수 있는 유기 발광 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to an organic light emitting display, and more particularly, to an organic light emitting display capable of suppressing damage to a multi-buffer layer during contact etching.

다양한 정보를 화면으로 구현해 주는 영상표시장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 이에 유기발광 소자의 발광량을 제어하여 영상을 표시하는 유기발광 표시장치 등이 각광받고 있다.The image display device that realizes various information on the screen is a core technology of the information communication age and it is becoming thinner, lighter, more portable and higher performance. Accordingly, an organic light emitting display device for displaying an image by controlling the amount of light emitted from the organic light emitting device has attracted attention.

유기발광 소자는 전극 사이의 얇은 발광층을 이용한 자발광 소자로 박막화가 가능하다는 장점이 있다. 일반적인 유기발광 표시장치는 기판에 화소구동 회로와 유기발광 소자가 형성된 구조를 갖고, 유기발광 소자에서 방출된 빛이 기판을 통과하면서 화상을 표시하게 된다.The organic light emitting device is advantageous in that it can be made thin as a self-luminous device using a thin light emitting layer between electrodes. A general organic light emitting display has a structure in which a pixel driving circuit and an organic light emitting element are formed on a substrate, and light emitted from the organic light emitting element passes through the substrate to display an image.

유기발광 표시장치는 별도의 광원장치 없이 구현되기 때문에, 플렉서블(flexible) 표시장치로 구현되기에 용이하다. 이때, 폴리이미드(Polyimide; PI)와 같은 플라스틱 등의 플렉서블 재료가 유기발광 표시장치의 기판으로 사용된다.Since the organic light emitting display device is implemented without a separate light source device, it is easy to be implemented as a flexible display device. At this time, a flexible material such as a plastic such as polyimide (PI) is used as the substrate of the organic light emitting display device.

플라스틱 기판이 적용된 플렉서블 유기발광 표시장치는 기판에서 유출되는 알칼리 이온 등과 같은 불순물로부터 박막트랜지스터를 보호하기 위해 기판과 박막트랜지스터 사이에 멀티 버퍼(multi buffer)층을 포함하는 버퍼층을 형성하고 있다.In a flexible organic light emitting display device using a plastic substrate, a buffer layer including a multi-buffer layer is formed between a substrate and a thin film transistor to protect the thin film transistor from impurities such as alkaline ions flowing out from the substrate.

최근, 플렉서블 유기발광 표시장치가 더 박형화되면서 컨택 공정 시 식각 마진을 확보하는데 한계에 다다르게 되었고, 이에 따라 컨택 공정에 의해 멀티 버퍼층까지 식각이 진행되면서 소자의 신뢰성이 악화되고 있다.In recent years, as flexible organic light emitting display devices have become thinner, they have reached the limit of securing an etching margin in the contact process. Accordingly, the reliability of the device is deteriorating as the etching process proceeds to the multi-buffer layer by the contact process.

따라서, 컨택 식각 시 멀티 버퍼에 대한 손상을 억제할 수 있는 최적의 컨택 공정 조건을 확보하는 방안이나 신규 구조에 대한 연구가 요구되고 있는 실정이다.Therefore, there is a need for a method for securing an optimum contact process condition that can suppress damage to the multi-buffer during contact etching or research on a new structure.

본 발명이 해결하고자 하는 과제는 컨택홀 형성 시 멀티 버퍼층의 손상을 억제할 수 있는 유기 발광 표시 장치를 제공하는 것이다.An object of the present invention is to provide an organic light emitting diode display capable of suppressing damage of a multi-buffer layer when forming a contact hole.

또한, 장치의 신뢰성 저하를 억제할 수 있는 유기 발광 표시 장치를 제공하는 것이다.It is another object of the present invention to provide an organic light emitting display device capable of suppressing the reliability of the device.

또한, 장치의 성능이 향상될 수 있는 유기 발광 표시 장치를 제공하는 것이다.Further, it is an object of the present invention to provide an organic light emitting display device in which the performance of the device can be improved.

본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems of the present invention are not limited to the above-mentioned problems, and other problems not mentioned can be clearly understood by those skilled in the art from the following description.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 유기 발광 소자를 각각 구비한 복수의 서브 화소가 정의된 기판, 기판 상의 멀티 버퍼층, 멀티 버퍼층 상에 배치된 제1 보호 부재 및 제2 보호 부재, 제1 보호 부재 상에 배치되고, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 제1 박막 트랜지스터, 및 제2 보호 부재 상에 배치되고, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 제2 박막 트랜지스터를 포함하고, 제1 보호 부재는 제1 박막 트랜지스터의 액티브층과 중첩하고, 제1 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 접하고, 제2 보호 부재는 제2 박막 트랜지스터의 소스 전극 및 드레인 전극과 중첩하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an organic light emitting display including a substrate having a plurality of sub-pixels each having an organic light emitting element, a multi-buffer layer on the substrate, 1 protection member and a second protection member, a first thin film transistor arranged on the first protection member and having an active layer, a gate electrode, a source electrode and a drain electrode, and a second thin film transistor arranged on the second protection member, And a second thin film transistor having a gate electrode, a source electrode, and a drain electrode, wherein the first protective member overlaps the active layer of the first thin film transistor and contacts one of the source electrode and the drain electrode of the first thin film transistor, And the second protective member overlaps the source electrode and the drain electrode of the second thin film transistor.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 표시 영역 및 비표시 영역을 구비하는 플렉서블 기판, 플렉서블 기판 상에 배치된 멀티 버퍼층, 멀티 버퍼층 상에 배치된 제1 박막 트랜지스터 및 제2 박막 트랜지스터, 멀티 버퍼층과 제1 박막 트랜지스터 사이에 배치되고, 적어도 제1 박막 트랜지스터의 액티브층과 중첩하고, 제1 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 접하는 하부 보호 금속층(Bottom Shield Metal; BSM), 및 멀티 버퍼층과 제2 박막 트랜지스터 사이에 배치되고, 제2 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 접하는 에치 스토퍼(etch stopper)를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided an OLED display including a flexible substrate having a display region and a non-display region, a multi-buffer layer disposed on the flexible substrate, A lower protective metal layer which is disposed between the multi-buffer layer and the first thin film transistor and overlaps with at least an active layer of the first thin film transistor and is in contact with one of a source electrode and a drain electrode of the first thin film transistor, A bottom shield metal (BSM), and an etch stopper disposed between the multi-buffer layer and the second thin film transistor and in contact with one of a source electrode and a drain electrode of the second thin film transistor.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 발명에 따르면, 아래와 같은 효과가 있다.According to the present invention, the following effects are obtained.

첫째, 하나의 패널 상에서 구동 트랜지스터에 BSM을 구성하고, 스위칭 트랜지스터에 에치 스토퍼, 또는 에치 스토퍼와 BSM을 동시 구성함으로써, 컨택홀 형성 시 멀티 버퍼층이 식각되는 것을 방지할 수 있다.First, a multi-buffer layer can be prevented from being etched when a contact hole is formed by configuring a BSM in a driving transistor on one panel and an etch stopper or an etch stopper and a BSM in the switching transistor simultaneously.

둘째, 멀티 버퍼층의 손상을 억제하여 장치의 신뢰성 저하를 방지할 수 있다.Second, the damage of the multi-buffer layer can be suppressed and the reliability of the device can be prevented from lowering.

셋째, 에치 스토퍼를 사용하여 컨택 식각 시에 공정 마진을 확보할 수 있다.Third, a process margin can be secured at the time of contact etching using an etch stopper.

넷째, 구동 트랜지스터와 스위칭 트랜지스터에 BSM을 구성하여, 레이저 릴리즈 공정 동안 조사되는 레이저를 차단할 수 있으며, 트랜지스터의 임계 전압(Vth)의 쉬프트 현상을 억제할 수 있다.Fourth, a BSM may be formed in the driving transistor and the switching transistor to cut off the laser irradiated during the laser-releasing process, and the shift of the threshold voltage (Vth) of the transistor can be suppressed.

다섯째, 스위칭 트랜지스터와 전기적으로 연결된 BSM을 구성하여 이중 게이트 전극 형성을 통해 트랜지스터의 크기 증가 없이도 전류 구동 능력을 향상시킬 수 있다.Fifth, by forming a BSM electrically connected to the switching transistor, the current driving capability can be improved without increasing the size of the transistor by forming the double gate electrode.

본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.The effects according to the present invention are not limited by the contents exemplified above, and more various effects are included in the specification.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 2는 도 1의 SP 영역에 배치된 구동 박막 트랜지스터를 포함한 개략적인 확대 단면도이다.
도 3은 도 1의 SP 영역에 배치된 스위칭 박막 트랜지스터를 포함한 개략적인 확대 단면도이다.
도 4는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 서브 화소 영역에 배치된 구동 박막 트랜지스터를 포함한 개략적인 단면도이다.
도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 게이트 구동부에 배치된 박막 트랜지스터를 포함한 개략적인 단면도이다.
1 is a schematic plan view of an OLED display according to an embodiment of the present invention.
2 is a schematic enlarged cross-sectional view including a driving thin film transistor arranged in the SP region of FIG.
3 is a schematic enlarged cross-sectional view including a switching thin film transistor arranged in the SP region of FIG.
FIG. 4 is a schematic cross-sectional view illustrating a driving thin film transistor disposed in a sub-pixel region of an OLED display according to another embodiment of the present invention. Referring to FIG.
5 is a schematic cross-sectional view including a thin film transistor disposed in a gate driver of an OLED display according to another embodiment of the present invention.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. BRIEF DESCRIPTION OF THE DRAWINGS The advantages and features of the present invention, and the manner of achieving them, will be apparent from and elucidated with reference to the embodiments described hereinafter in conjunction with the accompanying drawings. The present invention may, however, be embodied in many different forms and should not be construed as being limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, and will fully convey the scope of the invention to those skilled in the art. Is provided to fully convey the scope of the invention to those skilled in the art, and the invention is only defined by the scope of the claims.

본 발명의 실시예들을 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers and the like disclosed in the drawings for describing the embodiments of the present invention are merely exemplary and the present invention is not limited thereto. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail. Where the terms "comprises", "having", "done", and the like are used in this specification, other portions may be added unless "only" is used. Unless the context clearly dictates otherwise, including the plural unless the context clearly dictates otherwise.

구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the constituent elements, it is construed to include the error range even if there is no separate description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. In the case of a description of the positional relationship, for example, if the positional relationship between two parts is described as 'on', 'on top', 'under', and 'next to' Or " direct " is not used, one or more other portions may be located between the two portions.

소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.It will be understood that when an element or layer is referred to as being on another element or layer, it encompasses the case where it is directly on or intervening another element or intervening another element or element.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although the first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are used only to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present invention.

명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Like reference numerals refer to like elements throughout the specification.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.The sizes and thicknesses of the individual components shown in the figures are shown for convenience of explanation and the present invention is not necessarily limited to the size and thickness of the components shown.

본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 당업자가 충분히 이해할 수 있듯이 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.It is to be understood that each of the features of the various embodiments of the present invention may be combined or combined with each other partially or entirely and technically various interlocking and driving is possible as will be appreciated by those skilled in the art, It may be possible to cooperate with each other in association.

이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.1 is a schematic plan view of an OLED display according to an embodiment of the present invention.

도 1을 참조하면, 유기 발광 표시 장치(100)는 기판(110), 게이트 구동부(112), 데이터 구동부(113) 및 배선(114, 115)을 포함할 수 있다.Referring to FIG. 1, the OLED display 100 may include a substrate 110, a gate driver 112, a data driver 113, and wirings 114 and 115.

기판(110)은 유기 발광 표시 장치(100)의 여러 구성요소들을 지지한다. 기판(110)에는 표시 영역(DA) 및 비표시 영역(NA)이 정의될 수 있다. 표시 영역(DA)은 유기 발광 표시 장치(100)에서 실제로 영상이 표시되는 영역으로, 하나의 색을 구현하기 위한 단위인 복수의 서브 화소(SP)를 포함할 수 있다. 복수의 서브 화소(SP)는, 예를 들어, 적색 서브 화소, 녹색 서브 화소, 청색 서브 화소 및 백색 서브 화소를 포함할 수 있다. 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소가 하나의 그룹을 형성하여 원하는 컬러 구현이 가능하다. 복수의 서브 화소(SP) 각각은 애노드, 유기층 및 캐소드로 이루어지는 유기 발광 소자를 구비한다. 유기 발광 소자를 구비하는 서브 화소(SP)에 대한 보다 상세한 설명은 도 2를 참조하여 후술한다.The substrate 110 supports various components of the OLED display 100. A display area DA and a non-display area NA may be defined on the substrate 110. [ The display area DA may include a plurality of sub-pixels SP as a unit for realizing one color, which is an area where an image is actually displayed in the OLED display 100. The plurality of sub-pixels SP may include, for example, a red sub-pixel, a green sub-pixel, a blue sub-pixel and a white sub-pixel. The red sub-pixel, the green sub-pixel, and the blue sub-pixel form one group, thereby achieving a desired color. Each of the plurality of sub pixels SP includes an organic light emitting element composed of an anode, an organic layer, and a cathode. A more detailed description of the sub-pixel SP including the organic light emitting element will be described later with reference to FIG.

비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(DA)을 둘러싸는 영역으로 정의될 수 있다. 비표시 영역(NA)에는 표시 영역(DA)에 배치된 복수의 서브 화소(SP)를 구동하기 위한 다양한 구성들이 배치될 수 있다. 예를 들어, 도 1에 도시된 바와 같이, 게이트 구동부(112), 데이터 구동부(113), 배선(114, 115) 등이 기판(110)의 비표시 영역(NA)에 배치될 수 있다.The non-display area NA can be defined as an area in which no image is displayed and an area surrounding the display area DA. In the non-display area NA, various structures for driving the plurality of sub-pixels SP arranged in the display area DA can be arranged. For example, as shown in FIG. 1, the gate driver 112, the data driver 113, the wirings 114 and 115 may be disposed in the non-display area NA of the substrate 110.

게이트 구동부(112)는 타이밍 콘트롤러의 제어 하에 스캔 신호와 발광 제어 신호를 출력하여 스캔 배선, 발광 제어 신호 배선 등과 같은 배선(115)을 통해 데이터 전압이 충전되는 서브 화소를 선택하고 발광 타이밍을 조정할 수 있다. 게이트 구동부(112)는 쉬프트 레지스터(Shift register)를 이용하여 스캔 신호와 발광 제어 신호를 쉬프트시켜, 해당 신호들을 배선(115)에 순차적으로 공급할 수 있다. 게이트 구동부(112)의 쉬프트 레지스터는 GIP(Gate-driver In Panel) 방식으로 도 1에 도시된 바와 같이 기판(110) 상에 직접 형성될 수 있으나, 이에 제한되는 것은 아니다.The gate driver 112 outputs a scan signal and a light emission control signal under the control of the timing controller to select a sub pixel to be charged with a data voltage through a wiring 115 such as a scan line and a light emission control signal line, have. The gate driver 112 may shift the scan signal and the emission control signal by using a shift register and sequentially supply the signals to the wire 115. [ The shift register of the gate driver 112 may be formed directly on the substrate 110 as shown in FIG. 1 by a gate-driver In Panel (GIP) method, but is not limited thereto.

데이터 구동부(113)는 유기 발광 표시 장치(110)에서 표시되는 영상의 프레임마다 타이밍 콘트롤러로부터 수신되는 입력 영상의 디지털 데이터를 데이터 전압으로 변환한 후, 배선(114)에 공급할 수 있다. 데이터 구동부(113)는 디지털 데이터를 감마 보상 전압으로 변환하는 디지털 아날로그 컨버터(Digital to Analog Converter, DAC) 등을 이용하여 데이터 전압을 출력할 수 있다. 이때, 데이터 구동부(113)로부터 연장되어 표시 영역(DA)의 복수의 서브 화소(SP)로 신호를 전달하는 배선(114)은 초기화 전압 배선, 발광 제어 신호 배선, 고전위 전원 배선, 저전위 전원 배선 등을 포함할 수 있다.The data driver 113 may convert the digital data of the input image received from the timing controller for each frame of the image displayed on the OLED display 110 into a data voltage and then supply the data voltage to the wiring 114. [ The data driver 113 may output a data voltage using a digital to analog converter (DAC) or the like that converts the digital data into a gamma compensation voltage. At this time, the wiring 114 extending from the data driver 113 and transmitting a signal to the plurality of sub-pixels SP in the display area DA is connected to the initialization voltage wiring, the emission control signal wiring, the high- Wiring, and the like.

이하에서는 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)의 기판(110)에 정의된 복수의 서브 화소(SP)에 대한 보다 상세한 설명을 위해 도 2 내지 도 5를 함께 참조한다.Hereinafter, the present invention will be described with reference to FIGS. 2 to 5 for a more detailed description of a plurality of sub-pixels SP defined in the substrate 110 of the OLED display 100 according to an exemplary embodiment of the present invention.

도 2는 도 1의 SP 영역에 배치된 구동 박막 트랜지스터를 포함한 개략적인 확대 단면도이고, 도 3은 도 1의 SP 영역에 배치된 스위칭 박막 트랜지스터를 포함한 개략적인 확대 단면도이다.FIG. 2 is a schematic enlarged sectional view including a driving thin film transistor disposed in the SP region of FIG. 1, and FIG. 3 is a schematic enlarged sectional view including a switching thin film transistor disposed in the SP region of FIG.

도 2를 참조하면, 유기 발광 표시 장치(100)의 서브 화소는 기판(110), 멀티 버퍼(multi buffer)층(120), 제1 보호 부재(130), 액티브 버퍼(active buffer)층(135), 제1 박막 트랜지스터(TFT1) 및 유기 발광 소자(170)를 포함한다.2, a sub-pixel of the OLED display 100 includes a substrate 110, a multi-buffer layer 120, a first protection member 130, an active buffer layer 135 ), A first thin film transistor TFT1 and an organic light emitting element 170. [

기판(110)은 플렉서블(flexible)한 특성을 가질 수 있다. 여기서, 플렉서블한 특성은 구부릴 수 있는(bendable), 깨지지 않는(unbreakable), 말 수 있는(rollable), 접을 수 있는(foldable) 특성 등과 동일한 의미로 해석될 수 있다.The substrate 110 may have a flexible characteristic. Here, a flexible characteristic can be interpreted in the same sense as a bendable, unbreakable, rollable, foldable characteristic, and the like.

예를 들어, 기판(110)은 플라스틱으로 이루어질 수 있고, 이 경우 기판(110)은 플라스틱 필름 또는 플라스틱 기판으로 지칭될 수 있다. 예를 들어, 기판(110)은 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 및 이들의 공중합체로 이루어진 군에서 선택된 하나를 포함하여 이루어질 수 있다. 구체적인 예를 들면, 기판(110)은 폴리이미드(polyimide; PI)로 이루어질 수 있다. 폴리이미드(PI)는 고온의 공정에 적용될 수 있고, 코팅이 가능하기 때문에 플라스틱 기판으로 많이 사용된다.For example, the substrate 110 may be made of plastic, in which case the substrate 110 may be referred to as a plastic film or a plastic substrate. For example, the substrate 110 may include one selected from the group consisting of a polyester-based polymer, a silicon-based polymer, an acrylic-based polymer, a polyolefin-based polymer, and a copolymer thereof. As a specific example, the substrate 110 may be made of polyimide (PI). Polyimide (PI) is widely used as a plastic substrate because it can be applied to a high temperature process and can be coated.

기판(110)이 폴리이미드(PI)로 이루어지는 경우, 기판(110) 하부에 유리로 이루어지는 지지 기판이 배치된 상황에서 유기 발광 표시 장치 제조 공정이 진행되고, 유기 발광 표시 장치 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 기판(110)을 지지하기 위한 백 플레이트(back plate)가 기판(110) 하부에 배치될 수도 있다.In the case where the substrate 110 is made of polyimide (PI), the manufacturing process of the organic light emitting display device is performed in a state where the support substrate made of glass is disposed under the substrate 110, The substrate can be released. Further, a back plate for supporting the substrate 110 may be disposed below the substrate 110 after the supporting substrate is released.

멀티 버퍼층(120)은 기판(110) 상에 배치된다. 멀티 버퍼층(120)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)의 단일층 또는 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)의 다중층으로 이루어질 수 있다. 멀티 버퍼층(120)은 그 상부에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)을 통해 침투하는 수분 또는 산소 등을 차단하는 역할 등을 수행할 수 있다.The multi-buffer layer 120 is disposed on the substrate 110. The multi-buffer layer 120 may comprise a single layer of silicon nitride (SiNx) or silicon oxide (SiOx), or multiple layers of silicon nitride (SiNx) or silicon oxide (SiOx). The multi-buffer layer 120 improves adhesion between the layers formed on the multi-buffer layer 120 and the substrate 110, and can block moisture, oxygen, etc. penetrating through the substrate 110.

액티브 버퍼층(135)은 멀티 버퍼층(120) 상에 배치될 수 있다. 액티브 버퍼층(135)은 제1 박막 트랜지스터(TFT1)의 액티브층(A1)을 보호하며, 기판(110)으로부터 유입되는 다양한 종류의 결함을 차단하는 기능을 수행한다. 액티브 버퍼층(135)은 비정질 실리콘(a-Si) 등으로 이루어질 수 있다.The active buffer layer 135 may be disposed on the multi-buffer layer 120. The active buffer layer 135 protects the active layer A1 of the first thin film transistor TFT1 and functions to block various kinds of defects flowing from the substrate 110. [ The active buffer layer 135 may be made of amorphous silicon (a-Si) or the like.

제1 박막 트랜지스터(TFT1)는 액티브층(A1), 게이트 전극(G1), 소스 전극(S1) 및 드레인 전극(D1)을 포함하는 유기 발광 소자(170)를 구동하기 위한 구동 박막 트랜지스터이다. 이러한 제1 박막 트랜지스터(TFT1)는 액티브층(A1), 게이트 절연층(142), 게이트 전극(G1), 층간 절연층(144), 소스 전극(S1) 및 드레인 전극(D1)이 순차적으로 적층된 탑 게이트(Top gate) 구조일 수 있다.The first thin film transistor TFT1 is a driving thin film transistor for driving the organic light emitting element 170 including the active layer A1, the gate electrode G1, the source electrode S1 and the drain electrode D1. The first thin film transistor TFT1 has a structure in which the active layer A1, the gate insulating layer 142, the gate electrode G1, the interlayer insulating layer 144, the source electrode S1 and the drain electrode D1 are sequentially stacked Or a top gate structure.

액티브층(A1)은 액티브 버퍼층(135) 상에 배치될 수 있다. 액티브층(A1)은 다결정 실리콘(polycrystalline silicon)으로 이루어질 수 있으며, 이 경우 일부 영역이 불순물로 도핑될 수도 있다. 또한, 액티브층(A1)은 비정질 실리콘(amorphous silicon), 유기 반도체 물질 또는 산화물(oxide)로 이루어질 수 있다.The active layer (A1) may be disposed on the active buffer layer (135). The active layer A1 may be made of polycrystalline silicon, in which case some regions may be doped with impurities. In addition, the active layer A1 may be formed of amorphous silicon, an organic semiconductor material, or an oxide.

게이트 절연층(142)은 액티브층(A1) 상에 배치될 수 있다. 게이트 절연층(142)은 게이트 전극(G1)과 액티브층(A1)을 서로 절연시킨다. 게이트 절연층(142)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 무기물로 이루어질 수 있으며, 이외에도 절연성 유기물 등으로 이루어질 수도 있다.The gate insulating layer 142 may be disposed on the active layer Al. The gate insulating layer 142 insulates the gate electrode G1 and the active layer A1 from each other. The gate insulating layer 142 may be formed of an insulating inorganic material such as silicon oxide (SiOx) or silicon nitride (SiNx), or may be formed of an insulating organic material or the like.

게이트 전극(G1)은 게이트 절연층(142) 상에 배치될 수 있다. 게이트 전극(G1)은 금속 재질, 예를 들어 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지는 않는다. 또한, 게이트 전극(G1)은 단일층 또는 다중층일 수도 있다.The gate electrode G1 may be disposed on the gate insulating layer 142. [ The gate electrode G1 may be formed of a metal material such as molybdenum (Mo), aluminum (Al), chrome (Cr), gold (Au), titanium (Ti), nickel (Ni), neodymium (Nd) , Or an alloy thereof. However, the present invention is not limited thereto. Further, the gate electrode G1 may be a single layer or a multilayer.

층간 절연층(144)은 게이트 전극(G1) 상에 배치될 수 있다. 층간 절연층(144)은 게이트 절연층(142)과 동일한 물질인, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다중층 등으로 형성될 수 있으나, 이에 한정되지 않는다. 한편, 층간 절연층(144) 및 게이트 절연층(142)은 액티브층(A1)의 일부를 노출시키는 컨택홀(contact hole)을 포함할 수 있다.The interlayer insulating layer 144 may be disposed on the gate electrode G1. The interlayer insulating layer 144 may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or multiple layers thereof, which are the same material as the gate insulating layer 142, but are not limited thereto. Meanwhile, the interlayer insulating layer 144 and the gate insulating layer 142 may include a contact hole exposing a part of the active layer Al.

소스 전극(S1) 및 드레인 전극(D1)은 층간 절연층(144) 상에 배치될 수 있다. 소스 전극(S1) 및 드레인 전극(D1)은 금속 재질로 이루어질 수 있으며, 예를 들어 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 합금으로 이루어질 수 있으나, 이에 한정되지는 않는다. 또한, 소스 전극(S1) 및 드레인 전극(D1)은 단일층 또는 다중층일 수도 있다. 소스 전극(S1)과 드레인 전극(D1) 각각은 컨택홀을 통해 액티브층(A1)과 전기적으로 연결된다.The source electrode S1 and the drain electrode D1 may be disposed on the interlayer insulating layer 144. [ The source electrode S1 and the drain electrode D1 may be made of a metal such as molybdenum (Mo), aluminum (Al), chrome (Cr), gold (Au), titanium (Ti) ), Neodymium (Nd), and copper (Cu), or an alloy thereof. However, the present invention is not limited thereto. Further, the source electrode S1 and the drain electrode D1 may be a single layer or a multilayer. Each of the source electrode S1 and the drain electrode D1 is electrically connected to the active layer A1 through a contact hole.

제1 보호부재(130)는 멀티 버퍼층(120) 상에 배치된다. 또한, 제1 보호부재(130)는 제1 박막 트랜지스터(TFT1) 아래에 액티브층(A1)과 중첩하여 배치될 수 있다. 또한, 제1 보호부재(130)는 멀티 버퍼층(120)과 액티브 버퍼층(135) 사이에 배치될 수 있다.The first protective member 130 is disposed on the multi-buffer layer 120. Further, the first protective member 130 may be disposed over the active layer A1 under the first thin film transistor TFT1. In addition, the first protective member 130 may be disposed between the multi-buffer layer 120 and the active buffer layer 135.

본 발명에서, 제1 보호부재(130)는 층간 절연층(144)과 게이트 절연층(142)에 컨택홀을 형성하는 컨택 식각 시, 에치 스토퍼(etch stopper)로서의 역할을 수행하기 위한 기능층이다.In the present invention, the first protective member 130 is a functional layer for performing a role as an etch stopper when forming a contact hole in the interlayer insulating layer 144 and the gate insulating layer 142 .

본 명세서에서, 컨택 식각은 소스 전극(S1) 및 드레인 전극(D1) 각각을 액티브층(A1)에 전기적으로 연결하기 위해, 층간 절연층(144)과 게이트 절연층(142)의 일부 영역을 식각하여 컨택홀을 형성하는 공정을 의미한다.In this specification, the contact etching is performed by etching the interlayer insulating layer 144 and a part of the gate insulating layer 142 to electrically connect each of the source electrode S1 and the drain electrode D1 to the active layer A1 Thereby forming a contact hole.

컨택 식각 시, 종료 시점을 제1 보호부재(130)의 상면으로 설정하여 적어도 제1 보호부재(130)에서 컨택 식각을 종료시킬 수 있다. 따라서, 제1 보호부재(130)를 통해 컨택 식각이 멀티 버퍼층(120)까지 진행되는 것을 미연에 방지하여 멀티 버퍼층(120)이 식각에 의해 손상되는 것을 방지할 수 있다.At the time of contact etching, the end of the contact may be terminated at least at the first protective member 130 by setting the top surface of the first protective member 130. Accordingly, it is possible to prevent the contact etching from proceeding to the multi-buffer layer 120 through the first protective member 130, thereby preventing the multi-buffer layer 120 from being damaged by the etching.

제1 보호부재(130)는 에치 스토퍼로서 사용될 수 있도록 멀티 버퍼층(120) 및/또는 액티브 버퍼층(135)과 식각선택비가 다른 물질로 이루어지는 것이 바람직하나, 이에 한정되지는 않는다. 예를 들어, 제1 보호부재(130)는 금속 재질로 이루어질 수 있다. 구체적인 예를 들면, 제1 보호부재(130)는 제1 박막 트랜지스터(TFT1)를 구성하는 게이트 전극(G1)과 동일한 재질로 이루어질 수 있다. 이에 따라, 제1 보호부재(130)는 하부 보호 금속(Bottom Shield Metal; BSM)층으로 지칭될 수 있다.The first protection member 130 may be formed of a material having a different etch selectivity from the multi-buffer layer 120 and / or the active buffer layer 135 so as to be used as an etch stopper. However, the present invention is not limited thereto. For example, the first protection member 130 may be made of a metal material. For example, the first protection member 130 may be made of the same material as the gate electrode G1 constituting the first thin film transistor TFT1. Accordingly, the first protective member 130 may be referred to as a bottom shield metal (BSM) layer.

한편, 제1 보호부재(130)는 금속 재질이기 때문에, 액티브층(A1)과 커패시턴스(capacitance)를 형성하는 소자가 되기도 한다. 이때, 제1 보호부재(130)가 전기적으로 플로팅(floating) 되어 있으면 커패시턴스의 변동이 나타나고, 제1 박막 트랜지스터(TFT1)의 문턱전압의 쉬프트 양이 다양해 질 수 있으며, 이것은 의도하지 않은 시각적 결함(예를 들어, 휘도 변화)을 발생시킬 수 있다. 따라서, 제1 보호부재(130)는 소스 전극(S1) 또는 드레인 전극(D1) 중 어느 하나와 전기적으로 연결시켜 커패시턴스가 일정하게 유지되도록 한다. 도 2에서는 제1 박막 트랜지스터(TFT1)의 소스 전극(S1)이 컨택홀을 통해 전기적으로 연결된 제1 보호부재(130)를 도시하였다. 이에 따라, 제1 보호부재(130)에는 제1 박막 트랜지스터(TFT1)의 소스 전극(S1)과 동일한 전압이 인가된다.On the other hand, since the first protection member 130 is made of a metal, the first protection member 130 may be an element that forms a capacitance with the active layer A1. At this time, if the first protective member 130 is electrically floating, a variation in capacitance may occur, and a shift amount of the threshold voltage of the first thin film transistor TFT1 may be varied, which may cause unintended visual defects For example, a luminance change). Accordingly, the first protection member 130 is electrically connected to either the source electrode S1 or the drain electrode D1 to maintain a constant capacitance. In FIG. 2, the first protective member 130 is shown in which the source electrode S1 of the first thin film transistor TFT1 is electrically connected through the contact hole. Accordingly, the same voltage as the source electrode S1 of the first thin film transistor TFT1 is applied to the first protective member 130. [

또한, 기판(110)이 플라스틱 물질로 이루어지는 경우, 제조 공정 중에 기판(110)을 지지하기 위해 별도의 지지 기판이 기판(110) 하부에 부착된다. 이때, 기판(110)과 지지 기판 사이에는 희생층이 배치된다. 제조 공정이 완료되면, 레이저 릴리즈 공정을 통해 기판(110)과 지지 기판이 분리될 수 있다. 이러한 레이저 릴리즈 공정 중에 조사되는 레이저에 의해 기판(110) 상에 배치된 제1 박막 트랜지스터(TFT1)의 액티브층(A1)이 손상될 수도 있다.Also, when the substrate 110 is made of a plastic material, a separate supporting substrate is attached to the bottom of the substrate 110 to support the substrate 110 during the manufacturing process. At this time, a sacrificial layer is disposed between the substrate 110 and the supporting substrate. Once the fabrication process is complete, the substrate 110 and support substrate can be separated through a laser release process. The active layer A1 of the first thin film transistor TFT1 disposed on the substrate 110 may be damaged by the laser irradiated during this laser release process.

또한, 기판(110)과 희생층에 의해 발생되는 전류 드롭 현상으로 인하여, 제1 박막 트랜지스터(TFT1)의 임계 전압(Vth)이 쉬프트될 수 있다. 구체적으로, 레이저 및 외부로부터 유입되는 빛에 의해 희생층에 네가티브 차지 트랩(negative charge trap)이 발생되고, 기판(110)을 이루는 물질인 플라스틱 물질, 예를 들어, 폴리이미드(PI)에서 +전하들이 희생층 쪽으로 이동한다. 이에 따라, 기판(110) 표면의 전위(potential)가 증가하며, 제1 박막 트랜지스터(TFT1)의 임계 전압(Vth)이 양(positive)의 방향으로 쉬프트(shift)될 수 있다. 이러한 임계 전압(Vth)의 쉬프트는 유기 발광 표시 장치(100)의 신뢰성을 저하시킨다.In addition, the threshold voltage Vth of the first thin film transistor TFT1 can be shifted due to the current drop phenomenon caused by the substrate 110 and the sacrifice layer. Specifically, a negative charge trap is generated in the sacrificial layer due to the laser and light emitted from the outside, and a negative charge trap is generated in the plastic material, for example, polyimide (PI) Are moved toward the sacrificial layer. Accordingly, the potential of the surface of the substrate 110 increases, and the threshold voltage Vth of the first thin film transistor TFT1 can be shifted in a positive direction. The shift of the threshold voltage (Vth) lowers the reliability of the organic light emitting diode display (100).

제1 보호부재(130)는 에치 스토퍼 역할뿐만 아니라 상술한 바와 같은 레이저 릴리즈 공정 동안 조사되는 레이저를 차단할 수 있고, 기판(110) 표면의 전위가 증가함에 따라 발생할 수 있는 제1 박막 트랜지스터(TFT1)의 임계 전압(Vth)의 쉬프트 현상 또한 억제할 수 있다.The first protective member 130 serves as an etch stopper as well as the first thin film transistor TFT1 that can block the laser irradiated during the laser release process as described above and can occur as the potential of the surface of the substrate 110 increases, The shift phenomenon of the threshold voltage (Vth) of the transistor can also be suppressed.

제1 박막 트랜지스터(TFT1) 상에 평탄화막(150)이 배치된다. 평탄화막(150)은 제1 박막 트랜지스터(TFT1)를 보호하고, 제1 박막 트랜지스터(TFT1)의 상부를 평탄화하기 위한 절연층이다. 평탄화막(150)은 제1 박막 트랜지스터(TFT1)와 유기 발광 소자(170)의 애노드(171)를 전기적으로 연결하기 위한 컨택홀을 포함한다. 구체적으로, 평탄화막(150)은 제1 박막 트랜지스터(TFT1)의 소스 전극(S1) 또는 드레인 전극(D1) 중 어느 하나를 노출시키는 컨택홀을 포함한다. 평탄화막(150)은 유기 절연 물질로 이루어질 수 있다. 평탄화층(150)은 단층으로 형성되거나 이중 혹은 다중층으로 구성될 수도 있는 등 다양한 변형이 가능하다.A planarizing film 150 is disposed on the first thin film transistor TFT1. The planarizing film 150 is an insulating layer for protecting the first thin film transistor TFT1 and planarizing the upper portion of the first thin film transistor TFT1. The planarization layer 150 includes a contact hole for electrically connecting the first thin film transistor TFT1 to the anode 171 of the organic light emitting diode 170. [ Specifically, the planarization film 150 includes a contact hole exposing one of the source electrode S1 and the drain electrode D1 of the first thin film transistor TFT1. The planarizing layer 150 may be formed of an organic insulating material. The planarization layer 150 may be formed of a single layer, or may have a double or multi-layer structure.

한편, 평탄화막(150) 아래의 소스 전극(S1) 및 드레인 전극(D1) 상에는 소스 전극(S1) 및 드레인 전극(D1)을 보호하기 위한 패시베이션층(미도시)이 더 배치될 수 있다. 예를 들어, 패시베이션층은 실리콘 산화물 및 실리콘 질화물 등과 같은 무기물로 이루어지고, 단일층으로 이루어지거나 복수의 층으로 이루어질 수 있다. 패시베이션층은 선택적 제거를 통해 소스 전극(S1) 또는 드레인 전극(D1)을 노출되는 컨택홀이 형성될 수 있다.A passivation layer (not shown) for protecting the source electrode S1 and the drain electrode D1 may be further disposed on the source electrode S1 and the drain electrode D1 under the planarization layer 150. [ For example, the passivation layer is made of an inorganic material such as silicon oxide and silicon nitride, and may be composed of a single layer or a plurality of layers. The passivation layer may be formed with contact holes exposing the source electrode S1 or the drain electrode D1 through selective removal.

평탄화막(150) 상에 유기 발광 소자(170)가 배치된다. 유기 발광 소자(170)는 제1 박막 트랜지스터(TFT1)에 의해 구동되며, 서로 대향하는 애노드(171)와 캐소드(175) 및 이들 사이에 개재되는 유기 발광층(173)을 포함한다. 유기 발광 소자(170)의 발광 영역은 뱅크(160)에 의해 정의될 수 있다.The organic light emitting device 170 is disposed on the planarizing film 150. The organic light emitting device 170 is driven by the first thin film transistor TFT1 and includes an anode 171 and a cathode 175 facing each other and an organic light emitting layer 173 interposed therebetween. The light emitting region of the organic light emitting element 170 can be defined by the bank 160. [

유기 발광 소자(170)는 적색, 녹색, 청색(Red, Green, Blue; RGB)의 빛 중 어느 하나를 발광하도록 구성될 수도 있고, 백색(White)의 빛을 발광하도록 구성될 수도 있다. 유기 발광 소자(170)가 백색의 빛을 발광하는 경우, 유기 발광 표시 장치(100)는 컬러 필터(Color Filter)를 더 포함할 수도 있다.The organic light emitting device 170 may be configured to emit light in any of red, green, and blue (RGB) light, or may be configured to emit white light. When the organic light emitting diode 170 emits white light, the OLED display 100 may further include a color filter.

애노드(171)는 제1 박막 트랜지스터(TFT1)와 전기적으로 연결된다. 구체적으로, 애노드(171)는 평탄화막(150)에 형성된 컨택홀을 통해 제1 박막 트랜지스터(TFT1)의 소스 전극(S1) 또는 드레인 전극(D1) 중 어느 하나와 접속될 수 있다. 도 2에서는 제1 박막 트랜지스터(TFT1)의 소스 전극(S1)과 전기적으로 연결된 애노드(171)의 일례를 도시하였다. 이 경우, 애노드(171)에는 영상 신호를 표시하기 위한 영상 신호가 소스 전극(S1)을 통해서 인가된다.The anode 171 is electrically connected to the first thin film transistor TFT1. Specifically, the anode 171 may be connected to either the source electrode S1 or the drain electrode D1 of the first thin film transistor TFT1 through the contact hole formed in the planarization film 150. [ In Fig. 2, an example of the anode 171 electrically connected to the source electrode S1 of the first thin film transistor TFT1 is shown. In this case, a video signal for displaying a video signal is applied to the anode 171 through the source electrode S1.

애노드(171)는 유기 발광층(173)에 정공을 공급하여야 하므로 일함수(Work function)가 높은 도전성 물질로 이루어진다. 예를 들어, 애노드(171)는 인듐 주석 산화물(Indium Tin Oxide; ITO)과 같은 투명 도전성 산화물(Tansparent Conductive Oxide; TCO)로 이루어질 수 있다. 유기 발광 표시 장치(100)가 탑 에미션(top emission) 방식의 유기 발광 표시 장치인 경우, 애노드(171)는 하부에 반사율이 높은 반사층을 포함한 투명 도전층으로 이루어질 수 있으나, 이에 제한되는 것은 아니다. 애노드(171)는 콘택홀 및 일부 평탄화막(150) 상에 화소별로 이격되어 배치된다.The anode 171 is made of a conductive material having a high work function because holes must be supplied to the organic light emitting layer 173. For example, the anode 171 may be formed of a transparent conductive oxide (TCO) such as indium tin oxide (ITO). When the organic light emitting diode display 100 is a top emission organic light emitting display, the anode 171 may be a transparent conductive layer including a reflective layer having a high reflectivity at the bottom, but the present invention is not limited thereto . The anode 171 is arranged on the contact hole and a part of the planarization film 150 in a pixel-by-pixel spaced manner.

유기 발광층(173)은 애노드(171) 상에 배치된다. 유기 발광층(173)은 인광 또는 형광물질로 구성될 수 있으며, 필요에 따라 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 더 포함할 수 있다. 유기 발광층(173)은 특정 색의 빛을 발광할 수 있는 물질을 포함할 수 있다. 예를 들어, 유기 발광층(173)은 적색, 녹색, 청색의 빛 중 어느 하나를 발광할 수 있는 발광 물질을 포함할 수 있다. 그러나, 이에 제한되지 않고, 유기 발광층(173)은 다른 색의 광을 발광할 수 있는 발광 물질을 포함할 수도 있다.The organic light emitting layer 173 is disposed on the anode 171. The organic light emitting layer 173 may be formed of a phosphorescent or fluorescent material, and may further include a hole injection layer, a hole transport layer, an electron transport layer, and an electron injection layer, if necessary. The organic light emitting layer 173 may include a material capable of emitting light of a specific color. For example, the organic light emitting layer 173 may include a light emitting material capable of emitting light of any one of red, green, and blue light. However, without being limited thereto, the organic light emitting layer 173 may include a light emitting material capable of emitting light of a different color.

캐소드(175)는 유기 발광층(173)을 사이에 두고 애노드(171)와 대향하여 배치된다. 캐소드(175)는 유기 발광층(173)으로 전자를 공급한다. 유기 발광 표시 장치(100)가 탑 에미션 방식의 유기 발광 표시 장치인 경우, 캐소드(175)는 투명 도전층으로 이루어질 수도 있고, 매우 얇은 두께의 금속 물질로 이루어질 수도 있으나, 이에 제한되는 것은 아니다. 예를 들어, 캐소드(175)는 MgAg와 같은 금속 합금, Yb(이테르븀, ytterbium)을 포함한 금속 합금 등과 같은 일함수가 낮은 금속성 물질로 이루어질 수 있다.The cathode 175 is arranged to face the anode 171 with the organic light emitting layer 173 therebetween. The cathode 175 supplies electrons to the organic light emitting layer 173. When the OLED display 100 is a top emission type OLED display, the cathode 175 may be formed of a transparent conductive layer or may be formed of a very thin metal material, but the present invention is not limited thereto. For example, the cathode 175 may be made of a metallic material having a low work function such as a metal alloy such as MgAg, a metal alloy including Yb (ytterbium), or the like.

뱅크(160)는 표시 영역에서 발광 영역을 제외한 나머지 영역에서 평탄화막(150) 상에 배치된다. 즉, 뱅크(160)는 애노드(171)의 일부분을 노출시키도록 애노드(171)의 일부만 덮도록 배치되고, 뱅크(160)에 의해 노출된 애노드(171)의 일부분에 대응하는 영역이 발광 영역으로 정의될 수 있다. 뱅크(160)는 실리콘 산화물, 실리콘 질화물과 같은 무기 절연 물질 또는 BCB, 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연 물질로 이루어질 수 있다.The bank 160 is disposed on the planarization film 150 in the remaining region except the light emitting region in the display region. That is, the bank 160 is disposed so as to cover only a part of the anode 171 so as to expose a part of the anode 171, and an area corresponding to a part of the anode 171 exposed by the bank 160 serves as a light- Can be defined. The bank 160 may be formed of an inorganic insulating material such as silicon oxide, silicon nitride, or an organic insulating material such as BCB, acrylic resin, or imide resin.

유기 발광 소자(170)의 캐소드(175) 상에 봉지부(미도시)가 배치된다. 봉지부는 수분에 취약한 유기 발광 소자(170)를 수분에 노출되지 않도록 보호하기 위한 구성이다. 예를 들어, 봉지부는 무기층과 유기층이 교대 적층된 구조나 무기층/유기층/무기층이 적층된 구조 등으로 이루어질 수 있으나, 이에 한정되지는 않는다.An encapsulant (not shown) is disposed on the cathode 175 of the organic light emitting device 170. The encapsulation unit is configured to protect the organic light emitting device 170, which is vulnerable to moisture, from exposure to moisture. For example, the sealing portion may include, but is not limited to, a structure in which an inorganic layer and an organic layer are alternately stacked, or a structure in which an inorganic layer / an organic layer / an inorganic layer are stacked.

한편, 유기 발광 표시 장치(100)의 서브 화소는 도 2에 도시된 제1 박막 트랜지스터(TFT1)와 더불어 도 3에 도시된 제2 박막 트랜지스터(TFT2)를 포함하여 구성된다.On the other hand, the sub-pixel of the OLED display 100 includes the first thin film transistor TFT1 shown in FIG. 2 and the second thin film transistor TFT2 shown in FIG.

도 3을 참조하면, 유기 발광 표시 장치(100)의 서브 화소는 기판(110), 멀티 버퍼층(120), 제2 보호 부재(180), 액티브 버퍼층(135), 제2 박막 트랜지스터(TFT2) 및 유기 발광 소자(170)를 포함한다. 이때, 제2 보호 부재(180)와 제2 박막 트랜지스터(TFT2)의 구성만 상이할 뿐, 나머지 구성은 도 2와 동일하므로 중복 설명은 생략하고 차이점에 대해서만 설명한다.3, a sub-pixel of the OLED display 100 includes a substrate 110, a multi-buffer layer 120, a second protection member 180, an active buffer layer 135, a second thin film transistor TFT2, And an organic light emitting element 170. At this time, only the structure of the second protection member 180 and the second thin film transistor TFT2 are different from each other, and the remaining structure is the same as that of FIG. 2, and therefore only the differences will be described.

제2 박막 트랜지스터(TFT2)는 액티브층(A2), 게이트 전극(G2), 소스 전극(S2) 및 드레인 전극(D2)을 포함하는 유기 발광 소자(170)를 구동하기 위한 스위칭 박막 트랜지스터로서, 탑 게이트 구조일 수 있다. 제2 박막 트랜지스터(TFT2)는 제2 보호 부재(180) 상에 배치될 수 있다.The second thin film transistor TFT2 is a switching thin film transistor for driving the organic light emitting element 170 including the active layer A2, the gate electrode G2, the source electrode S2 and the drain electrode D2, Gate structure. And the second thin film transistor TFT2 may be disposed on the second protective member 180. [

제2 보호 부재(180)는 멀티 버퍼층(120) 상에 배치되고, 제2 박막 트랜지스터(TFT2)의 소스 전극(S2) 및 드레인 전극(D2)과 중첩된다. 구체적으로, 제2 보호 부재(180)는 소스 전극(S2)과 중첩되는 제1 부분(181) 및 드레인 전극(D2)과 중첩되는 제2 부분(182)으로 이루어질 수 있다. 즉, 제2 보호 부재(180)는 제2 박막 트랜지스터(TFT2)의 게이트 전극(G2), 소스 전극(S2) 및 드레인 전극(D2) 중 게이트 전극(G2)을 제외한 소스 전극(S2) 및 드레인 전극(D2)과 중첩된다.The second protective member 180 is disposed on the multi-buffer layer 120 and overlaps the source electrode S2 and the drain electrode D2 of the second thin film transistor TFT2. Specifically, the second protective member 180 may include a first portion 181 overlapping the source electrode S2 and a second portion 182 overlapping the drain electrode D2. That is, the second protection member 180 is electrically connected to the source electrode S2 and the drain electrode D2 of the gate electrode G2, the source electrode S2 and the drain electrode D2 of the second thin film transistor TFT2 except for the gate electrode G2, And overlaps the electrode D2.

일반적으로, 유기 발광 표시 장치에서 스위칭 트랜지스터는 액티브층 아래에 하부 보호 금속층의 배치 없이 설계되고 있다 그러나, 마스크 저감 차원에서 하나의 패널 상에 배치된 모든 트랜지스터들에 대해서는 소자의 구조를 고려하지 않은 채 일괄적으로 컨택 식각을 통해 컨택홀을 형성하고 있다.In general, in an OLED display, a switching transistor is designed without an arrangement of a lower protective metal layer below the active layer. However, for all the transistors disposed on one panel at the mask reduction level, The contact holes are formed through the contact etching in a lump.

이에 따라, 컨택 식각 시, 액티브층의 하부에 하부 보호 금속층이 배치되는 구동 트랜지스터의 경우에는 멀티 버퍼층이 손상되지 않지만, 하부 보호 금속층을 사용하지 않는 스위칭 트랜지터의 경우에는 멀티 버퍼층까지 식각됨에 따라 소자의 신뢰성에 악영향을 초래하고 있다.Accordingly, in the case of the drive transistor in which the lower protective metal layer is disposed under the active layer during contact etching, the multi-buffer layer is not damaged, but in the case of the switching transistor not using the lower protective metal layer, Which adversely affects the reliability of the apparatus.

이에, 본 발명에서는 상술한 컨택 식각에 의한 멀티 버퍼층의 식각 손상을 방지하고자 스위칭 트랜지스터의 액티브층 아래에 에치 스토퍼로서 제2 보호 부재(180)를 도입하였다.In the present invention, the second protection member 180 is introduced as an etch stopper under the active layer of the switching transistor to prevent etching damage of the multi-buffer layer due to the contact etching described above.

제2 보호 부재(180)는 에치 스토퍼로서 사용될 수 있도록 멀티 버퍼층(120) 및/또는 액티브 버퍼층(135)과 식각선택비가 다른 물질로 이루어지는 것이 바람직하나, 이에 한정되지는 않는다. 예를 들어, 제2 보호부재(180)는 금속 재질로 이루어질 수 있다. 제2 보호부재(180)가 금속 재질로 이루어지는 경우, 소스 전극(S2) 및 드레인 전극(D2)과 전기적으로 연결시켜 커패시턴스가 일정하게 유지되도록 한다. 이에 따라, 제2 보호부재(180)에는 제2 박막 트랜지스터(TFT2)의 소스 전극(S2) 및 드레인 전극(D2)과 동일한 전압이 인가된다.The second protective member 180 may be formed of a material having a different etch selectivity from the multi-buffer layer 120 and / or the active buffer layer 135 so as to be used as an etch stopper. However, the present invention is not limited thereto. For example, the second protection member 180 may be made of a metal material. When the second protection member 180 is made of a metal material, it is electrically connected to the source electrode S2 and the drain electrode D2 so that the capacitance is kept constant. Thus, the same voltage as the source electrode S2 and the drain electrode D2 of the second thin film transistor TFT2 is applied to the second protective member 180. [

한편, 제2 보호 부재(180)의 제1 부분(181)과 제2 부분(182)은 도 3에 도시된 것처럼 서로 이격 배치될 수 있지만, 이와는 달리 일체형으로 이루어질 수도 있다.Meanwhile, the first portion 181 and the second portion 182 of the second protection member 180 may be disposed apart from each other as shown in FIG. 3, but may be integrally formed.

상술한 바와 같이, 제2 박막 트랜지스터(TFT2)의 액티브층(A2) 아래에 제2 보호 부재(180)를 구성할 경우, 제2 보호부재(180)의 제1 부분(181) 및 제2 부분(182)에서 컨택 식각이 종료되므로, 멀티 버퍼층(120)이 식각되는 것을 방지할 수 있고, 이를 통해 소자의 신뢰성 저하를 억제할 수 있다.As described above, when the second protective member 180 is formed below the active layer A2 of the second thin film transistor TFT2, the first portion 181 and the second portion 182 of the second protective member 180, Etching of the multi-buffer layer 120 can be prevented since the contact etching is terminated in the step 182, thereby reducing the reliability of the device.

본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)에서는 제1 박막 트랜지스터(TFT1)에 BSM(130)을 구성함으로써, 컨택 식각 시의 공정 마진을 확보하여 멀티 버퍼층(120)의 손상을 방지할 수 있고, 레이저 릴리즈 공정 동안 조사되는 레이저를 차단할 수 있으며, 기판(110) 표면의 전위가 증가함에 따라 발생할 수 있는 제1 박막 트랜지스터(TFT1)의 임계 전압(Vth)의 쉬프트 현상 또한 억제할 수 있다.In the OLED display 100 according to an exemplary embodiment of the present invention, the BSM 130 is formed in the first thin film transistor TFT1, thereby ensuring a process margin at the time of contact etching to prevent damage to the multi-buffer layer 120 It is possible to cut off the laser irradiated during the laser-releasing process and also to suppress the shift phenomenon of the threshold voltage (Vth) of the first thin film transistor TFT1, which may occur as the potential of the surface of the substrate 110 increases, have.

다만, 설계상 모든 트랜지스터에 전부 BSM이 필요하지 않고, 하부 BSM을 사용하는 것에 의해 오히려 트랜지스터의 성능이 저하될 수도 있다.However, not all BSMs are required for all transistors in the design, and the performance of the transistors may be deteriorated by using the lower BSM.

그러나, 모든 트랜지스터에 BSM을 쓰지 않으면, 제1 박막 트랜지스터(TFT1)에서 컨택홀 형성 시에 제2 박막 트랜지스터(TFT2)의 액티브 버퍼층(135)과 멀티 버퍼층(120)이 손상되고, 그로 인해 기판(110)을 통해 침투하는 수분 또는 산소와 기판(110)으로부터 유입되는 다양한 종류의 결함을 차단하지 못하므로 장치의 신뢰성이 악화될 수 있다.However, if the BSM is not used for all the transistors, the active buffer layer 135 and the multi-buffer layer 120 of the second thin film transistor TFT2 are damaged at the time of forming the contact holes in the first thin film transistor TFT1, The reliability of the apparatus can be deteriorated because it can not block moisture or oxygen penetrating through the substrate 110 and various kinds of defects introduced from the substrate 110.

따라서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치(100)에서는 제2 박막 트랜지스터(TFT2)의 액티브층(A2) 아래에 제2 보호 부재(180)를 구성하여 컨택 식각에 따른 멀티 버퍼층(120)의 식각 손상을 방지할 수 있다.Therefore, in the OLED display 100 according to the embodiment of the present invention, the second protective member 180 is formed under the active layer A2 of the second thin film transistor TFT2 to form the multi- 120 can be prevented from being damaged.

도 4는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 서브 화소 영역에 배치된 구동 박막 트랜지스터를 포함한 개략적인 단면도이다. 도 4는 유기 발광 표시 장치(200)의 도면부호만 상이할 뿐, 나머지 구성은 도 2에서와 동일하므로 중복 설명은 생략한다. 이때, 도 4의 제1 박막 트랜지스터(TFT1)는 유기 발광 소자(170)를 구동하기 위한 구동 박막 트랜지스터이며, 탑 게이트 구조를 가진다.FIG. 4 is a schematic cross-sectional view illustrating a driving thin film transistor disposed in a sub-pixel region of an OLED display according to another embodiment of the present invention. Referring to FIG. 4 only differs from that of the organic light emitting diode display 200, and the remaining components are the same as those in FIG. The first thin film transistor TFT1 of FIG. 4 is a driving thin film transistor for driving the organic light emitting element 170, and has a top gate structure.

도 5는 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 게이트 구동부에 배치된 박막 트랜지스터를 포함한 개략적인 단면도이다.5 is a schematic cross-sectional view including a thin film transistor disposed in a gate driver of an OLED display according to another embodiment of the present invention.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치(100)의 게이트 구동부는 비표시 영역에 배치되며, 기판(110), 멀티 버퍼층(120), 제3 보호 부재(280), 액티브 버퍼층(135), 제2 박막 트랜지스터(TFT2) 및 유기 발광 소자(170)를 포함한다. 이때, 제3 보호 부재(280), 및 제3 보호 부재(280)와 제2 박막 트랜지스터(TFT2)의 연결 구성만 상이할 뿐, 나머지 구성은 도 2 및 도 3과 동일하므로 중복 설명은 생략하고 차이점에 대해서만 설명한다.5, the gate driver of the OLED display 100 according to another embodiment of the present invention is disposed in a non-display region and includes a substrate 110, a multi-buffer layer 120, a third protection member 280, An active buffer layer 135, a second thin film transistor TFT2 and an organic light emitting element 170. [ At this time, only the connection structure of the third protection member 280, the third protection member 280 and the second thin film transistor TFT2 is different, and the remaining components are the same as those of FIGS. 2 and 3, Explain only the differences.

제2 박막 트랜지스터(TFT2)는 유기 발광 소자(170)를 구동하기 위한 스위칭 박막 트랜지스터이며, 탑 게이트 구조를 가진다.The second thin film transistor TFT2 is a switching thin film transistor for driving the organic light emitting element 170 and has a top gate structure.

제3 보호 부재(280)는 멀티 버퍼층(120) 상에 배치되고, 제2 박막 트랜지스터(TFT2)의 게이트 전극(G2), 소스 전극(S2) 및 드레인 전극(D2)과 중첩된다. 구체적으로, 제3 보호 부재(280)는 소스 전극(S2)과 중첩되는 제1 부분(281), 드레인 전극(D2)과 중첩되는 제2 부분(282) 및 게이트 전극(G2)과 중첩되는 제3 부분(283)으로 이루어질 수 있다.The third protective member 280 is disposed on the multi-buffer layer 120 and overlaps the gate electrode G2, the source electrode S2, and the drain electrode D2 of the second thin film transistor TFT2. Specifically, the third protection member 280 includes a first portion 281 overlapping with the source electrode S2, a second portion 282 overlapping with the drain electrode D2, and a second portion 282 overlapped with the gate electrode G2. 3 portion 283 of the second embodiment.

제3 보호 부재(280)의 제1 부분(281) 및 제2 부분(282)은 층간 절연층(144)과 게이트 절연층(142)에 컨택홀을 형성하는 컨택 식각 시, 에치 스토퍼로서 사용되며, 이에 따라 공정 마진을 확보하고 멀티 버퍼층(120)의 식각 손상을 방지할 수 있다.The first portion 281 and the second portion 282 of the third protective member 280 are used as an etch stopper when forming a contact hole in the interlayer insulating layer 144 and the gate insulating layer 142 , Thereby ensuring the process margin and preventing the etching damage of the multi-buffer layer 120.

또한, 제3 보호 부재(280)의 제1 부분(281) 및 제2 부분(282) 각각은 소스 전극(S2) 및 드레인 전극(D2)과 전기적으로 연결되어 커패시턴스를 일정하게 유지한다. 제3 보호 부재(280)의 제1 부분(281) 및 제2 부분(282)에는 제2 박막 트랜지스터(TFT2)의 소스 전극(S2) 및 드레인 전극(D2)과 동일한 전압이 인가된다.Each of the first portion 281 and the second portion 282 of the third protective member 280 is electrically connected to the source electrode S2 and the drain electrode D2 to keep the capacitance constant. The same voltage as the source electrode S2 and the drain electrode D2 of the second thin film transistor TFT2 is applied to the first portion 281 and the second portion 282 of the third protective member 280. [

제3 보호 부재(280)의 제3 부분(283)은 제2 박막 트랜지스터(TFT2)와 전기적으로 연결될 수 있다. 구체적으로, 제3 부분(283)은 제2 박막 트랜지스터(TFT2)의 게이트 전극(G2)과 전기적으로 연결되어 게이트 전극(G2)과 동일한 전압이 인가된다. 이때, 제3 보호 부재(280)의 제3 부분(283)이 보조 게이트 전극으로서 동작하여 이중 게이트(double gate) 전극을 형성할 수 있다. 이로써, 제2 박막 트랜지스터(TFT2)의 액티브층(A2)의 표면에 추가적인 채널 영역이 제공될 수 있다.The third portion 283 of the third protective member 280 may be electrically connected to the second thin film transistor TFT2. Specifically, the third portion 283 is electrically connected to the gate electrode G2 of the second thin film transistor TFT2 to apply the same voltage as the gate electrode G2. At this time, the third portion 283 of the third protective member 280 may function as an assist gate electrode to form a double gate electrode. Thereby, an additional channel region can be provided on the surface of the active layer A2 of the second thin film transistor TFT2.

따라서, 제2 박막 트랜지스터(TFT2)의 크기를 실질적으로 증가시키는 것 없이, 제2 박막 트랜지스터(TFT2)의 이동도를 증가시킬 수 있다. 즉, 제2 박막 트랜지스터(TFT2)의 전류 구동 능력을 향상시킬 수 있다.Therefore, the mobility of the second thin film transistor TFT2 can be increased without substantially increasing the size of the second thin film transistor TFT2. That is, the current driving capability of the second thin film transistor TFT2 can be improved.

또한, 제2 박막 트랜지스터(TFT2)에 제3 보호 부재(280)의 제3 부분(283)을 구성함으로써, 레이저 릴리즈 공정 동안 조사되는 레이저를 차단할 수 있으며, 기판(110) 표면의 전위가 증가함에 따라 발생할 수 있는 제2 박막 트랜지스터(TFT2)의 임계 전압(Vth)의 쉬프트 현상 또한 억제할 수 있다.Further, by configuring the third portion 283 of the third protective member 280 in the second thin film transistor TFT2, the laser irradiated during the laser releasing process can be blocked, and the potential of the surface of the substrate 110 is increased The shift phenomenon of the threshold voltage (Vth) of the second thin film transistor (TFT2) that can occur can be suppressed.

한편, 제3 보호 부재(280)의 제1 부분(281)과 제2 부분(282)은 도 5에 도시된 것처럼 서로 이격 배치될 수 있지만, 이와는 달리 일체형으로 이루어질 수도 있다.On the other hand, the first portion 281 and the second portion 282 of the third protective member 280 may be disposed apart from each other as shown in FIG. 5, but may be integrally formed.

본 발명의 다른 실시예에 따른 유기 발광 표시 장치(200)에서는 제1 박막 트랜지스터(TFT1)에 BSM(130)을 구성함으로써, 컨택 식각 시의 공정 마진을 확보하여 멀티 버퍼층(120)의 손상을 방지할 수 있고, 레이저 릴리즈 공정 동안 조사되는 레이저를 차단할 수 있으며, 기판(110) 표면의 전위가 증가함에 따라 발생할 수 있는 제1 박막 트랜지스터(TFT1)의 임계 전압(Vth)의 쉬프트 현상 또한 억제할 수 있다.In the organic light emitting diode display 200 according to another embodiment of the present invention, the BSM 130 is formed in the first thin film transistor TFT1 to secure a process margin at the time of contact etching, thereby preventing damage to the multi buffer layer 120 It is possible to cut off the laser irradiated during the laser-releasing process and also to suppress the shift phenomenon of the threshold voltage (Vth) of the first thin film transistor TFT1, which may occur as the potential of the surface of the substrate 110 increases, have.

또한, 제2 박막 트랜지스터(TFT2)에 에치 스토퍼(281, 282)와 더불어 BSM(283)을 구성함으로써, 컨택 식각에 따른 멀티 버퍼층(120)의 식각 손상을 방지할 수 있고, 이중 게이트 전극을 형성하여 제2 박막 트랜지스터(TFT2)의 전류 구동 능력을 향상시킬 수 있고, 레이저 릴리즈 공정 동안 조사되는 레이저를 차단할 수 있으며, 기판(110) 표면의 전위가 증가함에 따라 발생할 수 있는 제2 박막 트랜지스터(TFT2)의 임계 전압(Vth)의 쉬프트 현상 또한 억제할 수 있다.In addition, by configuring the BSM 283 in addition to the etch stoppers 281 and 282 in the second thin film transistor TFT2, etch damage of the multi-buffer layer 120 due to the contact etching can be prevented, The current driving capability of the second thin film transistor TFT2 can be improved and the laser irradiated during the laser releasing process can be cut off and the second thin film transistor TFT2, which can occur as the potential of the surface of the substrate 110 increases, The shift of the threshold voltage (Vth) of the transistor Q1 can also be suppressed.

특히, 표시 영역에 배치된 구동 트랜지스터인 제1 박막 트랜지스터(TFT1)와 비표시 영역의 게이트 구동부에 배치된 스위칭 트랜지스터인 제2 박막 트랜지스터(TFT2) 모두에 에치 스토퍼와 BSM을 수행할 수 있는 제1 보호 부재(130)와 제3 보호 부재(280)을 구성함으로써, 컨택홀 형성 시에 제2 박막 트랜지스터(TFT2)의 액티브 버퍼층(135)과 멀티 버퍼층(120)이 손상되는 것을 방지하여 장치의 신뢰성 악화를 방지할 수 있다.Particularly, in both of the first thin film transistor (TFT1) which is a driving transistor arranged in the display region and the second thin film transistor (TFT2) which is a switching transistor arranged in the gate driving portion of the non-display region, The protective member 130 and the third protective member 280 are formed to prevent the active buffer layer 135 and the multi-buffer layer 120 of the second thin film transistor TFT2 from being damaged at the time of forming the contact holes, Deterioration can be prevented.

본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.An exemplary embodiment of the present invention can be described as follows.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 유기 발광 표시 장치는 유기 발광 소자를 각각 구비한 복수의 서브 화소가 정의된 기판, 기판 상의 멀티 버퍼층, 멀티 버퍼층 상에 배치된 제1 보호 부재 및 제2 보호 부재, 제1 보호 부재 상에 배치되고, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 제1 박막 트랜지스터, 및 제2 보호 부재 상에 배치되고, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 제2 박막 트랜지스터를 포함하고, 제1 보호 부재는 제1 박막 트랜지스터의 액티브층과 중첩하고, 제1 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 접하고, 제2 보호 부재는 제2 박막 트랜지스터의 소스 전극 및 드레인 전극과 중첩하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided an organic light emitting diode (OLED) display device including a substrate having a plurality of subpixels each having an organic light emitting device, a multi-buffer layer on the substrate, A first thin film transistor disposed on the first protective member and disposed on the first protective member, the first thin film transistor having an active layer, a gate electrode, a source electrode, and a drain electrode, And a second thin film transistor having an active layer, a gate electrode, a source electrode and a drain electrode, wherein the first protective member overlaps the active layer of the first thin film transistor, and the source electrode and the drain electrode of the first thin film transistor And the second protective member overlaps the source electrode and the drain electrode of the second thin film transistor.

본 발명의 다른 특징에 따르면, 제2 보호 부재는 제2 박막 트랜지스터의 소스 전극과 접하는 제1 부분 및 제2 박막 트랜지스터의 드레인 전극과 접하는 제2 부분을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, the second protection member includes a first portion contacting the source electrode of the second thin film transistor and a second portion contacting the drain electrode of the second thin film transistor.

본 발명의 또 다른 특징에 따르면, 제2 보호 부재는 제2 박막 트랜지스터의 소스 전극과 접하는 제1 부분 및 제2 박막 트랜지스터의 드레인 전극과 접하는 제2 부분을 포함하는 것을 특징으로 한다.According to another aspect of the present invention, the second protective member includes a first portion contacting the source electrode of the second thin film transistor and a second portion contacting the drain electrode of the second thin film transistor.

본 발명의 또 다른 특징에 따르면, 제2 보호 부재는 제2 박막 트랜지스터의 게이트 전극, 소스 전극 및 드레인 전극 중 소스 전극 및 드레인 전극과만 중첩하는 것을 특징으로 한다.According to still another aspect of the present invention, the second protective member overlaps only the source electrode and the drain electrode among the gate electrode, the source electrode, and the drain electrode of the second thin film transistor.

본 발명의 또 다른 특징에 따르면, 상기 제1 박막 트랜지스터는 유기 발광 소자를 구동하기 위한 구동 박막 트랜지스터이고, 제2 박막 트랜지스터는 유기 발광 소자를 구동하기 위한 스위칭 박막 트랜지스터인 것을 특징으로 한다.According to another aspect of the present invention, the first thin film transistor is a driving thin film transistor for driving the organic light emitting element, and the second thin film transistor is a switching thin film transistor for driving the organic light emitting element.

본 발명의 또 다른 특징에 따르면, 제2 보호 부재는 상기 제2 박막 트랜지스터의 게이트 전극과 중첩하는 제3 부분을 더 포함하고, 제3 부분은 제2 박막 트랜지스터와 전기적으로 연결된 것을 것을 특징으로 한다.According to another aspect of the present invention, the second protective member further includes a third portion overlapping the gate electrode of the second thin film transistor, and the third portion is electrically connected to the second thin film transistor .

본 발명의 또 다른 특징에 따르면, 제1 박막 트랜지스터는 상기 유기 발광 소자를 구동하기 위한 구동 박막 트랜지스터이고, 상기 제2 박막 트랜지스터는 게이트 구동부에 배치되는 것을 특징으로 한다.According to another aspect of the present invention, a first thin film transistor is a driving thin film transistor for driving the organic light emitting element, and the second thin film transistor is disposed in a gate driving portion.

본 발명의 또 다른 특징에 따르면, 제1 부분과 제2 부분은 일체로 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, the first portion and the second portion are integrally formed.

본 발명의 또 다른 특징에 따르면, 상기 제1 박막 트랜지스터의 게이트 전극은 제1 박막 트랜지스터의 액티브층 상에 배치되고, 제2 박막 트랜지스터의 게이트 전극은 제2 박막 트랜지스터의 액티브층 상에 배치된 것을 특징으로 한다.According to another aspect of the present invention, the gate electrode of the first thin film transistor is disposed on the active layer of the first thin film transistor, and the gate electrode of the second thin film transistor is disposed on the active layer of the second thin film transistor .

본 발명의 또 다른 특징에 따르면, 기판은 플라스틱 물질로 이루어지는 것을 특징으로 한다.According to another aspect of the present invention, the substrate is formed of a plastic material.

본 발명의 또 다른 특징에 따르면, 멀티 버퍼층, 제1 보호 부재 및 제2 보호 부재를 덮는 액티브 버퍼층을 더 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is further provided an active buffer layer covering the multi-buffer layer, the first protection member, and the second protection member.

전술한 바와 같은 과제를 해결하기 위하여 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 표시 영역 및 비표시 영역을 구비하는 플렉서블 기판, 플렉서블 기판 상에 배치된 멀티 버퍼층, 멀티 버퍼층 상에 배치된 제1 박막 트랜지스터 및 제2 박막 트랜지스터, 멀티 버퍼층과 제1 박막 트랜지스터 사이에 배치되고, 적어도 제1 박막 트랜지스터의 액티브층과 중첩하고, 제1 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 접하는 하부 보호 금속층, 및 멀티 버퍼층과 제2 박막 트랜지스터 사이에 배치되고, 제2 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 접하는 에치 스토퍼(etch stopper)를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided an OLED display including a flexible substrate having a display region and a non-display region, a multi-buffer layer disposed on the flexible substrate, A lower protective metal layer which is disposed between the multi-buffer layer and the first thin film transistor and overlaps with at least an active layer of the first thin film transistor and is in contact with one of a source electrode and a drain electrode of the first thin film transistor, And an etch stopper disposed between the multi-buffer layer and the second thin film transistor and in contact with one of the source electrode and the drain electrode of the second thin film transistor.

본 발명의 다른 특징에 따르면, 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 탑 게이트 구조의 박막 트랜지스터인 것을 특징으로 한다.According to another aspect of the present invention, the first thin film transistor and the second thin film transistor are thin film transistors of a top gate structure.

본 발명의 또 다른 특징에 따르면, 에치 스토퍼는 상기 제2 박막 트랜지스터의 게이트 전극을 제외한 영역에서 제2 박막 트랜지스터와 중첩하는 것을 특징으로 한다.According to still another aspect of the present invention, the etch stopper overlaps the second thin film transistor in a region excluding the gate electrode of the second thin film transistor.

본 발명의 또 다른 특징에 따르면, 상기 제1 박막 트랜지스터는 상기 표시 영역에 배치된 유기 발광 소자를 구동하기 위한 구동 박막 트랜지스터이고, 제2 박막 트랜지스터는 표시 영역에 배치된 유기 발광 소자를 구동하기 위한 스위칭 박막 트랜지스터인 것을 특징으로 한다.According to another aspect of the present invention, the first thin film transistor is a driving thin film transistor for driving the organic light emitting element disposed in the display region, and the second thin film transistor is a driving thin film transistor for driving the organic light emitting element And is a switching thin film transistor.

본 발명의 또 다른 특징에 따르면, 제2 박막 트랜지스터의 게이트 전극과 중첩하고, 비표시 영역에서 제2 박막 트랜지스터와 전기적으로 연결된 이중 게이트 전극을 더 포함하는 것을 특징으로 한다.According to still another aspect of the present invention, there is provided a display device, further comprising a double gate electrode which overlaps the gate electrode of the second thin film transistor and is electrically connected to the second thin film transistor in the non-display region.

본 발명의 또 다른 특징에 따르면, 제1 박막 트랜지스터는 표시 영역에 배치된 유기 발광 소자를 구동하기 위한 구동 박막 트랜지스터이고, 제2 박막 트랜지스터는 비표시 영역에 배치된 게이트 구동부를 구성하는 박막 트랜지스터인 것을 특징으로 한다.According to another aspect of the present invention, a first thin film transistor is a driving thin film transistor for driving an organic light emitting element disposed in a display region, and a second thin film transistor is a thin film transistor constituting a gate driving portion disposed in a non- .

이상 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in detail with reference to the accompanying drawings, it is to be understood that the present invention is not limited to those precise embodiments and various changes and modifications may be made without departing from the scope of the present invention. . Therefore, the embodiments disclosed in the present invention are intended to illustrate rather than limit the scope of the present invention, and the scope of the technical idea of the present invention is not limited by these embodiments. Therefore, it should be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of protection of the present invention should be construed according to the following claims, and all technical ideas within the scope of equivalents should be construed as falling within the scope of the present invention.

100, 200 : 유기 발광 표시 장치
110 : 기판
112 : 게이트 구동부
113 : 데이터 구동부
114, 115 : 배선
120 : 멀티 버퍼층
130 : 제1 보호부재
135 : 액티브 버퍼층
142 : 게이트 절연층
144 : 층간 절연층
150 : 평탄화막
160 : 뱅크
170 : 유기 발광 소자
171 : 애노드
173 : 유기 발광층
175 : 캐소드
180 : 제2 보호부재
181, 281 : 제1 부분
182, 282 : 제2 부분
280 : 제3 보호 부재
283 : 제3 부분
DA : 표시 영역
NA : 비표시 영역
SP : 서브 화소
TFT1 : 제1 박막 트랜지스터
TFT2 : 제2 박막 트랜지스터
A1, A2 : 액티브층
G1, G2 : 게이트 전극
S1, S2 : 소스 전극
D1, D2 : 드레인 전극
100, 200: organic light emitting display
110: substrate
112: Gate driver
113:
114, 115: Wiring
120: multi-buffer layer
130: first protection member
135: active buffer layer
142: Gate insulating layer
144: interlayer insulating layer
150: planarization film
160: Bank
170: Organic light emitting device
171: anode
173: Organic light emitting layer
175: Cathode
180: second protection member
181, 281: first part
182, 282: the second part
280: third protection member
283: third part
DA: Display area
NA: non-display area
SP: sub-pixel
TFT1: first thin film transistor
TFT2: second thin film transistor
A1, A2: active layer
G1, G2: gate electrode
S1, S2: source electrode
D1, D2: drain electrode

Claims (16)

유기 발광 소자를 각각 구비한 복수의 서브 화소가 정의된 기판;
상기 기판 상의 멀티 버퍼층;
상기 멀티 버퍼층 상에 배치된 제1 보호 부재 및 제2 보호 부재;
상기 제1 보호 부재 상에 배치되고, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 제1 박막 트랜지스터; 및
상기 제2 보호 부재 상에 배치되고, 액티브층, 게이트 전극, 소스 전극 및 드레인 전극을 구비하는 제2 박막 트랜지스터를 포함하고,
상기 제1 보호 부재는 상기 제1 박막 트랜지스터의 액티브층과 중첩하고, 상기 제1 박막 트랜지스터의 소스 전극 및 상기 드레인 전극 중 하나와 접하고,
상기 제2 보호 부재는 상기 제2 박막 트랜지스터의 소스 전극 및 드레인 전극과 중첩하는, 유기 발광 표시 장치.
A substrate on which a plurality of sub-pixels each having an organic light emitting element are defined;
A multi-buffer layer on the substrate;
A first protective member and a second protective member disposed on the multi-buffer layer;
A first thin film transistor disposed on the first protective member and having an active layer, a gate electrode, a source electrode, and a drain electrode; And
And a second thin film transistor disposed on the second protective member and including an active layer, a gate electrode, a source electrode, and a drain electrode,
Wherein the first protective member overlaps the active layer of the first thin film transistor and contacts one of the source electrode and the drain electrode of the first thin film transistor,
And the second protective member overlaps the source electrode and the drain electrode of the second thin film transistor.
제1항에 있어서,
상기 제2 보호 부재는 상기 제2 박막 트랜지스터의 소스 전극과 접하는 제1 부분 및 상기 제2 박막 트랜지스터의 드레인 전극과 접하는 제2 부분을 포함하는, 유기 발광 표시 장치.
The method according to claim 1,
Wherein the second protective member includes a first portion in contact with a source electrode of the second thin film transistor and a second portion in contact with a drain electrode of the second thin film transistor.
제2항에 있어서,
상기 제2 보호 부재는 상기 제2 박막 트랜지스터의 게이트 전극, 소스 전극 및 드레인 전극 중 소스 전극 및 드레인 전극과만 중첩하는, 유기 발광 표시 장치.
3. The method of claim 2,
And the second protective member overlaps only the source electrode and the drain electrode among the gate electrode, the source electrode, and the drain electrode of the second thin film transistor.
제3항에 있어서,
상기 제1 박막 트랜지스터는 상기 유기 발광 소자를 구동하기 위한 구동 박막 트랜지스터이고,
상기 제2 박막 트랜지스터는 상기 유기 발광 소자를 구동하기 위한 스위칭 박막 트랜지스터인, 유기 발광 표시 장치.
The method of claim 3,
The first thin film transistor is a driving thin film transistor for driving the organic light emitting element,
And the second thin film transistor is a switching thin film transistor for driving the organic light emitting element.
제2항에 있어서,
상기 제2 보호 부재는 상기 제2 박막 트랜지스터의 게이트 전극과 중첩하는 제3 부분을 더 포함하고,
상기 제3 부분은 상기 제2 박막 트랜지스터와 전기적으로 연결된, 유기 발광 표시 장치.
3. The method of claim 2,
Wherein the second protective member further includes a third portion overlapping a gate electrode of the second thin film transistor,
And the third portion is electrically connected to the second thin film transistor.
제5항에 있어서,
상기 제1 박막 트랜지스터는 상기 유기 발광 소자를 구동하기 위한 구동 박막 트랜지스터이고,
상기 제2 박막 트랜지스터는 게이트 구동부에 배치되는, 유기 발광 표시 장치.
6. The method of claim 5,
The first thin film transistor is a driving thin film transistor for driving the organic light emitting element,
And the second thin film transistor is disposed in the gate driver.
제2항에 있어서,
상기 제1 부분과 상기 제2 부분은 일체로 이루어지는, 유기 발광 표시 장치.
3. The method of claim 2,
Wherein the first portion and the second portion are integrally formed.
제1항에 있어서,
상기 제1 박막 트랜지스터의 게이트 전극은 상기 제1 박막 트랜지스터의 액티브층 상에 배치되고,
상기 제2 박막 트랜지스터의 게이트 전극은 상기 제2 박막 트랜지스터의 액티브층 상에 배치된, 유기 발광 표시 장치.
The method according to claim 1,
Wherein a gate electrode of the first thin film transistor is disposed on an active layer of the first thin film transistor,
And a gate electrode of the second thin film transistor is disposed on an active layer of the second thin film transistor.
제1항에 있어서,
상기 기판은 플라스틱 물질로 이루어지는, 유기 발광 표시 장치.
The method according to claim 1,
Wherein the substrate is made of a plastic material.
제1항에 있어서,
상기 멀티 버퍼층, 상기 제1 보호 부재 및 상기 제2 보호 부재를 덮는 액티브 버퍼층을 더 포함하는, 유기 발광 표시 장치.
The method according to claim 1,
And an active buffer layer covering the multi-buffer layer, the first protective member, and the second protective member.
표시 영역 및 비표시 영역을 구비하는 플렉서블 기판;
상기 플렉서블 기판 상에 배치된 멀티 버퍼층;
상기 멀티 버퍼층 상에 배치된 제1 박막 트랜지스터 및 제2 박막 트랜지스터;
상기 멀티 버퍼층과 상기 제1 박막 트랜지스터 사이에 배치되고, 적어도 상기 제1 박막 트랜지스터의 액티브층과 중첩하고, 상기 제1 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 접하는 하부 보호 금속층; 및
상기 멀티 버퍼층과 상기 제2 박막 트랜지스터 사이에 배치되고, 상기 제2 박막 트랜지스터의 소스 전극 및 드레인 전극 중 하나와 접하는 에치 스토퍼(etch stopper)를 포함하는, 유기 발광 표시 장치.
A flexible substrate having a display region and a non-display region;
A multi-buffer layer disposed on the flexible substrate;
A first thin film transistor and a second thin film transistor arranged on the multi-buffer layer;
A lower protective metal layer disposed between the multi-buffer layer and the first thin film transistor and overlapping at least an active layer of the first thin film transistor and in contact with one of a source electrode and a drain electrode of the first thin film transistor; And
And an etch stopper disposed between the multi-buffer layer and the second thin film transistor and in contact with one of a source electrode and a drain electrode of the second thin film transistor.
제11항에 있어서,
상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 탑 게이트 구조의 박막 트랜지스터인, 유기 발광 표시 장치.
12. The method of claim 11,
Wherein the first thin film transistor and the second thin film transistor are thin film transistors of a top gate structure.
제11항에 있어서,
상기 에치 스토퍼는 상기 제2 박막 트랜지스터의 게이트 전극을 제외한 영역에서 상기 제2 박막 트랜지스터와 중첩하는, 유기 발광 표시 장치.
12. The method of claim 11,
Wherein the etch stopper overlaps the second thin film transistor in a region excluding the gate electrode of the second thin film transistor.
제13항에 있어서,
상기 제1 박막 트랜지스터는 상기 표시 영역에 배치된 유기 발광 소자를 구동하기 위한 구동 박막 트랜지스터이고,
상기 제2 박막 트랜지스터는 상기 표시 영역에 배치된 유기 발광 소자를 구동하기 위한 스위칭 박막 트랜지스터인, 유기 발광 표시 장치.
14. The method of claim 13,
Wherein the first thin film transistor is a driving thin film transistor for driving the organic light emitting element arranged in the display region,
And the second thin film transistor is a switching thin film transistor for driving the organic light emitting element disposed in the display region.
제11항에 있어서,
상기 제2 박막 트랜지스터의 게이트 전극과 중첩하고, 상기 비표시 영역에서 상기 제2 박막 트랜지스터와 전기적으로 연결된 이중 게이트 전극을 더 포함하는, 유기 발광 표시 장치.
12. The method of claim 11,
And a double gate electrode overlapping a gate electrode of the second thin film transistor and electrically connected to the second thin film transistor in the non-display region.
제15항에 있어서,
상기 제1 박막 트랜지스터는 상기 표시 영역에 배치된 유기 발광 소자를 구동하기 위한 구동 박막 트랜지스터이고,
상기 제2 박막 트랜지스터는 상기 비표시 영역에 배치된 게이트 구동부를 구성하는 박막 트랜지스터인, 유기 발광 표시 장치.
16. The method of claim 15,
Wherein the first thin film transistor is a driving thin film transistor for driving the organic light emitting element arranged in the display region,
And the second thin film transistor is a thin film transistor constituting a gate driver arranged in the non-display region.
KR1020160178180A 2016-12-23 2016-12-23 Organic light emitting display device KR102717480B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160178180A KR102717480B1 (en) 2016-12-23 2016-12-23 Organic light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160178180A KR102717480B1 (en) 2016-12-23 2016-12-23 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20180074260A true KR20180074260A (en) 2018-07-03
KR102717480B1 KR102717480B1 (en) 2024-10-14

Family

ID=62918310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160178180A KR102717480B1 (en) 2016-12-23 2016-12-23 Organic light emitting display device

Country Status (1)

Country Link
KR (1) KR102717480B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916470A (en) * 2019-05-10 2020-11-10 群创光电股份有限公司 Laminated structure and electronic device
US20220208911A1 (en) * 2020-12-31 2022-06-30 Lg Display Co., Ltd. Display Device
US11508795B2 (en) 2020-03-06 2022-11-22 Samsung Display Co., Ltd. Display device
WO2024001349A1 (en) * 2022-06-29 2024-01-04 云谷(固安)科技有限公司 Display panel, display device, and manufacturing method for display panel
US12127446B2 (en) 2020-12-31 2024-10-22 Lg Display Co., Ltd. Display device

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916470A (en) * 2019-05-10 2020-11-10 群创光电股份有限公司 Laminated structure and electronic device
US11508795B2 (en) 2020-03-06 2022-11-22 Samsung Display Co., Ltd. Display device
US12004384B2 (en) 2020-03-06 2024-06-04 Samsung Display Co., Ltd. Display device
US20220208911A1 (en) * 2020-12-31 2022-06-30 Lg Display Co., Ltd. Display Device
EP4024457A1 (en) * 2020-12-31 2022-07-06 LG Display Co., Ltd. Display device
TWI813109B (en) * 2020-12-31 2023-08-21 南韓商樂金顯示科技股份有限公司 Display device
US12127446B2 (en) 2020-12-31 2024-10-22 Lg Display Co., Ltd. Display device
WO2024001349A1 (en) * 2022-06-29 2024-01-04 云谷(固安)科技有限公司 Display panel, display device, and manufacturing method for display panel

Also Published As

Publication number Publication date
KR102717480B1 (en) 2024-10-14

Similar Documents

Publication Publication Date Title
CN109994522B (en) Display device
US11233097B2 (en) Display device including dummy pixels with transmissive areas
US10249690B2 (en) Display device having a suppression
US11930657B2 (en) Display apparatus having substrate hole
KR20190024119A (en) Organic light emitting diode display
KR102658427B1 (en) Display device
US9911802B2 (en) Display device and method for manufacturing the same
KR102717480B1 (en) Organic light emitting display device
CN113809131B (en) Display device
US20130119362A1 (en) Organic light emitting diode display
KR20210000383A (en) Eletroluminescence display device
KR20210083917A (en) Display apparatus
EP3843170A1 (en) Display panel and display device including same
US20220102449A1 (en) Organic light emitting display device
US20210134931A1 (en) Flexible display device
US10566567B2 (en) Display device
KR20220031238A (en) Display apparatus
TWI813109B (en) Display device
US11856830B2 (en) Display device and method of manufacturing same
US12127446B2 (en) Display device
US20220208920A1 (en) Display device
US20230059253A1 (en) Display device
US20230076860A1 (en) Display device
KR20240061857A (en) Display apparatus
KR20210085234A (en) Organic light emitting displays device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant