KR20210084222A - 양자화된 수렴 방향 기반의 광선 분류 장치 및 방법 - Google Patents

양자화된 수렴 방향 기반의 광선 분류 장치 및 방법 Download PDF

Info

Publication number
KR20210084222A
KR20210084222A KR1020200123560A KR20200123560A KR20210084222A KR 20210084222 A KR20210084222 A KR 20210084222A KR 1020200123560 A KR1020200123560 A KR 1020200123560A KR 20200123560 A KR20200123560 A KR 20200123560A KR 20210084222 A KR20210084222 A KR 20210084222A
Authority
KR
South Korea
Prior art keywords
ray
rays
data
graphics
quantized
Prior art date
Application number
KR1020200123560A
Other languages
English (en)
Inventor
카롤 슈제르젠
프라순쿠마르 수르티
가보르 릭터
카르틱 바이디야나단
스벤 우프
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20210084222A publication Critical patent/KR20210084222A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F18/00—Pattern recognition
    • G06F18/20—Analysing
    • G06F18/24—Classification techniques
    • G06K9/6267—
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/005—General purpose rendering architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/06—Ray-tracing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/08—Volume rendering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T17/00—Three dimensional [3D] modelling, e.g. data description of 3D objects
    • G06T17/10—Constructive solid geometry [CSG] using solid primitives, e.g. cylinders, cubes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/28—Indexing scheme for image data processing or generation, in general involving image processing hardware

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Data Mining & Analysis (AREA)
  • Software Systems (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • Bioinformatics & Computational Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Evolutionary Biology (AREA)
  • Evolutionary Computation (AREA)
  • Image Generation (AREA)

Abstract

양자화된 광선 방향에 기초하여 광선들을 그룹화하는 장치 및 방법. 예를 들어 장치의 일 실시예는 장치를 포함하며, 이 장치는 복수의 광선을 생성하는 광선 생성기와, 복수의 광선 각각에 대한 대략적인 광선 방향 데이터를 생성하는 광선 방향 평가 회로/로직과, 대략적인 광선 방향 데이터에 적어도 부분적으로 기초하여, 복수의 광선을 복수의 광선 큐(ray queues)로 분류하는 광선 분류 회로/로직을 포함한다.

Description

양자화된 수렴 방향 기반의 광선 분류 장치 및 방법{APPARATUS AND METHOD FOR QUANTIZED CONVERGENT DIRECTION-BASED RAY SORTING}
본 발명은 일반적으로 그래픽 프로세서 분야에 관한 것이다. 보다 구체적으로, 본 발명은 양자화된 수렴 방향 기반의 광선 분류를 위한 장치 및 방법에 관한 것이다.
광선 추적(ray tracing)은 물리적 기반 렌더링을 통해 광 전송을 시뮬레이션하는 기술이다. 이는 시네마틱 렌더링(cinematic rendering)에 널리 사용되었으며 불과 몇 년 전까지만 해도 실시간 성능에 너무 리소스 집약적인 것으로 간주되었다. 광선 추적의 주요 작업 중 하나는 BVH(bounding volume hierarchy)에서 노드들을 탐색하고 교차하여 광선 장면 교차를 계산하는 "광선 탐색(ray traversal)"이라는 광선 장면 교차에 대한 가시성 쿼리를 처리하는 것이다.
다음의 도면과 함께 다음의 상세한 설명으로부터 본 발명을 더 잘 이해할 수 있다.
도 1은 하나 이상의 프로세서 코어 및 그래픽 프로세서를 갖는 프로세서를 구비한 컴퓨터 시스템의 실시예의 블록도이다.
도 2는 하나 이상의 프로세서 코어, 통합된 메모리 제어기 및 통합된 그래픽 프로세서를 갖는 프로세서의 일 실시예의 블록도이다.
도 3은 별개의 그래픽 프로세싱 유닛일 수 있거나 또는 복수의 프로세싱 코어와 통합된 그래픽 프로세서일 수 있는 그래픽 프로세서의 일 실시예의 블록도이다.
도 4는 그래픽 프로세서를 위한 그래픽 프로세싱 엔진의 실시예의 블록도이다.
도 5는 그래픽 프로세서의 다른 실시예의 블록도이다.
도 6은 실행 회로 및 로직의 예를 도시한다.
도 7은 실시예에 따른 그래픽 프로세서 실행 유닛 명령어 포맷을 도시한다.
도 8은 그래픽 파이프라인, 미디어 파이프라인, 디스플레이 엔진, 스레드 실행 로직 및 렌더링 출력 파이프라인을 포함하는 그래픽 프로세서의 다른 실시예의 블록도이다.
도 9a는 실시예에 따른 그래픽 프로세서 커맨드 포맷을 도시하는 블록도이다.
도 9b는 실시예에 따른 그래픽 프로세서 커맨드 시퀀스를 도시하는 블록도이다.
도 10은 실시예에 따른 데이터 프로세싱 시스템을 위한 예시적인 그래픽 소프트웨어 아키텍처를 도시한다.
도 11a 내지 11d는 집적 회로 및 예시적인 패키지 조립체를 제조하는 데 사용될 수 있는 예시적인 IP 코어 개발 시스템을 도시한다.
도 12는 실시예에 따른, 하나 이상의 IP 코어를 사용하여 제조될 수 있는 예시적인 시스템 온 칩 집적 회로를 도시한다.
도 13은 하나 이상의 IP 코어를 사용하여 제조될 수 있는 시스템 온 칩 집적 회로의 예시적인 그래픽 프로세서를 도시한다.
도 14는 예시적인 그래픽 프로세서 아키텍처를 도시한다.
도 15는 광선 추적(ray tracing) 코어 및 텐서(tensor) 코어를 포함하는 프로세싱 아키텍처의 예를 도시한다.
도 16은 노드의 광선 추적 클러스터를 도시한다.
도 17은 예시적인 광선 추적 노드에 대한 추가 세부 사항을 도시한다.
도 18은 일 실시예에서 사용되는 광선 압축/압축 해제를 도시한다.
도 19는 하이브리드 광선 추적 아키텍처의 일 실시예를 도시한다.
도 20은 예시적인 호출 스택 참조를 도시한다.
도 21은 예시적인 셰이더 레코드 포인터 세트를 도시한다.
도 22는 경계 볼륨 계층 구조의 예를 도시한다.
도 23은 호출 스택 및 연관된 탐색 상태의 일 실시예를 도시한다.
도 24는 광선을 분류하기 위한 본 발명의 일 실시예를 도시한다.
도 25는 볼륨을 교차하는 광선의 예시적인 세트를 도시한다.
도 26은 본 발명의 일 실시예에 따른 분류 키를 도시한다.
도 27은 본 발명의 일 실시예에 따른 방법을 도시한다.
다음의 설명에서는, 이하에서 설명되는 본 발명의 실시예들을 완전히 이해할 수 있도록 설명의 목적으로, 복수의 특정 세부 사항이 설명된다. 그러나, 통상의 기술자에게 본 발명의 실시예가 이러한 특정 세부 사항 없이도 실시될 수 있음은 명백할 것이다. 다른 경우에, 공지의 구조 및 장치는 본 발명의 실시예의 기본 원리를 모호하게 하는 것을 피하기 위해 블록도 형태로 도시된다.
예시적인 그래픽 프로세서 아키텍처 및 데이터 타입
시스템 개요
도 1은 일 실시예에 따른 프로세싱 시스템(100)의 블록도이다. 시스템(100)은 단일 프로세서 데스크탑 시스템, 멀티 프로세서 워크스테이션 시스템, 또는 많은 수의 프로세서(102) 또는 프로세서 코어(107)를 갖는 서버 시스템에서 사용될 수 있다. 일 실시예에서, 시스템(100)은 로컬 또는 광역 네트워크에 유선 또는 무선으로 연결될 수 있는 사물 인터넷(IoT) 내의 장치와 같은 모바일, 휴대형 또는 내장형 장치에 사용되는 시스템 온 칩(SoC) 집적 회로 내에 통합된 프로세싱 플랫폼이다.
일 실시예에서, 시스템(100)은 서버 기반 게이밍 플랫폼, 및 게임 및 미디어 콘솔, 모바일 게이밍 콘솔, 휴대형 게임 콘솔 또는 온라인 게임 콘솔을 포함하는 게임 콘솔을 포함하거나, 이들에 연결되거나, 이들 내에 통합될 수 있다. 일부 실시예에서, 시스템(100)은 휴대 전화, 스마트 폰, 태블릿 컴퓨팅 장치 또는 내부 저장 용량이 작은 랩탑과 같은 모바일 인터넷 연결 장치의 일부이다. 프로세싱 시스템(100)은 또한 스마트 와치 웨어러블 장치와 같은 웨어러블 장치; 실제 시각, 오디오 또는 촉각 경험을 보완하기 위한 시각적, 오디오 또는 촉각 출력을 제공하거나 텍스트, 오디오, 그래픽, 비디오, 홀로그램 이미지 또는 비디오 또는 촉각 피드백을 제공하는 증강 현실(AR) 또는 가상 현실(VR) 기능으로 강화된 스마트 아이웨어 또는 의복; 다른 증강 현실(AR) 장치; 또는 다른 가상 현실(VR) 장치를 포함하거나, 이들에 연결되거나, 이들 내에 통합될 수 있다. 일부 실시예에서, 프로세싱 시스템(100)은 텔레비전 또는 셋톱 박스 장치를 포함하거나 그 일부이다. 일 실시예에서, 시스템(100)은 버스, 트랙터 트레일러, 자동차, 모터 또는 전동 사이클, 비행기 또는 글라이더(또는 이들의 임의의 조합)와 같은 자율 주행 차량을 포함하거나, 이들에 연결되거나, 이들 내에 통합될 수 있다. 자율 주행 차량은 시스템(100)을 사용하여 차량 주위에서 감지된 환경을 처리할 수 있다.
일부 실시예에서, 하나 이상의 프로세서(102) 각각은 실행될 때 시스템 또는 사용자 소프트웨어에 대한 동작을 수행하는 명령어를 처리하는 하나 이상의 프로세서 코어(107)를 포함한다. 일부 실시예에서, 하나 이상의 프로세서 코어(107) 중 적어도 하나는 특정 명령어 세트(109)를 처리하도록 구성된다. 일부 실시예에서, 명령어 세트(109)는 CISC(Complex Instruction Set Computing), RISC(Reduced Instruction Set Computing), 또는 VLIW(Very Long Instruction Word)를 통한 컴퓨팅을 용이하게 할 수 있다. 하나 이상의 프로세서 코어(107)는 다른 명령어 세트의 에뮬레이션을 용이하게 하는 명령어를 포함할 수 있는 다른 명령어 세트(109)를 처리할 수 있다. 프로세서 코어(107)는 또한 DSP(Digital Signal Processor)와 같은 다른 프로세싱 장치를 포함할 수 있다.
일부 실시예에서, 프로세서(102)는 캐시 메모리(104)를 포함한다. 아키텍처에 따라, 프로세서(102)는 단일 내부 캐시 또는 내부 캐시의 복수 레벨을 가질 수 있다. 일부 실시예에서, 캐시 메모리는 프로세서(102)의 다양한 컴포넌트 사이에서 공유된다. 일부 실시예에서, 프로세서(102)는 또한 외부 캐시(예를 들어, 레벨 3(L3) 캐시 또는 LLC(Last Level Cache))(도시하지 않음)를 사용하고, 이들은 공지의 캐시 일관성 기술(cache coherency techniques)을 사용하여 프로세서 코어(107) 사이에서 공유될 수 있다. 레지스터 파일(106)이 프로세서(102)에 추가로 포함될 수 있으며, 상이한 타입의 데이터를 저장하는 상이한 타입의 레지스터(예를 들어, 정수 레지스터, 부동 소수점 레지스터, 상태 레지스터 및 명령어 포인터 레지스터)를 포함할 수 있다. 일부 레지스터는 범용 레지스터일 수 있지만, 다른 레지스터는 프로세서(102)의 설계에 특정될 수 있다.
일부 실시예에서, 하나 이상의 프로세서(들)(102)는 하나 이상의 인터페이스 버스(들)(110)와 연결되어 시스템(100)의 프로세서(102)와 다른 컴포넌트 사이에서 주소, 데이터 또는 제어 신호와 같은 통신 신호를 전송한다. 일 실시예에서, 인터페이스 버스(110)는 DMI(Direct Media Interface) 버스의 특정 버전과 같은 프로세서 버스일 수 있다. 그러나, 프로세서 버스는 DMI 버스로 한정되지 않으며, 하나 이상의 PCI(Peripheral Component Interconnect) 버스(예를 들어, PCI, PCI 익스프레스), 메모리 버스 또는 다른 타입의 인터페이스 버스를 포함할 수 있다. 일 실시예에서, 프로세서(들)(102)는 통합된 메모리 제어기(116) 및 플랫폼 제어기 허브(130)를 포함한다. 메모리 제어기(116)는 메모리 장치와 시스템(100)의 다른 컴포넌트 사이의 통신을 용이하게 하고, 플랫폼 제어기 허브(PCH)(130)는 로컬 I/O 버스를 통해 I/O 장치에 접속을 제공한다.
메모리 장치(120)는 DRAM(dynamic random-access memory) 장치, SRAM(static random-access memory) 장치, 플래시 메모리 장치, 상-변화 메모리 장치, 또는 프로세스 메모리로서 기능을 하기에 적절한 성능을 갖는 일부 다른 메모리 장치일 수 있다. 일 실시예에서, 메모리 장치(120)는 하나 이상의 프로세서(102)가 애플리케이션 또는 프로세스를 실행할 때 사용하는 데이터(122) 및 명령어(121)를 저장하는, 시스템(100)용 시스템 메모리로서 동작할 수 있다. 메모리 제어기(116)는 또한 그래픽 및 미디어 동작을 수행하기 위해 프로세서(102) 내의 하나 이상의 그래픽 프로세서(108)와 통신할 수 있는 선택적인 외부 그래픽 프로세서(118)와 연결된다. 일부 실시예에서, 그래픽, 미디어 및/또는 컴퓨팅 동작은 그래픽, 미디어 또는 컴퓨팅 동작의 특수 세트를 수행하도록 구성될 수 있는 보조 프로세서인 가속기(112)에 의해 지원될 수 있다. 예를 들어, 일 실시예에서, 가속기(112)는 머신 학습 또는 컴퓨팅 동작을 최적화하는 데 사용되는 매트릭스(matrix) 곱셈 가속기이다. 일 실시예에서, 가속기(112)는 그래픽 프로세서(108)와 협력하여 광선-추적(ray-tracing) 동작을 수행하는 데 사용될 수 있는 광선-추적 가속기이다. 일 실시예에서, 외부 가속기(119)가 가속기(112)를 대체하여 또는 가속기(112)와 함께 사용될 수 있다.
일부 실시예들에서, 디스플레이 장치(111)는 프로세서(들)(102)에 접속될 수 있다. 디스플레이 장치(111)는 모바일 전자 장치 또는 랩탑 장치에서와 같은 내부 디스플레이 장치 또는 디스플레이 인터페이스(예를 들어, DisplayPort 등)를 통해 부착된 외부 디스플레이 장치 중 하나 이상일 수 있다. 일 실시예에서, 디스플레이 장치(111)는 가상 현실(VR) 애플리케이션 또는 증강 현실(AR) 애플리케이션에서 사용하는 입체 디스플레이 장치와 같은 헤드 마운트 디스플레이(HMD)일 수 있다.
일부 실시예에서, 플랫폼 제어기 허브(130)는 주변 장치가 고속 I/O 버스를 통해 메모리 장치(120) 및 프로세서(102)에 접속될 수 있도록 한다. I/O 주변 장치는 오디오 제어기(146), 네트워크 제어기(134), 펌웨어 인터페이스(128), 무선 송수신기(126), 터치 센서(125), 데이터 저장 장치(124)(예를 들어, 비휘발성 메모리, 휘발성 메모리, 하드 디스크 드라이브, 플래시 메모리, NAND, 3D NAND, 3D XPoint 등)를 포함하지만, 이에 한정되는 것은 아니다. 데이터 저장 장치(124)는 저장 인터페이스(예를 들어, SATA)를 통해 또는 PCI 버스(예를 들어, PCI, PCI 익스프레스)와 같은 주변 장치 버스를 통해 연결될 수 있다. 터치 센서(125)는 터치 스크린 센서, 압력 센서 또는 지문 센서를 포함할 수 있다. 무선 송수신기(126)는 Wi-Fi 송수신기, 블루투스 송수신기, 또는 3G, 4G, 5G 또는 LTE(Long-Term Evolution) 송수신기와 같은 모바일 네트워크 송수신기일 수 있다. 펌웨어 인터페이스(128)는 시스템 펌웨어와의 통신을 가능하게 하고, 예를 들어, UEFI(unified extensible firmware interface)일 수 있다. 네트워크 제어기(134)는 유선 네트워크에 대한 네트워크 접속을 가능하게 할 수 있다. 일부 실시예에서, 고성능 네트워크 제어기(도시하지 않음)는 인터페이스 버스(110)에 연결된다. 일 실시예에서, 오디오 제어기(146)는 멀티-채널 고선명 오디오 제어기이다. 일 실시예에서, 시스템(100)은 레거시(예를 들어, PS/2(Personal System 2)) 장치를 시스템에 연결하기 위한 선택적인 레거시 I/O 제어기(140)를 포함한다. 플랫폼 제어기 허브(130)는 또한 키보드 및 마우스 조합(143), 카메라(144) 또는 다른 USB 입력 장치와 같은 하나 이상의 USB(Universal Serial Bus) 제어기(142) 연결 입력 장치에 접속할 수 있다.
다르게 구성된 다른 타입의 데이터 프로세싱 시스템이 또한 사용될 수 있기 때문에, 도시된 시스템(100)은 예시적이며 한정적이지 않다는 점이 이해될 것이다. 예를 들어, 메모리 제어기(116) 및 플랫폼 제어기 허브(130)의 경우는 외부 그래픽 프로세서(118)와 같은 별개의 외부 그래픽 프로세서에 통합될 수 있다. 일 실시예에서, 플랫폼 제어기 허브(130) 및/또는 메모리 제어기(116)는 하나 이상의 프로세서(들)(102)의 외부에 있을 수 있다. 예를 들어, 시스템(100)은 외부 메모리 제어기(116) 및 플랫폼 제어기 허브(130)를 포함할 수 있으며, 이는 프로세서(들)(102)와 통신하는 시스템 칩셋 내의 메모리 제어기 허브 및 주변 장치 제어기 허브로서 구성될 수 있다.
예를 들어, CPU, 메모리 및 다른 컴포넌트와 같은 컴포넌트가 장착된 회로 보드("슬레드(sleds)")가 사용되며 열적 성능을 향상시키도록 설계될 수 있다. 일부 예에서, 프로세서와 같은 프로세싱 컴포넌트는 슬레드의 위쪽에 위치하고, DIMM과 같은 니어 메모리(near memory)는 슬레드의 아래쪽에 위치한다. 이 설계에서 제공하는 향상된 공기 흐름으로 인해, 컴포넌트들은 일반적인 시스템에서보다 높은 주파수 및 전력 레벨에서 동작하여 성능이 향상될 수 있다. 또한, 슬레드는 랙(rack)에서 전원 및 데이터 통신 케이블과 임의로 결합하도록 구성되어 있으므로, 신속하게 제거, 업그레이드, 재설치 및/또는 교체될 수 있는 능력을 향상시킬 수 있다. 마찬가지로, 프로세서, 가속기, 메모리 및 데이터 저장 드라이브와 같이 슬레드 상에 위치하는 개별 컴포넌트는 서로의 간격이 넓어짐에 따라 쉽게 업그레이드할 수 있도록 구성된다. 예시적인 실시예에서, 컴포넌트는 진품임을 증명하기 위한 하드웨어 증명 특징을 추가로 포함한다.
데이터 센터는 이더넷 및 옴니 경로(Omni-Path)를 포함하는 복수의 다른 네트워크 아키텍처를 지원하는 단일 네트워크 아키텍처("패브릭(fabric)")를 이용할 수 있다. 슬레드는 광섬유를 통해 스위치에 연결될 수 있으며, 이는 전형적인 트위스트 페어 케이블링(예를 들어, 카테고리 5, 카테고리 5e, 카테고리 6 등)보다 높은 대역폭과 낮은 대기 시간을 제공한다. 높은 대역폭, 낮은 대기 시간 상호 접속 및 네트워크 아키텍처로 인해, 데이터 센터는, 사용 중에, 메모리, 가속기(예를 들어, GPU, 그래픽 가속기, FPGA, ASIC, 신경망 및/또는 인공 지능 가속기 등) 및 물리적으로 분리된 데이터 저장 드라이브와 같은 리소스를 풀링하고(pool), 필요에 기반하여 이들에게 컴퓨팅 리소스(예를 들어, 프로세서)를 제공하여 컴퓨팅 리소스가 로컬인 것처럼 풀링된 리소스에 액세스할 수 있도록 한다.
파워 서플라이 또는 전원은 본 명세서에 설명된 시스템(100) 또는 임의의 컴포넌트에 전압 및/또는 전류를 제공할 수 있다. 일 예에서, 파워 서플라이는 벽 콘센트에 플러그하기 위한 AC-DC(교류-직류) 어댑터를 포함한다. 이러한 AC 전력은 재생 가능 에너지(예를 들어, 태양광) 전원일 수 있다. 일 예에서, 전원은 외부 AC-DC 변환기와 같은 DC 전원을 포함한다. 일 예에서, 전원 또는 파워 서플라이는 충전 필드에 근접함으로써 충전하는 무선 충전 하드웨어를 포함한다. 일 예에서, 전원은 내부 배터리, 교류 전원, 모션 기반 전원, 태양광 전원 또는 연료 전지 전원을 포함할 수 있다.
도 2a 내지 도 2d는 본 명세서에 설명된 실시예에 의해 제공되는 컴퓨팅 시스템 및 그래픽 프로세서를 도시한다. 본 명세서에서 임의의 다른 도면의 요소와 동일한 참조 번호(또는 명칭)를 갖는 도 2a 내지 도 2d의 요소는 본 명세서의 다른 곳에 설명된 것과 유사한 방식으로 동작 또는 기능할 수 있지만, 이에 한정되는 것은 아니다.
도 2a는 하나 이상의 프로세서 코어(202A-202N), 통합된 메모리 제어기(214) 및 통합된 그래픽 프로세서(208)를 갖는 프로세서(200)의 실시예의 블록도이다. 프로세서(200)는 점선 박스로 표시된 추가 코어(202N)까지 포함하는 추가 코어를 포함할 수 있다. 프로세서 코어(202A-202N) 각각은 하나 이상의 내부 캐시 유닛(204A-204N)을 포함한다. 일부 실시예에서, 각각의 프로세서 코어는 또한 하나 이상의 공유 캐시 유닛(206)에 액세스할 수 있다. 내부 캐시 유닛(204A-204N) 및 공유 캐시 유닛(206)은 프로세서(200) 내의 캐시 메모리 계층 구조를 나타낸다. 캐시 메모리 계층 구조는 각각의 프로세서 코어 내의 명령어 및 데이터 캐시의 적어도 하나의 레벨과, 캐시의 레벨 2(L2), 레벨 3(L3), 레벨 4(L4) 또는 기타 레벨과 같은 공유된 중간-레벨 캐시의 하나 이상의 레벨을 포함할 수 있으며, 외부 메모리 이전의 최고 레벨의 캐시는 LLC로 분류된다. 일부 실시예에서, 캐시 일관성 로직은 다양한 캐시 유닛(206 및 204A-204N) 사이의 일관성을 유지시킨다.
일부 실시예에서, 프로세서(200)는 또한 하나 이상의 버스 제어기 유닛(216) 및 시스템 에이전트 코어(210)의 세트를 포함할 수 있다. 하나 이상의 버스 제어기 유닛(216)은 하나 이상의 PCI 또는 PCI 익스프레스 버스와 같은 주변 장치 버스 세트를 관리한다. 시스템 에이전트 코어(210)는 다양한 프로세서 컴포넌트에 대한 관리 기능을 제공한다. 일부 실시예에서, 시스템 에이전트 코어(210)는 다양한 외부 메모리 장치(도시하지 않음)에 대한 액세스를 관리하는 하나 이상의 통합된 메모리 제어기(214)를 포함한다.
일부 실시예에서, 하나 이상의 프로세서 코어(202A-202N)는 동시 멀티-스레딩에 대한 지원을 포함한다. 이러한 실시예에서, 시스템 에이전트 코어(210)는 멀티-스레드 프로세싱 동안 코어(202A-202N)를 조정하고 동작시키는 컴포넌트를 포함한다. 시스템 에이전트 코어(210)는 전력 제어 유닛(PCU)을 추가로 포함할 수 있고, 이 전력 제어 유닛(PCU)은 프로세서 코어(202A-202N) 및 그래픽 프로세서(208)의 전력 상태를 조절하는 로직 및 컴포넌트를 포함한다.
일부 실시예에서, 프로세서(200)는 그래픽 프로세싱 동작을 실행하는 그래픽 프로세서(208)를 추가로 포함한다. 일부 실시예에서, 그래픽 프로세서(208)는 공유 캐시 유닛(206)의 세트 및 하나 이상의 통합 메모리 제어기(214)를 포함하는 시스템 에이전트 코어(210)에 연결된다. 일부 실시예에서, 시스템 에이전트 코어(210)는 또한 그래픽 프로세서 출력을 하나 이상의 연결된 디스플레이로 구동하는 디스플레이 제어기(211)를 포함한다. 일부 실시예에서, 디스플레이 제어기(211)는 또한 적어도 하나의 상호 접속부를 통해 그래픽 프로세서에 연결된 별개의 모듈일 수 있거나, 그래픽 프로세서(208) 내에 통합될 수 있다.
일부 실시예에서, 링-기반 상호 접속 유닛(212)은 프로세서(200)의 내부 컴포넌트를 연결하는 데 사용된다. 그러나, 포인트-투-포인트(point-to-point) 상호 접속부, 스위칭된 상호 접속부, 또는 이 분야의 공지 기술을 포함한 다른 기술을 포함하는 대안적인 상호 접속 유닛이 사용될 수 있다. 일부 실시예에서, 그래픽 프로세서(208)는 I/O 링크(213)를 통해 링 상호 접속부(212)에 연결된다.
예시적인 I/O 링크(213)는 다양한 프로세서 컴포넌트와 eDRAM 모듈과 같은 고성능 내장형 메모리 모듈(218) 사이의 통신을 용이하게 하는 온 패키지 I/O 상호 접속부를 포함하는 복수의 다양한 I/O 상호 접속부 중 적어도 하나를 나타낸다. 일부 실시예에서, 각각의 프로세서 코어(202A-202N) 및 그래픽 프로세서(208)는 공유 LLC로서 내장형 메모리 모듈(218)을 사용할 수 있다.
일부 실시예에서, 프로세서 코어(202A-202N)는 동일한 명령어 세트 아키텍처를 실행하는 균질 코어이다. 다른 실시예에서, 프로세서 코어(202A-202N)는 명령어 세트 아키텍처(ISA)의 관점에서 비균질하며, 이 경우 프로세서 코어(202A-202N) 중 하나 이상은 제1 명령어 세트를 실행하고, 다른 코어의 적어도 하나는 제1 명령어 세트의 서브세트 또는 다른 명령어 세트를 실행한다. 일 실시예에서, 프로세서 코어(202A-202N)는 마이크로 아키텍처의 관점에서 비균질하며, 이 경우 비교적 많은 전력을 소비하는 하나 이상의 코어는 적은 전력을 소비하는 하나 이상의 전력 코어와 연결된다. 일 실시예에서, 프로세서 코어(202A-202N)는 컴퓨팅 능력의 관점에서 비균질하다. 부가적으로, 프로세서(200)는 다른 컴포넌트에 더하여 도시된 컴포넌트를 갖는, 하나 이상의 칩 상에 구현되거나 또는 SoC 집적 회로로서 구현될 수 있다.
도 2b는 본 명세서에서 설명된 일부 실시예에 따른 그래픽 프로세서 코어(219)의 하드웨어 로직의 블록도이다. 본 명세서에서의 임의의 다른 도면의 요소와 동일한 참조 번호(또는 명칭)를 갖는 도 2b의 요소는 본 명세서의 다른 곳에서 설명된 것과 유사한 방식으로 동작하거나 기능할 수 있지만, 이에 한정되는 것은 아니다. 코어 슬라이스로 종종 지칭되는 그래픽 프로세서 코어(219)는 모듈식 그래픽 프로세서 내의 하나 또는 복수의 그래픽 코어일 수 있다. 그래픽 프로세서 코어(219)는 하나의 그래픽 코어 슬라이스의 예시이며, 본 명세서에 설명된 그래픽 프로세서는 목표 전력 및 성능 포락선에 따라 복수의 그래픽 코어 슬라이스를 포함할 수 있다. 각각의 그래픽 프로세서 코어(219)는 범용 및 고정 기능 로직의 모듈식 블록을 포함하는, 서브-슬라이스라고도 지칭되는 복수의 서브-코어(221A-221F)와 연결된 고정 기능 블록(230)을 포함할 수 있다.
일부 실시예에서, 고정 기능 블록(230)은 그래픽 프로세서 코어(219)의 모든 서브-코어에 의해, 예를 들어 낮은 성능 및/또는 저전력 그래픽 프로세서 구현예에서 공유될 수 있는 기하(geometry)/고정 기능 파이프라인(231)을 포함한다. 다양한 실시예에서, 기하/고정 기능 파이프라인(231)은 3D 고정 기능 파이프라인(예를 들어, 후술되는 도 3 및 도 4에서와 같은 3D 파이프라인(312)), 비디오 프론트-엔드 유닛, 스레드 생성기 및 스레드 디스패처, 및 통합 반환 버퍼(예를 들어, 후술되는 도 4의 통합 반환 버퍼(418))를 관리하는 통합 반환 버퍼 관리자를 포함한다.
일 실시예에서, 고정 기능 블록(230)은 또한 그래픽 SoC 인터페이스(232), 그래픽 마이크로컨트롤러(233) 및 미디어 파이프라인(234)을 포함한다. 그래픽 SoC 인터페이스(232)는 그래픽 프로세서 코어(219)와 시스템 온 칩 집적 회로 내의 다른 프로세서 코어 사이의 인터페이스를 제공한다. 그래픽 마이크로컨트롤러(233)는 스레드 디스패치, 스케줄링 및 선점(pre-emption)을 포함하는 그래픽 프로세서 코어(219)의 다양한 기능을 관리하도록 구성될 수 있는 프로그램 가능한 서브-프로세서이다. 미디어 파이프라인(234)(예를 들어, 도 3 및 도 4의 미디어 파이프라인(316))은 이미지 및 비디오 데이터를 포함하는 멀티미디어 데이터의 디코딩, 인코딩, 사전 프로세싱 및/또는 사후 프로세싱을 용이하게 하는 로직을 포함한다. 미디어 파이프라인(234)은 서브-코어(221A-221F) 내의 컴퓨팅 또는 샘플링 로직에 대한 요청을 통해 미디어 동작을 구현한다.
일 실시예에서, SoC 인터페이스(232)는 그래픽 프로세서 코어(219)가 범용 애플리케이션 프로세서 코어(예를 들어, CPU), 및/또는 공유 LLC 메모리, 시스템 RAM 및/또는 내장형 온 칩 또는 온 패키지 DRAM과 같은 메모리 계층 구조 요소를 포함하는 SoC 내의 다른 컴포넌트와 통신할 수 있도록 한다. SoC 인터페이스(232)는 또한 카메라 이미징 파이프라인과 같은 SoC 내의 고정 기능 장치와의 통신을 가능하도록 할 수 있고, 그래픽 프로세서 코어(219)와 SoC 내의 CPU 사이에서 공유될 수 있는 전역 메모리 원자(global memory atomics)를 사용 및/또는 구현할 수 있도록 한다. SoC 인터페이스(232)는 또한 그래픽 프로세서 코어(219)에 대한 전력 관리 제어를 구현할 수 있고, 그래픽 프로세서 코어(219)의 클럭 도메인과 SoC 내의 다른 클럭 도메인 사이의 인터페이스를 가능하도록 할 수 있다. 일 실시예에서, SoC 인터페이스(232)는 그래픽 프로세서 내의 하나 이상의 그래픽 코어 각각에 커맨드 및 명령어를 제공하도록 구성된 커맨드 스트리머 및 전역 스레드 디스패처로부터 커맨드 버퍼의 수신을 가능하도록 한다. 커맨드 및 명령어는 미디어 동작이 수행되어야 할 때 미디어 파이프라인(234)에 디스패치되거나, 또는 그래픽 프로세싱 동작이 수행되어야 할 때 기하 및 고정 기능 파이프라인(예를 들어, 기하 및 고정 기능 파이프라인(231), 기하 및 고정 기능 파이프라인(237))으로 디스패치될 수 있다.
그래픽 마이크로컨트롤러(233)는 그래픽 프로세서 코어(219)에 대한 다양한 스케줄링 및 관리 태스크를 수행하도록 구성될 수 있다. 일 실시예에서, 그래픽 마이크로컨트롤러(233)는 서브-코어(221A-221F) 내의 실행 유닛(EU) 어레이(222A-222F, 224A-224F) 내의 다양한 그래픽 병렬 엔진 상에서 그래픽 수행하고 및/또는 워크로드 스케줄링을 계산할 수 있다. 이 스케줄링 모델에서, 그래픽 프로세서 코어(219)를 포함하는 SoC의 CPU 코어 상에서 실행되는 호스트 소프트웨어는 복수의 그래픽 프로세서 초인종(doorbell) 중 하나에 워크로드를 제출할 수 있으며, 이는 적절한 그래픽 엔진 상에서 스케줄링 동작을 호출한다. 스케줄링 동작은 다음에 실행할 워크로드를 결정하는 것, 커맨드 스트리머에 워크로드를 제출하는 것, 엔진에서 실행중인 기존 워크로드를 선점하는 것, 워크로드의 진행 상황을 모니터링하는 것, 및 워크로드 완료시 호스트 소프트웨어에 통지하는 것을 포함한다. 일 실시예에서, 그래픽 마이크로컨트롤러(233)는 또한 그래픽 프로세서 코어(219)의 저전력 또는 유휴 상태를 용이하게 하여, 저전력 상태 전이에 걸쳐 운영 체제 및/또는 운영 체제의 그래픽 드라이버 소프트웨어와는 독립적으로 그래픽 프로세서 코어(219)가 그래픽 프로세서 코어(219) 내의 레지스터를 저장 및 복원하는 능력을 갖도록 한다.
그래픽 프로세서 코어(219)는 도시된 서브-코어(221A-221F)보다 최대 N개까지 많거나 적은 모듈식 서브-코어를 가질 수 있다. N개의 서브-코어의 각각의 세트에 있어서, 그래픽 프로세서 코어(219)는 또한 공유 기능 로직(235), 공유 및/또는 캐시 메모리(236), 기하/고정 기능 파이프라인(237), 및 다양한 그래픽을 가속시키고 프로세싱 동작을 컴퓨팅하는 추가의 고정 기능 로직(238)을 포함할 수 있다. 공유 기능 로직(235)은 그래픽 프로세서 코어(219) 내의 N개의 서브-코어 각각에 의해 공유될 수 있는 도 4의 공유 기능 로직(420)과 관련된 로직 유닛(예를 들어, 샘플러, 산술 및/또는 스레드 간 통신 로직)을 포함할 수 있다. 공유 및/또는 캐시 메모리(236)는 그래픽 프로세서 코어(219) 내의 N개의 서브-코어(221A-221F)의 세트에 대한 LLC일 수 있으며, 복수의 서브-코어에 의해 액세스 가능한 공유 메모리로서 동작할 수도 있다. 기하/고정 기능 파이프라인(237)은 고정 기능 블록(230) 내의 기하/고정 기능 파이프라인(231) 대신에 포함될 수 있고 동일하거나 또는 유사한 로직 유닛을 포함할 수 있다.
일 실시예에서, 그래픽 프로세서 코어(219)는 그래픽 프로세서 코어(219)에 의해 사용되는 다양한 고정 기능 가속 로직을 포함할 수 있는 추가의 고정 기능 로직(238)을 포함한다. 일 실시예에서, 추가의 고정 기능 로직(238)은 위치 전용 셰이딩에서만 사용되는 추가의 기하 파이프라인을 포함한다. 위치 전용 셰이딩에는 2개의 기하 파이프라인, 즉, 기하/고정 기능 파이프라인(238, 231) 내의 풀(full) 기하 파이프라인 및 추가의 고정 기능 로직(238) 내에 포함될 수 있는 추가의 기하 파이프라인인 컬(cull) 파이프라인이 존재한다. 일 실시예에서 컬 파이프라인은 풀 기하 파이프라인의 축소 버전이다. 풀 파이프라인과 컬 파이프라인은 동일한 애플리케이션의 다른 인스턴스를 실행할 수 있으며 각 인스턴스는 별개의 컨텍스트를 갖는다. 위치 전용 셰이딩은 폐기된 삼각형의 긴 컬 구간(long cull runs)을 숨길 수 있어서, 일부 인스턴스에서 더 빨리 셰이딩이 완료되도록 할 수 있다. 예를 들어, 일 실시예에서, 컬 파이프라인은 정점의 위치 속성만을 페칭(fetch) 및 셰이딩(shade)하고, 프레임 버퍼에 대한 픽셀의 렌더링 및 래스터화를 수행하지 않으므로, 추가의 고정 기능 로직(238) 내의 컬 파이프라인 로직은 메인 애플리케이션과 병렬로 위치 셰이더를 실행할 수 있고, 일반적으로 풀 파이프라인보다 중요한 결과를 더 빠르게 생성한다. 컬 파이프라인은 생성된 중요한 결과를 사용하여 해당 삼각형이 컬링되는지 여부에 관계없이 모든 삼각형에 대한 가시성 정보를 계산할 수 있다. 풀 파이프라인(이 경우 재생 파이프라인이라고도 불릴 수 있음)은 가시성 정보를 사용하여 컬링된 삼각형을 생략하고 최종적으로 래스터화 단계로 전달된 가시적 삼각형만을 셰이딩할 수 있다.
일 실시예에서, 추가의 고정 기능 로직(238)은 머신 학습 훈련 또는 추론을 위한 최적화를 포함하는 구현을 위해 고정 기능 매트릭스 곱셈 로직과 같은 머신-학습 가속 로직을 포함할 수 있다.
각각의 그래픽 서브-코어(221A-221F)는 내부에 그래픽 파이프라인, 미디어 파이프라인, 또는 셰이더 프로그램에 의한 요청에 응답하여 그래픽, 미디어 및 컴퓨팅 동작을 수행하는 데 사용될 수 있는 실행 리소스 세트를 포함한다. 그래픽 서브-코어(221A-221F)는 복수의 EU 어레이(222A-222F, 224A-224F), 스레드 디스패치 및 스레드 간 통신(TD/IC) 로직(223A-223F), 3D(예를 들어, 텍스처) 샘플러(225A-225F), 미디어 샘플러(206A-206F), 셰이더 프로세서(227A-227F) 및 공유 로컬 메모리(SLM)(228A-228F)를 포함한다. EU 어레이(222A-222F, 224A-224F) 각각은 복수의 실행 유닛을 포함하는데, 이들은 그래픽, 미디어 또는 컴퓨팅 셰이더 프로그램을 포함하는 그래픽, 미디어 또는 컴퓨팅 동작의 제공 중에 부동 소수점 및 정수/고정 소수점 로직 연산을 수행할 수 있는 범용 그래픽 프로세싱 유닛이다. TD/IC 로직(223A-223F)은 서브-코어 내의 실행 유닛에 대한 로컬 스레드 디스패치 및 스레드 제어 동작을 수행하고, 서브-코어의 실행 유닛 상에서 실행되는 스레드 사이의 통신을 용이하게 한다. 3D 샘플러(225A-225F)는 텍스처 또는 다른 3D 그래픽 관련 데이터를 메모리로 판독할 수 있다. 3D 샘플러는 구성된 샘플 상태 및 주어진 텍스처와 관련된 텍스처 포맷에 따라 텍스처 데이터를 다르게 판독할 수 있다. 미디어 샘플러(206A-206F)는 미디어 데이터와 관련된 타입 및 포맷에 따라 유사한 판독 동작을 수행할 수 있다. 일 실시예에서, 각각의 그래픽 서브-코어(221A-221F)는 통합된 3D 및 미디어 샘플러를 교대로 포함할 수 있다. 각각의 서브-코어(221A-221F) 내의 실행 유닛 상에서 실행되는 스레드는 각각의 서브-코어 내의 공유 로컬 메모리(228A-228F)를 사용하여, 스레드 그룹 내에서 실행되는 스레드가 온 칩 메모리의 공통의 풀(pool)을 사용하여 실행될 수 있도록 한다.
도 2c는 멀티-코어 그룹(240A-240N)으로 배열된 그래픽 프로세싱 리소스의 전용 세트를 포함하는 그래픽 프로세싱 유닛(GPU)(239)을 도시한다. 단일 멀티-코어 그룹(240A)의 세부 사항만이 제공되지만, 다른 멀티-코어 그룹(240B-240N)은 동일 또는 유사한 그래픽 프로세싱 리소스의 세트를 구비할 수 있음을 이해할 것이다.
도시된 것과 같이, 멀티-코어 그룹(240A)은 그래픽 코어 세트(243), 텐서(tensor) 코어 세트(244) 및 광선 추적 코어 세트(245)를 포함할 수 있다. 스케줄러/디스패처(241)는 다양한 코어(243, 244, 245) 상에서 실행을 위해 그래픽 스레드를 스케줄링하고 디스패치한다. 레지스터 파일 세트(242)는 그래픽 스레드를 실행할 때 코어(243, 244, 245)에 의해 사용되는 피연산자 값을 저장한다. 이들은, 예를 들어 정수 값을 저장하는 정수 레지스터, 부동 소수점 값을 저장하는 부동 소수점 레지스터, 패킹된 데이터 요소(정수 및/또는 부동 소수점 데이터 요소)를 저장하는 벡터 레지스터 및 텐서/매트릭스 값을 저장하는 타일 레지스터를 포함할 수 있다. 일 실시예에서, 타일 레지스터는 벡터 레지스터의 결합된 세트로서 구현된다.
하나 이상의 결합된 레벨 1(L1) 캐시 및 공유 메모리 유닛(247)은 각각의 멀티-코어 그룹(240A) 내에 국부적으로 텍스쳐 데이터, 정점(vertex) 데이터, 픽셀 데이터, 광선 데이터, 경계 볼륨 데이터 등과 같은 그래픽 데이터를 저장한다. 하나 이상의 텍스처 유닛(247)은 또한 텍스처 매핑 및 샘플링과 같은 텍스처링 동작을 수행하기 위해 사용될 수 있다. 멀티-코어 그룹(240A-240N)의 전부 또는 일부에 의해 공유되는 레벨 2(L2) 캐시(253)는 복수의 동시 그래픽 스레드에 대한 그래픽 데이터 및/또는 명령어를 저장한다. 도시된 것과 같이, L2 캐시(253)는 복수의 멀티-코어 그룹(240A-240N)에 걸쳐 공유될 수 있다. 하나 이상의 메모리 제어기(248)는 GPU(239)를 시스템 메모리(예를 들어, DRAM) 및/또는 전용 그래픽 메모리(예를 들어, GDDR6 메모리)일 수 있는 메모리(249)에 연결한다.
입력/출력(I/O) 회로(250)는 GPU(239)를 디지털 신호 프로세서(DSP), 네트워크 제어기 또는 사용자 입력 장치와 같은 하나 이상의 I/O 장치(252)에 연결한다. 온 칩 상호 접속부는 I/O 장치(252)를 GPU(239) 및 메모리(249)에 연결하는 데 사용될 수 있다. I/O 회로(250)의 하나 이상의 I/O 메모리 관리 유닛(IOMMU)(251)은 I/O 장치(252)를 시스템 메모리(249)에 직접 연결한다. 일 실시예에서, IOMMU(251)는 가상 주소를 시스템 메모리(249)의 물리 주소에 매핑하기 위해 페이지 테이블의 복수의 세트를 관리한다. 이 실시예에서, I/O 장치(252), CPU(들)(246), GPU(들)(239)는 동일한 가상 주소 공간을 공유할 수 있다.
일 구현예에서, IOMMU(251)는 가상화를 지원한다. 이 경우, 게스트/그래픽 가상 주소를 게스트/그래픽 물리 주소에 매핑하기 위해 페이지 테이블의 제1 세트를 관리하고, 게스트/그래픽 물리 주소를(시스템 메모리(249) 내의) 시스템/호스트 물리 주소에 매핑하기 위해 페이지 테이블의 제2 세트를 관리할 수 있다. 페이지 테이블의 제1 및 제2 세트 각각의 기본 주소는 제어 레지스터에 저장될 수 있고, 컨텍스트 스위치 상에서 교환(swapped out)될 수 있다(예를 들어, 새로운 컨텍스트가 페이지 테이블의 관련된 세트에 대해 액세스할 수 있다). 도 2c에 도시되지 않았지만, 각각의 코어(243, 244, 245) 및/또는 멀티-코어 그룹(240A-240N)은 게스트 가상으로부터 게스트 물리로의 변환, 게스트 물리로부터 호스트 물리로의 변환 및 게스트 가상으로부터 호스트 물리로의 변환을 캐싱하기 위한 TLB(translation lookaside buffer)를 포함할 수 있다.
일 실시예에서, CPU(246), GPU(239) 및 I/O 장치(252)는 단일 반도체 칩 및/또는 칩 패키지 상에 통합된다. 도시된 메모리(249)는 동일한 칩 상에 통합될 수 있거나 또는 오프 칩 인터페이스를 통해 메모리 제어기(248)에 연결될 수 있다. 일 구현예에서, 메모리(249)는 다른 물리 시스템-레벨 메모리와 동일한 가상 주소 공간을 공유하는 GDDR6 메모리를 포함하지만, 본 발명의 기본 원리는 이러한 특정 구현예로 한정되지 않는다.
일 실시예에서, 텐서 코어(244)는 매트릭스 연산을 수행하도록 특별히 설계된 복수의 실행 유닛을 포함하는데, 이는 딥 러닝(deep learning) 동작을 수행하는 데 사용되는 기본 컴퓨팅 동작이다. 예를 들어, 동시 매트릭스 곱셈 동작은 신경망 훈련 및 추론에 사용될 수 있다. 텐서 코어(244)는 단-정밀도(single precision) 부동 소수점(예를 들어, 32 비트), 반정밀도(half-precision) 부동 소수점(예를 들어, 16 비트), 정수 워드(16 비트), 바이트(8 비트) 및 반-바이트(4 비트)를 포함하는 다양한 피연산자 정밀도를 사용하여 매트릭스 프로세싱을 수행할 수 있다. 일 실시예에서, 신경망 구현예는 각각의 렌더링된 장면의 특징을 추출하여, 잠재적으로는 복수의 프레임으로부터의 세부 사항을 결합하여, 고품질의 최종 이미지를 구성한다.
딥 러닝 구현예에서, 병렬 매트릭스 곱셈 작업은 텐서 코어(244) 상에서 실행되도록 스케줄링될 수 있다. 특히 신경망의 훈련은 상당한 수의 매트릭스 내적(dot product) 연산을 필요로 한다. 텐서 코어(244)는, N x N x N 매트릭스 곱셈의 내적 공식(formulation)을 처리하기 위해 적어도 N개의 내적 프로세싱 요소를 포함할 수 있다. 매트릭스의 곱셈을 시작하기 전에 하나의 전체 매트릭스가 타일 레지스터에 로딩되고, 두 번째 매트릭스의 적어도 하나의 열이 N주기 동안 각 주기마다 로딩된다. 각 주기마다 N개의 내적이 프로세싱된다.
매트릭스 요소는 16 비트 워드, 8 비트 바이트(예를 들어, INT8) 및 4 비트 반 바이트(예를 들어, INT4)를 포함하는, 특정 구현예에 따른 상이한 정밀도로 저장될 수 있다. 텐서 코어(244)에 대해 상이한 정밀도 모드가 특정되어 상이한 워크로드(예를 들어, 바이트 및 반-바이트로의 양자화를 허용할 수 있는 추론 워크로드와 같은)에 대해 가장 효율적인 정밀도가 사용되도록 보장할 수 있다.
일 실시예에서, 광선 추적 코어(245)는 실시간 광선 추적 및 비실시간 광선 추적 구현예 모두에 대한 광선 추적 동작을 가속화한다. 특히, 광선 추적 코어(245)는 경계 볼륨 계층 구조(BVH)를 사용하여 광선 탐색을 수행하고 BVH 볼륨 내에 둘러싸인 광선과 프리미티브(primitive) 사이의 교차를 식별하는 광선 탐색/교차 회로를 포함한다. 광선 추적 코어(245)는 또한(예를 들어, Z 버퍼 또는 유사한 배열을 사용하여) 깊이(depth) 테스트 및 컬링을 수행하는 회로를 포함할 수 있다. 일 구현예에서, 광선 추적 코어(245)는 본 명세서에서 설명된 이미지 노이즈 제거 기법과 협력하여 탐색 및 교차 동작을 수행하며, 그 중 적어도 일부는 텐서 코어(244) 상에서 실행될 수 있다. 예를 들어, 일 실시예에서, 텐서 코어(244)는 딥 러닝 신경망을 구현하여 광선 추적 코어(245)에 의해 생성된 프레임의 노이즈 제거를 수행한다. 그러나, CPU(들)(246), 그래픽 코어(243) 및/또는 광선 추적 코어(245)는 또한 노이즈 제거 및/또는 딥 러닝 알고리즘의 전체 또는 일부를 구현할 수 있다.
또한, 전술한 것과 같이, GPU(239)가 네트워크 또는 고속 상호 접속부를 통해 다른 컴퓨팅 장치에 연결된 컴퓨팅 장치에 존재하는 경우 노이즈 제거에 대한 분산된 접근법이 사용될 수 있다. 이 실시예에서, 상호 접속된 컴퓨팅 장치는 신경망 학습/훈련 데이터를 공유하여 전체 시스템이 상이한 타입의 이미지 프레임 및/또는 상이한 그래픽 애플리케이션에 대해 노이즈 제거를 수행하는 것을 학습하는 속도를 향상시킨다.
일 실시예에서, 광선 추적 코어(245)는 모든 BVH 탐색 및 광선-프리미티브 교차를 프로세싱하여 그래픽 코어(243)가 광선 당 수천 개의 명령어로 과부하되는 것을 방지한다. 일 실시예에서, 각각의 광선 추적 코어(245)는(예를 들어, 탐색 동작을 위한) 경계 박스 테스트를 수행하는 특수 회로의 제1 세트와, 광선-삼각형 교차 테스트(예를 들어, 탐색된 광선을 교차시킴)를 수행하는 특수 회로의 제2 세트를 포함한다. 따라서, 일 실시예에서, 멀티-코어 그룹(240A)은 단순히 광선 프로브를 발사할 수 있고, 광선 추적 코어(245)는 독립적으로 광선 탐색 및 교차를 수행하고 히트(hit) 데이터(예를 들어, 히트, 히트 없음, 복수 히트 등)를 스레드 컨텍스트에 반환한다. 광선 추적 코어(245)가 탐색 및 교차 동작을 수행하는 동안 다른 코어(243, 244)는 다른 그래픽을 수행하거나 또는 작업을 컴퓨팅하기 위해 자유로운 상태가 된다.
일 실시예에서, 각각의 광선 추적 코어(245)는 BVH 테스트 동작을 수행하는 탐색 유닛 및 광선-프리미티브 교차 테스트를 수행하는 교차 유닛을 포함한다. 교차 유닛은 "히트", "히트 없음" 또는 "복수 히트" 응답을 생성하여 적절한 스레드에 제공한다. 탐색 및 교차 동작 동안, 다른 코어(예를 들어, 그래픽 코어(243) 및 텐서 코어(244))의 실행 리소스는 다른 형태의 그래픽 작업을 수행하기 위해 자유로운 상태가 된다.
후술되는 하나의 특정 실시예에서, 작업이 그래픽 코어(243)와 광선 추적 코어(245) 사이에 분산되는 하이브리드 래스터화/광선 추적 접근법이 사용된다.
일 실시예에서, 광선 추적 코어(245)(및/또는 다른 코어(243, 244))는 광선-생성, 최근접 히트, 임의의 히트 및 비교차(miss) 셰이더뿐만 아니라 DispatchRays 커맨드를 포함하는 Microsoft의 DXR(DirectX Ray Tracing)과 같은 광선 추적 명령어 세트에 대한 하드웨어 지원을 포함하고, 이로써 각각의 객체에 대해 셰이더 및 텍스처의 고유 세트를 할당할 수 있다. 광선 추적 코어(245), 그래픽 코어(243) 및 텐서 코어(244)에 의해 지원될 수 있는 다른 광선 추적 플랫폼으로는 Vulkan 1.1.85가 있다. 그러나, 본 발명의 기본 원리는 임의의 특정 광선 추적 ISA로 한정되지 않는다는 점에 유의해야 한다.
일반적으로, 다양한 코어(245, 244, 243)는 광선 생성, 최근접 히트, 임의의 히트, 광선-프리미티브 교차, 프리미티브 당 및 계층 구조적 경계 박스 구성, 비교차, 방문 및 예외에 대한 명령어/기능을 포함하는 광선 추적 명령어 세트를 지원할 수 있다. 보다 구체적으로, 일 실시예는 다음 기능을 수행하는 광선 추적 명령어를 포함한다:
광선 생성 - 광선 생성 명령어는 각 픽셀, 샘플 또는 다른 사용자 정의 작업 할당에 대해 실행될 수 있다.
최근접 히트 - 최근접 히트 명령어는 장면 내에서 광선과 프리미티브의 최근접 교차점을 찾기 위해 실행될 수 있다.
임의의 히트 - 임의의 히트 명령어는 잠재적으로 새로운 최근접 교차점을 식별하기 위해 장면 내에서 광선과 프리미티브 사이의 복수의 교차를 식별한다.
교차 - 교차 명령어는 광선-프리미티브 교차 테스트를 수행하고 결과를 출력한다.
프리미티브 당 경계 박스 구성 - 이 명령어는 주어진 프리미티브 또는 프리미티브 그룹 주위에 경계 박스를 형성한다(예를 들어, 새로운 BVH 또는 다른 가속도 데이터 구조를 형성할 때).
비교차(Miss) - 이것은 광선이 장면 내의 모든 기하 또는 장면의 특정 영역과 교차하지 않는 것을 나타낸다.
방문 - 이것은 광선이 탐색할 자식 볼륨(children volume)을 나타낸다.
예외 - 이것은 다양한 타입의 예외 핸들러(예를 들어, 다양한 오류 조건에 대해 호출됨)를 포함한다.
도 2d는 본 명세서에 설명된 실시예에 따른, 그래픽 프로세서 및/또는 컴퓨팅 가속기로서 구성될 수 있는 범용 그래픽 프로세싱 유닛(GPGPU)(270)의 블록도이다. GPGPU(270)는 하나 이상의 시스템 및/또는 메모리 버스를 통해 호스트 프로세서(예를 들어, 하나 이상의 CPU(246)) 및 메모리(271, 272)와 상호 접속될 수 있다. 일 실시예에서, 메모리(271)는 하나 이상의 CPU(들)(246)와 공유될 수 있는 시스템 메모리인 반면, 메모리(272)는 GPGPU(270)에 전용인 장치 메모리이다. 일 실시예에서, GPGPU(270) 및 장치 메모리(272) 내의 컴포넌트는 하나 이상의 CPU(들)(246)에 액세스할 수 있는 메모리 주소에 매핑될 수 있다. 메모리(271, 272)로의 액세스는 메모리 제어기(268)를 통해 용이해질 수 있다. 일 실시예에서, 메모리 제어기(268)는 내부 DMA(direct memory access) 제어기(269)를 포함하거나, 또는 DMA 제어기에 의해 수행될 동작을 수행하기 위한 로직을 포함할 수 있다.
GPGPU(270)는 L2 캐시(253), L1 캐시(254), 명령어 캐시(255)를 포함하는 복수의 캐시 메모리와, 공유 메모리(256)를 포함하며, 공유 메모리의 적어도 일부는 또한 캐시 메모리로서 분할될 수 있다. GPGPU(270)는 또한 복수의 컴퓨팅 유닛(260A-260N)을 포함한다. 각각의 컴퓨팅 유닛(260A-260N)은 벡터 레지스터(261), 스칼라 레지스터(262), 벡터 로직 유닛(263) 및 스칼라 로직 유닛(264)의 세트를 포함한다. 컴퓨팅 유닛(260A-260N)은 또한 로컬 공유 메모리(265) 및 프로그램 카운터(266)를 포함할 수 있다. 컴퓨팅 유닛(260A-260N)은 상수 캐시(267)와 연결될 수 있으며, 상수 캐시는 상수 데이터를 저장하는 데 사용될 수 있으며, 상수 데이터는 GPGPU(270) 상에서 실행되는 커널 또는 셰이더 프로그램의 실행 동안 변경되지 않는 데이터이다. 일 실시예에서, 상수 캐시(267)는 스칼라 데이터 캐시이고 캐싱된 데이터는 스칼라 레지스터(262)로 직접 페치(fetch)될 수 있다.
동작하는 동안, 하나 이상의 CPU(들)(246)는 액세스 가능한 주소 공간으로 매핑된 GPGPU(270)의 레지스터 또는 메모리에 커맨드를 기록할 수 있다. 커맨드 프로세서(257)는 레지스터 또는 메모리로부터 커맨드를 판독하고 그 커맨드가 GPGPU(270) 내에서 어떻게 처리될지를 결정할 수 있다. 이후 스레드 디스패처(258)는 스레드를 컴퓨팅 유닛(260A-260N)에 디스패치하여 이들 커맨드를 수행하는데 이용될 수 있다. 각각의 컴퓨팅 유닛(260A-260N)은 다른 컴퓨팅 유닛으로부터 독립적으로 스레드를 실행할 수 있다. 또한, 각각의 컴퓨팅 유닛(260A-260N)은 조건부 계산이 가능하도록 독립적으로 구성될 수 있고 계산 결과를 조건부로 메모리에 출력할 수 있다. 커맨드 프로세서(257)는 제출된 커맨드가 완료될 때 하나 이상의 CPU(246)를 인터럽트할 수 있다.
도 3a 내지 도 3c는 본 명세서에 설명된 실시예에 의해 제공되는 추가 그래픽 프로세서 및 컴퓨팅 가속기 아키텍처의 블록도를 도시한다. 본 명세서에서 임의의 다른 도면의 요소와 동일한 참조 번호(또는 명칭)를 갖는 도 3a 내지 3c의 요소는 본 명세서의 다른 곳에 설명된 것과 유사한 방식으로 동작 또는 기능할 수 있지만, 이에 한정되는 것은 아니다.
도 3a는, 개별 그래픽 프로세싱 유닛일 수 있거나, 또는 복수의 프로세싱 코어 또는 메모리 장치나 네트워크 인터페이스와 같지만 이에 한정되지 않는 다른 반도체 장치와 통합된 그래픽 프로세서일 수 있는 그래픽 프로세서(300)의 블록도이다. 일부 실시예에서, 그래픽 프로세서는 메모리 매핑된 I/O 인터페이스를 통해 그래픽 프로세서 상의 레지스터와 프로세서 메모리에 위치된 커맨드로 통신한다. 일부 실시예에서, 그래픽 프로세서(300)는 메모리에 액세스하는 메모리 인터페이스(314)를 포함한다. 메모리 인터페이스(314)는 로컬 메모리, 하나 이상의 내부 캐시, 하나 이상의 공유 외부 캐시 및/또는 시스템 메모리에 대한 인터페이스일 수 있다.
일부 실시예에서, 그래픽 프로세서(300)는 또한 디스플레이 출력 데이터를 디스플레이 장치(318)로 구동하는 디스플레이 제어기(302)를 포함한다. 디스플레이 제어기(302)는 디스플레이를 위한 하나 이상의 오버레이 평면 및 비디오의 복수 레이어 또는 사용자 인터페이스 요소의 구성을 위한 하드웨어를 포함한다. 디스플레이 장치(318)는 내부 또는 외부 디스플레이 장치일 수 있다. 일 실시예에서, 디스플레이 장치(318)는 가상 현실(VR) 디스플레이 장치 또는 증강 현실(AR) 디스플레이 장치와 같은 헤드 마운트 디스플레이 장치이다. 일부 실시예에서, 그래픽 프로세서(300)는 MPEG-2와 같은 MPEG(Moving Picture Experts Group) 포맷, H.264/MPEG-4 AVC, H.265/HEVC, AOMedia(Alliance for Open Media) VP8, VP9 및 SMPTE(Society of Motion Picture & Television Engineers) 421M/VC-1와 같은 AVC(Advanced Video Coding) 포맷 및 JPEG(Joint Photographic Experts Group) 및 MJPEG(Motion JPEG) 포맷과 같은 JPEG 포맷을 포함하지만 이에 한정되지 않는, 하나 이상의 미디어 인코딩 포맷으로, 그 포맷으로부터 또는 그 포맷 사이에서 미디어를 인코딩, 디코딩 또는 트랜스코딩하는 비디오 코덱 엔진(306)을 포함한다.
일부 실시예에서, 그래픽 프로세서(300)는, 예를 들어 비트-경계 블록 전송을 포함하는 2차원(2D) 래스터화 동작을 수행하는 블록 이미지 전송(BLIT) 엔진(304)을 포함한다. 그러나, 일 실시예에서, 2D 그래픽 동작은 그래픽 프로세싱 엔진(GPE)(310)의 하나 이상의 컴포넌트를 사용하여 수행된다. 일부 실시예에서, GPE(310)는 3차원(3D) 그래픽 동작 및 미디어 동작을 포함하는 그래픽 동작을 수행하는 컴퓨팅 엔진이다.
일부 실시예에서, GPE(310)는 3D 프리미티브 형상(예를 들어, 직사각형, 삼각형 등)에 작용하는 프로세싱 기능을 사용하여 3차원 이미지 및 장면을 렌더링하는 것과 같은 3D 동작을 수행하는 3D 파이프라인(312)을 포함한다. 3D 파이프라인(312)은 요소 내에서 다양한 태스크를 수행하고/하거나 3D/미디어 서브-시스템(315)에 실행 스레드를 생성하는, 프로그램 가능하고 고정된 기능 요소를 포함한다. 3D 파이프라인(312)은 미디어 동작을 수행하기 위해 사용될 수 있지만, GPE(310)의 실시예는 또한, 비디오 사후-프로세싱 및 이미지 향상과 같은 미디어 동작을 수행하는데 특히 사용되는 미디어 파이프라인(316)을 포함한다.
일부 실시예에서, 미디어 파이프라인(316)은 비디오 코덱 엔진(306) 대신 또는 비디오 코덱 엔진(306)을 위해 비디오 디코딩 가속, 비디오 디인터레이싱 및 비디오 인코딩 가속과 같은 하나 이상의 특수 미디어 동작을 수행하는 고정된 기능 또는 프로그램 가능한 로직 유닛을 포함한다. 일부 실시예에서, 미디어 파이프라인(316)은 3D/미디어 서브-시스템(315) 상에서 실행되는 스레드를 생성하는 스레드 생성 유닛을 추가로 포함한다. 생성된 스레드는 3D/미디어 서브-시스템(315)에 포함된 하나 이상의 그래픽 실행 유닛 상에서 미디어 동작에 대한 계산을 수행한다.
일부 실시예에서, 3D/미디어 서브-시스템(315)은 3D 파이프라인(312) 및 미디어 파이프라인(316)에 의해 생성된 스레드를 실행하는 로직을 포함한다. 일 실시예에서, 파이프라인은 스레드 실행 요청을 3D/미디어 서브-시스템(315)에 전송하고, 3D/미디어 서브-시스템은 사용 가능한 스레드 실행 리소스에 대한 다양한 요청을 중재 및 발송하는 스레드 디스패치 로직을 포함한다. 실행 리소스는 3D 및 미디어 스레드를 프로세싱하는 그래픽 실행 유닛의 어레이를 포함한다. 일부 실시예에서, 3D/미디어 서브-시스템(315)은 스레드 명령어 및 데이터를 위한 하나 이상의 내부 캐시를 포함한다. 일부 실시예에서, 서브-시스템은 또한 스레드 사이에서 데이터를 공유하고 출력 데이터를 저장하는 레지스터 및 어드레서블(addressable) 메모리를 포함하는 공유 메모리를 포함한다.
도 3b는 본 명세서에서 설명된 실시예에 따른, 타일형 아키텍처를 갖는 그래픽 프로세서(320)를 도시한다. 일 실시예에서, 그래픽 프로세서(320)는 그래픽 엔진 타일(310A-310D) 내에 도 3a의 그래픽 프로세싱 엔진(310)의 복수의 인스턴스를 갖는 그래픽 프로세싱 엔진 클러스터(322)를 포함한다. 각각의 그래픽 엔진 타일(310A-310D)은 타일 상호 접속부(323A-323F) 세트를 통해 상호 접속될 수 있다. 각각의 그래픽 엔진 타일(310A-310D)은 또한 메모리 상호 접속부(325A-325D)를 통해 메모리 모듈 또는 메모리 장치(326A-326D)에 연결될 수 있다. 메모리 장치(326A-326D)는 임의의 그래픽 메모리 기술을 사용할 수 있다. 예를 들어, 메모리 장치(326A-326D)는 GDDR 메모리일 수 있다. 일 실시예에서, 메모리 장치(326A-326D)는 각각의 그래픽 엔진 타일(310A-310D)과 함께 온 다이(on-die) 형식일 수 있는 고대역폭 메모리(HBM) 모듈이다. 일 실시예에서, 메모리 장치(326A-326D)는 각각의 그래픽 엔진 타일(310A-310D) 위에 적층될 수 있는 적층 메모리 장치이다. 일 실시예에서, 각각의 그래픽 엔진 타일(310A-310D) 및 관련 메모리(326A-326D)는 도 11b 내지 도 11d에서 더 상세히 설명되는 것과 같이, 베이스 다이 또는 베이스 기판에 본딩된 개별 칩렛(chiplet) 상에 위치한다.
그래픽 프로세싱 엔진 클러스터(322)는 온-칩 또는 온-패키지 패브릭 상호 접속부(324)와 접속할 수 있다. 패브릭 상호 접속부(324)는 그래픽 엔진 타일(310A-310D)과 비디오 코덱(306) 및 하나 이상의 카피 엔진(304)과 같은 컴포넌트 사이의 통신을 가능하게 할 수 있다. 카피 엔진(304)은 메모리 장치(326A-326D)와 그래픽 프로세서(320)의 외부에 있는 메모리(예를 들어, 시스템 메모리)로부터, 이들로, 또는 이들 사이에서 데이터를 이동시키기 위해 사용될 수 있다. 패브릭 상호 접속부(324)는 또한 그래픽 엔진 타일(310A-310D)을 상호 접속하는 데 사용될 수 있다. 그래픽 프로세서(320)는 외부 디스플레이 장치(318)와의 접속을 가능하게 하는 디스플레이 제어기(302)를 선택적으로 포함할 수 있다. 그래픽 프로세서는 또한 그래픽 또는 컴퓨팅 가속기로서 구성될 수 있다. 가속기 구성에서, 디스플레이 제어기(302) 및 디스플레이 장치(318)는 생략될 수 있다.
그래픽 프로세서(320)는 호스트 인터페이스(328)를 통해 호스트 시스템에 접속될 수 있다. 호스트 인터페이스(328)는 그래픽 프로세서(320), 시스템 메모리 및/또는 다른 시스템 컴포넌트 사이의 통신을 가능하게 할 수 있다. 호스트 인터페이스(328)는, 예를 들어 PCI 익스프레스 버스 또는 호스트 시스템 인터페이스의 다른 타입일 수 있다.
도 3c는 본 명세서에서 설명된 실시예에 따른 컴퓨팅 가속기(330)를 도시한다. 컴퓨팅 가속기(330)는 도 3b의 그래픽 프로세서(320)와 구조적 유사성을 가질 수 있고 컴퓨팅 가속에 최적화되어 있다. 컴퓨팅 엔진 클러스터(332)는 병렬 또는 벡터 기반 범용 컴퓨팅 동작에 최적화된 실행 로직을 포함하는 컴퓨팅 엔진 타일(340A-340D) 세트를 포함할 수 있다. 일 실시예에서 하나 이상의 컴퓨팅 엔진 타일(340A-340D)은 미디어 가속을 수행하는 로직을 포함할 수 있지만, 일부 실시예에서, 컴퓨팅 엔진 타일(340A-340D)은 고정 기능 그래픽 프로세싱 로직을 포함하지 않는다. 컴퓨팅 엔진 타일(340A-340D)은 메모리 상호 접속부(325A-325D)를 통해 메모리(326A-326D)에 접속할 수 있다. 메모리(326A-326D) 및 메모리 상호 접속부(325A-325D)는 그래픽 프로세서(320)에서와 같이 유사한 기술일 수 있거나 또는 상이할 수 있다. 그래픽 컴퓨팅 엔진 타일(340A-340D)은 또한 타일 상호 접속부(323A-323F) 세트를 통해 상호 접속될 수 있고 패브릭 상호 접속부(324)에 접속될 수 있고 및/또는 패브릭 상호 접속부(324)에 의해 상호 접속될 수 있다. 일 실시예에서, 컴퓨팅 가속기(330)는 장치 전체의 캐시로 구성될 수 있는 큰 L3 캐시(336)를 포함한다. 컴퓨팅 가속기(330)는 또한 도 3b의 그래픽 프로세서(320)와 유사한 방식으로 호스트 인터페이스(328)를 통해 호스트 프로세서 및 메모리에 접속될 수 있다.
그래픽 프로세싱 엔진
도 4는 일부 실시예에 따른 그래픽 프로세서의 그래픽 프로세싱 엔진(410)의 블록도이다. 일 실시예에서, 그래픽 프로세싱 엔진(GPE)(410)은 도 3a에 도시된 GPE(310)의 버전이고, 또한 도 3b의 그래픽 엔진 타일(310A-310D)을 나타낼 수도 있다. 본 명세서에서 임의의 다른 도면의 요소와 동일한 참조 번호(또는 명칭)를 갖는 도 4의 요소는 본 명세서의 다른 곳에 설명된 것과 유사한 방식으로 동작 또는 기능할 수 있지만, 이에 한정되는 것은 아니다. 예를 들어, 도 3a의 3D 파이프라인(312) 및 미디어 파이프라인(316)이 도시되어 있다. 미디어 파이프라인(316)은 GPE(410)의 일부 실시예에서 선택적이고, GPE(410) 내에 명시적으로 포함되지 않을 수 있다. 예를 들어, 적어도 하나의 실시예에서, 별도의 미디어 및/또는 이미지 프로세서가 GPE(410)에 연결된다.
일부 실시예에서, GPE(410)는 3D 파이프라인(312) 및/또는 미디어 파이프라인(316)에 커맨드 스트림을 제공하는 커맨드 스트리머(403)에 연결되거나, 이를 포함한다. 일부 실시예에서, 커맨드 스트리머(403)는 메모리에 연결되는데, 이 메모리는 시스템 메모리 또는 하나 이상의 내부 캐시 메모리 및 공유 캐시 메모리일 수 있다. 일부 실시예에서, 커맨드 스트리머(403)는 메모리로부터 커맨드를 수신하고 그 커맨드를 3D 파이프라인(312) 및/또는 미디어 파이프라인(316)으로 전송한다. 커맨드는 링 버퍼로부터 페치된 지시(directive)이며, 링 버퍼는 3D 파이프라인(312) 및 미디어 파이프라인(316)에 대한 커맨드를 저장한다. 일 실시예에서, 링 버퍼는 복수의 커맨드의 배치(batch)를 저장하는 배치 커맨드 버퍼를 추가로 포함할 수 있다. 3D 파이프라인(312)에 대한 커맨드는 또한 3D 파이프라인(312)에 대한 정점 및 기하 데이터 및/또는 미디어 파이프라인(316)에 대한 이미지 데이터 및 메모리 객체와 같지만 이에 한정되지 않는, 메모리에 저장된 데이터에 대한 참조를 포함할 수 있다. 3D 파이프라인(312)과 미디어 파이프라인(316)은 각각의 파이프라인 내에서 로직을 통해 동작을 수행하거나 또는 하나 이상의 실행 스레드를 그래픽 코어 어레이(414)에 디스패치함으로써 커맨드 및 데이터를 프로세싱한다. 일 실시예에서 그래픽 코어 어레이(414)는 그래픽 코어(예를 들어, 그래픽 코어(들)(415A), 그래픽 코어(들)(415B))의 하나 이상의 블록을 포함하고, 각각의 블록은 하나 이상의 그래픽 코어를 포함한다. 각각의 그래픽 코어는 그래픽 및 컴퓨팅 동작을 수행하는 범용 및 그래픽용 실행 로직 뿐 아니라, 고정 기능 텍스처 프로세싱 및/또는 머신 학습 및 인공 지능 가속 로직을 포함하는 그래픽 실행 리소스 세트를 포함한다.
다양한 실시예에서, 3D 파이프라인(312)은 명령어를 프로세싱하고 그래픽 코어 어레이(414)에 실행 스레드를 디스패칭함으로써 정점 셰이더, 기하 셰이더, 픽셀 셰이더, 프래그먼트 셰이더, 컴퓨팅 셰이더 또는 다른 셰이더 프로그램과 같은 하나 이상의 셰이더 프로그램을 프로세싱하는 고정 기능 및 프로그램 가능한 로직을 포함할 수 있다. 그래픽 코어 어레이(414)는 이들 셰이더 프로그램을 프로세싱하는 데 사용되는 실행 리소스의 통합 블록을 제공한다. 그래픽 코어 어레이(414)의 그래픽 코어(들)(415A, 415B) 내의 다목적 실행 로직(예를 들어, 실행 유닛)은 다양한 3D API 셰이더 언어에 대해 지원하고 복수의 셰이더와 관련된 복수의 동시 실행 스레드를 실행할 수 있다.
일부 실시예에서, 그래픽 코어 어레이(414)는 비디오 및/또는 이미지 프로세싱과 같은 미디어 기능을 수행하는 실행 로직을 포함한다. 일 실시예에서, 실행 유닛은 그래픽 프로세싱 동작 외에 병렬 범용 계산 동작을 수행하도록 프로그램될 수 있는 범용 로직을 포함한다. 범용 로직은 도 1의 프로세서 코어(들)(107) 또는 도 2a에서와 같이 코어(202A-202N) 내에서 범용 로직과 병렬로 또는 함께 프로세싱 동작을 수행할 수 있다.
그래픽 코어 어레이(414) 상에서 실행되는 스레드에 의해 생성된 출력 데이터는 데이터를 통합 반환 버퍼(URB)(418)의 메모리로 출력할 수 있다. URB(418)는 복수의 스레드에 대한 데이터를 저장할 수 있다. 일부 실시예에서, URB(418)는 그래픽 코어 어레이(414) 상에서 실행되는 상이한 스레드 사이에서 데이터를 전송하는 데 사용될 수 있다. 일부 실시예에서, URB(418)는 그래픽 코어 어레이 상의 스레드와 공유 기능 로직(420) 내의 고정 기능 로직 사이의 동기화를 위해 추가적으로 사용될 수 있다.
일부 실시예에서, 그래픽 코어 어레이(414)는 확장 가능하므로, 어레이는 가변 개수의 그래픽 코어를 포함하고, 각각은 GPE(410)의 목표 전력 및 성능 레벨에 따라 가변 개수의 실행 유닛을 갖는다. 일 실시예에서, 실행 리소스는 동적으로 확장 가능하므로 실행 리소스는 필요에 따라 활성화 또는 비활성화될 수 있다.
그래픽 코어 어레이(414)는 그래픽 코어 어레이의 그래픽 코어들 사이에서 공유되는 복수의 리소스를 포함하는 공유 기능 로직(420)과 연결된다. 공유 기능 로직(420) 내의 공유 기능은 그래픽 코어 어레이(414)에 특수 보충 기능을 제공하는 하드웨어 로직 유닛이다. 다양한 실시예에서, 공유 기능 로직(420)은 샘플러(421), 산술(422) 및 스레드 간 통신(ITC)(423) 로직을 포함하지만 이에 한정되는 것은 아니다. 부가적으로, 일부 실시예는 공유 기능 로직(420) 내에 하나 이상의 캐시(들)(425)를 구현한다.
공유 기능은 적어도 주어진 특수 기능에 대한 요구가 그래픽 코어 어레이(414) 내에 포함시키기에 불충분한 경우에 구현된다. 대신에, 그 특수 기능의 단일 인스턴스화는 공유 기능 로직(420)의 독립된 엔티티로서 구현되고, 그래픽 코어 어레이(414) 내의 실행 리소스 사이에서 공유된다. 그래픽 코어 어레이(414) 사이에서 공유되고 그래픽 코어 어레이(414) 내에 포함되는 기능의 정확한 세트는 실시예에 따라 변한다. 일부 실시예에서, 그래픽 코어 어레이(414)에 의해 광범위하게 사용되는 공유 기능 로직(420) 내의 특정 공유 기능은 그래픽 코어 어레이(414) 내의 공유 기능 로직(416) 내에 포함될 수 있다. 다양한 실시예에서, 그래픽 코어 어레이(414) 내의 공유 기능 로직(416)은 공유 기능 로직(420) 내의 일부 또는 모든 로직을 포함할 수 있다. 일 실시예에서, 공유 기능 로직(420) 내의 모든 로직 요소는 그래픽 코어 어레이(414)의 공유 기능 로직(416) 내에서 중복될 수 있다. 일 실시예에서, 공유 기능 로직(420)은 그래픽 코어 어레이(414) 내의 공유 기능 로직(416)을 위해 배제된다.
실행 유닛
도 5a 및 도 5b는 본 명세서에 설명된 실시예에 따른 그래픽 프로세서 코어에서 사용되는 프로세싱 요소들의 어레이를 포함하는 스레드 실행 로직(500)을 도시한다. 본 명세서에서 임의의 다른 도면의 요소와 동일한 참조 번호(또는 명칭)를 갖는 도 5a 및 도 5b의 요소는 본 명세서의 다른 곳에 설명된 것과 유사한 방식으로 동작 또는 기능할 수 있지만, 이에 한정되는 것은 아니다. 도 5a 및 도 5b는 스레드 실행 로직(500)의 개요를 도시하며, 이는 도 2b의 각각의 서브-코어(221A-221F)로 도시된 하드웨어 로직을 나타낼 수 있다. 도 5a는 범용 그래픽 프로세서 내의 실행 유닛을 도시하고, 도 5b는 컴퓨팅 가속기 내에서 사용될 수 있는 실행 유닛을 도시한다.
도 5a에 도시된 것과 같이, 일부 실시예에서 스레드 실행 로직(500)은 셰이더 프로세서(502), 스레드 디스패처(504), 명령어 캐시(506), 복수의 실행 유닛(508A-508N)을 포함하는 확장 가능한 실행 유닛 어레이, 샘플러(510), 공유 로컬 메모리(511), 데이터 캐시(512), 및 데이터 포트(514)를 포함한다. 일 실시예에서, 확장 가능한 실행 유닛 어레이는 워크로드의 계산 요구 사항에 따라 하나 이상의 실행 유닛(예를 들어, 임의의 실행 유닛(508A, 508B, 508C, 508D, 내지 508N-1 및 508N))을 활성화 또는 비활성화함으로서 동적으로 변경될 수 있다. 일 실시예에서, 포함된 컴포넌트는 각각의 컴포넌트에 연결되는 상호 접속 패브릭을 통해 상호 접속된다. 일부 실시예에서, 스레드 실행 로직(500)은 명령어 캐시(506), 데이터 포트(514), 샘플러(510) 및 실행 유닛(508A-508N) 중 하나 이상을 통해 시스템 메모리 또는 캐시 메모리와 같은 메모리로의 하나 이상의 접속을 포함한다. 일부 실시예에서, 각각의 실행 유닛(예를 들어, 508A)은 각각의 스레드에 대해 복수의 데이터 요소를 병렬로 프로세싱하면서 복수의 동시 하드웨어 스레드를 실행할 수 있는 독립형의 프로그램 가능한 범용 계산 유닛이다. 다양한 실시예에서, 실행 유닛(508A-508N)의 어레이는 임의의 개수의 개별 실행 유닛을 포함하도록 확장 가능하다.
일부 실시예에서, 실행 유닛(508A-508N)은 주로 셰이더 프로그램을 실행하는 데 사용된다. 셰이더 프로세서(502)는 다양한 셰이더 프로그램을 프로세싱하고 스레드 디스패처(504)를 통해 셰이더 프로그램과 관련된 실행 스레드를 디스패치할 수 있다. 일 실시예에서, 스레드 디스패처는 그래픽 및 미디어 파이프라인으로부터 스레드 개시 요청을 중재하고 요청된 스레드를 실행 유닛(508A-508N)의 하나 이상의 실행 유닛 상에서 인스턴스화하는 로직을 포함한다. 예를 들어, 기하 파이프라인은 프로세싱을 위해 정점, 테셀레이션(tessellation) 또는 기하 셰이더를 스레드 실행 로직으로 디스패치할 수 있다. 일부 실시예에서, 스레드 디스패처(504)는 또한 실행 셰이더 프로그램으로부터의 런타임 스레드 생성 요청을 프로세싱할 수 있다.
일부 실시예에서, 실행 유닛(508A-508N)은 그래픽 라이브러리(예를 들어, Direct 3D 및 OpenGL)로부터의 셰이더 프로그램이 최소의 변환으로 실행되도록 많은 표준 3D 그래픽 셰이더 명령어에 대한 기본적인 지원을 포함하는 명령어 세트를 지원한다. 실행 유닛은 정점 및 기하 프로세싱(예를 들어, 정점 프로그램, 기하 프로그램, 정점 셰이더), 픽셀 프로세싱(예를 들어, 픽셀 셰이더, 프래그먼트 셰이더) 및 범용 프로세싱(예를 들어, 컴퓨팅 및 미디어 셰이더)을 지원한다. 각각의 실행 유닛(508A-508N)은 복수 발행 단일 명령어 복수 데이터(SIMD) 실행이 가능하고, 멀티-스레드 동작은 더 긴 대기 시간(latency)을 갖는 메모리 액세스에도 불구하고 효율적인 실행 환경을 가능하게 한다. 각각의 실행 유닛 내의 각각의 하드웨어 스레드는 전용 고대역 레지스터 파일과 관련 독립 스레드-상태를 갖는다. 실행은 정수, 단정밀도 및 배정밀도 부동 소수점 연산, SIMD 분기 기능, 논리 연산, 초월 연산 및 다른 기타 연산을 수행할 수 있는 파이프라인에 대해 클럭 당 복수로 발행된다. 메모리로부터 또는 공유 기능 중 하나로부터 데이터를 기다리는 동안, 실행 유닛(508A-508N) 내의 의존적인 로직은 요청된 데이터가 반환될 때까지 대기중인 스레드를 휴면 상태로 만든다. 대기중인 스레드가 휴면 상태인 동안, 하드웨어 리소스는 다른 스레드를 프로세싱하는 데 사용될 수 있다. 예를 들어, 정점 셰이더 동작과 관련된 지연 시간 동안, 실행 유닛은 픽셀 셰이더, 프래그먼트 셰이더 또는 다른 정점 셰이더를 포함하는 다른 타입의 셰이더 프로그램에 대한 동작을 수행할 수 있다. 다양한 실시예는 SIMD를 사용하는 대신 또는 SIMD의 사용에 부가적으로 SIMT(Single Instruction Multiple Thread)를 사용함으로써 실행할 수 있다. SIMD 코어 또는 동작에 대한 참조는 또한 SIMT에 적용되거나 또는 SIMT와 함께 SIMD에 적용될 수 있다.
실행 유닛(508A-508N)의 각각의 실행 유닛은 데이터 요소의 어레이 상에서 동작한다. 데이터 요소의 개수는 "실행 크기" 또는 명령어에 대한 채널의 개수이다. 실행 채널은 명령어 내의 데이터 요소 액세스, 마스킹 및 흐름 제어에 대한 실행의 논리적 유닛이다. 채널의 개수는 특정 그래픽 프로세서에 대한 물리적 산술 로직 유닛(ALU) 또는 부동 소수점 유닛(FPU)의 개수에 독립적일 수 있다. 일부 실시예에서, 실행 유닛(508A-508N)은 정수 및 부동 소수점 데이터 타입을 지원한다.
실행 유닛 명령어 세트는 SIMD 명령어를 포함한다. 다양한 데이터 요소는 레지스터에 패킹된 데이터 타입으로서 저장될 수 있고, 실행 유닛은 요소의 데이터 크기에 따라 다양한 요소를 프로세싱할 것이다. 예를 들어, 256 비트 폭의 벡터에 대해 동작하는 경우, 256 비트의 벡터가 레지스터에 저장되고, 실행 유닛은, 4개의개별적인 64 비트 패킹된 데이터 요소(Quad-Word(QW) 크기의 데이터 요소), 8개의 개별적인 32 비트 패킹된 데이터 요소(DW(Double Word) 크기의 데이터 요소), 16개의 개별적인 16 비트 패킹된 데이터 요소(Word(W) 크기의 데이터 요소) 또는 32개의 개별적인 8 비트 패킹된 데이터 요소(byte(B) 크기의 데이터 요소)로서 벡터에 대해 동작한다. 그러나, 다른 벡터 폭과 레지스터 크기도 가능하다.
일 실시예에서, 하나 이상의 실행 유닛은, 결합된 EU에 공통인 스레드 제어 로직(507A-507N)을 갖는 결합된 실행 유닛(EU)(509A-509N)으로 결합될 수 있다. 복수의 EU가 EU 그룹에 결합될 수 있다. 결합된 EU 그룹의 각각의 EU는 별도의 SIMD 하드웨어 스레드를 실행하도록 구성될 수 있다. 결합된 EU 그룹에서의 EU의 개수는 실시예에 따라 달라질 수 있다. 또한 SIMD8, SIMD16 및 SIMD32를 포함하지만 이에 한정되지 않는 다양한 SIMD 폭이 각각의 EU 별로 수행될 수 있다. 각각의 결합된 그래픽 실행 유닛(509A-509N)은 적어도 2개의 실행 유닛을 포함한다. 예를 들어, 결합된 실행 유닛(509A)은 제1 EU(508A), 제2 EU(508B), 및 제1 EU(508A)와 제2 EU(508B)에 공통인 스레드 제어 로직(507A)을 포함한다. 스레드 제어 로직(507A)은 결합된 그래픽 실행 유닛(509A) 상에서 실행되는 스레드를 제어하여, 결합된 실행 유닛(509A-509N) 내의 각각의 EU가 공통 명령어 포인터 레지스터를 사용하여 실행될 수 있도록 한다.
하나 이상의 내부 명령어 캐시(예를 들어, 506)가 스레드 실행 로직(500)에 포함되어 실행 유닛에 대한 스레드 명령어를 캐싱한다. 일부 실시예에서, 스레드를 실행하는 동안 스레드 데이터를 캐싱하기 위해 하나 이상의 데이터 캐시(예를 들어, 512)가 포함된다. 실행 로직(500) 상에서 실행되는 스레드는 또한 명시적으로 관리되는 데이터를 공유 로컬 메모리(511)에 저장할 수 있다. 일부 실시예에서, 샘플러(510)는 3D 동작을 위한 텍스처 샘플링 및 미디어 동작을 위한 미디어 샘플링을 제공하기 위해 포함된다. 일부 실시예에서, 샘플러(510)는 샘플링된 데이터를 실행 유닛에 제공하기 전에 샘플링 프로세싱 동안 텍스처 또는 미디어 데이터를 프로세싱하는 특수 텍스처 또는 미디어 샘플링 기능을 포함한다.
실행하는 동안, 그래픽 및 미디어 파이프라인은 스레드 개시 요청을 스레드 생성 및 디스패치 로직을 통해 스레드 실행 로직(500)으로 전송한다. 일단 기하학적 객체 그룹이 프로세싱되어 픽셀 데이터로 래스터화 되면, 셰이더 프로세서(502) 내의 픽셀 프로세서 로직(예를 들어, 픽셀 셰이더 로직, 프래그먼트 셰이더 로직 등)이 호출되어 출력 정보를 추가로 계산하고 결과를 출력 표면(예를 들어, 컬러 버퍼, 깊이 버퍼, 스텐실 버퍼 등)에 기록되도록 한다. 일부 실시예에서, 픽셀 셰이더 또는 프래그먼트 셰이더는 래스터화된 객체에 걸쳐 보간될 다양한 정점 속성의 값을 계산한다. 일부 실시예에서, 이후 셰이더 프로세서(502) 내의 픽셀 프로세서 로직은 API(application programming interface) 제공 픽셀 또는 프래그먼트 셰이더 프로그램을 실행한다. 셰이더 프로그램을 실행하기 위해, 셰이더 프로세서(502)는 스레드 디스패처(504)를 통해 스레드를 실행 유닛(예를 들어, 508A)으로 디스패치한다. 일부 실시예에서, 셰이더 프로세서(502)는 샘플러(510)의 텍스처 샘플링 로직을 사용하여 메모리에 저장된 텍스처 맵의 텍스처 데이터에 액세스한다. 텍스처 데이터 및 입력 기하 데이터에 대한 산술 연산은 각각의 기하학적 프래그먼트에 대한 픽셀 컬러 데이터를 계산하거나, 또는 다른 프로세싱에서 하나 이상의 픽셀을 폐기한다.
일부 실시예에서, 데이터 포트(514)는 그래픽 프로세서 출력 파이프라인 상에서 추가 프로세싱을 위해 프로세싱된 데이터를 메모리로 출력하는 스레드 실행 로직(500)에 대한 메모리 액세스 메커니즘을 제공한다. 일부 실시예에서, 데이터 포트(514)는 데이터 포트를 통한 메모리 액세스를 위해 데이터를 캐싱하는 하나 이상의 캐시 메모리(예를 들어, 데이터 캐시(512))를 포함하거나 또는 이에 연결된다.
일 실시예에서, 실행 로직(500)은 또한 광선 추적 가속 기능을 제공할 수 있는 광선 추적기(505)를 포함할 수 있다. 광선 추적기(505)는 광선 생성을 위한 명령어/기능을 포함하는 광선 추적 명령어 세트를 지원할 수 있다. 광선 추적 명령어 세트는 도 2c의 광선 추적 코어(245)에 의해 지원되는 광선 추적 명령어 세트와 유사하거나 또는 상이할 수 있다.
도 5b는 실시예에 따른 실행 유닛(508)의 예시적인 내부 세부 사항을 도시한다. 그래픽 실행 유닛(508)은 명령어 페치 유닛(537), GRF(general register file) 어레이(524), ARF(architecture register file) 어레이(526), 스레드 중재자(522), 송신 유닛(530), 분기 유닛(532), SIMD FPUs(floating point units)(534) 세트를 포함할 수 있고, 일 실시예에서, 전용 정수 SIMD ALU(535) 세트를 포함할 수 있다. GRF(524) 및 ARF(526)는 그래픽 실행 유닛(508)에서 활성화될 수 있는 각각의 동시 하드웨어 스레드와 관련된 일반 레지스터 파일 및 아키텍처 레지스터 파일의 세트를 포함한다. 일 실시예에서, 스레드 당 구조적 상태는 ARF(526)에 유지되고, 스레드를 실행하는 동안 사용된 데이터는 GRF(524)에 저장된다. 각각의 스레드에 대한 명령어 포인터를 포함하는 각각의 스레드의 실행 상태는 ARF(526)의 스레드 특정 레지스터에 보유될 수 있다.
일 실시예에서, 그래픽 실행 유닛(508)은 SMT(Simultaneous Multi-Threading) 및 파인 그레인드(fine-grained) IMT(Interleaved Multi-Threading)의 조합인 아키텍처를 갖는다. 이 아키텍처는 동시 스레드의 대상 개수와 실행 유닛 당 레지스터 개수에 따라 설계 시에 미세 조정이 가능한 모듈식 구성을 갖는데, 실행 유닛 리소스는 복수의 동시 스레드를 실행하는 데 사용되는 로직에 따라 분할된다. 그래픽 실행 유닛(508)에 의해 실행될 수 있는 로직 스레드의 개수는 하드웨어 스레드의 개수로 제한되지 않으며, 복수의 로직 스레드가 각각의 하드웨어 스레드에 할당될 수 있다.
일 실시예에서, 그래픽 실행 유닛(508)은 복수의 명령어를 공동 발행할 수 있으며, 이는 각각 다른 명령어일 수 있다. 그래픽 실행 유닛 스레드(508)의 스레드 중재자(522)는 실행을 위해 명령어를 전송 유닛(530), 분기 유닛(532) 또는 SIMD FPU(들)(534) 중 하나에 디스패치할 수 있다. 각각의 실행 스레드는 GRF(524) 내의 128개의 범용 레지스터에 액세스할 수 있는데, 각각의 레지스터는 32 비트 데이터 요소의 SIMD 8 요소 벡터로서 액세스가능한 32 바이트를 저장할 수 있다. 일 실시예에서, 각각의 실행 유닛 스레드는 GRF(524) 내에서 4KB에 액세스할 수 있지만, 실시예는 이에 한정되지 않고, 더 많거나 또는 더 적은 레지스터 리소스가 다른 실시예에서 제공될 수 있다. 일 실시예에서, 그래픽 실행 유닛(508)은 계산 동작을 독립적으로 수행할 수 있는 7개의 하드웨어 스레드로 분할되지만, 실행 유닛 당 스레드의 개수는 또한 실시예에 따라 변할 수 있다. 예를 들어, 일 실시예에서 최대 16개의 하드웨어 스레드가 지원된다. 7개의 스레드가 4KB에 액세스할 수 있는 실시예에서, GRF(524)는 총 28KB를 저장할 수 있다. 16개의 스레드가 4KB에 액세스할 수 있는 경우 GRF(524)는 총 64KB를 저장할 수 있다. 유연한 어드레싱 모드는 레지스터들을 함께 어드레싱하여 효과적으로 더 넓은 레지스터를 구성하거나 또는 스트라이드된(strided) 사각형 블록 데이터 구조를 나타낼 수 있다.
일 실시예에서, 메모리 동작, 샘플러 동작 및 다른 대기 시간이 긴 시스템 통신은 메시지 전달 송신 유닛(530)에 의해 실행되는 "송신" 명령어를 통해 디스패치된다. 일 실시예에서, 분기 명령어는 전용 분기 유닛(532)으로 디스패치되어 SIMD 발산 및 최종 수렴을 용이하게 한다.
일 실시예에서, 그래픽 실행 유닛(508)은 부동 소수점 연산을 수행하는 하나 이상의 SIMD 부동 소수점 유닛(FPU)(534)을 포함한다. 일 실시예에서, FPU(들)(534)는 또한 정수 계산을 지원한다. 일 실시예에서, FPU(들)(534)는 M개의 32 비트 부동 소수점(또는 정수) 연산까지 SIMD를 실행할 수 있거나, 또는 최대 2M개의 16 비트 정수 또는 16 비트 부동 소수점 연산까지 SIMD를 실행할 수 있다. 일 실시예에서, FPU(들) 중 적어도 하나는 고처리량 초월 산술 함수 및 배정밀도 54 비트 부동 소수점을 지원하는 확장된 산술 능력을 제공한다. 일부 실시예에서, 8 비트 정수 SIMD ALU(535) 세트가 또한 존재하며, 머신 학습 계산과 관련된 동작을 수행하도록 특별히 최적화될 수 있다.
일 실시예에서, 그래픽 실행 유닛(508)의 복수 인스턴스의 어레이는 그래픽 서브-코어 그룹(예를 들어, 서브-슬라이스)에서 인스턴스화될 수 있다. 확장성을 위해, 제품 설계자는 서브-코어 그룹 당 실행 유닛의 정확한 개수를 선택할 수 있다. 일 실시예에서, 실행 유닛(508)은 복수의 실행 채널에 걸쳐 명령어를 실행할 수 있다. 다른 실시예에서, 그래픽 실행 유닛(508) 상에서 실행된 각각의 스레드는 다른 채널 상에서 실행된다.
도 6은 일 실시예에 따른 추가 실행 유닛(600)을 도시한다. 실행 유닛(600)은, 예를 들어 도 3c에서와 같이 컴퓨팅 엔진 타일(340A-340D)에 사용하기 위해 컴퓨팅 최적화된 실행 유닛일 수 있지만, 이에 한정되는 것은 아니다. 변형된 실행 유닛(600)이 또한 도 3b에서와 같이 그래픽 엔진 타일(310A-310D)에서 사용될 수 있다. 일 실시예에서, 실행 유닛(600)은 스레드 제어 유닛(601), 스레드 상태 유닛(602), 명령어 페치/프리페치 유닛(603) 및 명령어 디코딩 유닛(604)을 포함한다. 실행 유닛(600)은 실행 유닛 내에서 하드웨어 스레드에 할당될 수 있는 레지스터를 저장하는 레지스터 파일(606)을 추가로 포함한다. 실행 유닛(600)은 송신 유닛(607) 및 분기 유닛(608)을 추가로 포함한다. 일 실시예에서, 송신 유닛(607) 및 분기 유닛(608)은 도 5b의 그래픽 실행 유닛(508)의 송신 유닛(530) 및 분기 유닛(532)과 유사하게 동작할 수 있다.
실행 유닛(600)은 또한 복수의 상이한 타입의 기능 유닛을 포함하는 컴퓨팅 유닛(610)을 포함한다. 일 실시예에서, 컴퓨팅 유닛(610)은 산술 로직 유닛의 어레이를 포함하는 ALU 유닛(611)을 포함한다. ALU 유닛(611)은 64 비트, 32 비트 및 16 비트 정수 및 부동 소수점 연산을 수행하도록 구성될 수 있다. 정수 및 부동 소수점 연산은 동시에 수행될 수 있다. 컴퓨팅 유닛(610)은 또한 시스토릭(systolic) 어레이(612) 및 산술 유닛(613)을 포함할 수 있다. 시스토릭 어레이(612)는 시스토릭 방식으로 벡터 또는 다른 데이터-병렬 연산을 수행하는 데 사용될 수 있는 데이터 프로세싱 유닛으로 이루어진 W(와이드) 및 D(딥) 네트워크를 포함한다. 일 실시예에서, 시스토릭 어레이(612)는 매트릭스 내적 연산과 같은 매트릭스 연산을 수행하도록 구성될 수 있다. 일 실시예에서, 시스토릭 어레이(612)는 16 비트 부동 소수점 연산뿐만 아니라 8 비트 및 4 비트 정수 연산을 지원한다. 일 실시예에서, 시스토릭 어레이(612)는 머신 학습 동작을 가속화하도록 구성될 수 있다. 이러한 실시예에서, 시스토릭 어레이(612)는 bfloat 16 비트 부동 소수점 포맷을 지원하도록 구성될 수 있다. 일 실시예에서, 산술 유닛(613)은 ALU 유닛(611)보다 효율적이고 저전력 방식으로 수학적 연산의 특정 서브세트를 수행하도록 포함될 수 있다. 산술 유닛(613)은 다른 실시예에서 제공되는 그래픽 프로세싱 엔진의 공유 기능 로직(예를 들어, 도 4의 공유 기능 로직(420)의 산술 로직(422))에서 발견될 수 있는 산술 로직의 변형을 포함할 수 있다. 일 실시예에서, 산술 유닛(613)은 32 비트 및 64 비트 부동 소수점 연산을 수행하도록 구성될 수 있다.
스레드 제어 유닛(601)은 실행 유닛 내에서 스레드의 실행을 제어하는 로직을 포함한다. 스레드 제어 유닛(601)은 실행 유닛(600) 내에서 스레드의 실행을 시작, 중지 및 선점하는 스레드 중재 로직을 포함할 수 있다. 스레드 상태 유닛(602)은 실행 유닛(600) 상에서 실행되도록 할당된 스레드에 대한 스레드 상태를 저장하는 데 사용될 수 있다. 실행 유닛(600) 내에 스레드 상태를 저장함으로써 이들 스레드가 차단되거나 유휴 상태일 때 스레드를 신속하게 선점할 수 있다. 명령어 페치/프리페치 유닛(603)은 더 높은 레벨의 실행 로직의 명령어 캐시(예를 들어, 도 5a에서와 같은 명령어 캐시(506))로부터 명령어를 페치할 수 있다. 명령어 페치/프리페치 유닛(603)은 또한 현재 실행 중인 스레드의 분석에 기초하여 명령어가 명령어 캐시에 로딩될 수 있도록 프리페치 요청을 발행할 수 있다. 명령어 디코딩 유닛(604)은 컴퓨팅 유닛에 의해 실행될 명령어를 디코딩하는 데 사용될 수 있다. 일 실시예에서, 명령어 디코딩 유닛(604)은 복잡한 명령어를 구성을 이루는 마이크로-동작으로 디코딩하는 2차 디코더로서 사용될 수 있다.
실행 유닛(600)은 실행 유닛(600) 상에서 실행되는 하드웨어 스레드에 의해 사용될 수 있는 레지스터 파일(606)을 추가로 포함한다. 레지스터 파일(606)의 레지스터는 실행 유닛(600)의 컴퓨팅 유닛(610) 내에서 복수의 동시 스레드를 실행하는 데 사용되는 로직에 걸쳐 분할될 수 있다. 그래픽 실행 유닛(600)에 의해 실행될 수 있는 논리 스레드의 개수는 하드웨어 스레드의 개수로 제한되지 않고, 복수의 논리 스레드가 각각의 하드웨어 스레드에 할당될 수 있다. 레지스터 파일(606)의 크기는 지원되는 하드웨어 스레드의 개수에 따라 실시예마다 변할 수 있다. 일 실시예에서, 레지스터 명칭 변경은 레지스터를 하드웨어 스레드에 동적으로 할당하기 위해 사용될 수 있다.
도 7은 일부 실시예에 따른 그래픽 프로세서 명령어 포맷(700)을 도시한 블록도이다. 하나 이상의 실시예에서, 그래픽 프로세서 실행 유닛은 복수 포맷의 명령어를 갖는 명령어 세트를 지원한다. 실선 상자는 일반적으로 실행 유닛 명령어에 포함된 컴포넌트를 나타내는 반면, 점선은 선택 사항이거나 또는 명령어의 서브-세트에만 포함된 컴포넌트를 포함한다. 일부 실시예에서, 설명되고 도시된 명령어 포맷(700)은, 일단 명령어가 프로세싱되면 디코딩된 명령어로부터 기인하는 마이크로-동작과 달리, 실행 유닛에 제공되는 명령어라는 점에서 매크로-명령어이다.
일부 실시예에서, 그래픽 프로세서 실행 유닛은 기본적으로 128 비트 명령어 포맷(710)의 명령어를 지원한다. 64 비트 압축 명령어 포맷(730)은 선택된 명령어, 명령어 옵션 및 피연산자의 개수에 따라 일부 명령어에서 이용 가능하다. 기본적인 128 비트 명령어 포맷(710)은 모든 명령어 옵션에 대한 액세스를 제공하는 반면, 일부 옵션 및 동작은 64 비트 포맷(730)으로 제한된다. 64 비트 포맷(730)에서 이용 가능한 기본적인 명령어는 실시예에 따라 다르다. 일부 실시예에서, 명령어는 인덱스 필드(713)의 인덱스 값 세트를 사용하여 부분적으로 압축된다. 실행 유닛 하드웨어는 인덱스 값에 따라 압축 테이블 세트를 참조하고 압축 테이블 출력을 사용하여 128 비트 명령어 포맷(710)으로 기본적인 명령어를 재구성한다. 다른 크기 및 포맷의 명령어가 사용될 수 있다.
각각의 포맷에 대해, 명령어 연산 코드(opcode)(712)는 실행 유닛이 수행해야 할 동작을 정의한다. 실행 유닛은 각각의 피연산자의 복수의 데이터 요소에 걸쳐 각각의 명령어를 병렬로 실행한다. 예를 들어, 더하기 명령어(an add instruction)에 응답하여, 실행 유닛은 텍스처 요소 또는 화상 요소를 나타내는 각각의 컬러 채널에 걸쳐 동시적인 더하기 동작을 수행한다. 기본적으로 실행 유닛은 피연산자의 모든 데이터 채널에 걸쳐서 각각의 명령어를 수행한다. 일부 실시예에서, 명령어 제어 필드(714)는 채널 선택(예를 들어, 예측) 및 데이터 채널 순서(예를 들어, 스위즐(swizzle))와 같은 특정 실행 옵션에 대한 제어를 가능하게 한다. 128 비트 명령어 포맷(710)의 명령어에 대해, 실행-크기 필드(716)는 병렬로 실행될 데이터 채널의 개수를 제한한다. 일부 실시예에서, 실행-크기 필드(716)는 64 비트 압축 명령어 포맷(730)에서 사용 가능하지 않다.
일부 실행 유닛 명령어는 2개의 소스 피연산자인 SRC0(720) 및 SRC1(722)과 1개의 목적지(718)를 포함하여 최대 3개의 피연산자를 갖는다. 일부 실시예에서, 실행 유닛은 이중 목적지 명령어를 지원하고, 이중 하나의 목적지는 암시된다. 데이터 조작 명령어는 제3 소스 피연산자(예를 들어, SRC2(724))를 가질 수 있으며, 여기서 명령어 연산 코드(712)는 소스 피연산자의 개수를 결정한다. 명령어의 마지막 소스 피연산자는 명령어와 함께 전달되는 이미디어트(immediate)(예를 들어, 하드-코딩된) 값일 수 있다.
일부 실시예에서, 128 비트 명령어 포맷(710)은, 예를 들어, 직접 레지스터 어드레싱 모드 또는 간접 레지스터 어드레싱 모드가 사용되는지를 지정하는 액세스/주소 모드 필드(726)를 포함한다. 직접 레지스터 어드레싱 모드가 사용될 때, 하나 이상의 피연산자의 레지스터 주소는 명령어의 비트에 의해 직접 제공된다.
일부 실시예에서, 128 비트 명령어 포맷(710)은 명령어에 대한 주소 모드 및/또는 액세스 모드를 지정하는 액세스/주소 모드 필드(726)를 포함한다. 일 실시예에서, 액세스 모드는 명령어에 대한 데이터 액세스 정렬을 정의하는 데 사용된다. 일부 실시예는 16 바이트 정렬 액세스 모드 및 1 바이트 정렬 액세스 모드를 포함하는 액세스 모드를 지원하는데, 액세스 모드의 바이트 정렬은 명령어 피연산자의 액세스 정렬을 결정한다. 예를 들어, 제1 모드에 있을 때, 명령어는 소스 및 목적지 피연산자에 대해 1 바이트 정렬된 어드레싱을 사용할 수 있고, 제2 모드에 있을 때, 명령어는 모든 소스 및 목적지 피연산자에 대해 16 바이트 정렬된 어드레싱을 사용할 수 있다.
일 실시예에서, 액세스/주소 모드 필드(726)의 주소 모드 부분은 명령어가 직접 또는 간접 어드레싱을 사용해야 하는지 여부를 결정한다. 직접 레지스터 어드레싱 모드가 사용될 때, 명령어의 비트는 하나 이상의 피연산자의 레지스터 주소를 직접 제공한다. 간접 레지스터 어드레싱 모드가 사용될 때, 하나 이상의 피연산자의 레지스터 주소는 명령어의 주소 레지스터 값 및 주소 이미디어트 필드에 기초하여 계산될 수 있다.
일부 실시예에서, 명령어는 연산 코드 디코딩(740)을 단순화하는 연산 코드(712) 비트 필드에 따라 그룹화된다. 8 비트 연산 코드의 경우, 비트 4, 5 및 6은 실행 유닛이 연산 코드의 유형을 결정할 수 있도록 한다. 설명되는 구체적인 연산 코드 그룹은 단지 예시일 뿐이다. 일부 실시예에서, 이동 및 로직 연산 코드 그룹(742)은 데이터 이동 및 로직 명령어(예를 들어, 이동(mov), 비교(cmp))를 포함한다. 일부 실시예에서, 이동 및 로직 그룹(742)은 5개의 최상위 비트(MSB)를 공유하며, 여기서 이동(mov) 명령어는 0000xxxxb의 형태이고 로직 명령어는 0001xxxxb의 형태이다. 흐름 제어 명령어 그룹(744)(예를 들어, 호출, 점프(jmp))은 0010xxxxb의 형태(예를 들어, 0x20)의 명령어를 포함한다. 기타 명령어 그룹(746)은 0011xxxxb의 형태(예를 들어, 0x30)의 동기화 명령어(예를 들어, 대기, 송신)를 포함하는 명령어의 혼합을 포함한다. 병렬 산술 명령어 그룹(748)은 0100xxxxb의 형태(예를 들어, 0x40)의 컴포넌트 별 산술 명령어(예를 들어, 더하기, 곱하기(mul))를 포함한다. 병렬 산술 그룹(748)은 데이터 채널에 걸쳐 병렬로 산술 연산을 수행한다. 벡터 산술 그룹(750)은 0101xxxxb 형태(예를 들어, 0x50)의 산술 명령어(예를 들어, dp4)를 포함한다. 벡터 산술 그룹은 벡터 피연산자에 대한 내적 계산과 같은 산술을 수행한다. 일 실시예에서, 설명된 연산 코드 디코딩(740)은 실행 유닛의 어느 부분이 디코딩된 명령어를 실행하는 데 사용될지를 결정하는 데 사용될 수 있다. 예를 들어, 일부 명령어는 시스토릭 어레이에 의해 수행될 시스토릭 명령어로 지정될 수 있다. 광선 추적 명령어(도시하지 않음)와 같은 다른 명령어는 실행 로직의 슬라이스 또는 파티션 내에서 광선 추적 코어 또는 광선 추적 로직으로 라우팅될 수 있다.
그래픽 파이프라인
도 8은 그래픽 프로세서(800)의 다른 실시예의 블록도이다. 본 명세서에서 임의의 다른 도면의 요소와 동일한 참조 번호(또는 명칭)를 갖는 도 8의 요소는 본 명세서의 다른 곳에서 설명된 것과 유사한 방식으로 동작 또는 기능할 수 있으나, 이에 한정되는 것은 아니다.
일부 실시예에서, 그래픽 프로세서(800)는 기하 파이프라인(820), 미디어 파이프라인(830), 디스플레이 엔진(840), 스레드 실행 로직(850) 및 렌더링 출력 파이프라인(870)을 포함한다. 일부 실시예에서, 그래픽 프로세서(800)는 하나 이상의 범용 프로세싱 코어를 포함하는 멀티-코어 프로세싱 시스템 내의 그래픽 프로세서이다. 그래픽 프로세서는 하나 이상의 제어 레지스터(도시하지 않음)에 대한 레지스터 기록에 의해 또는 링 상호 접속부(802)를 통해 그래픽 프로세서(800)에 발행된 커맨드를 통해 제어된다. 일부 실시예에서, 링 상호 접속부(802)는 그래픽 프로세서(800)를 다른 그래픽 프로세서 또는 범용 프로세서와 같은 다른 프로세싱 컴포넌트에 연결한다. 링 상호 접속부(802)로부터의 커맨드는 커맨드 스트리머(803)에 의해 해석되고, 이 커맨드 스트리머(803)는 기하 파이프라인(820) 또는 미디어 파이프라인(830)의 개별 컴포넌트에 명령어를 제공한다.
일부 실시예에서, 커맨드 스트리머(803)는 메모리로부터 정점 데이터를 판독하고 커맨드 스트리머(803)에 의해 제공된 정점-프로세싱 커맨드를 실행하는 정점 페처(805)의 동작을 지시한다. 일부 실시예에서, 정점 페처(805)는 정점 데이터를 정점 셰이더(807)에 제공하고, 이 정점 셰이더(807)는 각 정점에 좌표 공간 변환 및 조명 동작을 수행한다. 일부 실시예에서, 정점 페처(805) 및 정점 셰이더(807)는 실행 스레드를 스레드 디스패처(831)를 통해 실행 유닛(852A, 852B)에 디스패칭함으로써 정점-프로세싱 명령어를 실행한다.
일부 실시예에서, 실행 유닛(852A, 852B)은 그래픽 및 미디어 동작을 수행하는 명령어 세트를 갖는 벡터 프로세서의 어레이이다. 일부 실시예에서, 실행 유닛(852A, 852B)은 각각의 어레이에 대해 특정되거나 또는 어레이 사이에서 공유되는 부착된 L1 캐시(851)를 갖는다. 캐시는 데이터 캐시, 명령어 캐시 또는 서로 다른 파티션에 데이터와 명령어를 포함하도록 분할된 단일 캐시로 구성될 수 있다.
일부 실시예에서, 기하 파이프라인(820)은 3D 객체의 하드웨어 가속 테셀레이션을 수행하는 테셀레이션 컴포넌트를 포함한다. 일부 실시예에서, 프로그램 가능한 헐(hull) 셰이더(811)는 테셀레이션 동작을 구성한다. 프로그램 가능한 도메인 셰이더(817)는 테셀레이션 출력의 백엔드(back-end) 평가를 제공한다. 테셀레이터(813)는 헐 셰이더(811)의 방향으로 동작하고, 기하 파이프라인(820)에 입력으로서 제공되는 대략적인(coarse) 기하학적 모델에 기초하여 상세한 기하학적 객체의 세트를 생성하는 특수 목적 로직을 포함한다. 일부 실시예에서, 테셀레이션이 사용되지 않으면, 테셀레이션 컴포넌트(예를 들어, 헐 셰이더(811), 테셀레이터(813) 및 도메인 셰이더(817))는 우회될 수 있다.
일부 실시예에서, 완전한 기하학적 객체는 실행 유닛(852A, 852B)으로 디스패치된 하나 이상의 스레드를 통해 기하 셰이더(819)에 의해 처리될 수 있거나, 또는 클리퍼(829)로 직접 진행될 수 있다. 일부 실시예에서, 기하 셰이더는 그래픽 파이프라인의 이전 단계에서와 같이 정점 또는 정점의 패치(patch)가 아닌 전체의 기하학적 객체에 대해 동작한다. 테셀레이션이 비활성화되면, 기하 셰이더(819)는 정점 셰이더(807)로부터 입력을 수신한다. 일부 실시예에서, 테셀레이션 유닛이 비활성화되면, 기하 셰이더(819)는 기하 테셀레이션을 수행하는 기하 셰이더 프로그램으로 프로그램 가능하다.
래스터화 이전에, 클리퍼(829)는 정점 데이터를 프로세싱한다. 클리퍼(829)는 고정 기능 클리퍼 또는 클리핑 및 기하 셰이더 기능을 갖는 프로그램 가능한 클리퍼일 수 있다. 일부 실시예에서, 렌더링 출력 파이프라인(870)의 래스터화기(rasterizer) 및 깊이 테스트 컴포넌트(873)는 픽셀 셰이더를 디스패치하여 기하학적 객체를 픽셀 당 표현으로 변환한다. 일부 실시예에서, 픽셀 셰이더 로직은 스레드 실행 로직(850)에 포함된다. 일부 실시예에서, 애플리케이션은 래스터화기 및 깊이 테스트 컴포넌트(873)를 우회하고 스트림 아웃 유닛(823)을 통해 래스터화되지 않은 정점 데이터에 액세스할 수 있다.
그래픽 프로세서(800)는 상호 접속 버스, 상호 접속 패브릭, 또는 프로세서의 주요 컴포넌트 사이에 데이터 및 메시지 전달을 허용하는 다른 상호 접속 메커니즘을 갖는다. 일부 실시예에서, 실행 유닛(852A, 852B) 및 관련 로직 유닛(예를 들어, L1 캐시(851), 샘플러(854), 텍스처 캐시(858) 등)은 메모리 액세스를 수행하고 프로세서의 렌더링 출력 파이프라인 컴포넌트와 통신하는 데이터 포트(856)를 통해 상호 접속된다. 일부 실시예에서, 샘플러(854), 캐시(851, 858) 및 실행 유닛(852A, 852B)은 각각 별개의 메모리 액세스 경로를 갖는다. 일 실시예에서, 텍스처 캐시(858)는 또한 샘플러 캐시로서 구성될 수 있다.
일부 실시예에서, 렌더링 출력 파이프라인(870)은 정점 기반 객체를 관련 픽셀 기반 표현으로 변환하는 래스터화기 및 깊이 테스트 컴포넌트(873)를 포함한다. 일부 실시예에서, 래스터화기 로직은 고정 기능 삼각형 및 라인 래스터화를 수행하는 윈도우/마스커 유닛을 포함한다. 관련된 렌더 캐시(878) 및 깊이 캐시(879)는 또한 일부 실시예에서 이용가능할 수 있다. 픽셀 동작 컴포넌트(877)는 데이터에 대해 픽셀 기반 동작을 수행하지만, 일부 예에서는 2D 동작(예를 들어, 블렌딩을 통한 비트 블록 이미지 전송)과 관련된 픽셀 동작은 2D 엔진(841)에 의해 수행되거나 또는 디스플레이 시간에 오버레이 디스플레이 평면을 사용하여 디스플레이 제어기(843)에 의해 대체된다. 일부 실시예에서, 공유 L3 캐시(875)는 모든 그래픽 컴포넌트에 이용 가능하여, 주 시스템 메모리를 사용하지 않고 데이터를 공유할 수 있도록 한다.
일부 실시예에서, 그래픽 프로세서 미디어 파이프라인(830)은 미디어 엔진(837) 및 비디오 프론트-엔드(834)를 포함한다. 일부 실시예에서, 비디오 프론트-엔드(834)는 커맨드 스트리머(803)로부터 파이프라인 커맨드를 수신한다. 일부 실시예에서, 미디어 파이프라인(830)은 별도의 커맨드 스트리머를 포함한다. 일부 실시예에서, 비디오 프론트-엔드(834)는 미디어 커맨드를 미디어 엔진(837)에 전송하기 전에 이 커맨드를 프로세싱한다. 일부 실시예에서, 미디어 엔진(837)은 스레드 디스패처(831)를 통해 스레드 실행 로직(850)으로 디스패치하기 위한 스레드를 생성하는 스레드 생성 기능을 포함한다.
일부 실시예에서, 그래픽 프로세서(800)는 디스플레이 엔진(840)을 포함한다. 일부 실시예에서, 디스플레이 엔진(840)은 프로세서(800)의 외부에 있고, 링 상호 접속부(802) 또는 일부 다른 상호 접속 버스 또는 패브릭을 통해 그래픽 프로세서와 연결된다. 일부 실시예에서, 디스플레이 엔진(840)은 2D 엔진(841) 및 디스플레이 제어기(843)를 포함한다. 일부 실시예에서, 디스플레이 엔진(840)은 3D 파이프라인으로부터 독립적으로 동작할 수 있는 특수 목적 로직을 포함한다. 일부 실시예에서, 디스플레이 제어기(843)는, 랩톱 컴퓨터에서와 같이 시스템 통합형 디스플레이 장치 또는 디스플레이 장치 커넥터를 통해 부착된 외부 디스플레이 장치일 수 있는 디스플레이 장치(도시하지 않음)에 연결된다.
일부 실시예에서, 기하 파이프라인(820) 및 미디어 파이프라인(830)은 복수의 그래픽 및 미디어 프로그래밍 인터페이스에 따른 동작을 수행하도록 구성될 수 있고 임의의 하나의 애플리케이션 프로그래밍 인터페이스(API)에 한정되지 않는다. 일부 실시예에서, 그래픽 프로세서를 위한 드라이버 소프트웨어는 특정 그래픽 또는 미디어 라이브러리에 특정된 API 호출을 그래픽 프로세서에 의해 처리될 수 있는 커맨드로 변환한다. 일부 실시예에서, 모두 크로노스 그룹(Khronos Group)으로부터 발표된, OpenGL(Open Graphics Library), OpenCL(Open Computing Language) 및/또는 Vulkan 그래픽 및 컴퓨팅 API에 대한 지원이 제공된다. 일부 실시예에서, Microsoft Corporation으로부터 발표된 Direct3D 라이브러리에 대한 지원이 또한 제공될 수 있다. 일부 실시예에서, 이들 라이브러리의 조합이 지원될 수 있다. OpenCV(Open Source Computer Vision Library)에 대한 지원이 또한 제공될 수 있다. 향후 API의 파이프라인으로부터 그래픽 프로세서의 파이프라인으로 매핑이 가능하게 되면, 호환 가능한 3D 파이프라인을 갖는 향후 API도 지원될 것이다.
그래픽 파이프라인 프로그래밍
도 9a는 일부 실시예에 따른 그래픽 프로세서 커맨드 포맷(900)을 도시한 블록도이다. 도 9b는 일 실시예에 따른 그래픽 프로세서 커맨드 시퀀스(910)를 도시한 블록도이다. 도 9a의 실선 상자는 일반적으로 그래픽 커맨드에 포함된 컴포넌트를 도시하고, 점선은 선택 사항이거나 또는 그래픽 커맨드의 서브-세트에만 포함된 컴포넌트를 포함한다. 도 9a의 예시적인 그래픽 프로세서 커맨드 포맷(900)은 클라이언트(902), 커맨드 연산 코드(opcode)(904) 및 커맨드에 대한 데이터(906)를 식별하는 데이터 필드를 포함한다. 서브-연산 코드(905) 및 커맨드 크기(908)는 또한 일부 커맨드에 포함된다.
일부 실시예에서, 클라이언트(902)는 커맨드 데이터를 프로세싱하는 그래픽 장치의 클라이언트 유닛을 특정한다. 일부 실시예에서, 그래픽 프로세서 커맨드 파서(parser)는 커맨드의 추가 프로세싱을 조정하고 커맨드 데이터를 적절한 클라이언트 유닛으로 라우팅하기 위해 각 커맨드의 클라이언트 필드를 검사한다. 일부 실시예에서, 그래픽 프로세서 클라이언트 유닛은 메모리 인터페이스 유닛, 렌더 유닛, 2D 유닛, 3D 유닛 및 미디어 유닛을 포함한다. 각각의 클라이언트 유닛은 커맨드를 프로세싱하는 대응 프로세싱 파이프라인을 갖는다. 일단 커맨드가 클라이언트 유닛에 의해 수신되면, 클라이언트 유닛은 수행할 동작을 결정하기 위해 연산 코드(904) 및 존재한다면 서브-연산 코드(905)를 판독한다. 클라이언트 유닛은 데이터 필드(906)의 정보를 사용하여 커맨드를 수행한다. 일부 커맨드의 경우, 명시적인 커맨드 크기(908)는 커맨드의 크기를 특정할 것으로 예상된다. 일부 실시예에서, 커맨드 파서는 커맨드 연산 코드에 근거하여 커맨드 중 적어도 일부 커맨드의 크기를 자동으로 결정한다. 일부 실시예에서, 커맨드는 복수의 더블 워드를 통해 정렬된다. 다른 커맨드 포맷이 사용될 수 있다.
도 9b의 흐름도는 예시적인 그래픽 프로세서 커맨드 시퀀스(910)를 도시한다. 일부 실시예에서, 그래픽 프로세서의 실시예를 특징으로 하는 데이터 프로세싱 시스템의 소프트웨어 또는 펌웨어는 그래픽 동작의 세트를 설정, 실행 및 종료하기 위해 도시된 커맨드 시퀀스의 버전을 사용한다. 실시예는 특정 커맨드 또는 이 커맨드 시퀀스로 한정되지 않으므로, 샘플 커맨드 시퀀스는 예시의 목적으로만 도시되고 설명된다. 더욱이, 커맨드는 커맨드 시퀀스에서 커맨드의 배치(batch)로서 발행될 수 있으므로, 그래픽 프로세서는 커맨드의 시퀀스를 적어도 부분적으로 동시에 프로세싱할 것이다.
일부 실시예에서, 그래픽 프로세서 커맨드 시퀀스(910)는 임의의 활성 그래픽 파이프라인이 파이프라인에 현재 보류중인 커맨드를 완료하게 하는 파이프라인 플러시(flush) 커맨드(912)로 시작할 수 있다. 일부 실시예에서, 3D 파이프라인(922) 및 미디어 파이프라인(924)은 동시에 동작하지 않는다. 활성 그래픽 파이프라인이 임의의 진행 중인 커맨드를 완료하도록 파이프라인 플러시가 수행된다. 파이프라인 플러시에 대한 응답으로, 그래픽 프로세서에 대한 커맨드 파서는 활성 드로잉 엔진이 진행 중인 작업을 완료하고 관련된 판독 캐시가 무효화될 때까지 커맨드 프로세싱을 일시 중지할 것이다. 선택에 따라, '더러운'이라고 표시된 렌더 캐시의 모든 데이터는 메모리로 플러시될 수 있다. 일부 실시예에서, 파이프라인 플러시 커맨드(912)는 파이프라인 동기화를 위해 또는 그래픽 프로세서를 저전력 상태로 만들기 전에 사용될 수 있다.
일부 실시예에서, 파이프라인 선택 커맨드(913)는 그래픽 프로세서가 파이프라인 사이에서 명시적으로 전환할 것을 커맨드 시퀀스가 요구할 때 사용된다. 일부 실시예에서, 파이프라인 선택 커맨드(913)는 실행 컨텍스트가 두 파이프라인 모두에 대한 커맨드를 발행하지 않는다면 파이프라인 커맨드를 발행하기 전에 실행 컨텍스트 내에서 한 번만 필요하다. 일부 실시예에서, 파이프라인 플러시 커맨드(912)는 파이프라인 선택 커맨드(913)를 통한 파이프라인의 전환 직전에 요구된다.
일부 실시예에서, 파이프라인 제어 커맨드(914)는 동작을 위한 그래픽 파이프라인을 구성하고 3D 파이프라인(922) 및 미디어 파이프라인(924)을 프로그래밍하는 데 사용된다. 일부 실시예에서, 파이프라인 제어 커맨드(914)는 활성 파이프라인에 대한 파이프라인 상태를 구성한다. 일 실시예에서, 파이프라인 제어 커맨드(914)는 파이프라인 동기화를 위해, 그리고 커맨드의 배치를 프로세싱하기 전에 활성 파이프라인 내의 하나 이상의 캐시 메모리로부터 데이터를 삭제하는 데 사용된다.
일부 실시예에서, 반환 버퍼 상태 커맨드(916)는 데이터를 기록하기 위해 각각의 파이프라인에 대한 반환 버퍼 세트를 구성하는 데 사용된다. 일부 파이프라인 동작은 프로세싱 중에 그 동작이 중간 데이터(intermediate data)를 기록하는 하나 이상의 반환 버퍼의 할당, 선택 또는 구성을 필요로 한다. 일부 실시예에서, 그래픽 프로세서는 또한 출력 데이터를 저장하고 교차 스레드 통신을 수행하기 위해 하나 이상의 반환 버퍼를 사용한다. 일부 실시예에서, 반환 버퍼 상태(916)는 파이프라인 동작 세트에 사용하는 반환 버퍼의 크기 및 개수를 선택하는 것을 포함한다.
커맨드 시퀀스에서 나머지 커맨드는 동작을 위한 활성 파이프라인에 따라 상이하다. 파이프라인 결정(920)에 따라, 커맨드 시퀀스는 3D 파이프라인 상태(930)에서 시작하는 3D 파이프라인(922) 또는 미디어 파이프라인 상태(940)에서 시작하는 미디어 파이프라인(924)에 맞춰진다(tailored).
3D 파이프라인 상태(930)를 구성하는 커맨드는 정점 버퍼 상태, 정점 요소 상태, 일정한 컬러 상태, 깊이 버퍼 상태, 및 3D 프리미티브 커맨드가 프로세싱되기 전에 구성될 다른 상태 변수에 대한 3D 상태 설정 커맨드를 포함한다. 이러한 커맨드의 값은 사용중인 특정 3D API에 근거하여 적어도 부분적으로 결정된다. 일부 실시예에서, 3D 파이프라인 상태(930) 커맨드는 또한 특정 파이프라인 요소가 사용되지 않을 경우 이들 요소를 선택적으로 비활성화시키거나 또는 우회할 수 있다.
일부 실시예에서, 3D 프리미티브(932) 커맨드는 3D 파이프라인에 의해 프로세싱될 3D 프리미티브를 제출하는 데 사용된다. 3D 프리미티브(932) 커맨드를 통해 그래픽 프로세서로 전달되는 커맨드 및 관련 파라미터는 그래픽 파이프라인의 정점 페치 기능으로 전달된다. 정점 페치 기능은 3D 프리미티브(932) 커맨드 데이터를 사용하여 정점 데이터 구조를 생성한다. 정점 데이터 구조는 하나 이상의 반환 버퍼에 저장된다. 일부 실시예에서, 3D 프리미티브(932) 커맨드는 정점 셰이더를 통해 3D 프리미티브에 대한 정점 연산을 수행하는 데 사용된다. 정점 셰이더를 프로세싱하기 위해, 3D 파이프라인(922)은 셰이더 실행 스레드를 그래픽 프로세서 실행 유닛으로 디스패치한다.
일부 실시예에서, 3D 파이프라인(922)은 실행(934) 커맨드 또는 이벤트를 통해 트리거된다. 일부 실시예에서, 레지스터 기록은 커맨드 실행을 트리거한다. 일부 실시예에서, 실행은 커맨드 시퀀스에서 'go' 또는 'kick' 커맨드를 통해 트리거된다. 일 실시예에서, 커맨드 실행은 그래픽 파이프라인을 통해 커맨드 시퀀스를 플러시하는 파이프라인 동기화 커맨드를 사용하여 트리거된다. 3D 파이프라인은 3D 프리미티브에 대한 기하 프로세싱을 수행할 것이다. 동작이 완료되면 결과로 생성된 기하학적 객체가 래스터화되고 픽셀 엔진이 결과 픽셀을 채색한다. 픽셀 셰이딩 및 픽셀 백 엔드 동작을 제어하는 추가 커맨드가 또한 이러한 동작에 포함될 수 있다.
일부 실시예에서, 그래픽 프로세서 커맨드 시퀀스(910)는 미디어 동작을 수행할 때 미디어 파이프라인(924) 경로를 따른다. 일반적으로, 미디어 파이프라인(924)에 대한 프로그래밍의 특정 사용 및 방식은 수행될 미디어 또는 컴퓨팅 동작에 의존한다. 미디어를 디코딩하는 동안 특정 미디어 디코딩 동작이 미디어 파이프라인으로 오프로딩될 수 있다. 일부 실시예에서, 미디어 파이프라인은 또한 우회될 수 있고 미디어 디코딩은 하나 이상의 범용 프로세싱 코어에 의해 제공되는 리소스를 사용하여 전체적으로 또는 부분적으로 수행될 수 있다. 일 실시예에서, 미디어 파이프라인은 또한 범용 그래픽 프로세서 유닛(GPGPU) 동작을 위한 요소를 포함하며, 여기서 그래픽 프로세서는 그래픽 프리미티브의 렌더링에 명시적으로 관련되지 않은 계산 셰이더 프로그램을 사용하여 SIMD 벡터 연산을 수행하는 데 사용된다.
일부 실시예에서, 미디어 파이프라인(924)은 3D 파이프라인(922)과 유사한 방식으로 구성된다. 미디어 파이프라인 상태(940)를 구성하는 커맨드 세트는 미디어 객체 커맨드(942) 이전에 커맨드 큐(queue)에 디스패치 또는 배치된다. 일부 실시예에서, 미디어 파이프라인 상태(940)에 대한 커맨드는 미디어 객체를 프로세싱하는 데 사용될 미디어 파이프라인 요소를 구성하는 데이터를 포함한다. 여기에는 인코딩 또는 디코딩 포맷과 같은, 미디어 파이프라인 내에서 비디오 디코딩 및 비디오 인코딩 로직을 구성하는 데이터가 포함된다. 일부 실시예에서, 미디어 파이프라인 상태(940)에 대한 커맨드는 또한 상태 설정의 배치를 포함하는 "간접" 상태 요소에 대한 하나 이상의 포인터의 사용을 지원한다.
일부 실시예에서, 미디어 객체 커맨드(942)는 미디어 파이프라인에 의한 프로세싱을 위해 미디어 객체에 대한 포인터를 제공한다. 미디어 객체는 프로세싱될 비디오 데이터를 포함하는 메모리 버퍼를 포함한다. 일부 실시예에서, 미디어 객체 커맨드(942)를 발행하기 전에 모든 미디어 파이프라인 상태는 유효해야 한다. 일단 파이프라인 상태가 구성되고 미디어 객체 커맨드(942)가 큐잉되면, 미디어 파이프라인(924)은 실행 커맨드(944) 또는 동등한 실행 이벤트(예를 들어, 레지스터 기록)를 통해 트리거된다. 이후 미디어 파이프라인(924)으로부터의 출력은 3D 파이프라인(922) 또는 미디어 파이프라인(924)에 의해 제공되는 동작에 의해 사후 프로세싱될 수 있다. 일부 실시예에서, GPGPU 동작은 미디어 동작과 유사한 방식으로 구성되고 실행된다.
그래픽 소프트웨어 아키텍처
도 10은 일부 실시예에 따른 데이터 프로세싱 시스템(1000)에 대한 예시적인 그래픽 소프트웨어 아키텍처를 도시한다. 일부 실시예에서, 소프트웨어 아키텍처는 3D 그래픽 애플리케이션(1010), 운영 시스템(1020) 및 적어도 하나의 프로세서(1030)를 포함한다. 일부 실시예에서, 프로세서(1030)는 그래픽 프로세서(1032) 및 하나 이상의 범용 프로세서 코어(들)(1034)를 포함한다. 그래픽 애플리케이션(1010) 및 운영 시스템(1020)은 각각 데이터 프로세싱 시스템의 시스템 메모리(1050)에서 실행된다.
일부 실시예에서, 3D 그래픽 애플리케이션(1010)은 셰이더 명령어(1012)를 포함하는 하나 이상의 셰이더 프로그램을 포함한다. 셰이더 언어 명령어는 Direct3D의 HLSL(High-Level Shader Language), GLSL(OpenGL Shader Language) 등과 같은 고급 셰이더 언어로 작성될 수 있다. 애플리케이션은 또한 범용 프로세서 코어(1034)에 의해 실행하기에 적합한 기계어로 작성된 실행 가능한 명령어(1014)를 포함한다. 애플리케이션은 또한 정점 데이터에 의해 정의된 그래픽 객체(1016)를 포함한다.
일부 실시예에서, 운영 시스템(1020)은 Microsoft Corporation의 Microsoft®Windows® 운영 시스템, 사유 UNIX 계열 운영 시스템 또는 Linux 커널의 변형을 사용하는 오픈 소스 UNIX 계열 운영 시스템이다. 운영 시스템(1020)은 Direct3D API, OpenGL API 또는 Vulkan API와 같은 그래픽 API(1022)를 지원할 수 있다. Direct3D API가 사용 중일 때, 운영 시스템(1020)은 프론트-엔드 셰이더 컴파일러(1024)를 사용하여 HLSL로 작성된 모든 셰이더 명령어(1012)를 하위 레벨 셰이더 언어로 컴파일한다. 컴파일은 JIT(Just-In-Time) 컴파일이거나 또는 애플리케이션은 셰이더 사전 컴파일을 수행할 수 있다. 일부 실시예에서, 고급 셰이더는 3D 그래픽 애플리케이션(1010)을 컴파일하는 동안 저급 셰이더로 컴파일된다. 일부 실시예에서, 셰이더 명령어(1012)는 Vulkan API에서 사용되는 SPIR(Standard Portable Intermediate Representation)의 버전과 같은 중간 형태로 제공된다.
일부 실시예에서, 사용자 모드 그래픽 드라이버(1026)는 셰이더 명령어(1012)를 하드웨어 특정 표현으로 변환하는 백-엔드 셰이더 컴파일러(1027)를 포함한다. OpenGL API가 사용중일 때, GLSL 고급 언어로 작성된 셰이더 명령어(1012)는 컴파일을 위해 사용자 모드 그래픽 드라이버(1026)로 전달된다. 일부 실시예에서, 사용자 모드 그래픽 드라이버(1026)는 커널 모드 그래픽 드라이버(1029)와 통신하는 운영 시스템 커널 모드 기능(1028)을 사용한다. 일부 실시예에서, 커널 모드 그래픽 드라이버(1029)는 커맨드 및 명령어를 디스패치하기 위해 그래픽 프로세서(1032)와 통신한다.
IP 코어 구현
적어도 하나의 실시예의 하나 이상의 측면은 프로세서와 같은 집적 회로 내의 로직을 나타내고 및/또는 정의하는, 머신 판독 가능 매체 상에 저장된 전형적인 코드에 의해 구현될 수 있다. 예를 들어, 머신 판독 가능 매체는 프로세서 내의 다양한 로직을 표현하는 명령어를 포함할 수 있다. 머신에 의해 판독될 때, 명령어는 머신으로 하여금 본 명세서에 설명된 기술을 수행하는 로직을 제조하게 할 수 있다. "IP 코어"로 알려진 이러한 표현은 집적 회로의 구조를 설명하는 하드웨어 모델로서 유형의 머신 판독 가능 매체 상에 저장될 수 있는 집적 회로에 대한 로직의 재사용 가능한 유닛이다. 하드웨어 모델은 다양한 고객 또는 제작 시설에 공급될 수 있으며, 이들은 집적 회로를 제조하는 제조 기계에 하드웨어 모델을 로딩한다. 집적 회로는 본 명세서에 설명된 임의의 실시예와 관련하여 설명된 동작을 수행하도록 제조될 수 있다.
도 11a는 일 실시예에 따른 동작을 수행하기 위해 집적 회로를 제작하는 데 사용될 수 있는 IP 코어 개발 시스템(1100)을 도시하는 블록도이다. IP 코어 개발 시스템(1100)은 더 큰 설계에 통합될 수 있거나 또는 전체 집적 회로(예를 들어, SOC 집적 회로)를 구성하는 데 사용될 수 있는 모듈식의 재사용 가능한 설계를 생성하는 데 사용될 수 있다. 설계 설비(1130)는 고급 프로그래밍 언어(예를 들어, C/C ++)로 IP 코어 설계의 소프트웨어 시뮬레이션(1110)을 생성할 수 있다. 소프트웨어 시뮬레이션(1110)은 시뮬레이션 모델(1112)을 사용하여 IP 코어의 행동을 설계, 테스트 및 검증하는 데 사용될 수 있다. 시뮬레이션 모델(1112)은 기능, 행동 및/또는 타이밍 시뮬레이션을 포함할 수 있다. 이후 레지스터 전송 레벨(RTL) 설계(1115)는 시뮬레이션 모델(1112)로부터 생성 또는 합성될 수 있다. RTL 설계(1115)는 모델링된 디지털 신호를 사용하여 수행되는 관련 로직을 포함하는 하드웨어 레지스터들 사이의 디지털 신호의 흐름을 모델링하는 집적 회로의 동작의 추상화를 가리킨다. RTL 설계(1115)에 더하여, 로직 레벨 또는 트랜지스터 레벨에서의 저급 설계가 또한 생성, 설계 또는 합성될 수 있다. 따라서 초기 설계 및 시뮬레이션의 특정 세부 사항은 다를 수 있다.
RTL 설계(1115) 또는 등가물은 설계 설비에 의해 하드웨어 모델(1120)로 추가적으로 합성될 수 있으며, 이 하드웨어 모델(120)은 하드웨어 기술 언어(HDL)로 작성되거나, 또는 물리적 설계 데이터의 다른 표현일 수 있다. IP 코어 설계를 검증하기 위해 HDL을 추가로 시뮬레이션하거나 또는 테스트할 수 있다. IP 코어 설계는 제3 자 제조 설비(1165)로 전달하기 위해 비휘발성 메모리(1140)(예를 들어, 하드 디스크, 플래시 메모리 또는 임의의 비휘발성 저장 매체)를 사용하여 저장될 수 있다. 이와 달리, IP 코어 설계는 유선 접속(1150) 또는 무선 접속(1160)을 통해(예를 들어, 인터넷을 통해) 전송될 수 있다. 이후 제조 설비(1165)는 IP 코어 설계에 적어도 부분적으로 기초한 집적 회로를 제조할 수 있다. 제조된 집적 회로는 본 명세서에 설명된 적어도 하나의 실시예에 따른 동작을 수행하도록 구성될 수 있다.
도 11b는 본 명세서에 설명된 일부 실시예에 따른 집적 회로 패키지 어셈블리(1170)의 측단면도를 도시한다. 집적 회로 패키지 어셈블리(1170)는 본 명세서에 설명된 것과 같은 하나 이상의 프로세서 또는 가속기 장치의 구현예를 도시한다. 패키지 어셈블리(1170)는 기판(1180)에 접속된 하드웨어 로직(1172, 1174)의 복수의 유닛을 포함한다. 로직(1172, 1174)은 적어도 부분적으로 구성 가능한 로직 또는 고정 기능 로직 하드웨어로 구현될 수 있으며, 본 명세서에 설명된 프로세서 코어(들), 그래픽 프로세서(들) 또는 다른 가속기 장치 중 어느 것의 하나 이상의 부분을 포함할 수 있다. 로직(1172, 1174)의 각각의 유닛은 반도체 다이 내에 구현될 수 있고 상호 접속 구조(1173)를 통해 기판(1180)에 연결될 수 있다. 상호 접속 구조(1173)는 로직(1172, 1174)과 기판(1180) 사이에서 전기적 신호를 라우팅하도록 구성될 수 있으며, 범프 또는 기둥과 같은 상호 접속부를 포함하지만 이에 한정되는 것은 아니다. 일부 실시예에서, 상호 접속 구조(1173)는, 예를 들어, 로직(1172, 1174)의 동작과 관련된 입력/출력(I/O) 신호 및/또는 전력 또는 접지 신호와 같은 전기 신호를 라우팅하도록 구성될 수 있다. 일부 실시예에서, 기판(1180)은 에폭시계 라미네이트 기판이다. 기판(1180)은 다른 실시예에서 다른 적합한 타입의 기판을 포함할 수 있다. 패키지 어셈블리(1170)는 패키지 상호 접속부(1183)를 통해 다른 전기 장치에 접속될 수 있다. 패키지 상호 접속부(1183)는 기판(1180)의 표면에 연결되어 전기 신호를 마더보드, 다른 칩셋 또는 멀티-칩 모듈과 같은 다른 전기 장치로 라우팅할 수 있다.
일부 실시예에서, 로직(1172, 1174)의 유닛은 로직(1172, 1174) 사이에 전기 신호를 라우팅하도록 구성된 브리지(1182)와 전기적으로 연결된다. 브리지(1182)는 전기 신호에 대한 경로를 제공하는 밀집된 상호 접속 구조일 수 있다. 브리지(1182)는 유리 또는 적절한 반도체 재료로 구성된 브리지 기판을 포함할 수 있다. 전기적 라우팅 특징부가 로직(1172, 1174) 사이에 칩과 칩의 접속을 제공하기 위해 브리지 기판 상에 형성될 수 있다.
로직(1172, 1174)의 2개의 유닛 및 브리지(1182)가 도시되어 있지만, 본 명세서에 설명된 실시예는 하나 이상의 다이 위에 더 많거나 더 적은 로직 유닛을 포함할 수 있다. 하나 이상의 다이는 로직이 단일 다이 위에 포함될 때 브리지(1182)가 배제될 수 있으므로 0개 이상의 브리지에 의해 접속될 수 있다. 이와 달리, 복수의 다이 또는 로직의 유닛은 하나 이상의 브리지에 의해 접속될 수 있다. 또한 복수의 로직 유닛, 다이 및 브리지는, 3 차원 구성을 포함한 다른 가능한 구성으로 함께 접속될 수 있다.
도 11c는 기판(1180)(예를 들어, 베이스 다이)에 접속된 하드웨어 로직 칩렛의 복수의 유닛을 포함하는 패키지 어셈블리(1190)를 도시한다. 본 명세서에 설명된 그래픽 프로세싱 유닛, 병렬 프로세서 및/또는 컴퓨팅 가속기는 개별적으로 제작된 다양한 실리콘 칩렛으로 구성될 수 있다. 이러한 맥락에서, 칩렛은 다른 칩렛과 함께 더 큰 패키지로 조립될 수 있는 로직의 별개의 유닛을 포함하는 적어도 부분적으로 패키지된 집적 회로이다. 다른 IP 코어 로직을 갖는 칩렛의 다양한 세트가 단일 장치에 조립될 수 있다. 또한 칩렛은 액티브 인터포저 기술을 사용하여 베이스 다이 또는 베이스 칩렛에 통합될 수 있다. 본 명세서에 설명된 개념은 GPU 내에서 IP의 상이한 형태 사이의 상호 접속 및 통신을 가능하게 한다. IP 코어는 서로 다른 프로세스 기술을 사용하여 제작될 수 있으며 제작 과정에서 구성될 수 있으므로, 이는, 특히 여러 가지 특징적 IP를 구비한 대형 SoC에서 복수의 IP를 동일한 제작 프로세스로 수렴시키는 복잡성을 회피할 수 있다. 복수의 프로세스 기술을 사용할 수 있으므로, 출시 시간을 단축시키고 또한 복수의 제품 SKU를 생성하는 비용 효율적인 방법이 제공된다. 또한, 분리된 IP는 독립적으로 파워를 켜고 끌 수 있고, 주어진 워크로드 상에서 사용되지 않는 컴포넌트의 전원을 차단할 수 있어 전체 전력 소비를 줄일 수 있다.
하드웨어 로직 칩렛은 특수 목적 하드웨어 로직 칩렛(1172), 로직 또는 I/O 칩렛(1174) 및/또는 메모리 칩렛(1175)을 포함할 수 있다. 하드웨어 로직 칩렛(1172) 및 로직 또는 I/O 칩렛(1174)은 적어도 부분적으로 구성 가능한 로직 또는 고정 기능 로직 하드웨어로 구현될 수 있으며, 프로세서 코어(들), 그래픽 프로세서(들), 병렬 프로세서 또는 본 명세서에 설명된 다른 가속기 장치 중 임의의 것의 하나 이상의 부분을 포함할 수 있다. 메모리 칩렛(1175)은 DRAM(예를 들어, GDDR, HBM) 메모리 또는 캐시(SRAM) 메모리일 수 있다.
각각의 칩렛은 개별 반도체 다이로서 제조될 수 있고 상호 접속 구조(1173)를 통해 기판(1180)에 연결될 수 있다. 상호 접속 구조(1173)는 다양한 칩렛과 기판(1180) 내의 로직 사이에서 전기 신호를 라우팅하도록 구성될 수 있다. 상호 접속 구조(1173)는 범프 또는 기둥과 같은 상호 접속부를 포함할 수 있지만, 이에 한정되는 것은 아니다. 일부 실시예에서, 상호 접속 구조(1173)는, 예를 들어, 로직, 입력/출력(I/O) 및 메모리 칩렛의 동작과 관련된 I/O 신호 및/또는 전력 또는 접지 신호와 같은 전기 신호를 라우팅하도록 구성될 수 있다.
일부 실시예에서, 기판(1180)은 에폭시계 라미네이트 기판이다. 기판(1180)은 다른 실시예에서 다른 적합한 타입의 기판을 포함할 수 있다. 패키지 어셈블리(1190)는 패키지 상호 접속부(1183)를 통해 다른 전기 장치에 접속될 수 있다. 패키지 상호 접속부(1183)는 기판(1180)의 표면에 연결되어 전기 신호를 마더보드, 다른 칩셋 또는 멀티-칩 모듈과 같은 다른 전기 장치로 라우팅할 수 있다.
일부 실시예에서, 로직 또는 I/O 칩렛(1174) 및 메모리 칩렛(1175)은 로직 또는 I/O 칩렛(1174)과 메모리 칩렛(1175) 사이에서 전기 신호를 라우팅하도록 구성된 브리지(1187)를 통해 전기적으로 연결될 수 있다. 브리지(1187)는 전기 신호에 대한 경로를 제공하는 밀집된 상호 접속 구조일 수 있다. 브리지(1187)는 유리 또는 적절한 반도체 재료로 구성된 브리지 기판을 포함할 수 있다. 전기적 라우팅 특징부가 브리지 기판 상에 형성되어 로직 또는 I/O 칩렛(1174)과 메모리 칩렛(1175) 사이에 칩과 칩의 접속을 제공할 수 있다. 브리지(1187)는 또한 실리콘 브리지 또는 상호 접속 브리지로 지칭될 수 있다. 예를 들어, 일부 실시예에서 브리지(1187)는 EMIB(Embedded Multi-die Interconnect Bridge)이다. 일부 실시예에서, 브리지(1187)는 단순히 하나의 칩렛에서 다른 칩렛으로의 직접 접속일 수 있다.
기판(1180)은 I/O(1191), 캐시 메모리(1192) 및 다른 하드웨어 로직(1193)을 위한 하드웨어 컴포넌트를 포함할 수 있다. 패브릭(1185)은 기판(1180)에 내장되어 기판(1180) 내의 다양한 로직 칩렛과 로직(1191, 1193) 사이의 통신을 가능하게 한다. 일 실시예에서, I/O(1191), 패브릭(1185), 캐시, 브리지 및 다른 하드웨어 로직(1193)은 기판(1180)의 위쪽에 층을 이루는 베이스 다이에 통합될 수 있다.
다양한 실시예에서, 패키지 어셈블리(1190)는 패브릭(1185) 또는 하나 이상의 브리지(1187)에 의해 상호 접속된 더 적거나 더 많은 개수의 컴포넌트 및 칩렛을 포함할 수 있다. 패키지 어셈블리(1190) 내의 칩렛은 3D 또는 2.5D 배열로 배열될 수 있다. 일반적으로, 브리지 구조(1187)는, 예를 들어, 로직 또는 I/O 칩렛과 메모리 칩렛 사이의 포인트-투-포인트 상호 접속을 용이하게 하는 데 사용될 수 있다. 패브릭(1185)은 다양한 로직 및/또는 I/O 칩렛(예를 들어, 칩렛(1172, 1174, 1191, 1193))을 다른 로직 및/또는 I/O 칩렛에 상호 접속하는 데 사용될 수 있다. 일 실시예에서, 기판 내의 캐시 메모리(1192)는 패키지 어셈블리(1190)를 위한 전역 캐시, 분산된 전역 캐시의 일부, 또는 패브릭(1185)을 위한 전용 캐시로서 동작할 수 있다.
도 11d는 일 실시예에 따른 교환 가능한 칩렛(1195)을 포함하는 패키지 어셈블리(1194)를 도시한다. 교환 가능한 칩렛(1195)은 하나 이상의 베이스 칩렛(1196, 1198) 상의 표준화된 슬롯에 조립될 수 있다. 베이스 칩렛(1196, 1198)은 본 명세서에 설명된 다른 브리지 상호 접속부와 유사할 수 있는 브리지 상호 접속부(1197)를 통해 연결될 수 있으며, 예를 들어, EMIB일 수 있다. 메모리 칩렛은 또한 브리지 상호 접속부를 통해 로직 또는 I/O 칩렛에 연결될 수 있다. I/O 및 로직 칩렛은 상호 접속 패브릭을 통해 통신할 수 있다. 베이스 칩렛은 각각 로직 또는 I/O 또는 메모리/캐시 중 하나에 대해 표준화된 포맷으로 하나 이상의 슬롯을 지원할 수 있다.
일 실시예에서, SRAM 및 전력 전달 회로는 하나 이상의 베이스 칩렛(1196, 1198)으로 제조될 수 있으며, 이 베이스 칩렛(1196, 1198)은 베이스 칩렛의 상부에 적층된 교환 가능한 칩렛(1195)과는 상이한 프로세스 기술을 사용하여 제조될 수 있다. 예를 들어, 베이스 칩렛(1196, 1198)은 더 큰 공정 기술을 사용하여 제조될 수 있는 반면, 교환 가능한 칩렛은 더 작은 공정 기술을 사용하여 제조될 수 있다. 하나 이상의 교환 가능한 칩렛(1195)은 메모리(예를 들어, DRAM) 칩렛일 수 있다. 전력 및/또는 패키지 조립체(1194)를 사용하는 제품에 대한 목표 성능에 따라 상이한 메모리 밀도가 패키지 조립체(1194)에 대해 선택될 수 있다. 또한, 상이한 개수의 기능 유닛의 타입을 갖는 로직 칩렛은 전력 및/또는 제품에 대한 목표 성능에 따라 조립시에 선택될 수 있다. 또한, 서로 다른 타입의 IP 로직 코어를 포함하는 칩렛을 교환 가능한 칩렛 슬롯에 삽입하여, 상이한 기술의 IP 블록을 혼합하고 매칭시킬 수 있는 하이브리드 프로세서 설계가 가능하다.
예시적인 시스템 온 칩 집적 회로
도 12 및 도 13은 본 명세서에 설명된 다양한 실시예에 따라 하나 이상의 IP 코어를 사용하여 제조될 수 있는 예시적인 집적 회로 및 관련 그래픽 프로세서를 도시한다. 도시된 것에 더하여, 추가 그래픽 프로세서/코어, 주변 장치 인터페이스 제어기, 또는 범용 프로세서 코어를 포함하는 다른 로직 및 회로가 포함될 수 있다.
도 12는 일 실시예에 따른 하나 이상의 IP 코어를 사용하여 제조될 수 있는 예시적인 시스템 온 칩 집적 회로(1200)을 도시하는 블록도이다. 예시적인 집적 회로(1200)는 하나 이상의 애플리케이션 프로세서(들)(1205)(예를 들어, CPU), 적어도 하나의 그래픽 프로세서(1210)를 포함하고, 이미지 프로세서(1215) 및/또는 비디오 프로세서(1220)를 추가로 포함할 수 있으며, 이들 중 임의의 것은 동일하거나 또는 복수의 다른 설계 시설로부터 제조된 모듈식 IP 코어일 수 있다. 집적 회로(1200)는 USB 제어기(1225), UART 제어기(1230), SPI/SDIO 제어기(1235) 및 I2S/I2C 제어기(1240)를 포함하는 주변 장치 또는 버스 로직을 포함한다. 또한, 집적 회로는 하나 이상의 HDMI(high-definition multimedia interface) 제어기(1250) 및 MIPI(mobile industry processor interface) 디스플레이 인터페이스(1255)에 연결된 디스플레이 장치(1245)를 포함할 수 있다. 저장 장치는 플래시 메모리 및 플래시 메모리 제어기를 포함하는 플래시 메모리 서브시스템(1260)에 의해 제공될 수 있다. 메모리 인터페이스는 SDRAM 또는 SRAM 메모리 장치에 액세스하기 위한 메모리 제어기(1265)를 통해 제공될 수 있다. 일부 집적 회로는 내장형 보안 엔진(1270)을 추가로 포함한다.
도 13 및 14는 본 명세서에 설명된 실시예에 따른, SoC 내에서 사용하기 위한 예시적인 그래픽 프로세서를 나타내는 블록도이다. 도 13은 일 실시예에 따른 하나 이상의 IP 코어를 사용하여 제조될 수 있는 시스템 온 칩 집적 회로의 예시적인 그래픽 프로세서(1310)를 도시한다. 도 14는 일 실시예에 따른 하나 이상의 IP 코어를 사용하여 제조될 수 있는 시스템 온 칩 집적 회로의 추가 예시적인 그래픽 프로세서(1340)를 도시한다. 도 13의 그래픽 프로세서(1310)는 저전력 그래픽 프로세서 코어의 예이다. 도 14의 그래픽 프로세서(1340)는 고성능 그래픽 프로세서 코어의 예이다. 그래픽 프로세서(1310, 1340) 각각은 도 12의 그래픽 프로세서(1210)의 변형일 수 있다.
도 13에 도시된 것과 같이, 그래픽 프로세서(1310)는 정점 프로세서(1305) 및 하나 이상의 프래그먼트 프로세서(들)(1315A-1315N)(예를 들어, 1315A, 1315B, 1315C, 1315D, 내지 1315N-1 및 1315N)를 포함한다. 그래픽 프로세서(1310)는 별개의 로직을 통해 상이한 셰이더 프로그램을 실행할 수 있으므로, 하나 이상의 프래그먼트 프로세서(들)(1315A-1315N)가 프래그먼트 또는 픽셀 셰이더 프로그램에 대한 프래그먼트(예를 들어, 픽셀) 셰이딩 동작을 실행하는 동안, 정점 프로세서(1305)는 정점 셰이더 프로그램에 대한 동작을 실행하도록 최적화한다. 정점 프로세서(1305)는 3D 그래픽 파이프라인의 정점 프로세싱 단계를 수행하고 프리미티브 및 정점 데이터를 생성한다. 프래그먼트 프로세서(들)(1315A-1315N)는 정점 프로세서(1305)에 의해 생성된 프리미티브 및 정점 데이터를 사용하여 디스플레이 디바이스 상에 디스플레이되는 프레임 버퍼를 생성한다. 일 실시예에서, 프래그먼트 프로세서(들)(1315A-1315N)는 OpenGL API에서 제공되는 프래그먼트 셰이더 프로그램을 실행하도록 최적화되며, Direct 3D API에서 제공되는 픽셀 셰이더 프로그램과 유사한 동작을 수행하는 데 사용될 수 있다.
그래픽 프로세서(1310)는 하나 이상의 메모리 관리 유닛(MMU)(1320A, 1320B), 캐시(들)(1325A, 1325B) 및 회로 상호 접속부(들)(1330A, 1330B)를 추가로 포함한다. 하나 이상의 MMU(들)(1320A, 1320B)는, 하나 이상의 캐시(들)(1325A, 1325B)에 저장된 정점 또는 이미지/텍스처 데이터에 더하여 메모리에 저장된 정점 또는 이미지/텍스처를 참조할 수 있는, 정점 프로세서(1305) 및/또는 프래그먼트 프로세서(들)(1315A-1315N)를 포함하는 그래픽 프로세서(1310)에 대해 가상 주소를 물리 주소로 매핑한다. 일 실시예에서, 하나 이상의 MMU(들)(1320A, 1320B)는, 도 12의 하나 이상의 애플리케이션 프로세서(1205), 이미지 프로세서(1215) 및/또는 비디오 프로세서(1220)와 관련된 하나 이상의 MMU를 포함하는 시스템 내의 다른 MMU와 동기화되어, 각각의 프로세서(1205-1220)가 공유 또는 통합 가상 메모리 시스템에 참여할 수 있다. 하나 이상의 회로 상호 접속부(들)(1330A, 1330B)는, 그래픽 프로세서(1310)가 실시예에 따라 SoC의 내부 버스를 통해 또는 직접 접속을 통해 SoC 내의 다른 IP 코어와 인터페이스할 수 있도록 한다.
도 14에 도시된 것과 같이, 그래픽 프로세서(1340)는 도 13의 그래픽 프로세서(1310)의 하나 이상의 MMU(들)(1320A, 1320B), 캐시(들)(1325A, 1325B), 및 회로 상호 접속부(들)(1330A, 1330B)를 포함한다. 그래픽 프로세서(1340)는 하나 이상의 셰이더 코어(들)(1355A-1355N)(예를 들어, 1355A, 1355B, 1355C, 1355D, 1355E, 1355F 내지 1355N-1 및 1355N)를 포함하며, 이는, 단일 코어 또는 임의의 타입의 코어가 정점 셰이더, 프래그먼트 셰이더 및/또는 컴퓨팅 셰이더를 구현하는 셰이더 프로그램 코드를 포함하는 프로그래밍 가능한 셰이더 코드의 모든 타입을 실행할 수 있는 통합 셰이더 코어 아키텍처를 제공한다. 존재하는 셰이더 코어의 정확한 개수는 실시예 및 구현예에 따라 달라질 수 있다. 또한, 그래픽 프로세서(1340)는 스레드 디스패처로서 동작하여 실행 스레드를 하나 이상의 셰이더 코어(1355A-1355N)에 디스패치하는 코어 간(inter-core) 태스크 관리자(1345)와, 타일 기반 렌더링을 위한 타일링 동작을 가속화하는 타일링 유닛(1358)을 포함하고, 이 타일링 유닛에서는 장면에 대한 렌더링 작업이 이미지 공간에서 세분화되어, 예를 들어, 장면 내의 로컬 공간 일관성을 이용하거나 또는 내부 캐시의 사용을 최적화한다.
전술한 바와 같이, 정점 성분을 NV 비트 부호 공간으로 양자화하기 위해, 각 정점 컴포넌트의 지수는 해당 축의 전역 지수에서 감산된다. 그 후 컴포넌트 값은 이 차만큼 아래로 이동한다. 이것은 물론 컴포넌트의 하위 부분에서 일부 정밀도를 버릴 수 있다. 이 손실을 포착하기 위해, AABB는 최소값을 내림(round down)하고 최대 값은 이 이동 후 올림하여 생성된다. 단순화를 유지하기 위해 양자화 중에 오류가 없는 경우에도 정점은 AABB 단위로 양자화된다.
광선 추적 아키텍처
일 구현예에서, 그래픽 프로세서는 실시간 광선 추적을 수행하기 위한 회로 및/또는 프로그램 코드를 포함한다. 일부 실시예에서, 광선 탐색 및/또는 광선 교차 동작을 포함하여, 본 명세서에 설명된 다양한 광선 추적 동작을 수행하는 광선 추적 코어의 전용 세트가 그래픽 프로세서에 포함된다. 광선 추적 코어에 추가하여, 일 실시예는 프로그램 가능한 셰이딩 동작을 수행하기 위한 복수의 그래픽 프로세싱 코어 세트 및 텐서 데이터에 대한 매트릭스 동작을 수행하기 위한 복수의 텐서 코어 세트를 포함한다.
도 15는 멀티-코어 그룹(1500A-1500N)으로 배열된 그래픽 프로세싱 리소스의 전용 세트를 포함하는 하나의 그래픽 프로세싱 유닛(GPU)(1505)의 예시적인 부분을 도시한다. 하나의 멀티-코어 그룹(1500A)의 세부 사항만이 제공되지만, 다른 멀티-코어 그룹(1500B-1500N)은 동일하거나 유사한 그래픽 프로세싱 리소스 세트를 구비할 수 있음을 이해할 것이다.
도시된 것과 같이, 멀티-코어 그룹(1500A)은 그래픽 코어 세트(1530), 텐서(tensor) 코어 세트(1540) 및 광선 추적 코어 세트(1550)를 포함할 수 있다. 스케줄러/디스패처(1510)는 다양한 코어(1530, 1540, 1550) 상에서 실행을 위해 그래픽 스레드를 스케줄링하고 디스패치한다. 레지스터 파일 세트(1520)는 그래픽 스레드를 실행할 때 코어(1530, 1540, 1550)에 의해 사용되는 피연산자 값을 저장한다. 이들은, 예를 들어 정수 값을 저장하기 위한 정수 레지스터, 부동 소수점 값을 저장하기 위한 부동 소수점 레지스터, 패킹된 데이터 요소(정수 및/또는 부동 소수점 데이터 요소)를 저장하기 위한 벡터 레지스터 및 텐서/매트릭스 값을 저장하기 위한 타일 레지스터를 포함할 수 있다. 일 실시예에서, 타일 레지스터는 벡터 레지스터의 결합된 세트로서 구현된다.
하나 이상의 레벨 1(L1) 캐시 및 텍스쳐 유닛(1560)은 텍스쳐 데이터, 정점 데이터, 픽셀 데이터, 광선 데이터, 경계 볼륨 데이터 등과 같은 그래픽 데이터를 각각의 멀티-코어 그룹(1500A) 내에 국부적으로 저장한다. 멀티-코어 그룹(1500A-1500N)의 전부 또는 서브세트에 의해 공유되는 레벨 2(L2) 캐시(1580)는 복수의 동시 그래픽 스레드에 대한 그래픽 데이터 및/또는 명령어를 저장한다. 도시된 것과 같이, L2 캐시(1580)는 복수의 멀티-코어 그룹(1500A-1500N)에 걸쳐 공유될 수 있다. 하나 이상의 메모리 제어기(1570)는 GPU(1505)를 시스템 메모리(예를 들어, DRAM) 및/또는 전용 그래픽 메모리(예를 들어, GDDR6 메모리)일 수 있는 메모리(1598)에 연결한다.
입/출력(IO) 회로(1595)는 GPU(1505)를 디지털 신호 프로세서(DSP), 네트워크 제어기, 또는 사용자 입력 장치와 같은 하나 이상의 IO 장치(1595)에 연결한다. 온 칩 상호 접속부는 I/O 장치(1590)를 GPU(1505) 및 메모리(1598)에 연결하는 데 사용될 수 있다. IO 회로(1595)의 하나 이상의 IOMMU(IO memory management unit)(1570)는 I/O 장치(1590)를 시스템 메모리(1598)에 직접 연결한다. 일 실시예에서, IOMMU(1570)는 가상 주소를 시스템 메모리(1598)의 물리 주소에 매핑하기 위해 복수의 페이지 테이블 세트를 관리한다. 이 실시예에서, I/O 장치(1590), CPU(들)(1599) 및 GPU(들)(1505)는 동일한 가상 주소 공간을 공유할 수 있다.
일 구현예에서, IOMMU(1570)는 가상화를 지원한다. 이 경우, 게스트/그래픽 가상 주소를 게스트/그래픽 물리 주소에 매핑하기 위해 페이지 테이블의 제1 세트를 관리하고, 게스트/그래픽 물리 주소를 (시스템 메모리(1598) 내의) 시스템/호스트 물리 주소에 매핑하기 위해 페이지 테이블의 제2 세트를 관리할 수 있다. 페이지 테이블의 제1 및 제2 세트 각각의 베이스 주소는 제어 레지스터에 저장될 수 있고 컨텍스트 스위치 상에서 교환(swapped out)될 수 있다(예를 들어, 새로운 컨텍스트에 페이지 테이블의 관련된 세트에 대한 액세스가 제공되도록). 도 15에 도시되지 않았지만, 각각의 코어(1530, 1540, 1550) 및/또는 멀티-코어 그룹(1500A-1500N)은 게스트 가상을 게스트 물리로 변환, 게스트 물리를 호스트 물리로 변환, 및 게스트 가상을 호스트 물리로 변환하는 것을 캐싱하는 변환 색인 버퍼(TLB: translation lookaside buffer)를 포함할 수 있다.
일 실시예에서, CPU(1599), GPU(1505) 및 IO 장치(1590)는 단일 반도체 칩 및/또는 칩 패키지 상에 통합된다. 도시된 메모리(1598)는 동일한 칩 상에 통합될 수 있거나 또는 오프 칩 인터페이스를 통해 메모리 제어기(1570)에 연결될 수 있다. 일 구현예에서, 메모리(1598)는 다른 물리 시스템-레벨 메모리와 동일한 가상 주소 공간을 공유하는 GDDR6 메모리를 포함하지만, 본 발명의 기본 원리는 이러한 특정 구현예로 한정되지 않는다.
일 실시예에서, 텐서 코어(1540)는 매트릭스 동작을 수행하도록 특별히 설계된 복수의 실행 유닛을 포함하는데, 이는 딥 러닝(deep learning) 동작을 수행하는 데 사용되는 기본 컴퓨팅 동작이다. 예를 들어, 동시 매트릭스 곱셈 연산은 신경망 훈련 및 추론에 사용될 수 있다. 텐서 코어(1540)는 단정밀도 부동 소수점(예를 들어, 32 비트), 반정밀도 부동 소수점(예를 들어, 16 비트), 정수 워드(16 비트), 바이트(8 비트) 및 반-바이트(4 비트)를 포함하는 다양한 피연산자 정밀도를 사용하여 매트릭스 프로세싱을 수행할 수 있다. 일 실시예에서, 신경망 구현예는 각각의 렌더링된 장면의 특징을 추출하여, 잠재적으로는 복수의 프레임으로부터 세부 사항을 결합하여, 고품질의 최종 이미지를 구성한다.
딥 러닝 구현예에서, 병렬 매트릭스 곱셈 작업은 텐서 코어(1540) 상에서 실행되도록 스케줄링될 수 있다. 특히 신경망의 훈련은 상당한 수의 매트릭스 내적 연산을 요구한다. 텐서 코어(1540)는, N x N x N 매트릭스의 내적 공식(formulation)을 처리하기 위해 적어도 N개의 내적 프로세싱 요소를 포함할 수 있다. 매트릭스 곱셈을 시작하기 전에 하나의 전체 매트릭스가 타일 레지스터에 로딩되고 두 번째 매트릭스의 적어도 하나의 열이 N 주기 동안 각각의 주기마다 로딩된다. 각각의 주기마다 프로세싱되는 N개의 내적이 존재한다.
매트릭스 요소는 16 비트 워드, 8 비트 바이트(예를 들어, INT8) 및 4 비트 반 바이트(예를 들어, INT4)를 포함하는 특정 구현예에 따른 상이한 정밀도로 저장될 수 있다. 텐서 코어(1540)에 대해 상이한 정밀도 모드가 특정되어 상이한 워크로드(예를 들어, 바이트 및 반-바이트로의 양자화를 허용할 수 있는 추론 워크로드와 같은)에 대해 가장 효율적인 정밀도가 사용되도록 보장할 수 있다.
일 실시예에서, 광선 추적 코어(1550)는 실시간 광선 추적 및 비실시간 광선 추적 구현예 모두에 대한 광선 추적 동작을 가속화한다. 특히, 광선 추적 코어(1550)는 경계 볼륨 계층 구조(BVH)를 사용하여 광선 탐색을 수행하고 BVH 볼륨 내에 둘러싸인 광선과 프리미티브(primitive) 사이의 교차를 식별하는 광선 탐색/교차 회로를 포함한다. 광선 추적 코어(1550)는 또한 깊이(depth) 테스트 및 (예를 들어, Z 버퍼 또는 유사한 배열을 사용하여) 컬링을 수행하는 회로를 포함할 수 있다. 일 구현예에서, 광선 추적 코어(1550)는 본 명세서에서 설명된 이미지 노이즈 제거 기술과 협력하여 탐색 및 교차 동작을 수행하며, 그 중 적어도 일부는 텐서 코어(1540) 상에서 실행될 수 있다. 예를 들어, 일 실시예에서, 텐서 코어(1540)는 딥 러닝 신경망을 구현하여 광선 추적 코어(1550)에 의해 생성된 프레임의 노이즈 제거를 수행한다. 그러나, CPU(들)(1599), 그래픽 코어(1530) 및/또는 광선 추적 코어(1550)는 또한 노이즈 제거의 전체 또는 일부 및/또는 딥 러닝 알고리즘을 구현할 수 있다.
또한, 전술한 것과 같이, GPU(1505)가 네트워크 또는 고속 상호 접속부를 통해 다른 컴퓨팅 장치에 연결된 컴퓨팅 장치에 존재하는 경우 노이즈 제거에 대한 분산된 접근법이 사용될 수 있다. 이 실시예에서, 상호 접속된 컴퓨팅 장치는 신경망 학습/훈련 데이터를 공유하여 전체 시스템이 상이한 타입의 이미지 프레임 및/또는 상이한 그래픽 애플리케이션에 대해 노이즈 제거를 수행하는 것을 학습하는 속도를 향상시킨다.
일 실시예에서, 광선 추적 코어(1550)는 모든 BVH 탐색 및 광선-프리미티브 교차를 프로세싱하여 그래픽 코어(1530)가 광선 당 수천 개의 명령어로 과부하되는 것을 방지한다. 일 실시예에서, 각각의 광선 추적 코어(1550)는 경계 박스 테스트(예를 들어, 탐색 동작)를 수행하는 특수 회로의 제1 세트와, 광선-삼각형 교차 테스트(예를 들어, 탐색된 광선을 교차시킴)를 수행하는 특수 회로의 제2 세트를 포함한다. 따라서, 일 실시예에서, 멀티-코어 그룹(1500A)은 단순히 광선 프로브를 발사할 수 있고, 광선 추적 코어(1550)는 독립적으로 광선 탐색 및 교차를 수행하고 히트 데이터(예를 들어, 히트, 히트 없음, 복수 히트 등)를 스레드 컨텍스트에 반환한다. 광선 추적 코어(1550)가 탐색 및 교차 동작을 수행하는 동안 다른 코어(1530, 1540)는 다른 그래픽을 수행하거나 또는 작업을 컴퓨팅하기 위해 자유로운 상태가 된다.
일 실시예에서, 각각의 광선 추적 코어(1550)는 BVH 테스트 동작을 수행하는 탐색 유닛 및 광선-프리미티브 교차 테스트를 수행하는 교차 유닛을 포함한다. 교차 유닛은 "히트", "히트 없음" 또는 "복수 히트" 응답을 생성하여 적절한 스레드에 제공한다. 탐색 및 교차 동작 동안, 다른 코어(예를 들어, 그래픽 코어(1530) 및 텐서 코어(1540))의 실행 리소스는 다른 형태의 그래픽 작업을 수행하기 위해 자유로운 상태가 된다.
후술되는 하나의 특정 실시예에서, 작업이 그래픽 코어(1530)와 광선 추적 코어(1550) 사이에 분산되는 하이브리드 래스터화/광선 추적 접근법이 사용된다.
일 실시예에서, 광선 추적 코어(1550)(및/또는 다른 코어(1530, 1540))는 광선-생성, 최근접 히트, 임의의 히트 및 비교차(miss) 셰이더뿐만 아니라 DispatchRays 커맨드를 포함하는 Microsoft의 DXR(DirectX Ray Tracing)과 같은 광선 추적 명령어 세트에 대한 하드웨어 지원을 포함하고, 이로써 각각의 객체에 대해 셰이더 및 텍스처의 고유 세트를 할당할 수 있다. 광선 추적 코어(1550), 그래픽 코어(1530) 및 텐서 코어(1540)에 의해 지원될 수 있는 다른 광선 추적 플랫폼로는 Vulkan 1.1.85가 있다. 그러나, 본 발명의 기본 원리는 임의의 특정 광선 추적 ISA로 한정되지 않는 점에 유의한다.
일반적으로, 다양한 코어(1550, 1540, 1530)는 광선 생성, 최근접 히트, 임의의 히트, 광선-프리미티브 교차, 프리미티브 당 및 계층 구조적 경계 박스 구성, 비교차, 방문 및 예외에 대한 명령어/기능을 포함하는 광선 추적 명령어 세트를 지원할 수 있다. 보다 구체적으로, 일 실시예는 다음 기능을 수행하는 광선 추적 명령어를 포함한다.
광선 생성 - 광선 생성 명령어는 각각의 픽셀, 샘플 또는 다른 사용자 정의 작업 할당에 대해 실행될 수 있다.
최근접 히트 - 최근점 히트 명령어는 장면 내에서 광선과 프리미티브의 최근접 교차를 찾기 위해 최근접 히트 명령어가 실행될 수 있다.
임의의 히트 - 임의의 히트 명령어는 장면 내에서 광선과 프리미티브 사이의 복수 교차를 식별하여 잠재적으로 새로운 최근접 교차점을 식별할 수 있다.
교차 - 교차 명령어는 광선-프리미티브 교차 테스트를 수행하고 결과를 출력한다.
프리미티브 당 경계 박스 구성 - 이 명령어는 주어진 프리미티브 또는 프리미티브 그룹 주위에 경계 박스를 구성한다(예를 들어, 새로운 BVH 또는 다른 가속도 데이터 구조를 구성할 때).
미교차 - 광선이 장면 내의 모든 기하 또는 장면의 지정된 영역과 교차하지 않는 것을 나타낸다.
방문 - 광선이 탐색될 자식 볼륨을 나타낸다.
예외 - 다양한 타입의 예외 핸들러(예를 들어, 다양한 오류 조건에 대해 호출됨)를 포함한다.
분산 광선 추적 시스템에서 손실 및 무손실 패킷 압축
일 실시예에서, 광선 추적 동작은 네트워크를 통해 함께 연결된 복수의 컴퓨팅 노드에 걸쳐 분산된다. 예를 들어, 도 16은 복수의 광선 추적 노드(1610-1613)를 포함하는 광선 추적 클러스터(1600)가 광선 추적 동작을 병렬로 수행하여, 노드 중 하나에서 결과를 잠재적으로 결합하는 것을 도시한다. 도시된 아키텍처에서, 광선 추적 노드(1610-1613)는 게이트웨이를 통해 클라이언트측 광선 추적 애플리케이션(1630)에 통신 가능하게 연결된다.
분산 아키텍처의 어려움 중 하나는 각각의 광선 추적 노드(1610-1613) 사이에서 전송되어야 하는 대량의 패킷화된 데이터이다. 일 실시예에서, 무손실 압축 기술 및 손실 압축 기술은 광선 추적 노드(1610-1613) 사이에서 전송되는 데이터를 감소시키는 데 사용된다.
특정 타입의 동작의 결과로 채워진 패킷을 전송하는 대신에 무손실 압축을 구현하기 위해, 수신 노드가 결과를 재구성할 수 있도록 하는 데이터 또는 커맨드가 전송된다. 예를 들어, 확률적으로 샘플링된 영역 광 및 AO(ambient occlusion) 동작은 반드시 방향을 필요로 하지는 않는다. 결과적으로, 일 실시예에서, 송신 노드는 랜덤 시드(random seed)를 단순히 전송하고, 이후 수신 노드가 이를 사용하여 랜덤 샘플링을 수행한다. 예를 들어, 광 1을 포인트(p1-p3)에서 샘플링한 장면이 노드(1610-1612)에 걸쳐 분산된다면, 광 ID 및 원점(origins) 만이 노드(1610-1612)로 전송될 필요가 있다. 이후 각각의 노드는 광을 독립적으로 확률적으로 샘플링할 수 있다. 일 실시예에서, 랜덤 시드는 수신 노드에 의해 생성된다. 유사하게, 1차 광선 히트 포인트에 대해, 후속 프레임에 대한 원점(original points)을 기다리지 않고 노드(1610-1612) 상에서 AO 및 소프트 셰도우 샘플링을 계산할 수 있다. 또한, 광선 세트가 동일한 포인트 광원으로 진행할 것을 알고 있다면, 광원을 식별하는 명령어가 수신 노드로 전송될 수 있고, 수신 노드는 이를 광선 세트에 적용할 수 있다. 다른 예로서, N개의 AO 광선이 단일 포인트에 전송되면, 이 포인트로부터 N개의 샘플을 생성하도록 커맨드가 전송될 수 있다.
손실 압축을 위해 다양한 추가 기술이 적용될 수 있다. 예를 들어, 일 실시예에서, BVH, 프리미티브 및 광선과 관련된 모든 좌표 값을 양자화하기 위해 양자화 계수가 사용될 수 있다. 또한, BVH 노드 및 프리미티브와 같은 데이터에 사용되는 32 비트 부동 소수점 값은 8 비트 정수 값으로 변환될 수 있다. 일 특정 구현예에서, 광선 패킷의 경계는 최대 정밀도로 저장되지만, 개별 광선 포인트(P1-P3)는 색인된 오프셋으로서 경계에 전송된다. 유사하게, 8 비트 정수 값을 로컬 좌표로 사용하는 복수의 로컬 좌표 시스템이 생성될 수 있다. 이들 로컬 좌표 시스템 각각의 원점의 위치는 최대 정밀도(예를 들어, 32 비트 부동 소수점) 값을 사용하여 인코딩되어, 전역 및 로컬 좌표 시스템을 효과적으로 접속시킬 수 있다.
다음은 본 발명의 일 실시예에서 사용되는 무손실 압축의 예이다. 광선 추적 프로그램에서 내부적으로 사용되는 광선 데이터 포맷의 예는 다음과 같다.
struct Ray
{
uint32 pixId;
uint32 materialID;
uint32 instanceID;
uint64 primitiveID;
uint32 geometryID;
uint32 lightID;
float origin[3];
float direction[3];
float t0;
float t;
float time;
float normal[3]; //used for geometry intersections
float u;
float v;
float wavelength;
float phase; //Interferometry
float refractedOffset; //Schlieren-esque
float amplitude;
float weight;
};
생성된 각각의 그리고 모든 노드에 대한 미가공 데이터를 전송하는 대신, 이 데이터는 값을 그룹화하고 가능한 경우 적용 가능한 메타데이터를 사용하여 내재적 광선(implicit ray)을 생성함으로써 압축될 수 있다.
광선 데이터 묶음 및 그룹화
일 실시예는 공통 데이터 또는 수정자를 갖는 마스크에 플래그를 사용한다.
struct RayPacket
{
uint32 size;
uint32 flags;
list<Ray> rays;
}
예를 들면,
RayPacket.rays = ray_1 to ray_256
원점은 모두 공유됨
모든 광선에 걸쳐 하나의 단일 원점만 저장되는 것을 제외하고 모든 광선 데이터는 패킹된다. RAYPACKET_COMMON_ORIGIN에 대해 RayPacket.flags가 설정된다. 수신시 RayPacket이 언팩되면, 단일 원점 값으로부터 원점이 채워진다.
원점은 일부 광선에서만 공유됨
원점을 공유하는 광선을 제외한 모든 광선 데이터가 패킹된다. 고유한 공유 원점의 각 그룹에 대해, 동작(공유 원점)을 식별하고, 원점을 저장하며, 정보를 공유하는 광선을 마스킹하는 연산자가 패킹된다. 이러한 동작은 재질(material) ID, 프리미티브 ID, 원점, 방향, 법선 등과 같이 노드간에 공유된 값으로 수행될 수 있다.
struct RayOperation
{
uint8 operationID;
void* value;
uint64 mask;
}
내재적 광선 송신
종종, 광선 데이터는 그것을 생성하는 데 사용되는 최소한의 메타 정보로 수신단에서 도출될 수 있다. 매우 일반적인 예는 복수의 보조 광선을 생성하여 영역을 확률적으로 샘플링하는 것이다. 발신자가 보조 광선을 생성하여 송신하고, 수신자가 그에 대해 동작하는 대신, 발신자가 임의의 종속 정보를 이용하여 광선을 생성해야 한다는 커맨드를 송신하고, 수신단에서 광선을 생성할 수 있다. 어떤 수신기로 광선을 보낼 것인지를 결정하기 위해 발신자가 광선을 먼저 생성해야 하는 경우, 광선이 생성되고 랜덤 시드를 보내 정확히 동일한 광선을 재생성할 수 있다.
예를 들어, 영역 광원을 샘플링하는 64개의 그림자 광선으로 히트 포인트를 샘플링하기 위해, 모든 64개의 광선이 동일한 컴퓨팅(N4)으로부터의 영역과 교차한다. 공통 원점과 법선을 가진 RayPacket이 생성된다. 수신자가 산출되는 픽셀의 기여도를 감추기 원한다면 더 많은 데이터가 전송될 수 있지만, 이 예에서는 광선이 다른 노드 데이터에 히트하는지 여부만 반환한다고 가정한다. 그림자 광선 생성 동작을 위해 RayOperation이 생성되고, 샘플링될 lightID 값과 랜덤 넘버 시드가 할당된다. N4가 광선 패킷을 수신하면, N4는 공유 원점 데이터를 모든 광선에 채우고 랜덤 넘버 시드로 확률적으로 샘플링된 lightID를 기초로 방향을 설정하여 완전히 채워진 광선 데이터를 생성함으로써 원래 발신자가 생성한 광선과 동일한 광선을 생성한다. 결과가 반환될 때, 모든 광선에 대한 이진 결과만을 반환하면 되고, 이것은 광선에 대한 마스크로 처리될 수 있다.
이 예에서 원래의 64개의 광선을 전송하는 것은 104 바이트 * 64 광선 = 6656 바이트를 사용했을 것이다. 반환하는 광선도 원래의 형태로 전송된다면, 이는 2배가 되어 13312 바이트가 된다. 시드 및 ID를 이용하여 공통 광선 원점, 법선 및 광선 생성 동작을 전송하는 것만을 무손실 압축하면, 29 바이트만 전송되고, 교차된 마스크에 대해 8 바이트가 반환된다. 결과적으로 네트워크를 통해 전송될 필요가 있는 데이터의 압축률이 약 360:1 임을 의미한다. 여기에는 메시지 자체를 프로세싱하는 오버헤드가 포함되지 않으며, 어떤 방식으로 식별될 필요는 있지만, 이는 구현예에 따른다. 1차 광선에 대한 픽셀 ID로부터 광선 원점 및 방향을 다시 컴퓨팅하고, 광선 패킷의 범위에 기초하여 픽셀 ID를 다시 계산하고, 값을 다시 컴퓨팅하기 위한 많은 다른 가능한 구현예를 위한 다른 동작이 수행될 수 있다. 그림자, 반사, 굴절, AO, 교차, 볼륨 교차, 셰이딩, 경로 추적의 바운스된 반사(bounced reflection) 등을 포함하는, 전송된 광선의 단일 또는 그룹에 대해 유사한 동작을 사용할 수 있다.
도 17은 광선 추적 패킷의 압축 및 압축 해제를 수행하는 2개의 광선 추적 노드(1710, 1711)에 대한 추가 세부 사항을 도시한다. 특히, 일 실시예에서, 제1 광선 추적 엔진(1730)이 제2 광선 추적 엔진(1731)으로 데이터를 전송할 준비가 되면, 광선 압축 회로(1720)는 본 명세서에 설명된 광선 추적 데이터의 손실 및/또는 무손실 압축을 수행한다(예를 들어, 32 비트 값에서 8 비트 값으로 변환, 데이터 재구성 명령어에 대해 미가공 데이터를 대체하는 등). 압축된 광선 패킷(1701)은 로컬 네트워크(예를 들어, 10Gb/s, 100Gb/s 이더넷 네트워크)를 통해 네트워크 인터페이스(1725)로부터 네트워크 인터페이스(1726)로 전송된다. 이후, 광선 압축 해제 회로는 적절한 시기에 광선 패킷을 압축 해제한다. 예를 들어, 광선 추적 데이터를 재구성하는 커맨드를 실행할 수 있다(예를 들어, 랜덤 시드를 사용하여 조명 동작을 위한 랜덤 샘플링을 수행). 이후, 광선 추적 엔진(1731)은 수신된 데이터를 사용하여 광선 추적 동작을 수행한다.
반대 방향에서, 광선 압축 회로(1741)는 광선 데이터를 압축하고, 네트워크 인터페이스(1726)는 압축된 광선 데이터를 네트워크를 통해(예를 들어, 본 명세서에 설명된 기술을 사용하여) 전송하고, 광선 압축 해제 회로(1740)는 필요할 때 광선 데이터를 압축 해제하고, 광선 추적 엔진(1730)은 광선 추적 동작에 데이터를 사용한다. 도 17에 별도의 유닛으로 도시되어 있지만, 광선 압축 해제 회로(1740, 1741)는 각각 광선 추적 엔진(1730, 1731) 내에 통합될 수 있다. 예를 들어, 압축된 광선 데이터가 광선 데이터를 재구성하는 커맨드를 포함하는 한, 이들 커맨드는 각각의 광선 추적 엔진(1730, 1731)에 의해 각각 실행될 수 있다.
도 18에 도시된 것과 같이, 광선 압축 회로(1720)는 본 명세서에 설명된 손실 압축 기술(예를 들어, 32 비트 부동 소수점 좌표를 8 비트 정수 좌표로 변환)을 수행하기 위한 손실 압축 회로(1801) 및 무손실 압축 기술(예를 들어, 광선 재압축 회로(1821)가 데이터를 재구성할 수 있도록 커맨드 및 데이터를 전송)을 수행하는 무손실 압축 회로(1803)를 포함할 수 있다. 광선 압축 해제 회로(1721)는 손실 압축 해제 회로(1802) 및 무손실 압축 해제를 수행하기 위한 무손실 압축 해제 회로(1804)를 포함한다.
일 실시예에 따른 방법이 도 39에 도시되어 있다. 이 방법은 본 명세서에 설명된 광선 추적 아키텍처에서 구현될 수 있지만, 임의의 특정 아키텍처로 한정되는 것은 아니다.
3900에서, 제1 광선 추적 노드로부터 제2 광선 추적 노드로 전송될 광선 데이터가 수신된다. 3901에서, 손실 압축 회로는 제1 광선 추적 데이터에 대해 손실 압축을 수행하고, 3902에서, 무손실 압축 회로는 제2 광선 추적 데이터에 대해 무손실 압축을 수행한다. 3903에서, 압축된 광선 추적 데이터는 제2 광선 추적 노드로 전송된다. 3904에서, 손실/무손실 압축 해제 회로는 광선 추적 데이터의 손실/무손실 압축 해제를 수행하고, 3905에서, 제2 광선 추적 노드는 압축 해제된 데이터를 사용하여 광선 추적 동작을 수행한다.
하드웨어 가속된 하이브리드 광선 추적을 사용하는 그래픽 프로세서
본 발명의 일 실시예는 그래픽 코어(1530) 상에서 래스터화 및 광선 추적 코어(1550), 그래픽 코어(1530) 및/또는 CPU(1599) 코어 상에서 광선 추적 동작을 수행하는 하이브리드 렌더링 파이프라인을 포함한다. 예를 들어, 1차 광선 캐스팅 단계 대신에 그래픽 코어(1530) 상에서 래스터화 및 깊이 테스트가 수행될 수 있다. 이후, 광선 추적 코어(1550)는 광선 반사, 굴절 및 그림자에 대한 2차 광선을 생성할 수 있다. 또한, 특정 실시예는 광선 추적 코어(1550)가 (예를 들어, 높은 반사율 레벨과 같은 재질 특성 임계값에 기초하여) 광선 추적 동작을 수행할 장면의 특정 영역을 선택할 수 있지만, 장면의 다른 영역은 그래픽 코어(1530) 상에서 래스터화되어 렌더링될 것이다. 일 실시예에서, 이 하이브리드 구현예는 대기 시간이 중요한 문제인 실시간 광선 추적 애플리케이션에 사용된다.
후술되는 광선 탐색 아키텍처의 일 실시예는 전용 하드웨어를 사용하여 BVH 탐색 및/또는 교차와 같은 중요한 기능을 가속시키면서 기존의 단일 명령어 복수 데이터(SIMD) 및/또는 단일 명령어 복수 스레드(SIMT) 그래픽 프로세서를 사용하여 광선 탐색의 프로그램 가능한 셰이딩 및 제어를 수행한다. 이 실시예에서, 비간섭 경로에 대한 SIMD 점유는 탐색 동안 및 셰이딩 전에 특정 포인트에서 생성된 셰이더를 다시 그룹화함으로써 개선된다. 이는 온 칩에서 셰이더를 동적으로 정렬하는 전용 하드웨어를 사용하여 달성된다. 기능을 반환시 실행되는 연속으로 분할하고 개선된 SIMD 점유를 위해 실행 전에 연속을 다시 그룹화함으로써 재귀성(Recursion)을 관리한다.
광선 탐색/교차의 프로그램 가능한 제어는 탐색 기능을, 고정 기능 하드웨어로서 구현되는 내부 탐색과, GPU 프로세서 상에서 실행되고 사용자 정의 탐색 셰이더를 통해 프로그램 가능한 제어를 가능하게 하는 외부 탐색으로 나눔으로써 달성된다. 내부 탐색과 외부 탐색 사이의 전환 중에 내부 탐색 상태를 보수적으로 축소시킴으로써 하드웨어와 소프트웨어 사이의 탐색 컨텍스트를 전송하는 비용이 감소된다.
광선 추적의 프로그램 가능한 제어는 아래 표 A에 열거된 상이한 셰이더 타입을 통해 표현될 수 있다. 각 타입마다 복수의 셰이더가 있을 수 있다. 예를 들어, 각각의 재질마다 다른 히트 셰이더가 있을 수 있다.
Figure pat00001
표 A
일 실시예에서, 재귀 광선 추적은 그래픽 프로세서가 1차 광선에 대한 광선-장면 교차를 생성할 수 있는 1차 셰이더 또는 교차 회로의 세트를 개시하도록 커맨드하는 API 기능에 의해 개시된다. 이것은 탐색, 히트 셰이더 또는 미교차 셰이더와 같은 다른 셰이더를 생성하게 한다. 자식 셰이더를 생성하는 셰이더는 또한 해당 자식 셰이더로부터 반환 값을 받을 수 있다. 호출 가능 셰이더는 다른 셰이더가 직접 생성할 수 있고 호출 셰이더에 값을 반환할 수 있는 범용 함수이다.
도 19는 셰이더 실행 회로(1900) 및 고정 기능 회로(1910)를 포함하는 그래픽 프로세싱 아키텍처의 실시예를 도시한다. 범용 실행 하드웨어 서브시스템은 복수의 단일 명령어 복수 데이터(SIMD) 및/또는 단일 명령어 복수 스레드(SIMT) 코어/실행 유닛(EU)(1901)(즉, 각각의 코어는 복수의 실행 유닛을 포함할 수 있음), 하나 이상의 샘플러(1902), 및 레벨 1(L1) 캐시(1903) 또는 다른 형태의 로컬 메모리를 포함한다. 고정 기능 하드웨어 서브시스템(1910)은 메시지 유닛(1904), 스케줄러(1907), 광선-BVH 탐색/교차 회로(1905), 분류 회로(1908) 및 로컬 L1 캐시(1906)를 포함한다.
동작 중에, 1차 디스패처(1909)는 SIMD/SIMT 코어/EU(1901) 상에서 실행되는 셰이더에 대한 작업을 스케줄링하는 스케줄러(1907)에 1차 광선 세트를 디스패치한다. SIMD 코어/EU(1901)는 광선 추적 코어(1550) 및/또는 전술한 그래픽 코어(1530)일 수 있다. 1차 셰이더를 실행하면 수행될(예를 들어, 하나 이상의 자식 셰이더 및/또는 고정 기능 하드웨어에 의해 실행될) 추가 작업이 생성된다. 메시지 유닛(1904)은 SIMD 코어/EU(1901)에 의해 생성된 작업을 스케줄러(1907)에 분배하고, 필요에 따라 자유 스택 풀, 분류 회로(1908) 또는 광선-BVH 교차 회로(1905)에 액세스한다. 추가 작업이 스케줄러(1907)에 전송되면, SIMD/SIMT 코어/EU(1901) 상에서의 프로세싱이 스케줄링된다. 스케줄링 전에, 분류 회로(1908)는 본 명세서에 설명된 것과 같이 광선을 그룹 또는 빈(bin)으로 분류할 수 있다(예를 들어, 유사한 특성을 갖는 광선을 그룹화). 광선-BVH 교차 회로(1905)는 BVH 볼륨을 사용하여 광선의 교차 검사를 수행한다. 예를 들어, 광선-BVH 교차 회로(1905)는 광선에 의해 교차되는 볼륨을 식별하기 위해 광선 좌표를 BVH의 각각의 레벨과 비교할 수 있다.
셰이더는 셰이더 레코드, 엔트리 기능에 대한 포인터를 포함하는 사용자-할당 구조, 벤더-지정 메타데이터, 및 SIMD 코어/EU(1901)에 의해 실행되는 셰이더에 대한 전역 인수를 사용하여 참조될 수 있다. 셰이더의 각각의 실행 인스턴스는 호출 스택과 연관되며, 호출 스택은 부모 셰이더와 자식 셰이더 간에 전달되는 인수를 저장하는 데 사용될 수 있다. 호출 스택은 또한 호출이 반환될 때 실행되는 연속 함수에 대한 참조를 저장할 수 있다.
도 20은 1차 셰이더 스택, 히트 셰이더 스택, 탐색 셰이더 스택, 연속 함수 스택 및 광선-BVH 교차 스택을 포함하는 할당된 스택(2001)의 예시적 세트를 도시한다(전술한 것과 같이, 할당된 스택은 고정 기능 하드웨어(1910)에 의해 실행될 수 있다). 새로운 셰이더 호출은 자유 스택 풀(2002)로부터 새로운 스택을 구현할 수 있다. 호출 스택은 액세스의 지연을 줄이기 위해 로컬 L1 캐시(1903, 1906)에 캐싱될 수 있다.
일 실시예에서, 한정된 개수의 호출 스택이 존재하며, 각각은 연속된 메모리 영역에 할당된 고정된 최대 크기 "Sstack"을 갖는다. 따라서 스택의 베이스 주소는, 베이스 주소 = SID * Sstack와 같이 스택 인덱스(SID)로부터 직접 계산될 수 있다. 일 실시예에서, 스택 ID는 SIMD 코어/EU(1901)에 작업을 스케줄링할 때 스케줄러(1907)에 의해 할당 및 할당 해제된다.
일 실시예에서, 1차 디스패처(1909)는 호스트(예를 들어, CPU)로부터의 디스패치 커맨드에 응답하여 1차 셰이더를 디스패치하는 그래픽 프로세서 명령 프로세서를 포함한다. 스케줄러(1907)는 이러한 디스패치 요청을 수신하고, 각각의 SIMD 레인에 대해 스택 ID를 할당할 수 있는 경우 SIMD 프로세서 스레드 상에 1차 셰이더를 개시한다. 스택 ID는 디스패치 커맨드의 시작 부분에서 초기화되는 자유 스택 풀(2002)로부터 할당된다.
실행 셰이더는 생성 메시지를 메시지 유닛(1904)에 전송함으로써 자식 셰이더를 생성할 수 있다. 이 커맨드는 셰이더와 관련된 스택 ID를 포함하고, 또한 각각의 활성 SIMD 레인에 대해 자식 셰이더 레코드에 대한 포인터를 포함한다. 부모 셰이더는 활성 레인에 대해 이 메시지를 한 번만 발행할 수 있다. 일 실시예에서, 모든 관련 레인에 대한 생성 메시지를 전송한 후, 부모 셰이더는 종료한다.
SIMD 코어/EU(1901) 상에서 실행된 셰이더는 또한 고정 기능 하드웨어 용으로 예약된 셰이더 레코드 포인터를 가진 생성 메시지를 사용하여 광선-BVH 교차와 같은 고정 기능 태스크를 생성할 수 있다. 전술한 것과 같이, 메시지 유닛(1904)은 생성된 광선-BVH 교차 작업을 고정 기능 광선-BVH 교차 회로(1905)로 전송하고, 호출 가능 셰이더를 분류 회로(1908)로 직접 전송한다. 일 실시예에서, 분류 회로는 셰이더 레코드 포인터에 의해 셰이더를 그룹화하여 비슷한 특성을 가진 SIMD 배치(batch)를 도출한다. 따라서, 상이한 부모 셰이더로부터의 스택 ID는 분류 회로(1908)에 의해 동일한 배치로 그룹화될 수 있다. 분류 회로(1908)는 그룹화된 배치를 스케줄러(1907)로 전송하고, 스케줄러는 그래픽 메모리(2511) 또는 LLC(1920)로부터의 셰이더 레코드에 액세스하고 프로세서 스레드 상에서 셰이더를 개시한다.
일 실시예에서, 후속들(continuations)은 호출 가능 셰이더로 취급되며 또한 셰이더 레코드를 통해 참조될 수 있다. 자식 셰이더가 생성되고 값을 부모 셰이더에 반환하면, 연속 셰이더 레코드에 대한 포인터가 호출 스택(2001) 상에서 푸시된다. 자식 셰이더가 반환하면 연속 셰이더 레코드가 호출 스택(2001)으로부터 표시되고, 연속 셰이더가 생성된다. 생성된 후속들은 호출 가능 셰이더와 유사한 분류 유닛을 거쳐 프로세서 스레드 상에서 개시된다.
도 21에 도시된 것과 같이, 분류 회로(1908)의 일 실시예는 셰이딩을 위한 SIMD 배치를 생성하는 셰이더 레코드 포인터(2101A, 2101B, 2101n)에 의해 생성된 태스크를 그룹화한다. 분류된 배치의 스택 ID 또는 컨텍스트 ID는 다른 디스패치 및 다른 입력 SIMD 레인으로부터 그룹화할 수 있다. 일 실시예에서, 그룹화 회로(2110)는 태그(2101)로 각각 식별되는 복수의 엔트리를 포함하는 CAM(content addressable memory) 구조(2101)를 사용하여 분류를 수행한다. 전술한 것과 같이, 태그(2101)는 대응하는 셰이더 레코드 포인터(2101A, 2101B, 2101n)이다. 일 실시예에서, CAM 구조(2101)는 셰이더 레코드 포인터에 대응하는 불완전한 SIMD 배치와 각각 관련된 한정된 개수의 태그(예를 들어, 32, 64, 128 등)를 저장한다.
수신되는 생성 커맨드에 대해, 각각의 SIMD 레인은 대응하는 스택 ID(각각의 CAM 엔트리에서 16개의 컨텍스트 ID 0-15로 도시됨) 및 셰이더 레코드 포인터(2101A, 2101B 내지 2101n)(태그 값으로 작용함)를 갖는다. 일 실시예에서, 그룹화 회로(2110)는 각각의 레인에 대한 셰이더 레코드 포인터를 CAM 구조(2101)에서의 태그(2101)와 비교하여 매칭하는 배치를 찾는다. 매칭하는 배치가 발견되면 스택 ID/컨텍스트 ID가 배치에 추가된다. 그렇지 않으면 새로운 셰이더 레코드 포인터 태그를 갖는 새로운 엔트리가 생성되고, 불완전한 배치를 갖는 오래된 엔트리는 제거할 수 있다.
실행 셰이더는 할당 해제 메시지를 메시지 유닛에 전송함으로써 호출 스택이 비었을 때 호출 스택의 할당을 해제할 수 있다. 할당 해제 메시지는 스케줄러로 전달되고, 스케줄러는 활성 SIMD 레인에 대한 스택 ID/컨텍스트 ID를 자유 풀(pool)로 반환한다.
본 발명의 일 실시예는 고정 기능 광선 탐색 및 소프트웨어 광선 탐색의 결합을 사용하여 광선 탐색 동작을 위한 하이브리드 접근법을 구현한다. 결과적으로 이는 고정 기능 탐색의 효율성을 유지하면서 소프트웨어 탐색의 유연성을 제공한다. 도 22는 단일 상위 BVH(2200)과 몇몇의 하위 BVH(2201, 2202)를 가진 2 단계 트리인 하이브리드 탐색에 사용될 수 있는 가속 구조를 도시한다. 오른쪽에 도시된 그래픽 요소는 내부 탐색 경로(2203), 외부 탐색 경로(2204), 탐색 노드(2205), 삼각형을 갖는 리프 노드(2206) 및 커스텀 프리미티브를 갖는 리프 노드(2207)를 표시한다.
상위 BVH(2200)에서 삼각형을 갖는 리프 노드(2206)는 삼각형, 커스텀 프리미티브를 위한 교차 셰이더 레코드 또는 탐색 셰이더 레코드를 참조할 수 있다. 하위 BVH(2201, 2202)의 삼각형을 갖는 리프 노드(2206)는 커스텀 프리미티브에 대한 삼각형 및 교차 셰이더 레코드만을 참조할 수 있다. 참조의 타입은 리프 노드(2206) 내에 인코딩된다. 내부 탐색(2203)은 각각의 BVH(2200-2202) 내의 탐색을 지칭한다. 내부 탐색 동작은 광선-BVH 교차의 계산을 포함하며, BVH 구조(2200-2202)에 걸친 탐색을 외부 탐색이라고 한다. 내부 탐색 동작은 고정 기능 하드웨어에서 효율적으로 구현될 수 있으며, 외부 탐색 동작은 프로그래밍 가능한 셰이더를 사용하여 허용 가능한 성능으로 수행될 수 있다. 결과적으로, 본 발명의 일 실시예는 고정 기능 회로(1910)를 사용하여 내부 탐색 동작을 수행하고, 프로그램 가능한 셰이더를 실행하기 위해 SIMD/SIMT 코어/EU(1901)를 포함하는 셰이더 실행 회로(1900)를 사용하여 외부 탐색 동작을 수행한다.
일 실시예에서, 내부 탐색 동안, 광선이 탐색 노드와 교차할 때, 탐색 셰이더가 생성된다. 분류 회로(1908)는 셰이더 레코드 포인터(2101A, 2101B, 2101n)에 따라 이들 셰이더를 그룹화하여 SIMD 배치를 생성하고, SIMD 배치는 SIMD 코어/EU(1901) 상에서 SIMD 실행을 위해 스케줄러(1907)에 의해 개시된다. 탐색 셰이더는 여러 가지 방법으로 탐색을 수정할 수 있으므로, 광범위한 애플리케이션이 가능하다. 예를 들어, 탐색 셰이더는 더 거친 LOD(level of detail)로 BVH를 선택하거나 또는 광선을 변형하여 강체 변환을 가능하게 할 수 있다. 이후, 탐색 셰이더는 선택된 BVH에 대한 내부 탐색을 생성한다.
내부 탐색은 BVH를 탐색하고 광선 박스 및 광선-삼각형 교차를 계산함으로써 광선-BVH 교차를 컴퓨팅한다. 내부 탐색은, 셰이더가 메시지를 메시지 회로(1904)에 전송하고, 메시지 회로가 대응하는 메시지를 광선-BVH 교차 회로(1905)에 전달하고, 광선-BVH 교차 회로가 광선-BVH 교차를 컴퓨팅하는 것과 같은 방식으로 생성된다.
일 실시예에서, 내부 탐색을 위한 위한 스택은 고정 기능 회로(1910)(예를 들어, L1 캐시(1906) 내)에 로컬로 저장된다. 광선이 탐색 셰이더 또는 교차 셰이더에 대응하는 리프 노드와 교차하면 내부 탐색이 종료되고 내부 스택은 축소된다. 광선 및 BVH에 대한 포인터와 함께 축소된 스택은 호출 셰이더에 의해 지정된 위치에서 메모리에 기록되고, 이후 대응하는 탐색 셰이더 또는 교차 셰이더가 생성된다. 내부 탐색 중 광선이 임의의 삼각형과 교차하면 아래의 코드와 같이 대응하는 히트 정보가 이러한 셰이더에 대한 입력 인수로서 제공된다. 이 생성된 셰이더는 분류 회로(1908)에 의해 그룹화되어 실행을 위한 SIMD 배치를 생성한다.
struct HitInfo {
float barycentrics[2];
float tmax;
bool innerTravComplete;
uint primID;
uint geomID;
ShaderRecord* leafShaderRecord;
}
내부 탐색 스택을 축소하면 스택을 메모리에 유출하는 비용이 줄어든다. 본 발명의 일 실시예는, Restart Trail for Stackless BVH Traversal, High Performance Graphics(2010), 107-111 페이지에 설명된 접근법을 사용하여, 스택을 스택의 맨 위에 있는 작은 수의 엔트리로 축소하여 42 비트의 재시작 트레일 및 6 비트의 깊이 값을 갖는다. 재시작 트레일은 BVH 내로 이미 가져온 분기를 나타내고, 깊이 값은 마지막 스택 엔트리에 대응하는 탐색의 깊이를 나타낸다. 이것은 나중에 내부 탐색을 재개하기에 충분한 정보이다.
내부 스택이 비어 있고 테스트할 BVH 노드가 더 이상 없을 때 내부 탐색이 완료된다. 이 경우, 외부 스택이 비어 있지 않다면, 외부 스택 핸들러가 생성되어 외부 스택의 맨 위에 표시되고, 탐색을 재개한다.
일 실시예에서, 외부 탐색은 메인 탐색 상태 머신을 실행하고, 셰이더 실행 회로(1900)에 의해 실행되는 프로그램 코드로 구현된다. 이는 (1) 새로운 광선이 히트 셰이더 또는 1차 셰이더에 의해 생성될 때; (2) 탐색 셰이더가 탐색을 위해 BVH를 선택할 때; 그리고 (3) 외부 스택 핸들러가 BVH에 대한 내부 탐색을 재개할 때 내부 탐색 질의를 생성한다.
도 23에 도시된 것과 같이, 내부 탐색이 생성되기 전에, 고정 기능 회로(1910)를 위해 호출 스택(2305) 상에 공간이 할당되어 축소된 내부 스택(2310)을 저장한다. 호출 스택의 상부 및 내부 스택에 대한 오프셋(2303, 2304)은 탐색 상태(2300)에 유지되고, 이는 또한 메모리(2511)에 저장된다. 탐색 상태(2300)는 또한 월드 공간(2301) 및 객체 공간(2302)의 광선뿐만 아니라 최근접 교차하는 프리미티브에 대한 히트 정보를 포함한다.
탐색 셰이더, 교차 셰이더 및 외부 스택 핸들러는 모두 광선-BVH 교차 회로(1905)에 의해 생성된다. 탐색 셰이더는 제2 레벨 BVH에 대한 새로운 내부 탐색을 시작하기 전에 호출 스택(2305)에 할당된다. 외부 스택 핸들러는 히트 정보를 업데이트하고 보류 중인 내부 탐색 태스크를 재개하는 셰이더이다. 외부 스택 핸들러는 탐색이 완료될 때 히트 또는 미교차 셰이더를 생성한다. 생성할 보류 중인 내부 탐색 질의가 없으면 탐색이 완료된다. 탐색이 완료되고 교차가 발견되면 히트 셰이더가 생성되고, 그렇지 않으면 미교차 셰이더가 생성된다.
전술한 하이브리드 탐색 방식은 2-레벨 BVH 계층 구조를 사용하지만, 본 명세서에 설명된 본 발명의 실시예는 외부 탐색 구현예에 있어서 대응하는 변화와 함께 임의의 개수의 BVH 레벨을 사용할 수 있다.
또한, 상기 실시예에서 광선-BVH 교차를 수행하기 위해 고정 기능 회로(1910)가 설명되었지만, 다른 시스템 컴포넌트도 또한 고정 기능 회로로 구현될 수 있다. 예를 들어, 전술한 외부 스택 핸들러는 고정 기능 BVH 탐색/교차 회로(1905)로 잠재적으로 구현될 수 있는 내부(사용자는 볼 수 없는) 셰이더일 수 있다. 이 구현예는 디스패치된 셰이더 단계의 개수 및 고정 기능 교차 하드웨어(1905)와 프로세서 사이의 왕복 횟수를 감소시키는 데 사용될 수 있다.
본 명세서에 설명된 본 발명의 실시예는 기존 및 향후의 GPU 프로세서 상에서 더 큰 SIMD 효율로 실행될 수 있는 사용자 정의 함수를 사용하여 프로그램 가능한 셰이딩 및 광선 탐색 제어를 가능하도록 한다. 광선 탐색을 프로그래밍 가능하게 제어하면 절차적 인스턴스화, 확률적 LOD(level-of-detail) 선택, 커스텀 프리미티브 교차 및 추후(lazy) BVH 업데이트와 같은 몇 가지 중요한 기능을 사용할 수 있다.
양자화된 수렴 방향 기반의 광선 분류 장치 및 방법
SIMD 아키텍처를 사용한 하드웨어 광선 추적에서 근본적인 문제 중 하나는 모든 SIMD 레인이 효과적으로 활용되도록 유지하는 것이다. 예를 들면, 각 레인은 개별 광선에서 동시에 작동할 수 있으며 광선들은 서로 완전히 독립적일 수 있다. 함께 디스패치되도록, 광선들은 셰이더 프로그램 코드 및 텍스처 리소스와 같은 공통 속성을 공유할 필요가 있다.
또한, 광선들이 공통 방향을 공유하고 동일한 일반 영역에서 동일한 객체와 교차하는 것이 바람직하다. 이들 광선들은 서로 가깝게 배치된 텍스처 데이터를 사용할 가능성이 높기 때문에, 캐시 활용도가 향상된다.
본 발명의 실시예는, BVH 경계 박스에 기초하여, 교차된 객체의 관점에서 광선의 대략적인 들어오는 방향을 신속하게 결정하기 위한 전력 효율적인 하드웨어 솔루션을 제공한다. 이런 근사는 디스패치된 광선을 입사 방향별로 그룹화할 수 있다.
구체적으로, 일 실시예는 추정된 들어오는 방향 및 셰이더 레코드 ID, 엔트리 기능에 대한 포인터를 포함하는 사용자-할당 구조, 벤더-지정 메타 데이터 및 SIMD 코어/EU에 의해 실행되는 셰이더에 대한 전역 인수 모두에 기반하여 광선들을 그룹화한다. 예를 들어, 이 실시예는 동일한 교차점에서 수렴하는 광선들을 그룹화한다. 이를 위해, 대상 객체의 경계 박스를 사용하여 대략적인 교차 좌표를 결정하고, 셰이더 레코드 ID에 추가하여 복합 정렬 키를 생성한다. 동일한 위치에서 경계 박스와 대략 교차하는 광선들은 객체의 텍스처 공간에 함께 배치될 향상된 가능성을 갖는다.
또한, 반사 광선, 그림자 광선 등과 같은 결과적인 2차 광선도 동일한 일반적인 방향을 공유할 향상된 가능성을 갖는다. 따라서, 이들은 2차 광선 디스패치 동안 동일한 기법을 사용하여 함께 그룹화될 수 있다. 동일 객체의 상이한 인스턴스를 교차하는 광선들 또한 그룹화될 수 있다.
도 24에 도시된 일 실시예에서, 하나 이상의 실행 유닛(EU)에서 실행되는 1차 광선 생성 셰이더(2405)는 1차 광선 세트를 생성한다. 광선 추적 회로/로직(2420)은 구축된 경계 볼륨 계층 구조(BVH)를 통해 광선을 탐색하여 광선이 지나간 볼륨을 식별한다. 교차 회로(2430)는 교차 테스트를 수행하여 광선들이 교차하는 볼륨 내의 객체를 식별한다.
교차 회로(2430))의 한 실시예는, 후술하는 기법을 이용하여 각 광선들의 추정된 들어오는 방향(2436)을 처리하는 광선 방향 평가 회로/로직(2435)을 포함한다. 일 실시예에서, 광선 방향 평가기(2435)는 추정된 광선 방향(2436)에 기반하여 광선 방향 분류 키(2438)를 생성한다.
광선 분류 회로/로직(2440)은, 셰이더 레코드 ID(2437)와 함께, 추정된 광선 방향(2436) 및/또는 광선 방향 정렬 키(2438)를 기반으로 광선들을 분류한다. 일 실시예에서 광선들은 복수의 분류 FIFO 큐(2400-2403) 내에서 그룹으로 분류된다. 그 다음에 광선 디스패처(2430)는 추가 처리, 탐색 및 교차 동작을 위해 분류 FIFO (2400-2403)로부터 EU(2415)로 광선 그룹을 디스패치한다.
언급된 바와 같이, 광선 방향 평가기(2435)의 일 실시예는 효율적인 광선/경계 박스 테스트로부터 대략적인 광선 방향(2436)을 결정한다. 그 다음에 광선의 방향을 인코딩하기 위해 적은 수의 비트를 사용하는 대략적인 광선 방향을 기반으로 방향 분류 키(2438)를 구성한다. 분류 회로/로직(2440)은 셰이더 레코드 ID 분류 키(예컨대, 셰이더 레코드 ID 및 추가 구성 가능한 필드의 결합)와 함께 방향 분류 키를 사용하여 광선 트래픽을 다른 분류 FIFO(2400-2403)로 그룹화한다.
일 실시예에서, 광선 방향 평가기(2435)는 BVH 리프 노드의 경계 박스에 기초하는 객체 주위의 경계 박스를 사용하여 양자화된 광선 방향을 생성한다. 이 BVH 데이터가 이미 존재하기 때문에, BVH 리프 노드를 얻는 데 추가 노력이 필요하지 않다. 또한 광선/리프 노드 박스 테스트는 일반적인 광선 추적 작업의 일부로 수행된다. 광선 방향 평가기(2435)의 일 실시예는 교차 면 및 면과의 저해상도 교차 좌표를 추출하기 위한 광선/박스 교차 테스트를 향상시킨다.
일 실시예에서, 분류 키에서 교차된 노드를 고유하게 식별하는 것은 필요하지 않다. 이는 동일한 객체의 서로 다른 인스턴스를 교차하는 광선들이 그룹화되게 할 수 있다. 셰이더 레코드 ID에 대한 매칭이 있으면 관련없는 객체를 교차하는 완전히 관련없는 광선들을 그룹화하는 것을 방지할 수 있다. 이는 반복되는 구조를 많이 포함하는 장면에 특히 유용하다.
도 25는 광선(2501-2505)에 의해 교차되는 6개의 벽(A1-A2, B1-B2 및 C1-C2)을 갖는 예시적인 볼륨을 도시한다. 일 실시예에서, 경계 박스 교차를 검사하는 동안, 광선 방향 평가기(2435)는 6개의 벽(A1-A2, B1-B2 및 C1-C2) 중 어느 것이 교차되었는지 검출한다. 일 실시예에서, 광선 방향 평가기(2435)는, 광선들이 일반적으로 장면의 하나의 일반적인 면으로부터 객체와 교차하기 때문에, 볼륨의 양면에 동일한 인코딩을 할당한다. 이런 방식으로, 3개의 고유한 측면 인코딩, 즉, A, B, 및 C가 존재하는데, 이는 2비트로 인코딩될 수 있다. 광선들이 객체의 정확히 반대면에서 나올 가능성은 거의 없다. 그런 경우가 일어나면, 광선 방향 평가기(2435)는 그룹화를 위해 셰이더 레코드 ID(2437)를 사용하는 것으로 정상적으로 되돌릴 수 있다.
일 실시예에서, 교차된 벽 상의 교차점을 식별하기 위해 2차원 광선 교차 좌표가 생성된다. 이들 좌표는 지정된 크기의 분류 키 내에 맞도록 정밀도가 줄어든다. 제한이 아닌 예로서, 교차 계산이 낮아진 정밀도의 부동 소수점 포맷 또는 고정 소수점 포맷(예컨대, Int4, Int8, Bfloat16 등)으로 수행될 수 있다. 하나의 특정 구현예에서, 각각의 2D 좌표를 인코딩하는 데 3 비트 정밀도가 사용된다. 따라서, 2 비트의 측면 인코딩과, U 및 V 각각에 대한 3 비트 값이 분류 키의 8 비트 필드 내에 패킹될 수 있다.
이 낮은 좌표 해상도에는 많은 이점이 있다. 첫째, 분류 키 크기가 자주 증가하지 않는 경우 8 비트 값은 합리적인 절충안이다. 광선은, 디스패처(2430) 없이 이미 대기중인 광선과 매우 밀접하게 패킹된 광선을 기다림으로써, 교차점으로 대략적으로 그룹화된다. 본 명세서에 기술된 광선/경계 박스 교차점을 생성하는 데 필요한 회로는 기존의 탐색/교차 회로 및 작업을 활용할 수 있다. 본 발명의 실시예는 일반적으로 정확한 부동 소수점 계산과 관련된 상당한 수의 추가 게이트를 필요로 하지 않을 것이다.
양자화된 방향 분류 키의 생성은 도 25와 관련하여 설명할 것이다. 광선(2501 및 2502)은 유사한 위치에서 이 경계 박스 내에 포함된 객체와 교차하기 때문에 함께 디스패치되어야 한다. 광선(2503 및 2504)은 경계 박스의 다른 벽(즉, 다른 측면 ID로 표시됨)과 교차하기 때문에 같은 위치에 있지 않다. 광선(2505)은 2501 및 2502와 동일한 벽에 부딪히지만 상이한 위치에서 부딪힌다. 따라서, 광선(2505)은 동일 측면 ID를 갖지만, 상이한 U/V 좌표를 갖는다.
도 26은 셰이더 레코드 키(2601) 및 교차 키(2602)를 포함하는 분류 키(2600)의 일 실시예를 도시한다. 이 실시예의 교차 키는 전술한 8 비트 값, 즉, U 및 V 좌표(즉, 비트 39:34)를 위한 6 비트와 측면 ID(즉, 비트 33:32)를 위한 2 비트를 포함한다. 가장 빈번하게 변경되는 8 비트 교차 키(2602)의 비트(즉, U[0] 및 V[0] 값)는 분류 키(2600)의 최상위 비트 위치에서 인코딩된다. 어느 정도는, 이들 비트는 이들의 엔트로피에 의해 분류된다. 이 특정한 스위즐의 이유는, 분류 정확도가 일치시킬 분류 키 비트 수만 변경하면 쉽게 조정될 수 있기 때문이다. 일 구현예에서, 가장 낮은 정확도(1)는 쉐이더 레코드 ID(즉, 비트 31:0)를 인코딩하는 최하위 32 비트만을 매칭시킴으로써 달성된다. 가장 높은 정확도(5)는 40 비트 모두를 매칭시킴으로써 달성된다.
일 실시예에서, 분류 회로/로직(2440)은 조정 가능한 분류 키 정확도를 사용하며 도 27의 흐름도와 관련하여 설명된 다음 규칙 세트에 따라 분류 FIFO(2403)를 채운다.
2701에서, 분류할 새로운 광선이 수신될 경우, 정밀도(P)가 처음에는 가장 높은 값(예컨대, 일 실시예에서는 40 비트)으로 설정된다. 2702에서 매칭이 발견되면, 2706에서 광선이 대응하는 분류 FIFO에 제출된다. 2702에서 매칭이 발견되지 않고 2703에서 모든 분류 FIFO가 할당되었다고 판정되면, 2705에서 지정된 증분만큼 정밀도가 감소한다. 2702에서 보다 낮은 정밀도에서 매칭을 찾으려는 시도가 이루어지며, 하나가 발견되면, 2706에서 광선이 분류 FIFO에 추가된다. 그렇지 않으면, 2702에서 매칭이 발견될 때까지 2705에서 정밀도가 계속해서 낮아진다.
2703에서 FIFO가 이용가능하면, 2702에서 매칭이 없다고 판정된 후에, 2704에서 새로운 분류 FIFO가 현재 정밀도(P)(예컨대, 최고 정밀도)로 형성된다. 전술한 바와 같이, 새로운 분류 FIFO는 기존의 분류 FIFO와 동일한(그러나 상이한 교차 키를 갖는) 셰이더 레코드 키(2601)를 가질 수 있다. 현재 광선이 새로운 분류 FIFO에 추가되고 2707에서 다음 광선이 선택된다.
따라서, 이 실시예에서, 모든 FIFO(2400-2403)가 할당되고 정확히 40 비트 분류 키 매칭이 존재하지 않는 경우, 매칭이 발견되거나 또는 정밀도가 최소 값(즉, 32 비트 셰이더 레코드 ID(2601))에 도달할 때까지 정밀도가 감소한다. 일부 분류 FIFO가 이용가능하고 정확히 40 비트 분류 키 매칭이 없는 경우, 이 매칭되지 않은 분류 키에 대해 새로운 분류 FIFO가 형성된다. 따라서 셰이더 레코드 ID는 복수의 FIFO에 걸쳐 중복될 수 있다. 일 실시예에서, 부분적으로 채워진 분류 FIFO의 강제 퇴거 동안, 셰이더 레코드 ID(2601)가 매칭되는 한 광선들은 상이한 분류 FIFO에 걸쳐 결합될 수 있다.
이 방법은 하드웨어 광선 추적의 메모리 효율을 높이는데, 이는 전력 소비를 줄일 뿐만 아니라 성능을 향상시킨다. 광선 추적은 미래에 전통적인 래스트화 기법들을 대체할 것이라고 한다. 하이 엔드 그래픽 시장 부문에서 승리하기 위해서는 성능면에서 경쟁력이 있어야 한다.
실시예들에서, 용어 "엔진" 또는 "모듈" 또는 "로직"은 주문형 집적 회로(ASIC), 전자 회로, 프로세서(공유, 전용 또는 그룹), 및/또는 하나 이상의 소프트웨어 또는 펌웨어 프로그램, 조합 로직 회로 및/또는 설명된 기능을 제공하는 다른 적합한 컴포넌트를 실행하는 메모리(공유, 전용 또는 그룹)를 지칭하거나, 그 일부이거나 또는 이를 포함할 수 있다. 실시예들에서, 엔진, 모듈 또는 로직은 펌웨어, 하드웨어, 소프트웨어 또는 펌웨어, 하드웨어 및 소프트웨어의 임의의 조합으로 구현될 수 있다.
예들
다음은 본 발명의 다른 실시예들의 구현들이다.
예 1. 장치로서, 복수의 광선을 생성하는 광선 생성기와, 상기 복수의 광선 각각에 대한 대략적인 광선 방향 데이터를 생성하는 광선 방향 평가 회로와, 상기 대략적인 광선 방향 데이터에 적어도 부분적으로 기초하여, 상기 복수의 광선을 복수의 광선 큐(ray queues)로 분류하는 광선 분류 회로/로직을 포함하는, 장치.
예 2. 예 1에 있어서, 상기 대략적인 광선 방향 데이터는 상기 복수의 광선의 각 광선과 연관된 양자화된 방향 값을 포함하는, 장치.
예 3. 예 2에 있어서, 각 광선에 대한 상기 양자화된 방향 값은 상기 광선과 교차하는 볼륨의 면을 나타내는 제1 데이터 및 상기 광선과 상기 볼륨의 상기 면 사이의 교차를 나타내는 양자화된 교차 좌표를 포함하는 제2 데이터를 포함하는, 장치.
예 4. 예 2에 있어서, 상기 광선 분류 회로/로직은, 상기 양자화된 방향 값 및 상기 광선과 연관된 셰이더 레코드 키의 조합에 기초하여, 상기 복수의 광선 중 하나 이상을 상기 복수의 광선 큐로 그룹화하는, 장치.
예 5. 예 4에 있어서, 상기 광선 분류 회로/로직은 먼저, 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 광선과 광선 큐의 매칭을 시도하고, 매칭이 발견되지 않을 경우에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는, 장치.
예 6. 예 5에 있어서, 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 매칭이 발견되지 않는 경우, 상기 광선 분류 회로/로직은 상기 광선을 포함하는 새로운 광선 큐의 할당을 시도하는, 장치.
예 7. 예 6에 있어서, 상기 광선 분류 회로/로직은, 상기 새로운 광선 큐가 할당될 수 없다는 판정 후에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는, 장치.
예 8. 예 1에 있어서, 상기 광선이 저장되는 상기 광선 큐에 의해 정의된 그룹에 상기 복수의 광선을 디스패치하는 광선 디스패처를 더 포함하는, 장치.
예 9. 예 1에 있어서, 경계 볼륨 계층 구조를 통해 상기 복수의 광선 중 하나 이상을 탐색하는 광선 탐색 회로와, 상기 복수의 광선 중 하나 이상과 장면 내의 하나 이상의 객체 사이의 교차를 결정하는 광선 교차 회로를 더 포함하는, 장치.
예 10. 방법으로서, 복수의 광선을 생성하는 단계와, 상기 복수의 광선 각각에 대한 대략적인 광선 방향 데이터를 결정하는 단계와, 상기 대략적인 광선 방향 데이터에 적어도 부분적으로 기초하여, 상기 복수의 광선을 복수의 광선 큐(ray queues)로 분류하는 단계를 포함하는, 방법.
예 11. 예 10에 있어서, 상기 대략적인 광선 방향 데이터는 상기 복수의 광선의 각 광선과 연관된 양자화된 방향 값을 포함하는, 방법.
예 12. 예 11에 있어서, 각 광선에 대한 상기 양자화된 방향 값은 상기 광선과 교차하는 볼륨의 면을 나타내는 제1 데이터 및 상기 광선과 상기 볼륨의 상기 면 사이의 교차를 나타내는 양자화된 교차 좌표를 포함하는 제2 데이터를 포함하는, 방법.
예 13. 예 11에 있어서, 상기 분류하는 단계는, 상기 양자화된 방향 값 및 상기 광선과 연관된 셰이더 레코드 키의 조합에 기초하여, 상기 복수의 광선을 상기 복수의 광선 큐로 그룹화하는 단계를 더 포함하는, 방법.
예 14. 예 13에 있어서, 처음에 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 광선과 광선 큐의 매칭을 시도하는 단계와, 매칭이 발견되지 않을 경우에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 단계를 더 포함하는, 방법.
예 15. 예 14에 있어서, 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 매칭이 발견되지 않는 경우, 상기 광선을 포함하는 새로운 광선 큐의 할당을 시도하는 단계를 더 포함하는, 방법.
예 16. 예 15에 있어서, 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 단계는, 상기 새로운 광선 큐가 할당될 수 없다는 판정 후에만 수행되는, 방법.
예 17. 예 10에 있어서, 상기 광선이 저장되는 상기 광선 큐에 의해 정의된 그룹에 상기 복수의 광선을 디스패치하는 단계를 더 포함하는, 방법.
예 18. 예 10에 있어서, 경계 볼륨 계층 구조를 통해 상기 복수의 광선 중 하나 이상을 탐색하는 단계와, 상기 복수의 광선 중 하나 이상과 장면 내의 하나 이상의 객체 사이의 교차를 결정하는 단계를 더 포함하는, 방법.
예 19. 머신에 의해 실행될 때 상기 머신으로 하여금 동작들을 수행하게 하는 프로그램 코드가 저장되어 있는 머신 판독 가능한 매체로서, 상기 동작들은, 복수의 광선을 생성하는 단계와, 상기 복수의 광선 각각에 대한 대략적인 광선 방향 데이터를 결정하는 단계와, 상기 대략적인 광선 방향 데이터에 적어도 부분적으로 기초하여, 상기 복수의 광선을 복수의 광선 큐(ray queues)로 분류하는 단계를 포함하는, 방법.
예 20. 예 19에 있어서, 상기 대략적인 광선 방향 데이터는 상기 복수의 광선의 각 광선과 연관된 양자화된 방향 값을 포함하는, 머신 판독 가능한 매체.
예 21. 예 20에 있어서, 각 광선에 대한 상기 양자화된 방향 값은 상기 광선과 교차하는 볼륨의 면을 나타내는 제1 데이터 및 상기 광선과 상기 볼륨의 상기 면 사이의 교차를 나타내는 양자화된 교차 좌표를 포함하는 제2 데이터를 포함하는, 머신 판독 가능한 매체.
예 22. 예 20에 있어서, 상기 분류하는 단계는, 상기 양자화된 방향 값 및 상기 광선과 연관된 셰이더 레코드 키의 조합에 기초하여, 상기 복수의 광선을 상기 복수의 광선 큐로 그룹화하는 단계를 더 포함하는, 방법.
예 23. 예 22에 있어서, 상기 머신으로 하여금, 처음에 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 광선과 광선 큐의 매칭을 시도하는 단계와, 매칭이 발견되지 않을 경우에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 단계를 더 포함하는, 방법.
예 24. 예 23에 있어서, 상기 분류하는 단계는, 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 매칭이 발견되지 않는 경우, 상기 광선을 포함하는 새로운 광선 큐의 할당을 시도하는 단계를 더 포함하는, 방법.
예 25. 예 24에 있어서, 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 단계는, 상기 새로운 광선 큐가 할당될 수 없다는 판정 후에만 수행되는, 방법.
예 26. 예 19에 있어서, 상기 머신으로 하여금, 상기 광선이 저장되는 상기 광선 큐에 의해 정의된 그룹에 상기 복수의 광선을 디스패치하는 단계를 더 포함하는, 방법.
예 27. 예 19에 있어서, 상기 머신으로 하여금, 경계 볼륨 계층 구조를 통해 상기 복수의 광선 중 하나 이상을 탐색하는 단계와, 상기 복수의 광선 중 하나 이상과 장면 내의 하나 이상의 객체 사이의 교차를 결정하는 단계를 더 포함하는, 방법.
본 발명의 실시예는 전술한 다양한 단계를 포함할 수 있다. 이 단계는 범용 또는 특수 목적 프로세서로 하여금 이 단계를 수행하도록 하는 데 사용될 수 있는 머신 실행 가능 명령어로 구현될 수 있다. 이와 달리, 이 단계는 이 단계를 수행하기 위한 하드와이어 로직을 포함하는 특정 하드웨어 컴포넌트에 의해, 또는 프로그램된 컴퓨터 컴포넌트 및 커스텀 하드웨어 컴포넌트의 임의의 조합에 의해 수행될 수 있다.
여기에 전술한 것과 같이, 명령어는 특정 동작을 수행하도록 구성되거나 또는 비일시적 컴퓨터 판독 가능 매체에 구현된 메모리에 저장된 미리 결정된 기능 또는 소프트웨어 명령어를 갖도록 구성된 ASIC와 같은 하드웨어의 특정 구성을 지칭할 수 있다. 따라서, 도면에 도시된 기술은 하나 이상의 전자 장치(예를 들어, 엔드 스테이션, 네트워크 요소 등)에 저장되고 실행되는 코드 및 데이터를 사용하여 구현될 수 있다. 이러한 전자 장치는 비일시적 컴퓨터 머신 판독 가능 저장 매체(예를 들어, 자기 디스크; 광 디스크; 랜덤 액세스 메모리; 판독 전용 메모리; 플래시 메모리 장치; 위상 변화 메모리) 및 일시적 컴퓨터 머신 판독 가능 통신 매체(예를 들어, 전기, 광학, 음향 또는 예를 들어, 반송파, 적외선 신호, 디지털 신호 등과 같은 다른 형태의 전파 신호)와 같은 컴퓨터 머신 판독 가능 매체를 사용하여 코드 및 데이터를 저장 및 (네트워크를 통해 내부적으로 및/또는 다른 전자 장치와) 통신한다.
또한, 이러한 전자 장치는 전형적으로 하나 이상의 저장 장치(비일시적 머신 판독 가능 저장 매체)와 같은 하나 이상의 다른 컴포넌트에 연결된 하나 이상의 프로세서 세트, 사용자 입력/출력 장치(예를 들어, 키보드, 터치 스크린 및/또는 디스플레이) 및 네트워크 접속부를 포함한다. 프로세서 세트와 다른 컴포넌트의 연결은 일반적으로 하나 이상의 버스와 브리지(버스 컨트롤러라고도 함)를 통해 이루어진다. 네트워크 트래픽을 운반하는 저장 장치 및 신호는 각각 하나 이상의 머신 판독 가능 저장 매체 및 머신 판독 가능 통신 매체를 나타낸다. 따라서, 주어진 전자 장치의 저장 장치는 전형적으로 그 전자 장치의 하나 이상의 프로세서 세트에서 실행하기 위한 코드 및/또는 데이터를 저장한다. 물론, 본 발명의 실시예의 하나 이상의 부분은 소프트웨어, 펌웨어 및/또는 하드웨어의 상이한 조합을 사용하여 구현될 수 있다. 이 상세한 설명을 통해, 설명의 목적으로, 본 발명의 완전한 이해를 제공하기 위해 많은 특정 세부 사항이 설명되었다. 그러나, 이들 특정 세부 사항 없이도 본 발명이 실시될 수 있음은 통상의 기술자에게 명백할 것이다. 특정 경우에는, 본 발명의 요지를 흐리지 않기 위해 공지의 구조 및 기능은 상세하게 설명되지 않았다. 따라서, 본 발명의 범위 및 사상은 다음의 청구 범위에 의해 판단되어야 한다.

Claims (36)

  1. 장치로서,
    복수의 광선을 생성하는 광선 생성기와,
    상기 복수의 광선 각각에 대한 대략적인 광선 방향 데이터를 생성하는 광선 방향 평가 회로/로직과,
    상기 대략적인 광선 방향 데이터에 적어도 부분적으로 기초하여, 상기 복수의 광선을 복수의 광선 큐(ray queues)로 분류하는 광선 분류 회로/로직을 포함하는,
    장치.
  2. 제1항에 있어서,
    상기 대략적인 광선 방향 데이터는 상기 복수의 광선의 각 광선과 연관된 양자화된 방향 값을 포함하는,
    장치.
  3. 제2항에 있어서,
    각 광선에 대한 상기 양자화된 방향 값은 상기 광선과 교차하는 볼륨의 면을 나타내는 제1 데이터 및 상기 광선과 상기 볼륨의 상기 면 사이의 교차를 나타내는 양자화된 교차 좌표를 포함하는 제2 데이터를 포함하는,
    장치.
  4. 제2항에 있어서,
    상기 광선 분류 회로/로직은, 상기 양자화된 방향 값 및 상기 광선과 연관된 셰이더 레코드 키의 조합에 기초하여, 상기 복수의 광선 중 하나 이상을 상기 복수의 광선 큐로 그룹화하는,
    장치.
  5. 제4항에 있어서,
    상기 광선 분류 회로/로직은 먼저, 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 광선과 광선 큐의 매칭을 시도하고, 매칭이 발견되지 않을 경우에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는,
    장치.
  6. 제5항에 있어서,
    상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 매칭이 발견되지 않는 경우, 상기 광선 분류 회로/로직은 상기 광선을 포함하는 새로운 광선 큐의 할당을 시도하는,
    장치.
  7. 제6항에 있어서,
    상기 광선 분류 회로/로직은, 상기 새로운 광선 큐가 할당될 수 없다는 판정 후에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는,
    장치.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 광선이 저장되는 상기 광선 큐에 의해 정의된 그룹에 상기 복수의 광선을 디스패치하는 광선 디스패처를 더 포함하는,
    장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    경계 볼륨 계층 구조를 통해 상기 복수의 광선 중 하나 이상을 탐색하는 광선 탐색 회로와,
    상기 복수의 광선 중 하나 이상과 장면 내의 하나 이상의 객체 사이의 교차를 결정하는 광선 교차 회로를 더 포함하는,
    장치.
  10. 방법으로서,
    복수의 광선을 생성하는 단계와,
    상기 복수의 광선 각각에 대한 대략적인 광선 방향 데이터를 결정하는 단계와,
    상기 대략적인 광선 방향 데이터에 적어도 부분적으로 기초하여, 상기 복수의 광선을 복수의 광선 큐로 분류하는 단계를 포함하는,
    방법.
  11. 제10항에 있어서,
    상기 대략적인 광선 방향 데이터는 상기 복수의 광선의 각 광선과 연관된 양자화된 방향 값을 포함하는,
    방법.
  12. 제11항에 있어서,
    각 광선에 대한 상기 양자화된 방향 값은 상기 광선과 교차하는 볼륨의 면을 나타내는 제1 데이터 및 상기 광선과 상기 볼륨의 상기 면 사이의 교차를 나타내는 양자화된 교차 좌표를 포함하는 제2 데이터를 포함하는,
    방법.
  13. 제11항에 있어서,
    상기 분류하는 단계는,
    상기 양자화된 방향 값 및 상기 광선과 연관된 셰이더 레코드 키의 조합에 기초하여, 상기 복수의 광선을 상기 복수의 광선 큐로 그룹화하는 단계를 더 포함하는,
    방법.
  14. 제13항에 있어서,
    처음에 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 광선과 광선 큐의 매칭을 시도하는 단계와,
    매칭이 발견되지 않을 경우에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 단계를 더 포함하는,
    방법.
  15. 제14항에 있어서,
    상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 매칭이 발견되지 않는 경우, 상기 광선을 포함하는 새로운 광선 큐의 할당을 시도하는 단계를 더 포함하는,
    방법.
  16. 제15항에 있어서,
    상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 단계는, 상기 새로운 광선 큐가 할당될 수 없다는 판정 후에만 수행되는,
    방법.
  17. 제10항 내지 제16항 중 어느 한 항에 있어서,
    상기 광선이 저장되는 상기 광선 큐에 의해 정의된 그룹에 상기 복수의 광선을 디스패치하는 단계를 더 포함하는,
    방법.
  18. 제10항 내지 제17항 중 어느 한 항에 있어서,
    경계 볼륨 계층 구조를 통해 상기 복수의 광선 중 하나 이상을 탐색하는 단계와,
    상기 복수의 광선 중 하나 이상과 장면 내의 하나 이상의 객체 사이의 교차를 결정하는 단계를 더 포함하는,
    방법.
  19. 머신에 의해 실행될 때 상기 머신으로 하여금 동작들을 수행하게 하는 프로그램 코드가 저장되어 있는 머신 판독 가능한 매체로서, 상기 동작들은,
    복수의 광선을 생성하는 것과,
    상기 복수의 광선 각각에 대한 대략적인 광선 방향 데이터를 결정하는 것과,
    상기 대략적인 광선 방향 데이터에 적어도 부분적으로 기초하여, 상기 복수의 광선을 복수의 광선 큐로 분류하는 것을 포함하는,
    머신 판독 가능한 매체.
  20. 제19항에 있어서,
    상기 대략적인 광선 방향 데이터는 상기 복수의 광선의 각 광선과 연관된 양자화된 방향 값을 포함하는,
    머신 판독 가능한 매체.
  21. 제20항에 있어서,
    각 광선에 대한 상기 양자화된 방향 값은 상기 광선과 교차하는 볼륨의 면을 나타내는 제1 데이터 및 상기 광선과 상기 볼륨의 상기 면 사이의 교차를 나타내는 양자화된 교차 좌표를 포함하는 제2 데이터를 포함하는,
    머신 판독 가능한 매체.
  22. 제20항에 있어서,
    상기 분류하는 것은,
    상기 양자화된 방향 값 및 상기 광선과 연관된 셰이더 레코드 키의 조합에 기초하여, 상기 복수의 광선을 상기 복수의 광선 큐로 그룹화하는 것을 더 포함하는,
    머신 판독 가능한 매체.
  23. 제22항에 있어서,
    상기 머신으로 하여금,
    처음에 상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 광선과 광선 큐의 매칭을 시도하는 것과,
    매칭이 발견되지 않을 경우에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 것을
    더 수행하게 하는 프로그램 코드를 더 포함하는,
    머신 판독 가능한 매체.
  24. 제23항에 있어서,
    상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 매칭이 발견되지 않는 경우, 상기 광선을 포함하는 새로운 광선 큐의 할당을 시도하는 것을 더 포함하는,
    머신 판독 가능한 매체.
  25. 제24항에 있어서,
    상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 것은, 상기 새로운 광선 큐가 할당될 수 없다는 판정 후에만 수행되는,
    머신 판독 가능한 매체.
  26. 제19항 내지 제25항 중 어느 한 항에 있어서,
    상기 머신으로 하여금,
    상기 광선이 저장되는 상기 광선 큐에 의해 정의된 그룹에 상기 복수의 광선을 디스패치하는 동작을 수행하게 하는 프로그램 코드를 더 포함하는,
    머신 판독 가능한 매체.
  27. 제19항 내지 제26항 중 어느 한 항에 있어서,
    상기 머신으로 하여금,
    경계 볼륨 계층 구조를 통해 상기 복수의 광선 중 하나 이상을 탐색하는 것과,
    상기 복수의 광선 중 하나 이상과 장면 내의 하나 이상의 객체 사이의 교차를 결정하는 것을 수행하게 하는 프로그램 코드를 더 포함하는,
    머신 판독 가능한 매체.
  28. 장치로서,
    복수의 광선을 생성하는 수단과,
    상기 복수의 광선 각각에 대한 대략적인 광선 방향 데이터를 생성하는 수단과,
    상기 대략적인 광선 방향 데이터에 적어도 부분적으로 기초하여, 상기 복수의 광선을 복수의 광선 큐로 분류하는 수단을 포함하는,
    장치.
  29. 제28항에 있어서,
    상기 대략적인 광선 방향 데이터는 상기 복수의 광선의 각 광선과 연관된 양자화된 방향 값을 포함하는,
    장치.
  30. 제29항에 있어서,
    각 광선에 대한 상기 양자화된 방향 값은 상기 광선과 교차하는 볼륨의 면을 나타내는 제1 데이터 및 상기 광선과 상기 볼륨의 상기 면 사이의 교차를 나타내는 양자화된 교차 좌표를 포함하는 제2 데이터를 포함하는,
    장치.
  31. 제29항에 있어서,
    상기 분류하는 것은 상기 양자화된 방향 값 및 상기 광선과 연관된 셰이더 레코드 키의 조합에 기초하여, 상기 복수의 광선을 상기 복수의 광선 큐로 그룹화하는 것을 포함하는,
    장치.
  32. 제31항에 있어서,
    상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 광선과 광선 큐의 매칭을 시도하는 수단과,
    매칭이 발견되지 않을 경우에만 상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐를 매칭시키는 수단을 더 포함하는,
    장치.
  33. 제32항에 있어서,
    상기 양자화된 광선 방향 값 및 상기 셰이더 레코드 키를 모두 사용하여 매칭이 발견되지 않는 경우, 상기 광선을 포함하는 새로운 광선 큐의 할당을 시도하는 수단을 더 포함하는,
    장치.
  34. 제33항에 있어서,
    상기 셰이더 레코드 키만 사용하여 상기 광선과 광선 큐의 매칭을 시도하는 것은 상기 새로운 광선 큐가 할당될 수 없다는 판정 후에만 수행되는,
    장치.
  35. 제28항 내지 제34항 중 어느 한 항에 있어서,
    상기 광선이 저장되는 상기 광선 큐에 의해 정의된 그룹에 상기 복수의 광선을 디스패치하는 수단을 더 포함하는,
    장치.
  36. 제28항 내지 제35항 중 어느 한 항에 있어서,
    경계 볼륨 계층 구조를 통해 상기 복수의 광선 중 하나 이상을 탐색하는 수단과,
    상기 복수의 광선 중 하나 이상과 장면 내의 하나 이상의 객체 사이의 교차를 결정하는 수단을 더 포함하는,
    장치.
KR1020200123560A 2019-12-27 2020-09-24 양자화된 수렴 방향 기반의 광선 분류 장치 및 방법 KR20210084222A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/728,375 2019-12-27
US16/728,375 US11263800B2 (en) 2019-12-27 2019-12-27 Apparatus and method for quantized convergent direction-based ray sorting

Publications (1)

Publication Number Publication Date
KR20210084222A true KR20210084222A (ko) 2021-07-07

Family

ID=76310555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200123560A KR20210084222A (ko) 2019-12-27 2020-09-24 양자화된 수렴 방향 기반의 광선 분류 장치 및 방법

Country Status (5)

Country Link
US (3) US11263800B2 (ko)
JP (1) JP2021108103A (ko)
KR (1) KR20210084222A (ko)
CN (1) CN113052747A (ko)
DE (1) DE102020134334A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240018909A (ko) 2022-08-03 2024-02-14 경희대학교 산학협력단 양자 정보 통합 처리시스템에서의 양자 상태 분류 장치 및 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022126145A1 (en) * 2022-02-01 2022-06-16 Innopeak Technology, Inc. Hybrid shadow rendering
CN114331806A (zh) * 2022-03-17 2022-04-12 南京砺算科技有限公司 图形处理器及图形处理方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2001239926A1 (en) * 2000-02-25 2001-09-03 The Research Foundation Of State University Of New York Apparatus and method for volume processing and rendering
US7952583B2 (en) * 2000-06-19 2011-05-31 Mental Images Gmbh Quasi-monte carlo light transport simulation by efficient ray tracing
US7830379B2 (en) * 2006-09-19 2010-11-09 Caustic Graphics, Inc. Architectures for parallelized intersection testing and shading for ray-tracing rendering
US9665970B2 (en) * 2006-09-19 2017-05-30 Imagination Technologies Limited Variable-sized concurrent grouping for multiprocessing
US8674987B2 (en) * 2006-09-19 2014-03-18 Caustic Graphics, Inc. Dynamic ray population control
US9478062B2 (en) * 2006-09-19 2016-10-25 Imagination Technologies Limited Memory allocation in distributed memories for multiprocessing
US8063902B2 (en) * 2007-10-12 2011-11-22 Caustic Graphics, Inc. Method and apparatus for increasing efficiency of transmission and/or storage of rays for parallelized ray intersection testing
WO2010033942A1 (en) * 2008-09-22 2010-03-25 Caustic Graphics, Inc. Systems and methods for a ray tracing shader api
US9483864B2 (en) * 2008-12-05 2016-11-01 International Business Machines Corporation System and method for photorealistic imaging using ambient occlusion
US8669977B2 (en) * 2009-10-01 2014-03-11 Intel Corporation Hierarchical mesh quantization that facilitates efficient ray tracing
US8189001B2 (en) * 2010-01-04 2012-05-29 Adshir Ltd. Method and apparatus for parallel ray-tracing employing modular space division
US9196077B1 (en) * 2010-01-04 2015-11-24 Reuven Bakalash Efficient inter-processor communication in ray tracing
US9558530B2 (en) * 2010-01-04 2017-01-31 Adshir Ltd. Method and apparatus for an inter-cell shortest communication
KR102193684B1 (ko) * 2013-11-04 2020-12-21 삼성전자주식회사 레이 트레이싱 처리 장치 및 방법
GB2571657B (en) * 2015-03-03 2019-11-27 Imagination Tech Ltd Graphics rendering using directional representations of lighting at probe positions within a scene
KR101711060B1 (ko) * 2015-05-29 2017-02-28 주식회사 코어라인소프트 레이 캐스팅의 가속화 방법 및 장치
US10262456B2 (en) * 2015-12-19 2019-04-16 Intel Corporation Method and apparatus for extracting and using path shading coherence in a ray tracing architecture
EP3206190A1 (en) * 2016-02-15 2017-08-16 Thomson Licensing Device and process for improving efficiency of image rendering
JP2017189460A (ja) * 2016-04-14 2017-10-19 ザイオソフト株式会社 医用画像処理装置、医用画像処理方法、及び医用画像処理プログラム
US10984049B2 (en) * 2017-06-27 2021-04-20 Nvidia Corporation Performing traversal stack compression
US10482650B2 (en) * 2017-07-27 2019-11-19 Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E. V. Methods, computer program and apparatus for an ordered traversal of a subset of nodes of a tree structure and for determining an occlusion of a point along a ray in a raytracing scene

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240018909A (ko) 2022-08-03 2024-02-14 경희대학교 산학협력단 양자 정보 통합 처리시스템에서의 양자 상태 분류 장치 및 방법

Also Published As

Publication number Publication date
US20220262063A1 (en) 2022-08-18
CN113052747A (zh) 2021-06-29
TW202143175A (zh) 2021-11-16
US20210201558A1 (en) 2021-07-01
US20240104825A1 (en) 2024-03-28
JP2021108103A (ja) 2021-07-29
DE102020134334A1 (de) 2021-07-01
US11783530B2 (en) 2023-10-10
US11263800B2 (en) 2022-03-01

Similar Documents

Publication Publication Date Title
US11593909B2 (en) Apparatus and method for real time graphics processing using local and cloud-based graphics processing resources
EP3882859A1 (en) Apparatus and method for displaced mesh compression
JP2024041918A (ja) Ｓｏｃアーキテクチャの分解
US11164359B2 (en) Apparatus and method for using alpha values to improve ray tracing efficiency
US11721059B2 (en) Apparatus and method for cross-instance front-to-back traversal for ray tracing heavily-instanced scenes
US11087522B1 (en) Apparatus and method for asynchronous ray tracing
US20240144577A1 (en) Apparatus and method for performing non-local means filtering using motion estimation circuitry of a graphics processor
US11915357B2 (en) Apparatus and method for throttling a ray tracing pipeline
KR20210134207A (ko) 클라우드 게이밍 적응형 동기화 메커니즘
US11900498B2 (en) Apparatus and method for performing a stable and short latency sorting operation
US11783530B2 (en) Apparatus and method for quantized convergent direction-based ray sorting
KR20210058647A (ko) 압축 해제를 위한 프로그래밍 가능한 재정렬 버퍼
KR20210081230A (ko) 공유 로컬 메모리를 파티셔닝하는 메커니즘
KR20210116196A (ko) 광선 탐색 하드웨어에서 박스 쿼리를 수행하기 위한 장치 및 방법
US11989817B2 (en) Apparatus and method for high quality ray-traced level of detail transitions
KR20210059603A (ko) 병렬 압축해제 메커니즘
KR20210082060A (ko) 컴파일러 지원형 레지스터 파일 기록 감소