KR20210084062A - 표시 장치 - Google Patents

Abstract

본 개시는 베젤 영역이 커지지 않으면서, PCB의 가로 폭을 줄일 수 있는 표시 장치를 제공하는 것을 목적으로 하는 것으로, 본 개시의 실시 예들에 따른 표시 장치는, 부화소들을 포함하는 표시 패널, 표시 패널의 구동을 제어하기 위한 구동 제어 신호들을 출력하도록 구성되는 PCB, PCB와 연결된 제1연성회로기판, 및 제1연성회로기판과 표시 패널 사이에 연결된 제2연성회로기판을 포함하고, 제2연성회로기판은 표시 패널의 배면으로 벤딩된다.

Description

표시 장치{DISPLAY DEVICE}

본 개시는 표시 장치에 관한 것이다.

정보화 사회가 발전함에 따라 영상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 영상을 표시하는 표시 패널, 표시 패널을 구동시키기 위한 구동 회로 그리고 회로 보드를 포함한다. 표시 패널, 구동 회로 및 회로 보드는 배선들을 통해 연결될 수 있다.

표시 장치에서 컨트롤 PCB는 구동 회로와 메모리, 인터페이스 회로 등 많은 회로 부품이 실장되므로 그 크기를 줄이기가 어렵다. 따라서 표시 장치는 컨트롤 PCB로 인하여 슬림화 설계가 어렵다.

본 개시는 베젤 영역이 커지지 않으면서, PCB의 가로 폭을 줄일 수 있는 표시 장치를 제공하는 것을 목적으로 한다.

본 개시의 실시 예들에 따른 표시 장치는, 부화소들을 포함하는 표시 패널, 표시 패널의 구동을 제어하기 위한 구동 제어 신호들을 출력하도록 구성되는 PCB, PCB와 연결된 제1연성회로기판, 및 제1연성회로기판과 표시 패널 사이에 연결된 제2연성회로기판을 포함하고, 제2연성회로기판은 표시 패널의 배면으로 벤딩된다.

본 개시의 실시 예들에 따르면, 표시 패널의 링크(배선) 영역을 축소시킴에 따라 베젤의 슬림화가 가능한 표시 장치를 제공할 수 있다.

본 개시의 실시 예들에 따르면, PCB의 가로 폭을 축소시킴에 따라, 베젤 영역의 가로 폭을 축소시킬 수 있으므로 슬림 및 내로우 베젤의 구현이 가능한 표시 장치를 제공할 수 있다.

도 1은 본 개시의 실시 예들에 따른 표시 장치를 나타낸다.
도 2는 본 개시의 실시 예들에 따른 표시 장치를 도시한 평면도이다.
도 3은 도 2의 A의 확대도이다.
도 4은 도 3의 I-I’의 단면도이다.
도 5는 도 3의 II-II’의 단면도이다.
도 6은 본 개시의 실시 예들에 따른 백라이트 유닛 및 연성회로기판의 벤딩 구조를 나타내는 단면도이다.

이하, 도면을 참조하여 본 개시의 실시예들을 설명한다.

도 1은 본 개시의 실시 예들에 따른 표시 장치를 나타낸다. 도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 타이밍 컨트롤러(120), 데이터 구동 IC(130), 게이트 구동 IC(140) 및 전원 회로(150)를 포함할 수 있다.

표시 장치(100)는 이미지 또는 영상을 표시할 수 있는 장치일 수 있다. 예컨대, 표시 장치(100)는 TV, 스마트 폰(smartphone), 태블릿 PC(tablet personal computer), 이동 전화기(mobile phone), 화상 전화기, 전자북 리더기(e-book reader), 컴퓨터(computer), 카메라(camera), 또는 웨어러블 장치(wearable device) 등을 의미할 수 있으나, 이에 한정되지 않는다.

표시 패널(110)은 행과 열로 배열되는 다수의 부화소(또는 서브 픽셀; PX)들을 포함할 수 있다. 실시 예들에 따라, 도 1에 도시된 다수의 부화소들(PX)은 n개의 행들과 m개의 열들로 이루어지는 격자 구조로 배치될 수 있다(n 및 m은 자연수).

예컨대, 표시 패널(110)은 LCD(liquiid crystal display), LED(light emitting diode) 디스플레이, OLED(organic LED) 디스플레이, AMOLED(active-matrix OLED) 디스플레이, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 중 하나로 구현될 수 있으나 이에 한정되는 것은 아니다.

실시 예들에 따라, 표시 패널(110)은 n개의 행으로 배열되는 n개의 게이트 라인들(GL1~GLn), m개의 열로 배열되는 m개의 데이터 라인들(DL1~DLm)을 포함할 수 있다. 부화소들(PX)은 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)의 교차 지점에 배치될 수 있다.

부화소들(PX)은 표시 패널(110)에서 빛이 출력되는 기본 단위일 수 있다. 실시 예들에 따라, 복수의 부화소들(PX)이 하나의 화소를 구성할 수 있고, 하나의 화소는 영상의 기본 단위를 이룰 수 있다. 즉, 표시 패널(110)에서 표시되는 영상은 복수의 부화소들(SP)을 포함하는 화소들의 집합으로 표현될 수 있다.

부화소들(PX) 각각은 구동 소자를 포함할 수 있다. 상기 구동 소자는 하나의 게이트 라인과 하나의 데이터 라인에 연결되고, 상기 부화소들(PX)에서의 광의 출력을 제어할 수 있다. 본 명세서에서, 부화소들(PX)이 특정 구성에 연결된다 함은 부화소에 포함된 구동 소자와 특정 구성이 연결됨을 의미할 수 있다.

구동 소자는 게이트 라인(GL1~GLn)에 연결된 스위칭 소자, 예컨대 박막 트랜지스터(Thin Film Transister (TFT))를 포함할 수 있다. 게이트 라인(GL1~GLn)으로부터 게이트 온 신호가 인가되어 상기 스위칭 소자가 턴온되면, 부화소(PX)는 영상 신호에 대응하는 광을 출력할 수 있다.

실시 예들에 따라, 부화소들(PX) 각각에 대하여 특정 색의 광만을 선택적으로 투과시키는 컬러 필터가 형성될 수 있다. 예컨대, 컬러 필터들은 적색, 녹색 및 청색의 광만을 선택적으로 투과시킬 수 있고, 부화소들(PX) 각각에서 출력되는 광은 적색, 녹색 및 청색으로 표시될 수 있으나, 이에 한정되는 것은 아니다. 이 때, 적색 광이 출력되는 영역의 화소는 적색 화소, 녹색 광이 출력되는 영역의 화소는 녹색 화소 및 청색 광이 출력되는 영역의 화소는 청색 화소라고 지칭될 수 있다. 적색 화소, 녹색 화소 및 청색 화소는 다양한 방식에 따라 배열될 수 있다.

실시 예들에 따라, 표시 패널(110)의 부화소들(PX)은 게이트 라인 단위로 구동될 수 있다. 예컨대, 제1구간 동안 하나의 게이트 라인에 배열된 부화소들이 구동되며, 제1구간 다음의 제2구간 동안, 다른 하나의 게이트 라인에 배열된 부화소들이 구동될 수 있다. 이 때, 부화소들(PX)이 구동되는 단위 시구간을 하나의 수평 구간(1 horizontal(1H) time)이라 할 수 있다.

타이밍 컨트롤러(120)는 외부로부터 영상 신호(RGB)를 수신하고, 영상 신호(RGB)를 영상 처리하거나 또는 표시 패널(110)의 구조에 맞도록 변환하여 영상 데이터(DATA)를 생성할 수 있다. 타이밍 컨트롤러(120)는 영상 데이터(DATA)를 데이터 구동 IC(130)로 전송할 수 있다.

타이밍 컨트롤러(120)는 외부의 호스트 장치로부터 제어 신호(CS)를 수신할 수 있다. 제어 신호(CS)는 수평 동기 신호, 수직 동기 신호 및 클럭 신호를 포함할 수 있으나, 이에 한정되는 것은 아니다.

타이밍 컨트롤러(120)는 수신된 제어 신호(CS)에 기초하여 데이터 구동 IC(130)를 제어하기 위한 제1구동 제어 신호(DCS1), 게이트 구동 IC(140)를 제어하기 위한 제2구동 제어 신호(DCS2) 및 전원 회로(150)를 제어하기 위한 제3구동 제어 신호(DCS3)를 생성할 수 있다.

데이터 구동 IC(130)는 영상 데이터(DATA) 및 제1구동 제어 신호(DCS1)에 기초하여, 표시 패널(110)에서 표시되는 영상에 대응하는 데이터 신호들(DS1~DSm)을 생성하고, 생성된 데이터 신호들(DS1~DSm)을 표시 패널(110)로 전송할 수 있다. 데이터 신호들(DS1~DSm)은 부화소들(PX) 각각으로 전송될 수 있다. 예컨대, 데이터 구동 IC(130)는 1H 구간 동안 상기 1H 구간에 표시되어야 할 데이터 신호들(DS1~DSm)을 데이터 라인들(DL1~DLm)을 통해 상기 1H 구간에 구동되는 부화소들(PX)로 제공할 수 있다

게이트 구동 IC(140)는 제2구동 제어 신호(DCS2)에 응답하여 복수의 게이트 라인들(GL1~GLn)에 게이트 신호들(GS1~GSn)을 순차적으로 제공할 수 있다. 게이트 신호들(GS1~GSn) 각각은 게이트 라인(GL1~GLn) 각각에 연결된 부화소들(PX)을 턴-온 시키기 위한 신호로서, 부화소들(PX) 각각에 포함된 트랜지스터의 게이트 단자에 인가될 수 있다.

전원 회로(150)는 제3구동 제어 신호(DCS3)에 기초하여 표시 패널(110), 데이터 구동 IC(130) 및 게이트 구동 IC(140)에 제공될 구동 전압(DV)을 생성할 수 있다.

도 2는 본 개시의 실시 예들에 따른 표시 장치를 도시한 평면도이다.

도 2를 참조하면, 본 개시의 실시 예들에 따른 표시 장치는 표시 패널(110), 타이밍 컨트롤러(120), 데이터 구동 IC(130), 게이트 구동 IC(140), 전원 회로(150) 뿐만 아니라 PCB(인쇄회로기판)(160), 제1연성회로기판(170) 및 제2연성회로기판(180)을 포함할 수 있다.

한편, 이하에서는 표시 패널(110)이 액정 표시 패널인 것을 가정하고 설명하나, 본 개시의 실시 예들이 이에 한정되는 것은 아니다.

표시 패널(110)은 액정층을 사이에 두고 대향하는 상부 유리 기판과 하부 유리 기판을 포함한다. 하부 유리 기판은 비디오 데이터를 표시하는 부화소 어레이를 포함한다. 부화소 어레이는 데이터 라인들과 게이트 라인들의 교차부마다 형성되는 TFT들과, TFT에 접속된 부화소 전극을 포함한다. 부화소 어레이의 액정셀들 각각은 TFT를 통해 데이터 전압을 충전하는 부화소 전극과 공통 전압이 인가되는 공통 전극의 전압차에 의해 구동되어 백라이트 유닛으로부터 입사되는 빛의 투과양을 조정하여 비디오 데이터의 화상을 표시한다.

표시 패널(110)의 상부 유리 기판 상에는 블랙매트릭스, 컬러필터 및 공통 전극이 형성된다. 공통 전극은 TN 모드 및 VA 모드와 같은 수직전계 구동방식에서는 상부 유리 기판에 형성되며, IPS 모드와 FFS 모드와 같은 수평전계 구동방식에서는 부화소 전극과 함께 하부 유리 기판에 형성된다.

표시 패널(110)의 상부 유리 기판과 하부 유리 기판 각각에는 편광판이 부착되고 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

본 개시에서 적용 가능한 표시 패널(110)의 액정모드는 전술한 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 개시의 표시 장치는 투과형 액정 표시 장치, 반투과형 액정 표시 장치, 반사형 액정 표시 장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정 표시 장치와 반투과형 액정 표시 장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

표시 패널(110)은 표시 영역(AA) 및 비표시 영역(NA)를 포함한다.

표시 영역(AA)은 영상이 표시되는 영역으로서, 표시 패널(110)의 중앙 부분에 정의될 수 있다. 표시 영역(AA)에는 부화소 들이 배치된다. 비표시 영역(NA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)을 둘러싸도록 표시 패널(110)의 가장자리 부분에 정의될 수 있다. 비표시 영역(NA)에는 데이터 구동 IC(130) 및 게이트 구동 IC(140)가 배치될 수 있다.

게이트 구동 IC(140)는 타이밍 컨트롤러(120)로부터의 제2구동 제어 신호(DCS2)에 응답하여 게이트 구동전압을 순차적으로 쉬프트하는 쉬프트 레지스터들을 포함하여 게이트 라인들에 게이트 신호를 순차적으로 공급한다. 게이트 구동 IC(140)는 도시된 것과 같이 GIP 공정으로 하부 유리 기판에 직접 형성될 수 있으나 이에 한정되는 것은 아니고, 다수의 게이트 구동 IC가 TAB 공정으로 하부 유리 기판의 게이트 라인들에 연결될 수도 있다.

데이터 구동 IC(130) 각각은 타이밍 컨트롤러(120)로부터의 제1구동 제어 신호(DCS1) 에 응답하여 타이밍 컨트롤러(120)로부터 입력되는 영상 데이터를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다. 데이터 구동 IC(130) 각각은 도시된 것과 같이 COG 공정으로 표시 패널(110)의 데이터 라인들에 접속될 수 있으나 이에 한정되는 것은 아니고, TAB 공정으로 하부 유리 기판의 데이터 라인들에 연결될 수도 있다.

PCB(160)는 연성회로기판(170 및 180)을 통해 표시 패널(110)과 연결될 수 있다. 실시 예들에 따라, PCB(160)는 연성회로기판들(170 및 180)을 통해 표시 패널(110)과 전기적으로 연결될 수 있다.

PCB(160)는 솔더 레지스트층과 기판 사이에 동박층을 개재하고, 솔더 레지스트층을 부분적으로 관통하여 동박층에 접속되는 여러가지 회로 부품들을 실장하여 박막의 기판으로 제작될 수 있다.

PCB(160)에는 타이밍 컨트롤러(120) 및 전원 회로(150)가 배치될 수 있다. 실시 예들에 따라, PCB(160)에는 EEPROM과 같은 메모리가 추가적으로 배치될 수 있다.

실시 예들에 따라, PCB(160)는 타이밍 컨트롤러(120)로부터 출력된 구동 제어 신호들(DCS1 및 DCS2)을 연성회로기판들(170 및 180)을 통해 표시 패널(110)로 출력할 수 있다.

실시 예들에 따라, PCB(160)는 전원 회로(150)로부터 출력된 전원 신호들을 연성회로기판들(170 및 180)을 통해 표시 패널(110)로 출력할 수 있다.

실시 예들에 따라, PCB(160)는 복수의 도전성 배선들을 포함하고, 복수의 도전성 배선들은 연성회로기판들(170 및 180)의 패드들과 연결될 수 있고, 복수의 도전성 배선들을 통해 구동 제어 신호들(및 전원 신호들)이 표시 패널(110)로 전달될 수 있다.

예컨대, 상기 복수의 도전성 배선들은 데이터 구동 IC(130)와 연결되는 데이터 배선들, 게이트 구동 IC(140)와 연결되는 게이트 배선들 및 전원을 공급하기 위한 전원 배선들을 포함할 수 있다.

연성회로기판(170 및 180)은 자신의 하부에 폴리이미드로 형성된 베이스 필름층과, 베이스 필름층의 상부에 일정한 폭을 가진 도전체로 형성된 도전층과, 도전층의 상부에 폴리이미드로 형성된 커버 필름층으로 구성될 수 있다. 연성회로기판(170 및 180)은 제1연성회로기판(170) 및 제2연성회로기판(180)을 포함한다.

제1연성회로기판(170)의 일단은 제2연성회로기판(180)에 형성된 커넥터(또는 패드)를 통해 제2연성회로기판(180)에 연결되고, 타단은 PCB(160)에 형성된 커넥터(또는 패드)를 통해 PCB(160)에 연결될 수 있다. 여기서 제1연성회로기판(170)의 일단부의 폭은 타단부의 폭보다 클 수 있다. 이에 대하여는 후술하기로 한다.

제1연성회로기판(170)에는 타이밍 컨트롤러(120)로부터 출력되는 구동 제어 신호와 전원 회로(150)로부터 출력되는 전원 신호를 전송하기 위한 도전성 배선들이 형성될 수 있다.

제1연성회로기판(170)은 표시 패널(110)의 게이트 구동 IC(140) 및 데이터 구동 IC(130)를 PCB(160)와 전기적으로 연결한다. 게이트 구동 IC(140) 및 데이터 구동 IC(130)는 제1연성회로기판(170)에 형성된 도전성 배선들을 통해 타이밍 컨트롤러(120) 및 전원 회로(150)로부터의 전기적 신호들을 공급받을 수 있다.

제2연성회로기판(180)의 일면은 표시 패널(110)에 형성된 커넥터(또는 패드)를 통해 표시 패널(110)에 연결되고, 타면은 제1연성회로기판(170)에 형성된 커넥터(또는 패드)를 통해 제1연성회로기판(170)에 연결될 수 있다. 연성회로기판들(170 및 180)에는 타이밍 컨트롤러(120)로부터의 구동 제어 신호(예컨대, 영상 데이터, 데이터 타이밍 제어신호, 극성 제어신호, 게이트 타이밍 제어신호 등)을 전송하는 구동 제어 신호 배선들이 형성될 수 있다. 실시 예들에 따라, 구동 제어 신호 배선들은 데이터 구동 IC(130)와 연결되는 PCB(160)의 데이터 배선들 및 게이트 구동 IC(140)와 연결되는 PCB(160)의 게이트 배선들과 전기적으로 연결될 수 있다.

예컨대, 영상 데이터, 데이터 타이밍 제어신호 및 극성 제어신호는 PCB(160)의 데이터 배선들 및 연성회로기판들(170 및 180)들을 통해 데이터 구동 IC(130)에 공급될 수 있고, 게이트 타이밍 제어신호는 PCB(160)의 게이트 배선들 및 연성회로기판들(170 및 180)을 통해 게이트 구동 IC(140)에 공급될 수 있다. 연성회로기판들(170 및 180)에는 PCB(160)에 연결된 데이터 구동 IC(130) 중에서 영상 데이터를 마지막으로 샘플링하는 마지막 데이터 구동 IC로부터 발생된 캐리신호를 전송하는 캐리신호 전송 배선이 더 형성될 수 있다.

연성회로기판들(170 및 180)에는 전원 회로(150)로부터의 전원 신호를 전송하는 전원 신호 배선들이 형성될 수 있다. 실시 예들에 따라, 전원 신호 배선들은 PCB(160)에 형성된 데이터 구동 IC(130)과 연결되는 데이터 배선들, 게이트 구동 IC(140)과 연결되는 게이트 배선들 및 전원 신호를 전송하는 전원 배선들과 전기적으로 연결될 수 있다.

제2연성회로기판들(180)은 표시 패널(110)의 중앙부(C)를 기준으로 하여 좌우측에 배치될 수 있다. 제2연성회로기판들(180) 중 좌측에 배치된 제2연성회로기판(180)은 게이트 구동 IC(140)와 연결될 수 있다. 실시 예들에 따라, 제2연성회로기판들(180) 중 우측에 배치된 제2연성회로기판(180)도 게이트 구동 IC(140)와 연결될 수 있다. 이 때, 표시 패널(110)은 좌우측 각각에 게이트 구동 IC(140)를 탑재하는 구조를 갖는다.

실시 예들에 따라, 제2연성회로기판들(180)은 표시 패널(110)에 배치된 복수의 데이터 구동 IC들(130) 각각이 배치된 위치에 대응할 수 있는 길이를 가질 수 있다. 예를 들어, 제2연성회로기판(180) 중 좌측에 배치된 제2연성회로기판(180)은 좌측에 배치된 데이터 구동 IC(130) 전부와 평행하게 마주볼 수 있도록 충분한 길이를 가질 수 있고, 제2연성회로기판(180) 중 우측에 배치된 제2연성회로기판(180)은 우측에 배치된 데이터 구동 IC(130) 전부와 평행하게 마주볼 수 있도록 충분한 길이를 가질 수 있다. 이에 따라, 복수의 제2연성회로기판들(180)과 평행하게 마주보도록 대응되는 복수의 데이터 구동 IC들(130) 각각을 연결하는 도전성 배선의 길이가 감소될 수 있고 이에 따라, 표시 장치(100)의 베젤의 길이가 감소될 수 있다.

도 3은 도 2의 A 부분의 확대도이다. 이하, 도 1 내지 도 2를 참조하여 설명된 부분과 중복되는 설명은 생략하도록 한다.

도 3을 참조하면, 제2연성회로기판(180)은 제1배선(L1)을 통해 데이터 구동 IC(130)와 연결되고, 제2배선(L2)을 통해 게이트 구동 IC(140)와 연결된다. 타이밍 컨트롤러(120)로부터 출력된 제1구동 제어 신호(DCS1)(예컨대, 영상 데이터, 데이터 타이밍 제어신호 및 극성 제어신호)는 제1배선(L1)을 통해 데이터 구동 IC(130)에 공급되고, 타이밍 컨트롤러(120)로부터 출력된 제2구동 제어 신호(DCS2)(예컨대, 게이트 타이밍 제어신호)는 제2배선(L2)을 통해 게이트 구동 IC(140)에 공급된다.

제1연성회로기판(170)은 커넥터(또는 패드)를 통해 제2연성회로기판(180)과 연결된다. 타이밍 컨트롤러(120)로부터 공급되는 게이트 타이밍 제어신호, 영상 데이터, 데이터 타이밍 제어신호 및 극성 제어신호는 제1연성회로기판(170), 제2연성회로기판(180), 제1배선(L1) 및 제2배선(L2)을 통해 표시 패널(110)에 전송된다.

본 개시의 실시예들에 따른 표시 장치(100)에 따르면, 제2연성회로기판(180)의 가로 폭은 표시 패널(110)에 배치된 복수의 데이터 구동 IC들(130) 각각의 가로 폭의 합보다 클 수 있다. 구체적으로 제2연성회로기판(180)은 표시 패널(110)의 중앙부(C)를 기준으로 좌우측에 하나씩 배치될 수 있고, 복수의 데이터 구동 IC들(130)은 표시 패널(110)의 중앙부(C)를 기준으로 좌우측에 복수개로 배치될 수 있다. 여기서 좌측에 배치된 복수의 데이터 구동 IC들(130)의 가로 폭의 합은 좌측에 배치된 제2연성회로기판(180)의 가로 폭보다 작고, 우측에 배치된 복수의 데이터 구동 IC들(130)의 가로 폭의 합은 우측에 배치된 제2연성회로기판(180)의 가로 폭보다 작을 수 있다.

이에 따라, 제2연성회로기판(180)과 데이터 구동 IC(130) 사이의 배선의 배치가 단순해질 수 있고, 배선의 길이를 줄일 수 있다. 그러므로, 베젤 영역의 길이(a)를 줄일 수 있고, 표시 장치의 베젤 영역의 축소를 통한 슬림화가 가능하다. 예를 들어, 제2연성회로기판(180)과 데이터 구동 IC(130) 사이의 제1배선(L1)은 제2연성회로기판(180) 및 데이터 구동 IC(130)와 수직의 직선으로 배치될 수 있으므로, 배선의 길이에 따른 불필요한 베젤 영역의 증가를 방지할 수 있어, 베젤 영역의 슬림화가 가능하다.

다시 도3을 참조하면, 제1연성회로기판(170)은 제2연성회로기판(180)과 연결된 일단부와 PCB(160)와 연결된 타단부를 갖는다. 제1연성회로기판(170)의 일단부의 가로 폭(w1)은 타단부의 가로 폭(w2)에 비해 큰 값을 갖는다 .

전술한 바와 같이, 제2연성회로기판(180)은 베젤 영역의 감소를 위해 큰 가로 폭을 갖도록 배치된다. 이와 달리, 제1연성회로기판(170)은 제2연성회로기판(180)과 연결되는 부분과 PCB(160)와 연결되는 부분의 폭을 달리하여 배치될 수 있으므로, 제1연성회로기판(170)과 연결되는 PCB(160)는 상대적으로 작은 가로 폭을 갖도록 배치될 수 있다.

본 개시의 실시예들에 따른 표시 장치는 연성회로기판(170 및 180)의 이중 구조를 통해 PCB(160)의 가로 폭을 줄일 수 있다. 여기서 PCB(160)의 가로 폭은 표시 패널(110)의 가로 폭보다 작은 값일 수 있다.

본 개시의 실시 예들에 따르면, PCB(160)는 일단부와 타단부의 가로 폭이 다른 제1연성회로기판(170)을 통해 표시 패널(110)과 전기적으로 연결될 수 있으므로, 표시 장치(100)의 가로 폭이 줄어들 수 있는 효과가 있다.

또한, 본 개시의 실시 예들에 따르면 데이터 구동 IC들(130)의 가로 폭의 합보다 큰 가로 폭을 갖는 제2연성회로기판(180)이, 후술하는 바와 같이 표시 패널(110)의 배면으로 벤딩될 수 있으므로, 표시 장치(100)의 세로 폭 또한 줄어들 수 있다.

도 4은 도 3의 I-I’의 단면도이고, 도 5는 도 3의 II-II’의 단면도이다.

도 4 및 도5를 참조하면, 표시 장치는 제1연성회로기판(170), 제2연성회로기판(180), 접착부재(210), 커넥터(220)를 포함한다. 이하 중복되는 설명은 생략하도록 한다.

제1연성회로기판(170)은 제1베이스층(171), 제1도전층(173), 제1커버층(175)을 포함한다.

제1베이스층(171)은 제1연성회로기판(170)의 몸체가 되는 부분으로, 폴리이미드 재질로 이루어질 수 있고, 그 두께는 20um 정도로 형성될 수 있다. 제1베이스층(171)의 두께는 제1연성회로기판(170)의 유연성과 강성을 동시에 고려하면서 변형되지 않는 범위내에서 결정될 수 있다. 제1베이스층(171)의 상면 및 배면으로는 신호배선 및 신호전극이 되는 동박패턴(미도시)이 형성될 수 있다. 이러한 동박패턴은 구리(Cu)재질로 이루어지며, 제1베이스층(171) 상의 구리는 패터닝 공정에서 에칭액에 의해 동박이 부식되도록 하여 회로를 형성할 수 있다.

제1도전층(173)은 제1베이스층(171) 상부에 일정한 폭을 가진 도전체로 형성된다. 제1도전층(173)은 은, 구리 및 알루미늄 등 다양한 금속 중 하나로 이루어질 수 있으나, 경제적인 측면 및 전기 전도도 측면에서 구리로 형성되는 것이 바람직하다.

제1커버층(175)은 외부로부터 유입되는 이물질이 제1도전층(173) 및 동박패턴으로 유입되는 것을 최소화하며, 외력에 의해 제1도전층(173) 및 동박패턴이 파손되는 것을 방지하는 역할을 수행한다. 또한 제1커버층(175)은 이웃한 회로 패턴들 사이의 전기적 연결을 절연하는 역할을 수행한다.

제2연성회로기판(180)은 제2베이스층(181), 제2도전층(183), 제2커버층(185)을 포함한다.

제2베이스층(181)은 제2연성회로기판(180)의 몸체가 되는 부분으로, 폴리이미드 재질로 이루어질 수 있고, 그 두께는 20um 정도로 형성될 수 있다. 제2베이스층(181)의 두께는 제2연성회로기판(180)의 유연성과 강성을 동시에 고려하면서 변형되지 않는 범위내에서 결정될 수 있다. 제2베이스층(181)의 배면으로는 신호배선 및 신호전극이 되는 동박패턴(미도시)이 형성될 수 있다. 이러한 동박패턴은 구리(Cu)재질로 이루어지며, 제2베이스층(181) 상의 구리는 패터닝 공정에서 에칭액에 의해 동박이 부식되도록 하여 회로를 형성할 수 있다.

제2도전층(183)은 제2베이스층(181) 하부에 일정한 폭을 가진 도전체로 형성된다. 제2도전층(183)은 은, 구리 및 알루미늄 등 다양한 금속 중 하나로 이루어질 수 있으나, 경제적인 측면 및 전기 전도도 측면에서 구리로 형성되는 것이 바람직하다.

제2커버층(185)은 외부로부터 유입되는 이물질이 제2도전층(183) 및 동박패턴으로 유입되는 것을 최소화하며, 외력에 의해 제2도전층(183) 및 동박패턴이 파손되는 것을 방지하는 역할을 수행한다. 또한 제2커버층(185)은 이웃한 회로 패턴들 사이의 전기적 연결을 절연하는 역할을 수행한다.

제1연성회로기판(170) 및 제2연성회로기판(180)은 접착부재(210)를 통해 부착될 수 있다. 구체적으로, 제1베이스층(171)과 제2베이스층(181)은 접착부재(210)를 통해 부착될 수 있다. 접착부재(210)는 아크릴과 에폭시 수지를 포함하여 이루어질 수 있으나 이에 한정되는 것은 아니다.

커넥터(또는 비아; 220)는 은, 구리 및 알루미늄 등 다양한 금속 중 하나로 이루어질 수 있으나, 경제적인 측면 및 전기 전도도 측면에서 구리로 형성되는 것이 바람직하다.

다시 도 5를 참조하면, 제1연성회로기판(170)은 커넥터(220)를 통해 PCB(160) 및 제2연성회로기판(180)과 전기적으로 연결될 수 있다.

제1연성회로기판(170)의 제1도전층(173)은 커넥터(220)를 통해 제2연성회로기판(180)의 제2도전층(183)과 전기적으로 연결될 수 있고, 타이밍 컨트롤러(120)로부터 공급되는 게이트 타이밍 제어신호, 영상 데이터, 데이터 타이밍 제어신호 및 극성 제어신호는 커넥터(220)를 통해 제1연성회로기판(170)으로부터 제2연성회로기판(180)으로 전송된다.

제1연성회로기판(170)은 커넥터(220) 및 동박패턴(177)을 통해 PCB(160)와 전기적으로 연결될 수 있다. 1베이스층(171)의 배면에는 신호배선 및 신호전극이 되는 동박패턴(177)이 형성될 수 있고, 동박패턴(177)은 PCB(160)와 연결되어 접속 패드의 역할을 할 수 있다. 제1도전층(173)은 커넥터(220)를 통해 동박패턴(177) 및 PCB(160)와 전기적으로 연결될 수 있고, PCB(160)의 타이밍 컨트롤러(120)로부터 공급되는 게이트 타이밍 제어신호, 영상 데이터, 데이터 타이밍 제어신호 및 극성 제어신호는 동박패턴(177) 및 커넥터(220)를 통해 PCB(160)로부터 제1연성회로기판(170)으로 전송된다.

본 개시의 실시 예들에 따른 표시 장치는 연성회로기판(170 및 180)의 이중 구조를 통해 PCB(160)의 가로 폭을 줄일 수 있고, 제2연성회로기판(180)을 표시 패널(110)의 배면으로 벤딩하여도 커넥터(220)를 통해 제1연성회로기판(170)과 제2연성회로기판(180)을 전기적으로 연결할 수 있어, 표시 장치(100)의 세로 폭 또한 줄어들 수 있다.

도 6은 본 개시의 실시 예들에 따른 백라이트 유닛 및 연성회로기판의 벤딩 구조를 나타내는 단면도이다.

도 6을 참조하면, 표시 장치는 백라이트 유닛(BLU) 및 커버 쉴드(CS)를 포함한다. 이하 중복되는 설명은 생략하도록 한다.

표시 패널(110)은 액정층(미도시)을 사이에 두고 대향하는 상부 유리 기판(111)과 하부 유리 기판(113)을 포함한다.

하부 유리 기판(113)은 데이터 라인들 게이트 라인들 등의 신호배선과 TFT가 형성되고, TFT는 게이트 라인으로부터의 스캔 신호에 응답하여 데이터 라인으로부터 액정셀 쪽으로 전송될 데이터신호를 전환하게 된다. 데이터 라인과 게이트 라인 사이의 부화소 영역에는 부화소 전극이 형성되고, 부화소 전극과 대향하는 공통 전극은 TN 모드 및 VA 모드와 같은 수직전계 구동방식에서는 상부 유리 기판(111)에 형성되며, IPS 모드와 FFS 모드와 같은 수평전계 구동방식에서는 부화소 전극과 함께 하부 유리 기판(113)에 형성된다.

하부 유리 기판(113)의 일측부에는 데이터 라인들, 게이트 라인들 각각이 접속되는 패드 영역이 형성되고, 이 패드 영역에 데이터 구동 IC(130)가 COG 방식에 의해 실장될 수 있다.

상부 유리 기판(111)에는 컬러 필터, 블랙 매트릭스 등이 형성된다. 상부 유리 기판(111)에는 상부 편광 시트가, 하부 유리 기판(113)의 배면에는 하부 편광 시트가 부착되며, 액정과 접하는 게면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성될 수 있다.

백라이트 유닛(BLU)은 표시 패널(110)에 광을 조사하는 광원(LED), 반사판(REF), 도광판(LGP), 확산판(DIF), 광학시트(OPT), 가이드 패널(GP), 커버 바텀(CB)을 포함한다.

광원(LED)은 회로기판, 회로기판에 장착되어 있는 발광 다이오드, 및 커버 등을 포함하여 구성된다. 발광 다이오드는 도광판(LGP)에 백색광을 공급한다. 발광 다이오드는 적색, 녹색, 청색을 각각 발광하는 서브 발광 다이오드를 포함할 수 있으며, 이들 서브 발광 다이오드에서 공급되는 빛이 혼합되어 백색광을 공급한다. 발광 다이오드는 회로기판을 통해 광원 구동부로부터 전원을 공급받는다. 발광 다이오드는 반도체의 p-n형 접합구조를 이용하여 주입된 소수캐리어를 만들어 내고, 이들의 재결합에 의해 발광되는 소자이다. 그래서 발광 다이오드의 밝기는 흐르는 전류의 양에 의해 제어된다.

도광판(LGP)은 직사각형의 평판 타입이며 광원(LED)으로부터 빛을 받아 확산시트(DIF)에 면광으로 공급한다. 도광판(LGP)은 아크릴 계통의 폴리메틸메타아크릴레이트(PMMA)로 이루어질 수 있으며 표시 패널(110)에 대응되는 직사각형 형상이다.

도광판(LGP) 하부에 반사판(REF)이 마련되어 있다. 반사판(REF)은 광원(LED)으로부터의 빛 중 도광판(LGP) 하부로 입사되는 빛을 반사시켜 상부를 향하도록 한다. 반사판(REF)은 폴리에틸렌테레프탈레이트(PET)나 폴리카보네이트(PC)로 만들어질 수 있으며 은이나 알루미늄이 코팅되어 있을 수도 있다.

확산판(DIF)은 베이스판과 베이스판에 형성된 구슬 모양의 비들을 포함하는 코팅층으로 이루어져 잇다. 확산판(DIF)는 도광판(LGP)을 통해 공급된 빛을 확산시켜 휘도를 균일하게 한다.

광학시트(OPT)는 1매 이상의 프리즘 시트, 1매 이상의 확산시트 등을 포함하여 확산판(DIF)으로부터 입사되는 빛을 확산하고 표시 패널(110)의 광입사면에 대하여 실질적으로 수직인 각도로 빛의 진행경로를 굴절시킨다. 광학시트(OPT)는 DBEF(dual brightness enhancement film)를 더 포함할 수도 있다.

가이드 패널(GP), 커버 바텀(CB), 및 커버 쉴드(CS)는 표시 패널(110)과 백라이트 유닛(BLU)을 고정하기 위한 가이드 및 케이스 부재들이다. 커버 바텀(CB)은 광원(LED)을 수납하여 지지한다. 커버 바텀(CB)의 배면에는 고정 부재로 제2연성회로기판(180)이 부착될 수 있다. 커버 쉴드(CS)는 표시 패널(110)과 백라이트 유닛(BLU) 뿐만 아니라 PCB(160)를 수납하여 지지하도록 형성될 수 있다.

제2연성회로기판(180)은 자신의 하부에 폴리아미드(Polyimide)로 형성된 베이스 필름 층과, 베이스 필름층의 상부에 일정한 폭을 가진 도전체로 형성된 도전층과, 도전층의 상부에 폴리아미드로 형성된 커버 필름층으로 구성되어 있다. 제2연성회로기판(180)은 표시 패널(110)과 커버 바텀(CB)의 체결 후에 ACF를 매개체로 하여 구동 IC들(130, 140)의 패드전극들에 전기적으로 접속된다. 그리고, 제2연성회로기판(180)은 체결된 표시 패널(110)과 커버 바텀(CB)의 측면에서 두 번 벤딩된 후 커버 바텀(CB)의 배면에 부착되게 된다.

실시 예들에 따라, 제2연성회로기판(180)의 제1부분은 표시 패널(110)과 제1연성회로기판(170) 사이에 배치되고, 제2부분은 벤딩되어 표시 패널(110)의 배면 상에 배치될 수 있다. 예컨대, 제2연성회로기판(180)의 상기 제2부분은 백라이트 유닛(BLU)의 배면으로 벤딩될 수 있고, 커버 바텀(CB)의 배면에 부착될 수 있다.

표시 장치의 제작 과정에서 제2연성회로기판(180)과 제1연성회로기판(170)은 접착 테이프를 통해 고정되어 있을 수 있다. 이러한 접착 테이프는 제2연성회로기판(180)이 벤딩되어 백라이트 유닛(BLU)과 고정되는 과정에서 제거될 수 있다.

본 개시의 실시예들에 따른 표시 장치는 제2연성회로기판(180)을 벤딩하여 커버 바텀(CB)에 부착시키는 구조이므로, 베젤 영역의 축소가 가능하다. 즉, 제2연성회로기판(180)이 벤딩되어 들어간 부분만큼 베젤 영역의 세로 방향으로의 축소를 가능하게 할 수 있고, 전술한 바와 같이 PCB(160)의 가로 폭을 축소시킴에 따라 베젤 영역의 축소를 가능하게 할 수 있으므로, 표시 장치의 베젤 영역이 전체적으로 축소될 수 있는 효과가 있다.

본 개시가 속하는 기술분야의 통상의 지식을 가진 자는 본 개시가 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 개시의 범위는 상기 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 개시의 범위에 포함되는 것으로 해석되어야 한다.

100: 표시 장치 110: 표시 패널
120: 타이밍 컨트롤러 130: 데이터 구동 IC
140: 게이트 구동 IC 150: 전원 회로
160: PCB 170: 제1연성회로기판
180: 제2연성회로기판 210: 접착부재
220: 커넥터

Claims (12)

1. 부화소들을 포함하는 표시 패널;
   상기 표시 패널의 구동을 제어하기 위한 구동 제어 신호들을 출력하도록 구성되는 PCB;
   상기 PCB와 연결된 제1연성회로기판; 및
   상기 제1연성회로기판 및 상기 표시 패널과 연결된 제2연성회로기판을 포함하고,
   상기 제2연성회로기판의 제1부분은 상기 표시 패널과 상기 제1연성회로기판 사이에 배치되고, 상기 제2연성회로기판의 제2부분은상기 표시 패널의 배면으로 벤딩되는, 표시 장치.
2. 제1항에 있어서,
   상기 표시 장치는,
   상기 표시 패널로 데이터 전압을 공급하는 데이터 구동 IC; 및
   상기 표시 패널로 게이트 전압을 공급하는 게이트 구동 IC를 포함하고,
   상기 데이터 구동 IC 및 게이트 구동 IC는 상기 PCB를 통해 출력된 상기 구동 제어 신호를 수신하는, 표시 장치.
3. 제2항에 있어서,
   상기 데이터 구동 IC는 복수이고,
   상기 제2연성회로기판의 가로 폭은 상기 복수의 데이트 구동 IC들의 가로 폭의 합보다 큰, 표시 장치.
4. 제3항에 있어서,
   상기 제2연성회로기판은 상기 표시 패널의 중앙부를 기준으로 좌우측에 하나씩 배치되고,
   상기 표시 패널의 중앙부를 기준으로 좌측에 배치된 데이터 구동 IC들의 가로 폭의 합은 상기 좌측에 배치된 제2연성회로기판의 가로 폭보다 작고,
   상기 표시 패널의 중앙부를 기준으로 우측에 배치된 데이터 구동 IC들의 가로 폭의 합은 상기 우측에 배치된 제2연성회로기판의 가로 폭보다 작은, 표시 장치.
5. 제3항에 있어서,
   상기 제2연성회로기판과 상기 복수의 데이터 구동 IC들을 연결하는 제1배선을 더 포함하고,
   상기 제1배선은 상기 제2연성회로기판 및 상기 복수의 데이터 구동 IC들과 수직으로 교차하는, 표시 장치.
6. 제1항에 있어서,
   상기 제1연성회로기판은,
   상기 제2연성회로기판과 연결된 일단부 및 상기 PCB와 연결된 타단부를 포함하고,
   상기 일단부의 가로 폭은 상기 타단부의 가로 폭보다 큰, 표시 장치.
7. 제1항에 있어서,
   상기 제1연성회로기판과 상기 제2연성회로기판을 전기적으로 연결하는 커넥터를 더 포함하는, 표시 장치.
8. 제7항에 있어서,
   상기 제1연성회로기판은,
   제1베이스층;
   제1베이스층의 상부에 일정한 폭을 가진 도전체로 형성되는 제1도전층; 및
   제1도전층을 덮는 제1커버층을 포함하고,
   상기 제2연성회로기판은
   제2베이스층;
   제2베이스층의 하부에 일정한 폭을 가진 도전체로 형성되는 제2도전층; 및
   제2 도전층을 덮는 제2커버층을 포함하며,
   상기 커넥터는 상기 제1도전층과 상기 제2도전층을 전기적으로 연결하는, 표시 장치.
9. 제1항에 있어서,
   상기 표시 장치는, 상기 PCB 상에 배치되고, 상기 구동 제어 신호를 생성하도록 구성되는 타이밍 컨트롤러를 더 포함하는, 표시 장치.
10. 제1항에 있어서,
    상기 표시 장치는 상기 표시 패널에 빛을 공급하는 백라이트 유닛을 더 포함하고,
    상기 제2연성회로기판의 상기 제2부분은 상기 백라이트 유닛의 배면으로 벤딩되어 부착된, 표시 장치.
11. 제10항에 있어서,
    상기 백라이트 유닛은,
    상기 표시 패널에 공급하기 위한 빛을 제공하는 광원; 및
    상기 광원을 수납하고 지지하기 위한 커버 바텀을 포함하고,
    상기 제2연성회로기판의 상기 제2부분은 상기 커버 바텀의 배면으로 벤딩되어 부착된, 표시 장치.
12. 제1항에 있어서,
    상기 PCB의 가로 폭은 상기 표시 패널의 가로 폭보다 작은, 표시 장치.
    
    

Images