KR20210082647A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20210082647A
KR20210082647A KR1020190174804A KR20190174804A KR20210082647A KR 20210082647 A KR20210082647 A KR 20210082647A KR 1020190174804 A KR1020190174804 A KR 1020190174804A KR 20190174804 A KR20190174804 A KR 20190174804A KR 20210082647 A KR20210082647 A KR 20210082647A
Authority
KR
South Korea
Prior art keywords
electrode
connection electrode
adhesive member
layer
substrate
Prior art date
Application number
KR1020190174804A
Other languages
Korean (ko)
Inventor
박형주
강한샘
정보균
김석
신은정
신정철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190174804A priority Critical patent/KR20210082647A/en
Publication of KR20210082647A publication Critical patent/KR20210082647A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

In a display device according to the exemplary embodiment of the present specification, the display device includes a vertical LED element arranged on a substrate and including a first electrode, an active layer, and a second electrode, a first connection electrode connected to the first electrode, a second connection electrode connected to the second electrode; a pixel circuit that provides a drive current to the vertical LED device, and an adhesive member in contact with the second electrode. In addition, the second connection electrode and the adhesive member overlap the vertical LED element between the substrate and the vertical LED element. Accordingly, the LED element can be stably attached to the substrate, and a high-resolution trademark display device can be realized.

Description

표시 장치{DISPLAY DEVICE}display device {DISPLAY DEVICE}

본 명세서는 표시 장치에 관한 것으로서, 보다 상세하게는 수직형 LED(Light Emitting Diode)를 이용한 표시 장치에 관한 것이다.This specification relates to a display device, and more particularly, to a display device using a vertical light emitting diode (LED).

현재까지 널리 이용되고 있는 액정 표시 장치(Liquid Crystal Display Device; LCD), 유기 발광 표시 장치(Organic Light Emitting Display Device; OLED), 및 양자점 표시 장치(Quantum Dot Display Device; QD)는 그 적용 범위가 점차 확대되고 있다.Liquid Crystal Display Device (LCD), Organic Light Emitting Display Device (OLED), and Quantum Dot Display Device (QD), which have been widely used up to now, have gradually expanded their application range. is expanding

상술한 표시 장치들은 이미지를 구현하기 위하여 복수의 발광 소자를 표시 장치의 기판 상에 배치하고, 각각의 발광 소자를 개별적으로 발광하도록 컨트롤하기 위해 구동 신호 또는 구동 전류를 공급하는 구동 소자를 발광 소자와 함께 기판 상에 배치하여, 기판 상에 배치된 복수의 발광 소자를 표시하고자 하는 정보의 배열대로 해석하여 기판 상에 표시하도록 한다.In the above-described display devices, a plurality of light emitting devices are disposed on a substrate of the display device to implement an image, and a driving device that supplies a driving signal or a driving current to control each light emitting device to individually emit light is provided with the light emitting device. Arranged together on a substrate, a plurality of light emitting devices arranged on the substrate are interpreted according to the arrangement of information to be displayed and displayed on the substrate.

액정 표시 장치는 자체 발광 방식이 아니므로 액정 표시 장치의 후면에 빛을 발광하도록 배치된 백라이트 유닛이 필요하다. 백라이트 유닛은 액정 표시 장치의 두께를 증가시키고, 플렉서블하거나 원형 등과 같은 다양한 형태의 디자인으로 표시 장치를 구현하는데 제한이 있으며, 휘도 및 응답 속도가 저하될 수 있다.Since the liquid crystal display is not a self-emission method, a backlight unit disposed to emit light on the rear surface of the liquid crystal display is required. The backlight unit increases the thickness of the liquid crystal display device, has limitations in implementing the display device in various designs such as flexible or circular shapes, and may reduce luminance and response speed.

한편, 자체 발광 소자가 있는 표시 장치는 광원을 내장하는 표시 장치보다 얇게 구현될 수 있으므로, 플렉서블하고 접을 수 있는 표시 장치를 구현할 수 있다. 자체 발광 소자가 있는 표시 장치는 발광층으로 유기물을 포함하는 유기 발광 표시 장치와 LED를 발광 소자로 사용하는 LED 표시 장치 등이 있을 수 있는데, 유기 발광 표시 장치 또는 LED 표시 장치와 같은 자체 발광 표시 장치는 별도의 광원이 필요 없기 때문에 더욱 얇거나 다양한 형태의 표시 장치로 활용될 수 있다.Meanwhile, a display device having a self-luminous element may be implemented to be thinner than a display device having a built-in light source, and thus a flexible and foldable display device may be realized. A display device having a self-light emitting device may include an organic light emitting display device including an organic material as a light emitting layer and an LED display device using an LED as a light emitting device. Since a separate light source is not required, it can be used as a thinner or various types of display devices.

그러나, 유기물을 사용하는 유기 발광 표시 장치는 수분과 산소의 침투에 의한 유기 발광층과 전극 간의 산화현상 등 불량 픽셀이 발생되기 쉬우므로 산소와 수분의 침투를 최소화하기 위한 다양한 기술적 구성이 추가적으로 요구된다.However, in the organic light emitting display device using an organic material, since bad pixels such as oxidation between the organic light emitting layer and the electrode due to the penetration of moisture and oxygen are likely to occur, various technical configurations are additionally required to minimize the penetration of oxygen and moisture.

상술한 문제점을 해결하기 위해 근래에는 무기물을 사용하는 LED를 발광 소자로 사용하는 표시 장치에 대한 연구 및 개발이 진행되고 있으며, 이러한 발광 표시 장치는 고화질과 고신뢰성을 갖기 때문에 차세대 표시 장치로서 각광받고 있다.In order to solve the above problems, recently, research and development of a display device using an inorganic LED as a light emitting element is being conducted, and the light emitting display device has been in the spotlight as a next-generation display device because of its high image quality and high reliability. have.

LED 소자는 반도체에 전류를 흘려주면 빛을 내는 성질을 이용한 반도체 발광 소자로 조명, TV, 사이니지(signinage) 표시 장치, 및 타일링(tiling) 표시 장치 등 각종 표시 장치 등에 널리 활용되고 있다. LED 소자는 n형 전극과 p형 전극, 그리고 그 사이에 있는 활성층으로 구성된다. n형 전극 및 p형 전극은 각각 반도체로 형성된다. n형 전극과 p형 전극에 전류를 흘려주면 n형 전극으로부터의 전자와, p형 전극으로부터의 정공이 활성층에서 결합하여 빛을 낸다.An LED device is a semiconductor light emitting device that emits light when a current is passed through a semiconductor, and is widely used in various display devices such as lighting, TV, signage display, and tiling display. The LED device consists of an n-type electrode, a p-type electrode, and an active layer between them. The n-type electrode and the p-type electrode are each formed of a semiconductor. When a current flows through the n-type electrode and the p-type electrode, electrons from the n-type electrode and holes from the p-type electrode combine in the active layer to emit light.

LED 소자는 GaN와 같은 화합물 반도체로 구성되어 무기 재료 특성상 고 전류를 주입할 수 있어 고휘도를 구현할 수 있고, 열, 수분, 산소 등 환경 영향성이 낮아 고신뢰성을 갖는다.The LED device is composed of a compound semiconductor such as GaN, which can inject high current due to the nature of the inorganic material, thus realizing high luminance, and having low environmental impact such as heat, moisture, and oxygen, and thus has high reliability.

또한, LED 소자는 내부 양자 효율이 90% 수준으로 유기 발광 표시 장치보다 높으므로 고휘도의 영상을 표시할 수 있으며, 소모 전력이 낮은 표시 장치를 구현할 수 있는 장점이 있다.In addition, since the LED device has an internal quantum efficiency of 90%, which is higher than that of an organic light emitting diode display, a high-brightness image can be displayed and a display device with low power consumption can be realized.

또한, 유기 발광 표시 장치와는 달리 무기물을 사용하기에 산소와 수분의 영향이 미미한 수준으로 산소와 수분의 침투를 최소화하기 위한 별도의 봉지막 또는 봉지기판이 필요 없다. 따라서, 봉지막 또는 봉지기판을 배치함으로써 발생할 수 있는 마진 영역인 표시 장치의 비표시 영역을 최소화할 수 있는 장점이 있다.In addition, unlike the organic light emitting display device, since the inorganic material is used, there is no need for a separate encapsulation film or encapsulation substrate for minimizing the penetration of oxygen and moisture to a level where the effects of oxygen and moisture are insignificant. Accordingly, there is an advantage in that the non-display area of the display device, which is a margin area that may be generated by disposing the encapsulation film or the encapsulation substrate, can be minimized.

그러나, LED 소자와 같은 발광 소자는 별도의 반도체 기판을 사용하여 형성한 뒤, 구동 회로가 형성된 패널에 이식해야 하는 절차 등이 필요할 수 있다. 상술한 바와 같은 장점을 갖는 LED 표시 장치를 제공하기 위해서는 발광 소자를 패널에 이식하는 과정에서 많은 시간과 오류가 발생할 수 있으므로 이를 최소화할 수 있는 기술들이 필요하고, 이에 대한 많은 연구 활동들이 이루어지고 있다.However, a light emitting device, such as an LED device, may be formed using a separate semiconductor substrate, and then may require a procedure to be implanted in a panel on which a driving circuit is formed. In order to provide an LED display device having the above-described advantages, a lot of time and errors may occur in the process of implanting a light emitting device into a panel, so technologies that can minimize this are required, and many research activities are being conducted on this. .

LED 소자는 n형 전극 및 p형 전극이 LED 소자의 동일면에 형성된 수평형 LED 소자과 n형 전극 및 p형 전극이 서로 마주보고 형성된 수직형 LED로 구분될 수 있다. The LED device may be classified into a horizontal LED device in which an n-type electrode and a p-type electrode are formed on the same surface of the LED device, and a vertical LED device in which an n-type electrode and a p-type electrode face each other.

수평형 LED 소자를 기판에 이식하는 경우, 동일 발광 면적의 수직형 LED 소자에 비해 면적이 최대 두 배로 커지므로 LED 소자의 재료비가 증가하게 되고, 고해상도 표시 장치가 요구될수록 LED 소자를 전사하는 공정에서 접착 불량이 증가하게 된다.When a horizontal LED device is implanted on a substrate, the area is up to twice that of a vertical LED device having the same light emitting area, so the material cost of the LED device increases, and as a high-resolution display device is required, the process of transferring the LED device Adhesion failure increases.

이에 본 명세서의 발명자들은 위에서 언급한 문제점을 인식하여, LED 소자가 차지하는 면적을 감소시키고 대면적 및 대량 생산이 가능한 LED 소자를 포함하는 표시 장치를 발명하였다.Accordingly, the inventors of the present specification have recognized the above-mentioned problems, and have invented a display device including an LED device capable of reducing the area occupied by the LED device and capable of large area and mass production.

본 명세서의 실시예에 따른 해결 과제는 LED 소자가 기판에 안정적으로 부착될 수 있도록 구현된 표시 장치를 제공하는 것이다.An object to be solved according to an embodiment of the present specification is to provide a display device in which an LED element can be stably attached to a substrate.

본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The tasks of the present specification are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.

본 명세서의 일 실시예에 따른 표시 장치에 있어서, 표시 장치는 기판에 배열되어 제1 전극, 활성층, 및 제2 전극을 포함하는 수직형 LED 소자, 제1 전극과 연결된 제1 연결 전극, 제2 전극과 연결된 제2 연결 전극, 수직형 LED 소자에 구동 전류를 제공하는 픽셀 회로, 및 제2 전극과 접촉하는 접착부재를 포함한다. 그리고, 제2 연결 전극 및 접착부재는 기판과 수직형 LED 소자 사이에서 수직형 LED 소자와 중첩한다. 따라서, LED 소자가 기판에 안정적으로 부착될 수 있고 고해상표 표시 장치 구현이 가능하다.In the display device according to the exemplary embodiment of the present specification, the display device includes a vertical LED device arranged on a substrate and including a first electrode, an active layer, and a second electrode, a first connection electrode connected to the first electrode, and a second electrode A second connection electrode connected to the electrode, a pixel circuit providing a driving current to the vertical LED element, and an adhesive member contacting the second electrode. In addition, the second connecting electrode and the adhesive member overlap the vertical LED element between the substrate and the vertical LED element. Accordingly, the LED element can be stably attached to the substrate and a high-resolution trademark display device can be realized.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 명세서의 실시예들에 따르면, 기판과 LED 소자 사이에 제2 연결 전극 및 접착부재를 형성하고 제2 연결 전극을 접착부재에 마련된 홈에 형성함으로써, LED 소자와 기판 사이의 접착력을 향상시킬 수 있다.According to the embodiments of the present specification, by forming the second connection electrode and the adhesive member between the substrate and the LED device and forming the second connection electrode in the groove provided in the adhesive member, the adhesive force between the LED device and the substrate can be improved. have.

그리고, 본 명세서의 실시예들에 따르면, 기판과 LED 소자 사이에 접착부재를 마련하고 접착부재의 상부 및 하부에 제2 연결 전극과 단차 보상층을 마련함으로써, LED 소자와 기판 사이의 접착력을 향상시킬 수 있다.And, according to the embodiments of the present specification, by providing an adhesive member between the substrate and the LED device and providing a second connection electrode and a step difference compensation layer on the upper and lower portions of the adhesive member, the adhesive force between the LED device and the substrate is improved can do it

그리고, 본 명세서의 실시예들에 따르면, LED 소자에 단차 보상 구조물을 마련하고, 단차 보상 구조물이 마련된 LED 소자를 제2 연결 전극이 형성된 접착부재 상에 부착시킴으로써, LED 소자와 기판 사이의 접착력을 향상시킬 수 있다.And, according to the embodiments of the present specification, by providing a step compensation structure on the LED device, and attaching the LED device having the step compensation structure on the adhesive member on which the second connection electrode is formed, the adhesive force between the LED device and the substrate is increased. can be improved

그리고, 본 명세서의 실시예들에 따르면, 픽셀 회로를 덮고있는 보호층 상에 절연층을 형성함으로써, 평탄면을 제공하고 수직형 LED 소자의 위치를 고정할 수 있다.And, according to the embodiments of the present specification, by forming an insulating layer on the protective layer covering the pixel circuit, it is possible to provide a flat surface and fix the position of the vertical LED device.

이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.Since the contents of the specification described in the problems to be solved above, the means for solving the problems, and the effects do not specify the essential characteristics of the claims, the scope of the claims is not limited by the matters described in the contents of the specification.

도 1은 본 명세서의 일 실시예에 따른 표시 장치를 나타낸 평면도이다.
도 2는 도 1에 도시된 일 실시예에 따른 단위픽셀의 구성을 설명하기 위한 회로도이다.
도 3은 본 명세서의 일 실시예에 따른 LED 소자가 배치된 서브픽셀을 도시한 평면도이다.
도 4 및 도 5는 본 명세서의 일 실시예에 따른 LED 소자가 배치된 서브픽셀을 각각 다른 방향에서 자른 단면도이다.
도 6 및 도 7은 각각 본 명세서의 일 실시예에 따른 LED 소자의 단면도이다.
도 8a 내지 도 8e는 도 4의 본 명세서의 일 실시예에 따른 LED 소자를 패널에 이식하는 단계를 나타낸 도면이다.
1 is a plan view illustrating a display device according to an exemplary embodiment of the present specification.
FIG. 2 is a circuit diagram illustrating a configuration of a unit pixel according to the exemplary embodiment shown in FIG. 1 .
3 is a plan view illustrating a sub-pixel in which an LED device is disposed according to an exemplary embodiment of the present specification.
4 and 5 are cross-sectional views of subpixels on which LED devices are disposed according to an exemplary embodiment of the present specification, respectively, cut in different directions.
6 and 7 are cross-sectional views of an LED device according to an embodiment of the present specification, respectively.
8A to 8E are diagrams illustrating a step of implanting an LED device according to an embodiment of the present specification of FIG. 4 to a panel.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. Advantages and features of the present invention and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present invention are exemplary, and thus the present invention is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in a singular, the case in which the plural is included is included unless otherwise explicitly stated.

구성요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로', '직접', '인접한'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' One or more other parts may be placed between two parts unless , 'directly' and 'adjacent' are used.

시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간 적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, for example, when a temporal relationship is described as 'after', 'following', 'after', 'before', etc., 'immediately' or 'directly' Unless ' is used, cases that are not continuous may be included.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present specification may be partially or wholly combined or combined with each other, technically various interlocking and driving are possible, and each of the embodiments may be independently implemented with respect to each other or may be implemented together in a related relationship. may be

이하, 첨부된 도면을 참조하여 본 명세서의 실시예에 따른 표시 장치 및 표시 장치의 제조 방법에 대하여 설명하기로 한다.Hereinafter, a display device and a method of manufacturing the display device according to an exemplary embodiment of the present specification will be described with reference to the accompanying drawings.

도 1은 본 명세서의 일 실시예에 따른 표시 장치를 나타낸 평면도이고, 도 2는 도 1에 도시된 일 실시예에 따른 단위픽셀의 구성을 설명하기 위한 회로도이다.1 is a plan view illustrating a display device according to an exemplary embodiment of the present specification, and FIG. 2 is a circuit diagram illustrating a configuration of a unit pixel according to the exemplary embodiment shown in FIG. 1 .

도 1 및 도 2를 참고하면, 본 명세서의 일 실시예에 따른 표시 장치(100)는 복수의 단위픽셀(UP)이 있는 표시 영역(DA)과 비표시 영역(NDA)으로 구분된 기판(110)을 포함한다.1 and 2 , the display device 100 according to an exemplary embodiment of the present specification includes a substrate 110 divided into a display area DA having a plurality of unit pixels UP and a non-display area NDA. ) is included.

단위픽셀(UP)은 기판(110)의 전면(110a)에 있는 복수의 서브픽셀(SP1, SP2, SP3)로 구성될 수 있으며 통상적으로 적색(red), 청색(blue), 및 녹색(green)의 빛을 발광하는 서브픽셀(SP1, SP2, SP3)을 포함할 수 있으나 이에 한정되지 않고, 백색(white) 등의 빛을 발하는 서브픽셀을 포함할 수 있다.The unit pixel UP may include a plurality of sub-pixels SP1 , SP2 , and SP3 on the front surface 110a of the substrate 110 , and typically includes red, blue, and green colors. It may include, but is not limited to, the sub-pixels SP1 , SP2 , and SP3 emitting light of , and may include sub-pixels emitting white light or the like.

기판(110)은 트랜지스터들이 형성된 어레이 기판으로서, 플라스틱 재질 또는 유리 재질을 포함한다.The substrate 110 is an array substrate on which transistors are formed, and includes a plastic material or a glass material.

일 예에 따른 기판(110)은 불투명 또는 유색 폴리이미드(polyimide) 재질을 포함할 수 있다. 이 경우, 기판(110)을 평면 상태로 유지시키기 위해 기판(110)의 후면에 결합된 백 플레이트를 더 포함할 수도 있다. 일 예에 따른 백 플레이트는 플라스틱 재질, 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 재질을 포함할 수 있다. 일 예에 따른 기판(110)은 유리 기판일 수 있다. 예를 들어, 유리 재질의 기판(110)은 100㎛ 이하의 두께를 갖는 박형 유리 기판으로 플렉서블한 특성을 가질 수 있다.The substrate 110 according to an example may include an opaque or colored polyimide material. In this case, a back plate coupled to the rear surface of the substrate 110 may be further included to maintain the substrate 110 in a planar state. The back plate according to an example may include a plastic material, for example, a polyethylene terephthalate material. The substrate 110 according to an example may be a glass substrate. For example, the glass substrate 110 may have a flexible characteristic as a thin glass substrate having a thickness of 100 μm or less.

또한, 기판(110)은 두 장 이상의 기판의 합착 또는 두 층 이상의 층으로 구분될 수 있다. Also, the substrate 110 may be divided into two or more substrates or two or more layers.

비표시 영역(NDA)은 표시 영역(DA)을 제외한 기판(110) 상의 영역으로 정의될 수 있고, 표시 영역(DA)에 비해 상대적으로 좁은 폭(또는 크기)을 가질 수 있으며, 베젤 영역으로 정의될 수 있다.The non-display area NDA may be defined as an area on the substrate 110 excluding the display area DA, may have a relatively narrow width (or size) compared to the display area DA, and may be defined as a bezel area. can be

복수의 단위픽셀(UP) 각각은 표시 영역(DA)에 배치된다. 이 경우, 복수의 단위픽셀(UP) 각각은 X축 방향을 따라 미리 결정된 제1 기준 픽셀 피치(pixel pitch)를 가지게 되고 Y축 방향을 따라 미리 설정된 제2 기준 픽셀 피치를 가지도록 표시 영역(DA)에 배치된다. 제1 기준 픽셀 피치 및 제2 기준 픽셀 피치 각각은 X축 방향 또는 Y축 방향으로 인접한 단위픽셀(UP) 각각의 정 중앙부 간의 거리로 정의될 수 있다. Each of the plurality of unit pixels UP is disposed in the display area DA. In this case, each of the plurality of unit pixels UP has a predetermined first reference pixel pitch along the X-axis direction and the display area DA has a preset second reference pixel pitch along the Y-axis direction. ) is placed in Each of the first reference pixel pitch and the second reference pixel pitch may be defined as a distance between the central portions of each adjacent unit pixel UP in the X-axis direction or the Y-axis direction.

그리고, 단위픽셀(UP)을 이루는 서브픽셀(SP1, SP2, SP3) 간의 거리 또한 제1 기준 픽셀 피치 및 제2 기준 픽셀 피치와 유사하게 제1 기준 서브픽셀 피치 및 제2 기준 서브픽셀 피치로 정의될 수 있다.The distance between the sub-pixels SP1, SP2, and SP3 constituting the unit pixel UP is also defined as the first reference sub-pixel pitch and the second reference sub-pixel pitch similarly to the first reference pixel pitch and the second reference pixel pitch. can be

LED 소자(160)를 포함하는 표시 장치(100)는 비표시 영역(NDA)의 폭이 픽셀 피치 또는 서브픽셀 피치보다 작을 수 있으며, 픽셀 피치 또는 서브픽셀 피치보다 같거나 작은 길이의 비표시 영역(NDA)을 갖는 표시 장치(100)로, 예를 들어, 타일링 표시 장치를 구현하는 경우, 비표시 영역(NDA)이 픽셀 피치 또는 서브픽셀 피치보다 작으므로 베젤 영역이 실질적으로 없는 타일링 표시 장치를 구현할 수 있다.In the display device 100 including the LED element 160 , the width of the non-display area NDA may be smaller than the pixel pitch or the sub-pixel pitch, and the non-display area (NDA) having a length equal to or smaller than the pixel pitch or the sub-pixel pitch. NDA), for example, when a tiling display device is implemented, a tiling display device having substantially no bezel area is implemented because the non-display area NDA is smaller than a pixel pitch or a subpixel pitch. can

베젤 영역이 실질적으로 없거나 최소화된, 타일링 표시 장치 또는 멀티 스크린 표시 장치를 구현하기 위해 표시 장치(100)는 표시 영역(DA) 내에서 제1 기준 픽셀 피치, 제2 기준 픽셀 피치, 제1 기준 서브픽셀 피치, 및 제2 기준 서브픽셀 피치를 일정하게 유지할 수도 있으나, 표시 영역(DA)을 복수의 구역으로 정의하고 각각의 구역 내에서 상술한 피치의 길이를 서로 다르게 하되, 비표시 영역(NDA)과 인접한 구역의 픽셀 피치를 다른 구역보다 넓게 함으로써 더욱 베젤 영역의 크기를 상대적으로 픽셀 피치보다 작도록 할 수 있다. 이 경우, 서로 다른 픽셀 피치를 갖는 표시 장치(100)는 화상에 대한 왜곡 현상이 발생할 수 있으므로 설정된 픽셀 피치를 고려하여 인접한 구역과 비교 및 샘플링하는 방법으로 이미지 프로세싱을 하여 화상에 대한 왜곡 현상을 없애면서 베젤 영역을 줄일 수 있다.In order to implement a tiling display device or a multi-screen display device in which the bezel area is substantially absent or minimized, the display device 100 includes a first reference pixel pitch, a second reference pixel pitch, and a first reference sub-pixel in the display area DA. Although the pixel pitch and the second reference subpixel pitch may be kept constant, the display area DA is defined as a plurality of areas and the above-described pitch lengths are different in each area, but the non-display area NDA By making the pixel pitch of the region adjacent to the ? and the pixel pitch wider than the other regions, the size of the bezel region can be made smaller than the pixel pitch. In this case, since the display device 100 having different pixel pitches may cause image distortion, image processing is performed by comparing and sampling with an adjacent area in consideration of the set pixel pitch to eliminate image distortion. while reducing the bezel area.

도 2를 참고하여, 표시 장치(100)의 단위픽셀(UP)을 구성하는 서브픽셀(SP1, SP2, SP3)의 구성 및 구동 회로에 대해 설명한다. 픽셀 구동 라인들은 기판(110)의 전면(110a) 상에 마련되어 복수의 서브픽셀(SP1, SP2, SP3) 각각에 필요한 신호를 공급한다. 본 명세서의 일 실시예에 따른 픽셀 구동 라인들은 게이트 라인(GL), 데이터 라인(DL), 및 전원 라인을 포함한다. 게이트 라인(GL)은 제1 게이트 라인(GL1), 제2 게이트 라인(GL2), 및 에미션 라인(EL)을 포함하고, 전원 라인은 구동 전원 라인(DPL), 공통 전원 라인(CPL), 초기화 전원 라인(IL)을 포함한다.A configuration and a driving circuit of the sub-pixels SP1 , SP2 , and SP3 constituting the unit pixel UP of the display device 100 will be described with reference to FIG. 2 . The pixel driving lines are provided on the front surface 110a of the substrate 110 to supply signals necessary for each of the plurality of sub-pixels SP1 , SP2 , and SP3 . The pixel driving lines according to the exemplary embodiment of the present specification include a gate line GL, a data line DL, and a power line. The gate line GL includes a first gate line GL1 , a second gate line GL2 , and an emission line EL, and the power line includes a driving power line DPL, a common power line CPL, Includes an initialization power line (IL).

게이트 라인(GL)은 기판(110)의 전면(110a) 상에 마련되는 것으로, 기판(110)의 수평 축 방향(X)을 따라 길게 연장되면서 수직 축 방향(Y)을 따라 일정한 간격으로 이격된다.The gate lines GL are provided on the front surface 110a of the substrate 110 , and are spaced apart at regular intervals along the vertical axis direction Y while extending long along the horizontal axis direction X of the substrate 110 . .

데이터 라인(DL)은 게이트 라인(GL)과 교차하도록 기판(110)의 전면(110a) 상에 마련된 것으로, 기판(110)의 수직 축 방향(Y)을 따라 길게 연장되면서 수평 축 방향(X)을 따라 일정한 간격으로 이격된다.The data line DL is provided on the front surface 110a of the substrate 110 to intersect the gate line GL, and extends along the vertical axis direction Y of the substrate 110 in the horizontal axis direction X. are spaced at regular intervals along the

구동 전원 라인(DPL)은 데이터 라인(DL)과 나란하도록 기판(110) 상에 마련되는 것으로, 데이터 라인(DL)과 함께 형성될 수 있다. 그리고, 구동 전원 라인(DPL) 각각은 외부로부터 제공되는 픽셀 구동 전원을 인접한 서브픽셀(SP1, SP2, SP3)에 공급한다. 예를 들어, 구동 전원 라인(DPL)은 복수의 단위픽셀(UP) 마다 하나씩 마련될 수 있다. 이 경우, 단위픽셀(UP)을 구성하는 적어도 세 개의 서브픽셀(SP1, SP2, SP3)은 하나의 구동 전원 라인(DPL)을 공유한다. 이에 따라, 각 서브픽셀(SP1, SP2, SP3)의 구동을 위한 구동 전원 라인(DPL)의 개수를 감소시킬 수 있고, 감소된 구동 전원 라인(DPL)의 개수만큼 각 단위픽셀(UP)의 개구율을 증가시키거나 각 단위픽셀(UP)의 크기를 감소시킬 수 있다.The driving power line DPL is provided on the substrate 110 to be parallel to the data line DL, and may be formed together with the data line DL. In addition, each of the driving power lines DPL supplies the pixel driving power provided from the outside to the adjacent sub-pixels SP1 , SP2 , and SP3 . For example, one driving power line DPL may be provided for each of the plurality of unit pixels UP. In this case, at least three sub-pixels SP1 , SP2 , and SP3 constituting the unit pixel UP share one driving power line DPL. Accordingly, the number of driving power lines DPL for driving each of the sub-pixels SP1, SP2, and SP3 can be reduced, and the aperture ratio of each unit pixel UP by the reduced number of driving power lines DPL. may be increased or the size of each unit pixel UP may be decreased.

공통 전원 라인(CPL)은 게이트 라인(GL)과 나란하도록 기판(110) 상에 마련되는 것으로, 게이트 라인(GL)과 함께 형성될 수 있다. 그리고, 공통 전원 라인(CPL)은 외부로부터 제공되는 공통 전원을 인접한 서브픽셀(SP1, SP2, SP3)에 공급한다.The common power line CPL is provided on the substrate 110 to be parallel to the gate line GL, and may be formed together with the gate line GL. In addition, the common power line CPL supplies the common power provided from the outside to the adjacent sub-pixels SP1 , SP2 , and SP3 .

서브픽셀(SP1, SP2, SP3) 각각은 게이트 라인(GL)과 데이터 라인(DL)에 의해 정의되는 서브픽셀 영역에 마련된다. 그리고, 서브픽셀(SP1, SP2, SP3) 각각은 실제 빛이 발광되는 최소 단위의 영역으로 정의될 수 있다.Each of the subpixels SP1 , SP2 , and SP3 is provided in a subpixel area defined by the gate line GL and the data line DL. In addition, each of the sub-pixels SP1 , SP2 , and SP3 may be defined as an area of a minimum unit in which light is actually emitted.

서로 인접한 적어도 세 개의 서브픽셀(SP1, SP2, SP3)은 컬러 표시를 위한 하나의 단위픽셀(UP)을 구성할 수 있다. 예를 들어, 하나의 단위픽셀(UP)은 수평 축 방향(X)을 따라 서로 인접한 적색 서브픽셀(SP1), 녹색 서브픽셀(SP2), 및 청색 서브픽셀(SP3)을 포함하며, 휘도 향상을 위해 백색 서브픽셀을 더 포함할 수도 있다. 본 명세서에서 도시된 서브픽셀들의 배치 구조는 스트라이프 형태이지만 이에 한정되지는 않는다. At least three sub-pixels SP1 , SP2 , and SP3 adjacent to each other may constitute one unit pixel UP for color display. For example, one unit pixel UP includes a red sub-pixel SP1, a green sub-pixel SP2, and a blue sub-pixel SP3 adjacent to each other along the horizontal axis direction X, and improves luminance. It may further include a white sub-pixel for the purpose. Although the arrangement structure of the sub-pixels shown in this specification is a stripe shape, it is not limited thereto.

본 명세서의 일 실시예에 따른 복수의 서브픽셀(SP1, SP2, SP3) 각각은 픽셀 회로(120) 및 LED 소자(160)을 포함한다.Each of the plurality of sub-pixels SP1 , SP2 , and SP3 according to the exemplary embodiment of the present specification includes a pixel circuit 120 and an LED element 160 .

픽셀 회로(120)는 각 서브픽셀(SP1, SP2, SP3)에 정의된 회로 영역에 마련되어 인접한 게이트 라인(GL), 데이터 라인(DL), 및 전원 라인에 연결된다. 픽셀 회로(120)는 구동 전원 라인(DPL)을 통해 제공되는 픽셀 구동 전원을 기반으로, 게이트 라인(GL)을 통해 제공되는 스캔 펄스에 응답하여 데이터 라인(DL)을 통해 제공되는 데이터 신호에 따라 LED 소자(160)에 흐르는 전류를 제어한다. 본 명세서의 일 실시예에 따른 픽셀 회로(120)는 T1 트랜지스터(T1), T2 트랜지스터(T2), T3 트랜지스터(T3), T4 트랜지스터(T4), T5 트랜지스터(T5), 구동 트랜지스터(DT), 및 커패시터(Cst)를 포함한다. T3 트랜지스터(T3), T4 트랜지스터(T4), 및 구동 트랜지스터(DT)는 응답 특성이 좋은 PMOS형 박막 트랜지스터로 구현되고, T1 트랜지스터(T1), T2 트랜지스터(T2), 및 T5 트랜지스터(T5)는 오프 커런트 특성이 좋은 NMOS형 박막 트랜지스터로 구현될 수 있다. 다만, 본 발명의 기술적 사상은 이에 한정되지는 않는다. 예를 들어, T1 트랜지스터(T1) 내지 T5 트랜지스터(T5), 및 구동 트랜지스터(DT) 중에서 적어도 하나의 트랜지스터는 오프 커런트 특성이 좋은 NMOS형 박막 트랜지스터로 구현되고, 나머지 트랜지스터들은 응답 특성이 좋은 PMOS형 박막 트랜지스터로 구현될 수도 있다. 또는 T1 트랜지스터(T1) 내지 T5 트랜지스터(T5), 그리고 구동 트랜지스터(DT) 모두 PMOS형 박막 트랜지스터로 구현할 수도 있다.The pixel circuit 120 is provided in a circuit region defined in each of the subpixels SP1 , SP2 , and SP3 and is connected to the adjacent gate line GL, the data line DL, and the power supply line. The pixel circuit 120 is configured according to a data signal provided through the data line DL in response to a scan pulse provided through the gate line GL based on the pixel driving power provided through the driving power line DPL. The current flowing through the LED element 160 is controlled. The pixel circuit 120 according to an embodiment of the present specification includes a T1 transistor T1, a T2 transistor T2, a T3 transistor T3, a T4 transistor T4, a T5 transistor T5, a driving transistor DT, and a capacitor Cst. The T3 transistor T3 , the T4 transistor T4 , and the driving transistor DT are implemented as a PMOS type thin film transistor having good response characteristics, and the T1 transistor T1 , the T2 transistor T2 , and the T5 transistor T5 are It can be implemented as an NMOS type thin film transistor having good off-current characteristics. However, the technical spirit of the present invention is not limited thereto. For example, at least one of the T1 transistors T1 to T5 transistors T5 and the driving transistor DT is implemented as an NMOS type thin film transistor having good off-current characteristics, and the remaining transistors are PMOS type transistors having good response characteristics. It may be implemented as a thin film transistor. Alternatively, the T1 transistors T1 to T5 transistors T5 and the driving transistor DT may all be implemented as PMOS type thin film transistors.

LED 소자(160)는 서브픽셀(SP1, SP2, SP3) 각각에 실장된다. LED 소자(160)는 해당 서브픽셀의 픽셀 회로(120)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 픽셀 회로(120), 즉 구동 트랜지스터(DT)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광한다. 본 명세서의 일 실시예에 따른 LED 소자(160)는 적색 광, 녹색 광, 청색 광, 및 백색 광 중 어느 하나의 광을 방출하는 광 소자 또는 발광 다이오드 칩일 수 있다. 여기서, 발광 다이오드 칩은 1 내지 100 마이크로미터의 스케일을 가질 수 있으나 이에 한정되지 않고, 서브픽셀 영역 중 픽셀 회로(120)가 차지하는 회로 영역을 제외한 나머지 발광 영역의 크기보다 작은 크기를 가질 수 있다.The LED element 160 is mounted on each of the sub-pixels SP1 , SP2 , and SP3 . The LED element 160 is electrically connected to the pixel circuit 120 of the corresponding sub-pixel and the common power line CPL, so that the current flowing from the pixel circuit 120, that is, the driving transistor DT, to the common power line CPL. lighted by The LED device 160 according to an embodiment of the present specification may be an optical device or a light emitting diode chip emitting any one of red light, green light, blue light, and white light. Here, the light emitting diode chip may have a scale of 1 to 100 micrometers, but is not limited thereto, and may have a size smaller than the size of the remaining light emitting areas except for the circuit area occupied by the pixel circuit 120 among the subpixel areas.

구동 트랜지스터(DT)는 구동 트랜지스터(DT)의 게이트-소스 간 전압에 따라 LED 소자(160)에 흐르는 전류를 조절하는 구동 소자이다. 구동 트랜지스터(DT)는 제1 노드(N1)에 연결된 게이트 전극, 구동 전원 라인(DPL)에 연결된 소스 전극, 및 제2 노드(N2)에 연결된 드레인 전극을 포함한다. The driving transistor DT is a driving device that controls a current flowing through the LED device 160 according to the gate-source voltage of the driving transistor DT. The driving transistor DT includes a gate electrode connected to the first node N1 , a source electrode connected to the driving power line DPL, and a drain electrode connected to the second node N2 .

T1 트랜지스터(T1)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결되고, 제1 게이트 신호에 따라 스위칭된다. T1 트랜지스터(T1)의 게이트 전극은 제1 게이트 신호가 인가되는 제1 게이트 라인(GL1)에 연결된다. T1 트랜지스터(T1)는 턴-온시 구동 트랜지스터(DT)의 소스 전극과 드레인 전극을 연결시킴으로서 다이오드 커넥션(diode-connection)된다. 이 경우, T1 트랜지스터(T1)는 구동 트랜지스터(DT)의 문턱전압 인자를 감지하여 보상한다. The T1 transistor T1 is connected between the first node N1 and the second node N2 and is switched according to the first gate signal. The gate electrode of the T1 transistor T1 is connected to the first gate line GL1 to which the first gate signal is applied. The T1 transistor T1 is diode-connected by connecting the source electrode and the drain electrode of the driving transistor DT during turn-on. In this case, the T1 transistor T1 senses and compensates the threshold voltage factor of the driving transistor DT.

T2 트랜지스터(T2)는 데이터 라인(DL)과 제3 노드(N3) 사이에 연결되고, 제1 게이트 신호에 따라 스위칭된다. T2 트랜지스터(T2)의 게이트 전극은 제1 게이트 라인(GL1)에 연결된다. T2 트랜지스터(T2)는 턴-온되어 데이터 신호를 제3 노드(N3)에 인가한다.The T2 transistor T2 is connected between the data line DL and the third node N3 and is switched according to the first gate signal. The gate electrode of the T2 transistor T2 is connected to the first gate line GL1 . The T2 transistor T2 is turned on to apply a data signal to the third node N3 .

T3 트랜지스터(T3)는 제2 노드(N2)와 LED 소자(160) 사이에 연결되고, 에미션 라인(EL)을 통해 제공되는 에미션 신호에 따라 스위칭된다. T3 트랜지스터(T3)는 턴-온되어 구동 트랜지스터(DT)를 통해 흐르는 전류를 LED 소자(160)에 제공한다. T3 트랜지스터(T3)는 발광 문턱전압이 낮은 LED 소자(160)가 초기화 전압으로 인해 발광하지 않도록 제어한다.The T3 transistor T3 is connected between the second node N2 and the LED element 160 and is switched according to an emission signal provided through the emission line EL. The T3 transistor T3 is turned on to provide a current flowing through the driving transistor DT to the LED device 160 . The T3 transistor T3 controls the LED device 160 having a low emission threshold voltage not to emit light due to the initialization voltage.

T4 트랜지스터(T4)는 제3 노드(N3)와 초기화 전원 라인(IL) 사이에 연결되고, 에미션 신호에 따라 스위칭된다. T4 트랜지스터(T4)는 턴-온되어 초기화 전원 라인(IL)을 통해 제공되는 초기화 전원을 제3 노드(N3)에 제공하여 제3 노드(N3)의 전압을 초기화시킨다.The T4 transistor T4 is connected between the third node N3 and the initialization power line IL, and is switched according to the emission signal. The T4 transistor T4 is turned on and provides the initialization power provided through the initialization power line IL to the third node N3 to initialize the voltage of the third node N3 .

T5 트랜지스터(T5)는 제2 노드(N2)와 초기화 전원 라인(IL) 사이에 연결되고, 제2 게이트 라인(GL2)을 통해 제공되는 제2 게이트 신호에 따라 스위칭된다. T5 트랜지스터(T5)는 턴-온되어 초기화 전원을 제2 노드(N2)에 제공하여 제2 노드(N2)의 전압을 초기화시킨다.The T5 transistor T5 is connected between the second node N2 and the initialization power line IL, and is switched according to a second gate signal provided through the second gate line GL2 . The T5 transistor T5 is turned on to provide initialization power to the second node N2 to initialize the voltage of the second node N2 .

커패시터(Cst)는 제1 노드(N1)와 제3 노드(N3)의 중첩 영역에 마련되어 구동 트랜지스터(DT)의 게이트 전극에 공급되는 데이터 신호에 대응되는 전압을 저장하고, 저장된 전압으로 구동 트랜지스터(DT)를 턴-온시킨다.The capacitor Cst is provided in the overlapping region of the first node N1 and the third node N3 to store a voltage corresponding to the data signal supplied to the gate electrode of the driving transistor DT, and use the stored voltage to the driving transistor ( DT) is turned on.

이어서 픽셀 회로(120)의 구동에 대해서 설명한다. 도 2의 픽셀 회로(120)의 구동은 제1 초기화 구간, 제2 초기화 구간, 보상 구간, 유지 구간, 및 발광 구간으로 구분될 수 있다. 제1 초기화 구간에서 에미션 신호와 제2 게이트 신호는 게이트 온 전압 상태이므로, 제3 노드(N3)의 전압은 초기화되고 LED 소자(160)는 발광상태를 유지한다. 제2 초기화 구간에서 에미션 신호는 게이트 오프 전압으로 전환되고, 제1 게이트 신호는 게이트 온 전압으로 전환되며, 제2 게이트 신호는 게이트 온 전압을 유지하므로, LED 소자(160)는 발광을 멈추고, 제3 노드(N3)에 데이터 신호가 인가된다. 보상 구간에서는 제2 게이트 신호가 게이트 오프 전압으로 전환되고, T1 트랜지스터(T1)가 턴-온되므로 구동 트랜지스터(DT)가 다이오드 커넥션되어 문턱전압의 보상 과정이 수행된다. 유지 구간에서는 제1 게이트 신호, 제2 게이트 신호, 및 에미션 신호가 모두 게이트 오프 전압 상태이므로, 각 노드에는 이전 구간에 인가된 전압이 유지된다. 발광 구간 동안에는 에미션 신호가 게이트 온 전압으로 전환되면서 구동 트랜지스터(DT)로부터 제공되는 구동 전류에 의해 LED 소자(160)는 발광한다. 이 경우, 초기화 전압은 구동 전원보다 낮고, 공통 전원보다 큰 전압일 수 있다. 상술한 픽셀 회로(120)의 구동 전류는 구동 전원의 영향을 받지 않으므로 고해상도 표시 장치에서 균일한 화질을 구현할 수 있다.Next, driving of the pixel circuit 120 will be described. The driving of the pixel circuit 120 of FIG. 2 may be divided into a first initialization period, a second initialization period, a compensation period, a sustain period, and an emission period. In the first initialization period, since the emission signal and the second gate signal are in a gate-on voltage state, the voltage of the third node N3 is initialized and the LED device 160 maintains a light-emitting state. In the second initialization period, the emission signal is converted to the gate-off voltage, the first gate signal is converted to the gate-on voltage, and the second gate signal maintains the gate-on voltage, so that the LED device 160 stops light emission, A data signal is applied to the third node N3 . In the compensation section, the second gate signal is converted to a gate-off voltage, and the T1 transistor T1 is turned on, so that the driving transistor DT is diode-connected to perform a threshold voltage compensation process. In the sustain period, since the first gate signal, the second gate signal, and the emission signal are all gate-off voltage states, the voltage applied in the previous period is maintained at each node. During the light-emitting period, the LED element 160 emits light by the driving current provided from the driving transistor DT while the emission signal is converted to the gate-on voltage. In this case, the initialization voltage may be lower than the driving power and greater than the common power. Since the above-described driving current of the pixel circuit 120 is not affected by the driving power, a uniform image quality may be realized in a high-resolution display device.

본 명세서의 일 실시예에 따른 픽셀 회로(120)는 상술한 T1 트랜지스터(T1) 내지 T5 트랜지스터(T5), 구동 트랜지스터(DT), 및 커패시터(Cst)의 구성으로 한정되지 않고, 별도의 에미션 신호에 의해 제어되는 보조 트랜지스터 및/또는 보조 커패시터 등을 더 포함할 수 있다.The pixel circuit 120 according to the exemplary embodiment of the present specification is not limited to the configuration of the above-described T1 transistors T1 to T5 transistors T5, the driving transistor DT, and the capacitor Cst, but a separate emission It may further include an auxiliary transistor and/or auxiliary capacitor controlled by a signal.

도 3은 본 명세서의 일 실시예에 따른 LED 소자가 배치된 서브픽셀을 도시한 평면도이다.3 is a plan view illustrating a sub-pixel in which an LED element is disposed according to an embodiment of the present specification.

도 2에서 도시된 단위픽셀을 구성하고 있는 서브픽셀(SP1, SP2, SP3) 중 어느 하나의 서브픽셀(SP)을 도시한 평면도로, 서브픽셀(SP)은 LED 소자(160) 및 픽셀 회로(120)를 포함한다.A plan view showing any one of the sub-pixels SP among the sub-pixels SP1, SP2, and SP3 constituting the unit pixel shown in FIG. 2, wherein the sub-pixel SP includes an LED element 160 and a pixel circuit ( 120).

서브픽셀(SP)의 어느 일 영역에 픽셀 회로(120)가 배치되고 다른 영역에 LED 소자(160)가 배치된다. LED 소자(160)에 구동 전류를 제공하기 위해 픽셀 회로(120)와 LED 소자(160)에 연결되는 픽셀 전극(150)이 배치되고, 픽셀 전극(150)은 제2 컨택홀(CH2)을 통해 픽셀 회로(120)의 픽셀 연결 전극(125)과 컨택된다. 그리고, LED 소자(160)는 공통 전극(140)과 연결되고, 공통 전극(140)은 제1 컨택홀(CH1)을 통해 공통 연결 전극(127)과 연결된다.The pixel circuit 120 is disposed in one area of the sub-pixel SP and the LED element 160 is disposed in another area. The pixel circuit 120 and the pixel electrode 150 connected to the LED element 160 are disposed to provide a driving current to the LED element 160 , and the pixel electrode 150 is connected through the second contact hole CH2 . It is in contact with the pixel connection electrode 125 of the pixel circuit 120 . In addition, the LED element 160 is connected to the common electrode 140 , and the common electrode 140 is connected to the common connection electrode 127 through the first contact hole CH1 .

도 4 및 도 5는 본 명세서의 일 실시예에 따른 LED 소자가 배치된 서브픽셀을 각각 다른 방향에서 자른 단면도이다.4 and 5 are cross-sectional views of sub-pixels on which an LED device is disposed according to an exemplary embodiment of the present specification, respectively, cut in different directions.

도 4는 도 3의 A-A'를 따라 자른 단면도로서 픽셀 회로(120)와 연결관계를 나타낸다. 도 4를 참고하면, 본 명세서의 일 실시예에 따른 표시 장치(100)의 각 서브픽셀(SP1, SP2, SP3)은 픽셀 회로(120), 보호층(113), LED 소자(160), 절연층(142, 144), 픽셀 전극(150), 및 공통 전극(140)을 포함한다.FIG. 4 is a cross-sectional view taken along line A-A' of FIG. 3 and shows a connection relationship with the pixel circuit 120 . Referring to FIG. 4 , each sub-pixel SP1 , SP2 , and SP3 of the display device 100 according to an exemplary embodiment of the present specification includes a pixel circuit 120 , a protective layer 113 , an LED element 160 , and an insulating layer. layers 142 , 144 , a pixel electrode 150 , and a common electrode 140 .

도 2에서 설명한 바와 같이, 픽셀 회로(120)는 제1 트랜지스터(T1) 내지 제5 트랜지스터(T5), 구동 트랜지스터(DT), 및 커패시터(Cst)를 포함할 수 있다. 도 4에서는 이 중 LED 소자(160)와 연결된 T3 트랜지스터(T3) 및 LED 소자(160)를 대표로 도시하고 이에 대해 설명한다.As described with reference to FIG. 2 , the pixel circuit 120 may include first to fifth transistors T1 to T5 , a driving transistor DT, and a capacitor Cst. In FIG. 4 , the T3 transistor T3 and the LED device 160 connected to the LED device 160 are representatively shown and will be described.

T3 트랜지스터(T3)는 게이트 전극(GE), 반도체층(SCL), 소스 전극(SE), 및 드레인 전극(DE)을 포함한다. The T3 transistor T3 includes a gate electrode GE, a semiconductor layer SCL, a source electrode SE, and a drain electrode DE.

게이트 전극(GE)은 기판(110) 상에 게이트 라인(GL)과 동일층에 동일 물질로 형성되고, 게이트 절연층(112)에 의해 덮인다. 게이트 전극(GE)은 실리콘(Si) 등의 반도체 또는 도전성의 금속, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있다. 게이트 절연층(112)은 무기 물질로 이루어진 단일층 또는 복수의 층으로 구성될 수 있으며, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등으로 이루어질 수 있다. T3 트랜지스터(T3)의 게이트 전극은 에미션 라인(EL)으로부터 분기되거나 돌출될 수 있다.The gate electrode GE is formed of the same material on the same layer as the gate line GL on the substrate 110 and is covered by the gate insulating layer 112 . The gate electrode GE is a semiconductor such as silicon (Si) or a conductive metal, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium (Ti), nickel (Ni). ), neodymium (Nd), and copper (Cu), or an alloy of two or more, or a multilayer thereof. The gate insulating layer 112 may be formed of a single layer or a plurality of layers made of an inorganic material, and may be made of silicon oxide (SiOx), silicon nitride (SiNx), or the like. The gate electrode of the T3 transistor T3 may branch or protrude from the emission line EL.

반도체층(SCL)은 게이트 전극(GE)과 중첩되도록 게이트 절연층(112) 상에 미리 설정된 패턴 형태로 마련된다. 반도체층(SCL)은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 산화물(oxide), 및 유기물(organic material) 중 어느 하나로 이루어진 반도체 물질로 구성될 수 있지만, 이에 한정되지는 않는다.The semiconductor layer SCL is provided in a preset pattern shape on the gate insulating layer 112 to overlap the gate electrode GE. The semiconductor layer SCL may be formed of a semiconductor material made of any one of amorphous silicon, polycrystalline silicon, oxide, and an organic material, but is not limited thereto.

소스 전극(SE)은 반도체층(SCL)의 일측과 중첩되도록 배치되고, 데이터 라인(DL) 및 구동 전원 라인(DPL)과 동일층에 동일 물질로 형성될 수 있다.The source electrode SE may be disposed to overlap one side of the semiconductor layer SCL, and may be formed of the same material as that of the data line DL and the driving power line DPL.

드레인 전극(DE)은 반도체층(SCL)의 타측과 중첩되면서 소스 전극(SE)과 이격되도록 배치되고, 소스 전극(SE)과 동일층에 동일 물질로 함께 형성된다.The drain electrode DE is disposed to be spaced apart from the source electrode SE while overlapping the other side of the semiconductor layer SCL, and is formed together with the same material on the same layer as the source electrode SE.

소스 전극(SE) 및 드레인 전극(DE)은 실리콘(Si) 등의 반도체 또는 도전성의 금속, 예를 들어, 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd), 및 구리(Cu) 중 어느 하나이거나 둘 이상의 합금, 또는 이들의 다중층일 수 있다.The source electrode SE and the drain electrode DE may be formed of a semiconductor such as silicon (Si) or a conductive metal, for example, molybdenum (Mo), aluminum (Al), chromium (Cr), gold (Au), titanium ( Ti), nickel (Ni), neodymium (Nd), and copper (Cu) may be any one, an alloy of two or more, or a multilayer thereof.

보호층(113)은 픽셀 회로(120)를 덮도록 기판(110)의 전면 전체에 마련된다. 보호층(113)은 픽셀 회로(120)를 보호하면서 평탄면을 제공할 수 있다. 본 명세서의 일 실시예에 따른 보호층(113)은 벤조사이클로부텐(benzocyclobutene) 또는 포토 아크릴(photo acryl)과 같은 유기 물질로 이루어질 수 있다. 보호층(113)은 경우에 따라 픽셀 회로(120)를 보호하는 보호층과 픽셀 회로(120)의 단차를 평탄화시키는 평탄층을 별도로 구비할 수도 있다.The protective layer 113 is provided on the entire front surface of the substrate 110 to cover the pixel circuit 120 . The passivation layer 113 may provide a flat surface while protecting the pixel circuit 120 . The protective layer 113 according to an embodiment of the present specification may be made of an organic material such as benzocyclobutene or photo acryl. In some cases, the passivation layer 113 may separately include a passivation layer protecting the pixel circuit 120 and a planarization layer planarizing the step difference between the pixel circuit 120 .

LED 소자(160)는 픽셀 회로(120)와 공통 전원 라인(CPL)에 전기적으로 연결됨으로써 픽셀 회로(120)로부터 공통 전원 라인(CPL)으로 흐르는 전류에 의해 발광한다. 본 명세서의 일 실시예에 따른 LED 소자(160)는 제1 전극(162), 활성층(164), 및 제2 전극(166)을 포함한다. 본 명세서의 일 실시예에 따른 LED 소자(160)의 제1 전극(162)은 p형 전극으로 애노드 단자이고, 제2 전극(166)은 n형 전극으로 캐소드 단자이다. LED 소자(160)는 제1 전극(162)과 제2 전극(166) 사이에 흐르는 전류에 따른 전자와 정공의 재결합에 의해 발광한다.The LED element 160 is electrically connected to the pixel circuit 120 and the common power line CPL to emit light by a current flowing from the pixel circuit 120 to the common power line CPL. The LED device 160 according to an embodiment of the present specification includes a first electrode 162 , an active layer 164 , and a second electrode 166 . The first electrode 162 of the LED device 160 according to an embodiment of the present specification is a p-type electrode and is an anode terminal, and the second electrode 166 is an n-type electrode and is a cathode terminal. The LED element 160 emits light by recombination of electrons and holes according to a current flowing between the first electrode 162 and the second electrode 166 .

n형 반도체층은 음의 전하를 가지는 자유 전자가 캐리어로서 이동하여 전류가 생기는 반도체층으로서, n-GaN계 물질로 이루어질 수 있다. n-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, n형 반도체층의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, C 등이 사용될 수 있다.The n-type semiconductor layer is a semiconductor layer in which free electrons having a negative charge move as carriers to generate a current, and may be made of an n-GaN-based material. The n-GaN-based material may be GaN, AlGaN, InGaN, AlInGaN, or the like, and Si, Ge, Se, Te, C, etc. may be used as impurities used for doping the n-type semiconductor layer.

활성층(164)은 n형 반도체층 상에 배치되고, 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 가질 수 있다. 예를 들어, 활성층(164)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.The active layer 164 is disposed on the n-type semiconductor layer and may have a multi-quantum well (MQW) structure including a well layer and a barrier layer having a higher band gap than the well layer. For example, the active layer 164 may have a multi-quantum well structure such as InGaN/GaN.

p형 반도체층은 양의 전하를 가지는 정공이 캐리어로서 이동하여 전류가 생기는 반도체층으로서, p-GaN계 물질로 이루어질 수 있다. p-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, p형 반도체층의 도핑에 사용되는 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.The p-type semiconductor layer is a semiconductor layer in which positively charged holes move as carriers to generate a current, and may be made of a p-GaN-based material. The p-GaN-based material may be GaN, AlGaN, InGaN, AlInGaN, or the like, and Mg, Zn, Be, etc. may be used as impurities used for doping the p-type semiconductor layer.

p형 반도체층 상에는 오믹 접촉(ohmic contact)을 형성하기 위한 보조 전극이 형성될 수 있다. LED 소자(160)는 패널에 이식되면서 픽셀 전극(150)과 연결되어야하므로 보조 전극이 픽셀 전극(150)과 접촉하여 T3 트랜지스터(T3)를 통해 구동 전류를 공급받을 수 있다. 예를 들어 상부 발광 방식의 표시 장치의 경우, 보조 전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질일 수 있다.An auxiliary electrode for forming an ohmic contact may be formed on the p-type semiconductor layer. Since the LED element 160 needs to be connected to the pixel electrode 150 while being implanted in the panel, the auxiliary electrode may contact the pixel electrode 150 to receive a driving current through the T3 transistor T3 . For example, in the case of a top emission type display device, the auxiliary electrode may be a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

본 명세서의 일 실시예에 따른 LED 소자(160)는 보호층(113) 상에 접착부재(130)를 형성함으로써 부착될 수 있다.The LED device 160 according to an embodiment of the present specification may be attached by forming the adhesive member 130 on the protective layer 113 .

절연층(142, 144)은 LED 소자(160)를 덮도록 보호층(113) 및 접착부재(130) 상에 형성된다. 절연층(142, 144)은 보호층(113)의 전면, LED 소자(160)가 배치된 곳과 나머지 전면을 모두 덮을 수 있을 정도의 두께를 가지고 보호층(113) 상에 형성된다. 절연층(142, 144)은 제1 절연층(142) 및 제2 절연층(144)을 포함하는 다층구조의 평탄화층일 수 있다. 절연층(142, 144)은 보호층(113) 및 접착부재(130) 상에 평탄면을 제공하고, LED 소자(160)의 위치를 고정하는 역할을 한다.The insulating layers 142 and 144 are formed on the protective layer 113 and the adhesive member 130 to cover the LED device 160 . The insulating layers 142 and 144 are formed on the protective layer 113 to have a thickness sufficient to cover the entire surface of the protective layer 113 , where the LED element 160 is disposed, and the remaining entire surface. The insulating layers 142 and 144 may be planarization layers having a multilayer structure including the first insulating layer 142 and the second insulating layer 144 . The insulating layers 142 and 144 provide a flat surface on the protective layer 113 and the adhesive member 130 , and serve to fix the position of the LED element 160 .

픽셀 전극(150)은 LED 소자(160)의 제1 전극(162)을 T3 트랜지스터(T3)의 드레인 전극(DE)에 연결한다. 경우에 따라, LED 소자(160)의 제1 전극(162)은 T3 트랜지스터(T3)의 소스 전극(SE)에 연결될 수도 있다. LED 소자(160)의 제1 전극(162)에 연결되는 픽셀 전극(150)은 애노드 전극 또는 제1 연결 전극으로 정의될 수 있다. 픽셀 전극(150)은 절연층(142, 144) 상에 마련되고, 절연층(142, 144) 및 접착부재(130)를 관통하여 드레인 전극(DE)에 연결된 픽셀 연결 전극(125)과 접촉한다. 픽셀 연결 전극(125)은 보호층(113) 상에 형성되고, 보호층(113)에 형성된 컨택홀을 통해 T3 트랜지스터(T3)의 드레인 전극(DE)과 접촉한다. 픽셀 전극(150)은 표시 장치(100)가 전면 발광 방식일 경우 투명 도전 물질로 이루어지고, 표시 장치(100)가 후면 발광 방식일 경우 광 반사 도전 물질로 이루어질 수 있다. 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 이에 한정되지는 않는다. 광 반사 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 이에 한정되지는 않는다. 광 반사 도전 물질로 이루어진 픽셀 전극(150)은 광 반사 도전 물질을 포함하는 단일층 또는 단일층이 적층된 다중층으로 이루어질 수 있다.The pixel electrode 150 connects the first electrode 162 of the LED device 160 to the drain electrode DE of the T3 transistor T3. In some cases, the first electrode 162 of the LED element 160 may be connected to the source electrode SE of the T3 transistor T3. The pixel electrode 150 connected to the first electrode 162 of the LED element 160 may be defined as an anode electrode or a first connection electrode. The pixel electrode 150 is provided on the insulating layers 142 and 144 , and passes through the insulating layers 142 and 144 and the adhesive member 130 to contact the pixel connection electrode 125 connected to the drain electrode DE. . The pixel connection electrode 125 is formed on the passivation layer 113 and contacts the drain electrode DE of the T3 transistor T3 through a contact hole formed in the passivation layer 113 . The pixel electrode 150 may be formed of a transparent conductive material when the display device 100 is a top emission type, and may be formed of a light reflective conductive material when the display device 100 is a bottom emission type. The transparent conductive material may be indium tin oxide (ITO) or indium zinc oxide (IZO), but is not limited thereto. The light reflective conductive material may be, but is not limited to, Al, Ag, Au, Pt, or Cu. The pixel electrode 150 made of a light reflective conductive material may be formed of a single layer including a light reflective conductive material or a multi-layer in which single layers are stacked.

공통 전극(140)은 LED 소자(160)의 제2 전극(166)과 공통 전원 라인(CPL)을 전기적으로 연결하는 것으로, 캐소드 전극 또는 제2 연결 전극으로 정의될 수 있고, 픽셀 전극(150)과 동일한 물질로 이루어질 수 있다. 공통 전극(140)은 LED 소자(160)의 제2 전극(166)의 하면과 접촉하도록 접착부재(130) 상에 마련되어 공통 연결 전극(127)을 통해 공통 전원 라인(CPL)과 연결된다. 공통 전원 라인(CPL)은 기판(110)과 게이트 절연층(112) 사이에 형성되고, 공통 연결 전극(127)은 보호층(113) 상에 있고 픽셀 연결 전극(125)과 동일층에 동일 물질로 형성된다. 공통 연결 전극(127)은 보호층(113) 및 게이트 절연층(112)에 형성된 컨택홀을 통해 공통 전원 라인(CPL)과 접촉하고, 공통 전극(140)은 접착부재(130)에 형성된 컨택홀을 통해 공통 연결 전극(127)과 접촉한다. 이 경우, 공통 전원 라인(CPL)의 위치는 기판(110)과 게이트 절연층(112) 사이로 한정되지는 않는다. 공통 전원 라인(CPL)은 보호층(113) 하부에서 T3 트랜지스터(T3)의 게이트 전극(GE), 또는 소스 전극(SE) 및 드레인 전극(DE)과 동일층에 동일한 물질로 형성될 수 있다. 따라서, 공통 전원 라인(CPL)은 게이트 절연층(112)과 보호층(113) 사이에 형성될 수도 있다.The common electrode 140 electrically connects the second electrode 166 of the LED element 160 and the common power line CPL, and may be defined as a cathode electrode or a second connection electrode, and is a pixel electrode 150 . It may be made of the same material as The common electrode 140 is provided on the adhesive member 130 to contact the lower surface of the second electrode 166 of the LED element 160 and is connected to the common power line CPL through the common connection electrode 127 . The common power line CPL is formed between the substrate 110 and the gate insulating layer 112 , and the common connection electrode 127 is on the protective layer 113 and is made of the same material as the pixel connection electrode 125 . is formed with The common connection electrode 127 is in contact with the common power line CPL through a contact hole formed in the protective layer 113 and the gate insulating layer 112 , and the common electrode 140 is a contact hole formed in the adhesive member 130 . through the common connection electrode 127 . In this case, the position of the common power line CPL is not limited to between the substrate 110 and the gate insulating layer 112 . The common power line CPL may be formed of the same material on the same layer as the gate electrode GE of the T3 transistor T3 or the source electrode SE and the drain electrode DE under the passivation layer 113 . Accordingly, the common power line CPL may be formed between the gate insulating layer 112 and the passivation layer 113 .

도 5는 도 3의 B-B'를 따라 자른 단면도로서 LED 소자(160)와 픽셀 전극(150) 및 공통 전극(140) 사이의 적층 구조를 나타낸다. 도 5를 참고하면, 도 4에서 설명한 바와 같이, 기판(110) 상에 게이트 절연층(112) 및 보호층(113)이 형성되고 보호층(113) 상에 LED 소자(160)가 부착될 영역에 접착부재(130)가 마련된다. FIG. 5 is a cross-sectional view taken along line B-B' of FIG. 3 and shows a stacked structure between the LED element 160 and the pixel electrode 150 and the common electrode 140 . Referring to FIG. 5 , as described with reference to FIG. 4 , the gate insulating layer 112 and the protective layer 113 are formed on the substrate 110 , and the region where the LED device 160 is to be attached on the protective layer 113 . The adhesive member 130 is provided.

접착부재(130) 상에는 공통 전극(140)이 마련되는데 공통 전극(140)은 접착부재(130)의 상면에 형성된 홈(AH) 안에 위치하도록 한다. 그리고, 공통 전극(140)의 폭(CW)은 LED 소자(160)의 길이(LL)보다 작게 형성시킴으로써 LED 소자(160)가 접착부재(130)와 고정될 수 있고, LED 소자(160)의 제2 전극(166)과 전기적으로 도통시킬 수 있다. 접착부재(130)의 두께는 약 5㎛ 이하로 형성되고, 공통 전극(140)은 접착부재(130)의 두께와 동일하거나 작다.A common electrode 140 is provided on the adhesive member 130 , and the common electrode 140 is positioned in the groove AH formed on the upper surface of the adhesive member 130 . In addition, by forming the width CW of the common electrode 140 smaller than the length LL of the LED device 160 , the LED device 160 can be fixed to the adhesive member 130 , and It may be electrically connected to the second electrode 166 . The thickness of the adhesive member 130 is formed to be about 5 μm or less, and the common electrode 140 is equal to or smaller than the thickness of the adhesive member 130 .

공통 전극(140)이 마련된 접착부재(130) 상에는 LED 소자(160)가 부착되고, LED 소자(160) 상에 절연층(142, 144)이 형성된다. 그리고, 제2 절연층(144)에는 LED 소자(160)와 픽셀 전극(150)이 컨택할 수 있도록 컨택홀이 마련된다. 이 경우, 픽셀 전극(150)의 폭(PW)은 공통 전극(140)의 폭(CW)과 유사하다. 다만, 공통 전극(140)의 폭(CW)은 LED 소자(160)와 접착부재(130)의 접착력에 영향을 주기 때문에 공통 전극(140)의 폭(CW)은 픽셀 전극(150)의 폭(PW) 보다 작을 수 있다.The LED element 160 is attached to the adhesive member 130 provided with the common electrode 140 , and insulating layers 142 and 144 are formed on the LED element 160 . In addition, a contact hole is provided in the second insulating layer 144 so that the LED element 160 and the pixel electrode 150 can contact each other. In this case, the width PW of the pixel electrode 150 is similar to the width CW of the common electrode 140 . However, since the width CW of the common electrode 140 affects the adhesive force between the LED element 160 and the adhesive member 130 , the width CW of the common electrode 140 is the width (CW) of the pixel electrode 150 . PW) may be smaller than

도 6 및 도 7은 각각 본 명세서의 일 실시예에 따른 LED 소자의 단면도이다.6 and 7 are cross-sectional views of an LED device according to an embodiment of the present specification, respectively.

도 6은 도 3의 B-B'를 따라 자른 단면도로써 다른 실시예를 도시한다. 도 6은 도 5의 구조에서 단차 보상층(170)을 추가로 구비할 수 있다. 단차 보상층(170)은 보호층(113) 상에 마련되어 LED 소자(160) 아래에 형성된 공통 전극(140)으로 인한 단차를 보상해준다. 단차 보상층(170)은 공통 전극(140)의 양 옆에(Y 축을 따라) 배치되고, 두 개의 단차 보상층(170)의 폭(SW)과 공통 전극(140)의 폭(CW)의 합은 LED 소자(160)의 길이(LL)와 같거나 작을 수 있다. 두 개의 단차 보상층(170)의 폭(SW)과 공통 전극(140)의 폭(CW)의 합이 LED 소자(160)의 길이(LL) 보다 클 경우, 단차 보상층(170)과 공통 전극(140)이 중첩될 수 있는데 이 경우 오히려 단차 보상층(170)의 두께만큼의 단차가 발생하여 LED 소자(160)와 접착부재(130) 사이의 접착력에 방해가 될 수 있다. 이 경우, 접착부재(130)에 홈을 마련하지 않고 공통 전극(140)을 접착부재(130) 상에 형성할 수 있다. 공통 전극(140)에 의한 단차를 보상하기 위해서는 공통 전극(140)의 두께와 단차 보상층(170)의 두께는 동일하게 한다. 따라서, 접착부재(130)에 홈을 형성하지 않고 접착부재(130) 상에 공통 전극(140) 및 접착부재(130) 하부에 공통 전극(140)과 동일한 두께는 단차 보상층(170)을 마련함으로써 LED 소자(160)와 접착부재(130) 사이의 접착력을 향상시킬 수 있다.6 is a cross-sectional view taken along line B-B' of FIG. 3 and shows another embodiment. 6 may further include a step compensation layer 170 in the structure of FIG. 5 . The step compensation layer 170 is provided on the protective layer 113 to compensate for the step difference due to the common electrode 140 formed under the LED element 160 . The step compensation layer 170 is disposed on both sides (along the Y axis) of the common electrode 140 , and is the sum of the width SW of the two step compensation layers 170 and the width CW of the common electrode 140 . may be less than or equal to the length LL of the LED element 160 . When the sum of the width SW of the two step compensation layers 170 and the width CW of the common electrode 140 is greater than the length LL of the LED device 160 , the step compensation layer 170 and the common electrode 140 may be overlapped, and in this case, a step corresponding to the thickness of the step compensation layer 170 may be generated, which may interfere with the adhesive force between the LED element 160 and the adhesive member 130 . In this case, the common electrode 140 may be formed on the adhesive member 130 without providing a groove in the adhesive member 130 . In order to compensate for the step difference caused by the common electrode 140 , the thickness of the common electrode 140 and the thickness of the step difference compensation layer 170 are the same. Accordingly, without forming a groove in the adhesive member 130 , the common electrode 140 and the common electrode 140 under the adhesive member 130 are provided with a step difference compensation layer 170 having the same thickness as the common electrode 140 . By doing so, the adhesive force between the LED element 160 and the adhesive member 130 can be improved.

도 7은 도 3의 B-B'를 따라 자른 단면도로써 또 다른 실시예를 도시한다. 도 7은 도 5의 구조에서 단차 보상 구조물(168)을 추가로 구비할 수 있다. 단차 보상 구조물(168)은 LED 소자(160)가 기판(110)으로 전사되기 전 성장 기판에서 형성된다. 성장 기판에 형성된 LED 소자(160)의 제2 전극(166) 상에 단차 보상 구조물(168)을 패터닝하여 형성할 수 있다. 단차 보상 구조물(168)은 무기물질로 예를 들어 실리콘 산화물일 수 있고, 공통 전극(140)의 두께와 동일한 두께로 형성된다.7 is a cross-sectional view taken along line B-B' of FIG. 3 and shows another embodiment. 7 may further include a step compensation structure 168 in the structure of FIG. 5 . The step compensation structure 168 is formed on the growth substrate before the LED device 160 is transferred to the substrate 110 . The step compensation structure 168 may be patterned on the second electrode 166 of the LED device 160 formed on the growth substrate. The step compensation structure 168 may be made of an inorganic material, for example, silicon oxide, and is formed to have the same thickness as that of the common electrode 140 .

공통 전극(140)은 접착부재(130) 상에 마련되고, 단차 보상 구조물(168)이 마련된 LED 소자(160)는 접착부재(130) 및 공통 전극(140) 상에 전사된다. 이 경우, 공통 전극(140)의 폭(CW)과 두 개의 단차 보상 구조물(168)의 폭(TW)의 합은 LED 소자(160)의 길이(LL)보다 작을 수 있다. 공통 전극(140)의 폭(CW)과 두 개의 단차 보상 구조물(168)의 폭(TW)의 합이 LED 소자(160)의 길이(LL)와 같은 경우 공정 얼라인 공차에 따라 단차 보상 구조물(168)과 공통 전극(140)이 중첩되어 부착될 수 있으므로 공통 전극(140) 또는 단차 보상 구조물(168)의 폭은 공정 마진을 가지고 조절될 수 있다.The common electrode 140 is provided on the adhesive member 130 , and the LED device 160 provided with the step compensation structure 168 is transferred onto the adhesive member 130 and the common electrode 140 . In this case, the sum of the width CW of the common electrode 140 and the width TW of the two step compensation structures 168 may be smaller than the length LL of the LED device 160 . When the sum of the width CW of the common electrode 140 and the width TW of the two step compensation structures 168 is equal to the length LL of the LED device 160, the step compensation structure ( Since the common electrode 168 and the common electrode 140 may be overlapped and attached, the width of the common electrode 140 or the step compensation structure 168 may be adjusted with a process margin.

도 8a 내지 도 8e는 도 4의 본 명세서의 일 실시예에 따른 LED 소자를 패널에 이식하는 단계를 나타낸 도면이다. 8A to 8E are diagrams illustrating a step of implanting an LED device according to an embodiment of the present specification of FIG. 4 to a panel.

앞서 설명한 바와 같이, 수평형 LED 소자는 동일 발광 면적의 수직형 LED 소자에 비해 면적이 최대 두 배로 커지므로 LED 소자의 재료비가 증가하게 되므로 고해상도, 대화면 표시 장치에 적용하기 어렵다. 따라서, 이하에서는 상대적으로 낮은 비용으로 형성된 수직형 LED 소자를 포함하는 표시 장치의 제조 방법에 대해 설명한다.As described above, since the area of the horizontal LED device is twice as large as that of the vertical LED device having the same light emitting area, the material cost of the LED device is increased, so it is difficult to apply to a high-resolution, large-screen display device. Accordingly, a method of manufacturing a display device including a vertical LED element formed at a relatively low cost will be described below.

도 8a는 LED 소자(160)를 패널에 전사시키기 위한 공정으로, 픽셀 회로(120), 픽셀 회로(120)를 덮는 보호층(113), 픽셀 연결 전극(125), 및 공통 연결 전극(127)이 형성된 기판(110) 상에 LED 소자(160)를 전사하기 위한 접착부재(130)가 형성된다. 접착부재(130)는 보호층(113)의 전면 전체에 일정한 두께로 코팅되고, 컨택홀들(CH1, CH2)이 마련될 보호층(113)의 전면에 코팅된 접착부재(130)의 일부는 컨택홀 형성 공정에 의해 제거된다. 또는, 잉크젯과 같은 프린팅 공정을 통해 컨택홀들(CH1, CH2)이 마련될 영역을 제외하고 접착부재(130)가 보호층(113) 상에 도포될 수도 있다.8A is a process for transferring the LED element 160 to the panel. The pixel circuit 120 , the protective layer 113 covering the pixel circuit 120 , the pixel connection electrode 125 , and the common connection electrode 127 . An adhesive member 130 for transferring the LED element 160 is formed on the formed substrate 110 . The adhesive member 130 is coated on the entire front surface of the protective layer 113 to a predetermined thickness, and a portion of the adhesive member 130 coated on the front surface of the protective layer 113 where the contact holes CH1 and CH2 are to be provided. It is removed by a contact hole forming process. Alternatively, the adhesive member 130 may be applied on the protective layer 113 through a printing process such as inkjet, except for regions where the contact holes CH1 and CH2 are to be provided.

도 8b를 참고하면, 제1 컨택홀(CH1)에 의해 노출된 공통 연결 전극(127) 상에 공통 전극(140)이 형성된다. 공통 전극(140)은 LED 소자(160)의 제2 전극(166)과 접촉하기 위해 LED 소자(160)가 부착될 영역의 일부분을 차지하여 형성된다. 공통 전극(140)은 공통 전원 라인(CPL)을 통해 인가되는 공통 전원을 제2 전극(166)에 제공하기 위한 전극이므로, 픽셀 연결 전극(125) 상부에 형성된 제2 컨택홀(CH2)을 덮는 공통 전극(140)을 제거하기 위한 패터닝 공정이 수행된다. 이에 따라, 제2 컨택홀(CH2)에 형성된 픽셀 연결 전극(125)은 공기 중으로 노출되고, 공통 전극(140)은 제2 전극(166)의 바닥면 및 공통 연결 전극(127)과 접촉함으로써 제2 전극(166)과 공통 전원 라인(CPL)을 전기적으로 연결시킨다. Referring to FIG. 8B , the common electrode 140 is formed on the common connection electrode 127 exposed by the first contact hole CH1 . The common electrode 140 is formed by occupying a portion of a region to which the LED device 160 is to be attached in order to contact the second electrode 166 of the LED device 160 . Since the common electrode 140 is an electrode for providing the common power applied through the common power line CPL to the second electrode 166 , the common electrode 140 covers the second contact hole CH2 formed on the pixel connection electrode 125 . A patterning process for removing the common electrode 140 is performed. Accordingly, the pixel connection electrode 125 formed in the second contact hole CH2 is exposed to the air, and the common electrode 140 comes into contact with the bottom surface of the second electrode 166 and the common connection electrode 127 . The second electrode 166 is electrically connected to the common power line CPL.

도 8c를 참고하면, 접착부재(130) 및 제2 전극(166) 상에 LED 소자가 부착된다. 접착부재(130) 상에 LED 소자(160)를 전사하기 위해서는 LED 소자(160)를 성장 기판으로부터 분리하는 기판 분리 공정을 실시한다. 기판 분리 공정은 레이저 리프트 오프(Laser Lift-Off; LLO), 케미컬 리프트 오프(Chemical Lift Off; CLO), 스탬프로 압력을 가하는 방법 등일 수 있다. Referring to FIG. 8C , the LED element is attached to the adhesive member 130 and the second electrode 166 . In order to transfer the LED device 160 onto the adhesive member 130 , a substrate separation process of separating the LED device 160 from the growth substrate is performed. The substrate separation process may be laser lift-off (LLO), chemical lift-off (CLO), a method of applying pressure with a stamp, or the like.

성장 기판으로부터 분리되어 제2 전극(166)의 바닥면이 노출된 LED 소자(160)는 접착부재(130) 상에 제2 전극(166)과 중첩되어 배치된다. 접착부재(130)는 LED 소자(160)의 바닥면의 일부와 접촉되면서 LED 소자(160)를 패널에 1차적으로 고정시킬 수 있다. The LED device 160 separated from the growth substrate and having the bottom surface of the second electrode 166 exposed is disposed on the adhesive member 130 to overlap the second electrode 166 . The adhesive member 130 may primarily fix the LED element 160 to the panel while in contact with a portion of the bottom surface of the LED element 160 .

도 8d를 참고하면, 접착부재(130)를 통해 패널에 부착된 LED 소자(160) 및 기판(110) 전면에는 제1 절연층(142)이 기판(110) 상에 패터닝된 상태를 나타낸다. 제1 절연층(142)은 LED 소자(160), 공통 전극(140), 및 기판(110)의 전면에 증착되는 단계와 포토리소그래피(photolithography) 공정을 통해 제2 컨택홀(CH2) 상의 제1 절연층(142)을 제거하는 단계를 거쳐 형성된다. 제1 절연층(142)은 LED 소자(160)의 높이보다 낮은 두께로 형성되어 이어질 공정에서 LED 소자(160)의 상부를 노출시킬 수 있도록 한다. 이 경우, 제1 절연층(142)은 LED 소자(160)의 제2 전극(166)을 모두 감싸고 활성층(164)의 일부를 감싸며 제1 전극(162)을 노출시킬 수 있는 두께로 형성된다.Referring to FIG. 8D , the LED device 160 attached to the panel through the adhesive member 130 and the first insulating layer 142 on the front surface of the substrate 110 are patterned on the substrate 110 . The first insulating layer 142 is deposited on the entire surface of the LED device 160 , the common electrode 140 , and the substrate 110 and the first insulating layer 142 is formed on the second contact hole CH2 through a photolithography process. It is formed through a step of removing the insulating layer 142 . The first insulating layer 142 is formed to have a thickness lower than the height of the LED device 160 to expose the upper portion of the LED device 160 in a subsequent process. In this case, the first insulating layer 142 surrounds all of the second electrode 166 of the LED device 160 , surrounds a portion of the active layer 164 , and is formed to a thickness capable of exposing the first electrode 162 .

이어서, 제2 절연층(144)이 기판(110) 상에 패터닝된다. 제2 절연층(144)은 LED 소자(160) 및 기판(110)의 전면에 증착되는 단계와 제2 컨택홀(CH2) 및 제1 전극(162) 상의 제2 절연층(144)을 제거하는 단계를 거쳐 형성된다. 제2 절연층(144)은 LED 소자(160) 보다 높은 두께로 LED 소자(160)를 커버할 수 있도록 형성된다. 그리고, LED 소자(160)의 상부에 있는 제1 전극(162) 및 제2 컨택홀(CH2) 상의 제2 절연층(144)은 포토리소그래피 공정을 통해 제거된다.Then, the second insulating layer 144 is patterned on the substrate 110 . The second insulating layer 144 is deposited on the front surface of the LED device 160 and the substrate 110 and the second insulating layer 144 on the second contact hole CH2 and the first electrode 162 is removed. formed through steps. The second insulating layer 144 is formed to cover the LED device 160 with a thickness higher than that of the LED device 160 . In addition, the first electrode 162 on the LED device 160 and the second insulating layer 144 on the second contact hole CH2 are removed through a photolithography process.

이어서, 도 8e를 참고하면, 픽셀 전극(150)은 T3 트랜지스터(T3)의 드레인 전극(DE)을 통해 인가되는 전압을 제1 전극(162)에 제공하기 위한 전극으로, 픽셀 전극(150)은 제2 절연층(144)에 의해 노출된 LED 소자(160)의 상부 및 픽셀 연결 전극(125) 상에 형성된 제2 컨택홀(CH2)을 포함하여 기판(110) 상에 형성된다. 이 경우, 픽셀 전극(150)은 제1 전극(162)과 픽셀 연결 전극(125)을 전기적으로 연결시키기 위한 부분 이외의 영역에 형성된 부분을 제거하기 위한 패터닝 공정이 수행될 수 있다. 이에 따라, 인접한 서브픽셀과 절연된 픽셀 전극(150)을 형성할 수 있다.Subsequently, referring to FIG. 8E , the pixel electrode 150 is an electrode for providing a voltage applied through the drain electrode DE of the T3 transistor T3 to the first electrode 162 , and the pixel electrode 150 is The second contact hole CH2 formed on the upper portion of the LED device 160 exposed by the second insulating layer 144 and on the pixel connection electrode 125 is formed on the substrate 110 . In this case, a patterning process may be performed on the pixel electrode 150 to remove a portion formed in a region other than the portion for electrically connecting the first electrode 162 and the pixel connection electrode 125 . Accordingly, the pixel electrode 150 insulated from the adjacent sub-pixels may be formed.

본 명세서의 실시예에 따른 표시 장치 및 표시 장치의 제조방법은 다음과 같이 설명될 수 있다.The display device and the method of manufacturing the display device according to the exemplary embodiment of the present specification may be described as follows.

본 명세서의 일 실시예에 따른 표시 장치에 있어서, 표시 장치는 기판에 배열되어 제1 전극, 활성층, 및 제2 전극을 포함하는 수직형 LED 소자, 제1 전극과 연결된 제1 연결 전극, 제2 전극과 연결된 제2 연결 전극, 수직형 LED 소자에 구동 전류를 제공하는 픽셀 회로, 및 제2 전극과 접촉하는 접착부재를 포함한다. 그리고, 제2 연결 전극 및 접착부재는 기판과 수직형 LED 소자 사이에서 수직형 LED 소자와 중첩한다. 따라서, LED 소자가 기판에 안정적으로 부착될 수 있고 고해상표 표시 장치 구현이 가능하다.In the display device according to the exemplary embodiment of the present specification, the display device includes a vertical LED device arranged on a substrate and including a first electrode, an active layer, and a second electrode, a first connection electrode connected to the first electrode, and a second electrode A second connection electrode connected to the electrode, a pixel circuit providing a driving current to the vertical LED element, and an adhesive member contacting the second electrode. In addition, the second connecting electrode and the adhesive member overlap the vertical LED element between the substrate and the vertical LED element. Accordingly, the LED element can be stably attached to the substrate and a high-resolution trademark display device can be realized.

본 명세서의 다른 특징에 따르면, 제2 연결 전극은 접착부재에 형성된 홈안에 있을 수 있다.According to another feature of the present specification, the second connection electrode may be in a groove formed in the adhesive member.

본 명세서의 다른 특징에 따르면, 기판 및 수직형 LED 소자 사이에서 수직형 LED 소자와 중첩하는 단차 보상층을 더 포함할 수 있다. 그리고, 제2 연결 전극은 접착부재 상에 있고, 단차 보상층은 접착부재 하부에 있을 수 있다. 그리고, 단차 보상층은 제2 연결 전극의 양쪽에 배치되고, 제2 연결 전극의 폭과 제2 연결 전극의 양쪽에 배치된 단차 보상층의 폭의 합은 수직형 LED 소자의 길이와 같거나 작을 수 있다.According to another feature of the present specification, a step compensation layer overlapping the vertical LED device may be further included between the substrate and the vertical LED device. In addition, the second connection electrode may be on the adhesive member, and the step difference compensating layer may be on the bottom of the adhesive member. In addition, the step compensation layer is disposed on both sides of the second connection electrode, and the sum of the width of the second connection electrode and the width of the step compensation layer disposed on both sides of the second connection electrode is equal to or smaller than the length of the vertical LED element. can

본 명세서의 다른 특징에 따르면, 수직형 LED 소자는 단차 보상 구조물을 더 포함하고, 단차 보상 구조물은 제2 연결 전극과 동일층에 배치될 수 있다. 그리고, 단차 보상 구조물은 제2 연결 전극의 양쪽에 배치되고, 제2 연결 전극의 폭과 제2 연결 전극의 양쪽에 배치된 단차 보상층의 폭의 합은 수직형 LED 소자의 길이보다 작을 수 있다.According to another feature of the present specification, the vertical LED device may further include a step compensation structure, and the step compensation structure may be disposed on the same layer as the second connection electrode. In addition, the step compensation structure is disposed on both sides of the second connection electrode, and the sum of the width of the second connection electrode and the width of the step compensation layer disposed on both sides of the second connection electrode may be smaller than the length of the vertical LED device. .

본 명세서의 다른 특징에 따르면, 픽셀 회로 상에 보호층을 더 포함하고, 제2 연결 전극은 보호층 및 접착부재에 있는 컨택홀을 통해 공통 전원 라인에 연결될 수 있다.According to another feature of the present specification, a protective layer may be further included on the pixel circuit, and the second connection electrode may be connected to a common power line through a contact hole in the protective layer and the adhesive member.

본 명세서의 다른 특징에 따르면, 접착부재 상에서 수직형 LED 소자를 둘러싸는 제1 절연층 및 제1 절연층 상에 있는 제2 절연층을 포함할 수 있다. 그리고, 제2 절연층은 수직형 LED 소자의 상부의 일부 또는 전부를 덮지 않을 수 있다. 그리고, 제1 연결 전극은 제1 절연층, 제2 절연층, 및 접착부재에 있는 컨택홀을 통해 상기 픽셀 회로와 연결될 수 있다.According to another feature of the present specification, it may include a first insulating layer surrounding the vertical LED element on the adhesive member and a second insulating layer on the first insulating layer. In addition, the second insulating layer may not cover a part or all of the upper portion of the vertical LED device. In addition, the first connection electrode may be connected to the pixel circuit through a contact hole in the first insulating layer, the second insulating layer, and the adhesive member.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present invention have been described in more detail with reference to the accompanying drawings, the present invention is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit of the present invention. . Therefore, the embodiments disclosed in the present invention are not intended to limit the technical spirit of the present invention, but to explain, and the scope of the technical spirit of the present invention is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of the present invention should be construed by the claims, and all technical ideas within the scope equivalent thereto should be construed as being included in the scope of the present invention.

100 : 표시 장치
110 : 기판
112 : 게이트 절연층
113 : 보호층
130 : 접착부재
142 : 제1 절연층
144 : 제2 절연층
160 : LED 소자
162 : 제1 전극
164 : 활성층
166 : 제2 전극
100: display device
110: substrate
112: gate insulating layer
113: protective layer
130: adhesive member
142: first insulating layer
144: second insulating layer
160: LED element
162: first electrode
164: active layer
166: second electrode

Claims (11)

기판에 배열되어 제1 전극, 활성층, 및 제2 전극을 포함하는 수직형 LED 소자;
상기 제1 전극과 연결된 제1 연결 전극;
상기 제2 전극과 연결된 제2 연결 전극;
상기 수직형 LED 소자에 구동 전류를 제공하는 픽셀 회로; 및
상기 제2 전극과 접촉하는 접착부재를 포함하고,
상기 제2 연결 전극 및 상기 접착부재는 상기 기판과 상기 수직형 LED 소자 사이에서 상기 수직형 LED 소자와 중첩하는, 표시 장치.
a vertical LED device arranged on a substrate and including a first electrode, an active layer, and a second electrode;
a first connection electrode connected to the first electrode;
a second connection electrode connected to the second electrode;
a pixel circuit providing a driving current to the vertical LED element; and
an adhesive member in contact with the second electrode;
The second connection electrode and the adhesive member overlap the vertical LED element between the substrate and the vertical LED element.
제1항에 있어서,
상기 제2 연결 전극은 상기 접착부재에 형성된 홈안에 있는, 표시 장치.
According to claim 1,
and the second connection electrode is in a groove formed in the adhesive member.
제1항에 있어서,
상기 기판 및 상기 수직형 LED 소자 사이에서 상기 수직형 LED 소자와 중첩하는 단차 보상층을 더 포함하는, 표시 장치.
According to claim 1,
and a step compensation layer overlapping the vertical LED device between the substrate and the vertical LED device.
제3항에 있어서,
상기 제2 연결 전극은 상기 접착부재 상에 있고,
상기 단차 보상층은 상기 접착부재 하부에 있는, 표시 장치.
4. The method of claim 3,
The second connection electrode is on the adhesive member,
and the step difference compensating layer is under the adhesive member.
제3항에 있어서,
상기 단차 보상층은 상기 제2 연결 전극의 양쪽에 배치되고,
상기 제2 연결 전극의 폭과 상기 제2 연결 전극의 양쪽에 배치된 단차 보상층의 폭의 합은 상기 수직형 LED 소자의 길이와 같거나 작은, 표시 장치.
4. The method of claim 3,
The step difference compensation layer is disposed on both sides of the second connection electrode,
The sum of the width of the second connection electrode and the width of the step difference compensation layer disposed on both sides of the second connection electrode is equal to or smaller than the length of the vertical LED element.
제1항에 있어서,
상기 수직형 LED 소자는 단차 보상 구조물을 더 포함하고,
상기 단차 보상 구조물은 상기 제2 연결 전극과 동일층에 배치된, 표시 장치.
According to claim 1,
The vertical LED device further comprises a step compensation structure,
The step compensation structure is disposed on the same layer as the second connection electrode.
제6항에 있어서,
상기 단차 보상 구조물은 상기 제2 연결 전극의 양쪽에 배치되고,
상기 제2 연결 전극의 폭과 상기 제2 연결 전극의 양쪽에 배치된 단차 보상층의 폭의 합은 상기 수직형 LED 소자의 길이보다 작은, 표시 장치.
7. The method of claim 6,
The step compensation structure is disposed on both sides of the second connection electrode,
The sum of the width of the second connection electrode and the width of the step difference compensation layer disposed on both sides of the second connection electrode is smaller than the length of the vertical LED element.
제1항에 있어서,
상기 픽셀 회로 상에 보호층을 더 포함하고,
상기 제2 연결 전극은 상기 보호층 및 상기 접착부재에 있는 컨택홀을 통해 공통 전원 라인에 연결된, 표시 장치.
According to claim 1,
Further comprising a protective layer on the pixel circuit,
and the second connection electrode is connected to a common power line through a contact hole in the protective layer and the adhesive member.
제1항에 있어서,
상기 접착부재 상에서 상기 수직형 LED 소자를 둘러싸는 제1 절연층; 및
상기 제1 절연층 상에 있는 제2 절연층을 포함하는, 표시 장치.
According to claim 1,
a first insulating layer surrounding the vertical LED element on the adhesive member; and
and a second insulating layer on the first insulating layer.
제9항에 있어서,
상기 제2 절연층은 상기 수직형 LED 소자의 상부의 일부 또는 전부를 덮지 않는, 표시 장치.
10. The method of claim 9,
The second insulating layer does not cover a part or all of an upper portion of the vertical LED element.
제9항에 있어서,
상기 제1 연결 전극은 상기 제1 절연층, 상기 제2 절연층, 및 상기 접착부재에 있는 컨택홀을 통해 상기 픽셀 회로와 연결된, 표시 장치.
10. The method of claim 9,
and the first connection electrode is connected to the pixel circuit through a contact hole in the first insulating layer, the second insulating layer, and the adhesive member.
KR1020190174804A 2019-12-26 2019-12-26 Display device KR20210082647A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190174804A KR20210082647A (en) 2019-12-26 2019-12-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190174804A KR20210082647A (en) 2019-12-26 2019-12-26 Display device

Publications (1)

Publication Number Publication Date
KR20210082647A true KR20210082647A (en) 2021-07-06

Family

ID=76860756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190174804A KR20210082647A (en) 2019-12-26 2019-12-26 Display device

Country Status (1)

Country Link
KR (1) KR20210082647A (en)

Similar Documents

Publication Publication Date Title
KR102030323B1 (en) Display device and method of manufacturing the same
US11811012B2 (en) Light-emitting device, display device having same, and method for manufacturing same
US11100861B2 (en) Light emitting diode display device
EP3316302B1 (en) Light emitting diode display device
EP3576148B1 (en) Light emitting diode display device
KR102538424B1 (en) Light emitting device and display device using the same
KR102526352B1 (en) Thin film transistor and display panel using the same
US11289635B2 (en) Light emitting diode display apparatus and multi screen display apparatus using the same
KR20170023300A (en) Transparent display pannel transparent display device including the same
US11476397B2 (en) Display device and manufacturing method thereof
KR20190048988A (en) Light emitting diode display
KR101888857B1 (en) Light emitting device and display device using the same
KR101895600B1 (en) Display device and manufacturing method of the same
KR20210082647A (en) Display device
CN114762122A (en) LED display device
CN114868252A (en) Thin film transistor and display panel using the same
US11417636B2 (en) Display device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination