KR20210080585A - 실험 및 반응 표면 모델의 설계를 사용한 프로세스 최적화 - Google Patents
실험 및 반응 표면 모델의 설계를 사용한 프로세스 최적화 Download PDFInfo
- Publication number
- KR20210080585A KR20210080585A KR1020217019000A KR20217019000A KR20210080585A KR 20210080585 A KR20210080585 A KR 20210080585A KR 1020217019000 A KR1020217019000 A KR 1020217019000A KR 20217019000 A KR20217019000 A KR 20217019000A KR 20210080585 A KR20210080585 A KR 20210080585A
- Authority
- KR
- South Korea
- Prior art keywords
- processor
- response surface
- candidates
- tool
- metrology tool
- Prior art date
Links
- 230000004044 response Effects 0.000 title claims abstract description 107
- 238000013400 design of experiment Methods 0.000 title description 11
- 238000005457 optimization Methods 0.000 title description 11
- 238000005259 measurement Methods 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 83
- 239000004065 semiconductor Substances 0.000 claims description 42
- 230000000694 effects Effects 0.000 claims description 25
- 238000000540 analysis of variance Methods 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 description 42
- 235000012431 wafers Nutrition 0.000 description 35
- 238000001514 detection method Methods 0.000 description 30
- 238000005286 illumination Methods 0.000 description 21
- 230000008569 process Effects 0.000 description 21
- 238000013461 design Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000007689 inspection Methods 0.000 description 13
- 230000006870 function Effects 0.000 description 12
- 230000008859 change Effects 0.000 description 11
- 238000002474 experimental method Methods 0.000 description 11
- 238000012360 testing method Methods 0.000 description 11
- 238000003384 imaging method Methods 0.000 description 10
- 230000003993 interaction Effects 0.000 description 10
- 102000003712 Complement factor B Human genes 0.000 description 9
- 108090000056 Complement factor B Proteins 0.000 description 9
- 239000002131 composite material Substances 0.000 description 9
- 238000013500 data storage Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010993 response surface methodology Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 230000009021 linear effect Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 238000010200 validation analysis Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000003595 spectral effect Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000011284 combination treatment Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013383 initial experiment Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 238000013442 quality metrics Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012795 verification Methods 0.000 description 2
- 235000006719 Cassia obtusifolia Nutrition 0.000 description 1
- 235000014552 Cassia tora Nutrition 0.000 description 1
- 244000201986 Cassia tora Species 0.000 description 1
- 238000001134 F-test Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013480 data collection Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000013401 experimental design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000010076 replication Effects 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000013179 statistical model Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000012418 validation experiment Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
- H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Length Measuring Devices By Optical Means (AREA)
Abstract
계측 툴로부터의 측정을 사용하여, 계측 툴의 툴 설정 조합을 결정할 수 있다. 그런 다음 후보가 결정될 수 있으며, 각 후보에 대한 반응 표면 모델이 생성될 수 있다. 최대 반응을 제공하고 노이즈 소스에 덜 민감한 툴 설정의 후보 리스트가 반응 표면 모델로부터 결정될 수 있다. 후보 리스트는 각각 반응 표면 모델의 밀도가 높은 영역에서 나올 수 있다.
Description
본 개시는 프로세스 최적화에 관한 것이고, 특히 반도체 제조를 위한 프로세스 최적화에 관한 것이다.
반도체 제조 산업의 발전으로 수율 관리, 특히 계측 및 검사 시스템에 대한 요구가 더욱 높아지고 있다. 중요 치수는 계속 축소되고 있지만 업계는 고수익, 고부가가치 생산을 달성하기 위한 시간을 감소시켜야 한다. 수율 문제 감지부터 해결까지의 총 시간을 최소화하는 것이 반도체 제조사의 투자 수익률을 결정한다.
로직 및 메모리 디바이스와 같은 반도체 디바이스를 제조하는 것은, 통상적으로 다양한 피처 및 다중 레벨의 반도체 디바이스를 형성하기 위해 다수의 제조 프로세스를 사용하여 반도체 웨이퍼를 프로세싱하는 단계를 포함한다. 예를 들어, 리소그래피는 레티클로부터 반도체 웨이퍼 상에 배열된 포토레지스트로 패턴을 전사하는 단계를 포함하는 반도체 제조 프로세스이다. 반도체 제조 프로세스의 추가 실시예는, CMP(chemical-mechanical polishing), 에칭, 성막, 및 이온 주입을 포함하지만, 이것에 한정되지 않는다. 다수의 반도체 디바이스들은 단일 반도체 웨이퍼 상의 어레인지먼트로 제조되어 개별 반도체 디바이스들로 분리될 수 있다.
제조 프로세스에서 더 높은 수율을 촉진하여 수익을 높이기 위해, 반도체 제조 과정에서의 다양한 단계에서 웨이퍼 상의 결함을 검출하기 위해 검사 프로세스가 사용된다. 집적 회로(integrated circuit; IC)와 같은 반도체 디바이스의 제조에서 검사는 항상 중요한 부분이다. 그러나 반도체 디바이스의 크기가 감소함에 따라, 더 작은 결함이 디바이스가 고장하게 할 수 있기 때문에, 허용 가능한 반도체 디바이스를 성공적으로 제조하는 데 검사가 더욱 중요해진다. 예컨대, 반도체 디바이스의 크기가 감소함에 따라, 비교적 작은 결함이 반도체 디바이스에서의 원하지 않는 수차(aberration)를 초래할 수 있기 때문에, 감소된 크기의 결함의 검출이 요구된다.
또한, 프로세스를 모니터링하고 제어하기 위해 반도체 제조 중의 다수의 단계들에서 계측 프로세스가 사용된다. 계측 프로세스는 웨이퍼에서 결함이 검출되는 검사 프로세스와 달리 기존 검사 툴을 사용하여 결정될 수 없는 웨이퍼의 하나 이상의 특성을 측정하는 데 사용된다는 점에서 검사 프로세스와 상이하다. 하나 이상의 특성으로부터 프로세스의 퍼포먼스가 결정될 수 있도록, 웨이퍼의 하나 이상의 특성을 측정하는데 계측 프로세스가 사용될 수 있다. 예컨대, 계측 프로세스는 프로세스 동안 웨이퍼 상에 형성된 피쳐의 치수(예컨대, 라인 폭, 두께 등)를 측정할 수 있다. 또한, 웨이퍼의 하나 이상의 특성이 허용 가능하지 않으면(예컨대, 특성(들)에 대한 미리 결정된 범위를 벗어남), 프로세스에 의해 제조된 추가 웨이퍼가 허용 가능한 특성(들)을 갖도록, 프로세스의 하나 이상의 파라미터를 변경하기 위해 웨이퍼의 하나 이상의 특성의 측정이 사용될 수 있다.
더 엄격한 공차(tolerance)에 대한 수요 증가를 충족하기 위해 반도체 제조사에 의해 복잡한 프로세스 최적화 노력이 사용된다. 예컨대, 검사 및 계측 시스템 또는 동작이 최적화될 수 있다. 반도체 제조사는 일반적으로 정확한 측정을 제공하고 제어할 수 없거나 알려지지 않은 변동성 원인에 대해 강력한 장비 조건의 최적의 세트를 찾는다. 많은 반도체 제조사는 높은 정확도로 낮은 시간 대 결과(low time-to-results)를 추구한다.
다수의 계측 및 검수 툴은, 툴로부터의 최고의 성능을 얻기 위해 최적화될 필요가 있는 다수의 조정 가능한 설정(setting)을 갖는다. 조사해야 하는 파라미터 스페이스(parameter space)가 크기 때문에 계측 또는 검사 툴을 설정할 때 문제가 발생한다. 또한, 유입되는 웨이퍼의 필름과 구조가 시간이 지남에 따라 드리프트되면, 최적의 레시피 설정이 드리프트되어 재최적화가 필요할 수 있다.
이전에는 "무차별 대입 방법(brute force method)"이 사용 가능한 범위에서 모든 툴 설정을 변경했다. 불연속 설정(discrete setting)(예컨대, 비편광, s-편광, 또는 p 편광 조명)의 경우, 모든 퍼뮤테이션(permutation)이 테스트되었다. 연속 설정(예컨대, 초점 위치)의 경우, 스텝 사이즈(step size)를 선택함으로써 사용 가능한 전체 범위가 구분될(discretized) 수 있다. 필요한 실험의 총 수가 지나치게 많을 수 있다. 또한, 현재의 무차별 대입 방법은 고유한 프로세스 변동성을 설명할 수 없다.
따라서, 새로운 프로세스 최적화 기술과 시스템이 필요하다.
제1 실시형태에서 계측 툴이 제공된다. 계측 툴은, 빔을 생성하는 에너지 소스, 에너지 소스로부터 빔의 경로 내에 웨이퍼를 고정시키는 스테이지, 검출기, 및 검출기와 전자 통신하는 프로세서를 포함한다. 프로세서는, 복수의 측정을 수신하고; ANOVA(analysis of variance)를 사용하는 계측 툴 상의 툴 설정의 복수의 조합을 결정하고; 복수의 조합으로부터 후보를 결정하고; 각 후보에 대해 반응 표면 모델을 생성하고; 최대 반응을 제공하고 노이즈의 소스에 대해 가장 덜 민감한 툴 설정의 후보의 리스트를 결정하도록 구성된다. 후보의 리스트의 각 후보는 각각 반응 표면 모델의 밀도가 높은 영역에서 나온다.
프로세서는 또한, 계측 툴을 사용하여 반도체에 대한 측정을 수행하기 위한 명령어를 전송하도록 구성될 수 있다. 측정은 혼합 효과 모델(mixed effects model)에 의해 수집될 수 있다.
계측 툴의 조정 가능한 설정은 독립 변수가 될 수 있다.
후보의 리스트는 나머지 후보에 비해 계측 툴의 향상된 성능을 제공할 수 있다.
프로세서는 또한, 측정 품질에 기초한 스코어(score)를 결정하도록 구성될 수 있다.
반응 표면 모델은 3x3 반응 표면 모델이 될 수 있다.
프로세서는 또한, 후보의 리스트에 기초한 계측 툴에서의 하나 이상의 설정을 조정하도록 구성될 수 있다.
제2 실시형태에서 방법이 제공된다. 방법은 계측 툴로부터의 복수의 측정을 프로세서에서 수신하는 단계를 포함한다. 프로세서를 사용하여, 계측 툴에서의 툴 설정의 복수의 조합이 ANOVA를 사용하여 결정된다. 프로세서를 사용하여, 복수의 조합으로부터의 후보가 결정된다. 프로세서를 사용하여, 각 후보에 대해 반응 표면 모델이 생성된다. 프로세서를 사용하여, 최대 반응을 제공하고 노이즈의 소스에 가장 덜 민감한 툴 설정의 후보의 리스트가 결정된다. 후보의 리스트의 각 후보는 각각 반응 표면 모델의 밀도가 높은 영역에서 나온다.
방법은 계측 툴을 사용하여 반도체 웨이퍼에 대한 측정을 수행하는 단계를 더 포함할 수 있다. 측정은 혼합 효과 모델에 의해 수집될 수 있다.
계측 툴의 조정 가능한 설정은 독립 변수가 될 수 있다.
후보의 리스트는 나머지 후보에 비해 계측 툴의 향상된 성능을 제공할 수 있다.
방법은 측정 품질에 기초하여 스코어를 결정하는 단계를 더 포함할 수 있다.
반응 표면 모델은 3x3 반응 표면 모델이 될 수 있다.
방법은 프로세서를 사용하여 계측 툴에서의 하나 이상의 설정을 후보의 리스트를 사용하여 조정하는 단계를 더 포함할 수 있다.
프로그램이 저장된 비일시적 컴퓨터 판독 가능 매체는 프로세서가 제2 실시형태의 방법을 실행하게 명령하도록 구성될 수 있다.
본 개시의 특징 및 목적의 완전한 이해를 위해, 첨부 도면과 결합된 이하의 상세한 설명에 대한 참조가 이루어진다.
도 1은 본 개시에 따른 방법 실시형태의 플로우차트이다.
도 2는 본 개시에 따른 계측 시스템 실시형태의 블록 다이어그램이다.
도 3은 예시적 41x32 반응 표면이다.
도 4는 예시적 9x9 반응 표면이다.
도 5는 고정 효과에 대한 예시적인 타입 III 테스트의 표이다.
도 6a-6b는 4원 상호작용(4-way interaction)을 도시한다.
도 7a-7c는 상부 레시피 후보에 대한 예시적 반응 표면을 도시한다.
도 8은 예시적 결과를 도시한다.
도 1은 본 개시에 따른 방법 실시형태의 플로우차트이다.
도 2는 본 개시에 따른 계측 시스템 실시형태의 블록 다이어그램이다.
도 3은 예시적 41x32 반응 표면이다.
도 4는 예시적 9x9 반응 표면이다.
도 5는 고정 효과에 대한 예시적인 타입 III 테스트의 표이다.
도 6a-6b는 4원 상호작용(4-way interaction)을 도시한다.
도 7a-7c는 상부 레시피 후보에 대한 예시적 반응 표면을 도시한다.
도 8은 예시적 결과를 도시한다.
청구된 주제가 특정 실시형태에 의해 설명될 것이지만, 여기에 설명된 모든 장점 및 특징을 제공하지 않는 실시형태를 포함하는 다른 실시형태도 본 개시의 범위 내에 있다. 본 개시의 범위를 벗어나지 않으면서 다양한 구조적, 논리적, 프로세스 단계 및 전자적 변경이 이루어질 수 있다. 따라서, 본 개시의 범위는 청구범위의 참조에 의해서만 규정된다.
계측 시스템에 대한 프로세스 최적화 기술이 개시된다. 이 기술은 정확하고 검증 가능하여, 결과적으로 비용이 절감된다(즉, 결과 도달 시간). 이를 달성하기 위해, 설계 실험(designed experiment; DOE)을 구성하여 차이를 대조하고 광학 반응 세트를 최적화할 수 있는 전체 반응 표면으로부터 관심 후보 영역을 결정했다. 후보 설정 조건이 식별되면, 반응 표면 방법론을 사용하여 검증 단계에 대한 최적의 안정적인 반응의 포인트(point)를 보간한다(interpolate). 검증 단계는 고밀도 웨이퍼 샘플링을 사용할 수 있으며 성공 기준은 예컨대 4 nm 미만의 목표 잔류(targeted residual) |m|+3sigma 충족을 기반으로 할 수 있다. 목표 성공 기준은 일 실시예에서 결과 도달 시간을 93 % 이상 단축시키면서 달성되었다.
새로운 계측 툴에 대한 정밀 조정 기능이 추가됨에 따라, 더 엄격한 공차에 대한 증가하는 요구를 충족시키기 위해 복잡한 프로세스 최적화 노력이 필요할 수 있다. 계측 툴은 열악한 프로세스 조건에서 일관되게 정확한 측정을 수행해야 한다. 제어할 수 없거나 알려지지 않은 변동성의 원인(source)에 대해 견고할 수 있는 최적의 장비 조건 세트가 필요하다. 여기 개시된 기술은 이러한 장비 조건을 제공할 수 있다. 이러한 기술은 각기 고유한 요구 사항이 있는 여러 반도체 제조사에게도 강력하다. 이러한 기술은 또한 정확하고 일관되게 측정할 수 있는 계측 툴의 능력을 평가하도록 설계된 여러 반응을 결과가 포함하는 다중 반응 문제를 해결한다.
도 1은 방법(100)의 플로우차트이다. 방법(100)에서의 일부 또는 전체 단계는 프로세서를 사용하여 수행될 수 있다. 프로세스 변동에 대해 강력한 장비 설정 조합을 결정하기 위해 혼합 효과 모델이 사용될 수 있다. 모델링된 결과는 향후 측정에 대한 확신을 제공하는 정보를 제공할 수 있다. 각 측정은 상이할 수 있지만, 예컨대 이러한 조건을 사용하여 새 웨이퍼를 측정할 때 부정확할 가능성이 1 % 미만인 모델을 결정할 수 있다. 모든 툴 설정이 독립적으로 평가되도록 실험이 구성될 수 있다. 또한, 툴 설정이 고정 효과로서 포함될 수 있으며 노이즈 소스가 임의 효과로 포함될 수 있다. 따라서, 이것은 혼합 모델이 될 수 있다. 모델에 알려졌지만 제어할 수 없는 변동 소스를 포함하여, 임의의 요인의 효과가 차단되고 계측 툴 설정이 노이즈와 독립적으로 평가될 수 있다.
101에서, 계측 툴을 사용하여 반도체 웨이퍼에 측정이 수행된다. 이 단계(101)는 다른 단계들과 별도로 수행될 수 있다. 따라서, 결과는 별도의 계측 툴로부터 프로세서에 전송되거나 계측 툴의 프로세서로 전송될 수 있다. 측정은 혼합 효과 모델에 의해 수집될 수 있다. 적절한 수의 실험(즉, 측정)으로 최대 정보가 추출되도록, 적절한 DOE (Design of Experiment)가 선택될 수 있다. 예시적 DOE 타입은 분할 플롯 설계(split plot design), 직교 내부/외부 어레이(orthogonal inner/outer array), 또는 부분 요인(fractional factorial)을 포함한다. 다른 DOE 타입이 사용될 수 있다.
계측 툴이 언급되었지만, 검사 툴 또는 다른 타입의 툴이 사용될 수 있다. 방법(100)은 불연속 및/또는 연속적인 가변 설정의 임의의 조합을 갖는 임의의 장비에서 작동(work)할 수 있다.
102에서, 계측 툴로부터의 측정이 프로세서에서 수신된다. 103에서, 측정 툴의 툴 설정 조합은 분산 분석(analysis of variance; ANOVA)을 사용하여 결정된다. 툴 설정은, 마크 디자인(mark design), 조리개 설정, 편광 설정, 조명 대역폭, 파장, 초점, 또는 기타 툴 설정을 포함할 수 있다. ANOVA는, 중요하지 않은 파라미터가 무시될 수 있도록, 스크리닝 프로세스(screening process)로서 사용될 수 있다. 이로 인해 해결해야 할 작은 문제가 발생한다. ANOVA 이외의 다른 기술도 단계(103)에서 사용될 수 있다.
104에서, 조합으로부터 후보가 결정된다. ANOVA는 연속 변수의 조합을 측정하기 전에 가장 강력한 범주 설정(categorical setting)을 결정할 수 있다. 연속 변수가 없는 경우, ANOVA는 반도체 층마다 최상의 설정을 결정할 수 있다. 각 층은 고유할 수 있고, 개별 설정을 필요로할 수 있다. ANOVA는 특유의 설정 조합을 제공하고, 향후 측정에 대한 신뢰를 제공할 수 있다. 혼합 효과 모델이 피팅(fit)되면, 각각의 주요 효과 및 각각의 상호작용 효과에 대해 통계적 유의성(statistical significance)의 테스트가 계산될 수 있다. 통계적으로 유의한 파라미터의 경우, 단계(104)에서와 같이, 최상위 순위 조합이 결정될 수 있다.
105에서, 각 후보에 대하여 반응 표면 모델이 생성된다. 예컨대, 방법(100)은 더 큰 반응 표면에서 개별 로컬 최대 값(local maxima)을 검사하고, 반응에서 곡률이 검출될 때까지 DOE를 확장한다. 이것은 더 정확한 예측을 제공할 수 있다. 일반적인 제조 프로세스에서는 원하는 결과를 생성하는 설정에 대한 사전 지식이 필요하다. 그러나, 반도체 산업은 각 개별 프로세스 단계에 고유한 화학적 및 광학적 고려 사항을 가질 수 있으며, 일반적으로 사전 지식을 사용할 수 없다.
실시예에서, 반응 표면 모델은 3x3 반응 표면 모델이 될 수 있다. 계측 툴의 조정 가능한 설정은 파장 또는 초점을 포함할 수 있다.
적은 수의 실험 테스트로 연속 독립 변수의 반응을 효율적으로 샘플링하고, 이 실험 데이터 세트에 단순하고 부드러운 함수[예컨대, 2차 핏 선형(linear of quadratic fit)]를 피팅(fitting)함으로써 최상의 설정을 결정하기 위해 반응 표면 방법이 사용될 수 있다. 이 방식은 필요한 실험의 수를 감소시키는 것을 돕는다. 반응 표면 모델은 관심 영역이 될 수 있는 피크(peak)에 기초할 수 있다. 랜드스케이프(landscape)로부터 피크가 추출될 수 있다.
예컨대, 반응 표면 모델은 9 포인트(nine point) DOE(예컨대, 3x3 반응 표면 모델)로부터 생성될 수 있다. 9 포인트는 랜드스케이프 상에 곡면이 없는 영역을 커버할 수 있다. 9 포인트 DOE는 또한 2차 모델에 피팅되도록 설계될 수 있다.
초기 데이터를 사용하여 상위 순위 레시피에 대한 통계적으로 유의한 변수에 대해 로컬 최적화가 수행될 수 있다. 이 로컬 최적화를 위해 관심 영역이 찾아질(located) 수 있다. 반응 표면 방법론은 기본(조정 가능) 설정을 독립 변수로 사용하여 상위 후보(보조 장비 설정)에 적용될 수 있다. 이것은 실제로 측정되거나 측정되지 않았을 수 있는 예측된 장비 설정 세트를 제공할 수 있다. 방법(100)은 최적 장비 설정 세트를 예측할 수 있다.
반응 표면 모델은 최대 보간된 반응 위치, 반응 표면 형상, 파장 및 초점 변화에 대한 민감도 및/또는 모델의 적합성을 결정하기 위한 피트 진단(fit diagnostic)을 결정할 수 있다. 2차 반응 표면 모델은 영역에 피팅될 수 있다. 피트 방정식(fit equation)을 제공하는 반응 표면 방법론(response surface methodology; RSM) 모델을 실행하여 DOE 스페이스 내에서 반응이 보간될 수 있다. 에러의 레벨 내에서 새로운 반응이 예측될 수 있다. 예컨대, 에러의 5% 마진 내의 신뢰 후보가 선택될 수 있다. RSM 모델링은 2차 피팅(quadratic fitting)과 정준 모델링(canonical modeling)의 두 가지 모델이다. 정준 모델링은 가장 큰 변동성의 방향을 결정하는 고유값(eigenvalue)을 제공한다. 2개의 고유값이 2차 모델에 대하여 취득될 수 있다. 두 고유값이 모두 음수이면 최대 반응의 영역이 발견된 것이다. 두 고유값이 모두 양수이면 최대 반응의 영역이 발견된 것이다. 고유값의 부호가 혼합된 경우, 안장 형상(반응이 한 방향으로 증가하고 다른 방향으로 감소함)이 발견되었다. 민감도는 피트 방정식에 의해 결정될 수 있으며, 연속 변수에 대한 한 단위 변화(one unit change)에서 예측된 반응 변화를 모델링하기 위해 피트 방정식이 사용될 수 있다. 피트 진단(fit diagnostic)(p-값)은 2차 모델이 실제로 적합하다는 신뢰 레벨을 제공할 수 있다. 피트 진단이 좋지 않은 경우(예컨대, p-값> 0.05) 특정 모델 계수가 필요하지 않다는 결정을 내릴 수 있다. 곡률을 테스트하기 위해 피트 진단이 사용될 수 있다.
실시형태에서, 주의가 집중되어야 하는 반응 표면 모델의 영역은 알려져 있지 않다. 반응 표면 모델이 상이할 수 있기 때문에, 모든 반응 표면 모델에서의 동일 영역을 모니터링하는 것이 불가능할 수 있다.
106에서, 최대 반응을 제공하고 노이즈의 소스에 가장 덜 민감한 툴 설정의 후보의 리스트가 결정된다. 이 결정은 전술한 바와 같은 ANOVA 및 RSM 모델링을 사용할 수 있다. 후보의 리스트의 각 후보는 반응 표면 모델의 밀도가 높은 영역에서 나온다. 실시예에서, 각 변수에서의 최소로부터 최대까지의 파장 및 초점의 전체 영역이 측정된다. SPOC는 보간을 허용하며, 전체 범위를 사용하더라도 측정될 포인트의 수는 75 % 이상 감소될 수 있다. 밀도가 높은 영역에 대해 다른 감소가 가능하지만, 이는 밀도가 높은 영역으로 간주될 수 있다.
후보의 리스트는 나머지 후보에 비해 계측 툴의 향상된 성능을 제공할 수도 있다. 예를 들어, 모든 프로세스 변경(예컨대, 포토레지스트 두께)은 필요한 최상의(best) 파장을 이동시킬 수 있다. SPOC는 10 nm 파장 변화가 예상 반응을 변경하지 않거나 프로세스 변경의 영향이 최소화되는 솔루션을 제공할 수 있다.
따라서, 단계(105)에서 발견된 예측 장비 설정을 중심으로 하는 실험 설계가 구성될 수 있다. 향상된 품질을 제공할 수 있고 노이즈의 소스에 덜 민감한 장비 설정을 결정하기 위해 선택된 후보 주변에서 밀도가 높은 영역이 탐색될 수 있다. 선택된 후보 주변을 탐색하는 것과 장비 설정을 결정하는 것은 동시에 수행될 수 있다. 계측 툴(또는 다른 툴)에서의 하나 이상의 장비 설정은 방법(100)의 결과에 기초하여 변경될 수 있다.
방법(100)의 설계는 전체 반응 스페이스를 사용할 수 있고 기존의 반응 표면 모델을 실행하기 위해 관심 영역을 검출할 수 있다.
최대 반응을 제공하는 후보가 결정된 후에 시간이 지남에 따라 계측 툴이 모니터링되고 제어될 수 있다. 계측 툴은 시간이 지남에 따라 드리프트되고, 웨이퍼의 두께가 변경되어서, 반응 표면 모델이 변경될 수 있다.
계측 툴은 동일한 실험을 절대 실행할 수 없다. 방법(100)의 실시형태는 변경을 검출하고 이에 적응하는 방법을 제공한다. 사례별로 수학적 모델이 자동으로 수정될 수 있다. 반도체 제조사를 위한 시각 자료도 각각의 고유 실험에 적용될 수 있다.
예를 들어, 반도체 제조사는 웨이퍼 상에 타겟을 설계한다. 물리학에 따라 특정 설정 조합이 웨이퍼 상의 특정 타겟에 대해 최상(best)이 아닐 수 있다.
방법(100)을 사용할 수 있는 계측 시스템의 일 실시형태가 도 2의 시스템(200)으로 도시되어 있다. 시스템(200)은 광학 기반 서브시스템(201)을 포함한다. 일반적으로, 광학 기반 서브시스템(201)은 광을 표본(202)으로 지향시키고(또는 표본 위에 광을 스캐닝함) 표본(202)으로부터 광을 검출함으로써 표본(202)에 대한 광학 기반 출력을 생성하도록 구성된다. 일 실시형태에서, 표본(202)은 웨이퍼를 포함한다. 웨이퍼는 당업계에 공지된 임의의 웨이퍼를 포함할 수 있다. 다른 실시형태에서, 표본(312)은 레티클을 포함한다. 레티클은 당업계에 공지된 임의의 레티클을 포함할 수 있다.
도 2에 도시된 시스템(200)의 실시형태에서, 광학 기반 서브시스템(201)은 표본(202)에 광을 지향시키도록 구성된 조명 서브시스템을 포함한다. 조명 서브시스템은 적어도 하나의 광 소스를 포함한다. 예컨대, 도 2에 도시된 바와 같이, 조명 서브시스템은 광 소스(203)를 포함한다. 일 실시형태에서, 조명 서브시스템은 하나 이상의 입사각 및/또는 하나 이상의 직각을 포함할 수 있는 하나 이상의 입사각으로 광을 표본(202)에 지향시키도록 구성된다. 예컨대, 도 2에 도시된 바와 같이, 광 소스(203)으로부터의 광은 광학 엘리먼트(204)를 통과한 다음 렌즈(205)를 통해 경사 입사각으로 표본(202)으로 지향된다. 경사 입사각은, 예컨대 표본(202)의 특성에 따라 변할 수 있는 임의의 적합한 경사 입사각을 포함할 수 있다.
광학 기반 서브시스템(201)은 상이한 시간에 상이한 입사각으로 표본(202)에 광을 지향시키도록 구성될 수 있다. 예컨대, 광학 기반 서브시스템(201)은, 광이 도 2에 도시된 것과 상이한 입사각으로 표본(202)에 지향될 수 있게 하기 위해, 조명 서브시스템의 하나 이상의 엘리먼트의 하나 이상의 특성을 변경하도록 구성될 수 있다. 이러한 일 실시예에서, 광학 기반 서브시스템(201)은, 직각(또는 거의 직각) 입사각 또는 상이한 경사 입사각으로 광이 표본(202)에 지향되게 하기 위해, 광 소스(203), 광학 엘리먼트(204), 및 렌즈(205)를 이동시키도록 구성될 수 있다.
일부의 경우에, 광학 기반 서브시스템(201)은 동일 시간에 하나보다 많은 입사각으로 표본(202)에 광을 지향시키도록 구성될 수 있다. 예컨대, 조명 서브시스템은 하나보다 많은 조명 채널을 포함할 수 있고, 조명 채널 중 하나는 도 2에 도시된 바와 같은 광 소스(203), 광학 엘리먼트(204), 및 렌즈(205)를 포함할 수 있고, 다른 조명 채널(미도시)은 상이하거나 동일하게 구성될 수 있고 또는 적어도 광 소스 및 여기에 개시된 것과 같은 가능한 하나 이상의 다른 콤포넌트를 포함할 수 있는 유사한 엘리먼트를 포함할 수 있다. 이러한 광이 다른 광과 동일 시간에 표본에 지향되면, 상이한 입사각에서의 표본(202)의 조명으로부터의 광이 검출기(들)에서 서로 구별될 수 있게 하기 위해, 상이한 입사각으로 표본(202)에 지향되는 광의 하나 이상의 특성(예컨대, 파장, 편광 등)이 상이할 수 있다.
다른 예에서, 조명 서브시스템은 오직 하나의 조명 소스(예컨대, 도 2에 도시된 조명 소스(203))를 포함할 수 있고, 광 소스로부터의 광은 조명 서브시스템의 하나 이상의 광학 엘리먼트(미도시)에 의해 상이한 광 경로(예컨대, 파장, 편광 등에 기초함)로 분리될 수 있다. 이어서, 상이한 광 경로 각각에서의 광이 표본(202)에 지향될 수 있다. 동일 시간 또는 상이한 시간에(예컨대, 순차적으로 표본을 조명하기 위해 상이한 조명 채널이 사용될 때), 표본(202)에 광을 지향시키도록 다수의 조명 채널이 구성될 수 있다. 다른 예에서, 상이한 시간에 상이한 특성을 갖는 표본(202)에 광을 지향시키도록 동일한 조명 채널이 구성될 수 있다. 예컨대, 일부의 예에서, 광학 엘리먼트(204)는 스펙트럼 필터로 구성될 수 있고, 상이한 파장의 광이 상이한 시간에 표본(202)에 지향될 수 있게 하기 위해 스펙트럼 필터의 특성은 다양한 상이한 방식으로(예컨대, 스펙트럼 필터를 교체함으로써) 변경될 수 있다. 조명 서브시스템은 상이한 또는 동일한 특성을 갖는 광을 순차적으로 또는 동시에 상이한 또는 동일한 입사각으로 표본(202)에 지향시키기 위해 당업계에 공지된 임의의 다른 적합한 구성을 가질 수 있다.
일 실시형태에서, 광 소스(203)는 광대역 플라즈마(broadband plasma; BBP) 소스를 포함할 수 있다. 이러한 방식에서, 광 소스(203)로부터 생성되고 표본(202)에 지향되는 광은 광대역 광을 포함할 수 있다. 그러나, 광 소스는 레이저와 같은 임의의 다른 적합한 광 소스를 포함할 수 있다. 레이저는, 당업계에 공지된 임의의 적합한 레이저를 포함할 수 있고 당업계에 공지된 파장 또는 임의의 적합한 파장으로 광을 생성하도록 구성될 수 있다. 또한, 레이저는 단색(monochromatic) 또는 거의 단색인 광을 생성하도록 구성될 수 있다. 이러한 방식에서, 레이저는 협대역 레이저일 수 있다. 광 소스(203)는 또한 다수의 이산 파장(multiple discrete wavelength) 또는 파장 대역(waveband)에서 광을 생성하는 다색 광 소스(polychromatic light source)를 포함할 수 있다.
광학 엘리먼트(204)로부터의 광은 렌즈(205)에 의해 표본(202)에 포커싱될 수 있다. 도 2에 도시된 렌즈(205)는 단일 굴절 광학 엘리먼트로 도시되어 있지만, 실제로 렌즈(205)는 조합으로 광학 엘리먼트로부터 표본으로 광을 포커싱하는 다수의 굴절 및/또는 반사 광학 엘리먼트를 포함할 수 있다는 것이 이해될 것이다. 도 2에 도시되고 여기에 개시된 조명 서브시스템은 임의의 다른 적합한 광학 엘리먼트(미도시)를 포함할 수 있다. 이러한 광학 엘리먼트의 예는, 이것에 한정되지 않지만, 편광 콤포넌트(들), 스펙트럼 필터(들), 공간 필터(들), 반사 광학 엘리먼트(들), 아포다이저(apodizer)(들), 빔 스플리터(들)(예컨대, 빔 스플리터(213)), 개구(들) 등을 포함하며, 이는 당업계에 공지된 임의의 적합한 광학 엘리먼트를 포함할 수 있다. 또한, 광학 기반 서브시스템(201)은 광학 기반 출력을 생성하기 위해 사용될 조명의 타입에 기초하여 조명 서브시스템의 하나 이상의 엘리먼트를 변경하도록 구성될 수 있다.
광학 기반 서브시스템(201)은 또한, 광이 표본(202) 위에 스캐닝되게 하도록 구성되는 스캐닝 서브시스템을 포함할 수 있다. 예컨대, 광학 기반 서브시스템(201)은 광학 기반 출력 생성 동안 표본(202)이 배치되는 스테이지(206)를 포함할 수 있다. 스캐닝 서브시스템은, 표본(202) 위에 광이 스캐닝될 수 있게 하기 위해 표본(202)을 이동시키도록 구성될 수 있는 임의의 적합한 기계적 및/또는 로보틱 어셈블리(스테이지(206)를 포함함)를 포함할 수 있다. 추가적으로 또는 대안적으로, 광학 기반 서브시스템(201)은, 광학 기반 서브시스템(201)의 하나 이상의 광학 엘리먼트가 표본(202) 위에 광의 일부 스캐닝을 수행하도록 구성될 수 있다. 광은 구불구불한 경로 또는 나선형 경로와 같은 임의의 적합한 방식으로 표본(202) 위에 스캐닝될 수 있다.
광학 기반 서브시스템(201)은 하나 이상의 검출 채널을 더 포함한다. 하나 이상의 검출 채널 중 적어도 하나는, 서브시스템에 의한 표본(202)의 조명으로 인해 표본(202)으로부터의 광을 검출하고 검출된 광에 응답하여 출력을 생성하도록 구성되는 검출기를 포함한다. 예컨대, 도 2에 도시된 광학 기반 서브시스템(201)은 2개의 검출 채널을 포함하고, 하나의 검출 채널은 콜렉터(collector)(207), 엘리먼트(208), 및 검출기(209)에 의해 형성되고, 다른 검출 채널은 콜렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성된다. 도 2에 도시된 바와 같이, 2개의 검출 채널은 상이한 각도의 집광(collection)으로 광을 집광하고 검출하도록 구성된다. 일부의 경우에, 2개의 검출 채널은 산란 광을 검출하도록 구성되고, 검출 채널은 표본(202)으로부터 상이한 각도로 산란되는 광을 검출하도록 구성된다. 그러나, 하나 이상의 검출 채널은 표본(202)으로부터의 다른 타입의 광(예컨대, 반사 광)을 검출하도록 구성될 수 있다.
또한 도 2에 도시된 바와 같이, 2개의 검출 채널은 도면의 평면에 배치된 것으로 도시되어 있고, 조명 서브시스템도 도면의 평면에 배치된 것으로 도시되어 있다. 따라서, 이 실시형태에서, 2개의 검출 채널은 입사 평면에(예컨대, 중앙에) 배치된다. 그러나, 검출 채널 중 하나 이상은 입사 평면을 벗어나 배치될 수 있다. 예컨대, 콜렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성된 검출 채널은 입사 평면을 벗어나 산란되는 광을 집광하고 검출하도록 구성될 수 있다. 따라서, 이러한 검출 채널은 공통적으로 "사이드(side)" 채널로 지칭될 수 있고, 이 사이드 채널은 입사 평면에 실질적으로 수직인 평면에서 중심에 위치될 수 있다.
도 2는 2개의 검출 채널을 포함하는 광학 기반 서브시스템(201)의 실시형태를 도시하고 있지만, 광학 기반 서브시스템(201)은 상이한 수의 검출 채널(예컨대, 단 하나의 검출 채널 또는 2개 이상의 검출 채널)을 포함할 수 있다. 이러한 일 실시예에서, 콜렉터(210), 엘리먼트(211), 및 검출기(212)에 의해 형성된 검출 채널은 전술한 바와 같은 하나의 사이드 채널을 형성할 수 있고, 광학 기반 서브시스템(201)은 입사 평면의 반대 측 상에 배치된 다른 사이드 채널로서 형성된 추가 검출 채널(미도시)을 포함할 수 있다. 따라서, 광학 기반 서브시스템(201)은 검출 채널을 포함할 수 있고, 이 검출 채널은 콜렉터(207), 엘리먼트(208), 및 검출기(209)를 포함하며, 검출기는 입사 평면에서 중심에 위치하고 표본(202) 표면에 수직으로 또는 수직에 가까운 산란 각도로 광을 집광하고 검출하도록 구성된다. 따라서, 이 검출 채널은 공통적으로 "탑(top)" 채널로 지칭될 수 있고, 광학 기반 서브시스템(201)은 또한 전술한 바와 같이 구성된 2개 이상의 사이드 채널을 포함할 수 있다. 이와 같이, 광학 기반 서브시스템(201)은 적어도 3개의 채널(즉, 하나의 탑 채널 및 2개의 사이드 채널)을 포함할 수 있고, 적어도 3개의 채널 각각은 자체의 콜렉터를 가지며, 각각의 콜렉터는 다른 콜렉터 각각 상이한 산란각으로 광을 집광하도록 구성된다.
또한 전술한 바와 같이, 광학 기반 서브시스템(201)에 포함된 검출 채널 각각은 산란 광을 검출하도록 구성될 수 있다. 따라서, 도 2에 도시된 광학 기반 서브시스템(201)은 표본에 대한 다크 필드(dark field; DF) 출력 생성을 위해 구성될 수 있다. 그러나, 광학 기반 서브시스템(201)은 추가적으로 또는 대안적으로 표본(202)에 대한 브라이트 필드(bright field; BF) 출력 생성을 위해 구성되는 검출 채널(들)을 포함할 수 있다. 환언하면, 광학 기반 서브시스템(201)은, 표본(202)으로부터 스펙트럼 반사된 광을 검출하도록 구성되는 적어도 하나의 검출 채널을 포함할 수 있다. 따라서, 여기에 개시된 광학 기반 서브시스템(201)은 오직 DF 이미징, 오직 BF 이미징, 또는 DF 이미징과 BF 이미징 모두를 위해 구성될 수 있다. 각각의 콜렉터가 단일 굴절 광학 엘리먼트로서 도 2에 도시되어 있지만, 각각의 콜렉터는 하나 이상의 굴절 광학 다이(들) 및/또는 하나 이상의 반사 광학 엘리먼트(들)를 포함할 수 있다는 것이 이해될 것이다.
하나 이상의 검출 채널은 당업계에 공지된 임의의 적합한 검출기를 포함할 수 있다. 예컨대, 검출기는, 광증배관(photo-multiplier tube; PMT), 전하 결합 디바이스(charge coupled device; CCD), 시간 지연 통합(time delay integration; TDI) 카메라, 및 당업계에 공지된 임의의 다른 적합한 검출기를 포함할 수 있다. 검출기는 또한 넌 이미징 검출기(non-imaging detector) 또는 이미징 검출기를 포함할 수 있다. 이러한 방식에서, 검출기가 넌 이미징 검출기이면, 각 검출기가 강도와 같은 산란 광의 특정 특성을 검출하도록 구성될 수 있지만, 이미징 평면 내의 위치 함수로서 이러한 특성을 검출하도록 구성되지 않을 수 있다. 이와 같이, 광학 기반 서브시스템의 검출 채널 각각에 포함된 검출기 각각에 의해 생성되는 출력은 이미지 신호 또는 이미지 데이터가 아닌 신호 또는 데이터일 수 있다. 이러한 경우에, 프로세서(214)와 같은 프로세서는 검출기의 넌 이미징 출력으로부터 표본(202)의 이미지를 생성하도록 구성될 수 있다. 그러나, 다른 경우에, 검출기는 이미징 신호 또는 이미지 데이터를 생성하도록 구성되는 이미징 검출기로서 구성될 수 있다. 따라서, 광학 기반 서브시스템은 다수의 방식으로 여기에 개시된 광학 이미지 또는 다른 광학 기반 출력을 생성하도록 구성될 수 있다.
도 2는 본 명세서에 설명된 시스템 실시형태에 포함될 수 있거나 본 명세서에 설명된 시스템 실시형태에 의해 사용되는 광 기반 출력을 생성할 수 있는 광학 기반 서브시스템(201)의 구성을 일반적으로 예시하기 위해 제공된다는 점에 유의한다. 본 명세서에 설명된 광학 기반 서브시스템(201) 구성은, 상업적 출력 획득 시스템을 설계할 때 일반적으로 수행되는 바와 같이, 광학 기반 서브시스템(201)의 성능을 최적화하도록 변경될 수 있다. 또한, 본 명세서에 설명된 시스템은 (예를 들어, 본 명세서에 기술된 기능을 기존 시스템에 추가함으로써) 기존 시스템을 사용하여 구현될 수 있다. 일부 이러한 시스템들에 대해, 여기에 설명된 방법들은(예를 들어, 시스템의 다른 기능에 부가하여) 시스템의 선택적 기능으로서 제공될 수 있다. 대안적으로, 여기에 개시된 시스템은 완전히 새로운 시스템으로 디자인될 수 있다.
프로세서(214)가 출력을 수신할 수 있도록, 프로세서(214)는 임의의 적합한 방식으로(예를 들어, 유선 및/또는 무선을 포함할 수 있는 하나 이상의 송신 매체를 통해) 시스템(200)의 콤포넌트들에 커플링될 수 있다. 프로세서(214)는 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 시스템(200)은 프로세서(214)로부터 명령어 또는 다른 정보를 수신할 수 있다. 프로세서(214) 및/또는 전자 데이터 저장 유닛(215)은, 추가 정보를 수신하거나 명령어를 전송하기 위해, 선택적으로 웨이퍼 검사 툴, 웨이퍼 계측 툴, 또는 웨이퍼 검수 툴(미도시)과 전자 통신할 수 있다. 예컨대, 프로세서(214) 및/또는 전자 데이터 저장 유닛(215)은 SEM과 전자 통신할 수 있다.
여기에 개시된 프로세서(214), 다른 시스템(들), 또는 다른 서브시스템(들)은, 퍼스널 컴퓨터 시스템, 이미지 컴퓨터, 메인프레임 컴퓨터 시스템, 워크스테이션, 네트워크 어플라이언스, 인터넷 어플라이언스, 또는 다른 디바이스를 포함하는 다수의 시스템들의 일부가 될 수 있다. 서브시스템(들) 또는 시스템(들)은 또한 병렬 프로세서와 같은 당해 기술분야에 공지된 임의의 적합한 프로세서를 포함할 수 있다. 또한, 서브시스템(들) 또는 시스템(들)은, 독립형 툴(tool) 또는 네트워크형 툴로서, 고속 프로세싱 및 소프트웨어를 갖는 플랫폼을 포함할 수 있다.
프로세서(214) 및 전자 데이터 저장 유닛(215)은 시스템(200) 또는 다른 디바이스의 일부이거나 그렇지 않으면 그 일부가 될 수 있다. 실시예에서, 프로세서(214) 및 전자 데이터 저장 유닛(215)은 독립형 제어 유닛의 일부이거나 중앙 집중식 품질 제어 유닛 내에 있을 수 있다. 다수의 프로세서들(214) 또는 전자 데이터 저장 유닛들(215)이 사용될 수 있다.
프로세서(214)는 실제로 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합에 의해 구현될 수 있다. 또한, 본 명세서에 기술된 바와 같은 기능은 하나의 유닛에 의해 수행되거나 상이한 콤포넌트로 분할될 수 있으며, 이들 각각은 하드웨어, 소프트웨어, 및 펌웨어의 임의의 조합으로 차례로 구현될 수 있다. 다수의 방법 및 기능을 구현하기 위한 프로세서(214)를 위한 프로그램 코드 또는 명령어들은 전자 데이터 저장 유닛(215) 내의 메모리 또는 다른 메모리와 같은 판독가능 저장 매체에 저장될 수 있다.
시스템(200)이 하나보다 많은 프로세서(214)을 포함하면, 이미지, 데이터, 정보, 명령어 등이 서브시스템들 사이에서 전송될 수 있도록, 상이한 서브시스템들이 서로 커플링될 수 있다. 예를 들어, 하나의 서브시스템은, 당해 기술분야에 공지된 임의의 적합한 유선 및/또는 무선 송신 매체를 포함할 수 있는 임의의 적합한 송신 매체에 의해 추가 서브시스템(들)에 커플링될 수 있다. 이러한 2개 이상의 서브시스템들은 또한, 공유된 컴퓨터 판독가능 저장 매체(미도시)에 의해 효과적으로 커플링될 수 있다.
프로세서(214)는 시스템(200)의 출력 또는 다른 출력을 사용하여 다수의 기능을 수행하도록 구성될 수 있다. 예컨대, 프로세서(214)는 전자 데이터 저장 유닛(215) 또는 다른 저장 매체로 출력을 전송하도록 구성될 수 있다. 프로세서(214)는 또한, 여기에 개시된 바와 같이 구성될 수 있다.
프로세서(214)는 여기에 개시된 임의의 실시형태에 따라 구성될 수 있다. 프로세서(214)는 또한, 시스템(200)의 출력을 사용하거나 다른 소스로부터의 이미지들 또는 데이터를 사용하여, 다른 기능들 또는 추가 단계들을 수행하도록 구성될 수 있다.
여기에 개시된 시스템(200) 및 방법의 다수의 단계들, 기능들, 및/또는 동작들은, 전자 회로, 로직 게이트, 멀티플렉서, 프로그램가능 로직 디바이스, ASIC, 아날로그 또는 디지털 컨트롤/스위치, 마이크로컨트롤러, 또는 컴퓨팅 시스템 중 하나 이상에 의해 수행된다. 여기에 개시된 바와 같은 방법을 구현하는 프로그램 명령어들은 캐리어 매체를 통해 송신되거나 캐리어 매체에 저장될 수 있다. 캐리어 매체는 판독 전용 메모리, 랜덤 액세스 메모리, 자기 또는 광학 디스크, 비휘발성 메모리, 솔리드 스테이트 메모리, 자기 테이프 등과 같은 저장 매체를 포함할 수 있다. 캐리어 매체는 와이어, 케이블, 또는 무선 송신 링크 등의 송신 매체를 포함할 수 있다. 예컨대, 본 명세서를 통해 개시된 다수의 단계들은, 단일 프로세서(214) 또는 대안적으로 다수의 프로세서(214)에 의해 수행될 수 있다. 또한, 시스템(200)의 상이한 서브시스템들은 하나 이상의 컴퓨팅 또는 시스템을 포함할 수 있다. 따라서, 상기 설명은 본 명세서에 대한 한정이 아닌 단지 예시로서 해석되어야 한다.
실시예에서, 프로세서(214)는 시스템(200)과 통신한다. 프로세서(214)는, 복수의 측정을 수신하고; ANOVA를 사용하여 계측 툴에서의 툴 설정의 복수의 조합을 결정하고; 복수의 조합으로부터 후보를 결정하고; 각 후보에 대한 반응 표면 모델을 생성하고; 최대 반응을 제공하고 노이즈의 소스에 적어도 반응하는 툴 설정의 후보의 리스트를 결정하도록 구성된다. 후보의 리스트의 각 후보는 각각 반응 표면 모델의 밀도가 높은 영역에서 나온다. 후보의 리스트는 나머지 후보에 비해 계측 툴의 향상된 성능을 제공할 수 있다. 반응 표면 모델을 위한 후보는 계측 툴에서의 보조 장비 설정이 될 수 있고, 계측 툴의 조정가능 설정은 독립 변수가 될 수 있다. 반응 표면 모델은 3x3 반응 표면 모델이 될 수 있다.
프로세서는 또한, 계측 툴을 사용하여 반도체에 대한 측정을 수행하기 위한 명령어를 전송하도록 구성될 수 있다. 측정은 혼합 효과 모델에 의해 수집될 수 있다.
프로세서(214)는 또한, 측정 품질에 기초한 스코어(score)를 결정하도록 구성될 수 있다. 각각의 측정된 속성이 다른 단위 및 다른 변동을 갖는 상황을 분리하기(deconvolute) 위해 복합 만족도 접근법(composite desirability approach)이 사용될 수 있다. 복합 만족도는 각각의 측정된 값을 0과 1 사이의 스코어로 변환할 수 있다. 모든 측정된 품질 속성을 단일 스코어로 결합하기 위해 더하기, 곱하기, 또는 기하평균이 사용될 수 있다.
추가 실시형태는, 여기에 개시된 바와 같이, 프로세스 최적화를 위해 컴퓨터 구현 방법을 수행하기 위한 제어기 상에서 실행 가능한 프로그램 명령어들을 저장하는 비일시적 컴퓨터 판독가능 매체에 관한 것이다. 특히, 도 2에 도시된 바와 같이, 전자 데이터 저장 유닛(215) 또는 다른 저장 매체는 프로세서(214) 상에서 실행 가능한 프로그램 명령어를 포함하는 비일시적 컴퓨터 판독가능 매체를 포함할 수 있다. 컴퓨터 구현 방법은 방법(100)을 포함하는 여기에 개시된 임의의 방법(들)의 임의의 단계(들)을 포함할 수 있다.
프로그램 명령어들은 다른 것들 중에서 절차 기반 기술, 콤포넌트 기반 기술 및/또는 객체 지향 기술을 포함하는 다양한 방법 중 임의의 방법으로 구현될 수 있다. 예를 들어, 프로그램 명령어들은, 요구에 따라, ActiveX controls, C++ objects, JavaBeans, Microsoft Foundation Classes (MFC), Streaming SIMD Extension (SSE), 또는 다른 기술들이나 방법들을 사용하여 구현될 수 있다.
광 빔으로 설명하였지만, 여기에 개시된 실시형태는 전자 빔 또는 이온 빔과 같은 에너지 소스로부터의 다른 빔으로 사용될 수 있다.
여러 광학 품질 메트릭을 기반으로 가장 정확한 측정을 제공하는 장비 설정의 세트를 결정하기 위한 실험이 수행되었다. 유효성 검사 단계에서, 현재 인쇄된 레이어가 오버레이로 지칭되는 이전 인쇄된 레이어의 상부 상에 얼마나 잘 오버레이되는지 결정하기 위해 오브젝티브(objective)가 측정되었다. 웨이퍼 전체에 걸쳐 측정된 충분한 포인트를 사용하여, 체계적인 공간 시그니처가 제거될 수 있고 동일한 프로세스를 사용하는 임의의 향후 웨이퍼에 사용할 리소그래피 스캐너에 대한 일련의 수정으로 변환될 수 있도록, 정확한 정확도가 요구될 수 있다. 목표 벤치 마크는 | 평균 | +3 시그마(제품 오버레이에서 ≤ 4 nm)에 대한 반도체 제조사의 목표보다 낮은 오버레이 잔차(overlay residual)을 달성하는 것이다. 잔차 계산은 반도체 제조사의 생산 설비에서 결정된 특정 모델을 사용한다.
오버레이 잔차는, 고차 다항식 모델을 기반으로 잔차를 얻기 위해 웨이퍼 전체에 걸쳐 많은(예컨대, 100 개 이상) 위치를 측정해야 하기 때문에 초기 실험에서 반응으로서 입력될 수 없다. 복제를 사용하면, 실험의 제1 단계에서 웨이퍼에 걸쳐 100 개 사이트 만 측정하면 최소 437,400 회 실행으로 설계된 실험이 된다. 따라서, 광학 품질 메트릭을 기반으로 오버레이를 정확하게 측정할 장비 설정의 세트가 결정되었다.
우리의 초기 실험은 3개의 광학 품질 메트릭("반응 1", "반응 3", 및 "반응 2")에 대한 "팩터 A", "팩터 B", "팩터 C", "팩터 D", 및 "팩터 E"의 효과를 평가하기 위해 배열되었다. 관심있는 "팩터 A" 설계는 SB1, SB2, 및 SB3이다. 관심있는 "팩터 B" 설정은 낮음(Low), 중간(Mid), 높음(High)이다. 관심있는 "팩터 C" 상태는 P, S, 및 Un이다. 관심 있는 "팩터 D" 설정은 이산 값이고, 관심있는 "팩터 E" 레벨은 -2400 내지 2400 범위 내에 있다. "팩터 A", "팩터 B", 및 "팩터 C"는 웨이퍼 상의 위치가 측정되는 동안 일정하게 유지된다. "팩터 D" 및 "팩터 E"는 변한다. 이것은, 부분적으로는 요구되는 무작위 실행의 수로 인한 것이고,
부분적으로는 "팩터 A", "팩터 B", 및 "팩터 C"를 변경하는 것의 어려움으로 인한 것이다.
처리 설계는 스플릿-플롯 설계(split-plot design)를 제안한다. 스플릿-플롯 설계는 변경하기 어려운 팩터가 더 큰 실험 유닛(예컨대, 웨이퍼)에 적용되고 변경하기 쉬운 팩터가 작은 하위 실험 유닛(예컨대, 웨이퍼의 사이트)에 적용되는 많은 상황에 적용될 수 있다.
3개의 성가신 변이 원인이 식별되어 모델에 포함되었다. 3개의 "팩터 F"(In, Mid, Out), 2개의 방향(수직(x) 및 수평(y)), 및 2개의 배향(우측 및 좌측)은 3개의 랜덤 팩터를 구성한다. 이상적으로는, 측정시 모든 요소가 동일한 품질을 나타내지만 광학적 근접 효과가 존재하며 모든 가변성 소스가 모델에서 설명되어야 한다. "팩터 A" 설계는 주요 팩터 중 하나이며, 오브젝티브는 최소한의 광학 근접 효과를 나타내는 "팩터 A" 설계를 선택하는 것이다. 모델에서 이러한 무작위 변동 원인을 차단하는 것은 이러한 무작위 변동 원인을 설명하는 데 유용한 기술이다.
2개의 서브플롯 처리 팩터(subplot treatment factor)("팩터 D" 및 "팩터 E")는 반응 표면을 형성한다. 브루트 포스 방법(brute force method)은 각 주요 플롯 처리 조합에 대해 41x32 반응 표면(1312 실행)을 생성하는 것이었다. 이전 데이터를 사용한 실험을 통해 임의의 41x32 반응 표면이 9^2 처리 조합으로 분할될 수 있고 반응 표면의 전체 구조를 여전히 유지할 수 있음이 결정되었다.
도 3 및 도 4에 도시된 바와 같이, 41x32 포인트 격자 대신 9^2 포인트 격자를 측정하는 것(필요한 실행의 수가 93% 감소)은, 콘투어 플롯(contour plot)에 의해 근사화된 반응 표면의 전체 구조를 유지한다. 관심 영역은 추가 연구 또는 검증을 위해 식별될 수 있다. 반복적 방식을 통해, 9x9 격자는 측정 비용을 거의 96% 절감하면서 관심 영역을 캡처하는데 충분한 것으로 결정되었다.
반도체 산업에서 가능한 조사를 위해 가능한 모든 관심 영역(최대 반응 영역)이 식별되어야 한다. 따라서, 서브플롯 처리 설계를 위해 비표준 9^2가 선택되었다.
초기 실험은 먼저 스플릿-플롯 모델을 생성하고 반응 표면 모델링의 후보를 결정하기 위해 유의 효과 및 상호작용을 평가하는 데 중점을 두었다. 특정 후보의 "팩터 D" 및 "팩터 E"를 중심으로 하는 3^2 페이스 중심 복합 설계(3^2 face-centered composite design)에서 2차 반응 표면 모델을 수신하기 위해 3개 내지 5개의 후보 레시피가 선택되었다. 초기 9^2 반응 표면은 중앙 복합 페이스 중심 반응 표면 모델(central composite face centered response surface model)에 필요한 포인트를 포함한다.
3개의 반응("반응 2", "반응 1", "반응 3")이 있다. 오브젝티브는 모든 반응을 최적화하고 주제별 전문 지식에 따라 모든 반응을 동일하게 처리하거나 개별적으로 가중치를 적용하는 것이다.
다중 반응에 대한 만족도 접근법(desirability approach)에서, 개별 반응은 먼저 0 내지 1 범위의 복합 스코어 값으로 정규화되고, 여기서 1은 이상적인 복합 스코어 값이다. 적용된 함수는 반응 목표(response goal)(최대, 최소, 또는 타겟)에 따른다. 만족도 방법(desirability method)은 미리 결정된 사양 한계가 계산의 임계 값으로서 사용될 수 있는 반도체 산업에서 유용하다. 사양 하한(lower specification limit) 및 사양 상한(upper specification limit)은 가장 잘 알려진 방법이나 반도체 제조사 운영 요구사항을 기반으로 설정될 수 있다. 예컨대, 반응을 최소화하는 것이 목표이고 10μm의 임계 값을 초과하는 모든 값이 허용 가능한 것으로 간주되어서는 안된다고 알려진 반응을 측정하는 경우, 만족도 방정식(desirability equation)은 임계 값이 충족되거나 초과된 모든 조건에 대해 품질 스코어 0을 제공하도록 구성될 수 있다. 이것은 측정 이면의 정확한 물리학이 이해되고 한계가 설정된 반도체 산업에서 도움이 될 수 있다. 또한, 일부 반응이 다른 반응보다 더 중요하다는 충분한 증거 또는 사전 지식이 있는 경우 가중치가 적용될 수 있다.
각각의 개별 만족도 스코어가 결정된 후에, 기하평균 방법을 사용하여 복합 만족도 스코어가 계산되었다. 모델에 대해 단일 복합 반응(d_c)이 생성되면 스플릿-플롯 분석과 반응 표면 모델 모두에 대한 반응으로서 사용되었다.
설계에 기초하여 통계적 선형 효과 모델이 구성되었다. 선형 효과 모델은 반응이 개별 효과의 선형 성분의 함수인 모델이다. 효과는 제어 가능한 팩터, 제어 가능한 팩터들 간의 상호작용, 또는 무작위이지만 알려진 변동 원인이다.
도 5에 고정 효과(감소된 모델)의 타입 III 테스트가 도시되어 있다. 이 출력은, SAS에서의 혼합 모델 GLIMMIX 프로시저(mixed model GLIMMIX procedure)에 대한 표준 출력이고, 장비 설정의 조합이 중요한 이해를 돕기 위한 F-테스트 및 p-값을 제공한다. GLIMMIX 프로시저는 상관 관계가 있거나 변동성이 일정하지 않고 반응이 반드시 정규 분포를 따르지 않는 데이터에 통계 모델을 피팅한다. 이 모델은 GLMM(generalized linear mixed model)으로 알려져 있다.
중요한 팩터의 조합을 식별한 후, 각 팩터의 특정 설정을 결정하기 위해 최소 제곱 평균으로부터의 출력이 사용될 수 있다. 최소 제곱 평균은 기존 평균과 유사하지만 DOE의 관찰(observation)의 수가 상이한 레벨에 걸쳐 동일하지 않은 경우이다. 최소 제곱 평균은 불균형 설계에 대한 수정을 제공할 수 있다. 설계가 균형을 이루는 경우(즉, 레벨에 걸쳐 동일한 수의 관찰을 가짐) 최소 제곱 평균은 평균과 동일하다.
최고차 상호작용 효과(highest order significant interaction effect)는 "팩터 A"*"팩터 B"*"팩터 C"*"팩터 D"이다(도 6a-^B에 도시됨). 상호작용 효과에 대한 최소 제곱 평균(LSMeans) 분석은 상이한 대조를 식별하고 처리 조합 레벨의 세트가 통계적으로 동일하다는 것을 식별했다. 그러나 "팩터 E" 설정을 결정하기 위해 "팩터 E"를 포함하는 4개의 3원 상호작용 효과(four three-way interaction effect)를 조사했다.
연결 문자 보고서를 검사하고, 관찰된 데이터를 기반으로, 6개의 설정이 서로 크게 다르지 않으며 추가 연구를 위해 고려될 수 있다. "A" 지정이 있는 6개의 유사한 설정은 모두 단일 "팩터 B" 설정 (낮음)을 포함한다. "팩터 A" 설계 SB3 및 SB2뿐만 아니라 "팩터 D"도 4원 상호작용 평가에서 우세하다.
"팩터 E"를 포함하는 4개의 3원 상호작용 효과가 있다. 그래픽 해석은 이러한 상호작용 플롯(interaction plot)에 도움이 되지 않았지만 연결 문자 보고서는 필요한 레벨 간의 비교를 제공한다.
"팩터 E"를 포함하는 4개의 3원 상호작용 플롯에 대한 연결 문자 보고서는 하기 구성을 테스트하는 것을 제안한다.
후보가 식별된 후, 9^2 "팩터 D" 및 "팩터 E" 측정으로부터 3^2 포인트 서브세트를 사용하여 전체 반응 표면의 더 작은 영역에서 2차 반응 표면 모델이 실행되고 후보 "팩터 D" 및 "팩터 E"를 중심으로 한다. 검증 측정을 진행하는 것은 몇가지 기준을 충족해야 한다. 첫째, 피트 결여 테스트(lack of fit test)는 2차 모델이 적절한지를 결정한다. 둘째, 반응 표면은 상기 2개의 조건이 충족되는 경우 로컬 최대(local maximum)를 포함한다. 셋째, 고정 반응 포인트가 계산될 수 있다(도 7a-7c).
이 최적 반응의 포인트는 테스트 및 검증이 필요한 보간 포인트이다. 반응 표면 데이터를 9^2 팩토리얼(factorial)로서 수집하는 것은,
추가 데이터 수집없이 각 후보의 "팩터 D" 및 "팩터 E"를 중심으로 하는 3^2 페이스 중심 반응 표면 모델을 제공한다. 정보는 통계 소프트웨어 패키지에 2차 반응 표면을 피팅하여 얻을 수 있다.
도 7a-7c는 "팩터 D" = 5200, 및 "팩터 E" = 5를 중심으로 한 "팩터 A" = SB3, "팩터 B" = 낮음, 및 "팩터 C" = Un에 대한 반응 표면을 나타낸다. X축 및 Y축 반응 표면은 별도로 표시된다. 2차 모델은 반응 표면 모델링에 사용되며 각 반응 표면에 대한 피트 결여 테스트(표시되지 않음)는 이차 모델이 보증되고(warranted)(즉, 2차 항에서 피트 결여 없음) 각 고정 포인트가 그 영역에서 최대 반응의 포인트였다는 것을 인식한다.
많은 반도체 제조사는 계측 툴이 X와 Y를 동시에 측정해야 하며,
단계(phase) 2에서 고밀도 웨이퍼 샘플링을 위한 좋은 후보는 도 7a-7c로부터 {"Factor D"= 2, "Factor E"= 5.3}로 추론될 수 있다. 보고된 고유값과 고유벡터는 정준 분석(canonical analysis)을 구성하며 그 크기와 방향은 감도 및 표면 형상에 관한 유용한 정보를 제공한다. 고유값의 부호(도 7a-7c에 표시된 실시예에서 모두 음수)는 계산된 고정 포인트가 최대이고 복합 품질 스코어가 "팩터 D"의 방향에서 "팩터 E"의 방향에서보다 더 많이 감소하는 것을 나타낸다. 실제 고유값 자체는 다른 후보의 고유값과 비교하여 동일한 스코어 또는 동일한 오버레이 잔차 |m| + 3sig가 주어지면 어떤 후보가 프로세스 변경에 가장 덜 민감한지 결정할 수 있다. 감도 차이는 최적의 작동 조건 세트를 찾는 데 새로운 메트릭이 될 수 있다.
웨이퍼에 걸친 모든 사이트에서 상위(top) 후보 조건 세트("팩터 A" 설계 = SB3, "팩터 B" = 낮음, "팩터 C" = Un, "팩터 D" = 2, "팩터 E" = 5.3)에 대한 검증 실험(도 8)이 수집되었다. 얻어진 결과는 첫번째 실험 케이스가 성공적이고 잔차 |m| + 3시그마가 4.0 nm의 타겟 목표보다 상당히 작다는 것을 나타낸다. 관찰된 결과는 도 8에서 X 방향으로 2.8 nm, Y 방향으로 2.64의 |m| + 3시그마를 나타낸다.
유의 팩터 조합을 식별하기 위한 스플릿 플롯 설계는 전체 플롯 처리 조합의 작은 서브세트에 반응 표면 방법론을 포커싱할 수 있게 하였다. 단일 "팩터 A" 설계(SB3)뿐만 아니라 단일 "팩터 B"(낮은 NA)가 스플릿 플롯 결과로부터 상위 후보로 식별되었다. 최소제곱평균 플롯 및 연결 문자 보고서는 고정 효과의 타입 III 테스트 결과를 검증하는 데 유용한 보조 도구(aid)로 입증되었으며 반도체 제조사에 제공된 레시피 설정을 시각적으로 검사할 수 있는 기능을 제공할 수 있다. 후보 "팩터 D" 및 "팩터 E" 값을 중심으로 하는 반응 표면 모델링은 전체 웨이퍼에 걸친 검증 테스트를 위한 측정 가능한 후보로 이어질 수 있다.
방법의 각 단계들은 여기에 개시된 바와 같이 수행될 수 있다. 방법은 또한 여기에 개시된 프로세서 및/또는 컴퓨터 서브시스템(들) 또는 시스템(들)에 의해 수행될 수 있는 임의의 다른 단계(들)을 포함할 수 있다. 단계들은 여기에 개시된 임의의 실시형태에 따라 구성될 수 있는 하나 이상의 컴퓨터 시스템에 의해 수행될 수 있다. 또한, 전술한 방법은 여기에 개시된 임의의 시스템 실시형태에 의해 수행될 수 있다.
반도체 제조에 대해 개시되었지만, 본 명세서에 개시된 실시형태는 다른 타입의 제조에 사용될 수 있다. 예컨대, 본 명세서에 개시된 기술은 전자, 자동차, 화학, 제약, 항공기, 또는 생의학 디바이스를 위한 다른 제조에 적용될 수 있다.
본 개시가 하나 이상의 특정 실시형태에 관하여 설명되었지만, 본 개시의 다른 실시형태가 본 개시의 범위를 벗어나지 않고 이루어질 수 있음이 이해될 것이다. 따라서, 본 개시는 첨부된 청구 범위 및 그것의 합리적인 해석에 의해서만 제한되는 것으로 간주된다.
Claims (17)
- 계측 툴로서,
빔을 생성하는 에너지 소스;
상기 에너지 소스로부터 상기 빔의 경로 내에 웨이퍼를 고정시키는 스테이지;
검출기; 및
상기 검출기와 전자 통신하는 프로세서
를 포함하고,
상기 프로세서는,
복수의 측정을 수신하고;
ANOVA(analysis of variance)를 사용하여 상기 계측 툴의 툴 설정의 복수의 조합을 결정하고;
상기 복수의 조합으로부터 후보를 결정하고;
상기 후보 각각에 대한 반응 표면 모델을 생성하고;
최대 반응을 제공하고 노이즈의 소스에 덜 민감한 상기 툴 설정의 후보의 리스트를 결정하도록
구성되고,
상기 후보 리스트에서의 각 후보는 상기 반응 표면 모델의 밀도가 높은 영역에서 나오는 것인, 계측 툴. - 제1항에 있어서,
상기 프로세서는 또한, 상기 계측 툴을 사용하여 반도체 웨이퍼에 측정을 수행하기 위한 명령어를 전송하도록 구성되는 것인, 계측 툴. - 제2항에 있어서,
상기 측정은 혼합 효과 모델(mixed effects model)로 수집되는 것인, 계측 툴. - 제1항에 있어서,
상기 계측 툴의 조정 가능 설정은 독립 변수인 것인, 계측 툴. - 제1항에 있어서,
상기 후보의 리스트는 나머지 후보에 비해 상기 계측 툴의 향상된 성능을 제공하는 것인, 계측 툴. - 제1항에 있어서,
상기 프로세서는 또한, 측정 품질에 기초하여 스코어(score)를 결정하도록 구성되는 것인, 계측 툴. - 제1항에 있어서,
상기 반응 표면 모델은 3x3 반응 표면 모델인 것인, 계측 툴. - 제1항에 있어서,
상기 프로세서는 또한, 상기 후보의 리스트에 기초하여 상기 계측 툴의 하나 이상의 설정을 조정하도록 구성되는 것인, 계측 툴. - 방법으로서,
프로세서에서, 계측 툴로부터 복수의 측정을 수신하는 단계;
상기 프로세서를 사용하여, ANOVA(analysis of variance)를 사용하여 상기 계측 툴의 툴 설정의 복수의 조합을 결정하는 단계;
상기 프로세서를 사용하여, 상기 복수의 조합으로부터 후보를 결정하는 단계;
상기 프로세서를 사용하여, 상기 후보 각각에 대한 반응 표면 모델을 생성하는 단계; 및
최대 반응을 제공하고 노이즈의 소스에 덜 민감한 상기 툴 설정의 후보의 리스트를 결정하는 단계
를 포함하고,
상기 후보 리스트에서의 각 후보는 상기 반응 표면 모델의 밀도가 높은 영역에서 나오는 것인, 방법. - 제9항에 있어서,
상기 계측 툴을 사용하여 반도체 웨이퍼에 측정을 수행하는 단계를 더 포함하는, 방법. - 제10항에 있어서,
상기 측정은 혼합 효과 모델로 수집되는 것인, 방법. - 제9항에 있어서,
상기 계측 툴의 조정 가능 설정은 독립 변수인 것인, 방법. - 제9항에 있어서,
상기 후보의 리스트는 나머지 후보에 비해 상기 계측 툴의 향상된 성능을 제공하는 것인, 방법. - 제9항에 있어서,
측정 품질에 기초하여 스코어를 결정하는 단계를 더 포함하는, 방법. - 제9항에 있어서,
상기 반응 표면 모델은 3x3 반응 표면 모델인 것인, 방법. - 제9항에 있어서,
상기 프로세서를 사용하여, 상기 후보의 리스트를 사용하여 상기 계측 툴의 하나 이상의 설정을 조정하는 단계를 더 포함하는, 방법. - 프로세서가 제9항의 방법을 실행하게 명령하도록 구성된 프로그램이 저장된 비일시적 컴퓨터 판독가능 매체.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862770647P | 2018-11-21 | 2018-11-21 | |
| US62/770,647 | 2018-11-21 | ||
| US16/594,845 US11062928B2 (en) | 2019-10-07 | 2019-10-07 | Process optimization using design of experiments and response surface models |
| US16/594,845 | 2019-10-07 | ||
| PCT/US2019/062308 WO2020106784A1 (en) | 2018-11-21 | 2019-11-20 | Process optimization using design of experiments and response surface models |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210080585A true KR20210080585A (ko) | 2021-06-30 |
| KR102548663B1 KR102548663B1 (ko) | 2023-06-27 |
Family
ID=70774217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217019000A KR102548663B1 (ko) | 2018-11-21 | 2019-11-20 | 실험 및 반응 표면 모델의 설계를 사용한 프로세스 최적화 |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP7329597B2 (ko) |
| KR (1) | KR102548663B1 (ko) |
| CN (1) | CN113039632B (ko) |
| IL (1) | IL282726B2 (ko) |
| SG (1) | SG11202104655QA (ko) |
| WO (1) | WO2020106784A1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7496498B2 (ja) | 2020-08-27 | 2024-06-07 | パナソニックＩｐマネジメント株式会社 | 情報処理方法、プログラム、および情報処理装置 |
| JP7496497B2 (ja) | 2020-08-27 | 2024-06-07 | パナソニックＩｐマネジメント株式会社 | 情報処理方法、プログラム、および情報処理装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060009872A1 (en) * | 2004-07-08 | 2006-01-12 | Timbre Technologies, Inc. | Optical metrology model optimization for process control |
| JP2007285906A (ja) * | 2006-04-18 | 2007-11-01 | Hitachi High-Technologies Corp | 荷電粒子線システム、および測定パラメータ設定方法 |
| KR20130111555A (ko) * | 2010-09-14 | 2013-10-10 | 어플라이드 머티어리얼스, 인코포레이티드 | 개선된 디바이스 수율을 위한 이송 챔버 계측 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6965808B1 (en) * | 2004-04-28 | 2005-11-15 | International Business Machines Corporation | System and method for optimizing metrology sampling in APC applications |
| US7269526B2 (en) * | 2005-05-04 | 2007-09-11 | Hitachi Global Storage Technologies Netherlands B.V. | Aggregated run-to-run process control for wafer yield optimization |
| US20140214192A1 (en) * | 2013-01-25 | 2014-07-31 | Dmo Systems Limited | Apparatus For Design-Based Manufacturing Optimization In Semiconductor Fab |
| US9255877B2 (en) * | 2013-05-21 | 2016-02-09 | Kla-Tencor Corporation | Metrology system optimization for parameter tracking |
| US9412673B2 (en) * | 2013-08-23 | 2016-08-09 | Kla-Tencor Corporation | Multi-model metrology |
| TWI780741B (zh) * | 2016-02-24 | 2022-10-11 | 美商克萊譚克公司 | 光學計量之準確度提升 |
-
2019
- 2019-11-20 JP JP2021528440A patent/JP7329597B2/ja active Active
- 2019-11-20 IL IL282726A patent/IL282726B2/en unknown
- 2019-11-20 KR KR1020217019000A patent/KR102548663B1/ko active IP Right Grant
- 2019-11-20 SG SG11202104655QA patent/SG11202104655QA/en unknown
- 2019-11-20 WO PCT/US2019/062308 patent/WO2020106784A1/en active Application Filing
- 2019-11-20 CN CN201980073210.4A patent/CN113039632B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060009872A1 (en) * | 2004-07-08 | 2006-01-12 | Timbre Technologies, Inc. | Optical metrology model optimization for process control |
| JP2007285906A (ja) * | 2006-04-18 | 2007-11-01 | Hitachi High-Technologies Corp | 荷電粒子線システム、および測定パラメータ設定方法 |
| KR20130111555A (ko) * | 2010-09-14 | 2013-10-10 | 어플라이드 머티어리얼스, 인코포레이티드 | 개선된 디바이스 수율을 위한 이송 챔버 계측 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113039632A (zh) | 2021-06-25 |
| IL282726B2 (en) | 2025-01-01 |
| CN113039632B (zh) | 2022-03-25 |
| SG11202104655QA (en) | 2021-06-29 |
| JP2022507871A (ja) | 2022-01-18 |
| KR102548663B1 (ko) | 2023-06-27 |
| WO2020106784A1 (en) | 2020-05-28 |
| IL282726B1 (en) | 2024-09-01 |
| IL282726A (en) | 2021-06-30 |
| JP7329597B2 (ja) | 2023-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI751376B (zh) | 識別在一晶圓上偵測到之缺陷中之損害及所關注缺陷 | |
| US10698325B2 (en) | Performance monitoring of design-based alignment | |
| KR102485548B1 (ko) | 시뮬레이션과 광학 현미경 검사를 결합하여 검사 모드 결정 | |
| KR102330733B1 (ko) | 적응형 뉴슨스 필터 | |
| KR20170086539A (ko) | 프로세스 윈도우 특성묘사를 위한 가상 검사 시스템 | |
| US20190033838A1 (en) | Hybrid Inspection System for Efficient Process Window Discovery | |
| WO2020087004A1 (en) | Algorithm selector based on image frames | |
| KR102548663B1 (ko) | 실험 및 반응 표면 모델의 설계를 사용한 프로세스 최적화 | |
| US11710227B2 (en) | Design-to-wafer image correlation by combining information from multiple collection channels | |
| KR102719204B1 (ko) | 노이즈 특성에 기초한 서브케어 영역의 클러스터링 | |
| KR102201122B1 (ko) | 민감도 개선 및 뉴슨스 억제를 위해 로직 및 핫스팟 검사에서 z-층 컨텍스트를 사용하는 시스템 및 방법 | |
| TWI843899B (zh) | 計量工具，半導體製造之製程最佳化的方法，及非暫時性電腦可讀媒體 | |
| CN115280479B (zh) | 使用检验工具以确定用于样本的类计量的信息 | |
| US12056867B2 (en) | Image contrast metrics for deriving and improving imaging conditions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20210618 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220915 Comment text: Request for Examination of Application |
|
| PA0302 | Request for accelerated examination |
Patent event date: 20220915 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20221220 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20230424 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20230623 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20230623 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |