KR20210076762A - Display device - Google Patents

Display device Download PDF

Info

Publication number
KR20210076762A
KR20210076762A KR1020190168284A KR20190168284A KR20210076762A KR 20210076762 A KR20210076762 A KR 20210076762A KR 1020190168284 A KR1020190168284 A KR 1020190168284A KR 20190168284 A KR20190168284 A KR 20190168284A KR 20210076762 A KR20210076762 A KR 20210076762A
Authority
KR
South Korea
Prior art keywords
display area
layer
driving circuit
circuit unit
disposed
Prior art date
Application number
KR1020190168284A
Other languages
Korean (ko)
Inventor
이동주
김진웅
국민
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190168284A priority Critical patent/KR20210076762A/en
Publication of KR20210076762A publication Critical patent/KR20210076762A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H01L51/5237—
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

The present specification discloses a display device. The display device includes: a substrate including a display area and a non-display area on one side of the display area; a first driving circuit unit disposed in a first layer non-display area on the substrate; a first planarization layer covering an upper portion of the first driving circuit unit; a second driving circuit unit disposed in a second non-display area on the first planarization layer; and a second planarization layer covering an upper portion of the second driving circuit unit.

Description

표시장치{DISPLAY DEVICE}display device {DISPLAY DEVICE}

본 명세서는 표시장치에 관한 것이다.This specification relates to a display device.

영상표시장치는 정보 통신 시대의 핵심 기술로 더 얇고 더 가볍고 휴대가 가능하면서도 고성능의 방향으로 발전하고 있다. 그러한 추세에 따라, 액정 표시장치(LCD)가 많이 보급되었고, 그 성능과 기능은 계속해서 발전 중이다. The image display device is a key technology in the information and communication era, which is developing in the direction of thinner, lighter, more portable and high-performance. In accordance with such a trend, liquid crystal displays (LCDs) have been widely used, and their performance and functions are continuously being developed.

한편, 유기발광 표시장치(OLED)는 별도의 광원장치 없이 구현되기 때문에, 얇고 더 가볍게 제작될 수 있다. 이에 유기발광 표시장치는 플렉서블(flexible), 벤더블(bendable), 폴더블(foldable) 표시장치로 구현되기에 용이하여 다양한 형태로 디자인될 수 있다. 현재 유기발광 표시장치는 다양한 분야에 적용되고 있으며, 새로운 형태와 구조에 대한 개발도 이루어지고 있다.On the other hand, since the organic light emitting diode display (OLED) is implemented without a separate light source device, it can be manufactured to be thinner and lighter. Accordingly, the organic light emitting display device can be designed in various forms because it is easy to be implemented as a flexible, bendable, or foldable display device. Currently, organic light emitting diode displays are being applied to various fields, and new shapes and structures are being developed.

최근에는 모든 표시장치들이 표시 영역의 극대화를 추구하고 있다. 이에 따라, 표시장치의 한정된 평면에 더 많은 표시 영역을 마련하기 위한 연구가 다양하게 수행되고 있으며, 자연히 표시 영역 외곽의 비표시 영역이 차지하는 면적을 최소화하기 위한 방안도 요청되고 있다. Recently, all display devices are seeking to maximize the display area. Accordingly, various studies are being conducted to provide a larger display area on a limited plane of the display device, and a method for minimizing the area occupied by the non-display area outside the display area is naturally requested.

본 명세서는 표시장치의 외곽부 크기를 저감할 수 있는 구조를 제안하는 것을 목적으로 한다. An object of the present specification is to propose a structure capable of reducing the size of an outer portion of a display device.

본 명세서의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.The tasks of the present specification are not limited to the tasks mentioned above, and other tasks not mentioned will be clearly understood by those skilled in the art from the following description.

본 명세서의 일 실시예에 따라 표시장치가 제공된다. 상기 표시장치는, 표시 영역 및 상기 표시 영역 일 측에 있는 비표시 영역을 포함하는 기판; 상기 기판 상의 제1 층 비표시 영역에 배치된 제1 구동 회로부; 제1 구동 회로부의 상부를 덮는 제1 평탄화 층; 상기 제1 평탄화 층 상의 제2 층 비표시 영역에 배치된 제2 구동 회로부; 상기 제2 구동 회로부의 상부를 덮는 제2 평탄화 층을 포함할 수 있다.According to an embodiment of the present specification, a display device is provided. The display device may include: a substrate including a display area and a non-display area at one side of the display area; a first driving circuit unit disposed in a first layer non-display area on the substrate; a first planarization layer covering an upper portion of the first driving circuit portion; a second driving circuit unit disposed in a second non-display area on the first planarization layer; A second planarization layer covering an upper portion of the second driving circuit unit may be included.

상기 제1 구동 회로부와 상기 제2 구동 회로부는 상하 방향으로 서로 중첩될 수 있다. 상기 제1 구동 회로부 및 상기 제2 구동 회로부는 게이트 구동부를 구성하는 회로부일 수 있다. 상기 제1 구동 회로부는 스캔 신호 생성부이고, 상기 제2 구동 회로부의 발광 신호 생성부일 수 있다. 상기 제1 구동 회로부 또는 상기 제2 구동 회로부와 상기 표시 영역 사이에는 더미 화소가 배치될 수 있다. The first driving circuit part and the second driving circuit part may overlap each other in a vertical direction. The first driving circuit unit and the second driving circuit unit may be circuit units constituting the gate driving unit. The first driving circuit unit may be a scan signal generating unit, and the second driving circuit unit may be a light emitting signal generating unit. A dummy pixel may be disposed between the first driving circuit part or the second driving circuit part and the display area.

상기 표시장치는 상기 제1 층 비표시 영역과 동일 층상의 표시 영역에 배치된 제1 층 표시 소자; 및 상기 제2 층 비표시 영역과 동일 층상의 표시 영역에 배치된 제2 층 표시 소자들을 더 포함할 수 있다.The display device may include: a first layer display element disposed in a display area on the same layer as the first layer non-display area; and second layer display elements disposed in a display area on the same layer as the second layer non-display area.

상기 제1 층 표시 소자 및 상기 제2 층 표시 소자들은 박막 트랜지스터를 포함할 수 있다. 이때 상기 제1 층 표시 소자는 구동 트랜지스터를 포함할 수 있다.The first layer display device and the second layer display device may include thin film transistors. In this case, the first layer display device may include a driving transistor.

상기 제2 평탄화 층 상에는 유기발광 소자가 배치될 수 있다. 상기 표시장치는 상기 유기발광 소자를 덮은 봉지 층; 및 상기 봉지 층 상에 배치된 터치 전극을 더 포함할 수 있다.An organic light emitting diode may be disposed on the second planarization layer. The display device may include an encapsulation layer covering the organic light emitting diode; and a touch electrode disposed on the encapsulation layer.

본 명세서의 다른 실시예에 따라 표시장치가 제공된다. 상기 표시장치는, 화소 회로를 포함한 표시 영역 및 표시 영역 일 측에 있는 비표시 영역을 갖는 기판; 상기 비표시 영역에 배치되고, 상기 화소 회로에 스캔 신호를 공급하는 제1 구동 회로부; 상기 비표시 영역에 배치되고, 상기 화소 회로에 발광 신호를 공급하는 제2 구동 회로부;를 포함하고, 상기 제1 구동 회로부와 상기 제2 구동 회로부는 다층 구조로 적층되어 상기 비표시 영역을 점유하는 면적이 저감된다.According to another embodiment of the present specification, a display device is provided. The display device includes: a substrate having a display area including a pixel circuit and a non-display area at one side of the display area; a first driving circuit unit disposed in the non-display area and configured to supply a scan signal to the pixel circuit; and a second driving circuit unit disposed in the non-display area and configured to supply a light emitting signal to the pixel circuit, wherein the first driving circuit unit and the second driving circuit unit are stacked in a multi-layered structure to occupy the non-display area area is reduced.

상기 표시장치는 상기 제1 구동 회로부와 동일 층상의 표시 영역에 배치된 제1 층 표시 소자; 및 상기 제2 구동 회로부와 동일 층상의 표시 영역에 배치된 제2 층 표시 소자를 더 포함할 수 있다.The display device may include: a first layer display element disposed in a display area on the same layer as the first driving circuit unit; and a second layer display device disposed in a display area on the same layer as the second driving circuit unit.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.The details of other embodiments are included in the detailed description and drawings.

본 명세서의 실시예들은, 외곽부의 크기 및 면적을 저감한 표시장치를 제공할 수 있다. 이에 본 명세서의 실시예들은, 심미감 및/또는 휴대성이 증진된 표시장치를 제공할 수 있다. Embodiments of the present specification may provide a display device in which the size and area of the outer part are reduced. Accordingly, embodiments of the present specification may provide a display device with improved aesthetics and/or portability.

본 명세서의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.Effects according to the embodiments of the present specification are not limited by the contents exemplified above, and more various effects are included in the present specification.

도 1은 전자장치에 포함될 수 있는 예시적인 표시장치를 도시한다.
도 2는 본 명세서의 일 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다.
도 3은 본 명세서의 일 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다.
도 4는 도 3의 게이트 구동부를 평면적으로 나타낸 도면이다.
도 5는 본 명세서의 다른 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다.
도 6은 도 5의 게이트 구동부를 평면적으로 나타낸 도면이다.1 illustrates an exemplary display device that may be included in an electronic device.
2 is a cross-sectional view schematically illustrating a display area and a non-display area of a display device according to an exemplary embodiment of the present specification.
3 is a cross-sectional view schematically illustrating a display area and a non-display area of a display device according to an exemplary embodiment of the present specification.
FIG. 4 is a plan view illustrating the gate driver of FIG. 3 .
5 is a cross-sectional view schematically illustrating a display area and a non-display area of a display device according to another exemplary embodiment of the present specification.
6 is a plan view illustrating the gate driver of FIG. 5 .

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of the present specification and methods of achieving them will become apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in a variety of different forms, and only these embodiments allow the disclosure of the present invention to be complete, and common knowledge in the technical field to which the present invention belongs It is provided to fully inform the possessor of the scope of the invention, and the present invention is only defined by the scope of the claims.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다. 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.The shapes, sizes, proportions, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of the present specification are illustrative and the present specification is not limited to the illustrated matters. Like reference numerals refer to like elements throughout. In addition, in describing the present invention, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted. When 'including', 'having', 'consisting', etc. mentioned in this specification are used, other parts may be added unless 'only' is used. When a component is expressed in the singular, the case in which the plural is included is included unless otherwise explicitly stated. In interpreting the components, it is interpreted as including an error range even if there is no separate explicit description.

위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다. 소자 또는 층이 다른 소자 또는 층 "위 (on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다. In the case of a description of the positional relationship, for example, when the positional relationship of two parts is described as 'on', 'on', 'on', 'beside', etc., 'right' Alternatively, one or more other parts may be positioned between the two parts unless 'directly' is used. Reference to a device or layer “on” another device or layer includes any intervening layer or other device directly on or in the middle of another device. When it is described that a component is “connected”, “coupled” or “connected” to another component, the component may be directly connected or connected to the other component, but other components may be interposed between each component. It will be understood that each component may be “interposed” or “connected”, “coupled” or “connected” through another component.

비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various elements, these elements are not limited by these terms. These terms are only used to distinguish one component from another. Accordingly, the first component mentioned below may be the second component within the spirit of the present invention.

도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다. 이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.The size and thickness of each component shown in the drawings are illustrated for convenience of description, and the present invention is not necessarily limited to the size and thickness of the illustrated component. Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 전자장치에 포함될 수 있는 예시적인 표시장치를 도시한다.1 illustrates an exemplary display device that may be included in an electronic device.

도 1을 참조하면, 상기 표시장치(100)는 적어도 하나의 표시 영역(active area)을 포함하고, 상기 표시 영역에는 화소(pixel)들의 어레이(array)가 형성된다. 하나 이상의 비표시 영역(inactive area)이 상기 표시 영역의 주위에 배치될 수 있다. 즉, 상기 비표시 영역은, 표시 영역의 하나 이상의 측면에 인접할 수 있다. 도 1에서, 상기 비표시 영역은 사각형 형태의 표시 영역을 둘러싸고 있다. 그러나, 표시 영역의 형태 및 표시 영역에 인접한 비표시 영역의 형태/배치는 도 1에 도시된 예에 한정되지 않는다. 상기 표시 영역 및 상기 비표시 영역은, 상기 표시장치(100)를 탑재한 전자장치의 디자인에 적합한 형태일 수 있다. 상기 표시 영역의 예시적 형태는 오각형, 육각형, 원형, 타원형 등이다.Referring to FIG. 1 , the display device 100 includes at least one active area, and an array of pixels is formed in the display area. One or more inactive areas may be disposed around the display area. That is, the non-display area may be adjacent to one or more side surfaces of the display area. In FIG. 1 , the non-display area surrounds a rectangular display area. However, the shape of the display area and the shape/arrangement of the non-display area adjacent to the display area are not limited to the example illustrated in FIG. 1 . The display area and the non-display area may have a shape suitable for designing an electronic device on which the display device 100 is mounted. Exemplary shapes of the display area are pentagonal, hexagonal, circular, oval, and the like.

상기 표시 영역 내의 각 화소는 화소 회로와 연관될 수 있다. 상기 화소 회로는, 백플레인(backplane) 상의 하나 이상의 스위칭 트랜지스터 및 하나 이상의 구동 트랜지스터를 포함할 수 있다. 각 화소 회로는, 상기 비표시 영역에 위치한 게이트 구동부 및 데이터 구동부와 같은 하나 이상의 구동 회로와 통신하기 위해, 게이트 라인 및 데이터 라인과 전기적으로 연결될 수 있다.Each pixel in the display area may be associated with a pixel circuit. The pixel circuit may include one or more switching transistors and one or more driving transistors on a backplane. Each pixel circuit may be electrically connected to a gate line and a data line to communicate with one or more driving circuits such as a gate driver and a data driver located in the non-display area.

상기 게이트 구동부는, 도 1에 도시된 것처럼, 상기 비표시 영역에 TFT(thin film transistor) 등으로 구현될 수 있다. 이러한 게이트 구동부는 GIP(gate-in-panel)로 지칭될 수 있다. 또한, 데이터 구동 IC와 같은 몇몇 부품들은, 분리된 인쇄 회로 기판에 탑재되고, FPCB(flexible printed circuit board), COF(chip-on-film), TCP(tape-carrier-package) 등과 같은 회로 필름을 이용하여 상기 비표시 영역에 배치된 연결 인터페이스(PAD, 범프, 핀 등)와 결합될 수 있다. 상기 비표시 영역은 상기 연결 인터페이스와 함께 구부러져서, 상기 인쇄 회로(COF, PCB 등)는 상기 표시장치(100)의 뒤편에 위치될 수 있다.As shown in FIG. 1 , the gate driver may be implemented as a thin film transistor (TFT) or the like in the non-display area. Such a gate driver may be referred to as a gate-in-panel (GIP). In addition, some components such as data driving IC are mounted on a separate printed circuit board, and circuit films such as FPCB (flexible printed circuit board), COF (chip-on-film), TCP (tape-carrier-package), etc. may be used to be coupled to a connection interface (PAD, bump, pin, etc.) disposed in the non-display area. The non-display area may be bent together with the connection interface, so that the printed circuit (COF, PCB, etc.) may be located behind the display device 100 .

상기 표시장치(100)는, 다양한 신호를 생성하거나 표시 영역내의 화소를 구동하기 위한, 다양한 부가 요소들을 더 포함할 수 있다. 상기 화소를 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전 회로(electro static discharge) 등일 수 있다. 상기 표시장치(100)는 화소 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들어, 상기 표시장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소(T)들을 포함할 수 있다. 상기 언급된 부가 요소들은 상기 비표시 영역 및/또는 상기 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.The display device 100 may further include various additional elements for generating various signals or driving pixels in the display area. An additional element for driving the pixel may be an inverter circuit, a multiplexer, an electrostatic discharge circuit, or the like. The display device 100 may also include additional elements related to functions other than driving pixels. For example, the display device 100 may include additional elements T that provide a touch sensing function, a user authentication function (eg, fingerprint recognition), a multi-level pressure sensing function, a tactile feedback function, and the like. can The above-mentioned additional elements may be located in the non-display area and/or in an external circuit connected to the connection interface.

상기 표시장치(100)의 하나 이상의 모서리(edge)는 중앙 부분(central portion)에서 멀어지도록 구부러질 수도 있다. 상기 표시장치(100)의 하나 이상의 부분이 구부러질 수 있으므로, 상기 표시장치(100)는 실질적으로 평평한(flat) 부분 및 굴곡(bended) 부분으로 정의될 수 있다. 즉, 표시장치(100)의 일 부분(예: 패드(PAD)와 표시 영역 사이의 배선부)은 소정의 각도로 구부러지며, 이러한 부분은 굴곡 부분으로 지칭될 수 있다. 항상 그런 것은 아니지만, 표시장치(100)의 중앙부분은 실질적으로 평평하고, 모서리 부분은 굴곡 부분일수 있다. 이에 상기 표시장치(100)는 표시 영역을 포함한 제1 부분 상기 제1 부분의 일 측으로부터 바깥 쪽으로 연장된 굴곡 부분, 상기 굴곡 부분과 이어지고, 표시장치의 뒤쪽으로 넘어가 상기 제1 부분과 마주보는 제2 부분으로 구분될 수 있다. 상기 굴곡 부분은 소정의 굴곡 반지름으로 실제로 휘어지는 굴곡 구간(bended section)을 포함한다.One or more edges of the display device 100 may be bent away from a central portion. Since one or more portions of the display device 100 may be bent, the display device 100 may be defined as a substantially flat portion and a bent portion. That is, a portion of the display device 100 (eg, a wiring portion between the pad PAD and the display area) is bent at a predetermined angle, and this portion may be referred to as a bent portion. Although not always, the central portion of the display device 100 may be substantially flat, and the corner portions may be curved portions. Accordingly, the display device 100 includes a first portion including a display area, a curved portion extending outwardly from one side of the first portion, a second curved portion connected to the curved portion, and a second portion facing the first portion over the back of the display device. It can be divided into two parts. The bent section includes a bent section that is actually bent to a predetermined radius of curvature.

굴곡 부분을 구부리면, 비표시 영역이 표시장치의 앞면에서는 안보이거나 최소로만 보이게 된다. 비표시 영역 중 표시장치의 앞면에서 보이는 일부는 베젤(bezel)로 가려질 수 있다. 상기 베젤은 독자적인 구조물, 또는 하우징이나 다른 적합한 요소로 형성될 수 있다. 비표시 영역 중 표시장치의 앞면에서 보이는 일부는 블랙 잉크(예: 카본 블랙으로 채워진 폴리머)와 같은 불투명한 마스크 층 아래에 숨겨질 수도 있다. 이러한 불투명한 마스크 층은 표시장치(100)에 포함된 다양한 층(터치센서 층, 편광 층, 덮개 층 등) 상에 마련될 수 있다.When the curved portion is bent, the non-display area is invisible or minimally visible from the front side of the display device. A portion of the non-display area visible from the front side of the display device may be covered with a bezel. The bezel may be formed of a stand-alone structure, or a housing or other suitable element. Some of the non-display area visible from the front of the display may be hidden under an opaque mask layer such as black ink (eg, a polymer filled with carbon black). Such an opaque mask layer may be provided on various layers (a touch sensor layer, a polarization layer, a cover layer, etc.) included in the display device 100 .

굴곡 부분은, 굴곡축에 대한 굴곡각 θ및 곡률 반지름 R을 갖고 중앙 부분으로부터 바깥쪽으로 구부러질 수 있다. 여러 개의 굴곡 부분이 있을 때, 각 굴곡 부분의 크기는 동일할 필요는 없다. 또한, 굴곡 축 둘레의 굴곡 각 θ및 상기 굴곡축으로부터의 곡률 반지름 R은 굴곡 부분마다 다를 수 있다.The bend portion may be bent outwardly from the central portion with a bend angle θ and a radius of curvature R with respect to the bend axis. When there are multiple bend portions, the size of each bend portion need not be the same. Further, the angle of flexion θ around the flexion axis and the radius of curvature R from the flexion axis may be different for each flexure portion.

도 2는 본 명세서의 일 실시예에 따른 표시장치의 회로부 구성을 나타낸 블록도이다.2 is a block diagram illustrating a configuration of a circuit unit of a display device according to an exemplary embodiment of the present specification.

상기 표시장치는 영상 처리부(110), 타이밍 제어부(120), 게이트 구동부(130), 데이터 구동부(140)와 표시패널(150)을 포함할 수 있다.The display device may include an image processor 110 , a timing controller 120 , a gate driver 130 , a data driver 140 , and a display panel 150 .

영상 처리부(110)는 수직/수평 동기신호(Vsync, Hsync)와 클럭신호(CLK)를 공급하고, 타이밍 제어부(120)는 상기 영상 처리부(110)으로부터 상기 신호들을 받아 게이트 구동부(130)를 제어하는 게이트 제어신호(GCS)와 데이터 구동부(140)를 제어하는 데이터 제어신호(DCS)를 출력한다. 또한, 타이밍 제어부(120)는 영상 처리부(110)로부터 입력되는 영상 신호(RGB)를 표시패널(150)의 해상도에 맞게 재정렬하여 데이터 구동부(140)에 공급한다.The image processing unit 110 supplies vertical/horizontal synchronization signals Vsync and Hsync and a clock signal CLK, and the timing control unit 120 receives the signals from the image processing unit 110 and controls the gate driver 130 . A gate control signal GCS and a data control signal DCS for controlling the data driver 140 are output. Also, the timing controller 120 rearranges the image signal RGB input from the image processor 110 to match the resolution of the display panel 150 and supplies it to the data driver 140 .

데이터 구동부(140)는 타이밍 제어부(120)로부터 입력되는 데이터 제어신호(DCS)에 응답하여 영상 신호(RGB)를 계조 값에 대응하는 아날로그의 신호(데이터 신호 또는 데이터 전압)로 변환한다. 이렇게 변환된 신호는 데이터 라인(DL1 내지 DLj)에 공급된다.The data driver 140 converts the image signal RGB into an analog signal (data signal or data voltage) corresponding to the grayscale value in response to the data control signal DCS input from the timing controller 120 . The converted signal is supplied to the data lines DL1 to DLj.

게이트 구동부(130)는 타이밍 제어부(120)로부터 입력되는 게이트 제어신호(GCS)에 응답하여 게이트 라인(GL1 내지 GLn)에 스캔 신호를 순차적으로 공급한다. 상기 스캔 신호에 의해 해당 수평 라인의 박막트랜지스터(TFT)들이 턴-온된다. 게이트 구동부(130)는 데이터 전압(Vdata)의 어드레싱 타임을 결정하기 위한 스캔 신호를 각 게이트 라인(GL1 내지 GLn)에 공급하는 스캔 신호 생성부; 및 화소(SP1 내지 SPn)들의 발광 타임을 결정하기 위한 발광 신호(EM)를 각 에미션 라인(EL1 내지 ELn)에 공급하는 발광 신호 생성부를 포함한다. 이 때, 스캔 신호 생성부와 발광 신호 생성부는 GIP(Gate In Pannel)로 기판 상에 구성될 수 있다.The gate driver 130 sequentially supplies scan signals to the gate lines GL1 to GLn in response to the gate control signal GCS input from the timing controller 120 . The thin film transistors (TFTs) of the corresponding horizontal line are turned on by the scan signal. The gate driver 130 includes a scan signal generator that supplies a scan signal for determining an addressing time of the data voltage Vdata to each of the gate lines GL1 to GLn; and a light emission signal generator that supplies the emission signal EM for determining the emission time of the pixels SP1 to SPn to each of the emission lines EL1 to ELn. In this case, the scan signal generating unit and the light emitting signal generating unit may be configured on the substrate as a gate in panel (GIP).

일반적으로 게이트 구동부(130)는 스캔 신호 생성부와 발광 신호 생성부를 각각 구성하여 발광을 제어한다. 이러한 두 개의 신호가 필요한 이유는 구동 트랜지스터의 열화에 따른 문턱전압 변화(Vth shift)를 보상하기 위해 스캔 신호와 발광 신호의 타이밍을 다르게 하기 위함이다. 즉, 데이터전압이 어드레싱 되는 기간에서 스캔 신호는 턴 온 레벨로 발생되고 발광 신호(EM)는 턴 오프 레벨로 발생되며, 화소(SP1 내지 SPn)들이 발광되는 기간에서 스캔 신호는 턴 오프 레벨로 발생되고 발광 신호(EM)는 턴 온 레벨로 발생된다. 특히, 도시한 바와 같이 종속적으로 접속되어 순차적으로 신호를 출력하기 위해, 발광 신호 생성부는 쉬프트 레지스터(SR) 및 쉬프트 레지스터(SR)로부터 출력되는 신호를 입력받고 그 신호를 반전시켜 발광제어 펄스를 생성하는 인버터(INV)를 포함할 수 있다. 마찬가지로 스캔 신호 생성부도 종속적으로 접속되어 순차적으로 신호를 출력하기 위한 쉬프트 레지스트(SRG)를 포함할 수 있다.In general, the gate driver 130 controls light emission by configuring a scan signal generator and a light emission signal generator, respectively. The reason these two signals are needed is to have different timings of the scan signal and the emission signal in order to compensate for a threshold voltage change (Vth shift) due to deterioration of the driving transistor. That is, in the period in which the data voltage is addressed, the scan signal is generated at the turn-on level and the emission signal EM is generated at the turn-off level, and in the period in which the pixels SP1 to SPn emit light, the scan signal is generated at the turn-off level. and the light emission signal EM is generated at a turn-on level. In particular, as shown in the drawings, in order to sequentially output signals, the light emission signal generator receives the signals output from the shift register SR and the shift register SR and inverts the signals to generate a light emission control pulse. and an inverter INV. Similarly, the scan signal generator may also include a shift resist SRG for sequentially outputting signals by being dependently connected.

표시패널(150)은 복수의 화소(SP1 내지 SPn)가 배치되며, 각 화소는 게이트 라인(GL1 내지 GLn) 및 데이터 라인(DL1 내지 DLj)과 연결된다. 각 화소(SP1 내지 SPn)는 고전위전압(Vdd) 및 저전위전압(Vss)을 공급하는 전원 라인; 스위칭 트랜지스터; 스위칭 트랜지스터를 통해 인가되는 영상 신호에 의해 턴 온되는 구동 트랜지스터; 각 에미션라인(EL1 내지 ELn)에 의해 구동되는 에미션 트랜지스터; 발광 소자 등을 포함한다.The display panel 150 includes a plurality of pixels SP1 to SPn, and each pixel is connected to the gate lines GL1 to GLn and the data lines DL1 to DLj. Each of the pixels SP1 to SPn includes a power line supplying a high potential voltage Vdd and a low potential voltage Vss; switching transistors; a driving transistor turned on by an image signal applied through the switching transistor; an emission transistor driven by each of the emission lines EL1 to ELn; light-emitting elements and the like.

도 3은 본 명세서의 일 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다. 3 is a cross-sectional view schematically illustrating a display area and a non-display area of a display device according to an exemplary embodiment of the present specification.

도시된 표시 영역(A/A) 및 비표시 영역(I/A)은, 도 1에서 서술된 표시 영역 및 비표시 영역의 적어도 일부에 적용될 수 있다. 이하에서는 유기발광 표시장치(Organic Light Emitting Display)를 일 예로 하여 상기 표시장치를 설명한다.The illustrated display area A/A and the non-display area I/A may be applied to at least a portion of the display area and the non-display area described in FIG. 1 . Hereinafter, the display device will be described using an organic light emitting display device as an example.

유기발광 표시장치의 경우, 상기 표시 영역(A/A)에는 베이스 층(301) 상에 박막트랜지스터(302, 304, 308), 유기발광 소자(312, 314, 316) 및 각종 기능 층(layer)들이 위치한다. 한편, 상기 비표시 영역에(I/A)는 베이스 층(301) 상에 각종 구동 회로(예: GIP), 전극, 배선, 기능성 구조물 등이 위치할 수 있다. In the case of an organic light emitting diode display, in the display area A/A, thin film transistors 302 , 304 , 308 , organic light emitting devices 312 , 314 , 316 and various functional layers are formed on the base layer 301 . are located Meanwhile, in the non-display area I/A, various driving circuits (eg, GIP), electrodes, wirings, functional structures, etc. may be positioned on the base layer 301 .

베이스 층(301)은 유기발광 표시장치의 다양한 구성요소들을 지지한다. 베이스 층(301)은 투명한 절연 물질, 예를 들어 유리, 플라스틱 등과 같은 절연 물질로 형성될 수 있다. 기판(어레이 기판)은, 상기 베이스 층(301) 위에 형성된 소자 및 기능 층, 예를 들어 스위칭 TFT, 구동 TFT, 유기발광소자, 보호막 등을 포함하는 개념으로 지칭되기도 한다.The base layer 301 supports various components of an organic light emitting diode display. The base layer 301 may be formed of a transparent insulating material, for example, an insulating material such as glass or plastic. The substrate (array substrate) is also referred to as a concept including a device formed on the base layer 301 and a functional layer, for example, a switching TFT, a driving TFT, an organic light emitting device, a protective film, and the like.

버퍼 층(303)이 베이스 층(301) 상에 위치할 수 있다. 상기 버퍼 층(buffer layer)은 베이스 층(301) 또는 하부의 층들에서 유출되는 알칼리 이온 등과 같은 불순물로부터 박막트랜지스터(Thin Film Transistor: TFT)를 보호하기 위한 기능 층이다. 상기 버퍼 층은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 이들의 다층으로 이루어질 수 있다. 상기 버퍼 층(303)은 멀티 버퍼(multi buffer) 및/또는 액티브 버퍼(active buffer)를 포함할 수 있다.A buffer layer 303 may be positioned on the base layer 301 . The buffer layer is a functional layer for protecting a thin film transistor (TFT) from impurities such as alkali ions leaking from the base layer 301 or the underlying layers. The buffer layer may be formed of silicon oxide (SiOx), silicon nitride (SiNx), or a multilayer thereof. The buffer layer 303 may include a multi buffer and/or an active buffer.

상기 베이스 층(301) 또는 버퍼 층 위에 박막트랜지스터가 놓인다. 박막트랜지스터는 반도체 층(active layer), 게이트 절연 층(gate insulator), 게이트 전극, 층간 절연 층((interlayer dielectric layer, ILD), 소스(source) 및 드레인(drain) 전극이 순차적으로 적층된 형태일 수 있다. 이와는 달리, 상기 박막트랜지스터는 도 3처럼 게이트 전극(304), 게이트 절연 층(305), 반도체 층(302), 소스 및 드레인 전극(308)이 순차적으로 배치된 형태일 수 있다. A thin film transistor is placed on the base layer 301 or the buffer layer. In a thin film transistor, a semiconductor layer, a gate insulator, a gate electrode, an interlayer dielectric layer (ILD), a source and a drain electrode are sequentially stacked. Alternatively, the thin film transistor may have a form in which the gate electrode 304, the gate insulating layer 305, the semiconductor layer 302, and the source and drain electrodes 308 are sequentially disposed as shown in FIG.

반도체 층(302)은 폴리 실리콘(p-Si)으로 만들어질 수 있으며, 이 경우 소정의 영역이 불순물로 도핑될 수도 있다. 또한, 반도체 층(302)은 아몰포스 실리콘(a-Si)으로 만들어질 수도 있고, 펜타센 등과 같은 다양한 유기 반도체 물질로 만들어질 수도 있다. 나아가 반도체 층(302)은 산화물(oxide)로 만들어질 수도 있다. The semiconductor layer 302 may be made of polysilicon (p-Si), and in this case, a predetermined region may be doped with an impurity. In addition, the semiconductor layer 302 may be made of amorphous silicon (a-Si) or various organic semiconductor materials such as pentacene. Furthermore, the semiconductor layer 302 may be made of oxide.

게이트 전극(304)은 다양한 도전성 물질, 예컨대, 마그네슘(Mg), 알루미늄(Al), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 금(Au) 또는 이들의 합금 등으로 형성될 수 있다.The gate electrode 304 may be formed of various conductive materials, for example, magnesium (Mg), aluminum (Al), nickel (Ni), chromium (Cr), molybdenum (Mo), tungsten (W), gold (Au), or an alloy thereof. and the like.

게이트 절연 층(305), 층간 절연 층(ILD)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다. 게이트 절연 층(305)과 층간 절연 층의 선택적 제거로 소스 및 드레인 영역이 노출되는 컨택 홀(contact hole)이 형성될 수 있다.The gate insulating layer 305 and the interlayer insulating layer ILD may be formed of an insulating material such as silicon oxide (SiOx) or silicon nitride (SiNx), and may also be formed of an insulating organic material. A contact hole through which source and drain regions are exposed may be formed by selectively removing the gate insulating layer 305 and the interlayer insulating layer.

소스 및 드레인 전극(308)은 게이트 절연 층(305) 또는 층간 절연 층(ILD) 상에 전극용 물질로 단일층 또는 다층의 형상으로 형성된다. 필요에 따라 무기 절연 물질로 구성된 패시베이션층(309)이 상기 소스 및 드레인 전극(308)을 덮을 수도 있다.The source and drain electrodes 308 are formed on the gate insulating layer 305 or the interlayer insulating layer (ILD) in the form of a single layer or a multi-layered electrode material. If necessary, a passivation layer 309 made of an inorganic insulating material may cover the source and drain electrodes 308 .

평탄화 층(307)이 박막트랜지스터 상에 위치할 수 있다. 평탄화 층(307)은 박막트랜지스터를 보호하고 그 상부를 평탄화한다. 평탄화 층(307)은 다양한 형태로 구성될 수 있는데, BCB(Benzocyclobutene) 또는 아크릴(Acryl) 등과 같은 유기 절연막, 또는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 무기 절연막으로 형성될 수도 있고, 단층으로 형성되거나 이중 혹은 다중 층으로 구성될 수도 있는 등 다양한 변형이 가능하다.A planarization layer 307 may be disposed on the thin film transistor. The planarization layer 307 protects the thin film transistor and planarizes the top thereof. The planarization layer 307 may be configured in various forms, and may be formed of an organic insulating film such as BCB (Benzocyclobutene) or acryl (Acryl), or an inorganic insulating film such as a silicon nitride film (SiNx) or a silicon oxide film (SiOx), Various modifications are possible, such as being formed in a single layer or may be composed of double or multiple layers.

유기발광소자는 제1 전극(312), 유기발광 층(314), 제2 전극(316)이 순차적으로 배치된 형태일 수 있다. 즉, 유기발광소자는 평탄화 층(307) 상에 형성된 제1 전극(312), 제1 전극(312) 상에 위치한 유기발광 층(314) 및 유기발광 층(314) 상에 위치한 제2 전극(316)으로 구성될 수 있다.The organic light emitting device may have a form in which the first electrode 312 , the organic light emitting layer 314 , and the second electrode 316 are sequentially disposed. That is, the organic light emitting device includes a first electrode 312 formed on the planarization layer 307 , an organic light emitting layer 314 positioned on the first electrode 312 , and a second electrode ( ) positioned on the organic light emitting layer 314 . 316) may be configured.

제1 전극(312)은 컨택 홀을 통해 구동 박막트랜지스터의 드레인 전극(308)과 전기적으로 연결된다. 유기발광 표시장치가 상부 발광(top emission) 방식인 경우, 이러한 제1 전극(312)은 반사율이 높은 불투명한 도전 물질로 만들어질 수 있다. 예를 들면, 제1 전극(312)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr) 또는 이들의 합금 등으로 형성될 수 있다. 상기 제1 전극(312)은 유기발광 다이오드의 애노드(anode)일 수 있다.The first electrode 312 is electrically connected to the drain electrode 308 of the driving TFT through a contact hole. When the organic light emitting diode display is a top emission type, the first electrode 312 may be made of an opaque conductive material having high reflectance. For example, the first electrode 312 may be formed of silver (Ag), aluminum (Al), gold (Au), molybdenum (Mo), tungsten (W), chromium (Cr), or an alloy thereof. . The first electrode 312 may be an anode of an organic light emitting diode.

뱅크(310)는 발광 영역을 제외한 나머지 영역에 형성된다. 이에 따라, 뱅크(310)는 발광 영역과 대응되는 제1 전극(312)을 노출시키는 뱅크 홀을 가진다. 뱅크(310)는 실리콘 질화막(SiNx), 실리콘 산화막(SiOx)와 같은 무기 절연 물질 또는 BCB, 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연물질로 만들어질 수 있다.The bank 310 is formed in the remaining area except for the light emitting area. Accordingly, the bank 310 has a bank hole exposing the first electrode 312 corresponding to the emission region. The bank 310 may be made of an inorganic insulating material such as a silicon nitride film (SiNx) or a silicon oxide film (SiOx), or an organic insulating material such as BCB, an acrylic resin, or an imide resin.

유기발광 층(314)이 뱅크(310)에 의해 노출된 제1 전극(312) 상에 위치한다. 유기발광 층(314)은 발광층, 전자주입층, 전자수송층, 정공수송층, 정공주입층 등을 포함할 수 있다. 상기 유기발광 층은, 하나의 빛을 발광하는 단일 발광층 구조로 구성될 수도 있고, 복수 개의 발광층으로 구성되어 백색 광을 발광하는 구조로 구성될 수도 있다. An organic light emitting layer 314 is located on the first electrode 312 exposed by the bank 310 . The organic light emitting layer 314 may include an emission layer, an electron injection layer, an electron transport layer, a hole transport layer, a hole injection layer, and the like. The organic light emitting layer may have a structure of a single light emitting layer that emits one light, or a structure of a plurality of light emitting layers that emit white light.

제2 전극(316)이 유기발광층(314) 상에 위치한다. 유기발광 표시장치가 상부 발광(top emission) 방식인 경우, 제2 전극(316)은 인듐 틴 옥사이드(Indium Tin Oxide; ITO) 또는 인듐 징크 옥사이드(Induim Zinc Oxide; IZO) 등과 같은 투명한 도전 물질로 형성됨으로써 유기발광 층(314)에서 생성된 광을 제2 전극(316) 상부로 방출시킨다. 상기 제2 전극(316)은 유기발광 다이오드의 캐소드(cathode)일 수 있다.The second electrode 316 is positioned on the organic light emitting layer 314 . When the organic light emitting diode display is a top emission type, the second electrode 316 is formed of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO). As a result, the light generated by the organic light emitting layer 314 is emitted to the upper portion of the second electrode 316 . The second electrode 316 may be a cathode of an organic light emitting diode.

봉지 층(320)이 제2 전극(316) 상에 위치한다. 상기 봉지 층(320)은, 발광 재료와 전극 재료의 산화를 방지하기 위하여, 외부로부터의 산소 및 수분 침투를 막는다. 유기발광소자가 수분이나 산소에 노출되면, 발광 영역이 축소되는 화소 수축(pixel shrinkage) 현상이 나타나거나, 발광 영역 내 흑점(dark spot)이 생길 수 있다. 상기 봉지 층(encapsulation layer)은 유리, 금속, 산화 알루미늄(AlOx) 또는 실리콘(Si) 계열 물질로 이루어진 무기막으로 구성되거나, 또는 유기막(322)과 무기막(321-1, 321-2)이 교대로 적층된 구조일 수도 있다. 이때, 무기막(321-1, 321-2)은 수분이나 산소의 침투를 차단하는 역할을 하고, 유기막(322)은 무기막(321-1, 321-2)의 표면을 평탄화하는 역할을 한다. 봉지 층을 여러 겹의 박막 층으로 형성하면, 단일 층일 경우에 비해 수분이나 산소의 이동 경로가 길고 복잡하게 되어 유기발광소자까지 수분/산소가 침투하는 것이 어려워진다.An encapsulation layer 320 is disposed on the second electrode 316 . The encapsulation layer 320 prevents penetration of oxygen and moisture from the outside in order to prevent oxidation of the light emitting material and the electrode material. When the organic light emitting diode is exposed to moisture or oxygen, a pixel shrinkage phenomenon in which the light emitting area is reduced may occur or a dark spot may occur in the light emitting area. The encapsulation layer is composed of an inorganic layer made of glass, metal, aluminum oxide (AlOx) or silicon (Si)-based material, or an organic layer 322 and inorganic layers 321-1 and 321-2. The structure may be alternately stacked. In this case, the inorganic layers 321-1 and 321-2 serve to block penetration of moisture or oxygen, and the organic layer 322 serves to planarize the surfaces of the inorganic layers 321-1 and 321-2. do. When the encapsulation layer is formed as a multi-layer thin film, the movement path of moisture or oxygen becomes longer and more complicated than in the case of a single layer, making it difficult for moisture/oxygen to penetrate to the organic light emitting device.

봉지 층(320) 상에는 터치 절연막(358)을 사이에 두고 터치 센싱 라인(354) 및 터치 구동 라인(352)이 교차되게 배치될 수 있다. 이러한 터치 센싱 라인(354)과 터치 구동 라인(352)의 교차부에는 상호 정전 용량(mutual capacitance, Cm)이 형성된다. 이에 따라, 상호 정전 용량(Cm)은 터치 구동 라인(352)에 공급되는 터치 구동 펄스에 의해 전하를 충전하고, 충전된 전하를 터치 센싱 라인(354)으로 방전함으로써 터치 센서의 역할을 하게 된다.The touch sensing line 354 and the touch driving line 352 may be disposed to cross each other on the encapsulation layer 320 with the touch insulating layer 358 interposed therebetween. A mutual capacitance (Cm) is formed at the intersection of the touch sensing line 354 and the touch driving line 352 . Accordingly, the mutual capacitance Cm serves as a touch sensor by charging an electric charge by a touch driving pulse supplied to the touch driving line 352 and discharging the charged electric charge to the touch sensing line 354 .

터치 구동 라인(352)은 다수의 제1 터치 전극들과, 상기 제1 터치 전극들 사이를 전기적으로 연결하는 제1 브릿지(bridge)들을 구비한다. 다수의 제1 터치 전극들은 제1 방향을 따라 일정한 간격으로 이격된다. 이러한 다수의 제1 터치 전극들 각각은 제1 브릿지를 통해 인접한 제1 터치 전극과 전기적으로 연결된다. 제1 브릿지는 제1 터치 전극과 동일 층에 배치되어 별도의 컨택홀 없이 제1 터치 전극과 전기적으로 접속될 수 있다. The touch driving line 352 includes a plurality of first touch electrodes and first bridges electrically connecting the first touch electrodes. The plurality of first touch electrodes are spaced apart from each other at regular intervals along the first direction. Each of the plurality of first touch electrodes is electrically connected to an adjacent first touch electrode through a first bridge. The first bridge may be disposed on the same layer as the first touch electrode and may be electrically connected to the first touch electrode without a separate contact hole.

터치 센싱 라인(354)은 다수의 제2 터치 전극들과, 다수의 제2 터치 전극들 사이를 전기적으로 연결하는 제2 브릿지들을 구비한다. 다수의 제2 터치 전극들은 제2 방향을 따라 일정한 간격으로 이격된다. 이러한 다수의 제2 터치 전극들 각각은 제2 브릿지를 통해 인접한 제2 터치 전극과 전기적으로 연결된다. 제2 브릿지는 제2 터치 전극과 다른 층에 배치되어 컨택 홀을 통해 제2 터치 전극과 전기적으로 접속될 수 있다.The touch sensing line 354 includes a plurality of second touch electrodes and second bridges electrically connecting the plurality of second touch electrodes. The plurality of second touch electrodes are spaced apart from each other at regular intervals along the second direction. Each of the plurality of second touch electrodes is electrically connected to an adjacent second touch electrode through a second bridge. The second bridge may be disposed on a layer different from that of the second touch electrode to be electrically connected to the second touch electrode through a contact hole.

제1 및 제2 터치 전극, 제1 및 제2 브릿지 각각은 알루미늄(Al), 티타늄(Ti), 구리(Cu), 몰리브덴(Mo)과 같은 내식성 및 내산성이 강하고 전도성이 좋은 도전층을 이용하여 단층 또는 다층 구조로 형성될 수 있다. 예를 들어, 제1 및 제2 터치 전극, 제1 및 제2 브릿지 각각은 Ti/Al/Ti 또는 Mo/Al/Mo와 같이 적층된 3층 구조로 형성된다. Each of the first and second touch electrodes and the first and second bridges is made of a conductive layer with high corrosion resistance and acid resistance, such as aluminum (Al), titanium (Ti), copper (Cu), and molybdenum (Mo), and good conductivity. It may be formed in a single-layer or multi-layer structure. For example, each of the first and second touch electrodes and the first and second bridges is formed in a three-layered structure such as Ti/Al/Ti or Mo/Al/Mo.

터치 구동 라인(352) 및 터치 센싱 라인(354) 각각은 비표시 영역에 배치되는 라우팅 라인 및 터치 패드를 통해 터치 구동부와 연결된다. 이에 따라, 라우팅 라인은 터치 구동부에서 생성된 터치 구동 펄스를 터치 패드를 통해 터치 구동 라인(352)에 전송하고, 터치 센싱 라인(354)으로부터의 터치 신호를 터치 패드에 전송한다. Each of the touch driving line 352 and the touch sensing line 354 is connected to the touch driving unit through a routing line and a touch pad disposed in the non-display area. Accordingly, the routing line transmits the touch driving pulse generated by the touch driver to the touch driving line 352 through the touch pad, and transmits the touch signal from the touch sensing line 354 to the touch pad.

배리어 필름이 봉지 층(320) 상에 위치하여 베이스 층(301) 전체를 봉지할 수도 있다. 배리어 필름은 위상차 필름 또는 광등방성 필름일 수 있다. 이때 접착 층이 배리어 필름과 봉지 층(320) 사이에 위치할 수 있다. 접착 층은 봉지 층(320)과 배리어 필름을 접착시킨다. 접착 층은 열 경화형 또는 자연 경화형의 접착제일 수 있다. 예를 들어, 접착 층은 B-PSA(Barrier pressure sensitive adhesive)와 같은 물질로 구성될 수 있다. A barrier film may be positioned on the encapsulation layer 320 to encapsulate the entire base layer 301 . The barrier film may be a retardation film or a photoisotropic film. In this case, the adhesive layer may be positioned between the barrier film and the encapsulation layer 320 . The adhesive layer adheres the encapsulation layer 320 and the barrier film. The adhesive layer may be a heat-curable adhesive or a naturally-curable adhesive. For example, the adhesive layer may be made of a material such as a barrier pressure sensitive adhesive (B-PSA).

비표시 영역(I/A)에는 화소 회로 및 발광 소자가 배치되지 않지만 베이스 층(301)과 유기/무기 기능 층들(303, 105, 307 320 등)은 존재할 수 있다. 또한 상기 비표시 영역(I/A)에는 표시 영역(A/A)의 구성에 사용된 물질들이 다른 용도로 배치될 수 있다. 예를 들어, 표시 영역 TFT의 게이트 전극과 동일한 금속(304'), 또는 소스/드레인 전극과 동일한 금속(308')이 배선 또는 전극용으로 비표시 영역(I/A)에 배치될 수 있다. 더 나아가, 유기발광 다이오드의 일 전극(예: 애노드)과 동일한 금속(312')이 배선, 전극용으로 비표시 영역(I/A)에 배치될 수도 있다.Although the pixel circuit and the light emitting device are not disposed in the non-display area I/A, the base layer 301 and the organic/inorganic functional layers 303 , 105 , 307 320 , etc. may be present. In addition, materials used to form the display area A/A may be disposed in the non-display area I/A for different purposes. For example, the same metal 304' as the gate electrode of the display area TFT, or the same metal 308' as the source/drain electrodes may be disposed in the non-display area I/A for wiring or electrodes. Furthermore, the same metal 312 ′ as one electrode (eg, an anode) of the organic light emitting diode may be disposed in the non-display area I/A for wiring and electrodes.

비표시 영역(I/A)의 베이스 층(301), 버퍼 층(303), 게이트 절연 층(305), 평탄화 층(307) 등은 표시 영역(A/A)에서 설명된 것과 같다. 댐(390)은 유기막(322)이 비표시 영역(I/A)에 너무 멀리 퍼지는 것을 제어하는 구조물이다. 비표시 영역(I/A)에 배치된 각종 회로와 전극/전선은 게이트 금속(304') 및/또는 소스/드레인 금속(308')으로 만들어질 수 있다. 이때, 게이트 금속(304')은 TFT의 게이트 전극과 동일한 물질로 동일 공정에서 형성되며, 소스/드레인 금속(308')은 TFT의 소스/드레인 전극과 동일한 물질로 동일 공정에서 형성된다. The base layer 301 , the buffer layer 303 , the gate insulating layer 305 , and the planarization layer 307 of the non-display area I/A are the same as those described in the display area A/A. The dam 390 is a structure that controls the organic layer 322 from spreading too far in the non-display area I/A. Various circuits and electrodes/wires disposed in the non-display area I/A may be made of a gate metal 304 ′ and/or a source/drain metal 308 ′. At this time, the gate metal 304' is formed of the same material as the gate electrode of the TFT in the same process, and the source/drain metal 308' is formed of the same material as the source/drain electrode of the TFT in the same process.

예를 들어, 소스/드레인 금속은 전원(예: 저준위 전원(VSS), 고준위 전원(VDD) 등) 배선(308')으로 사용될 수 있다. 이때, 전원 배선(308')은 금속 층(312')과 연결되고, 유기발광 다이오드의 캐소드(316)는 상기 소스/드레인 금속(308') 및 금속 층(312')과의 연결을 통해 전원을 공급받을 수 있다. 상기 금속 층(312')은 전원 배선(308')과 접촉하고, 평탄화 층(307)의 최외곽 측벽을 타고 연장되어 평탄화 층(307) 상부에서 캐소드(316)와 접촉할 수 있다. 상기 금속 층(312')은 유기발광 다이오드의 애노드(312)와 동일한 물질로 동일한 공정에서 형성된 금속 층일 수 있다.For example, the source/drain metal may be used as a power supply (eg, a low-level power supply (V SS ), a high-level power supply (V DD ), etc.) wiring 308 ′. At this time, the power wiring 308' is connected to the metal layer 312', and the cathode 316 of the organic light emitting diode is powered through the connection with the source/drain metal 308' and the metal layer 312'. can be supplied. The metal layer 312 ′ may be in contact with the power wiring 308 ′ and may extend along the outermost sidewall of the planarization layer 307 to contact the cathode 316 on the planarization layer 307 . The metal layer 312 ′ may be a metal layer formed of the same material as the anode 312 of the organic light emitting diode in the same process.

도 2에서 설명된 게이트 구동부(GIP)가 비표시 영역(I/A)에 구비될 수 있다. 상기 게이트 구동부(GIP)를 구성하는 각종 트랜지스터, 시프트 레지스터 등의 소자들은 게이트 금속(304') 및/또는 소스/드레인 금속(308')으로 만들어질 수 있다. 도 4는 이와 같은 게이트 구동부(GIP)를 평면적으로 나타낸 도면이다. 게이트 구동부(130)는 발광 신호 생성부(GIP-1), 스캔 신호 생성부(GIP-2), 연결부(GIP-3)를 포함할 수 있다.The gate driver GIP described with reference to FIG. 2 may be provided in the non-display area I/A. Various transistors, shift registers, and the like constituting the gate driver GIP may be made of a gate metal 304 ′ and/or a source/drain metal 308 ′. 4 is a plan view illustrating such a gate driver GIP. The gate driver 130 may include a light emitting signal generator GIP-1, a scan signal generator GIP-2, and a connection part GIP-3.

발명자들은 상술한 도선 구조에서 몇 가지 취약점을 발견하였다. 그 중 하나는, 게이트 구동부(GIP)가 차지하는 면적이 내로우 베젤(narrow bezel) 설계를 어렵게 한다는 것이다. 최근에는 표시장치의 외곽 비표시 영역을 축소하기를 원하는 요구가 늘어나고 있기에, 위와 같은 제한은 반드시 해결해야 하는 과제이다.The inventors have discovered several weaknesses in the above-described conductor structure. One of them is that the area occupied by the gate driver GIP makes it difficult to design a narrow bezel. Recently, there has been an increasing demand for reducing the outer non-display area of the display device, so the above limitation is a problem that must be solved.

게이트 구동부(GIP)가 차지하는 주요 면적은, 발광 신호 생성부(GIP-1)의 면적과 스캔 신호 생성부(GIP-2)의 면적이다. 특히 도 2와 같은 회로부 구성에서는 발광 신호 생성부(GIP-1)의 쉬프트 레지스트(SR)와 인버터(INV)가 차지하는 면적이 더욱 증가할 수 있다. 발명자들은 이와 같은 문제를 인식하고 게이트 구동부(GIP)가 차지하는 면적을 효과적으로 줄일 수 있는 구조를 고안하였다.The main areas occupied by the gate driver GIP are the area of the light emission signal generator GIP-1 and the area of the scan signal generator GIP-2. In particular, in the configuration of the circuit unit as shown in FIG. 2 , the area occupied by the shift resist SR and the inverter INV of the light emitting signal generating unit GIP-1 may further increase. The inventors recognized this problem and devised a structure that can effectively reduce the area occupied by the gate driver (GIP).

도 5는 본 명세서의 다른 실시예에 따른 표시장치의 표시 영역 및 비표시 영역을 개략적으로 나타낸 단면도이다.5 is a cross-sectional view schematically illustrating a display area and a non-display area of a display device according to another exemplary embodiment of the present specification.

상기 표시장치는 비표시 영역의 면적을 줄이고, 각종 소자를 효율적으로 배치하는 구조를 적용하였다. 이하에서는 도 1 내지 도 4에서 설명된 구성 요소들에 대한 중복 설명은 생략한다.The display device has a structure in which an area of a non-display area is reduced and various elements are efficiently disposed. Hereinafter, redundant descriptions of the components described with reference to FIGS. 1 to 4 will be omitted.

상기 표시장치는 표시 영역(A/A) 및/또는 비표시 영역(I/A)의 각종 소자들을 다단으로 배치함으로써 비표시 영역(I/A)의 너비를 줄이는 구조를 채용하였다. 특히, 상기 표시장치는, 기판 상에 형성된 게이트 구동부에 속한 여러 회로부들을 다층 구조로 적층하여, 그것들이 비표시 영역(I/A)을 점유하는 면적을 저감한다.The display device has a structure in which the width of the non-display area I/A is reduced by arranging various elements in the display area A/A and/or the non-display area I/A in multiple stages. In particular, in the display device, various circuit units belonging to a gate driver formed on a substrate are stacked in a multi-layered structure to reduce an area they occupy in the non-display area I/A.

상기 표시장치는, 표시 영역(A/A) 및 상기 표시 영역(A/A) 일 측에 있는 비표시 영역(I/A)을 포함하는 기판(501); 상기 기판(501) 상의 제1 층 비표시 영역(I/A)에 배치된 제1 구동 회로부(580-1i); 제1 구동 회로부(580-1i)의 상부를 덮는 제1 평탄화 층(507-1); 상기 제1 평탄화 층(507-1) 상의 제2 층 비표시 영역(I/A)에 배치된 제2 구동 회로부(580-2i); 상기 제2 구동 회로부(580-2i)의 상부를 덮는 제2 평탄화 층(507-2)을 포함한다. The display device includes: a substrate 501 including a display area A/A and a non-display area I/A at one side of the display area A/A; a first driving circuit unit 580-1i disposed in a first layer non-display area I/A on the substrate 501; a first planarization layer 507-1 covering an upper portion of the first driving circuit portion 580-1i; a second driving circuit unit 580-2i disposed in a second non-display area I/A on the first planarization layer 507-1; and a second planarization layer 507 - 2 covering an upper portion of the second driving circuit unit 580 - 2i.

상기 제1 구동 회로부(580-1i)와 상기 제2 구동 회로부(580-2i)는 다단으로 적층되며, 상하 방향으로 서로 중첩된다. 상기 제1 구동 회로부(580-1i) 또는 상기 제2 구동 회로부(580-2i)와 상기 표시 영역(A/A) 사이에는 더미 화소(dummy pixel) 및/또는 신호 배선들이 배치될 수 있다. 이로써 상기 구동 회로부들이 단층으로 배열되었을 때에 비하여 점유 면적이 대폭 줄어들 수 있다. The first driving circuit unit 580-1i and the second driving circuit unit 580-2i are stacked in multiple stages and overlap each other in the vertical direction. A dummy pixel and/or signal lines may be disposed between the first driving circuit unit 580-1i or the second driving circuit unit 580-2i and the display area A/A. Accordingly, compared to when the driving circuit units are arranged in a single layer, the occupied area can be significantly reduced.

상기 제1 구동 회로부(580-1i) 및 상기 제2 구동 회로부(580-2i)는 게이트 구동부(GIP)를 구성하는 회로부일 수 있다. 예를 들어, 상기 제1 구동 회로부(580-1i)는 스캔 신호 생성부이고, 상기 제2 구동 회로부(580-2i)의 발광 신호 생성부일 수 있다. 스캔 신호 생성부는 스캔 신호를 각 게이트 라인에 공급하며, 발광 신호 생성부는 발광 신호(EM)를 각 에미션 라인에 공급한다. 반대로 상기 제1 구동 회로부(580-1i)는 발광 신호 생성부이고, 상기 제2 구동 회로부(580-2i)의 스캔 신호 생성부일 수도 있다.The first driving circuit unit 580-1i and the second driving circuit unit 580-2i may be circuit units constituting the gate driving unit GIP. For example, the first driving circuit unit 580-1i may be a scan signal generating unit, and may be a light emitting signal generating unit of the second driving circuit unit 580-2i. The scan signal generator supplies a scan signal to each gate line, and the light emission signal generator supplies the emission signal EM to each emission line. Conversely, the first driving circuit unit 580-1i may be a light emitting signal generating unit, and may also be a scan signal generating unit of the second driving circuit unit 580-2i.

한편, 표시 영역(A/A)의 각종 소자들도 비표시 영역(I/A)과 같이 다층으로 구성될 수 있다. 예를 들어, 상기 표시장치는, 상기 제1 층 비표시 영역(I/A)과 동일 층상의 표시 영역(A/A)에 배치된 제1 층 표시 소자(580-1a); 및 상기 제2 층 비표시 영역(I/A)과 동일 층상의 표시 영역(A/A)에 배치된 제2 층 표시 소자(580-2a)들을 포함할 수 있다. 상기 제1 층 표시 소자(580-1a) 및 상기 제2 층 표시 소자(580-2a)들은 박막 트랜지스터(TFT), 전원 배선, 신호 배선 등을 포함할 수 있다. 상기 전원 배선은, 화소 회로에 고준위 전원(VDD) 또는 초기화 전원(VINI)을 전달하는 도선일 수도 있다. 또는 상기 전원 배선은, 화소 회로에 데이터 전압(VDATA)를 전달하는 도선일 수 있다. 이와 같이 다층 구조를 적용하면 표시 영역(A/A)의 각종 소자들이 더 여유있게 배치될 수 있으므로, 설계 자유도가 향상된다. Meanwhile, various elements of the display area A/A may also be configured in multi-layers like the non-display area I/A. For example, the display device may include a first layer display element 580-1a disposed in the display area A/A on the same layer as the first layer non-display area I/A; and second layer display elements 580 - 2a disposed in the display area A/A on the same layer as the second layer non-display area I/A. The first layer display device 580-1a and the second layer display device 580-2a may include a thin film transistor (TFT), a power supply line, a signal line, and the like. The power wire may be a wire that transfers the high-level power V DD or the initialization power V INI to the pixel circuit. Alternatively, the power line may be a conducting line that transmits the data voltage V DATA to the pixel circuit. When the multi-layer structure is applied as described above, various elements of the display area A/A can be more comfortably arranged, and thus the degree of freedom in design is improved.

일 실시예에서 상기 제1 층 표시 소자(580-1a)는 구동 트랜지스터(Driving-Transistor)를 포함할 수 있다. 상기 구동 트랜지스터는 발광 소자에 연결된다.In an embodiment, the first layer display device 580-1a may include a driving transistor. The driving transistor is connected to the light emitting device.

상기 표시장치가, 유기발광 표시장치인 경우, 상기 제2 평탄화 층(507-2) 상에는 유기발광 소자(512, 514, 516)가 배치될 수 있다. 이 경우에 상기 표시장치는 상기 유기발광 소자(512, 514, 516)를 덮은 봉지 층(520); 및 상기 봉지 층(520) 상에 배치된 터치 전극(552, 554)을 더 포함할 수 있다. When the display device is an organic light emitting display device, organic light emitting devices 512 , 514 , and 516 may be disposed on the second planarization layer 507 - 2 . In this case, the display device may include an encapsulation layer 520 covering the organic light emitting diodes 512 , 514 , and 516 ; and touch electrodes 552 and 554 disposed on the encapsulation layer 520 .

도 6은 도 5의 게이트 구동부를 평면적으로 나타낸 도면이다. 도시된 것과 같이 본 실시예에 따른 표시장치는, 화소 회로를 포함한 표시 영역(A/A) 및 표시 영역(A/A) 일 측에 있는 비표시 영역(I/A)을 갖는 기판(501); 상기 비표시 영역(I/A)에 배치되고, 상기 화소 회로에 스캔 신호를 공급하는 제1 구동 회로부(580-1i); 상기 비표시 영역(I/A)에 배치되고, 상기 화소 회로에 발광 신호를 공급하는 제2 구동 회로부(580-2i)를 포함하고, 상기 제1 구동 회로부(580-1i)와 상기 제2 구동 회로부(580-2i)는 다층 구조로 적층되어 상기 비표시 영역(I/A)을 점유하는 면적이 저감된다. 즉, 더미 화소 및 신호 배선들이 차지하는 구역(GIA-B)의 면적은 도 4에 비해 큰 변화가 없더라도, 제1, 제2 구동 회로부들이 다층으로 적층된 구역(GIA-A)이 차지하는 면적이 대폭 감소하기 때문에, 비표시 영역(I/A)이 획기적으로 줄어들 수 있다. 일 실시예에서, 상기 구동 회로부들이 다층 구조로 적층되었을 때의 점유 면적은, 단층 구조일 때에 비해 40~45% 감소함이 확인되었다.6 is a plan view illustrating the gate driver of FIG. 5 . As illustrated, the display device according to the present exemplary embodiment includes a substrate 501 having a display area A/A including a pixel circuit and a non-display area I/A at one side of the display area A/A. ; a first driving circuit unit (580-1i) disposed in the non-display area (I/A) and configured to supply a scan signal to the pixel circuit; a second driving circuit unit 580-2i disposed in the non-display area I/A and configured to supply a light emitting signal to the pixel circuit, the first driving circuit unit 580-1i and the second driving circuit unit 580-1i The circuit unit 580 - 2i is stacked in a multi-layered structure to reduce an area occupying the non-display area I/A. That is, although the area of the area GIA-B occupied by the dummy pixel and the signal wirings does not change significantly compared to FIG. 4 , the area occupied by the area GIA-A in which the first and second driving circuit units are stacked in multiple layers is large. Due to the decrease, the non-display area I/A may be remarkably reduced. In one embodiment, it was confirmed that the area occupied when the driving circuit parts are stacked in a multilayer structure is reduced by 40 to 45% compared to when the driving circuit parts are stacked in a single layer structure.

이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 그 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 당업자에 의해 기술적으로 다양하게 연동 및 구동될 수 있으며, 각 실시예들이 서로에 대하여 독립적으로 실시되거나 연관 관계로 함께 실시될 수도 있다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of the present specification have been described in detail with reference to the accompanying drawings, the present specification is not necessarily limited to these embodiments, and various modifications may be made within the scope without departing from the technical spirit thereof. Accordingly, the embodiments disclosed in the present specification are for explanation rather than limiting the technical spirit of the present invention, and the scope of the technical spirit of the present invention is not limited by these embodiments. Each feature of the various embodiments of the present invention may be partially or wholly combined or combined with each other, and may be technically variously linked and operated by those skilled in the art, and each embodiment may be implemented independently of each other or together in a related relationship. may be carried out. The protection scope of the present invention should be construed by the following claims, and all technical ideas within the equivalent range should be construed as being included in the scope of the present invention.

Claims (12)

표시 영역 및 상기 표시 영역 일 측에 있는 비표시 영역을 포함하는 기판;
상기 기판 상의 제1 층 비표시 영역에 배치된 제1 구동 회로부;
제1 구동 회로부의 상부를 덮는 제1 평탄화 층;
상기 제1 평탄화 층 상의 제2 층 비표시 영역에 배치된 제2 구동 회로부;
상기 제2 구동 회로부의 상부를 덮는 제2 평탄화 층을 포함하는 표시장치.a substrate including a display area and a non-display area on one side of the display area;
a first driving circuit unit disposed in a first layer non-display area on the substrate;
a first planarization layer covering an upper portion of the first driving circuit portion;
a second driving circuit unit disposed in a second non-display area on the first planarization layer;
and a second planarization layer covering an upper portion of the second driving circuit unit. 제1 항에 있어서,
상기 제1 구동 회로부와 상기 제2 구동 회로부는 상하 방향으로 서로 중첩된 표시장치.According to claim 1,
The first driving circuit part and the second driving circuit part overlap each other in a vertical direction. 제1 항에 있어서,
상기 제1 구동 회로부 및 상기 제2 구동 회로부는 게이트 구동부를 구성하는 회로부인 표시장치.According to claim 1,
The first driving circuit unit and the second driving circuit unit are circuit units constituting the gate driving unit. 제3 항에 있어서,
상기 제1 구동 회로부는 스캔 신호 생성부이고, 상기 제2 구동 회로부의 발광 신호 생성부인 표시장치.4. The method of claim 3,
The first driving circuit unit is a scan signal generating unit, and the second driving circuit unit is a light emitting signal generating unit. 제1 항에 있어서,
상기 제1 층 비표시 영역과 동일 층상의 표시 영역에 배치된 제1 층 표시 소자; 및 상기 제2 층 비표시 영역과 동일 층상의 표시 영역에 배치된 제2 층 표시 소자들을 더 포함하는 표시장치.According to claim 1,
a first layer display element disposed in a display area on the same layer as the first layer non-display area; and second layer display elements disposed in a display area on the same layer as the second layer non-display area. 제5 항에 있어서,
상기 제1 층 표시 소자 및 상기 제2 층 표시 소자들은 박막 트랜지스터를 포함하는 표시장치.6. The method of claim 5,
The first layer display device and the second layer display device include thin film transistors. 제6 항에 있어서,
상기 제1 층 표시 소자는 구동 트랜지스터를 포함하는 표시장치.7. The method of claim 6,
The first layer display device includes a driving transistor. 제1 항에 있어서,
상기 제1 구동 회로부 또는 상기 제2 구동 회로부와 상기 표시 영역 사이에는 더미 화소가 배치된 표시장치.According to claim 1,
A dummy pixel is disposed between the first driving circuit part or the second driving circuit part and the display area. 제1 항에 있어서,
상기 제2 평탄화 층 상에는 유기발광 소자가 배치된 표시장치.According to claim 1,
A display device in which an organic light emitting diode is disposed on the second planarization layer. 제9 항에 있어서,
상기 유기발광 소자를 덮은 봉지 층; 및
상기 봉지 층 상에 배치된 터치 전극을 더 포함하는 표시장치.10. The method of claim 9,
an encapsulation layer covering the organic light emitting diode; and
The display device further comprising a touch electrode disposed on the encapsulation layer. 화소 회로를 포함한 표시 영역 및 표시 영역 일 측에 있는 비표시 영역을 갖는 기판;
상기 비표시 영역에 배치되고, 상기 화소 회로에 스캔 신호를 공급하는 제1 구동 회로부;
상기 비표시 영역에 배치되고, 상기 화소 회로에 발광 신호를 공급하는 제2 구동 회로부;를 포함하고,
상기 제1 구동 회로부와 상기 제2 구동 회로부는 다층 구조로 적층되어 상기 비표시 영역을 점유하는 면적이 저감된 표시장치.a substrate having a display area including a pixel circuit and a non-display area at one side of the display area;
a first driving circuit unit disposed in the non-display area and configured to supply a scan signal to the pixel circuit;
a second driving circuit unit disposed in the non-display area and configured to supply a light emitting signal to the pixel circuit;
The first driving circuit unit and the second driving circuit unit are stacked in a multi-layered structure to reduce an area occupying the non-display area. 제11 항에 있어서,
상기 제1 구동 회로부와 동일 층상의 표시 영역에 배치된 제1 층 표시 소자; 및
상기 제2 구동 회로부와 동일 층상의 표시 영역에 배치된 제2 층 표시 소자를 더 포함하는 표시장치. 12. The method of claim 11,
a first layer display element disposed in a display area on the same layer as the first driving circuit unit; and
and a second layer display element disposed in a display area on the same layer as the second driving circuit unit.
KR1020190168284A 2019-12-16 2019-12-16 Display device KR20210076762A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190168284A KR20210076762A (en) 2019-12-16 2019-12-16 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190168284A KR20210076762A (en) 2019-12-16 2019-12-16 Display device

Publications (1)

Publication Number Publication Date
KR20210076762A true KR20210076762A (en) 2021-06-24

Family

ID=76607225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190168284A KR20210076762A (en) 2019-12-16 2019-12-16 Display device

Country Status (1)

Country Link
KR (1) KR20210076762A (en)

Similar Documents

Publication Publication Date Title
US10175843B2 (en) Organic light-emitting diode (OLED) display including touch sensor
US20160132148A1 (en) Organic light-emitting diode (oled) display
US10976848B2 (en) Display apparatus with touch sensor
US10937840B2 (en) Display device
US10908734B2 (en) Display device
KR20190038711A (en) Display device and method of driving the same
KR102612016B1 (en) Organic light emitting display device
KR20210041150A (en) Display device
KR20180028089A (en) Organic light emitting diode display
KR20210080674A (en) Display device
KR102569727B1 (en) Display device
KR20150002290A (en) Thin film transistor array substrate and organic light emitting display including the substrate
US11837627B2 (en) Display apparatus, display panel and method for manufacturing the same
US11574592B2 (en) Display device
CN115734651A (en) Display device
KR20220092098A (en) Display apparatus
KR102561547B1 (en) Electroluminescence display device
KR20210076762A (en) Display device
KR20210066555A (en) Organic Light Emitting Display Apparatus
KR20210081941A (en) Organic Light Emitting Display Apparatus
KR20200058882A (en) Electroluminescence display device
KR20200039264A (en) Display Device
KR102596934B1 (en) Organic light emitting display device
KR102610485B1 (en) Electroluminescent display device
US20240069670A1 (en) Touch detection module and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal