KR20210064589A - 저전력 딥러닝 가속 장치 - Google Patents

저전력 딥러닝 가속 장치 Download PDF

Info

Publication number
KR20210064589A
KR20210064589A KR1020190152981A KR20190152981A KR20210064589A KR 20210064589 A KR20210064589 A KR 20210064589A KR 1020190152981 A KR1020190152981 A KR 1020190152981A KR 20190152981 A KR20190152981 A KR 20190152981A KR 20210064589 A KR20210064589 A KR 20210064589A
Authority
KR
South Korea
Prior art keywords
power
deep learning
blocks
memory
learning accelerator
Prior art date
Application number
KR1020190152981A
Other languages
English (en)
Other versions
KR102453628B1 (ko
Inventor
이상설
장성준
Original Assignee
한국전자기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자기술연구원 filed Critical 한국전자기술연구원
Priority to PCT/KR2019/016337 priority Critical patent/WO2021107170A1/ko
Priority to KR1020190152981A priority patent/KR102453628B1/ko
Publication of KR20210064589A publication Critical patent/KR20210064589A/ko
Application granted granted Critical
Publication of KR102453628B1 publication Critical patent/KR102453628B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Power Sources (AREA)

Abstract

딥러닝 가속 장치의 효과적이고 효율적인 저전력 동작을 가능하게 하기 위한 방안으로, 저장 블록들 마다 그리고 연산 블록들 마다 개별적으로 전원 인가를 제어하는 딥러닝 가속장치가 제공된다. 본 발명의 실시예에 따른 딥러닝 가속장치는 다수의 저장 블록들로 구분되는 메모리; 다수의 연산 블록들로 구분되는 프로세서; 및 저장 블록들 마다 개별적으로 전원 인가를 제어하고, 연산 블록들 마다 개별적으로 전원 인가를 제어하는 전원 제어기;를 포함한다.
이에 의해, 딥러닝 가속장치에서 저장 블록들 마다 그리고 연산 블록들 마다 개별적으로 전원 인가를 제어하여, 딥러닝 가속 장치의 효과적이고 효율적인 저전력 동작을 가능하게 할 수 있다.

Description

저전력 딥러닝 가속 장치{Low Power Deep Learning Accelerator}
본 발명은 인공지능 기술을 활용한 영상 처리 및 SoC(System on Chip) 기술에 관한 것으로, 더욱 상세하게는 딥러닝 가속기 하드웨어의 저전력 동작을 위한 설계 방안에 관한 것이다.
딥러닝 가속 장치의 저전력화는 딥러닝 가속 장치가 모바일 단말에 구현된 경우에 특히 요구되는데, 필요없는 연산 블록의 전원을 비인가하거나, 클럭을 제어하여 저전력 동작을 수행하여야 한다.
현재 널리 활용되고 있는 기법은 클럭 게이팅에 의한 전원 관리 방법인데, 전원 관리 툴에 의존한 것이 대부분으로써 큰 전력 감소를 기대하기 어려운 면이 있다.
뿐만 아니라, 연산 비트수를 줄이거나 바이너리 형태의 연산 수행으로 인하여 딥러닝 결과의 정확도를 저하시키는 문제도 있다.
딥러닝 가속 장치의 효과적이고 효율적인 저전력 동작을 가능하게 하기 위한 방안이 필요하다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은, 딥러닝 가속 장치의 효과적이고 효율적인 저전력 동작을 가능하게 하기 위한 방안으로, 저장 블록들 마다 그리고 연산 블록들 마다 개별적으로 전원 인가를 제어하는 딥러닝 가속장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른, 딥러닝 가속장치는 다수의 저장 블록들로 구분되는 메모리; 다수의 연산 블록들로 구분되는 프로세서; 및 저장 블록들 마다 개별적으로 전원 인가를 제어하고, 연산 블록들 마다 개별적으로 전원 인가를 제어하는 전원 제어기;를 포함한다.
전원 제어기는, 저장 블록들에 대한 프로세서의 접근 패턴을 기초로, 저장 블록들 마다 개별적으로 전원 인가를 제어할 수 있다.
전원 제어기는, 프로세서가 접근할 저장 블록들에만 전원이 인가되도록 제어할 수 있다.
메모리에는, Input Feature map 및 딥러닝 네트워크의 Weight가 저장될 수 있다.
본 발명에 따른 딥러닝 가속장치는 메모리에 저장된 Input Feature map에서 데이터가 '0'인 부분들을 확인하는 제1 체커; 및 메모리에 저장된 Weight에서 데이터가 '0'인 부분들을 확인하는 제2 체커;를 더 포함하고, 전원 제어기는, 제1 체커와 제2 체커의 확인 결과를 기초로, 전원을 인가하지 않을 연산 블록들을 결정할 수 있다.
본 발명에 따른 딥러닝 가속장치는 연산 블록들에서 연산에 의해 데이터가 '0'이 되는 부분들을 확인하는 제3 체커;를 더 포함하고, 전원 제어기는, 제3 체커의 확인 결과를 기초로, 전원을 인가하지 않을 연산 블록들을 결정할 수 있다.
연산 블록들에서의 연산은, 딥러닝 연산, 압축, 암호화, Approximate Computing, Quantization 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 측면에 따르면, 딥러닝 가속장치의 메모리에 구분된 다수의 저장 블록들 마다 개별적으로 전원 인가를 제어하는 단계; 및 딥러닝 가속장치의 프로세서에 구분된 다수의 연산 블록들 마다 개별적으로 전원 인가를 제어하는 단계;를 포함하는 것을 특징으로 하는 딥러닝 가속장치의 전원 제어 방법이 제공된다.
이상 설명한 바와 같이, 본 발명의 실시예들에 따르면, 딥러닝 가속장치에서 저장 블록들 마다 그리고 연산 블록들 마다 개별적으로 전원 인가를 제어하여, 딥러닝 가속 장치의 효과적이고 효율적인 저전력 동작을 가능하게 할 수 있다.
또한, 본 발명의 실시예들에 따르면, 저전력의 동작이 가능함에 따라 모바일 장치에 딥러닝 가속장치의 적용이 용이해지며, 제로 체크에 의한 불필요한 연산의 배제로 딥러닝 처리 속도까지도 개선시킬 수 있게 된다.
도 1은 본 발명의 일 실시예에 따른 저전력 딥러닝 가속장치의 블럭도,
도 2는, 도 1에 도시된 전원 제어기의 상세 블럭도,
도 3은 메모리 전원 제어기에 의해 저장 블록들의 전원이 제어되고 있는 상태를 예시한 도면,
도 4는 메인 전원 제어기에 의해 연산 블록들의 전원이 제어되고 있는 상태를 예시한 도면, 그리고,
도 5는 본 발명의 다른 실시예에 따른 저전력 딥러닝 가속 방법의 설명에 제공되는 흐름도이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 저전력 딥러닝 가속장치의 블럭도이다. 본 발명의 실시예에 따른 딥러닝 가속장치는, 메모리 접근 패턴 분석을 통한 저장 블록 별 전원 관리와 제로 체크(Zero Check)를 통한 연산 블록 별 전원 관리를 통해 전력 소모를 줄인다.
이와 같은 기능을 수행하는, 본 발명의 실시예에 따른 저전력 딥러닝 가속장치는, 도 1에 도시된 바와 같이, 통신 인터페이스(110), 프로세서(120), 메모리(130) 및 전원 제어기(140)를 포함하여 구성된다.
통신 인터페이스(110)는 외부 디바이스, 이를 테면, 외부 메모리(미도시)와 데이터를 주고 받기 위한 통신 수단이다.
프로세서(120)는 딥러닝 연산, 압축, 암호화, Approximate Computing, Quantization 등을 수행하기 위한 리소스로, 다수의 연산 블록(Processing Element)들로 구분된다.
메모리(130)는 Input Feature map, 딥러닝 네트워크의 Weight, Output Feature map 등이 저장되는 버퍼를 생성하여 사용하는 딥러닝 가속장치의 내부 메모리이다. 메모리(130)는 다수의 저장 블록들로 구분된다.
전원 제어기(140)는 통신 인터페이스(110), 프로세서(120) 및 메모리(130)에서의 전원 사용을 제어한다. 특히, 프로세서(120)와 메모리(130)에 대해서는 블록 단위로 전원 인가를 제어한다.
즉, 전원 제어기(140)는 프로세서(120)를 구성하는 저장 블록들 마다 개별적으로 개별적으로 전원 인가/차단을 제어하고, 메모리(130)를 구성하는 연산 블록들 마다 개별적으로 전원 인가/차단을 제어한다.
전원 제어기(140)의 상세 구성과 동작에 대해, 이하에서 도 2 내지 도 4를 참조하여 상세히 설명한다.
도 2는, 도 1에 도시된 전원 제어기(140)의 상세 블럭도이다. 도시된 바와 같이, 전원 제어기(140)는, 메인 전원 제어기(141), 메모리 전원 제어기(142), Weight 제로 체커(Zero checker)(143), Ifmap 제로 체커(144), 연산 결과 제로 체커(145)를 포함하여 구성된다.
메모리 전원 제어기(142)는 메모리(130)를 구성하는 저장 블록들에 대한 프로세서(120)의 접근 패턴을 기초로, 저장 블록들 마다 개별적으로 전원 인가를 제어한다.
구체적으로, 메모리 전원 제어기(142)는 프로세서(120)가 접근할 저장 블록들에만 전원이 인가되고, 프로세서(120)가 접근하지 않을 저장 블록들에는 전원이 인가되지 않도록, 저장 블록들의 전원 공급을 제어한다.
도 3에는 메모리 전원 제어기(142)에 의해 저장 블록들의 전원이 제어되고 있는 상태를 예시하였다. 도 3에서 On으로 표기되어 있고 빗금이 표시된 MB(Memory Block)들은 메모리 전원 제어기(142)에 의해 전원이 인가되는 저장 블록들이다. 반면, 도 3에서 Off로 표기되어 있고 빗금이 표시되어 있지 않은 MB들은 메모리 전원 제어기(142)에 의해 전원이 인가되지 않는 저장 블록들이다.
메모리(130)에 저장되는 Input Feature map, 딥러닝 네트워크의 Weight, Output Feature map에 대해 프로세서(120)는 랜덤한 접근 패턴으로 데이터를 요청하는 아닌, 규칙성이 있는 순차적 접근 패턴으로 데이터를 요청한다.
이에 따라, 순차적 접근 패턴을 고려하여, 메모리(130)의 저장 블록을 프로세서(120)의 연산 블록의 크기 단위로 분리하며, 읽기/쓰기 어드레스를 기반으로 한 저장 블록 On/Off를 적용하여 메모리(130)에서의 파워 소모를 최소화 할 수 있다.
메인 전원 제어기(141)는 제로 체커들(143,144,145)의 확인 결과를 참조하여, 프로세서(120)를 구성하는 연산 블록들 중 전원을 인가할 연산 블록들을 결정하고, 전원을 차단할 연산 블록들을 결정한다.
Weight 제로 체커(143)는 메모리(130)의 저장 블록에 저장된 Weight에서 데이터가 '0'인 부분들을 확인하고, Ifmap 제로 체커(144)는 메모리(130)의 저장 블록에 저장된 Input Feature map에서 데이터가 '0'인 부분들을 확인한다.
연산 결과 제로 체커(145)는 프로세서(120)의 연산 블록들에서 연산에 의해 데이터가 '0'이 되는 부분들을 확인한다. 구체적으로, 연산 블록들에 의한 딥러닝 연산, 압축, Approximate Computing, Quantization 등에 의해, 데이터가 '0'이 되는 부분들을 확인한다.
메인 전원 제어기(141)는 제로 체커들(143,144,145)에 의해 확인된 '0'이 되는 부분들을 기초로, 연산 결과가 '0'이 될 연산 블록들에 대해서는 전원을 차단할 것으로 결정한다.
딥러닝 연산 및 이에 수반되는 연산에서는 데이터에 '0'이 많이 존재한다. 이에, 제로 체커들(143,144,145)을 통한 확인으로 결과가 '0'이 되는 불필요한 연산 블록들을 Off 시키는 기능을 메인 전원 제어기(141)에 구현한 것이다.
도 4에는 메인 전원 제어기(141)에 의해 연산 블록들의 전원이 제어되고 있는 상태를 예시하였다. 도 3에서 On으로 표기되어 있고 빗금이 표시된 PE(Processing Element)들은 메인 전원 제어기(141)에 의해 전원이 인가되는 연산 블록들이다. 반면, 도 4에서 Off로 표기되어 있고 빗금이 표시되어 있지 않은 PE들은 메인 전원 제어기(141)에 의해 전원이 인가되지 않는 연산 블록들이다.
도 5는 본 발명의 다른 실시예에 따른 저전력 딥러닝 가속 방법의 설명에 제공되는 흐름도이다.
딥러닝 가속 장치의 저전력화를 위해, 먼저, 메모리 전원 제어기(142)는 메모리(130)를 구성하는 저장 블록들에 대한 프로세서(120)의 접근 패턴을 파악한다(S210).
그리고, 프로세서(120)가 접근할 저장 블록들에만 전원을 인가하고 접근하지 않을 저장 블록들에는 전원이 인가되지 않도록 저장 블록들의 전원 공급을 제어한다(S220).
또한, Weight 제로 체커(143)는 메모리(130)의 저장 블록에 저장된 Weight에서 데이터가 '0'인 부분들을 확인하고(S230), Ifmap 제로 체커(144)는 메모리(130)의 저장 블록에 저장된 Input Feature map에서 데이터가 '0'인 부분들을 확인한다(S240).
그리고, 연산 결과 제로 체커(145)는 프로세서(120)의 연산 블록들에서 연산에 의해 데이터가 '0'이 되는 부분들을 확인한다(S250).
다음, 메인 전원 제어기(141)는 S230단계 내지 S250단계에서의 확인 결과를 참조하여, 프로세서(120)를 구성하는 연산 블록들 중 연산이 필요한 연산 블록들에만 전원이 인가되고, 연산이 필요하지 않은 연산 블록들에는 전원이 차단되도록 제어한다(S260).
지금까지, 딥러닝 가속 장치의 효과적이고 효율적인 저전력 동작을 가능하게 하기 위한 방안으로, 저장 블록들 마다 그리고 연산 블록들 마다 개별적으로 전원 인가를 제어하는 딥러닝 가속장치에 대해, 바람직한 실시예를 들어 상세히 설명하였다.
딥러닝 하드웨어 가속기에 적용 가능한 저전력 하드웨어의 장치가 필요하다는 필요에 의해, 본 발명의 실시예에서는 수 많은 데이터의 입출력을 필요로 하는 메모리 및 연산 블록의 전원 관리 기능을 적용하였고, 성능의 저하가 없는 딥러닝 가속 하드웨어 장치의 저전력 연산이 가능한 모델을 제시하였다.
본 발명의 실시예에 의해, 저전력 동작이 가능함에 따라. 모바일 장치에도 딥러닝 가속 장치의 적용이 용이해지며, 배터리 사용 시간 증가 등의 효과를 얻을 수 있다.
특히, 실시간 제로 체커 적용으로 불필요한 연산 블록의 연산 배제로 인하여 더욱 저전력으로 동작이 가능하며, 리소스 효율적 분배를 위하여 필요한 연산을 해당 연산기에 배정이 가능하여 가속기 데이터 처리 시간의 최소화 동작이 가능하다.
한편, 본 실시예에 따른 장치와 방법의 기능을 수행하게 하는 컴퓨터 프로그램을 수록한 컴퓨터로 읽을 수 있는 기록매체에도 본 발명의 기술적 사상이 적용될 수 있음은 물론이다. 또한, 본 발명의 다양한 실시예에 따른 기술적 사상은 컴퓨터로 읽을 수 있는 기록매체에 기록된 컴퓨터로 읽을 수 있는 코드 형태로 구현될 수도 있다. 컴퓨터로 읽을 수 있는 기록매체는 컴퓨터에 의해 읽을 수 있고 데이터를 저장할 수 있는 어떤 데이터 저장 장치이더라도 가능하다. 예를 들어, 컴퓨터로 읽을 수 있는 기록매체는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광디스크, 하드 디스크 드라이브, 등이 될 수 있음은 물론이다. 또한, 컴퓨터로 읽을 수 있는 기록매체에 저장된 컴퓨터로 읽을 수 있는 코드 또는 프로그램은 컴퓨터간에 연결된 네트워크를 통해 전송될 수도 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
110 : 통신 인터페이스
120 : 프로세서
130 : 메모리
140 : 전원 제어기
141 : 메인 전원 제어기
142 : 메모리 전원 제어기
143 : Weight 제로 체커
144 : Ifmap 제로 체커
145 : 연산 결과 제로 체커

Claims (8)

  1. 다수의 저장 블록들로 구분되는 메모리;
    다수의 연산 블록들로 구분되는 프로세서; 및
    저장 블록들 마다 개별적으로 전원 인가를 제어하고, 연산 블록들 마다 개별적으로 전원 인가를 제어하는 전원 제어기;를 포함하는 것을 특징으로 하는 딥러닝 가속장치.
  2. 청구항 1에 있어서,
    전원 제어기는,
    저장 블록들에 대한 프로세서의 접근 패턴을 기초로, 저장 블록들 마다 개별적으로 전원 인가를 제어하는 것을 특징으로 하는 딥러닝 가속장치.
  3. 청구항 2에 있어서,
    전원 제어기는,
    프로세서가 접근할 저장 블록들에만 전원이 인가되도록 제어하는 것을 특징으로 하는 딥러닝 가속장치.
  4. 청구항 1에 있어서,
    메모리에는,
    Input Feature map 및 딥러닝 네트워크의 Weight가 저장되는 것을 특징으로 하는 딥러닝 가속장치.
  5. 청구항 4에 있어서,
    메모리에 저장된 Input Feature map에서 데이터가 '0'인 부분들을 확인하는 제1 체커; 및
    메모리에 저장된 Weight에서 데이터가 '0'인 부분들을 확인하는 제2 체커;를 더 포함하고,
    전원 제어기는,
    제1 체커와 제2 체커의 확인 결과를 기초로, 전원을 인가하지 않을 연산 블록들을 결정하는 것을 특징으로 하는 딥러닝 가속장치.
  6. 청구항 5에 있어서,
    연산 블록들에서 연산에 의해 데이터가 '0'이 되는 부분들을 확인하는 제3 체커;를 더 포함하고,
    전원 제어기는,
    제3 체커의 확인 결과를 기초로, 전원을 인가하지 않을 연산 블록들을 결정하는 것을 특징으로 하는 딥러닝 가속장치.
  7. 청구항 6에 있어서,
    연산 블록들에서의 연산은,
    딥러닝 연산, 압축, 암호화, Approximate Computing, Quantization 중 적어도 하나를 포함하는 것을 특징으로 하는 딥러닝 가속장치.
  8. 딥러닝 가속장치의 메모리에 구분된 다수의 저장 블록들 마다 개별적으로 전원 인가를 제어하는 단계; 및
    딥러닝 가속장치의 프로세서에 구분된 다수의 연산 블록들 마다 개별적으로 전원 인가를 제어하는 단계;를 포함하는 것을 특징으로 하는 딥러닝 가속장치의 전원 제어 방법.
KR1020190152981A 2019-11-26 2019-11-26 저전력 딥러닝 가속 장치 KR102453628B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/KR2019/016337 WO2021107170A1 (ko) 2019-11-26 2019-11-26 저전력 딥러닝 가속 장치
KR1020190152981A KR102453628B1 (ko) 2019-11-26 2019-11-26 저전력 딥러닝 가속 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190152981A KR102453628B1 (ko) 2019-11-26 2019-11-26 저전력 딥러닝 가속 장치

Publications (2)

Publication Number Publication Date
KR20210064589A true KR20210064589A (ko) 2021-06-03
KR102453628B1 KR102453628B1 (ko) 2022-10-12

Family

ID=76129640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190152981A KR102453628B1 (ko) 2019-11-26 2019-11-26 저전력 딥러닝 가속 장치

Country Status (2)

Country Link
KR (1) KR102453628B1 (ko)
WO (1) WO2021107170A1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060081314A (ko) * 2005-01-08 2006-07-12 장석연 인공지능 등주 감지기
KR20100072614A (ko) * 2008-12-22 2010-07-01 한국전자통신연구원 저전력 프로세서
KR20150121845A (ko) * 2014-04-22 2015-10-30 삼성전자주식회사 전자장치의 전원 제어장치 및 방법
KR20160135529A (ko) * 2015-05-18 2016-11-28 삼성전자주식회사 전원 공급을 제어하는 전자 장치 및 방법
KR20180038159A (ko) * 2016-10-06 2018-04-16 삼성전자주식회사 무선 충전을 제어하는 전자 장치 및 방법
WO2019046835A1 (en) * 2017-09-01 2019-03-07 Qualcomm Incorporated COMPUTER ACCELERATOR OF ARTIFICIAL INTELLIGENCE NEUROMORPHIC TO ULTRA-LOW CONSUMPTION
KR20190106934A (ko) * 2019-08-30 2019-09-18 엘지전자 주식회사 지능적 기기 제어 방법, 이동 단말기 및 지능형 컴퓨팅 디바이스

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009294875A (ja) * 2008-06-04 2009-12-17 Fujitsu Ltd 演算処理装置、演算処理装置の電源制御方法
US9563841B2 (en) * 2012-07-31 2017-02-07 International Business Machines Corporation Globally asynchronous and locally synchronous (GALS) neuromorphic network
US10929746B2 (en) * 2017-11-27 2021-02-23 Samsung Electronics Co., Ltd. Low-power hardware acceleration method and system for convolution neural network computation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060081314A (ko) * 2005-01-08 2006-07-12 장석연 인공지능 등주 감지기
KR20100072614A (ko) * 2008-12-22 2010-07-01 한국전자통신연구원 저전력 프로세서
KR20150121845A (ko) * 2014-04-22 2015-10-30 삼성전자주식회사 전자장치의 전원 제어장치 및 방법
KR20160135529A (ko) * 2015-05-18 2016-11-28 삼성전자주식회사 전원 공급을 제어하는 전자 장치 및 방법
KR20180038159A (ko) * 2016-10-06 2018-04-16 삼성전자주식회사 무선 충전을 제어하는 전자 장치 및 방법
WO2019046835A1 (en) * 2017-09-01 2019-03-07 Qualcomm Incorporated COMPUTER ACCELERATOR OF ARTIFICIAL INTELLIGENCE NEUROMORPHIC TO ULTRA-LOW CONSUMPTION
KR20190106934A (ko) * 2019-08-30 2019-09-18 엘지전자 주식회사 지능적 기기 제어 방법, 이동 단말기 및 지능형 컴퓨팅 디바이스

Also Published As

Publication number Publication date
WO2021107170A1 (ko) 2021-06-03
KR102453628B1 (ko) 2022-10-12

Similar Documents

Publication Publication Date Title
US9557804B2 (en) Dynamic power limit sharing in a platform
US20130007488A1 (en) Power management of a storage device including multiple processing cores
US11693466B2 (en) Application processor and system on chip
US11537441B2 (en) Method and apparatus for balancing loads, and computer-readable storage medium
CN104102693A (zh) 对象处理方法和装置
US20220066535A1 (en) Techniques for memory access in a reduced power state
US9104496B2 (en) Submitting operations to a shared resource based on busy-to-success ratios
US9946461B2 (en) In-flash immutable object processing
EP3846036A1 (en) Matrix storage method, matrix access method, apparatus and electronic device
CN105426163A (zh) 一种基于mic协处理器的单数据流分位数处理方法
CN110059024A (zh) 一种内存空间数据缓存方法及装置
KR102453628B1 (ko) 저전력 딥러닝 가속 장치
CN115860080B (zh) 计算核、加速器、计算方法、装置、设备、介质及系统
CN111625180B (zh) 数据写入方法及装置、存储介质
CN112214095A (zh) 一种控制硬盘功耗的方法和设备
US20230325082A1 (en) Method for setting up and expanding storage capacity of cloud without disruption of cloud services and electronic device employing method
KR102334473B1 (ko) 적응형 딥러닝 가속 장치 및 방법
US20220206554A1 (en) Processor and power supply ripple reduction method
TWI760756B (zh) 共用代碼之系統與代碼共用方法
US11106361B2 (en) Technologies for lockless, scalable, and adaptive storage quality of service
KR20210067505A (ko) 뉴럴 네트워크 가속기의 효율적인 제어, 모니터링 및 소프트웨어 디버깅 방법
CN114253701A (zh) 任务调度方法、装置以及计算机系统
US20210132944A1 (en) Optimization of low-level memory operations in a numa environment
US11442522B2 (en) Method of controlling performance boosting of semiconductor device based on at least user input and feedback from previous boosting policies and semiconductor device performing the method
CN108062282A (zh) 一种gpdsp中dma数据合并传输方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant