KR20210061085A - 발광 표시 장치 및 이의 제조 방법 - Google Patents

발광 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20210061085A
KR20210061085A KR1020190148878A KR20190148878A KR20210061085A KR 20210061085 A KR20210061085 A KR 20210061085A KR 1020190148878 A KR1020190148878 A KR 1020190148878A KR 20190148878 A KR20190148878 A KR 20190148878A KR 20210061085 A KR20210061085 A KR 20210061085A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
electrode
metal layer
void portion
Prior art date
Application number
KR1020190148878A
Other languages
English (en)
Inventor
이진복
김용일
이승주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020190148878A priority Critical patent/KR20210061085A/ko
Publication of KR20210061085A publication Critical patent/KR20210061085A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H01L27/3225—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/3248—
    • H01L27/3262—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 발광 표시 장치 및 이의 제조 방법은 기판의 관통부를 가질 때 그 주변의 구성을 변경하여 발광 소자에서 공통적으로 형성되는 유기층의 단선부를 확보하며 관통부에 노출된 유기층에 의해 수분 및 외기가 서브 화소 구성에 영향을 미침을 방지할 수 있는 발광 표시 장치 및 이의 제조 방법에 관한 것이다.

Description

발광 표시 장치 및 이의 제조 방법 {Light Emitting Display Device And Method for Manufacturing the Same}
본 발명은 표시 장치에 관한 것으로, 특히, 액티브 영역에 카메라를 구비한 구조에서 봉지 신뢰성을 갖는 발광 표시 장치 및 이의 제조 방법에 관한 것이다.
최근 본격적인 정보화 시대로 접어듦에 따라 전기적 정보신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 여러 가지 다양한 평판 표시장치(Flat Display Device)가 개발되어 기존의 브라운관(Cathode Ray Tube: CRT)을 빠르게 대체하고 있다.
이 같은 평판 표시장치의 구체적인 예로는 액정 표시장치(Liquid Crystal Display device: LCD), 플라즈마 표시장치(Plasma Display Panel device: PDP), 전계방출 표시장치(Field Emission Display device: FED), 유기 발광 표시장치(Organic Light Emitting Device: OLED) 등을 들 수 있다.
이 중, 별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 유기 발광 표시 장치가 경쟁력 있는 어플리케이션(application)으로 고려되고 있다.
한편, 유기 발광 표시 장치는 텔레비전, 스마트폰, 전자 책, 모니터, 노트북 등의 다양한 표시 장치에 적용되고 있다. 또한, 카메라와 결합하여 화면의 표시뿐 아니라 촬영한 영상의 확인 및 편집 등을 수행하고 있다.
그런데, 카메라와 표시 패널은 개별 공정에서 형성하고 있어, 일반적으로 표시 패널 외곽의 베젤부에 카메라를 수납하는 형태로 표시 장치가 구현되고 있다. 하지만 이 경우, 카메라의 구동을 위한 모듈 구성으로 표시 패널 외곽의 베젤부가 돌출되거나 외곽 영역에 가려야 할 부분이 늘어나 베젤 폭 및 두께를 늘려야 하기 때문에 장치의 구성이 두꺼워지고 사용자의 시감을 저해하는 요소가 있어 이를 개선하고자 하는 노력이 제기되고 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 액티브 영역에 카메라를 구비한 구조에서도 신뢰성을 확보할 수 있는 발광 표시 장치 및 이의 제조 방법을 제공하는 것을 그 기술적 과제로 한다.
본 발명의 발광 표시 장치는 카메라 등의 기구물이 기판을 관통할 때 그 주변의 구성을 변경하여 발광 소자에서 공통적으로 형성되는 유기층의 단선부를 확보하여 관통부에 노출된 유기층에 의해 수분 및 외기가 서브 화소 구성에 영향을 미침을 방지할 수 있다.
본 발명의 일 실시예에 따른 발광 표시 장치는 액티브 영역과 상기 액티브 영역을 둘러싼 외곽 영역을 갖는 기판과, 상기 기판의 액티브 영역 내 구비된 관통 홀과, 상기 관통 홀로부터 제 1 영역을 사이에 두고, 상기 액티브 영역에 구비되고, 각각 제 1 박막 트랜지스터 및 상기 제 1 박막 트랜지스터와 접속된 발광 소자를 갖는 복수개의 서브 화소 및 상기 제 1 영역 내에, 상기 제 1 박막 트랜지스터에 포함된 전극 중 적어도 어느 하나의 금속의 두께와 동일 높이의 공극부(cavity)를 갖는 층간 절연막을 포함하며, 상기 발광 소자에 포함된 적어도 하나의 유기층의 단선부를 상기 공극부에서 가질 수 있다.
다른 실시예에 따른 발광 표시 장치는 서브 화소와 상기 서브 화소 주변의 단선부를 갖는 기판과, 상기 서브 화소에 구비된 산화물 반도체층과, 상기 산화물 반도체층 상의 소정 부위에 적층 구비된 게이트 절연막 및 게이트 전극과, 상기 단선부에 상기 게이트 전극에 구비된 적어도 하나의 금속층 두께의 공극부를 구비하며, 상기 공극부 상부에 공극부보다 작은 폭의 단선 홀을 갖고, 상기 산화물 반도체층 양측에 접속 홀을 포함하여, 상기 게이트 절연막 및 게이트 전극을 덮는 층간 절연막과, 상기 접속 홀을 통해 산화물 반도체층의 양측에 각각 접속되며 상기 층간 절연막 상에 서로 이격된 소스 전극 및 드레인 전극 및 상기 드레인 전극과 전기적으로 접속되며, 제 1 전극과, 유기층 및 제 2 전극을 포함한 발광 소자를 포함하고, 상기 유기층은 상기 층간 절연막 내의 공극부에서 불연속될 수 있다.
본 발명의 다른 실시예에 따른 발광 표시 장치의 제조 방법은 서브 화소와 상기 서브 화소 주변의 단선부를 갖는 기판을 준비하고, 상기 서브 화소에 산화물 반도체층을 구비하는 단계와, 상기 산화물 반도체층 상의 소정 부위에 게이트 절연막 및 게이트 전극을 적층 구비하고, 상기 게이트 전극과 동일 물질로 상기 단선부에 게이트 금속층을 구비하는 단계와, 상기 게이트 절연막 및 게이트 전극과, 상기 게이트 금속층을 덮는 층간 절연막을 구비하는 단계와, 상기 층간 절연막을 선택적으로 제거하여 상기 산화물 반도체층의 양측을 노출시키는 접속 홀들과, 상기 게이트 금속층의 일부를 노출하는 단선 홀을 구비하는 단계와, 상기 단선부에, 상기 게이트 금속층을 제거하여, 제거된 영역을 공극부로 형성하는 단계와, 상기 접속 홀을 통해 산화물 반도체층의 양측에 각각 접속되며 상기 층간 절연막 상에 서로 이격된 소스 전극 및 드레인 전극을 구비하는 단계 및 상기 드레인 전극과 전기적으로 접속된, 제 1 전극과, 유기층 및 제 2 전극을 포함한 발광 소자를 형성하되, 상기 유기층이 상기 공극부에서 불연속하도록 구비하는 단계를 포함할 수 있다.
본 발명의 발광 표시 장치 및 이의 제조 방법은 다음과 같은 효과를 갖는다.
첫째, 액티브 영역 내에 카메라 홀을 구비하는 구조에서 카메라 홀 주변부에 수분 투습의 경로가 될 수 있는 유기층의 단선 구조를 확보하여 신뢰성 있는 구조를 구현할 수 있다.
둘째, 유기층 단선 구조를 얻기 위해 확보하는 언더컷 구조를 별도의 층을 추가 형성하지 않고, 박막 트랜지스터의 일부 전극과 이를 덮는 층간 절연막에 의해 형성하여, 공정 추가에 따른 비용 증가 및 수율 저하를 방지할 수 있다.
셋째, 산화물 반도체층을 포함하는 박막 트랜지스터를 이용하는 구조에서, 유기층 단선 구조에서 층간 절연막의 선택적 제거가 있더라도 층간 절연막 제거로 노출되는 부위에 수소 포집에 효과적인 금속을 구비하여 산화물 박막 트랜지스터의 동작을 안정화할 수 있으며, 또한, 봉지 효과도 향상시킬 수 있다.
도 1은 본 발명의 발광 표시 장치를 평면도이다.
도 2는 도 1의 서브 화소에 구비된 회로를 나타낸 회로도이다.
도 3의 카메라 홀과 카메라 홀 주변 영역을 나타낸 확대도이다.
도 4는 본 발명의 제 1 실시예에 따른 도 3의 I~I' 선상을 나타낸 단면도이다.
도 5는 도 4의 단선부의 확대 단면도이다.
도 6a 내지 도 6f는 본 발명의 발광 표시 장치의 제 1 실시예에 따른 단선 구조를 형성하는 공정 단면도이다.
도 7은 본 발명의 발광 표시 장치의 액티브 영역의 일부를 나타낸 단면도이다.
도 8은 본 발명의 발광 표시 장치의 제 1 실시예에 따른 단선 구조와, 액티브 영역을 함께 나타낸 단면도이다.
도 9는 본 발명의 발광 표시 장치의 다른 예에 따른 액티브 영역의 일부를 나타낸 단면도이다.
도 10은 본 발명의 제 2 실시예에 따른 단선부를 나타낸 단면도이다.
도 11은 본 발명의 발광 표시 장치의 제 2 실시예에 따른 단선 구조 형성을 나타낸 SEM도이다.
도 12a 및 도 12b는 단선 구조 내 남아있는 금속 성분 유무에 따라 산화물 박막 트랜지스터의 NBTIS 특성을 나타낸 그래프이다.
도 13a 및 도 13b는 본 발명의 발광 표시 장치에 있어서, 제 1, 제 2 실험예에 따른 산화물 반도체의 채널 부위 적층 구조를 나타낸 단면도이다.
도 14a 및 도 14b는 도 13a 및 도 13b의 적층 구조의 위치에 따라 성분 함량비의 변화를 나타낸 그래프이다.
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
도 1은 본 발명의 발광 표시 장치를 평면도이며, 도 2는 도 1의 서브 화소에 구비된 회로를 나타낸 회로도이다.
도 1과 같이, 본 발명의 발광 표시 장치(2000)는, 기판(100) 상에 구성을 갖는 것으로, 상기 기판(100)은 평면상 복수개의 화소를 갖는 액티브 영역(점선 영역 내측)(AA)과, 상기 액티브 영역 주변에 외곽 영역(비표시 영역 또는 비액티브 영역)(점선 영역 외측)(NA)으로 구분되며, 상기 외곽 영역의 적어도 일부분에 패드부(PAD)를 갖는다.
상기 기판(100)은 유리(glass) 또는 플라스틱(plastic)일 수 있다. 예를 들어, 기판(100)이 플라스틱인 경우, 폴리이미드(polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate) 또는 PC(polycarbonate)로 형성될 수 있다. 기판(100)이 플라스틱으로 형성되는 경우, 유기발광 표시장치(2000)는 휘어지거나 구부러질 있는 플렉서블 표시장치(flexible display device)로 구현될 수 있다.
또한, 기판(100)의 상기 액티브 영역(AA)에 적어도 하나의 카메라 홀(CH)을 갖고, 상기 카메라 홀(CH)에 카메라 렌즈(미도시)가 삽입되고, 상기 카메라 렌즈 하측으로 카메라 구동 수단(미도시)을 포함한 카메라 모듈이 구성된다. 즉, 액티브 영역(AA)에 카메라 렌즈가 구비됨으로써, 카메라 모듈에 구비되는 두께와 면적을 줄일 수 있다. 카메라 홀을 포함한 카메라 모듈 구성이 비액티브 영역인 외곽 영역(NA)에 구비되는 경우, 카메라 홀뿐만 아니라 카메라 지지 및 구동을 위해 수단이 카메라 홀 주위에 배치되어야 하고, 이를 가리기 위한 수단으로 베젤 구성이 요구되어, 비유효 면적이 느는 문제가 있으나, 본 발명의 발광 표시 장치는 이러한 문제를 해결하며 표시 장치의 유효 화면 영역을 늘릴 수 있고 내로우 베젤이 가능하다. 또한, 카메라 모듈 내 카메라 렌즈 등이 기판 내로 인입되어 발광 표시 장치의 두께를 줄일 수 있는 이점도 있다.
한편, 상기 카메라 홀(CH)은 도시된 바와 같이, 단일로도 구비될 수 있고, 혹은 복수개 구비될 수도 있다. 경우에 따라, 카메라 홀(CH)은 일부는 액티브 영역(AA) 내에 구비하고, 일부는 외곽 영역(NA)에 구비할 수도 있다. 상기 카메라 홀(CH)은 상기 기판(100) 및 상기 기판(100) 상부 구성을 제거한 관통 홀의 형상이다.
본 발명의 발광 표시 장치(2000)는 자발광이 가능한 발광 소자(도 2의 OLED)를 액티브 영역(AA)에 상기 카메라 홀(CH) 주위의 제 1 영역(A)을 사이에 두고 이격한 서브 화소들(SP)에 각각 구비한 것이다. 본 발명의 발광 표시 장치(2000)는 자발광이 가능한 발광 소자가 액티브 영역(AA)에 구비되었기 때문에, 광원 유닛이 생략될 수 있어, 장치의 슬림화가 가능하며, 기판(100)의 하부에 카메라 모듈을 구비할 수 있는 것이다.
카메라 홀(CH)은 기판(100) 및 상부 구성이 제거된 점에 비해, 카메라 홀(CH)에 인접한 제 1 영역(A)은 기판을 구비하고, 상기 기판 상에, 상기 카메라 홀(CH) 가장자리에서 끊어진 구성에 의해 각 층의 노출된 에지에서 수분이 전달되는 경로를 차단하거나 카메라 홀(CH) 형성시 가해지는 물리적인 스트레스를 전달 경로를 차단하기 위한 구성적 변경을 갖는다. 도 3 이하에서 후술한다.
도 2와 같이, 본 발명의 발광 표시 장치는 각 서브 화소(SP)에, 발광 소자(OLED), 구동 트랜지스터(DT), 상기 구동 트랜지스터(DT)의 게이트 전극과 연결되는 스위칭 트랜지스터(ST1), 및 스토리지 커패시터(Cst)를 포함할 수 있다. 각 서브 화소(SP)에서, 상기 구동 트랜지스터(DT)는 발광 소자(OLED)와 접속되어, 각 서브 화소(SP)의 발광을 조절한다. 발광 소자(OLED)에 구비되는 발광층의 물성에 따라 상기 발광층이 유기물을 주 성분으로 할 때, 이는 유기 발광 소자라 하며, 발광 표시 장치는 유기 발광 표시 장치라 할 수 있다. 다른 가능한 예로, 발광층이 무기물을 주 성분으로 포함할 때, 상기 발광층을 포함한 발광 소자는 무기 발광 소자라 하며, 이러한 무기 발광 소자를 포함한 발광 표시 장치는 무기 발광 표시 장치라 할 수 있다. 도 2의 도시된 회로도는 일 예에 따라 발광 소자를 유기 발광 소자로 하여 적용한 예로 나타낸 것이나, 무기 발광 소자의 경우에도 동일한 적용을 할 수 있다.
구체적으로 각 서브 화소(SP)는 도 2와 같이, 서로 교차하는 게이트 라인(Gk), 데이터 라인(Dj)에 의해 마련된다. 상기 스위칭 트랜지스터(ST1)는 게이트 라인(Gk)과 데이터 라인(Dj)에 각각 연결되어 그들의 교차부에 구비되어 상기 게이트 라인(Gk)의 게이트 신호에 의해 턴-온되어 데이터 라인(Dj)의 데이터 전압을 공급받아 스위칭된다. 경우에 따라 상기 스위칭 트랜지스터(ST1)는 복수개 구비될 수 있다.
구동 트랜지스터(DT)는 제2 전원전압이 공급되는 제2 전원전압라인(VDDL)과 발광소자(OLED) 사이에 배치되며, 구동 트랜지스터(DT)는 자신의 게이트 전극과 소스 전극의 전압 차에 따라 제2 전원전압라인(VDDL)으로부터 발광 소자(OLED)로 흐르는 전류를 조정한다. 구동 트랜지스터(DT)의 게이트 전극은 스위칭 트랜지스터(ST1)의 소스 전극에 접속되고, 구동 트랜지스터(DT)의 드레인 전극은 제2 전원전압라인(VDDL)에 접속되며, 소스 전극은 발광 소자(OLED)의 제 1 전극에 접속될 수 있다. 제2 전원전압라인(VDDL)은 고전위 전원전압이 공급되는 고전위 전압라인일 수 있다.
발광 소자(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 발광 소자(OLED)의 제 1 전극(애노드 전극: anode electrode)은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 제 2 전극(캐소드 전극: cathode electrode)은 제1 전원전압이 공급되는 제1 전원전압라인(VSSL)에 접속될 수 있다. 제1 전원전압라인(VSSL)은 저전위 전원전압이 공급되는 저전위 전압라인일 수 있다.
발광 소자(OLED)는 제 1 전극, 정공 수송층(hole transporting layer), 발광층(light emitting layer), 전자 수송층(electron transporting layer), 및 제 2 전극을 포함할 수 있다. 여기서, 발광 소자(OLED)는, 상기 제 1 전극과 제 2 전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 발광층으로 이동되며, 발광층에서 서로 재결합하여 발광하게 된다. 발광층(light emitting layer)은 유기 발광층일 수도 있고, 무기 발광층일 수도 있다. 발광층 외에 캐리어 수송 기능을 갖는 정공 수송층 및/또는 전자 수송층은 유기층일 수 있고 무기층일 수 있는데, 이 중 어느 하나는 유기층으로 액티브 영역(AA)에서 공통적으로 형성될 수 있다.
커패시터(Cst)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 사이에 형성되며, 구동 트랜지스터(DT)의 게이트전압과 소스전압 간의 차전압을 저장한다.
커패시터(Cst)의 일 측 전극은 구동 트랜지스터(DT)의 게이트 전극, 및 스위칭 트랜지스터(ST1)의 소스 전극에 접속되고, 타 측 전극은 구동 트랜지스터(DT)의 소스 전극, 및 발광소자(OLED)의 제 1 전극에 접속될 수 있다.
한편, 도 1의 외곽 영역(NA)의 일부분에 구비된 패드부(PAD)는 상기 각 서브 화소(SP)에 구비된 게이트 라인(Gk), 데이터 라인(Dj), 제 1 및 제 2 전원전압라인(VSSL, VDDL)이 연장되어 연결된 패드 전극들(미도시)이 구비되며, 상기 패드 전극들은 각각 연성 필름(미도시)과 연결되어 각각의 라인들에 전압 신호를 인가한다.
이하, 본 발명의 발광 표시 장치의 주요 실시예가 나타나는 카메라 홀과 그 주변 영역에 대해 설명한다.
도 3의 카메라 홀과 카메라 홀 주변 영역을 나타낸 확대도이며, 도 4는 본 발명의 제 1 실시예에 따른 도 3의 I~I' 선상을 나타낸 단면도이다. 도 5는 도 2의 단선부의 확대 단면도이다.
도 3 내지 도 5와 같이, 도 1과 같이, 본 발명의 발광 표시 장치(2000)는, 기판(100) 상의 구성에 주요 특징을 갖는 것으로, 상기 기판(100)은 평면상 복수개의 화소를 갖는 액티브 영역(점선 영역 내측)(AA)과, 상기 액티브 영역 주변에 외곽 영역(비표시 영역 또는 비액티브 영역)(점선 영역 외측)(NA)으로 구분되며, 상기 외곽 영역의 적어도 일부분에 패드부(PAD)를 갖는다.
도 3 내지 도 5와 같이, 상기 카메라 홀(CH)은 단일로도 구비될 수 있고, 복수개 구비될 수도 있다. 경우에 따라, 카메라 홀(CH)은 일부는 액티브 영역 내에 구비하고, 일부는 외곽 영역에 구비할 수도 있다. 상기 카메라 홀(CH)은 상기 기판(100) 및 상기 기판(100) 상부 구성을 관통시킨 관통 홀의 형상이다.
본 발명의 발광 표시 장치(2000)는 자발광이 가능한 발광 소자를 액티브 영역(AA)에 상기 카메라 홀(CH) 주위의 제 1 영역(A)을 사이에 두고 이격한 서브 화소들(SP)에 각각 구비한 것이다.
카메라 홀(CH)은 기판(100) 및 상부 구성이 제거된 점에 비해, 카메라 홀(CH)에 인접한 제 1 영역(A)은 기판을 구비하고, 상기 기판 상에, 상기 카메라 홀(CH) 가장자리에서 끊어진 구성에 의해 각 층의 노출된 에지에서 수분이 전달되는 경로를 차단하거나 카메라 홀(CH) 형성시 가해지는 물리적인 스트레스를 전달 경로를 차단하기 위한 단선 구조를 상기 제 1 영역(A)에 갖는다.
구체적으로 제 1 영역(A)은 도 3과 같이, 평면상 상기 카메라 홀(CH)에서 가까운 측에서부터 차례로 크랙 차단부(crack stopper)(①), 단선부(②), 댐부(③) 및 봉지 마진부(④)를 포함한다. 상기 봉지 마진부(④) 외측으로 서브 화소(SP)들이 배치되며, 봉지 마진부(④)와 이웃한 서브 화소(SP)들의 비발광부(NE)가 접하게 된다. 각 서브 화소(SP)는 평면 상으로 중앙에 발광부(EM)가 구비되고, 발광부(EM) 주변에 비발광부(NE)를 갖는다. 상기 비발광부(NE)에는 상기 발광부(EM)에 오픈 영역을 갖는 뱅크(190)를 구비하며, 상기 뱅크(190)의 배치에 의해 발광부(NE)와 비발광부(NE)가 구분될 수 있다. 액티브 영역(AA)에서 뱅크(190)는 각 발광부(EM)에서 오픈 영역을 갖는 형태의 매트릭스 형상으로 구비될 수 있다.
도 3 및 도 4와 같이, 상기 카메라 홀(CH), 크랙 차단부(crack stopper)(①), 단선부(②), 댐부(③) 및 봉지 마진부(④)로 갈수록 점차 직경이 커지는 동심원의 형상으로 정의될 수 있다. 그러나, 이는 평면 형상의 일예이며, 카메라 홀(CH), 크랙 차단부(crack stopper)(①), 단선부(②), 댐부(③) 및 봉지 마진부(④)는 원형이 아닌 타원형 혹은 다각형의 형상일 수 있다.
시감적으로 상기 카메라 홀(CH)과, 상기 카메라 홀(CH)의 외주에 위치하는 크랙 차단부(crack stopper)(①), 단선부(②), 댐부(③) 및 봉지 마진부(④)를 포함한 제 1 영역(A)은 원형이거나 정다각형일 때, 상기 카메라 홀(CH) 및 제 1 영역(A)이 두드러지지 않을 수 있다.
상기 크랙 차단부는 카메라 홀(CH) 형성을 위한 레이저 트리밍이 기판(100) 하부에 적용될 때, 카메라 홀(CH) 가장 자리에서부터 가해지는 스트레스로 기판(100) 상부 구성에 층을 타고 평면적으로 크랙이 전달됨을 방지하기 위해, 상대적으로 유연성이 적은 무기막들(140, 150, 165, 173, 175, 180, 182)의 불연속부(350)를 구비한 것이다. 불연속부(350)는 상기 무기막들(140, 150, 165, 173, 175, 180, 182)을 선택적으로 제거하여 단면에서 요철의 형상을 갖도록 하여 형성할 수 있다. 불연속부(350)는 단일 혹은 복수개 구비될 수 있고, 불연속부(350)는 평면상 상기 카메라 홀(CH)의 외주를 따라 동심원의 형상을 갖는 폐고리(closed loop)의 형상일 수도 있고, 혹은 동심원 선상 중 일부 영역에 불연속부를 갖지 않는 평탄부를 가질 수도 있다. 후자의 경우, 복수개의 불연속부(350)가 구비된다면 각 평탄부는 이웃하지 않게 하여 크랙의 전달 차단 효과를 높일 수 있다.
상기 단선부(②)는 수분에 가장 취약한 발광 소자(OLED) 내의 유기층의 단선부가 발생되도록 기판(100) 상부 구성의 변경을 바꾼 부위이다.
본 발명의 발광 표시 장치에 있어서, 발광 소자(OLED)는 제 1 전극(도 7의 210)과, 유기층(220) 및 제 2 전극(230)을 포함하며, 상기 유기층(220)은 발광층을 포함하여 그 하부와 상부에 캐리어를 수송하는 공통층을 포함한다. 즉, 유기층(220)에 포함된 공통층과 제 2 전극(230)은 액티브 영역(AA)에 공통적으로 형성된다. 본 발명의 발광 표시 장치에서 단선부(②)는 액티브 영역(AA)에 공통적으로 형성된 유기층(220)을 별도의 마스크를 이용하지 않고, 서브 화소(SP) 내에 구비된 박막 트랜지스터의 구비된 전극의 패터닝 공정으로 그 영역을 정의하는 것이다. 유기층(220)의 하부에 위치한 층간 절연막(182)에 제 1 직경(a)의 단선 홀(182a)이 구비됨과 함께, 상기 단선 홀 하부에 상기 단선 홀의 제 1 직경(a)보다 넓은 제 2 직경(b)이며, 박막 트랜지스터의 어느 일 전극의 두께와 동일 높이의 공극부(MC)이 구비된다. 이 경우, 층간 절연막(182)은 상기 단선 홀 주변에서, 상대적으로 제 1, 제 2 직경 차(b-a)에 해당하는 영역에서, 상기 공극부(MC) 상부로 올라와 있으며, 이에 따라, 층간 절연막(182)은 상기 단선 홀(182a) 주변에서 언더컷 형상을 갖는다.
상기 공극부(MC) 상에 형성되어 상기 공극부(MC) 저부와 수직적 간격(vertical gap)을 갖는 언더컷(UC) 부위에 의해 상기 단선 홀(182a) 주변의 층간 절연막 상에 형성되는 유기층(220)은 단선 홀(182a) 내로 들어오는 유기층 물질(220a)과 단선된다. 유기층(220)은 기상으로 증착되며 수직 방향으로 직진성을 갖고 쌓이기 때문에, 단선 홀(182a) 대비 안쪽으로 들어간 공극부(MC)에 증착되지 않는 영역을 가지며, 이 부위에서 유기층 단선이 발생되는 것이다.
또한, 상기 유기층(220) 상부에 형성되는 제 2 전극(230)은 증착 공정으로 형성되더라도 상대적으로 유기층(220)보다 스텝 커버리지가 좋아 유기층(220)보다는 공극부(MC) 일부 안쪽으로 형성될 수 있다. 하지만, 이 경우에도 단선 홀(182a)과 공극부(MC) 폭 차(b-a)가 크면 증착 공정을 통해서는 공극부(MC) 안쪽의 깊숙한 영역에는 제 2 전극 물질이 증착되기 힘들며, 이 부위에서 제 2 전극의 단선이 발생될 수 있다. 본 발명의 발광 표시 장치는 유기층이 카메라 홀(CH)의 에지에서부터 인접 서브 화소(SP)까지 연속되어 있을 때, 유기층이 투습 경로가 될 수 있기 때문에 유기층의 단선부를 상기 카메라 홀(CH)에서부터 제 1 영역(A) 내에 구비한 것이며, 단선부로 기능하는 공극부(MC)는 도 4에 도시된 바와 같이, 복수개 형성될 수 있고 혹은 단일로도 형성될 수도 있다. 공극부(MC)의 평면 형상은 상기 카메라 홀(CH) 주변 외주를 지나는 폐고리 형상일 수 있다. 폐고리 형상은 도 3에 도시된 원형일 수도 있으나 이에 한정되지 않고, 타원형이나 다른 형상의 다각형일 수도 있다.
상기 댐부(③)는 기판(100) 상에 구비되는 뱅크(190) 혹은 평탄화층과 같은 유기 절연막을 단일 혹은 복수층으로 적층하여 발광 소자(OLED) 상부에 봉지를 위해 구비하는 구성 중 유기 봉지막(320)의 넘침을 방지하여 상기 유기 봉지막(320)이 카메라 홀(CH)에 인접하지 않도록 하는 것이다.
댐부(③)는 상기 단선부(②)보다 외주로 형성하여 유기 봉지막(320)이 단선부(②)를 덮지 않도록 한다. 유기 봉지막(320)도 상기 유기층(220)과 같은 유기 물질이기 때문에, 카메라 홀(CH)의 에지에 접하여 있게 되면, 이 부위에서 투습 경로가 될 수 있어, 카메라 홀(CH)로부터 이격하여 형성하는 것이다.
봉지 마진부(④)는 서브 화소(SP)와 카메라 홀(CH) 사이 유기 봉지막(320)이 퍼지는 영역에 상당하며, 최소화될 수 있으며, 경우에 따라 댐부(③)와 일체화될 수 있다.
한편, 발광 소자(OLED) 상부에 위치하는 봉지부(300)는 제 1 무기 봉지막(310), 유기 봉지막(320) 및 제 2 무기 봉지막(330)을 기본 구성으로 하며, 추가적으로 무기 봉지막 및 유기 봉지막을 한쌍 이상 더 구비할 수 있다. 무기 봉지막(310, 330)들은 수분 및 외기가 발광 소자 내로 침투됨을 방지하는 기능을 하며, 유기 봉지막(320)은 공정 중 혹은 내외부에 발생된 파티클이 유동하는 것을 방지하는 기능을 한다. 무기 봉지막(310, 330)에 비해 유기 봉지막(320)은 파티클을 충분히 덮을 정도로 두께가 두꺼우며 대략 3㎛ 내지 20㎛의 두께로 형성할 수 있다. 무기 봉지막(310, 330)은 기판(100) 상에 박막 트랜지스터(ST1, DT)의 형성에 구비되는 층간 절연막(182) 및 무기막(140, 150, 165, 173, 175, 180) 각각에 비해서는 봉지 기능을 위해 두껍게 형성되며, 대략 1㎛ 내지 3㎛의 두께로 형성한다. 상기 무기 봉지막(310, 330)은 예를 들어, 절연성의 무기막이며, 실리콘 산화막, 실리콘 질화막, 알루미늄 산화막과 같은 절연성이 큰 금속 산화막일 수 있다.
제 1 무기 봉지막(310)은 제 2 전극(230)의 형성 후, 발광 소자(OLED)를 보호하기 위해 형성하는 것으로 상기 제 2 전극(230)의 상부뿐만 아니라 상기 제 2 전극 물질(230a)이 형성된 공극부(MC) 내부로 채워질 수 있다. 이 경우, 제 1 무기 봉지막(310)은 제 2 전극 물질(230a)이 형성되지 않은 공극부(MC)에서 층간 절연막(182)과 접할 수 있다.
한편, 제 1 무기 봉지막(310)은 봉지 기능과 투과 기능의 우수성을 실리콘 질화막이 선택되어 형성될 수 있는데, 이 경우, 실리콘 질화막이 수소 포함량이 높아 상기 층간 절연막(182)과 직접 접한 단선부에서 층간 절연막(182)으로 수소가 전달 될 수 있다. 그런데, 도 4 및 도 5와 같이, 상기 공극부(MC) 하부에 수소 포집 기능성이 있는 금속 성분의 더미 금속층(193a)을 구비하는 경우 제 1 무기 봉지막(310)의 수소 성분이 층간 절연막(182)으로 전달되지 않고, 상기 더미 금속층(193a)에서 차단될 수 있다. 이 경우, 공극부(MC) 측부에 형성되는 제 2 전극 물질(230a) 또한 수소 이동의 차단 기능을 가질 수 있다. 더미 금속층(193a)이 보다 효과적으로 수소 포집 기능을 갖는 성분으로는 예를 들어, 티타늄(Ti) 및 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명 금속막이 있다. 그리고, 더미 금속층(193a)은 공극부(MC)를 정의하기 위해 동일층에 형성하는 박막 트랜지스터의 전극을 이중층으로 하되, 그 하부층으로 함께 형성할 수 있다.
위와 같이, 더미 금속층(193a)을 수소 포집 기능을 갖는 금속층을 형성시 서브 화소에 구비하는 박막 트랜지스터를 산화물 반도체로 포함한 경우 안정화 효과를 더 높일 수 있다.
이하, 구체적으로 본 발명의 제 1 실시예에 따른 발광 표시 장치의 제조 방법, 특히, 단선부의 형성 방법을 설명한다.
도 6a 내지 도 6f는 본 발명의 발광 표시 장치의 제 1 실시예에 따른 단선 구조를 형성하는 공정 단면도이다.
본 발명의 발광 표시 장치의 제조 방법은 도 6a와 같이, 먼저, 기판(1000) 상에, 서브 화소의 박막 트랜지스터의 일 전극으로 구비하는 전극과 동일 공정에서, 서로 폭이 상이한 제 1 금속층(193a) 및 제 2 금속층(193b)을 적층 구조(1930)를 형성한다. 예를 들어, 상기 적층 구조(1930)는 산화물 박막 트랜지스터(O-TFT)의 형성 공정에서 산화물 반도체층 형성 후 형성되는 전극 형성시 함께 형성되는 이와 같은 구조로 같은 두께, 같은 물질일 수 있다. 산화물 박막 트랜지스터(O-TFT)가 탑 게이트 혹은 코플래너 구조일 때, 상기 적층 구조(1930)은 게이트 전극이나, 게이트 전극 및 소스/드레인 전극과 동일 구조일 수 있다. 이 경우, 산화물 박막 트랜지스터(O-TFT)와 다른 반도체층을 갖는 박막 트랜지스터가 서브 화소의 다른 층간 구조에 더 구비될 수 있다. 산화물 박막 트랜지스터(O-TFT)와 다른 반도체층의 예로 폴리 실리콘층, 비정질 실리콘층 등이 있을 수 있다. 산화물 박막 트랜지스터(O-TFT)는 게이트 전압 인가시 일정 구간에 포화 특성을 가져 고계조 변화를 볼 수 있도록 구동 박막 트랜지스터로 이용할 수 있으며, 이 때, 산화물 박막 트랜지스터의 소스 전극 또는 드레인 전극은 발광 소자(OLED)의 제 1 전극(도 7의 210)과 접속될 수 있다. 산화물 박막 트랜지스터와 다른 구성의 박막 트랜지스터는 스위칭 박막 트랜지스터로 이용되며, 이 경우, 반도체층을 폴리 실리콘으로 할 때, 이동도가 빨라 빠른 스위칭 특성을 얻을 수 있으며, 서브 화소의 이원화된 박막 트랜지스터의 구성으로 빠른 스위칭과 고계조 특성을 동시에 확보할 수 있다.
상기 적층 구조(1930)는 동일 마스크로 적층 구조(1930)를 일회로 패터닝하여 형성하되 서로 식각률이 상이한 서로 다른 금속을 이용하여 형성할 수 있다. 하부에 위치한 제 1 금속층(193a)은 상대적으로 제 2 금속층(193b)에 비해 넓은 폭을 갖는다. 즉, 제 1 금속층(193a)은 상기 제 2 금속층(193b)의 저부 폭(b)보다 외측으로 돌출되는 폭을 갖는다. 또한, 상기 제 2 금속층(193b)은 단선부의 공극부를 정의하기 위한 희생층으로, 공극부의 높이에 상당한 두께를 갖는 것으로, 상대적으로 제 1 금속층(193a)보다는 두께가 두꺼울 수 있다. 대략 상기 제 2 금속층(193b)의 두께는 4000Å 내지 7000Å으로 하며, 제 1 금속층(193a)의 두께는 500Å 이상 4000Å 미만으로 형성한다.
제 1 금속층(193a)은 예를 들어, 티타늄 및 도전성을 갖는 금속 산화막으로 수소 포집 기능을 갖는 금속 혹은 금속 산화막으로 형성한다.
이어, 도 6b와 같이, 상기 적층 구조(1930)을 덮는 층간 절연막(182)을 구비한다. 상기 층간 절연막(182)은 수소의 이동성이 적은 실리콘 산화막 등의 무기 절연막인 것이 바람직하다. 상기 층간 절연막(182)은 복수층 구비될 수 있다.
이어, 도 6c와 같이, 상기 적층 구조(193)의 상부 제 2 금속층(193b)의 폭보다 작은 직경(a)으로 단선 홀(182a)을 형성한다. 상기 제 2 금속층(193b)에 비해 상기 단선 홀(182a)은 x축 방향으로 5000Å 내지 1000Å으로 안쪽으로 형성한다. 이로써, 단선 홀(182a)을 통해 상기 제 2 금속층(193b)의 제 2 금속층(193b)의 상부 일부가 노출된다.
이어, 도 6d와 같이, 제 2 금속층(193b)을 습식각 등으로 제거하여 상기 제 2 금속층(193b)이 제거된 부위를 공극부(MC)로 정의한다. 이 때, 상기 제 2 금속층(193b)은 상기 단선 홀(182a)보다 넓은 폭을 갖기 때문에, 층간 절연막(182)이 상기 제 2 금속층(193b) 위로 올라와 있던 부위와 상기 제 1 금속층(193a) 상면 사이의 상기 제 2 금속층(193b)의 두께(h)에 상당한 비어있는 공간의 공극부(MC)가 생성되는 것이다.
한편, 서브 화소의 박막 트랜지스터, 특히, 구동 박막 트랜지스터(DT) 상에는 제 1 전극, 유기층 및 제 2 전극으로 이루어진 발광 소자가 형성되는데, 구동 박막 트랜지스터(DT)의 형성 이후 발광 소자의 구성 중 액티브 영역에 마스크를 사용하지 않고 공통적으로 형성되는 구성으로 유기층 및 제 2 전극이 상기 단선부 위에 함께 형성될 수 있다.
도 6e와 같이, 유기층(220)은 마스크 없이 형성되며, 상기 공극부(MC)의 형상에 의해, 증착 공정에서 직진성을 갖고 형성되는 유기층(220)은 단선 홀(182a) 하부의 공극부(MC)에서 분리된다. 즉, 단선 홀(182a)에서 노출된 공극부(MC)의 저부 일부에만 유기층 물질(220a)로 일부 증착되고, 나머지 공극부(MC)의 저부 및 측부에서 형성되지 않아 층간 절연막(182) 상의 유기층(220)과 유기층 물질(220a)이 단선된다.
그리고, 제 2 전극(230)은 금속 성분으로 유기 물질 성분의 유기층(220)보다 스텝 커버리지가 좋아 유기층(220) 및 유기층 물질(220a)을 덮도록 제 2 전극(230) 및 제 2 전극 물질(230a)로 형성될 수 있지만, 상기 단선 홀(182a)의 직경(a)보다 제 2 금속층(193b)의 저부가 갖는 폭(b)의 상대적으로 클 때, 공극부(MC)의 상부에 위치한 층간 절연막(182)의 하부에는 제 2 전극 물질(230a)이 형성되지 않을 수 있다. 물론, 제 2 전극 물질(230a)이 공극부(MC)의 가장 자리를 지나는 층간 절연막(182)의 표면 전체에 형성되는 경우에도 본 발명의 발광 표시 장치에서 유기층 단선의 효과는 가질 수 있다.
도 6f와 같이, 상기 제 2 전극(230) 상부에 봉지부 구성이 구비되며, 일차적으로 제 1 무기 봉지막(310)이 상기 단선 홀(182a) 및 공극부(MC)을 채우며 형성될 수 있다. 제 1 무기 봉지막(310)이 상기 단선 홀(182a) 및 공극부(MC)를 채우는 것은 상대적으로 제 1 무기 봉지막(310)이 공극부(MC) 및 층간 절연막(182)의 두께보다 두꺼운 두께를 갖고 형성되기 때문에, 성막 공정에서 상대적으로 유기층(220) 및 제 2 전극(230)보다는 밀도가 높기 때문이다.
이하에서는 본 발명의 발광 표시 장치에서, 단선부의 구성을 액티브 영역(AA) 내의 서브 화소(SP)의 구성과 연관하여 설명한다.
도 7은 본 발명의 발광 표시 장치의 액티브 영역의 서브 화소를 나타낸 단면도이다. 도 8은 본 발명의 발광 표시 장치의 서브 화소와 단선부를 함께 나타낸 단면도이다.
도 4에서 도시된 바와 같이, 기판(100)은 단일로도 형성될 수도 있지만, 플렉서블 표시 장치에서는 유연성을 강화하고 하부 투습을 방지하기 위해, 제 1 플라스틱 기재(110)와 제 2 플라스틱 기재(130) 사이에 무기막 성분의 층간막(120)을 구비하여 형성하기도 한다.
그리고, 상기 기판(100) 상에는 상기 기판(100)의 불순물 등이 박막 트랜지스터 및 발광 소자의 어레이 구성에 영향을 끼침을 방지하기 위해, 다중 무기막 성분의 버퍼층(140)을 구비할 수 있다. 버퍼층(140)에 구비되는 다중 무기막은 동일 성분일 수도 있고 다른 성분의 무기막이 서로 교번하여 적층될 수도 있고, 혹은 실리콘 산화막 또는 실리콘 질화막이되, 포함되는 산소 혹은 질화막의 성분비를 달리만 다중 무기막일 수 있다.
그리고, 상기 버퍼층(140) 상에 액티브 버퍼층(150)이 구비될 수 있다.
상기 액티브 버퍼층(150) 상에, 제 1 액티브층(160)이 형성되고, 상기 제 1 액티브층(160) 상에 제 1 게이트 절연막(165)이 형성되고, 상기 제 1 액티브층(160)의 중앙의 상기 게이트 절연막(165) 상에 제 1 게이트 전극(171)과, 상기 액티브층(160)의 양측과 접속되는 제 1 소스 전극(183a) 및 제 1 드레인 전극(183b)이 형성되어 제 1 박막 트랜지스터를 이룬다.
여기서, 제 1 액티브층(160)은 결정화된 폴리 실리콘일 수 있으며, 상기 제 1 게이트 전극(171) 하측에 영역을 채널 영역(160a)의 양측은 불순물이 도핑되어 도전성의 소스 영역(160b) 및 드레인 영역(160c)으로 기능하며, 소스 영역(160c)과 드레인 영역(160c)은 상기 제 1 소스 전극(183a) 및 제 1 드레인 전극(183b)과 접속된다.
상기 게이트 전극(171)과 동일층에 제 1 스토리지 전극(172)이 구비되고, 상기 제 1 스토리지 전극(172)과 제 1 층간 절연막(175)을 사이에 두고 제 2 스토리지 전극(177)이 중첩되어 형성되어, 스토리지 캐패시터(Cst)가 형성된다.
상기 제 2 스토리지 전극(177) 상에는 제 2 층간 절연막(180)이 형성되며, 상기 제 2 층간 절연막(180) 상의 소정 부위에 제 2 액티브층(191)이 형성된다. 상기 제 2 액티브층(191)은 산화물 반도체층이다.
상기 제 2 액티브층(191)과 상기 제 2 액티브층(191)의 채널 영역(191a)과 중첩하여 제 2 게이트 절연막(192) 및 제 2 게이트 전극(193)이 형성되고, 상기 제 2 게이트 절연막(192)과 중첩되지 않는 상기 제 2 액티브층(191)의 양측(191b, 191c)과 접속하여 제 2 소스 전극(183d) 및 제 2 드레인 전극(183e)이 형성되어 제 2 박막 트랜지스터를 이룬다. 상기 제 2 액티브층(191)의 채널 영역(191a) 양측(191b, 191c)은 도전 처리되어 도전성을 갖는다.
도 2를 참조하면 상기 제 2 박막 트랜지스터는 구동 박막 트랜지스터일 수 있으며, 제 1 박막 트랜지스터는 스위칭 박막 트랜지스터일 수 있다.
상기 제 2 소스 전극(183d)은, 일측으로 연장되어 상기 제 2 스토리지 전극(177)과 제 3 층간 절연막(1820), 제 2 층간 절연막(180)에 구비된 제 3 접속홀(CT2)을 통해 접속된 접속 전극(183c)과 일체형으로 형성될 수 있다.
상기 제 1, 제 2 소스 전극(183a, 183d) 및 제 1, 제 2 드레인 전극(183b, 183e)는 각각 제 3 층간 절연막(1820) 상에 형성될 수 있고, 이 경우, 제 1 소스 전극(183a)과 제 1 드레인 전극(183b)은 제 3 층간 절연막(1820), 제 2 층간 절연막(180) 및 제 1 층간 절연막(175)을 관통하는 제 1, 제 2 접속 홀(CT1, CT2)을 통해 제 1 액티브층(160)의 소스 영역(160b) 및 드레인 영역(160c)과 접속된다. 그리고, 제 2 소스 전극(183d)과 제 2 드레인 전극(183e)은 상기 제 3 층간 절연막(1820)에 구비된 제 4, 제 5 접속홀(CT4, CT5)을 통해 제 2 액티브층(191)과 접속될 수 있다.
상기 제 1, 제 2 소스 전극(183a, 183d) 및 제 1, 제 2 드레인 전극(183b, 183e)을 덮으며 제 4 층간 절연막(1840)이 구비되고, 상기 제 4 층간 절연막(1840)에는 상기 제 2 소스 전극(183e)을 노출하는 제 6 접속 홀(CT6)이 구비되며, 상기 제 4 층간 절연막(1840) 상에 형성된 제 1 전극 연결금속(185)과 제 6 접속 홀(CT6)을 통해 제 2 소스 전극(183e)이 접속된다.
상기 제 3 층간 절연막(193)은 산화물 반도체층인 제 2 액티브층(191)과 접하는 구성으로 도전 처리된 양측(191b, 191c)과 그 사이의 진성 영역의 채널 영역(191a)의 성질 변경을 방지하도록 수소 차단성을 갖는 실리콘 산화막을 형성하는 것이 바람직하다.
그리고, 상기 제 1 전극 연결 금속(185)을 노출한 제 7 접속 홀(CT7)이 보호막(1860)이 구비되어, 상기 제 7 접속 홀(CT7)을 통해 상기 보호막(1860) 상에 형성되는 제 1 전극(210)이 제 1 전극 연결 금속(185)과 접속된다.
경우에 따라 상기 제 1 전극 연결 금속(185) 및 제 4 층간 절연막(1840)은 생략될 수 있으며, 이 경우, 제 1 전극(210)은 제 2 소스 전극(183e)과 직접 접속될 수도 있다.
상기 제 1 전극(210)의 가장 자리와 중첩하며 뱅크(190)가 구비되고, 상기 뱅크(190)의 오픈 영역에 발광부가 정의된다. 상기 뱅크(190)의 일부 상부에는 스페이서(195)가 구비되어, 각 발광부에 발광층을 형성하는데 이용되는 FMM 마스크가 직접적으로 뱅크(190)와 접촉되어 뱅크 (190) 표면이 손상됨을 방지할 수 있다.
유기층(220)은 단일층으로 도시하였으나, 발광층을 기본 구성으로 하여 발광층 하부에는 정공 관련 수송층, 예를 들어, 정공 주입층, 정공 수송층, 전자 저지층 등이 형성될 수 있고, 발광층 상부에는 정공 저지층, 전자 수송층 및 전자 주입층이 형성될 수 있다. 열거된 층들 중 발광층을 제외한 층들은 생략될 수 있다. 또한, 유기층(220)에서 액티브 영역(AA)에서 공통적으로 형성되는 층들은 FMM 마스크를 요하지 않고 형성되는 것으로, 단선부에서 공극부와 층간 절연막에서 갖는 언더 컷 구조를 통해 증착 공정에서 별도 마스크업싱 자연적으로 단선이 이루어진다.
상기 제 1 전극(210), 유기층(220) 및 제 2 전극(230)은 발광에 기여하는 것으로 발광 소자(OLED)라 한다.
상기 발광 소자 (OLED) 상부에는 제 1 무기 봉지막(310), 유기 봉지막(320) 및 제 2 무기 봉지막(330)가 적층된 봉지부(300)가 구성된다.
도 8을 참조하여 단선부의 구성을 설명한다.
단선부에서 기판(100), 버퍼층(140), 액티브 버퍼층(150), 제 1 게이트 절연막(165), 제 1 내지 4 층간 절연막(175, 180, 1820, 1840) 및 보호막(1870)은 공통적으로 형성될 수 있다. 단, 단선부는 상기 산화물 반도체층(191) 상부에 구성되는 제 2 게이트 전극(193)과 동일 공정에서 도 6a에서 설명한 바와 같이 제 1, 제 2 금속층(193a, 193b)을 형성하고, 보호막(1860) 형성시 제 7 접속 홀(CT7) 형성 공정에서, 단선 홀(182a)을 형성하고, 이어, 제 2 금속층(193b)을 단선 홀(182a) 하부의 영역에서 선택적으로 제거하여 공극부(MC)를 형성한다.
그리고, 발광 소자(OLED)에서 액티브 영역(AA)에 공통적으로 형성되는 유기층(220) 및 제 2 전극(230)이 상기 단선 홀(182a) 하부의 공극부(MC)에서 분리되어 단선이 발생되는 것이다.
상기 단선 홀(182a) 및 공극부(MC) 내를 제 1 무기 봉지막(310)이 채우는 것은 앞서의 설명과 같으며, 제 1 무기 봉지막(310) 상에는 바로 제 2 무기 봉지막(330)이 형성될 수 있다.
이하, 다른 예에 따른 발광 표시 장치를 설명한다. 이 경우, 제 1 박막 트랜지스터의 제 1 소스 전극 및 제 1 드레인 전극 접속 구성과 스토리지 캐패시터의 구성이 상이할 뿐 나머지 구성은 앞서 도 7 및 도 8에서 설명한 동일하므로 동일 구성에 대해서는 설명을 생략한다.
도 9는 본 발명의 발광 표시 장치의 다른 예에 따른 액티브 영역의 일부를 나타낸 단면도이다.
도 9와 같이, 상기 액티브 버퍼층(150) 상에, 제 1 액티브층(160)이 형성되고, 상기 제 1 액티브층(160) 상에 제 1 게이트 절연막(165)이 형성되고, 상기 제 1 액티브층(160)의 중앙의 상기 게이트 절연막(165) 상에 제 1 게이트 전극(171)과, 상기 액티브층(160)의 양측(160b, 160c)과 접속되는 제 1 소스 전극(277a) 및 제 1 드레인 전극(277b)이 형성되어 제 1 박막 트랜지스터를 이룬다.
여기서, 제 1 액티브층(160)은 결정화된 폴리 실리콘일 수 있으며, 상기 제 1 게이트 전극(171) 하측에 영역을 채널 영역(160a)의 양측은 불순물이 도핑되어 도전성의 소스 영역(160b) 및 드레인 영역(160c)으로 기능하며, 소스 영역(160c)과 드레인 영역(160c)은 상기 제 1 소스 전극(277a) 및 제 1 드레인 전극(277b)과 접속된다.
상기 게이트 전극(171)과 동일층에 제 1 스토리지 전극(172)이 구비되고, 상기 제 1 스토리지 전극(172)과 제 1 층간 절연막(173)을 사이에 두고 제 2 스토리지 전극(274)이 중첩되어 형성되어, 스토리지 캐패시터(Cst)가 형성된다. 그리고, 상기 제 2 스토리지 전극(274)과 동일층에 광 차단층(275)을 형성하여 이어 형성할 제 2 박막 트랜지스터의 제 2 액티브층(191)의 배면을 보호할 수 있다. 상기 제 2 스토리지 전극(274)과 광 차단층(275)은 일체형일 수 있다.
상기 제 2 스토리지 전극(274) 상에는 제 2 층간 절연막(273) 및 제 3 층간 절연막(276)이 형성된다. 상기 제 2 층간 절연막(273) 및 제 3 층간 절연막(276)은 일층으로 형성될 수도 있다.
상기 제 3 층간 절연막(276) 및 제 2 층간 절연막(273)을 선택적으로 제거하여 상기 제 2 스토리지 전극(274)의 일부를 노출한 제 3 접속홀(CT13)을 통해 제 1 접속 전극(277c)과 제 2 스토리지 전극(274)을 접속한다. 상기 제 3 접속홀(CT13)을 형성하는 동일 공정에서 상기 제 1 층간 절연막(173) 및 제 1 게이트 절연막(165)까지 더 관통하여 상기 제 1 액티브층(160)의 소스 영역(160b) 및 드레인 영역(160c)을 노출하여 제 1, 제 2 접속 홀(CT11, CT12)을 형성한다.
그리고, 상기 제 1 접속 전극(277c)과 동일 공정에서, 상기 소스 영역(160b) 및 드레인 영역(160c)과 접속되는 제 1 소스 전극(277a) 및 제 1 드레인 전극(277b)을 형성한다. 그리고, 상기 제 1 소스 전극(277a) 및 제 1 드레인 전극(277b)과 제 1 접속 전극(277c)을 덮는 제 4 층간 절연막(279)을 형성한다.
상기 제 4 층간 절연막(278) 상에 상기 차광막(275) 상부에 대응하여 제 2 액티브층(191)이 형성된다. 상기 제 2 액티브층(191)은 산화물 반도체층이다.
상기 제 2 액티브층(191)과 상기 제 2 액티브층(191)의 채널 영역(191a)과 중첩하여 제 2 게이트 절연막(192) 및 제 2 게이트 전극(193)이 형성되고, 상기 제 2 게이트 절연막(192)과 중첩되지 않는 상기 제 2 액티브층(191)의 양측(191b, 191c)과 접속하여 제 2 소스 전극(281a) 및 제 2 드레인 전극(281b)이 형성되어 제 2 박막 트랜지스터를 이룬다. 상기 제 2 액티브층(191)의 채널 영역(191a) 양측(191b, 191c)은 도전 처리되어 도전성을 갖는다.
도 2를 참조하면 상기 제 2 박막 트랜지스터는 구동 박막 트랜지스터일 수 있으며, 제 1 박막 트랜지스터는 스위칭 박막 트랜지스터일 수 있다.
상기 제 2 소스 전극(281a)은, 일측으로 연장되어 상기 제 1 접속 전극(277c) 과, 제 5 층간 절연막(2820), 제 4 층간 절연막(278)에 구비된 제 4 접속홀(CT21)을 통해 접속될 수 있다.
상기 제 2 소스 전극(281a) 및 제 2 드레인 전극(281b)은 상기 제 2 액티브층(191) 및 제 2 게이트 전극(193)을 덮는 제 4 층간 절연막(2820)에 구비되는 제 5, 제 6 접속 홀(CT22, CT23)을 통해 상기 제 2 액티브층(191)의 도전된 양측(191b, 191c)에 접속된다.
상기 제 2 소스 전극(281a) 및 제 2 드레인 전극(281b) 상부는 제 6 층간 절연막(2840)이 덮고, 상기 제 6 층간 절연막(2840)에는 상기 제 2 소스 전극(281a)을 노출하는 제 7 접속 홀(CT31)을 구비하여 상기 제 6 층간 절연막(2840) 상에 형성되는 제 1 전극 연결금속(185)과 제7 접속 홀(CT31)을 통해 제 2 소스 전극(218a)이 접속된다.
상기 제 5 층간 절연막(2820)은 산화물 반도체층인 제 2 액티브층(191)과 접하는 구성으로 도전 처리된 양측(191b, 191c)과 그 사이의 진성 영역의 채널 영역(191a)의 성질 변경을 방지하도록 수소 차단성을 갖는 실리콘 산화막을 형성하는 것이 바람직하다.
그리고, 상기 제 1 전극 연결 금속(185)을 노출한 제 8 접속 홀(CT41)이 보호막(1860)이 구비되어, 상기 제 8 접속 홀(CT41)을 통해 상기 보호막(1860) 상에 형성되는 제 1 전극(210)이 제 1 전극 연결 금속(185)과 접속된다.
경우에 따라 상기 제 1 전극 연결 금속(185) 및 제 6 층간 절연막(1840)은 생략될 수 있으며, 이 경우, 제 1 전극(210)은 제 2 소스 전극(281a)과 직접 접속될 수도 있다.
도 10은 본 발명의 제 2 실시예에 따른 단선부를 나타낸 단면도이다.
도 10과 같이, 본 발명의 제 2 실시예에 따른 발광 표시 장치에서, 단선부는 공극부(MC)를 형성하는 박막 트랜지스터의 전극이 단일층일 때, 하부에 더미 금속층을 더 구비하지 않을 수도 있다. 이 경우, 공극부(MC)의 저부는 바로 제 2 층간 절연막(도 8의 180 참조)과 바로 접해 있으며, 단선 홀(182a)을 통해 노출된 공극부(MC) 측으로 증착되는 유기층 물질(220a) 및 제 2 전극 물질(230a)은 기판(1000)의 제 2층간 절연막(180) 표면과 접한다.
이러한 제 2 실시예의 발광 표시 장치도 공극부(MC)는 박막 트랜지스터의 전극의 두께와 동일 높이를 갖고, 상기 공극부(MC)의 상부로 올라온 층간 절연막(182)이 공극부(MC)가 갖는 공간에 의해 갖는 언더컷(Undercut) 구조로 인해 유기층 물질(220a) 및 제 2 전극 물질(230a)의 단선 구조를 얻을 수 있다.
이 경우, 상기 공극부(MC)의 높이는 유기층 물질(220a) 및 제 2 전극 물질(230a)을 합한 두께보다 높은 것으로, 유기층 물질(220a) 및 제 2 전극 물질(230a)이 언더컷 부위의 상기 공극부(MC)의 상하에서 충분한 분리가 이루어진다.
도 11은 본 발명의 발광 표시 장치의 단선 구조 형성을 나타낸 SEM도이다.
도 11은, 'a' 직경의 단선 홀과 'b' 폭의 공극부(MC) 폭을 갖는 구조에서, 언더컷이 발생된 'b-a' 영역과 그 주변을 공극부의 높이를 정의하는 금속층 식각 후 살펴본 건으로, 층간 절연막(182)은 상기 단선 홀 주변까지 형성되어, 'b-a' 영역의 상부 및 측부를 덮고 있다. 결과적으로 상기 층간 절연막(182)과 비어있는 공극부(MC) 사이에 언더컷 구조가 발생됨을 나타내는 것으로, 본 발명의 발광 표시 장치의 단선 구조가 정상적으로 형성될 수 있음을 나타낸다.
도시된 도면은 공극부(MC) 외측으로 금속(층)을 남겨, 금속(층)의 두께와 상기 공극부(MC)의 높이가 동등함을 나타내고 있다.
한편, 상기 층간 절연막(182) 상부에 위치한 구성은 상기 층간 절연막(182)의 단선 홀을 정의하기 위한 포토 레지스트막(PR)으로 상기 공극부(MC)의 정의 후 제거될 수 있다.
여기서, 층간 절연막의 성분은 SiOx 이다.
도 12a 및 도 12b는 단선 구조 내 남아있는 금속 성분 유무에 따라 산화물 박막 트랜지스터의 NBTIS 특성을 나타낸 그래프이다.
도 12a는 도 8의 구성에서, 공극부에 남아 있는 더미 금속층을 IGZO로 하여, 300
Figure pat00001
의 두께로 구비한 것이고, 도 12b는 도 8의 구조에서, 공극부에 더미 금속층을 구비하지 않는 것으로, 각각 산화물 박막 트랜지스터의 게이트 전압(Vgs) 변화에 따른 드레인 전류(IDs)를 NBTIS(Negative Bias Temperature Illumination Stress)를 나타낸 것이다.
도 12a와 같이, 도 8의 산화물 박막 트랜지스터의 게이트 전극에서, 하부 전극을 IGZO로 하고, 상부 전극을 몰리브덴, 알루미늄, 몰리브덴 합금, 알루미늄 합금, 티타늄 티타늄 합금 중 어느 하나로 형성한 것이며, 단선부에서는 도 6a 내지 도 6f 공정을 통해 하부 금속인 IGZO 금속만을 남긴 것이다.
이 경우, 도 12a와 같이, 더미 금속층을 구비한 경우, 시간 경과에 따른 Vth 변동이 0.98V 내지 1.25V 에 불과하지만, 도 12b와 같이, 더미 금속층을 구비하지 않은 경우, Vth 변동이 5.1V 내지 7.3V 에 상당하다. 즉, 도 12b와 같이, 더미 금속층을 구비하지 않는 경우, 봉지부 중 제 1 무기 봉지막의 성분인 SiNx의 성분이 직접적으로 공극부(MC)에서 층간 절연막(182)과 접촉하여, SiNx 성분이 산화물 박막 트랜지스터 특성에 영향을 줄 수 있는 것이다.
반면, 더미 금속층을 IGZO와 같은 도전성이 있는 금속 산화물을 이용하는 경우, Vth 변동을 최소화하며 산화물 박막 트랜지스터의 특성 변화를 안정화할 수 있다.
한편, 산화물 박막 트랜지스터를 이용하지 않은 구조에서는 상술한 봉지부의 무기 봉지막과 층간 절연막과 접하였을 때 박막 트랜지스터의 특성 변화를 갖지 않을 수 있다.
도 13a 및 도 13b는 본 발명의 발광 표시 장치에 있어서, 제 1, 제 2 실험예에 따른 산화물 반도체의 채널 부위 적층 구조를 나타낸 단면도이다.
본 발명의 발광 표시 장치의 제 1 실험예는, 더미 금속층을 ITO 성분으로 500Å로 한 것이고, 제 2 실험예는, 더미 금속층을 IZO 성분으로 500Å로 한 것이다. 각 실험예에 대해 SiNx 무기 봉지막을 증착한 후의 산화물 박막 트랜지스터의 특성 변화를 살펴보면, 도 13a와 같이, 제 1 실험예에 있어서는, Vth 변동이 0.49V 내지 0.98V이며, 도 13b와 같이, 0.61V 내지 1.65V 으로 두 실험예 모두 상술한 도 12a와 같이, Vth 변동성이 작아, 산화물 박막 트랜지스터의 게이트 전극의 하부 전극 및 더미 금속층으로 이용할 수 있음을 확인한 것이다.
상기 더미 금속층은 ITO, IZO, IGZO 등의 금속 산화물 외에도 티타늄 혹은 티타늄 합금 등의 수소 포집 기능이 좋은 금속을 이용하여도 동일 효과를 얻을 수 있다.
도 14a 및 도 14b는 도 12b 및 도 13b의 적층 구조에 따라 성분 함량비의 변화를 나타낸 그래프이다.
더미 금속층을 구비하지 않는 도 14a의 경우와, 이와 비교하여, 더미 금속층을 ITO로 구비하는 도 14b의 경우를 나타낸 것으로, 층간 절연막에서 수소 함량이 도 14b에서 게이트 전극에서 수소가 포집되어, 하부 게이트 절연막으로 공급되는 수소 함량이 현저히 줄어들고 이에 따라 산화물 반도체막의 특성 변화를 방지함을 알 수 있다.
전체적으로 각각 게이트 절연막에서 산화물 반도체막에서 H/In 비율은 도 14a의 경우 25.94이고, 도 14b의 경우, 11.54로 반 이상 줄어들어, 산화물 반도체막 내로 수소 영향을 방지함을 있음을 알 수 있다.
본 발명의 발광 표시 장치는 도 4와 같이, 액티브 영역(도 1의 AA 참조)과 상기 액티브 영역을 둘러싼 외곽 영역(도 1의 NA 참조) 을 갖는 기판(100)과, 상기 기판(100)의 액티브 영역(AA) 내 구비된 관통 홀(CH)과, 상기 관통 홀로부터 제 1 영역(A)을 사이에 두고, 상기 액티브 영역에 구비되고, 각각 제 1 박막 트랜지스터(도 7, 8 참조) 및 상기 제 1 박막 트랜지스터와 접속된 발광 소자(OLED)를 갖는 복수개의 서브 화소 및 상기 제 1 영역 내에, 상기 제 1 박막 트랜지스터에 포함된 전극 중 적어도 어느 하나의 금속의 두께와 동일 높이의 공극부(cavity)(MC)를 갖는 층간 절연막(182)을 포함하며, 상기 발광 소자에 포함된 적어도 하나의 유기층의 단선부를 상기 공극부에서 가질 수 있다.
상기 제 1 박막 트랜지스터는 산화물 반도체층(191), 상기 산화물 반도체층의 일부 상에 구비된 게이트 절연막층(192) 및 게이트 전극(193)과, 상기 게이트 금속과 이격하며 상기 산화물 반도체층과 접속된 소스 전극(183d) 및 드레인 전극(183e)을 포함하며, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 어느 하나는 상기 공극부(MC)의 높이와 동일 두께를 갖는 금속을 포함할 수 있다.
상기 게이트 전극, 소스 전극 및 드레인 전극 중 상기 공극부의 높이와 동일 두께를 갖는 금속을 포함한 전극은 제 1 금속층(1930a), 제 2 금속층(1930b)의 적층을 포함하며, 하부의 상기 제 1 금속층(1930a)의 폭이 상기 제 2 금속층(1930b)의 폭보다 클 수 있다.
상기 산화물 반도체층과 접속된 영역을 제외하여 상기 게이트 전극(193)과, 동일층에 위치한 상기 소스 전극(183d) 및 드레인 전극(183e)의 층간에 층간 절연막(182)이 더 포함되며, 상기 층간 절연막(182)은 상기 공극부의 폭보다 작은 단선 홀(182a)을 갖고, 상기 단선 홀은 상기 공극부(MC)의 일부 하부를 노출할 수 있다.
상기 게이트 전극(193)은 제 1 금속층(1930a)과, 상기 제 1 금속층(1930a)보다 작은 폭의 제 2 금속층(1930b)의 적층을 포함하며, 상기 공극부(MC)는 제 2 금속층(1930b)과 동일 두께이며, 상기 공극부(MC) 하부에 상기 제 1 금속층(1930a)과 동일층의 더미 금속층(193a)을 상기 공극부의 하부 폭보다 넓은 폭으로 더 갖고, 상기 층간 절연막(182)은 상기 더미 금속층(193a)과 상기 공극부(MC)의 측부 및 상기 단선 홀(182a) 주위의 상기 공극부(MC)의 상부에 위치할 수 있다.
상기 공극부(MC)와 상기 단선 홀(182a)에 무기 봉지막(310)이 채워질 수 있다.
상기 공극부(MC)의 두께는 4000Å 내지 7000Å일 수 있다.
상기 공극부(MC)의 하부 폭으로부터 상기 더미 금속층(193a)은 외측으로 5000 Å 내지 10000 Å의 폭을 더 가질 수 있다.
상기 더미 금속층(193a)은 티타늄 또는 금속 산화물일 수 있다.
상기 서브 화소(녜) 각각은 제 1 산화물 반도체층(191)과 다른 반도체층(도 7, 8의 160 참조)을 갖는 제 2 박막 트랜지스터를 상기 제 1 박막 트랜지스터의 하측에 더 구비할 수 있다.
상기 게이트 절연막(192) 및 상기 층간 절연막(182)은 산화 절연막일 수 있다.
상기 무기 봉지막(310, 330)은 상기 공극부(MC)를 제외하여 상기 발광 소자(OLED) 상부에 위치할 수 있다.
상기 관통 홀(CH)과 상기 공극부(MC) 사이의 상기 제 1 영역(A) 내에, 상기 기판 상의 무기막 불연속부(350)를 가질 수 있다.
또한, 상기 공극부(MC)와 상기 서브 화소(SP) 사이의 상기 제 1 영역 내에, 유기물 구조체(390)를 적어도 하나 포함할 수 있다.
상기 무기 봉지막(310)과 접하며, 상기 적어도 하나의 유기물 구조체(390)와 중첩하며, 상기 공극부와 중첩하지 않는 유기 봉지막(320)을 더 포함할 수 있다.
상기 유기층(220)은 상기 액티브 영역(AA)에서, 상기 관통홀(CH) 및 상기 공극부(MC)를 제외하여 연속된 공통층을 포함할 수 있다.
이와 같이 형성된 본 발명의 발광 표시 장치는 액티브 영역 내에 카메라 홀을 구비하는 구조에서 카메라 홀 주변부에 수분 투습의 경로가 될 수 있는 유기층의 단선 구조를 확보하여 신뢰성 있는 구조를 구현할 수 있다.
또한, 유기층 단선 구조를 얻기 위해 확보하는 언더컷 구조를 별도의 층을 추가 형성하지 않고, 박막 트랜지스터의 일부 전극과 이를 덮는 층간 절연막에 의해 형성하여, 공정 추가에 따른 비용 증가 및 수율 저하를 방지할 수 있다.
또한, 산화물 반도체층을 포함하는 박막 트랜지스터를 이용하는 구조에서, 유기층 단선 구조에서 층간 절연막의 선택적 제거가 있더라도 층간 절연막 제거로 노출되는 부위에 수소 포집에 효과적인 금속을 구비하여 산화물 박막 트랜지스터의 동작을 안정화할 수 있으며, 또한, 봉지 효과도 향상시킬 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 140: 버퍼층
150: 액티브 버퍼층 160: 제 1 액티브층
165: 제 1 게이트 절연막 175: 제 1 층간 절연막
171: 제 1 게이트 전극 180: 제 2 층간 절연막
172: 제 1 스토리지 전극 177: 제 2 스토리지 전극
191: 제 2 액티브층 192: 제 2 게이트 절연막
193: 제 2 게이트 전극 183a: 제 1 소스 전극
183b: 제 1 드레인 전극 183d: 제 2 소스 전극
183e: 제 2 드레인 전극 182: 제 3 층간 절연막
210: 제 1 전극 220: 유기층
230: 제 2 전극 300: 봉지부
310: 제 1 무기 봉지막 320: 유기 봉지막
330: 제 2 무기 봉지막 MC: 공극부
182a: 단선 홀 193a: 더미 금속층

Claims (27)

  1. 액티브 영역과 상기 액티브 영역을 둘러싼 외곽 영역을 갖는 기판;
    상기 기판의 액티브 영역 내 구비된 관통 홀;
    상기 관통 홀로부터 제 1 영역을 사이에 두고, 상기 액티브 영역에 구비되고, 각각 제 1 박막 트랜지스터 및 상기 제 1 박막 트랜지스터와 접속된 발광 소자를 갖는 복수개의 서브 화소; 및
    상기 제 1 영역 내에, 상기 제 1 박막 트랜지스터에 포함된 전극 중 적어도 어느 하나의 금속의 두께와 동일 높이의 공극부(cavity)를 갖는 층간 절연막을 포함하며,
    상기 발광 소자에 포함된 적어도 하나의 유기층의 단선부를 상기 공극부에서 갖는 발광 표시 장치.
  2. 제 1항에 있어서,
    상기 제 1 박막 트랜지스터는 산화물 반도체층, 상기 산화물 반도체층의 일부 상에 구비된 게이트 절연막층 및 게이트 전극과, 상기 게이트 금속과 이격하며 상기 산화물 반도체층과 접속된 소스 전극 및 드레인 전극을 포함하며,
    상기 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 어느 하나는 상기 공극부의 높이와 동일 두께를 갖는 금속을 포함한 발광 표시 장치.
  3. 제 2항에 있어서,
    상기 게이트 전극, 소스 전극 및 드레인 전극 중 상기 공극부의 높이와 동일 두께를 갖는 금속을 포함한 전극은 제 1 금속층, 제 2 금속층의 적층을 포함하며, 하부의 상기 제 1 금속층의 폭이 상기 제 2 금속층의 폭보다 큰 발광 표시 장치.
  4. 제 2항에 있어서,
    상기 산화물 반도체층과 접속된 영역을 제외하여 상기 게이트 전극과, 동일층에 위치한 상기 소스 전극 및 드레인 전극의 층간에 층간 절연막이 더 포함되며,
    상기 층간 절연막은 상기 공극부의 폭보다 작은 단선 홀을 갖고, 상기 단선 홀은 상기 공극부의 일부 하부를 노출하는 발광 표시 장치.
  5. 제 4항에 있어서,
    상기 게이트 전극은 제 1 금속층과, 상기 제 1 금속층보다 작은 폭의 제 2 금속층의 적층을 포함하며,
    상기 공극부는 제 2 금속층과 동일 두께이며,
    상기 공극부 하부에 상기 제 1 금속층과 동일층의 더미 금속층을 상기 공극부의 하부 폭보다 넓은 폭으로 더 갖고,
    상기 층간 절연막은 상기 더미 금속층과 상기 공극부의 측부 및 상기 단선 홀 주위의 상기 공극부의 상부에 위치한 발광 표시 장치.
  6. 제 4항에 있어서,
    상기 공극부와 상기 단선 홀에 무기 봉지막이 채워진 발광 표시 장치.
  7. 제 4항에 있어서,
    상기 공극부의 두께는 4000Å 내지 7000Å인 발광 표시 장치.
  8. 제 5항에 있어서,
    상기 공극부의 하부 폭으로부터 상기 더미 금속층은 외측으로 5000 Å 내지 10000 Å의 폭을 더 갖는 발광 표시 장치.
  9. 제 5항에 있어서,
    상기 더미 금속층은 티타늄 또는 금속 산화물인 발광 표시 장치.
  10. 제 2항에 있어서,
    상기 서브 화소 각각은 제 1 산화물 반도체층과 다른 반도체층을 갖는 제 2 박막 트랜지스터를 상기 제 1 박막 트랜지스터의 하측에 더 구비한 발광 표시 장치.
  11. 제 2항에 있어서,
    상기 게이트 절연막 및 상기 층간 절연막은 산화 절연막인 발광 표시 장치.
  12. 제 6항에 있어서,
    상기 무기 봉지막은 상기 공극부를 제외하여 상기 발광 소자 상부에 위치한 발광 표시 장치.
  13. 제 1항에 있어서,
    상기 관통 홀과 상기 공극부 사이의 상기 제 1 영역 내에, 상기 기판 상의 무기막 불연속부를 갖는 발광 표시 장치.
  14. 제 1항에 있어서,
    상기 공극부와 상기 서브 화소 사이의 상기 제 1 영역 내에, 유기물 구조체를 적어도 하나 포함한 발광 표시 장치.
  15. 제 6항에 있어서,
    상기 무기 봉지막과 접하며, 상기 적어도 하나의 유기물 구조체와 중첩하며, 상기 공극부와 중첩하지 않는 유기 봉지막을 더 포함한 발광 표시 장치.
  16. 제 1항에 있어서,
    상기 유기층은 상기 액티브 영역에서, 상기 관통홀 및 상기 공극부를 제외하여 연속된 공통층을 포함한 발광 표시 장치.
  17. 서브 화소와 상기 서브 화소 주변의 단선부를 갖는 기판;
    상기 서브 화소에 구비된 산화물 반도체층;
    상기 산화물 반도체층 상의 소정 부위에 적층 구비된 게이트 절연막 및 게이트 전극;
    상기 단선부에 상기 게이트 전극에 구비된 적어도 하나의 금속층 두께의 공극부를 구비하며, 상기 공극부 상부에 공극부보다 작은 폭의 단선 홀을 갖고, 상기 산화물 반도체층 양측에 접속 홀을 포함하여, 상기 게이트 절연막 및 게이트 전극을 덮는 층간 절연막;
    상기 접속 홀을 통해 산화물 반도체층의 양측에 각각 접속되며 상기 층간 절연막 상에 서로 이격된 소스 전극 및 드레인 전극; 및
    상기 드레인 전극과 전기적으로 접속되며, 제 1 전극과, 유기층 및 제 2 전극을 포함한 발광 소자를 포함하고,
    상기 유기층은 상기 층간 절연막 내의 공극부에서 불연속되는 발광 표시 장치.
  18. 제 17항에 있어서,
    상기 게이트 전극은 제 1 금속층과, 상기 제 1 금속층보다 작은 폭의 제 2 금속층의 적층을 포함하며,
    상기 공극부는 제 2 금속층과 동일 두께를 갖고,
    상기 공극부 하부에 상기 제 1 금속층과 동일층의 더미 금속층을 상기 공극부의 하부 폭보다 넓은 폭으로 더 갖고,
    상기 층간 절연막은 상기 더미 금속층과 상기 공극부의 측부 및 상기 단선 홀 주위의 상기 공극부 상부에 위치한 발광 표시 장치.
  19. 제 17항에 있어서,
    상기 단선 홀에 대응되어 상기 공극부 저부 일부에 상기 유기층과 이격하며, 상기 공극부의 두께보다 얇게 유기층 물질이 섬상으로 구비된 발광 표시 장치.
  20. 제 19항에 있어서,
    상기 공극부 내의 상기 유기층 물질을 상기 제 2 전극과 동일 물질이 덮는 발광 표시 장치.
  21. 제 17항에 있어서,
    상기 단선 홀 주변의 상기 공극부 내에 상기 유기층이 구비되지 않는 발광 표시 장치.
  22. 제 17항에 있어서,
    상기 단선 홀은 폐고리 형상인 발광 표시 장치.
  23. 제 17항에 있어서,
    상기 단선 홀은 상기 단선부에 서로 이격하여 복수개 구비된 발광 표시 장치.
  24. 제 17항에 있어서,
    상기 발광 소자를 덮으며, 제 1 무기 봉지막, 유기 봉지막, 제 2 무기 봉지막이 차례로 구비되고,
    상기 제 1 무기 봉지막은, 상기 층간 절연막 상부에 구비되고, 상기 공극부와 상기 단선 홀에 채워진 발광 표시 장치.
  25. 서브 화소와 상기 서브 화소 주변의 단선부를 갖는 기판을 준비하고, 상기 서브 화소에 산화물 반도체층을 구비하는 단계;
    상기 산화물 반도체층 상의 소정 부위에 게이트 절연막 및 게이트 전극을 적층 구비하고, 상기 게이트 전극과 동일 물질로 상기 단선부에 게이트 금속층을 구비하는 단계;
    상기 게이트 절연막 및 게이트 전극과, 상기 게이트 금속층을 덮는 층간 절연막을 구비하는 단계;
    상기 층간 절연막을 선택적으로 제거하여 상기 산화물 반도체층의 양측을 노출시키는 접속 홀들과, 상기 게이트 금속층의 일부를 노출하는 단선 홀을 구비하는 단계;
    상기 단선부에, 상기 게이트 금속층을 제거하여, 제거된 영역을 공극부로 형성하는 단계;
    상기 접속 홀을 통해 산화물 반도체층의 양측에 각각 접속되며 상기 층간 절연막 상에 서로 이격된 소스 전극 및 드레인 전극을 구비하는 단계; 및
    상기 드레인 전극과 전기적으로 접속된, 제 1 전극과, 유기층 및 제 2 전극을 포함한 발광 소자를 형성하되, 상기 유기층이 상기 공극부에서 불연속하도록 구비하는 단계를 포함한 발광 표시 장치의 제조 방법.
  26. 제 25항에 있어서,
    상기 게이트 전극 및 게이트 금속층을 구비하는 단계는
    각각 제 1 폭의 제 1 금속층, 상기 제 1 폭보다 작은 폭의 제 2 금속층을 적층하여 형성하는 발광 표시 장치의 제조 방법.
  27. 제 26항에 있어서,
    상기 공극부를 구비하는 단계에서 상기 제 2 금속층이 제거되고 상기 제 1 금속층을 노출시켜, 상기 제 2 금속층의 제거 영역을 상기 공극부로 구비하는 발광 표시 장치의 제조 방법.
KR1020190148878A 2019-11-19 2019-11-19 발광 표시 장치 및 이의 제조 방법 KR20210061085A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190148878A KR20210061085A (ko) 2019-11-19 2019-11-19 발광 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190148878A KR20210061085A (ko) 2019-11-19 2019-11-19 발광 표시 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20210061085A true KR20210061085A (ko) 2021-05-27

Family

ID=76135982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190148878A KR20210061085A (ko) 2019-11-19 2019-11-19 발광 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20210061085A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023218497A1 (ja) * 2022-05-09 2023-11-16 シャープディスプレイテクノロジー株式会社 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023218497A1 (ja) * 2022-05-09 2023-11-16 シャープディスプレイテクノロジー株式会社 表示装置

Similar Documents

Publication Publication Date Title
US11895886B2 (en) Display device with insulating layer in through hole or notch
US10644257B2 (en) Display device
US9362533B2 (en) Organic light emitting display device and method for manufacturing the same
US20200235333A1 (en) Display device
US20200119131A1 (en) Display device
KR20190079265A (ko) 상부 발광형 유기발광 다이오드 표시장치
KR20180068634A (ko) 유기 발광 표시 장치
JP2001109404A (ja) Ｅｌ表示装置
KR20180047607A (ko) 유기 발광 표시 장치 및 그 제조 방법
US11882729B2 (en) Display substrate and method for manufacturing the same, and display apparatus
JP2001100654A (ja) Ｅｌ表示装置
JP2001100655A (ja) Ｅｌ表示装置
US11158710B2 (en) Display device
US20230422561A1 (en) Flexible Display Device and Method of Manufacturing the Same
KR20160013443A (ko) 칼라 필터를 구비한 하부 발광형 유기발광 다이오드 표시장치 및 그 제조 방법
KR20210061085A (ko) 발광 표시 장치 및 이의 제조 방법
KR20210074549A (ko) 유기발광 표시장치
CN116137904A (zh) 显示面板
KR20150059196A (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR20150062692A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR102218944B1 (ko) 유기 발광 다이오드 표시 장치 및 이의 제조 방법
US20240074244A1 (en) Display panel and display device
US20220140013A1 (en) Display apparatus including substrate hole
EP4339925A1 (en) Display substrate and electronic device

Legal Events

Date Code Title Description
A201 Request for examination