KR20210057166A - 비디오 인코더, 비디오 디코더 및 방법 - Google Patents
비디오 인코더, 비디오 디코더 및 방법 Download PDFInfo
- Publication number
- KR20210057166A KR20210057166A KR1020217011246A KR20217011246A KR20210057166A KR 20210057166 A KR20210057166 A KR 20210057166A KR 1020217011246 A KR1020217011246 A KR 1020217011246A KR 20217011246 A KR20217011246 A KR 20217011246A KR 20210057166 A KR20210057166 A KR 20210057166A
- Authority
- KR
- South Korea
- Prior art keywords
- block
- partition
- information
- video
- flag
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 219
- 238000005192 partition Methods 0.000 claims abstract description 418
- 238000000638 solvent extraction Methods 0.000 claims abstract description 138
- 241000023320 Luma <angiosperm> Species 0.000 claims description 124
- OSWPMRLSEDHDFF-UHFFFAOYSA-N methyl salicylate Chemical compound COC(=O)C1=CC=CC=C1O OSWPMRLSEDHDFF-UHFFFAOYSA-N 0.000 claims description 124
- 238000004590 computer program Methods 0.000 claims description 7
- 230000011664 signaling Effects 0.000 abstract description 27
- 238000012545 processing Methods 0.000 description 96
- 238000013139 quantization Methods 0.000 description 81
- 239000000523 sample Substances 0.000 description 47
- 238000004891 communication Methods 0.000 description 36
- 230000008569 process Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 25
- 230000006870 function Effects 0.000 description 23
- 239000011449 brick Substances 0.000 description 22
- 208000037170 Delayed Emergence from Anesthesia Diseases 0.000 description 21
- 239000013598 vector Substances 0.000 description 21
- 238000003491 array Methods 0.000 description 14
- 230000005540 biological transmission Effects 0.000 description 14
- 238000001914 filtration Methods 0.000 description 12
- 230000003044 adaptive effect Effects 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 9
- 238000007781 pre-processing Methods 0.000 description 9
- 238000012827 research and development Methods 0.000 description 9
- 230000006835 compression Effects 0.000 description 8
- 238000007906 compression Methods 0.000 description 8
- 230000005055 memory storage Effects 0.000 description 8
- 230000011218 segmentation Effects 0.000 description 7
- 230000002123 temporal effect Effects 0.000 description 7
- 238000013500 data storage Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 5
- 230000000295 complement effect Effects 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- PXFBZOLANLWPMH-UHFFFAOYSA-N 16-Epiaffinine Natural products C1C(C2=CC=CC=C2N2)=C2C(=O)CC2C(=CC)CN(C)C1C2CO PXFBZOLANLWPMH-UHFFFAOYSA-N 0.000 description 4
- 230000009466 transformation Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000012805 post-processing Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 241000385654 Gymnothorax tile Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000013074 reference sample Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000013515 script Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000007727 signaling mechanism Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
- H04N19/119—Adaptive subdivision aspects, e.g. subdivision of a picture into rectangular or non-rectangular coding blocks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
- H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
- H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
- H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
- H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
- H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
- H04N19/90—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using coding techniques not provided for in groups H04N19/10-H04N19/85, e.g. fractals
- H04N19/96—Tree coding, e.g. quad-tree coding
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
본 개시는 인코딩 및 디코딩 방법, 뿐만 아니라 인코딩 및 디코딩 장치를 제공한다. 특히, 본 개시는 블록 파티셔닝 및 비트스트림으로 파티셔닝 파라미터를 시그널링하는 것에 관한 것이다. 이미지 영역 헤더의 오버라이드 플래그는 제1 파티션 제약 정보에 따라 블록이 파티셔닝되는지를 나타낸다. 오버라이드 플래그는 비트스트림에 포함되고 블록은 그에 따라 파티셔닝된다.
Description
본 출원의 실시예는 일반적으로 비디오 코딩 분야에 관한 것이며, 특히 블록 스플리팅 및 파티셔닝에 관한 것이다.
비디오 코딩(비디오 인코딩 및 디코딩)은 브로드캐스트 디지털 TV, 인터넷 및 모바일 네트워크를 통한 비디오 전송, 화상 채팅, 화상 회의, DVD 및 블루-레이(Blu-ray), 비디오 콘텐츠 수집 및 편집 시스템, 보안 애플리케이션의 캠코더와 같은 실시간 대화 애플리케이션 프로그램과 같은 광범위한 디지털 비디오 애플리케이션에 사용된다.
1990년 H.261 표준에서 블록 기반 하이브리드 비디오 코딩 방식이 개발된 이후 새로운 비디오 코딩 기술과 도구가 개발되어 새로운 비디오 코딩 표준의 기반이 되었다. 추가 비디오 코딩 표준에는 MPEG-1 비디오, MPEG-2 비디오, ITU-T H.262/MPEG-2, ITU-T H.263, ITU-T H.264/MPEG-4, Part 10, 고급 비디오 코딩(Advanced Video Coding, AVC), ITU-T H.265/고효율 비디오 코딩(High Efficiency Video Coding, HEVC), ITU-T H.266/Versatile 비디오 코딩(Versatile Video Coding, VVC) 및 확장, 예를 들어, 이러한 표준의 스케일 및/또는 3차원(3D) 확장이 포함된다. 비디오 생성 및 사용이 점점 더 보편화됨에 따라 비디오 트래픽은 통신 네트워크 및 데이터 저장에 가장 큰 부하이므로 대부분의 비디오 코딩 표준의 목표 중 하나는 이전 제품에 비해 화질 저하 없이 비트레이트 감소를 달성하는 것이었다. 최신 고효율 비디오 코딩(High Efficiency video coding, HEVC)조차도 품질 저하 없이 AVC보다 약 2 배 많은 비디오를 압축할 수 있으며, HEVC와 비교하여 비디오를 추가로 압축하려는 새로운 기술이 필요하다.
본 출원(또는 본 개시)의 실시예는 독립 청구항에 따른 인코딩 및 디코딩을 위한 장치 및 방법을 제공한다.
전술한 목적 및 다른 목적은 독립 청구항의 주제에 의해 달성된다. 추가 구현 형태는 종속 청구항, 설명 및 도면으로부터 명백하다.
표준에서 일부 특징의 정의는 다음과 같다:
영상 파라미터 세트(picture parameter set, PPS): 각 슬라이스 헤더에서 발견되는 구문 요소에 의해 결정되는 0 개 이상의 전체 코딩된 영상에 적용하는 구문 요소를 포함하는 구문 구조.
시퀀스 파라미터 세트(sequence parameter set, SPS): 각 슬라이스 헤더에서 발견된 구문 요소에 의해 참조되는 PPS에서 발견된 구문 요소의 내용에 의해 결정되는 0 개 이상의 전체 CVS에 적용하는 구문 요소를 포함하는 구문 구조.
슬라이스 헤더: 슬라이스에 표현된 첫 번째 또는 모든 브릭에 속하는 데이터 요소를 포함하는 코딩된 슬라이스의 일부.
서브영상: 영상 내에서 하나 이상의 슬라이스로 구성된 직사각형 영역.
슬라이스는 여러 개의 완전한 타일로 구성되거나 하나의 타일로 구성된 일련의 완전한 브릭으로만 구성된다.
타일: 영상의 특정 타일 열과 특정 타일 행 내에 있는 CTU의 직사각형 영역이다.
영상은 하나 이상의 타일 행과 하나 이상의 타일 열로 분할된다. 타일은 영상의 직사각형 영역을 덮는 일련의 CTU이다.
타일은 하나 이상의 브릭으로 나뉘며, 각 브릭은 타일 내의 여러 CTU 행으로 구성된다.
여러 브릭으로 파티셔닝되지 않은 타일을 브릭이라고도 한다. 그러나 타일의 진정한 하위 집합인 브릭을 타일이라고 하지 않는다.
슬라이스에는 영상의 여러 타일 또는 타일의 여러 브릭이 포함된다.
서브영상에는 영상의 직사각형 영역을 집합적으로 덮는 하나 이상의 슬라이스가 포함된다.
두 가지 슬라이스 모드, 즉 래스터-스캔 슬라이스 모드(raster-scan slice mode)와 직사각형 슬라이스 모드(rectangular slice mode)가 지원된다. 래스터-스캔 슬라이스 모드에서 슬라이스는 영상의 타일 래스터 스캔에 일련의 타일을 포함한다. 직사각형 슬라이스 모드에서 슬라이스는 영상의 직사각형 영역을 집합적으로 형성하는 영상의 여러 브릭을 포함한다. 직사각형 슬라이스 내의 브릭은 슬라이스의 브릭 래스터 스캔 순서대로 있다.
본 발명의 제1 관점에 따르면, 디코딩 장치에 의해 구현된 비디오 비트스트림을 디코딩하는 방법이 제공되며, 여기서 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하며, 디코딩 방법은: 상기 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계; 상기 오버라이드 플래그의 값이 오버라이딩 값일 때, 상기 이미지 영역 헤더로부터 상기 이미지 영역에 대한 제1 파티션 제약 정보를 획득하는 단계; 및 상기 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계를 포함한다.
이러한 접근 방식은 각 이미지 영역이 파라미터 세트에서 복수의 이미지 영역에 대한 파티션 제약 정보 이외의 자체 파티션 제약 정보를 가질 수 있도록 하므로 이 접근 방식은 효율적인 비트스트림 파싱을 가능하게 하며, 특히 효율적인 파티션 제약 정보 시그널링을 가능하게 한다.
여기서, 이미지 영역 헤더로부터 이미지 영역에 대한 제1 파티션 제약 정보를 획득하는 단계는: 이미지 영역 헤더를 나타내는 데이터로부터 이미지 영역에 대한 제1 파티션 제약 정보를 획득하는 단계를 포함할 수 있다.
여기서 오버라이딩 값은 미리 설정될 수 있다.
여기서 오버라이딩 값은 참(true), 거짓(false), 0 또는 1을 포함한다.
여기서 이미지 영역 헤더는 이미지 영역의 전부 또는 일부에 속하는 데이터 요소를 포함하는 세트 또는 구조일 수 있다.
이와 같은 제1 관점에 따른 방법의 가능한 구현 형태에서, 디코딩 방법은: 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계를 더 포함하고, 여기서 오버라이드 인에이블 플래그의 값은 인에이블링 값이다.
여기서 인에이블링 값은 미리 설정될 수 있다.
여기서 인에이블링 값은 참, 거짓, 0 또는 1을 포함한다.
제1 관점에 따른 방법의 가능한 구현 형태에서, 디코딩 방법은: 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계를 더 포함하고, 여기서 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계는: 오버라이드인에이블 플래그의 값이 인에이블링 값일 때, 비디오 비트스트림에서 오버라이드 플래그를 획득하는 단계를 포함한다
여기서 인에이블링 값은 미리 설정될 수 있다.
여기서 인에이블링 값은 참, 거짓, 0 또는 1을 포함한다.
오버라이드 인에이블 플래그를 제공하면, 오버라이딩을 효율적으로 제어할 수 있으므로 블록 파티셔닝과 관련된 구문 요소를 처리하는 데 유연성이 증가한다. 오버라이드 인에이블 플래그가 인에이블 링 값으로 설정될 때, 오버라이드 플래그는 비트스트림으로부터 더 추출될 수 있다는 점에 유의한다. 그렇지 않으면 오버라이드 플래그가 비트스트림에서 추출되지 않을 수 있으며 이러한 경우 오버라이딩은 적용되지 않는다. 오히려 제2 또는 제3 파티션 제약이 블록을 파티셔닝하는 데 사용될 수 있다.
이와 같이 제1 관점 또는 제1 관점의 임의의 선행 구현에 따른 방법의 가능한 구현 형태에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 디코딩 방법은: 오버라이드 인에이블 플래그가 디스에이블링 값일 때, 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계를 더 포함한다. 여기서 제2 파티션 제약 정보는 파라미터 세트 또는 파라미터 세트로부터의 것일 수 있다.
여기서 파라미터 세트는 시퀀스 파라미터 세트(SPS) 또는 영상 파라미터 세트(PPS) 또는 임의의 다른 파라미터 세트일 수 있다.
여기서 디스에이블링 값은 인에이블링 값과 다르다.
여기서 디스에이블링 값은 미리 설정될 수 있다.
여기서 디스에이블링 값은 참, 거짓, 0 또는 1을 포함한다.
여기서 오버라이드 인에이블 플래그의 값이 디스에이블링 값일 때, 제1 파티션 제약 정보는 비디오 비트스트림에 존재하지 않을 수 있으며, 제1 파티션 제약 정보의 값은 제2 파티션 제약 정보의 값과 동일하다고 추정될 수 있다.
여기서 파라미터 세트는 0 개 이상의 전체 코딩된 영상 또는 이미지 영역을 포함하는 코딩된 비디오 시퀀스에 적용하는 구문 요소를 포함하는 세트 또는 구조일 수 있다.
여기서 파라미터 세트는 이미지 영역 헤더와 다르다.
예를 들어, 제2 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다. 파티셔닝 제약을 구성하기 위해 이들 파라미터 및 추가 파라미터의 임의의 조합/하위 집합이 시그널링될 수 있다.
여기서 최소 허용 쿼드트리 리프 노드 크기의 정보는 최소 허용 쿼드트리 리프 노드 크기 값을 얻기 위한 델타 값(delta value)일 수 있다. 예를 들어, 최소 허용 쿼드트리 리프 노드 크기의 정보는 sps_log2_min_qt_size_intra_slices_minus2, sps_log2_min_qt_size_inter_slices_minus2 또는 log2_min_qt_size_minus2일 수 있다.
여기서 최대 허용 삼진 트리 루트 노드 크기의 정보는 최대 허용 삼진 트리 루트 노드 크기의 값을 얻기 위한 델타 값일 수 있다. 예를 들어 최대 허용 삼진 트리 루트 노드 크기의 정보는 sps_log2_diff_ctu_max_tt_size_intra_slices, sps_log2_diff_ctu_max_tt_size_inter_slices 또는 log2_diff_ctu_max_tt_size일 수 있다.
여기서 최대 허용 이진 트리 루트 노드 크기의 정보는 최대 허용 이진 트리 루트 노드 크기 값을 얻기 위한 델타 값일 수 있다. 예를 들어 최대 허용 이진 트리 루트 노드 크기의 정보는 sps_log2_diff_ctu_max_bt_size_intra_slices, sps_log2_diff_ctu_max_bt_size_inter_slices 또는 log2_diff_ctu_max_bt_size일 수 있다.
예를 들어, 최대 다중-유형 트리 깊이의 정보는 sps_max_mtt_hierarchy_depth_inter_slices, sps_max_mtt_hierarchy_depth_intra_slices 또는 max_mtt_hierarchy_depth일 수 있다.
추가로 또는 대안으로, 제2 파티션 제약 정보는 인트라 모드에서의 블록에 대한 파티션 제약 정보 또는 인터 모드에서의 블록에 대한 파티션 제약 정보를 포함한다.
제2 파티션 제약 정보는 인트라 모드 블록에 대한 파티션 제약 정보와 별도로 시그널링되는 인터 모드 블록에 대한 파티션 제약 정보를 모두 포함할 수 있다. 그러나 본 발명은 이에 한정되지 않고 인트라 모드에서의 블록에 대한 파티션 제약 정보와 인터 모드에서의 블록에 대한 파티션 제약 정보 모두에 대해 공통된 하나의 파티션 제약 정보가 있을 수 있다.
여기서 인트라 모드에서의 블록 또는 인터 모드에서의 블록은 파라미터 세트를 의미한다.
여기서 파라미터 세트는 시퀀스 파라미터 세트(SPS) 또는 영상 파라미터 세트(PPS)를 포함할 수 있다.
여기서 인트라 모드에서의 블록은 파라미터 세트를 참조하여 slice_type이 2 (I)인 슬라이스의 CTU 내부에 있을 수 있거나, 인터 모드에서의 블록은 파라미터 세트를 참조하여 slice_type이 0 (B) 또는 1 (P)인 슬라이스의 CTU 내부에 있을 수 있.
추가로 또는 대안으로, 제2 파티션 제약 정보는 루마 블록에 대한 파티션 제약 정보 및/또는 크로마 블록에 대한 파티션 제약 정보를 포함한다.
여기서 루마 블록 또는 크로마 블록은 파라미터 세트를 나타낸다.
여기서 파라미터 세트는 시퀀스 파라미터 세트(SPS) 또는 영상 파라미터 세트(PPS)를 포함할 수 있다.
여기서 루마 블록, 또는 크로마 블록은 파라미터 세트를 참조하는 슬라이스의 CTU 내부에 있을 수 있다.
이와 같은 제1 관점 또는 제1 관점의 임의의 선행 구현에 따른 방법의 가능한 구현 형태에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계는: 파라미터 세트로부터 오버라이드 인에이블 플래그를 획득하거나 파라미터 세트 내의 오버라이드 인에이블 플래그를 획득하는 단계를 포함한다.
여기서 파라미터 세트로부터 오버라이드 인에이블 플래그를 획득하는 단계는 파라미터 세트를 나타내는 데이터로부터 오버라이드 인에이블 플래그를 획득하는 단계를 포함할 수 있으며, 여기서 파라미터 세트는 시퀀스 파라미터 세트(SPS) 또는 영상 파라미터 세트(PPS) 또는 임의의 다른 파라미터 세트일 수 있다.
이와 같은 제1 관점 또는 제1 관점의 임의의 선행 구현에 따른 방법의 가능한 구현 형태에서, 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계는 이미지 영역 헤더로부터 오버라이드 플래그를 획득하는 단계를 포함한다.
여기서 이미지 영역 헤더로부터 오버라이드 플래그를 획득하는 단계는 이미지 영역 헤더를 나타내는 데이터로부터 오버라이드 플래그를 획득하는 단계를 포함할 수 있다.
이와 같은 제1 관점 또는 제1 관점의 임의의 선행 구현에 따른 방법의 가능한 구현 형태에서, 제1 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
여기서 최소 허용 쿼드트리 리프 노드 크기의 정보는 최소 허용 쿼드트리 리프 노드 크기 값을 얻기 위한 델타 값일 수 있다. 예를 들어, 최소 허용 쿼드트리 리프 노드 크기의 정보는 sps_log2_min_qt_size_intra_slices_minus2, sps_log2_min_qt_size_inter_slices_minus2 또는 log2_min_qt_size_minus2일 수 있다.
여기서 최대 허용 삼진 트리 루트 노드 크기의 정보는 최대 허용 삼진 트리 루트 노드 크기의 값을 얻기 위한 델타 값일 수 있다. 예를 들어 최대 허용 삼진 트리 루트 노드 크기의 정보는 sps_log2_diff_ctu_max_tt_size_intra_slices, sps_log2_diff_ctu_max_tt_size_inter_slices 또는 log2_diff_ctu_max_tt_size일 수 있다.
여기서 최대 허용 이진 트리 루트 노드 크기의 정보는 최대 허용 이진 트리 루트 노드 크기 값을 얻기 위한 델타 값일 수 있다. 예를 들어 최대 허용 이진 트리 루트 노드 크기의 정보는 sps_log2_diff_ctu_max_bt_size_intra_slices, sps_log2_diff_ctu_max_bt_size_inter_slices 또는 log2_diff_ctu_max_bt_size일 수 있다.
예를 들어, 최대 다중-유형 트리 깊이의 정보는 sps_max_mtt_hierarchy_depth_inter_slices, sps_max_mtt_hierarchy_depth_intra_slices 또는 max_mtt_hierarchy_depth일 수 있다.
예를 들어, 이미지 영역은 슬라이스, 타일 또는 서브영상을 포함하고, 이미지 영역 헤더는 슬라이스의 슬라이스 헤더, 타일의 타일 헤더 또는 서브영상의 헤더를 포함한다.
제1 관점 또는 제1 관점의 임의의 선행 구현에 따른 방법의 가능한 구현 형태에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함할 수 있고, 디코딩 방법은: 오버라이드 플래그가 오버라이딩 값이 아닐 때, 파라미터 세트로부터의 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계(S230) 또는 파라미터 세트 내의 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계(S230)를 더 포함한다.
여기서 파라미터 세트는 시퀀스 파라미터 세트(SPS) 또는 영상 파라미터 세트(PPS) 또는 임의의 다른 파라미터 세트일 수 있다.
여기서 오버라이드 값이 참(true)인 경우 오버라이드 플래그의 값이 오버라이드 값이 아니라는 것은 오버라이드 플래그의 값이 거짓(false)임을 의미한다.
여기서 오버라이드 값이 1인 경우 오버라이드 플래그의 값이 오버라이드 값이 아니라는 것은 오버라이드 플래그의 값이 0임을 의미한다.
본 발명의 제2 관점에 따르면, 인코딩 장치에 의해 구현된 비디오 비트스트림을 인코딩하는 방법이 제공되며, 여기서 상기 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하고, 상기 인코딩 방법은: 상기 이미지 영역의 블록을 파티셔닝하는 것이 상기 이미지 영역 헤더의 제1 파티션 제약 정보에 따른 것인지를 결정하는 단계; 상기 블록을 파티셔닝하는 것이 상기 제1 파티션 제약 정보에 따른 것으로 결정될 때, 상기 제1 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하는 단계; 오버라이드 플래그의 값을 오버라이딩 값으로 설정하는 단계; 및 상기 오버라이드 플래그의 데이터를 상기 비디오 비트스트림에 포함시키는 단계한다.
이와 같은 제2 관점에 따른 방법의 가능한 구현 형태에서, 상기 인코딩 방법은: 상기 제1 파티션 제약 정보에 따라 상기 블록을 파티셔닝할 수 있는지를 결정하는 단계; 상기 제1 파티션 제약 정보에 따라 상기 블록을 파티셔닝할 수 있는 것으로 결정될 때, 오버라이드 인에이블 플래그의 값을 인에이블링 값으로 설정하는 단계; 상기 오버라이드 인에이블 플래그의 데이터를 상기 비디오 비트스트림에 포함시키는 단계를 더 포함한다.
여기서 상기 이미지 영역의 블록을 파티셔닝하는 것이 상기 이미지 영역 헤더의 제1 파티션 제약 정보에 따른 것인지를 결정하는 단계는: 상기 제1 파티션 제약 정보에 따라 상기 블록을 파티셔닝할 수 있는 것으로 결정될 때, 상기 이미지 영역의 블록을 파티셔닝하는 것이 상기 이미지 영역 헤더의 제1 파티션 제약 정보에 따른 것으로 결정하는 단계를 포함한다.
예를 들어, 상기 비디오 비트스트림은 상기 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 상기 인코딩 방법은: 상기 제1 파티션 제약 정보에 따라 상기 블록을 파티셔닝할 수 없는 것으로 결정될 때, 상기 파라미터 세트의 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하고 오버라이드 인에이블 플래그의 값을 디스에이블링 값으로 설정하는 단계를 포함한다.
추가로 또는 대안으로, 제2 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
추가적으로 또는 대안으로, 제2 파티션 제약 정보는 인트라 모드에서의 블록에 대한 파티션 제약 정보 또는 인터 모드에서의 블록에 대한 파티션 제약 정보를 포함한다.
예를 들어, 제2 파티션 제약 정보는 루마 블록에 대한 파티션 제약 정보 또는 크로마 블록에 대한 파티션 제약 정보를 포함한다.
이와 같은 제2 관점 또는 제2 관점의 임의의 선행 구현에 따른 방법의 가능한 구현 형태에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 오버라이드 인에이블 플래그는 파라미터 세트에 있다.
예를 들어 오버라이드 플래그는 이미지 영역 헤더에 있다.
임의의 실시예에 추가하여 또는 대안으로, 제1 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
임의의 실시예에 추가로 또는 대안으로, 이미지 영역은 슬라이스, 타일 또는 서브영상을 포함하고, 이미지 영역 헤더는 슬라이스의 슬라이스 헤더, 타일의 타일 헤더 또는 서브영상의 헤더를 포함한다.
예를 들어, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 디코딩 방법은: 블록을 파티셔닝하는 것이 제1 파티션 제약 정보에 따르지 않는다고 결정될 때, 상기 파라미터 세트 내의 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하는 단계(S360), 및 상기 오버라이트 플래그의 값을 놋 오버라이딩 값(not overriding value)으로 설정하는 단계(S365)를 더 포함한다.
제2 관점에 따른 방법은 제1 관점에 따른 제1 장치의 구현 형태에 대응하는 구현 형태로 확장될 수 있다. 따라서, 방법의 구현 형태는 제1 장치의 대응하는 구현 형태의 특징 (들)을 포함한다.
제2 관점에 따른 방법의 장점은 제1 관점에 따른 제1 장치의 대응하는 구현 형태에 대한 장점과 동일하다.
본 발명의 제3 관점에 따르면, 디코더가 제공되며, 디코더는: 하나 이상의 프로세서; 및 상기 프로세서에 결합되고 상기 프로세서에 의한 실행을 위해 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체를 포함하며, 상기 프로그래밍은 상기 프로세서에 의해 실행될 때 상기 디코더가 제1 관점 또는 제1 관점의 임의의 가능한 구현에 따른 방법을 수행하도록 구성된다.
본 발명의 제4 관점에 따르면, 인코더가 제공되며, 인코더는: 하나 이상의 프로세서; 및 상기 프로세서에 결합되고 상기 프로세서에 의한 실행을 위해 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체를 포함하며, 상기 프로그래밍은 상기 프로세서에 의해 실행될 때 상기 디코더가 제2 관점 또는 제2 관점의 임의의 가능한 구현에 따른 방법을 수행하도록 구성된다.
제5 관점에 따르면, 실행될 때 하나 이상의 프로세서가 비디오 데이터를 코딩하도록 구성된 명령을 저장한 컴퓨터 판독 가능형 저장 매체가 제안된다. 명령은 하나 이상의 프로세서로 하여금 제1 또는 제2 관점 또는 제1 또는 제2 관점의 임의의 가능한 구현에 따른 방법을 수행하게 한다.
제6 관점에 따르면, 본 발명은 컴퓨터에서 실행될 때 제1 또는 제2 관점 또는 제1 또는 제2 관점의 임의의 가능한 실시예에 따른 방법을 수행하기 위한 프로그램 코드를 포함하는 컴퓨터 프로그램에 관한 것이다.
본 발명의 제7 관점에 따르면, 비디오 비트스트림을 디코딩하기 위한 디코더가 제공되며, 여기서 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하고, 디코더는: 비디오 비트스트림의 오버라이드 플래그 상기 오버라이드 플래그의 값이 오버라이딩 값일 때, 상기 이미지 영역 헤더로부터 상기 이미지 영역에 대한 제1 파티션 제약 정보를 획득하는 파티션 제약 결정 유닛; 및 상기 제1 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하는 블록 파티셔닝 유닛을 포함한다.
본 발명의 제1 관점에 따른 방법은 본 발명의 제7 관점에 따른 디코더에 의해 수행될 수 있다. 본 발명의 제3 관점에 따른 디코더의 추가 특징 및 구현 형태는 본 발명의 제1 관점에 따른 방법의 특징 및 구현 형태 또는 제1 관점의 임의의 가능한 구현에 대응한다. 본 발명의 제8 관점에 따르면, 비디오 비트스트림의 인코딩을 위한 인코더가 제공되며, 여기서 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하며, 인코더는: 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하기 위한 블록 파티셔닝 유닛; 및 이미지 영역에 대한 제1 파티션 제약 정보를 이미지 영역 헤더에 삽입하고 오버라이드 플래그의 값을 오버라이딩 값으로 설정하고; 그리고 오버라이드 플래그를 비디오 비트스트림에 삽입하기 위한 비트스트림 생성기를 포함한다.
본 발명의 제2 관점에 따른 방법은 본 발명의 제8 관점에 따른 인코더에 의해 수행될 수 있다. 본 발명의 제8 관점에 따른 인코더의 추가 특징 및 구현 형태는 본 발명의 제2 관점 또는 제2 관점의 임의의 가능한 구현에 따른 방법의 특징 및 구현 형태에 대응한다.
명확성을 위해, 본 명세서에 개시된 실시예 중 임의의 하나는 본 개시의 범위 내에서 새로운 실시예를 생성하기 위해 임의의 하나 이상의 다른 실시예와 조합될 수 있다.
본 발명의 제9 관점에 따르면, 비디오 비트스트림이 제공되며, 여기서 비디오 비트스트림은 이미지 영역 및 이미지 영역의 이미지 영역 헤더를 나타내는 데이터를 포함하고, 비디오 비트스트림은 이미지 영역에 대한 제1 파티션 제약 정보를 이미지 영역 헤더에 제공할지를 지정하는 오버라이드 플래그를 더 포함한다.
제9 관점에 따른 방법의 가능한 구현 형태에서, 비디오 비트스트림은 오버라이드 플래그가 이미지 영역 헤더에 존재하는지를 지정하는 오버라이드 인에이블 플래그를 더 포함한다.
이와 같은 제1 관점 또는 제1 관점의 임의의 선행 구현에 따른 방법의 가능한 구현 형태에서, 오버라이드 인에이블 플래그는 파라미터 세트 또는 파라미터 세트를 나타내는 데이터에 있다.
이와 같은 제1 관점 또는 제1 관점의 임의의 선행 구현에 따른 방법의 가능한 구현 형태에서, 오버라이드 플래그는 이미지 영역 헤더 또는 이미지 영역 헤더를 나타내는 데이터에 있다.
하나 이상의 실시예의 자세한 내용은 첨부된 도면 및 아래의 설명에서 설명된다. 다른 특징, 목적 및 이점은 설명, 도면 및 청구 범위로부터 명백해질 것이다.
이하의 본 발명의 실시예에서 첨부된 도면 및 도면을 참조하여 보다 상세하게 설명된다.
도 1a는 본 발명의 실시예들을 구현하도록 구성된 비디오 코딩 시스템의 예를 보여주는 블록도이다.
도 1b는 본 발명의 실시예들을 구현하도록 구성된 비디오 코딩 시스템의 다른 예를 보여주는 블록도이다.
도 2는 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 보여주는 블록도이다.
도 3은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 나타내는 블록도이다.
도 4는 인코딩 장치 또는 디코딩 장치의 일 예를 나타내는 블록도이다.
도 5는 인코딩 장치 또는 디코딩 장치의 다른 예를 나타내는 블록도이다.
도 6은 쿼드트리 이진 트리(QTBT) 구조를 사용하는 블록 파티셔닝의 예의 예시적인 다이어그램이다.
도 7은 도 1의 QTBT 구조를 이용한 블록 파티셔닝에 대응하는 트리 구조의 일 예를 나타낸 예시도이다. 6.
도 8은 수평 삼진 트리 파티션 유형의 예의 예시적인 다이어그램이다.
도 9는 수직 삼진 트리 파티션 유형의 예의 예시적인 다이어그램이다.
도 10은 일 실시예에 따른 디코딩 방법을 예시하는 흐름도이다.
도 11은 일 실시예에 따른 디코딩 방법을 예시하는 흐름도이다.
도 12는 예시적인 디코더를 예시하는 블록도이다.
도 13은 예시적인 인코더를 예시하는 블록도이다.
도 14a는 오버라이드 플래그에 관한 실시예에 따른 인코딩 방법을 예시하는 흐름도이다.
도 14b는 오버라이드 인에이블 플래그에 관한 실시예에 따른 인코딩 방법을 예시하는 흐름도이다.
도 15는 콘텐츠 전달 서비스를 실현하는 콘텐츠 공급 시스템의 예시적인 구조를 나타내는 블록도이다.
도 16은 단말 장치의 일례의 구조를 나타내는 블록도이다.
다음의 동일한 참조 부호에서 달리 명시적으로 지정되지 않은 경우 동일하거나 적어도 기능적으로 동등한 기능을 나타낸다.
도 17은 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 도시하는 블록도이다.
도 18은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 나타내는 블록도이다.
이하에서 동일한 참조 부호는 달리 명시적으로 지정되지 않는 한 동일하거나 적어도 기능적으로 동등한 기능을 나타낸다.
도 1a는 본 발명의 실시예들을 구현하도록 구성된 비디오 코딩 시스템의 예를 보여주는 블록도이다.
도 1b는 본 발명의 실시예들을 구현하도록 구성된 비디오 코딩 시스템의 다른 예를 보여주는 블록도이다.
도 2는 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 보여주는 블록도이다.
도 3은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 나타내는 블록도이다.
도 4는 인코딩 장치 또는 디코딩 장치의 일 예를 나타내는 블록도이다.
도 5는 인코딩 장치 또는 디코딩 장치의 다른 예를 나타내는 블록도이다.
도 6은 쿼드트리 이진 트리(QTBT) 구조를 사용하는 블록 파티셔닝의 예의 예시적인 다이어그램이다.
도 7은 도 1의 QTBT 구조를 이용한 블록 파티셔닝에 대응하는 트리 구조의 일 예를 나타낸 예시도이다. 6.
도 8은 수평 삼진 트리 파티션 유형의 예의 예시적인 다이어그램이다.
도 9는 수직 삼진 트리 파티션 유형의 예의 예시적인 다이어그램이다.
도 10은 일 실시예에 따른 디코딩 방법을 예시하는 흐름도이다.
도 11은 일 실시예에 따른 디코딩 방법을 예시하는 흐름도이다.
도 12는 예시적인 디코더를 예시하는 블록도이다.
도 13은 예시적인 인코더를 예시하는 블록도이다.
도 14a는 오버라이드 플래그에 관한 실시예에 따른 인코딩 방법을 예시하는 흐름도이다.
도 14b는 오버라이드 인에이블 플래그에 관한 실시예에 따른 인코딩 방법을 예시하는 흐름도이다.
도 15는 콘텐츠 전달 서비스를 실현하는 콘텐츠 공급 시스템의 예시적인 구조를 나타내는 블록도이다.
도 16은 단말 장치의 일례의 구조를 나타내는 블록도이다.
다음의 동일한 참조 부호에서 달리 명시적으로 지정되지 않은 경우 동일하거나 적어도 기능적으로 동등한 기능을 나타낸다.
도 17은 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 도시하는 블록도이다.
도 18은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 나타내는 블록도이다.
이하에서 동일한 참조 부호는 달리 명시적으로 지정되지 않는 한 동일하거나 적어도 기능적으로 동등한 기능을 나타낸다.
다음의 설명에서, 본 개시의 일부를 형성하고, 예시로서 본 발명의 실시예의 특정 관점 또는 본 발명의 실시예가 사용될 수 있는 특정 측면을 나타내는 첨부 도면을 참조한다. 본 발명의 실시예는 다른 측면에서 사용될 수 있고 도면에 도시되지 않은 구조적 또는 논리적 변화를 포함할 수 있음이 이해된다. 따라서, 다음의 상세한 설명은 제한적인 의미로 받아들여서는 안 되며, 본 발명의 범위는 첨부된 청구 범위에 의해 정의된다.
예를 들어, 설명된 방법과 관련된 개시는 또한 방법을 수행하도록 구성된 대응하는 장치 또는 시스템에 대해 참일 수 있고 그 반대의 경우도 마찬가지인 것으로 이해된다. 예를 들어, 하나 또는 복수의 특정 방법 단계가 설명된 경우, 해당 장치는 예를 들어 하나 또는 복수의 유닛을 포함할 수 있는데, 예를 들어 이러한 하나 이상의 유닛이 도면에 명시적으로 설명하거나 예시하지 않았다 하더라도, 설명된 하나 또는 복수의 방법 단계를 수행하기 위한 기능 유닛을 포함할 수 있다(예를 들어, 하나의 유닛이 하나 또는 복수의 단계를 수행하거나, 또는 복수의 유닛 각각이 복수의 단계 중 하나 이상을 수행한다). 반면에, 예를 들어, 특정 장치가 하나 또는 복수의 유닛, 예를 들어, 기능 유닛에 기초하여 서술되는 경우, 비록 하나 또는 복수의 단계가 도면에 명시적으로 설명되거나 도시되지 않더라도, 대응하는 방법은 하나 또는 복수의 유닛의 기능을 수행하는 하나의 단계를 포함한다(예를 들어, 하나의 단계는 하나 또는 복수의 유닛의 기능을 수행하거나, 또는 복수의 단계 각각은 복수의 유닛 중 하나 이상의 기능을 수행한다). 또한, 본 명세서에 설명된 다양한 예시적인 실시예들 및/또는 관점들의 특징들은 특별히 달리 언급되지 않는 한 서로 결합될 수 있다는 것이 이해된다.
비디오 코딩은 일반적으로 비디오 또는 비디오 시퀀스를 형성하는 일련의 영상을 처리하는 것을 말한다. 용어 "영상" 대신에 용어 "프레임" 또는 "이미지"가 비디오 코딩 분야에서 동의어로 사용될 수 있다. 본 출원(또는 본 개시)에서 사용되는 비디오 코딩은 비디오 인코딩 또는 비디오 디코딩을 나타낸다. 비디오 인코딩은 소스 측에서 수행하는데, 소스 측은 (더 효율적인 저장 및/또는 전송을 위해) 비디오 영상을 표현하는 데 필요한 데이터의 양을 줄이기 위해 (예를 들어, 압축에 의해) 원본 비디오 영상을 처리하는 것을 전형적으로 포함한다. 비디오 디코딩은 목적지 측에서 수행되며 일반적으로 비디오 영상을 재구성하기 위해 인코더에 비해 역 처리를 포함한다. 비디오 영상 (또는 일반적으로 후술하는 바와 같이 영상)의 "코딩"을 언급하는 실시예는 비디오 시퀀스에 대한 "인코딩" 또는 "디코딩"과 관련되는 것으로 이해되어야 한다. 인코딩 유닛분과 디코딩 부분의 조합을 코덱(Coding and Decoding, CODEC)이라고도 한다.
무손실 비디오 코딩의 경우, 원본 비디오 영상을 재구성할 수 있으며, 즉 재구성된 비디오 영상은 원본 비디오 영상과 동일한 품질을 갖는다(저장 또는 전송 중에 전송 손실이나 기타 데이터 손실이 없다고 가정한다). 손실 비디오 코딩의 경우 추가 압축이 수행되는데, 예를 들어, 디코더에서 완전히 재구성될 수 없는 비디오 영상을 나타내는 데이터의 양을 줄이기 위해 양자화에 의해 수행되며, 즉, 재구성된 비디오 영상의 품질은 원본 비디오 영상의 품질에 비해 낮거나 나쁘다.
H.261 이후의 여러 비디오 코딩 표준은 "손실 하이브리드 비디오 코덱" 그룹에 속한다(즉, 샘플 도메인에서의 공간 및 시간 예측과 변환 도메인에서의 양자화를 적용하기 위한 2D 변환 코딩을 결합한다). 비디오 시퀀스의 각 영상은 일반적으로 겹치지 않는 블록의 세트로 분할되고 코딩은 일반적으로 블록 레벨에서 수행된다. 다시 말해, 인코더에서는 비디오는 일반적으로 블록(비디오 블록) 수준에서 처리되며, 예를 들어, 공간(인트라 영상) 예측 및 시간(인터 영상) 예측을 사용하여 예측 블록을 생성하고, 현재 블록(현재 처리된/처리될 블록)에서 예측 블록을 빼서 잔여 블록을 획득하고, 잔여 블록을 변환하고 전송될 데이터의 양을 줄이기 위해(압축) 변환 도메인의 잔여 블록을 양자화하며, 반면, 디코더에서는 인코더와 비교되는 역 처리는 표현을 위해 현재 블록을 재구성하기 위해 인코딩되거나 압축된 블록에 부분적으로 적용된다. 더욱이, 인코더는 디코더 프로세싱 루프를 복제하여 둘 다 동일한 예측(예를 들어, 인트라 예측 및 인터 예측) 및/또는 후속 블록을 처리하기 위한, 즉 코딩하기 위한 재구성을 생성할 것이다.
본 명세서에서 사용되는 용어 "블록"은 영상 또는 프레임의 일부일 수 있다. 설명의 편의를 위해, 본 발명의 실시예는 ITU-T VCEG(Video Coding Experts Group) 및 ISO/IEC MPEG(Motion Picture Experts Group)의 비디오에 관한 합동 협력 팀(Joint Collaboration Team on Video Coding, JCT-VC)에 의해 개발된 고효율 비디오 코딩(High-Efficiency Video Coding, HEVC) 또는 다목적 비디오 코딩(Versatile Video Coding, VVC)의 참조 소프트웨어를 참조하여 여기에 설명된다. 당업자는 본 발명의 실시예가 HEVC 또는 VVC에 제한되지 않음을 이해할 것이다. CU, PU 및 TU를 지칭할 수 있다. HEVC에서 CTU는 코딩 트리로 표시된 쿼드트리 구조를 사용하여 CU로 분할된다. 인터 영상(시간적) 또는 인트라 영상(공간적) 예측을 사용하여 영상 영역을 코딩할지는 CU 레벨에서 결정된다. 각 CU는 PU 분할 유형에 따라 1 개, 2 개 또는 4 개의 PU로 추가로 분할될 수 있다. 하나의 PU 내부에서는 동일한 예측 프로세스가 적용되고 관련 정보가 PU 단위로 디코더로 전송된다. PU 분할 유형에 기초한 예측 과정을 적용하여 잔여 블록을 획득한 후 CU는 CU에 대한 코딩 트리와 유사한 다른 쿼드트리 구조에 따라 변환 단위(TU)로 분할될 수 있다. 비디오 압축 기술의 최신 개발에서 QTBT(Quad-Tree and Binary Tree) 분할 프레임은 코딩 블록을 파티셔닝하는 데 사용된다. QTBT 블록 구조에서 CU는 정사각형 또는 직사각형 모양을 가질 수 있다. 예를 들어, 코딩 트리 단위(CTU)는 먼저 쿼드트리 구조에 의해 분할된다. 쿼드트리 리프 노드는 이진 트리 구조로 더 분할된다. 이진 트리 리프 노드를 CU(코딩 단위)라고 하며 해당 세분화는 추가 분할 없이 예측 및 변환 처리에 사용된다. 이는 CU, PU 및 TU가 QTBT 코딩 블록 구조에서 동일한 블록 크기를 가짐을 의미한다. 병렬로 다중 파티션, 예를 들어 TT(Ternary Tree) 파티션도 QTBT 블록 구조와 함께 사용하도록 제안되었다. 용어 "디바이스"는 또한 "장치", "디코더" 또는 "인코더"일 수 있다.
인코더(20)의 다음 실시예에서, 디코더(30) 및 코딩 시스템(10)은 도 1 내지 도 3에 기초하여 설명된다.
도 1a는 예시적인 코딩 시스템(10), 예를 들어, 본 출원(본 개시)의 기술을 이용할 수 있는 비디오 코딩 시스템(10)을 예시하는 개념적 또는 개략적인 블록도이다. 비디오 코딩 시스템(10)의 인코더(20)(예를 들어, 비디오 인코더(20)) 및 디코더(30)(예를 들어, 비디오 디코더(30))는 본 출원에 설명된 다양한 예에 따라 기술을 수행하도록 구성될 수 있는 장치의 예를 나타낸다. 도 1a에 도시된 바와 같이, 코딩 시스템(10)은 인코딩된 데이터(13), 예를 들어, 인코딩된 영상(13)을 예를 들어 인코딩된 데이터(13)를 예를 들어 목적지 장치(14)에 제공하도록 구성된 소스 장치(12)를 포함하며, 목적지 장치(14)는 인코딩된 데이터(13)를 디코딩한다.
소스 장치(12)는 인코더(20)를 포함하고, 추가적으로, 즉 선택적으로 영상 소스(16), 예를 들어 프리-프로세싱 유닛(18), 예를 들어 영상 프리-프로세싱 유닛(18) 및 통신 인터페이스 또는 통신 유닛(22)을 포함한다.
영상 소스(16)는 예를 들어 실제 영상을 캡처하기 위한 임의의 종류의 영상 캡처 장치 및/또는 임의의 종류의 화상 또는 주석(화면 콘텐츠 코딩의 경우, 화면상의 일부 텍스트도 인코딩될 영상 또는 이미지의 일부로 간주한다) 생성 장치, 예를 들어 컴퓨터 애니메이션 영상을 생성하기 위한 컴퓨터 그래픽 프로세서, 또는 실제 영상, 컴퓨터 애니메이션 영상(예를 들어, 화면 콘텐츠, 가상 현실(VR) 영상) 및/또는 이들의 임의의 조합(예를 들어, 증강 현실(AR) 영상)을 획득 및/또는 제공하기 위한 임의의 종류의 장치이거나 포함할 수 있다. 영상 소스는 전술한 영상 중 임의의 것을 저장하는 임의의 종류의 메모리 또는 스토리지일 수 있다.
(디지털) 영상은 강도 값이 있는 2 차원 어레이 또는 샘플 행렬로 간주되거나 간주될 수 있다. 어레이의 샘플은 픽셀(영상 요소의 짧은 형태) 또는 펠(pel)이라고도 한다. 어레이 또는 영상의 수평 및 수직 방향(또는 축)에 있는 샘플 수는 영상의 크기 및/또는 해상도를 정의한다. 색상을 표현하기 위해 일반적으로 세 가지 색상 성분이 사용되는데, 즉 영상은 3 가지 샘플 어레이로 표현될 수 있거나 포함할 수 있다. RGB 형식 또는 색 공간에서 영상은 대응하는 빨강, 녹색 및 파랑 샘플 어레이로 구성된다. 그러나 비디오 코딩에서 각 픽셀은 일반적으로 휘도/색차 형식(luminance/chrominance format) 또는 색 공간, 예를 들어 YCbCr로 표현되는데, 이는 Y로 표시된 휘도 성분(때로는 대신 L이 사용됨)과 Cb 및 Cr로 표시된 두 개의 색차 성분으로 구성된다. 휘도(또는 루마로 축약) 성분 Y는 밝기 또는 그레이 레벨 강도(예를 들어, 그레이스케일 영상에서와 같이)를 나타내는 반면, 두 가지 색차(또는 크로마로 축약) 성분 Cb 및 Cr은 색도 또는 색상 정보 성분을 나타낸다. 따라서, YCbCr 형식의 영상은 휘도 샘플 값(Y)의 휘도 샘플 어레이와 색차 값(Cb 및 Cr)의 두 개의 색차 샘플 어레이로 구성된다. RGB 형식의 영상은 YCbCr 형식으로 전환하거나 변환할 수 있으며 그 반대의 경우도 마찬가지이다. 이 프로세스는 색상 변환 또는 변환이라고도 한다. 영상이 단색이면 영상은 휘도 샘플 어레이만 포함할 수 있다.
영상 소스(16)(예를 들어, 비디오 소스(16))는 예를 들어 영상을 캡처하기 위한 카메라, 이전에 캡처되거나 생성된 영상 및/또는 영상을 획득하거나 수신하기 위한 임의의 종류의 인터페이스(내부 또는 외부)를 포함하거나 저장하는 메모리, 예를 들어 영상 메모리일 수 있다. 카메라는 예를 들어 소스 장치에 통합된 로컬 또는 통합 카메라일 수 있으며, 메모리는 예를 들어 로컬 또는 예를 들어 소스 장치에 통합된 통합 메모리일 수 있다. 인터페이스는 예를 들어 외부 비디오 소스로부터 영상을 수신하기 위한 외부 인터페이스, 예를 들어 카메라와 같은 외부 영상 캡처 장치, 외부 메모리 또는 외부 영상 생성 장치, 예를 들어, 외부 컴퓨터 그래픽, 프로세서, 컴퓨터 또는 서버일 수 있다. 인터페이스는 모든 종류의 인터페이스가 될 수 있으며, 예를 들어, 독점적이거나 표준화된 인터페이스 프로토콜에 따른 유선 또는 무선 인터페이스, 광학 인터페이스가 될 수 있다. 영상 데이터(17)를 획득하기 위한 인터페이스는 통신 인터페이스(22)와 동일한 인터페이스이거나 그 일부일 수 있다.
프리-프로세싱 유닛(18) 및 프리-프로세싱 유닛(18)에 의해 수행되는 처리와 구별하여, 영상 또는 영상 데이터(17)(예를 들어, 비디오 데이터(16))는 또한 원시 영상 또는 원시 영상 데이터(17)로 지칭될 수 있다.
프리-프로세싱 유닛(18)은 (원시) 영상 데이터(17)를 수신하고 이 영상 데이터(17)에 대해 프리-프로세싱을 수행하여 프리-프로세싱된 영상(19) 또는 프리-프로세싱된 영상 데이터(19)를 획득하도록 구성된다. 프리-프로세싱 유닛(18)에 의해 수행되는 프리-프로세싱은 예를 들어 트리밍, 컬러 포맷 변환(예를 들어 RGB에서 YCbCr로의 변환), 컬러 보정 또는 노이즈 제거를 포함할 수 있다. 프리-프로세싱 유닛(18)은 선택적 구성 요소일 수 있음을 이해할 수 있다.
인코더(20)(예를 들어, 비디오 인코더(20))는 프리-프로세싱된 영상 데이터(19)를 수신하고 인코딩된 영상 데이터(21)를 제공하도록 구성된다(자세한 내용은 예를 들어, 도 2 또는 도 4에 기초하여 이하에서 설명될 것이다).
소스 장치(12)의 통신 인터페이스(22)는 인코딩된 영상 데이터(21)를 수신하고 인코딩된 영상 데이터(21)(또는 이것의 임의의 추가 처리된 버전)를 통신 채널(13)을 통해 다른 장치, 예를 들어, 저장 또는 직접 재구성을 위해 목적지 장치(14) 또는 임의의 다른 장치로 전송한다.
소스 장치(12)의 통신 인터페이스(22)는 인코딩된 영상 데이터(21)를 수신하고 이를 다른 장치, 예를 들어, 저장 또는 직접 재구성을 위해 목적지 장치(14) 또는 임의의 다른 장치로 전송하거나, 또는 인코딩된 데이터(13)를 저장하기 전에 및/또는 인코딩된 데이터(13)를 다른 장치, 예를 들어 디코딩 또는 저장을 위한 목적지 장치(14) 또는 임의의 다른 장치로 전송하기 전에 인코딩된 영상 데이터(21)를 처리하도록 구성될 수 있다.
목적지 장치(14)는 디코더(30)(예를 들어, 비디오 디코더(30))를 포함하고, 추가적으로, 즉 선택적으로 통신 인터페이스 또는 통신 유닛(28), 포스트-프로세싱 유닛(32) 및 디스플레이 장치(34)를 포함할 수 있다.
목적지 장치(14)의 통신 인터페이스(28)는 예를 들어 인코딩된 영상 데이터(21)(또는 이것의 임의의 추가 처리된 버전)를 소스 장치(12)로부터 직접 또는 다른 소스, 예를 들어 저장 장치, 예를 들어, 인코딩된 영상 데이터 저장 장치로부터 수신하고, 인코딩된 영상 데이터(21)를 디코더(30)에 제공하도록 구성된다.
통신 인터페이스(22) 및 통신 인터페이스(28)는 소스 장치(12)와 목적지 장치(14) 사이의 직접 통신 링크, 예를 들어 유선 또는 무선 네트워크 또는 이것의 조합 또는 모든 종류의 사설 및 공용 네트워크, 또는 이들의 모든 종류의 조합을 통해 인코딩된 영상 데이터(21) 또는 인코딩된 데이터(13)를 송신 또는 수신하도록 구성될 수 있다.
통신 인터페이스(22)는 예를 들어 인코딩된 영상 데이터(21)를 적절한 포맷, 예를 들어, 패킷으로 패키지화하고, 및/또는 통신 링크 또는 통신 네트워크를 통한 전송을 위해 임의의 종류의 전송 인코딩 또는 프로세싱을 사용하여 인코딩된 영상 데이터를 처리하도록 구성될 수 있다.
통신 인터페이스(22)의 대응물을 형성하는 통신 인터페이스(28)는 예를 들어, 인코딩된 영상 데이터(21)를 얻기 위해 인코딩된 데이터(13)를 디-패키징하도록 구성될 수 있다.
통신 인터페이스(22)의 대응물을 형성하는 통신 인터페이스(28)는, 예를 들어, 전송된 데이터를 수신하고 임의의 종류의 대응하는 전송 디코딩 또는 프로세싱 및/또는 디-패키징을 사용하여 전송 데이터를 처리하여 인코딩된 영상 데이터(21)를 획득하도록 구성될 수 있다.
통신 인터페이스(22) 및 통신 인터페이스(28) 모두는 소스 장치(12)에서 목적지 장치(14)로 향하는 도 1a의 인코딩된 영상 데이터(13)에 대해 화살표로 표시된 바와 같이 단방향 통신 인터페이스, 또는 양방향 통신 인터페이스로 구성될 수 있거나, 메시지를 송수신하도록, 예를 들어, 연결을 설정하고, 통신 링크 및/또는 데이터 전송과 관련된 기타 정보, 예를 들어, 인코딩된 영상 데이터 전송을 확인하고 교환하도록 구성될 수 있다.
디코더(30)는 인코딩된 영상 데이터(21)를 수신하고 디코딩된 영상 데이터(31) 또는 디코딩된 영상(31)을 제공하도록 구성된다(더 자세한 사항은 예를 들어, 도 3 또는 도 5에 기초하여 후술될 것이다).
목적지 장치(14)의 포스트-프로세서(32)는, 예를 들어 포스트-프로세싱된 영상 데이터(33), 예를 들어 포스트-프로세싱된 영상(33)을 획득하기 위해 예를 들어 디코딩된 영상 데이터(31)(또한 재구성된 영상 데이터라고도 함), 예를 들어 디코딩된 영상(31)을 포스트-프로세싱하도록 구성된다. 포스트-프로세싱 유닛(32)에 의해 수행되는 포스트-프로세싱은 예를 들어, 다음을 포함할 수 있다. 색상 형식 변환(예를 들어, YCbCr에서 RGB로의 변환), 색상 보정, 트리밍 또는 리-샘플링 또는 예를 들어, 디스플레이 장치(34)에 의한 표시를 위해 디코딩된 영상 데이터(31)를 준비하기 위한 임의의 다른 프로세싱을 포함할 수 있다.
목적지 장치(14)의 디스플레이 장치(34)는 예를 들어 영상을 사용자 또는 뷰어에게 표시하기 위해 포스트-프로세싱된 영상 데이터(33)를 수신하도록 구성된다. 디스플레이 장치(34)는 예를 들어, 재구성된 영상을 표현하기 위한 임의의 종류의 디스플레이, 예를 들어 통합 또는 외부 디스플레이 또는 모니터이거나 이를 포함할 수 있다. 디스플레이는 예를 들어 액정 디스플레이(LCD), 유기 발광 다이오드(OLED) 디스플레이, 플라즈마 디스플레이, 프로젝터, 마이크로 LED 디스플레이, 액정 온 실리콘(LCoS), 디지털 조명 프로세서(DLP) 또는 기타 모든 종류의 디스플레이로 구성된다.
도 1a는 소스 장치(12) 및 목적지 장치(14)를 별개의 장치로서 도시하지만, 디바이스의 실시예는 소스 장치(12) 또는 대응하는 기능 및 목적지 장치(14) 또는 대응하는 기능 모두 또는 둘 모두를 포함할 수도 있다. 이러한 실시예에서, 소스 장치(12) 또는 대응하는 기능 및 목적지 장치(14) 또는 대응하는 기능은 동일한 하드웨어 및/또는 소프트웨어를 사용하거나 별개의 하드웨어 및/또는 소프트웨어 또는 이들의 임의의 조합에 의해 구현될 수 있다.
설명에 기초하여 당업자에게 명백한 바와 같이, 도 1a에 도시된 바와 같은 소스 장치(12) 및/또는 목적지 장치(14) 내의 상이한 유닛 또는 기능의 존재 및 (정확한) 분할은 실제 장치 및 애플리케이션에 따라 달라질 수 있다.
인코더(20)(예를 들어, 비디오 인코더(20)) 및 디코더(30)(예를 들어, 비디오 디코더(30))는 각각 하나 이상의 마이크로프로세서, 디지털 신호 프로세서(digital signal processor, DSP), 주문형 집적 회로(application-specific integrated circuit), 필드-프로그래머블 게이트 어레이(field-programmable gate array), 이산 로직, 하드웨어 또는 이들의 조합과 같은 다양한 적절한 회로 중 임의의 것으로 구현될 수 있다. 기술이 소프트웨어에서 부분적으로 구현되는 경우, 장치는 소프트웨어에 대한 명령을 적절한 비 일시적 컴퓨터 판독 가능형 저장 매체에 저장할 수 있고 본 개시의 기술을 수행하기 위해 하나 이상의 프로세서를 사용하여 하드웨어에서 명령을 실행할 수 있다. 앞서 말한 것(하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 조합 등 포함)은 하나 이상의 프로세서로 간주될 수 있다. 비디오 인코더(20) 및 비디오 디코더(30) 각각은 하나 이상의 인코더 또는 디코더에 포함될 수 있으며, 이들 중 어느 하나는 각각의 장치에서 결합된 인코더/디코더(CODEC)의 일부로서 통합될 수 있다.
인코더(20)는 도 2의 인코더(20)와 관련하여 논의된 바와 같이 다양한 모듈을 구현하기 위해 프로세싱 회로(46) 및/또는 여기에 설명된 임의의 다른 인코더 시스템 또는 서브시스템을 통해 구현될 수 있다. 디코더(30)는 도 3의 디코더(30)와 관련하여 논의된 바와 같이 다양한 모듈을 구현하기 위해 프로세싱 회로(46) 및/또는 여기에 설명된 임의의 다른 디코더 시스템 또는 서브시스템을 통해 구현될 수 있다. 프로세싱 회로는 나중에 논의되는 다양한 동작을 수행하도록 구성될 수 있다. 도 5에 도시된 바와 같이, 기술이 소프트웨어에서 부분적으로 구현되는 경우, 장치는 소프트웨어에 대한 명령을 적절한 비 일시적 컴퓨터 판독 가능형 저장 매체에 저장할 수 있으며 본 개시의 기술을 수행하기 위해 하나 이상의 프로세서를 사용하여 하드웨어에서 명령을 실행할 수 있다. 비디오 인코더(20) 및 비디오 디코더(30) 중 하나는 예를 들어 도 1b에 도시된 바와 같이 단일 장치에서 결합된 인코더/디코더(CODEC)의 일부로서 통합될 수 있다.
소스 장치(12)는 비디오 인코딩 장치 또는 비디오 인코딩 장치로 지칭될 수 있다. 목적지 장치(14)는 비디오 디코딩 장치 또는 비디오 디코딩 장치로 지칭될 수 있다. 소스 장치(12) 및 목적지 장치(14)는 비디오 코딩 장치 또는 비디오 코딩 장치의 예일 수 있다.
소스 장치(12) 및 목적지 장치(14)는 임의의 종류의 핸드헬드 또는 고정 장치, 예를 들어, 노트북 또는 랩톱 컴퓨터, 휴대폰, 스마트 폰, 태블릿 또는 태블릿 컴퓨터, 카메라, 데스크톱 컴퓨터, 셋톱 박스, 텔레비전, 디스플레이 장치, 디지털 미디어 플레이어, 비디오 게임 콘솔, 비디오 스트리밍 장치(예를 들어, 콘텐츠 서비스 서버 또는 콘텐츠 전송 서버), 방송 수신기 장치, 방송 전송기 장치 등이 있으며 운영 체제를 전혀 사용하지 않거나 어떤 종류도 사용할 수 없다.
일부 경우에, 소스 장치(12) 및 목적지 장치(14)는 무선 통신을 위해 장착될 수 있다. 따라서, 소스 장치(12) 및 목적지 장치(14)는 무선 통신 장치일 수 있다.
일부 경우에, 도 1a에 도시된 비디오 코딩 시스템(10)은 단지 예일 뿐이고 본 출원의 기술은 인코딩 및 디코딩 장치 사이의 임의의 데이터 통신을 반드시 포함하지 않는 비디오 코딩 설정(예를 들어, 비디오 인코딩 또는 비디오 디코딩)에 적용될 수 있다. 다른 예에서, 데이터는 로컬 메모리로부터 검색되거나, 네트워크 등을 통해 스트리밍된다. 비디오 인코딩 장치는 데이터를 인코딩하고 메모리에 저장할 수 있고/있거나 비디오 디코딩 장치는 메모리로부터 데이터를 검색하고 디코딩할 수 있다. 일부 예들에서, 인코딩 및 디코딩은 서로 통신하지 않고 단순히 데이터를 메모리로 인코딩 및/또는 메모리로부터 데이터를 검색 및 디코딩하는 장치에 의해 수행된다.
설명의 편의를 위해, 본 발명의 실시예는 ITU-T VCEG(Video Coding Experts Group) 및 ISO/IEC 동영상 전문가 그룹(Motion Picture Experts Group, MPEG)의 비디오 코딩에 관한 합동 연산 팀(Joint Collaboration Team on Video Coding, JCT-VC)에 의해 개발된 차세대 비디오 코딩 표준인, 고효율 비디오 코딩(High-Efficiency Video Coding, HEVC) 또는 버서타일 비디오 코딩(Versatile Video Coding, VVC)을 참조하여 설명된다. 당업자는 본 발명의 실시예가 HEVC 또는 VVC에 제한되지 않음을 이해할 것이다.
비디오 인코더(20)를 참조하여 설명된 각각의 위의 예에 대해, 비디오 디코더(30)는 상호 프로세스를 수행하도록 구성될 수 있음을 이해해야 한다. 시그널링 구문 요소와 관련하여, 비디오 디코더(30)는 그러한 구문 요소를 수신 및 파싱하고 그에 따라 연관된 비디오 데이터를 디코딩하도록 구성될 수 있다. 일부 예에서, 비디오 인코더(20)는 하나 이상의 구문 요소를 인코딩된 비디오 비트스트림으로 엔트로피 인코딩할 수 있다. 그러한 예들에서, 비디오 디코더(30)는 그러한 구문 요소를 파싱하고 그에 따라 연관된 비디오 데이터를 디코딩할 수 있다.
도 1b는 도 2의 인코더(20)를 포함하는 다른 예시적인 비디오 코딩 시스템(40) 및/또는 예시적인 실시예에 따른 도 3의 디코더(30)의 예시적인 다이어그램이다. 시스템(40)은 본 출원에 설명된 다양한 예에 따라 기술을 구현할 수 있다. 예시된 구현에서, 비디오 코딩 시스템(40)은 이미징 장치(들)(41), 비디오 인코더(100), 비디오 디코더(30)(및/또는 프로세싱 유닛(들)(46)의 논리 회로(47)를 통해 구현된 비디오 코더), 안테나(42), 하나 이상의 프로세서(들)(43), 하나 이상의 메모리 저장소(들)(44), 및/또는 디스플레이 장치(45)를 포함할 수 있다.
예시된 바와 같이, 이미징 장치(들) 41, 안테나(42), 프로세싱 유닛(들) 46, 논리 회로(47), 비디오 인코더(20), 비디오 디코더(30), 프로세서(들) 43, 메모리 저장소(들)(44) 및/또는 디스플레이 장치(45)는 서로 통신할 수 있다. 논의된 바와 같이, 비디오 인코더(20) 및 비디오 디코더(30) 모두로 예시되었지만, 비디오 코딩 시스템(40)은 다양한 예에서 비디오 인코더(20) 만 또는 비디오 디코더(30) 만 포함할 수 있다.
도시된 바와 같이, 일부 예들에서, 비디오 코딩 시스템(40)은 안테나(42)를 포함할 수 있다. 안테나(42)는 예를 들어 비디오 데이터의 인코딩된 비트스트림을 송신 또는 수신하도록 구성될 수 있다. 또한, 일부 예들에서, 비디오 코딩 시스템(40)은 디스플레이 장치(45)를 포함할 수 있다. 디스플레이 장치(45)는 비디오 데이터를 제공하도록 구성될 수 있다. 도시된 바와 같이, 일부 예들에서, 로직 회로(47)는 프로세싱 유닛(들)(46)을 통해 구현될 수 있다. 프로세싱 유닛(들)(46)은 주문형 집적 회로(ASIC) 로직, 그래픽 프로세서(들), 범용 프로세서(들) 등을 포함할 수 있다. 비디오 코딩 시스템(40)은 또한 유사하게 주문형 집적 회로(ASIC) 로직, 그래픽 프로세서(들), 범용 프로세서(들) 등을 포함할 수 있는 선택적 프로세서(들)(43)를 포함할 수 있다. 일부 예들에서, 논리 회로(47)는 하드웨어, 비디오 코딩 전용 하드웨어 등을 통해 구현될 수 있고, 프로세서(들)(43)는 범용 소프트웨어, 운영 체제 등을 구현할 수 있다. 또한, 메모리 저장소(들)(44)는 휘발성 메모리(예를 들어, 정적 랜덤 액세스 메모리(SRAM), 동적 랜덤 액세스 메모리(DRAM) 등) 또는 비휘발성 메모리(예를 들어, 플래시 메모리 등) 등이 될 수 있다. 비 제한적인 예에서, 메모리 저장소(들)(44)는 캐시 메모리에 의해 구현될 수 있다. 일부 예들에서, 로직 회로(47)는 (예를 들어 이미지 버퍼의 구현을 위해) 메모리 저장소(들)(44)에 액세스할 수 있다. 다른 예들에서, 논리 회로(47) 및/또는 프로세싱 유닛(들)(46)은 이미지 버퍼 등의 구현을 위한 메모리 저장소(예를 들어, 캐시 등)를 포함할 수 있다.
일부 예들에서, 논리 회로를 통해 구현된 비디오 인코더(100)는 이미지 버퍼(예를 들어, 프로세싱 유닛(들)(46) 또는 메모리 저장소(들)(44)를 통해)) 및 그래픽 프로세싱 유닛(예를 들어, 프로세싱 유닛(들)을 통해)을 포함할 수 있다. 46). 그래픽 프로세싱 유닛은 이미지 버퍼에 통신 가능하게 결합될 수 있다. 그래픽 프로세싱 유닛은 논리 회로(47)를 통해 구현된 비디오 인코더(100)를 포함하여 도 2와 관련하여 논의된 바와 같은 다양한 모듈 및/또는 여기에 설명된 임의의 다른 인코더 시스템 또는 서브시스템을 구현할 수 있다. 논리 회로는 본 명세서에서 논의되는 다양한 동작을 수행하도록 구성될 수 있다.
비디오 디코더(30)는 논리 회로(47)를 통해 구현되는 것과 유사한 방식으로 구현되어 도 3의 디코더(30)와 관련하여 논의된 바와 같이 다양한 모듈 및/또는 여기에 설명된 임의의 다른 디코더 시스템 또는 서브시스템을 구현할 수 있다. 일부 예에서, 비디오 디코더(30)는 논리 회로를 통해 구현될 수 있으며(예를 들어, 프로세싱 유닛(들)(420) 또는 메모리 저장소(들)(44)를 통해)) 및 그래픽 프로세싱 유닛(46)(예를 들어, 프로세싱 유닛(들)을 통해)을 포함할 수 있다. 그래픽 프로세싱 유닛은 이미지 버퍼에 통신 가능하게 결합될 수 있다. 그래픽 프로세싱 유닛은 논리 회로(47)를 통해 구현된 비디오 디코더(30)를 포함하여 도 3과 관련하여 논의된 바와 같은 다양한 모듈 및/또는 여기에 설명된 임의의 다른 디코더 시스템 또는 서브시스템을 구현할 수 있다. 일부 예들에서, 비디오 코딩 시스템(40)의 안테나(42)는 비디오 데이터의 인코딩된 비트스트림을 수신하도록 구성될 수 있다. 논의된 바와 같이, 인코딩된 비트스트림은 데이터, 지시자, 인덱스 값, 모드 선택 데이터, 또는 코딩 파티션과 연관된 데이터(예를 들어, 변환 계수 또는 양자화된 변환 계수, 또는 선택적 지시자(설명된 바와 같이), 코딩 파티션을 정의하는 데이터)와 같이, 본 명세서에서 논의된 바와 같은 것을 포함할 수 있다. 비디오 코딩 시스템(40)은 또한 안테나(42)에 결합되고 인코딩된 비트스트림을 디코딩하도록 구성된 비디오 디코더(30)를 포함할 수 있다. 비디오 프레임을 표시하도록 구성된 디스플레이 장치(45).
도 2는 본 출원의 기술을 구현하도록 구성된 예시적인 비디오 인코더(20)의 개략적/개념적 블록도를 도시한다. 도 2의 예에서, 비디오 인코더(20)는 잔여 계산 유닛(204), 변환 프로세싱 유닛(206), 양자화 유닛(208), 역 양자화 유닛(210) 및 역변환 프로세싱 유닛(212), 재구성 유닛(214), 버퍼(216), 루프 필터 유닛, 디코딩된 영상 버퍼(Decoded Picture Buffer, DPB)(230), 예측 프로세싱 유닛(260) 및 엔트로피 인코딩 유닛(270)을 포함한다. 예측 프로세싱 유닛(260)은 인터 예측 유닛(244), 인트라 예측 유닛(254) 및 모드 선택 부(262)를 포함할 수 있다. 인터 예측 유닛(244)은 모션 추정 유닛 및 모션 보상 유닛(도시되지 않음)을 포함할 수 있다. 도 2에 도시된 비디오 인코더(20)는 또한 하이브리드 비디오 인코더 또는 하이브리드 비디오 코덱에 따른 비디오 인코더로 지칭될 수 있다.
예를 들어, 잔여 계산 유닛(204), 변환 프로세싱 유닛(206), 양자화 유닛(208), 예측 프로세싱 유닛(260) 및 엔트로피 인코딩 유닛(270)은 인코더(20)의 순방향 신호 경로를 형성하는 반면, 예를 들어 역 양자화 유닛은 (210), 역변환 프로세싱 유닛(212), 복원 유닛(214), 버퍼(216), 루프 필터(220), 디코딩된 영상 버퍼(DPB)(230), 예측 프로세싱 유닛(260)은 인코더의 역방향 신호 경로를 형성하며, 여기서 역방향 신호 경로 인코더의 신호 경로는 디코더의 신호 경로에 대응한다(도 3의 디코더(30)를 참조한다).
역 양자화 유닛(210), 역변환 프로세싱 유닛(212), 복원 유닛(214), 루프 필터(220), 디코딩 영상 버퍼(decoded picture buffer, DPB)(230), 인터 예측 유닛(244) 및 인트라 예측 유닛(254)도 비디오 인코더(20)의 "내장 디코더"를 형성하는 것으로 말할 수 있다.
인코더(20)는 예를 들어, 입력(202)에 의해 영상(201) 또는 영상(201)의 블록(203), 예를 들어 비디오 또는 비디오 시퀀스를 형성하는 일련의 영상의 영상을 수신하도록 구성된다. 영상 블록(203)은 또한 코딩될 현재 영상 블록 또는 영상 블록으로 지칭될 수 있고, 영상(201)은 현재 영상 또는 코딩될 영상으로서 지칭될 수 있다(특히, 현재 영상을 다른 영상, 예를 들어 동일한 비디오 시퀀스의 이전에 인코딩된 및/또는 디코딩된 영상, 즉 현재 영상도 포함하는 비디오 시퀀스와 구별하기 위한 비디오 코딩에서 그러하다).
(디지털) 영상은 강도 값이 있는 2 차원 어레이 또는 샘플 행렬이거나 간주될 수 있다. 어레이의 샘플은 픽셀(영상 요소의 축약 형태) 또는 펠(pel)이라고도 한다. 어레이 또는 영상의 수평 및 수직 방향(또는 축)에 있는 샘플 수는 영상의 크기 및/또는 해상도를 정의한다. 색상을 표현하기 위해 일반적으로 세 가지 색상 성분이 사용되며, 즉 영상은 3 가지 샘플 어레이로 표현될 수 있거나 포함한다. RBG 형식 또는 색 공간에서 영상은 해당하는 빨강, 녹색 및 파랑 샘플 어레이로 구성된다. 그러나 비디오 코딩에서 각 픽셀은 일반적으로 휘도 및 색차 형식 또는 색 공간, 예를 들어, YCbCr로 표현되며, 이것은 Y로 표시된 휘도 성분(때로는 대신 L이 사용됨)과 Cb 및 Cr로 표시된 두 개의 색차 성분으로 구성된다. 휘도(또는 루마로 축약) 성분 Y는 밝기 또는 그레이 레벨 강도(예를 들어, 그레이스케일 영상에서와 같이)를 나타내는 반면, 두 가지 색차(또는 크로마로 축약) 성분 Cb 및 Cr은 색도 또는 색상 정보 성분을 나타낸다. 따라서, YCbCr 형식의 영상은 휘도 샘플 값(Y)의 휘도 샘플 어레이와 색차 값(Cb 및 Cr)의 두 개의 색차 샘플 어레이로 구성된다. RGB 형식의 영상은 YCbCr 형식으로 변환하거나 변환할 수 있으며 그 반대의 경우도 마찬가지이며, 이 프로세스는 색상 변환 또는 변환이라고도 한다. 영상이 단색이면 영상은 휘도 샘플 어레이만 포함할 수 있다. 따라서, 영상은 예를 들어 단색 형식의 루마 샘플 어레이 또는 루마 샘플 어레이와 4:2:0, 4:2:2 및 4:4:4 색상 형식의 두 개의 대응하는 크로마 샘플 어레이일 수 있다.
파티셔닝(PARTITIONING)
인코더(20)의 실시예는 영상(201)을 복수의(전형적으로 겹치지 않는) 영상 블록(203)으로 분할하도록 구성된 파티셔닝 유닛(도 2에 도시되지 않음)을 포함할 수 있다. 이러한 블록은 또한 루트 블록(root block), 매크로 블록(H.264/AVC) 또는 코딩 트리 블록(coding tree block, CTB) 또는 코딩 트리 단위(coding tree unit, CTU)(H.265/HEVC 및 VVC)로 지칭될 수 있다. 파티셔닝 유닛은 비디오 시퀀스의 모든 영상에 대한 동일한 블록 크기와 그 블록 크기를 정의하는 해당 그리드를 사용하거나, 영상 또는 영상의 서브 세트 또는 영상의 그룹 간의 블록 크기를 변경하고 각 영상을 대응하는 블록으로 분할하도록 구성된다.
추가 실시예에서, 비디오 인코더는 예를 들어 영상(201)의 블록(203), 예를 들어, 영상(201)을 형성하는 하나, 수 또는 모든 블록을 직접 수신하도록 구성될 수 있다. 영상 블록(203)은 또한 코딩될 현재 영상 블록 또는 영상 블록으로 지칭될 수 있다.
일례에서, 비디오 인코더(20)의 예측 프로세싱 유닛(260)은 위에서 설명된 파티셔닝 기술의 임의의 조합을 수행하도록 구성될 수 있다.
영상(201)과 같이, 블록(203)은 다시 영상(201)보다 치수가 작지만 강도 값(샘플 값)을 갖는 2 차원 어레이 또는 샘플의 행렬이거나 간주될 수 있다. 다시 말해, 블록(203)은 예를 들어, 하나의 샘플 어레이(예를 들어, 단색 영상(201)의 경우 루마 어레이) 또는 세 개의 샘플 어레이(예를 들어, 컬러 영상(201)의 경우 루마 및 두 개의 크로마 어레이) 또는 적용된 색상 형식에 의존하는 어레이의 기타 수 및/또는 종류를 포함할 수 있다. 블록(203)의 수평 및 수직 방향(또는 축)의 샘플의 수는 블록(203)의 크기를 정의한다. 따라서, 블록은 예를 들어 샘플의 MxN(M- 열 x N-행) 어레이 또는 변환 계수의 MxN 어레이일 수 있다.
도 2에 도시된 인코더(20)는 예를 들어 블록 단위로 영상(201)을 인코딩하도록 구성된다. 인코딩 및 예측은 블록(203)마다 수행된다.
도 2에 도시된 바와 같은 비디오 인코더(20)의 실시예는 또한 슬라이스(비디오 슬라이스라고도 함)를 사용하여 영상을 파티셔닝 및/또는 인코딩하도록 구성될 수 있으며, 여기서 영상은 하나 이상의 슬라이스로 파티셔닝되거나 하나 이상의 슬라이스(일반적으로 겹치지 않음)를 사용하여 인코딩될 수 있고, 각 슬라이스는 하나 이상의 블록(예를 들어, CTU) 또는 하나 이상의 블록 그룹(예를 들어, 타일(H.265/HEVC 및 VVC) 또는 브릭(VVC))을 포함할 수 있다.
도 2에 도시된 바와 같은 비디오 인코더(20)의 실시예는 슬라이스/타일 그룹(비디오 타일 그룹(video tile group)이라고도 함) 및/또는 타일(비디오 타일이라고도 함)을 사용하여 영상을 파티션 및/또는 인코딩하도록 추가로 구성될 수 있으며, 여기서 영상은 하나 이상의 슬라이스/타일 그룹(일반적으로 비 중첩)을 사용하여 파티셔닝되거나 인코딩될 수 있으며, 각 슬라이스/타일 그룹은 예를 들어 하나 이상의 블록(예를 들어, CTU) 또는 하나 이상의 타일을 포함할 수 있으며, 여기서 각 타일은 직사각형 모양일 수 있으며 하나 이상의 블록(예를 들어, CTU), 예를 들어 완전한 블록 또는 부분 블록을 포함할 수 있다.
잔여 계산(RESIDUAL CALCULATION)
잔여 계산 유닛(204)은 예를 들어 영상 블록(203)의 샘플 값으로부터 예측 블록(265)의 샘플 값을 감산하여 샘플 도메인에서 잔여 블록(205)을 획득하기 위해 영상 블록(203) 및 예측 블록(265)에 기초하여 잔여 블록(205)을 계산하도록 구성된다(예측 블록(265)에 대한 추가 자세한 내용은 나중에 제공된다).
변환(TRANSFORM)
변환 프로세싱 유닛(206)은 변환 도메인에서 변환 계수(207)를 획득하기 위해 잔여 블록(205)의 샘플 값에 대한 변환, 예를 들어 이산 코사인 변환(discrete cosine transform, DCT) 또는 이산 사인 변환(discrete sine transform, DST)을 적용하도록 구성된다. 변환 계수(207)는 또한 변환 잔여 계수로 지칭될 수 있고 변환 도메인에서 잔여 블록(205)을 나타낼 수 있다.
변환 프로세싱 유닛(206)은 HEVC/H.265에 대해 지정된 변환과 같은 DCT/DST의 정수 근사치를 적용하도록 구성될 수 있다. 직교 DCT 변환과 비교할 때 이러한 정수 근사(integer approximation)는 일반적으로 특정 요인에 의해 조정된다. 순방향 변환 및 역방향 변환에 의해 처리되는 잔여 블록의 표준(norm)을 보존하기 위해 추가 스케일링 계수가 변환 프로세스의 일부로 적용된다. 스케일링 계수는 일반적으로 시프트 연산에 대한 2의 거듭제곱인 스케일링 계수, 변환 계수의 비트 깊이, 정확도와 구현 비용 사이의 트레이드오프 등과 같은 특정 제약 조건에 따라 선택된다. 특정 스케일링 계수는 예를 들어, 디코더(30)에서 역변환 프로세싱 유닛(212)에 의해(그리고 대응하는 역변환, 예를 들어 인코더(20)에서 역변환 프로세싱 유닛(212)에 의해) 지정되고, 인코더(20)에서 변환 프로세싱 유닛(206)에 의해 순방향 변환을 위한 대응하는 스케일링 계수는 그에 따라 지정될 수 있다.
비디오 인코더(20)(각각 변환 프로세싱 유닛(206))의 실시예는 예를 들어, 변환 파라미터, 예를 들어 변환 또는 변환들의 유형을 출력하도록 구성될 수 있으며, 예를 들어, 비디오 디코더(30)가 디코딩을 위해 변환 파라미터를 수신하고 사용할 수 있도록 엔트로피 인코딩 유닛(270)을 통해 직접 또는 인코딩되거나 압축된다.
양자화(QUANTIZATION)
양자화 유닛(208)은 양자화된 변환 계수(209)를 얻기 위해 예를 들어 스칼라 양자화 또는 벡터 양자화를 적용하여 변환 계수(207)를 양자화하도록 구성된다. 양자화된 변환 계수(209)는 양자화된 잔여 계수(209)라고도 지칭될 수 있다. 양자화 프로세스는 변환 계수(207)의 일부 또는 전부와 관련된 비트 깊이를 감소시킬 수 있다. 예를 들어, N-비트 변환 계수는 양자화 중 m-비트 변환 계수로 반올림될 수 있으며, 여기서 n은 m보다 크다. 양자화의 정도는 양자화 파라미터(quantization parameter, QP)를 조정함으로써 수정될 수 있다. 예를 들어, 스칼라 양자화의 경우, 더 미세하거나 거친 양자화를 달성하기 위해 다른 스케일링이 적용될 수 있다. 더 작은 양자화 단계 크기는 더 미세한 양자화에 대응하는 반면, 더 큰 양자화 단계 크기는 더 거친 양자화에 대응한다. 적용 가능한 양자화 단계 크기는 양자화 파라미터(QP)로 표시될 수 있다. 양자화 파라미터는 예를 들어 적용 가능한 양자화 단계 크기의 미리 정의된 세트에 대한 인덱스일 수 있다. 예를 들어, 작은 양자화 파라미터는 미세 양자화(작은 양자화 단계 크기)에 대응할 수 있고 큰 양자화 파라미터는 거친 양자화(큰 양자화 단계 크기)에 대응하거나 그 반대일 수 있다. 양자화는 양자화 단계 크기에 의한 파티셔닝 및 예를 들어 대응 또는 인버스 역 양자화를 포함할 수 있다. 역 양자화(210)에 의해, 양자화 단계 크기에 의한 곱셈을 포함할 수 있다. 일부 표준에 따른 실시예, 예를 들어 HEVC는 양자화 단계 크기를 결정하기 위해 양자화 파라미터를 사용하도록 구성될 수 있다. 일반적으로 양자화 스텝 크기는 나눗셈을 포함하는 방정식의 고정 소수점 근사를 사용하여 양자화 파라미터를 기반으로 계산될 수 있다. 잔여 블록의 표준을 복원하기 위해 양자화 및 역 양자화에 추가 스케일링 계수가 도입될 수 있으며, 이는 양자화 단계 크기 및 양자화 파라미터에 대한 방정식의 고정 소수점 근사에서 사용되는 스케일링으로 인해 수정될 수 있다. 하나의 예시적인 구현에서, 역변환 및 역 양자화의 스케일링이 결합될 수 있다. 대안으로, 예를 들어 비트스트림에서 맞춤형 양자화 테이블이 사용되어 인코더에서 디코더로 신호를 보낼 수 있다. 양자화는 손실 연산이며, 양자화 단계 크기가 증가함에 따라 손실이 증가한다.
비디오 인코더(20)(각각 양자화 유닛(208))의 실시예는 예를 들어 양자화 파라미터(QP)를 출력하도록 구성될 수 있으며, 예를 들어, 비디오 디코더(30)는 디코딩을 위해 양자화 파라미터를 수신하고 적용할 수 있도록, 직접적으로 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩된다.
역 양자화 유닛(210)은, 예를 들어 역 양자화된 계수(211)를 획득하기 위해 양자화된 계수에 양자화 유닛(208)의 역 양자화를 적용하도록 구성되는데, 예를 들어 양자화 유닛(208)과 동일한 양자화 단계 크기에 기초하거나 이를 이용하여 양자화 유닛(208)에 의해 적용된 양자화 방식의 역을 적용한다. 역 양자화된 계수(211)는 또한 역 양자화된 잔류 계수(211)라고도 지칭될 수 있고 - 일반적으로 양자화에 의한 손실로 인해 변환 계수와 동일하지 않더라도 - 변환 계수(207)에 대응할 수 있다.
역변환 프로세싱 유닛(212)은 샘플 도메인에서 역변환 블록(213)을 얻기 위해 변환 프로세싱 유닛(206), 예를 들어 역 이산 코사인 변환(DCT) 또는 역 이산 사인 변환(DST)에 의해 적용된 변환의 역변환을 적용하도록 구성된다. 역변환 블록(213)은 또한 역변환 역 양자화된 블록(213) 또는 역변환 잔여 블록(213)으로 지칭될 수 있다.
재구성 유닛(214)(예를 들어, 합산기(214))는 역변환 블록(213)(즉, 재구성된 잔여 블록(213))을 예측 블록(265)에 추가하여, 예를 들어 재구성된 잔여 블록(213)의 샘플 값과 예측 블록(265)의 샘플 값을 더함으로써 예를 들어, 샘플 도메인에서 재구성된 블록(215)을 획득하도록 구성된다.
선택적으로, 버퍼 유닛(216)(또는 "버퍼"(216)로 약칭), 예를 들어. 라인 버퍼(216)는 예를 들어 인트라 예측을 위해 재구성된 블록(215) 및 각각의 샘플 값을 버퍼링하거나 저장하도록 구성된다. 추가 실시예에서, 인코더는 임의의 종류의 추정 및/또는 예측, 예를 들어, 인트라 예측을 위해 필터링되지 않은 재구성된 블록 및/또는 버퍼 유닛(216)에 저장된 각각의 샘플 값을 사용하도록 구성될 수 있다.
인코더(20)의 실시예는 예를 들어 버퍼 유닛(216)이 인트라 예측(254)을 위한 재구성된 블록(215)을 저장하기 위해 사용될 뿐만 아니라 루프 필터 유닛(220)(도 2에 도시되지 않음)을 위해 사용될 수 있도록 그리고/또는 예를 들어 버퍼 유닛(216) 및 디코딩된 영상 버퍼 유닛(230)이 하나의 버퍼를 형성할 수 있도록 구성될 수 있다. 추가 실시예는 필터링된 블록(221) 및/또는 디코딩된 영상 버퍼(230)(모두 도 2에 도시되지 않음)로부터의 블록 또는 샘플을 인트라 예측(254)에 대한 입력 또는 기초로 사용하도록 구성될 수 있다.
루프 필터 유닛(220)(또는 "루프 필터"(220)로 약칭)은 예를 들어 필터링된 블록(221)을 얻기 위해 예를 들어 픽셀 전환을 부드럽게 하거나 그렇지 않으면 비디오 품질을 향상시키기 위해 재구성된 블록(215)을 필터링하도록 구성된다. 루프 필터 유닛(220)은 디블로킹 필터, 샘플 적응 오프셋(SAO) 필터 또는 다른 필터, 예를 들어 양방향 필터 또는 적응형 루프 필터(ALF) 또는 선명화 또는 평활화 필터 또는 협업 필터와 같은 하나 이상의 루프 필터를 나타내도록 의도된다. 루프 필터 유닛(220)이 인-루프 필터(in loop filter)로서 도 2에 도시되어 있지만, 다른 구성에서 루프 필터 유닛(220)은 포스트 루프 필터(post loop filter)로 구현될 수 있다. 필터링된 블록(221)은 필터링된 재구성된 블록(221)으로도 지칭될 수 있다. 디코딩된 영상 버퍼(230)는 루프 필터 유닛(220)이 재구성된 코딩 블록에 대해 필터링 동작을 수행한 후에 재구성된 코딩 블록을 저장할 수 있다.
루프 필터 유닛(220)(또는 "루프 필터"(220)로 약칭)은 재구성된 블록(215)을 필터링하여 필터링된 블록(221)을 얻거나, 일반적으로 재구성된 샘플을 필터링하여 필터링된 샘플 값을 얻도록 구성된다. 루프 필터 유닛은 예를 들어 픽셀 전환을 부드럽게 하거나 비디오 품질을 향상시키도록 구성된다. 루프 필터 유닛(220)은 디블로킹 필터, 샘플 적응 오프셋(sample-adaptive offset, SAO) 필터 또는 하나 이상의 다른 필터, 예를 들어 적응형 루프 필터(ALF), 잡음 억제 필터(NSF) 또는 이들의 임의의 조합과 같은 하나 이상의 루프 필터를 포함할 수 있다. 일 예에서, 루프 필터 유닛(220)은 디블로킹 필터, SAO 필터 및 ALF 필터를 포함할 수 있다. 필터링 과정의 순서는 디블로킹 필터, SAO 및 ALF일 수 있다. 다른 예에서, 채도 스케일링을 사용한 루마 매핑(luma mapping with chroma scaling, LMCS)(즉, 적응형 인-루프 리셰이퍼)이라는 프로세스가 추가된다. 이 프로세스는 디블로킹 전에 수행된다. 또 다른 예에서, 디블로킹 필터 프로세스는 예를 들어 내부 서브-블록 에지, 예를 들어 아핀 서브 블록 에지, ATMVP 서브 블록 에지, 서브 블록 변환(sub-block transform, SBT) 에지 및 내부 서브 파티션(intra sub-partition, ISP) 에지에도 적용될 수 있다. 인-루프 필터인-루프 필터 유닛(220)이 도 2에 도시되어 있지만, 다른 구성에서 루프 필터 유닛(220)은 포스트 루프 필터로 구현될 수 있다. 필터링된 블록(221)은 또한 필터링된 재구성된 블록(221)으로 지칭될 수 있다.
비디오 인코더(20)(각각 루프 필터 유닛(220))의 실시예는 루프 필터 파라미터(예를 들어, SAO 필터 파라미터 또는 ALF 필터 파라미터 또는 LMCS 파라미터)를 출력하도록 구성될 수 있다. 예를 들어, 디코더(30)는 디코딩을 위해 동일한 루프 필터 파라미터 또는 각각의 루프 필터를 수신하고 적용할 수 있도록, 직접적으로 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩된다.
인코더(20)(각각 루프 필터 유닛(220))의 실시예는 루프 필터 파라미터(예를 들어 샘플 적응 오프셋 정보)를 출력하도록 구성될 수 있으며, 예를 들어, 디코더(30)가 디코딩을 위해 동일한 루프 필터 파라미터를 수신하고 적용할 수 있도록, 직접적으로 또는 엔트로피 인코딩 유닛(270) 또는 임의의 다른 엔트로피 코딩 단위를 통해 엔트로피 인코딩된다.
디코딩된 영상 버퍼(decoded picture buffer, DPB)(230) 는 비디오 인코더(20)에 의해 비디오 데이터를 인코딩하는 데 사용하기 위한 참조 영상 데이터를 저장하는 참조 영상 메모리일 수 있다. DPB(230)는 동기식 DRAM(SDRAM), 자기 저항성 RAM(MRAM), 저항성 RAM(RRAM)을 포함한 동적 랜덤 액세스(DRAM)와 같은 다양한 메모리 장치 또는 기타 유형의 메모리 장치에 의해 형성될 수 있다. DPB(230) 및 버퍼(216)는 동일한 메모리 장치 또는 별도의 메모리 장치에 의해 제공될 수 있다. 일부 예에서, 디코딩된 영상 버퍼(DPB)(230)는 필터링된 블록(221)을 저장하도록 구성된다. 디코딩된 영상 버퍼(230)는 예를 들어 다른 이전에 필터링된 블록, 예를 들어, 동일한 현재 영상 또는 상이한 영상, 예를 들어 이전의 재구성된 영상의 이전에 재구성되고 필터링된 블록(221)을 저장하도록 추가로 구성될 수 있고, 예를 들어 인터 예측을 위해, 완전한 이전에 재구성된, 즉 디코딩된 영상(및 대응하는 참조 블록 및 샘플) 및/또는 부분적으로 재구성된 현재 영상(및 대응하는 참조 블록 및 샘플)를 제공할 수 있다. 일부 예에서, 재구성된 블록(215)이 재구성되었지만 인-루프 필터링이 없는 경우, 디코딩된 영상 버퍼(DPB)(230)는 하나 이상의 필터링되지 않은 재구성된 블록(215), 또는 예를 들어, 재구성된 블록(215)이 루프 필터 유닛(220) 또는 재구성된 블록 또는 샘플의 다른 추가 처리된 버전에 의해 필터링되지 않는 경우, 일반적으로 필터링되지 않은 재구성된 샘플을 저장하도록 구성된다.
블록 예측 프로세싱 유닛(260)이라고도 하는 예측 프로세싱 유닛(260)은 블록(203)(현재 영상(201)의 현재 블록(203)) 및 재구성된 영상 데이터, 예를 들어, 버퍼(216)로부터의 동일한(현재) 영상의 참조 샘플 및/또는 디코딩된 영상 버퍼(230)로부터의 하나 또는 복수의 이전에 디코딩된 영상로부터의 참조 영상 데이터(231)를 수신 또는 획득하고, 예측을 위해 이러한 데이터를 처리, 즉 인터-예측된 블록(245) 또는 인트라-예측된 블록(255)일 수 있는 예측 블록(265)을 제공하도록 구성된다.
모드 선택 유닛(262)은 잔여 블록(205)의 계산 및 재구성을 위해 그리고 재구성된 블록(215)의 재구성을 위해 예측 블록(265)으로서 사용될 예측 모드(예를 들어, 인트라 또는 인터 예측 모드) 및/또는 대응하는 예측 블록(245 또는 255)을 선택하도록 구성될 수 있다.
모드 선택 유닛(262)의 실시예는 (예를 들어, 예측 프로세싱 유닛(260)에 의해 지원되는 것들로부터) 예측 모드를 선택하도록 구성될 수 있으며, 이는 최상의 매칭을 제공하거나, 다시 말해, 최소 잔여(최소 잔여는 전송 또는 저장을 위한 더 나은 압축을 의미함)를 제공하거나, 또는 최소 시그널링 오버헤드(최소 시그널링 오버헤드는 전송 또는 저장을 위한 더 나은 압축을 의미함) 또는 둘 모두를 고려하거나 트레이드오프를 유지한다. 모드 선택 유닛(262)은 레이트 왜곡 최적화(RDO)에 기초하여 예측 모드를 결정하도록 구성될 수 있으며, 즉, 최소 레이트 왜곡 최적화를 제공하거나 연관된 레이트 왜곡이 적어도 예측 모드 선택 기준을 충족시키는 예측 모드를 선택하도록 구성될 수 있다.
다음에서, 예시적인 인코더(20)에 의해 수행되는 예측 처리(예를 들어, 예측 프로세싱 유닛(260) 및 (예를 들어, 모드 선택 유닛(262)에 의한) 모드 선택)가 더 상세히 설명될 것이다.
전술한 실시예에 추가로 또는 대안적으로, 도 17에 따른 다른 실시예에서, 모드 선택 유닛(260)은 파티셔닝 유닛(262), 인터-예측 유닛(244) 및 인트라-예측 유닛(254)을 포함하고, 예를 들어 원본 영상 데이터를 수신하거나 획득하도록 구성되며, 하나 또는 복수의 이전에 디코딩된 영상로부터, 예를 들어 디코딩된 영상 버퍼(230) 또는 다른 버퍼(예를 들어, 라인 버퍼, 도시되지 않음)로부터, 예를 들어 원래 블록(203)(현재 영상(17)의 현재 블록(203)) 및 재구성된 영상 데이터, 예를 들어 필터링된 및/또는 필터링되지 않은 재구성된 샘플 또는 동일한(현재) 영상의 블록을 수신하거나 획득하도록 구성된다. 재구성된 영상 데이터는 예측 블록(265) 또는 예측기(265)를 얻기 위해, 예를 들어 예측을 위한, 예를 들어 인터-예측 또는 인트라-예측을 위한 참조 영상 데이터로서 사용된다.
모드 선택 유닛(260)은 현재 블록 예측 모드(파티션 없음 포함) 및 예측 모드(예를 들어, 인트라 또는 인터 예측 모드)에 대한 파티셔닝을 결정 또는 선택하고, 잔여 블록(205)의 계산 및 재구성된 블록(215)의 재구성을 위해 사용되는 대응하는 예측 블록(265)을 생성하도록 구성될 수 있다.
모드 선택 유닛(260)의 실시예는 파티셔닝 및 예측 모드를 (예를 들어, 모드 선택 유닛(260)에 의해 지원되거나 사용 가능한 것들로부터) 선택하도록 구성될 수 있으며, 이는 최상의 매칭을 제공하거나, 즉, 최소 잔여(최소 잔여가 더 나은 것을 의미한다) 전송 또는 저장을 위한 압축), 또는 최소 시그널링 오버헤드(최소 시그널링 오버헤드는 전송 또는 저장을 위한 더 나은 압축을 의미함)를 제공하거나, 또는 이는 둘 모두를 고려하거나 트레이드오프를 유지한다. 모드 선택 유닛(260)은 레이트 왜곡 최적화(RDO)에 기초하여 파티셔닝 및 예측 모드를 결정하도록 구성될 수 있으며, 즉, 최소 레이트 왜곡을 제공하는 예측 모드를 선택한다. 이 문맥에서 "최상", "최소", "최적" 등과 같은 용어는 반드시 전체적인 "최상", "최소", "최적" 등을 의미하는 것은 아니지만 임계 값을 초과하거나 아래로 떨어지는 값과 같은 종료 또는 선택 표준의 실행 또는 잠재적으로 "최적화 이하 선택"으로 이어지지만 복잡성과 처리 시간을 줄이는 다른 제약의 실행도 말한다.
다시 말해, 파티셔닝 유닛(262)은 비디오 시퀀스의 영상을 코딩 트리 유닛(CTU)의 시퀀스로 분할하도록 구성될 수 있고, CTU(203)는 예를 들어 반복적으로 쿼드-트리-파티셔닝(quad-tree-partitioning, QT), 이진 파티셔닝(binary partitioning, BT) 또는 트리플-트리-파티셔닝(triple-tree-partitioning, TT) 또는 이들의 임의의 조합을 사용하여 더 작은 블록 파티션 또는 서브-블록(다시 블록을 형성함)으로 더 분할되고, 각 블록 파티션 또는 서브-블록에 대한 예측을 수행하도록 구성되며, 여기서 모드 선택은 분할된 블록(203)의 트리 구조의 선택을 포함하고 예측 모드는 각각의 블록 파티션 또는 서브 블록에 적용된다.
다음에서, (예를 들어, 파티셔닝 유닛(260)에 의한) 파티셔닝 및 예시적인 비디오 인코더(20)에 의해 수행되는 (인터-예측 유닛(244) 및 인트라-예측 유닛(254)에 의한) 예측 처리가 더 상세히 설명될 것이다.
파티셔닝(Partitioning)
파티셔닝 유닛(262)은 비디오 시퀀스로부터의 영상을 코딩 트리 유닛(CTU)의 시퀀스로 분할하도록 구성될 수 있고, 파티셔닝 유닛(262)은 코딩 트리 유닛(CTU)(203)을 예를 들어, 더 작은 파티션, 예를 들어 정사각형 또는 직사각형 크기의 작은 블록으로 분할(또는 스플리팅)할 수 있다. 세 개의 샘플 어레이가 있는 영상의 경우 CTU는 두 개의 해당하는 크로마 샘플 블록과 함께 루마 샘플의 N×N 블록으로 구성된다. CTU에서 루마 블록의 최대 허용 크기는 개발 중인 다목적 비디오 코딩(versatile video coding, VVC)에서 128×128로 지정되지만 향후 128×128이 아닌 값, 예를 들어, 256×256으로 지정될 수 있다. 영상의 CTU는 슬라이스/타일 그룹, 타일 또는 브릭으로 클러스터링/그룹화될 수 있다. 타일은 영상의 직사각형 영역을 덮고 타일은 하나 이상의 브릭으로 나눌 수 있다. 브릭은 타일 내의 여러 CTU 행으로 구성된다. 여러 브릭으로 분할되지 않은 타일을 브릭이라고할 수 있다. 그러나 브릭은 타일의 진정한 서브세트이며 타일이라고 하지 않는다. VVC에서는 두 가지 타일 그룹 모드가 지원되며, 즉 래스터 스캔 슬라이스/타일 그룹 모드와 직사각형 슬라이스 모드가 지원된다. 래스터 스캔 타일 그룹 모드에서 슬라이스/타일 그룹은 영상의 타일 래스터 스캔에 일련의 타일을 포함한다. 직사각형 슬라이스 모드에서 슬라이스에는 영상의 직사각형 영역을 집합적으로 형성하는 영상의 여러 브릭이 포함된다. 직사각형 슬라이스 내의 브릭은 슬라이스의 브릭 래스터 스캔 순서이다. 이러한 작은 블록(서브-블록이라고도 함)은 더 작은 파티션으로 더 분할될 수 있다. 이것은 또한 트리 파티셔닝 또는 계층 트리 파티셔닝이라고도 하며, 여기서 예를 들어, 루트 트리-레벨 0(계층 레벨 0, 깊이 0)에서의 루트 블록은 재귀적으로 분할될 수 있는데, 다음 하위 트리-레벨의 두 개 이상의 블록으로 분할되며, 예를 들어 트리-레벨 1(계층 레벨 1, 깊이 1)에서의 노드로 분할되며, 여기서 이러한 블록은 다시 다음 하위 레벨, 예를 들어, 트리-레벨 2(계층 레벨 2, 깊이 2)의 두 개 이상의 블록으로 분할될 수 있으며, 이것은 분할이 종료될 때까지 계속되며, 이것은 예를 들어, 종료 기준이 충족되었기 때문이며, 예를 들어 최대 트리 깊이 또는 최소 블록 크기에 도달했기 때문이다. 더 이상 분할되지 않은 블록은 트리의 리프 블록 또는 리프 노드라고도 한다. 2 개의 파티션으로 파티셔닝하는 트리를 이진 트리(BT), 3 개의 파티션으로 파티셔닝하는 트리를 삼진 트리(ternary-tree, TT), 4 개의 파티션으로 파티셔닝하는 트리를 쿼드-트리(quad-tree, QT)라고 한다.
예를 들어, 코딩 트리 단위(CTU)는 루마 샘플의 CTB, 3 개의 샘플 어레이를 갖는 영상의 크로마 샘플의 2 개의 대응하는 CTB, 또는 샘플을 코딩하는 데 사용되는 세 개의 개별 색상 평면과 구문 구조를 사용하여 코딩되는 영상 또는 모노크롬 영상의 샘플의 CTB이거나 이를 포함할 수 있다. 이에 상응하게, 코딩 트리 블록(CTB)은 컴포넌트를 CTB로 파티셔닝하는 것이 파티셔닝이 되도록 N의 일부 값에 대한 샘플의 NxN 블록일 수 있다. 코딩 단위(CU)는 루마 샘플의 코딩 블록, 3 개의 샘플 어레이를 갖는 영상의 크로마 샘플의 2 개의 대응하는 코딩 블록, 또는 샘플을 코딩하는 데 사용되는 세 개의 개별 색상 평면과 구문 구조를 사용하여 코딩되는 영상 또는 모노크롬 영상의 샘플의 코딩 블록이거나 이를 포함할 수 있다. 이에 상응하게, 코딩 블록(CB)은 CTB를 코딩 블록으로 파티셔닝하는 것이 분할이 되도록 M 및 N의 일부 값에 대한 샘플의 MxN 블록일 수 있다.
실시예에서, 예를 들어 HEVC에 따르면, 코딩 트리 단위(CTU)는 코딩 트리로 표시된 쿼드트리 구조를 사용하여 CU로 분할될 수 있다. 인터 영상(시간) 또는 인트라 영상(공간) 예측을 사용하여 영상 영역을 코딩할지는 리프 CU 레벨에서 결정된다. 각 리프 CU는 PU 스플리팅 유형에 따라 1 개, 2 개 또는 4 개의 PU로 추가로 분할될 수 있다. 하나의 PU 내부에서는 동일한 예측 프로세스가 적용되고 관련 정보가 PU 단위로 디코더로 전송된다. PU 스플리팅 유형에 따른 예측 과정을 적용하여 잔여 블록을 획득한 후, 리프 CU는 CU에 대한 코딩 트리와 유사한 다른 쿼드트리 구조에 따라 변환 단위(TU)로 분할될 수 있다.
실시예에서, 예를 들어 현재 개발 중인 최신 비디오 코딩 표준인 버서타일 비디오 코딩(Versatile Video Coding, VVC)에 따르면, 결합된 쿼드트리 중첩 멀티-타입 트리 코딩 트리는 예를 들어 코딩 트리 단위를 파티셔닝하는 데 사용되는 이진 스플리팅 세그먼트 구조 및 삼진 스플리팅 세그먼트 구조를 사용한다. 코딩 트리 단위 내의 코딩 트리 구조에서 CU는 정사각형 또는 직사각형 모양을 가질 수 있다. 예를 들어, 코딩 트리 단위(CTU)는 먼저 영상 트리(quaternary tree)에 의해 분할된다. 그런 다음 영상 트리 리프 노드를 멀티-타입 트리 구조로 더 스플리팅될 수 있다. 멀티-타입 트리 구조에는 수직 이진 스플리팅(SPLIT_BT_VER), 수평 이진 스플리팅(SPLIT_BT_HOR), 수직 삼진 스플리팅(SPLIT_TT_VER) 및 수평 삼진 스플리팅(SPLIT_TT_HOR)의 네 가지 분할 유형이 있다. 멀티-타입 트리 리프 노드를 코딩 단위(CU)라고 하며 CU가 최대 변환 길이에 비해 너무 크지 않으면 이 세그먼테이션은 추가 분할 없이 예측 및 변환 처리에 사용된다. 이것은 대부분의 경우 CU, PU 및 TU가 중첩된 멀티-타입 트리 코딩 블록 구조를 사용하여 쿼드트리에서 동일한 블록 크기를 갖는다는 것을 의미한다. 최대 지원 변환 길이가 CU의 색상 성분의 너비 또는 높이보다 작은 경우 예외가 발생한다. VVC는 중첩된 멀티-타입 트리 코딩 트리 구조를 사용하여 쿼드트리에서 파티션 분할 정보의 고유한 신호 메커니즘을 개발한다. 시그널링 기법에서 코딩 트리 단위(CTU)는 영상 트리의 루트로 취급되며 먼저 영상 트리 구조에 의해 분할된다. 그런 다음 각 영상 트리 리프 노드(허용할 만큼 충분히 큰 경우)는 멀티-타입 트리 구조에 의해 추가로 분할된다. 멀티-타입 트리 구조에서 첫 번째 플래그(mtt_split_cu_flag)는 노드가 더 분할되었는지를 표시하기 위해 시그널링되고; 노드가 더 분할되면 스플리팅 방향을 나타내기 위해 두 번째 플래그(mtt_split_cu_vertical_flag)가 시그널링되고, 그런 다음 스플리팅이 이진 스플리팅인지 삼진 스플리팅인지를 나타내는 세 번째 플래그(mtt_split_cu_binary_flag)가 시그널링된다. mtt_split_cu_vertical_flag 및 mtt_split_cu_binary_flag의 값을 기반으로 CU의 멀티-타입 트리 스플리팅 모드(MttSplitMode)는 미리 정의된 규칙 또는 테이블을 기반으로 디코더에 의해 유도될 수 있다. VVC 하드웨어 디코더의 64×64 루마 블록 및 32×32 크로마 파이프라이닝 설계와 같은 특정 설계의 경우, 루마 코딩 블록의 너비 또는 높이가 64보다 크면 도 6에 도시된 바와 같이 TT 스플리팅이 금지된다. TT 스플리팅은 크로마 코딩 블록의 너비 또는 높이가 32보다 큰 경우에도 금지된다. 파이프라이닝 설계는 영상을 영상에서 겹치지 않는 단위로 정의되는 가상 파이프 라인 데이터 단위(Virtual pipeline data unit, VPDU)로 분할될 것이다. 하드웨어 디코더에서 연속적인 VPDU는 여러 파이프 라인 단계에서 동시에 처리된다. VPDU 크기는 대부분의 파이프 라인 단계에서 버퍼 크기에 거의 비례하므로 VPDU 크기를 작게 유지하는 것이 중요하다. 대부분의 하드웨어 디코더에서 VPDU 크기는 최대 변환 블록(TB) 크기로 설정할 수 있다. 그러나 VVC에서 삼진 트리(Ternary Tree, TT) 및 이진 트리(Binary Tree, BT) 파티션은 VPDU 크기를 증가시킬 수 있다.
또한, 트리 노드 블록의 일부가 하단 또는 오른쪽 영상 경계를 초과하면, 모든 코딩된 CU의 모든 샘플이 영상 경계 내에 위치할 때까지 트리 노드 블록이 강제로 분할된다는 점에 유의해야 한다.
예를 들어, 인트라 서브-파티션(Intra Sub-Partitions, ISP) 도구는 루마 인트라 예측 블록을 블록 크기에 따라 수직 또는 수평으로 2 개 또는 4 개의 서브-파티션으로 나눌 수 있다.
하나의 예에서, 비디오 인코더(20)의 모드 선택 유닛(260)은 본 명세서에 설명된 분할 기술의 임의의 조합을 수행하도록 구성될 수 있다.
위에서 설명된 바와 같이, 인코더(20)는 (미리 결정된) 예측 모드의 세트로부터 최적 또는 최적 예측 모드를 결정하거나 선택하도록 구성된다. 예측 모드의 세트는 예를 들어, 인트라 예측 모드 및/또는 인터 예측 모드를 포함할 수 있다.
인트라 예측 모드 세트는 예를 들어 H.265에 정의된 바와 같이 35 개의 상이한 인트라 예측 모드, 예를 들어 DC (또는 평균) 모드 및 평면 모드와 같은 비 방향 모드 또는 방향 모드를 포함할 수 있거나, 또는 예를 들어 VVC에 정의된 바와 같이 67 개의 서로 다른 인트라 예측 모드, 예를 들어 DC (또는 평균) 모드 및 평면 모드와 같은 비 방향 모드 또는 방향 모드를 포함할 수 있다. 예를 들어, 여러 종래의 각도 인트라 예측 모드는 예를 들어 정사각형이 아닌 블록에 대한 광각 인트라 예측 모드로 적응적으로 대체된다. 또 다른 예로, DC 예측에 대한 분할 연산을 피하기 위해 더 긴 변만 비 정사각형 블록의 평균을 계산하는 데 사용된다. 또한, 평면 모드의 인트라 예측 결과는 위치 의존 인트라 예측 조합(Position Dependent Intra Prediction Combination, PDPC) 방식에 의해 더 수정될 수 있다.
인트라 예측 유닛(254)은 인트라 예측 모드 세트의 인트라 예측 모드에 따라 인트라 예측 블록(265)을 생성하기 위해 동일한 현재 영상의 이웃 블록의 재구성된 샘플을 사용하도록 구성된다.
인트라 예측 유닛(254)(또는 일반적으로 모드 선택 유닛(260))은 또한 인트라-예측 파라미터(또는 블록에 대해 선택된 인트라 예측 모드를 나타내는 일반적인 정보)를 다음의 형태로 엔트로피 인코딩 유닛(270)에 출력하도록 구성된다. 예를 들어, 비디오 디코더(30)는 디코딩을 위해 예측 파라미터를 수신하고 사용할 수 있도록 인코딩된 영상 데이터(21)에 포함시키기 위한 구문 요소(266)를 포함한다.
(또는 가능한) 인터 예측 모드의 세트는 사용 가능한 참조 영상(즉, 예를 들어 DBP 230에 저장된 이전에 적어도 부분적으로 디코딩된 영상) 및 기타 인터-예측 파라미터에 따라 달라지며, 예를 들어 전체 참조 영상 또는 일부만, 예를 들어 참조 영상의 현재 블록 영역 주변 영역의 검색 창 영역이 가장 일치하는 참조 블록을 검색하는 데 사용되는지, 그리고/또는 예를 들어 픽셀 보간 적용되는지, 예를 들어 half/semi-pel, quarter-pel 및/또는 1/16 pel 보간이 적용되는지에 따라 달라진다.
상기 예측 모드에 추가적으로, 스킵 모드, 직접 모드 및/또는 다른 인터 예측 모드가 적용될 수 있다.
예를 들어 확장 병합 예측, 이러한 모드의 병합 후보 목록은 다음의 5 가지 유형의 후보를 순서대로 포함하여 구성된다: 공간 인접 CU로부터의 공간 MVP, 배치된 CU로부터의 시간 MVP, FIFO 테이블로부터의 히스토리 기반 MVP, 페어와이즈(Pairwise) 평균 MVP 및 제로 MV. 그리고 병합 모드의 MV의 정확도를 높이기 위해 양방향 정합 기반 디코더 측 모션 벡터 정제(DMVR)가 적용될 수 있다. MVD(MMVD)를 사용한 병합 모드는 모션 벡터 차이가 있는 병합 모드에서 비롯된다. MMVD 플래그는 MMVD 모드가 CU에 사용되는지를 지정하기 위해 스킵 플래그 및 병합 플래그를 보낸 직후에 시그널링된다. 그리고 CU 수준의 AMVR(Adaptive Motion Vector Resolution) 방식이 적용될 수 있다. AMVR을 사용하면 CU의 MVD를 다른 정밀도로 코딩할 수 있다. 현재 CU의 예측 모드에 따라 현재 CU의 MVD를 적응적으로 선택할 수 있다. CU가 병합 모드로 코딩되면 현재 CU에 CIIP(Combined Inter/Intra Prediction) 모드가 적용될 수 있다. 인터 및 인트라 예측 신호의 가중 평균은 CIIP 예측을 얻기 위해 수행된다. 아핀 모션 보상 예측, 블록의 아핀 모션 필드는 2 개의 제어점(4-파라미터) 또는 3 개의 제어점 모션 벡터(6-파라미터)의 모션 정보로 설명된다. HEVC의 시간적 모션 벡터 예측(TMVP)과 유사하지만 현재 CU 내의 서브 CU의 모션 벡터를 예측하는 서브 블록 기반 시간적 모션 벡터 예측(SbTMVP). 이전에 BIO라고 했던 양방향 광학 흐름(Bi-directional Optical Flow, BDOF)은 특히 곱셈 횟수와 곱셈기 크기 측면에서 훨씬 적은 계산이 필요한 더 간단한 버전이다. 삼각형 파티션 모드, 이러한 모드에서 CU는 대각선 분할 또는 대각 분할을 사용하여 두 개의 삼각형 모양 분할로 균등하게 분할된다. 게다가, 이중 예측 모드는 두 예측 신호의 가중 평균을 허용하기 위해 단순한 평균을 넘어 확장된다.
상기 예측 모드 외에 스킵 모드 및/또는 다이렉트 모드가 적용될 수 있다.
예측 프로세싱 유닛(260)은 블록(203)을 예를 들어 더 작은 블록 파티션 또는 서브-블록, 예를 들어 쿼드-트리-파티셔닝(quad-tree-partitioning, QT), 이진 파티셔닝(binary partitioning, BT) 또는 터너리-트리-파티셔닝(ternary-tree-partitioning, TT) 또는 이들의 조합을 반복적으로 사용하여 분할하고, 예를 들어 각 블록 파티션 또는 서브 블록에 대한 예측을 수행하도록 더 구성될 수 있으며, 여기서 모드 선택은 분할된 블록(203)의 트리 구조의 선택과 각 블록 파티션 또는 서브 블록에 적용되는 예측 모드를 포함한다.
인터 예측 유닛(244)은 모션 추정(ME) 유닛(도 2에 도시되지 않음) 및 모션 보상(MC) 유닛(도 2에 도시되지 않음)을 포함할 수 있다. 모션 추정 유닛은 영상 블록(203)(현재 영상(201)의 현재 영상 블록(203)) 및 디코딩된 영상(231), 또는 적어도 하나 또는 복수의 이전에 재구성된 블록, 예를 들어, 모션 추정을 위해 하나 또는 복수의 다른/다른/이전에 디코딩된 영상(231)의 재구성된 블록을 수신하거나 획득하도록 구성된다. 예를 들어 비디오 시퀀스는 현재 영상 및 이전에 디코딩된 영상(231)를 포함할 수 있거나, 다시 말해, 현재 영상 및 이전에 디코딩된 영상(231)는 비디오 시퀀스를 형성하는 영상의 시퀀스의 일부이거나 형성할 수 있다.
인코더(20)는 예를 들어, 복수의 다른 영상의 동일하거나 상이한 영상의 복수의 참조 블록으로부터 참조 블록을 선택하고 참조 영상(또는 참조 영상 인덱스, ...) 및/또는 참조 블록의 위치(x, y 좌표)와 현재 블록의 위치 사이의 오프셋(공간 오프셋)을 인터 예측 파라미터로서 모션 추정 유닛(영상 2에 표시되지 않음)에 제공하도록 구성될 수 있다. 이 오프셋은 모션 벡터(MV)라고도 한다.
모션 보상 유닛은 예를 들어, 인터 예측 파라미터를 수신하고 인터 예측 파라미터에 기초하여 또는 인터 예측 파라미터를 사용하여 인터 예측을 수행하여 인터 예측 블록(265)을 획득하도록 구성된다. 모션 보상 유닛에 의해 수행되는 모션 보상은 모션 추정에 의해 결정되는 모션/블록 벡터에 기초하여 예측 블록을 페칭 또는 생성하는 것을 포함할 수 있으며, 가능하다면 서브-픽셀 정밀도에 대한 보간을 수행하는 것일 수 있다. 보간 필터링은 알려진 픽셀 샘플로부터 추가 픽셀 샘플을 생성할 수 있으므로, 영상 블록을 코딩하는 데 사용될 수 있는 후보 예측 블록의 수를 잠재적으로 증가시킬 수 있다. 모션 보상 유닛은 현재 영상 블록의 PU에 대한 모션 벡터를 수신하면 참조 영상 리스트 중 하나에서 모션 벡터가 가리키는 예측 블록을 찾을 수 있다. 모션 보상 유닛은 또한 비디오 슬라이스의 영상 블록을 디코딩할 때 비디오 디코더(30)가 사용할 수 있도록 하기 위해 블록 및 비디오 슬라이스와 관련된 구문 요소를 생성할 수 있다.
인트라 예측 유닛(254)은 예를 들어 영상 블록(203)(현재 영상 블록) 및 하나 또는 복수의 이전에 재구성된 블록, 예를 들어, 인트라 추정을 위해 동일한 영상의 재구성된 이웃 블록을 획득하도록 구성된다. 인코더(20)는, 예를 들어, 복수의(미리 결정된) 인트라 예측 모드로부터 인트라 예측 모드를 선택하도록 구성될 수 있다. 인코더(20)의 실시예는 예를 들어, 최적화 기준에 기초하여 인트라-예측 모드를 선택하도록 구성될 수 있으며, 예를 들어 최소 잔여(예를 들어, 현재 영상 블록(203)과 가장 유사한 예측 블록(255)을 제공하는 인트라 예측 모드) 또는 최소 레이트 왜곡을 선택하도록 구성될 수 있다.
인트라 예측 유닛(254)은 예를 들어 인트라 예측 파라미터, 예를 들어, 선택된 인트라 예측 모드에 기초하여, 인트라 예측 블록(255)을 결정하도록 추가로 구성된다. 임의의 경우에, 블록에 대한 인트라 예측 모드를 선택한 후, 인트라 예측 유닛(254)은 또한 인트라 예측 파라미터, 즉 블록에 대한 선택된 인트라 예측 모드를 나타내는 정보를 엔트로피 인코딩 유닛(270)에 제공하도록 구성된다. 일 예에서, 인트라 예측 유닛(254)은 후술하는 인트라 예측 기술의 임의의 조합을 수행하도록 구성될 수 있다.
엔트로피 인코딩 유닛(270)은 엔트로피 인코딩 알고리즘 또는 방식(예를 들어, 가변 길이 코딩(VLC) 방식, 컨텍스트 적응 VLC 방식(CALVC), 산술 코딩 방식, 컨텍스트 적응 이진 산술 코딩(CABAC), 구문 기반 컨텍스트 적응 이진 산술 코딩(SBAC), 확률 간격 파티셔닝 엔트로피(PIPE) 코딩 또는 다른 엔트로피 인코딩 방법론 또는 기술)을 양자화된 잔여 계수 209, 인터 예측 파라미터, 인트라 예측 파라미터 및/또는 루프 필터 파라미터에 대해 개별적으로 또는 공동으로 (또는 전혀) 적용하여 예를 들어 인코딩된 비트스트림(21)의 형태로 출력(272)에 의해 출력될 수 있는 인코딩된 영상 데이터(21)를 얻도록 구성된다. 인코딩된 영상 데이터(21)는 비디오 디코더(30)로 전송되거나, 비디오 디코더(30)에 의한 추후 전송 또는 검색을 위해 보관될 수 있다. 엔트로피 인코딩 유닛(270)은 코딩 중인 현재 비디오 슬라이스에 대한 다른 구문 요소를 엔트로피 인코딩하도록 추가로 구성될 수 있다.
비디오 인코더(20)의 다른 구조적 변형이 비디오 스트림을 인코딩하기 위해 사용될 수 있다. 예를 들어, 비 변환 기반 인코더(20)는 특정 블록 또는 프레임에 대해 변환 프로세싱 유닛(206) 없이 직접 잔류 신호를 양자화할 수 있다. 다른 구현에서, 인코더(20)는 단일 유닛으로 결합된 양자화 유닛(208) 및 역 양자화 유닛(210)을 가질 수 있다.
도 3은 본 출원의 기술을 구현하도록 구성된 예시적인 비디오 디코더(30)를 도시한다. 인코딩된 영상 데이터(예를 들어, 인코딩된 비트스트림)(21)를 수신하도록 구성된 비디오 디코더(30), 예를 들어. 디코딩된 영상(131)를 얻기 위해 인코더(100)에 의해 인코딩된다. 디코딩 프로세스 동안, 비디오 디코더(30)는 비디오 데이터, 예를 들어 비디오 인코더(100)로부터의 인코딩된 비디오 슬라이스 및 관련 구문 요소의 영상 블록을 나타내는 인코딩된 비디오 비트스트림을 수신한다.
도 3의 예에서, 디코더(30)는 엔트로피 디코딩 단위(304), 역 양자화 유닛(310), 역변환 프로세싱 유닛(312), 재구성 유닛(314)(예를 들어 합산기(314)), 버퍼(316), 루프 필터(320), 디코딩된 영상 버퍼(330) 및 예측 프로세싱 유닛(360)을 포함한다. 예측 프로세싱 유닛(360)은 인터 예측 유닛(344), 인트라 예측 유닛(354) 및 모드 선택 유닛(362)을 포함할 수 있다. 비디오 디코더(30)는 일부 예들에서, 일반적으로 도 2로부터 비디오 인코더(100)와 관련하여 설명된 인코딩 패스에 대해 역인 디코딩 패스를 수행할 수 있다.
인코더(20)와 관련해서 설명된 바와 같이, 역 양자화 유닛(210), 역변환 프로세싱 유닛(212), 복원 유닛(214), 루프 필터(220), 디코딩 영상 버퍼(decoded picture buffer, DPB)(230), 인터 예측 유닛(344) 및 인트라 예측 유닛(354)은 비디오 인코더(20)의 "내장 디코더"를 형성하는 것으로도 지칭된다. 따라서, 역 양자화 유닛(310)은 기능면에서 역 양자화 유닛(110)과 동일할 수 있고, 역변환 프로세싱 유닛(312)은 기능면에서 역변환 프로세싱 유닛(212)과 동일할 수 있고, 재구성 유닛(314)은 기능면에서 재구성 유닛(214)과 동일할 수 있고, 루프 필터(320)는 기능면에서 루프 필터(220)와 동일할 수 있으며, 디코딩된 영상 버퍼(330)는 기능면에서 디코딩된 영상 버퍼(230)와 동일할 수 있다. 따라서, 비디오(20) 인코더의 각각의 유닛 및 기능에 대해 제공된 설명은 비디오 디코더(30)의 각각의 유닛 및 기능에 대응하여 적용된다.
엔트로피 디코딩 단위(304)은 인코딩된 영상 데이터(21)에 대한 엔트로피 디코딩을 수행하여, 예를 들어, 양자화된 계수(309) 및/또는 디코딩된 코딩 파라미터(도 3에 도시되지 않음), 예를 들어 (디코딩됨) 인터 예측 파라미터, 인트라 예측 파라미터, 루프 필터 파라미터 및/또는 기타 구문 요소 중 일부 또는 전부를 획득하도록 구성된다. 엔트로피 디코딩 단위(304)은 또한 인터 예측 파라미터, 인트라 예측 파라미터 및/또는 다른 구문 요소를 예측 프로세싱 유닛(360)으로 전달하도록 구성된다. 비디오 디코더(30)는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 구문 요소를 수신할 수 있다.
엔트로피 디코딩 단위(304)은 비트스트림(21)(또는 일반적으로 인코딩된 영상 데이터(21))을 파싱하고, 예를 들어, 인코딩된 영상 데이터(21)에 대한 엔트로피 디코딩을 수행하여, 예를 들어, 양자화된 계수(309) 및/또는 디코딩된 코딩 파라미터(도 3에 도시되지 않음), 예를 들어 인터 예측 파라미터(예를 들어, 참조 영상 인덱스 및 모션 벡터), 인트라 예측 파라미터(예를 들어, 인트라 예측 모드 또는 인덱스), 변환 파라미터, 양자화 파라미터, 루프 필터 파라미터, 및/또는 다른 구문 요소 중 일부 또는 전부를 획득한다. 엔트로피 디코딩 단위(304)은 인코더(20)의 엔트로피 인코딩 유닛(270)과 관련하여 설명된 바와 같이 인코딩 방식에 대응하는 디코딩 알고리즘 또는 방식을 적용하도록 구성될 수 있다. 엔트로피 디코딩 단위(304)은 인터 예측 파라미터, 인트라 예측 파라미터 및/또는 다른 구문 요소를 모드 애플리케이션 유닛(360)에 제공하고, 다른 파라미터들은 디코더(30)의 다른 유닛에 제공하도록 추가로 구성될 수 있다. 비디오 디코더(30)는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 구문 요소를 수신할 수 있다. 슬라이스 및 각각의 구문 요소에 추가로 또는 대안으로서, 타일 그룹 및/또는 타일 및 각각의 구문 요소가 수신 및/또는 사용될 수 있다.
역 양자화 유닛(310)은 역 양자화 유닛(110)과 기능면에서 동일할 수 있고, 역변환 프로세싱 유닛(312)은 역변환 프로세싱 유닛(112)과 기능면에서 동일할 수 있고, 복원 유닛(314)은 기능 복원 유닛(114)과 기능면에서 동일할 수 있고, 버퍼(316)는 버퍼(116)와 기능면에서 동일할 수 있고, 루프 필터(320)는 루프 필터(120)와 기능면에서 동일할 수 있으며, 디코딩된 영상 버퍼(330)는 디코딩된 영상 버퍼(130)와 기능면에서 동일할 수 있다.
디코더(30)의 실시예는 파티셔닝 유닛(도 3에 도시되지 않음)을 포함할 수 있다. 일례에서, 비디오 디코더(30)의 예측 프로세싱 유닛(360)은 위에서 설명된 분할 기술의 임의의 조합을 수행하도록 구성될 수 있다.
예측 프로세싱 유닛(360)은 인터 예측 유닛(344) 및 인트라 예측 유닛(354)을 포함할 수 있고, 인터 예측 유닛(344)은 기능적으로 인터 예측 유닛(144)과 유사할 수 있고, 인트라 예측 유닛(354)은 기능적으로 인트라 예측 유닛(154)과 유사할 수 있다. 예측 프로세싱 유닛(360)은 일반적으로 블록 예측을 수행하고 및/또는 인코딩된 데이터(21)로부터 예측 블록(365)을 획득하고 예측 관련 파라미터 및/또는 선택된 예측 모드에 대한 정보를 예를 들어 엔트로피 디코딩 단위(304)으로부터 (명시적으로 또는 묵시적으로) 수신하거나 획득하도록 구성된다.
비디오 슬라이스가 인트라 코딩(I) 슬라이스로 코딩될 때, 예측 프로세싱 유닛(360)의 인트라 예측 유닛(354)은 시그널링된 인트라 예측 모드에 기초하여 현재 비디오 슬라이스의 영상 블록에 대한 예측 블록(365)을 생성하고, 현재 프레임 또는 영상의 이전에 디코딩된 블록으로부터 데이터를 생성하도록 구성된다. 비디오 프레임이 인터 코딩된 (즉, B 또는 P) 슬라이스로 코딩될 때, 예측 프로세싱 유닛(360)의 인터 예측 유닛(344)(예를 들어, 모션 보상 유닛)은 엔트로피 디코딩 단위(304)으로부터 수신된 모션 벡터 및 다른 구문 요소에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 인터 예측을 위해, 예측 블록은 참조 영상리스트 중 하나 내의 참조 영상 중 하나로부터 생성될 수 있다. 비디오 디코더(30)는 DPB(330)에 저장된 참조 영상에 기초한 디폴트 구성 기술을 사용하여 참조 프레임 목록, 목록 0 및 목록 1을 구성할 수 있다.
예측 프로세싱 유닛(360)은 모션 벡터 및 다른 구문 요소를 파싱함으로써 현재 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하도록 구성되고, 예측 정보를 사용하여 디코딩되는 현재 비디오 블록에 대한 예측 블록을 생성한다. 예를 들어, 예측 프로세싱 유닛(360)은 수신된 구문 요소 중 일부를 사용하여, 비디오 슬라이스의 비디오 블록을 코딩하는 데 사용되는 예측 모드(예를 들어, 인트라 또는 인터 예측), 인터 예측 슬라이스 유형(예를 들어, B 슬라이스, P 슬라이스 또는 GPB 슬라이스), 슬라이스에 대한 참조 영상 목록 중 하나 이상에 대한 구성 정보, 슬라이스의 각 인터 인코딩된 비디오 블록에 대한 모션 벡터, 슬라이스의 각 인터 코딩된 비디오 블록에 대한 인터 예측 상태 및 현재 비디오 슬라이스의 비디오 블록을 디코딩하기 위한 기타 정보를 결정한다.
역 양자화 유닛(310)은 비트스트림에 제공되고 엔트로피 디코딩 단위(304)에 의해 디코딩된 양자화된 변환 계수를 역 양자화, 즉 역 양자화하도록 구성된다. 역 양자화 프로세스는 비디스 슬라이스의 각각의 비디오 블록에 대해 비디오 인코더(100)에 의해 계산된 양자화 파라미터의 사용을 포함하여, 양자화 정도 및 마찬가지로 적용해야 하는 역 양자화 정도를 결정한다.
역 양자화 유닛(310)은 인코딩된 영상 데이터(21)로부터 (예를 들어 파싱 및/또는 디코딩에 의해, 예를 들어, 엔트로피 디코딩 단위(304)에 의해) 양자화 파라미터(QP)(또는 일반적으로 역 양자화와 관련된 정보) 및 양자화된 계수를 수신하고 양자화 파라미터에 기초하여 디코딩된 양자화된 계수(309)에 역 양자화를 적용하여 변환 계수(311)라고도 지칭될 수 있는 역 양자화된 계수(311)를 획득하도록 구성되어 있다.
역변환 프로세싱 유닛(312)은 픽셀 도메인에서 잔여 블록을 생성하기 위해 역변환, 예를 들어 역 DCT, 역 정수 변환, 또는 개념적으로 유사한 역변환 프로세스를 변환 계수에 적용하도록 구성된다.
역변환 프로세싱 유닛(312)은 역 양자화된 계수(311)(변환 계수(311)라고도 함)를 수신하고, 샘플 도메인에서 재구성된 잔여 블록(213)을 얻기 위해 역 양자화된 계수(311)에 변환을 적용하도록 구성될 수 있다. 재구성된 잔여 블록(213)은 또한 변환 블록(313)으로 지칭될 수 있다. 변환은 역변환, 예를 들어 역 DCT, 역 DST, 역 정수 변환 또는 개념적으로 유사한 역변환 프로세스일 수 있다. 역변환 프로세싱 유닛(312)은 역 양자화된 계수(311)에 적용될 변환을 결정하기 위해(예를 들어, 엔트로피 디코딩 단위(304)에 의해 파싱 및/또는 디코딩에 의해) 인코딩된 영상 데이터(21)로부터 변환 파라미터 또는 대응하는 정보를 수신하도록 추가로 구성될 수 있다.
재구성 유닛(314)(예를 들어, 합산기(314))은 역변환 블록(313)(즉, 재구성된 잔여 블록(313))을 예측 블록(365)에 추가하여, 예를 들어, 재구성된 잔여 블록(313)의 샘플 값과 예측 블록(365)의 샘플 값을 더함으로써 샘플 도메인에서 재구성된 블록(315)을 획득하도록 구성된다.
루프 필터 유닛(320)(코딩 루프 내 또는 코딩 루프 이후)은 필터링된 블록(321)을 획득하기 위해, 예를 들어 픽셀 전환을 부드럽게 하거나 그렇지 않으면 비디오 품질을 향상시키기 위해, 재구성된 블록(315)을 필터링하도록 구성된다. 일례에서, 루프 필터 유닛(320)은 후술되는 필터링 기술의 임의의 조합을 수행하도록 구성될 수 있다. 루프 필터 유닛(320)은 디블로킹 필터, 샘플 적응 오프셋(sample-adaptive offset, SAO) 필터 또는 다른 필터, 예를 들어 쌍방 필터 또는 적응형 루프 필터(sample-adaptive offset, ALF), 잡음 억제 필터(noise supression filter, NSF) 또는 선명하게 하기 또는 부드럽게 하기 필터 또는 공동 연산 필터와 같은 하나 이상의 루프 필터를 나타내도록 의도된다. 루프 필터 유닛(320)이 인-루프 필터로서 도 3에 도시되어 있으나, 다른 구성에서 루프 필터 유닛(320)은 포스트 루프 필터로 구현될 수 있다.
루프 필터 유닛(320)은 디블로킹 필터, 샘플 적응 오프셋(sample-adaptive offset, SAO) 필터 또는 예를 들어 적응형 루프 필터(sample-adaptive offset, ALF), 잡음 억제 필터(noise supression filter, NSF) 또는 이들의 임의의 조합과 같은 하나 이상의 루프 필터를 포함할 수 있다. 일 예에서, 루프 필터 유닛(220)은 디블로킹 필터, SAO 필터 및 ALF 필터를 포함할 수 있다. 필터링 과정의 순서는 디블로킹 필터, SAO 및 ALF일 수 있다. 다른 예에서, 채도 스케일링(LMCS)을 사용한 루마 매핑(즉, 적응형 인-루프 리셰이퍼(adaptive in-loop reshaper))이라는 프로세스가 추가된다. 이 프로세스는 디블로킹 전에 수행된다. 또 다른 예에서, 디블로킹 필터 프로세스는 내부 서브-블록 에지, 예를 들어 아핀 서브 블록 에지, ATMVP 서브-블록 에지, 서브-블록 변환(sub-block transform, SBT) 에지 및 인트라 서브-파티션(intra sub-partition, ISP) 에지에도 적용될 수 있다.
주어진 프레임 또는 영상 내의 디코딩된 비디오 블록(321)은 이후의 모션 보상을 위해 사용되는 참조 영상을 저장하는 디코딩된 영상 버퍼(330)에 저장된다.
영상의 디코딩된 비디오 블록(321)은 디코딩된 영상 버퍼(330)에 저장되고, 디코딩된 영상(331)는 다른 영상에 대한 후속 모션 보상 및/또는 각각의 디스플레이를 위한 참조 영상로서 저장된다.
디코더(30)는 예를 들어 사용자에게 표시하거나 보이기 위해 출력(332)을 통해 디코딩된 영상(331)을 출력하도록 구성된다.
압축된 비트스트림을 디코딩하기 위해 비디오 디코더(30)의 다른 변형이 사용될 수 있다. 예를 들어, 디코더(30)는 루프 필터링 유닛(320) 없이 출력 비디오 스트림을 생성할 수 있다. 예를 들어, 비 변환 기반 디코더(30)는 특정 블록 또는 프레임에 대해 역변환 프로세싱 유닛(312) 없이 직접 잔류 신호를 역 양자화할 수 있다. 다른 구현에서, 비디오 디코더(30)는 역 양자화 유닛(310) 및 역변환 프로세싱 유닛(312)이 단일 유닛으로 결합될 수 있다.
전술한 실시예에 추가로 또는 대안적으로, 도 16에 따른 다른 실시예에서, 인터 예측 유닛(344)은 인터 예측 유닛(244)(특히 모션 보상 유닛에 대해)과 동일할 수 있고, 인트라 예측 유닛(354)은 기능적으로 인터 예측 유닛(254)과 동일할 수 있으며, (예를 들어, 파싱 및/또는 디코딩에 의해, 예를 들어 엔트로피 디코딩 단위(304)에 의해) 인코딩된 영상 데이터(21)로부터 수신된 파티셔닝 및/또는 예측 파라미터 또는 각각의 정보에 기초하여 스플리팅 또는 파티셔닝 결정 및 예측을 수행한다. 모드 애플리케이션 유닛(360)은 예측 블록(365)을 얻기 위해 재구성된 영상, 블록 또는 각각의 샘플(필터링되거나 필터링되지 않은)에 기초하여 블록당 예측(인트라 또는 인터 예측)을 수행하도록 구성될 수 있다.
비디오 슬라이스가 인트라 코딩(I) 슬라이스로 코딩될 때, 모드 애플리케이션 유닛(360)의 인트라 예측 유닛(354)은 시그널링된 인트라 예측 모드 및 다음으로부터의 데이터에 기초하여 현재 비디오 슬라이스의 영상 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 현재 영상의 이전에 디코딩된 블록. 비디오 영상이 인터 코딩된(즉, B 또는 P) 슬라이스로 코딩될 때, 모드 적용 유닛(360)의 인터 예측 유닛(예를 들어, 모션 보상 유닛)은 엔트로피 디코딩 단위(304)으로부터 수신된 모션 벡터 및 다른 구문 요소에 기초하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 인터 예측을 위해, 예측 블록은 참조 영상리스트 중 하나 내의 참조 영상 중 하나로부터 생성될 수 있다. 비디오 디코더(30)는 DPB(330)에 저장된 참조 영상에 기초한 디폴트 구성 기술을 사용하여 참조 프레임 목록, 목록 0 및 목록 1을 구성할 수 있다. 슬라이스(예를 들어, 비디오 슬라이스에 추가로 또는 대안으로, 타일 그룹(예를 들어, 비디오 타일 그룹) 및/또는 타일(예를 들어, 비디오 타일)을 사용하는 실시예에 대해 동일하거나 유사한 것이 적용될 수 있으며, 예를 들어, 비디오는 I, P 또는 B 타일 그룹 및/또는 타일을 사용하여 코딩될 수 있다.
모드 애플리케이션 유닛(360)은 모션 벡터 또는 관련 정보 및 기타 구문 요소를 파싱하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 예측 정보를 사용하여 디코딩되는 현재 비디오 블록에 대한 예측 블록을 생성하도록 구성된다. 예를 들어, 모드 애플리케이션 유닛(360)은 수신된 구문 요소 중 일부를 사용하여 비디오 슬라이스의 비디오 블록을 코딩하는 데 사용되는 예측 모드(예를 들어, 인트라 또는 인터 예측), 인터 예측 슬라이스 유형(예를 들어, B 슬라이스, P 슬라이스 또는 GPB 슬라이스), 슬라이스에 대한 참조 영상 목록 중 하나 이상에 대한 구성 정보, 슬라이스의 각 인터 인코딩된 비디오 블록에 대한 모션 벡터, 슬라이스의 각 인터 코딩된 비디오 블록에 대한 인터 예측 상태 및 기타 현재 비디오 슬라이스의 비디오 블록을 디코딩하기 위한 정보를 결정한다. 타일 그룹(예를 들어, 비디오 타일 그룹) 및/또는 타일(예를 들어, 비디오 타일)에 추가로 또는 대안적으로, 슬라이스(예를 들어 비디오 슬라이스)를 사용하는 실시예에 대해 동일하거나 유사한 것이 적용될 수 있으며, 예를 들어 비디오는 I, P 또는 B 타일 그룹 및/또는 타일을 사용하여 코딩될 수 있다.
도 3에 도시된 비디오 디코더(30)의 실시예는 슬라이스(비디오 슬라이스라고도 함)를 사용하여 영상을 파티셔닝 및/또는 디코딩하도록 구성될 수 있으며, 여기서 영상은 하나 이상의 슬라이스(일반적으로 비 중첩)를 사용하여 분할 또는 디코딩될 수 있으며, 각 슬라이스는 하나 이상의 블록(예를 들어, CTU) 또는 하나 이상의 블록 그룹(예를 들어, 타일(H.265/HEVC 및 VVC) 또는 브릭(VVC))을 포함할 수 있다.
도 3에 도시된 비디오 디코더(30)의 실시예는 슬라이스/타일 그룹(비디오 타일 그룹이라고도 함) 및/또는 타일(비디오 타일이라고도 함)을 사용하여 영상을 파티셔닝 및/또는 디코딩하도록 구성될 수 있으며, 여기서 영상은 하나 이상의 슬라이스/타일 그룹(일반적으로 비 중첩)을 사용하여 분할되거나 디코딩될 수 있으며, 각 슬라이스/타일 그룹은 예를 들어 하나 이상의 블록(예를 들어, CTU) 또는 하나 이상의 타일을 포함할 수 있으며, 여기서 각 타일은 예를 들어 직사각형 모양일 수 있으며 하나 이상의 블록(예를 들어, CTU), 예를 들어 완전한 블록 또는 부분 블록을 포함할 수 있다.
비디오 디코더(30)의 다른 변형이 인코딩된 영상 데이터(21)를 디코딩하는 데 사용될 수 있다. 예를 들어, 디코더(30)는 루프 필터링 유닛(320) 없이 출력 비디오 스트림을 생성할 수 있다. 예를 들어, 비 변환 기반 디코더(30)는 특정 블록 또는 프레임에 대해 역변환 프로세싱 유닛(312) 없이 직접 잔류 신호를 역 양자화할 수 있다. 다른 구현에서, 비디오 디코더(30)는 역 양자화 유닛(310) 및 역변환 프로세싱 유닛(312)이 단일 유닛으로 결합될 수 있다.
인코더(20) 및 디코더(30)에서는 현재 단계의 처리 결과가 더 처리된 후 다음 단계로 출력될 수 있음을 이해해야 한다. 예를 들어, 보간 필터링, 모션 벡터 유도 또는 루프 필터링 후, 보간 필터링, 모션 벡터 유도 또는 루프 필터링의 처리 결과에 대해 클립(Clip) 또는 시프트(Shift)와 같은 추가 연산이 수행될 수 있다.
도 4는 본 개시의 실시예에 따른 비디오 코딩 장치의(400) 개략도이다. 비디오 코딩 장치(400)는 본 명세서에 설명된 바와 같이 개시된 실시예들을 구현하는데 적합하다. 일 실시예에서, 비디오 코딩 장치(400)는 도 1a의 비디오 디코더(30)와 같은 디코더 또는 도 1a의 비디오 인코더(20)와 같은 인코더일 수 있다. 일 실시예에서, 비디오 코딩 장치는(400) 전술한 바와 같이 도 1a의 비디오 디코더(30)의 하나 이상의 컴포넌트 또는 도 1a의 비디오 인코더(20)일 수 있다.
비디오 코딩 장치(400)는 데이터를 수신하기 위한 수신 포트(410) 및 수신기 유닛(Rx)(420); 데이터를 처리하는 프로세서, 로직 유닛 또는 중앙 처리 장치(CPU)(430); 데이터를 전송하기 위한 전송기 유닛(Tx)(440) 및 출구 포트(450); 및 데이터를 저장하기 위한 메모리(460)를 포함한다. 비디오 코딩 장치(400)는 또한 입력 포트(410), 수신기 유닛(420), 전송기 유닛(440) 및 광학적 또는 전기적 신호의 유출 또는 유입을 위한 송신 포트(450)에 결합된 광-전기(OE) 구성 요소 및 전기-광(EO) 구성 요소를 포함할 수 있다.
프로세서(430)는 하드웨어 및 소프트웨어로 구현된다. 프로세서(430)는 하나 이상의 CPU 칩, 코어(예를 들어, 멀티 코어 프로세서), FPGA, ASIC 및 DSP로 구현될 수 있다. 프로세서(430)는 입구 포트(410), 수신기 유닛(420), 전송기 유닛(440), 출구 포트(450) 및 메모리(460)와 통신한다. 프로세서(430)는 코딩 모듈(470)을 포함한다. 코딩 모듈(470)은 전술한 개시된 실시예를 구현한다. 예를 들어, 코딩 모듈(470)은 다양한 코딩 동작을 구현, 처리, 준비 또는 제공한다. 따라서 코딩 모듈(470)의 포함은 비디오 코딩 장치(400)의 기능에 실질적인 개선을 제공하고 비디오 코딩 장치(400)의 다른 상태로의 변환에 영향을 미친다. 대안적으로, 코딩 모듈(470)은 메모리(460)에 저장되고 프로세서(430)에 의해 실행되는 명령으로서 구현된다.
메모리(460)는 하나 이상의 디스크, 테이프 드라이브 및 솔리드 스테이트 드라이브를 포함하고 오버 플로우 데이터 저장 장치로 사용될 수 있으며, 이러한 프로그램이 실행을 위해 선택될 때 프로그램을 저장하고, 프로그램 실행 중 읽은 명령 및 데이터를 저장하는 데 사용될 수 있다. 메모리(460)는 휘발성 및/또는 비휘발성일 수 있으며 리드-온리 메모리(read-only memory, ROM), 랜덤 액세스 메모리(random access memory, RAM), 터너리 콘텐츠-어드레서블 메모리(ternary content-addressable memory, TCAM) 및/또는 정적 랜덤-액세스 메모리(static random-access memory, SRAM)일 수 있다.
도 5는 예시적인 실시예에 따라 도 1의 소스 장치(310) 및 목적지 장치(320) 중 하나 또는 둘 모두로서 사용될 수 있는 장치(500)의 단순화된 블록도이다. 장치(500)는 전술한 본 출원의 기술을 구현할 수 있다. 장치(500)는 다수의 컴퓨팅 장치를 포함하는 컴퓨팅 시스템의 형태일 수 있거나, 단일 컴퓨팅 장치의 형태, 예를 들어 모바일 폰, 태블릿 컴퓨터, 랩톱 컴퓨터, 노트북 컴퓨터, 데스크톱 컴퓨터 등의 형태일 수 있다.
장치(500)의 프로세서(502)는 중앙 처리 장치일 수 있다. 대안적으로, 프로세서(502)는 현재 존재하거나 향후 개발될 정보를 조작하거나 처리할 수 있는 임의의 다른 유형의 장치 또는 다중 장치일 수 있다. 개시된 구현은 도시된 바와 같이 단일 프로세서, 예를 들어 프로세서(502)로 실행될 수 있지만, 속도 및 효율성의 이점은 하나 이상의 프로세서를 사용하여 달성될 수 있다.
장치(500)의 메모리(504)는 구현에서 판독 전용 메모리(ROM) 장치 또는 랜덤 액세스 메모리(RAM) 장치일 수 있다. 임의의 다른 적절한 유형의 저장 장치가 메모리(504)로서 사용될 수 있다. 메모리(504)는 버스(512)를 사용하여 프로세서(502)에 의해 액세스되는 코드 및 데이터(506)를 포함할 수 있다. 메모리(504)는 운영 체제(508) 및 애플리케이션 프로그램(510)을 더 포함할 수 있다. 애플리케이션 프로그램(510)은 프로세서(502)가 여기에 설명된 방법을 수행하도록 허용하는 적어도 하나의 프로그램을 포함한다. 예를 들어, 애플리케이션 프로그램(510)은 여기에 설명된 방법을 수행하는 비디오 코딩 애플리케이션을 더 포함하는 애플리케이션 1 내지 N을 포함할 수 있다. 장치(500)는 또한 예를 들어 모바일 컴퓨팅 장치와 함께 사용되는 메모리 카드일 수 있는 보조 저장소(514)의 형태로 추가 메모리를 포함할 수 있다. 비디오 통신 세션은 상당한 양의 정보를 포함할 수 있기 때문에, 그것들은 전체적으로 또는 부분적으로 보조 스토리지(514)에 저장될 수 있고 처리를 위해 필요에 따라 메모리(504)에 로드될 수 있다. 장치(500)는 또한 디스플레이(518)와 같은 하나 이상의 출력 장치를 포함할 수 있다. 디스플레이(518)는, 일례에서, 디스플레이를 터치 입력을 감지하도록 작동 가능한 터치 감지 요소와 결합하는 터치 감지 디스플레이일 수 있다. 디스플레이(518)는 버스(512)를 통해 프로세서(502)에 연결될 수 있다.
장치(500)는 또한 디스플레이(518)와 같은 하나 이상의 출력 장치를 포함할 수 있다. 디스플레이(518)는, 일례에서, 디스플레이를 터치 입력을 감지하도록 작동 가능한 터치 감지 요소와 결합하는 터치 감지 디스플레이일 수 있다. 디스플레이(518)는 버스(512)를 통해 프로세서(502)에 결합될 수 있다. 사용자가 장치(500)를 프로그래밍하거나 다른 방식으로 사용하도록 허용하는 다른 출력 장치가 디스플레이(518)에 추가로 또는 대안으로서 제공될 수 있다. 출력 장치가 디스플레이이거나 디스플레이를 포함하는 경우, 디스플레이는 액정 디스플레이(LCD), 음극선 관(CRT) 디스플레이, 플라즈마 디스플레이 또는 유기 LED(OLED) 디스플레이와 같은과 같은 발광 다이오드(LED) 디스플레이를 포함하여 다양한 방식으로 구현될 수 있다.
장치(500)는 또한 이미지 감지 장치(520), 예를 들어 카메라, 또는 현재 존재하거나 이후에 개발될 임의의 다른 이미지 감지 장치(520)를 포함하거나 그와 통신할 수 있으며, 이를 조작하는 사용자의 이미지와 같은 이미지를 감지할 수 있다. 이미지 감지 장치(520)는 장치(500)를 조작하는 사용자를 향하도록 위치할 수 있다. 예에서, 이미지 감지 장치(520)의 위치 및 광축은 시야가 디스플레이(518)에 직접 인접하고 디스플레이(518)가 보이는 영역을 포함한다.
장치(500)는 또한 사운드 감지 장치(522), 예를 들어 마이크로폰, 또는 장치(500) 근처에서 소리를 감지할 수 있는 현재 존재하거나 이후에 개발되는 임의의 다른 사운드 감지 장치를 포함하거나 그와 통신할 수 있다. 사운드 감지 장치(522)는 장치(500)를 조작하는 사용자를 향하도록 위치될 수 있고, 사용자가 장치(500)를 조작하는 동안 사용자에 의해 만들어진 소리, 예를 들어 음성 또는 다른 발화를 수신하도록 구성될 수 있다.
도 5는 장치(500)의 프로세서(502) 및 메모리(504)가 단일 유닛으로 통합되는 것으로 도시하고 있으나, 다른 구성이 이용될 수 있다. 프로세서(502)의 동작은 직접적으로 또는 로컬 영역 또는 다른 네트워크에 걸쳐 결합될 수 있는 다수의 머신(각 머신은 하나 이상의 프로세서를 가짐)에 분산될 수 있다. 메모리(504)는 네트워크 기반 메모리 또는 장치(500)의 동작을 수행하는 다수의 머신의 메모리와 같은 다수의 머신에 분산될 수 있다. 여기서는 단일 버스로 도시되어 있지만, 장치(500)의 버스(512)는 다수의 버스로 구성될 수 있다. 또한, 보조 저장소(514)는 장치(500)의 다른 구성 요소에 직접 결합될 수 있거나 네트워크를 통해 액세스될 수 있고 메모리 카드와 같은 단일 통합 유닛 또는 다중 메모리 카드와 같은 다중 유닛을 포함할 수 있다. 따라서 장치(500)는 매우 다양한 구성으로 구현될 수 있다.
차세대 비디오 코딩(Next Generation Video Coding, NGVC)은 CU, PU 및 TU 개념의 분리를 제거하고 CU 파티션 모양에 대해 더 많은 유연성을 지원한다. CU의 크기는 코딩 노드의 크기에 대응하며 정사각형 또는 정사각형이 아닌(예를 들어, 직사각형) 모양일 수 있다.
더하여 또는 대안으로, TU 또는 PU 역시 CU를 분할함으로써 획득될 수도 있다.
J. An et al., "차세대 비디오 코딩을 위한 블록 파티션 구조", 국제 통신 연합(International Telecommunication Union), COM16-C966, 2015년 9월(이하 "VCEG 제안 COM16-C966"), 쿼드-트리-이진-트리(quad-tree-binary-tree, QTBT) 파티셔닝 기술은 HEVC를 넘어서는 미래의 비디오 코딩 표준을 위해 제안되었다. 시뮬레이션은 제안된 QTBT 구조가 사용된 HEVC에서 쿼드트리 구조보다 더 효율적임을 보여준다. HEVC에서 작은 블록에 대한 인터 예측은 모션 보상의 메모리 액세스를 줄이기 위해 제한되며 4×4 블록에 대해서는 인터 예측이 지원되지 않는다. JEM의 QTBT에서는 이러한 제한이 제거된다.
QTBT에서 CU는 정사각형 또는 직사각형 모양을 가질 수 있다. 도 6에 도시된 바와 같이, 코딩 트리 유닛(CTU)은 먼저 쿼드트리 구조에 의해 분할된다. 쿼드트리 리프 노드는 이진 트리 구조로 더 분할될 수 있다. 이진 트리 스플리팅에는 대칭 수평 파티셔닝 및 대칭 수직 분할의 두 가지 분할 유형이 있다. 각각의 경우, 노드는 수평 또는 수직으로 중간 아래로 노드를 나누어 분할된다. 이진 트리 리프 노드를 코딩 단위(coding unit, CU)라고 하며 해당 세분화는 추가 분할 없이 예측 및 변환 처리에 사용된다. 이는 CU, PU 및 TU가 QTBT 코딩 블록 구조에서 동일한 블록 크기를 가짐을 의미한다. CU는 때때로 다른 색상 성분의 코딩 블록(CB)으로 구성되며, 예를 들어 하나의 CU는 4:2:0 크로마 형식의 P 및 B 슬라이스의 경우 하나의 루마 CB와 두 개의 크로마 CB를 포함하며 때로는 단일 성분의 CB로 구성되며, 예를 들어 I 슬라이스의 경우 하나의 CU는 하나의 루마 CB만 포함하거나 두 개의 크로마 CB만 포함한다.
다음 파라미터는 QTBT 파티셔닝 체계에 대해 정의된다.
- CTU 크기: HEVC와 동일한 개념인 쿼드트리의 루트 노드 크기
- MinQTSize: 최소 허용 쿼드트리 리프 노드 크기
- MaxBTSize: 최대 허용 이진 트리 루트 노드 크기
- MaxBTDepth: 최대 허용 이진 트리 깊이
- MinBTSize: 최소 허용 이진 트리 리프 노드 크기
QTBT 파티셔닝 구조의 일례에서, 쿼드트리 노드가 MinQTSize보다 작거나 같은 크기를 가질 때, 더 이상의 쿼드트리는 고려되지 않는다. 크기(MinQTSize)가 MaxBTSize를 초과하므로 이진 트리에 의해 더 이상 분할되지 않는다. 그렇지 않으면 리프 쿼드트리 노드가 이진 트리에 의해 더 분할될 수 있다. 따라서 쿼드트리 리프 노드는 이진 트리의 루트 노드이기도 하며 이진 트리 깊이는 0(영)이다. 이진 트리 깊이가 MaxBTDepth(즉, 4)에 도달하면 더 이상 분할이 고려되지 않는다. 이진 트리 노드의 너비가 MinBTSize(즉, 4)와 같으면 더 이상 수평 분할이 고려되지 않는다. 마찬가지로 이진 트리 노드의 높이가 MinBTSize와 같으면 더 이상 수직 분할이 고려되지 않는다. 이진 트리의 리프 노드는 추가 분할 없이 예측 및 변환 처리에 의해 추가로 처리된다. JEM에서 최대 CTU 크기는 256Х256 루마 샘플이다. 이진 트리(CU)의 리프 노드는 추가 분할 없이 (예를 들어, 예측 프로세스 및 변환 프로세스를 수행함으로써) 추가로 처리될 수 있다.
도 6은 QTBT 파티셔닝 기술을 사용하여 분할된 블록(30)(예를 들어, CTB)의 예를 예시한다. 도 6에 도시된 바와 같이, QTBT 파티셔닝 기술을 사용하여 각 블록은 각 블록의 중심을 통해 대칭적으로 분할된다. 도 7은 도 6의 블록 파티션에 대응하는 트리 구조를 나타낸다. 도 7에서의 실선은 쿼드트리 스플리팅을 나타내고 점선은 이진 트리 스플리팅을 나타낸다. 일 예에서, 이진 트리의 각각의 분할(즉, 리프가 아닌) 노드에서, 수행된 분할 유형(예를 들어, 수평 또는 수직)을 나타내기 위해 구문 요소(예를 들어, 플래그)가 시그널링되며, 여기서 0은 수평 파티셔닝을 나타내고 1은 수직 파티셔닝을 나타낸다. 쿼드트리 스플리팅의 경우 쿼드트리 스플리팅은 항상 블록을 수평 및 수직으로 동일한 크기의 4 개의 서브-블록으로 분할하기 때문에 스플리팅 유형을 표시할 필요가 없다.
도 7에 도시된 바와 같이, 노드(50)에서 블록 30(루트 50에 대응)은 도 6에 도시된, QT 파티셔닝 사용하여 4 개의 블록 31, 32, 33 및 34로 분할된다. 블록(34)은 더 이상 분할되지 않으므로 리프 노드이다. 노드(52)에서, 블록(31)은 BT 파티셔닝을 사용하여 2 개의 블록으로 더 분할된다. 도 7에 도시된 바와 같이, 노드(52)는 수직 분할을 나타내는 a 1로 표시된다. 이와 같이, 노드(52)에서의 스플리팅은 블록(37)과 블록(35 및 36)을 모두 포함하는 블록을 초래한다. 블록(35 및 36)은 노드(54)에서 추가 수직 분할에 의해 생성된다. 노드(56)에서, 블록(32)은 BT 파티셔닝을 사용하여 2 개의 블록(38 및 39)으로 더 분할된다.
노드(58)에서, 블록(33)은 QT 파티셔닝을 사용하여 4 개의 동일한 크기 블록으로 분할된다. 블록(43 및 44)은 이 QT 파티셔닝에서 생성되며 더 이상 분할되지 않는다. 노드(60)에서, 왼쪽 상단 블록은 먼저 수직 이진 트리 스플리팅을 사용하여 분할되어 블록(40)과 오른쪽 수직 블록이 생성된다. 오른쪽 수직 블록은 블록(41 및 42)으로 분할되는 수평 이진 트리를 사용하여 분할된다. 노드(58)에서 분할되는 쿼드트리에서 생성된 오른쪽 아래 블록은 블록(45 및 46)으로 분할되는 수평 이진 트리를 사용하여 노드(62)에서 분할된다. 도 7에 도시된 바와 같이, 노드(62)는 수평 분할을 나타내는 0으로 표시된다.
QTBT 외에도 QTBT 기반 CU 구조에서 BT를 대체하기 위해 MTT(multi-type-tree)라는 블록 파티션 구조가 제안되는데, 이는 CTU를 먼저 QT 파티셔닝으로 분할하여 CTU의 블록을 획득한 다음 블록은 MTT 파티셔닝에 의해 두 번째로 분할될 수 있다.
MTT 파티셔닝 구조는 여전히 재귀적 트리 구조이다. MTT에서는 여러 개의 다른 파티션 구조(예를 들어, 둘 이상)가 사용된다. 예를 들어, MTT 기술에 따르면, 트리 구조의 각 깊이에서 트리 구조의 각각의 비-리프 노드에 대해 둘 이상의 상이한 파티션 구조가 사용될 수 있다. 트리 구조에서 노드의 깊이는 노드에서 트리 구조의 루트까지의 경로 길이(예를 들어, 스플리팅의 수)를 나타낼 수 있다.
MTT에는 BT 파티셔닝과 TT(Ternary-Tree) 파티셔닝의 두 가지 파티션 유형이 있다. 파티션 유형은 BT 파티셔닝 및 TT 파티셔닝에서 선택할 수 있다. TT 파티션 구조는 TT 파티션 구조가 블록을 중앙으로 분할하지 않는다는 점에서 QT 또는 BT 구조와 다르다. 블록의 중앙 영역은 동일한 서브-블록에 함께 유지된다. 4 개의 블록을 생성하는 QT 또는 2 개의 블록을 생성하는 이진 트리와 달리 TT 파티션 구조에 따라 분할하면 3 개의 블록이 생성된다. TT 파티션 구조에 따른 파티션 유형의 예에는 대칭 파티션 유형(수평 및 수직)과 비대칭 파티션 유형(수평 및 수직 모두)이 포함된다. 또한, TT 파티션 구조에 따른 대칭 파티션 유형은 불균등/불균등 또는 균등/균일일 수 있다. TT 파티션 구조에 따른 비대칭 파티션 유형은 고르지 않거나 균일하지 않다. 일례에서, TT 파티션 구조는 다음의 파티션 유형: 수평 균등/균일 대칭 삼진 트리 유형, 수직 균등/균일 대칭 삼진 트리 유형, 수평 불균등/비균일 대칭 삼진 트리 유형, 수직 불균등/비균일 대칭 삼진 트리 유형, 수평 불균등/비균일 비대칭 삼진 트리 유형, 또는 수직 불균등/비균일 비대칭 삼진 트리 파티션 유형 중 적어도 하나를 포함할 수 있다.
일반적으로 불균등/비균일 대칭 삼진 트리 파티션 유형은 블록의 중심선을 기준으로 대칭인 파티션 유형이지만 결과로 생성되는 세 블록 중 적어도 하나가 다른 두 블록과 크기가 같지 않다. 한 가지 바람직한 예는 측면 블록이 블록 크기의 1/4이고 중앙 블록이 블록 크기의 1/2인 경우이다. 균등/균일 대칭 삼진 트리 파티션 유형은 블록의 중심선을 중심으로 대칭인 파티션 유형이며 결과 블록은 모두 동일한 크기이다. 수직 또는 수평 분할에 따른 블록 높이 또는 폭이 3의 배수인 경우 이러한 분할이 가능하다. 불균등/비균일 비대칭 삼진 트리 스플리팅 유형은 중심선을 기준으로 대칭이 아닌 분할 유형이고, 여기서 적어도 하나 결과 블록이 다른 두 블록과 같은 크기가 아니다.
도 8은 선택적 예시적인 수평 삼진-트리 파티션 유형을 예시하는 개념도이다. 도 9는 선택적 예시적인 수직 삼진-트리 파티션 유형을 예시하는 개념도이다. 도 8 및 도 9에서, h는 루마 또는 크로마 샘플에서 블록의 높이를 나타내고 w는 루마 또는 크로마 샘플에서 블록의 폭을 나타낸다. 블록의 각 중심선은 블록의 경계를 나타내지 않는다(즉, 삼진 트리 파티션은 중심선을 통해 블록을 파티셔닝하지 않음). 오히려 중심선 \은 특정 파티션 유형이 원래 블록의 중심선에 대해 대칭인지 비대칭인지를 나타내는 데 사용된다. 중심선도 분할 방향을 따른다.
도 8에 도시된 바와 같이, 블록(71)은 수평 균등/균일 대칭 분할 유형으로 분할된다. 수평 균등/균일 대칭 파티션 유형은 블록(71)의 중심선에 대해 대칭적인 상단 및 하단 반쪽을 생성한다. 수평 균등/균일 대칭 파티션 유형은 동일한 크기의 3 개의 서브-블록을 생성하며, 각각의 서브-블록은 높이가 h/3이고 폭이 w이다. 수평 균등/균일 대칭 파티션 유형은 블록(71)의 높이를 3으로 균등하게 나눌 때 가능하다.
블록(73)은 수평 불균등/비균일 대칭 파티션 유형으로 분할된다. 수평 불균등/비균일 대칭 파티션 유형은 블록(73)의 중심선에 대해 대칭적인 상단 및 하단 절반을 생성한다. 수평 불균등/불균등 대칭 파티션 유형은 동일한 크기의 두 블록(예를 들어, 높이 h/4인 상단 블록 및 하단 블록) 및 다른 크기의 중앙 블록(예를 들어, 높이 h/2의 중앙 블록)을 생성한다. 일례로, 수평 불균등/불균등 대칭 파티션 유형에 따르면, 중앙 블록의 면적은 상단 블록 및 하단 블록의 결합 면적과 동일하다. 일부 예들에서, 2의 거듭제곱(예를 들어, 2, 4, 8, 16, 32 등)인 높이를 갖는 블록에 대해 수평 불균등/불균등 대칭 파티션 유형이 선호될 수 있다.
블록(75)은 수평 불균등/비균일 비대칭 파티션 유형으로 분할된다. 수평 비균일/비균일 비대칭 파티션 유형은 블록(75)의 중심선에 대해 대칭적인 상단 및 하단 절반을 생성하지 않는다(즉, 상단 절반 및 하단 절반이 비대칭이다). 도 8의 예에서, 수평 불균등/비균일 비대칭 파티션 유형은 높이 h/4의 상단 블록, 높이 3h/8의 중앙 블록, 높이 3h/8의 하단 블록을 생성한다. 물론, 다른 비대칭 어레이가 사용될 수 있다.
도 9에 도시된 바와 같이, 블록(81)은 수직 균등/균일 대칭 파티션 유형으로 분할된다. 수직 균등/균일 대칭 파티션 유형은 블록(81)의 중심선에 대해 대칭적인 왼쪽 절반 및 오른쪽 절반을 생성한다. 수직 균등/균일 대칭 파티션 유형은 각각 너비가 w/3이고 높이가 h인 동일한 크기의 세 개의 서브-블록을 생성한다. 수직 균등/균일 대칭 파티션 유형은 블록(81)의 폭을 3으로 균등하게 나눌 때 가능하다.
블록(83)은 수직 불균등/비균일 대칭 파티션 유형으로 분할된다. 수직 불균등/비균일 대칭 파티션 유형은 블록(83)의 중심선에 대해 대칭적인 왼쪽 절반 및 오른쪽 절반을 생성한다. 수직 불균등/비균일 대칭 파티션 유형은 블록(83)의 중심선에 대해 대칭적인 왼쪽 절반 및 오른쪽 절반을 생성한다. 수직 비균일/비균일 대칭 파티션 유형은 동일한 크기의 두 블록(예를 들어, 너비가 w/4인 왼쪽 블록 및 오른쪽 블록)과 다른 크기의 중앙 블록(예를 들어, 너비가 w/2인 중앙 블록)을 생성한다. 일례로, 수직 불균등/불균등 대칭 파티션 유형에 따르면, 중앙 블록의 면적은 좌우 블록의 결합 면적과 동일하다. 일부 예들에서, 2의 거듭제곱(예를 들어, 2, 4, 8, 16, 32 등)인 폭을 갖는 블록에 대해 수직 불균등/불균등 대칭 파티션 유형이 바람직할 수 있다.
블록(85)은 수직 불균등/비균일 비대칭 파티션 유형으로 분할된다. 수직 불균등/불균등 비대칭 파티션 유형은 블록(85)의 중심선에 대해 대칭적인 왼쪽 절반 및 오른쪽 절반을 생성하지 않는다(즉, 왼쪽 절반 및 오른쪽 절반이 비대칭이다). 도 9의 예에서, 수직 불균등/비균일 비대칭 파티션 유형은 너비가 w/4인 왼쪽 블록, 너비가 3w/8인 중앙 블록, 너비가 3w/8인 오른쪽 블록을 생성한다. 물론, 다른 비대칭 어레이가 사용될 수 있다.
위에서 정의한 QTBT에 대한 파라미터에 추가하여 (또는 대안으로) MTT 분할 체계에 대해 다음 파라미터가 정의된다.
- MaxBTSize: 최대 허용 이진 트리 루트 노드 크기
- MinBtSize: 최소 허용 이진 트리 루트 노드 크기
- MaxMttDepth: 최대 멀티-타입 트리 깊이
- MaxMttDepth offset: 최대 멀티-타입 트리 깊이 오프셋
- MaxTtSize: 최대 허용 삼진 트리 루트 노드 크기
- MinTtSize: 최소 허용 삼진 트리 루트 노드 크기
- MinCbSize: 최소 허용 코딩 블록 크기
본 개시의 실시예는 본 출원의 일 실시예에 따라 도 2의 비디오 인코더(20) 및 도 3의 비디오 디코더(30)와 같은 비디오 인코더 또는 비디오 디코더에 의해 구현될 수 있다. 파티션 유닛을 포함하는 비디오 인코더(20) 또는 비디오 디코더(30)의 하나 이상의 구조적 요소는 본 개시 내용의 실시예의 기술을 수행하도록 구성될 수 있다.
[JVET-K1001-v4], JVET AHG 보고서, J.-R.Ohm, G.J.Sulivan, http://phenix.int-evry.fr/jvet/에서, MinQtSizeY (log2_min_qt_size_intra_slices_minus2 및 log2_min_qt_size_inter_slices_minus2)의 구문 요소 및 MaxMttDepth (max_mtt_hierarchy_depth_inter_slices 및 max_mtt_hierarchy_depth_intra_slices)의 구문 요소는 SPS에서 시그널링된다.
루마 CTB 크기와 MaxBtSizeY (log2_diff_ctu_max_bt_size) 사이의 차이의 구문 요소는 슬라이스 헤더에서 시그널링된다.
CtbSizeY 및 대응하는 구문 요소 log2_ctu_size_minus2는 루마 샘플의 수 측면에서 최대 코딩 블록 크기의 크기를 나타낸다.
MinQtSizeY는 코딩 트리 단위(coding tree unit, CTU)의 쿼드트리 스플리팅으로 인한 리프 블록(leaf block)의 최소 루마 크기로 정의된다. 크기는 샘플 수에서 블록의 너비 또는 높이를 나타낼 수 있다. 정사각형 블록의 경우 너비와 높이를 함께 나타낼 수도 있다. 예를 들어 MinQtSizeY가 16이면 크기가 16보다 작거나 같은 코딩 블록은 쿼드트리 스플리팅 방법을 사용하여 자식 블록으로 파티셔닝될 수 없다. 종래 기술에서 MinQtSizeY, log2_min_qt_size_intra_slices_minus2 및 log2_min_qt_size_inter_slices_minus2는 최소 쿼드트리 블록 크기를 나타내기 위해 사용된다. 크기 표시는 간접 표시일 수 있는데, log2_min_qt_size_intra_slices_minus2는 최소 쿼드트리 블록의 루마 샘플 수에 대한 이진 로그(밑수 2)일 수 있다는 것에 유의한다. MaxMttDepth는 쿼드트리 리프 또는 CTU의 다중-유형 트리 스플리팅으로 생기는 코딩 단위에 대한 최대 계층 깊이로 정의된다. 코딩 트리 단위 (또는 Coding Tree Block, CTB)는 영상 프레임을 파티셔닝하는 데 사용되는 최대 블록 크기를 설명한다. MaxMttDepth는 자식 블록을 얻기 위해 적용될 수 있는 연속 2진 또는 삼진 스플리팅의 수의 상한을 설명한다. 예를 들어, CTU 크기는 128x128 (너비 128, 높이 128)이고 MaxMttDepth는 1이라고 가정한다. 이 경우 부모 블록 (크기 128x128)은 먼저 이진 스플리팅을 사용하여 두 개의 128x64 자식 블록으로 분할될 수 있다. 그러나 허용 이진 스플리팅의 최대 수에 도달했기 때문에 자식 블록은 연속 이진 스플리팅을 적용할 수 없다(128x32 또는 64x64 자식 블록이 생성된다). MaxMttDepth는 최대 이진 스플리팅 깊이 또는 최대 삼진 스플리팅 깊이를 제어할 수 있거나 또는 둘 다를 동시에 제어할 수 있다. 이진 스플리팅과 삼진 스플리팅을 동시에 제어하는 경우 1 개의 이진 스플리팅에 이어 1 개의 삼진 스플리팅이 2 개의 계층 분할로 계산될 수 있다. 종래 기술에서 MaxMttDepth, max_mtt_hierarchy_depth_inter_slices 및 max_mtt_hierarchy_depth_intra_slices는 다중-유형 트리에서 발생하는 코딩 단위에 대한 최대 계층 깊이를 나타내는 데 사용된다.
구문 요소의 이름은 종래 기술에 나타난 바와 같이 사용된다는 점에 유의한다. 그러나 이름이 변경될 수 있으므로 중요한 것은 구문 요소의 논리적 의미라는 것이 분명해야 한다.
MaxBtSizeY는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 샘플 수 측면에서 최대 루마 크기(너비 또는 높이)로 정의된다. 예를 들어 MaxBtSizeY가 64인 경우 너비 또는 높이에서의 크기가 더 큰 코딩 블록은 이진 스플리팅을 사용하여 스플리팅될 수 없다. 이것은 크기가 128x128인 블록은 이진 스플리팅을 사용하여 스플리팅될 수 없지만 크기가 64x64인 블록은 이진 스플리팅을 사용하여 스플리팅될 수 있다는 것을 의미한다.
MinBtSizeY는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 샘플 수 측면에서 최소 루마 크기(너비 또는 높이)로 정의된다. 예를 들어 MinBtSizeY가 16인 경우 너비 또는 높이가 더 작거나 같은 코딩 블록은 이진 스플리팅을 사용하여 스플리팅될 수 없다. 이것은 크기가 8x8인 블록은 이진 스플링팅을 사용하여 분할될 수 없는 반면 크기가 32x32인 블록은 이진 스플리팅을 사용하여 분할될 수 있다는 것을 의미한다.
MinCbSizeY는 최소 코딩 블록 크기로 정의된다. 예를 들어 MinCbSizeY는 8과 같을 수 있고, 이것은 결과적인 자식 블록이 너비 또는 높이에서 MinCbSizeY보다 작게 보장되기 때문에 크기가 8x8인 부모 블록은 임의의 스플리팅 방법을 사용하여 스플리팅될 수 없다는 것을 의미한다. 두 번째 예에 따르면 결과적인 4 개의 자식 블록의 크기는 4x8(너비 4, 높이 8)의 크기를 가질 것이고 결과적인 자식 블록의 너비의 너비는 MinCbSizeY보다 작게 될 것이기 때문에, MinCbSizeY가 8이면 크기가 8x16인 부모 블록은 예를 들어 쿼드트리 스플리팅을 사용하여 스플리팅될 수 없다. 두 번째 예에서는 MinCbSizeY가 블록의 너비와 높이 모두에 적용되는 것으로 가정했지만 두 개의 다른 구문 요소를 사용하여 너비와 높이를 독립적으로 제한할 수 있다.
MinTbSizeY는 삼진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 샘플 수 측면에서 최소 변환 블록 크기로 정의된다. 예를 들어 MinTbSizeY가 16인 경우 너비 또는 높이가 더 작거나 같은 코딩 블록은 삼진 스플리팅을 사용하여 스플리팅될 수 없다. 이것은 크기가 8x8인 블록은 삼진 스플리팅을 사용하여 스플리팅될 수 없지만 크기가 32x32인 블록은 삼진 스플리팅을 사용하여 스플리팅될 수 있다는 것을 의미한다.
시퀀스 파라미터 세트 원시 바이트 시퀀스 페이로드(Raw Byte Sequence Payload, RBSP) 구문 ([JVET-K1001-v4]의 섹션 7.3.2.1)
[Ed. (BB): 예비 기본 SPS, 추가 연구 및 추가 사양 개발 보류]
...
이 구문 테이블에서 굵은 글씨는 비트스트림에 포함된 구문 요소이다. 굵게 표시되지 않은 요소는 추가 구문 단위에 대한 조건 또는 자리 지표(placeholder)이다.
슬라이스 헤더 구문 ([JVET-K1001-v4]의 섹션 7.3.3)
[Ed. (BB): 예비 기본 슬라이스 헤더, 추가 연구 및 추가 사양 개발 보류]
구문 요소의 의미, 즉 비트스트림에 포함된 구문 요소를 해석하는 방법도 표준에 제공된다. 다음에서 위에서 언급한 요소에 대한 의미가 제공된다.
시퀀스 파라미터 세트 RBSP 의미론 ([JVET-K1001-v4]의 섹션 7.4.3.1)
log2_ctu_size_minus2 plus 2는 각 CUT의 루마 코딩 트리 블록 크기를 지정한다.
변수 CtbLog2SizeY, CtbSizeY, MinCbLog2SizeY, MinCbSizeY, MinTbLog2SizeY, MaxTbLog2SizeY, PicWidthInCtbsY, PicHeightInCtbsY, PicSizeInCtbsY, PicWidthInMinCbsY, PicHeightInMinCbsY, PicSizeInMinCbsY, PicSizeInSamplesY, PicWidthInSamplesC 및 PicHeightInSamplesC는 다음과 같이 유도된다:
CtbLog2SizeY = log2_ctu_size_minus2 + 2
(7-5)
CtbSizeY = 1 << CtbLog2SizeY
(7-6)
MinCbLog2SizeY = 2
(7-7)
MinCbSizeY = 1 << MinCbLog2SizeY
(7-8)
MinTbSizeY = 4
(7-9)
MaxTbSizeY = 64
(7-10)
PicWidthInCtbsY = Ceil( pic_width_in_luma_samples χ CtbSizeY )
(7-11)
PicHeightInCtbsY = Ceil( pic_height_in_luma_samples χ CtbSizeY )
(7-12)
PicSizeInCtbsY = PicWidthInCtbsY * PicHeightInCtbsY
(7-13)
PicWidthInMinCbsY = pic_width_in_luma_samples / MinCbSizeY
(7-14)
PicHeightInMinCbsY = pic_height_in_luma_samples / MinCbSizeY
(7-15)
PicSizeInMinCbsY = PicWidthInMinCbsY * PicHeightInMinCbsY
(7-16)
PicSizeInSamplesY = pic_width_in_luma_samples * pic_height_in_luma_samples
(7-17)
PicWidthInSamplesC = pic_width_in_luma_samples / SubWidthC
(7-18)
PicHeightInSamplesC = pic_height_in_luma_samples / SubHeightC
(7-19)
...
log2_min_qt_size_intra_slices_minus2 plus 2는 slice_type가 2 (I)인 슬라이스에서 CUT의 쿼드트리 스플리팅으로 생기는 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_intra_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다.
MinQtLog2SizeIntraY = log2_min_qt_size_intra_slices_minus2 + 2
(7-22)
[Ed. (BB): 쿼드트리의 리프는 코딩 단위이거나 중첩된 다중-유형 트리의 루트일 수 있다.]
log2_min_qt_size_inter_slices_minus2 plus 2는 slice_type이 0 (B) 또는 1 (P)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다.
MinQtLog2SizeInterY = log2_min_qt_size_inter_slices_minus2 + 2
(7-23)
max_mtt_hierarchy_depth_inter_slices는 slice_type이 0 (B) 또는 1 (P)인 슬라이스에서 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_inter_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다.
max_mtt_hierarchy_depth_intra_slices는 slice_type이 2 (I)인 슬라이스에서 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다.
...
슬라이스 헤더 의미론 ([JVET-K1001-v4]의 섹션 7.4.4))
...
log2_diff_ctu_max_bt_size는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY - MinCbLog2SizeY(포함)의 범위에 있어야 한다.
log2_diff_ctu_max_bt_size가 없으면, log2_diff_ctu_max_bt_size의 값은 2와 같은 것으로 추정된다.
log2_diff_ctu_max_bt_size는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다.
log2_diff_ctu_max_bt_size가 없으면 log2_diff_ctu_max_bt_size의 값은 2와 같은 것으로 추정된다.
변수 MinQtLog2SizeY, MaxBtLog2SizeY, MinBtLog2SizeY, MaxTtLog2SizeY, MinTtLog2SizeY, MaxBtSizeY, MinBtSizeY, MaxTtSizeY, MinTtSizeY 및 MaxMttDepth는 다음과 같이 유도된다:
MinQtLog2SizeY = ( slice_type = = I ) ? MinQtLog2SizeIntraY :
MinQtLog2SizeInterY
(7-25)
MaxBtLog2SizeY = CtbLog2SizeY - log2_diff_ctu_max_bt_size
(7-26)
MinBtLog2SizeY = MinCbLog2SizeY
(7-27)
MaxTtLog2SizeY = ( slice_type = = I ) ? 5 : 6
(7-28)
MinTtLog2SizeY = MinCbLog2SizeY
(7-29)
MinQtSizeY = 1 << MinQtLog2SizeY
(7-30)
MaxBtSizeY = 1 << MaxBtLog2SizeY
(7-31)
MinBtSizeY = 1 << MinBtLog2SizeY
(7-32)
MaxTtSizeY = 1 << MaxTtLog2SizeY
(7-33)
MinTtSizeY = 1 << MinTtLog2SizeY
(7-34)
MaxMttDepth = ( slice_type = = I ) ? max_mtt_hierarchy_depth_intra_slices :
max_mtt_hierarchy_depth_inter_slices
(7-35)
[Ed. (BB): 현재 최대 TT 크기는 고정되어 있고(I-슬라이스의 경우 32x32 루마 샘플 및 해당 크로마 샘플 및 P/B- 슬라이스의 경우 64x64 루마 샘플 및 해당 크로마 샘플) 뿐만 아니라 I-슬라이스에 대해 최대 BT 크기(CtbLog2SizeY-2, 예를 들어, 32x32 루마 샘플 및 128x128 루마 샘플의 CTU 크기에 해당하는 크로마 샘플).]
본 개시 내용의 실시예 1에서:
실시예 1은 시퀀스 파라미터 세트(sequence parameter sets, SPS)에서 파티션 제약 관련 고수준 구문 요소(예를 들어 MinQtSizeY, MaxMttDepht, MaxBtSizeY)를 슬라이스 유형별로 개별적으로 시그널링하고 및/또는 파티션 제약 오버라이드 인에이블(또는 디스에이블) 플래그를 시그널링하는 것과 관련된다.
Slice 헤더에서, 파티션 제약 오버라이드 플래그 신호는 다음을 의미한다:
· 플래그가 참이면,
o 슬라이스 헤더의 고수준 구문 요소와 관련된 파티션 제약을 오버라이딩한다. 여기서 오버라이딩은 슬라이스 헤더의 요소에 다시 시그널링하는 것을 의미한다.
· 그렇지 않으면,
o 슬라이스 유형을 기반으로 SPS에서 시그널링된 값을 사용하여 고수준 구문 요소와 관련된 파티션 제약 조건을 추정한다.
다시 말해, 하나 이상의 파티션 제약 파라미터가 슬라이스 헤더 또는 SPS와 같은 파라미터 세트에서 시그널링되는지를 나타내기 위해 파티션 제약 오버라이드 플래그가 슬라이스 헤더에서 시그널링된다. 파라미터 세트가 반드시 SPS일 필요는 없다는 점에 유의한다. PPS 또는 예를 들어 두 개 이상의 슬라이스, 예를 들어 비디오의 하나 이상의 영상과 관련된 다른 종류의 파라미터 세트가 될 수 있다.
대안으로,
SPS에서, 파티션 제약 조건과 관련된 고수준 구문 요소 (예를 들어, MinQtSizeY, MaxMttDepht, MaxBtSizeY)는 특징 또는 인덱스에 따라 개별적으로 시그널링되고 파티션 제약 오버라이드 인에이블(또는 디스에이블) 플래그가 시그널링된다.
Slice 헤더에서, 파티션 제약 오버라이드 플래그가 시그널링되며:
플래그가 참이면,
슬라이스 헤더의 고수준 구문 요소와 관련된 파티션 제약을 오버라이딩하며, 여기서 오버라이딩은 슬라이스 헤더의 요소를 다시 시그널링하는 것을 의미한다.
그렇지 않으면
시그널링을 개별화하는 데 사용되는 특징 또는 인덱스를 기반으로 SPS에서 시그널링된 값으로 고수준 구문 요소와 관련된 파티션 제약을 추정한다.
시그널링 및 오버라이드 위치와 관련하여, 대안으로, 예를 들면:
고수준 구문 요소와 관련된 파티션 제약의 시그널링은 파라미터 세트에서 수행될 수 있으며 오버라이딩 연산은 슬라이스 헤더에서 수행될 수 있다.
고수준 구문 요소와 관련된 파티션 제약의 시그널링은 파라미터 세트에서 수행될 수 있으며, 오버라이딩 연산은 타일 헤더에서 수행될 수 있다.
파티션 제약과 관련된 고수준 구문 요소의 시그널링은 제1 파라미터 세트에서 수행될 수 있고, 오버라이딩 연산은 제2 파라미터 세트에서 수행될 수 있다.
파티션 제약과 관련된 고수준 구문 요소의 시그널링은 슬라이스 헤더에서 수행될 수 있고, 오버라이딩 연산은 타일 헤더에서 수행될 수 있다.
일반적으로, 파티션 제약과 관련된 고수준 구문 요소의 시그널링이 제1 파라미터 세트에서 수행되고 오버라이드 연산이 제2 파라미터 세트에서 수행되는 경우, 제1 세트가 제2 파라미터 세트보다 더 큰 이미지/비디오 영역과 관련된다는 점에서 효율적인 코딩이 이루어질 수 있다.
기술 이점(예를 들어, SPS에서의 시그널링, 슬라이스 헤더에서의 오버라이딩): 고수준 파티션 제약 조건은 파티션 복잡성과 파티션의 코딩 효율성 간의 트레이드오프(tradeoff)를 제어한다. 본 발명은 개별 슬라이스에 대한 트레이드오프를 제어할 수 있는 유연성을 보장한다.
인코더와 디코딩 모두 동일한 (대응하는) 연산을 수행한다.
선행 기술을 기반으로 한 해당 구문 및 의미론 수정은 아래와 같다:
수정된 시퀀스 파라미터 세트 RBSP 구문 ([JVET-K1001-v4]의 섹션 7.3.2.1)
[Ed. (BB): 예비 기본 SPS, 추가 연구 및 추가 사양 개발 보류]
수정된 슬라이스 헤더 구문 ([JVET-K1001-v4]의 섹션 7.3.3)
[Ed. (BB): 예비 기본 슬라이스 헤더, 추가 연구 및 추가 사양 개발 보류]
...
수정된 시퀀스 파라미터 세트 RBSP 의미론 ([JVET-K1001-v4]의 섹션 7.4.3.1)
...
1과 같은 partition_constraint_override_enabled_flag는 SPS를 참조하는 슬라이스에 대한 슬라이스 헤더에 partition_constraint_override_flag가 있음을 지정한다. 0과 같은 partition_constraint_override_enabled_flag는 SPS를 참조하는 슬라이스에 대한 슬라이스 헤더에 partition_constraint_override_flag가 없음을 지정한다.
sps_log2_min_qt_size_intra_slices_minus2 plus 2는 CTU의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 디폴트 최소 루마 크기가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 CTU의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 최소 루마 크기에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 2 (I)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 디폴트 최소 루마 크기를 지정한다. log2_min_qt_size_intra_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다.
sps_log2_min_qt_size_inter_slices_minus2 plus 2는 CTU의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 디폴트 최소 루마 크기가 SPS를 참조하는 슬라이스의 슬라이스 헤더 내의 CTU 존재의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 최소 루마 크기에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 (P)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 디폴트 최소 루마 크기를 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다.
sps_max_mtt_hierarchy_depth_inter_slices는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인해 발생하는 코딩 단위에 대한 디폴트 최대 계층 깊이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인해 발생하는 코딩 단위의 최대 계층 깊이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 (P)인 슬라이스에서 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 디폴트 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_inter_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다.
sps_max_mtt_hierarchy_depth_intra_slices는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인해 발생하는 코딩 단위에 대한 디폴트 최대 계층 깊이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인해 발생하는 코딩 단위의 최대 계층 깊이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 2 (I)인 슬라이스에서 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 디폴트 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다.
이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이)의 차이에 의해 오버라이딩되지 않는 한, sps_log2_diff_ctu_max_bt_size_intra_slices는 슬라이스 유형이 SPS를 참조하는 2 (I)인 슬라이스에서 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다.
sps_log2_diff_ctu_max_bt_size_inter_slices는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 이진 스플리팅을 사용하여 분할될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 (P)인 슬라이스에서 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다.
...
수정된 슬라이스 헤더 의미론 ([JVET-K1001-v4]의 섹션 7.4.4)
...
1과 같은 partition_constraint_override_flag는 파티션 제약 파라미터가 슬라이스 헤더에 있음을 지정한다. 0과 같은 partition_constraint_override_flag는 파티션 제약 파라미터가 슬라이스 헤더에 없음을 지정한다. 존재하지 않는 경우 partition_cosntraints_override_flag의 값은 0과 같은 것으로 추정된다.
log2_min_qt_size_minus2 plus 2는 현재 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다. 존재하지 않는 경우, log2_min_qt_size_minus2의 값은 slice_type이 2 (I)와 같으면 sps_log2_min_qt_size_intra_slices_minus2와 같은 것으로 추정되고 slice_type이 0 (B) 또는 1 (P)와 같으면 sps_log2_min_qt_size_inter_slices_minus2와 같은 것으로 추정된다.
max_mtt_hierarchy_depth는 현재 슬라이스에 대한 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우, max_mtt_hierarchy_depth의 값은 slice_type이 2 (I)와 같으면 sps_max_mtt_hierarchy_depth_intra_slices와 같은 것으로 추정되고, slice_type이 0 (B) 또는 1 (P)와 같으면 sps_max_mtt_hierarchy_depth_inter_slices와 같은 것으로 추정된다.
log2_diff_ctu_max_bt_size는 현재 슬라이스에 대해 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우, log2_diff_ctu_max_bt_size의 값은 slice_type이 2 (I)와 같으면 sps_log2_diff_ctu_max_bt_size_intra_slices와 같은 것으로 추정되고 slice_type이 0 (B) 또는 0 (B)와 같으면 sps_log2_diff_ctu_max_bt_size_Pinter_slices와 같은 것으로 추정된다.
변수 MinQtLog2SizeY, MaxBtLog2SizeY, MinBtLog2SizeY, MaxTtLog2SizeY, MinTtLog2SizeY, MaxBtSizeY, MinBtSizeY, MaxTtSizeY, MinTtSizeY 및 MaxMttDepth는 다음과 같이 유도된다:
_MinQtLog2SizeY = log2_min_qt_size_minus2 + 2
(7-25)
MaxBtLog2SizeY = CtbLog2SizeY - log2_diff_ctu_max_bt_size
(7-26)
MinBtLog2SizeY = MinCbLog2SizeY
(7-27)
MaxTtLog2SizeY = ( slice_type = = I ) ? 5 : 6
(7-28)
MinTtLog2SizeY = MinCbLog2SizeY
(7-29)
MinQtSizeY = 1 << MinQtLog2SizeY
(7-30)
MaxBtSizeY = 1 << MaxBtLog2SizeY
(7-31)
MinBtSizeY = 1 << MinBtLog2SizeY
(7-32)
MaxTtSizeY = 1 << MaxTtLog2SizeY
(7-33)
MinTtSizeY = 1 << MinTtLog2SizeY
(7-34)
MaxMttDepth = 1 << max_mtt_hierarchy_depth
(7-35)
본 발명의 실시예 1의 대안적인 구현에서 다음에서 설명된다:
시퀀스 파라미터 세트(SPS)에는 전체 코딩된 비디오 시퀀스에 적용되는 파라미터가 포함되어 있으며 코딩된 비디오 시퀀스 (CVS의 약어) 내에서 영상간에 변경되지 않는다. 동일한 CVS의 모든 영상은 동일한 SPS를 사용한다.
PPS에는 동일한 코딩된 비디오 시퀀스 내에서 다른 영상에 대해 변경될 수 있는 파라미터가 포함되어 있다. 그러나 슬라이스 코딩 유형 (I, P 및 B)이 다른 경우에도 여러 영상이 동일한 PPS를 참조할 수 있다.
본 개시의 실시예 1에서 언급된 바와 같이, 고순위 파티션 제약은 파티션 복잡도와 파티션으로부터의 코딩 효율 사이의 트레이드오프를 제어한다. 개별 영상/슬라이스에서 복잡성과 코딩 효율성 사이의 유연한 제어의 이점을 해결하기 위해, 실시예 1의 방법 대신 (SPS에서 파티션 제약 구문 요소를 시그널링하고 슬라이스 헤더를 시그널링하는 파티션 제약 오버라이드 플래그에 기초하여 슬라이스 헤더 내의 파티션 제약 구문 요소를 오버라이딩한다.), 파티션 제약 구문 요소(MinQtSizeY, MaxMttDepth, MaxBtSizeY, MaxTtSizeY 등)는 영상 수준의 파티션으로부터 파티션 복잡성과 코딩 효율의 트레이드 오프를 조정하기 위해 PPS에서 시그널링된다. 각 영상이 개별 PPS를 사용하는 경우 개별 영상에 조정이 적용되고 여러 영상이 동일한 PPS를 참조하는 경우 영상에 동일한 조정이 적용된다.
파티션 제약 구문 요소의 PPS 레벨 시그널링은 하나의 그룹으로 시그널링될 수 있으며, 예를 들어 PPS에서 MinQtSizeY에 대한 하나의 지표, MaxMttDepth에 대한 하나의 지표, MaxBtSizeY에 대한 하나의 지표 및 MaxTtSizeY에 대한 하나의 지표가 시그널링되며, 이 경우에는 파티션 복잡성과 파티션의 코딩 효율 사이의 트레이드오프의 조정 가능성이 서로 다른 영상에 의해 개별적으로 결정된다.
파티션 제약 구문 요소의 PPS 레벨 시그널링은 또한 슬라이스 유형에 따라 두 그룹으로 신호를 보낼 수 있으며, 예를 들어 PPS에서 MinQtSizeY에 대한 하나의 인트라 슬라이스 지표, MinQtSizeY에 대한 하나의 인터 슬라이스 지표, MaxMttDepth에 대한 하나의 인트라 슬라이스 지표, MaxMttDepth에 대한 하나의 인터 지표, MaxBtSizeY에 대한 하나의 인트라 슬라이스 지표, MaxBtSizeY에 대한 하나의 인터 슬라이스 지표, MaxTtSizeY에 대한 하나의 인트라 슬라이스 지표 및 MaxTtSizeY에 대한 하나의 인터 슬라이스 지표가 시그널링되며, 이 경우 파티션 복잡성과 파티션의 코딩 효율 사이의 트레이드오프의 조정 가능성은 슬라이스 유형 (인트라 또는 인터)에 따라 개별적으로 결정된다.
파티션 제약 구문 요소의 PPS 레벨 시그널링은 슬라이스의 식별 (예를 들어, 인덱스)에 기반하여 여러 그룹으로 시그널링될 수 있으며, 예를 들어, 하나의 영상이 3 개의 슬라이스로 분할된 경우, PPS에서 MinQtSizeY에 대한 슬라이스 식별에 기반으로 하는 세 가지 다른 지표, MaxMttDepth에 대한 슬라이스 식별을 기반으로 하는 세 가지 다른 지표, MaxBtSizeY에 대한 슬라이스 식별을 기반으로 하는 세 가지 다른 지표, 및 MaxTtSizeY에 대한 슬라이스 식별을 기반으로 하는 세 가지 다른 지표가 시그널링되며, 이 경우 파티션 복잡성과 파티션의 코딩 효율성은 슬라이스에 의해 개별적으로 결정된다.
실시예 1의 방법과 비교하여, 이러한 대안적인 구현의 장점은 지시 구조가 단순화된다는 것이다. 이 방법에서는 파티션 복잡성과 파티션의 코딩 이득 간의 트레이드오프를 유연하게 조정하기 위해 슬라이스 헤더의 파티션 제약 구문 요소를 오버라이드할 필요가 없다.
한편, 실시예 1의 방법과 비교하면 이러한 대안적인 구현은 일부 시나리오에서 제한된다. 이 방법은 PPS의 파티션 제약만 시그널링한다. 이는 여러 영상이 동일한 PPS를 참조하는 경우 영상별로 파티션 복잡성과 파티션의 코딩 이득 간의 트레이드오프를 조정할 수 없음을 의미한다. 또한 조정이 주요 영상에만 필요한 경우이 방법은 PPS에서 중복 정보(redundant information)를 시그널링할 것이다.
복수의 파티션 제약 구문 요소는 파라미터 세트(예를 들어, PPS, VPS, SPS) 레벨 또는 헤더(예를 들어, 영상 헤더, 슬라이스 헤더 또는 타일 헤더)에서 시그널링된다.
본 개시 내용의 실시예 2에서:
실시예, 수단
· 파티션 고급 구문 제약 요소는 SPS에서 시그널링될 수 있다.
· 분할 영역 고급 구문 제약 요소는 Slice 헤더에서 오버라이딩될 수 있다.
· 파티션 고급 구문 제약 요소는 디폴트 값을 사용할 수 있다.
· BT 및 TT는 SPS에서 디스에이블될 수 있다.
· 슬라이스 헤더에서 BT 및 TT를 디스에이블될 수 있다.
· BT 및 TT 인에이블(디스에이블) 플래그는 SPS에서 시그널링되고 슬라이스 헤더에서 오버라이드할 수 있다.
기술 이점 (예를 들어, SPS에서의 시그널링, 슬라이스 헤더에서의 오버라이딩): 고수준 파티션 제약 조건은 파티션 복잡성과 파티션의 코딩 효율성 간의 트레이드오프를 제어한다. 본 발명은 개별 슬라이스에 대한 트레이드오프를 제어할 수 있는 유연성을 보장한다. 디폴트 값 및 Bt Tt 인에이블링(디스에이블링 기능)의 경우 요소를 더 유연하게 제어할 수 있다.
인코더와 디코딩 모두 동일한 (대응하는) 연산을 수행한다.
선행 기술을 기반으로 한 해당 수정은 다음과 같다:
수정된 시퀀스 파라미터 세트 RBSP 구문 ([JVET-K1001-v4]의 섹션 7.3.2.1)
[Ed. (BB): 예비 기본 SPS, 추가 연구 및 추가 사양 개발 보류]
수정된 슬라이스 헤더 구문 ([JVET-K1001-v4]의 섹션 7.3.3)
[Ed. (BB): 예비 기본 슬라이스 헤더, 추가 연구 및 추가 사양 개발 보류]
...
수정된 시퀀스 파라미터 세트 RBSP 의미론 ([JVET-K1001-v4]의 섹션 7.4.3.1)
...
1과 같은 partition_constraint_control_present_flag는 SPS에서 파티션 제약 제어 구문 요소가 있음 지정한다. 0과 같은 partition_constraint_control_present_flag는 SPS에서 파티션 제약 제어 구문 요소가 없음을 지정한다.
1과 같은 sps_btt_enabled_flag는 slice_btt_enable_flag는 slice_btt_enable_flag가 없는 SPS를 참조하는 슬라이스에 대해 다중-유형 트리 파티션의 작업이 적용되는 것을 지정한다. 0과 같은 sps_btt_enabled_flag는 slice_btt_enable_flag가 없는 SPS를 참조하는 슬라이스에 대해 다중-유형 트리 파티션의 작업이 적용되는 것을 지정한다. 존재하지 않는 경우, sps_btt_enabled_flag의 값은 1과 같은 것으로 추정된다.
1과 같은 partition_constraint_override_enabled_flag는 SPS를 참조하는 슬라이스의 슬라이스 헤더에 partition_constraint_override_flag가 있음을 지정한다. 0과 같은 partition_constraint_override_enabled_flag는 SPS를 참조하는 슬라이스의 슬라이스 헤더에 partition_constraint_override_flag가 없음을 지정한다. 존재하지 않는 경우, partition_constraint_override_enabled_flag의 값은 0과 같은 것으로 추정된다.
sps_log2_min_qt_size_intra_slices_minus2는 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기의 초기 값이 SPS를 참조하는 슬라이스의 슬라이스 헤더에 있는 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기로 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 2 (I)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 SPS에서 최소 루마 크기의 초기 값을 지정한다. log2_min_qt_size_intra_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다. 존재하지 않는 경우, sps_log2_min_qt_size_intra_slices_minus2의 값은 0과 같은 것으로 추정된다.
sps_log2_min_qt_size_inter_slices_minus2는 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기의 초기 값이 SPS를 참조하는 슬라이스의 슬라이스 헤더에 있는 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기로 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 (P)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 SPS에서 최소 루마 크기의 초기 값을 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다. 존재하지 않는 경우 sps_log2_min_qt_size_inter_slices_minus2의 값은 0과 같은 것으로 추정된다.
sps_max_mtt_hierarchy_depth_inter_slices는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 최대 계층 깊이의 최대 계층 깊이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이에 의해 오버라이딩되는 한, SPS를 참조하는 slice_type이 0 (B) 또는 1 (P)인 슬라이스에서 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 SPS의 최대 계층 깊이의 초기 값을 지정한다. max_mtt_hierarchy_depth_inter_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우, the sps_btt_enabled_flag가 1이면
sps_max_mtt_hierarchy_depth_inter_slices의 값은 3과 같은 것으로 추정된다.
그렇지 않으면
sps_max_mtt_hierarchy_depth_inter_slices의 값은 0과 같은 것으로 추정된다.
sps_max_mtt_hierarchy_depth_intra_slices는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 최대 계층 깊이의 최대 계층 깊이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이에 의해 오버라이딩되는 한, slice_type이 SPS를 참조하는 2 (I)인 슬라이스에서 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 SPS의 최대 계층 깊이의 초기 값을 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우,
sps_btt_enabled_flag가 1이면
sps_max_mtt_hierarchy_depth_intra_slices의 값은 3과 같은 것으로 추정된다.
그렇지 않으면
sps_max_mtt_hierarchy_depth_intra_slices의 값은 0과 같은 것으로 추정된다.
sps_log2_diff_ctu_max_bt_size_intra_slices는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 SPS에서 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이의 초기 값이 SPS를 참조하는 슬라이스의 슬라이스 헤더에 있는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이에 의해 오버라이딩되는 한, slice_type이 SPS를 참조하는 2 (I)인 슬라이스에서 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 SPS에서 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이의 초기 값을 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우,
sps_btt_enabled_flag가 1이면
sps_log2_diff_ctu_max_bt_size_intra_slices의 값은 2와 같은 것으로 추정된다.
그렇지 않으면
sps_log2_diff_ctu_max_bt_size_intra_slices의 값은 CtbLog2SizeY-MinCbLog2SizeY와 같은 것으로 추정된다.
sps_log2_diff_ctu_max_bt_size_inter_slices는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 SPS에서 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이의 초기 값이 SPS를 참조하는 슬라이스의 슬라이스 헤더에 있는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB와 최대 루마 크기(너비 또는 높이) 간의 차이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 ( P)인 슬라이스에서 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 SPS에서 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이의 초기 값을 지정한다. 이 두 값 사이의 차이로 무시되지 않는 한 SPS를 참조한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우,
sps_btt_enabled_flag가 1이면
sps_log2_diff_ctu_max_bt_size_inter_slices의 값은 0과 같은 것으로 추정된다.
그렇지 않으면
sps_log2_diff_ctu_max_bt_size_inter_slices의 값은 CtbLog2SizeY-MinCbLog2SizeY와 같은 것으로 추정된다.
...
수정된 슬라이스 헤더 의미론 ([JVET-K1001-v4]의 섹션 7.4.4)
...
1과 같은 partition_constraint_override_flag는 파티션 제약 파라미터가 슬라이스 헤더에 있음을 지정한다. 0과 같은 partition_constraint_override_flag는 partititon cosntraints 파라미터가 슬라이스 헤더에 없음을 지정한다. 존재하지 않는 경우 partition_constraints_override_flag의 값은 0과 같은 것으로 추정된다.
1과 같은 slice_btt_enabled_flag는 다중-유형 트리 파티션의 작업이 현재 슬라이스에 적용된다는 것을 지정한다. 0과 같은 slice_btt_enabled_flag는 다중-유형 트리 파티션의 작업이 현재 슬라이스에 적용되지 않는다는 것을 지정한다. slice_btt_enabled_flag가 없으면 sps_btt_enabled_flag와 동일한 것으로 추정된다.
log2_min_qt_size_minus2 plus 2는 현재 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다. 존재하지 않는 경우 log2_min_qt_size_minus2의 값은 slice_type이 2 (I)이면 sps_log2_min_qt_size_intra_slices_minus2와 동일한 것으로 추정되고 slice_type 0 (B) 또는 1 (P)이면 sps_log2_min_qt_size_inter_slices_minus2인 것으로 추정된다.
max_mtt_hierarchy_depth는 현재 슬라이스에 대한 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우 max_mtt_hierarchy_depth의 값은 slice_type이 2 (I)이면 sps_max_mtt_hierarchy_depth_intra_slices와 같은 것으로 추정되고, slice_type이 0 (B) 또는 1 (P)이면 sps_max_mtt_hierarchy_depth_inter_slices와 같은 것으로 추정된다.
log2_diff_ctu_max_bt_size는 현재 슬라이스에 대해 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우 log2_diff_ctu_max_bt_size의 값은 slice_type이 2 (I)이면 sps_log2_diff_ctu_max_bt_size_intra_slices와 같은 것으로 추정되고 slice_type이 (B) 또는 1 (P)이면 sps_log2_diff_ctu_max_bt_size_Pinter_slices인 것으로 추정된다.
변수 MinQtLog2SizeY, MaxBtLog2SizeY, MinBtLog2SizeY, MaxTtLog2SizeY, MinTtLog2SizeY, MaxBtSizeY, MinBtSizeY, MaxTtSizeY, MinTtSizeY 및 MaxMttDepth는 다음과 같이 유도된다:
MinQtLog2SizeY = log2_min_qt_size_minus2 + 2
(7-25)
MaxBtLog2SizeY = CtbLog2SizeY - log2_diff_ctu_max_bt_size
(7-26)
MinBtLog2SizeY = MinCbLog2SizeY
(7-27)
MaxTtLog2SizeY = ( slice_type = = I ) ? 5 : 6
(7-28)
MinTtLog2SizeY = MinCbLog2SizeY
(7-29)
MinQtSizeY = 1 << MinQtLog2SizeY
(7-30)
MaxBtSizeY = 1 << MaxBtLog2SizeY
(7-31)
MinBtSizeY = 1 << MinBtLog2SizeY
(7-32)
MaxTtSizeY = 1 << MaxTtLog2SizeY
(7-33)
MinTtSizeY = 1 << MinTtLog2SizeY
(7-34)
MaxMttDepth = 1 << max_mtt_hierarchy_depth
(7-35)
본 개시 내용의 실시예 3에서:
MaxTTSizeY (삼진 스플리팅을 사용하여 분할될 수 있는 코딩 블록의 최대 루마 크기(폭 또는 높이))가 SPS (또는 다른 파라미터 세트 또는 슬라이스 헤더)에서 시그널링될 수 있으면, 실시예 1 또는 실시예 2는 다른 위에서 언급한 파티셔닝 파라미터의 경우와 동일한 방식으로 적용될 수 있다.
기술 이점: MaxTtSizeY 구문 요소의 지표를 시그널링하기 위한 본 발명은 요소를 제어하는 데 더 많은 유연성이 있음이 확실하다.
인코더와 디코딩 모두 동일한 (대응하는) 연산을 수행한다.
구문 변경은 실시예 1 또는 실시예 2를 기반으로 한다.
수정된 시퀀스 파라미터 세트 RBSP 구문 ([JVET-K1001-v4]의 섹션 7.3.2.1)
수정된 슬라이스 헤더 구문 ([JVET-K1001-v4]의 섹션 7.3.3)
[Ed. (BB): 예비 기본 슬라이스 헤더, 추가 연구 및 추가 사양 개발 보류]
본 개시 내용의 실시예 4에서:
실시예 2의 btt_enabled_flag를 bt_enalbed_flag 및 tt_eabled_flag로 분리하여 bt 및 tt 스플리팅을 개별적으로 인에이블 또는 디스에이블한다.
기술 이점: BT 인에이블링 플래그 및 TT 인에이블링 플래그를 개별적으로 시그널링하면 파티션 제약 구문 요소를 제어하는 더 많은 유연성을 제공한다.
인코더와 디코딩 모두 동일한 (대응하는) 연산을 수행한다.
실시예 2에 기초한 구문 및 의미론 변경:
수정된 시퀀스 파라미터 세트 RBSP 구문 ([JVET-K1001-v4]의 섹션 7.3.2.1)
[Ed. (BB): 예비 기본 SPS, 추가 연구 및 추가 사양 개발 보류]
수정된 슬라이스 헤더 구문 ([JVET-K1001-v4]의 섹션 7.3.3)
[Ed. (BB): 예비 기본 슬라이스 헤더, 추가 연구 및 추가 사양 개발 보류]
...
시퀀스 파라미터 세트
RBSP 의미론 ([JVET-K1001-v4]의 섹션 7.4.3.1)
...
1과 같은 partition_constraint_control_present_flag는 SPS에서 파티션 제약 제어 구문 요소의 존재를 지정한다. 0과 같은 partition_constraint_control_present_flag는 SPS에 파티션 제약 제어 구문 요소가 없음을 지정한다.
1과 같은 sps_bt_enabled_flag는 slice_bt_enable_flag가 없는 SPS를 참조하는 슬라이스에 이진 트리 파티션의 작업이 적용되는 것을 지정한다. 0과 같은 sps_bt_enabled_flag는 slice_bt_enable_flag가 없는 SPS를 참조하는 슬라이스에 대해 이진 트리 파티션의 작업이 적용되지 않는 것을 지정한다. 존재하지 않는 경우 sps_bt_enabled_flag의 값은 1과 같은 것으로 추정된다.
1과 같은 sps_tt_enabled_flag는 slice_tt_enable_flag가 없는 SPS를 참조하는 슬라이스에 삼진 트리 파티션의 작업이 적용되는 것을 지정한다. 0과 같은 sps_tt_enabled_flag는 slice_tt_enable_flag가 없는 SPS를 참조하는 슬라이스에 삼진 트리 파티션의 작업이 적용되지 않는 것을 지정한다. 존재하지 않는 경우 sps_tt_enabled_flag의 값은 1과 같은 것으로 추정된다.
1과 같은 partition_constraint_override_enabled_flag는 SPS를 참조하는 슬라이스의 슬라이스 헤더에 partition_constraint_override_flag가 있음을 지정한다. 0과 같은 partition_constraint_override_enabled_flag는 SPS를 참조하는 슬라이스의 슬라이스 헤더에 partition_constraint_override_flag가 없음을 지정한다. 존재하지 않는 경우 partition_constraint_override_enabled_flag의 값은 0과 같은 것으로 추정된다.
sps_log2_min_qt_size_intra_slices_minus2 plus 2는 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 디폴트 최소 루마 크기가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 있는 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기에 의해 오버라이딩되지 않는 한, slice_type가 SPS를 참조하는 2 (I)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인해 발생하는 리프 블록의 디폴트 최소 루마 크기를 지정한다. log2_min_qt_size_intra_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다. 존재하지 않는 경우 sps_log2_min_qt_size_intra_slices_minus2의 값은 0과 같은 것으로 추정된다.
sps_log2_min_qt_size_inter_slices_minus2 plus 2는 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 디폴트 최소 루마 크기가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 있는 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 (P)인 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인해 리프 블록의 디폴트 최소 루마 크기를 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다. 존재하지 않는 경우 sps_log2_min_qt_size_inter_slices_minus2의 값은 0과 같은 것으로 추정된다.
sps_max_mtt_hierarchy_depth_inter_slices는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 디폴트 최대 계층 깊이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 최대 계층 깊이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 (P)인 슬라이스에서 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위의 디폴트 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_inter_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우
sps_bt_enabled_flag가 1이거나 sps_tt_enabled_flag가 1이면
sps_max_mtt_hierarchy_depth_inter_slices의 값은 3과 같은 것으로 추정된다.
그렇지 않으면
sps_max_mtt_hierarchy_depth_inter_slices의 값은 0과 같은 것으로 추정된다.
sps_max_mtt_hierarchy_depth_intra_slices는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 디폴트 최대 계층 깊이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 최대 계층 깊이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 2 (I)인 슬라이스에서 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위에 대한 디폴트 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우
sps_btt_enabled_flag가 1인 경우 sps_tt_enabled_flag는 1이면
sps_max_mtt_hierarchy_depth_intra_slices의 값은 3과 같은 것으로 추정된다.
그렇지 않으면
sps_max_mtt_hierarchy_depth_intra_slices의 값은 0과 같은 것으로 추정된다.
sps_log2_diff_ctu_max_bt_size_intra_slices는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 2 (I)인 슬라이스에서 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우
sps_bt_enabled_flag가 1이면
sps_log2_diff_ctu_max_bt_size_intra_slices의 값은 2와 같은 것으로 추정된다.
그렇지 않으면
sps_log2_diff_ctu_max_bt_size_intra_slices의 값은 CtbLog2SizeY-MinCbLog2SizeY와 같은 것으로 추정된다.
sps_log2_diff_ctu_max_bt_size_inter_slices는 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 이진 스플리팅을 사용하여 분할될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이로 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 (P)인 슬라이스에서 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이)와 간의 디폴트 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우
sps_bt_enabled_flag가 1이면
sps_log2_diff_ctu_max_bt_size_inter_slices의 값은 0과 같은 것으로 추정된다.
그렇지 않으면
sps_log2_diff_ctu_max_bt_size_inter_slices의 값은 CtbLog2SizeY-MinCbLog2SizeY와 같은 것으로 추정된다.
sps_log2_diff_ctu_max_tt_size_intra_slicessps_log2_diff_ctu_max_tt_size_intra_slices는 삼진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 삼진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이)의 차이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 2 (I)인 슬라이스에서 삼진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이를 지정한다. sps_log2_diff_ctu_max_tt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우
sps_tt_enabled_flag가 1이면
sps_log2_diff_ctu_max_tt_size_intra_slices의 값은 2와 같은 것으로 추정된다.
그렇지 않으면
sps_log2_diff_ctu_max_tt_size_intra_slices의 값은 CtbLog2SizeY-MinCbLog2SizeY와 같은 것으로 추정된다.
sps_log2_diff_ctu_max_tt_size_inter_slices는 삼진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 디폴트 차이가 SPS를 참조하는 슬라이스의 슬라이스 헤더에 존재하는 삼진 스플리팅을 사용하여 분할될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이)의 차이에 의해 오버라이딩되지 않는 한, slice_type이 SPS를 참조하는 0 (B) 또는 1 (P)인 슬라이스에서 삼진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 최대 루마 크기(너비 또는 높이)와 루마 CTB 크기 간의 디폴트 차이를 지정한다. log2_diff_ctu_max_tt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우
sps_tt_enabled_flag가 1이면
sps_log2_diff_ctu_max_tt_size_inter_slices의 값은 1과 같은 것으로 추정된다.
그렇지 않으면
sps_log2_diff_ctu_max_tt_size_inter_slices의 값은 CtbLog2SizeY-MinCbLog2SizeY와 같은 것으로 추정된다.
...
수정된 슬라이스 헤더 의미론 ([JVET-K1001-v4]의 섹션 7.4.4)
...
1과 같은 partition_constraint_override_flag는 파티션 제약 파라미터가 슬라이스 헤더에 있음을 지정한다. 0과 같은 partition_constraint_override_flag는 파티션 cosntraints 파라미터가 슬라이스 헤더에 없음을 지정한다. 존재하지 않을 경우 parititon_constraints_override_flag의 값은 0과 같은 것으로 추정된다.
1과 같은 slice_btt_enabled_flag는 다중-유형 트리 파티션의 작업이 현재 슬라이스에 적용되지 않는 것을 지정한다. 0과 같은 slice_btt_enabled_flag는 다중-유형 트리 파티션의 작업이 현재 슬라이스에 적용되는 것을 지정한다. slice_btt_enabled _flag가 없으면 sps_btt_enabled_flag와 같은 것으로 추정된다.
log2_min_qt_size_minus2 plus 2는 현재 슬라이스에서 CTU의 쿼드트리 스플리팅으로 인한 리프 블록의 최소 루마 크기를 지정한다. log2_min_qt_size_inter_slices_minus2의 값은 0 내지 CtbLog2SizeY - 2(포함)의 범위에 있어야 한다. 존재하지 않는 경우 log2_min_qt_size_minus2의 값은 slice_type이 2 (I)이면 sps_log2_min_qt_size_intra_slices_minus2와 동일한 것으로 추정되고 slice_type이 0 (B) 또는 1 (P)이면 sps_log2_min_qt_size_inter_slices_minus2인 것으로 추정된다.
max_mtt_hierarchy_depth는 현재 슬라이스에 대한 쿼드트리 리프의 다중-유형 트리 스플리팅으로 인한 코딩 단위의 최대 계층 깊이를 지정한다. max_mtt_hierarchy_depth_intra_slices의 값은 0 내지 CtbLog2SizeY-MinTbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우 max_mtt_hierarchy_depth의 값은 slice_type이 2 (I)이면 sps_max_mtt_hierarchy_depth_intra_slices와 같은 것으로 추정되고, slice_type이 0 (B) 또는 1 (P)이면 sps_max_mtt_hierarchy_depth_inter_slices와 같은 것으로 추정된다.
log2_diff_ctu_max_bt_size는 현재 슬라이스에 대해 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_bt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우 log2_diff_ctu_max_bt_size의 값은 slice_type이 2 (I)이면 sps_log2_diff_ctu_max_bt_size_intra_slices와 같은 것으로 추정되고 slice_type이 0 (B) 또는 1 (P)이면 sps_log2_diff_ctu_max_bt_size_Pinter_slices인 것으로 추정된다.
log2_diff_ctu_max_tt_size는 현재 슬라이스에 대해 이진 스플리팅을 사용하여 스플리팅될 수 있는 코딩 블록의 루마 CTB 크기와 최대 루마 크기(너비 또는 높이) 간의 차이를 지정한다. log2_diff_ctu_max_tt_size의 값은 0 내지 CtbLog2SizeY-MinCbLog2SizeY(포함)의 범위에 있어야 한다. 존재하지 않는 경우 log2_diff_ctu_max_tt_size의 값은 slice_type이 2 (I)이면 sps_log2_diff_ctu_max_tt_size_intra_slices와 같은 것으로 추정되고 slice_type이 0 (B)또는 1 (P)이면 sps_log2_diff_ctu_max_tt_size_inter_slices것으로 추정된다.
변수 MinQtLog2SizeY, MaxBtLog2SizeY, MinBtLog2SizeY, MaxTtLog2SizeY, MinTtLog2SizeY, MaxBtSizeY, MinBtSizeY, MaxTtSizeY, MinTtSizeY 및 MaxMttDepth는 다음과 같이 유도된다:
MinQtLog2SizeY = log2_min_qt_size_minus2 + 2
(7-25)
MaxBtLog2SizeY = CtbLog2SizeY - log2_diff_ctu_max_bt_size
(7-26)
MinBtLog2SizeY = MinCbLog2SizeY
(7-27)
MaxTtLog2SizeY = CtbLog2SizeY *?*log2_diff_ctu_max_tt_size
(7-28)
MinTtLog2SizeY = MinCbLog2SizeY
(7-29)
MinQtSizeY = 1 << MinQtLog2SizeY
(7-30)
MaxBtSizeY = 1 << MaxBtLog2SizeY
(7-31)
MinBtSizeY = 1 << MinBtLog2SizeY
(7-32)
MaxTtSizeY = 1 << MaxTtLog2SizeY
(7-33)
MinTtSizeY = 1 << MinTtLog2SizeY
(7-34)
MaxMttDepth = 1 << max_mtt_hierarchy_depth
(7-35)
도 10은 디코딩 장치에 의해 구현된 비디오 비트스트림의 대응하는 디코딩 방법을 도시하며, 여기서 비디오 비트스트림은 이미지 영역 및 이미지 영역의 이미지 영역 헤더를 나타내는 데이터를 포함한다. 디코딩 방법은 비디오 비트스트림으로부터 오버라이드 플래그(partition_constraint_override_flag)를 획득하는 단계(S110); 오버라이드 플래그의 값이 오버라이딩 값(예를 들어, 1)인 경우, 이미지 영역 헤더로부터 이미지 영역에 대한 제1 파티션 제약 정보를 획득하는 단계(S120); 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계(S130)를 포함한다. 플래그가 설정되지 않은 경우 파티션 제약 정보는 이미지 영역 헤더와 다른 소스에서 획득할 수 있다. 이미지 영역은 슬라이스 또는 타일일 수 있다.
도 11은 도 10의 흐름도를 통합하는 흐름도를 도시한다. 또한, 흐름도에 예시된 방법은 비디오 비트스트림으로부터 오버라이드 인에이블 플래그(partition_constraint_override_enabled_flag)를 획득하는 단계(S210); 여기서 오버라이드 인에이블 플래그의 값이 인에이블링 값(예를 들어, 1)인 경우, 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계(S110)를 포함한다. 또한, 오버라이드 플래그의 값이 오버라이딩 값이 아닐 때 (예를 들어, 오버라이드 플래그의 값이 0인 경우), 이미지 영역의 블록을 파티셔닝하는 단계(S230)는 파라미터 세트로부터 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 수행될 수 있다. 또한, 오버라이드 인에이블 플래그의 값이 디스에이블링 값일 때(예를 들어, 오버라이드 인에이블 플래그의 값이 0일 때), 이미지 영역의 블록을 파티셔닝하는 단계(S230)는 파라미터 세트로부터 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 수행될 수 있다.
본 발명의 실시예의 구체적인 특징에 대해서는 위의 디코딩 방법 실시예를 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다.
도 12는 비디오 비트스트림을 디코딩하기 위한 디코더(1200)를 도시한다. 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함한다. 디코더는: 비디오 비트스트림으로부터 오버라이드 플래그를 획득하기 위한 오버라이드 결정 유닛(1210); 오버라이드 플래그의 값이 오버라이딩 값일 때, 이미지 영역 헤더로부터 이미지 영역에 대한 제1 파티션 제약 정보를 획득하기 위한 파티션 제약 결정 유닛(1220); 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하기 위한 블록 파티셔닝 유닛(1230)을 포함한다.
본 발명의 실시예에서 디코더(1200)의 유닛의 특정 기능에 대해서는 본 발명의 디코딩 방법 실시예의 관련 설명을 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다.
디코더(1200)의 유닛은 소프트웨어 또는 회로로 구현될 수 있다.
디코더(1200)는 디코더(30), 비디오 코딩 장치(400) 또는 장치(500), 또는 디코더(30), 비디오 코딩 장치(400) 또는 장치(500)의 일부일 수 있다.
인코더(1300)는 인코더(20), 비디오 코딩 장치(400) 또는 장치(500), 또는 인코더(20), 비디오 코딩 장치(400) 또는 장치(500)의 일부일 수 있다.
도 13은 비디오 비트스트림의 인코딩을 위한 인코더(1300)를 도시하며, 여기서 비디오 비트스트림은 이미지 영역 및 이미지 영역의 이미지 영역 헤더를 나타내는 데이터를 포함한다. 인코더는: 이미지 영역의 블록을 파티셔닝하는 것이 이미지 영역 헤더의 제1 파티션 제약 정보에 따른 것인지를 결정하는 분할 결정 유닛 (1310); 상기 블록 파티셔닝이 상기 제1 파티션 제약 정보에 따른 것으로 결정되면, 상기 이미지 영역의 블록을 제1 파티션 제약 정보에 따라 파티셔닝하기 위한 블록 파티셔닝 유닛(1320); 오버라이드 플래그의 값을 오버라이딩 값으로 설정하는 오버라이드 플래그 설정 유닛(1330); 및 오버라이드 플래그를 비디오 비트스트림에 삽입하기 위한 비트스트림 생성기(1340)를 포함한다.
본 발명의 실시예에서 인코더(1300)의 유닛의 구체적인 기능은 본 발명의 인코딩 방법 실시예의 관련 설명을 참조한다. 자세한 내용은 여기서 다시 설명하지 않습니다.
인코더(1300)의 유닛은 소프트웨어 또는 회로로 구현될 수 있다.
인코더(1300)는 인코더(20), 비디오 코딩 장치(400) 또는 장치(500), 또는 인코더(20), 비디오 코딩 장치(400) 또는 장치(500)의 일부일 수 있다.
도 14a는 인코딩 장치에 의해 구현된 비디오 비트스트림의 인코딩 방법의 흐름도를 도시하며, 여기서 비디오 비트스트림은 이미지 영역 및 이미지 영역의 이미지 영역 헤더를 나타내는 데이터를 포함한다. 인코딩 방법은: 이미지 영역의 블록을 파티셔닝하는 것이 이미지 영역 헤더의 제1 파티션 제약 정보에 따른 것인지를 결정하는 단계(S310); 블록 파티셔닝이 제1 파티션 제약 정보에 따른 것으로 결정되면(단계 S310 내지 "예"), 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계(S320) 및 오버라이드 플래그의 값을 오버라이딩 값으로 설정하는 단계(S325); 및 오버라이드 플래그의 데이터를 비디오 비트스트림에 포함시키는 단계(S330)를 포함한다.
일부 실시예에서, 블록 파티셔닝이 제1 파티션 제약 정보에 따르지 않는다고 결정되면(단계 S310 내지 "아니오"), 제2 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하고(S365) 그리고 오버라이드 플래그의 값을 오버라이드 값에 설정한다(S365).
도 14b는 제1 파티션 제약 정보에 따라 블록을 파티셔닝할 수 있는지를 결정하는 단계(S370)를 포함하는 인코딩 방법을 도시한다. 제1 파티션 제약 정보에 따라 블록을 파티셔닝할 수 있는 것으로 결정될 때, 방법은 오버라이드 활성화된 플래그의 값을 인에이블링 값으로 설정하는 단계; 및 비디오 비트스트림에 오버라이드 인에이블 플래그의 데이터를 포함시키는 단계(S350)를 포함한다. 또한, 제1 파티션 제약 정보에 따른 블록 파티셔닝이 가능하다고 결정되면, 이미지 영역의 블록 파티셔닝이 이미지 영역 헤더의 제1 파티션 제약 정보에 따른 것인지를 결정한다(S310).
일부 예시적인 실시예에서, 제1 파티션 제약 정보에 따라 블록을 파티셔닝할 수 없는 것으로 (즉, 디스에이블된 것으로) 결정될 때, 방법은 오버라이드 인에이블 플래그의 값을 놋 인에이블(디스에이블) 값(not enabling (disabling) value)으로 설정하는 단계(S380)를 포함한다.
본 발명의 실시예의 구체적인 특징에 대해서는 위의 디코딩 방법 실시예를 참조한다. 자세한 내용은 여기서 다시 설명하지 않는다.
다음은 전술한 실시예에서 나타낸 인코딩 방법 및 디코딩 방법의 적용 및 이를 사용하는 시스템에 대한 설명이다.
도 14는 콘텐츠 공급 서비스를 실현하기 위한 콘텐츠 공급 시스템(3100)을 나타내는 블록도이다. 이 콘텐츠 공급 시스템(3100)은 캡처 장치(3102), 단말 장치(3106)를 포함하고, 선택적으로 디스플레이(3126)를 포함한다. 캡처 장치(3102)는 통신 링크(3104)를 통해 단말 장치(3106)와 통신한다. 통신 링크는 위에서 설명된 통신 채널(13)을 포함할 수 있다. 통신 링크(3104)는 WIFI, 이더넷, 케이블, 무선(3G/4G/5G), USB 또는 이들의 임의의 종류의 조합 등을 포함하지만 이에 제한되지 않는다.
캡처 장치(3102)는 데이터를 생성하고, 상기 실시예에서 도시된 바와 같은 인코딩 방법으로 데이터를 인코딩할 수 있다. 대안적으로, 캡처 장치(3102)는 데이터를 스트리밍 서버(도면에 도시되지 않음)에 분배할 수 있고, 서버는 데이터를 인코딩하고 인코딩된 데이터를 단말 장치(3106)로 전송한다. 캡처 장치(3102)는 카메라, 스마트 폰 또는 패드, 컴퓨터 또는 노트북, 화상 회의 시스템, PDA, 차량 탑재 장치 또는 이들의 조합 등을 포함하지만 이에 제한되지는 않는다. 예를 들어, 캡처 장치(3102)는 전술한 바와 같이 소스 장치(12)를 포함할 수 있다. 데이터가 비디오를 포함하는 경우, 캡처 장치(3102)에 포함된 비디오 인코더(20)는 실제로 비디오 인코딩 처리를 수행할 수 있다. 데이터가 오디오(즉, 음성)를 포함하는 경우, 캡처 장치(3102)에 포함된 오디오 인코더는 실제로 오디오 인코딩 처리를 수행할 수 있다. 일부 실제 시나리오를 위해, 캡처 장치(3102)는 인코딩된 비디오 및 오디오 데이터를 함께 다중화함으로써 분배한다. 예를 들어 화상 회의 시스템과 같은 다른 실제 시나리오의 경우 인코딩된 오디오 데이터와 인코딩된 비디오 데이터는 다중화되지 않는다. 캡처 장치(3102)는 인코딩된 오디오 데이터 및 인코딩된 비디오 데이터를 단말 장치(3106)에 개별적으로 배포한다.
콘텐츠 공급 시스템(3100)에서 단말 장치(310)는 인코딩된 데이터를 수신하여 재생한다. 단말 장치(3106)는 전술한 인코딩된 데이터를 디코딩할 수 있는 스마트 폰 또는 패드(3108), 컴퓨터 또는 랩탑(3110), 네트워크 비디오 레코더(NVR)/디지털 비디오 레코더(DVR)(3112), TV(3114), 셋톱 박스(STB)(3116), 화상 회의 시스템(3118), 비디오 감시 시스템(3120), 퍼스널 디지털 어시스턴트(Personal Digital Assistant, PDA)(3122), 차량 탑재 장치(3124), 또는 이들 중 임의의 조합과 같은 데이터 수신 및 복구 기능을 갖춘 장치 등이될 수 있다. 예를 들어, 단말 장치(3106)는 전술한 바와 같이 목적지 장치(14)를 포함할 수 있다. 인코딩된 데이터가 비디오를 포함하는 경우, 단말 장치에 포함된 비디오 디코더(30)가 비디오 디코딩을 수행하기 위해 우선 순위를 갖는다. 인코딩된 데이터가 오디오를 포함하는 경우, 단말 장치에 포함된 오디오 디코더가 오디오 디코딩 처리를 수행하기 위해 우선 순위를 갖는다.
디스플레이가 있는 단말 장치의 경우(예를 들어, 스마트 폰 또는 패드(3108), 컴퓨터 또는 노트북(3110), 네트워크 비디오 레코더(NVR)/디지털 비디오 레코더(DVR)(3112), TV(3114), 퍼스널 디지털 어시스턴트(Personal Digital Assistant, PDA)(3122) 또는 차량 탑재된 장치(3124)에서, 단말 장치는 디코딩된 데이터를 디스플레이에 공급할 수 있다. 디스플레이가 없는 단말 장치, 예를 들어, STB(3116), 화상 회의 시스템(3118) 또는 비디오 감시 시스템(3120)의 경우, 외부 디스플레이(3126)가 내부에 접촉되어 디코딩된 데이터를 수신하고 표시한다.
본 시스템의 각 장치가 인코딩 또는 디코딩을 수행할 때, 전술한 실시예에 도시된 바와 같이 영상 인코딩 장치 또는 영상 디코딩 장치가 사용될 수 있다.
도 15는 단말 장치(3106)의 일례의 구조를 도시한 도면이다. 단말 장치(3106)가 캡처 장치(3102)로부터 스트림을 수신한 후, 프로토콜 진행 유닛(3202)은 스트림의 전송 프로토콜을 분석한다. 프로토콜에는 실시간 스트리밍 프로토콜(Real Time Streaming Protocol, RTSP), 하이퍼 텍스트 트랜스퍼 프로토콜(Hyper Text Transfer Protocol, HTTP), HTTP 라이브 스트리밍 프로토콜(HTTP Live Streaming Protocol, HLS), MPEG-DASH, 실시간 트랜스포트 프로토콜(Real-time Transport Protocol, RTP), 실시간 메시징 프로토콜(Real Time Messaging Protocol, RTMP), 또는 이들의 임의의 종류의 조합 이가 포함되지만 이에 국한되지는 않는다.
프로토콜 진행 유닛(3202)이 스트림을 처리한 후 스트림 파일이 생성된다. 파일은 역 다중화 유닛(3204)으로 출력된다. 역 다중화 유닛(3204)은 다중화된 데이터를 인코딩된 오디오 데이터와 인코딩된 비디오 데이터로 분리할 수 있다. 전술한 바와 같이, 예를 들어 화상 회의 시스템과 같은 일부 실제 시나리오의 경우, 인코딩된 오디오 데이터와 인코딩된 비디오 데이터는 다중화되지 않는다. 이 상황에서, 인코딩된 데이터는 디 멀티플렉싱 유닛(3204)을 통하지 않고 비디오 디코더(3206) 및 오디오 디코더(3208)로 전송된다.
역 다중화 처리를 통해 비디오 ES(Elementary Stream), 오디오 ES 및 선택적으로 자막이 생성된다. 전술한 실시예에서 설명된 비디오 디코더(30)를 포함하는 비디오 디코더(3206)는 전술한 실시예에 도시된 디코딩 방법에 의해 비디오 ES를 디코딩하여 비디오 프레임을 생성하고, 이 데이터를 동기 유닛(3212)에 공급한다. 오디오 디코더(3208)는 오디오 ES를 디코딩하여 오디오 프레임을 생성하고 이 데이터를 동기 유닛(3212)에 공급한다. 대안적으로, 비디오 프레임은 동기 유닛(3212)에 공급하기 전에 버퍼(도 18에 도시되지 않음)에 저장할 수 있다. 유사하게, 오디오 프레임은 동기 유닛(3212)에 공급하기 전에 버퍼(도 18에 도시되지 않음)에 저장할 수 있다.
동기 유닛(3212)은 비디오 프레임과 오디오 프레임을 동기화하고, 비디오/오디오를 비디오/오디오 디스플레이(3214)에 공급한다. 예를 들어, 동기 유닛(3212)은 비디오 및 오디오 정보의 프리젠테이션을 동기화한다. 정보는 코딩된 시청각 데이터의 표현과 관련된 타임 스탬프와 데이터 스트림 자체의 전달에 관한 타임 스탬프를 사용하여 구문로 코딩할 수 있다.
스트림에 자막이 포함된 경우, 자막 디코더(3210)는 자막을 디코딩하고 비디오 프레임 및 오디오 프레임과 동기화하여 비디오/오디오/자막 디스플레이(3216)에 비디오/오디오/자막을 제공한다.
본 발명은 전술한 시스템에 제한되지 않고, 전술한 실시예에서의 영상 인코딩 장치 또는 영상 디코딩 장치는 다른 시스템, 예를 들어 자동차 시스템에 통합될 수 있다.
수학 연산자
본 출원에서 사용되는 수학 연산자는 C 프로그래밍 언어에서 사용되는 연산자와 유사하다. 그러나 정수 나눗셈 및 산술 시프트 연산의 결과는 보다 정확하게 정의되고 지수 및 실수 나눗셈과 같은 추가 연산이 정의된다. 번호 매기기 및 계산 규칙은 일반적으로 0부터 시작한다. 예를 들어 "첫 번째"는 0 번째에 대응하고 "두 번째"는 1 번째에 대응한다.
논리 연산자
이하에서 논리 연산자는 다음과 같이 정의된다:
x && y x 및 y의 부울 논리 "논리곱(and)"
x | | y x 및 y의 부울 논리 "논리합(or)"
! 논리 부울 "부정(not)"
x? y:z x가 TRUE이거나 0이 아니면 y 값으로 평가된다. 그렇지 않으면 z 값으로 평가된다
관계 연산자
이하에서 관계 연산자는 다음과 같이 정의된다:
> 보다 크다
>= 크거나 같다
< 보다 작다
<= 작거나 같다
= = 같다
!= 같지 않다
관계 연산자가 값 "na"(not applicable, 해당 없음)가할당된 구문 요소 또는 변수에 적용되면 값 "na"는 구문 요소 또는 변수에 대한 고유한 값으로 처리된다. 값 "na"는 다른 값과 같지 않은 것으로 간주된다.
비트 연산자(Bit-wise operator)
이하에서 비트 연산자는 다음과 같이 정의된다:
& 비트 단위 "그리고(and)". 정수 인수에 대해 연산할 때 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때 더 짧은 인수는 0과 같은 더 많은 중요한 비트를 추가하여 확장된다.
| 비트 단위 "또는(or)". 정수 인수에 대해 연산할 때 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때 0과 같은 더 많은 중요한 비트를 추가하여 짧은 인수가 확장된다.
^ 비트 단위 "배타적 또는(exclusive or)". 정수 인수에 대해 연산할 때 정수 값의 2의 보수 표현에 대해 연산한다. 다른 인수보다 적은 비트를 포함하는 이진 인수에 대해 연산할 때 0과 같은 더 많은 중요한 비트를 추가하여 짧은 인수가 확장된다.
x >> y x를 y 이진수로 표현한 2의 보수 정수 표현의 산술 오른쪽 시프트. 이 함수는 y의 음이 아닌 정수 값에 대해서만 정의된다. 오른쪽 시프트의 결과로 MSB(최상위 비트)로 시프트된 비트는 시프트 연산 이전의 x의 MSB와 동일한 값을 갖는다.
x << y x를 y 이진수로 표현한 2의 보수 정수 표현의 산술 왼쪽 시프트. 이 함수는 y의 음이 아닌 정수 값에 대해서만 정의된다. 왼쪽 시프트의 결과로 최하위 비트(LSB)로 이동된 비트는 0과 같은 값을 갖는다.
하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능은 컴퓨터 판독 가능형 매체에 하나 이상의 명령 또는 코드로 저장되거나 전송될 수 있으며 하드웨어 기반 처리 장치에 의해 실행될 수 있다. 컴퓨터 판독 가능형 매체는 데이터 저장 매체와 같은 유형의 매체에 대응하는 컴퓨터 판독 가능형 저장 매체 또는 예를 들어 통신 프로토콜에 따라 컴퓨터 프로그램을 한 장소에서 다른 장소로 전송하는 것을 용이하게 하는 임의의 매체를 포함하는 통신 매체를 포함할 수 있다. 이러한 방식으로, 컴퓨터 판독 가능형 매체는 일반적으로 (1) 비 일시적 유형의 컴퓨터 판독 가능형 저장 매체 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수 있다. 데이터 저장 매체는 본 개시에 설명된 기술의 구현을 위한 명령, 코드 및/또는 데이터 구조를 검색하기 위해 하나 이상의 컴퓨터 또는 하나 이상의 프로세서에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독 가능형 매체를 포함할 수 있다.
제한이 아닌 예로서, 이러한 컴퓨터 판독 가능형 저장 매체는 RAM, ROM, EEPROM, CD-ROM 또는 기타 광학 디스크 저장 장치, 자기 디스크 저장 장치 또는 기타 자기 저장 장치, 플래시 메모리, 또는 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 저장하는 데 사용할 수 있으면서 컴퓨터에서 액세스할 수 있는 임의의 다른 매체를 포함할 수 있다. 또한 모든 연결을 컴퓨터 판독 가능형 매체라고 한다. 예를 들어, 동축 케이블, 광섬유 케이블, 트위스트 페어, 디지털 가입자 회선(digital subscriber line, DSL) 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술을 사용하여 웹 사이트, 서버 또는 기타 원격 소스에서 명령이 전송되는 경우 동축 케이블, 광섬유 케이블, 연선, DSL 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술이 매체의 정의에 포함된다. 그러나 컴퓨터 판독 가능형 저장 매체 및 데이터 저장 매체는 연결, 반송파, 신호 또는 기타 일시적인 매체를 포함하지 않고 대신 비 일시적 유형의 저장 매체에 대한 것임을 이해해야 한다. 여기에 사용된 디스크 및 디스크는 콤팩트 디스크(compact disc, CD), 레이저 디스크, 광 디스크, 디지털 버서타일 디스크(Digital Versatile Disc, DVD), 플로피 디스크 및 블루-레이(Blu-ray) 디스크를 포함하며, 여기서 디스크는 일반적으로 데이터를 자기적으로 재생하는 반면 디스크는 레이저로 데이터를 광학적으로 재생한다. 위의 조합도 컴퓨터 판독 가능형 매체의 범위 내에 포함되어야 한다.
명령은 하나 이상의 디지털 신호 프로세서(digital signal processor, DSP), 범용 마이크로프로세서, 주문형 집적 회로(application specific integrated circuits, ASIC), 필드 프로그래머블 로직 어레이(field programmable logic array, FPGA) 또는 기타 동등한 통합 또는 이산 논리 회로와 같은 하나 이상의 프로세서에 의해 실행될 수 있다. 따라서, 본 명세서에서 사용되는 용어 "프로세서"는 전술한 구조 또는 본 명세서에 설명된 기술의 구현에 적합한 임의의 다른 구조를 지칭할 수 있다. 또한, 일부 관점에서, 여기에 설명된 기능은 인코딩 및 디코딩을 위해 구성된 전용 하드웨어 및/또는 소프트웨어 모듈 내에 제공되거나 결합된 코덱에 통합될 수 있다. 또한, 기술은 하나 이상의 회로 또는 논리 요소에서 완전히 구현될 수 있다.
본 개시의 기술은 무선 핸드셋, 집적 회로(IC) 또는 IC 세트(예를 들어, 칩 세트)를 포함하는 매우 다양한 장치 또는 장치에서 구현될 수 있다. 개시된 기술을 수행하도록 구성된 장치의 기능적 측면을 강조하기 위해 다양한 구성 요소, 모듈 또는 유닛이 본 개시에서 설명되지만, 반드시 상이한 하드웨어 유닛에 의한 실현을 필요로 하는 것은 아니다. 오히려, 위에서 설명된 바와 같이, 다양한 유닛이 코덱 하드웨어 유닛으로 결합되거나, 적절한 소프트웨어 및/또는 펌웨어와 함께, 위에서 설명된 하나 이상의 프로세서를 포함하는 상호 연산하는 하드웨어 유닛의 집합에 의해 제공될 수 있다.
일 예에서, 인코딩 장치에 의해 구현된 인코딩 방법이 제공되며, 상기 방법은: 파티션 제약 정보에 따라 이미지 영역의 블록을 파티션하는 단계; 하나 이상의 파티션 제약 구문 요소를 포함하는 비트스트림을 생성하는 단계를 포함하며, 하나 이상의 파티션 제약 구문 요소는 파티션 제약 정보를 나타내며, 여기서 하나 이상의 파티션 제약 구문 요소는 영상 파라미터 세트(picture parameter set, PPS) 레벨에서 시그널링된다.
예를 들어, 파티션 제약 정보는 다음: 최소 허용 쿼드트리 리프 노드 크기(minimum allowed quadtree leaf node size)의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이(maximum multi-type tree depth)의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기(maximum allowed binary tree root node size)의 정보(MinQtSizeY) 중 하나 이상으로 구성된다. MaxBtSizeY) 및 최대 허용 삼진 트리 루트 노드 크기(maximum allowed ternary tree root node size)의 정보(MaxTtSizeY) 중에서 선택된 하나 이상을 포함한다.
예를 들어, 일부 실시예에서 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth) 및 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY)를 포함한다.
일부 실시예에서, 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY) 및 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY)를 포함한다.
위에서 언급된 임의의 방법에서, 파티션 제약 정보는: N 개의 슬라이스 유형에 대응하는 파티션 제약 정보의 N 세트 또는 그룹, 또는 N 개의 슬라이스 인덱스에 대응하는 파티션 제약 정보의 N 세트 또는 그룹을 포함하고, 여기서 파티션 제약 정보의 각 세트 또는 그룹은 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY), 및 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY) 중 하나 이상으로 구성되며; 여기서 N은 양의 정수이다.
상기 방법은: 파티션 제약 정보에 따라 이미지 영역의 블록을 파티션하는 단계; 및 복수의 파티션 제약 구문 요소를 포함하는 비트스트림을 생성하는 단계를 포함하며, 여기서 복수의 파티션 제약 구문 요소는 파티션 제약 정보를 나타내며, 복수의 파티션 제약 구문 요소는 파라미터 세트 레벨 또는 헤더에서 시그널링된다.
예를 들어, 복수의 파티션 제약 구문 요소는 비디오 파라미터 세트(video parameter set, VPS) 레벨, 시퀀스 파라미터 세트(sequence parameter set, SPS) 레벨, 영상 파라미터 세트(picture parameter set, PPS) 레벨, 영상 헤더, 슬라이스 헤더 또는 타일 헤더 중 어느 하나에서 시그널링된다.
일부 예시적인 구현에서, 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth) 및 최대 허용 이진 트리 루트 노드 크기(MaxBtSizeY) 정보를 포함한다.
예를 들어, 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY), 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY)를 포함한다.
일부 실시예에서, 파티션 제약 정보는 다음: 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY) 및 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY) 중 2 개 이상을 포함한다.
예를 들어, 파티션 제약 정보는 N 개의 슬라이스 유형에 대응하는 파티션 제약 정보의 N 세트 또는 그룹, 또는 N 개의 슬라이스 인덱스에 대응하는 파티션 제약 정보의 N 세트 또는 그룹을 포함하고, 여기서 파티션 제약 정보의 각 세트 또는 그룹은 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY), 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY) 중 2 개 이상을 포함하며; 여기서 N은 양의 정수이다.
일 실시예에 따르면, 디코딩 장치에 의해 구현된 디코딩 방법이 제공되며, 상기 방법은: 비트스트림으로부터 하나 이상의 파티션 제약 구문 요소를 파싱하는 단계 - 여기서 하나 이상의 파티션 제약 구문 요소는 파티션 제약 정보를 나타내며, 여기서 하나 이상의 파티션 제약 구문 요소는 비트스트림의 영상 파라미터 세트(picture parameter set, PPS) 레벨에서 획득됨 - ; 및 상기 파티션 제약 정보에 따라 이미지 영역의 블록을 파티션하는 단계를 포함한다.
일부 구현에서, 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY) 및 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY) 중 하나 이상을 포함한다.
예를 들어, 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 및 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY)를 포함한다. 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY), 및 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY)를 포함할 수 있다.
일부 실시예에서, 파티션 제약 정보는 N 유형의 슬라이스에 대응하는 파티션 제약 정보의 N 세트 또는 그룹, 또는 N 슬라이스의 인덱스에 대응하는 파티션 제약 정보의 N 세트 또는 그룹을 포함하고, 여기서 파티션 제약의 각 세트 또는 그룹 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY), 및 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY) 중 하나 이상을 포함하며; 여기서 N은 양의 정수이다.
일 실시예에 따르면, 디코딩 장치에 의해 구현된 디코딩 방법이 제공되며, 상기 방법은: 비트스트림으로부터 복수의 파티션 제약 구문 요소를 파싱하는 단계 - 여기서 복수의 파티션 제약 구문 요소는 파티션 제약 정보를 나타내며, 여기서 복수의 파티션 제약은 구문 요소는 비트스트림의 파라미터 세트 레벨 또는 비트스트림의 헤더로부터 획득됨 - ; 및 상기 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계를 포함한다.
예를 들어, 복수의 파티션 제약 구문 요소는 비디오 파라미터 세트(VPS) 레벨, 시퀀스 파라미터 세트(SPS) 레벨, 영상 파라미터 세트(PPS) 레벨, 영상 헤더, 슬라이스 헤더 또는 타일 헤더 중 어느 하나로부터 획득된다.
예를 들어, 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY)를 포함한다.
일부 실시예에서, 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기(MaxBtSizeY) 정보 및 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY)를 포함한다.
일부 구현에서, 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY) 및 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY) 중 2 개 이상을 포함한다.
예를 들어, 파티션 제약 정보는 N 개의 슬라이스 유형에 대응하는 파티션 제약 정보의 N 세트 또는 그룹, 또는 N 개의 슬라이스 인덱스에 대응하는 파티션 제약 정보의 N 세트 또는 그룹을 포함하고, 여기서 파티션 제약 정보의 각 세트 또는 그룹 최소 허용 쿼드트리 리프 노드 크기의 정보(MinQtSizeY), 최대 다중-유형 트리 깊이의 정보(MaxMttDepth), 최대 허용 이진 트리 루트 노드 크기의 정보(MaxBtSizeY), 최대 허용 삼진 트리 루트 노드 크기의 정보(MaxTtSizeY) 중 2 개 이상을 포함하며; 여기서 N은 양의 정수이다.
일부 예에서, 파티션 제약 정보는 상이한 유형의 슬라이스에 대응하거나 상이한 슬라이스 인덱스에 대응하는 파티션 제약 정보를 포함한다.
예를 들어, 파티션 제약 정보는 인트라 모드에서의 파티션 제약 정보 및/또는 인터 모드에서의 파티션 제약 정보를 포함한다.
임의의 실시예에서, 이미지 영역은 영상 또는 영상의 일부를 포함한다.
일부 실시예에서, 영상 파라미터 세트(PPS)로부터의 다중-유형 트리 파티션 가능 플래그의 값이 블록에 대한 다중-유형 트리 파티션을 가능하게 할 때, 영상 파라미터 세트로부터 파티션 제약 정보를 파싱하고 파티션 제약 정보에 따라 이미지 영역의 블록에 다중-유형 트리 파티션을 적용한다.
일 실시예에 따르면, 상기 방법 중 임의의 것을 수행하기 위한 프로세싱 회로를 포함하는 인코더가 제공된다.
일 실시예에 따르면, 상기 방법 중 임의의 것을 수행하기 위한 프로세싱 회로를 포함하는 디코더가 제공된다.
일 실시예에 따르면, 상기 방법 중 임의의 것에 따라 방법을 수행하기 위한 프로그램 코드를 포함하는 컴퓨터 프로그램 제품이 제공된다.
일 실시예에 따르면, 디코더가 제공되며, 디코더는: 하나 이상의 프로세서; 및 프로세서에 결합되고 프로세서에 의한 실행을 위한 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능 저장 매체를 포함하고, 상기 프로그래밍은 프로세서에 의해 실행될 때 상기 언급된 디코딩 방법 중 임의의 것에 따라 방법을 수행하도록 디코더를 구성한다.
일 실시예에 따르면, 인코더가 제공되며, 상기 인코더는: 하나 이상의 프로세서; 및 프로세서에 결합되고 프로세서에 의한 실행을 위한 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능 저장 매체를 포함하고, 상기 프로그래밍은 프로세서에 의해 실행될 때 상기 언급된 디코딩 방법 중 임의의 것에 따라 방법을 수행하도록 인코더를 구성한다.
제1 관점에 따르면, 본 발명은 디코딩 장치에 의해 구현된 비디오 비트스트림의 디코딩 방법에 관한 것으로, 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하며, 디코딩 방법은:
비디오 비트스트림에서 오버라이드 플래그를 획득하는 단계;
오버라이드 플래그(예를 들어, partition_constraint_override_flag)의 값이 오버라이드 값일 때, 이미지 영역 헤더로부터 이미지 영역에 대한 제1 파티션 제약 정보를 획득하는 단계; 및
제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계
를 포함한다.
가능한 구현에서, 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계는: 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 서브 블록으로 파티셔닝하는 단계를 포함한다. 디코딩 방법은 서브 블록을 재구성하는 단계를 더 포함한다.
가능한 구현에서, 디코딩 방법은 다음:
비디오 비트스트림에서 오버라이드 인에이블 플래그를 획득하는 단계;
여기서 오버라이드 인에이블 플래그(예를 들어, partition_constraint_override_enabled_flag)의 값이 인에이블링 값이면 비디오 비트스트림에서 오버라이드 플래그를 획득하는 단계
을 더 포함한다.
가능한 구현에서, 디코딩 방법은:
비디오 비트스트림으로부터 파티션 제약 제어 존재 플래그를 획득하는 단계;
여기서 파티션 제약 제어 존재 플래그(예를 들어, partition_constraint_control_present_flag)의 값이 참인 경우, 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계
를 더 포함한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 파티션 제약 제어 존재 플래그의 값이 거짓이면 파라미터 세트에서 파티션 제약 제어 구문 요소의 부재를 지정한다.
가능한 구현에서 파라미터 세트는 그림 파라미터 세트 또는 시퀀스 파라미터 세트이다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 디코딩 방법은:
오버라이드 인에이블 플래그의 값이 디스에이블링 값일 때, 파라미터 세트로부터의 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계
를 더 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 이미지 영역에 관련된 상이한 파라미터에 대응하거나 상이한 인덱스에 대응하는 파티션 제약 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 인트라 모드에서의 파티션 제약 정보 또는 인터 모드에서의 파티션 제약 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 루마 블록에 대한 파티션 제약 정보 또는 크로마 블록에 대한 파티션 제약 정보를 포함한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계는 파라미터 세트로부터 오버라이드 인에이블 플래그를 획득하는 단계를 포함한다.
가능한 구현에서, 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 것은 이미지 영역 헤더로부터 오버라이드 플래그를 획득하는 것을 포함한다.
가능한 구현에서, 제1 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
가능한 구현에서, 이미지 영역은 슬라이스 또는 타일을 포함하고, 이미지 영역 헤더는 슬라이스의 슬라이스 헤더 또는 타일의 타일 헤더를 포함한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 디코딩 방법은:
오버라이드 플래그의 값이 오버라이딩 값이 아닐 때, 파라미터 세트로부터의 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계
를 더 포함한다.
가능한 구현에서, 이미지 영역 헤더의 다중-유형 트리 파티션 인에이블 플래그(예를 들어, slice_btt_enabled_flag)의 값이 블록에 대해 다중-유형 트리 파티션을 가능하게 할 때, 제1 파티션 제약 정보를 획득하고 제1 파티션 제약 정보에 따라 이미지 영역의 블록에 다중-유형 트리 파티션을 적용한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 이미지 영역 헤더로부터 다중-유형 트리 파티션 인에이블 플래그가 존재하지 않을 때 그리고 파라미터 세트의 다중-유형 트리 파티션 인에이블 플래그(예를 들어, sps_btt_enabled_flag)의 값이 블록에 대해 블록 인에이블 다중-유형 트리 파티션에 대한 다중-유형 트리 파티션을 가능하게 할 때, 파라미터 세트로부터 비디오 비트스트림에 대한 제2 파티션 제약 정보를 획득하고 제2 파티션 제약 정보에 따라 다중-유형 트리 파티션을 이미지 영역의 블록에 적용한다.
제2 관점에 따르면, 본 발명은 디코딩 장치에 의해 구현된 비디오 비트스트림의 디코딩 방법에 관한 것으로, 비디오 비트스트림은 블록을 나타내는 데이터 및 비디오 비트스트림의 제1 파라미터 세트를 포함하며, 디코딩 방법은:
비디오 비트스트림에서 오버라이드 플래그를 획득하는 단계;
오버라이드 플래그의 값이 오버라이드 값일 때 제1 파라미터 세트에서 블록에 대한 제1 파티션 제약 정보를 획득하는 단계;
제1 파티션 제약 정보에 따라 블록을 파티셔닝하는 단계
를 포함한다.
가능한 구현에서, 제1 파티션 제약 정보에 따라 블록을 파티셔닝하는 단계는 제1 파티션 제약 정보에 따라 블록을 서브-블록으로 파티셔닝하는 단계를 포함한다. 디코딩 방법은: 서브 블록을 재구성하는 단계를 더 포함한다.
가능한 구현에서, 디코딩 방법은:
비디오 비트스트림에서 오버라이드 사용 가능 플래그를 획득하는 단계;
여기서 오버라이드 인에이블 플래그의 값이 인에이블링 값일 때, 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계
를 더 포함한다.
가능한 구현에서, 디코딩 방법은:
비디오 비트스트림으로부터 파티션 제약 제어 존재 플래그를 획득하는 단계;
여기서 파티션 제약 제어 존재 플래그의 값이 참이면, 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계를 더 포함한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 제2 파라미터 세트를 나타내는 데이터를 더 포함하고, 파티션 제약 제어 존재 플래그의 값이 거짓인 경우, 파라미터 세트에서 파티션 제약 제어 구문 요소의 부재를 지정한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 제2 파라미터 세트를 나타내는 데이터를 더 포함하고, 디코딩 방법은:
오버라이드 인에이블 플래그의 값이 디스에이블링 값일 때 제2 파라미터 세트에서 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 블록을 파티셔닝하는 단계
를 더 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 비디오 비트스트림에 의해 표현되거나 상이한 인덱스에 대응하는 이미지 영역에 관련된 상이한 파라미터에 대응하는 파티션 제약 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 인트라 모드에서의 파티션 제약 정보 또는 인터 모드에서의 파티션 제약 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 루마 블록에 대한 파티션 제약 정보 또는 크로마 블록에 대한 파티션 제약 정보를 포함한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 제2 파라미터 세트를 나타내는 데이터를 더 포함하고, 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계는 제2 파라미터 세트로부터 오버라이드 인에이블 플래그를 획득하는 단계를 포함한다.
가능한 구현에서, 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계는 제1 파라미터 세트로부터 오버라이드 플래그를 획득하는 단계를 포함한다.
가능한 구현에서, 제1 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 제2 파라미터 세트를 나타내는 데이터를 더 포함하고;
여기서 제1 파라미터 세트는 영상 파라미터 세트이고 제2 파라미터 세트는 시퀀스 파라미터 세트이다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 제2 파라미터 세트를 나타내는 데이터를 더 포함하고, 디코딩 방법은:
오버라이드 플래그의 값이 오버라이드 값이 아닐 때 제2 파라미터 세트에서 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 블록을 파티셔닝하는 단계
를 더 포함한다.
가능한 구현에서, 제1 파라미터 세트로부터 다중-유형 트리 스플리팅 인에이블 플래그의 값이 블록에 대한 다중-유형 트리 스플리팅을 가능하게 할 때, 제1 파티션 제약 정보를 획득하고 제1 파티션 제약 정보에 따라 블록에 다중-유형 트리 스플리팅을 적용한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 제2 파라미터 세트를 나타내는 데이터를 더 포함하고, 제1 파라미터 세트로부터의 다중-유형 트리 파티션 인에이블 플래그가 존재하지 않고 제2 파라미터 세트로부터의 다중-유형 트리 파티션 인에이블 플래그의 값이 블록에 대해 블록 인에이블 다중-유형 트리 파티션 을 위한 다중-유형 트리 파티션을 가능하게 할 때, 제2 파라미터 세트로부터 비디오 비트스트림에 대한 제2 파티션 제약 정보를 획득하고, 제2 파티션 제약 정보에 따라 블록에 다중-유형 트리 파티션을 적용한다.
제3 관점에 따르면, 본 발명은 디코딩 장치에 의해 구현된 비디오 비트스트림의 디코딩 방법에 관한 것으로, 여기서 비디오 비트스트림은 데이터를 포함하는 제1 이미지 영역 및 제1 이미지 영역의 제1 이미지 영역 헤더를 포함하고, 디코딩 방법은:
비디오 비트스트림에서 오버라이드 플래그를 획득하는 단계;
오버라이드 플래그의 값이 오버라이드 값일 때, 제1 이미지 영역 헤더로부터 제1 이미지 영역에 대한 제1 파티션 제약 정보를 획득하는 단계;
제1 파티션 제약 정보에 따라 제1 이미지 영역의 블록을 파티셔닝하는 단계
를 포함한다.
가능한 구현에서, 제1 파티션 제약 정보에 따라 제1 이미지 영역의 블록을 파티셔닝하는 단계는 제1 파티션 제약 정보에 따라 제1 이미지 영역의 블록을 서브-블록으로 파티셔닝하는 단계를 포함한다. 디코딩 방법은 서브 블록을 재구성하는 단계를 더 포함한다.
가능한 구현에서, 디코딩 방법은:
비디오 비트스트림에서 오버라이드 사용 가능 플래그를 획득하는 단계;
여기서 오버라이드 인에이블 플래그의 값이 인에이블링 값일 때, 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계
를 더 포함한다.
가능한 구현에서, 디코딩 방법은:
비디오 비트스트림으로부터 파티션 제약 제어 존재 플래그를 획득하는 단계;
여기서 파티션 제약 제어 존재 플래그의 값이 참이면, 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계
를 더 포함한다.
가능한 구현에서, 비디오 비트스트림은 제2 이미지 영역 및 제2 이미지 영역의 제2 이미지 영역 헤더를 나타내는 데이터를 더 포함하고, 파티션 제약 제어 존재 플래그의 값이 거짓이면 제2 이미지 영역 헤더에 파티션 제약 제어 구문 요소의 부재를 지정한다.
가능한 구현에서, 비디오 비트스트림은 제2 이미지 영역 및 제2 이미지 영역의 제2 이미지 영역 헤더를 나타내는 데이터를 더 포함하고, 디코딩 방법은:
오버라이드 인에이블 플래그의 값이 디스에이블링 값일 때, 제2 이미지 영역 헤더로부터 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 제1 이미지 영역의 블록을 파티셔닝하는 단계를 더 포함하며, 여기서 제2 이미지 영역은 제1 이미지의 블록을 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 비디오 비트스트림에 의해 표현되거나 상이한 인덱스에 대응하는 이미지 영역에 관련된 상이한 파라미터에 대응하는 파티션 제약 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 인트라 모드에서의 파티션 제약 정보 또는 인터 모드에서의 파티션 제약 정보를 포함한다.
가능한 구현에서, 제2 파티션 제약 정보는 루마 블록에 대한 파티션 제약 정보 또는 크로마 블록에 대한 파티션 제약 정보를 포함한다.
가능한 구현에서, 비디오 비트스트림은 제2 이미지 영역 및 제2 이미지 영역의 제2 이미지 영역 헤더를 나타내는 데이터를 더 포함하고, 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계는 제2 이미지 영역 헤더로부터 오버라이드 인에이블 플래그를 획득하는 단계를 포함한다.
가능한 구현에서, 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계는 제1 이미지 영역 헤더로부터 오버라이드 플래그를 획득하는 단계를 포함한다.
가능한 구현에서, 제1 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함한다.
가능한 구현에서, 비디오 비트스트림은 제2 이미지 영역 및 제2 이미지 영역의 제2 이미지 영역 헤더를 나타내는 데이터를 더 포함하고;
제1 이미지 영역 헤더는 슬라이스 헤더이고, 제2 이미지 영역 헤더는 타일 헤더이고, 제1 이미지 영역은 슬라이스이고, 제2 이미지 영역은 타일이고, 타일은 슬라이스를 포함하거나; 또는,
제1 이미지 영역 헤더는 타일 헤더이고, 제2 이미지 영역 헤더는 슬라이스 헤더이고, 제1 이미지 영역은 타일이고, 제2 이미지 영역은 슬라이스이고, 슬라이스는 타일을 포함한다.
가능한 구현에서, 비디오 비트스트림은 제2 이미지 영역 및 제2 이미지 영역의 제2 이미지 영역 헤더를 나타내는 데이터를 더 포함하고, 디코딩 방법은:
오버라이드 플래그의 값이 오버라이딩 값이 아닐 때, 제2 이미지 영역 헤더로부터 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 제1 이미지 영역의 블록을 파티셔닝하는 단계를 더 포함하며, 여기서 제2 이미지 영역은 제1 이미지 영역의 블록을 포함한다.
가능한 구현에서, 제1 이미지 영역 헤더로부터 다중-유형 트리 파티션 인에이블 플래그의 값이 블록에 대한 다중-유형 트리 파티션을 가능하게 할 때, 제1 파티션 제약 정보를 획득하고 제1 파티션 제약 정보에 따라 제1 이미지 영역의 블록에 다중-유형 트리 파티션을 적용한다.
가능한 구현에서, 비디오 비트스트림은 비디오 비트스트림의 제2 이미지 영역 헤더를 나타내는 데이터를 더 포함하고, 제1 이미지 영역 헤더로부터 다중-유형 트리 파티션 인에이블 플래그가 존재하지 않고 제2 이미지 영역 헤더로부터의 다중-유형 트리 파티션 인에이블 플래그의 값이 블록에 대한 다중-유형 트리 파티션을 가능하게 할 때, 제2 이미지 영역 헤더로부터의 비디오 비트스트림에 대한 제2 파티션 제약 정보를 획득하고 제2 파티션 제약 정보에 따라 이미지 영역의 블록에 다중-유형 트리 파티션을 적용한다.
제4 관점에 따르면, 본 발명은 프로세서 및 메모리를 포함하는 비디오 스트림을 디코딩하기 위한 장치에 관한 것이다. 메모리는 프로세서로 하여금 제1 관점, 제2 관점 또는 제3 관점, 또는 제1 관점, 제2 관점 또는 제3 관점의 임의의 가능한 실시예에 따른 방법을 수행하게 하는 명령을 저장하고 있다.
제5 관점에 따르면, 실행될 때 비디오 데이터를 코딩하도록 구성된 하나 이상의 프로세서를 야기하는 명령을 저장한 컴퓨터 판독 가능 저장 매체가 제안된다. 명령은 하나 이상의 프로세서로 하여금 제1 관점, 제2 관점 또는 제3 관점, 또는 제1 관점, 제2 관점 또는 제3 관점의 임의의 가능한 실시예에 따른 방법을 수행하게 한다.
제6 관점에 따르면, 본 발명은 컴퓨터에서 실행할 때 제1 관점, 제2 관점 또는 제3 관점, 또는 제1 관점, 제2 관점 또는 제3 관점의 임의의 가능한 실시예에 따른 방법을 수행하기 위한 프로그램 코드를 포함하는 컴퓨터 프로그램에 관한 것이다.
요약하면, 본 발명은 인코딩 및 디코딩 장치뿐만 아니라 인코딩 및 디코딩 방법을 제공한다. 특히, 본 개시는 블록 파티셔닝 및 비트스트림에서 파티셔닝 파라미터를 시그널링하는 것에 관한 것이다. 이미지 영역 헤더의 오버라이드 플래그는 제1 파티션 제약 정보에 따라 블록을 파티션할 것인지를 나타낸다. 오버라이드 플래그는 비트스트림에 포함되며 그에 따라 블록이 파티셔닝된다.
Claims (27)
- 디코딩 장치에 의해 구현된 비디오 비트스트림의 디코딩 방법으로서,
상기 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하고, 상기 디코딩 방법은:
상기 비디오 비트스트림으로부터 오버라이드 플래그(override flag)를 획득하는 단계(S110);
상기 오버라이드 플래그의 값이 오버라이딩 값(overriding value)일 때, 상기 이미지 영역 헤더로부터 상기 이미지 영역에 대한 제1 파티션 제약 정보(partition constraint information)를 획득하는 단계(S120); 및
상기 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하는 단계(S130)
를 포함하는 디코딩 방법. - 제1항에 있어서,
상기 디코딩 방법은:
상기 비디오 비트스트림으로부터 오버라이드 인에이블 플래그(override enabled flag)를 획득하는 단계(S210)
를 더 포함하며,
상기 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계(S110)는:
상기 오버라이드 인에이블 플래그의 값이 인에이블링 값(enabling value)일 때, 상기 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계(S110)
를 포함하는, 디코딩 방법. - 제2항에 있어서,
상기 비디오 비트스트림은 상기 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 상기 디코딩 방법은:
상기 오버라이드 인에이블 플래그의 값이 디스에이블링 값(disabling value)일 때, 상기 파라미터 세트로부터의 상기 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하는 단계(S230)
를 더 포함하는 디코딩 방법. - 제3항에 있어서,
상기 제2 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기(minimum allowed quadtree leaf node size)의 정보, 최대 다중-유형 트리 깊이(maximum multi-type tree depth)의 정보, 최대 허용 삼진 트리 루트 노드 크기(maximum allowed ternary tree root node size)의 정보 또는 최대 허용 이진 트리 루트 노드 크기(maximum allowed binary tree root node size)의 정보를 포함하는, 디코딩 방법. - 제3항에 있어서,
상기 제2 파티션 제약 정보는 인트라 모드에서의 블록에 대한 파티션 제약 정보 또는 인터 모드에서의 블록에 대한 파티션 제약 정보를 포함하는, 디코딩 방법. - 제3항에 있어서,
상기 제2 파티션 제약 정보는 루마 블록에 대한 파티션 제약 정보 또는 크로마 블록에 대한 파티션 제약 정보를 포함하는, 디코딩 방법. - 제2항 내지 제6항 중 어느 한 항에 있어서,
상기 비디오 비트스트림은 상기 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 상기 비디오 비트스트림으로부터 오버라이드 인에이블 플래그를 획득하는 단계는 상기 파라미터 세트로부터 오버라이드 인에이블 플래그를 획득하는 단계를 포함하는, 디코딩 방법. - 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 비디오 비트스트림으로부터 오버라이드 플래그를 획득하는 단계는 상기 이미지 영역 헤더로부터 오버라이드 플래그를 획득하는 단계를 포함하는, 디코딩 방법. - 제1항 내지 제8항 중 어느 한 항에 있어서,
상기 제1 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기(minimum allowed quadtree leaf node size)의 정보, 최대 다중-유형 트리 깊이(maximum multi-type tree depth)의 정보, 최대 허용 삼진 트리 루트 노드 크기(maximum allowed ternary tree root node size)의 정보 또는 최대 허용 이진 트리 루트 노드 크기(maximum allowed binary tree root node size)의 정보를 포함하는, 디코딩 방법. - 제1항 내지 제9항 중 어느 한 항에 있어서,
상기 이미지 영역은 슬라이스, 타일 또는 서브영상을 포함하고, 상기 이미지 영역 헤더는 상기 슬라이스의 슬라이스 헤더, 상기 타일의 타일 헤더, 또는 상기 서브영상의 헤더를 포함하는, 디코딩 방법. - 제1항 내지 제10항 중 어느 한 항에 있어서,
상기 비디오 비트스트림은 상기 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 상기 디코딩 방법은:
상기 오버라이드 플래그의 값이 상기 오버라이딩 값이 아닐 때, 상기 파라미터 세트로부터의 상기 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하는 단계(S230)
를 더 포함하는 디코딩 방법. - 인코딩 장치에 의해 구현되는 비디오 비트스트림의 인코딩 방법으로서,
상기 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하고, 상기 인코딩 방법은:
상기 이미지 영역의 블록을 파티셔닝하는 것이 상기 이미지 영역 헤더의 제1 파티션 제약 정보에 따른 것인지를 결정하는 단계(S310);
상기 블록을 파티셔닝하는 것이 상기 제1 파티션 제약 정보에 따른 것으로 결정될 때, 상기 제1 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하는 단계(S320);
오버라이드 플래그의 값을 오버라이딩 값으로 설정하는 단계(S325); 및
상기 오버라이드 플래그의 데이터를 상기 비디오 비트스트림에 포함시키는 단계(S330)
를 포함하는 인코딩 방법. - 제12항에 있어서,
상기 인코딩 방법은:
상기 제1 파티션 제약 정보에 따라 상기 블록을 파티셔닝할 수 있는지를 결정하는 단계(370);
상기 제1 파티션 제약 정보에 따라 상기 블록을 파티셔닝할 수 있는 것으로 결정될 때, 오버라이드 인에이블 플래그의 값을 인에이블링 값으로 설정하는 단계(S340);
상기 오버라이드 인에이블 플래그의 데이터를 상기 비디오 비트스트림에 포함시키는 단계(S350)
를 더 포함하는 인코딩 방법. - 제13항에 있어서,
상기 비디오 비트스트림은 상기 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 상기 인코딩 방법은:
상기 제1 파티션 제약 정보에 따라 상기 블록을 파티셔닝할 수 없는 것으로 결정될 때, 상기 파라미터 세트의 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하고 오버라이드 인에이블 플래그의 값을 디스에이블링 값으로 설정하는 단계
를 포함하는 인코딩 방법. - 제14항에 있어서,
상기 제2 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함하는, 인코딩 방법. - 제14항 또는 제15항에 있어서,
상기 제2 파티션 제약 정보는 인트라 모드에서의 블록에 대한 파티션 제약 정보 또는 인터 모드에서의 블록에 대한 파티션 제약 정보를 포함하는, 인코딩 방법. - 제14항 또는 제15항에 있어서,
상기 제2 파티션 제약 정보는 루마 블록에 대한 파티션 제약 정보 또는 크로마 블록에 대한 파티션 제약 정보를 포함하는, 인코딩 방법. - 제13항 내지 제17항 중 어느 한 항에 있어서,
상기 비디오 비트스트림은 사익 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 상기 오버라이드 인에이블 플래그는 파라미터 세트에 있는, 인코딩 방법. - 제12항 내지 제18항 중 어느 한 항에 있어서,
상기 오버라이드 플래그는 상기 이미지 영역 헤더에 있는, 인코딩 방법. - 제12항 내지 제19항 중 어느 한 항에 있어서,
상기 제1 파티션 제약 정보는 최소 허용 쿼드트리 리프 노드 크기의 정보, 최대 다중-유형 트리 깊이의 정보, 최대 허용 삼진 트리 루트 노드 크기의 정보 또는 최대 허용 이진 트리 루트 노드 크기의 정보를 포함하는, 인코딩 방법. - 제12항 내지 제20항 중 어느 한 항에 있어서,
상기 이미지 영역은 슬라이스, 타일 또는 서브영상을 포함하고, 상기 이미지 영역 헤더는 상기 슬라이스의 슬라이스 헤더, 상기 타일의 타일 헤더, 또는 상기 서브영상의 헤더를 포함하는, 인코딩 방법. - 제12항 내지 제21항 중 어느 한 항에 있어서,
상기 비디오 비트스트림은 상기 비디오 비트스트림의 파라미터 세트를 나타내는 데이터를 더 포함하고, 상기 디코딩 방법은:
상기 블록을 파티셔닝하는 것이 제1 파티션 제약 정보에 따르지 않는다고 결정될 때, 상기 파라미터 세트 내의 비디오 비트스트림에 대한 제2 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하는 단계(S360), 및 상기 오버라이트 플래그의 값을 놋 오버라이딩 값(not overriding value)으로 설정하는 단계(S365)
를 더 포함하는 인코딩 방법. - 컴퓨터 프로그램 제품으로서,
제1항 내지 제22항 중 어느 한 항에 따른 방법을 수행하기 위한 프로그램 코드를 포함하는 컴퓨터 프로그램 제품. - 디코더로서,
하나 이상의 프로세서; 및
상기 프로세서에 결합되고 상기 프로세서에 의한 실행을 위해 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체
를 포함하며,
상기 프로그래밍은 상기 프로세서에 의해 실행될 때 상기 디코더가 제1항 내지 제11항 중 어느 한 항에 따른 방법을 수행하도록 구성하는, 디코더. - 인코더로서,
하나 이상의 프로세서; 및
상기 프로세서에 결합되고 상기 프로세서에 의한 실행을 위해 프로그래밍을 저장하는 비 일시적 컴퓨터 판독 가능형 저장 매체
를 포함하며,
상기 프로그래밍은 상기 프로세서에 의해 실행될 때 상기 디코더가 제12항 내지 제22항 중 어느 한 항에 따른 방법을 수행하도록 구성하는, 인코더. - 비디오 비트스트림을 디코딩하는 디코더(1200)로서,
상기 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하고, 상기 디코더는:
상기 비디오 비트스트림으로부터 오버라이드 플래그(override flag)를 획득하기 위한 오버라이트 결정 유닛(1210);
상기 오버라이드 플래그의 값이 오버라이딩 값(overriding value)일 때, 상기 이미지 영역 헤더로부터 상기 이미지 영역에 대한 제1 파티션 제약 정보(partition constraint information)를 획득하기 위한 파티션 제약 결정 유닛(1220);
상기 제1 파티션 제약 정보에 따라 이미지 영역의 블록을 파티셔닝하기 위한 블록 파티셔닝 유닛(1230)
을 포함하는 디코더. - 비디오 비트스트림을 인코딩하는 인코더(1300)로서,
상기 비디오 비트스트림은 이미지 영역을 나타내는 데이터 및 상기 이미지 영역의 이미지 영역 헤더를 포함하고, 상기 인코더는:
상기 이미지 영역의 블록을 파티셔닝하는 것이 상기 이미지 영역 헤더의 제1 파티션 제약 정보에 따른 것인지를 결정하기 위한 파티셔닝 결정 유닛(1310);
상기 블록을 파티셔닝하는 것이 상기 제1 파티션 제약 정보에 따른 것으로 결정될 때, 상기 제1 파티션 제약 정보에 따라 상기 이미지 영역의 블록을 파티셔닝하기 위한 블록 파티셔닝 유닛(1320);
오버라이드 플래그의 값을 오버라이딩 값으로 설정하기 위한 오버라이드 플래그 설정 유닛(1330); 및
상기 오버라이드 플래그를 상기 비디오 비트스트림에 삽입하기 위한 비트스트림 생성기(1340)
를 포함하는 인코더.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020247013015A KR20240056655A (ko) | 2018-09-18 | 2019-09-18 | 비디오 인코더, 비디오 디코더 및 방법 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862733074P | 2018-09-18 | 2018-09-18 | |
| US201862733076P | 2018-09-18 | 2018-09-18 | |
| US62/733,074 | 2018-09-18 | ||
| US62/733,076 | 2018-09-18 | ||
| US201862742263P | 2018-10-05 | 2018-10-05 | |
| US62/742,263 | 2018-10-05 | ||
| PCT/CN2019/106529 WO2020057572A1 (en) | 2018-09-18 | 2019-09-18 | A video encoder, a video decoder and corresponding methods |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247013015A Division KR20240056655A (ko) | 2018-09-18 | 2019-09-18 | 비디오 인코더, 비디오 디코더 및 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210057166A true KR20210057166A (ko) | 2021-05-20 |
| KR102660119B1 KR102660119B1 (ko) | 2024-04-22 |
Family
ID=69888378
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247013015A KR20240056655A (ko) | 2018-09-18 | 2019-09-18 | 비디오 인코더, 비디오 디코더 및 방법 |
| KR1020217011246A KR102660119B1 (ko) | 2018-09-18 | 2019-09-18 | 비디오 인코더, 비디오 디코더 및 방법 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020247013015A KR20240056655A (ko) | 2018-09-18 | 2019-09-18 | 비디오 인코더, 비디오 디코더 및 방법 |
Country Status (14)
| Country | Link |
|---|---|
| US (2) | US11070804B2 (ko) |
| EP (2) | EP3847818B1 (ko) |
| JP (2) | JP7355829B2 (ko) |
| KR (2) | KR20240056655A (ko) |
| CN (2) | CN112740689B (ko) |
| AU (2) | AU2019344400C1 (ko) |
| BR (3) | BR122023023994A2 (ko) |
| CA (1) | CA3113219A1 (ko) |
| DK (1) | DK3847818T3 (ko) |
| MX (1) | MX2021003167A (ko) |
| PL (1) | PL3847818T3 (ko) |
| PT (1) | PT3847818T (ko) |
| WO (1) | WO2020057572A1 (ko) |
| ZA (1) | ZA202102113B (ko) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102072832B1 (ko) * | 2012-09-26 | 2020-02-03 | 벨로스 미디어 인터내셔널 리미티드 | 화상 부호화 방법, 화상 복호 방법, 화상 부호화 장치, 화상 복호 장치, 및, 화상 부호화 복호 장치 |
| US11418793B2 (en) * | 2018-10-04 | 2022-08-16 | Qualcomm Incorporated | Adaptive affine motion vector coding |
| CN110430431B (zh) * | 2019-06-25 | 2021-10-22 | 浙江大华技术股份有限公司 | 视频解码方法、芯片、装置、计算机设备和存储介质 |
| SG11202110395VA (en) * | 2019-06-26 | 2021-10-28 | Tencent America LLC | Implicit quadtree or binary-tree geometry partition for point cloud coding |
| US11496774B2 (en) | 2019-08-27 | 2022-11-08 | Tencent America LLC | Header syntax for QT/BT/TT size |
| AU2019232797A1 (en) * | 2019-09-17 | 2021-04-01 | Canon Kabushiki Kaisha | Method, apparatus and system for encoding and decoding a block of video samples |
| JP7310021B2 (ja) * | 2019-11-28 | 2023-07-18 | エルジー エレクトロニクス インコーポレイティド | 映像／ビデオコーディング方法及び装置 |
| EP4128773A4 (en) * | 2020-03-29 | 2024-02-28 | Alibaba Group Holding Ltd | HIGH-LEVEL SYNTAX CONTROL OF A LOOP FILTER |
| US20210314567A1 (en) * | 2020-04-04 | 2021-10-07 | Qualcomm Incorporated | Block partitioning for image and video coding |
| WO2021207055A1 (en) | 2020-04-05 | 2021-10-14 | Bytedance Inc. | High level control of filtering in video coding |
| US11451811B2 (en) | 2020-04-05 | 2022-09-20 | Tencent America LLC | Method and apparatus for video coding |
| CN115668941A (zh) * | 2020-05-18 | 2023-01-31 | 北京达佳互联信息技术有限公司 | 视频编解码中语法元素的信令 |
| WO2023198110A1 (en) * | 2022-04-13 | 2023-10-19 | Mediatek Inc. | Block partitioning image and video data |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170280162A1 (en) * | 2016-03-22 | 2017-09-28 | Qualcomm Incorporated | Constrained block-level optimization and signaling for video coding tools |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7260614B2 (en) * | 2000-11-10 | 2007-08-21 | Sharp Laboratories Of America | Methods and systems for scalable streaming of images with client-side control |
| KR101788292B1 (ko) * | 2009-07-07 | 2017-10-19 | 톰슨 라이센싱 | 영역 기반 필터에 대해서 협력적 분할 부호화하는 방법 및 장치 |
| US8711963B2 (en) * | 2010-02-11 | 2014-04-29 | Samsung Electronics Co., Ltd. | Unified feedback frame for supporting a plurality of feedback modes and a multiple-input multiple-output (MIMO) communication system using the unified feedback frame |
| US20110194613A1 (en) * | 2010-02-11 | 2011-08-11 | Qualcomm Incorporated | Video coding with large macroblocks |
| US9313514B2 (en) * | 2010-10-01 | 2016-04-12 | Sharp Kabushiki Kaisha | Methods and systems for entropy coder initialization |
| US9055305B2 (en) * | 2011-01-09 | 2015-06-09 | Mediatek Inc. | Apparatus and method of sample adaptive offset for video coding |
| US8526495B2 (en) * | 2010-11-22 | 2013-09-03 | Mediatek Singapore Pte. Ltd. | Apparatus and method of constrained partition size for high efficiency video coding |
| WO2012169952A2 (en) | 2011-06-10 | 2012-12-13 | Telefonaktiebolaget L M Ericsson (Publ) | Signaling of end of slices |
| CN106851295B (zh) | 2011-07-11 | 2019-10-18 | 太阳专利托管公司 | 编码方法及编码装置 |
| US9538200B2 (en) * | 2012-01-19 | 2017-01-03 | Qualcomm Incorporated | Signaling of deblocking filter parameters in video coding |
| US20130188719A1 (en) * | 2012-01-20 | 2013-07-25 | Qualcomm Incorporated | Motion prediction in svc using motion vector for intra-coded block |
| WO2013141596A1 (ko) | 2012-03-20 | 2013-09-26 | 삼성전자 주식회사 | 트리 구조의 부호화 단위에 기초한 스케일러블 비디오 부호화 방법 및 그 장치, 트리 구조의 부호화 단위에 기초한 스케일러블 비디오 복호화 방법 및 그 장치 |
| US10091515B2 (en) * | 2012-03-21 | 2018-10-02 | Mediatek Singapore Pte. Ltd | Method and apparatus for intra mode derivation and coding in scalable video coding |
| US9800869B2 (en) * | 2012-06-15 | 2017-10-24 | Google Technology Holdings LLC | Method and apparatus for efficient slice header processing |
| US9716892B2 (en) * | 2012-07-02 | 2017-07-25 | Qualcomm Incorporated | Video parameter set including session negotiation information |
| CN115065823A (zh) * | 2012-07-02 | 2022-09-16 | 韩国电子通信研究院 | 视频编码/解码方法和非暂时性计算机可读记录介质 |
| US9648335B2 (en) * | 2013-07-12 | 2017-05-09 | Qualcomm Incorporated | Bitstream restrictions on picture partitions across layers |
| WO2015085449A1 (en) * | 2013-12-13 | 2015-06-18 | Qualcomm Incorporated | Signaling of simplified depth coding (sdc) for depth intra-and inter – prediction modes in 3d video coding |
| CN104935940B (zh) * | 2014-03-17 | 2018-02-16 | 寰发股份有限公司 | 基于深度的块分割的信号传递方法 |
| US10715833B2 (en) * | 2014-05-28 | 2020-07-14 | Apple Inc. | Adaptive syntax grouping and compression in video data using a default value and an exception value |
| WO2016203981A1 (ja) * | 2015-06-16 | 2016-12-22 | シャープ株式会社 | 画像復号装置及び画像符号化装置 |
| WO2017008263A1 (en) * | 2015-07-15 | 2017-01-19 | Mediatek Singapore Pte. Ltd. | Conditional binary tree block partitioning structure |
| CN106559669B (zh) | 2015-09-29 | 2018-10-09 | 华为技术有限公司 | 预测图像编解码方法及装置 |
| US20170272758A1 (en) * | 2016-03-16 | 2017-09-21 | Mediatek Inc. | Video encoding method and apparatus using independent partition coding and associated video decoding method and apparatus |
| RU2710667C1 (ru) * | 2016-05-28 | 2019-12-30 | МедиаТек Инк. | Способ и устройство привязки к текущему изображению для кодирования видео |
| WO2018030746A1 (ko) * | 2016-08-08 | 2018-02-15 | 엘지전자(주) | 영상의 처리 방법 및 이를 위한 장치 |
| EP3306938A1 (en) * | 2016-10-05 | 2018-04-11 | Thomson Licensing | Method and apparatus for binary-tree split mode coding |
| US10779004B2 (en) * | 2016-10-12 | 2020-09-15 | Mediatek Inc. | Methods and apparatuses of constrained multi-type-tree block partition for video coding |
| US20180109812A1 (en) * | 2016-10-14 | 2018-04-19 | Media Tek Inc. | Block partitioning using tree structures |
| US20180309508A1 (en) * | 2017-04-21 | 2018-10-25 | U.S.A. as represented by the Administrator of NASA | Providing Continuous Two-Way High-Speed Data Transfer for Leo Based Satellites |
| US20180367818A1 (en) * | 2017-06-15 | 2018-12-20 | Futurewei Technologies, Inc. | Block Partition Structure in Video Compression |
| WO2019007493A1 (en) * | 2017-07-04 | 2019-01-10 | Huawei Technologies Co., Ltd. | ENHANCEMENT OF FORCED LIMIT PARTITION |
| EP3891983A1 (en) * | 2018-12-04 | 2021-10-13 | VID SCALE, Inc. | Tile group partitioning |
| JP2021513755A (ja) * | 2019-01-15 | 2021-05-27 | エルジー エレクトロニクス インコーポレイティド | 変換スキップフラグを利用した映像コーディング方法及び装置 |
| EP3917143A4 (en) * | 2019-01-23 | 2022-09-07 | LG Electronics Inc. | VIDEO SIGNAL PROCESSING METHOD AND DEVICE |
| US10742972B1 (en) * | 2019-03-08 | 2020-08-11 | Tencent America LLC | Merge list construction in triangular prediction |
| US11856231B2 (en) * | 2019-05-30 | 2023-12-26 | Sharp Kabushiki Kaisha | Systems and methods for signaling hypothetical reference decoder parameters in video coding |
| JP2022534238A (ja) * | 2019-06-18 | 2022-07-28 | エルジー エレクトロニクス インコーポレイティド | ブロックサイズに基づいてｂｄｐｃｍを行う画像デコード方法及びその装置 |
| US20230145618A1 (en) * | 2020-03-20 | 2023-05-11 | Canon Kabushiki Kaisha | High level syntax for video coding and decoding |
-
2019
- 2019-09-18 PL PL19862691.3T patent/PL3847818T3/pl unknown
- 2019-09-18 CA CA3113219A patent/CA3113219A1/en active Pending
- 2019-09-18 CN CN201980061251.1A patent/CN112740689B/zh active Active
- 2019-09-18 WO PCT/CN2019/106529 patent/WO2020057572A1/en active Application Filing
- 2019-09-18 EP EP19862691.3A patent/EP3847818B1/en active Active
- 2019-09-18 AU AU2019344400A patent/AU2019344400C1/en active Active
- 2019-09-18 MX MX2021003167A patent/MX2021003167A/es unknown
- 2019-09-18 KR KR1020247013015A patent/KR20240056655A/ko active Application Filing
- 2019-09-18 CN CN202110999225.2A patent/CN114071165B/zh active Active
- 2019-09-18 JP JP2021538887A patent/JP7355829B2/ja active Active
- 2019-09-18 BR BR122023023994-6A patent/BR122023023994A2/pt active Search and Examination
- 2019-09-18 EP EP23213872.7A patent/EP4366310A1/en active Pending
- 2019-09-18 BR BR112020025569-6A patent/BR112020025569A2/pt active Search and Examination
- 2019-09-18 PT PT198626913T patent/PT3847818T/pt unknown
- 2019-09-18 KR KR1020217011246A patent/KR102660119B1/ko active IP Right Grant
- 2019-09-18 DK DK19862691.3T patent/DK3847818T3/da active
- 2019-09-18 BR BR122023024004-9A patent/BR122023024004A2/pt active Search and Examination
-
2020
- 2020-08-27 US US17/005,292 patent/US11070804B2/en active Active
-
2021
- 2021-03-29 ZA ZA2021/02113A patent/ZA202102113B/en unknown
- 2021-06-30 US US17/363,544 patent/US11930171B2/en active Active
-
2023
- 2023-06-29 JP JP2023107167A patent/JP2023115314A/ja active Pending
- 2023-09-14 AU AU2023229559A patent/AU2023229559A1/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170280162A1 (en) * | 2016-03-22 | 2017-09-28 | Qualcomm Incorporated | Constrained block-level optimization and signaling for video coding tools |
Non-Patent Citations (1)
| Title |
|---|
| Xiang Li et al. Multi-Type-tree, Joint Video exploration Team(JVET), JVET-D0117, 2016-10-06, pp. 1-3* * |
Also Published As
| Publication number | Publication date |
|---|---|
| BR122023023994A2 (pt) | 2023-12-26 |
| CN112740689B (zh) | 2024-04-12 |
| EP4366310A1 (en) | 2024-05-08 |
| US20220021878A1 (en) | 2022-01-20 |
| AU2023229559A1 (en) | 2023-09-28 |
| US11930171B2 (en) | 2024-03-12 |
| US20210006786A1 (en) | 2021-01-07 |
| KR102660119B1 (ko) | 2024-04-22 |
| EP3847818B1 (en) | 2023-12-13 |
| AU2019344400A1 (en) | 2021-05-06 |
| CN114071165A (zh) | 2022-02-18 |
| PL3847818T3 (pl) | 2024-04-29 |
| AU2019344400B2 (en) | 2023-06-15 |
| BR112020025569A2 (pt) | 2021-03-23 |
| BR122023024004A2 (pt) | 2023-12-26 |
| KR20240056655A (ko) | 2024-04-30 |
| JP2022501978A (ja) | 2022-01-06 |
| JP7355829B2 (ja) | 2023-10-03 |
| MX2021003167A (es) | 2021-08-11 |
| AU2019344400C1 (en) | 2023-12-21 |
| PT3847818T (pt) | 2024-03-05 |
| WO2020057572A1 (en) | 2020-03-26 |
| CN112740689A (zh) | 2021-04-30 |
| EP3847818A4 (en) | 2021-07-14 |
| JP2023115314A (ja) | 2023-08-18 |
| CN114071165B (zh) | 2022-09-23 |
| US11070804B2 (en) | 2021-07-20 |
| DK3847818T3 (da) | 2024-03-04 |
| ZA202102113B (en) | 2022-04-28 |
| CA3113219A1 (en) | 2020-03-26 |
| EP3847818A1 (en) | 2021-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102660119B1 (ko) | 비디오 인코더, 비디오 디코더 및 방법 | |
| KR102578075B1 (ko) | 역 양자화 장치 및 방법 | |
| KR102525179B1 (ko) | 파티션 제한 요소들 간의 관계 | |
| KR20210125088A (ko) | 매트릭스 기반 인트라 예측 및 2차 변환 코어 선택을 조화시키는 인코더, 디코더 및 대응 방법 | |
| JP7405925B2 (ja) | ビデオ・エンコーダ、ビデオ・デコーダ及び対応する方法 | |
| KR20210107889A (ko) | 인코더, 디코더 및 디블로킹 필터 적응 방법 | |
| RU2793802C2 (ru) | Видеокодер, видеодекодер и соответствующие способы |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |