KR20210053375A

KR20210053375A - 피드백 경로를 포함하는 모듈레이터를 구현하기 위한 전자 회로

Info

Publication number: KR20210053375A
Application number: KR1020190138549A
Authority: KR
Inventors: 조성훈; 이병근; 김성민; 이주현
Original assignee: 한국전자통신연구원; 광주과학기술원
Priority date: 2019-11-01
Filing date: 2019-11-01
Publication date: 2021-05-12

Abstract

본 발명의 실시 예에 따른 전자 회로는 ADC(Analog to Digital Converter), 제 1 피드백 블록, 및 제 2 피드백 블록을 포함한다. ADC는 제 1 아날로그 신호에 기초하여 디지털 신호를 출력한다. 제 1 피드백 블록은, 제 1 아날로그 신호에 대한 노이즈 쉐이핑(noise shaping)을 위해 입력단으로 피드백될 제 1 피드백 신호를 생성한다. 제 2 피드백 블록은, 디지털 신호를 변환하고, 필터링된 변환된 디지털 신호를 제 2 피드백 신호로서 입력단으로 피드백한다. 제 1 아날로그 신호는 제 1 피드백 신호 및 제 2 피드백 신호에 기초하여 생성된다.

Description

피드백 경로를 포함하는 모듈레이터를 구현하기 위한 전자 회로{ELECTRONIC CIRCUIT IMPLEMENTING MODULATOR INCLUDING FEEDBACK PATH}

본 발명은 전자 회로에 관한 것으로, 좀 더 상세하게는 피드백 경로를 포함하는 모듈레이터를 구현하기 위한 전자 회로에 관한 것이다.

스마트폰 및 태블릿 PC 등과 같은 모바일 장치는 휴대성을 위해 작은 크기로 설계된다. 모바일 장치들은 작은 크기의 반도체 장치들을 포함한다. 모바일 장치는 배터리 등과 같이 한정적인 전력만을 저장할 수 있는 전력 공급 장치를 사용한다. 따라서, 모바일 장치를 설계하기 위해 작은 크기에 배치되고, 적은 전력을 소비하는 전자 회로의 설계가 요구된다.

대부분의 모바일 장치들은 디지털 신호를 사용하여 정보를 처리하도록 구성된다. 따라서, AD/DA(Analog to Digital/Digital to Analog) 모듈레이터는 모바일 장치들에 포함되는 필수적인 구성요소들 중 하나이다. 높은 성능의 모바일 장치에 대한 소비자의 요구가 증가함에 따라, 고해상도의 AD/DA 모듈레이터에 대한 연구가 진행되고 있다.

고해상도의 AD/DA 모듈레이터가 높은 복잡도의 설계를 통해 구현되는 경우, 구현되는 AD/DA 모듈레이터는 넓은 면적에 배치되고 많은 전력을 소비할 수 있다. 따라서, 모바일 기기 등에 고해상도의 AD/DA 모듈레이터를 사용하기 위해, 낮은 복잡도의 설계를 통해 구현될 수 있는 AD/DA 모듈레이터가 요구된다.

본 발명은 피드백 경로들을 통해 높은 차수의 노이즈 쉐이핑 특성을 갖도록 구성되는 피드백 경로를 포함하는 모듈레이터를 구현하기 위한 전자 회로를 제공할 수 있다.

본 발명의 실시 예에 따른 전자 회로는 ADC(Analog to Digital Converter), 제 1 피드백 블록, 및 제 2 피드백 블록을 포함할 수 있다. ADC는 제 1 아날로그 신호에 기초하여 디지털 신호를 출력할 수 있다. 제 1 피드백 블록은, 제 1 아날로그 신호에 대한 노이즈 쉐이핑(noise shaping)을 위해 입력단으로 피드백될 제 1 피드백 신호를 생성할 수 있다. 제 2 피드백 블록은, 디지털 신호를 변환하고, 필터링된 변환된 디지털 신호를 제 2 피드백 신호로서 입력단으로 피드백할 수 있다. 제 1 아날로그 신호는 제 1 피드백 신호 및 제 2 피드백 신호에 기초하여 생성될 수 있다.

본 발명의 실시 예에 따르면, 적은 전력을 소모하고 낮은 복잡도로 설계되고 작은 면적에 배치되지만 높은 차수의 노이즈 쉐이핑 특성을 갖는 모듈레이터를 구현하기 위한 전자 회로가 제공될 수 있다.

도 1은 예시적인 모듈레이터의 구성을 보여주는 블록도 이다.
도 2는 예시적인 모듈레이터의 구성을 보여주는 블록도 이다.
도 3은 본 발명의 실시 예에 따른 모듈레이터의 예시적인 구성을 보여주는 블록도 이다.
도 4는 도 3의 제 1 피드백 경로 및 제 2 피드백 경로의 예시적인 구성들을 보여주는 블록도 이다.
도 5는 도 2의 모듈레이터에 의해 소모되는 전력 및 도 3의 모듈레이터에 의해 소모되는 전력을 보여주는 그래프 이다.
도 6은 도 3의 모듈레이터를 포함하는 예시적인 전자 장치를 보여주는 블록도 이다.

이하, 첨부된 도면들을 참조하여 본 발명의 실시 예들이 상세하게 설명된다. 이하의 설명에서, 상세한 구성들 및 구조들과 같은 세부적인 사항들은 단순히 본 발명의 실시 예들의 전반적인 이해를 돕기 위하여 제공된다. 그러므로 본 발명의 기술적 사상 및 범위로부터의 벗어남 없이 본문에 기재된 실시 예들의 변형들은 통상의 기술자 의해 수행될 수 있다. 더욱이, 명확성 및 간결성을 위하여 잘 알려진 기능들 및 구조들에 대한 설명들은 생략된다. 본 명세서에서 사용된 용어들은 본 발명의 기능들을 고려하여 정의된 용어들이며, 특정 기능에 한정되지 않는다. 용어들의 정의는 상세한 설명에 기재된 사항을 기반으로 결정될 수 있다.

이하의 도면들 또는 상세한 설명에서의 회로들은 도면에 도시되거나 또는 상세한 설명에 기재된 구성 요소 이외에 다른 것들과 연결될 수 있다. 회로들 또는 구성 요소들 사이의 연결은 각각 직접적 또는 비직접적일 수 있다. 회로들 또는 구성 요소들 사이의 연결은 각각 통신에 의한 연결이거나 또는 물리적인 접속일 수 있다.

다르게 정의되지 않는 한, 본문에서 사용되는 기술적 또는 과학적인 의미를 포함하는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 지닌 자에 의해 이해될 수 있는 의미를 갖는다. 일반적으로 사전에서 정의된 용어들은 관련된 기술 분야에서의 맥락적 의미와 동등한 의미를 갖도록 해석되며, 본문에서 명확하게 정의되지 않는 한, 이상적 또는 과도하게 형식적인 의미를 갖도록 해석되지 않는다.

도 1은 예시적인 모듈레이터(modulator)의 구성을 보여주는 블록도 이다.

도 1을 참조하면, 모듈레이터(100)는 가산기들(110 및 130), 루프 필터(120), ADC(Analog to Digital Converter, 140), 및 피드백 DAC(Digital to Analog Converter)를 포함할 수 있다.

가산기(110)는 모듈레이터(100)의 외부로부터 신호(Vin)를 수신할 수 있다. 가산기(110)는 피드백 DAC(150)로부터 피드백되는 신호(Dfb)를 수신할 수 있다. 가산기(110)는 아날로그 도메인에서 둘 이상의 아날로그 신호들을 가산할 수 있다. 예로서, 신호들(Vin 및 Dfb)은 아날로그 신호들일 수 있고, 가산기(110)는 수신되는 신호(Vin)와 신호(Dfb)를 가산하여 신호(S1)를 생성할 수 있다.

예로서, 가산기(110)는 신호(Vin)의 레벨로부터 신호(Dfb)의 레벨을 빼서 얻어지는 레벨을 갖는 신호(S1)를 생성할 수 있다. 예로서, 신호들의 레벨들은 전압 레벨일 수 있으나, 본 발명은 여기에 한정되지 않는다. 가산기(110)는 신호(S1)를 루프 필터(120)로 출력할 수 있다. 또한, 가산기(110)는 신호(S1)를 가산기(130)로 피드포워드(feedfoward)할 수 있다.

루프 필터(120)는 가산기(110)로부터 신호(S1)를 수신할 수 있다. 루프 필터(120)는 신호(S1)를 필터링 할 수 있다. 예로서, 루프 필터(120)는 신호(S1)에 포함되는 신호 성분들 중 특정 주파수들을 갖는 신호 성분들의 크기들을 감쇄시킬 수 있다. 루프 필터(120)는 신호(S1)를 필터링하여 신호(S2)를 생성할 수 있다. 루프 필터(1200)는 신호(S2)를 가산기(130)로 출력할 수 있다.

예로서, 루프 필터(120)는 적분기의 구성을 포함할 수 있다. 루프 필터(120)는 신호(S1)에 포함된 신호 성분들 중 기준 주파수 이상의 주파수들을 갖는 신호 성분들의 크기들을 감쇄시킬 수 있다. 예로서, 루프 필터(120)는 수학식 1에 따른 전달 함수 L1(z)를 가질 수 있다.

단, 수학식 1에서 “z”는 z 변환(z-transform)에 따른 복소 주파수를 나타내고, A1은 루프 필터(120)의 이득을 나타낸다. 루프 필터(120)는 A1의 이득 특성을 갖기 위해, 증폭 소자와 같은 능동 소자를 포함할 수 있다. 따라서, 루프 필터(120)에 의해 소모되는 전력의 양은 모듈레이터(100)의 다른 구성들에 의해 소모되는 전력의 양보다 많을 수 있다. 루프 필터(120)가 수학식 1에 따른 전달 함수 L1(z)를 가질 경우, 모듈레이터(100)는 루프 필터에 의해 1차의 노이즈 쉐이핑 특성을 가질 수 있다.

가산기(130)는 루프 필터(120)로부터 신호(S2)를 수신할 수 있다. 가산기(130)는 가산기(110)로부터 피드포워드되는 신호(S1)를 수신할 수 있다. 가산기(110)는 수신되는 신호(S2)와 피드포워드되는 신호(S1)를 가산하여 신호(S3)를 생성할 수 있다. 예로서, 가산기(130)는 신호(S1)의 레벨과 신호(S2)의 레벨의 더하여 얻어지는 레벨을 갖는 신호(S3)를 생성할 수 있다.

ADC(140)는 가산기(130)로부터 신호(S3)를 수신할 수 있다. ADC(140)는 아날로그 신호를 디지털 신호로 변환할 수 있다. 예로서, ADC(140)는 신호(S3)를 변환하여 디지털 신호(Dout)를 생성할 수 있다. ADC(140)는 신호(Vin)로부터 변환된 디지털 신호(Dout)를 모듈레이터(100) 외부의 다른 구성으로 출력할 수 있다. 또한, ADC(140)는 디지털 신호(Dout)를 피드백 DAC(150)로 출력할 수 있다.

ADC(140)에 의해 신호(S3)가 변환될 때, 양자화 에러가 발생할 수 있다. 본 명세서에서 양자화 에러는, 아날로그 신호를 디지털 신호로 변환할 때 발생하는 에러로서, 변환되기 전의 아날로그 신호의 레벨과 변환된 후의 디지털 신호의 데이터의 값 사이의 차이와 관련될 수 있다. 여기서, 차이라는 표현은 산술적인 차이를 의미하기보다는 개념적인 차이를 의미한다는 것으로 잘 이해될 것이다.

예로서, 신호(EQ1)의 레벨은 신호(S3)를 디지털 신호(Dout)로 변환할 때 발생되는 양자화 에러의 크기를 표현할 수 있다. 예로서, 신호(EQ1)에 의해 표현되는 양자화 에러의 크기는 신호(S3)의 레벨과 디지털 신호(Dout)의 데이터의 값 사이의 차이와 관련될 수 있다.

피드백 DAC(150)는 ADC(140)로부터 디지털 신호(Dout)를 수신할 수 있다. 피드백 DAC(140)는 디지털 신호를 아날로그 신호로 변환할 수 있다. 예로서, 피드백 DAC(140)는 디지털 신호(Dout)를 변환하여 신호(Dfb)를 생성할 수 있다. 피드백 DAC(1400)는 신호(Dfb)를 피드백하여 신호(Dfb)를 가산기(110)로 출력할 수 있다.

도 2는 예시적인 모듈레이터의 구성을 보여주는 블록도 이다.

도 2를 참조하면, 모듈레이터(200)는 가산기들(210_1 내지 210_n, 및 230), 루프 필터들(220_1 내지 220_n), ADC(240), 및 피드백 DAC(250)를 포함할 수 있다. 도 2를 도 1과 비교하면, 가산기들(210_1 내지 210_n)의 예시적인 구성들 및 동작들은 도 1의 가산기(110)의 예시적인 구성 및 동작들과 각각 유사하고, 가산기(230)의 예시적인 구성 및 동작들은 도 1의 가산기(130)의 예시적인 구성 및 동작들과 각각 유사하고, ADC(240)의 예시적인 구성 및 동작들은 도 1의 ADC(140)의 예시적인 구성 및 동작들과 각각 유사하고, 피드백 DAC(250)의 예시적인 구성 및 동작들은 도 1의 피드백 DAC(150)의 예시적인 구성 및 동작들과 각각 유사하므로, 이하 중복되는 설명은 생략된다.

피드백 DAC(250)로부터 출력되는 신호(Dfb)는 가산기들(210_1 내지 210_n)로 각각 피드백될 수 있다. 가산기들(210_1 내지 210_n) 각각의 전단의 노드를 통해 전달되는 신호들은 가산기(230)로 피드포워드될 수 있다. 가산기(230)는 피드포워드 되는 신호들을 합산하여 신호(Sn)를 생성할 수 있다. 가산기(230)는 신호(Sn)를 ADC(240)로 출력할 수 있다.

ADC(240)에 의해 신호(Sn)가 변환될 때, 양자화 에러가 발생할 수 있다. 예로서, 신호(EQ2)의 레벨은 신호(Sn)를 디지털 신호(Dout)로 변환할 때 발생되는 양자화 에러의 크기를 표현할 수 있다. 예로서, 신호(EQ2)에 의해 표현되는 양자화 에러의 크기는 신호(Sn)의 레벨과 디지털 신호(Dout)의 데이터의 값 사이의 차이와 관련될 수 있다.

루프 필터들(220_1 내지 220_n) 각각은 수학식 1에 따른 전달 함수를 가질 수 있다. 루프 필터들(220_1 내지 220_n)의 개수가 "n"인 경우(단, n은 자연수), 직렬로 연결되는 1차의 루프 필터들(220_1 내지 220_n)에 의해 모듈레이터(200)는 "n"차의 노이즈 쉐이핑 특성을 가질 수 있다. 설계자는 원하는 차수의 노이즈 쉐이핑 차수를 갖는 모듈레이터(200)를 설계하기 위해, 루프 필터들(220_1 내지 220_n)의 개수 및 가산기들(210_1 내지 210_n)의 개수를 적절하게 결정할 수 있다.

도 3은 본 발명의 실시 예에 따른 모듈레이터의 예시적인 구성을 보여주는 블록도 이다.

도 3을 참조하면, 모듈레이터(300)는 가산기(310), 루프 필터(320), 제 1 피드백 경로(330), ADC(340), 및 제 2 피드백 경로(350)를 포함할 수 있다. 예로서, 모듈레이터(300)는 전자 장치의 구성요소일 수 있다. 예로서, 모듈레이터(300)는 모듈레이터(300)를 포함하는 전자 장치로 수신되는 아날로그 신호들을 디지털 신호들로 변환할 수 있다.

예로서, 전자 장치는 개인용 컴퓨터(Personal Computer, PC), 워크스테이션(Workstation), 노트북 컴퓨터, 이동식 장치 등 중 하나일 수 있다. 전자 장치는 아날로그 신호 및 디지털 신호를 처리하도록 구성되는 다양한 형태의 전자회로들을 포함할 수 있다. 도 6을 참조하여, 모듈레이터(300)를 포함하는 예시적인 전자 장치가 좀 더 구체적으로 설명될 것이다.

가산기(310)는 전자 장치의 다른 구성요소로부터 신호(Vin)를 수신할 수 있다. 또는, 가산기(310)는 전자 장치 외부의 다른 장치/시스템으로부터 신호(Vin)를 수신할 수 있다. 가산기(310)는 제 1 피드백 경로(350)로부터 피드백되는 신호(Xfb)를 수신할 수 있다. 가산기(310)는 제 2 피드백 경로(350)로부터 피드백되는 신호(Dfb2)를 수신할 수 있다.

가산기(310)는 아날로그 도메인에서 둘 이상의 아날로그 신호들을 가산할 수 있다. 예로서, 신호들(Vin, Xfb, 및 Dfb2)은 아날로그 신호들일 수 있고, 가산기(310)는 수신되는 신호들(Vin, Xfb, 및 Dfb2)을 가산하여 신호(X1)를 생성할 수 있다. 예로서, 가산기(310)는 신호(Vin)의 레벨로부터 신호(Dfb2)의 레벨과 신호(Xfb)의 레벨을 빼서 얻어지는 레벨을 갖는 신호(X1)를 생성할 수 있다.

예로서, 가산기(310)는 수신되는 신호들(Vin, Xfb, 및 Dfb2)을 가산하기 위한 능동적인 동작을 수행하도록 구성되는 전자 회로들을 포함할 수 있다. 또는, 가산기(310)가, 수신되는 신호들(Vin, Xfb, 및 Dfb2)이 더해지는 노드를 제공하는 것으로 이해될 수도 있다. 가산기(310)는 신호(X1)를 루프 필터(320)로 출력할 수 있다.

루프 필터(320)는 가산기(310)로부터 신호(X1)를 수신할 수 있다. 루프 필터(320)는 신호(X1)를 필터링 할 수 있다. 예로서, 루프 필터(320)는 신호(X1)에 포함되는 신호 성분들 중 특정 주파수들을 갖는 신호 성분들의 크기들을 감쇄시킬 수 있다. 루프 필터(320)는 신호(X1)를 필터링하여 신호(X2)를 생성할 수 있다. 루프 필터(320)는 신호(X2)를 ADC(340) 및 제 1 피드백 경로(330)로 출력할 수 있다.

루프 필터(320)는 적분기의 구성을 포함할 수 있다. 예로서, 루프 필터(320)는 수학식 2에 따른 전달 함수 L2(z)를 가질 수 있다.

단, 수학식 2에서 “z”는 z 변환에 따른 복소 주파수를 나타내고, A2은 루프 필터(320)의 이득을 나타낸다. 루프 필터(320)는 A2의 이득 특성을 갖기 위해, 증폭 소자와 같은 능동 소자를 포함할 수 있다.

제 1 피드백 경로(330)는 루프 필터(320)로부터 신호(X2)를 수신할 수 있다. 제 1 피드백 경로(330)는 신호(X2)를 노이즈 쉐이핑을 수행할 수 있다. 예로서, 제 1 피드백 경로(330)는 신호(X2)를 필터링할 수 있다.

예로서, 제 1 피드백 경로는 신호(X2)에 포함되는 신호 성분들 중 특정 주파수들을 갖는 신호 성분들의 크기들을 감쇄시킬 수 있다. 제 1 피드백 경로(330)는 신호(X2)를 필터링 하여 신호(Xfb)를 생성할 수 있다. 제 1 피드백 경로(330)는 신호(Xfb)를 가산기(310)로 출력할 수 있다. 도 4를 참조하여, 제 1 피드백 경로(330)의 예시적인 구성 및 동작들이 좀 더 구체적으로 설명될 것이다.

ADC(340)는 루프 필터(320)로부터 신호(X2)를 수신할 수 있다. ADC(340)는 아날로그 신호를 디지털 신호로 변환할 수 있다. 예로서, ADC(340)는 신호(X2)를 변환하여 신호(Dout)를 생성할 수 있다. ADC(340)는 아날로그 신호를 디지털 신호로 변환하기 위해 다양한 유형의 전자 회로들을 포함할 수 있다. 예로서, ADC(340)는 플래시(Flash) ADC, 파이프 라인(Pipelined) ADC, SAR(Successive Approximation Register) ADC 등과 같은 다양한 유형의 ADC로 구현될 수 있다.

ADC(340)에 의해 신호(X2)가 변환될 때, 양자화 에러가 발생할 수 있다. 예로서, 신호(EQ3)의 레벨은 신호(X2)를 디지털 신호(Dout)로 변환할 때 발생되는 양자화 에러의 크기를 표현할 수 있다. 예로서, 신호(EQ3)에 의해 표현되는 양자화 에러의 크기는 신호(X3)의 레벨과 디지털 신호(Dout)의 데이터의 값 사이의 차이와 관련될 수 있다.

ADC(1500)는 디지털 신호(Dout)를 모듈레이터(300)의 외부로 출력할 수 있다. 예로서, ADC(340)는 모듈레이터(300)를 포함하는 전자 장치의 다른 구성요소로 디지털 신호(Dout)를 출력할 수 있고, 디지털 신호(Dout)는 전자 장치를 동작시키는 데에 이용될 수 있다(도 6 참조). ADC(340)는 디지털 신호(Dout)를 제 2 피드백 경로(350)로 출력할 수 있다.

제 2 피드백 경로(350)는 ADC(340)로부터 디지털 신호(Dout)를 수신할 수 있다. 제 2 피드백 경로(350)는 디지털 신호를 아날로그 신호로 변환할 수 있다. 예로서, 제 2 피드백 경로(350)는 디지털 신호(Dout)를 변환하여 신호(Dfb2)를 생성할 수 있다. 피드백 DAC(1400)는 신호(Dfb2)를 피드백하여 신호(Dfb2)를 가산기(310)로 출력할 수 있다. 도 4를 참조하여, 제 2 피드백 경로(350)의 예시적인 구성 및 동작들이 좀 더 구체적으로 설명될 것이다.

가산기(1100)에 의해 피드백 되는 신호들(Xfb 및 Dfb2)의 레벨들이 신호(Vin)의 레벨로부터 빼짐에 따라, 신호들(Xfb 및 Dfb2)의 레벨들과 신호(Vin)의 레벨 사이의 차이 값을 레벨로 갖는 신호(X1)가 생성될 수 있다. 피드백 되는 신호들(Xfb 및 Dfb2)에 기초하여 생성되는 신호(X1)는 루프 필터(320) 및 ADC(340)를 통해 디지털 신호(Dout)로 변환될 수 있다.

또한, 제 1 피드백 경로(330)를 통해 신호(X2)에 기초하여 노이즈 쉐이핑이 계속적으로 수행되고, 제 2 피드백 경로(350)를 통해 디지털 신호(Dout)로부터 변환되는 신호(Dfb2)가 계속적으로 피드백 됨에 따라, 신호(Vin)의 레벨과 디지털 신호(Dout)의 데이터의 값 사이의 차이는 계속적으로 디지털 신호(Dout)로 변환될 수 있다. 계속적인 피드백에 의해, 신호(Vin)의 레벨과 디지털 신호(Dout)의 데이터의 값 사이의 차이는 “0”으로 수렴할 수 있다. 따라서, 제 1 피드백 경로(330) 및 제 2 피드백 경로(350)에 의해 신호(Vin)의 레벨을 정확하게 나타내는 디지털 신호(Dout)가 모듈레이터(300)로부터 출력될 수 있다.

도 4는 도 3의 제 1 피드백 경로 및 제 2 피드백 경로의 예시적인 구성들을 보여주는 블록도 이다.

도 4를 참조하면, 제 1 피드백 경로(330)는 제 1 피드백 필터(331)를 포함하고, 제 2 피드백 경로(350)는 피드백 DAC(351) 및 제 2 피드백 필터(352)를 포함할 수 있다. 제 1 피드백 경로(330) 및 제 2 피드백 경로(350)는 효과적인 피드백을 위해 도 4에 도시되지 않은 구성들을 더 포함할 수 있다. 예로서, 제 1 피드백 경로(330) 및 제 2 피드백 경로(350)는 가산기(310)로 피드백될 신호들(Xfb 및 Dfb2)의 레벨들을 조정하기 위한 커패시터들과 같은 수동 소자들을 더 포함할 수 있다.

제 1 피드백 필터(331)는 신호(X2)를 필터링 하여 신호(Xfb)를 생성할 수 있따. 제 1 피드백 필터(331)는 신호(Xfb)를 가산기(310)로 피드백할 수 있다. 본 명세서에서 3차 및 4차의 고역 통과 필터의 특성들을 갖는 제 1 피드백 필터(331)가 설명될 것이나, 제 1 피드백 필터(331)가 임의의 차수를 갖는 고역 통과 필터의 특성을 갖도록 다양하게 변경 또는 수정될 수 있음이 잘 이해될 것이다.

예로서, 제 1 피드백 필터(331)는 수학식 3에 따른 전달 함수 F1(z)의 특성을 가질 수 있다. 수학식 3을 참조하면, 전달 함수 “F1(z)”은 3차 고역 통과 필터의 특성을 가질 수 있다.

예로서, 제 1 피드백 필터(331)는 수학식 4에 따른 전달 함수 F2(z)의 특성을 가질 수 있다. 수학식 4를 참조하면, 전달 함수 F2(z)는 4차 고역 통과 필터의 특성을 가질 수 있다.

피드백 DAC(351)는 ADC(340)로부터 디지털 신호(Dout)을 수신할 수 있다. 피드백 DAC(351)는 디지털 신호를 아날로그 신호로 변환할 수 있다. 예로서, 제 2 피드백 경로(350)로는 디지털 신호(Dout)를 변환하여 신호(Dfb1)를 생성할 수 있다. 피드백 DAC(351)는 신호(Dfb1)를 제 2 피드백 필터(352)로 출력할 수 있다.

제 2 피드백 필터(332)는 신호(Dfb1)를 필터링 하여 신호(Dfb2)를 생성할 수 있다. 제 2 피드백 필터(332)는 신호(Dfb2)를 가산기(310)로 피드백할 수 있다. 본 명세서에서 3차 및 4차의 고역 통과 필터의 특성들을 갖는 제 2 피드백 필터(352)가 설명될 것이나, 제 2 피드백 필터(352)가 임의의 차수를 갖는 고역 통과 필터의 특성을 갖도록 다양하게 변경 또는 수정될 수 있음이 잘 이해될 것이다.

예로서, 제 2 피드백 필터(352)는 수학식 5에 따른 전달 함수 H1(z)의 특성을 가질 수 있다. 수학식 3을 참조하면, 전달 함수 H1(z)는 3차 고역 통과 필터의 특성을 가질 수 있다.

예로서, 제 2 피드백 필터(332)는 수학식 4에 따른 전달 함수 H2(z)의 특성을 가질 수 있다. 수학식 4를 참조하면, 전달 함수 H2(z)는 4차 고역 통과 필터의 특성을 가질 수 있다.

모듈레이터(300)는, 1개의 루프 필터(320)만을 포함하더라도, 제 1 피드백 경로(330) 및 제 2 피드백 경로(352)의 동작들에 의해, 높은 차수의 노이즈 쉐이핑 특성을 가질 수 있다. 따라서, 노이즈 쉐이핑의 차수가 충분히 큰 경우, 모듈레이터(300)는 신호(Vin)에 대한 고 해상도의 변환 동작을 수행할 수 있다. 따라서, 디지털 신호(Dout)의 데이터는 신호(Vin)의 레벨을 정확하게 나타낼 수 있다.

도 5는 도 2의 모듈레이터에 의해 소모되는 전력 및 도 3의 모듈레이터에 의해 소모되는 전력을 보여주는 그래프 이다. 도 5의 예에서, x축은 모듈레이터(200 또는 300)가 갖는 노이즈 쉐이핑 특성의 차수를 나타내고, y축은 모듈레이터(200 또는 300)에 의해 소모되는 전력을 나타낸다.

도 5를 참조하면, 모듈레이터들(200 및 300)이 갖는 노이즈 쉐이핑 특성의 차수들이 증가할수록 모듈레이터들(200 및 300)에 의해 소모되는 전력은 증가할 수 있다.

예로서, 모듈레이터들(200 및 300)이 더 높은 차수의 노이즈 쉐이핑 특성을 갖기 위해, 모듈레이터들(200 및 300)은 더 복잡한 구성의 필터들(예컨대, 도 2의 루프 필터들(220_1 내지 220_n), 도 3의 루프 필터(320), 도 4의 제 1 피드백 필터(331) 및 제 2 피드백 필터(351))를 포함할 수 있다. 모듈레이터들(200 및 300)에 포함되는 필터들의 구성이 복잡할수록 필터들에 의해 소모되는 전력은 증가할 수 있다. 따라서, 노이즈 쉐이핑의 차수가 증가할수록 모듈레이터들(200 및 300)에 의해 소모되는 전력은 증가할 수 있다.

도 2의 루프 필터들(220_1 내지 220_n) 및 도 3의 루프 필터(320) 각각은 다양한 유형의 능동 소자들을 포함할 수 있다. 예로서, 루프 필터들(220_1 내지 220_n) 및 도 3의 루프 필터(320) 각각은 필터링되는 신호들을 증폭하기 위한 증폭 소자를 포함할 수 있다. 따라서, 루프 필터들(220_1 내지 220_n) 및 도 3의 루프 필터(320)에 의해 소모되는 전력의 양은 모듈레이터들(200 및 300)의 다른 구성요소들에 의해 소모되는 전력의 양보다 많을 수 있다.

예로서, 모듈레이터들(200 및 300)이 갖는 노이즈 쉐이핑 특성의 차수가 3인 경우, 모듈레이터(200)에 의해 소모되는 전력은 P1이고 모듈레이터(300)에 의해 소모되는 전력은 P1일 수 있다. P2는 P1 보다 클 수 있다.

도 2와 도 3을 비교하면, 도 2의 모듈레이터(200)는 k차의 노이즈 쉐이핑 특성을 갖기 위해 k개의 루프 필터들(220_1 내지 220_n)을 포함할 수 있다(단, k는 임의의 자연수). 반면, 도 3의 모듈레이터(300)는 k차의 노이즈 쉐이핑 특성을 갖더라도 하나의 루프 필터(320)만을 포함할 수 있다. 따라서, 모듈레이터들(200 및 300)이 갖는 노이즈 쉐이핑 특성의 차수들이 서로 동일할 때, 모듈레이터(200)에 포함되는 루프 필터들(220_1 내지 220_n)의 개수는 모듈레이터(300)에 포함되는 루프 필터(320)의 개수 보다 많을 수 있다.

또한, 모듈레이터(200)에 포함되는 루프 필터들(220_1 내지 220_n)의 개수가 모듈레이터(300)에 포함되는 루프 필터(320)의 개수 보다 많기 때문에, 모듈레이터(300)에 의해 소모되는 전력은 모듈레이터(200)에 의해 소모되는 전력 보다 적을 수 있다. 또한, 모듈레이터(300)가 배치되는 면적은 모듈레이터(200)가 배치되는 면적 보다 작고, 모듈레이터(300)의 설계에 대한 복잡도는 모듈레이터(200)의 설계에 대한 복잡도 보다 낮을 수 있다. 따라서, 설계자는 적은 전력을 소모하고 작은 면적에 배치되는 모듈레이터(300)를 용이하게 설계할 수 있다.

도 6은 도 3의 모듈레이터를 포함하는 예시적인 전자 장치를 보여주는 블록도 이다.

전자 장치(1000)는 프로세서(1100), 메모리(1200), 스토리지(1300), 통신 장치(1400), 사용자 인터페이스(1500), 센서 블록(1600), 및 버스(1700)를 포함할 수 있다. 단, 전자 장치(1000)의 구성요소들은 도 6의 실시 예에 한정되지 않는다. 전자 장치(1000)는 도 6에 나타낸 구성 요소들 중 하나 이상을 포함하지 않을 수 있고, 또는 도 6에 나타내지 않은 적어도 하나의 구성 요소를 더 포함할 수 있다.

프로세서(1100)는 전자 장치(1000)의 구성 요소들의 동작들을 제어/관리할 수 있다. 예로서, 프로세서(1100)는 범용 프로세서, 전용 프로세서, 또는 어플리케이션 프로세서(Application Processor)로 구현될 수 있다. 프로세서(1100)는 전자 장치(1000)를 동작시키기 위해 다양한 연산을 처리할 수 있다. 예로서, 프로세서(1100)는 통신 장치(1400), 사용자 인터페이스(1500), 및 센서 블록(1600) 등에 포함되는 모듈레이터(예컨대, 도 3의 모듈레이터(300))에 의해 변환된 디지털 신호들에 기초하여 다양한 연산을 처리할 수 있다.

메모리(1200)는 전자 장치(1000)의 동작에 이용되는 데이터를 저장할 수 있다. 예로서, 메모리(1200)는 프로세서(1100)에 의해 처리된 또는 처리될 데이터를 일시적으로 저장할 수 있다. 예로서, 메모리(1200)는 통신 장치(1400), 사용자 인터페이스(1500), 및 센서 블록(1600) 등에 포함되는 모듈레이터(예컨대, 도 3의 모듈레이터(300))에 의해 변환된 디지털 신호들이 나타내는 데이터를 저장할 수 있다.

예로서, 메모리(1200)는 SRAM(Static Random Access Memory), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리, 및/또는 플래시 메모리, PRAM(Phase-change RAM), MRAM(Magneto-resistive RAM), ReRAM(Resistive RAM), FRAM(Ferro-electric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다. 또는, 메모리(1200)는 이종의 메모리들을 포함할 수 있다.

스토리지(1300)는 전력 공급에 관계없이 데이터를 저장할 수 있다. 예로서, 스토리지(1300)는 통신 장치(1400), 사용자 인터페이스(1500), 및 센서 블록(1600) 등에 포함되는 모듈레이터(예컨대, 도 3의 모듈레이터(300))에 의해 변환된 디지털 신호들이 나타내는 데이터를 저장할 수 있다.

예로서, 스토리지(1300)는 플래시 메모리, PRAM, MRAM, ReRAM, FRAM 등과 같은 다양한 불휘발성 메모리 중 적어도 하나를 포함할 수 있다. 예로서, 스토리지(1300)는 HDD(Hard Disk Drive), SSD(Solid State Drive), SD(Secure Digital) 카드 등과 같은 착탈식 메모리, 및/또는 eMMC(Embedded Multimedia Card) 등과 같은 내장(Embedded) 메모리를 포함할 수 있다.

통신 장치(1400)는 전자 장치(1000) 외부의 다른 전자 장치/시스템과 신호들을 교환하기 위한 다양한 구성들을 포함할 수 있다. 예로서, 통신 장치(1400)는 안테나, 송수신기, 및 MODEM(Modulator/Demodulator) 등을 포함할 수 있다. MODEM 및/또는 송수신기는 안테나를 통해 수신되는 아날로그 신호를 디지털 신호로 변환하기 위한 모듈레이터를 포함할 수 있다. 예로서, MODEM 및/또는 송수신기는 도 3의 모듈레이터(300)를 포함할 수 있다.

예로서, 통신 장치(1400)의 송수신기 및/또는 MODEM은 LTE(Long Term Evolution), WIMAX(Worldwide Interoperability for Microwave Access), GSM(Global System for Mobile communication), CDMA(Code Division Multiple Access), Bluetooth, NFC(Near Field Communication), Wi-Fi(Wireless Fidelity), RFID(Radio Frequency Identification) 등과 같은 무선 통신 규약에 따라, 외부 장치/시스템과 교환되는 신호를 처리할 수 있다.

사용자 인터페이스(1500)는 사용자와 전자 장치(1000) 사이의 통신을 중재할 수 있다. 예로서, 사용자는 사용자 인터페이스(1500)를 통해 명령을 전자 장치(1000)로 입력할 수 있다. 사용자 인터페이스(1500)는 사용자의 행동(예컨대, 터치 및 움직임 등)을 감지하기 위한 센서들을 포함할 수 있다.

사용자 인터페이스(1500)의 센서들은 감지되는 사용자의 행동에 기초하여 아날로그 신호들을 생성할 수 있다. 사용자 인터페이스(1500)는 센서들에 의해 생성되는 아날로그 신호들을 변환하기 위한 모듈레이터를 포함할 수 있다. 예로서, 사용자 인터페이스(1500)는 도 3의 모듈레이터(300)를 포함할 수 있다. 또는, 전자 장치(1000)는 프로세서(1100)에 의해 생성되는 정보를 사용자 인터페이스(1500)를 통해 사용자에게 제공할 수 있다.

센서 블록(1500)은 전자 장치(1000)의 외부로부터 수신되는 물리 신호들(예컨대, 빛, 음성)을 감지하기 위한 다양한 구성들을 포함할 수 있다. 예로서, 센서 블록(1500)은 이미지 센서 블록 및 오디오 센서 블록 등을 포함할 수 있다.

예로서, 이미지 센서 블록은 전자 장치(1000)의 외부로부터 수신되는 빛을 감지하기 위해 렌즈, 이미지 센서, 및 이미지 신호 처리기 등을 포함할 수 있다. 이미지 센서 블록은 렌즈를 통해 빛을 수신할 수 있다. 이미지 센서는 렌즈를 통해 수신되는 빛을 광전 변환 하기 위한 픽셀들을 포함할 수 있다. 이미지 센서는 광전 변환에 의해 생성되는 아날로그 신호들을 디지털 신호들로 변환하기 위한 모듈레이터를 포함할 수 있다. 예로서, 이미지 센서는 도 3의 모듈레이터(300)를 포함할 수 있다. 이미지 신호 처리기는 이미지 센서에 의해 생성되는 디지털 신호들에 기초하여 전자 장치(1000) 외부의 객체와 관련되는 이미지 정보를 생성할 수 있다.

예로서, 오디오 센서 블록은 정자 장치(1000)의 외부로부터 수신되는 음성 신호를 감지하기 위해 오디오 신호 처리기 및 마이크 등을 포함할 수 있다. 오디오 센서 블록은 마이크를 통해 아날로그 오디오 신호를 수신할 수 있다. 오디오 신호 처리기는 마이크를 통해 수신되는 아날로그 오디오 신호를 디지털 신호로 변환하기 위한 모듈레이터를 포함할 수 있다. 예로서, 오디오 신호 처리기는 도 3의 모듈레이터(300)를 포함할 수 있다. 오디오 신호 처리기는 모듈레이터(300)에 의해 변환된 디지털 신호를 이용하여 오디오 정보를 생성할 수 있다.

버스(1700)는 전자 장치(1000)의 구성 요소들 사이에서 통신 경로를 제공할 수 있다. 예로서, 프로세서(1100), 메모리(1200), 스토리지(1300), 통신 장치(1400), 사용자 인터페이스(1500), 및 센서 블록(1600)은 버스(1700)를 통해 서로 데이터를 교환할 수 있다. 예로서, 프로세서(1100), 메모리(1200), 및 스토리지(1300)는 버스(1700)를 통해 통신 장치(1400), 사용자 인터페이스(1500), 및 센서 블록(1600)의 모듈레이터(300)에 의해 변환된 디지털 신호를 수신할 수 있다. 버스(1700)는 전자 장치(1000)에서 이용되는 다양한 유형의 통신 포맷을 지원하도록 구성될 수 있다.

상술된 내용은 본 발명을 실시하기 위한 구체적인 실시 예들이다. 본 발명은 상술된 실시 예들뿐만 아니라, 단순하게 설계 변경되거나 용이하게 변경할 수 있는 실시 예들 또한 포함할 것이다. 또한, 본 발명은 실시 예들을 이용하여 용이하게 변형하여 실시할 수 있는 기술들도 포함될 것이다. 따라서, 본 발명의 범위는 상술된 실시 예들에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.

100: 모듈레이터
200: 모듈레이터
300: 모듈레이터
1000: 전자 장치

Claims

입력 신호에 기초하여 디지털 신호를 출력하도록 구성되는 ADC(Analog to Digital Converter);
상기 입력 신호에 대한 노이즈 쉐이핑(noise shaping)을 위해 입력단으로 피드백될 제 1 피드백 신호를 생성하도록 구성되는 제 1 피드백 블록; 및
상기 디지털 신호에 기초하여 생성되는 아날로그 신호의 주파수 성분들 중 대상 주파수 대역의 주파수 성분들을 감쇄시켜 생성되는 제 2 피드백 신호를 상기 입력단으로 피드백하도록 구성되는 제 2 피드백 블록을 포함하되,
상기 입력 신호는 상기 제 1 피드백 신호 및 제 2 피드백 신호에 기초하여 생성되는 전자 회로.