KR20210051920A - 신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법 - Google Patents

신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20210051920A
KR20210051920A KR1020190137812A KR20190137812A KR20210051920A KR 20210051920 A KR20210051920 A KR 20210051920A KR 1020190137812 A KR1020190137812 A KR 1020190137812A KR 20190137812 A KR20190137812 A KR 20190137812A KR 20210051920 A KR20210051920 A KR 20210051920A
Authority
KR
South Korea
Prior art keywords
neural network
kernels
layer
order
processor
Prior art date
Application number
KR1020190137812A
Other languages
English (en)
Inventor
이동열
김성현
김민정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190137812A priority Critical patent/KR20210051920A/ko
Priority to US17/282,057 priority patent/US20220004841A1/en
Priority to PCT/KR2020/014773 priority patent/WO2021085996A1/ko
Publication of KR20210051920A publication Critical patent/KR20210051920A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G06N3/082—Learning methods modifying the architecture, e.g. adding, deleting or silencing nodes or connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Medical Informatics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Neurology (AREA)
  • User Interface Of Digital Computer (AREA)
  • Image Analysis (AREA)

Abstract

일 실시 예에 따른, 전자 장치(101)는, 다수의 레이어들을 포함하는 신경망을 저장하는 메모리, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함, 및 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 상기 신경망을 정렬하고, 및 상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하도록 구성되고, 상기 신경망을 정렬하는 동작은, 상기 신경망의 상기 다수의 레이어들 각각에 대하여, 레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하는 동작, 상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하는 동작, 및 상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작을 포함하도록 구성될 수 있다.

Description

신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법{ELECTRONIC DEVICE FOR REARRANGING KERNELS OF NEURAL NETWORK AND OPERATING METHOD THEREOF}
후술되는 다양한 실시예들은 신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법에 관한 것이다.
인간의 생물학적 신경 세포의 특성을 수학적 표현에 의해 모델링한 신경망(neural network)에 대한 연구가 있다. 신경 망은, 입력 데이터를 특정 그룹으로 분류하는 문제를 해결하기 위해, 인간이 가지고 있는 학습이라는 능력을 모방한 알고리즘을 이용한다. 신경망은 이러한 알고리즘을 통하여 입력 데이터와 출력 데이터 간의 사상(mapping)을 생성해낼 수 있다. 신경망은, CNN(convolutional neural network), RNN(recurrent neural network), deep belief network, restricted Boltzman machine 등이 있으나 이에 제한되지 않는다.
전자 장치는 이러한 신경망을 이용하여, 입력 데이터에 대한 출력 데이터를 획득할 수 있다. 그러나, 전자 장치가 신경망을 이용하여 입력 데이터에 대한 출력 데이터를 획득하기 위해서는 상당량의 연산이 필요하다. 이에 따라, 신경망을 이용한 처리에 대한 연산량을 감소시키기 위한 기법이 필요하다.
본 문서에서 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
다양한 실시예들에 따른 전자 장치(electronic device)는 다수의 레이어들을 포함하는 신경망을 저장하는 메모리, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함, 및 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 상기 신경망을 정렬하고, 및 상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하도록 구성되고, 상기 적어도 하나의 프로세서는, 상기 신경망을 정렬할 시, 상기 신경망의 상기 다수의 레이어들 각각에 대하여, 레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하고, 상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하고, 상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신함으로써, 상기 신경망을 정렬하도록 구성될 수 있다.
다양한 실시예들에 따른 전자 장치의 동작 방법은, 상기 전자 장치의 적어도 하나의 프로세서를 통해 상기 전자 장치에 저장되어 있는 신경망을 정렬하는 동작, 상기 신경망은, 다수의 레이어들을 포함하고, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함, 및 상기 적어도 하나의 프로세서를 통해 상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하는 동작을 포함하고, 상기 신경망을 정렬하는 동작은, 상기 신경망을 정렬할 시, 상기 신경망의 상기 다수의 레이어들 각각에 대하여, 레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하는 동작, 상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하는 동작, 및 상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작을 포함할 수 있다.
다양한 실시예들에 따른 전자 장치에 의해 실행되는 적어도 하나의 명령어들을 저장하는 비-일시적 컴퓨터-판독가능 저장 매체는, 상기 적어도 하나의 명령어들을 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서가, 다수의 레이어들을 포함하는 신경망을 정렬하고, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함, 및 상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하도록 구성되고, 상기 적어도 하나의 명령어들을 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서가, 상기 신경망을 정렬할 시, 상기 신경망의 상기 다수의 레이어들 각각에 대하여, 레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하고, 상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하고, 상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신함으로써, 상기 신경망을 정렬하도록 구성될 수 있다.
다양한 실시 예들에 따른 전자 장치(electronic device) 및 이의 동작 방법은, 신경망을 정렬함으로써, 신경망 처리 속도를 증가시킬 수 있다.
본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은, 일 실시 예에 따른 네트워크 환경 내의 전자 장치의 블록도이다.
도 2a는, 일 실시 예에 따른 전자 장치의 프로세서 및 메모리를 나타내는 도면이다.
도 2b는, 일 실시 예에 따른 전자 장치의 프로그램의 아키텍처의 일 예를 예시하는 도면이다.
도 3a는, 일 실시 예에 따른 전자 장치의 메모리에 저장되는 신경망(Neural Network)의 구조를 예시하는 도면이다.
도 3b는, 일 실시 예에 따른 전자 장치에 의해 정렬된 커널을 예시하는 도면이다.
도 4a는, 일 실시 예에 따른 전자 장치의 프로세서에 포함되는 NPU(Neural Processing Unit)의 실행 블록을 예시하는 도면이다.
도 4b는, 일 실시 예에 따른 전자 장치의 NPU의 실행 블록에 포함되는 연산 소자를 예시하는 도면이다.
도 5는 일 실시 예에 따른 전자 장치에서 신경망을 정렬하여 신경망 처리를 수행하는 동작을 나타내는 흐름도이다.
도 6은 일 실시 예에 따른 전자 장치에서 신경망을 정렬하는 동작을 나타내는 흐름도이다.
도 7은 일 실시 예에 따른 전자 장치에서 신경망의 커널들에 블록을 할당하는 동작을 나타내는 흐름도이다.
도 8은 일 실시 예에 따른 전자 장치에서 신경망을 정렬하는 동작을 나타내는 흐름도이다.
도 1은, 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다. 도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제 1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제 2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 장치(150), 음향 출력 장치(155), 표시 장치(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 표시 장치(160) 또는 카메라 모듈(180))가 생략되거나, 하나 이상의 다른 구성 요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들은 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(176)(예: 지문 센서, 홍채 센서, 또는 조도 센서)은 표시 장치(160)(예: 디스플레이)에 임베디드된 채 구현될 수 있다
프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 로드하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서), 및 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 추가적으로 또는 대체적으로, 보조 프로세서(123)은 메인 프로세서(121)보다 저전력을 사용하거나, 또는 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.
보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 표시 장치(160), 센서 모듈(176), 또는 통신 모듈(190))와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성 요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다.
메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.
프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.
입력 장치(150)는, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 장치(150)는, 예를 들면, 마이크, 마우스, 키보드, 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.
음향 출력 장치(155)는 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 장치(155)는, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.
표시 장치(160)는 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 표시 장치(160)는, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 표시 장치(160)는 터치를 감지하도록 설정된 터치 회로(touch circuitry), 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(예: 압력 센서)를 포함할 수 있다.
오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 장치(150)를 통해 소리를 획득하거나, 음향 출력 장치(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102)) (예: 스피커 또는 헤드폰))를 통해 소리를 출력할 수 있다.
센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.
인터페이스(177)는 전자 장치(101)이 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.
햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.
전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.
배터리(189)는 전자 장치(101)의 적어도 하나의 구성 요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.
통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(198)(예: 블루투스, WiFi direct 또는 IrDA(infrared data association) 같은 근거리 통신 네트워크) 또는 제 2 네트워크(199)(예: 셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 및 인증할 수 있다.
안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 하나의 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들을 포함할 수 있다. 이런 경우, 제 1 네트워크(198) 또는 제 2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC)이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.
상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))를 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.
일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104) 간에 송신 또는 수신될 수 있다. 전자 장치(102, 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.
본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제 1", "제 2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제 2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제 3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.
본 문서에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.
본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.
일 실시 예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들(예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.
다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.
도 2a는, 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))의 프로세서(120) 및 메모리(130)를 나타내는 도면이다. 도 2b는, 일 실시 예에 따른 전자 장치(101)의 프로그램(예: 도 1의 프로그램(140))의 아키텍처(230)의 일 예를 예시하는 도면이다.
도 3a는, 일 실시 예에 따른 전자 장치(101)의 메모리(130)에 저장되는 신경망(Neural Network, 301)의 구조를 예시하는 도면이다. 도 3b는, 일 실시 예에 따른 전자 장치(101)에 의해 정렬된 커널(310)을 예시하는 도면이다.
도 4a는, 일 실시 예에 따른 전자 장치(101)의 프로세서(120)에 포함되는 NPU(220)의 실행 블록(Execution Block, 410)을 예시하는 도면이다. 도 4b는, 일 실시 예에 따른 전자 장치(101)의 NPU(220)의 실행 블록(410)에 포함되는 연산 소자(Processing Element, 412)를 예시하는 도면이다.
일 실시 예에서, 도 2a를 참조하면, 프로세서(120)는, CPU(Central Processing Unit, 210), 및 NPU(Neural Processing Unit, 220)를 포함할 수 있다. 일 실시 예에서, CPU(210)는, 도 1의 메인 프로세서(121)에 대응할 수 있다. 일 실시 예에서, NPU(220)는, 도 1의 보조 프로세서(123)의 일 예일 수 있다.
일 실시 예에서, CPU(210)는, 신경망(301)을 정렬할 수 있다. 일 실시 예에서, CPU(210)는, NPU(220)에게 신경망(301)에 기반한 신경망 처리를 요청할 수 있다. 일 실시 예에서, NPU(220)는 신경망(301)에 기반한 신경망 처리를 수행할 수 있다.
일 실시 예에서, 메모리(130)는, 아키텍처(230)를 구성하는 구성 요소들(231 내지 237)을 실행시키기 위한 데이터를 저장할 수 있다. 일 실시 예에서, 아키텍처(230)에 포함된 구성 요소들(231 내지 237)은, CPU(210)에서 실행될 수 있다. 일 실시 예에서, 도 2b를 참조하면, 아키텍처(230)는, 어플리케이션(231), 머신 러닝 프레임워크(232), 신경망 런타임(233), 제로 스킵 최적화부(Zero Skipping Optimizer, 234), 및 드라이버들(235, 236, 및 237)을 포함할 수 있다.
일 실시 예에서, 어플리케이션(231)은, 사용자에게 소정의 기능(예: 이미지 촬영, 게이밍, 검색)을 제공하기 위한 프로그램을 지칭할 수 있다. 일 실시 예에서, 어플리케이션(231)은, 전자 장치(101)의 제조 시에 전자 장치(101)에 프리로드되거나, 또는 전자 장치(101)가 사용자에 의해 사용될 시 외부 전자 장치(예: 서버(108))로부터 다운로드되거나 갱신될 수 있다.
일 실시 예에서, 머신 러닝 프레임워크(232)는, 전자 장치(101)의 하나 이상의 리소스들로부터 제공되는 기능 또는 정보가 어플리케이션(231)에 의해 사용될 수 있도록 다양한 기능들을 어플리케이션(231)으로 제공할 수 있다.
일 실시 예에서, 신경망 런타임(233)은, 프로그램(예: 어플리케이션(231))이 실행되는 동안에 프로그래밍 언어를 통해 새로운 기능을 추가하기 위해 컴파일러가 사용하는 라이브러리 모듈을 포함할 수 있다. 일 실시 예에서, 신경망 런타임(233)은, 제로 스킵 최적화부(234)를 포함할 수 있다. 일 실시 예에서, 제로 스킵 최적화부(234)는, 프로그램(예: 어플리케이션(231))이 실행되는 동안에 신경망의 커널들을 정렬하는 기능을 제공할 수 있다.
일 실시 예에서, DSP(Digital Signal Processor) 드라이버(235)는, DSP를 제어 또는 관리할 수 있는 인터페이스를 제공할 수 있다. 일 실시 예에서, DSP는, 도 1의 보조 프로세서(123)의 일 예일 수 있다. 일 실시 예에서, NPU 드라이버(236)는, NPU(220)를 제어 또는 관리할 수 있는 인터페이스를 제공할 수 있다. 일 실시 예에서, GPU(Graphic Processing Unit) 드라이버(237)는, GPU를 제어 또는 관리할 수 있는 인터페이스를 제공할 수 있다. 일 실시 예에서, GPU는, 도 1의 보조 프로세서(123)의 일 예일 수 있다. 일 실시 예에서, DSP, NPU(220), GPU는, 신경망 처리에 이용될 수 있다.
일 실시 예에서, CPU(210)는, 어플리케이션(231)을 실행하고, 어플리케이션(231)의 실행 결과에 기초하여 NPU(220)에게 신경망 처리를 요청할 수 있다. 일 실시 예에서, CPU(210)는, 어플리케이션(231)을 실행하는 중 입력된 사용자 입력(예: 터치 입력, 음성 입력, 호버 입력, 또는 이들의 조합)에 기초하여 NPU(220)에게 신경망 처리를 요청할 수 있다. 일 실시 예에서, NPU(220)는, CPU(210)의 신경망 처리 요청에 상응하는 입력 데이터에 대한 신경망 처리를 수행할 수 있다. 일 실시 예에서, NPU(220)는, 어플리케이션(231)과 관련된 신경망(301)을 이용하여, 입력 데이터에 대한 신경망 처리를 수행할 수 있다. 일 실시 예에서, 입력 데이터는, 이미지, 영상, 음성, 또는 이들의 조합을 나타내는 데이터일 수 있다. 일 실시 예에서, 어플리케이션(231)과 관련된 신경망(301)은, 어플리케이션(231)의 데이터에 포함된 신경망(301)일 수 있다.
일 실시 예에서, CPU(210)는, 신경망(301)이 정렬되었는지를 식별할 수 있다. 일 실시 예에서, CPU(210)는, 어플리케이션(231)과 관련된 신경망(301)이 정렬되었는지를 식별할 수 있다.
일 실시 예에서, CPU(210)는, NPU(220)에게 신경망 처리를 요청함과 동시에, 신경망(301)이 정렬되었는지를 식별할 수 있다. 그러나, 이는 예시일 뿐이다. 일 실시 예에서, CPU(210)는, 외부 전자 장치(예: 서버(108))로부터 어플리케이션(231)의 데이터를 다운로드한 후 어플리케이션(231)의 데이터에 포함된 신경망(301)이 정렬되었는지를 식별할 수도 있다.
일 실시 예에서, CPU(210)는, 신경망(301)을 구성하는 다수의 레이어들(310, 340, 및 370) 중 적어도 하나의 레이어에 대해 연산 순서 변경이 완료되지 않은 경우, 신경망(301)이 정렬되지 않은 것으로 식별할 수 있다. 일 실시 예에서, 연산 순서 변경은, 다수의 레이어들(310, 340, 및 370) 각각의 레이어에 포함된 커널들(311 내지 326, 341 내지 356, 및 371 내지 386)의 레이어 내에서의 연산 순서를 변경하는 것일 수 있다. 여기에서, 연산 순서 조정은, 다수의 레이어들(310, 340, 및 370) 간의 순서를 변경하는 것은 아니다.
예를 들어, 도 3a를 참조하면, 레이어들(310, 340, 370)의 블록들(331 내지 334, 361 내지 364, 및 391 내지 394)로 구분된 커널들(311 내지 326, 341 내지 356, 및 371 내지 386)은, 연산 순서가 조정되지 않은 상태일 수 있다. 이 경우, CPU(210)는, 신경망(301)이 정렬되지 않은 것으로 식별할 수 있다.
일 실시 예에서, CPU(210)는, 신경망(301)이 정렬되지 않은 경우, 제로 스킵 최적화부(234)를 이용하여, 다수의 레이어들(310, 340, 및 370) 각각에 포함된 커널들(311 내지 326, 341 내지 356, 및 371 내지 386)의 레이어 내에서의 연산 순서를 변경함으로써, 신경망(301)을 정렬할 수 있다.
일 실시 예에서, 신경망(301)이 정렬되지 않은 경우, CPU(210)는, 제로 스킵 최적화부(234)를 이용하여, 신경망(301)을 구성하는 다수의 레이어들(310, 340, 및 370) 각각에 대해 연산 순서를 변경할 수 있다.
일 실시 예에서, CPU(210)는, 신경망(301)을 구성하는 다수의 레이어들(310, 340, 및 370) 중 임의 순번의 레이어부터 순차적으로 순환하는 순서로 연산 순서를 변경할 수 있다. 일 실시 예에서, CPU(210)는, 임의 순번의 레이어(예: 레이어(310))에 대해 연산 순서를 변경한 후 임의 순번의 레이어의 다음 순번의 레이어(예: 레이어(340))에 대해 연산 순서를 변경할 수 있다. 예를 들어, CPU(210)는, 신경망(301)을 구성하는 다수의 레이어들(310, 340, 및 370) 중 임의 순번의 레이어(예: 레이어(340))부터 순번이 하나씩 증가하는 순서로 레이어들에 대해 연산 순서를 변경할 수 있다. 이어서, 마지막 순번의 레이어(예: 레이어(370))에 대해 연산 순서를 변경한 후 첫 번째 순번의 레이어(예: 레이어(370))부터 임의 순번의 이전 순번의 레이어까지 순번이 하나씩 증가하는 순서로 레이어들에 대해 연산 순서를 변경할 수 있다. 일 실시 예에서, 최초로 연산 순서가 변경되는 레이어는 신경망(301)을 구성하는 다수의 레이어들(310, 340, 및 370) 중 첫 번째 순번의 레이어(예: 레이어(370))일 수 있다. 일 실시 예에서, 최초로 연산 순서가 변경되는 레이어는 NPU(220)에 의한 신경망 처리 시 레이어 처리 속도에 기반하여 결정될 수 있다. 예를 들어, 기준 시간 동안 NPU(220)에서 신경망(301)을 이용한 신경망 처리 시 3개의 레이어들에 대해 연산을 수행할 수 있는 경우, 최초로 연산 순서가 변경되는 레이어는 신경망(301)을 구성하는 다수의 레이어들(310, 340, 및 370) 중 네 번째 순번의 레이어일 수 있다. 일 실시 예에서, 기준 시간은, 하나의 레이어에 대하여 연산 순서를 변경하는데 소용되는 시간일 수 있다.
일 실시 예에서, CPU(210)는, 제로 스킵 최적화부(234)를 이용하여, 연산 순서를 변경할 레이어(예: 레이어(310))에 포함된 커널들(예: 커널들(311 내지 326)) 각각에 대해 '0'의 값을 가지는 가중치(이하, '제1 가중치'라고 함)를 가지는 엘리먼트의 개수를 식별할 수 있다. 일 실시 예에서, CPU(210)는, 제로 스킵 최적화부(234)를 이용하여, 연산 순서를 변경할 레이어(예: 레이어(310))에 포함된 커널들(예: 커널들(311 내지 326)) 각각에 대해 '0' 이외의 값을 가지는 가중치(이하, '제2 가중치'라고 함)를 가지는 엘리먼트의 개수를 식별할 수 있다.
일 실시 예에서, 레이어(310)에 포함된 커널들(311 내지 326) 각각의 제2 가중치의 개수는 아래와 표 1과 같을 수 있다.
커널 커널(311) 커널(312) 커널(313) 커널(314)
제2 가중치 개수 224 261 199 231
커널 커널(315) 커널(316) 커널(317) 커널(318)
제2 가중치 개수 377 213 223 205
커널 커널(319) 커널(320) 커널(321) 커널(322)
제2 가중치 개수 292 225 247 227
커널 커널(323) 커널(324) 커널(325) 커널(326)
제2 가중치 개수 216 258 235 234
표 1을 참조하면, 커널들(311 내지 326) 각각의 제2 가중치의 개수는 224, 261, 199, 231, 377, 213, 223, 205, 292, 225, 247, 227, 216, 258, 235, 및 234일 수 있다.
일 실시 예에서, CPU(210)는, 제2 가중치의 개수에 기반하여, 레이어(310)에 포함된 커널들(311 내지 326) 각각의 연산 순서를 변경할 수 있다. 일 실시 예에서, CPU(210)는, 제1 가중치의 개수에 기반하여, 레이어(310)에 포함된 커널들(311 내지 326) 각각의 연산 순서를 변경할 수 있다. 일 실시 예에서, 제1 가중치의 개수 및 제2 가중치의 개수의 합은 커널의 엘리먼트의 개수에 대응할 수 있다. 따라서, 제1 가중치의 개수는, 엘리먼트의 개수에서 제2 가중치의 개수를 감산한 값에 대응할 수 있다.
예를 들어, 도 3b를 참조하면, 커널(315), 커널(319), 커널(312), 및 커널(324)이 제1 내지 4번째의 연산 순서를 가지도록 레이어(310)에 대한 연산 순서 변경이 이루어질 수 있다. 예를 들어, 도 3b를 참조하면, 커널(321), 커널(325), 커널(326), 및 커널(314)이 제5 내지 8번째의 연산 순서를 가지도록 레이어(310)에 대한 연산 순서 변경이 이루어질 수 있다. 예를 들어, 도 3b를 참조하면, 커널(322), 커널(320), 커널(311), 및 커널(317)이 제9 내지 12번째의 연산 순서를 가지도록 레이어(310)에 대한 연산 순서 변경이 이루어질 수 있다. 예를 들어, 도 3b를 참조하면, 커널(323), 커널(316), 커널(318), 및 커널(313)이 제13 내지 16번째의 연산 순서를 가지도록 레이어(310)에 대한 연산 순서 변경이 이루어질 수 있다.
일 실시 예에서, CPU(210)는, 새로운 연산 순서를 가지는 레이어(310)의 커널들(311 내지 326)을 블록으로 구분할 수 있다. 일 실시 예에서, CPU(210)는, NPU(220)의 연산 블록(410)에 포함된 연산 소자(411 내지 414)(PE, Processing Element, 이하 'PE'라고 지칭함)의 개수만큼의 커널들을 하나의 블록으로 구분할 수 있다. 예를 들어, NPU(220)의 연산 블록(410)에 포함된 PE(411 내지 414)의 개수가 4인 경우, CPU(210)는, 새로운 연산 순서를 가지는 레이어(310)의 커널들(311 내지 326)을 4개마다 하나의 블록으로 구분할 수 있다. 예를 들어, CPU(210)는, 제1 내지 4번째의 연산 순서를 가지는 커널들(315, 319, 312, 및 324)을 블록(335)으로 구분하고, 제5 내지 8번째의 연산 순서를 가지는 커널들(321, 325, 326, 및 314)을 블록(336)으로 구분하고, 제9 내지 12번째의 연산 순서를 가지는 커널들(322, 320, 311, 및 317)을 블록(337)으로 구분하고, 제13 내지 16번째의 연산 순서를 가지는 커널들(323, 316, 318, 및 313)을 블록(338)으로 구분할 수 있다. 이에 따라, 레이어(310)의 연산 순서 변경 전 블록들(331 내지 334)은, 블록들(335 내지 338)로 변경될 수 있다. 여기에서, 연산 블록(410)에 포함된 연산 소자(411 내지 414)의 개수가 4개인 것은 예시일 뿐이다. 일 실시 예에서, 연산 블록(410)은, 1 이상의 자연수에 대응하는 개수의 연산 소자를 포함할 수 있다.
일 실시 예에서, CPU(210)는, 새로운 연산 순서를 가지는 레이어(310)에 대한 정보를, NPU(220)에게 제공할 수 있다. 일 실시 예에서, CPU(210)는, NPU(220)가 처리하는 레이어(예: 레이어(310))의 다음 순번의 레이어(340) 새로운 연산 순서를 가지는 레이어(310)에 대한 정보를, NPU(220)에게 제공할 수 있다.
일 실시 예에서, CPU(210)는, 레이어(310)에 대한 블록 정보, 제1 가중치의 위치 정보, 제2 가중치의 위치 정보, 연산 순서 정보, 또는 이들의 조합을 NPU(220)에게 제공할 수 있다.
일 실시 예에서, NPU(220)는, 신경망(301)이 적어도 일부 정렬된 경우, 적어도 일부 정렬된 신경망(301)을 이용하여 입력 데이터에 대한 신경망 처리를 수행할 수 있다. 일 실시 예에서, NPU(220)는, 기존의 정렬되지 않은 신경망(301)을 이용한 신경망 처리를 중단하고, 정렬된 신경망(301)을 이용하여 입력 데이터에 대한 신경망 처리를 재개할 수 있다.
일 실시 예에서, NPU(220)는, 상기 정렬되지 않은 신경망(301)의 현재 순번의 레이어(예: 레이어(310))를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 중, 상기 현재 순번의 레이어(예: 레이어(310))의 다음 순번의 레이어(예: 레이어(340))의 연산 순서가 갱신되면, 상기 적어도 일부 정렬된 신경망(301)의 다음 순번의 레이어(예: 레이어(340))를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행할 수 있다.
일 실시 예에서, NPU(220)는, 새로운 연산 순서를 가지는 레이어(310)에 대한 정보에 기반하여, 입력 데이터에 대한 신경망 처리를 수행할 수 있다.
일 실시 예에서, NPU(220)는, 새로운 연산 순서를 가지는 레이어(310)의 블록(335)을 이용한 신경망 처리 시, 연산 블록(410)의 PE들(411 내지 414)에 커널들(315, 319, 312, 및 324)을 입력할 수 있다. 예를 들어, NPU(220)는, 연산 블록(410)의 PE(411)에 포함된 다수의 맥 유닛들(421 내지 429) 각각에 커널(315)의 가중치들을 할당함으로써, 연산 블록(410)의 PE(411)에 커널(315)을 입력할 수 있다.
일 실시 예에서, NPU(220)는, 연산 블록(410)의 PE들(411 내지 414)에 커널들(315, 319, 312, 및 324)을 입력할 시, 커널들(315, 319, 312, 및 324)의 가중치들 중 제1 가중치(즉, '0'의 값을 가지는 가중치)는 연산 블록(410)의 PE들(411 내지 414)의 맥 유닛들에 입력하지 않을 수 있다. 일 실시 예에서, NPU(220)는, 가중치가 입력되지 않은 맥 유닛들에 대한 연산을 생략할 수 있다.
일 실시 예에서, NPU(220)는, 커널이 입력된 연산 블록(410)의 PE들(411 내지 414) 각각에 입력 데이터의 대응하는 위치의 값들을 입력할 수 있다.
일 실시 예에서, NPU(220)는, PE들(411 내지 414) 각각에 입력된 입력 데이터의 대응하는 위치의 값들과 커널들(315, 319, 312, 및 324) 각각의 가중치에 대한 곱셈 및 합산 연산을 수행할 수 있다. 일 실시 예에서, PE(411)의 맥 유닛(421)에 커널(315)의 가중치(예: '3')와 대응하는 입력 데이터의 대응하는 위치의 값(예: '5')이 입력된 경우, NPU(220)는, 맥 유닛(421)을 이용하여, 3과 5의 곱셈 값인 15를 연산할 수 있다. 일 실시 예에서, NPU(220)는, PE(411)를 이용하여, 맥 유닛들(421 내지 429) 각각의 연산 결과를 모두 합산할 수 있다. 일 실시 예에서, NPU(220)는, 커널(315)이 입력된 PE(411)에 입력 데이터의 대응하는 다음 번 위치의 값을 입력하고, 다음 번의 입력 데이터에 대한 곱셈 및 합산 연산을 수행할 수 있다.
일 실시 예에서, NPU(220)는, 레이어(310)의 다음 순번의 레이어(340)를 이용하여 레이어(310)의 입력 데이터에 대한 출력 데이터에 기반하여 신경망 처리를 수행할 수 있다. 일 실시 예에서, NPU(220)는, 마지막 순번의 레이어(370)까지 이전 레이어의 출력 데이터에 기반하여 신경망 처리를 수행할 수 있다. 일 실시 예에서, NPU(220)는, 마지막 순번의 레이어(370)의 출력 데이터에 기반하여 판단을 수행함으로써, 최초 입력 데이터(예: 첫 번째 순번의 레이어(310)에 입력된 데이터)에 따른 신경망 처리 결과를 도출할 수 있다.
상술한 바와 같은, 전자 장치(101)는, 신경망(301)을 정렬함으로써, 신경망 처리 속도를 증가시킬 수 있다. 구체적으로, 신경망 처리 속도는, 블록에 포함된 커널들 중 제2 가중치의 개수가 가장 많은 커널에 의존하므로, 블록에 포함된 커널들의 제2 가중치의 개수의 편차를 최소화함으로써, 전자 장치(101)의 신경망 처리 속도를 증가시킬 수 있다. 예를 들어, 도 3a의 레이어(310)의 블록들(331 내지 334) 각각에서 가장 큰 제2 가중치의 개수는, 261, 377, 292, 및 258이고, 도 3b의 레이어(310)의 블록들(335 내지 338) 각각에서 가장 큰 제2 가중치의 개수는, 377, 247, 227, 및 216임을 알 수 있다. 이에 따라, 도 3a의 레이어(310)에 대한 연산에는 1188(즉, 261, 377, 292, 및 258의 합)에 대응하는 연산 주기가 필요한 반면, 도 3b의 레이어(310)에 대한 연산에는 1067(즉, 377, 247, 227, 및 216의 합)에 대응하는 연산 주기가 필요하게 되어, 신경망 처리 속도가 증가함을 알 수 있다.
도 5는 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))에서 신경망을 정렬하여 신경망 처리를 수행하는 동작을 나타내는 흐름도이다. 도 5에 대한 설명은 도 1 내지 도 4b를 참조하여 이루어질 수 있다.
도 5를 참조하면, 동작 510에서, 전자 장치(101)의 CPU(예: 도 2a의 CPU(210))는, 입력 데이터에 대한 신경망 처리 요청을 수신할 수 있다. 일 실시 예에서, 입력 데이터에 대한 신경망 처리 요청은, 어플리케이션(예: 도 2b의 어플리케이션(231))의 실행 결과에 의해 생성될 수 있다. 일 실시 예에서, 입력 데이터에 대한 신경망 처리 요청은, 사용자 입력(예: 터치 입력, 음성 입력, 호버 입력, 또는 이들의 조합)에 응답하여 생성될 수 있다. 일 실시 예에서, 입력 데이터는, 이미지, 영상, 음성, 또는 이들의 조합을 나타내는 데이터일 수 있다.
도 5를 참조하면, 동작 520에서, CPU(210)는, 입력 데이터에 대한 신경망 처리에 이용할 신경망(예: 도 3a의 신경망(301))이 정렬되어 있는지를 식별할 수 있다. 일 실시 예에서, 신경망(301)은, 신경망 처리 요청에 대응하는 신경망일 수 있다. 일 실시 예에서, 신경망 처리 요청이 어플리케이션(231)에 의해 생성된 경우, 신경망(301)은 어플리케이션(231)과 관련된 신경망일 수 있다.
일 실시 예에서, CPU(210)는, 신경망(301)을 구성하는 다수의 레이어들(310, 340, 및 370)에 대해 연산 순서 변경이 완료된 경우, 신경망(301)이 정렬된 것으로 식별할 수 있다. 일 실시 예에서, CPU(210)는, 신경망(301)을 구성하는 다수의 레이어들(310, 340, 및 370) 중 적어도 하나의 레이어에 대해 연산 순서 변경이 완료되지 않은 경우, 신경망(301)이 정렬되지 않은 것으로 식별할 수 있다.
도 5를 참조하면, 동작 520에서, 신경망(301)이 정렬되지 않은 것으로 식별되면('아니오' 판정), 전자 장치(101)는, 동작 530 및 동작 550을 병렬 수행할 수 있다. 도 5를 참조하면, 동작 520에서, 신경망(301)이 정렬된 것으로 식별되면('예' 판정), 전자 장치(101)는, 동작 560을 병렬 수행할 수 있다.
도 5를 참조하면, 동작 530에서, CPU(210)는, 신경망(301)을 정렬할 수 있다. 일 실시 예에서, CPU(210)는, 메모리(예: 도 2a의 메모리(130))에서 신경망(301)을 나타내는 데이터를 리드하고, 리드한 데이터에 기반하여 신경망(301)을 정렬할 수 있다.
일 실시 예에서, CPU(210)는, 제로 스킵 최적화부(예: 도 2b의 제로 스킵 최적화부(234))를 이용하여, 신경망(301)의 다수의 레이어들(310, 340, 및 370) 각각에 포함된 커널들(311 내지 326, 341 내지 356, 및 371 내지 386)의 레이어 내에서의 연산 순서를 변경함으로써, 신경망(301)을 정렬할 수 있다.
일 실시 예에서, CPU(210)는, 임의 순번의 레이어에 대해 연산 순서를 변경한 후 임의 순번 레이어의 다음 순번의 레이어에 대해 연산 순서를 변경할 수 있다. 일 실시 예에서, CPU(210)는, 마지막 순번의 레이어에 대해 연산 순서를 변경한 후 첫 번째 순번의 레이어부터 임의 순번의 이전 순번의 레이어까지 순차적으로 연산 순서를 변경할 수 있다. 일 실시 예에서, 임의 순번은, 첫 번째 순번으로 결정될 수 있다. 일 실시 예에서, 임의 순번은, NPU(220)에 의한 신경망 처리 시 레이어 처리 속도에 기반하여 결정될 수 있다. 예를 들어, 기준 시간 동안 NPU(220)에서 신경망(301)을 이용한 신경망 처리 시 3개의 레이어들에 대해 연산을 수행할 수 있는 경우, 임의 순번은 네 번째 순번일 수 있다. 일 실시 예에서, 기준 시간은, 하나의 레이어에 대하여 연산 순서를 변경하는데 소용되는 시간일 수 있다.
일 실시 예에서, CPU(210)는, 제로 스킵 최적화부(234)를 이용하여, 연산 순서를 변경할 레이어(예: 레이어(310))에 포함된 커널들(예: 커널들(311 내지 326)) 각각에 대해 제1 가중치('0'의 값을 가지는 가중치)를 가지는 엘리먼트의 개수를 식별할 수 있다. 일 실시 예에서, CPU(210)는, 제로 스킵 최적화부(234)를 이용하여, 연산 순서를 변경할 레이어(예: 레이어(310))에 포함된 커널들(예: 커널들(311 내지 326)) 각각에 대해 제2 가중치('0' 이외의 값을 가지는 가중치)를 가지는 엘리먼트의 개수를 식별할 수 있다.
일 실시 예에서, CPU(210)는, 제2 가중치의 개수에 기반하여, 레이어(310)에 포함된 커널들(311 내지 326) 각각의 연산 순서를 변경할 수 있다. 일 실시 예에서, CPU(210)는, 제2 가중치의 개수가 많을수록 커널의 연산 순서가 높도록, 레이어(310)에 포함된 커널들(311 내지 326) 각각의 연산 순서를 변경할 수 있다. 일 실시 예에서, CPU(210)는, 제2 가중치의 개수가 많을수록 커널의 연산 순서가 낮도록, 레이어(310)에 포함된 커널들(311 내지 326) 각각의 연산 순서를 변경할 수 있다.
도 5를 참조하면, 동작 540에서, CPU(210)는, 신경망(301)이 정렬되었는지를 식별할 수 있다. 일 실시 예에서, 신경망이 정렬된 것으로 식별되면, CPU(210)는, NPU(220)에게 신경망(301)이 정렬되었음을 통보할 수 있다. 일 실시 예에서, NPU(220)는, 신경망이 정렬되었음이 통보되면, 동작 550을 중단할 수 있다.
일 실시 예에서, 신경망이 정렬된 것으로 식별되면('예' 판정), 전자 장치(101)는, 동작 560을 수행할 수 있다. 일 실시 예에서, 신경망이 정렬되지 않은 것으로 식별되면('아니오' 판정), 전자 장치(101)는, 동작 530을 지속할 수 있다.
도 5를 참조하면, 동작 550에서, NPU(220)는, 정렬되지 않은 신경망(301)을 이용하여 입력 데이터에 대한 신경망 처리를 수행할 수 있다. 일 실시 예에서, NPU(220)는, CPU(210)에서 신경망이 정렬되기 전까지 정렬되지 않은 신경망(301)을 이용하여 입력 데이터에 대한 신경망 처리를 수행할 수 있다.
일 실시 예에서, NPU(220)는, 연산 순서에 따른 레이어(예: 레이어(310))의 블록들(예: 블록들(331 내지 334)) 중 첫 번째의 블록(예: 블록(331))에 포함된 커널들(311 내지 314)을 연산 블록(410)의 PE들(411 내지 414)에 입력할 수 있다. 예를 들어, NPU(220)는, 연산 블록(410)의 PE(411)에 포함된 다수의 맥 유닛들(421 내지 429) 각각에 첫 번째의 블록(예: 블록(331))의 첫 번째 커널(예: 커널(311))의 가중치들을 할당함으로써, 연산 블록(410)의 PE(411)에 커널(315)을 입력할 수 있다.
일 실시 예에서, NPU(220)는, 커널들(예: 커널들(311 내지 314))이 입력된 연산 블록(410)의 PE들(411 내지 414) 각각에 입력 데이터의 대응하는 위치의 값들을 입력할 수 있다.
일 실시 예에서, NPU(220)는, PE들(411 내지 414) 각각에 입력된 입력 데이터의 대응하는 위치의 값들과 커널들(예 커널들(311 내지 314)) 각각의 가중치에 대한 곱셈 및 합산 연산을 수행할 수 있다. 일 실시 예에서, PE(411)의 맥 유닛(421)에 커널(311)의 가중치(예: '2')와 입력 데이터의 대응하는 위치의 값 (예: '3')이 입력된 경우, NPU(220)는, 맥 유닛(421)을 이용하여, 2과 3의 곱셈 값인 6을 연산할 수 있다. 일 실시 예에서, NPU(220)는, PE(411)를 이용하여, 맥 유닛들(421 내지 429) 각각의 연산 결과를 모두 합산할 수 있다. 일 실시 예에서, NPU(220)는, 일 실시 예에서, NPU(220)는, 커널들(예: 커널들(311 내지 314))이 입력된 연산 블록(410)의 PE들(411 내지 414) 각각에 입력 데이터의 대응하는 다음 번 위치의 값들을 입력하고, 곱셈 및 합산 연산을 수행할 수 있다.
일 실시 예에서, NPU(220)는, 커널들(예: 커널들(311 내지 314))이 입력된 연산 블록(410)의 PE들(411 내지 414) 각각에 입력 데이터에 대한 연산을 모두 수행한 경우, 연산 순서에 따른 레이어(예: 레이어(310))의 블록들(예: 블록들(331 내지 334)) 중 두 번째의 블록(예: 블록(332))에 포함된 커널들(315 내지 318)을 연산 블록(410)의 PE들(411 내지 414)에 입력할 수 있다. 일 실시 예에서, NPU(220)는, 커널들(예: 커널들(315 내지 318))이 입력된 연산 블록(410)의 PE들(411 내지 414) 각각에 입력 데이터의 대응하는 위치의 값들을 입력함으로써, 입력 데이터에 대한 곱셈 및 합산 연산을 수행할 수 있다.
일 실시 예에서, NPU(220)는, 연산 순서에 따른 레이어(예: 레이어(310))의 나머지 블록들(예: 블록들(333 및 334))에 대해서도, 첫 번째 및 두 번째 블록들과 동일한 동작을 수행함으로써, 입력 데이터에 대한 곱셈 및 합산 연산을 수행할 수 있다.
일 실시 예에서, NPU(220)는, 연산 순서에 따른 레이어(예: 레이어(310))의 모든 블록들에 대해 첫 번째 및 두 번째 블록들과 동일한 동작을 수행하면, 레이어(예: 레이어(310))의 다음 순번의 레이어(예: 레이어(340))를 이용하여 레이어(예: 레이어(310))의 출력 데이터를 입력 데이터로 이용한 곱셈 및 합산 연산을 수행할 수 있다.
일 실시 예에서, 동작 560을 수행하기 전 신경망 처리가 완료된 경우, NPU(220)는, 마지막 순번의 레이어(370)의 출력 데이터에 기반하여 판단을 수행함으로써, 최초 입력 데이터(예: 첫 번째 순번의 레이어(310)에 입력된 데이터)에 따른 신경망 처리 결과를 도출할 수 있다.
도 5를 참조하면, 동작 560에서, NPU(220)는, 정렬된 신경망(301)을 이용하여 입력 데이터에 대한 신경망 처리를 수행할 수 있다. 일 실시 예에서, 동작 560에서, NPU(220)는, 동작 550에서 마지막으로 처리한 레이어의 다음 순번의 레이어부터 정렬된 신경망(301)을 이용하여 입력 데이터에 대한 신경망 처리를 수행할 수 있다.
일 실시 예에서, NPU(220)는, 동작 550에서 마지막으로 처리한 레이어가 레이어(310)인 경우, 다음 순번의 레이어(340)부터 정렬된 신경망(301)을 이용하여 입력 데이터에 대한 신경망 처리를 수행할 수 있다. 일 실시 예에서, NPU(220)는, 레이어(310)의 출력 데이터를 레이어(340)의 입력 데이터로 이용하여 곱셈 및 합산 연산을 수행할 수 있다.
일 실시 예에서, NPU(220)는, 마지막 순번의 레이어(370)의 출력 데이터에 기반하여 판단을 수행함으로써, 최초 입력 데이터(예: 첫 번째 순번의 레이어(310)에 입력된 데이터)에 따른 신경망 처리 결과를 도출할 수 있다.
도 6은 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))에서 신경망을 정렬하는 동작을 나타내는 흐름도이다. 도 6의 동작들은 도 5의 동작 530에 포함될 수 있다. 도 6에 대한 설명은 도 1 내지 도 4b를 참조하여 이루어질 수 있다.
도 6을 참조하면, 동작 601에서, 전자 장치(101)의 CPU(예: 도 2a의 CPU(210))는, n을 1로 설정할 수 있다. 그러나 이는 예시일 뿐, n은 임의의 자연수로 설정될 수 있다. 일 실시 예에서, n은 NPU(220)에 의한 신경망 처리 시 레이어 처리 속도에 기반하여 결정될 수 있다. 예를 들어, 기준 시간 동안 NPU(220)에서 신경망(301)을 이용한 신경망 처리 시 3개의 레이어들에 대해 연산을 수행할 수 있는 경우, n은 4로 결정될 수 있다. 일 실시 예에서, 기준 시간은, 하나의 레이어에 대하여 연산 순서를 변경하는데 소용되는 시간일 수 있다.
도 6을 참조하면, 동작 610에서, 전자 장치(101)의 CPU(예: 도 2a의 CPU(210))는, 신경망(예: 도 3a의 신경망(301))에 포함된 다수의 레이어들(310, 340, 및 370) 중 n번째 레이어를 메모리(예: 도 2a의 메모리(130))에서 리드할 수 있다.
도 6을 참조하면, 동작 620에서, CPU(210)는, n번째 레이어의 모든 커널들의 논제로 가중치의 개수를 식별할 수 있다. 일 실시 예에서, 논제로 가중치는, 제2 가중치일 수 있다. 그러나 이는 예시일 뿐, CPU(210)는, n번째 레이어의 모든 커널들의 제1 가중치의 개수를 식별할 수도 있다.
도 6을 참조하면, 동작 630에서, CPU(210)는, 식별된 개수에 기초하여, n번째 레이어의 커널들의 연산 순서를 식별할 수 있다. 일 실시 예에서, CPU(210)는, 제2 가중치의 개수가 많을수록 커널의 연산 순서가 높은 순서를 가지는 것으로, n번째 레이어의 커널들의 연산 순서를 식별할 수 있다.
도 6을 참조하면, 동작 640에서, CPU(210)는, 식별된 연산 순서에 기초하여 n번째 레이어의 커널들의 연산 순서를 갱신할 수 있다.
도 6을 참조하면, 동작 650에서, CPU(210)는, n번째 레이어가 신경망(301)의 마지막 레이어인지를 식별할 수 있다.
동작 650에서, n번째 레이어가 신경망(301)의 마지막 레이어인 경우('예' 판정), CPU(210)는, 동작 660을 수행할 수 있다. 동작 650에서, n번째 레이어가 신경망(301)의 마지막 레이어가 아닌 경우('아니오' 판정), CPU(210)는, 동작 655를 수행할 수 있다.
도 6을 참조하면, 동작 655에서, CPU(210)는, n을 n+1의 값으로 갱신할 수 있다. 도 6을 참조하면, CPU(210)는, n을 갱신한 후 동작 610을 다시 수행할 수 있다.
일 실시 예에서, 동작 601에서, n이 1이 아닌 자연수로 결정된 경우, 동작 650은, CPU(210)가 이전의 동작 640에서 대상이 된 레이어가 N-1번째 레이어인지를 식별하는 동작으로 변경될 수 있다. 여기에서, N은, 동작 601에서 결정된 숫자일 수 있다. 일 실시 예에서, 동작 601에서, n이 1이 아닌 자연수로 결정된 경우, 동작 655는, N에서 M까지는, n을 1씩 증가시키는 동작과 n이 M에 도달한 경우, 1에서 N-1까지, n을 1씩 증가시키는 동작이 합쳐진 동작으로 변경될 수 있다. 여기에서, M은, 레이어들의 개수를 나타낼 수 있다.
다시 도 6을 참조하면, 동작 660에서, CPU(210)는, 연산 순서가 갱신된 신경망으로 신경망을 갱신할 수 있다. 일 실시 예에서, 신경망을 갱신하는 동작은, CPU(210)가 연산 순서가 갱신된 신경망을 메모리(130)에 저장하는 것일 수 있다.
도 7은 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))에서 신경망의 커널들에 블록을 할당하는 동작을 나타내는 흐름도이다. 도 7의 동작들은 도 6의 동작 640에 포함될 수 있다. 도 7에 대한 설명은 도 1 내지 도 4b를 참조하여 이루어질 수 있다.
도 7을 참조하면, 동작 710에서, 전자 장치(101)의 CPU(예: 도 2a의 CPU(210))는, k, 및 m을 1로 설정할 수 있다.
도 7을 참조하면, 동작 710에서, CPU(210)는, k번째 블록을 생성할 수 있다.
도 7을 참조하면, 동작 720에서, CPU(210)는, n번째 레이어의 커널들 중 식별된 연산 순서에 따른 m번째 커널을 식별할 수 있다.
도 7을 참조하면, 동작 730에서, CPU(210)는, k번째 블록에 m번째 커널을 할당할 수 있다.
도 7을 참조하면, 동작 740에서, CPU(210)는, k번째 블록에 모든 커널이 할당되었는지를 식별할 수 있다.
동작 740에서, k번째 블록에 모든 커널이 할당된 경우('예' 판정), CPU(210)는, 동작 741을 수행할 수 있다. 동작 740에서, k번째 블록에 모든 커널이 할당되지 않은 경우('아니오' 판정), CPU(210)는, 동작 750을 수행할 수 있다.
도 7을 참조하면, 동작 741에서, CPU(210)는, k번째 블록을 메모리(130)에 저장할 수 있다.
도 7을 참조하면, 동작 745에서, CPU(210)는, k, 및 m을 1씩 증가시킬 수 있다. 도 7을 참조하면, CPU(210)는, k, 및 m을 1씩 증가시킨 후 동작 710을 다시 수행할 수 있다.
도 7을 참조하면, 동작 750에서, CPU(210)는, m번째 커널이 연산 순서에 따른 마지막 번째 커널인지를 식별할 수 있다.
동작 740에서, m번째 커널이 연산 순서에 따른 마지막 번째 커널인 경우('예' 판정), CPU(210)는, 동작 760을 수행할 수 있다. 동작 740에서, m번째 커널이 연산 순서에 따른 마지막 번째 커널이 아닌 경우('아니오' 판정), CPU(210)는, 동작 755를 수행할 수 있다.
도 7을 참조하면, 동작 755에서, CPU(210)는, m을 1만큼 증가시킬 수 있다. 도 7을 참조하면, CPU(210)는, m을 1만큼 증가시킨 후 동작 710을 다시 수행할 수 있다.
도 7을 참조하면, 동작 760에서, CPU(210)는, k번째 블록을 메모리(130)에 저장할 수 있다.
도 7을 참조하면, 동작 770에서, CPU(210)는, 블록 정보를 메모리(130)에 저장할 수 있다. 일 실시 예에서, 블록 정보는, 블록들에 할당된 커널들에 대한 정보, 블록들에 할당된 커널들에 대해 이전에 할당된 블록에 대한 정보, 출력 특성 맵 또는 이들의 조합을 포함할 수 있다. 일 실시 예에서, 출력 특성 맵은, 커널을 이용한 연산 결과가 저장되어야 하는 위치 정보를 나타낼 수 있다.
도 8은 일 실시 예에 따른 전자 장치(예: 도 1의 전자 장치(101))에서 신경망을 정렬하는 동작을 나타내는 흐름도이다. 도 8에 대한 설명은 도 1 내지 도 4b를 참조하여 이루어질 수 있다.
도 8을 참조하면, 동작 810에서, 전자 장치(101)의 프로세서(도 2a의 프로세서(120))는, 신경망(예: 신경망(301))을 수신할 수 있다. 일 실시 예에서, 프로세서(120)는, 서버(예: 도 1의 서버(108))로부터, 신경망을 포함하는 데이터를 수신할 수 있다. 일 실시 예에서, 프로세서(120)는, 서버(108)로부터 신경망을 포함하는 어플리케이션 데이터를 수신할 수 있다.
도 8을 참조하면, 동작 820에서, 프로세서(120)는, 수신한 신경망(301)이 정렬되어 있는지를 식별할 수 있다.
일 실시 예에서, 프로세서(120)는, 수신한 신경망(301)에 대한 메타 정보에 기반하여, 수신한 신경망(301)이 정렬되어 있는지를 식별할 수 있다. 일 실시 예에서, 프로세서(120)는, 수신한 신경망(301)의 커널들의 가중치를 식별함으로써, 수신한 신경망(301)이 정렬되어 있는지를 식별할 수 있다.
동작 820에서, 신경망(301)이 정렬된 것으로 식별되면('예' 판정), 프로세서(120)는, 도 8의 동작을 종료할 수 있다. 동작 820에서, 신경망(301)이 정렬되지 않은 것으로 식별되면('아니오' 판정), 프로세서(120)는, 동작 830을 수행할 수 있다.
일 실시 예에서, 신경망(301)이 정렬된 경우에는, 서버(108)에 의해 신경망(301)이 정렬된 것일 수 있다. 이 경우, 서버(108)에는, 신경망(301)을 정렬하기 위해 커널들의 가중치를 식별하기 위한 제로 가중치 스킵부(234)와 유사한 구성이 포함될 수 있다.
도 8을 참조하면, 동작 830에서, 프로세서(120)는, 신경망(301)을 정렬할 수 있다. 일 실시 예에서, 동작 830은, 도 5의 동작 530에 대응할 수 있다.
일 실시 예에서, 프로세서(120)는, 신경망(301)을 정렬한 후, 정렬된 신경망(301)을 메모리(130)에 저장할 수 있다.
상술한 바와 같은, 전자 장치(101) 및 이의 동작 방법은, 신경망(301)을 정렬함으로써, 신경망 처리 속도를 증가시킬 수 있다.
상술한 바와 같은, 일 실시 예에 따른, 전자 장치(101)는, 다수의 레이어들을 포함하는 신경망을 저장하는 메모리, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함, 및 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 상기 신경망을 정렬하고, 및 상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하도록 구성되고, 상기 신경망을 정렬하는 동작은, 상기 신경망의 상기 다수의 레이어들 각각에 대하여, 레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하는 동작, 상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하는 동작, 및 상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작을 포함하도록 구성될 수 있다.
일 실시 예에서, 상기 적어도 하나의 프로세서는, 상기 다수의 커널들 각각의 연산 순서를 갱신할 시, 상기 다수의 커널들을 연산 소자들의 개수마다 블록으로 구분하고, 상기 연산 소자들 각각에 상기 블록에 포함된 커널들 각각의 가중치들을 할당함으로써, 상기 입력 데이터에 대한 신경망 처리를 수행하도록 구성될 수 있다.
일 실시 예에서, 상기 적어도 하나의 프로세서는, 신경망 처리 요청을 수신하고, 상기 신경망 처리 요청에 상응하는 신경망의 정렬 여부를 식별하고, 상기 신경망이 정렬되지 않은 것으로 식별된 경우, 상기 정렬되지 않은 신경망을 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동안, 상기 신경망을 정렬하고, 상기 신경망이 적어도 일부 정렬되었는지를 식별하고, 상기 신경망이 적어도 일부 정렬된 것에 응답하여, 상기 적어도 일부 정렬된 신경망을 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하도록 구성될 수 있다.
일 실시 예에서, 상기 적어도 하나의 프로세서는, 상기 정렬되지 않은 신경망의 현재 순번의 레이어를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동안, 현재 순번의 다음 순번의 레이어의 다수의 커널들 각각의 연산 순서가 갱신되었는지를 식별하고, 상기 적어도 일부 정렬된 신경망의 상기 다음 순번의 레이어의 다수의 커널들 각각의 연산 순서가 갱신된 것으로 식별함에 응답하여, 상기 다음 순번의 레이어를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하도록 구성될 수 있다.
일 실시 예에서, 상기 적어도 하나의 프로세서는, 상기 신경망을 정렬할 시,
상기 신경망의 상기 다수의 레이어들 중 미리 지정된 레이어부터 순차적으로, 다수의 커널들 각각의 연산 순서를 갱신하도록 구성될 수 있다.
일 실시 예에서, 상기 미리 지정된 레이어는, 상기 신경망의 상기 다수의 레이어들 중 첫 번째 순번의 레이어일 수 있다.
일 실시 예에서, 상기 미리 지정된 레이어는, 레이어 처리 속도에 기반하여 결정될 수 있다.
일 실시 예에서, 상기 적어도 하나의 프로세서는, 서버로부터 상기 신경망을 포함하는 어플리케이션의 데이터를 수신하고, 상기 어플리케이션의 데이터를 수신함에 응답하여, 상기 신경망의 정렬 여부를 식별하고, 상기 신경망이 정렬되지 않은 것으로 식별됨에 응답하여, 상기 신경망을 정렬하도록 구성될 수 있다.
일 실시 예에서, 상기 적어도 하나의 프로세서는, 상기 신경망의 커널들 각각의 제1 가중치의 개수, 어플리케이션의 데이터의 상기 신경망에 대한 메타 정보, 또는 이들의 조합에 기초하여 상기 신경망의 정렬 여부를 식별하도록 구성될 수 있다.
일 실시 예에서, 상기 적어도 하나의 프로세서는, 메인 프로세서, 및 보조 프로세서를 포함하고, 상기 메인 프로세서는, 상기 신경망을 정렬하도록 구성되고, 상기 보조 프로세서는, 입력 데이터에 대한 신경망 처리를 수행하도록 구성될 수 있다.
상술한 바와 같은, 일 실시 예에 따른, 전자 장치(101)의 동작 방법은, 상기 전자 장치의 적어도 하나의 프로세서를 통해 상기 전자 장치에 저장되어 있는 신경망을 정렬하는 동작, 상기 신경망은, 다수의 레이어들을 포함하고, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함, 및 상기 적어도 하나의 프로세서를 통해 상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하는 동작을 포함하고, 상기 신경망을 정렬하는 동작은, 상기 신경망을 정렬할 시, 상기 신경망의 상기 다수의 레이어들 각각에 대하여, 레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하는 동작, 상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하는 동작, 및 상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작을 포함할 수 있다.
일 실시 예에서, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작은, 상기 다수의 커널들을 상기 적어도 하나의 프로세서에 포함된 연산 소자들의 개수마다 블록으로 구분하는 동작을 포함하고, 상기 신경망 처리를 수행하는 동작은, 상기 연산 소자들 각각에 상기 블록에 포함된 커널들 각각의 가중치들을 할당하는 동작을 포함할 수 있다.
일 실시 예에서, 신경망 처리 요청을 수신하는 동작, 상기 신경망 처리 요청에 상응하는 신경망의 정렬 여부를 식별하는 동작, 및 상기 신경망이 정렬되지 않은 것으로 식별된 경우, 상기 정렬되지 않은 신경망을 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동안, 상기 신경망을 정렬하고, 상기 신경망이 적어도 일부 정렬되었는지를 식별하고, 상기 신경망이 적어도 일부 정렬된 것에 응답하여, 상기 적어도 일부 정렬된 신경망을 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동작을 더 포함할 수 있다.
일 실시 예에서, 상기 신경망이 적어도 일부 정렬되었는지를 식별하는 동작은, 상기 정렬되지 않은 신경망의 현재 순번의 레이어를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동안, 현재 순번의 다음 순번의 레이어의 다수의 커널들 각각의 연산 순서가 갱신되었는지를 식별하는 동작을 포함하고, 상기 신경망 처리를 수행하는 동작은, 상기 적어도 일부 정렬된 신경망의 상기 다음 순번의 레이어의 다수의 커널들 각각의 연산 순서가 갱신된 것으로 식별함에 응답하여, 상기 다음 순번의 레이어를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동작을 더 포함할 수 있다.
일 실시 예에서, 상기 신경망을 정렬하는 동작은, 상기 신경망의 상기 다수의 레이어들 중 미리 지정된 레이어부터 순차적으로, 다수의 커널들 각각의 연산 순서를 갱신할 수 있다.
일 실시 예에서, 상기 미리 지정된 레이어는, 상기 신경망의 상기 다수의 레이어들 중 첫 번째 순번의 레이어일 수 있다.
일 실시 예에서, 상기 미리 지정된 레이어는, 레이어 처리 속도에 기반하여 결정될 수 있다.
일 실시 예에서, 서버로부터 상기 신경망을 포함하는 어플리케이션의 데이터를 수신하는 동작, 상기 어플리케이션의 데이터를 수신함에 응답하여, 상기 신경망의 정렬 여부를 식별하는 동작, 및 상기 신경망이 정렬되지 않은 것으로 식별됨에 응답하여, 상기 신경망을 정렬하는 동작을 더 포함할 수 있다.
일 실시 예에서, 상기 신경망의 정렬 여부를 식별하는 동작은, 상기 신경망의 커널들 각각의 제1 가중치의 개수, 어플리케이션의 데이터의 상기 신경망에 대한 메타 정보, 또는 이들의 조합에 기초하여 상기 신경망의 정렬 여부를 식별할 수 있다.
상술한 바와 같은, 일 실시 예에 따른, 전자 장치(101)에 의해 실행되는 적어도 하나의 명령어들을 저장하는 비-일시적 컴퓨터-판독가능 저장 매체는, 상기 적어도 하나의 명령어들을 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서가, 다수의 레이어들을 포함하는 신경망을 정렬하고, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함, 및 상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하도록 구성되고, 상기 신경망을 정렬하는 동작은, 상기 신경망의 상기 다수의 레이어들 각각에 대하여, 레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하는 동작, 상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하는 동작, 및 상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작을 포함하도록 구성될 수 있다.
본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 개시의 청구항 또는 명세서에 기재된 실시예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(ROM: read only memory), 전기적 삭제가능 프로그램가능 롬(EEPROM: electrically erasable programmable read only memory), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(CD-ROM: compact disc-ROM), 디지털 다목적 디스크(DVDs: digital versatile discs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 상기 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(local area network), WLAN(wide LAN), 또는 SAN(storage area network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 개시의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 개시의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 개시의 구체적인 실시예들에서, 개시에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 개시가 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라 하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 개시의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 개시의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 전자 장치에 있어서,
    다수의 레이어들을 포함하는 신경망을 저장하는 메모리, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함; 및
    적어도 하나의 프로세서를 포함하고,
    상기 적어도 하나의 프로세서는,
    상기 신경망을 정렬하고, 및
    상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하도록 구성되고,
    상기 신경망을 정렬하는 동작은,
    상기 신경망의 상기 다수의 레이어들 각각에 대하여,
    레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하는 동작,
    상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하는 동작, 및
    상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작을 포함하도록 구성되는 전자 장치.
  2. 제1 항에 있어서,
    상기 적어도 하나의 프로세서는, 미리 설정된 개수의 연산 소자들을 포함하고,
    상기 적어도 하나의 프로세서는,
    상기 다수의 커널들 각각의 연산 순서를 갱신할 시, 상기 다수의 커널들을 연산 소자들의 개수마다 블록으로 구분하고,
    상기 연산 소자들 각각에 상기 블록에 포함된 커널들 각각의 가중치들을 할당함으로써, 상기 입력 데이터에 대한 신경망 처리를 수행하도록 구성되는 전자 장치.
  3. 제1 항에 있어서,
    상기 적어도 하나의 프로세서는,
    신경망 처리 요청을 수신하고,
    상기 신경망 처리 요청에 상응하는 신경망의 정렬 여부를 식별하고,
    상기 신경망이 정렬되지 않은 것으로 식별된 경우,
    상기 정렬되지 않은 신경망을 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동안, 상기 신경망을 정렬하고,
    상기 신경망이 적어도 일부 정렬되었는지를 식별하고,
    상기 신경망이 적어도 일부 정렬된 것에 응답하여, 상기 적어도 일부 정렬된 신경망을 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하도록 구성되는
    전자 장치.
  4. 제3 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 정렬되지 않은 신경망의 현재 순번의 레이어를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동안, 현재 순번의 다음 순번의 레이어의 다수의 커널들 각각의 연산 순서가 갱신되었는지를 식별하고,
    상기 적어도 일부 정렬된 신경망의 상기 다음 순번의 레이어의 다수의 커널들 각각의 연산 순서가 갱신된 것으로 식별함에 응답하여, 상기 다음 순번의 레이어를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하도록 구성되는 전자 장치.
  5. 제3 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 신경망을 정렬할 시,
    상기 신경망의 상기 다수의 레이어들 중 미리 지정된 레이어부터 순차적으로, 다수의 커널들 각각의 연산 순서를 갱신하도록 구성되는 전자 장치.
  6. 제5 항에 있어서,
    상기 미리 지정된 레이어는, 상기 신경망의 상기 다수의 레이어들 중 첫 번째 순번의 레이어인 전자 장치.
  7. 제5 항에 있어서,
    상기 미리 지정된 레이어는, 레이어 처리 속도에 기반하여 결정되는 전자 장치.
  8. 제1 항에 있어서,
    상기 적어도 하나의 프로세서는,
    서버로부터 상기 신경망을 포함하는 어플리케이션의 데이터를 수신하고,
    상기 어플리케이션의 데이터를 수신함에 응답하여, 상기 신경망의 정렬 여부를 식별하고,
    상기 신경망이 정렬되지 않은 것으로 식별됨에 응답하여, 상기 신경망을 정렬하도록 구성되는 전자 장치.
  9. 제1 항에 있어서,
    상기 적어도 하나의 프로세서는,
    상기 신경망의 커널들 각각의 제1 가중치의 개수, 어플리케이션의 데이터의 상기 신경망에 대한 메타 정보, 또는 이들의 조합에 기초하여 상기 신경망의 정렬 여부를 식별하도록 구성되는 전자 장치.
  10. 제1 항에 있어서,
    상기 적어도 하나의 프로세서는, 메인 프로세서, 및 보조 프로세서를 포함하고,
    상기 메인 프로세서는, 상기 신경망을 정렬하도록 구성되고,
    상기 보조 프로세서는, 입력 데이터에 대한 신경망 처리를 수행하도록 구성되는 전자 장치.
  11. 전자 장치의 동작 방법에 있어서,
    상기 전자 장치의 적어도 하나의 프로세서를 통해 상기 전자 장치에 저장되어 있는 신경망을 정렬하는 동작, 상기 신경망은, 다수의 레이어들을 포함하고, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함; 및
    상기 적어도 하나의 프로세서를 통해 상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하는 동작을 포함하고,
    상기 신경망을 정렬하는 동작은,
    상기 신경망을 정렬할 시, 상기 신경망의 상기 다수의 레이어들 각각에 대하여,
    레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하는 동작,
    상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하는 동작, 및
    상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작을 포함하는
    방법.
  12. 제11 항에 있어서,
    상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작은,
    상기 다수의 커널들을 상기 적어도 하나의 프로세서에 포함된 연산 소자들의 개수마다 블록으로 구분하는 동작을 포함하고,
    상기 신경망 처리를 수행하는 동작은,
    상기 연산 소자들 각각에 상기 블록에 포함된 커널들 각각의 가중치들을 할당하는 동작을 포함하는
    방법.
  13. 제11 항에 있어서,
    신경망 처리 요청을 수신하는 동작,
    상기 신경망 처리 요청에 상응하는 신경망의 정렬 여부를 식별하는 동작, 및
    상기 신경망이 정렬되지 않은 것으로 식별된 경우,
    상기 정렬되지 않은 신경망을 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동안, 상기 신경망을 정렬하고,
    상기 신경망이 적어도 일부 정렬되었는지를 식별하고,
    상기 신경망이 적어도 일부 정렬된 것에 응답하여, 상기 적어도 일부 정렬된 신경망을 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동작을 더 포함하는 방법.
  14. 제13 항에 있어서,
    상기 신경망이 적어도 일부 정렬되었는지를 식별하는 동작은,
    상기 정렬되지 않은 신경망의 현재 순번의 레이어를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동안, 현재 순번의 다음 순번의 레이어의 다수의 커널들 각각의 연산 순서가 갱신되었는지를 식별하는 동작을 포함하고,
    상기 신경망 처리를 수행하는 동작은,
    상기 적어도 일부 정렬된 신경망의 상기 다음 순번의 레이어의 다수의 커널들 각각의 연산 순서가 갱신된 것으로 식별함에 응답하여, 상기 다음 순번의 레이어를 이용하여 상기 입력 데이터에 대해 신경망 처리를 수행하는 동작을 더 포함하는 방법.
  15. 제13 항에 있어서,
    상기 신경망을 정렬하는 동작은,
    상기 신경망의 상기 다수의 레이어들 중 미리 지정된 레이어부터 순차적으로, 다수의 커널들 각각의 연산 순서를 갱신하는 방법.
  16. 제15 항에 있어서,
    상기 미리 지정된 레이어는, 상기 신경망의 상기 다수의 레이어들 중 첫 번째 순번의 레이어인 방법.
  17. 제15 항에 있어서,
    상기 미리 지정된 레이어는, 레이어 처리 속도에 기반하여 결정되는 방법.
  18. 제11 항에 있어서,
    서버로부터 상기 신경망을 포함하는 어플리케이션의 데이터를 수신하는 동작,
    상기 어플리케이션의 데이터를 수신함에 응답하여, 상기 신경망의 정렬 여부를 식별하는 동작, 및
    상기 신경망이 정렬되지 않은 것으로 식별됨에 응답하여, 상기 신경망을 정렬하는 동작을 더 포함하는 방법.
  19. 제11 항에 있어서,
    상기 신경망의 정렬 여부를 식별하는 동작은,
    상기 신경망의 커널들 각각의 제1 가중치의 개수, 어플리케이션의 데이터의 상기 신경망에 대한 메타 정보, 또는 이들의 조합에 기초하여 상기 신경망의 정렬 여부를 식별하는 방법.
  20. 적어도 하나의 명령어들을 저장하는 비-일시적 컴퓨터-판독가능 저장 매체에 있어서,
    상기 적어도 하나의 명령어들을 적어도 하나의 프로세서에 의해 실행될 시, 상기 적어도 하나의 프로세서가,
    다수의 레이어들을 포함하는 신경망을 정렬하고, 상기 다수의 레이어들 각각은, 다수의 커널들을 포함함, 및
    상기 정렬된 신경망에 기초하여, 입력 데이터에 대한 신경망 처리를 수행하도록 구성되고,
    상기 신경망을 정렬하는 동작은,
    상기 신경망의 상기 다수의 레이어들 각각에 대하여,
    레이어에 포함되어 있는 다수의 커널들 각각의 제1 가중치의 개수를 식별하는 동작,
    상기 식별된 제1 가중치의 개수에 따라 상기 레이어에 포함되어 있는 상기 다수의 커널들 각각의 연산 순서를 식별하는 동작, 및
    상기 다수의 커널들 각각의 상기 식별된 연산 순서에 기초하여, 상기 다수의 커널들 각각의 연산 순서를 갱신하는 동작을 포함하도록 구성되는 비-일시적 컴퓨터-판독가능 저장 매체.
KR1020190137812A 2019-10-31 2019-10-31 신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법 KR20210051920A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190137812A KR20210051920A (ko) 2019-10-31 2019-10-31 신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법
US17/282,057 US20220004841A1 (en) 2019-10-31 2020-10-28 Electronic device for rearranging kernels of neural network and operating method thereof
PCT/KR2020/014773 WO2021085996A1 (ko) 2019-10-31 2020-10-28 신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190137812A KR20210051920A (ko) 2019-10-31 2019-10-31 신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20210051920A true KR20210051920A (ko) 2021-05-10

Family

ID=75715357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190137812A KR20210051920A (ko) 2019-10-31 2019-10-31 신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US20220004841A1 (ko)
KR (1) KR20210051920A (ko)
WO (1) WO2021085996A1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9805303B2 (en) * 2015-05-21 2017-10-31 Google Inc. Rotating data for neural network computations
US9805000B1 (en) * 2015-07-29 2017-10-31 Mbit Wireless, Inc. Method and apparatus for reordering mixed radix fast Fourier transform outputs
KR20170128080A (ko) * 2016-05-13 2017-11-22 삼성전자주식회사 신경 네트워크를 구현하는 방법 및 장치
IL281321B (en) * 2016-10-04 2022-07-01 Magic Leap Inc Efficient data layouts for convolutional neural networks

Also Published As

Publication number Publication date
US20220004841A1 (en) 2022-01-06
WO2021085996A1 (ko) 2021-05-06

Similar Documents

Publication Publication Date Title
US11561516B2 (en) Method for processing data using neural network and electronic device for supporting the same
US11599070B2 (en) Electronic device and method for determining task including plural actions
US11442554B2 (en) Electronic device and method for recommending word in same
KR20210037548A (ko) 온도 제어를 수행하는 전자 장치 및 방법
CN111916097A (zh) 用于语音增强的高斯加权自注意力的方法和系统
KR20200105993A (ko) 낮은 출력 전류 및 높은 온/오프 비율을 갖는 가변 저항 3t3r 바이너리 웨이트 셀
KR20210060213A (ko) 어플리케이션을 프리로드하는 방법 및 이를 지원하는 전자 장치
KR20210051920A (ko) 신경망의 커널들을 정렬하는 전자 장치 및 이의 동작 방법
KR20190142192A (ko) 전자 장치 및 전자 장치의 제어 방법
US11556768B2 (en) Optimization of sparsified neural network layers for semi-digital crossbar architectures
US11113215B2 (en) Electronic device for scheduling a plurality of tasks and operating method thereof
US11802951B2 (en) Electronic device and electronic device control method
KR20210061593A (ko) 전자 장치 및 전자 장치의 지문 인식 방법
US11726823B2 (en) Electronic device having heterogeneous processors and method of processing task using the heterogeneous processors
US11042223B2 (en) Electronic device for recognizing user's gesture
EP4372619A1 (en) Electronic device and method for driving models on basis of information commonly used by models
KR20210047518A (ko) 스케일러블 딥 러닝 네트워크를 구동하는 전자 장치, 사용자 단말 및 방법
US20220245515A1 (en) Electronic device for performing computation based on artificial intelligence model and operation method thereof
KR102443699B1 (ko) Kvssd 내 데이터 분석 장치 및 방법
KR20200144785A (ko) 사용자 입력에 대응되는 피드백의 속성을 조정하는 전자 장치 및 방법
US20240086287A1 (en) Mechanism for increasing data protection in storage failure scenarios
US20240078548A1 (en) Electronic device corresponding to node included in blockchain network and operation method therefor
EP4350480A1 (en) Electronic device and method for adjusting frequencies of respective circuits included in processor, and computer-readabale storage medium
KR20220102339A (ko) 전자 장치 및 전자 장치의 커널 모듈 로딩 방법
KR20220037958A (ko) 채널별 양자화 모드 선택을 사용하는 심층 신경망의 훈련 후 양자화 시스템 및 방법