KR20210050682A

KR20210050682A - Manufacturing Method of Socket Board for Semiconductor Test Using Fine Pitch Manufacturing Technology

Info

Publication number: KR20210050682A
Application number: KR1020190135038A
Authority: KR
Inventors: 권영준
Original assignee: 주식회사 에스에스전자
Priority date: 2019-10-29
Filing date: 2019-10-29
Publication date: 2021-05-10

Abstract

The present invention relates to a method for manufacturing a socket board for a semiconductor test using a fine pitch manufacturing technology. First, after a copper foil circuit pattern is formed only on a first surface of a substrate, plating is performed in an electrolysis method on the circuit pattern on the first surface of the substrate and a copper foil of a second surface of the substrate, and then after the circuit pattern is formed on the second surface of the substrate, the plating is performed in an electroless method on the circuit patterns of the first surface and the second surface. According to the present invention, since thickness plating is performed in the electrolysis method, the plating cost can be dramatically reduced compared to the electroless method, and electrical characteristics can be maximized. In addition, since a short circuit caused by penetration of a plating layer during the thickness plating is prevented, product defects can be effectively prevented.

Description

Manufacturing Method of Socket Board for Semiconductor Test Using Fine Pitch Manufacturing Technology}

본 발명은 PC, 의료기기, 통신장비, 방산장비 등 고도의 정밀도를 요구하는 특징이 반영된 반도체 테스트용 소켓보드를 제조하는 방법에 관한 것으로 보다 구체적으로는 Fine Pitch, Fine Pattern에 따른 인쇄배선판의 고밀도 실장을 말한다. 반도체의 고집적화나 각종 부품의 소형화에 따라 고밀도 실장기술이 필요하게 되었다.The present invention relates to a method of manufacturing a socket board for semiconductor testing reflecting characteristics that require high precision, such as PCs, medical devices, communication equipment, and defense equipment, and more specifically, high-density printed wiring boards according to Fine Pitch and Fine Patterns. Refers to the implementation. High integration of semiconductors and miniaturization of various parts have led to a need for high-density mounting technology.

일반적으로 인쇄회로기판은 집적 회로, 저항기 또는 스위치 등의 전기적 부품들이 납땜되는 얇은 판으로 대부분의 컴퓨터에 사용되는 회로는 이 인쇄 회로 기판에 설치된다. 보통의 인쇄 회로 기판이 만들어지는 순서는 다음과 같다. 절연체인 에폭시 수지 또는 베이클라이트 수지로 만든 얇은 기판에 구리박을 붙인 후에 계속하여 구리박으로 남아 있기를 원하는 회로 배선에는 레지스트를 인쇄한다. 그리고 구리를 녹일 수 있는 식각액에 인쇄된 기판을 담그면 레지스트가 묻지 않은 부분은 녹는다. 그 후에 레지스트를 제거하면 구리박이 원하는 형태로 남아 있다. 부품을 꽂아야 하는 부분에는 구멍을 뚫고 납이 묻으면 안 되는 곳에는 푸른색의 납 레지스트를 인쇄한다. 또한 일반적으로 일반 인쇄회로기판(PCB)의 경우 HOLE속을 동도금으로 Through hole을 시켜서 상.하간(TOP면, BOTTOM면)과 층간을 연결된 PCB의 형태이다. 또한 반도체소자는 웨이퍼에 회로패턴을 형성하는 패브리케이션(fabrication)공정, 패턴이 형성된 웨이퍼를 분할하여 다수의 다이(Die)로 분할한 후 패키징하는 어셈블리(assembly)공정 등을 거쳐서 제조된다. 그리고 패브리케이션 공정이나 어셈블리 공정 이후에는 웨이퍼에 형성된 각 다이 또는 패키지의 전기적 성능을 테스트하여 불량여부를 판별하는 검사공정이 진행된다. 다이 또는 패키지를 검사하기 위해서는 소정의 검사장비가 사용된다. 이들 검사장비에 사용되는 반도체소자 등에는 고유의 회로패턴이 형성된 테스트보드가 이용되며 이들 테스트보드에 웨이퍼 또는 패키지의 단자와 전기적으로 연결할 수 있는 탐침(probe)이나 소켓 등을 장착함으로써 특정 반도체가 제조된다. 일반적으로 반도체 검사용 테스트보드는 고도의 전기적 특성이 요구되기 때문에 회로패턴의 소정부위에 무전해 또는 전해 방식으로 도금이 이루어진다. 먼저 양면에 동박이 입혀진 기판을 준비한다. 일반적으로 반도체검사용 테스트보드에는 복잡한 회로가 구비되므로 단층구조보다는 다층구조가 많이 이용된다. 다층구조의 기판은 각각 회로패턴이 형성된 다수의 내층PCB와 외층동박을 층간접착제(prefreg)를 개재한 후 압착함으로써 제조된다. 이어서 기판에 쓰루홀(through hole)을 형성하고 쓰루홀을 통해 내외층 회로패턴을 전기적으로 연결하기 위하여 무전해동도금 및 전해동도금을 순차적으로 실시한다. 그리고 기판의 표면에 소정의 회로패턴을 형성하기 위하여 기판 양면의 외층동박에 감광성 드라이필름을 압착하고 노광 및 현상공정을 실시한다. 이때 기판 양면의 감광성 드라이필름에서 목적하는 회로패턴에 대응하는 부분을 남기고 나머지 부분만을 제거해야 하며 이를 통해 회로패턴에 해당하지 않는 동박이 노출된 상태가 된다. 이어서 남아 있는 감광성 드라이필름을 에칭방지막으로 하여 노출된 동박을 에칭으로 제거하고 잔존한 감광성드라이필름을 제거하면 기판의 양면에 소정의 동박 회로패턴이 형성된다. 이어서 기판의 전면에 포토솔더레지스트(PSR)을 도포하고 PSR에 대해 노광 및 현상공정을 진행하여 동박 회로패턴 중에서 금도금이 필요한 부분을 노출시킨다. 여기서 금도금이 필요한 부분은 예를 들어 포고핀(pogo pin)등의 접촉이 잦은 부분이나 높은 전기적 특성이 요구되는 부분이다. 노출된 동박의 표면에는 무전해 도금(electroless plating)을 실시한다. 이때 도금의 계면확산을 방지하고 접착력을 높이기 위하여 먼저 무전해 니켈도금을 소정 두께로 실시한 후에 그 상부에 최적의 두께로 무전해 도금을 실시하는 것이 일반적이다. 기판의 양면에 감광성 드라이필름을 압착한 후에는 노광 및 현상공정을 거쳐 감광성 드라이필름에서 목적하는 회로패턴에 대응하는 부분만을 제거함으로써 회로패턴에 해당하는 동박을 노출시킨다. 노출된 동박의 표면에는 전해 도금(electro plating)을 실시한다. 이때에도 전해 니켈도금을 소정 두께로 실시한 후에 그 상부에 최적의 두께로 전해 도금을 실시하는 것이 일반적이다.이어서 기판의 양면에 남아있는 감광성 드라이필름을 제거하고 도금층을 에칭방지막으로 하여 동박을 에칭한다. 이때 동박만을 에칭하기 위해서는 수산화암모늄(NH4OH), 염화암모늄(NH4Cl) 등의 에칭액을 이용하는 알카리에칭을 수행해야 한다. 이어서 기판의 전면에 포토솔더레지스트(PSR)를 도포하고 땜납부분만을 노출시키기 위해 노광 및 현상공정을 진행한다. 그런데 전술한 종래의 도금 방식은 각각 고유의 문제점을 안고 있다. 무전해 도금 방식은 도금속도가 느리고 생산비용이 높으며 회로패턴의 상면에만 도금이 이루어지고 측면에는 도금이 이루어지지 않기 때문에 전기적 특성을 극대화시키는데 한계가 있다. 특히 최근 반도체 검사장비 업계에서는 높은 전기적 특성을 얻기 위해 테스트보드의 도금층을 높은 두께로 형성할 것을 요구하고 있는데 이러한 도금을 수행하려면 엄청난 양의 약품이 소모되므로 생산비용의 부담으로 인해 무전해 도금 방식은 적용이 불가능한 실정이다. 높은 도금을 수행할 수는 있지만 도금층의 두께가 두꺼워질수록 감광성 드라이필름의 하부로 도금층이 침투하여 회로 단락(short)으로 인한 제품불량이 빈번하게 발생하기 때문에 전해 방식으로 최적의 두께도금을 수행하기 어려운 문제점이 있다.In general, a printed circuit board is a thin plate on which electrical components such as integrated circuits, resistors or switches are soldered, and circuits used in most computers are installed on the printed circuit board. The order in which a typical printed circuit board is made is as follows. After attaching copper foil to a thin substrate made of epoxy resin or bakelite resin, which is an insulator, resist is printed on circuit wiring that is desired to remain copper foil. In addition, when the printed substrate is immersed in an etching solution capable of dissolving copper, the non-resist area is melted. After that, when the resist is removed, the copper foil remains in the desired shape. Holes are drilled where parts should be inserted, and blue lead resist is printed where lead is not allowed. In general, in the case of a general printed circuit board (PCB), it is in the form of a PCB that connects the top and bottom (top side, bottom side) and the layers by making a through hole in the hole with copper plating. In addition, semiconductor devices are manufactured through a fabrication process in which a circuit pattern is formed on a wafer, an assembly process in which the patterned wafer is divided into a plurality of dies and then packaged. In addition, after the fabrication process or the assembly process, an inspection process is performed to determine whether there is a defect by testing the electrical performance of each die or package formed on the wafer. In order to inspect the die or package, certain inspection equipment is used. For semiconductor devices used in these inspection equipment, test boards with their own circuit patterns are used, and specific semiconductors are manufactured by attaching probes or sockets that can be electrically connected to terminals of wafers or packages on these test boards. do. In general, since a test board for semiconductor inspection requires high electrical characteristics, plating is performed on a predetermined part of a circuit pattern by electroless or electrolytic method. First, prepare a substrate coated with copper foil on both sides. In general, since a test board for semiconductor inspection is equipped with a complex circuit, a multilayer structure is more commonly used than a single layer structure. The multi-layered board is manufactured by compressing a plurality of inner PCBs and outer copper foils each having a circuit pattern formed thereon through an interlayer adhesive. Subsequently, electroless copper plating and electrolytic copper plating are sequentially performed in order to form a through hole in the substrate and electrically connect the inner and outer layer circuit patterns through the through hole. Then, in order to form a predetermined circuit pattern on the surface of the substrate, a photosensitive dry film is pressed onto the outer copper foil on both sides of the substrate, and exposure and development processes are performed. At this time, the photosensitive dry film on both sides of the substrate should leave the part corresponding to the desired circuit pattern, and only the remaining part should be removed. Through this, the copper foil that does not correspond to the circuit pattern is exposed. Subsequently, the exposed copper foil is removed by etching using the remaining photosensitive dry film as an etching prevention film, and the remaining photosensitive dry film is removed, thereby forming a predetermined copper foil circuit pattern on both sides of the substrate. Subsequently, a photo-solder resist (PSR) is applied on the entire surface of the substrate, and exposure and development processes are performed on the PSR to expose portions of the copper foil circuit pattern requiring gold plating. Here, the parts that require gold plating are parts that are frequently contacted, such as pogo pins, or parts that require high electrical characteristics. Electroless plating is applied to the surface of the exposed copper foil. At this time, in order to prevent interfacial diffusion of plating and to increase adhesion, it is common to first perform electroless nickel plating to a predetermined thickness and then to perform electroless plating at an optimum thickness on the upper portion thereof. After compressing the photosensitive dry film on both sides of the substrate, the copper foil corresponding to the circuit pattern is exposed by removing only the portion corresponding to the desired circuit pattern from the photosensitive dry film through exposure and development processes. Electroplating is applied to the surface of the exposed copper foil. In this case, it is also common to perform electrolytic plating with a predetermined thickness and then electrolytic plating with an optimum thickness on the upper side. Then, the photosensitive dry film remaining on both sides of the substrate is removed, and the copper foil is etched using the plating layer as an etch prevention film. . At this time, in order to etch only the copper foil, alkaline etching must be performed using an etching solution such as ammonium hydroxide (NH4OH) or ammonium chloride (NH4Cl). Subsequently, a photo solder resist (PSR) is applied on the entire surface of the substrate, and exposure and development processes are performed to expose only the solder portion. However, the above-described conventional plating methods each have their own problems. The electroless plating method has a limitation in maximizing electrical characteristics because the plating speed is slow, the production cost is high, and plating is performed only on the upper surface of the circuit pattern and no plating is performed on the side surface. In particular, the semiconductor inspection equipment industry recently demanded that the plating layer of the test board be formed with a high thickness in order to obtain high electrical characteristics. To perform such plating, a huge amount of chemicals is consumed, so due to the burden of production cost, the electroless plating method is It is impossible to apply. Higher plating can be performed, but as the thickness of the plating layer increases, the plating layer penetrates into the lower part of the photosensitive dry film and product defects frequently occur due to short circuits. There is a difficult problem.

본 발명은 고밀도 집적화에 맞춤형 테스트용 소켓보드 제조와 상기 문제점을 해결하기 위한 것을 포함하는 fine pitch 제조기술을 활용한 반도체 테스트용 소켓보드의 회로패턴 상에 최적의 두께도금을 저렴하고 신속하게 형성하는 것을 특징으로 하는 소켓보드를 제조하며 또한 회로의 단락을 방지할 수 있는 테스트용 소켓보드 제조방법을 제공하는데 그 목적이 있다.The present invention is to form an optimal thickness plating on a circuit pattern of a semiconductor test socket board using a fine pitch manufacturing technology including manufacturing a customized test socket board for high density integration and solving the above problems. It is an object of the present invention to provide a test socket board manufacturing method capable of manufacturing a socket board and preventing a short circuit of a circuit.

본 발명은 전술한 목적을 달성하기 위하여 양면에 동박이 형성된 기판에 쓰루홀을 형성하고 상기 쓰루홀의 내벽에 동도금을 한 후 상기 기판의 양면에 제1에칭방지막을 형성한 후 상기 기판의 제1면의 상기 제1에칭방지막을 선택적으로 제거하여 상기 동박 중에서 목적하는 회로패턴에 해당하지 않는 부분을 노출시킨 후 상기 제1면에서 노출된 상기 동박을 에칭한 후 상기 제1에칭방지막을 제거한 다음 전해 도금을 수행하여 상기 제1면과 상기 제1면의 반대면인 제2면에 남아 있는 상기 동박에 도금층을 형성한 후 상기 기판의 양면에 제2에칭방지막을 형성한 후 상기 기판의 상기 제2면의 상기 제2에칭방지막을 선택적으로 제거하여 상기 도금층 중에서 목적하는 회로패턴에 해당하지 않는 부분을 노출시킨 다음 상기 제2면에서 노출된 상기 도금층과 그 하부의 동박을 에칭한 후 상기 기판에서 상기 제2에칭방지막을 제거한 다음 무전해 도금을 수행하여 상기 제2면에 형성된 회로패턴의 측면에 도금층을 형성하게 되면 특정 반도체 테스트용 소켓보드 제조가 완성된다. 또한 본 발명은 표면에 동박을 구비하는 기판에 쓰루홀을 형성하고 상기 쓰루홀의 내벽에 동도금을 한 후 상기 동박의 표면에 포토솔더레지스트(PSR)층을 형성한 다음 상기 포토솔더레지스트층을 선택적으로 제거하여 상기 동박 중에서 목적하는 회로패턴에 해당하는 부분을 노출시킨 후 전해 도금을 수행하여 노출된 상기 동박에 도금층을 형성한 다음 상기 포토솔더레지스터층을 제거한 후 상기 도금층을 에칭방지막으로 하여 노출된 상기 동박을 에칭한 다음 무전해 도금을 수행하면 특정 반도체 테스트용 소켓보드를 제조하는 방법이 된다.In order to achieve the above object, the present invention forms a through hole in a substrate with copper foil on both sides, copper plating on the inner wall of the through hole, and then forms a first anti-etching film on both sides of the substrate, and then the first surface of the substrate. After selectively removing the first anti-etching film of the copper foil to expose a portion of the copper foil that does not correspond to a desired circuit pattern, etching the exposed copper foil from the first surface, and then removing the first anti-etching film, electroplating After forming a plating layer on the copper foil remaining on the first surface and the second surface opposite to the first surface, forming a second anti-etching film on both surfaces of the substrate, and then forming the second surface of the substrate. By selectively removing the second anti-etching layer of the plated layer to expose a portion of the plated layer that does not correspond to a desired circuit pattern, and then etching the plated layer exposed on the second surface and the copper foil under the plated layer. 2 When the anti-etching film is removed and then electroless plating is performed to form a plating layer on the side of the circuit pattern formed on the second surface, the manufacture of a socket board for a specific semiconductor test is completed. In addition, in the present invention, after forming a through hole in a substrate having a copper foil on the surface, plating copper on the inner wall of the through hole, forming a photo solder resist (PSR) layer on the surface of the copper foil, and then selectively selecting the photo solder resist layer. After removing the copper foil to expose a portion corresponding to the desired circuit pattern, electroplating is performed to form a plating layer on the exposed copper foil, and the photo-solder resist layer is removed, and the exposed plating layer is used as an etching prevention film. When copper foil is etched and then electroless plating is performed, it is a method of manufacturing a socket board for a specific semiconductor test.

본 발명에 따르면 fine pitch 제조기술을 활용한 특징을 갖는 방식으로 두께도금을 수행하기 때문에 무전해 방식에 비해 도금 비용을 획기적으로 줄일 수 있고 특정 반도체 테스트용 소켓보드의 전기적 특성을 극대화시킬 수 있다. 또한 두께도금을 하는 과정에서 도금층의 침투로 인해 발생하는 회로 단락이 방지되므로 제품불량을 효과적으로 방지할 수 있다.According to the present invention, since the thickness plating is performed in a manner having characteristics using a fine pitch manufacturing technology, it is possible to significantly reduce the plating cost compared to the electroless method, and to maximize the electrical characteristics of a socket board for a specific semiconductor test. In addition, since a short circuit caused by penetration of the plating layer in the process of thick plating is prevented, product defects can be effectively prevented.

도 1은 fine pitch 제조기술을 활용한 반도체 테스트용 소켓보드 제조방법의 일 예를 나타낸 공정도1 is a process chart showing an example of a method for manufacturing a socket board for semiconductor testing using a fine pitch manufacturing technology

이하에서는 본 발명의 바람직한 실시예를 상세히 설명한다. 보드 코어의 양면에 동박이 입혀진 기판을 준비한다. 기판에 쓰루홀을 형성하고 내외층 회로패턴을 전기적으로 연결하기 위하여 무전해 동도금 및 전해 동도금을 순차적으로 실시함으로써 기판의 표면에 소정의 회로패턴을 형성하기 위하여 기판 양면의 외층동박에 감광성 드라이필름을 부착한다. 기판의 제1면의 감광성 드라이필름에 대하여 노광 및 현상공정을 진행한다. 이때 제1면의 감광성 드라이필름에서 목적하는 회로패턴에 대응하는 부분은 남겨두고 나머지 부분만을 제거함으로써 제1면에서 회로패턴에 해당하지 않는 동박을 노출시킨다. 남아있는 감광성 드라이필름을 에칭방지막으로 하여 제1면의 노출된 동박을 에칭으로 제거한다. 그리고 기판 양면의 감광성 드라이필름을 제거하면 제1면에는 목적하는 회로패턴이 형성되고 제2면에는 전면에 걸쳐 동박이 잔존하는 상태가 된다. 제1면의 회로패턴과 제2면의 동박은 쓰루홀을 통해 전기적으로 연결된 상태이므로 제1면의 회로패턴과 제2면의 동박에 대해 전해 도금을 실시할 수 있다. 도금을 통해 제1면에는 회로패턴의 상면뿐만 아니라 도금층이 형성되고 제2면에는 동박의 전면에 도금층이 형성된다. 쓰루홀의 내벽에도 도금층이 형성됨은 물론이다. 전술한 과정을 통해서는 기판의 제1면에 대해서만 회로패턴이 형성되어 있기 때문에 이어서 반대쪽의 제2면에 회로패턴을 형성해야 한다. 이를 위해 기판의 양면에 감광성 드라이필름을 다시 부착한다. 감광성 드라이필름은 기판의 제2면에 회로패턴을 형성하기 위한 것이므로 기판의 제1면에는 제거 가능한 다른 형태의 보호필름을 부착하여도 무방하다. 감광성 드라이필름이 부착된 기판의 제2면에 노광 및 현상 공정을 진행한다. 이때 감광성 드라이필름 중에서 목적하는 회로패턴에 대응하는 부분은 남겨두고 나머지 부분만을 박리함으로써 제2면에서 회로패턴에 해당하지 않는 도금층을 노출시킨다. 이어서 감광성 드라이필름을 에칭방지막으로 하여 제2면의 노출된 도금층과 그 하부의 동박을 에칭으로 제거하여 회로패턴을 형성한다. 도금층과 동박을 함께 제거하기 위해서는 염소산 계열의 에칭용액을 사용하는 것이 바람직하다. 이어서 기판 양면의 감광성 드라이필름을 박리하면 제2면에도 회로패턴과 그 상부의 도금층만이 남게 된다. 이때 제2면의 회로패턴의 측면에는 도금층이 형성되어 있지 않기 때문에 측면 도금을 위하여 기판 전체에 대해 fine pitch 제조기술을 반영한 두께의 무전해 도금을 실시하면 회로패턴의 측면에 새로운 도금층이 형성된다. 이 단계에서는 무전해 니켈도금을 생략하고 직접 무전해 도금을 수행하는 것이 바람직하다. 그 다음 수세용 물과 브러쉬를 이용하여 표면을 닦아주는 정면작업을 수행하는 것이 바람직하다. 이때 표면에 형성된 무전해 도금층이 얇은 두께로 인해 제거되더라도 회로패턴의 측면에는 도금층이 남게 된다. 기판의 전면에 포토솔더레지스트(PSR)를 도포하고 땜납부분 및 필요부분을 노출시키기 위해 노광 및 현상공정을 진행한다. 또한 두께도금 과정에서 회로단락의 위험이 없기 때문에 종래의 전해방식에 비해서 공정신뢰성이 높아지게 된다.Hereinafter, a preferred embodiment of the present invention will be described in detail. Prepare a board coated with copper foil on both sides of the board core. A photosensitive dry film is formed on the outer layer copper foil on both sides of the substrate in order to form a predetermined circuit pattern on the surface of the substrate by sequentially performing electroless copper plating and electrolytic copper plating to form a through hole in the substrate and electrically connect the inner and outer layer circuit patterns. Attach. The photosensitive dry film on the first surface of the substrate is subjected to exposure and development processes. At this time, the photosensitive dry film on the first surface leaves the portion corresponding to the desired circuit pattern and removes only the remaining portion, thereby exposing the copper foil that does not correspond to the circuit pattern on the first surface. The exposed copper foil on the first surface is removed by etching using the remaining photosensitive dry film as an etching prevention film. In addition, when the photosensitive dry film on both sides of the substrate is removed, the desired circuit pattern is formed on the first surface and the copper foil remains on the second surface over the entire surface. Since the circuit pattern on the first surface and the copper foil on the second surface are electrically connected through the through hole, electrolytic plating can be performed on the circuit pattern on the first surface and the copper foil on the second surface. Through plating, a plating layer is formed on the first surface as well as the upper surface of the circuit pattern, and a plating layer is formed on the entire surface of the copper foil on the second surface. Of course, a plating layer is also formed on the inner wall of the through hole. Since the circuit pattern is formed only on the first surface of the substrate through the above-described process, the circuit pattern must be formed on the second surface on the opposite side. To do this, a photosensitive dry film is re-attached on both sides of the substrate. Since the photosensitive dry film is for forming a circuit pattern on the second surface of the substrate, another removable protective film may be attached to the first surface of the substrate. The exposure and development processes are performed on the second surface of the substrate to which the photosensitive dry film is attached. At this time, a portion of the photosensitive dry film corresponding to a desired circuit pattern is left and only the remaining portion is peeled to expose a plating layer that does not correspond to the circuit pattern on the second surface. Subsequently, a circuit pattern is formed by etching the exposed plating layer on the second surface and the copper foil under the photosensitive dry film as an etching prevention film. In order to remove the plating layer and the copper foil together, it is preferable to use a chloric acid-based etching solution. Subsequently, when the photosensitive dry film on both sides of the substrate is peeled off, only the circuit pattern and the plating layer thereon remain on the second surface as well. At this time, since a plating layer is not formed on the side of the circuit pattern on the second side, when electroless plating is performed on the entire substrate for side plating with a thickness reflecting the fine pitch manufacturing technology, a new plating layer is formed on the side of the circuit pattern. In this step, it is preferable to omit the electroless nickel plating and perform the electroless plating directly. Next, it is desirable to perform the front work of wiping the surface using water and a brush for washing. At this time, even if the electroless plating layer formed on the surface is removed due to its thin thickness, the plating layer remains on the side of the circuit pattern. A photo solder resist (PSR) is applied on the entire surface of the substrate, and exposure and development processes are performed to expose the solder portion and the necessary portion. In addition, since there is no risk of short circuit in the thickness plating process, process reliability is increased compared to the conventional electrolysis method.

Claims

After forming a through hole in a substrate on which copper foil is formed on both sides of the board core, copper plating on the inner wall of the through hole, forming a first anti-etching film on both sides of the substrate, and then forming the first anti-etching film on the first surface of the substrate. After selectively removing a portion of the copper foil that does not correspond to a desired circuit pattern, the copper foil exposed on the first surface is etched, and then the first etching prevention film is removed from the substrate, and electroplating is performed. After forming a plating layer on the copper foil remaining on the first surface and the second surface opposite to the first surface, forming a second anti-etching film on both surfaces of the substrate, and then forming the second anti-etching film on the second surface of the substrate. After selectively removing the etch prevention film to expose a portion of the plating layer that does not correspond to the desired circuit pattern, the plating layer exposed on the second surface and the copper foil under it are etched, and then the second etch prevention film is formed on the substrate. A method of manufacturing a socket board for semiconductor testing using a fine pitch manufacturing technology, characterized in that electroless plating is performed after removal.

The method of claim 1, wherein the first anti-etching film or the second anti-etching film is a photosensitive dry film.

After copper foil is formed on the surface of the board core, a through hole is formed in the substrate, copper plating is applied to the inner wall of the through hole, and a photo solder resist (PSR) layer is formed on the surface of the copper foil, and the photo solder resist layer is selectively removed to the copper foil. After exposing the part corresponding to the desired circuit pattern, electroplating is performed to form a plating layer on the exposed copper foil, and then the photosolder register layer is removed, and the exposed copper foil is etched using the plating layer as an etch prevention film. A method of manufacturing a socket board for semiconductor testing using fine pitch manufacturing technology characterized by the process of performing the following electroless plating

The method of claim 3, wherein the thickness of the plating layer formed in the step is customized according to a specific semiconductor, and an optimum thickness is characterized by using a fine pitch manufacturing technology.