KR20210050506A - 자가 보상 증폭 장치 - Google Patents

자가 보상 증폭 장치 Download PDF

Info

Publication number
KR20210050506A
KR20210050506A KR1020210055053A KR20210055053A KR20210050506A KR 20210050506 A KR20210050506 A KR 20210050506A KR 1020210055053 A KR1020210055053 A KR 1020210055053A KR 20210055053 A KR20210055053 A KR 20210055053A KR 20210050506 A KR20210050506 A KR 20210050506A
Authority
KR
South Korea
Prior art keywords
self
unit
compensating
output
amplification
Prior art date
Application number
KR1020210055053A
Other languages
English (en)
Other versions
KR102314780B1 (ko
Inventor
이창엽
권인용
조규성
정승호
전현탁
Original Assignee
한국원자력연구원
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190023457A external-priority patent/KR20200104730A/ko
Application filed by 한국원자력연구원, 한국과학기술원 filed Critical 한국원자력연구원
Priority to KR1020210055053A priority Critical patent/KR102314780B1/ko
Publication of KR20210050506A publication Critical patent/KR20210050506A/ko
Application granted granted Critical
Publication of KR102314780B1 publication Critical patent/KR102314780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G5/00—Tone control or bandwidth control in amplifiers
    • H03G5/16—Automatic control

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

개시된 자가 보상 증폭 장치는, 입력단자와 출력단자 사이에 저항과 커패시턴스로 부(負)귀환되고, 트랜지스터 구조를 갖는 전하 증폭 방식의 증폭부와, 소정의 입력신호에 대해 상기 증폭부와 동일한 출력신호를 출력하도록 마련된 복제 증폭부와, 상기 복제 증폭부의 출력신호의 변화에 따라 상기 증폭부의 이득 대역폭 곱을 조절하여 출력신호의 변화를 보상하는 자가 보상부를 포함한다.

Description

자가 보상 증폭 장치{SELF-COMPENSATED AMPLIFIER}
본 발명은 자가 보상 증폭 장치에 관한 것으로, 더욱 구체적으로는 주변 영향에 의한 특성변화를 자가 보상하는 증폭 장치에 관한 것이다.
주지하고 있는 바와 같이, 방사선은 우주, 국방, 비파괴 검사, 방사화 분석, 물질의 연대측정, 석유화학제품 생산, 의료기기, 멸균, 식품가공, 신소재, 품종계량 등 우리 실생활에 다양한 분야에서 활용되고 있다. 이러한 모든 분야는 방사선 피폭 및 질 좋은 제품 생산 등을 위해 방사선 계측이 필수적이다.
방사선을 계측하기 위해서는 센서가 이용되어야 하고, 센서로부터 출력되는 신호는 전압 또는 전류의 형태이며, 이 신호를 초단에 증폭하기 위해 사용하는 회로가 전치증폭기이다. 전치증폭기는 센서로부터 출력되는 신호의 크기에 따른 선형성이 좋은 전하 증폭(Charge Sensitive Amplifier, CSA) 방식이 주로 사용되는데, 전하 증폭 방식의 증폭기는 입력단자와 출력단자 사이에 저항과 커패시턴스로 부(負)귀환시킨다.
그런데, 뛰어난 선형성을 갖는 전치증폭기일지라도 방사선에 의해 진폭의 감소, 노이즈의 증가, 하강시간 등의 특성변화가 나타난다. 이러한 방사선에 의한 영향은 전치증폭기 회로의 선형성 및 시스템의 성능저하로 이어지며, 신호 계측 및 처리 시스템 전체의 정상 동작이 불가능해지는 문제점이 있었다.
한국공개특허공보 제1999-0062584호, 공개일자 1999년 07월 269일.
일 실시예에 따르면, 방사선 등과 같은 동작 환경에 따른 특성변화에 대응하여 출력을 자가 보상하여 자가 보상 증폭 장치를 제공한다.
본 발명의 해결하고자 하는 과제는 이상에서 언급한 것으로 제한되지 않으며, 언급되지 않은 또 다른 해결하고자 하는 과제는 아래의 기재로부터 본 발명이 속하는 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
일 관점에 따른 자가 보상 증폭 장치는, 입력단자와 출력단자 사이에 저항과 커패시턴스로 부(負)귀환되고, 트랜지스터 구조를 갖는 전하 증폭(charge sensitive amplifier, CSA) 방식의 증폭부와, 소정의 입력신호에 대해 상기 증폭부와 동일한 출력신호를 출력하도록 마련된 복제 증폭부와, 상기 복제 증폭부의 출력신호의 변화에 따라 상기 증폭부의 이득 대역폭 곱(Gain Bandwidth product, GBW)을 조절하여 상기 출력신호의 변화를 보상하는 자가 보상부를 포함한다.
일 실시예에 따른 자가 보상 증폭 장치는 방사선 등과 같은 동작 환경에 따른 특성변화에 대응하여 출력을 자가 보상할 수 있다.
따라서, 방사선의 영향으로 증폭 장치의 출력 진폭의 감소, 노이즈의 증가, 하강시간 등의 특성변화가 나타나더라도 이를 자가 보상하기 때문에, 방사선의 영향으로 선형성 및 시스템의 성능저하가 발생하지 않고, 신호 계측 및 처리 시스템 전체의 정상 동작이 가능해진다.
이러한 본 발명을 방사선이 사용되는 전 분야의 계측시스템에 적용하는 경우에 방사선의 영향으로 계측시스템의 성능이 저하되지 않도록 하기 때문에 계측시스템의 교체 주기를 늘려 비용 감소를 도모할 수 있을 뿐만 아니라 증폭 회로의 안정적인 동작으로 방사선 피폭의 위험을 줄일 수 있다.
도 1은 센서의 출력 신호를 증폭하는 전하 증폭(CSA) 방식의 증폭기의 회로도.
도 2는 도 1의 전하 증폭(CSA) 방식의 증폭기가 코발트-60(Cobalt-60) 감마선(gamma-ray)에 TID(Total Ionizing Dose) 2 Mrad까지 노출된 상태에서 측정된 출력신호.
도 3은 주파수에 따른 전압이득의 변화 및 TID의 영향에 따라 대역폭의 감소 특성을 보인 그래프.
도 4는 본 발명의 일 실시예에 따른 자가 보상 증폭 장치의 구성도.
도 5는 본 발명의 일 실시예에 따른 자가 보상 증폭 장치의 자가 보상부의 회로도.
도 6은 본 발명의 일 실시예에 따른 자가 보상 증폭 장치의 비교기에 의한 출력 신호의 파형도.
도 7은 전하 증폭(CSA) 방식의 증폭기를 TID 2 Mrad까지 노출 시켰을 때 각각의 50 μA와 67 μA 전류 값에 따른 진폭의 변화를 나타낸 그래프.
도 8은 전하 증폭(CSA) 방식의 증폭기를 TID 2 Mrad까지 노출 시켰을 때 각각의 50 μA와 67 μA 전류 값에 따른 SNR(Signal to Noise Ratio)의 변화 그래프.
도 9는 전하 증폭(CSA) 방식의 증폭기를 TID 2 Mrad까지 노출 시켰을 때 각각의 50 μA와 67 μA 전류 값에 따른 폴 타임(fall time)의 변화 그래프.
도 10은 코발트-60(Cobalt-60) 감마선(gamma-ray)에 TID(Total Ionizing Dose) 5.5 Mrad까지 노출되며 측정된 전하 증폭(CSA) 방식의 증폭기의 출력신호 및 전류증가에 따른 출력신호 그래프.
도 11은 본 발명의 다른 실시예에 따른 자가 보상 증폭 장치의 자가 보상부의 회로도.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범주는 청구항에 의해 정의될 뿐이다.
본 발명의 실시예들을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명은 본 발명의 실시예들을 설명함에 있어 실제로 필요한 경우 외에는 생략될 것이다. 그리고 후술되는 용어들은 본 발명의 실시예에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
이하, 도 1 내지 도 11을 참조하여 본 발명의 일 실시예에 따른 자가 보상 증폭 장치의 구성 및 동작 과정에 대해 자세히 살펴보기로 한다.
도 1은 센서의 출력 신호를 증폭하는 전하 증폭(Charge Sensitive Amplifier, CSA) 방식의 증폭기의 회로도이고, 도 2는 도 1의 전하 증폭(CSA) 방식의 증폭기가 코발트-60(Cobalt-60) 감마선(gamma-ray)에 TID(Total Ionizing Dose) 2 Mrad까지 노출된 상태에서 측정된 출력신호이다.
도 1 및 도 2를 참조하면, 뛰어난 선형성을 갖는 전하 증폭 방식의 증폭기라 할지라도 방사선에 의해 진폭의 변화 등의 특성변화가 나타나는 것을 알 수 있다.
p형 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)는 n형 MOSFET에 비해 방사선에 의한 영향이 상대적으로 적고, NPN형 BJT(bipolar junction transistor)는 베이스 전류(base current)의 증가에 의한 영향만 나타난다. 이에 따라 p-형 MOSFET와 NPN형 BJT가 결합된 양극성 CMOS(bipolar junction transistor and Complementary Metal Oxide Semiconductor, BiCMOS) 트랜지스터 구조의 전하 증폭(CSA) 방식에 대한 연구가 진행되어 왔고, 양극성 CMOS 트랜지스터 구조의 증폭기는 방사선에 의한 영향에 따른 베이스 전류의 증가에 따라 도 3과 같이 대역폭(bandwidth)이 줄어드는 특성을 보인다. 도 3은 주파수에 따른 전압이득의 변화 및 TID의 영향에 따라 대역폭의 감소 특성을 보인 그래프이다.
이러한 p-형 MOSFET와 NPN형 BJT가 결합된 양극성 CMOS 트랜지스터 구조의 전하 증폭 방식의 증폭기는 수학식 1과 같이 이득 대역폭 곱(Gain Bandwidth product, GBW)이 트랜스컨덕턴스(transconductance)(gm)와 커플링 커패시턴스(coupling capacitance)(Cc)로 표현되고, 수학식 2와 같이 트랜스컨덕턴스(gm)는 전류(id)에 비례하여 나타난다. 이러한 수학식 1 및 수학식 2의 특성을 이용하는 본 발명의 일 실시예에 따른 자가 보상 증폭 장치는 방사선 등과 같은 동작 환경에 따른 특성변화에 대응하여 출력을 자가 보상할 수 있다.
Figure pat00001
Figure pat00002
여기서, Vgs는 소스 단자에 대한 게이트 전압이고, Vth는 임계전압(threshold voltage)이다.
도 4는 본 발명의 일 실시예에 따른 자가 보상 증폭 장치(100)의 구성도이다.
도 4에 나타낸 바와 같이 일 실시예에 따른 자가 보상 증폭 장치(100)는 증폭부(110), 복제 증폭부(120) 및 자가 보상부(130)를 포함할 수 있다.
증폭부(110)는 입력단자와 출력단자 사이에 저항과 커패시턴스로 부(負)귀환되고, p형 MOSFET와 NPN형 BJT가 결합된 양극성 CMOS 트랜지스터 구조의 전하 증폭 방식이 이용된다.
복제 증폭부(120)는 증폭부(110)가 복제되어, 일정한 신호를 입력받는다.
자가 보상부(130)는 복제 증폭부(120)의 출력신호의 변화에 따라 증폭부(110)의 이득 대역폭 곱(GBW)을 조절하여 출력신호의 변화에 대해 자가 보상한다. 이러한 자가 보상부(130)는 복제 증폭부(120)의 출력신호의 변화에 따라 자가 증폭부(120)의 이득 대역폭 곱(GBW)도 조절할 수 있다. 예를 들어, 자가 보상부(130)는 복제 증폭부(120)의 출력신호의 진폭이 감소할 경우에 증폭부(110) 및 복제 증폭부(120)의 바이어스 전류를 증가시키거나 입력단자와 출력단자 사이의 총 커패시턴스를 감소시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 자가 보상 증폭 장치(100)의 자가 보상부(130)의 회로도이다. 도 5에는 자가 보상부(130)의 출력이 증폭부(110) 및 복제 증폭부(120)에 귀환되는 경우를 예시하였으나, 자가 보상부(130)의 출력은 증폭부(110)에만 귀환될 수도 있다.
도 5를 참조하면, 자가 보상부(130)는 비교기(201), 시프트 레지스터(202), 펄스 지연기(203), 전류 조절기(204)를 포함할 수 있다.
자가 보상부(130)의 비교기(201)는 복제 증폭부(120)의 출력신호의 진폭에 해당하는 펄스 수를 출력한다.
자가 보상부(130)의 시프트 레지스터(202)는 비교기(201)의 출력 펄스를 한 펄스씩 이동시켜 출력한다.
자가 보상부(130)의 펄스 지연기(203)는 시프트 레지스터(202)의 출력 펄스를 개별 지연시켜 출력 펄스의 수에 대응하는 스위칭 신호를 전류 조절기(204)로 출력한다.
자가 보상부(130)의 전류 조절기(204)는 복수의 스위치(
Figure pat00003
,
Figure pat00004
,
Figure pat00005
,
Figure pat00006
…
Figure pat00007
) 중 펄스 지연기(203)의 스위칭 신호에 의해 스위칭된 스위치의 개수 증가 또는 감소에 따라 감소 또는 증가되는 구동 전압(VBE)을 증폭부(110) 및 복제 증폭부(120)로 귀환함으로써, 증폭부(110) 및 복제 증폭부(120) 내의 NPN형 BJT에 구동 전압(VBE)이 제공되도록 한다.
이러한 도 5에 도시된 자가 보상 증폭 장치(100)에 의하면, 복제 증폭부(120)에서 출력된 신호는 비교기(201)로 입력되고, 비교기(201)는 복제 증폭부(120)의 출력 신호와 기준 전압을 비교한 결과로서 도 6에 예시한 바와 같이 복제 증폭부(120)의 출력 신호의 폭에 해당하는 수의 펄스를 출력한다.
비교기(201)의 출력 펄스는 시프트 레지스터(202)를 통해 한 펄스씩 이동하게 되고, 이동된 펄스는 펄스 지연기(203)를 통해 개별 지연되어 출력 펄스의 수만큼의 스위칭 신호가 전류 조절기(204)의 복수의 스위치(
Figure pat00008
,
Figure pat00009
,
Figure pat00010
,
Figure pat00011
…
Figure pat00012
)로 일시에 입력된다.
그러면, 전류 조절기(204)는 복수의 스위치(
Figure pat00013
,
Figure pat00014
,
Figure pat00015
,
Figure pat00016
…
Figure pat00017
) 중 펄스 지연기(203)의 출력 펄스 수만큼 턴온(turn-on) 구동되고, 전류 조절기(204)는 턴온 구동된 스위치 개수에 대응하는 크기의 전압(
Figure pat00018
) 값을 증폭부(110) 및 복제 증폭부(120)에 귀환하며, 귀환된 전압(
Figure pat00019
) 값만큼 증폭부(110) 및 복제 증폭부(120)의 바이어스 전류가 조정된다.
만약, 자가 보상 증폭 장치(100)가 방사선에 노출되는 환경에서 구동될 경우에 복제 증폭부(120)의 출력 신호의 진폭이 방사선에 의한 영향으로 줄어들게 된다. 그러면, 복제 증폭부(120)의 출력 신호의 진폭이 줄어든 만큼 자가 보상부(130)의 비교기(201)의 출력 펄스의 수가 감소하고, 그만큼 복수의 스위치(
Figure pat00020
,
Figure pat00021
,
Figure pat00022
,
Figure pat00023
…
Figure pat00024
) 중 턴온 구동되는 스위치의 수가 줄어들기 때문에 전류 조절기(204)로부터 출력되는 전압(
Figure pat00025
) 값의 증가하며, 전압(
Figure pat00026
) 값의 증가에 대응하여 증폭부(110) 및 복제 증폭부(120)의 바이어스 전류가 높게 조정된다.
이처럼, 자가 보상부(130)에 의해 증폭부(110) 및 복제 증폭부(120)의 바이어스 전류가 높게 조정되면 수학식 2에서 알 수 있듯이 트랜스컨덕턴스(gm)가 증가되고, 트랜스컨덕턴스(gm)가 증가됨에 따라 수학식 1에서 알 수 있듯이 이득 대역폭 곱(Gain Bandwidth product, GBW)이 증가된다. 이로써, 방사선에 의한 영향만큼 증폭부(110) 및 복제 증폭부(120)의 이득 대역폭 곱이 자가 보상되는 것이다.
도 7 내지 도 10을 통하여, 증폭부(110) 및 복제 증폭부(120)의 바이어스 전류가 증가되면 방사선에 의한 진폭, 노이즈, 하강시간에 대한 영향이 감소된다는 것을 알 수 있다.
도 7은 전하 증폭(CSA) 방식의 증폭기를 TID 2 Mrad까지 노출 시켰을 때 각각의 50 μA와 67 μA 전류 값에 따른 진폭의 변화를 나타낸 그래프이고, 도 8은 전하 증폭(CSA) 방식의 증폭기를 TID 2 Mrad까지 노출 시켰을 때 각각의 50 μA와 67 μA 전류 값에 따른 SNR(Signal to Noise Ratio)의 변화 그래프이며, 도 9는 전하 증폭(CSA) 방식의 증폭기를 TID 2 Mrad까지 노출 시켰을 때 각각의 50 μA와 67 μA 전류 값에 따른 폴 타임(fall time)의 변화 그래프이고, 도 10은 코발트-60(Cobalt-60) 감마선(gamma-ray)에 TID(Total Ionizing Dose) 5.5 Mrad까지 노출되며 측정된 전하 증폭(CSA) 방식의 증폭기의 출력신호 및 전류증가에 따른 출력신호 그래프이다.
도 11은 본 발명의 다른 실시예에 따른 자가 보상 증폭 장치(100)의 자가 보상부(130)의 회로도이다. 도 11에는 자가 보상부(130)의 출력이 증폭부(110) 및 복제 증폭부(120)에 귀환되는 경우를 예시하였으나, 자가 보상부(130)의 출력은 증폭부(110)에만 귀환될 수도 있다.
도 11을 참조하면, 자가 보상부(130)는 비교기(301), 시프트 레지스터(302), 펄스 지연기(303)를 포함할 수 있다. 여기서, 증폭부(110) 및 복제 증폭부(120)는 입력단자와 출력단자 사이의 총 커패시턴스(
Figure pat00027
)를 결정하는 복수의 커플링 커패시터(
Figure pat00028
)을 포함한다. 그리고, 증폭부(110) 및 복제 증폭부(120)는 복수의 커플링 커패시터(
Figure pat00029
)와 일대일 대응하고, 복수의 커플링 커패시터(
Figure pat00030
)와 각각 쌍을 이루는 복수의 스위칭 소자(SW1, SW2, …, SWn)를 포함한다.
자가 보상부(130)의 비교기(301)는 복제 증폭부(120)의 출력신호의 진폭에 해당하는 수의 펄스를 출력한다.
자가 보상부(130)의 시프트 레지스터(302)는 비교기(301)의 출력 펄스를 한 펄스씩 이동시켜 펄스 지연기(303)로 출력한다.
자가 보상부(130)의 펄스 지연기(303)는 시프트 레지스터(302)의 출력 펄스를 개별 지연시켜 출력 펄스의 수에 대응하는 스위칭 신호를 증폭부(110) 및 복제 증폭부(120)의 복수의 스위칭 소자(SW1, SW2, …, SWn)에 공급한다.
이러한 도 11에 도시된 자가 보상 증폭 장치(100)에 의하면, 복제 증폭부(120)에서 출력된 신호는 비교기(301)로 입력되고, 비교기(301)는 복제 증폭부(120)의 출력 신호와 기준 전압을 비교한 결과로서 도 6에 예시한 바와 같이 복제 증폭부(120)의 출력 신호의 폭에 해당하는 수의 펄스를 출력한다.
비교기(301)의 출력 펄스는 시프트 레지스터(302)를 통해 한 펄스씩 이동하게 되고, 이동된 펄스는 펄스 지연기(303)를 통해 개별 지연되어 출력 펄스의 수만큼의 스위칭 신호가 증폭부(110) 및 복제 증폭부(120)로 귀환되어 복수의 스위치(
Figure pat00031
)로 입력되고, 복수의 스위치(
Figure pat00032
) 중 펄스 지연기(303)의 출력 펄스의 수만큼 턴온(turn-on) 구동되어 증폭부(110) 및 복제 증폭부(120)의 입력단자와 출력단자 사이의 총 커패시턴스(
Figure pat00033
)가 조정된다.
만약, 자가 보상 증폭 장치(100)가 방사선에 노출되는 환경에서 구동될 경우에 복제 증폭부(120)의 출력 신호의 진폭이 방사선에 의한 영향으로 줄어들게 된다. 그러면, 복제 증폭부(120)의 출력 신호의 진폭이 줄어든 만큼 자가 보상부(130)의 비교기(201)의 출력 펄스의 수가 감소하고, 그만큼 복수의 스위치(
Figure pat00034
) 중 턴온 구동되는 스위치의 수가 줄어들기 때문에 증폭부(110) 및 복제 증폭부(120)의 입력단자와 출력단자 사이의 총 커패시턴스(
Figure pat00035
) 또한 턴온 구동되는 스위치가 감소한 수만큼 감소된다.
이처럼, 자가 보상부(130)에 의해 증폭부(110) 및 복제 증폭부(120)의 커플링 커패시턴스가 낮게 조정되면 수학식 1에서 알 수 있듯이 이득 대역폭 곱(GBW)이 증가된다. 이로써, 방사선에 의한 영향만큼 증폭부(110) 및 복제 증폭부(120)의 이득 대역폭 곱이 자가 보상되는 것이다.
지금까지 설명한 바와 같이, 일 실시예에 따른 자가 보상 증폭 장치는 방사선 등과 같은 동작 환경에 따른 특성변화에 대응하여 출력을 자가 보상할 수 있다.
따라서, 방사선의 영향으로 증폭 장치의 출력 진폭의 감소, 노이즈의 증가, 하강시간 등의 특성변화가 나타나더라도 이를 자가 보상하기 때문에, 방사선의 영향으로 선형성 및 시스템의 성능저하가 발생하지 않고, 신호 계측 및 처리 시스템 전체의 정상 동작이 가능해진다.
이러한 본 발명을 방사선이 사용되는 전 분야의 계측시스템에 적용하는 경우에 방사선의 영향으로 계측시스템의 성능이 저하되지 않도록 하기 때문에 계측시스템의 교체 주기를 늘려 비용 감소를 도모할 수 있을 뿐만 아니라 증폭 회로의 안정적인 동작으로 방사선 피폭의 위험을 줄일 수 있다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100 : 자가 보상 증폭 장치
110 : 증폭부
120 : 복제 증폭부
130 : 자가 보상부

Claims (7)

  1. 입력단자와 출력단자 사이에 저항과 커패시턴스로 부(負)귀환되고, 트랜지스터 구조를 갖는 전하 증폭(charge sensitive amplifier) 방식의 증폭부와,
    소정의 입력신호에 대해 상기 증폭부와 동일한 출력신호를 출력하도록 마련된 복제 증폭부와,
    상기 복제 증폭부의 출력신호의 변화에 따라 상기 증폭부의 이득 대역폭 곱(Gain Bandwidth product, GBW)을 조절하여 상기 출력신호의 변화를 보상하는 자가 보상부를 포함하는
    자가 보상 증폭 장치.
  2. 제 1 항에 있어서,
    상기 증폭부는, p형 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)와 NPN형 BJT(Bipolar Junction Transistor)가 결합된 양극성 CMOS(bipolar junction transistor and Complementary Metal Oxide Semiconductor) 트랜지스터 구조를 갖는
    자가 보상 증폭 장치.
  3. 제 1 항에 있어서,
    상기 자가 보상부는, 상기 출력신호의 변화에 따라 상기 복제 증폭부의 이득 대역폭 곱을 조절하는
    자가 보상 증폭 장치.
  4. 제 1 항에 있어서,
    상기 자가 보상부는, 상기 출력신호의 진폭이 감소할 경우에 상기 증폭부의 바이어스 전류가 증가되도록 하는
    자가 보상 증폭 장치.
  5. 제 4 항에 있어서,
    상기 자가 보상부는,
    상기 출력신호의 진폭에 대응하는 수의 펄스를 출력하는 비교기와,
    상기 비교기의 출력 펄스를 한 펄스씩 이동시키는 시프트 레지스터와,
    상기 시프트 레지스터의 출력 펄스를 개별 지연시켜 상기 출력 펄스의 수에 대응하는 스위칭 신호를 출력하는 펄스 지연기와,
    복수의 스위치 중 상기 스위칭 신호에 의해 스위칭된 스위치의 개수 증가 또는 감소에 따라 감소 또는 증가되는 구동 전압(VBE)을 상기 증폭부에 공급하는 전류 조절기를 포함하는
    자가 보상 증폭 장치.
  6. 제 1 항에 있어서,
    상기 자가 보상부는, 상기 증폭부 또는 상기 복제 증폭부의 출력신호의 진폭이 감소할 경우에 상기 증폭부의 입력단자와 출력단자 사이의 총 커패시턴스가 감소되도록 하는
    자가 보상 증폭 장치.
  7. 제 6 항에 있어서,
    상기 증폭부는,
    복수의 커플링 커패시턴스와,
    상기 복수의 커플링 커패시턴스와 일대일 대응하고, 상기 복수의 커플링 커패시턴스와 각각 쌍을 이루어서, 스위칭 동작에 의해 상기 복수의 커플링 커패시터 중 적어도 일부에 의해 상기 총 커패시턴스가 결정되도록 하는 복수의 스위칭 소자를 포함하고,
    상기 자가 보상부는,
    상기 출력신호의 진폭에 해당하는 수의 펄스를 출력하는 비교기와,
    상기 비교기의 출력 펄스를 한 펄스씩 이동시키는 시프트 레지스터와,
    상기 시프트 레지스터의 출력 펄스를 개별 지연시켜 상기 출력 펄스의 수에 대응하는 스위칭 신호를 상기 복수의 스위칭 소자에 공급하는 펄스 지연기를 포함하는
    자가 보상 증폭 장치.
KR1020210055053A 2019-02-27 2021-04-28 자가 보상 증폭 장치 KR102314780B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210055053A KR102314780B1 (ko) 2019-02-27 2021-04-28 자가 보상 증폭 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190023457A KR20200104730A (ko) 2019-02-27 2019-02-27 자가 보상 증폭 장치
KR1020210055053A KR102314780B1 (ko) 2019-02-27 2021-04-28 자가 보상 증폭 장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020190023457A Division KR20200104730A (ko) 2018-10-17 2019-02-27 자가 보상 증폭 장치

Publications (2)

Publication Number Publication Date
KR20210050506A true KR20210050506A (ko) 2021-05-07
KR102314780B1 KR102314780B1 (ko) 2021-10-19

Family

ID=75916810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210055053A KR102314780B1 (ko) 2019-02-27 2021-04-28 자가 보상 증폭 장치

Country Status (1)

Country Link
KR (1) KR102314780B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062584A (ko) 1997-12-02 1999-07-26 다니엘 태그리아페리, 라이조 캐르키, 모링 헬레나 가변 선형성을 갖는 차동 증폭기
JP2006261866A (ja) * 2005-03-16 2006-09-28 Sumitomo Electric Ind Ltd 前置増幅器
US20070290746A1 (en) * 2006-06-19 2007-12-20 Tzero Technologies, Inc. Control of an adjustable gain amplifier
JP2013038531A (ja) * 2011-08-05 2013-02-21 Renesas Electronics Corp 高周波回路および高周波モジュール
JP2016219940A (ja) * 2015-05-18 2016-12-22 富士通株式会社 温度補償回路およびレーダ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990062584A (ko) 1997-12-02 1999-07-26 다니엘 태그리아페리, 라이조 캐르키, 모링 헬레나 가변 선형성을 갖는 차동 증폭기
JP2006261866A (ja) * 2005-03-16 2006-09-28 Sumitomo Electric Ind Ltd 前置増幅器
US20070290746A1 (en) * 2006-06-19 2007-12-20 Tzero Technologies, Inc. Control of an adjustable gain amplifier
JP2013038531A (ja) * 2011-08-05 2013-02-21 Renesas Electronics Corp 高周波回路および高周波モジュール
JP2016219940A (ja) * 2015-05-18 2016-12-22 富士通株式会社 温度補償回路およびレーダ装置

Also Published As

Publication number Publication date
KR102314780B1 (ko) 2021-10-19

Similar Documents

Publication Publication Date Title
US3530395A (en) Differential amplifier system
WO2010080105A2 (en) Constant switch vgs circuit for minimizing rflatness and improving audio performance
US9134191B2 (en) Resistive device comprising a silicon-nanowire-comprising strain gauge and method for optimizing the electrical consumption of such a device
WO2019204515A4 (en) Readout circuits and methods
CN111293987A (zh) 具有前馈电流的跨阻放大器
US6169452B1 (en) Gain control, variable gain and automatic gain control amplifiers including differential circuit transistors and current splitter
NL193076C (nl) Versterkerregelketen.
KR20080097680A (ko) 클래스 ａｂ 증폭기 및 이를 위한 입력 스테이지 회로
US3328599A (en) Comparator using differential amplifier means
US2590104A (en) Direct-coupled amplifier
KR20200104730A (ko) 자가 보상 증폭 장치
KR102314780B1 (ko) 자가 보상 증폭 장치
US3768028A (en) A.c.-d.c. amplifier system
JPH04162809A (ja) Ｆｅｔ緩衝増幅器
US3441863A (en) Drift compensated direct coupled amplifier circuit having adjustable d.c. output voltage level
US20240036218A1 (en) Front-end electronic circuitry for a photon counting application
EP2467936B1 (en) Circuit with reference source to control the small signal transconductance of an amplifier transistor
US3989958A (en) Low current drain amplifier with sensitivity adjustment means
US2714137A (en) Stabilized amplifier
US3176236A (en) Drift stabilized amplifier
US2619594A (en) Electronic switching device
Heifets et al. Fully active voltage divider for PMT photo-detector
US20190277800A1 (en) Conductance measurement circuit
EP2733465A1 (en) Sensor signal processing using translinear mesh
US2845574A (en) Adjustable linear amplifier

Legal Events

Date Code Title Description
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant