KR20210048571A - 로우-K (low-k) ALD 갭-충진 방법들 및 재료 - Google Patents

로우-K (low-k) ALD 갭-충진 방법들 및 재료 Download PDF

Info

Publication number
KR20210048571A
KR20210048571A KR1020217011742A KR20217011742A KR20210048571A KR 20210048571 A KR20210048571 A KR 20210048571A KR 1020217011742 A KR1020217011742 A KR 1020217011742A KR 20217011742 A KR20217011742 A KR 20217011742A KR 20210048571 A KR20210048571 A KR 20210048571A
Authority
KR
South Korea
Prior art keywords
film
low
slpm
dielectric constant
forming
Prior art date
Application number
KR1020217011742A
Other languages
English (en)
Inventor
조셉 알. 아벨
더글라스 월터 애그뉴
애드리언 라보이
이언 존 커틴
프루쇼탐 쿠마
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210048571A publication Critical patent/KR20210048571A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

다양한 실시 예들이 저 유전 상수 (로우-κ) 막들을 생성하기 위한 방법들을 포함한다. 일 실시 예에서, 교번하는 ALD 사이클들 및 도펀트 재료들이 실리콘 로우-κ 재료들의 새로운 패밀리를 생성하도록 사용된다. 구체적으로, 이들 재료들은 요각 피처들로 고 종횡비 구조체들을 충진하도록 개발되었다. 그러나, 이러한 막들은 또한 컨포멀한 나노라미네이트들이 적용 가능한 블랭킷 적용 예들에서 유용하다. 다양한 실시 예들은 또한 SiOF뿐만 아니라 SiOCF, SiONF, GeOCF, 및 GeOF를 개시한다. 유사한 막들은 요오드 및 브롬을 갖는 할라이드 유도체들을 포함할 수도 있다 (예를 들어, "F"를 "I" 또는 "Br"로 대체함). 다른 방법들, 화학 물질들, 및 기법들이 개시된다.

Description

로우-K (low-k) ALD 갭-충진 방법들 및 재료
우선권 주장
본 특허 출원은 2018년 9월 21일에 출원된, 명칭이 "LOW-K ALD GAP-FILL METHODS AND MATERIAL"인 미국 특허 가출원 번호 제 62/734,635 호의 우선권을 주장한다; 이의 개시는 전체가 참조로서 본 명세서에 인용된다.
본 명세서에 개시된 주제는 반도체 및 관련된 산업들에 사용하기 위한 다양한 타입들의 막들을 준비하는 것에 관한 것이다. 보다 구체적으로, 개시된 주제는 로우-κ (저 유전 상수) 재료들을 형성하는 것과 갭-충진 방법들에 관한 것이다.
반도체 디바이스들을 위한 저항, 커패시턴스 (RC) 스케일링은 공격적인 피처들 상에 증착하고 피처들을 충진하는 능력들을 갖는 새로운 막들 및 재료들의 개발에 의존한다. NAND, DRAM, PCRAM, 및 관련된 메모리 및 다른 디바이스들은 공통 유전체 디바이스들에 대한 실리콘 다이옥사이드 (SiO2) 의 통합에 의존한다. 고품질 벌크 SiO2 막은 κ = 4.0의 유전 상수, κ를 갖는다. 유사하게, 실리콘 옥시카바이드 (SiOC) 와 같은 로우-κ 재료들은 본 명세서에 개시된 바와 같이 유사한 κ-값들을 달성할 수 있다.
이 섹션에 기술된 정보는 이하의 개시된 주제에 대한 맥락을 숙련된 기술자에게 제안하기 위해 제공되고, 인정된 종래 기술로 간주되지 않아야 한다.
도 1은 본 명세서에 개시된 로우-κ 막을 생성하는 다양한 실시 예들에 대해 불소-도핑된 실리콘 옥사이드 (SiOF, 또한 플루오로실리케이트 유리로 공지됨), 또는 다른 할라이드들을 사용하여 실리콘 옥사이드 (SiOx) 막들의 나노라미네이트 (nanolaminate) 도핑을 위한 프로세스 방법들을 도시한다.
도 2a 내지 도 2c는 유전 상수 (로우-κ 막 생성), 절연파괴 전계 강도 (breakdown field-strength) (기준 프로세스에 의해 생성된 막보다 큰 파괴 전압, Vbd을 가짐), 및 누설 전류 (2 MV에서 1 x 10-9 A/cm2 미만) 에 대해 개시된 주제의 새로운 프로세스에 대한 기준 프로세스를 비교하는 200 ℃ PCRAM (Phase-Change, Random-Access Memory) 블랭킷 (blanket) 테스트들의 예시적인 실시 예들을 도시하여, 본 명세서에 개시된 기법들 및 방법들에 의해 생성된 로우-κ 막이 표준 ALD (Atomic-Layer Deposition) 옥사이드들과 비슷하거나 보다 우수한 전기적 특성들을 갖는다는 것을 보여준다.
도 3a 내지 도 3c는 유전 상수 (로우-κ 막 생성), 절연파괴 전계 강도 (기준 프로세스에 의해 생성된 막보다 큰 파괴 전압, Vbd를 가짐), 및 누설 전류 (2 MV에서 1 x 10-9 A/cm2 미만) 에 대해 개시된 주제의 새로운 프로세스에 대한 기준 프로세스를 비교하는 400 ℃ PCRAM 블랭킷 테스트들의 예시적인 실시 예들을 도시하여, 본 명세서에 개시된 기법들 및 방법들에 의해 생성된 로우-κ 막이 표준 ALD 옥사이드들과 비슷하거나 보다 우수한 전기적 특성들을 갖는다는 것을 보여준다.
도 4는 도펀트 프로세스 플로우를 통합하는 ALD 프로세스 플로우의 방법의 예시적인 실시 예를 도시한다.
도 5는 도펀트 프로세스 플로우 및 어닐링 프로세스-제어 플로우를 통합하는 ALD 프로세스 플로우의 방법의 예시적인 실시 예를 도시한다.
도 6은 도펀트 프로세스 플로우를 통합하는 저 종횡비 (저 AR) 피처들에 대한 ALD 프로세스 플로우의 방법의 예시적인 실시 예를 도시한다.
도 7은 도펀트 프로세스 플로우를 통합하는 고 종횡비 (고 AR) 피처들에 대한 ALD 프로세스 플로우의 방법의 예시적인 실시 예를 도시한다.
개시된 주제는 이제 첨부된 도면들 중 다양한 도면들에 예시된 바와 같이 몇몇 일반적이고 특정한 실시예들을 참조하여 상세히 기술될 것이다. 이하의 기술에서, 개시된 주제의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 개시된 주제가 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자에게 명백할 것이다. 다른 예들에서, 공지된 프로세스 단계들 또는 구조체들은 개시된 주제를 모호하게 하지 않도록 상세히 기술되지 않았다.
개시된 주제는 실리콘-기반 로우-κ (low-κ) 재료들의 새로운 패밀리 (family) 를 생성하기 위해 교번하는 원자-층 증착 (Atomic-Layer Deposition; ALD) 사이클들 및 도펀트 재료들을 채용하는 프로세스 방법들을 개시한다. 다양한 실시 예들에서, 유전 상수 k는 약 3.2 내지 약 3.4의 범위일 수도 있다. 구체적으로, 이들 재료들은 요각 (re-entrant) 피처들로 고 종횡비 구조체들을 충진하도록 개발되었다. 본 명세서에 개시된 프로세스들은 고-종횡비 피처들에서 보이드-프리 (void-free) 또는 실질적으로 보이드-프리 충진들을 생성할 수 있다. 그러나, 이들 막들은 또한 컨포멀한 (conformal) 나노라미네이트들 (nanolaminates) 이 적용 가능한 블랭킷-막 적용 예들에 사용될 수 있다. 개시된 주제는 예를 들어, 불소-도핑된 실리콘 옥사이드 SiOF, 뿐만 아니라 예를 들어, 카르보노플루오리도일실리콘 (carbonofluoridoylsilicon; SiOCF), 플루오르화된 실리콘 옥시나이트라이드 (SiONF), 카르보노플루오리도일게르마늄 (carbonofluoridoylgermanium; GeOCF), 및 불소-도핑된 게르마늄 옥사이드 (GeOF) 재료들로의 제안된 경로들을 포함한다. 이들 막들과 유사한 막들은 또한 대신 또는 이에 더하여 요오드 및 브롬을 갖는 할라이드 유도체들 (예를 들어, 전술한 재료들의 F를 I 또는 Br로 대체하여) 을 포함할 수도 있다.
갭-충진 적용 예들을 위해, 이들 재료들은 예를 들어, 3D NAND 워드-라인들, DRAM STI (Shallow-Trench Isolation), 로직 STI, PCRAM STI, MRAM, 및 로직 PMD (Pre-Metal Dielectric) 를 포함하는 기하학적으로 복잡한 집적 회로 구조들의 3D 보이드-프리 갭-충진을 포함하는 NAND 갭-충진 (예를 들어, 슬릿 및 필라 (pillar) 또는 홀) 에 적용 가능하다. 이들 재료들 및 방법들은 또한 수평 및 수직 디바이스 갭-충진 (예를 들어, NAND 워드-라인들과 다른 디바이스들 사이의 층간 커패시터 스택들과 유사함) 의 탠덤 (tandem) 증착 및 갭-충진을 위해 채용될 수도 있다. 불소, 또는 또 다른 할라이드는 SiOx 매트릭스 내에서 약 1 x 1018 원자들/cm3 내지 약 1 x 1021 원자들/cm3로 밀도가 가변할 수도 있다.
본 명세서에 기술된 갭-충진 프로세스는 또한 예를 들어, 도펀트로서 불소를 사용하여, 증착된 막 두께들을 층별 (layer-by-layer) 로 조절함으로써 ALD 프로세스이다. 따라서, 다양한 실시 예들에서, ALD 프로세스는 주어진 프로세스에 대해 필요에 따라 막 증착 층, 불소 도핑, 이어서 또 다른 막 증착 층, 등을 포함한다. 다양한 실시 예들에서, 층 각각은 예를 들어, 약 7 Å 내지 약 50 Å, 최대 100 Å 이상일 수 있다. 반복들의 수는 디바이스 타입에 따라 가변할 수 있고, 수백 개 이상의 층들을 포함할 수도 있다. 따라서, 본 명세서에 개시된 다른 변수들에 더하여, 가변될 수 있는 2 개의 변수들은 예를 들어, 불소 (또는 다른 도펀트 타입) 도핑의 레벨 및 증착된 유전체 층들의 타입 및 두께를 포함한다.
또한, 그리고 불소-도펀트 프로파일은 z-방향 또는 측방향에서 경사 또는 비 경사일 수 있다. 결과적으로, 필요하다면, 도펀트 프로파일의 경사들이 임의의 방향으로 생성될 수 있다. 다양한 실시 예들에서, 불소 (또는 상기 주지된 바와 같이 요오드 (I) 또는 브롬 (Br)) 의 혼입은 본 개시의 일부로서 포함된 다양한 도면들에 주지된 바와 같이 제어된다.
일부 예들에서, 막들의 할라이드 함량을 낮추는 것이 사용될 수도 있다. 막들의 할라이드 함량을 낮추는 방법들은 예를 들어, 중간 또는 후 (post) 처리: 높은 프로세싱 온도 또는 온도들, 수소 처리 (+/- 플라즈마), H2/O2 혼합물들, 및/또는 자외선 (UV) 또는 진공 자외선 (VUV) 처리를 포함한다. 이들 재료들의 증착은 예를 들어, 13.56 ㎒에서 CCP (Capacitively-Coupled Plasma) ALD 프로세싱으로 입증되었다. 그러나, 다른 주파수들이 또한 적용될 수도 있다 (예를 들어, 400 ㎑, 27 ㎒, 또는 60 ㎒). ICP (Inductively-Coupled Plasma), VUV, 및 열선 (hot-wire) 라디칼들을 포함하는 부가적인 활성화 방법들이 또한 적용될 수도 있다.
일반적으로, 주파수가 증가함에 따라, 다른 인자들이 실질적으로 일정하고, 유전 상수 κ는 감소한다. 다양한 실시 예들에서, 전력 범위들은 약 100 W (또는 그 이하) 내지 약 6000 W (또는 그 이상) 일 수 있다. 상승된 전력은 생성된 막의 치밀화를 상승시키는 경향이 있다.
SiOF 막들은 약 200 ℃ 내지 약 550 ℃의 증착 온도들로 생성되었다. 다른 실시 예들에서, SiOF 막들은 실리콘 전구체의 선택에 적어도 부분적으로 종속되는, 약 0 ℃ 내지 약 700 ℃의 온도들에서 생성된다. 또한, 온도는 막 밀도를 제어하도록 사용될 수 있다. 예를 들어, 일 실시 예에서, 0 ℃에서 생성된 ALD 막들은 저 밀도를 갖지만, 700 ℃에서 생성된 ALD 막들은 보다 높은 밀도를 갖는다.
다양한 실시 예들에서, 본 명세서에 제공된 개시를 읽고 이해하는 것에 기초하여 당업자에게 인식될 수 있는 다음의 전구체들 및 관련된 유사체들이 사용될 수도 있다: 비스터트부틸아미노실란 (bistertbutylaminosilane) (BTBAS), 트리스디메틸아미노실란 (trisdimethylaminosilane) (3DMAS), 트리스디메틸아미노실란 (trisdimethylaminosilane) (TDMAS), 비스디에틸아미노실란 (bisdiethylaminosilane) (BDEAS), 디이소프로필아미노실란 (diisopropylaminosilane) (DIPAS), 실릴렌들, 실릴 할라이드들 (예를 들어, F, Br, I), 등.
SiOF 막들의 패밀리가 새로운 도핑 전략으로 개발되었다. 재료들은 이하에 보다 상세히 기술된 바와 같이 ALD SiO2 층들 사이에 간헐적인 불소 전구체 도징으로 증착된다. 일 실시 예에서, 불소 전구체는 질소 트리플루오라이드 (NF3) 를 포함한다. 그러나, 다양한 실시 예들은 유전체 재료 건식 에칭에 사용된 공통 가스들 및 이들의 혼합물들 (예를 들어, 테트라플루오로에틸렌 (C2F4), 테트라플루오로메탄 (CF4), 염소 (Cl2), 불소 (F2), 크세논 디플루오라이드 (XeF2), 크세논 테트라플루오라이드 (XeF4), 카르보닐 플루오라이드 (COF2), 설퍼 헥사플루오라이드 (SF6), 트리클로로플루오로메탄 (CFCl3), 트리플루오로메탄 (CHF3), 트리클로로플루오로메탄 (CCl3F), 보론 트리플루오라이드 (BF3), 보론 트리클로라이드 (BCl3), 테트라클로로메탄 (CCl4), 디클로로디플루오로메탄 (CCl2F2), 등) 을 포함하는 다른 전구체들을 포함한다.
이제 도 1을 참조하면, 본 명세서에 개시된 로우-κ 막을 생성하는 다양한 실시 예들을 위한 불소-도핑된 실리콘 옥사이드 (SiOF, 또한 플루오로실리케이트 유리로 공지됨), 또는 다른 할라이드를 사용하여 실리콘 옥사이드 (SiOx) 막들의 나노라미네이트 도핑을 위한 프로세스 방법들 (100) 이 도시된다. 따라서 프로세스 방법들 (100) 은 방법들이 일반적이고 특정한 예시적인 실시 예들과 관련하여 이하에 보다 상세히 기술되는 고-레벨 개요를 제공한다. 예를 들어, 재료의 제 1 블록을 준비할 때, 초기 ALD가 수행되고 (예를 들어, ALD 증착 동안 ALD-형성된 옥사이드 블록), 이어서 언급된 억제제 조건들 (예를 들어, 온도들, 압력들, 체적 플로우 레이트들 (volumetric flow rates), 등) 에서 억제제로의 전이 (예를 들어, 반응 챔버로부터 하나 이상의 다른 가스들을 유출시키는 동안 하나 이상의 가스들을 반응 챔버에 입력함으로써 ALD 증착 가스들을 퍼징함), 그리고 이어서 ALD 증착으로 다시 전이 (예를 들어, ALD-형성된 옥사이드로 다시 전이) 가 수행된다. 이들 동작들 각각은 주어진 또는 미리 결정된 수의 사이클들 동안 반복될 수도 있다. 본 명세서에 제공된 개시된 주제의 판독 및 이해에 기초하여 당업자가 이해할 수 있을 바와 같이, 다양한 레시피 및 프로세스 조건들, 뿐만 아니라 주어진 동작에 대한 사이클들의 수는 적어도 부분적으로 주어진 피처 형상의 함수이다 (예를 들어, 핀치 지점들, 요각 피처들, 구조체 내의 벤드들, 등의 수 및 위치에 종속됨). 블록 2 내지 블록 N은 블록 1의 동작들의 적어도 일부를 반복할 수도 있다.
도 2a 내지 도 2c는 유전 상수 (로우-κ 막 생성), 절연파괴 전계 강도 (breakdown field-strength) (기준 프로세스에 의해 생성된 막보다 큰 파괴 전압, Vbd을 가짐), 및 누설 전류 (2 MV에서 1 x 10-9 A/cm2 미만) 에 대해 개시된 주제의 새로운 프로세스에 대한 기준 프로세스를 비교하는 200 ℃ PCRAM 블랭킷 테스트들의 예시적인 실시 예들을 도시하여, 본 명세서에 개시된 기법들 및 방법들에 의해 생성된 로우-κ 막이 표준 ALD 옥사이드들과 비슷하거나 보다 우수한 전기적 특성들을 갖는다는 것을 보여준다.
예를 들어, 도 2a의 그래프 (200) 가 기준 프로세스 (201) 의 유전 상수 κ를 개시된 주제에 의해 본 명세서에 규정된 새로운 프로세스 (203) 와 비교한다. 그래프 (200) 가 나타내는 바와 같이, 새로운 프로세스 (203) 는 상당히 보다 낮은 유전 상수 (예를 들어, 대략 4.25의 평균 κ를 갖는 막들을 생성하는 기준 프로세스 (201) 대 대략 3.15의 평균 κ를 갖는 막들을 생성하는 새로운 프로세스 (203)) 를 갖는 막들을 생성한다. 그래프 (200) 에 의해 더 나타내는 바와 같이, 에러 바들 (예를 들어, 생성된 막 유전 상수들의 "확산 (spread)") 은 새로운 프로세스 (203) 에 대해 상당히 보다 작아서, 새로운 프로세스 (203) 에 의해 생성된 제조된 막들에 대해 보다 일정하고 반복 가능한 유전 상수 값을 나타낸다.
도 2b의 그래프 (230) 가 개시된 주제에 의해 본 명세서에 규정된 바와 같은 새로운 프로세스 (233) 에 대한 기준 프로세스 (231) 의 MV/cm 단위의 절연파괴 전계 강도를 비교한다. 그래프 (230) 가 나타내는 바와 같이, 새로운 프로세스 (233) 는 상당히 보다 높은 절연파괴 전계 강도 (예를 들어, 대략 11.2 MV/cm의 평균 절연파괴 전계 강도를 갖는 막들을 생성하는 기준 프로세스 (231) 대 대략 12.6 MV/cm의 평균 절연파괴 전계 강도를 갖는 막들을 생성하는 새로운 프로세스 (233)) 를 갖는 막들을 생성한다. 그래프 (230) 에 의해 더 나타내는 바와 같이, 에러 바들은 새로운 프로세스 (233) 에 대해 상당히 보다 작아서, 새로운 프로세스 (233) 에 의해 생성된 제조된 막들에 대해 보다 일정하고 반복 가능한 절연파괴 전계 강도를 나타낸다.
도 2c의 그래프 (250) 가 개시된 주제에 의해 본 명세서에 규정된 바와 같은 새로운 프로세스 (253) 에 기준 프로세스 (251) 의 누설 전류를, A/cm2의 단위로 비교한다. 그래프 (250) 가 나타내는 바와 같이, 새로운 프로세스 (253) 는 (누설 전류의 범위들이 비록 서로 중첩되더라도) 기준 프로세스 (251) 보다 아주 약간 높지만 비슷한 누설 전류를 갖는 막들을 생성하지만, 새로운 프로세스 (253) 에 대해 훨씬 보다 작은 에러 바들을 가져, 새로운 프로세스 (253) 에 의해 생성된 제조된 막들에 대해 보다 일정하고 반복 가능한 누설 전류 값을 나타낸다.
도 3a 내지 도 3c는 유전 상수 (로우-κ 막 생성), 절연파괴 전계 강도 (기준 프로세스에 의해 생성된 막보다 큰 파괴 전압, Vbd를 가짐), 및 누설 전류 (2 MV에서 1 x 10-9 A/cm2 미만) 에 대해 개시된 주제의 새로운 프로세스에 대한 기준 프로세스를 비교하는 400 ℃ PCRAM 블랭킷 테스트들의 예시적인 실시 예들을 도시하여, 본 명세서에 개시된 기법들 및 방법들에 의해 생성된 로우-κ 막이 표준 ALD 옥사이드들과 비슷하거나 보다 우수한 전기적 특성들을 갖는다는 것을 보여준다.
예를 들어, 도 3a의 그래프 (300) 가 기준 프로세스 (301) 의 유전 상수 κ를 개시된 주제에 의해 본 명세서에 규정된 새로운 프로세스 (303) 와 비교한다. 그래프 (300) 가 나타내는 바와 같이, 새로운 프로세스 (303) 는 상당히 보다 낮은 유전 상수 (예를 들어, 대략 3.8의 평균 κ를 갖는 막들을 생성하는 기준 프로세스 (301) 대 대략 3.3의 평균 κ를 갖는 막들을 생성하는 새로운 프로세스 (303)) 를 갖는 막들을 생성한다. 그래프 (300) 에 의해 더 나타내는 바와 같이, 에러 바들로 나타낸 범위는 기준 프로세스 (301) 와 비교하여 새로운 프로세스 (303) 에 대해 거의 동일하다.
도 3b의 그래프 (330) 가 개시된 주제에 의해 본 명세서에 규정된 바와 같은 새로운 프로세스 (333) 에 대한 기준 프로세스 (331) 의 MV/cm 단위의 절연파괴 전계 강도를 비교한다. 그래프 (330) 가 나타내는 바와 같이, 새로운 프로세스 (333) 는 상당히 보다 높은 절연파괴 전계 강도 (예를 들어, 대략 11.2 MV/cm의 평균 절연파괴 전계 강도를 갖는 막들을 생성하는 기준 프로세스 (331) 대 대략 12.7 MV/cm의 평균 절연파괴 전계 강도를 갖는 막들을 생성하는 새로운 프로세스 (333)) 를 갖는 막들을 생성한다. 그래프 (330) 에 의해 더 나타내는 바와 같이, 에러 바들은 새로운 프로세스 (333) 에 대해 상당히 보다 작아서, 새로운 프로세스 (333) 에 의해 생성된 제조된 막들에 대해 보다 일정하고 반복 가능한 절연파괴 전계 강도를 나타낸다.
도 3c의 그래프 (350) 가 개시된 주제에 의해 본 명세서에 규정된 바와 같은 새로운 프로세스 (353) 에 기준 프로세스 (351) 의 누설 전류를, A/cm2의 단위로 비교한다. 그래프 (350) 가 나타내는 바와 같이, 새로운 프로세스 (353) 는 (누설 전류의 범위들이 비록 서로 중첩되더라도) 기준 프로세스 (351) 보다 아주 약간 높지만 비슷한 누설 전류를 갖는 막들을 생성하지만, 새로운 프로세스 (353) 에 대해 훨씬 보다 작은 에러 바들을 가져, 새로운 프로세스 (353) 에 의해 생성된 제조된 막들에 대해 보다 일정하고 반복 가능한 누설 전류 값을 나타낸다.
도 4는 도펀트 프로세스 플로우 (430) 를 통합하는 ALD 프로세스 플로우 (410) 의 방법 (400) 의 예시적인 실시 예를 도시한다. (요구된 막 두께들 및 특성들, 갭-충진 능력들, 피처들의 종횡비들, 및 당업자에게 이해될 수 있는 다른 인자들을 포함하여) 특정한 동작에 따라, ALD 프로세스 플로우 (410) 는 1 내지 100 회 또는 그 이상 (예를 들어, n = 1 내지 n ≥ 100 사이클) 으로 반복될 수도 있다. 도펀트 프로세스 플로우 (430) 의 적어도 일부들은 "n" 사이클들 동안 필요에 따라 ALD 프로세스 플로우 (410) 내에 통합될 수도 있다.
특정한 예시적인 실시 예에서, 도즈 동작 411에서, 실란 전구체 가스가 반응기 챔버 내 기판 (예를 들어, 실리콘 웨이퍼) 에 도입되고, 언급된 체적 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm (standard liter per minute) 내지 약 20 slpm의 아르곤 (Ar), 약 0 slpm 내지 약 30 slpm의 질소 (N2), 및 약 0 slpm 내지 약 5 slpm의 수소 (H2). 챔버 내의 압력은 약 0.6 Torr 내지 약 10 Torr일 수도 있고, 챔버 내의 온도는 약 150 ℃ 내지 약 550 ℃일 수도 있다. 상기 주지된 바와 같이, 온도의 변화는 주어진 동작에 대해 막 밀도를 제어하도록 사용될 수 있다. 언급된 챔버 압력들 및 온도들은 실질적으로 일정할 수도 있고 또는 방법 (400) 의 예시적인 실시 예의 전체에 대해 언급된 압력 및 온도 범위들 내에서 가변할 수도 있다.
퍼지 동작 413 동안, 부산물들 및 과잉 반응 물질 가스들은 반응 챔버로부터 퍼지된다. 가스들은 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 산소 (O2), 및 약 0.5 slpm 내지 약 5 slpm의 아산화질소 (N2O) 를 포함한다.
산화 동작 415에서, 기판의 표면은 산화되고, RF 플라즈마로 세정된다. 산화 동작 415는 언급된 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 0.5 slpm 내지 약 5 slpm의 N2O. RF 전력은 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
제 2 퍼지 동작 417에서, 잔류 산화제들이 반응 챔버로부터 퍼지된다. 가스들은 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 0.5 slpm 내지 약 5 slpm의 N2O를 포함한다. 제 2 퍼지 동작 417의 완료 후, ALD 프로세스 플로우 (410) 시퀀스는 도즈 동작 411에서 다시 시작될 수도 있다. 상기 주지된 바와 같이, ALD 프로세스 플로우 (410) 를 통한 사이클들의 수는 주어진 동작 및 목표된 막 특성들에 따라 n = 1 회 내지 n = 100 회 이상일 수도 있다.
도펀트 프로세스 플로우 (430) 는 미리 결정된 프로세스에 대해 ALD 프로세스 플로우 (410) 의 하나 이상의 적절한 지점들에서 동작 401에서 도입될 수도 있고, 도펀트 프로세스 플로우 (430) 는 동작 403에서 ALD 프로세스 플로우 (410) 로 다시 돌아갈 수도 있다. 도펀트 프로세스 플로우 (430) 는 점화 동작 431, 도핑 동작 433, 및 퍼지 동작 435를 포함하는 것으로 도시된다. ALD 프로세스 플로우 (410) 를 참조하여 상기 주지된 바와 같이, 챔버 내의 압력은 약 0.6 내지 약 10 Torr일 수도 있고, 챔버 내의 온도는 약 150 ℃ 내지 약 550 ℃일 수도 있다. 언급된 챔버 압력들 및 온도들은 반응 챔버 내에서 실질적으로 일정할 수도 있고, 또는 방법 (400) 의 예시적인 실시 예의 전체에 대해 언급된 압력 및 온도 범위들 내일 수도 있다.
점화 동작 431은 언급된 플로우 레이트들로 또는 그 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 5 sccm (standard cubic centimeters per minute) 내지 약 2500 sccm의 질소 트리플루오라이드 (NF3). RF 전력은 예를 들어, 단일 RF 전력 또는 듀얼 RF 전력으로 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
도핑 동작 433은 언급된 플로우 레이트들에서 또는 근방에서 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 5 sccm 내지 약 2500 sccm의 NF3. RF 전력은 예를 들어, 단일 RF 전력 또는 듀얼 RF 전력으로 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다. 시간 기간은 약 0.02 초 내지 약 2.0 초이다.
퍼지 동작 435에서, 잔류 가스들은 반응 챔버로부터 퍼지된다. 가스들은 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 다른 잔류 가스들을 포함한다. RF 전력은 예를 들어, 단일 RF 전력 또는 듀얼 RF 전력으로 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
도 5는 도펀트 프로세스 플로우 (530) 및 어닐링 프로세스-제어 플로우 (550) 를 통합하는 ALD 프로세스 플로우 (510) 의 방법 (500) 의 예시적인 실시 예를 도시한다. (요구된 막 두께들 및 특성들, 갭-충진 능력들, 피처들의 종횡비들, 및 당업자에게 이해될 수 있는 다른 인자들을 포함하여) 특정한 동작에 따라, ALD 프로세스 플로우 (510) 는 1 내지 100 회 또는 그 이상 (예를 들어, n = 1 내지 n ≥ 100 사이클) 으로 반복될 수도 있다. 도펀트 프로세스 플로우 (530) 및 어닐링 프로세스-제어 플로우 (550) 의 적어도 일부들은 "n" 사이클들 동안 필요에 따라 부분적으로 또는 전체적으로 ALD 프로세스 플로우 (510) 내에 그리고 방법 (500) 내에 통합될 수도 있다.
또한, 도펀트 프로세스 플로우 (530) 및 어닐링 프로세스-제어 플로우 (550) 가 특정한 순서인 것으로 도 5에 나타내었지만, 이러한 순서는 추론되지 않아야 한다. 예를 들어, 도펀트 프로세스 플로우 (530) 내의 하나 이상의 동작들은 어닐링 프로세스-제어 플로우 (550) 내의 하나 이상의 동작들에 후속하여 발생할 수도 있다. 예를 들어, 도펀트 프로세스 플로우 (530) 및 어닐링 프로세스-제어 플로우 (550) 동작들은 목표된 도핑 제어에 따라 스위칭될 수 있다.
특정한 예시적인 실시 예에서, ALD 프로세스 플로우 (510) 를 다시 참조하면, 도즈 동작 511에서, 실란 전구체 가스가 반응기 챔버 내의 기판 (예를 들어, 실리콘 웨이퍼) 에 도입되고, 언급된 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 10 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 및 약 0 slpm 내지 약 5 slpm의 H2. 챔버 내의 압력은 약 0.6 Torr 내지 약 10 Torr일 수도 있고, 챔버 내의 온도는 약 150 ℃ 내지 약 550 ℃일 수도 있다. 상기 주지된 바와 같이, 온도의 변화는 주어진 동작에 대해 막 밀도를 제어하도록 사용될 수 있다. 언급된 챔버 압력들 및 온도들은 실질적으로 일정할 수도 있고 또는 방법 (500) 의 예시적인 실시 예의 전체에 대해 언급된 압력 및 온도 범위들 내에서 가변할 수도 있다.
퍼지 동작 513 동안, 부산물들 및 과잉 반응 물질 가스들은 반응 챔버로부터 퍼지된다. 가스들은 약 1 slpm 내지 약 10 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 0.5 slpm 내지 약 5 slpm의 N2O를 포함한다.
산화 동작 515에서, 기판의 표면은 산화되고, RF 플라즈마로 세정된다. 산화 동작 515는 언급된 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 0.5 slpm 내지 약 5 slpm의 N2O. RF 전력은 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
제 2 퍼지 동작 517에서, 잔류 산화제들이 반응 챔버로부터 퍼지된다. 가스들은 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 0.5 slpm 내지 약 5 slpm의 N2O를 포함한다. 제 2 퍼지 동작 517의 완료 후, ALD 프로세스 플로우 (510) 시퀀스는 도즈 동작 511에서 다시 시작될 수도 있다. 상기 주지된 바와 같이, ALD 프로세스 플로우 (510) 를 통한 사이클들의 수는 미리 결정된 동작 및 목표된 막 특성들에 따라 n = 1 회 내지 n = 100 회 이상일 수도 있다.
도펀트 프로세스 플로우 (530) 는 미리 결정된 프로세스에 대해 ALD 프로세스 플로우 (510) 의 하나 이상의 적절한 지점들에서 동작 501에서 도입될 수도 있고, 도펀트 프로세스 플로우 (530) 는 어닐링 프로세스-제어 플로우 (550) 모두로 또는 이의 일부로 계속될 수도 있다. 또한, 상기 기술된 바와 같이, 도펀트 프로세스 플로우 (530) 및 어닐링 프로세스-제어 플로우 (550) 가 특정한 순서인 것으로 도 5에 나타내었지만, 이러한 순서는 추론되지 않아야 한다. 예를 들어, 도펀트 프로세스 플로우 (530) 내의 하나 이상의 동작들은 어닐링 프로세스-제어 플로우 (550) 내의 하나 이상의 동작들에 후속하여 발생할 수도 있다. 예를 들어, 도펀트 프로세스 플로우 (530) 및 어닐링 프로세스-제어 플로우 (550) 동작들은 목표된 도핑 제어에 따라 스위칭될 수 있다. 따라서, 도펀트 프로세스 플로우 (530) 및 어닐링 프로세스-제어 플로우 (550) 중 하나의 하나 이상의 동작들 후에, 방법 (500) 내의 동작들은 동작 505에서 ALD 프로세스 플로우 (510) 로 다시 돌아갈 수도 있다.
도펀트 프로세스 플로우 (530) 를 계속 참조하면, 점화 동작 531, 도핑 동작 533, 및 퍼지 동작 535가 도펀트 프로세스 플로우 (530) 내에 포함되는 것으로 도시된다. ALD 프로세스 플로우 (510) 를 참조하여 상기 주지된 바와 같이, 챔버 내의 압력은 약 0.6 내지 약 10 Torr일 수도 있고, 챔버 내의 온도는 약 150 ℃ 내지 약 550 ℃일 수도 있다. 언급된 챔버 압력들 및 온도들은 반응 챔버 내에서 실질적으로 일정할 수도 있고, 또는 방법 (500) 의 예시적인 실시 예의 전체에 대해 언급된 압력 및 온도 범위들 내일 수도 있다.
점화 동작 531은 언급된 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 5 sccm 내지 약 2500 sccm의 NF3. RF 전력은 예를 들어, 단일 RF 전력 또는 듀얼 RF 전력으로 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
도핑 동작 533은 언급된 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 약 5 sccm 내지 약 2500 sccm의 NF3. RF 전력은 예를 들어, 단일 RF 전력 또는 듀얼 RF 전력으로 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다. 시간 기간은 약 0.02 초 내지 약 2.0 초이다.
퍼지 동작 535에서, 잔류 가스들은 반응 챔버로부터 퍼지된다. 가스들은 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 다른 잔류 가스들을 포함한다. RF 전력은 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
어닐링 프로세스-제어 플로우 (550) 는 점화 동작 551, 도핑 동작 553, 및 퍼지 동작 555를 포함하는 것으로 도시된다. ALD 프로세스 플로우 (510) 를 참조하여 상기 주지된 바와 같이, 챔버 내의 압력은 약 0.6 내지 약 10 Torr일 수도 있고, 챔버 내의 온도는 약 150 ℃ 내지 약 550 ℃일 수도 있다. 언급된 챔버 압력들 및 온도들은 반응 챔버 내에서 실질적으로 일정할 수도 있고, 또는 방법 (500) 의 예시적인 실시 예의 전체에 대해 언급된 압력 및 온도 범위들 내일 수도 있다.
점화 동작 551은 언급된 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 및 약 0.5 slpm 내지 약 5 slpm의 O2. RF 전력은 예를 들어, 단일 RF 전력 또는 듀얼 RF 전력으로 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
도핑 동작 553은 언급된 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 및 약 0.5 slpm 내지 약 5 slpm의 O2. RF 전력은 예를 들어, 단일 RF 전력 또는 듀얼 RF 전력으로 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다. 시간 기간은 약 0.02 초 내지 약 2.0 초이다.
퍼지 동작 555에서, 잔류 가스들은 반응 챔버로부터 퍼지된다. 가스들은 약 1 slpm 내지 약 20 slpm의 Ar, 약 0 slpm 내지 약 30 slpm의 N2, 약 0 slpm 내지 약 5 slpm의 H2, 약 0.5 slpm 내지 약 5 slpm의 O2, 및 다른 잔류 가스들을 포함한다. RF 전력은 약 500 W 내지 약 5000 W의 범위 내일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
도 6은 도펀트 프로세스 플로우를 통합하는 저 종횡비 (저 AR) 피처들에 대한 ALD 프로세스 플로우의 방법 (600) 의 예시적인 실시 예를 도시한다. 방법 (600) 의 예시적인 실시 예는 ALD 프로세스 플로우 (610) 및 도펀트 프로세스 플로우 (630) 를 포함한다. (요구된 막 두께들 및 특성들, 갭-충진 능력들, 피처들의 종횡비들, 및 당업자에게 이해될 수 있는 다른 인자들을 포함하여) 특정한 동작에 따라, ALD 프로세스 플로우 (610) 는 1 내지 5 회 또는 그 이상 (예를 들어, n = 1 내지 n ≥ 5 사이클) 으로 반복될 수도 있다. 도펀트 프로세스 플로우 (630) 는 "n" 사이클들 동안 필요에 따라 부분적으로 또는 전체가 ALD 프로세스 플로우 (610) 내에 그리고 방법 (600) 내에 통합될 수도 있다. 또한, 당업자가 인식할 수 있는 바와 같이, 방법 (600) 에 대해 언급된 이들 가스들, 체적 플로우 레이트들, 압력들, 및 온도들은 특정한 예시적인 실시 예를 위한 것이고, 특정한 적용 예를 위해 가변될 수도 있다.
특정한 예시적인 실시 예에서, 이제 ALD 프로세스 플로우 (610) 를 참조하면, 도즈 동작 611에서, 실란 전구체 가스가 반응기 챔버 내의 기판 (예를 들어, 실리콘 웨이퍼) 에 도입되고, 언급된 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 10 slpm의 Ar 및 약 10 slpm의 N2. 챔버 내의 압력은 약 7 Torr일 수도 있고, 챔버 내의 온도는 약 550 ℃일 수도 있다.
퍼지 동작 613 동안, 부산물들 및 과잉 반응 물질 가스들은 반응 챔버로부터 퍼지된다. 가스들은 약 10 slpm의 Ar, 약 10 slpm의 N2, 약 5 slpm의 O2, 및 약 5 slpm의 N2O를 포함한다. 챔버 내의 압력은 약 7 Torr일 수도 있고, 챔버 내의 온도는 약 550 ℃일 수도 있다.
산화 동작 615에서, 기판의 표면은 산화되고, RF 플라즈마로 세정된다. 산화 동작 615는 언급된 체적 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 10 slpm의 Ar, 약 10 slpm의 N2, 약 5 slpm의 O2, 및 약 5 slpm의 N2O. 챔버 내의 압력은 약 7 Torr일 수도 있고, 챔버 내의 온도는 약 550 ℃일 수도 있다. RF 전력은 약 5000 W일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
제 2 퍼지 동작 617에서, 잔류 산화제들이 반응 챔버로부터 퍼지된다. 가스들은 약 10 slpm의 Ar, 약 10 slpm의 N2, 약 5 slpm의 O2, 및 약 5 slpm의 N2O를 포함한다. 챔버 내의 압력은 약 7 Torr일 수도 있고, 챔버 내의 온도는 약 550 ℃일 수도 있다. 제 2 퍼지 동작 617의 완료 후, ALD 프로세스 플로우 (610) 시퀀스는 도즈 동작 611에서 다시 시작될 수도 있다. 상기 주지된 바와 같이, ALD 프로세스 플로우 (610) 를 통한 사이클들의 수는 미리 결정된 동작 및 목표된 막 특성들에 따라 n = 1 회 내지 n = 5 회 이상일 수도 있다.
도펀트 프로세스 플로우 (630) 는 미리 결정된 프로세스에 대해 ALD 프로세스 플로우 (610) 의 하나 이상의 적절한 지점들에서 동작 601에서 도입될 수도 있고, 도펀트 프로세스 플로우 (630) 는 동작 603에서 ALD 프로세스 플로우 (610) 로 다시 돌아갈 수도 있다. 도펀트 프로세스 플로우 (630) 는 점화 동작 631, 도핑 동작 633, 및 퍼지 동작 635를 포함하는 것으로 도시된다. 이 특정한 예시적인 실시 예에서, 챔버 내의 압력은 약 1 Torr일 수도 있고, 챔버 내의 온도는 약 550 ℃일 수도 있다. 또한, 당업자가 인식할 수 있는 바와 같이, 도펀트 프로세스 플로우 (630) 에 대해 언급된 열거된 가스들, 체적 플로우 레이트들, 압력들, 및 온도들은 특정한 예시적인 실시 예를 위한 것이고, 특정한 적용 예를 위해 가변될 수도 있다.
도펀트 프로세스 플로우 (630) 를 계속 참조하면, 점화 동작 631은 언급된 체적 플로우 레이트로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 2 slpm의 Ar, 약 10 slpm의 N2, 약 1 slpm의 O2, 및 약 50 sccm의 NF3. RF 전력은 약 13.56 ㎒의 주파수에서 약 1500 W일 수도 있고, 약 400 ㎑의 주파수에서 약 750 W일 수도 있다.
도핑 동작 633은 언급된 체적 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 2 slpm의 Ar, 약 10 slpm의 N2, 약 1 slpm의 O2, 및 약 50 sccm의 NF3. RF 전력은 약 13.56 ㎒의 주파수에서 약 1500 W일 수도 있고, 약 400 ㎑의 주파수에서 약 750 W일 수도 있다. 당업자에게 공지된 바와 같이, 시간 기간은 미리 결정된 도핑 동작에 대해 결정될 수도 있다.
퍼지 동작 635에서, 잔류 가스들은 반응 챔버로부터 퍼지된다. 가스들은 2 slpm의 Ar, 10 slpm의 N2, 약 1 slpm의 O2, 약 50 sccm의 NF3, 및 다른 잔류 가스들을 포함한다. RF 전력은 약 13.56 ㎒의 주파수에서 약 1500 W일 수도 있고, 약 400 ㎑의 주파수에서 약 750 W일 수도 있다.
이제 도 7을 참조하면, 도펀트 프로세스 플로우를 통합하는 고 종횡비 (고 AR) 피처들에 대한 ALD 프로세스 플로우의 방법 (700) 의 예시적인 실시 예이다. 방법 (700) 의 예시적인 실시 예는 ALD 프로세스 플로우 (710) 및 도펀트 프로세스 플로우 (730) 를 포함한다. (요구된 막 두께들 및 특성들, 갭-충진 능력들, 피처들의 종횡비들, 및 당업자에게 이해될 수 있는 다른 인자들을 포함하여) 특정한 동작에 따라, ALD 프로세스 플로우 (710) 는 1 내지 10 회 또는 그 이상 (예를 들어, n = 1 내지 n ≥ 10 사이클) 으로 반복될 수도 있다. 도펀트 프로세스 플로우 (730) 는 "n" 사이클들 동안 필요에 따라 부분적으로 또는 전체가 ALD 프로세스 플로우 (710) 내에 그리고 방법 (700) 내에 통합될 수도 있다. 또한, 당업자가 인식할 수 있는 바와 같이, 방법 (700) 에 대해 언급된 이들 가스들, 체적 플로우 레이트들, 압력들, 및 온도들은 특정한 예시적인 실시 예를 위한 것이고, 특정한 적용 예를 위해 가변될 수도 있다.
특정한 예시적인 실시 예에서, 이제 ALD 프로세스 플로우 (710) 를 참조하면, 도즈 동작 711에서, 실란 전구체 가스가 반응기 챔버 내의 기판 (예를 들어, 실리콘 웨이퍼) 에 도입되고, 언급된 체적 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 5 slpm의 Ar 및 약 10 slpm의 N2. 챔버 내의 압력은 약 3 Torr일 수도 있고, 챔버 내의 온도는 약 400 ℃일 수도 있다.
퍼지 동작 713 동안, 부산물들 및 과잉 반응 물질 가스들은 반응 챔버로부터 퍼지된다. 가스들은 약 5 slpm의 Ar, 약 10 slpm의 N2, 약 2 slpm의 O2, 및 약 5 slpm의 N2O를 포함한다. 챔버 내의 압력은 약 3 Torr일 수도 있고, 챔버 내의 온도는 약 400 ℃일 수도 있다.
산화 동작 715에서, 기판의 표면은 산화되고, RF 플라즈마로 세정된다. 산화 동작 715는 언급된 체적 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 5 slpm의 Ar, 약 10 slpm의 N2, 약 2 slpm의 O2, 및 약 5 slpm의 N2O. 챔버 내의 압력은 약 3 Torr일 수도 있고, 챔버 내의 온도는 약 400 ℃일 수도 있다. RF 전력은 약 5000 W일 수도 있다. RF 전력의 주파수는 전술한 주파수들 중 하나 이상이거나 반응기 챔버가 동작하도록 구성되는 또 다른 주파수일 수도 있다.
제 2 퍼지 동작 717에서, 잔류 산화제들이 반응 챔버로부터 퍼지된다. 가스들은 약 5 slpm의 Ar, 약 10 slpm의 N2, 약 2 slpm의 O2, 및 약 5 slpm의 N2O를 포함한다. 챔버 내의 압력은 약 3 Torr일 수도 있고, 챔버 내의 온도는 약 400 ℃일 수도 있다. 제 2 퍼지 동작 717의 완료 후, ALD 프로세스 플로우 (710) 시퀀스는 도즈 동작 711에서 다시 시작될 수도 있다. 상기 주지된 바와 같이, ALD 프로세스 플로우 (710) 를 통한 사이클들의 수는 주어진 동작 및 목표된 막 특성들에 따라 n = 1 회 내지 n = 10 회 이상일 수도 있다.
도펀트 프로세스 플로우 (730) 는 미리 결정된 프로세스에 대해 ALD 프로세스 플로우 (710) 의 하나 이상의 적절한 지점들에서 동작 701에서 도입될 수도 있고, 도펀트 프로세스 플로우 (730) 는 동작 703에서 ALD 프로세스 플로우 (710) 로 다시 돌아갈 수도 있다. 도펀트 프로세스 플로우 (730) 는 점화 동작 731, 도핑 동작 733, 및 퍼지 동작 735를 포함하는 것으로 도시된다. 이 특정한 예시적인 실시 예에서, 챔버 내의 압력은 약 5 Torr일 수도 있고, 챔버 내의 온도는 약 400 ℃일 수도 있다. 또한, 당업자가 인식할 수 있는 바와 같이, 도펀트 프로세스 플로우 (730) 에 대해 언급된 열거된 가스들, 체적 플로우 레이트들, 압력들, 및 온도들은 특정한 예시적인 실시 예를 위한 것이고, 특정한 적용 예를 위해 가변될 수도 있다.
도펀트 프로세스 플로우 (730) 를 계속 참조하면, 점화 동작 731은 언급된 체적 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm의 Ar, 약 8 slpm의 N2, 약 2 slpm의 O2, 및 약 250 sccm의 NF3. RF 전력은 약 13.56 ㎒의 주파수에서 약 700 W일 수도 있고, 약 400 ㎑의 주파수에서 약 400 W일 수도 있다.
도핑 동작 733은 언급된 체적 플로우 레이트들로 또는 근방의 다음의 가스들 중 하나 이상을 포함한다: 약 1 slpm의 Ar, 약 8 slpm의 N2, 약 2 slpm의 O2, 및 약 250 sccm의 NF3. RF 전력은 약 13.56 ㎒의 주파수에서 약 750 W일 수도 있고, 약 400 ㎑의 주파수에서 약 400 W일 수도 있다. 시간 기간은 주어진 도핑 동작에 대해 결정될 수도 있지만, 이 특정한 예시적인 실시 예에서, 약 0.5 초일 수도 있다.
퍼지 동작 735에서, 잔류 가스들은 반응 챔버로부터 퍼지된다. 가스들은 1 slpm의 Ar, 8 slpm의 N2, 약 2 slpm의 O2, 약 250 sccm의 NF3, 및 다른 잔류 가스들을 포함한다. RF 전력은 약 13.56 ㎒의 주파수에서 약 750 W일 수도 있고, 약 400 ㎑의 주파수에서 약 400 W일 수도 있다.
개시된 주제의 예들
제 1 예에서, 개시된 주제는 저 유전 상수 (로우-κ) 막들을 형성하는 방법을 포함한다. 방법은 ALD 기법들에 의해, 막-증착 층을 증착하는 단계, 증착된 막 층을 불소로 도핑하는 단계, 원자 층 증착 기법들에 의해 후속하는 막-증착 층을 도핑하는 단계, 및 저 유전 상수를 갖는 막의 최종 막 두께를 획득하기 위해 필요에 따라 증착 단계들 및 도핑 단계들을 반복하는 단계를 포함한다.
제 2 예는 제 1 예의 방법을 포함하고, 형성된 로우-κ 막들은 실리콘-기반 재료들이다.
제 3 예는 선행하는 예들 중 임의의 예를 포함하고, 실란 전구체를 선택하는 단계를 더 포함한다.
제 4 예는 선행하는 예들 중 임의의 예를 포함하고, 로우-κ 막들은 불소-도핑된 실리콘 옥사이드 (SiOF), 카르보노플루오리도일실리콘 (SiOCF), 및 플루오르화된 실리콘 옥시나이트라이드 (SiONF) 를 포함하는 재료들로부터 선택된 적어도 하나의 재료를 포함한다.
제 5 예는 제 4 예를 포함하고, 약 1 x 1018 원자/cm3 내지 약 1 x 1021 원자/cm3의 범위 내인 불소 도펀트의 밀도를 선택하는 단계를 더 포함한다.
제 6 예는 제 4 예 및 제 5 예 중 하나를 포함하고, 언급된 불소 도펀트의 밀도 범위는 실리콘 옥사이드 (SiOx) 매트릭스 내에 있다.
제 7 예는 선행하는 예들 중 임의의 예를 포함하고, 불소 도핑의 레벨 및 증착 층 당 증착된 막 두께를 포함하는 변수들로부터 적어도 하나의 변수를 선택하는 단계를 더 포함한다.
제 8 예는 제 7 예를 포함하고, 발생하는 형성된 막이 약 3.2 내지 약 3.4 범위의 저 유전 상수를 갖도록 적어도 하나의 변수를 선택하는 단계를 더 포함한다.
제 9 예에서, 개시된 주제는 저 유전 상수 (로우-κ) 막을 형성하는 방법을 포함한다. 방법은 실란 전구체를 반응 챔버 내로 도입하는 단계, ALD 프로세스에 의해, 적어도 제 1 막 층을 증착하는 단계, 막의 제 1 층을 산화 및 세정하는 단계, 및 불소-기반 도펀트 재료로 막의 제 1 층을 도핑하는 단계를 포함한다.
제 10 예는 제 9 예의 방법을 포함하고, 약 3.2 내지 약 3.4 범위의 저 유전 상수를 갖는 막의 최종 목표된 막 두께를 획득하기 위해 필요에 따라 증착 단계들 및 도핑 단계들을 반복하는 단계를 더 포함한다.
제 11 예는 선행하는 예들 중 임의의 예를 포함하고, 어닐링 단계를 추가하는 단계를 더 포함한다.
제 12 예는 선행하는 예들 중 임의의 예를 포함하고, 고-종횡비 피처 내에 적어도 부분적으로 막을 형성하여 고-종횡비 피처의 실질적으로 보이드-프리 갭-충진을 제공하는 단계를 더 포함한다.
제 13 예는 제 12 예의 방법을 포함하고, 적어도 하나의 공간 방향으로 경사 프로파일을 갖도록 불소-도펀트 프로파일의 프로파일을 선택하는 단계를 더 포함한다.
제 14 예는 제 13 예를 포함하고, 적어도 하나의 공간 방향으로 경사 프로파일을 갖도록 불소-도펀트 프로파일의 프로파일을 선택하는 단계를 더 포함한다.
제 15 예에서, 개시된 주제는 저 유전체 상수 (로우-κ) 실리콘 옥사이드 (SiOx) 막을 형성하는 방법을 포함한다. 방법은 ALD 기법들에 의해, 막-증착 층을 증착하는 단계, 증착된 막 층을 할라이드로 도핑하는 단계, ALD 기법들에 의해 후속하는 막-증착 층을 도핑하는 단계, 및 약 3.2 내지 약 3.4 범위의 저 유전 상수를 갖는 SiOx 막의 최종 막 두께를 획득하기 위해 필요에 따라 증착 단계들 및 도핑 단계들을 반복하는 단계를 포함한다.
제 16 예는 제 15 예를 포함하고, 요오드 및 브롬을 포함하는 재료들로부터 선택된 적어도 하나의 재료를 포함하도록 할라이드를 선택하는 단계를 더 포함한다.
제 17 예에서, 개시된 주제는 저 유전 상수 (로우-κ) 막을 형성하는 방법을 포함한다. 방법은 ALD 기법들에 의해 막 두께를 조절하는 단계, 층별 (layer-by-layer) 막-증착 프로세스에서, 증착된 막 층 각각을 불소 및 할라이드를 포함하는 적어도 하나의 도펀트 재료로부터 선택된 도펀트 재료로 도핑하는 단계, ALD 기법들에 의해, 후속하는 막-증착 층을 증착하는 단계; 및 로우-κ 막의 최종 막 두께를 획득하기 위해 필요에 따라 증착 단계들 및 도핑 단계들을 반복하는 단계를 포함한다.
제 18 예는 제 17 예를 포함하고, 증착될 유전체 재료의 타입을 선택하는 단계를 더 포함한다.
제 19 예는 제 17 예 또는 제 18 예 중 임의의 예를 포함하고, 로우-κ 막은 불소-도핑된 실리콘 옥사이드 (SiOF), 카르보노플루오리도일실리콘 (SiOCF), 및 플루오르화된 실리콘 옥시나이트라이드 (SiONF) 를 포함하는 재료들로부터 선택된 적어도 하나의 재료를 포함한다.
제 20 예는 제 17 예 내지 제 19 예 중 임의의 예를 포함하고, 로우-κ 막은 카르보노플루오리도일게르마늄 (GeOCF) 및 불소-도핑된 게르마늄 옥사이드 (GeOF) 재료들을 포함하는 재료들로부터 선택된 적어도 하나의 재료를 포함한다.
본 명세서 전반에서, 복수의 예들이 단수의 예로서 기술된 컴포넌트들, 동작들, 화학 물질들, 또는 구조체들을 구현할 수도 있다. 하나 이상의 방법들의 개별 동작들이 별도의 동작들로 예시되고 기술되었지만, 개별 동작들 중 하나 이상은 동시에 수행될 수도 있고, 동작들이 예시된 순서로 수행될 것을 요구하지 않는다. 예시적인 구성들에서 별도의 컴포넌트들로서 제시된 구조체들 및 기능성은 결합된 구조체 또는 컴포넌트로서 구현될 수도 있다. 유사하게, 단일 컴포넌트로서 제시된 구조체들 및 기능성은 별도의 컴포넌트들로서 구현될 수도 있다. 이들 및 다른 변동들, 수정들, 부가들, 및 개선들이 본 명세서의 주제 범위 내에 속한다.
특정한 실시예들이 로직 또는 다수의 컴포넌트들, 모듈들, 메커니즘들, 또는 특정한 화학 물질들을 포함하는 것으로 본 명세서에 기술된다. 다양한 실시예들에서, 하나 이상의 컴퓨터 시스템들 (예를 들어, 독립형 컴퓨터 시스템, 클라이언트 컴퓨터 시스템, 또는 서버 컴퓨터 시스템) 또는 컴퓨터 시스템의 하나 이상의 하드웨어 모듈들 (예를 들어, 프로세서 또는 프로세서들의 그룹) 이 본 명세서에 기술된 바와 같은 특정한 동작들 (예를 들어, 다양한 프로세스 레시피들) 을 수행하도록 동작하는 하드웨어 모듈로서 소프트웨어 (예를 들어, 애플리케이션 또는 애플리케이션 부분) 에 의해 구성될 수도 있다.
본 명세서에 사용된 바와 같이, 용어 "또는"은 포괄적이거나 배타적인 의미로 해석될 수도 있다. 또한, 다른 실시예들은 제공된 개시를 읽고 이해하면 당업자에 의해 이해될 것이다. 또한, 본 명세서에 제공된 개시를 읽고 이해하면, 당업자는 본 명세서에 제공된 화학 물질들, 기법들, 및 예들의 다양한 조합들이 모두 다양한 조합들에 적용될 수도 있다는 것을 쉽게 이해할 것이다.
다양한 실시 예들이 개별적으로 논의되었지만, 이들 개별적인 실시 예들은 독립적인 기법들 또는 설계들로 고려되도록 의도되지 않았다. 상기 나타낸 바와 같이, 다양한 부분들 각각은 상호 연관될 수도 있고, 각각은 개별적으로 또는 기술된 다른 동작들이나 방법들과 조합하여 사용될 수도 있다. 예를 들어, 방법들, 동작들, 화학 물질들, 및 프로세스들의 다양한 실시 예들이 기술되었지만, 이들 방법들, 동작들, 화학 물질들, 및 프로세스들은 다양한 조합들로 또는 개별적으로 사용될 수도 있다.
결과적으로, 본 명세서에 제공된 개시를 읽고 이해하면 당업자에게 명백할 바와 같이, 많은 수정들 및 변동들이 이루어질 수 있다. 본 명세서에 열거된 것들에 더하여, 본 개시의 범위 내의 기능적으로 동등한 방법들 및 디바이스들은 전술한 기술들로부터 당업자에게 분명할 것이다. 일부 실시 예들의 부분들 및 특징들은 다른 실시 예들의 부분들 및 특징들에 포함될 수도 있고, 또는 이들을 대체할 수도 있다. 이러한 수정들 및 변동들은 첨부한 청구항들의 범위 내에 속하도록 의도된다. 따라서, 본 개시는 이러한 청구항들이 자격을 주는 등가물들의 전체 범위에 따라, 첨부된 청구항들의 조건들에 의해서만 제한되는 것이다. 본 명세서에 사용된 용어는 특정한 실시 예들만을 기술할 목적을 위한 것이고, 제한하는 것으로 의도되지 않았다는 것이 또한 이해된다.
본 개시의 요약은 독자로 하여금 기술 개시의 본질을 빠르게 확인하게 하기 위해 제공된다. 요약은 이것이 청구항들을 해석하거나 제한하는 것으로 사용되지 않을 것이라는 이해와 함께 제출된다. 또한, 전술한 발명을 실시하기 위한 구체적인 내용에서, 다양한 특징들 또는 방법들이 본 개시를 간소화할 목적을 위해 단일 실시 예에서 함께 그룹화될 수도 있다는 것을 알 수도 있다. 개시의 이 방법은 청구항들을 제한하는 것으로 해석되지 않는다. 따라서, 이하의 청구항들은 본 명세서에서 발명을 실시하기 위한 구체적인 내용에 통합되고, 청구항 각각은 개별적인 실시 예로서 독립된다.

Claims (20)

  1. 저 유전 상수 (로우-κ (low-κ)) 막들을 형성하는 방법에 있어서,
    원자-층 증착 (Atomic-Layer Deposition; ALD) 기법들에 의해, 막-증착 층을 증착하는 단계;
    상기 증착된 막 층을 불소로 도핑하는 단계;
    상기 원자-층 증착 기법들에 의해, 후속하는 막-증착 층을 증착하는 단계; 및
    저 유전 상수를 갖는 막의 최종 막 두께를 획득하기 위해 필요에 따라 상기 증착 단계들 및 상기 도핑 단계들을 반복하는 단계를 포함하는, 저 유전 상수 (로우-κ) 막들을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 형성된 로우-κ 막들은 실리콘-기반 재료들인, 저 유전 상수 (로우-κ) 막들을 형성하는 방법.
  3. 제 2 항에 있어서,
    실란 전구체를 선택하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막들을 형성하는 방법.
  4. 제 1 항에 있어서,
    상기 로우-κ 막들은 불소-도핑된 실리콘 옥사이드 (SiOF), 카르보노플루오리도일실리콘 (carbonofluoridoylsilicon; SiOCF), 및 플루오르화된 실리콘 옥시나이트라이드 (SiONF) 를 포함하는 재료들로부터 선택된 적어도 하나의 재료를 포함하는, 저 유전 상수 (로우-κ) 막들을 형성하는 방법.
  5. 제 1 항에 있어서,
    약 1 x 1018 원자/cm3 내지 약 1 x 1021 원자/cm3의 범위 내인 상기 불소 도펀트의 밀도를 선택하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막들을 형성하는 방법.
  6. 제 5 항에 있어서,
    상기 불소 도펀트의 상기 밀도의 상기 언급된 범위는 실리콘 옥사이드 (SiOx) 매트릭스 내에 있는, 저 유전 상수 (로우-κ) 막들을 형성하는 방법.
  7. 제 1 항에 있어서,
    불소 도핑의 레벨 및 증착 층 당 증착된 막 두께를 포함하는 변수들로부터 적어도 하나의 변수를 선택하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막들을 형성하는 방법.
  8. 제 7 항에 있어서,
    발생하는 형성된 막이 약 3.2 내지 약 3.4 범위의 저 유전 상수를 갖도록 상기 적어도 하나의 변수를 선택하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막들을 형성하는 방법.
  9. 저 유전 상수 (로우-κ) 막을 형성하는 방법에 있어서,
    실란 전구체를 반응 챔버 내로 도입하는 단계;
    원자-층 증착 (ALD) 프로세스에 의해, 적어도 막의 제 1 층을 증착하는 단계;
    상기 막의 제 1 층을 산화 및 세정하는 단계; 및
    상기 막의 제 1 층을 불소-기반 도펀트 재료로 도핑하는 단계를 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  10. 제 9 항에 있어서,
    약 3.2 내지 약 3.4 범위의 저 유전 상수를 갖는 막의 최종 목표된 막 두께를 획득하기 위해 필요에 따라 상기 증착 단계들 및 상기 도핑 단계들을 반복하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  11. 제 9 항에 있어서,
    어닐링 동작을 추가하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  12. 제 9 항에 있어서,
    고-종횡비 피처 내에 적어도 부분적으로 상기 막을 형성하여 상기 고-종횡비 피처의 실질적으로 보이드-프리 (void-free) 갭-충진을 제공하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  13. 제 9 항에 있어서,
    적어도 하나의 공간 방향으로 경사 프로파일을 갖도록 상기 불소-도펀트 프로파일의 프로파일을 선택하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  14. 제 9 항에 있어서,
    적어도 하나의 공간 방향으로 경사 프로파일을 갖도록 상기 불소-도펀트 프로파일의 프로파일을 선택하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  15. 저 유전 상수 (로우-κ) 실리콘 옥사이드 (SiOx) 막을 형성하는 방법에 있어서,
    원자-층 증착 (ALD) 기법들에 의해, 막-증착 층을 증착하는 단계;
    상기 증착된 막 층을 할라이드로 도핑하는 단계;
    상기 원자-층 증착 (ALD) 기법들에 의해, 후속하는 SiOx 막-증착 층을 증착하는 단계; 및
    약 3.2 내지 약 3.4 범위의 저 유전 상수를 갖는 상기 SiOx 막의 최종 막 두께를 획득하기 위해 필요에 따라 상기 증착 단계들 및 상기 도핑 단계들을 반복하는 단계를 포함하는, 저 유전 상수 (로우-κ) 실리콘 옥사이드 막을 형성하는 방법.
  16. 제 15 항에 있어서,
    요오드 및 브롬을 포함하는 재료들로부터 선택된 적어도 하나의 재료를 포함하도록 상기 할라이드를 선택하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 실리콘 옥사이드 막을 형성하는 방법.
  17. 저 유전 상수 (로우-κ) 막을 형성하는 방법에 있어서,
    층별 (layer-by-layer) 막-증착 프로세스에서, 원자-층 증착 (ALD) 기법들에 의해 막 두께를 조절하는 단계;
    불소 및 할라이드를 포함하는 적어도 하나의 도펀트 재료로부터 선택된 도펀트 재료로 증착된 막 층 각각을 도핑하는 단계;
    상기 원자-층 증착 (ALD) 기법들에 의해, 후속하는 막-증착 층을 증착하는 단계; 및
    상기 로우-κ 막의 최종 막 두께를 획득하기 위해 필요에 따라 상기 증착 단계들 및 상기 도핑 단계들을 반복하는 단계를 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  18. 제 17 항에 있어서,
    증착될 유전체 재료의 타입을 선택하는 단계를 더 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  19. 제 17 항에 있어서,
    상기 로우-κ 막은 불소-도핑된 실리콘 옥사이드 (SiOF), 카르보노플루오리도일실리콘 (SiOCF), 및 플루오르화된 실리콘 옥시나이트라이드 (SiONF) 를 포함하는 재료들로부터 선택된 적어도 하나의 재료를 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
  20. 제 17 항에 있어서,
    상기 로우-κ 막은 카르보노플루오리도일게르마늄 (carbonofluoridoylgermanium; GeOCF) 및 불소-도핑된 게르마늄 옥사이드 (GeOF) 재료들을 포함하는 재료들로부터 선택된 적어도 하나의 재료를 포함하는, 저 유전 상수 (로우-κ) 막을 형성하는 방법.
KR1020217011742A 2018-09-21 2019-09-20 로우-K (low-k) ALD 갭-충진 방법들 및 재료 KR20210048571A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862734635P 2018-09-21 2018-09-21
US62/734,635 2018-09-21
PCT/US2019/052215 WO2020061491A1 (en) 2018-09-21 2019-09-20 Low-k ald gap-fill methods and material

Publications (1)

Publication Number Publication Date
KR20210048571A true KR20210048571A (ko) 2021-05-03

Family

ID=69888948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217011742A KR20210048571A (ko) 2018-09-21 2019-09-20 로우-K (low-k) ALD 갭-충진 방법들 및 재료

Country Status (7)

Country Link
US (1) US20220037146A1 (ko)
JP (1) JP7433302B2 (ko)
KR (1) KR20210048571A (ko)
CN (1) CN112753090A (ko)
SG (1) SG11202102842UA (ko)
TW (1) TW202035766A (ko)
WO (1) WO2020061491A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023205284A1 (en) * 2022-04-20 2023-10-26 Lam Research Corporation Lateral gap fill
US20240087882A1 (en) * 2022-09-09 2024-03-14 Applied Materials, Inc. Fluorine-doped silicon-containing materials

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2356289A (en) 1999-08-19 2001-05-16 Lucent Technologies Inc Process for deposition of low-k dielectric gap filling layer onto high aspect ratio features in integrated circuits
US7037855B2 (en) * 2004-08-31 2006-05-02 Asm Japan K.K. Method of forming fluorine-doped low-dielectric-constant insulating film
KR100652427B1 (ko) * 2005-08-22 2006-12-01 삼성전자주식회사 Ａｌｄ에 의한 도전성 폴리실리콘 박막 형성 방법 및 이를이용한 반도체 소자의 제조 방법
US20090203197A1 (en) * 2008-02-08 2009-08-13 Hiroji Hanawa Novel method for conformal plasma immersed ion implantation assisted by atomic layer deposition
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
TWI627303B (zh) * 2011-11-04 2018-06-21 Ａｓｍ國際股份有限公司 將摻雜氧化矽沉積在反應室內的基底上的方法
WO2017046921A1 (ja) 2015-09-17 2017-03-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体

Also Published As

Publication number Publication date
SG11202102842UA (en) 2021-04-29
JP2022501822A (ja) 2022-01-06
JP7433302B2 (ja) 2024-02-19
US20220037146A1 (en) 2022-02-03
TW202035766A (zh) 2020-10-01
WO2020061491A1 (en) 2020-03-26
CN112753090A (zh) 2021-05-04

Similar Documents

Publication Publication Date Title
KR102524573B1 (ko) SiOCN 박막들의 형성
US11443953B2 (en) Method for forming and using stress-tuned silicon oxide films in semiconductor device patterning
US20210035854A1 (en) Method of forming a structure using fluorine removal
US10424476B2 (en) Formation of SiOCN thin films
JP5067636B2 (ja) 絶縁層中に高アスペクト比の開口部を形成する方法
JP2019194353A (ja) シリコンヒドロハライド前駆体を用いたＳｉＮのプラズマエンハンスト原子層堆積（ＰＥＡＬＤ）
US10041167B2 (en) Cyclic sequential processes for forming high quality thin films
US8975152B2 (en) Methods of reducing substrate dislocation during gapfill processing
WO2012057889A1 (en) Atomic layer deposition film with tunable refractive index and absorption coefficient and methods of making
KR20210048571A (ko) 로우-K (low-k) ALD 갭-충진 방법들 및 재료
KR20210055785A (ko) 나노와이어들을 위한 선택적인 에칭
US11664219B2 (en) Selective deposition of SiOC thin films
US7094681B2 (en) Semiconductor device fabrication method
JP2023530554A (ja) 等方性窒化ケイ素の除去
US10950430B2 (en) Pulsed plasma deposition etch step coverage improvement
US20090068823A1 (en) Plasma Ion Doping Method and Apparatus
JP2022544232A (ja) 低誘電率誘電体膜
US20230374670A1 (en) Etch process for oxide of alkaline earth metal
US20240162043A1 (en) Sidewall Inorganic Passivation for Dielectric Etching Via Surface Modification
US20240153781A1 (en) Thermal etching of ruthenium
US20240030132A1 (en) Semiconductor device with porous dielectric layers and method for fabricating the same
KR20050067442A (ko) 알루미늄산화막과 하프늄산화막이 적층된 유전막을 갖는캐패시터 및 그의 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal