KR20210043614A

KR20210043614A - 어드밴스드 주파수 오프셋 지시를 위한 방법 및 장치

Info

Publication number: KR20210043614A
Application number: KR1020217007045A
Authority: KR
Inventors: 홍보 시; 잉쩌 리
Original assignee: 삼성전자주식회사
Priority date: 2018-09-11
Filing date: 2019-09-11
Publication date: 2021-04-21
Also published as: CN112690028B; US20200084739A1; US11019588B2; WO2020055179A1; EP3815439A4; CN112690028A; EP3815439A1

Abstract

무선 통신 시스템에서 사용자 장비(UE)의 방법이 제공된다. 그 방법은, 기지국(BS)으로부터, 비면허 대역의 다운링크 채널을 통해 동기화 신호 및 물리적 브로드캐스트 채널 블록(SS/PBCH 블록)을 수신하는 단계; SS/PBCH 블록을 수신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는 단계로서, 주파수 로케이션은 SS/PBCH 블록의 중앙 리소스 엘리먼트(RE)와 정렬되는, 주파수 로케이션을 식별하는 단계; 식별된 주파수 로케이션에 기초하여 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 결정하는 단계; 및 SS/PBCH 블록의 제1 RE와 제어 리소스 세트 #0(CORESET#0)의 제2 RE 사이의 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 결정하는 단계를 포함한다.

Description

어드밴스드 주파수 오프셋 지시를 위한 방법 및 장치

본 개시는 대체로 무선 통신 시스템들에 관한 것이고, 더 구체적으로는, 본 개시는 어드밴스드(advanced) 주파수 오프셋 지시에 관한 것이다.

통신 시스템이 기지국들(base stations)(BS들) 또는 NodeB들과 같은 송신 지점들로부터의 신호들을 사용자 장비들(user equipments)(UE들)에게 운반하는 다운링크(downlink)(DL)와 UE들로부터의 신호들을 NodeB와 같은 수신 지점들에 운반하는 업링크(uplink)(UL)를 포함한다. 일반적으로 단말 또는 이동국이라고 또한 지칭되는 UE가, 고정식 또는 이동식일 수 있고 셀룰러 폰, 개인 컴퓨터 디바이스, 또는 자동화된 디바이스일 수 있다. LTE(long-term evolution) 통신 시스템에서의 NodeB를 말하는 eNodeB(eNB)와, 새 무선(new radio)(NR) 통신 시스템에서의 NodeB를 말하는 gNodeB(gNB)가, 액세스 포인트 또는 다른 동등한 기술용어로 또한 지칭될 수 있다.

4세대(4G) 통신 시스템들의 전개 이후 증가한 무선 데이터 트래픽에 대한 요구를 충족시키기 위해, 개선된 5세대(5G) 또는 pre-5G 통신 시스템을 개발하기 위한 노력들이 이루어졌다. 5G 또는 pre-5G 통신 시스템은 '4G 이후(beyond 4G) 네트워크' 또는 '포스트 LTE(post long term evolution) 시스템'이라고 또한 칭한다. 5G 통신 시스템은 더 높은 데이터 레이트들을 성취하기 위해서, 더 높은 주파수(mmWave) 대역들, 예컨대, 60 GHz 대역들에서 구현되는 것으로 생각된다. 전파들의 전파 손실을 줄이고 송신 거리를 늘이기 위해, 빔포밍, 대규모 MIMO(multiple-input multiple-output), FD-MIMO(full dimensional MIMO), 어레이 안테나, 아날로그 빔포밍, 및 대규모 안테나 기법들이 5G 통신 시스템들에 관해 논의된다. 또한, 5G 통신 시스템들에서, 차세대 소형 셀들, 클라우드 RAN들(radio access networks), 초고밀(ultra-dense) 네트워크들, D2D(device-to-device) 통신, 무선 백홀(backhaul), 무빙 네트워크, 협력 통신, CoMP(coordinated multi-points), 수신단 간섭 제거 등에 기초하여 시스템 네트워크 개선을 위한 개발이 진행 중이다.

5G 시스템에서, 하이브리드 FSK(frequency shift keying)와 FQAM(Feher's quadrature amplitude modulation) 및 SWSC(sliding window superposition coding)가 ACM(advanced coding modulation)으로서, 그리고 FBMC(filter bank multi carrier), NOMA(non-orthogonal multiple access), 및 SCMA(sparse code multiple access)가 고급 액세스 기술로서 개발되었다.

인간들이 정보를 생성하고 소비하는 인간 중심 연결성 네트워크인 인터넷은 사물들과 같은 분산형 엔티티들이 인간 개입 없이 정보를 교환하고 프로세싱하는 사물 인터넷(Internet of things)(IoT)으로 이제 진화하고 있다. 클라우드 서버와의 연결을 통한 IoT 기술과 빅 데이터 프로세싱 기술의 조합인 만물 인터넷(Internet of everything)(IoE)이 출현하였다. "감지 기술", "유선/무선 통신 및 네트워크 인프라스트럭처", "서비스 인터페이스 기술", 및 "보안 기술"과 같은 기술 요소들이 IoT 구현을 위해 요구됨에 따라, 센서 네트워크, M2M(machine-to-machine) 통신, MTC(machine type communication) 등이 최근에 연구되고 있다. 이러한 IoT 환경은 연결된 사물들 간에 생성되는 데이터를 수집하고 분석함으로써 인간의 삶에 새로운 가치를 창출하는 지능형 인터넷 기술 서비스들을 제공할 수 있다. IoT는 현존 정보 기술(information technology)(IT)과 다양한 산업적 응용들 사이의 수렴 및 조합을 통하여 스마트 홈, 스마트 빌딩, 스마트 도시, 스마트 자동차 또는 연결형 자동차들, 스마트 그리드, 헬스 케어, 스마트 가전기기들 및 차세대 의료 서비스들을 포함하는 다양한 분야들에 적용될 수 있다.

이것에 맞추어, 5G 통신 시스템들을 IoT 네트워크들에 적용하려는 다양한 시도들이 이루어졌다. 예를 들어, 센서 네트워크, MTC, 및 M2M 통신과 같은 기술들이 빔포밍, MIMO, 및 어레이 안테나들에 의해 구현될 수 있다. 클라우드 RAN의 위에서 설명된 빅 데이터 프로세싱 기술로서의 응용은 5G 기술과 IoT 기술 사이의 수렴의 일 예로서 또한 간주될 수 있다.

위에서 설명된 바와 같이, 다양한 서비스들은 무선 통신 시스템의 발전에 따라 제공될 수 있고, 따라서 이러한 서비스들을 손쉽게 제공하는 방법이 요구된다.

무선 통신 시스템에서의 사용자 장비(UE)의 방법이 제공된다. 그 방법은, 기지국(BS)으로부터, 비면허 대역의 다운링크 채널을 통해 동기화 신호 및 물리적 브로드캐스트 채널 블록(synchronization signal and physical broadcast channel block)(SS/PBCH 블록)을 수신하는 단계; SS/PBCH 블록을 수신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는 단계로서, 주파수 로케이션은 SS/PBCH 블록의 중앙 리소스 엘리먼트(center resource element)(RE)와 정렬되는, 주파수 로케이션을 식별하는 단계; 식별된 주파수 로케이션에 기초하여 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 결정하는 단계; 및 SS/PBCH 블록의 제1 RE와 제어 리소스 세트((control resource set) #0(CORESET#0)의 제2 RE 사이의 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 결정하는 단계를 포함한다.

본 개시와 그것의 장점들의 더욱 완전한 이해를 위해, 유사한 참조 번호들이 유사한 부분들을 나타내는 첨부 도면들과 연계하여 취해진 다음의 설명이 이제 언급될 것인데, 도면들 중:
도 1은 본 개시의 실시예들에 따른 예시적인 무선 네트워크를 도시하며;
도 2는 본 개시의 실시예들에 따른 예시적인 gNB를 도시하며;
도 3은 본 개시의 실시예들에 따른 예시적인 UE를 도시하며;
도 4는 본 개시의 실시예들에 따른 OFDM을 사용하는 예시적인 송신기 구조를 도시하며;
도 5는 본 개시의 실시예들에 따른 OFDM을 사용하는 예시적인 수신기 구조를 도시하며;
도 6은 본 개시의 실시예들에 따른 DCI 포맷을 위한 예시적인 인코딩 프로세스를 도시하며;
도 7은 본 개시의 실시예들에 따른 UE와 함께 사용하기 위한 DCI 포맷을 위한 예시적인 디코딩 프로세스를 도시하며;
도 8은 본 개시의 실시예들에 따른 SSB와 CORESET 사이의 예시적인 다중화 패턴을 도시하며;
도 9는 본 개시의 실시예들에 따른 주파수 오프셋에 대한 예시적인 결정을 도시하며;
도 10은 본 개시의 실시예들에 따른 채널 래스터들에 대한 제한된 범위를 갖는 예시적인 채널을 도시하며;
도 11은 본 개시의 실시예들에 따른 패턴 2 및 패턴 3에 대한 예시적인 주파수 오프셋 지시를 도시하며;
도 12는 본 개시의 실시예들에 따른 패턴 2 및 패턴 3에 대한 다른 예시적인 주파수 오프셋 지시를 도시하며;
도 13은 본 개시의 실시예들에 따른 패턴 1에 대한 예시적인 주파수 오프셋 지시를 도시하며;
도 14는 본 개시의 실시예들에 따른 패턴 1에 대한 다른 예시적인 주파수 오프셋 지시를 도시하며;
도 15는 본 개시의 실시예들에 따른 패턴 1에 대한 또 다른 예시적인 주파수 오프셋 지시를 도시하며;
도 16은 본 개시의 실시예들에 따른 예시적인 주파수 오프셋 지시를 도시하며;
도 17은 본 개시의 실시예들에 따른 예시적인 고정 주파수 오프셋을 도시하며;
도 18a는 본 개시의 실시예들에 따른 5 GHz 비면허 스펙트럼에 대한 예시적인 RB 레벨 주파수 오프셋을 도시하며;
도 18b는 본 개시의 실시예들에 따른 5 GHz 비면허 스펙트럼에 대한 예시적인 RB 레벨 주파수 오프셋을 도시하며;
도 19a는 본 개시의 실시예들에 따른 5 GHz 비면허 스펙트럼에 대한 다른 예시적인 RB 레벨 주파수 오프셋을 도시하며;
도 19b는 본 개시의 실시예들에 따른 5 GHz 비면허 스펙트럼에 대한 다른 예시적인 RB 레벨 주파수 오프셋을 도시하며;
도 20은 본 개시의 실시예들에 따른 예시적인 주파수 오프셋 지시를 도시하며; 그리고
도 21은 본 개시의 실시예들에 따른 주파수 오프셋 지시를 위한 방법의 흐름도를 예시한다.
도 22는 본 개시의 실시예들에 따른 gNB를 예시한다.
도 23은 본 개시의 실시예들에 다른 사용자 장비(UE)를 예시한다.

본 개시는 어드밴스드 통신 시스템에서 어드밴스드 주파수 오프셋 지시를 지원하기 위해 제공될 pre-5G 또는 5G 통신 시스템에 관한 것이다.

하나의 실시예에서, 무선 통신 시스템의 사용자 장비(UE)가 제공된다. UE는 기지국(BS)으로부터, 비면허 대역의 다운링크 채널을 통해 동기화 신호 및 물리적 브로드캐스트 채널 블록(SS/PBCH 블록)을 수신하도록 구성되는 송수신부를 포함한다. UE는 송수신부에 동작적으로 연결되는 적어도 하나의 프로세서를 더 포함하며, 상기 적어도 하나의 프로세서는, SS/PBCH 블록을 수신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는 것으로서, 주파수 로케이션은 SS/PBCH 블록의 중앙 리소스 엘리먼트(RE)와 정렬되는, 상기 주파수 로케이션을 식별하는 것; 식별된 주파수 로케이션에 기초하여 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 결정하는 것; 및 SS/PBCH 블록의 제1 RE와 제어 리소스 세트 #0(CORESET#0)의 제2 RE 사이에 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 식별하는 것을 하도록 구성된다.

하나의 실시예에서, 고정 주파수 오프셋은 30 kHz의 서브캐리어 간격에 기초하여 0 개의 리소스 블록(RB)으로서 결정된다.

하나의 실시예에서, 0 개의 RB는, 30 kHz의 서브캐리어 간격에 기초하여 SS/PBCH 블록의 제1 RE와 CORESET #0의 제2 RE 사이의 고정 주파수 오프셋의 경우, 5160 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 8995의 GSCN 값에 해당하는 5154.24 MHz이며; 5180 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9009의 GSCN 값에 해당하는 5174.40 MHz이며; 5200 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9023의 GSCN 값에 해당하는 5194.56 MHz이며; 5220 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9037의 GSCN 값에 해당하는 5214.72 MHz이며; 5240 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9051의 GSCN 값에 해당하는 5234.88 MHz이며; 5260 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9065의 GSCN 값에 해당하는 5255.04MHz이며; 5280 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9079의 GSCN 값에 해당하는 5175.20 MHz이며; 5300 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9093의 GSCN 값에 해당하는 5295.36 MHz이며; 5320 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9107의 GSCN 값에 해당하는 5315.52 MHz이고; 5340 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9121의 GSCN 값에 해당하는 5335.68 MHz이도록 결정된다.

하나의 실시예에서, 적어도 하나의 프로세서는 또한 주파수 로케이션들의 각각이 비면허 대역 상에서 20 MHz의 대역폭을 갖는 공칭 채널의 중심 주파수와 정렬되는 주파수 로케이션 세트를 식별하도록 구성되고, 주파수 로케이션 세트는 추가로 30 kHz의 서브캐리어 간격에 기초하여 동일한 공통 리소스 블록 그리드와 정렬된다.

하나의 실시예에서, 주파수 로케이션 세트는 이웃하는 주파수 로케이션들 사이에 비균일 간격들을 포함하며, 비균일 간격들은 30 kHz의 서브캐리어 간격에 기초하여 55 개 RB들 또는 56 개 RB들로부터 결정된다.

다른 실시예에서, 무선 통신 시스템에서의 기지국(BS)이 제공된다. BS는 적어도 하나의 프로세서를 포함하며, 적어도 하나의 프로세서는, 동기화 신호 및 물리적 브로드캐스트 채널 블록(SS/PBCH 블록)을 송신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는 것으로서, 주파수 로케이션은 SS/PBCH 블록의 중앙 리소스 엘리먼트(RE)와 정렬되는, 상기 주파수 로케이션을 식별하는 것; 식별된 주파수 로케이션에 기초하여 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 식별하는 것; 및 SS/PBCH 블록의 제1 RE와 제어 리소스 세트 #0(CORESET#0)의 제2 RE 사이에 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 식별하는 것을 하도록 구성된다. BS는 적어도 온 프로세서에 동작적으로 연결되는 송수신부를 더 포함하며, 송수신부는 사용자 장비(UE)에, 비면허 대역의 다운링크 채널을 통해 SS/PBCH 블록을 송신하도록 구성된다.

하나의 실시예에서, 0 개의 RB는, 30 kHz의 서브캐리어 간격에 기초하여 SS/PBCH 블록의 제1 RE와 CORESET #0의 제2 RE 사이의 고정 주파수 오프셋의 경우, 5160 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 8995의 GSCN 값에 해당하는 5154.24 MHz이며; 5180 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9009의 GSCN 값에 해당하는 5174.40 MHz이며; 5200 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9023의 GSCN 값에 해당하는 5194.56 MHz이며; 5220 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9037의 GSCN 값에 해당하는 5214.72 MHz이며; 5240 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9051의 GSCN 값에 해당하는 5234.88 MHz이며; 5260 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9065의 GSCN 값에 해당하는 5255.04 MHz이며; 5280 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9079의 GSCN 값에 해당하는 5175.20 MHz이며; 5300 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9093의 GSCN 값에 해당하는 5295.36 MHz이며; 5320 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9107의 GSCN 값에 해당하는 5315.52 MHz이고; 5340 MHz인 중심 주파수를 갖는 공칭 채널에 대해, 동기화 래스터 엔트리가 9121의 GSCN 값에 해당하는 5335.68 MHz이도록 결정된다.

또 다른 실시예에서, 무선 통신 시스템에서의 사용자 장비(UE)의 방법이 제공된다. 그 방법은, 기지국(BS)으로부터, 비면허 대역의 다운링크 채널을 통해 동기화 신호 및 물리적 브로드캐스트 채널 블록(SS/PBCH 블록)을 수신하는 단계; SS/PBCH 블록을 수신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는 단계로서, 주파수 로케이션은 SS/PBCH 블록의 중앙 리소스 엘리먼트(RE)와 정렬되는, 주파수 로케이션을 식별하는 단계; 식별된 주파수 로케이션에 기초하여 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 결정하는 단계; 및 SS/PBCH 블록의 제1 RE와 제어 리소스 세트 #0(CORESET#0)의 제2 RE 사이의 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 결정하는 단계를 포함한다.

다른 기술적 특징들은 다음의 도면들, 설명들 및 청구항들로부터 본 기술분야의 통상의 기술자에게 쉽사리 명확하게 될 수 있다.

아래의 발명을 실시하기 위한 구체적인 내용의 설명에 착수하기에 앞서, 본 특허 문서의 전체에 걸쳐 사용되는 특정 단어들 및 문구들의 정의들을 언급하는 것이 유리할 수 있다. "커플"이란 용어 및 그것의 파생어들은, 그들 엘리먼트들이 서로 물리적으로 접촉하든 아니든, 둘 이상의 엘리먼트들 사이의 임의의 직접 또는 간접 통신을 지칭한다. "송신한다", "수신한다" 및 "통신한다"라는 용어들뿐만 아니라 그 파생어들은 직접 통신 및 간접 통신 둘 다를 포함한다. "구비한다" 및 "포함한다"라는 용어들뿐만 아니라 그 파생어들은, 제한 없는 포함을 의미한다. "또는"이란 용어는 포함적(inclusive)이며, "및/또는"을 의미한다. "~에 연관된"이란 문구뿐만 아니라 그 파생어들은, ~를 포함한다, ~내에 포함된다, ~와 상호연결한다, ~를 담고 있다, ~내에 담긴다, ~에 또는 ~와 연결한다, ~에 또는 ~와 커플링한다, ~와 통신 가능하다, ~와 협력한다, ~를 인터리브한다, ~를 병치한다, ~에 근접된다, ~에 또는 ~와 결부된다, ~를 가진다, ~의 특성을 가진다, ~에 또는 ~와 관계를 가진다 등을 의미한다. "제어부"라는 용어는 적어도 하나의 동작을 제어하는 임의의 디바이스, 시스템 또는 그 부분을 의미한다. 이러한 제어부는 하드웨어 또는 하드웨어 및 소프트웨어 및/또는 펌웨어의 조합으로 구현될 수 있다. 임의의 특정 제어부에 연관된 기능은, 국부적으로든 또는 원격으로든, 집중형 또는 분산형일 수 있다. "~중 적어도 하나"라는 문구는, 항목들의 목록과 함께 사용될 때, 열거된 항목들 중 하나 이상의 항목들의 상이한 조합들이 사용될 수 있고 목록에서의 임의의 하나의 항목만이 필요할 수 있다는 것을 의미한다. 예를 들어, "A, B, 및 C 중 적어도 하나"는 다음의 조합들 중 임의의 것을 포함한다: A, B, C, A 및 B, A 및 C, B 및 C, 그리고 A 및 B 및 C.

더구나, 아래에서 설명되는 다양한 기능들은 하나 이상의 컴퓨터 프로그램들에 의해 구현 또는 지원될 수 있으며, 그러한 컴퓨터 프로그램들의 각각은 컴퓨터 판독가능 프로그램 코드로부터 형성되고 컴퓨터 판독가능 매체에 수록된다. "애플리케이션" 및 "프로그램"이란 용어들은 적합한 컴퓨터 판독가능 프로그램 코드에서의 구현에 적합한 하나 이상의 컴퓨터 프로그램들, 소프트웨어 컴포넌트들, 명령 세트들, 프로시저들, 함수들, 개체들(objects), 클래스들, 인스턴스들, 관련된 데이터, 또는 그 부분을 지칭한다. "컴퓨터 판독가능 프로그램 코드"라는 문구는 소스 코드, 목적 코드, 및 실행가능 코드를 포함하는 임의의 유형의 컴퓨터 코드를 포함한다. "컴퓨터 판독가능 매체"라는 문구는, ROM(read only memory), RAM(random access memory), 하드 디스크 드라이브, CD(compact disc), DVD(digital video disc), 또는 임의의 다른 유형의 메모리와 같은, 컴퓨터에 의해 액세스될 수 있는 임의의 유형의 매체를 포함한다. "비일시적" 컴퓨터 판독가능 매체가 일시적인 전기적 또는 다른 신호들을 전송하는 유선, 무선, 광학적, 또는 다른 통신 링크들을 배제한다. 비일시적 컴퓨터 판독가능 매체가 데이터가 영구적으로 저장될 수 있는 매체와 데이터가 저장되고 나중에 덮어쓰기될 수 있는 매체, 이를테면 재기입가능 광 디스크 또는 소거가능 메모리 디바이스를 포함한다.

다른 특정 단어들 및 문구들에 대한 정의들은 본 특허 문서의 전체에 걸쳐 제공된다. 본 기술분야의 통상의 기술자들은, 대부분은 아니지만 많은 경우들에서, 이러한 정의들이 이렇게 정의된 단어들 및 문구들의 이전 및 장래의 사용들에 적용된다는 것을 이해하여야 한다.

아래에서 논의되는 도 1 내지 도 23과, 본 특허 문서에서 본 개시의 원리들을 설명하는데 사용되는 다양한 실시예들은 단지 예시일 뿐이고 어떤 식으로든 본 개시의 범위를 제한하는 것으로 해석되지 않아야 한다. 본 기술분야의 통상의 기술자들은 본 개시의 원리들이 임의의 적절히 배열된 시스템 또는 디바이스로 구현될 수 있다는 것을 이해할 것이다.

다음의 문서들은 본 개시에서 충분히 언급되는 것처럼 참조에 의해 본 개시에 통합된다: 3GPP TS 38.211 v15.2.0, "NR; Physical channels and modulation;" 3GPP TS 38.212 v15.2.0, "NR; Multiplexing and Channel coding;" 3GPP TS 38.213 v15.2.0, "NR; Physical Layer Procedures for Control;" 3GPP TS 38.214 v15.2.0, "NR; Physical Layer Procedures for Data;" 3GPP TS 38.215 v15.2.0, "NR; Physical Layer Measurements;" 3GPP TS 38.321 v15.2.0, "NR; Medium Access Control (MAC) protocol specification;" 및 3GPP TS 38.331 v15.2.0, "NR; Radio Resource Control (RRC) Protocol Specification."

아래의 도 1 내지 도 3은 무선 통신 시스템들에서 그리고 직교 주파수 분할 다중화(orthogonal frequency division multiplexing)(OFDM) 또는 직교 주파수 분할 다중 접속(orthogonal frequency division multiple access)(OFDMA) 통신 기법들을 사용하여 구현되는 다양한 실시예들을 설명한다. 도 1 내지 도 3의 설명들은 상이한 실시예들이 구현될 수 있는 물리적 또는 구성적 제한들을 암시하도록 의도되지 않는다. 본 개시의 상이한 실시예들은 임의의 적절히 정렬된 통신 시스템에 구현될 수 있다.

도 1은 본 개시의 실시예들에 따른 예시적인 무선 네트워크를 도시한다. 도 1에 도시된 무선 네트워크의 실시예는 예시만을 위한 것이다. 무선 네트워크(100)의 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용될 수 있다.

도 1에 도시된 바와 같이, 무선 네트워크는 gNB(101), gNB(102), 및 gNB(103)를 포함한다. gNB(101)는 gNB(102) 및 gNB(103)와 통신한다. gNB(101)는 적어도 하나의 네트워크(130), 이를테면 인터넷(Internet), 독점 인터넷 프로토콜(Internet Protocol)(IP) 네트워크, 또는 다른 데이터 네트워크와 또한 통신한다.

gNB(102)는 gNB(102)의 커버리지 영역(120) 내의 복수의 제1 사용자 장비들(UE들)에게 네트워크(130)에 대한 무선 광대역 액세스를 제공한다. 복수의 제1 UE들은 소규모 사업장(small business)(SB)에 위치될 수 있는 UE(111); 대규모 사업장(E)에 위치될 수 있는 UE(112); WiFi 핫스폿(HS)에 위치될 수 있는 UE(113); 제1 거주지(R)에 위치될 수 있는 UE(114); 제2 거주지(R)에 위치될 수 있는 UE(115); 및 모바일 디바이스(M), 이를테면 셀 전화기, 무선 랩톱, 무선 PDA 등일 수 있는 UE(116)를 포함한다. gNB(103)는 gNB(103)의 커버리지 영역(125) 내의 제2 복수의 UE들에게 네트워크(130)에 대한 무선 광대역 액세스를 제공한다. 복수의 제2 UE들은 UE(115)와 UE(116)를 포함한다. 일부 실시예들에서, gNB들(101~103) 중 하나 이상의 eNB들은 5G, LTE, LTE-A, WiMAX, WiFi, 또는 다른 무선 통신 기법들을 사용하여 서로 그리고 UE들(111~116)과 통신할 수 있다.

네트워크 유형에 의존하여, "기지국" 또는 "BS"라는 용어는 송신 포인트(TP), 송수신 포인트(TRP), 향상된 기지국(eNodeB 또는 eNB), 5G 기지국(gNB), 매크로셀, 펨토셀, WiFi 액세스 포인트(AP), 또는 다른 무선 가능 디바이스들과 같이, 네트워크에 대한 무선 액세스를 제공하도록 구성되는 임의의 컴포넌트(또는 컴포넌트들의 모임)를 지칭할 수 있다. 기지국들은 하나 이상의 무선 통신 프로토콜들, 예컨대, 5G 3GPP 새 무선 인터페이스/액세스(NR), LTE(long term evolution), LTE-A(LTE advanced), HSPA(high speed packet access), Wi-Fi 802.11a/b/g/n/ac 등에 따라서 무선 액세스를 제공할 수 있다. 편의상, "BS"와 "TRP"라는 용어들은 원격 단말들에게 무선 액세스를 제공하는 네트워크 인프라스트럭처 컴포넌트들을 지칭하기 위해 본 특허 문서에서 교환적으로 사용된다. 또한, 네트워크 유형에 의존하여, "사용자 장비" 또는 "UE"라는 용어는 "이동국", "가입국", "원격 단말", "무선 단말", "수신 포인트", 또는 "사용자 디바이스"와 같은 임의의 컴포넌트를 지칭할 수 있다.편의상, "사용자 장비"와 "UE"라는 용어들은, UE가 모바일 디바이스(이를테면 이동 전화기 또는 스마트폰)이든 또는 기지국 디바이스(이를테면 데스크톱 컴퓨터 또는 자동 판매기)라고 일반적으로 간주되든, BS에 무선으로 액세스하는 원격 무선 장비를 지칭하기 위해 본 특허 문서에서 사용된다.

파선들은 커버리지 영역들(120 및 125)의 대략적인 범위를 나타내며, 커버리지 영역들은 예시 및 설명만을 목적으로 대략 원형으로 도시된다. gNB들에 연관되는 커버리지 영역들, 이를테면 커버리지 영역들(120 및 125)은, gNB들의 구성과 자연 및 인공 장애물에 연관된 무선 환경에서의 변화들에 의존하여, 불규칙한 형상들을 포함한, 다른 형상들을 가질 수 있다는 것이 분명히 이해되어야 한다.

아래에서 더 상세히 설명되는 바와 같이, UE들(111~116) 중 하나 이상은 어드밴스드 무선 통신 시스템에서 데이터 및 제어 정보에 대한 수신 신뢰도를 위해 회로, 프로그래밍, 또는 그것들의 조합을 포함한다. 특정한 실시예들에서, gNB들(101~103) 중 하나 이상은 어드밴스드 무선 통신 시스템에서의 효율적인 주파수 오프셋 지시를 위해, 회로, 프로그래밍, 또는 그것들의 조합을 포함한다.

도 1이 무선 네트워크의 하나의 예를 도시하지만, 다양한 변경들이 도 1에 대해 이루어질 수 있다. 예를 들어, 무선 네트워크는 임의의 수의 gNB들과 임의의 수의 UE들을 임의의 적합한 배열들로 포함할 수 있다. 또한, gNB(101)는 임의의 수의 UE들과 직접 통신하고 그들 UE들에게 네트워크(130)에 대한 무선 광대역 액세스를 제공할 수 있다. 마찬가지로, 각각의 gNB(102~103)는 네트워크(130)와 직접 통신하고 UE들에게 네트워크(130)에 대한 직접 무선 광대역 액세스를 제공할 수 있다. 게다가, gNB들(101, 102, 및/또는 103)은 다른 또는 추가적인 외부 네트워크들, 이를테면 외부 전화기 네트워크들 또는 다른 유형들의 데이터 네트워크들에 대한 액세스를 제공할 수 있다.

도 2는 본 개시의 실시예들에 따른 예시적인 gNB(102)를 도시한다. 도 2에 도시된 gNB(102)의 실시예는 예시만을 위한 것이고, 도 1의 gNB들(101 및 103)은 동일하거나 또는 유사한 구성을 가질 수 있다. 그러나, gNB들은 매우 다양한 구성들로 제공되고, 도 2는 본 개시의 범위를 gNB의 임의의 특정 구현예로 제한하지 않는다.

도 2에 도시된 바와 같이, gNB(102)는 다수의 안테나들(205a~205n), 다수의 RF 송수신부들(210a~210n), 송신(TX) 프로세싱 회로(215), 및 수신(RX) 프로세싱 회로(220)를 포함한다. gNB(102)는 제어부/프로세서(225), 메모리(230), 및 백홀 또는 네트워크 인터페이스(235)를 또한 포함한다.

RF 송수신부들(210a~210n)은, 안테나들(205a~205n)로부터, 네트워크(100)에서 UE들에 의해 송신된 신호들과 같은 착신(incoming) RF 신호들을 수신한다. RF 송수신부들(210a~210n)은 착신 RF 신호들을 다운 컨버팅하여 IF 또는 기저대역 신호들을 생성한다. IF 또는 기저대역 신호들은 RX 프로세싱 회로(220)에 전송되며, RX 프로세싱 회로는 기저대역 또는 IF 신호들을 필터링, 디코딩, 및/또는 디지털화함으로써 프로세싱된 기저대역 신호들을 생성한다. RX 프로세싱 회로(220)는 프로세싱된 기저대역 신호들을 추가의 프로세싱을 위해 제어부/프로세서(225)에 송신한다.

TX 프로세싱 회로(215)는 아날로그 또는 디지털 데이터(이를테면 음성 데이터, 웹 데이터, 이메일, 또는 대화형 비디오 게임 데이터)를 제어부/프로세서(225)로부터 수신한다. TX 프로세싱 회로(215)는 발신(outgoing) 기저대역 데이터를 인코딩, 다중화, 및/또는 디지털화하여 프로세싱된 기저대역 또는 IF 신호들을 생성한다. RF 송수신부들(210a~210n)은 TX 프로세싱 회로(215)로부터의 발신된 프로세싱된 기저대역 또는 IF 신호들을 수신하고 기저대역 또는 IF 신호들을 안테나들(205a~205n)을 통해 송신되는 RF 신호들로 업 컨버팅한다.

제어부/프로세서(225)는 gNB(102)의 전체 동작을 제어하는 하나 이상의 프로세서들 또는 다른 프로세싱 디바이스들을 포함할 수 있다. 예를 들어, 제어부/프로세서(225)는 널리 공지된 원리들에 따라서 RF 송수신부들(210a~210n), RX 프로세싱 회로(220), 및 TX 프로세싱 회로(215)에 의해 순방향 채널 신호들의 수신과 역방향 채널 신호들의 송신을 제어할 수 있다. 제어부/프로세서(225)는 더 진보된 무선 통신 기능들과 같은 추가적인 기능들 또한 지원할 수 있다. 예를 들면, 제어부/프로세서(225)는 다수의 안테나들(205a~205n)로부터의 발신 신호들을 원하는 방향으로 효과적으로 조향하기 위해 그 발신 신호들이 상이하게 가중되는 빔 포밍 또는 지향성 라우팅 동작들을 지원할 수 있다. 매우 다양한 다른 기능들 중 임의의 것이 gNB(102)에서 제어부/프로세서(225)에 의해 지원될 수 있다.

제어부/프로세서(225)는 OS와 같이 메모리(230)에 상주하는 프로그램들 및 다른 프로세스들을 또한 실행할 수 있다. 제어부/프로세서(225)는 실행 프로세스에 의해 요구되는 대로 메모리(230) 속으로 또는 그 메모리 밖으로 데이터를 이동시킬 수 있다.

제어부/프로세서(225)는 백홀 또는 네트워크 인터페이스(235)에 또한 커플링된다. 백홀 또는 네트워크 인터페이스(235)는 gNB(102)가 백홀 연결을 통해 또는 네트워크를 통해 다른 디바이스들 또는 시스템들과 통신하는 것을 허용한다. 인터페이스(235)는 임의의 적합한 유선 또는 무선 연결(들)을 통한 통신들을 지원할 수 있다. 예를 들어, gNB(102)가 셀룰러 통신 시스템의 일부(이를테면 5G, LTE, 또는 LTE-A를 지원하는 것)로서 구현될 때, 인터페이스(235)는 gNB(102)가 유선 또는 무선 백홀 연결을 통해 다른 gNB들과 통신하는 것을 허용할 수 있다. gNB(102)가 액세스 포인트로서 구현될 때, 인터페이스(235)는 gNB(102)가 유선 또는 무선 로컬 영역 네트워크를 통해 또는 더 큰 네트워크(이를테면 인터넷)에의 유선 또는 무선 연결을 통해 통신하는 것을 허용할 수 있다. 인터페이스(235)는 유선 또는 무선 연결을 통한 통신들을 지원하는 임의의 적합한 구조체, 이를테면 이더넷 또는 RF 송수신부를 포함한다.

메모리(230)는 제어부/프로세서(225)에 커플링된다. 메모리(230)의 일부는 RAM을 포함할 수 있고, 메모리(230)의 다른 일부는 플래시 메모리 또는 다른 ROM을 포함할 수 있다.

도 2가 gNB(102)의 하나의 예를 도시하지만, 다양한 변경들이 도 2에 대해 이루어질 수 있다. 예를 들어, gNB(102)는 도 2에 도시된 임의의 수의 각각의 컴포넌트를 포함할 수 있다. 특정 예로서, 액세스 포인트가 다수의 인터페이스들(235)을 포함할 수 있고, 제어부/프로세서(225)는 상이한 네트워크 주소들 사이에서 데이터를 라우팅하는 라우팅 기능들을 지원할 수 있다. 다른 특정 예로서, TX 프로세싱 회로(215)의 단일 인스턴스와 RX 프로세싱 회로(220)의 단일 인스턴스를 포함하는 것으로서 도시되지만, gNB(102)는 각각의 것의 다수의 인스턴스들을 (이를테면 RF 송수신부 당 하나) 포함할 수 있다. 또한, 도 2의 다양한 컴포넌트들은 조합되거나, 더 세분되거나, 또는 생략될 수 있고 추가적인 컴포넌트들이 특정 요구에 따라 추가될 수 있다. 도 2에 예시된 gNB(102)는 도 22에 예시된 gNB(2200)에 해당할 수 있다. 예를 들어, 제어부/프로세서(225)는 프로세서(2210)에 해당할 수 있다.

도 3은 본 개시의 실시예들에 따른 예시적인 UE(116)를 도시한다. 도 3에 도시된 UE(116)의 실시예는 예시만을 위한 것이고, 도 1의 UE들(111~115)은 동일하거나 또는 유사한 구성을 가질 수 있다. 그러나, UE들은 매우 다양한 구성들로 제공되고, 도 3은 본 개시의 범위를 UE의 임의의 특정 구현예로 제한하지 않는다.

도 3에 도시된 바와 같이, UE(116)는 안테나(305), 무선 주파수(radio frequency)(RF) 송수신부(310), TX 프로세싱 회로(315), 마이크로폰(320), 및 수신(RX) 프로세싱 회로(325)를 포함한다. UE(116)는 스피커(330), 프로세서(340), 입출력(I/O) 인터페이스(IF)(345), 터치스크린(350), 디스플레이(355), 및 메모리(360)를 또한 포함한다. 메모리(360)는 운영 체제(operating system)(OS)(361)와 하나 이상의 애플리케이션들(362)을 포함한다.

RF 송수신부(310)는, 안테나(305)로부터, 네트워크(100)의 gNB에 의해 송신된 착신 RF 신호를 수신한다. RF 송수신부(310)는 착신 RF 신호를 다운 컨버팅하여 중간 주파수(intermediate frequency)(IF) 또는 기저대역 신호를 생성한다. IF 또는 기저대역 신호는 RX 프로세싱 회로(325)에 전송되며, RX 프로세싱 회로는 기저대역 또는 IF 신호를 필터링, 디코딩, 및/또는 디지털화함으로써 프로세싱된 기저대역 신호를 생성한다. RX 프로세싱 회로(325)는 프로세싱된 기저대역 신호를 추가의 프로세싱을 위해 스피커(330)(이를테면 음성 데이터 용)에 또는 프로세서(340)(이를테면 웹 브라우징 데이터 용)에 송신한다.

TX 프로세싱 회로(315)는 마이크로폰(320)으로부터의 아날로그 또는 디지털 음성 데이터 또는 프로세서(340)로부터의 다른 발신 기저대역 데이터(이를테면 웹 데이터, 이메일, 또는 대화형 비디오 게임 데이터)를 수신한다. TX 프로세싱 회로(315)는 발신 기저대역 데이터를 인코딩, 다중화, 및/또는 디지털화하여 프로세싱된 기저대역 또는 IF 신호를 생성한다. RF 송수신부(310)는 TX 프로세싱 회로(315)로부터 발신된 프로세싱된 기저대역 또는 IF 신호를 수신하고 기저대역 또는 IF 신호를 안테나(305)를 통해 송신되는 RF 신호로 업 컨버팅한다.

프로세서(340)는 하나 이상의 프로세서들 또는 다른 프로세싱 디바이스들을 포함할 수 있고 UE(116)의 전체 동작을 제어하기 위하여 메모리(360)에 저장된 OS(361)를 실행할 수 있다. 예를 들어, 프로세서(340)는 널리 공지된 원리들에 따라서 RF 송수신부(310), RX 프로세싱 회로(325), 및 TX 프로세싱 회로(315)에 의해 순방향 채널 신호들의 수신과 역방향 채널 신호들의 송신을 제어할 수 있다. 일부 실시예들에서, 프로세서(340)는 적어도 하나의 프로세서 또는 마이크로제어기를 포함한다.

프로세서(340)는 빔 관리를 위한 프로세스들과 같이, 메모리(360)에 상주하는 다른 프로세스들 및 프로그램들을 또한 실행할 수 있다. 프로세서(340)는 실행 프로세스에 의해 요구되는 대로 메모리(360) 속으로 또는 그 메모리 밖으로 데이터를 이동시킬 수 있다. 일부 실시예들에서, 프로세서(340)는 OS(361)에 기초하여 또는 gNB들 또는 오퍼레이터로부터 수신된 신호들에 응답하여 애플리케이션들(362)을 실행하도록 구성된다. 프로세서(340)는 I/O 인터페이스(345)에 또한 커플링되며, I/O 인터페이스는 UE(116)에게 다른 디바이스들, 이를테면 랩톱 컴퓨터들 및 핸드헬드 컴퓨터들에 연결하는 능력을 제공한다. I/O 인터페이스(345)는 이들 액세서리들과 프로세서(340) 사이의 통신 경로이다.

프로세서(340)는 터치스크린(350) 및 디스플레이(355)에 또한 커플링된다. UE(116)의 오퍼레이터는 터치스크린(350)을 사용하여 데이터를 UE(116)에 입력할 수 있다. 디스플레이(355)는 액정 디스플레이, 발광 다이오드 디스플레이, 또는 이를테면 웹 사이트로부터의 텍스트 및/또는 적어도 제한된 그래픽을 렌더링할 수 있는 다른 디스플레이일 수 있다.

메모리(360)는 프로세서(340)에 커플링된다. 메모리(360)의 일부는 랜덤 액세스 메모리(RAM)를 포함할 수 있고, 메모리(360)의 다른 일부는 플래시 메모리 또는 다른 판독전용 메모리(ROM)를 포함할 수 있다.

도 3이 UE(116)의 하나의 예를 도시하지만, 다양한 변경들이 도 3에 대해 이루어질 수 있다. 예를 들어, 도 3에서의 다양한 컴포넌트들은 조합되거나, 더 세분되거나, 또는 생략될 수 있고 추가적인 컴포넌트들이 특정 요구에 따라 추가될 수 있다. 특정 예로서, 프로세서(340)는 다수의 프로세서들, 이를테면 하나 이상의 중앙 프로세싱 유닛들(CPU들)과 하나 이상의 그래픽 프로세싱 유닛들(graphics processing units)(GPU들)로 나누어질 수 있다. 또한, 도 3이 모바일 전화기 또는 스마트폰으로서 구성되는 UE(116)를 예시하지만, UE들은 다른 유형들의 모바일 또는 정지 디바이스들로서 동작하도록 구성될 수 있다. 도 3에 예시된 UE(116)는 도 23에 예시된 UE(2300)에 해당할 수 있다. 예를 들어, 프로세서(340)는 프로세서(2310)에 해당할 수 있다.

본 개시는 대체로 무선 통신 시스템들에 관한 것이고, 더 구체적으로는, 기지국과 송신하는 사용자 장비(UE)에 대한 소비 전력을 줄이는 것에 그리고 이중 연결성을 갖는 동작을 위한 물리적 다운링크 제어 채널들(physical downlink control channels)(PDCCH들)의 UE로의 송신들 및 그 UE로부터의 수신들에 관한 것이다. 통신 시스템이 기지국 또는 하나 이상의 송신 지점들로부터 UE들로의 송신들을 말하는 다운링크(DL)와 UE들로부터 기지국으로의 또는 하나 이상의 수신 지점들로의 송신들을 말하는 업링크(UL)를 포함한다.

셀 상의 DL 시그널링을 위한 또는 UL 시그널링을 위한 시간 유닛이 슬롯이라고 지칭될 수 있고 하나 이상의 심볼들을 포함할 수 있다. 심볼이 추가적인 시간 유닛으로서 또한 역할을 할 수 있다. 주파수(또는 대역폭(BW)) 유닛이 리소스 블록(resource block)(RB)이라고 지칭된다. 하나의 RB는 다수의 서브캐리어들(SC들)을 포함한다. 예를 들어, 슬롯이 14 개 심볼들을 포함할 수 있으며, 1 밀리초 또는 0.5 밀리초의 지속기간을 가질 수 있고, RB가 180 kHz 또는 360 kHz의 BW를 가질 수 있고 각각 15 kHz 또는 30 kHz의 인터-SC 간격을 갖는 12 개 SC들을 포함할 수 있다.

DL 신호들은 정보 콘텐츠를 운반하는 데이터 신호들, DL 제어 정보(DL control information)(DCI) 포맷들을 운반하는 제어 신호들, 및 파일럿 신호들이라고도 알려진 기준 신호들(reference signals)(RS)을 포함한다. gNB가 각각의 물리적 DL 공유 채널들(physical DL shared channels)(PDSCH들) 또는 물리적 DL 제어 채널들(PDCCH들)을 통해 데이터 정보(예컨대, 전송 블록들) 또는 DCI 포맷을 송신할 수 있다. gNB가 채널 상태 정보(channel state information) RS(CSI-RS) 및 복조 RS(DMRS)를 포함하는 다수의 유형들 중 하나 이상의 유형의 RS를 송신할 수 있다. CSI-RS는 UE들이 채널 상태 정보(CSI)를 측정하기 위해 또는 이동성 지원에 관련된 것들과 같은 다른 측정들을 수행하기 위해 의도된다. DMRS가 각각의 PDCCH 또는 PDSCH의 BW에서만 송신될 수 있고 UE가 데이터 또는 제어 정보를 복조하기 위해 DMRS를 사용할 수 있다.

UL 신호들은 정보 콘텐츠를 운반하는 데이터 신호들, UL 제어 정보(UL control information)(UCI)를 운반하는 제어 신호들, 및 RS를 또한 포함한다. UE가 각각의 물리적 UL 공유 채널(PUSCH) 또는 물리적 UL 제어 채널(PUCCH)을 통해 데이터 정보(예컨대, 전송 블록들) 또는 UCI를 송신한다. UE가 데이터 정보와 UCI를 동시에 송신할 때, UE는 그것들 둘 다를 PUSCH에서 다중화하거나 또는 그것들을 각각의 PUSCH 및 PUCCH에서 따로따로 송신할 수 있다. UCI는 UE에 의한 데이터 전송 블록들(TB들)의 올바른 또는 부정확한 검출을 지시하는 HARQ-ACK(hybrid automatic repeat request acknowledgement) 정보, UE가 UE의 버퍼에 데이터를 갖는지의 여부를 지시하는 스케줄링 요청(scheduling request)(SR), 및 UE에 대한 PDSCH 또는 PDCCH 송신들의 링크 적응을 수행하기 위해 gNB가 적절한 파라미터들을 선택하는 것을 가능하게 하는 CSI 보고들을 포함한다.

UE로부터의 CSI 보고가, 미리 결정된 블록 에러 레이트(block error rate)(BLER), 이를테면 10% BLER을 갖는 데이터 TB를 UE가 검출하기 위한 변조 및 코딩 스킴(modulation and coding scheme)(MCS)을 gNB에게 알리는 채널 품질 지시자(channel quality indicator)(CQI), UE에의 시그널링을 프리코딩하는 방법을 gNB에게 알리는 프리코딩 매트릭스 지시자(precoding matrix indicator)(PMI), 및 PDSCH에 대한 송신 랭크를 지시하는 랭크 지시자(rank indicator)(RI)를 포함할 수 있다. UL RS는 DMRS와 사운딩 RS(SRS)를 포함한다. DMRS는 각각의 PUSCH 또는 PUCCH 송신의 BW에서만 송신된다. gNB가 각각의 PUSCH 또는 PUCCH에서의 정보를 복조하기 위해 DMRS를 사용할 수 있다. SRS는 gNB에 CSI를 제공하기 위해, 그리고, TDD 또는 유연한 듀플렉스 시스템의 경우, DL 송신들을 위한 PMI를 또한 제공하기 위해 UE에 의해 송신된다. UL DMRS 또는 SRS 송신이, 예를 들어, 자도프-추(Zadoff-Chu)(ZC) 시퀀스의 또는, 일반적으로, CAZAC 시퀀스의 송신에 기초할 수 있다.

DL 송신들과 UL 송신들은 DFT-spread-OFDM으로서 알려진 DFT 프리코딩을 사용하는 변종을 포함하여 OFDM(orthogonal frequency division multiplexing) 파형에 기초할 수 있다.

도 4는 본 개시의 실시예들에 따른 OFDM을 사용하는 예시적인 송신기 구조(400)를 도시한다. 도 4에 도시된 송신기 구조(400)의 실시예가 예시만을 위한 것이다. 도 4에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

정보 비트들, 이를테면 DCI 비트들 또는 데이터 비트들(410)이, 인코더(420)에 의해 인코딩되며, 레이트 매처(430)에 의해 배정(assignment)된 시간/주파수 리소스들에 레이트 매칭되고 변조기(440)에 의해 변조된다. 그 뒤에, 변조된 인코딩된 심볼들 및 DMRS 또는 CSI-RS(450)는 SC 매핑 유닛(465)에 의해 SC들(460)에 매핑되며, 역 고속 푸리에 변환(inverse fast Fourier transform)(IFFT)이 필터(470)에 의해 수행되며, CP(cyclic prefix)가 CP 삽입 유닛(미도시)에 의해 추가되고, 결과적인 신호가 필터(480)에 의해 필터링되고 무선 주파수(RF) 유닛(490)에 의해 송신된다.

도 5는 본 개시의 실시예들에 따른 OFDM을 사용하는 예시적인 수신기 구조(500)를 도시한다. 도 5에 도시된 수신기 구조(500)의 일 실시예가 예시만을 위한 것이다. 도 5에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

수신된 신호(510)가 필터(520)에 의해 필터링되며, CP 제거 유닛이 CP(530)를 제거하며, 필터(540)가 고속 푸리에 변환(FFT)을 적용하며, SC들 디매핑 유닛(550)이 BW 선택기 유닛(555)에 의해 선택된 SC들을 디매핑하며, 수신된 심볼들이 채널 추정 및 복조 유닛(560)에 의해 복조되며, 레이트 디매처(de-matcher)(570)가 레이트 매칭을 복원하고, 디코더(580)는 결과적인 비트들을 디코딩하여 정보 비트들(590)을 제공한다.

UE가 하나의 슬롯에서 다수의 후보 DCI 포맷들을 디코딩하기 위해 각각의 잠재적 PDCCH 송신들을 위한 다수의 후보 로케이션들을 통상적으로 모니터링한다. PDCCH 후보들을 모니터링하는 것은 UE가 수신하도록 구성되는 DCI 포맷들에 따라 PDCCH 후보를 수신하고 디코딩하는 것을 의미한다. UE가 DCI 포맷의 올바른 검출을 확인하기 위하여 DCI 포맷이 CRC(cyclic redundancy check) 비트들을 포함한다. DCI 포맷 유형이 CRC 비트들을 스크램블링하는 RNTI(radio network temporary identifier)에 의해 식별된다. PDSCH 또는 PUSCH를 단일 UE에 스케줄링하는 DCI 포맷의 경우, RNTI는 셀 RNTI(C-RNTI)일 수 있고 UE 식별자로서 역할을 할 수 있다.

시스템 정보(SI)를 운반하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI은 SI-RNTI일 수 있다. 랜덤 액세스 응답(random-access response)(RAR)을 제공하는 PDSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 RA-RNTI일 수 있다. UE가 서빙 gNB와의 무선 리소스 제어(RRC) 연결을 확립하기 전에 단일 UE에 대해 PDSCH 또는 PUSCH를 스케줄링하는 DCI 포맷의 경우, RNTI는 임시 C-RNTI(TC-RNTI)일 수 있다. TPC 커맨드들을 UE들의 그룹에 제공하는 DCI 포맷의 경우, RNTI는 TPC-PUSCH-RNTI 또는 TPC-PUCCH-RNTI일 수 있다. 각각의 RNTI 유형은 RRC 시그널링과 같은 상위 계층 시그널링을 통해 UE에 대해 구성될 수 있다. UE로의 PDSCH 송신을 스케줄링하는 DCI 포맷이 DL DCI 포맷 또는 DL 배정이라 또한 지칭되는 한편 UE로부터의 PUSCH 송신을 스케줄링하는 DCI 포맷은 또한 UL DCI 포맷 또는 UL 허가(grant)라고 한다.

PDCCH 송신이 물리적 RB들(PRB들)의 세트 내에 있을 수 있다. gNB가 PDCCH 수신들을 위해, 리소스 세트들이라고도 하는 PRB들의 하나 이상의 세트들을 UE에 구성할 수 있다. PDCCH 송신이 제어 리소스 세트에 스케줄링되는 제어 채널 엘리먼트들(control channel elements)(CCE들)에서 될 수 있다. UE가, PDSCH 수신 또는 PUSCH 송신을 스케줄링하기 위한 UE 특정 RRC 시그널링에 의해 UE에 구성되는, C-RNTI와 같은 RNTI에 의해 스크램블링된 CRC를 갖는 DCI 포맷이 있는 PDCCH 후보들을 위한 UE 특정 탐색 공간(UE-specific search space)(USS)과, 다른 RNTI들에 의해 스크램블링된 CRC를 갖는 DCI 포맷들이 있는 PDCCH 후보들을 위한 공통 탐색 공간(common search space)(CSS)과 같은 탐색 공간에 기초하여 PDCCH 수신을 위한 CCE들을 결정한다. UE로의 PDCCH 송신을 위해 사용될 수 있는 CCE들의 세트가 PDCCH 후보 로케이션을 정의한다. 제어 리소스 세트의 성질이 PDCCH 수신을 위한 DMRS 안테나 포트의 준 코로케이션(quasi co-location) 정보를 제공하는 송신 구성 지시(transmission configuration indication)(TCI) 상태이다.

도 6은 본 개시의 실시예들에 따른 DCI 포맷을 위한 예시적인 인코딩 프로세스(600)를 도시한다. 도 6에 도시된 인코딩 프로세스(600)의 실시예가 예시만을 위한 것이다. 도 6에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

gNB가 각각의 PDCCH에서 각각의 DCI 포맷을 따로따로 인코딩하고 송신한다. RNTI가 UE가 DCI 포맷을 식별하는 것을 가능하게 하기 위하여 DCI 포맷 코드워드의 CRC를 마스킹한다. 예를 들어, CRC와 RNTI는, 예를 들어, 16 개 비트들 또는 24 개 비트들을 포함할 수 있다. DCI 포맷 비트들(610)(코딩되지 않음)의 CRC는 CRC 계산기(620)를 사용하여 결정되고, 그 CRC는 CRC 비트들과 RNTI 비트들(640) 사이에 배타적 OR(XOR) 연산 유닛(630)을 사용하여 마스킹된다. XOR 연산은 XOR(0,0) = 0, XOR(0,1) = 1, XOR(1,0) = 1, XOR(1,1) = 0으로서 정의된다. 마스킹된 CRC 비트들은 CRC 첨부 유닛(650)을 사용하여 DCI 포맷 정보 비트들에 첨부된다. 인코더(660)가 채널 코딩(이를테면 꼬리물기(tail-biting) 콘볼루션 코딩 또는 극 코딩(polar coding))을 수행하고, 레이트 매처(670)에 의한 할당된 리소스들로의 레이트 매칭이 뒤따른다. 인터리빙 및 변조 유닛들(680)은 인터리빙 및 변조, 이를테면 QPSK를 적용하고, 출력 제어 신호(690)는 송신된다.

도 7은 본 개시의 실시예들에 따른 UE와 함께 사용하기 위한 DCI 포맷을 위한 예시적인 디코딩 프로세스(700)를 도시한다. 도 7에 도시된 디코딩 프로세스(700)의 실시예가 예시만을 위한 것이다. 도 7에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

수신된 제어 신호(710)가 복조기 및 디인터리버(720)에 의해 복조 및 디인터리빙된다. gNB 송신기에서 적용된 레이트 매칭이 레이트 매처(730)에 의해 복원되고, 결과적인 비트들은 디코더(740)에 의해 디코딩된다. 디코딩 후, CRC 추출기(750)가 CRC 비트들을 추출하고 DCI 포맷 정보 비트들(760)을 제공한다. DCI 포맷 정보 비트들은 (적용 가능할 때) RNTI(780)와의 XOR 연산에 의해 마스킹해제되고(770) CRC 체크가 유닛(790)에 의해 수행된다. CRC 체크가 성공할 때(체크섬이 영일 때), DCI 포맷 정보 비트들은 유효한 것으로 간주된다. CRC 체크가 성공하지 못할 때, DCI 포맷 정보 비트들은 무효한 것으로 간주된다.

LTE와는 달리, NR은 동기화 신호들/물리적 브로드캐스트 채널 블록들(SS/PBCH 블록 또는 SSB)의 유연한 주파수 할당과, 나머지 시스템 정보(remaining system information)(RMSI)와 같은 공통 제어 정보의 송신을 스케줄링하는 물리적 다운링크 제어 채널(PDCCH)을 모니터링하기 위한 제어 리소스 세트(CORESET)를 지원하고, SS/PBCH 블록의 최저 리소스 엘리먼트(RE)와 RMSI를 위한 CORESET의 최저 RE 사이의 주파수 오프셋의 지시는 해당 SS/PBCH 블록에서 PBCH에 의해 운반되는 패이로드에 포함된다.

주파수 오프셋의 결정은, 채널 래스터가 작은 것으로서 결정되고 네트워크 관점에서 채널이 임의의 채널 래스터에 위치될 수 있다는 가정에 기초한다. 한편, 셀 정의 SS/PBCH 블록이 미리 정의된 동기화 래스터 상에 위치되는데, 동기화 래스터 사이의 간격은 채널 래스터보다 훨씬 더 크다. 동기화 래스터는 SS/PBCH 블록의 중앙 RE와 정렬된 주파수 로케이션으로서 이해되고, 채널 래스터는 채널의 중앙 RE와 정렬된 주파수 로케이션으로서 이해된다.

도 8은 본 개시의 실시예들에 따른 SSB와 CORESET 사이의 예시적인 다중화 패턴(800)을 도시한다. 도 8에 도시된 다중화 패턴(800)의 일 실시예가 예시만을 위한 것이다. 도 8에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

주파수 오프셋은 RB 레벨 오프셋 및 RE 레벨 오프셋에 의해 표현될 수 있는데, RB 레벨 오프셋은 SS/PBCH 블록 및 RMSI를 위한 CORESET의 다중화 패턴, RMSI를 위한 CORESET에 대한 심볼 수, 및 RMSI를 위한 CORESET의 대역폭을 이용하여 공동으로 코딩되며, 다중화 패턴은 도 8에 예시된 바와 같은 미리 정의된 세 개의 패턴들 중 하나일 수 있는 반면, RE 레벨 오프셋은 다른 필드를 사용하여 별도로 코딩된다.

도 9는 본 개시의 실시예들에 따른 주파수 오프셋(900)에 대한 예시적인 결정을 도시한다. 도 9에 도시된 주파수 오프셋(900)의 일 실시예가 예시만을 위한 것이다. 도 9에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

SSB와 CORESET 사이의 주파수 오프셋을 결정하는 방법의 예시(이를테면 패턴 1의 경우)가 도 9에서 주어진다.

도 10은 본 개시의 실시예들에 따른 채널 래스터들(1000)에 대한 제한된 범위를 갖는 예시적인 채널을 도시한다. 도 10에 도시된 채널 래스터들(1000)에 대한 제한된 범위를 갖는 채널의 일 실시예가 예시만을 위한 것이다. 도 10에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

NR 이후에서는, 채널이 주파수 도메인에서 임의적으로(arbitrarily) 할당되지 않을 수 있도록 채널 래스터 상에 주어진 일부 제한들과 같이, NR에서 정의된 채널들만큼 유연하지 않는 채널 유형이 있을 수 있다. 예를 들어, 주어진 대역에 대해, 도 10에 예시된 바와 같이, 채널 래스터는 주파수 도메인에서 작은 범위로 제한될 수 있다.

이 채널 유형은 채널화에 제한을 제공하는 규정된 또는 현존 무선 접속 기술(radio access technology)(RAT)이 존재하는 비면허 대역, 또는 사이드링크 대역, 또는 공유 스펙트럼 중 적어도 하나일 수 있다.

이 유형의 채널 래스터 설계를 갖는 대역들의 경우, SS/PBCH 블록과 RMSI를 위한 CORESET 사이의 주파수 오프셋을 결정함에 있어서 NR의 지시 수법을 재사용하는 것은 비트 낭비일 수 있는데, 유연성이 현저히 감소되기 때문이다. 주파수 오프셋 지시 상에 구성들을 저장하는 것은 그들 대역들에 대한 독점적인 특징들을 처리하기 위한 것과 같이, PBCH의 콘텐츠에서의 다른 필요한 지시에 도움이 될 수 있다. 그래서, 이 유형의 채널 래스터 설계를 이용하여 대역들에 대한 주파수 오프셋에 대해 새로운 지시 방법을 정의하는 것이 필요하다.

본 개시는 주파수 오프셋의 어드밴스드 지시 방법에 초점을 맞추어, NR에서의 지시 방법과 비교하여 비트들을 절약하는 것을 목표로 한다.

본 개시는 미리 정의된 작은 주파수 범위로 제한되는 채널 래스터를 갖는 대역 유형에 대한 주파수 오프셋의 어드밴스드 지시 방법에 초점을 맞춘다. 이 유형의 대역들 중 각각의 대역에 대해, 채널 래스터는 대역 당 미리 정의된 값 세트, 이를테면 M이 미리 정의된 세트의 사이즈인 {R_0, R_1, ..., R_{M-1}}로부터 선택될 수 있다.

하나의 예에서, 채널 래스터들은 균일한 간격들을 가지고, 채널 래스터들 중 하나의 채널 래스터는 기준으로서 선택될 수 있으며, 이를테면 미리 정의된 값 세트가

로서 표시될 수 있으며, 여기서

R_CH는 균일한 간격이며, R_ref는 기준 채널 래스터이고, M_1+M_2+1 = M이다. 하나의 하위 예에서, R_ref는 채널의 해당 리소스 블록 그리드가 연관된 SS/PBCH 블록의 리소스 블록 그리드와 정렬되도록 선택된다.

하나의 실시예에서, 주파수 오프셋이 SS/PBCH 블록의 최저 RE와 Type0-PDCCH(예컨대, 나머지 최소 시스템 정보(RMSI), 브로드캐스트 다른 시스템 정보(other system information)(OSI), 페이징, 또는 랜덤 액세스 응답(RAR) 중 적어도 하나)를 모니터링하기 위한 공통 탐색 공간에 대한 CORESET #0의 최저 RE 사이의 차이로서 정의되며, CORESET #0는 채널 대역폭 내로 제한되며, 채널은 제한된 채널 래스터 세트 중 하나의 채널 래스터 상에 할당된다.

이러한 실시예에서, BW_CORESET는 CORESET #0의 대역폭(BW)으로서 표시되며, BW_SSB는 SS/PBCH 블록의 BW로서 표시되며, BW_CH는 CORESET #0를 포함하는 공칭 채널의 BW로서 표시되며, SCS_CORESET는 CORESET #0의 서브캐리어 간격(SCS)으로서 표시되고, SCS_SSB는 SS/PBCH 블록의 SCS로서 표시된다.

하나의 예에서, 이 실시예의 접근법들 및 예들의 조합은 주어진 대역 또는 주어진 대역의 주파수 범위(예컨대, 주어진 대역의 지원된 채널 서브세트)에 대해 지원될 수 있다.

하나의 예에서, 주파수 오프셋이 RB 레벨 주파수 오프셋(

F2) 및 RE 레벨 주파수 오프셋(

F1)에 의해 결정될 수 있으며, 여기서 RB는 CORESET #0에서 모니터링되는 PDCCH의 SCS로 표현되며, RE는 기준 SCS에 있고, RE 레벨 주파수 오프셋이 음이 아닌 값을 취하도록 정의된다.

이러한 예에서, 공칭 채널에 대해 지원되는 채널 래스터들 중 각각의 채널 래스터는 R_ref -

로서 표현될 수 있으며, R_ref는 R_ref 상에 위치된 채널의 해당 리소스 블록 그리드가 동기화 래스터 상에 위치된 SS/PBCH 블록의 리소스 블록 그리드와 정렬되는 기준 주파수 로케이션이고,

이다. 공칭 채널에 대해 지원되는 채널 래스터들에 대한 모든 R_ref의 세트는 S_ref로서 표시될 수 있다.

기준 SCS의 하나의 예에서, 주어진 대역에 대해 CORESET #0에서 모니터링되는 PDCCH에 대해 지원되는 최저 SCS가 있을 수 있고, RE 레벨 주파수 오프셋은 {0, 1, ..., 12*R_SCS_CORESET-1} 중 하나일 수 있으며, 여기서 R_SCS_CORESET는 주어진 해당 대역에 대해 CORESET #0에서 모니터링되는 PDCCH에 대해 지원되는 최대 SCS와 최저 SCS 사이의 비율이다.

기준 SCS의 다른 예에서, 주어진 대역에 대해 CORESET #0에서 모니터링되는 PDCCH의 SCS가 있을 수 있고, RE 레벨 주파수 오프셋은 {0, 1, ..., 11} 중 하나일 수 있다. 하나의 사례에서, SS/PBCH 블록의 SCS가 CORESET #0에서 모니터링되는 PDCCH의 SCS와 동일 것으로 고정되면, RE 레벨 주파수 오프셋은 {0, 1, ..., 11} 중 하나일 수 있다.

도 11은 본 개시의 실시예들에 따른 패턴 2 및 패턴 3에 대한 예시적인 주파수 오프셋 지시(100)를 도시한다. 도 11에 도시된 주파수 오프셋 지시(1100)의 일 실시예가 예시만을 위한 것이다. 도 11에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

패턴 2 또는 패턴 3에 대한 주파수 오프셋 지시의 하나의 예에서, SS/PBCH 블록 및 연관된 CORESET #0는 둘 다 비면허 스펙트럼에 대한 20 MHz와 같이 공칭 채널(예컨대, 도 11에 예시된 바와 같이) 내로 제한된다. 지시 방법은 NR 동작과 유사한데, SS/PBCH 블록의 상대 로케이션 및 연관된 CORESET #0이 패턴 2 또는 패턴 3에서의 채널 로케이션에 관련이 없는 것으로서 구성될 수 있기 때문이다.

예를 들면, RB 레벨 오프셋(

F2)은 다음 중 하나로서 결정된다: 패턴 3에서의 서브캐리어 오프셋

F1 = 0 이고 SCS_SSB = SCS_RMSI 이면 {BW_CORESET, -BW_SSB}; 패턴 3에서의 서브캐리어 오프셋

이고 SCS_SSB = SCS_RMSI 이면 {BW_CORESET, -BW_SSB-1}; 패턴 2에서의 서브캐리어 오프셋

F1 = 0 이고

이면 {BW_CORESET+1, -BW_SSB*SCS_SSB/SCS_RMSI-1}; 또는 패턴 2에서의 서브캐리어 오프셋

F1≠0 이고 SCS_SSB ≠ SCS_RMSI 이면 {BW_CORESET+1, -BW_SSB*SCS_SSB/SCS_RMSI-2}.

도 12는 본 개시의 실시예들에 따른 패턴 2 및 패턴 3에 대한 다른 예시적인 주파수 오프셋 지시(1200)를 도시한다. 도 12에 도시된 주파수 오프셋 지시(1200)의 일 실시예가 예시만을 위한 것이다. 도 12에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

패턴 2 또는 패턴 3에 대한 주파수 오프셋 지시의 다른 예에서, SS/PBCH 블록 및 연관된 CORESET #0의 각각은 도 12에 예시된 바와 같이, 별도의 공칭 채널 (이를테면 비면허 스펙트럼에 대해 20 MHz) 내로 제한된다.

하나의 예를 들면, 만일 CORESET #0를 포함하는 공칭 채널에 대한 RB들의 수가 짝수이며, CORESET #0는 그 CORESET를 포함하는 공칭 채널과 중심 정렬된 것으로서 구성될 수 있으면, RB 레벨 오프셋

F2는: R_sync-R_ref1_CORESET+BW_CORESET/2-BW_SSB*SCS_SSB/SCS_CORESET/2; 또는 R_sync-R_ref2_CORESET+BW_CORESET/2-BW_SSB*SCS_SSB/SCS_CORESET/2 중 하나로서 결정될 수 있으며, 여기서 R_sync는 SS/PBCH 블록이 위치되는 사용된 동기화 래스터이며, R_ref1_CORESET는 CORESET #0를 포함하는 공칭 채널이 위치되는 그리고 해당 RB 그리드가 조건이 R_ref1_CORESET < R_sync인 동기화 래스터 R_sync 상에 위치된 SS/PBCH 블록과 정렬되는 사용된 채널 래스터이고, R_ref2_CORESET는 CORESET #0를 포함하는 공칭 채널이 위치되는 그리고 해당 RB 그리드가 조건이 R_ref2_CORESET > R_sync인 동기화 래스터 R_sync 상에 위치된 SS/PBCH 블록과 정렬되는 사용된 채널 래스터이다.

하나의 사례에서, CORESET #0는 CORESET를 포함하는 공칭 채널의 에지와 정렬된 것으로서 구성될 수 있고 그 에지가 주파수에서 SS/PBCH 블록에 더 가까운 것이면(예컨대, CORESET #0가 SS/PBCH 블록보다 높은 주파수 범위로 다중화되면 채널 BW의 첫번째 RB의 최저 RE, 또는 CORESET #0가 SS/PBCH 블록보다 낮은 주파수 범위로 다중화되면 채널 BW의 마지막 RB의 최고 RE이면), RB 레벨 오프셋

F2는: R_sync-R_ref1_CORESET+BW_CH/2-BW_SSB*SCS_SSB/SCS_CORESET/2; 또는 R_sync-R_ref2_CORESET+BW_CH/2-BW_SSB*SCS_SSB/SCS_CORESET/2 중 하나로서 결정될 수 있으며, 여기서 R_sync는 SS/PBCH 블록이 위치되는 사용된 동기화 래스터이며, R_ref1_CORESET는 CORESET #0를 포함하는 공칭 채널이 위치되는 그리고 해당 RB 그리드가 조건이 R_ref1_CORESET < R_sync인 동기화 래스터 R_sync 상에 위치된 SS/PBCH 블록과 정렬되는 사용된 채널 래스터이고, R_ref2_CORESET는 CORESET #0를 포함하는 공칭 채널이 위치되는 그리고 해당 RB 그리드가 조건이 R_ref2_CORESET > R_sync인 동기화 래스터 R_sync 상에 위치된 SS/PBCH 블록과 정렬되는 사용된 채널 래스터이다.

하나의 사례에서, CORESET #0는 CORESET를 포함하는 공칭 채널의 에지로부터 1 개 RB 떨어져 있는 것으로 구성될 수 있고 그 에지가 주파수에서 SS/PBCH 블록에 더 가까운 것이고(예컨대, CORESET #0가 SS/PBCH 블록보다 높은 주파수 범위로 다중화되면 채널 BW의 첫번째 RB의 최저 RE, 또는 CORESET #0가 SS/PBCH 블록보다 낮은 주파수 범위로 다중화되면 채널 BW의 마지막 RB의 최고 RE이고), 1 개의 RB가 부유(floating) 동기를 위해 예약될 수 있으면, RB 레벨 오프셋

F2는: R_sync-R_ref1_CORESET+BW_CH/2-BW_SSB*SCS_SSB/SCS_CORESET/2+1; 또는 R_sync-R_ref2_CORESET+BW_CH/2-BW_SSB*SCS_SSB/SCS_CORESET/2-1 중 하나로서 결정될 수 있으며, 여기서 R_sync는 SS/PBCH 블록이 위치되는 사용된 동기화 래스터이며, R_ref1_CORESET는 CORESET #0를 포함하는 공칭 채널이 위치되는 그리고 해당 RB 그리드가 조건이 R_ref1_CORESET < R_sync인 동기화 래스터 R_sync 상에 위치된 SS/PBCH 블록과 정렬되는 사용된 채널 래스터이고, R_ref2_CORESET는 CORESET #0를 포함하는 공칭 채널이 위치되는 그리고 해당 RB 그리드가 조건이 R_ref2_CORESET > R_sync인 동기화 래스터 R_sync 상에 위치된 SS/PBCH 블록과 정렬되는 사용된 채널 래스터이다.

패턴 1에 대한 주파수 오프셋 지시의 하나의 예에서, SS/PBCH 블록 및 연관된 CORESET #0는 둘 다가 공칭 CH 내로 제한될 수 있고, SS/PBCH 블록은 SS/PBSCH 블록이 공칭 CH의 BW 내로 제한되고 공칭 CH가 지원되는 임의의 채널 래스터들에 위치될 수 있도록 공통 동기화 래스터 상에 위치될 수 있다. 단지 하나의 지원되는 채널 래스터가 있으면, 이 예는 항상 적용된다는 것에 주의한다.

도 13은 본 개시의 실시예들에 따른 패턴 1에 대한 예시적인 주파수 오프셋 지시(1300)를 도시한다. 도 13에 도시된 주파수 오프셋 지시(1300)의 일 실시예가 예시만을 위한 것이다. 도 13에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

하나의 사례에서, 이 예는, 도 13에 예시된 바와 같이, 동기화 래스터가 적절히 위치되고 BW_CH - BW_CORESET가 S_ref에서의 주파수 차이 범위(예컨대, 그 범위는 세트 S_ref에서 최대 값(R_ref_max)과 최소 값(R_ref_min) 사이의 차이로서 정의될 수 있다)보다 작지 않을 때 성취될 수 있다.

이러한 사례에서, 단일 구성의 RB 레벨 주파수 오프셋

F2가 이를테면 공칭 채널 BW 내에서 CORESET의 상대 주파수 로케이션을 할당함으로써 가능한 모든 채널 로케이션들에 대해 충분하며, 예컨대,

F2의 구성은, R_sync-R_ref_max+BW_CH/2-BW_SSB*SCS_SSB/SCS_CORESET/2 중 하나로서 결정될 수 있거나, 또는 예컨대,

F2의 구성은 R_sync-R_ref_max+BW_CH/2-BW_SSB*SCS_SSB/SCS_CORESET/2-1로서 또한 결정될 수 있다.

도 14는 본 개시의 실시예들에 따른 패턴 1에 대한 다른 예시적인 주파수 오프셋 지시(1400)를 도시한다. 도 14에 도시된 주파수 오프셋 지시(1400)의 일 실시예가 예시만을 위한 것이다. 도 14에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

패턴 1에 대한 주파수 오프셋 지시의 다른 예에서, SS/PBCH 블록 및 연관된 CORESET #0는 둘 다가 공칭 CH 내로 제한될 수 있고, SS/PBCH 블록은 SS/PBCH 블록이 공칭 CH의 BW 내로 제한되고 공칭 CH가 지원되는 임의의 채널 래스터들에 위치될 수 있도록 하나의 공통 동기화 래스터 상에 위치되지 않을 수 있다.

도 14에 예시된 바와 같이,

F2의 2 가지 구성들이 요구된다. 이 예에서, BW_CH - BW_CORESET - 1이 S_ref에서의 주파수 차이 범위(예컨대, 그 범위는 세트 S_ref에서의 최대 값(R_ref_max)과 최소 값(R_ref_min) 사이의 차이임)보다 작지 않으면,

F2의 2 가지 구성들이면 충분하고, 그 2 가지 구성들은 0과 BW_CORESET - BW_SSB*SCS_SSB/SCS_CORESET일 수 있다.

패턴 1에 대한 주파수 오프셋 지시의 또 다른 예에서, SS/PBCH 블록 및 연관된 CORESET #0는 둘 다가 공칭 CH 내로 제한될 수 있고, SS/PBCH 블록은 SS/PBCH 블록이 공칭 CH의 BW 내로 제한되고 공칭 CH가 지원되는 임의의 채널 래스터들에 위치될 수 있도록 하나의 공통 동기화 래스터 상에 위치될 수 있다. 그러나, 이 예에서, BW_CH - BW_CORESET는 S_ref에서의 주파수 차이 범위(예컨대, 그 범위는 세트 S_ref에서의 최대 값(R_ref_max)과 최소 값(R_ref_min) 사이의 차이로서 제한될 수 있음)보다 작으며, 이를테면 도 8에서 BW_CH - BW_CORESET = 0이다. 그러면,

F2의 구성들의 수는 S_ref에서의 기준 주파수 로케이션들의 수(예컨대, S_ref의 세트 크기)와 최소한 동일하며, 예컨대, 각각의 구성은 R_ref의 값에 대응하고, 그 구성은 R_sync-R_ref+BW_CH/2-BW_SSB*SCS_SSB/SCS_CORESET/2에 의해 주어질 수 있다.

도 15는 본 개시의 실시예들에 따른 패턴 1에 대한 또 다른 예시적인 주파수 오프셋 지시(1500)를 도시한다. 도 15에 도시된 주파수 오프셋 지시(1500)의 일 실시예가 예시만을 위한 것이다. 도 15에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

5 GHz 비면허 스펙트럼에 대해 패턴 1로 다중화된 SS/PBCH 블록 및 연관된 CORESET #0 사이의 주파수 오프셋의 지시의 예들은 다음 부분에서 예시된다.

20 MHz의 대역폭을 갖는 공칭 채널의 중심 주파수는 f_c = 5160 +(g*20) MHz에 의해 결정되며, 여기서 0 ≤ g ≤ 9 또는 16 ≤ g ≤ 27이며, 이는 표 1에서 예시된다. 중심 주파수에 대해 +/- 200 kHz의 최대 오프셋이 구현을 위해 허용된다.

캐리어 주파수 범위 3 GHz 내지 24.25 GHz에 대해 정의된 글로벌 주파수 래스터는, 3000 + N*1.44 MHz에 의해 주어지며, 여기서 N=0:14756이고, 대응하는 글로벌 동기화 채널 번호(GSCN)는 7499 + N에 의해 주어진다. 그러면, 각각의 공칭 채널의 범위 내의 가용 GSCN들(SS/PBCH 블록이 채널 BW 내로 제한되는 것을 확실히 함) 역시 표 1에서 주어진다.

표 1. 5 GHz 비면허 스펙트럼에 대한 공칭 채널들의 중심 주파수

도 16은 본 개시의 실시예들에 따른 예시적인 주파수 오프셋 지시(1600)를 도시한다. 도 16에 도시된 주파수 오프셋 지시(1600)의 일 실시예가 예시만을 위한 것이다. 도 16에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

하나의 예에서, 도 16에 예시된 바와 같이, 30 kHz는 자립형 시나리오에 대해 SS/PBCH 블록 및 CORESET #0에서의 연관된 PDCCH의 SCS로서 이용되고, BW_SSB = 20 개 RB들, BW_CORESET = 48 개 RB들, BW_CH = 51 개 RB들이다. 더구나, 주어진 공칭 채널에 대한 채널 래스터들의 세분도(granularity)는 CORESET #0의 SCS, 예컨대, 30 kHz와 동일한 것으로 결정되고, 주어진 공칭 채널에 대한 해당 채널 래스터들은 조정으로 인해 범위 f_c - 200 kHz 내지 f_c + 200 kHz 내로 제한된다.

하나의 사례에서, 이 가정 하에서, 지원되는 채널 래스터들은 R_CH = f'_c + K*30 kHz인 방식으로 표현될 수 있어서, f'_c는 이 공칭 채널에 대해 이용되는 동기화 래스터와 정렬된 RE 그리드이고, K는 R_CH가 f_c - 200 kHz 내지 f_c + 200 kHz의 각각의 범위 내에 있는 것을 충족시키는 정수이다. 이 지원된 채널 래스터 R_CH는 대안적 방식 R_CH = R_ref -

F1*30 kHz로 표현될 수 있으며, 여기서 R_ref는 이 래스터 상의 로케이팅된 공칭 채널의 리소스 블록 그리드가 이 공칭 채널의 범위에서 GSCN에 의해 정의된 동기화 래스터 상의 SS/PBCH 블록의 리소스 블록 그리드와 정렬되도록 하는 기준 채널 래스터이고,

F1은 0≤

F1 ≤ 11인 SCS_CORESET = 30 kHz의 뉴머롤로지에서의 RE 레벨 주파수 오프셋이다.

주어진 공칭 채널에 대한 가능한 모든 채널 래스터들의 범위가 많아야 400 kHz이고 2 개의 RB들보다 작기 때문에, R_ref의 많아야 3 개의 상이한 값들은 주어진 지원 채널들에 대한 가능한 모든 채널 래스터들을 표현하기에 충분하여서, R_ref_max - R_ref_min = 2 RB이며, 여기서 R_ref_max는 R_ref 세트 중 큰 것이고 R_ref_min은 R_ref 세트 중 작은 것이다. 그러면, BW_CH - BW_CORESET > R_ref_max - R_ref_min이고, 도 13에 예시된 바와 같은 패턴 1에 대한 지시 방법은 이 예에 대해 이용될 수 있으며, 예컨대, RB 레벨 주파수 오프셋

F2에 대해 1 개의 구성이면 충분하고, 그 구성은 R_sync-R_ref_max+BW_CH/2-BW_SSB/2-1에 의해 주어질 수 있다.

5 GHz 비면허 스펙트럼에 대해 정의된 공칭 채널들에 대한 패턴 1에서의 구성의 목록은 표 2에 예시되며, 여기서 동기화 래스터들은 각각의 공칭 채널 하위그룹에 대해 20.16 MHz의 간격(예컨대, 14의 GSCN 하향 선택 계수(down-selection factor))을 갖는 것으로 가정되고 R_ref_max는 주어진 공칭 채널들에 대해 지원되는 모든 R_ref 중 최대의 것이다.

표 2에서,

F2와는 별도의 필드(이를테면 4 개 비트들)를 사용하여

F1을 구성하면,

F2의 구성은 (예컨대, 1 개 구성만으로) 하드 코딩될 수 있으며; 공통 필드를 사용하여

F1 및

F2를 공동으로 구성하면,

F1 및

F2의 조합의 구성에 4 개 비트들이면 충분하다는 것이 관찰될 수 있다.

표 2. 5 GHz 비면허 스펙트럼에 대한 RE 및 RB 레벨 주파수 오프셋의 구성의 예

다른 예에서, 도 16에 예시된 바와 같이, 30 kHz는 자립형 시나리오에 대해 SS/PBCH 블록 및 CORESET #0에서의 연관된 PDCCH의 SCS로서 이용되고, BW_SSB = 20 개 RB들, BW_CORESET = 48 개 RB들, BW_CH = 51 개 RB들이다. 더구나, 주어진 공칭 채널에 대한 채널 래스터들의 세분도는 100 kHz로서 결정되고, 주어진 공칭 채널에 대한 해당 채널 래스터들은 조정으로 인해 범위 f_c - 200 kHz 내지 f_c + 200 kHz 내로 제한된다. 예를 들면, 이 가정 하에서, 지원되는 채널 래스터들은 R_CH = f_c + K*100 kHz인 방식으로 표현될 수 있으며, 여기서 K는 R_CH가 f_c - 200 kHz 내지 f_c + 200 kHz의 각각의 범위 내에 있는 것을 충족시키는 {-2, -1, 0, 1, 2}로부터이다.

이 지원된 채널 래스터 R_CH는 대안적 방식 R_CH = R_ref -

F1*30 kHz로 표현될 수 있으며, 여기서 R_ref는 이 래스터 상의 로케이팅된 공칭 채널의 리소스 블록 그리드가 이 공칭 채널의 범위에서 {-100 kHz, 0 kHz, +100 kHz}로부터의 잠재적 오프셋 세트를 이용하여 GSCN에 의해 정의된 동기화 래스터 상의 SS/PBCH 블록의 리소스 블록 그리드와 정렬되도록 하는 기준 채널 래스터이고,

F1은 0≤

주어진 공칭 채널에 대한 가능한 모든 채널 래스터들의 범위가 많아야 400 kHz이고 2 개의 RB들보다 작기 때문에, 주어진 동기화 래스터(예컨대, 잠재적 오프셋 세트 {-100 kHz, 0 kHz, +100 kHz}로부터의 1)에 대해, R_ref의 많아야 2 개의 상이한 값들은 주어진 지원 채널들에 대한 가능한 모든 채널 래스터들을 표현하기에 충분하여서, R_ref_max - R_ref_min = 1 RB이며, 여기서 R_ref_max는 R_ref 세트 중 큰 것이고 R_ref_min은 R_ref 세트 중 작은 것이며, R_ref는 R_sync에 대응한다. 그러면, BW_CH - BW_CORESET > R_ref_max - R_ref_min이고, 도 13에 예시된 바와 같은 패턴 1에 대한 지시 방법은 이 예에 대해 이용될 수 있으며, 예컨대, RB 레벨 주파수 오프셋

5 GHz 비면허 스펙트럼에 대해 정의된 공칭 채널들에 대한 패턴 1에서의 구성의 목록은 표 3에서 예시된다. 표 3에서, 동기화 래스터들은 각각의 공칭 채널 하위그룹에 대해 20.16 MHz(예컨대, 14의 GSCN 하향 선택 계수)의 간격을 갖는 것으로 가정되고 R_ref_max는 주어진 공칭 채널들에 대해 지원되는 동일한 R_sync에 대응하는 모든 R_ref 중 최대의 것이다.

표 3에서, UE가 SS/PBCH 블록을 검출했던 주어진 R_sync의 경우,

F1 및

F2의 조합에 대한 많아야 2 개의 구성들이 CORESET #0의 로케이션을 지시하기에 충분하다는 것이 관찰될 수 있고, 그래서,

F1 및

F2의 조합에 대한 구성에는 1 비트이면 충분하다(또는

F1의 구성에 대해 1 비트를 사용하여,

F2는 연관된

F1에 대해 그리고 주어진 공칭 채널에 대해 하드 코딩될 수 있다).

표 3. 5 GHz 비면허 스펙트럼에 대한 RE 및 RB 레벨 주파수 오프셋의 구성의 예.

또 다른 예에서, 60 kHz는 자립형 시나리오에 대해 SS/PBCH 블록 및 CORESET #0에서의 연관된 PDCCH의 SCS로서 이용되고, BW_SSB = 20 개 RB들, BW_CORESET = 24 개 RB들, BW_CH = 24 개 RB들이다. 더구나, 주어진 공칭 채널에 대한 채널 래스터들의 세분도는 CORESET #0의 SCS, 예컨대, 60 kHz와 동일한 것으로 결정되고, 주어진 공칭 채널에 대한 해당 채널 래스터들은 조정으로 인해 범위 f_c - 200 kHz 내지 f_c + 200 kHz 내로 제한된다.

예를 들면, 이 가정 하에서, 지원되는 채널 래스터들은 R_CH = f'_c + K*60 kHz인 방식으로 표현될 수 있어서, f'_c는 이 공칭 채널에 대해 이용되는 동기화 래스터와 정렬된 RE 그리드이고, K는 R_CH가 f_c - 200 kHz 내지 f_c + 200 kHz의 각각의 범위 내에 있는 것을 충족시키는 정수이다. 이 지원된 채널 래스터 R_CH는 대안적 방식 R_CH = R_ref -

F1*60 kHz로 표현될 수 있으며, 여기서 R_ref는 이 래스터 상의 로케이팅된 공칭 채널의 리소스 블록 그리드가 이 공칭 채널의 범위에서 GSCN에 의해 정의된 동기화 래스터 상의 SS/PBCH 블록의 리소스 블록 그리드와 정렬되도록 하는 기준 채널 래스터이고,

F1은 0 ≤

F1 ≤ 11인 SCS_CORESET = 60 kHz의 뉴머롤로지에서의 RE 레벨 주파수 오프셋이다.

주어진 공칭 채널에 대한 가능한 모든 채널 래스터들의 범위가 많아야 400 kHz이고 1 개의 RB들보다 작기 때문에, R_ref의 많아야 2 개의 상이한 값들은 주어진 지원 채널들에 대한 가능한 모든 채널 래스터들을 표현하기에 충분하여서, R_ref_max - R_ref_min = 1 RB이며, 여기서 R_ref_max는 R_ref 세트 중 큰 것이고 R_ref_min은 R_ref 세트 중 작은 것이다. 그러면, BW_CH - BW_CORESET = 0이기 때문에,

F2의 구성들의 수는 S_ref에서의 기준 주파수 로케이션들의 수와 최소한 동일하다(예컨대, 이 예에서 많아야 2이다). 각각의 구성은 R_ref의 값에 대응하고, 그 구성은 R_sync-R_ref+BW_CH/2-BW_SSB/2에 의해 주어질 수 있다.

5 GHz 비면허 스펙트럼에 대해 정의된 공칭 채널들에 대한 패턴 1에서의 구성의 목록은 표 4에서 예시되며, 여기서 동기화 래스터들은 각각의 공칭 채널 하위그룹에 대해 20.16 MHz의 간격을 (예컨대, 14의 GSCN 하향 선택 계수를) 갖는 것으로 가정된다. 표 4에서, UE가 SS/PBCH 블록을 검출했던 주어진 R_sync의 경우,

F1과

F2가 따로따로 인코딩되면,

F2에 대한 구성을 위해 1 비트이면 충분하며;

F1과

F2가 공동으로 인코딩되면,

F1 및

F2의 조합에 대한 구성을 위해 총 3 비트이면 충분하다.

표 4. 5 GHz 비면허 스펙트럼에 대한 RE 및 RB 레벨 주파수 오프셋의 구성의 예

또 다른 예에서, 60 kHz는 자립형 시나리오에 대해 SS/PBCH 블록 및 CORESET #0에서의 연관된 PDCCH의 SCS로서 이용되고, BW_SSB = 20 개 RB들, BW_CORESET = 24 개 RB들, BW_CH = 24 개 RB들이다. 더구나, 주어진 공칭 채널에 대한 채널 래스터들의 세분도는 100 kHz로서 결정되고, 주어진 공칭 채널에 대한 해당 채널 래스터들은 조정으로 인해 범위 f_c - 200 kHz 내지 f_c + 200 kHz 내로 제한된다. 예를 들면, 이 가정 하에서, 지원되는 채널 래스터들은 R_CH = f_c + K*100 kHz인 방식으로 표현될 수 있으며, 여기서 K는 R_CH가 f_c - 200 kHz 내지 f_c + 200 kHz의 각각의 범위 내에 있는 것을 충족시키는 {-2, -1, 0, 1, 2}로부터이다.

이 지원된 채널 래스터 R_CH는 대안적 방식 R_CH = R_ref -

F1*60 kHz로 표현될 수 있으며, 여기서 R_ref는 이 래스터 상의 로케이팅된 공칭 채널의 리소스 블록 그리드가 이 공칭 채널의 범위에서 {-100 kHz, 0 kHz, +100 kHz}로부터의 잠재적 오프셋 세트를 이용하여 GSCN에 의해 정의된 동기화 래스터 상의 SS/PBCH 블록의 리소스 블록 그리드와 정렬되도록 하는 기준 채널 래스터이고,

F1은 0 ≤

주어진 공칭 채널에 대한 가능한 모든 채널 래스터들의 범위가 많아야 400 kHz이고 1 개의 RB보다 작기 때문에, 주어진 동기화 래스터(예컨대, 잠재적 오프셋 세트 {-100 kHz, 0 kHz, +100 kHz}로부터의 1)에 대해, R_ref의 많아야 2 개의 상이한 값들은 주어진 지원 채널들에 대한 가능한 모든 채널 래스터들을 표현하기에 충분하다. BW_CH - BW_CORESET = 0이기 때문에,

F2의 구성들의 수는 S_ref에서의 기준 주파수 로케이션들의 수와 최소한 동일하다(예컨대, 이 예에서 많아야 2이다). 각각의 구성은 R_ref의 값에 대응하고, 그 구성은 R_sync-R_ref+BW_CH/2-BW_SSB/2에 의해 주어질 수 있다. 5 GHz 비면허 스펙트럼에 대해 정의된 공칭 채널들에 대한 패턴 1에서의 구성의 목록은 표 5에서 예시된다.

표 5에서, 동기화 래스터들은 각각의 공칭 채널 하위그룹에 대해 20.16 MHz(예컨대, 14의 GSCN 하향 선택 계수)의 간격을 갖는 것으로 가정되고 R_ref_max는 주어진 공칭 채널들에 대해 지원되는 동일한 R_sync에 대응하는 모든 R_ref 중 최대의 것이다.

표 5에서, UE가 SS/PBCH 블록을 검출했던 주어진 R_sync의 경우,

F1 및

F2의 조합에 대한 구성에는 1 비트이면 충분하다(또는

F1의 구성에 대해 1 비트를 사용하여,

F2는 연관된

표 5. 5 GHz 비면허 스펙트럼에 대한 RE 및 RB 레벨 주파수 오프셋의 구성의 예

하나의 예에서, 주파수 오프셋은 RB 레벨 주파수 오프셋

F에 의해 결정될 수 있고, 요구되는 RE 레벨 주파수 오프셋은 없다(예컨대, RE 레벨 주파수 오프셋은 0으로서 고정된 것으로 간주될 수 있어서, RE 레벨 주파수 오프셋을 나타내기 위한 PBCH 콘텐츠에서의 필드 k_SSB는 다른 목적을 위해 예약될 수 있거나, 또는 k_SSB는 이 예에서 0으로서 항상 가정될 수 있으며), 여기서 예를 들어 RB는 CORESET #0에서 모니터링되는 PDCCH의 SCS로 표현된다.

이러한 예에서, 주어진 SCS에 관해 공칭 채널에 대해 지원되는, R_CH로서 표현될 수 있는 단일 채널 래스터가 있을 수 있고, R_CH 상에 위치된 채널의 해당 리소스 블록 그리드는 동기화 래스터 상에 위치된 SS/PBCH 블록의 리소스 블록 그리드와 정렬된다. 하나의 고려사항에서, 주어진 대역에 대한 지원되는 모든 채널들은 동일한 리소스 블록 그리드(예컨대, 동일한 서브캐리어 간격에 대한 그리고 동일한 기준점 A를 사용하는 동일한 공통 리소스 블록 그리드)와 정렬된다.

하나의 사례에서, 공칭 채널들에 대한 이웃하는 채널 래스터 엔트리들 사이의 간격은 공통 리소스 그리드의 서브캐리어 간격에 대해 RB 수의 정수 배이고, 이웃하는 공칭 채널들 사이의 가드 대역 또한 공통 리소스 그리드의 서브캐리어 간격에 대해 RB 수의 정수 배이다.

다른 사례에서, 공칭 채널들에 대한 이웃하는 채널 래스터 엔트리들 사이의 간격은 동일하지 않을 수 있고(예컨대, 하나의 간격이 다른 간격과는 동일하거나 또는 상이한 값을 가질 수 있고), 이웃하는 공칭 채널들 사이의 가드 대역은 동일하지 않을 수 있다(예컨대, 하나의 가드 대역은 다른 가드 대역과 동일하거나 또는 상이한 값을 가질 수 있다).

다른 사례에서, 모든 동기화 래스터 엔트리들은 Rel-15 GSCN 값들로부터 하향 선택된다. 다른 사례에서, 공칭 채널들에 대한 이웃하는 동기화 래스터 엔트리들 사이의 간격은 균일하지 않을 수 있으며, 예컨대, 그 간격은 동일하거나 또는 상이한 값들을 취할 수 있다.

도 17은 본 개시의 실시예들에 따른 예시적인 고정 주파수 오프셋(1700)을 도시한다. 도 17에 도시된 고정 주파수 오프셋(1700)의 일 실시예가 예시만을 위한 것이다. 도 17에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

하나의 예에서, RB 레벨 주파수 오프셋

F는 주어진 대역에 대해 지원되는 모든 공칭 채널들에 대해 고정된다. 하나의 예를 들어, 도 17의 1701에서 예시된 바와 같이, 주어진 대역에 대해 지원되는 모든 공칭 채널들에 대해

F = 0이다(예컨대, SS/PBCH 블록 및 CORESET #0는 최저 RE/RB에 정렬된다).

다른 예에서, 도 17의 1702에서 예시된 바와 같이, 주어진 대역에 대해 지원되는 모든 공칭 채널들에 대해

F = BW_CORESET - BW_SSB이다(즉, SS/PBCH 블록 및 CORESET #0는 최고 RE/RB에 정렬된다).

또 다른 예에서, 도 17의 1703에서 예시된 바와 같이, 주어진 대역에 대해 지원되는 모든 공칭 채널들에 대해

F = (BW_CORESET - BW_SSB)/2이다(즉, SS/PBCH 블록 및 CORESET #0는 중앙 RE/RB에 정렬된다). 고정 오프셋은 SS/PBCH 블록과 캐리어 대역폭 사이의 주파수 도메인에서 유연한 상대 로케이션(예컨대, 캐리어 대역폭 내의 부유 SS/PBCH 블록)으로 인해 실현 가능할 수 있다.

도 18a는 본 개시의 실시예들에 따른 5 GHz 비면허 스펙트럼에 대한 예시적인 RB 레벨 주파수 오프셋(1800)을 도시한다. 도 18a에 도시된 RB 레벨 주파수 오프셋(1800)의 일 실시예가 예시만을 위한 것이다. 도 18a에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다. 도 18a에서의 숫자들은 MHz 단위이다.

도 18b는 본 개시의 실시예들에 따른 5 GHz 비면허 스펙트럼에 대한 예시적인 RB 레벨 주파수 오프셋(1820)을 도시한다. 도 18b에 도시된 RB 레벨 주파수 오프셋(1820)의 일 실시예가 예시만을 위한 것이다. 도 18b에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다. 도 18b에서의 숫자들은 MHz 단위이다.

이 예에 대한

F2 = 0을 갖는 사례가 도 18a 및 도 18b에서 도시되고(도면에서의 숫자들은 MHz 단위임) 5 GHz 비면허 스펙트럼에 대해 정의된 공칭 채널들의 일부에 대한 대응하는 구성은 표 6에 예시된다. 이 사례에서, 모든 공칭 채널은 단일 동기화 래스터 엔트리를 갖고, 동기화 래스터 엔트리들은 14의 스텝 사이즈를 갖는 NR GSCN 값들로부터 하향 선택된다.

모든 공칭 채널은 단일 채널 래스터 엔트리를 갖고, 모든 공칭 채널들의 세트는 공통 기준점 A를 사용하여 동일한 공통 리소스 그리드와 정렬된다. 이웃하는 채널 래스터 엔트리들 사이의 간격(예컨대, 주파수 거리)은 동일하지 않을 수 있어서, 각각의 공칭 채널에 대한 단일 동기화 래스터 엔트리는 도 18a 및 도 18b에 도시된 바와 같이, SS/PBCH 블록(뿐만 아니라 CORESET #0이고, 그것들의 상대 주파수 로케이션이 고정되기 때문임)과 채널 사이의 상대 주파수 로케이션을 변경함으로써 실현 가능하다. 이웃하는 채널들 사이의 가드 대역은 도 18a 및 도 18b에 도시된 바와 같이, 동일하지 않을 수 있다.

표 6. 5 GHz 비면허 스펙트럼에 대한 RB 레벨 주파수 오프셋의 구성의 예

도 19a는 본 개시의 실시예들에 따른 5 GHz 비면허 스펙트럼에 대한 다른 예시적인 RB 레벨 주파수 오프셋(1900)을 도시한다. 도 19a에 도시된 RB 레벨 주파수 오프셋(1900)의 일 실시예가 예시만을 위한 것이다. 도 19a에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다. 도 19a에서의 숫자들은 MHz 단위이다.

도 19b는 본 개시의 실시예들에 따른 5 GHz 비면허 스펙트럼에 대한 다른 예시적인 RB 레벨 주파수 오프셋(1920)을 도시한다. 도 19b에 도시된 RB 레벨 주파수 오프셋(1920)의 일 실시예가 예시만을 위한 것이다. 도 19b에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다. 도 19b에서의 숫자들은 MHz 단위이다.

5 GHz 비면허 스펙트럼에 대해 정의된 공칭 채널들의 다른 일부에 대해

F2 = 0를 갖는 이 예에 대한 다른 사례가 표 7에 도시된다. 이 사례에서, 모든 공칭 채널은 단일 동기화 래스터 엔트리를 갖고, 동기화 래스터 엔트리들은 14 또는 13의 스텝 사이즈를 갖는 NR GSCN 값들로부터 하향 선택된다.

모든 공칭 채널은 단일 채널 래스터 엔트리를 갖고, 모든 공칭 채널들의 세트는 공통 기준점 A를 사용하여 동일한 공통 리소스 그리드와 정렬된다. 이웃하는 채널 래스터 엔트리들 사이의 간격(예컨대, 주파수 거리)은 동일하지 않을 수 있어서, 각각의 공칭 채널에 대한 단일 동기화 래스터 엔트리는, SS/PBCH 블록(뿐만 아니라 CORESET #0이고, 그것들의 상대 주파수 로케이션이 고정되기 때문임)과 채널 사이의 상대 주파수 로케이션을 변경함으로써 실현 가능하고, 이웃하는 채널들 사이의 가드 대역은 도 19a 및 도 19b에 도시된 바와 같이, 동일하지 않을 수 있다.

표 7. 5 GHz 비면허 스펙트럼에 대한 RB 레벨 주파수 오프셋의 구성의 예

5 GHz 비면허 스펙트럼에 대해 정의된 공칭 채널들의 일부에 대해

F2 = 14를 갖는 이 예에 대한 또 다른 사례가 표 8에 도시된다. 이 사례에서, 모든 공칭 채널은 단일 동기화 래스터 엔트리를 갖고, 동기화 래스터 엔트리들은 14 또는 13의 스텝 사이즈를 갖는 NR GSCN 값들로부터 하향 선택된다. 모든 공칭 채널은 단일 채널 래스터 엔트리를 갖고, 모든 공칭 채널들의 세트는 공통 기준점 A를 사용하여 동일한 공통 리소스 그리드와 정렬된다.

이웃하는 채널 래스터 엔트리들 사이의 간격(예컨대, 주파수 거리)은 동일하지 않을 수 있어서, 각각의 공칭 채널에 대한 단일 동기화 래스터 엔트리는, SS/PBCH 블록(뿐만 아니라 CORESET #0이고, 그것들의 상대 주파수 로케이션이 고정되기 때문임)과 채널 사이의 상대 주파수 로케이션을 변경함으로써 실현 가능하고, 이웃하는 채널들 사이의 가드 대역은 동일하지 않을 수 있다.

표 8. 5 GHz 비면허 스펙트럼에 대한 RB 레벨 주파수 오프셋의 구성의 예

F2 = 14를 갖는 이 예에 대한 또 다른 사례가 표 9에 도시된다. 이 사례에서, 모든 공칭 채널은 단일 동기화 래스터 엔트리를 갖고, 동기화 래스터 엔트리들은 14 또는 13의 스텝 사이즈를 갖는 NR GSCN 값들로부터 하향 선택된다. 모든 공칭 채널은 단일 채널 래스터 엔트리를 갖고, 모든 공칭 채널들의 세트는 공통 기준점 A를 사용하여 동일한 공통 리소스 그리드와 정렬된다.

표 9. 5 GHz 비면허 스펙트럼에 대한 RB 레벨 주파수 오프셋의 구성의 예

이 접근법의 다른 예에서, RB 레벨 주파수 오프셋

F는 고정되지만, 주어진 대역에 대한 공칭 채널 인덱스에 기초하여 상이한 값을 가질 수 있다. 모든 공칭 캐리어에 대해 지원되는 단일 동기화 래스터 엔트리가 있으면, 이 예는 고정된 RB 레벨 주파수 오프셋을 지원하는 것과 동등하고, 여기서 RB 오프셋은 동기화 래스터 엔트리에 연관된다.

UE가 식별된 동기화 래스터 엔트리에 기초하여 고정 RB 레벨 주파수 오프셋을 취득할 수 있다. 하나의 예를 들면,

F는 주어진 대역 상의 주어진 공칭 캐리어에 대해 0 또는 1 또는 2 중 하나이다. 다른 예를 들면,

F는 주어진 대역 상의 주어진 공칭 캐리어에 대해 BW_CORESET - BW_SSB, 또는 BW_CORESET - BW_SSB +1, 또는 BW_CORESET - BW_SSB + 2 중 하나이다. 또 다른 예를 들면,

F는 주어진 대역 상의 주어진 공칭 캐리어에 대해 (BW_CORESET - BW_SSB)/2, 또는(BW_CORESET - BW_SSB)/2 + 1, 또는(BW_CORESET - BW_SSB)/2 + 2 중 하나이다.

하나의 예에서, 주어진 공칭 캐리어에 대해 단일 동기화 래스터 엔트리에 대응하는 고유 채널 래스터 엔트리 값이 없을 수 있으며, 여기서 채널 래스터 엔트리들에 대응하는 채널들은 동일한 공통 리소스 그리드 상에 있고, 채널 래스터 엔트리들은 규정 요건을 준수한다. 이 고려사항의 하나의 양태에서, 규정 요건은 공통 리소스 그리드의 SCS의 측면에서 1 RB보다 큰 미리 정의된 중심 주파수로부터의 +/- 200 kHz 예컨대, 30 kHz SCS에서의 360 kHz) 시프트를 허용하며, 그래서, 채널이 +/- 200 kHz 시프트 범위(예컨대, +/- 160 내지 200 kHz)의 에치에 위치되면, 360 kHz 떨어져 있는 +/- 200 kHz 시프트 범위 내의 다른 로케이션에서 채널을 구현하는 것이 가능할 수 있다.

하나의 예를 들면, 표 8에서, 0인 공칭 채널 인덱스(예컨대, g=0)와 f_c = 5160 MHz에 대해, 표들에서와 동일한 동기화 래스터 엔트리 R_sync 및 주파수 오프셋

F으로, 채널 래스터는 또한 R_CH = 5159.82 MHz일 수 있다. 다른 예를 들면, 표 8에서, 9인 공칭 채널 인덱스(예컨대, g=9)와 f_c = 5340 MHz에 대해, 표들에서와 동일한 동기화 래스터 엔트리 R_sync 및 주파수 오프셋

F으로, 채널 래스터는 또한 R_CH = 5339.82 MHz일 수 있다.

또 다른 예를 들면, 표 9에서, 12인 공칭 채널 인덱스(예컨대, g=18)와 f_c = 5520 MHz에 대해, 표들에서와 동일한 동기화 래스터 엔트리 R_sync 및 주파수 오프셋

F으로, 채널 래스터는 또한 R_CH = 5519.82 MHz일 수 있다. 또 다른 예를 들면, 표 9에서, 21인 공칭 채널 인덱스(예컨대, g=27)와 f_c = 5700 MHz에 대해, 표 9에서와 동일한 동기화 래스터 엔트리 R_sync 및 주파수 오프셋

F으로, 채널 래스터는 또한 R_CH = 5699.82 MHz일 수 있다.

다른 예에서, 채널화에 대한 얼마간의 유연성을 허용하기 위하여, RB 레벨 오프셋 외에도(예컨대, RE 레벨 오프셋은 0으로서 고정되지 않음), UE에 지시되는 RE 레벨 오프셋이 있을 수 있다. 이 고려사항에 대해, RB 레벨 오프셋은 이 접근법의 동일한 예들을 사용하는 것일 수 있고, RE 레벨 오프셋의 별도의 지시가 있으며, 여기서 지시 방법은 본 개시에서의 다른 접근법들의 예들을 따를 수 있다.

하나의 실시예에서, 주파수 오프셋이 SS/PBCH 블록의 최저 RE와 대역폭 부분(BWP)의 최저 RE 사이의 차이로서 정의된다.

하나의 예에서, BWP는 액티브 초기 DL BWP일 수 있으며, 이는 Type0-PDCCH(예컨대, RMSI, 브로드캐스트 OSI, 페이징, 또는 RAR 중 적어도 하나)를 모니터링하기 위한 공통 탐색 공간에 대해 CORESET #0에 의해 정의될 수 있다. 이 예에서, 제1 실시예에서의 접근법들은 여기서 적용 가능할 수 있다.

다른 예에서, BWP는 일반적인 BWP일 수 있고, BWP는 공칭 채널 대역폭 내로 제한된다. 그러면, CORESET BW를 BWP BW로, 그리고 CORESET SCS를 BWP SCS로 대체함으로써, 제1 실시예의 접근법들은 여기서 적용 가능할 수 있다.

또 다른 예에서, BWP는 일반적인 BWP일 수 있고, BWP는 공칭 채널 대역폭을 초과할 수 있다. 그러면, CORESET BW를 BWP BW로, CORESET SCS를 BWP SCS로 교체함으로써, 그리고 CH BW를 BWP를 포함하는 캐리어의 총 대역폭으로서 표시하면, 제1 실시예의 접근법들은 여기서 적용 가능할 수 있다.

하나의 실시예에서, 주파수 오프셋은 SS/PBCH 블록의 최저 RE와 타겟팅 채널의 최저 RE 사이의 차이로서 정의된다.

하나의 예에서, 타겟팅 채널은 SS/PBCH 블록을 포함하는 공칭 채널일 수 있다.

이러한 실시예에서, BW_CH를 타겟팅 채널의 BW로서, BW_SSB를 SS/PBCH 블록의 BW로서, SCS_CH를 타겟팅 채널의 SCS로서, 그리고 SCS_SSB를 SS/PBCH 블록의 SCS로서 표시한다.

하나의 예에서, 주파수 오프셋은 RB 레벨 주파수 오프셋

F2 및 RE 레벨 주파수 오프셋

F1에 의해 결정될 수 있는데, RB 및 RE는 SCS_CH로 표현된다. 이러한 접근법에 대해, 타겟팅 채널에 대해 지원되는 채널 래스터들 중 각각의 채널 래스터는 R_ref -

이다. 채널에 대해 지원되는 채널 래스터들에 대한 모든 R_ref의 세트는 S_ref로서 표시될 수 있다.

하나의 예에서, SS/PBCH 블록은 타겟팅 채널(예컨대, 공칭 채널) 내로 제한될 수 있고, SS/PBCH 블록이 타겟팅 CH의 BW 내로 제한되고 타겟팅 CH가 지원되는 임의의 채널 래스터들에 위치될 수 있도록 SS/PBCH 블록은 하나의 공통 동기화 래스터 상에 위치될 수 있다. 타겟팅 채널을 위한 각각의 R_ref에 대해,

F2의 구성이 요구되었고, 그래서

F2의 구성들의 수는 S_ref에서의 기준 주파수 로케이션들의 수(예컨대, S_ref의 세트 크기)와 최소한 동일하며, 예컨대, 각각의 구성은 R_ref의 값에 대응하고, 그 구성은 R_sync-R_ref+BW_CH/2-BW_SSB*SCS_SSB/SCS_CH/2에 의해 주어질 수 있다.

도 20은 본 개시의 실시예들에 따른 예시적인 주파수 오프셋 지시(2000)를 도시한다. 도 20에 도시된 주파수 오프셋 지시(2000)의 일 실시예가 예시만을 위한 것이다. 도 20에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

하나의 예에서, SS/PBCH 블록은 타겟팅 채널(예컨대, 공칭 채널) 내로 제한되지 않을 수 있고, SS/PBCH 블록이 타겟팅 CH의 BW 내로 제한되지 않을 수 있고 타겟팅 CH가 지원되는 임의의 채널 래스터들에 위치될 수 있도록 SS/PBCH 블록은 하나의 공통 동기화 래스터 상에 위치될 수 있다. 타겟팅 채널을 위한 각각의 R_ref에 대해,

F2의 구성이 요구되었고, 그래서

하나의 예에서, 주파수 오프셋은 RB 레벨 주파수 오프셋

F에 의해 결정될 수 있고, 허용되는 RE 레벨 주파수 오프셋은 없으며, 여기서 예를 들어 RB는 미리 정의된 SCS로 표현되거나 또는 주파수 오프셋과 연관되어 또한 구성될 수 있다.

도 21은 사용자 장비(UE)(예컨대, 도 1에 예시된 바와 같은 111~116)에 의해 수행될 수 있을, 본 개시의 실시예들에 따른 주파수 오프셋 지시를 위한 방법(2100)의 흐름도를 예시한다. 도 21에 도시된 방법(2100)의 일 실시예가 예시만을 위한 것이다. 도 21에 도시된 컴포넌트들 중 하나 이상이 언급된 기능들을 수행하도록 구성되는 전문화된 회로에 구현될 수 있거나 또는 그 컴포넌트들 중 하나 이상은 언급된 기능들을 수행하기 위한 명령들을 실행하는 하나 이상의 프로세서들에 의해 구현될 수 있다. 다른 실시예들은 본 개시의 범위로부터 벗어남 없이 사용된다.

도 21에 예시된 바와 같이, 방법(2100)은 단계 2102에서 시작한다. 단계 2102에서, UE가, 기지국(BS)으로부터, 비면허 대역의 다운링크 채널을 통해 동기화 신호 및 물리적 브로드캐스트 채널 블록(SS/PBCH 블록)을 수신한다.

다음으로, 단계 2104에서, UE는 SS/PBCH 블록을 수신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는데, 주파수 로케이션은 SS/PBCH 블록의 중앙 리소스 엘리먼트(RE)와 정렬된다.

하나의 실시예에서, 동기화 래스터 엔트리 세트는 비면허 대역 상에서 20 MHz의 대역폭을 갖는 각각의 공칭 채널에 대한 하나의 동기화 래스터 엔트리를 포함하며, 동기화 래스터 엔트리는 글로벌 동기화 채널 번호(GSCN) 값에 대응한다.

하나의 실시예에서, 동기화 래스터 엔트리 세트는 이웃하는 동기화 래스터 엔트리들 사이에 비균일 간격들을 포함하며, 비균일 간격들은 13 또는 14 개 GSCN 값들로부터 결정된다.

하나의 실시예에서, UE는 주파수 로케이션들의 각각이 비면허 대역 상에서 20 MHz의 대역폭을 갖는 공칭 채널의 중심 주파수와 정렬되는 주파수 로케이션 세트를 식별하고, 주파수 로케이션 세트는 추가로 30 kHz의 서브캐리어 간격에 기초하여 동일한 공통 리소스 블록 그리드와 정렬된다.

그 뒤에, 단계 2106에서, UE는 식별된 주파수 로케이션에 기초하여 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 결정한다.

마지막으로, 단계 2108에서, UE는 SS/PBCH 블록의 제1 RE와 제어 리소스 세트 #0(CORESET#0)의 제2 RE 사이에 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 결정한다.

도 22는 본 개시의 실시예들에 따른 gNB를 개략적으로 예시한다.

위에서 설명된 gNB들, eNB들 또는 BS들은 gNB(2200)에 해당할 수 있다. 예를 들어, 도 2에 예시된 gNB(102)는 gNB(2200)에 해당할 수 있다.

도 22를 참조하면, gNB(2200)는 프로세서(2210), 송수신부(2220) 및 메모리(2230)를 포함할 수 있다. 그러나, 예시된 구성요소들의 모두는 필수적이지 않다. gNB(2200)는 도 22에 예시된 것들보다 더 많거나 또는 더 적은 컴포넌트들에 의해 구현될 수 있다. 추가적으로, 프로세서(2210)와 송수신부(2220) 및 메모리(2230)는 다른 실시예에 따라 단일 칩으로서 구현될 수 있다. 예를 들어, 프로세서(2210)는 TX 프로세싱 회로(215)와 RX 프로세싱 회로(220)를 포함하거나, 또는 위에서 설명된 TX 프로세싱 회로(215) 및 RX 프로세싱 회로(220)에 의해 수행되는 동작들을 수행할 수 있다. 또한, 프로세서(2210)는 도 2에 예시된 제어부/프로세서(225)를 포함할 수 있다. 예를 들어, 송수신부(2220)는 도 2의 RF 송수신부들(210a~210n)을 포함할 수 있다.

전술한 구성요소들은 이제 상세히 설명될 것이다.

프로세서(2210)는 제안된 기능, 프로세스 및/또는 방법을 제어하는 하나 이상의 프로세서들 또는 다른 프로세싱 디바이스들을 포함할 수 있다. gNB(2200)의 동작은 프로세서(2210)에 의해 구현될 수 있다.

송수신부(2220)는 송신되는 신호를 업 컨버팅 및 증폭하는 RF 송신기와, 수신된 신호의 주파수를 다운 컨버팅하는 RF 수신기를 포함할 수 있다. 그러나, 다른 실시예에 따르면, 송수신부(2220)는 구성요소들로 도시된 것들보다 더 많거나 또는 더 적은 구성요소들에 의해 구현될 수 있다.

송수신부(2220)는 프로세서(2210)에 연결될 수 있으며 그리고/또는 신호를 송신 및/또는 수신할 수 있다. 그 신호는 제어 정보와 데이터를 포함할 수 있다. 또한, 송수신부(2220)는 신호를 무선 채널을 통해 수신하고 신호를 프로세서(2210)에 출력할 수 있다. 송수신부(2220)는 프로세서(2210)로부터 출력된 신호를 무선 채널을 통해 송신할 수 있다.

메모리(2230)는 gNB(2200)에 의해 획득된 신호에 포함된 제어 정보 또는 데이터를 저장할 수 있다. 메모리(2230)는 프로세서(2210)에 연결되고 제안된 기능, 프로세스, 및/또는 방법을 위한 적어도 하나의 명령 또는 프로토콜 또는 파라미터를 저장할 수 있다. 메모리(2230)는 ROM(read-only memory) 및/또는 RAM(random access memory) 및/또는 하드 디스크 및/또는 CD-ROM 및/또는 DVD 및/또는 다른 저장 디바이스들을 포함할 수 있다.

도 23은 본 개시의 실시예들에 다른 사용자 장비(UE)를 예시한다.

위에서 설명된 UE들은 UE(2300)에 해당할 수 있다. 예를 들어, 도 3에 예시된 UE(116)는 UE(2300)에 해당할 수 있다.

도 23을 참조하면, UE(2300)는 프로세서(2310), 송수신부(2320) 및 메모리(2330)를 포함할 수 있다. 그러나, 예시된 구성요소들의 모두는 필수적이지 않다. UE(2300)는 도 22에 예시된 것들보다 더 많거나 또는 더 적은 컴포넌트들에 의해 구현될 수 있다. 추가적으로, 프로세서(2310)와 송수신부(2320) 및 메모리(2330)는 다른 실시예에 따라 단일 칩으로서 구현될 수 있다. 예를 들어, 프로세서(2310)는 TX 프로세싱 회로(315)와 RX 프로세싱 회로(325)를 포함하거나, 또는 위에서 설명된 TX 프로세싱 회로(315) 및 RX 프로세싱 회로(325)에 의해 수행되는 동작들을 수행할 수 있다. 또한, 프로세서(2310)는 도 3에 예시된 프로세서(340)를 포함할 수 있다. 예를 들어, 송수신부(2320)는 도 3의 RF 송수신부(310)를 포함할 수 있다.

전술한 구성요소들은 이제 상세히 설명될 것이다.

프로세서(2310)는 제안된 기능, 프로세스, 및/또는 방법을 제어하는 하나 이상의 프로세서들 또는 다른 프로세싱 디바이스들을 포함할 수 있다. UE(2300)의 동작은 프로세서(2310)에 의해 구현될 수 있다.

송수신부(2320)는 송신되는 신호를 업 컨버팅 및 증폭하는 RF 송신기와, 수신된 신호의 주파수를 다운 컨버팅하는 RF 수신기를 포함할 수 있다. 그러나, 다른 실시예에 따르면, 송수신부(2320)는 구성요소들로 도시된 것들보다 더 많거나 또는 더 적은 구성요소들에 의해 구현될 수 있다.

송수신부(2320)는 프로세서(2310)에 연결될 수 있으며 그리고/또는 신호를 송신 및/또는 수신할 수 있다. 그 신호는 제어 정보와 데이터를 포함할 수 있다. 또한, 송수신부(2320)는 신호를 무선 채널을 통해 수신하고 신호를 프로세서(2310)에 출력할 수 있다. 송수신부(2320)는 프로세서(2310)로부터 출력된 신호를 무선 채널을 통해 송신할 수 있다.

메모리(2330)는 UE(2300)에 의해 획득된 신호에 포함된 제어 정보 또는 데이터를 저장할 수 있다. 메모리(2330)는 프로세서(2310)에 연결되고 제안된 기능, 프로세스, 및/또는 방법을 위한 적어도 하나의 명령 또는 프로토콜 또는 파라미터를 저장할 수 있다. 메모리(2330)는 ROM(read-only memory) 및/또는 RAM(random access memory) 및/또는 하드 디스크 및/또는 CD-ROM 및/또는 DVD 및/또는 다른 저장 디바이스들을 포함할 수 있다.

비록 본 개시가 예시적인 실시예로 설명되었지만, 다양한 변경들 및 수정들이 본 기술분야의 통상의 기술자에게 제안될 수 있다. 본 개시는 첨부의 청구항들의 범위 내에 속하는 이러한 변경들 및 수정들을 포함하는 것으로 의도된다.

본 출원서의 설명의 어느 것도 임의의 특정 엘리먼트, 단계, 또는 기능이 청구 범위에 포함되어야만 하는 필수 요소임을 암시하는 것으로서 해석되지 않아야 한다. 특허받고자 하는 요지의 범위는 청구항들에 의해서만 정의된다. 또한, 청구항들 중 어느 것도 "~하는 수단"이라는 정확한 단어들이 뒤따르지 않는 한 기능식을 의도하지 않는다.

Claims

무선 통신 시스템에서의 사용자 장비(UE)로서,
기지국(BS)으로부터, 비면허 대역의 다운링크 채널을 통해 동기화 신호 및 물리적 브로드캐스트 채널 블록(SS/PBCH 블록)을 수신하도록 구성되는 송수신부; 및
상기 송수신부에 동작적으로 연결되는 적어도 하나의 프로세서를 포함하며,
상기 적어도 하나의 프로세서는:
상기 SS/PBCH 블록을 수신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는 것으로서, 상기 주파수 로케이션은 상기 SS/PBCH 블록의 중앙 리소스 엘리먼트(RE)와 정렬되는, 상기 주파수 로케이션을 식별하는 것;
식별된 주파수 로케이션에 기초하여 상기 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 결정하는 것; 및
상기 SS/PBCH 블록의 제1 RE와 제어 리소스 세트 #0(CORESET#0)의 제2 RE 사이에 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 식별하는 것을 하도록 구성되는, UE.
제1항에 있어서, 상기 동기화 래스터 엔트리 세트는 상기 비면허 대역 상에서 20 MHz의 대역폭을 갖는 각각의 공칭 채널에 대한 하나의 동기화 래스터 엔트리를 포함하며, 상기 동기화 래스터 엔트리는 글로벌 동기화 채널 번호(GSCN) 값에 대응하는, UE.
제1항에 있어서, 상기 고정 주파수 오프셋은 30 kHz의 서브캐리어 간격에 기초하여 0 개의 리소스 블록(RB)으로서 결정되는, UE.
제1항에 있어서, 상기 동기화 래스터 엔트리 세트는 이웃하는 동기화 래스터 엔트리들 사이에 비균일 간격들을 포함하며, 상기 비균일 간격들은 13 또는 14 개 GSCN 값들로부터 결정되는, UE.
제1항에 있어서, 상기 적어도 하나의 프로세서는 또한,
주파수 로케이션들의 각각이 상기 비면허 대역 상에서 20 MHz의 대역폭을 갖는 공칭 채널의 중심 주파수와 정렬되는 주파수 로케이션 세트를 식별하도록 구성되며,
상기 주파수 로케이션 세트는 추가로 30 kHz의 서브캐리어 간격에 기초하여 동일한 공통 리소스 블록 그리드와 정렬되는, UE.
무선 통신 시스템에서의 기지국(BS)으로서,
적어도 하나의 프로세서; 및
상기 적어도 하나의 프로세서에 동작적으로 연결되는 송수신부;를 포함하며,
상기 적어도 하나의 프로세서는:
동기화 신호 및 물리적 브로드캐스트 채널 블록(SS/PBCH 블록)을 송신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는 것으로서, 상기 주파수 로케이션은 상기 SS/PBCH 블록의 중앙 리소스 엘리먼트(RE)와 정렬되는, 상기 주파수 로케이션을 식별하는 것;
식별된 주파수 로케이션에 기초하여 상기 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 식별하는 것; 및
상기 SS/PBCH 블록의 제1 RE와 제어 리소스 세트 #0(CORESET#0)의 제2 RE 사이에 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 식별하는 것
을 하도록 구성되고,
상기 송수신부는, 사용자 장비(UE)에, 비면허 대역의 다운링크 채널을 통해 상기 SS/PBCH 블록을 송신하도록 구성되는, BS.
제6항에 있어서, 상기 동기화 래스터 엔트리 세트는 상기 비면허 대역 상에서 20 MHz의 대역폭을 갖는 각각의 공칭 채널에 대한 하나의 동기화 래스터 엔트리를 포함하며, 상기 동기화 래스터 엔트리는 글로벌 동기화 채널 번호(GSCN) 값에 대응하는, BS.
제6항에 있어서, 상기 고정 주파수 오프셋은 30 kHz의 서브캐리어 간격에 기초하여 0 개의 리소스 블록(RB)으로서 결정되는, BS.
제6항에 있어서, 상기 동기화 래스터 엔트리 세트는 이웃하는 동기화 래스터 엔트리들 사이에 비균일 간격들을 포함하며, 상기 비균일 간격들은 13 또는 14 개 GSCN 값들로부터 결정되는, BS.
제6항에 있어서, 상기 적어도 하나의 프로세서는 또한,
주파수 로케이션들의 각각이 상기 비면허 대역 상에서 20 MHz의 대역폭을 갖는 공칭 채널의 중심 주파수와 정렬되는 주파수 로케이션 세트를 식별하는 것으로서, 상기 주파수 로케이션 세트는 추가로 30 kHz의 서브캐리어 간격에 기초하여 동일한 공통 리소스 블록 그리드와 정렬되는, 상기 주파수 로케이션 세트를 식별하는 것을 하도록 구성되는, BS.
무선 통신 시스템에서의 사용자 장비(UE)의 방법으로서,
기지국(BS)으로부터, 비면허 대역의 다운링크 채널을 통해 동기화 신호 및 물리적 브로드캐스트 채널 블록(SS/PBCH 블록)을 수신하는 단계;
상기 SS/PBCH 블록을 수신하기 위해 동기화 래스터 엔트리 세트로부터 선택된 주파수 로케이션을 식별하는 단계로서, 상기 주파수 로케이션은 상기 SS/PBCH 블록의 중앙 리소스 엘리먼트(RE)와 정렬되는, 상기 주파수 로케이션을 식별하는 단계;
식별된 주파수 로케이션에 기초하여 상기 SS/PBCH 블록의 제1 최저 주파수 도메인 로케이션에서 제1 RE를 결정하는 단계; 및
상기 SS/PBCH 블록의 제1 RE와 제어 리소스 세트 #0(CORESET#0)의 제2 RE 사이에 고정 주파수 오프셋을 포함하는 CORESET#0의 제2 최저 주파수 도메인 로케이션에서 제2 RE를 결정하는 단계;를 포함하는, 무선 통신 시스템에서의 UE의 방법.
제11항에 있어서, 상기 동기화 래스터 엔트리 세트는 상기 비면허 대역 상에서 20 MHz의 대역폭을 갖는 각각의 공칭 채널에 대한 하나의 동기화 래스터 엔트리를 포함하며, 상기 동기화 래스터 엔트리는 글로벌 동기화 채널 번호(GSCN) 값에 대응하는, 무선 통신 시스템에서의 UE의 방법.
제11항에 있어서, 상기 고정 주파수 오프셋은 30 kHz의 서브캐리어 간격에 기초하여 0 개의 리소스 블록(RB)으로서 결정되는, 무선 통신 시스템에서의 UE의 방법.
제11항에 있어서, 상기 동기화 래스터 엔트리 세트는 이웃하는 동기화 래스터 엔트리들 사이에 비균일 간격들을 포함하며, 상기 비균일 간격들은 13 또는 14 개 GSCN 값들로부터 결정되는, 무선 통신 시스템에서의 UE의 방법.
제11항에 있어서, 주파수 로케이션들의 각각이 상기 비면허 대역 상에서 20 MHz의 대역폭을 갖는 공칭 채널의 중심 주파수와 정렬되는 주파수 로케이션 세트를 식별하는 단계를 더 포함하고,
상기 주파수 로케이션 세트는 추가로 30 kHz의 서브캐리어 간격에 기초하여 동일한 공통 리소스 블록 그리드와 정렬되고,
상기 주파수 로케이션 세트는 이웃하는 주파수 로케이션들 사이에 비균일 간격들을 포함하며, 상기 비균일 간격들은 30 kHz의 서브캐리어 간격에 기초하여 55 개 RB들 또는 56 개 RB들로부터 결정되는, 무선 통신 시스템에서의 UE의 방법.