KR20210042634A - Cmos device using ambipolar organic-inorganic hybrid perovskite and method of manufacturing the same - Google Patents
Cmos device using ambipolar organic-inorganic hybrid perovskite and method of manufacturing the same Download PDFInfo
- Publication number
- KR20210042634A KR20210042634A KR1020190125431A KR20190125431A KR20210042634A KR 20210042634 A KR20210042634 A KR 20210042634A KR 1020190125431 A KR1020190125431 A KR 1020190125431A KR 20190125431 A KR20190125431 A KR 20190125431A KR 20210042634 A KR20210042634 A KR 20210042634A
- Authority
- KR
- South Korea
- Prior art keywords
- inorganic hybrid
- electrode
- perovskite
- hybrid perovskite
- bipolar organic
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 207
- 230000000295 complement effect Effects 0.000 claims abstract description 80
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 77
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims description 37
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 229920000642 polymer Polymers 0.000 claims description 20
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 18
- 230000003647 oxidation Effects 0.000 claims 2
- 238000007254 oxidation reaction Methods 0.000 claims 2
- 239000010408 film Substances 0.000 description 51
- 239000000463 material Substances 0.000 description 49
- 239000008186 active pharmaceutical agent Substances 0.000 description 28
- 150000002500 ions Chemical class 0.000 description 28
- 239000010409 thin film Substances 0.000 description 27
- 239000000126 substance Substances 0.000 description 25
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 24
- 238000004528 spin coating Methods 0.000 description 20
- 239000004020 conductor Substances 0.000 description 19
- 229910052719 titanium Inorganic materials 0.000 description 19
- 239000010936 titanium Substances 0.000 description 19
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- 229910052763 palladium Inorganic materials 0.000 description 12
- 229910045601 alloy Inorganic materials 0.000 description 11
- 239000000956 alloy Substances 0.000 description 11
- 229910052750 molybdenum Inorganic materials 0.000 description 11
- 239000000243 solution Substances 0.000 description 11
- 229910052738 indium Inorganic materials 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 229910052744 lithium Inorganic materials 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910052720 vanadium Inorganic materials 0.000 description 8
- 229910052693 Europium Inorganic materials 0.000 description 7
- 229910052688 Gadolinium Inorganic materials 0.000 description 7
- 229910052779 Neodymium Inorganic materials 0.000 description 7
- 229910052771 Terbium Inorganic materials 0.000 description 7
- 229910052776 Thorium Inorganic materials 0.000 description 7
- 229910052770 Uranium Inorganic materials 0.000 description 7
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 229910052769 Ytterbium Inorganic materials 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 7
- 229910052788 barium Inorganic materials 0.000 description 7
- 229910052790 beryllium Inorganic materials 0.000 description 7
- 229910052793 cadmium Inorganic materials 0.000 description 7
- 229910052791 calcium Inorganic materials 0.000 description 7
- 210000004027 cell Anatomy 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 238000003618 dip coating Methods 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 230000008020 evaporation Effects 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 229910052735 hafnium Inorganic materials 0.000 description 7
- 229910052741 iridium Inorganic materials 0.000 description 7
- 229910052742 iron Inorganic materials 0.000 description 7
- 229910052746 lanthanum Inorganic materials 0.000 description 7
- 229910052745 lead Inorganic materials 0.000 description 7
- 229910052748 manganese Inorganic materials 0.000 description 7
- 229910052758 niobium Inorganic materials 0.000 description 7
- 229910052697 platinum Inorganic materials 0.000 description 7
- 229910052700 potassium Inorganic materials 0.000 description 7
- 229910052702 rhenium Inorganic materials 0.000 description 7
- 229910052703 rhodium Inorganic materials 0.000 description 7
- 229910052701 rubidium Inorganic materials 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 229910052708 sodium Inorganic materials 0.000 description 7
- 229910052712 strontium Inorganic materials 0.000 description 7
- 229910052718 tin Inorganic materials 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 229910052727 yttrium Inorganic materials 0.000 description 7
- 229910052725 zinc Inorganic materials 0.000 description 7
- 239000011701 zinc Substances 0.000 description 7
- 229910052726 zirconium Inorganic materials 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910021389 graphene Inorganic materials 0.000 description 6
- -1 halogen ion Chemical class 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000002904 solvent Substances 0.000 description 6
- 108091006149 Electron carriers Proteins 0.000 description 5
- BAVYZALUXZFZLV-UHFFFAOYSA-O Methylammonium ion Chemical compound [NH3+]C BAVYZALUXZFZLV-UHFFFAOYSA-O 0.000 description 5
- ZMXDDKWLCZADIW-UHFFFAOYSA-N N,N-Dimethylformamide Chemical compound CN(C)C=O ZMXDDKWLCZADIW-UHFFFAOYSA-N 0.000 description 5
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000002243 precursor Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 229910052794 bromium Inorganic materials 0.000 description 4
- 238000005266 casting Methods 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052801 chlorine Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 150000004820 halides Chemical class 0.000 description 4
- 229910052736 halogen Inorganic materials 0.000 description 4
- 238000007641 inkjet printing Methods 0.000 description 4
- XMBWDFGMSWQBCA-UHFFFAOYSA-M iodide Chemical compound [I-] XMBWDFGMSWQBCA-UHFFFAOYSA-M 0.000 description 4
- 229910052740 iodine Inorganic materials 0.000 description 4
- RVPVRDXYQKGNMQ-UHFFFAOYSA-N lead(2+) Chemical compound [Pb+2] RVPVRDXYQKGNMQ-UHFFFAOYSA-N 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 4
- 239000000395 magnesium oxide Substances 0.000 description 4
- 229910052753 mercury Inorganic materials 0.000 description 4
- 229910021645 metal ion Inorganic materials 0.000 description 4
- 239000002070 nanowire Substances 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 229920003023 plastic Polymers 0.000 description 4
- 238000007639 printing Methods 0.000 description 4
- 238000002174 soft lithography Methods 0.000 description 4
- 238000002207 thermal evaporation Methods 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 239000003054 catalyst Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PNKUSGQVOMIXLU-UHFFFAOYSA-N Formamidine Chemical compound NC=N PNKUSGQVOMIXLU-UHFFFAOYSA-N 0.000 description 2
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000003570 air Substances 0.000 description 2
- 239000012080 ambient air Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- XMBWDFGMSWQBCA-UHFFFAOYSA-N hydrogen iodide Chemical compound I XMBWDFGMSWQBCA-UHFFFAOYSA-N 0.000 description 2
- 238000012417 linear regression Methods 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 235000002566 Capsicum Nutrition 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 239000006002 Pepper Substances 0.000 description 1
- 235000016761 Piper aduncum Nutrition 0.000 description 1
- 235000017804 Piper guineense Nutrition 0.000 description 1
- 244000203593 Piper nigrum Species 0.000 description 1
- 235000008184 Piper nigrum Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 239000012296 anti-solvent Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229940071870 hydroiodic acid Drugs 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000006862 quantum yield reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
본 발명은 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자 및 그 제조방법에 관한 것으로서, 보다 상세하게는 소스/드레인 전극의 일함수에 따라 N형 및 P형 반도체 특성을 제어하여 제조과정의 간소화 및 경제성이 향상된 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite and a method of manufacturing the same, and more particularly, to control N-type and P-type semiconductor characteristics according to the work function of the source/drain electrode. Thus, the present invention relates to a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite, and a method of manufacturing the same, which simplifies the manufacturing process and improves economic efficiency.
최근 다른 반도체 물질에 비해 광전자적 성질이 뛰어난 유-무기물 하이브리드 페로브스카이트 물질에 대한 연구가 각광받고 있다. 대표적으로 메틸암모니윰 레드 아이오다이드(CH3NH3PbI3)는 몇 년간 전력변환효율(power conversion efficiency)이 약 20% 이상을 유지하여 태양전지의 흡광체(light harvester)로서의 적합성이 입증되었다. Recently, research on organic-inorganic hybrid perovskite materials having superior optoelectronic properties compared to other semiconductor materials has been in the spotlight. Representatively, methyl ammonium red iodide (CH 3 NH 3 PbI 3 ) has maintained a power conversion efficiency of about 20% or more for several years, proving its suitability as a light harvester for solar cells. .
왜냐하면 종래의 반도체 물질의 전자적 결함 상태(electronic defect states)을 줄이기 위해 300°C 이상의 높은 온도 공정을 거쳐야 하는 반면, 양극성 유-무기물 하이브리드 페로브스카이트 (CH3NH3PbI3, MAPbI3)는 150°C 이하의 낮은 온도에서도 낮은 전자적 결함 상태를 달성할 수 있기 때문이다. Because conventional semiconductor materials have to undergo a high temperature process of 300°C or higher to reduce electronic defect states, bipolar organic-inorganic hybrid perovskite (CH 3 NH 3 PbI 3, MAPbI 3 ) This is because low electronic defect states can be achieved even at temperatures as low as 150°C.
또한, 양극성 유-무기물 하이브리드 페로브스카이트(MAPbI3)는 광루미네선스 양자 수율(photoluminescence)이 높고, 흡광 계수가 높기 때문이다.In addition, this is because the bipolar organic-inorganic hybrid perovskite (MAPbI 3 ) has a high photoluminescence quantum yield and a high extinction coefficient.
또한, 양극성 유-무기물 하이브리드 페로브스카이트(MAPbI3)는 전구체(precursor) MAI와 PbI2를 이용한 용액 공정이나 증착(vapor deposition) 공정으로 제조 비용이 상대적으로 저렴하고, 제작 과정이 상대적으로 간단하다. 간단한 공정과정을 통해 양극성 유-무기물 하이브리드 페로브스카이트의 화학 성분 비율을 조정함으로써 밴드갭과 케리어 이동도(carrier mobility)와 같은 전기적 성질을 조절하기 쉽다. In addition, the bipolar organic-inorganic hybrid perovskite (MAPbI 3 ) is a solution process or a vapor deposition process using precursor MAI and PbI 2 , and the manufacturing cost is relatively low, and the manufacturing process is relatively simple. Do. By adjusting the chemical composition ratio of the bipolar organic-inorganic hybrid perovskite through a simple process, it is easy to control electrical properties such as band gap and carrier mobility.
이러한 특성으로 양극성 유-무기물 하이브리드 페로브스카이트는 태양전지분야 뿐만 아니라 발광 다이오드(Light Emitting Diodes, LED), 박막 트랜지스터(Thin-Film Transistor, TFT)와 발광 트랜지스터(Light Emitting Transistor, LET)와 같은 분야에서도 활용되고 있다.With these characteristics, bipolar organic-inorganic hybrid perovskite is not only in the solar cell field, but also in fields such as Light Emitting Diodes (LEDs), Thin-Film Transistors (TFTs) and Light Emitting Transistors (LET). It is also used in.
종래의 페로브스카이트 박막 트랜지스터(MAPbI3 TFT)는 질소환경의 글로브 박스에서 제조 및 소자 제작을 하고, 양극성 유-무기물 하이브리드 페로브스카이트 의 전자 수송 특성(N type)에 대해서만 보고해왔다. Conventional perovskite thin film transistors (MAPbI 3 TFT) are manufactured and device fabricated in a glove box in a nitrogen environment, and only the electron transport characteristics (N type) of a bipolar organic-inorganic hybrid perovskite have been reported.
양극성 유-무기물 하이브리드 페로브스카이트에 세슘(cesium)이나 포름아미디늄(formamidinium, FA)를 도핑하거나 198K 이하의 낮은 온도에서 100V가 넘는 높은 구동 전압을 사용하여 소자의 전기적 특성을 측정한 경우를 제외하면, 양극성 유-무기물 하이브리드 페로브스카이트는 N형 반도체로 연구되어왔다.When measuring the electrical characteristics of a device by doping cesium or formamidinium (FA) on a bipolar organic-inorganic hybrid perovskite, or using a high driving voltage of over 100V at a low temperature of 198K or less. Except for, bipolar organic-inorganic hybrid perovskite has been studied as an N-type semiconductor.
도 1은 종래의 CMOS 소자의 단면도를 도시한 것이다.1 is a cross-sectional view of a conventional CMOS device.
도 1를 참조하면, 종래의 CMOS 소자는 기판(110), 상기 기판(110)의 상부에 형성되는 소스(150, 170), 드레인 전극(160, 180), 소스 전극(150, 170)과 드레인 전극(160, 180) 사이에 배치되며 기판(110)의 상부에 형성되는 절연막(130), 절연막(130)의 상부에 형성되는 게이트 전극(120)을 포함한다.Referring to FIG. 1, a conventional CMOS device includes a
기판(110)은 게이트 전극(120)의 인가 전압에 따라서 N형 반도체 또는 P형 반도체 특성을 보이고, 종래의 CMOS 소자는 단일 소자로 2가지 타입의 반도체 특성을 모두 구현이 가능하다. The
CMOS 회로는 N형 박막 트랜지스터와 P형 박막 트랜지스터가 같이 공존하는 구조이다. 입력값(input)이 양전압(positive voltage) 또는 음전압(negative voltage)일 때에 따라서 N형 또는 P형 박막 트랜지스터를 제어하여 출력값(output)을 제어할 수 있다.The CMOS circuit has a structure in which an N-type thin film transistor and a P-type thin film transistor coexist. When an input value is a positive voltage or a negative voltage, an N-type or P-type thin film transistor may be controlled to control an output value.
CMOS 회로를 사용하면, 회로의 속도가 높아지고, 소자의 전력손실(power dissipation)을 줄일 수 있다. 그러나, 현재 대부분의 디스플레이 기기는 디스플레이 패널에 실리콘 CMOS 회로 드라이버(driver)를 붙여 양산한다. 픽셀을 제어하는 박막 트랜지스터의 반도체가 단극성(unipolar)이기 때문에 이 반도체로는 CMOS 회로를 만들 수 없기 때문이다.If a CMOS circuit is used, the speed of the circuit is increased and power dissipation of the device can be reduced. However, most display devices are mass-produced by attaching a silicon CMOS circuit driver to a display panel. This is because the semiconductor of the thin film transistor that controls the pixel is unipolar, so it is not possible to make a CMOS circuit with this semiconductor.
만약에 한 패널에 양극성인 반도체를 사용하여 픽셀 제어 박막 트랜지스터와 CMOS 회로 드라이버를 통합(Integration) 한다면, 디스플레이 기기를 좀 더 간단하고, 저렴하게 양산할 수 있을 것이다. If a pixel-controlled thin film transistor and a CMOS circuit driver are integrated using a bipolar semiconductor in one panel, the display device can be mass-produced more simply and inexpensively.
본 발명은 소스/드레인 전극의 일함수의 제어를 통해 반도체층의 반도체 특성의 제어가 가능한 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite capable of controlling semiconductor properties of a semiconductor layer through control of a work function of a source/drain electrode.
또한, 본 발명은 하이-케이를 갖는 물질을 절연막으로 하여 낮은 구동 전압을 갖는 양극성 유-무기물 하이브리드 페로브스카이트 박막 트랜지스터를 제공하는 것을 목적으로 한다.Another object of the present invention is to provide a bipolar organic-inorganic hybrid perovskite thin film transistor having a low driving voltage using a material having a high-K as an insulating film.
본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자는 기판, 기판의 상부에 패터닝된 게이트 전극, 게이트 전극의 상부에 형성되는 절연막, 절연막의 상부에 형성되는 양극성 유-무기물 하이브리드 페로브스카이트를 포함하는 반도체층, 반도체층의 상부에 형성되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 전극부, 및 반도체층의 상부에 형성되고, 제1 전극부에 대응되게 배치되며, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 전극부를 포함하고, 제1 전극부 및 제2 전극부의 일함수(work function)는 양극성 유-무기물 하이브리드 페로브스카이트의 일함수와 차이가 있는 것을 특징으로 한다.The complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is formed on a substrate, a gate electrode patterned on the substrate, an insulating film formed on the gate electrode, and an insulating film. A semiconductor layer including a bipolar organic-inorganic hybrid perovskite, a first electrode portion including a first source electrode and a first drain electrode formed on the semiconductor layer, and a first electrode portion formed on the semiconductor layer, It is disposed to correspond to the first electrode part and includes a second electrode part including a second source electrode and a second drain electrode, and a work function of the first electrode part and the second electrode part is a bipolar organic-inorganic hybrid film. It is characterized by a difference from the work function of Lobskyte.
상기 제1 전극부 및 상기 제2 전극부 중 어느 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 높은 일함수를 갖고, 상기 제1 전극부 및 상기 제2 전극부 중 다른 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 낮은 일함수를 갖을 수 있다.Any one of the first electrode part and the second electrode part has a work function higher than that of the bipolar organic-inorganic hybrid perovskite, and the other one of the first electrode part and the second electrode part It may have a work function lower than that of the bipolar organic-inorganic hybrid perovskite.
상기 제1 전극부는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지(valance band energy) 및 전도대 에너지(conduction band energy) 중 어느 하나와 옴익 컨택(ohmic contact)을 할 수 있다.The first electrode part may make ohmic contact with any one of a valence band energy and a conduction band energy of the bipolar organic-inorganic hybrid perovskite.
상기 제1 전극부는 상기 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 하나와 쇼트키 컨택(Schottky contact)을 할 수 있다.The first electrode part may make Schottky contact with the other of the energy of the perovskite and the energy of the conduction band of the perovskite.
상기 제2 전극부는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 전도대 에너지 중 어느 하나와 옴익 컨택을 할 수 있다.The second electrode part may make ohmic contact with any one of a home appliance band energy and a conduction band energy of the bipolar organic-inorganic hybrid perovskite.
상기 제2 전극부는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 어느 하나와 쇼트키 컨택을 할 수 있다.The second electrode part may make Schottky contact with any one of a home appliance band energy of the bipolar organic-inorganic hybrid perovskite and a conduction band energy of the perovskite.
상기 절연막, 상기 제1 전극부 및 상기 제2 전극부 상에 형성되는 폴리머층을 더 포함할 수 있다.It may further include a polymer layer formed on the insulating layer, the first electrode portion and the second electrode portion.
상기 폴리머층은 상기 제1 및 상기 제2 소스 전극과 대응되는 상기 제1 및 상기 제2 드레인 전극 사이에 배치되는 뱅크(bank)를 구조를 포함할 수 있다.The polymer layer may have a structure including banks disposed between the first and second drain electrodes corresponding to the first and second source electrodes.
상기 절연막은 하이-케이(High-k)를 갖는 알루미늄 옥사이드(AlOx)로 구성되며, 구동 전압(driving voltage)을 제어할 수 있다.The insulating layer is made of high-k aluminum oxide (AlOx) and can control a driving voltage.
상기 절연막은 상기 알루미늄 옥사이드의 두께를 조절하여 서브-스레시홀드 스윙(subthreshold swing)을 제어할 수 있다.The insulating layer may control a sub-threshold swing by adjusting the thickness of the aluminum oxide.
상기 절연막은 하이-케이(High-k)를 갖는 알루미늄 옥사이드(AlOx)로 구성되며, 상기 알루미늄 옥사이드의 두께로 구동 전압(driving voltage)을 제어할 수 있다.The insulating layer is made of high-k aluminum oxide (AlOx), and a driving voltage may be controlled by the thickness of the aluminum oxide.
본 발명에 따르면 소스/드레인 전극의 일함수의 제어를 통해 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 반도체 특성을 제어할 수 있다.According to the present invention, semiconductor characteristics of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite can be controlled through control of the work function of the source/drain electrodes.
또한, 본 발명은 하이-케이를 갖는 물질을 절연막으로 하여 양극성 유-무기물 하이브리드 페로브스카이트 박막 트랜지스터의 낮은 구동 전압을 갖도록 할 수 있다.In addition, according to the present invention, a high-K material can be used as an insulating film to have a low driving voltage of a bipolar organic-inorganic hybrid perovskite thin film transistor.
도 1은 종래의 CMOS 소자의 단면도를 도시한 것이다.
도 2a는 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 inverted staggered 구조의 상보형 금속산화 반도체 소자의 단면도를 통해 도시한 것이며, 도 2b는 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 etch stopper를 포함한 inverted staggered 구조의 상보형 금속산화 반도체 소자의 제작과정을 단면도를 통해 도시한 것이며, 도 2c는 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 뱅크를 포함한 inverted coplanar 구조의 상보형 금속산화 반도체 소자의 단면도를 통해 도시한 것이며, 도 2d는 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 뱅크가 없는 inverted coplanar 구조의 상보형 금속산화 반도체 소자의 제작과정을 단면도를 통해 도시한 것이다.
도 3a는 MAPbI3의 상부 표면(top surface)에 대한 주사 전자 현미경(Scanning Electron Microscope, SEM) 이미지를 도시한 것이고, 도 3b는 MAPbI3의 상부 표면(top surface)에 대한 X선 회절(X-Ray Diffraction, XRD) 패턴 그래프를 도시한 것이다.
도 4a 및 도 4b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 전기적 출력 및 특성에 관한 그래프를 도시한 것이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 P형 반도체 특성에 대한 바이어스 효과(effect of bias)를 도시한 것이다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 N형 반도체 특성에 대한 바이어스 효과(effect of bias)를 도시한 것이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 VDS 별 VGS에 대한 IDS 특성을 도시한 그래프이다.
도 8a는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 VDS = VGS 일 때, P형 반도체의 IDS 1/2 특성에 대한 그래프를 도시한 것이고, 도 8b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 VDS = VGS 일 때, N형 반도체의 IDS 1/2 특성에 대한 그래프를 도시한 것이다.
도 9는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 인가되는 VDS = -5V일 때, 소스/드레인 전극 간의 거리에 따른 전기적 특성의 그래프를 도시한 것이다.
도 10는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 인가되는 VDS = +5V일 때, 소스/드레인 전극 간의 거리에 따른 전기적 특성의 그래프를 도시한 것이다.
도 11a 내지 11d는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 소스/드레인 전극의 일함수(work function)가 양극성 반도체층의 일함수보다 작을 경우의 게이트 전극에 따른 밴드 다이어그램 변화를 도식한 것이다.
도 12a 내지 12d는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 소스/드레인 전극의 일함수가 양극성 반도체층의 일함수보다 큰 경우의 게이트 전극에 따른 밴드 다이어그램 변화를 도식한 것이다.1 is a cross-sectional view of a conventional CMOS device.
2A is a cross-sectional view of a complementary metal oxide semiconductor device having an inverted staggered structure using a bipolar organic-inorganic hybrid perovskite according to an embodiment, and FIG. 2B is a bipolar organic-inorganic hybrid according to an embodiment. The fabrication process of a complementary metal oxide semiconductor device having an inverted staggered structure including an etch stopper using perovskite is shown through a cross-sectional view, and FIG. 2C is a bipolar organic-inorganic hybrid perovskite according to an embodiment. It is shown through a cross-sectional view of a complementary metal oxide semiconductor device having an inverted coplanar structure including a bank, and FIG. 2D is a complementary metal having an inverted coplanar structure without a bank using a bipolar organic-inorganic hybrid perovskite according to an embodiment. The manufacturing process of the oxide semiconductor device is shown through a cross-sectional view.
Figure 3a depicts the scanning electron microscope (Scanning Electron Microscope, SEM) image of the top surface (top surface) of MAPbI 3, Figure 3b is an X-ray diffraction on the upper surface (top surface) of MAPbI 3 (X- Ray Diffraction, XRD) shows a pattern graph.
4A and 4B are graphs showing electrical outputs and characteristics of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention.
5A and 5B illustrate an effect of bias on a P-type semiconductor characteristic of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention.
6A and 6B illustrate an effect of bias on N-type semiconductor characteristics of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention.
7A and 7B are graphs showing I DS characteristics for V GS for each V DS of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention.
8A is a graph of I DS 1/2 characteristics of a P-type semiconductor when V DS = V GS for a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention. 8B is an N-type semiconductor I DS 1/ when V DS = V GS for a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention. It shows a graph for the 2 characteristics.
9 is a graph of electrical characteristics according to a distance between source/drain electrodes when V DS = -5V applied to a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention Is shown.
10 is a graph of electrical characteristics according to a distance between source/drain electrodes when V DS = +5V applied to a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention Is shown.
11A to 11D show that the work function of the source/drain electrode for the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is greater than that of the bipolar semiconductor layer. It is a schematic diagram of the band diagram change according to the gate electrode when it is small.
12A to 12D are gates when the work function of the source/drain electrode for the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is greater than the work function of the bipolar semiconductor layer. It is a schematic of the band diagram change according to the electrode.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.Specific structural or functional descriptions of embodiments according to the concept of the present invention disclosed in the present specification are exemplified only for the purpose of describing embodiments according to the concept of the present invention, and embodiments according to the concept of the present invention They may be implemented in various forms and are not limited to the embodiments described herein.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Since the embodiments according to the concept of the present invention can apply various changes and have various forms, the embodiments will be illustrated in the drawings and described in detail in the present specification. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosed forms, and includes changes, equivalents, or substitutes included in the spirit and scope of the present invention.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various elements, but the elements should not be limited by the terms. The terms are only for the purpose of distinguishing one component from other components, for example, without departing from the scope of the rights according to the concept of the present invention, the first component may be referred to as the second component, Similarly, the second component may also be referred to as a first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.When a component is referred to as being "connected" or "connected" to another component, it is understood that it may be directly connected or connected to the other component, but other components may exist in the middle. It should be. On the other hand, when a component is referred to as being "directly connected" or "directly connected" to another component, it should be understood that there is no other component in the middle. Expressions describing the relationship between components, for example, "between" and "just between" or "directly adjacent to" should be interpreted as well.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terms used in the present specification are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In the present specification, terms such as "comprise" or "have" are intended to designate that the specified features, numbers, steps, actions, components, parts, or combinations thereof exist, but one or more other features or numbers, It is to be understood that the presence or addition of steps, actions, components, parts, or combinations thereof, does not preclude the possibility of preliminary exclusion.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless otherwise defined, all terms used herein including technical or scientific terms have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms as defined in a commonly used dictionary should be construed as having a meaning consistent with the meaning of the related technology, and should not be interpreted as an ideal or excessively formal meaning unless explicitly defined in the present specification. Does not.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments will be described in detail with reference to the accompanying drawings. However, the scope of the patent application is not limited or limited by these embodiments. The same reference numerals shown in each drawing indicate the same members.
도 2a는 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 inverted staggered 구조의 상보형 금속산화 반도체 소자의 단면도를 통해 도시한 것이며, 도 2b는 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 etch stopper를 포함한 inverted staggered 구조의 상보형 금속산화 반도체 소자의 제작과정을 단면도를 통해 도시한 것이며, 도 2c는 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 뱅크를 포함한 inverted coplanar 구조의 상보형 금속산화 반도체 소자의 단면도를 통해 도시한 것이며, 도 2d는 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 뱅크가 없는 inverted coplanar 구조의 상보형 금속산화 반도체 소자의 제작과정을 단면도를 통해 도시한 것이다.2A is a cross-sectional view of a complementary metal oxide semiconductor device having an inverted staggered structure using a bipolar organic-inorganic hybrid perovskite according to an embodiment, and FIG. 2B is a bipolar organic-inorganic hybrid according to an embodiment. The fabrication process of a complementary metal oxide semiconductor device having an inverted staggered structure including an etch stopper using perovskite is shown through a cross-sectional view, and FIG. 2C is a bipolar organic-inorganic hybrid perovskite according to an embodiment. It is shown through a cross-sectional view of a complementary metal oxide semiconductor device having an inverted coplanar structure including a bank, and FIG. 2D is a complementary metal having an inverted coplanar structure without a bank using a bipolar organic-inorganic hybrid perovskite according to an embodiment. The manufacturing process of the oxide semiconductor device is shown through a cross-sectional view.
도 2a를 참조하면, 셰도우 마스크(shadow mask)를 사용한 반도체 소자와 같은 인버티드 스태거드(inverted staggered) 구조이다. 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 페로브스카이트 반도체 소자는 기판(210), 기판(210)의 상부에 패터닝된 게이트 전극(220), 게이트 전극(220)의 상부에 형성되는 절연막(230), 절연막(230)의 상부에 형성되는 양극성 유-무기 하이브리드 페로브스카이트를 포함하는 반도체층(240), 반도체층(240)의 상부에 형성되는 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함하는 제1 전극부(250), 및 반도체층(240)의 상부에 형성되고, 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함하는 제2 전극부(260)를 포함한다.Referring to FIG. 2A, it is an inverted staggered structure such as a semiconductor device using a shadow mask. The complementary metal oxide perovskite semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention includes a
본 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 페로브스카이트 반도체 소자는 제1 전극부(250) 및 제2 전극부(260)의 일함수는 양극성 유-무기물 하이브리드 페로브스카이트의 일함수와 차이가 있다.In the complementary metal oxide perovskite semiconductor device using the bipolar organic-inorganic hybrid perovskite according to the present embodiment, the work function of the
제1 전극부(250) 및 제2 전극부(260) 중 어느 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 높은 일함수를 가질 수 있고, 제1 전극부(250) 및 제2 전극부(260) 중 다른 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 낮은 일함수를 가질 수 있다. Any one of the
여기서, 양극성 유-무기물 하이브리드 페로브스카이트의 페르미 에너지는 양극성 유-무기물 하이브리드 페로브스카이트의 일함수를 의미한다.Here, the Fermi energy of the bipolar organic-inorganic hybrid perovskite means the work function of the bipolar organic-inorganic hybrid perovskite.
예를 들어, 제1 전극부(250)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지(valance band energy) 및 전도대 에너지(conduction band energy) 중 어느 하나와 옴익 컨택(ohmic contact)을 할 수 있다. For example, the
여기서, 양극성 유-무기물 하이브리드 페로브스카이트의 전도대 에너지는 양극성 유-무기물 페로브스카이트의 전자 친화도를 의미한다.Here, the conduction band energy of the bipolar organic-inorganic hybrid perovskite means the electron affinity of the bipolar organic-inorganic perovskite.
또한, 실시예에 따라서는 상기 제1 전극부(250)는 상기 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 하나와 쇼트키 컨택을 할 수 있다. In addition, according to an exemplary embodiment, the
또한, 제2 전극부(260)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 전도대 에너지 중 어느 하나와 옴익 컨택을 할 수 있다.In addition, the
실시예에 따라서는 제2 전극부(260)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 어느 하나와 쇼트키 컨택을 할 수 있다. Depending on the embodiment, the
도 2a 에 도시된 바와 같이, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 기판(210) 상에 게이트 전극을 형성한다. As shown in FIG. 2A, in the method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention, a gate electrode is formed on the
기판(210)은 반도체에서 통상적으로 사용되는 재질의 기판(210)은 박막 트랜지스터에서 통상적으로 사용되는 재질의 기판을 사용할 수 있고, 유리(glass), 폴리이미드(polyimide) 와 같은 플라스틱 기판 중 적어도 어느 하나일 수 있으며, 바람직하게는 플라스틱 기판일 수 있다. The
본 발명의 실시예에 따른, 게이트 전극(220)은 금속 및 투명 전도성 물질 중 어느 하나의 물질로 이루어질 수 있고, 상기 금속은 Au, Ti, Al, Mo 및 Pd 중 어느 하나의 물질일 수 있으나, 이에 한정되지 않고, 본 발명이 속한 기술분야에서 사용가능 또한, 상기 투명 전도성 물질은 비정질 산화물, 결정질 산화물, 그래핀(grapheme) 및 고분자 유기물 중 적어도 하나 이상의 물질일 수 있다. 바람직하게는, 게이트 전극(220)은 기판(210)의 상부에 몰리브덴(Mo)으로 형성되고, 게이트 전극(220)의 두께(40 nm)으로 형성될 수 있다.According to an embodiment of the present invention, the
게이트 전극(220)을 형성하는 것은 유기 나노와이어 리소그래피(organic nanowire lithography), 드롭 캐스팅(drop casting), 스핀 코팅(spin coating), 딥 코팅(dip coating), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 프린팅(printing), 소프트리소그래피(soft lithography), 및 스퍼터링(sputtering) 중에서 선택되는 적어도 어느 하나의 방법을 이용하여 수행 될 수 있다. Forming the
바람직하게는, 게이트 전극(220)은 스퍼터링을 통해서 기판(210) 상에 증착될 수 있다.Preferably, the
다시 도 2a를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 게이트 전극(220) 상부에 절연막(230)을 형성한다. Referring back to FIG. 2A, in the method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention, an insulating
절연막은(230)은 기판(210) 상의 형성된 게이트 전극(220)의 상부에 형성될 수 있다.The insulating
또한, 절연막은(230)은 하이-케이(High-k)를 갖는 알루미늄 옥사이드(AlOx)로 구성되며, 구동 전압(driving voltage)을 제어할 수 있다. In addition, the insulating
절연막(230)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx), 알루미늄 산화막(Al2O3), 하프늄 산화막(HfO2), 마그네슘 산화막(MgO), 티타늄 산화막(TiO2), 탄탈륨 산화막(Ta2O5), 갈륨 산화막(Ga2O3) 및 지르코늄 산화막(ZrO2)으로 이루어진 군에서 1 이상 선택될 수 있다.The insulating
실시예에 따라 절연막(230)을 형성하는 것은 유기 나노와이어 리소그래피(organic nanowire lithography), 드롭 캐스팅(drop casting), 스핀 코팅(spin coating), 딥 코팅(dip coating), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 프린팅(printing), 소프트리소그래피(soft lithography), 및 스퍼터링(sputtering) 중에서 선택되는 적어도 어느 하나의 방법을 이용하여 형성될 수 있다. Forming the insulating
바람직하게는, 절연막(230)은 기판을 UV treatment 후 스핀 코팅을 통해서 형성될 수 있다.Preferably, the insulating
다시 도 2a를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 절연막(230) 상부에 양극성 유-무기물 하이브리드 페로브스카이트를 포함하는 반도체층(240)을 형성한다. Referring back to FIG. 2A, the method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is a bipolar organic-inorganic hybrid perovskite on the insulating
반도체층(240)은 스핀 코팅(spin coating), 슬릿 다이 코팅(slit dye coating), 잉크젯 프린팅(ink jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating)으로 이루어진 군에서 선택되는 어느 하나의 방법으로 형성될 수 있고, 보다 바람직하게는, 반도체층(240)은 스핀 코팅으로 형성될 수 있다. The
실시예에 따라서는 반도체층(240)은 용매(solvent)와 페로브스카이트 전구체 용질이 혼합된 용액이 사용될 수 있고, 스핀코팅 중 반도체층에 톨루엔(Toluene)을 첨가할 수 있고, 상기 톨루엔은 용매의 증발 속도를 상승시켜 용액이 페로브스카이트 구조를 잡는 과정을 가속시키는 촉매 역할을 할 수 있다.Depending on the embodiment, the
상기 페로브스카이트 구조의 물질은 유기물과 무기물이 혼합된 ABX3 화학식을 갖는 구조체를 나타내고, 상기 A 이온으로는 유기 암모늄 이온(RNH3)이 사용되며, B 이온으로는 2가의 금속 이온(metal ion)이 사용되고, X 이온으로는 할로겐 이온(Halogen ion)이 사용될 수 있다. The material of the perovskite structure represents a structure having the ABX 3 formula in which organic and inorganic materials are mixed, and an organic ammonium ion (RNH 3 ) is used as the A ion, and a divalent metal ion (metal) is used as the B ion. ion) may be used, and a halogen ion may be used as the X ion.
또한, 실시예에 따라서는 상기 페로브스카이트 구조의 물질은 MA 이온으로 CH3NH3(Methylammonium)을 사용하고, B 이온으로 Pb(Lead ion)을 사용하며, X 이온으로 I(Iodine ion)을 사용하는 CH3NH3PbI3를 포함할 수 있다.In addition, according to an embodiment, the material of the perovskite structure uses CH 3 NH 3 (Methylammonium) as the MA ion, Pb (Lead ion) as the B ion, and I (Iodine ion) as the X ion. CH 3 NH 3 PbI 3 may be included.
본 발명에 사용되는 페로브스카이트 구조의 물질에 대해 보다 상세히 설명하면, 본 실시예에 따른 페로브스카이트 구조의 물질은 화학식 1, 화학식 2, 화학식 3, 화학식 4 및 화학식 5에서 선택되는 적어도 1종 이상을 포함할 수 있다.When the material of the perovskite structure used in the present invention is described in more detail, the material of the perovskite structure according to the present embodiment is at least selected from Chemical Formula 1,
[화학식 1][Formula 1]
CH3NH3PbI3 CH 3 NH 3 PbI 3
[화학식 2][Formula 2]
CH3NH3PbI3-XClX CH 3 NH 3 PbI 3 - X Cl X
[화학식 3][Formula 3]
CH3NH3PbCl3 CH 3 NH 3 PbCl 3
[화학식 4][Formula 4]
CH3NH3PbI3-XBrX CH 3 NH 3 PbI 3 - X Br X
[화학식 5][Formula 5]
CH3NH3PbBr3 CH 3 NH 3 PbBr 3
상기 화학식2 및 화학식 4에서, x는 0 < x < 3 일 수 있다.In
예를 들어, 상기 페로브스카이트 구조의 물질은 CH3NH3PbI3, CH3NH3PbI3-XClX, CH3NH3PbCl3, CH3NH3PbI3-XBrX, 또는 CH3NH3PbBr3 이들의 서로 다른 할라이드(I, Cl, Br) 물질의 조합을 사용할 수 있고, 이에 한정되는 것은 아니다.For example, the material of the perovskite structure is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI 3 - X Cl X , CH 3 NH 3 PbCl 3 , CH 3 NH 3 PbI 3 - X Br X , or CH 3 NH 3 PbBr 3 It is possible to use a combination of different halide (I, Cl, Br) substances thereof, but is not limited thereto.
다시 도 2a를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 반도체층(240)의 상부에 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함하는 제1 전극부(250)을 형성한다.Referring back to FIG. 2A, a method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention includes a
제 1 전극부(250) 및 제 2 전극부(260)는 상기 페로브스카이트 상부에 쉐도우 마스크(shadow mask) 기법을 통해 형성된다. 에천트(Etchant)를 이용한 기법은 유-무기물 하이브리드 페로브스카이트와 화학적 반응을 하여 페로브스카이트의 구조 변형과 손상이 생기기 때문에 에천트를 사용하지 않는 쉐도우 마스크 기법을 사용한다.The
제1 전극부(250)은 금속 및 투명 전도성 물질 중 어느 하나의 물질로 이루어질 수 있고, 상기 금속은 Au, Ti, Al, 및 Pd 중 어느 하나의 물질일 수 있으나, 이에 한정되지 않고, 본 발명이 속한 기술분야에서 사용가능한 금속 물질이면 바람직하다.The
제1 전극부(250)는 반도체층(240)의 상부에 형성되는 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함할 수 있다.The
제1 소스 전극(251) 및 제1 드레인 전극(252)은 동일한 투명 전도성 물질로 이루어질 수 있고, 상기 투명 전도성 물질은 IZO(indium zinc oxide), ITO(indium thin oxide) 및 그래핀(graphene) 중 어느 하나일 수 있다.The
또한, 제1 전극부(250)는 페로브스카이트의 일함수(work function) 3.95 eV 보다 작은 일함수를 갖는 As, Ba, Ca, Ce, Cs, Eu, Gd, Hf, K, La, Li, Lu, Mg, Mn, Na, Nd, Rb, Sc, Sm, Sr, Tb, Ti, Th, U, Y, Yb 및 Zn으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다. In addition, the
실시예에 따라서는, 제1 전극부(250)는 페로브스카이트의 일함수(work function) 3.95 eV 보다 큰 일함수를 갖는 Ag, Al, Au, B, Be, Bi, C, Cd, Co, Cr, Cu, Fe, Ga, Hg, In, Ir, Mo, Nb, Ni, Os, Pb, Pd, Pt, Re, Rh, Ru, Sb, Se, Si, Sn, Ta, Te, Ti, V, W, 및 Zr으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나의 물질로 형성될 수도 있다.Depending on the embodiment, the
다시 도 2a를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 반도체층(240)의 상부에 형성되고, 상기 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함하는 제2 전극부(260)을 형성한다.Referring back to FIG. 2A, the method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is formed on the
제2 전극부(260)는 상기 반도체층(240)의 상부에 형성되고 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함할 수 있다.The
제2 소스 전극(261) 및 제2 드레인 전극(262)은 투명 전도성 물질로 이루어질 수 있고, 상기 투명 전도성 물질은 IZO, ITO 및 그래핀 중 어느 하나일 수 있다.The
또한, 제2 전극부(260)은 페로브스카이트의 일함수(work function) 3.95 eV 보다 작은 일함수를 갖는 As, Ba, Ca, Ce, Cs, Eu, Gd, Hf, K, La, Li, Lu, Mg, Mn, Na, Nd, Rb, Sc, Sm, Sr, Tb, Ti, Th, U, Y, Yb 및 Zn으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다.In addition, the
또한, 제2 전극부(260)은 페로브스카이트의 일함수 3.95 eV 보다 큰 일함수를 갖는 Ag, Al, Au, B, Be, Bi, C, Cd, Co, Cr, Cu, Fe, Ga, Hg, In, Ir, Mo, Nb, Ni, Os, Pb, Pd, Pt, Re, Rh, Ru, Sb, Se, Si, Sn, Ta, Te, Ti, V, W, 및 Zr으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다.In addition, the
본 발명의 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제1 전극부(250) 및 제2 전극부(260)의 일함수(work function)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수의 차이가 있을 수 있다.The work function of the
제1 전극부(250) 및 제2 전극부(260) 중 어느 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 높은 일함수를 갖고, 제1 전극부(250) 및 제2 전극부(260) 중 다른 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 낮은 일함수를 갖을 수 있다 .Any one of the
제1 전극부(250)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지(valance band energy) 및 전도대 에너지(conduction band energy) 중 어느 하나와 옴익 컨택(ohmic contact)을 할 수 있다.The
제1 전극부(250)는 상기 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 하나와 쇼트키 컨택(Schottky contact)을 할 수 있다.The
제2 전극부(260)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 전도대 에너지 중 어느 하나와 옴익 컨택을 할 수 있다.The
제2 전극부(260)는 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 어느 하나와 쇼트키 컨택을 할 수 있다.The
도 2b를 참조하면, 에치 스탑퍼 (Etch stopper) 를 사용한 반도체 소자와 같은 인버티드 스태거드(inverted staggered) 구조이다. 반도체층(240) 상부에 에치 스탑퍼(Etch stopper)를 형성하여 비아홀(via hole) 사이에 제1 전극부(250) 및 제2 전극부(260)를 형성하여 반도체층(240)의 채널 (channel) 을 보호한다. 다시 도2b를 참조하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 페로브스카이트 반도체 소자는 기판(210), 기판(210)의 상부에 패터닝된 게이트 전극(220), 게이트 전극(220)의 상부에 형성되는 절연막(230), 절연막(230)의 상부에 형성되는 양극성 유-무기물 하이브리드 페로브스카이트를 포함하는 반도체층(240), 소스 및 드레인 전극을 형성시킬 때 반도체층의 채널을 보호하기 위해 형성되는 etch stopper를 포함하는 유전체층 (dielectric material layer) (270), 반도체층(240)의 상부에 형성되는 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함하는 제1 전극부(250), 및 반도체층(240)의 상부에 형성되고, 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함하는 제2 전극부(260)를 포함한다.Referring to FIG. 2B, it is an inverted staggered structure such as a semiconductor device using an etch stopper. An etch stopper is formed on the
도 2b 에 도시된 바와 같이, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 기판(210) 상에 게이트 전극을 형성한다.As shown in FIG. 2B, in the method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention, a gate electrode is formed on the
기판(210)은 반도체에서 통상적으로 사용되는 재질의 기판(210)은 박막 트랜지스터에서 통상적으로 사용되는 재질의 기판을 사용할 수 있고, 유리(glass), 폴리이미드(polyimide) 와 같은 플라스틱 기판 중 적어도 어느 하나일 수 있으며, 바람직하게는 플라스틱 기판일 수 있다.The
본 발명의 실시예에 따른, 게이트 전극(220)은 금속 및 투명 전도성 물질 중 어느 하나의 물질로 이루어질 수 있고, 상기 금속은 Au, Ti, Al, Mo 및 Pd 중 어느 하나의 물질일 수 있으나, 이에 한정되지 않고, 본 발명이 속한 기술분야에서 사용가능 또한, 상기 투명 전도성 물질은 비정질 산화물, 결정질 산화물, 그래핀(grapheme) 및 고분자 유기물 중 적어도 하나 이상의 물질일 수 있다. 바람직하게는, 게이트 전극(220)은 기판(210)의 상부에 몰리브덴(Mo)으로 형성되고, 게이트 전극(220)의 두께(40 nm)으로 형성될 수 있다.According to an embodiment of the present invention, the
게이트 전극(220)을 형성하는 것은 유기 나노와이어 리소그래피(organic nanowire lithography), 드롭 캐스팅(drop casting), 스핀 코팅(spin coating), 딥 코팅(dip coating), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 프린팅(printing), 소프트리소그래피(soft lithography), 및 스퍼터링(sputtering) 중에서 선택되는 적어도 어느 하나의 방법을 이용하여 수행 될 수 있다. Forming the
바람직하게는, 게이트 전극(220)은 스퍼터링을 통해서 기판(210) 상에 증착될 수 있다.Preferably, the
다시 도 2b를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 게이트 전극(220) 상부에 절연막(230)을 형성한다.Referring back to FIG. 2B, in the method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention, an insulating
절연막은(230)은 기판(210) 상의 형성된 게이트 전극(220)의 상부에 형성될 수 있다.The insulating
또한, 절연막은(230)은 하이-케이(High-k)를 갖는 알루미늄 옥사이드(AlOx)로 구성되며, 구동 전압(driving voltage)을 제어할 수 있다.In addition, the insulating
절연막(230)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx), 알루미늄 산화막(Al2O3), 하프늄 산화막(HfO2), 마그네슘 산화막(MgO), 티타늄 산화막(TiO2), 탄탈륨 산화막(Ta2O5), 갈륨 산화막(Ga2O3) 및 지르코늄 산화막(ZrO2)으로 이루어진 군에서 1 이상 선택될 수 있다.The insulating
실시예에 따라 절연막(230)을 형성하는 것은 유기 나노와이어 리소그래피(organic nanowire lithography), 드롭 캐스팅(drop casting), 스핀 코팅(spin coating), 딥 코팅(dip coating), 전자빔 증착(e-beam evaporation), 열증착(thermal evaporation), 프린팅(printing), 소프트리소그래피(soft lithography), 및 스퍼터링(sputtering) 중에서 선택되는 적어도 어느 하나의 방법을 이용하여 형성될 수 있다. Forming the insulating
바람직하게는, 절연막(230)은 기판을 UV treatment 후 스핀 코팅을 통해서 형성될 수 있다.Preferably, the insulating
다시 도 2b를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 절연막(230) 상부에 양극성 유-무기물 하이브리드 페로브스카이트를 포함하는 반도체층(240)을 형성한다. Referring back to FIG. 2B, a method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is a bipolar organic-inorganic hybrid perovskite on the insulating
반도체층(240)은 스핀 코팅(spin coating), 슬릿 다이 코팅(slit dye coating), 잉크젯 프린팅(ink jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating)으로 이루어진 군에서 선택되는 어느 하나의 방법으로 형성될 수 있고, 보다 바람직하게는, 반도체층(240)은 스핀 코팅으로 형성될 수 있다. The
실시예에 따라서는 반도체층(240)은 용매(solvent)와 페로브스카이트 전구체 용질이 혼합된 용액이 사용될 수 있고, 스핀코팅 중 반도체층에 톨루엔(Toluene)을 첨가할 수 있고, 상기 톨루엔은 용매의 증발 속도를 상승시켜 용액이 페로브스카이트 구조를 잡는 과정을 가속시키는 촉매 역할을 할 수 있다.Depending on the embodiment, the
상기 페로브스카이트 구조의 물질은 유기물과 무기물이 혼합된 ABX3 화학식을 갖는 구조체를 나타내고, 상기 A 이온으로는 유기 암모늄 이온(RNH3)이 사용되며, B 이온으로는 2가의 금속 이온(metal ion)이 사용되고, X 이온으로는 할로겐 이온(Halogen ion)이 사용될 수 있다. The material of the perovskite structure represents a structure having the ABX 3 formula in which organic and inorganic materials are mixed, and an organic ammonium ion (RNH 3 ) is used as the A ion, and a divalent metal ion (metal) is used as the B ion. ion) may be used, and a halogen ion may be used as the X ion.
또한, 실시예에 따라서는 상기 페로브스카이트 구조의 물질은 MA 이온으로 CH3NH3(Methylammonium)을 사용하고, B 이온으로 Pb(Lead ion)을 사용하며, X 이온으로 I(Iodine ion)을 사용하는 CH3NH3PbI3를 포함할 수 있다.In addition, according to an embodiment, the material of the perovskite structure uses CH 3 NH 3 (Methylammonium) as the MA ion, Pb (Lead ion) as the B ion, and I (Iodine ion) as the X ion. CH 3 NH 3 PbI 3 may be included.
본 발명에 사용되는 페로브스카이트 구조의 물질에 대해 보다 상세히 설명하면, 본 실시예에 따른 페로브스카이트 구조의 물질은 화학식 1, 화학식 2, 화학식 3, 화학식 4 및 화학식 5에서 선택되는 적어도 1종 이상을 포함할 수 있다.When the material of the perovskite structure used in the present invention is described in more detail, the material of the perovskite structure according to the present embodiment is at least selected from Chemical Formula 1,
[화학식 1][Formula 1]
CH3NH3PbI3 CH 3 NH 3 PbI 3
[화학식 2][Formula 2]
CH3NH3PbI3-XClX CH 3 NH 3 PbI 3 - X Cl X
[화학식 3][Formula 3]
CH3NH3PbCl3 CH 3 NH 3 PbCl 3
[화학식 4][Formula 4]
CH3NH3PbI3-XBrX CH 3 NH 3 PbI 3 - X Br X
[화학식 5][Formula 5]
CH3NH3PbBr3 CH 3 NH 3 PbBr 3
상기 화학식2 및 화학식 4에서, x는 0 < x < 3 일 수 있다.In
예를 들어, 상기 페로브스카이트 구조의 물질은 CH3NH3PbI3, CH3NH3PbI3-XClX, CH3NH3PbCl3, CH3NH3PbI3-XBrX, 또는 CH3NH3PbBr3 이들의 서로 다른 할라이드(I, Cl, Br) 물질의 조합을 사용할 수 있고, 이에 한정되는 것은 아니다.For example, the material of the perovskite structure is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI 3 - X Cl X , CH 3 NH 3 PbCl 3 , CH 3 NH 3 PbI 3 - X Br X , or CH 3 NH 3 PbBr 3 It is possible to use a combination of different halide (I, Cl, Br) substances thereof, but is not limited thereto.
다시 도 2b를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 반도체층(240)의 상부에 형성되며, etch stopper(270) 를 포함하는 유전체층 (dielectric material layer) 을 형성한다.Referring back to FIG. 2B, a method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is formed on the
에치 스탑퍼(Etch stopper) (270) 는 산화 알루미늄(Al2O3) 및 폴리메타크릴산 메틸(Poly(methyl methacrylate), PMMA) 등과 같은 유전체를 사용하여 유전체층을 형성한 후, 비아홀(via hole)를 뚫어 제작한다. 비아홀 사이에 제1 전극부(250) 및 제2 전극부(260)는 에치 스탑퍼가 있기 때문에 셰도우 마스크 기법, 패터닝 기법과 잉크젯 기법 중에 어느 하나를 사용하여 형성할 수 있다.The etch stopper 270 forms a dielectric layer using dielectrics such as aluminum oxide (Al 2 O 3 ) and poly(methyl methacrylate), PMMA, and then via holes. ) To make it. Since the
다시 도 2b를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 Etch stopper를 포함하는 유전체층(270)의 상부에 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함하는 제1 전극부(250)을 형성한다.Referring back to FIG. 2B, the method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is a first source on the top of the
제1 전극부(250)은 금속 및 투명 전도성 물질 중 어느 하나의 물질로 이루어질 수 있고, 상기 금속은 Au, Ti, Al, 및 Pd 중 어느 하나의 물질일 수 있으나, 이에 한정되지 않고, 본 발명이 속한 기술분야에서 사용가능한 금속 물질이면 바람직하다.The
제1 소스 전극(251) 및 제1 드레인 전극(252)은 동일한 투명 전도성 물질로 이루어질 수 있고, 상기 투명 전도성 물질은 IZO(indium zinc oxide), ITO(indium thin oxide) 및 그래핀(graphene) 중 어느 하나일 수 있다.The
또한, 제1 전극부(250)는 페로브스카이트의 일함수(work function) 3.95 eV 보다 작은 일함수를 갖는 As, Ba, Ca, Ce, Cs, Eu, Gd, Hf, K, La, Li, Lu, Mg, Mn, Na, Nd, Rb, Sc, Sm, Sr, Tb, Ti, Th, U, Y, Yb 및 Zn으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다. In addition, the
실시예에 따라서는, 제1 전극부(250)는 페로브스카이트의 일함수(work function) 3.95 eV 보다 큰 일함수를 갖는 Ag, Al, Au, B, Be, Bi, C, Cd, Co, Cr, Cu, Fe, Ga, Hg, In, Ir, Mo, Nb, Ni, Os, Pb, Pd, Pt, Re, Rh, Ru, Sb, Se, Si, Sn, Ta, Te, Ti, V, W, 및 Zr으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나의 물질로 형성될 수도 있다.Depending on the embodiment, the
다시 도 2b를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 Etch stopper를 포함하는 유전체층(270)의 상부에 형성되고, 상기 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함하는 제2 전극부(260)을 형성한다.Referring back to FIG. 2B, the method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is formed on the
제2 전극부(260)는 상기 Etch stopper를 포함하는 유전체층(270)의 상부에 형성되고 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함할 수 있다.The
제2 소스 전극(261) 및 제2 드레인 전극(262)은 투명 전도성 물질로 이루어질 수 있고, 상기 투명 전도성 물질은 IZO, ITO 및 그래핀 중 어느 하나일 수 있다.The
또한, 제2 전극부(260)은 페로브스카이트의 일함수(work function) 3.95 eV 보다 작은 일함수를 갖는 As, Ba, Ca, Ce, Cs, Eu, Gd, Hf, K, La, Li, Lu, Mg, Mn, Na, Nd, Rb, Sc, Sm, Sr, Tb, Ti, Th, U, Y, Yb 및 Zn으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다.In addition, the
또한, 제2 전극부(260)은 페로브스카이트의 일함수 3.95 eV 보다 큰 일함수를 갖는 Ag, Al, Au, B, Be, Bi, C, Cd, Co, Cr, Cu, Fe, Ga, Hg, In, Ir, Mo, Nb, Ni, Os, Pb, Pd, Pt, Re, Rh, Ru, Sb, Se, Si, Sn, Ta, Te, Ti, V, W, 및 Zr으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다.In addition, the
본 발명의 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제1 전극부(250) 및 제2 전극부(260)의 일함수(work function)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수의 차이가 있을 수 있다.The work function of the
제1 전극부(250) 및 제2 전극부(260) 중 어느 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 높은 일함수를 갖고, 제1 전극부(250) 및 제2 전극부(260) 중 다른 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 낮은 일함수를 갖을 수 있다 .Any one of the
제1 전극부(250)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지(valance band energy) 및 전도대 에너지(conduction band energy) 중 어느 하나와 옴익 컨택(ohmic contact)을 할 수 있다.The
제1 전극부(250)는 상기 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 하나와 쇼트키 컨택(Schottky contact)을 할 수 있다.The
제2 전극부(260)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 전도대 에너지 중 어느 하나와 옴익 컨택을 할 수 있다.The
제2 전극부(260)는 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 어느 하나와 쇼트키 컨택을 할 수 있다.The
본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 산화 금속 반도체의 소스/드레인 전극은 소자의 구조에 따라 반도체층보다 나중에 형성되거나 반도체층보다 먼저 형성될 수 도 있고, 반도체층을 보호하기 위해 폴리머층을 포함할 수 도 있다. 도 2a 및 도 2b는 전극이 반도체층보다 나중에 형성된 구조이고, 도 2c 및 도 2d는 전극이 반도체층보다 먼저 형성된 구조이다. The source/drain electrode of the complementary metal oxide semiconductor using the bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention may be formed after the semiconductor layer or before the semiconductor layer depending on the structure of the device, A polymer layer may be included to protect the semiconductor layer. 2A and 2B show a structure in which the electrode is formed later than the semiconductor layer, and FIGS. 2C and 2D show a structure in which the electrode is formed before the semiconductor layer.
도 2c를 참조하면, 뱅크(bank)를 포함한 폴리머층(280)을 사용한 반도체 소자와 같은 인버티드 코플라나 구조 (Inverted Coplanar structure) 이다. 본 발명의 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 페로브스카이트 반도체 소자는 기판(210), 기판(210)의 상부에 패터닝된 게이트 전극(220), 게이트 전극(220)의 상부에 형성되는 절연막(230), 절연막(230)의 상부에 형성되는 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함하는 제1 전극부(250), 절연막(230)의 상부에 형성되고, 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 전극부, 절연막(230)과 제1 전극부(250) 및 제2 전극부(260)의 상부에 형성되며, 제1(251) 및 제2 소스 전극(261)과 제1(252) 및 제2 드레인 전극(262) 사이에 형성된 뱅크 (bank) 를 포함하는 폴리머층(280), 및 폴리머층(280)의 뱅크에 구비되고, 양극성 유-무기물 하이브리드 페로브스카이트를 포함하는 반도체층(240)을 포함한다. Referring to FIG. 2C, it is an inverted coplanar structure like a semiconductor device using a
도 2c의 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작과정에서는 도 2a와 도 2b에서 설명한 기판(210), 게이트 전극(220) 및 절연막(230)의 내용과 중복되는 설명은 생략하기로 한다.In the manufacturing process of the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to the embodiment of FIG. 2C, the
다시 도 2c를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 절연막(230)의 상부에 형성되는 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함하는 제1 전극부(250)을 형성한다.Referring back to FIG. 2C, a method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is a
제1 전극부(250)은 금속 및 투명 전도성 물질 중 어느 하나의 물질로 이루어질 수 있고, 상기 금속은 Au, Ti, Al, 및 Pd 중 어느 하나의 물질일 수 있으나, 이에 한정되지 않고, 본 발명이 속한 기술분야에서 사용가능한 금속 물질이면 바람직하다.The
제1 전극부(250)는 절연막(230)의 상부에 형성되는 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함할 수 있다.The
제1 소스 전극(251) 및 제1 드레인 전극(252)은 동일한 투명 전도성 물질로 이루어질 수 있고, 상기 투명 전도성 물질은 IZO(indium zinc oxide), ITO(indium thin oxide) 및 그래핀(graphene) 중 어느 하나일 수 있다.The
또한, 제1 전극부(250)는 페로브스카이트의 일함수(work function) 3.95 eV 보다 작은 일함수를 갖는 As, Ba, Ca, Ce, Cs, Eu, Gd, Hf, K, La, Li, Lu, Mg, Mn, Na, Nd, Rb, Sc, Sm, Sr, Tb, Ti, Th, U, Y, Yb 및 Zn으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다. In addition, the
실시예에 따라서는, 제1 전극부(250)는 페로브스카이트의 일함수(work function) 3.95 eV 보다 큰 일함수를 갖는 Ag, Al, Au, B, Be, Bi, C, Cd, Co, Cr, Cu, Fe, Ga, Hg, In, Ir, Mo, Nb, Ni, Os, Pb, Pd, Pt, Re, Rh, Ru, Sb, Se, Si, Sn, Ta, Te, Ti, V, W, 및 Zr으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나의 물질로 형성될 수도 있다.Depending on the embodiment, the
다시 도 2c를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 제1 전극부(250)에 대응되게 배치되며, 절연막(230) 상부에 형성되는 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 전극부(260)을 형성한다.Referring back to FIG. 2C, a method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is disposed to correspond to the
제2 전극부(260)는 상기 절연막(230)의 상부에 형성되고 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함할 수 있다.The
본 발명의 실시예에 따른, 폴리머층(270)의 뱅크에 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함하는 제2 전극부(260)가 형성 될 수 있다.According to an embodiment of the present invention, the
제2 소스 전극(261) 및 제2 드레인 전극(262)은 투명 전도성 물질로 이루어질 수 있고, 상기 투명 전도성 물질은 IZO, ITO 및 그래핀 중 어느 하나일 수 있다.The
또한, 제2 전극부(260)은 페로브스카이트의 일함수(work function) 3.95 eV 보다 작은 일함수를 갖는 As, Ba, Ca, Ce, Cs, Eu, Gd, Hf, K, La, Li, Lu, Mg, Mn, Na, Nd, Rb, Sc, Sm, Sr, Tb, Ti, Th, U, Y, Yb 및 Zn으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다.In addition, the
또한, 제2 전극부(260)은 페로브스카이트의 일함수 3.95 eV 보다 큰 일함수를 갖는 Ag, Al, Au, B, Be, Bi, C, Cd, Co, Cr, Cu, Fe, Ga, Hg, In, Ir, Mo, Nb, Ni, Os, Pb, Pd, Pt, Re, Rh, Ru, Sb, Se, Si, Sn, Ta, Te, Ti, V, W, 및 Zr으로 이루어진 군에서 어느 하나일 수 있고, 상기 군에서 선택되는 적어도 어느 하나 이상의 물질로 형성되는 합금일 수도 있다.In addition, the
본 발명의 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제1 전극부(250) 및 제2 전극부(260)의 일함수(work function)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수의 차이가 있을 수 있다.The work function of the
제1 전극부(250) 및 제2 전극부(260) 중 어느 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 높은 일함수를 갖고, 제1 전극부(250) 및 제2 전극부(260) 중 다른 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 낮은 일함수를 갖을 수 있다 .Any one of the
제1 전극부(250)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지(valance band energy) 및 전도대 에너지(conduction band energy) 중 어느 하나와 옴익 컨택(ohmic contact)을 할 수 있다.The
제1 전극부(250)는 상기 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 하나와 쇼트키 컨택(Schottky contact)을 할 수 있다.The
제2 전극부(260)는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 전도대 에너지 중 어느 하나와 옴익 컨택을 할 수 있다.The
제2 전극부(260)는 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 어느 하나와 쇼트키 컨택을 할 수 있다.The
다시 도 2c를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 절연막(230)과 제1 전극부(250) 및 제2 전극부(260)의 상부에 형성되며, 제1(251) 및 제2 소스 전극(261)과 제1(252) 및 제2 드레인 전극(262) 사이에 형성된 뱅크를 포함하는 폴리머층(280)을 형성한다.Referring back to FIG. 2C, a method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is an
본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자는 절연막(230), 제1 전극부(250) 및 제2 전극부(260) 상에 형성되는 폴리머층(280)을 더 포함할 수 있다. The complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is a polymer formed on the insulating
바람직하게는, 상기 폴리머층(280)은 포토레지스터를 포함할 수 있다.Preferably, the
상기 폴리머층은 제1 소스전극(251)과 제1 드레인 전극(252) 사이와 제2 소스 전극(261)과 제2 드레인 전극(262)사이에 배치되는 뱅크(bank)를 구조를 포함할 수 있다.The polymer layer may have a structure including a bank disposed between the
또한, 상기 포토레지스터는 반도체층(240)을 전극부보다 나중에 형성시킴을 가능하게 하여, 반도체층이 전극부보다 먼저 형성시킬 경우 상기 페로브스카이트층 위에 소스/드레인 전극을 패터닝하기 위한 포토 리소그라피 과정에서 직접적으로 노광(exposure)되는 것을 차단할 수 있다. In addition, the photoresist allows the
다시 도 2c를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 폴리머층(280)의 뱅크에 구비되고, 양극성 유-무기물 하이브리드 페로브스카이트를 포함하는 반도체층(240)을 형성한다.Referring back to FIG. 2C, a method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is provided in the bank of the
반도체층(240)은 스핀 코팅(spin coating), 슬릿 다이 코팅(slit dye coating), 잉크젯 프린팅(ink jet printing), 스프레이 코팅(spray coating) 및 딥 코팅(dip coating)으로 이루어진 군에서 선택되는 어느 하나의 방법으로 형성될 수 있고, 보다 바람직하게는, 반도체층(240)은 스핀 코팅으로 형성될 수 있다. The
실시예에 따라서는 반도체층(240)은 용매(solvent)와 페로브스카이트 전구체 용질이 혼합된 용액이 사용될 수 있고, 스핀코팅 중 반도체층에 톨루엔(Toluene)을 첨가할 수 있고, 상기 톨루엔은 용매의 증발 속도를 상승시켜 용액이 페로브스카이트 구조를 잡는 과정을 가속시키는 촉매 역할을 할 수 있다.Depending on the embodiment, the
상기 페로브스카이트 구조의 물질은 유기물과 무기물이 혼합된 ABX3 화학식을 갖는 구조체를 나타내고, 상기 A 이온으로는 유기 암모늄 이온(RNH3)이 사용되며, B 이온으로는 2가의 금속 이온(metal ion)이 사용되고, X 이온으로는 할로겐 이온(Halogen ion)이 사용될 수 있다. The material of the perovskite structure represents a structure having the ABX 3 formula in which organic and inorganic materials are mixed, and an organic ammonium ion (RNH 3 ) is used as the A ion, and a divalent metal ion (metal) is used as the B ion. ion) may be used, and a halogen ion may be used as the X ion.
또한, 실시예에 따라서는 상기 페로브스카이트 구조의 물질은 MA 이온으로 CH3NH3(Methylammonium)을 사용하고, B 이온으로 Pb(Lead ion)을 사용하며, X 이온으로 I(Iodine ion)을 사용하는 CH3NH3PbI3를 포함할 수 있다.In addition, according to an embodiment, the material of the perovskite structure uses CH 3 NH 3 (Methylammonium) as the MA ion, Pb (Lead ion) as the B ion, and I (Iodine ion) as the X ion. CH 3 NH 3 PbI 3 may be included.
본 발명에 사용되는 페로브스카이트 구조의 물질에 대해 보다 상세히 설명하면, 본 실시예에 따른 페로브스카이트 구조의 물질은 화학식 1, 화학식 2, 화학식 3, 화학식 4 및 화학식 5에서 선택되는 적어도 1종 이상을 포함할 수 있다.When the material of the perovskite structure used in the present invention is described in more detail, the material of the perovskite structure according to the present embodiment is at least selected from Chemical Formula 1,
[화학식 1][Formula 1]
CH3NH3PbI3 CH 3 NH 3 PbI 3
[화학식 2][Formula 2]
CH3NH3PbI3-XClX CH 3 NH 3 PbI 3 - X Cl X
[화학식 3][Formula 3]
CH3NH3PbCl3 CH 3 NH 3 PbCl 3
[화학식 4][Formula 4]
CH3NH3PbI3-XBrX CH 3 NH 3 PbI 3 - X Br X
[화학식 5][Formula 5]
CH3NH3PbBr3 CH 3 NH 3 PbBr 3
상기 화학식2 및 화학식 4에서, x는 0 < x < 3 일 수 있다.In
예를 들어, 상기 페로브스카이트 구조의 물질은 CH3NH3PbI3, CH3NH3PbI3-XClX, CH3NH3PbCl3, CH3NH3PbI3-XBrX, 또는 CH3NH3PbBr3 이들의 서로 다른 할라이드(I, Cl, Br) 물질의 조합을 사용할 수 있고, 이에 한정되는 것은 아니다.For example, the material of the perovskite structure is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI 3 - X Cl X , CH 3 NH 3 PbCl 3 , CH 3 NH 3 PbI 3 - X Br X , or CH 3 NH 3 PbBr 3 It is possible to use a combination of different halide (I, Cl, Br) substances thereof, but is not limited thereto.
도 2c를 참조하면, 기판(210)의 상부에 게이트 전극(220)을 형성하고, 게이트 전극(220) 상부에 절연막(230)을 형성하고, 절연막(230)의 상부에 제1 전극부(250)와 제2 전극부(260)를 형성하며, 제1 및 제2 전극부 상부에 폴리머층(280)을 형성하며 폴리머층(280)을 패터닝하여 뱅크를 형성하고, 뱅크에 양극성 유-무기물 하이브리드 페로브스카이트 반도체층(240)을 형성한다. Referring to FIG. 2C, a
양극성 유-무기물 하이브리드 페로브스카이트는 제1 전극부(250)와 제2 전극부(260)를 패터닝하는 금속 에천트(metal etchant)에 의해 변형 및 손상이 쉽게 일어 난다. The bipolar organic-inorganic hybrid perovskite is easily deformed and damaged by a metal etchant patterning the
이에 따라, 쉽게 변형 및 손상이 일어나기 쉬운 반도체층(240)을 보호하기 위해서 금속 에천트 공정 및 제1 전극부(250) 및 제2 전극부(260)의 증착 후에 가장 마지막 단계에서 반도체층(240)을 형성하며, 반도체층(240)을 스핀코팅을 이용하여 형성하기 때문에 폴리머층(280)의 뱅크에 반도체층(240)이 배치된다.Accordingly, in order to protect the
도 2d를 참조하면, 잉크젯 기법을 사용하여 반도체층을 형성한 인버티드 코플레이너(inverted coplanar) 구조이다. 도 2d를 참조하면, 본 발명의 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 페로브스카이트 반도체 소자는 기판(210), 기판(210)의 상부에 패터닝된 게이트 전극(220), 게이트 전극(220)의 상부에 형성되는 절연막(230), 절연막(230)의 상부에 형성되는 제1 소스 전극(251) 및 제1 드레인 전극(252)을 포함하는 제1 전극부(250), 절연막(230)의 상부에 형성되고, 제1 전극부(250)에 대응되게 배치되며, 제2 소스 전극(261) 및 제2 드레인 전극(262)을 포함하는 제2 전극부(260), 및 제1 소스 전극(251) 및 제2 소스 전극(261)과 제1 드레인 전극(252) 및 제2 드레인 전극(262) 사이에 구비되는 반도체층(240)을 포함한다.Referring to FIG. 2D, it is an inverted coplanar structure in which a semiconductor layer is formed using an inkjet technique. Referring to FIG. 2D, a complementary metal oxide perovskite semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is patterned on a
도 2d의 일실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작과정에서는 도 2a 및 도 2b에서 설명한 기판(210), 게이트 전극(220), 절연막(230), 제1 전극부(250) 및 제2 전극부(260)의 내용과 중복되는 설명은 생략하기로 한다.In the manufacturing process of the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to the exemplary embodiment of FIG. 2D, the
다시 도 2d를 참고하면, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 제작방법은 제1 소스 전극(251) 및 제2 소스 전극(261)과 제1 드레인 전극(252) 및 제2 드레인 전극(262) 사이에 구비되는 반도체층(240)을 형성한다.Referring back to FIG. 2D, a method of fabricating a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention includes a
반도체층(240)은 특별하게 잉크젯 프린팅(ink jet printing)과 같은 기법을 사용하여 제1 소스 전극(251) 및 제2 소스 전극(261)과 제1 드레인 전극(252) 및 제2 드레인 전극(262) 사이에 형성한다. 만약에 스핀코팅으로 반도체층(240)을 형성하지 않고, 잉크젯 기법과 같이 제1 전극부(250) 및 제2 전극부(260) 사이에 정확히 반도체층(240)을 형성할 수 있다면, 폴리머층(280)으로 뱅크를 형성할 필요가 없다.The
상기 페로브스카이트 구조의 물질은 유기물과 무기물이 혼합된 ABX3 화학식을 갖는 구조체를 나타내고, 상기 A 이온으로는 유기 암모늄 이온(RNH3)이 사용되며, B 이온으로는 2가의 금속 이온(metal ion)이 사용되고, X 이온으로는 할로겐 이온(Halogen ion)이 사용될 수 있다. The material of the perovskite structure represents a structure having the ABX 3 formula in which organic and inorganic materials are mixed, and an organic ammonium ion (RNH 3 ) is used as the A ion, and a divalent metal ion (metal) is used as the B ion. ion) may be used, and a halogen ion may be used as the X ion.
또한, 실시예에 따라서는 상기 페로브스카이트 구조의 물질은 MA 이온으로 CH3NH3(Methylammonium)을 사용하고, B 이온으로 Pb(Lead ion)을 사용하며, X 이온으로 I(Iodine ion)을 사용하는 CH3NH3PbI3를 포함할 수 있다.In addition, according to an embodiment, the material of the perovskite structure uses CH 3 NH 3 (Methylammonium) as the MA ion, Pb (Lead ion) as the B ion, and I (Iodine ion) as the X ion. CH 3 NH 3 PbI 3 may be included.
본 발명에 사용되는 페로브스카이트 구조의 물질에 대해 보다 상세히 설명하면, 본 실시예에 따른 페로브스카이트 구조의 물질은 화학식 1, 화학식 2, 화학식 3, 화학식 4 및 화학식 5에서 선택되는 적어도 1종 이상을 포함할 수 있다.When the material of the perovskite structure used in the present invention is described in more detail, the material of the perovskite structure according to the present embodiment is at least selected from Chemical Formula 1,
[화학식 1][Formula 1]
CH3NH3PbI3 CH 3 NH 3 PbI 3
[화학식 2][Formula 2]
CH3NH3PbI3-XClX CH 3 NH 3 PbI 3 - X Cl X
[화학식 3][Formula 3]
CH3NH3PbCl3 CH 3 NH 3 PbCl 3
[화학식 4][Formula 4]
CH3NH3PbI3-XBrX CH 3 NH 3 PbI 3 - X Br X
[화학식 5][Formula 5]
CH3NH3PbBr3 CH 3 NH 3 PbBr 3
상기 화학식2 및 화학식 4에서, x는 0 < x < 3 일 수 있다.In
예를 들어, 상기 페로브스카이트 구조의 물질은 CH3NH3PbI3, CH3NH3PbI3-XClX, CH3NH3PbCl3, CH3NH3PbI3-XBrX, 또는 CH3NH3PbBr3 이들의 서로 다른 할라이드(I, Cl, Br) 물질의 조합을 사용할 수 있고, 이에 한정되는 것은 아니다.For example, the material of the perovskite structure is CH 3 NH 3 PbI 3 , CH 3 NH 3 PbI 3 - X Cl X , CH 3 NH 3 PbCl 3 , CH 3 NH 3 PbI 3 - X Br X , or CH 3 NH 3 PbBr 3 It is possible to use a combination of different halide (I, Cl, Br) substances thereof, but is not limited thereto.
실시예Example
본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자인 인버티드 코플레이너 구조(inverted coplanar structure)를 갖도록 제조되었다.It was manufactured to have an inverted coplanar structure, which is a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention.
게이트 전극은 280°C에서 40nm 두께를 갖도록 기판 상에 스퍼터링 증착하여 패터닝을 통하여 형성하였다. 게이트 전극이 형성된 기판을 온도 25°C, 습도 ~52% 및 외기(ambient air)에서 15분 동안 UV 오존 처리(UV ozone treatment)를 한다. The gate electrode was formed through patterning by sputtering deposition on the substrate to have a thickness of 40 nm at 280 °C. The substrate on which the gate electrode is formed is placed at a temperature of 25°C and humidity. UV ozone treatment for 15 minutes in ~52% and ambient air.
상기 UV 오존 처리는 게이트 전극이 형성된 기판의 표면을 친수성 (hydrophilic)으로 만들어 기판과 절연막의 결합력을 높이는 효과가 있다. The UV ozone treatment has an effect of increasing the bonding strength between the substrate and the insulating film by making the surface of the substrate on which the gate electrode is formed hydrophilic.
만약에 UV 오존 처리를 하지 않고, 게이트 전극이 형성된 기판위에 절연막을 스핀 코팅하면, 기판 표면이 소수성(hydrophobic)하여 절연막 물질이 기판 밖으로 튕겨 나간다. If the insulating film is spin coated on the substrate on which the gate electrode is formed without UV ozone treatment, the surface of the substrate is hydrophobic and the insulating film material is bounced off the substrate.
이후, 40 nm 두께를 갖는 Al2Ox 층을 절연막으로 하여 게이트 전극 상에 스핀 코팅을 한다.Thereafter, spin coating is performed on the gate electrode using an Al 2 O x layer having a thickness of 40 nm as an insulating film.
절연막을 증착한 후, 절연막의 상부에 소스와 드레인 전극을 280°C에서 스퍼터링 증착하여 패터닝을 통하여 형성한다.After depositing the insulating film, the source and drain electrodes are formed on the insulating film by sputtering deposition at 280 °C through patterning.
소스와 드레인 전극 형성 후, 1.3um 두께의 포지티브 포토레지스트를 스핀 코팅한다. 그 후, 뱅크(bank)를 패터닝하여 형성한다. 뱅크를 형성한 포토레지스트를 견고하게 만들기 위해 온도 100°C의 오븐 안에서 6시간동안 열처리를 한다.After forming the source and drain electrodes, a 1.3um-thick positive photoresist is spin-coated. After that, a bank is patterned and formed. Heat treatment is performed for 6 hours in an oven at a temperature of 100°C to make the banked photoresist firm.
상기 뱅크를 형성한 포토레지스트는 페로브스카이트 반도체층은 습식 공정에서 사용하는 메탈 에천트 물질에 취약하고, 가장 마지막 단계에서 스핀코팅으로 형성되기 때문에 페로브스카이트 반도체층을 손상없이 소스와 드레인 전극 사이에 형성하기 위해 형성한다.In the photoresist in which the bank is formed, the perovskite semiconductor layer is vulnerable to the metal etchant material used in the wet process, and it is formed by spin coating in the last step, so that the source and drain of the perovskite semiconductor layer are not damaged. Formed to form between the electrodes.
페로브스카이트(MAPbI3 ) 용액을 제조하기 위해서, 전구체(precursor) CH3NH3I (99.999%), PbI2 (99.999%)를 1:1의 비율(1:1 molar ratio)로 각각 N, N dimethylformamide anhydrous, DMF (99.8%)에 용해시킨 후, 57wt%의 요오드화 수소산(hydriodic acid) 57μL를 첨가하였으며, 6시간 동안 60°C에서 용액을 저었다(stirring).Perovskite (MAPbI 3 ) To prepare a solution, the precursor CH 3 NH 3 I (99.999%) and PbI 2 (99.999%) are used in a 1:1 ratio (1:1 molar ratio), respectively, N, N dimethylformamide anhydrous, and DMF (99.8). %), 57 μL of 57 wt% of hydroiodic acid was added, and the solution was stirred at 60° C. for 6 hours (stirring).
반도체층을 형성하기 전에, 온도 25°C, 습도 ~52% 및 외기(ambient air)에서 15분 동안 UV 오존 처리(UV ozone treatment)를 한다. Before forming the semiconductor layer,
상기 UV 오존 처리는 표면을 친수성으로 만들어 페로브스카이트(MAPbI3) 반도체층과의 결합력을 높이는 효과가 있다. 그 후, 양극성 유-무기물 페로브스카이트 물질을 스핀코팅한다. 반도체층은 준비된 용액을 6000 rpm에서 70초 동안 스핀 코팅(spin coating)을 통하여 페로브스카이트의 200nm 두께를 형성하였다.The UV ozone treatment makes the surface hydrophilic and makes perovskite (MAPbI 3 ) There is an effect of increasing the bonding force with the semiconductor layer. Then, the bipolar organic-inorganic perovskite material is spin coated. For the semiconductor layer, the prepared solution was spin-coated at 6000 rpm for 70 seconds to form a 200 nm thickness of perovskite.
또한, 스핀 코팅하는 동안, 150μL의 톨루엔(toluene)을 반용매(anti-solvent)로서 첨가하였다. 톨루엔은 페로브스카이트의 용해도를 감소시킴으로서 페로브스카이트의 결정화 속도(crystallization time)를 줄여주고, 빠른 핵화(fast nucleation) 및 결정 성장(growth of crystals)을 촉진시킨다. In addition, during spin coating, 150 μL of toluene was added as an anti-solvent. Toluene reduces the solubility of perovskite, thereby reducing the crystallization time of perovskite and promoting fast nucleation and growth of crystals.
마지막으로, 반도체 소자를 115°C에서 10분동안 핫플레이트(hotplate)의 상부로 옮겨서 열처리과정을 수행하였다.Finally, the semiconductor device was transferred to the top of a hotplate at 115°C for 10 minutes to perform a heat treatment process.
본 발명의 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 물리적 특성을 측정하기 위해서 X선 회절 측정과 전자 주사 현미경을 통한 분석을 실시하였다.In order to measure the physical properties of the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite of the present invention, X-ray diffraction measurement and analysis through an electron scanning microscope were performed.
본 발명의 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 전기적 특성을 측정하기 위해서 서브스레시홀드 VGS 스윙(Subthreshold VGS Swing, SS)은 
또한, 포화 영역(saturation region ; VDS > VGS - VTH)안에서 IDS 1/2(VGS) 그래프를 추출하고, 추출된 그래프에서 선형 회귀 라인(linear regression line)의 기울기를 통해서 문턱 전압(threshold voltage, VTH)과 전계 효과 이동도(field-effect mobility, μFE)를 계산하였다.In addition, the I DS 1/2 (V GS ) graph is extracted in the saturation region (V DS > V GS -V TH ), and the threshold voltage is obtained through the slope of the linear regression line from the extracted graph. (threshold voltage, V TH ) and field-effect mobility (μ FE ) were calculated.
여기서, 도 1 내지 도 12d의 ID는 IDS를 의미할 수 있다. Here, I D of FIGS. 1 to 12D may mean I DS.
도 3a는 MAPbI3의 상부 표면(top surface)에 대한 주사 전자 현미경(Scanning Electron Microscope, SEM) 이미지를 도시한 것이고, 도 3b는 MAPbI3의 상부 표면(top surface)에 대한 X선 회절(X-Ray Diffraction, XRD) 패턴 그래프를 도시한 것이다.Figure 3a depicts the scanning electron microscope (Scanning Electron Microscope, SEM) image of the top surface (top surface) of MAPbI 3, Figure 3b is an X-ray diffraction on the upper surface (top surface) of MAPbI 3 (X- Ray Diffraction, XRD) shows a pattern graph.
도 3a를 참조하면, 페로브스카이트 박막(MAPbI3 film)은 두꺼운 수상 돌기 다발 형태의 네트워크 구조(a network of thick dendritic bundles)로 이루어져 있는 것으로 나타난다.Referring to FIG. 3A, it is shown that the perovskite thin film (MAPbI 3 film) is composed of a network of thick dendritic bundles in the form of thick dendritic bundles.
도 3b를 참조하면, 페로브스카이트 박막의 X선 회절 패턴을 분석하면, 선명하고 명확한 봉우리(peak)가 13.9°, 28.2° 및 31.7°에서 나타나고 있다.Referring to FIG. 3B, when analyzing the X-ray diffraction pattern of the perovskite thin film, clear and clear peaks appear at 13.9°, 28.2° and 31.7°.
또한, 선명하고 명확한 봉우리는 페로브스카이트 박막의 수상 돌기 다발 구조(the dendritic bundle structure)에 대한 결정성이 매우 높다는 것을 의미한다. 즉, 상기 페로브스카이트는 페로브스카이트의 긴 질서도(long distance ordering)를 형성했음을 나타내고 있다.In addition, the clear and clear peaks mean that the crystallinity of the dendritic bundle structure of the perovskite thin film is very high. That is, it indicates that the perovskite formed a long distance ordering of perovskite.
그러나, 페로브스카이트 박막의 낮은 20°봉우리는 낮은 농도의 MAI 잔류물(residue)를 나타내고 있다.However, the low 20° peak of the perovskite thin film shows a low concentration of MAI residue.
많은 종래의 연구를 따르면, 페로브스카이트 박막의 수상 돌기 다발 구조는 높은 박막 전도성을 나타내고 있다고 알려져 있으며, 용액공정(solution process)을 통해 형성되는 바람직한(desirable) 구조로 알려져 있다.According to many conventional studies, it is known that the dendrites bundle structure of a perovskite thin film exhibits high thin film conductivity, and is known as a desirable structure formed through a solution process.
도 4a 및 도 4b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 전기적 출력 및 특성(output characteristics)에 관한 그래프를 도시한 것이다.4A and 4B are graphs of electrical output and output characteristics of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention.
도 4a 및 도 4b에 도시된 그래프는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 금속산화 반도체 소자의 전기적 특성을 상온(room temperature)에서 측정한 것이다. 종래의 연구에서는 페로브스카이트 박막 트랜지스터의 전기적 특성을 198K정도의 저온에서 측정했다.The graphs shown in FIGS. 4A and 4B are electrical characteristics of a metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite measured at room temperature. In a conventional study, the electrical properties of perovskite thin film transistors were measured at a low temperature of about 198K.
일반적으로 박막 트랜지스터의 단극성 강화 모드(unipolar enhancement mode)에서는 VGS를 VTH보다 크게 인가하지 않는다면, VGS=0V일 때 IDS가 반도체층 내에 형성된 채널(channel)를 통과하여 거의 흐르지 않는다.In general, unipolar-enhanced mode of the thin-film transistor (unipolar enhancement mode) does not apply large V GS than V TH, V when GS = 0V and I DS flows through the channel (channel) formed in the semiconductor layer rarely flows.
그러나, 도 4a 및 도 4b에 도시된 바와 같이, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 박막 트랜지스터에서는 P형 바이어스와 N형 바이어스에서 VGS = 0V일 때 |VDS|의 상승과 함께 급격하게 IDS가 상승하는 것을 확인할 수 있다. However, as shown in FIGS. 4A and 4B, in the thin film transistor using the bipolar organic-inorganic hybrid perovskite according to the embodiment of the present invention, when V GS = 0V in the P-type bias and the N-type bias, |V It can be seen that I DS rises rapidly with the rise of DS|.
즉, 본 발명의 박막 트랜지스터의 반도체층은 양극성(ambipolar)임을 알 수 있다.That is, it can be seen that the semiconductor layer of the thin film transistor of the present invention is ambipolar.
예를 들어, 도 4a를 보면, VG = 0V로 고정하고, 드레인 전극(VD) 에 P형 바이어스 (0V 에서 -10V) 를 가한 경우, |VDS| > |(VGS-VTHn)| 일 때 전자(electron)가 드레인 전극에서 소스 전극으로 주입되는 것을 촉진된다 (예를 들면, 도 4a의 VGS = 0V일 때부터 VGS = -4V 정도 일 때까지 전자가 주입되고, VGS = -6V 정도 일 때부터 정공의 주입 시작됨).For example, referring to FIG. 4A, when V G = 0V is fixed and a P-type bias (0V to -10V) is applied to the drain electrode V D , |V DS | > |(V GS -V THn )| When is, electrons are promoted to be injected from the drain electrode to the source electrode (e.g., from V GS = 0V in FIG. 4A until V GS = -4V, and V GS = Hole injection starts from around -6V).
VTHn는 전자에 대한 게이트 전극의 문턱 전압(threshold voltage)이다. 일반적인 단극성 박막 트랜지스터의 P형 바이어스에서는 VG = 0V일 때 정공 케리어가 채널을 통해 움직이지 않아 전류의 흐름이 없기 때문에, VG = 0V일 때 전류의 흐름이 있다는 것은 전자가 주입된 것이다. V THn is the threshold voltage of the gate electrode with respect to electrons. In the P-type bias of a typical unipolar thin film transistor , when V G = 0V, the hole carrier does not move through the channel, so there is no current flow, so that there is a current flow when V G = 0V is that electrons are injected.
도 4b를 보면, 본 발명의 박막 트랜지스터의 반도체층은 양극성 (ambipolar)이기 때문에, 도 4a와 똑같은 양상을 보인다. VG = 0V로 고정하고, 드레인 전극(VD) 에 N형 바이어스 (0V 에서 +10V) 를 가한 경우, |VDS| > |(VGS-VTHp)| 일 때 정공(hole)이 드레인 전극에서 소스 전극으로 주입되는 것을 촉진된다 (예를 들면, 도 4b의 VGS = 0V일 때, VGS = +4V 정도 일 때까지 전자가 주입되고, VGS = +6V 정도 일 때부터 정공의 주입 시작됨).Referring to FIG. 4B, since the semiconductor layer of the thin film transistor of the present invention is ambipolar, the same aspect as that of FIG. 4A is shown. When V G = 0V and an N-type bias (0V to +10V) is applied to the drain electrode (V D ), |V DS | > |(V GS -V THp )| When is, it is promoted that holes are injected from the drain electrode to the source electrode (e.g. , when V GS = 0V in FIG. 4B, electrons are injected until V GS = +4V, and V GS = Hole injection starts from about +6V).
VTHp는 정공에 대한 게이트 전극의 문턱 전압(threshold voltage)이다. 일반적인 단극성 박막 트랜지스터의 N형 바이어스에서는 VG = 0V일 때 전자 케리어가 채널을 통해 움직이지 않아 전류의 흐름이 없기 때문에, VG = 0V일 때 전류의 흐름이 있다는 것은 정공이 주입된 것이다.V THp is the threshold voltage of the gate electrode with respect to the hole. In the N-type bias of a typical unipolar thin film transistor , when V G = 0V, the electron carrier does not move through the channel, so there is no current flow. Therefore, when V G = 0V, there is a current flow, which means that holes are injected.
도 5a 및 도 5b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 P형 반도체 특성에 대한 바이어스 효과(effect of bias)를 도시한 것이다.5A and 5B are P of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention. It shows the effect of bias on the type semiconductor characteristics.
도 5a 및 도 5b를 참고하여, VGS = 0V이고, P형 바이어스의 경우, 게이트 전극과 드레인 전극 사이의 등가 전압(equivalent voltage, VGD)과 소스 전극과 드레인 전극 사이의 등가 전압(VSD)은 N형 바이어스 (0V에서 10V)가 걸린 것처럼 된다.5A and 5B, V GS = 0V, and in the case of a P-type bias, the equivalent voltage between the gate electrode and the drain electrode (V GD ) and the equivalent voltage between the source electrode and the drain electrode (V SD ) Is as if an N-type bias (0V to 10V) is applied.
따라서 드레인 전극에서 소스 전극으로 전자 케리어가 이동이 지배적이게 된다. 또한, 상술한 도 4a와 같이, 이 전자의 흐름은 VGD = VSD 일 때의 다이오드 양상과 비슷하다. 포화(saturation)가 부족하기 때문에 순방향 바이어스 다이오드의 전류와 비슷하게 VSD가 커짐에 따라 IDS가 기하급수적으로 증가한다.Therefore, electron carriers dominate the movement from the drain electrode to the source electrode. In addition, as shown in FIG. 4A described above, the flow of electrons is similar to that of the diode when V GD = V SD. Because of the lack of saturation, I DS increases exponentially as V SD increases, similar to the current of a forward bias diode.
추가적으로 도 4a를 참고하여, VGS를 0V에서 -4V로 낮출수록, 음전압 VGS(P형 바이어스)가 전자를 격감시키기(deplete) 때문에 드레인 전극으로부터의 전자 주입은 점점 줄어든다. 또한, VGS를 계속 -10V로 낮출수록 채널에 정공이 축적되고, 소스 전극으로부터 드레인 전극으로 정공의 주입이 시작된다. Additionally, referring to FIG. 4A, as V GS is lowered from 0V to -4V, electron injection from the drain electrode gradually decreases because the negative voltage V GS (P-type bias) depletes electrons. Further, as V GS is continuously lowered to -10V, holes are accumulated in the channel, and holes are injected from the source electrode to the drain electrode.
즉, P형 바이어스에서는 |VDS| > |(VGS-VTHn)| 일 때, 드레인 전극으로부터 소스 전극으로 전자가 주입되고, |VDS| = |(VGS-VTHp)| 일 때부터, 소스 전극으로부터 드레인 전극으로 정공이 주입된다. 따라서, 전자가 주입될 때나 정공이 주입될 때 모두 전류의 방향은 같은 방향으로 측정되어 도 4a와 같이 측정된다.That is, in P-type bias, |V DS | > |(V GS -V THn )| When is, electrons are injected from the drain electrode to the source electrode, and |V DS | = |(V GS -V THp )| From the time point, holes are injected from the source electrode to the drain electrode. Accordingly, when electrons are injected or when holes are injected, the direction of the current is measured in the same direction and is measured as shown in FIG. 4A.
도 6a 및 도 6b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 N형 반도체 특성에 대한 바이어스 효과(effect of bias)를 도시한 것이다.6A and 6B illustrate an effect of bias on N-type semiconductor characteristics of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention.
도 6a 및 도 6b를 참고하면, VGS를 0V이고, N형 바이어스의 경우, 게이트 전극과 드레인 전극 사이의 등가 전압(VGD)과 소스 전극과 드레인 전극 사이의 등가 전압(VSD)은 P형 바이어스 (0V에서 -10V)가 걸린 것처럼 된다.6A and 6B, V GS is 0V, and in the case of an N-type bias, the equivalent voltage V GD between the gate electrode and the drain electrode and the equivalent voltage V SD between the source and drain electrodes are P It is as if a type bias (0V to -10V) is applied.
따라서, 드레인 전극에서 소스 전극으로 정공 케리어가 이동이 지배적이게 된다. 또한 상술한 도 4b와 같이, 이 정공의 흐름은 VGD = VSD 일 때의 다이오드 양상과 비슷하다. 포화가 부족하기 때문에 순방향 바이어스 다이오드의 전류와 비슷하게 VSD가 커짐에 따라 IDS가 기하급수적으로 증가한다.Accordingly, hole carriers dominate the movement from the drain electrode to the source electrode. In addition, as shown in FIG. 4B described above, the hole flow is similar to that of the diode when V GD = V SD. Due to the lack of saturation, I DS increases exponentially as V SD increases, similar to the current of a forward bias diode.
추가적으로, 도 4b를 참고하여, VGS를 0V에서 +4V로 높일수록, 양전압 VGS(N형 바이어스)가 정공을 격감시키기 때문에 드레인 전극으로부터의 정공 주입은 점점 줄어든다. 또한, VGS를 계속 +10V로 높일수록 채널에 전자가 축적되고, 소스 전극으로부터 드레인 전극으로 전자의 주입이 시작된다.In addition, referring to FIG. 4B, as V GS is increased from 0V to +4V, the positive voltage V GS (N-type bias) depletes holes, so that the hole injection from the drain electrode gradually decreases. In addition, as V GS continues to increase to +10V, electrons accumulate in the channel, and electrons begin to be injected from the source electrode to the drain electrode.
즉, N형 바이어스에서는 |VDS| < |(VGS-VTHp)| 일 때, 드레인 전극으로부터 소스 전극으로 정공이 주입되고, |VDS| = |(VGS-VTHp)| 일 때부터, 소스 전극으로부터 드레인 전극으로 전자가 주입된다. 따라서 전공이 주입될 때나 전자가 주입될 때 모두 전류의 방향은 같은 방향으로 측정되어 도 4b와 같이 측정된다.That is, in N-type bias, |V DS | <|(V GS -V THp )| When is, holes are injected from the drain electrode to the source electrode, and |V DS | = |(V GS -V THp )| From the time point, electrons are injected from the source electrode to the drain electrode. Therefore, when a major is injected or when an electron is injected, the direction of the current is measured in the same direction and is measured as shown in FIG. 4B.
도 7a 및 도 7b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자의 VDS 별 VGS에 대한 ID 특성을 도시한 그래프이다. 7A and 7B are graphs showing I D characteristics for V GS for each V DS of a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention.
보다 상세하게는, 도 7a는 본 발명의 일실시예 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 VDS= -5V 일 때, P형 반도체의 [log(ID)] 특성에 대한 그래프를 도시한 것이고, 도 7b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 VDS= +5V 일 때, N형 반도체의 [log(ID)] 특성에 대한 그래프를 도시한 것이다. More specifically, FIG. 7A shows [log(I) of the P-type semiconductor when V DS = -5V for the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention. D )] A graph for the characteristics is shown, and FIG. 7B is a case where V DS = +5V for a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention, N It shows a graph for the [log(I D )] characteristics of a semiconductor type semiconductor.
또한, 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자는 MAPbI3의 양극성 유-무기물 하이브리드 페로브스카이트를 반도체층으로 이용하여 낮은 구동 전압을 가지고, 상온에서의 안정적으로 구동할 수 있다. In addition, the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention has a low driving voltage by using the bipolar organic-inorganic hybrid perovskite of MAPbI 3 as a semiconductor layer. , It can be stably driven at room temperature.
낮은 구동 전압을 위하여 하이 케이(high-k)를 갖는 알루미늄 옥사이드(AlOx)를 절연막으로 포함할 수 있고 상온에서의 안정적 구동을 위하여 외기 중에서 반도체층을 형성할 수 있다. For low driving voltage, high-k aluminum oxide (AlO x ) may be included as an insulating film, and a semiconductor layer may be formed in the outside air for stable driving at room temperature.
외기 중 산소는 페로브스카이트 물질에 결함에 영향을 미치는 데, 그 결함들이 페로브스카이트 박막에 보호막 역할을 할 수 있다.Oxygen in the outside air affects defects in the perovskite material, and these defects can act as a protective film on the perovskite thin film.
도 8a는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 VDS = VGS 일 때, P형 반도체의 ID 1/2 특성에 대한 그래프를 도시한 것이고, 도 8b는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 VDS = VGS 일 때, N형 반도체의 ID 1/2 특성에 대한 그래프를 도시한 것이다. 8A is a graph of I D 1/2 characteristics of a P-type semiconductor when V DS = V GS for a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention. 8B is an N-type semiconductor I D 1/ when V DS = V GS for a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention. It shows a graph for the 2 characteristics.
MAPbI3의 앰비폴라 전송(ambipolar transport)은 비균형적인(unbalanced) 것으로 중요하다. 전자의 ID는 정공의 ID보다 10배 이상이 크며, 또한, P형 전송 특성(transfer characteristics)의 선택비(on/off ratio)는 102 이상의 값을 갖는다. 그러나 N형 전송 특성의 선택비는 105 이상의 값을 갖는다. It is important that the ambipolar transport of MAPbI 3 is unbalanced. I D of the electron is large more than 10 times higher than the hole-I D, also, the selectivity (on / off ratio) of the P-type transfer characteristics (transfer characteristics) has a value of 10 2 or more. However, the selectivity of the N-type transmission characteristic has a value of 10 5 or more.
전자 수송이 지배적이기 때문에 정공 수송이 완전히 소거되기 전까지는 정공 전송의 선택비는 비교적 작은 값을 갖는다. μFE, VTH, 및 SS 값을 포화 전류로부터 계산한 결과를 하기 표 1에 기재하였다. 여기서 μFE는 전계 효과 이동도(field-effect mobility), VTH는 문턱 전압(threshold voltage), 및 SS는 서브스레시홀드 스윙 값(subthreshold swing value)를 의미한다.Since electron transport is dominant, the selectivity of hole transport has a relatively small value until hole transport is completely erased. The results of calculating μ FE , V TH , and SS values from the saturation current are shown in Table 1 below. Here, μ FE denotes field-effect mobility, V TH denotes a threshold voltage, and SS denotes a subthreshold swing value.
[표 1] [Table 1]
표 1은 N형 및 P형 반도체 조건하에서의 각 μFE, VTH, 및 SS 값을 나타낸 것으로서, [표 1]을 참조하면, 반도체층의 내부에 대한 전자의 이동도가 정공의 이동도보다 100배 이상 큰 값을 갖는다. Table 1 shows the values of μ FE , V TH , and SS under N-type and P-type semiconductor conditions. Referring to [Table 1], the mobility of electrons in the semiconductor layer is 100 than that of holes. It has a value more than twice as large.
도 9는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 인가되는 VDS = -5V일 때, 소스/드레인 전극 간의 거리에 따른 전기적 특성의 그래프를 도시한 것이다.9 is a graph of electrical characteristics according to a distance between source/drain electrodes when V DS = -5V applied to a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention Is shown.
도 10는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 인가되는 VDS = +5V일 때, 소스/드레인 전극 간의 거리에 따른 전기적 특성의 그래프를 도시한 것이다.10 is a graph of electrical characteristics according to a distance between source/drain electrodes when V DS = +5V applied to a complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention Is shown.
도 9 및 도 10을 참조하면, 전류는 전환점(turning point)에서 음의 값을 갖는다. 그 이유는 VGS의 6 ~ 8V사이에서 log(ID)의 불연속성(discontinuity)을 갖기 때문이다. ID의 절대값의 로그를 취했을 때, ID는 스몰 험프(small hump)로 해석된다.9 and 10, the current has a negative value at the turning point. The reason is that it has a log(I D ) discontinuity between 6 and 8V of V GS. Chwihaeteul when the log of the absolute value of I D, I D is interpreted as a small hump (hump small).
도 9 및 도 10을 참조하면, 채널 저항(RCH)과 컨택 저항(RCON)을 분리시키기 위해서, 채널의 길이를 변화시켜 앰비폴라 전송(ambipolar transport)을 측정하였고, 도 9 및 도 10에 도시된 바와 같이 전자 및 정공 전송은 채널의 길이와 비례하게 ID가 증가하였다. 9 and 10, in order to separate the channel resistance (R CH ) and the contact resistance (R CON ), ambipolar transport was measured by changing the length of the channel. As shown, in electron and hole transmission, I D increased in proportion to the length of the channel.
본 발명의 실시예에 따른, 반도체 소자에 대한 채널의 길이의 함수인 총 저항(RTOT = VDS/IDS)의 선형 회기를 통해서 전자 수송의 채널 저항(RCH)은 14Ω/μm 및 정공 전송의 채널 저항은 48MΩ/μm이고, 전자 수송의 컨택 저항(Rcon) 은 59Ω/μm 및 정공 전송의 컨택 저항은 245Ω/μm이다. According to an embodiment of the present invention, the channel resistance (R CH ) of electron transport through a linear regression of the total resistance (R TOT = V DS /I DS ) as a function of the length of the channel for the semiconductor device is 14 Ω/μm and holes The channel resistance of transmission is 48MΩ/μm, the contact resistance Rcon of electron transport is 59Ω/μm, and the contact resistance of hole transmission is 245Ω/μm.
전자 전송의 컨택 저항(Rcon)이 정공 전송의 컨택 저항(Rcon)에 비하여 큰 것을 고려하면, 소스/드레인 전극과 반도체층(MAPbI3)의 쇼트키 컨택에서 정공 주입 장벽(barrier)은 전자 주입 장벽보다 클 수 있다. Considering that the contact resistance (Rcon) of electron transmission is larger than that of hole transmission (Rcon), the hole injection barrier in the Schottky contact between the source/drain electrode and the semiconductor layer (MAPbI 3) is an electron injection barrier. Can be greater than
그로 인해, 전자 수송의 컨택 저항이 정공 수송의 컨택 저항보다 작은 값을 갖게 될 수 있다.Therefore, the contact resistance of electron transport may have a value smaller than that of hole transport.
따라서, 도 4a 및 도 4b에 도시된 바와 같이, 지속적으로 전류 크라우딩(current crowding)은 N형 바이어스 조건보다는 P형 바이어스 조건에서 좀 더 잘 나타날 수 있다.Accordingly, as shown in FIGS. 4A and 4B, continuous current crowding may appear more in a P-type bias condition than in an N-type bias condition.
도 11a 내지 11d는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 소스/드레인 전극의 일함수(work function)가 양극성 반도체층의 일함수보다 작을 경우 게이트 전극에 따른 밴드 다이어그램 변화를 도식한 것이다.11A to 11D show that the work function of the source/drain electrode for the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is greater than that of the bipolar semiconductor layer. If it is small, it is a schematic diagram of the band diagram change according to the gate electrode.
상기의 유-무기물 하이브리드 페로브스카이트는 양극성이기 때문에, 이 반도체의 일함수(1112)는 외부 바이어스에 의해 쉽게 전도대 에너지 레벨 (EC) 이나 가전도대 에너지 레벨(EV)로 움직일 수 있다. Since the organic-inorganic hybrid perovskite is bipolar, the
따라서, 전극의 일함수(1111)와 반도체층의 일함수(1112)와의 차이를 이용하여 반도체 내의 케리어 흐름을 제어할 수 있다.Accordingly, the carrier flow in the semiconductor can be controlled by using the difference between the
즉, 양극성 유-무기물 하이브리드 페로브스카이트의 일함수(1112)인 3.95 eV 보다 작은 일함수를 갖는 As, Ba, Ca, Ce, Cs, Eu, Gd, Hf, K, La, Li, Lu, Mg, Mn, Na, Nd, Rb, Sc, Sm, Sr, Tb, Ti, Th, U, Y, Yb , Zn 및 이들의 합금을 전극으로 이용한 경우이다.That is, As, Ba, Ca, Ce, Cs, Eu, Gd, Hf, K, La, Li, Lu, which have a work function smaller than 3.95 eV, which is the work function of the bipolar organic-inorganic hybrid perovskite (1112), Mg, Mn, Na, Nd, Rb, Sc, Sm, Sr, Tb, Ti, Th, U, Y, Yb, Zn, and their alloys are used as electrodes.
도 11a를 참조하면, 전극과 반도체층을 접합하기 전, 전극과 반도체층의 밴드 다이어그램이다. 반도체층(MAPbI3)은 양극성이지만, 도 4a 및 도 4b를 보면, 전자의 흐름이 정공의 흐름보다 약간 우세하다. 이를 근거로 반도체층의 페르미 에너지 레벨이 가전도대 에너지 레벨(EV)보다 전도대 에너지 레벨(EC)에 더 가깝게 나타나고 있다. Referring to FIG. 11A, it is a band diagram of an electrode and a semiconductor layer before bonding the electrode and the semiconductor layer. The semiconductor layer (MAPbI 3 ) is bipolar, but referring to FIGS. 4A and 4B, the flow of electrons is slightly superior to the flow of holes. Based on this, the Fermi energy level of the semiconductor layer appears closer to the conduction band energy level (E C ) than the home appliance band energy level (E V ).
도 11b를 참조하면, 전극과 반도체층을 접합한 후, 인가전압이 0V일 때의 밴드 다이어그램이다. 이 경우 상기 반도체층의 전자 케리어는 옴익 컨택(ohmic contact)(1121)하고, 정공 케리어는 쇼트키 컨택(Schottky contact)을 한다. Referring to FIG. 11B, it is a band diagram when the applied voltage is 0V after bonding the electrode and the semiconductor layer. In this case, the electron carrier of the semiconductor layer makes an
도 11c를 참조하면, 전극과 반도체를 접합한 후, 인가전압이 양전압(positive bias) 일 때의 밴드 다이어그램이다. 이 경우 양전압에 의해 페르미 에너지 레벨(EF)이 전도대 에너지 레벨(EC)에 가까워져 N형 박막 트랜지스터의 특성이 더 강해진다. Referring to FIG. 11C, after bonding an electrode and a semiconductor, it is a band diagram when an applied voltage is a positive bias. In this case, due to the positive voltage, the Fermi energy level E F approaches the conduction band energy level E C , and the characteristics of the N-type thin film transistor become stronger.
반면에, 도 11d를 참조하면, 전극과 반도체를 접합한 후, 인가전압이 음전압(negative bias) 일 때의 밴드 다이어그램이다. 이 경우 음전압에 의해 페르미 에너지 레벨(EF)이 전도대 에너지 레벨(EC)과 멀어져 쇼트키 장벽(1142)이 높아지고, 정공 케리어는 반도체층으로의 주입이 차단된다. 즉, P형 특성은 차단된다.On the other hand, referring to FIG. 11D, it is a band diagram when an applied voltage is a negative voltage after bonding an electrode and a semiconductor. In this case, due to the negative voltage, the Fermi energy level E F is separated from the conduction band energy level E C , so that the
도 12a 내지 12d는 본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자에 대한 소스/드레인 전극의 일함수(work function)가 양극성 반도체층의 일함수보다 큰 경우의 게이트 전극에 따른 밴드 다이어그램 변화를 도식한 것이다.12A to 12D show that the work function of the source/drain electrode for the complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite according to an embodiment of the present invention is greater than that of the bipolar semiconductor layer. It is a schematic diagram of the band diagram change according to the gate electrode in a large case.
즉, 양극성 유-무기물 페로브스카이트의 일함수(work function) 3.95 eV 보다 큰 일함수를 갖는 Ag, Al, Au, B, Be, Bi, C, Cd, Co, Cr, Cu, Fe, Ga, Hg, In, Ir, Mo, Nb, Ni, Os, Pb, Pd, Pt, Re, Rh, Ru, Sb, Se, Si, Sn, Ta, Te, Ti, V, W, Zr 및 이들의 합금을 전극으로 이용한 경우이다. That is, Ag, Al, Au, B, Be, Bi, C, Cd, Co, Cr, Cu, Fe, Ga having a work function greater than 3.95 eV of the bipolar organic-inorganic perovskite. , Hg, In, Ir, Mo, Nb, Ni, Os, Pb, Pd, Pt, Re, Rh, Ru, Sb, Se, Si, Sn, Ta, Te, Ti, V, W, Zr and alloys thereof Is used as an electrode.
도 12a는 전극과 반도체층을 접합하기 전, 전극과 반도체층의 밴드 다이어그램이다. 반도체층(MAPbI3)은 양극성이지만, 도 4a 및 도 4b를 보면, 전자의 흐름이 정공의 흐름보다 약간 우세하다. 이를 근거로 반도체층의 페르미 에너지 레벨이 가전도대 에너지 레벨(EV)보다 전도대 에너지 레벨(EC)이 더 가깝게 나타나고 있다. 12A is a band diagram of an electrode and a semiconductor layer before bonding the electrode and the semiconductor layer. The semiconductor layer (MAPbI 3 ) is bipolar, but referring to FIGS. 4A and 4B, the flow of electrons is slightly superior to the flow of holes. Based on this, the Fermi energy level of the semiconductor layer appears closer to the conduction band energy level (E C ) than the home appliance band energy level (E V ).
도 12b는 전극과 반도체를 접합한 후, 인가전압이 0V일 때의 밴드 다이어그램이다. 이 경우 상기 반도체층의 전자 케리어는 쇼트키 컨택(1222) 하고, 정공 케리어는 옴익 컨택한다. 12B is a band diagram when the applied voltage is 0V after bonding the electrode and the semiconductor. In this case, the electron carrier of the semiconductor layer makes a
도 12c는 전극과 반도체를 접합한 후, 인가전압이 양전압(positive bias)일 때의 밴드 다이어그램이다. 이 경우 양전압에 의해 페르미 에너지 레벨(EF)이 전도대 에너지 레벨(EC)과 가까워져 쇼트키 장벽(1232)이 높아지고, 전자 케리어는 채널로의 주입이 차단된다. 즉, N형 특성은 차단된다. 12C is a band diagram when an applied voltage is a positive bias after bonding an electrode and a semiconductor. In this case, due to the positive voltage, the Fermi energy level E F approaches the conduction band energy level E C , so that the
도 12d는 전극(1242)과 반도체(1244)를 접합한 후, 인가전압이 음전압 (negative bias)일 때의 밴드 다이어그램이다. 이 경우 음전압에 의해 페르미 에너지 레벨(EF)이 전도대 에너지 레벨(EC)과 멀어져 P형 박막 트랜지스터의 특성이 더 강해진다.12D is a band diagram when the applied voltage is a negative voltage after bonding the electrode 1242 and the semiconductor 1244. In this case, the Fermi energy level (E F ) is separated from the conduction band energy level (E C ) by the negative voltage, so that the characteristics of the P-type thin film transistor are stronger.
또한, N형 캐리어(n-type carrier)와 P형 캐리어(p-type carrier) 중 어느 하나와 옴익컨택(ohmic contact)을 하면, 다른 캐리어와는 쇼트키컨택(Schottky contact)을 할 수 있다.In addition, by making ohmic contact with any one of an n-type carrier and a p-type carrier, Schottky contact can be made with the other carrier.
또한, 높은 일함수를 갖는 금속은 정공 전송에 대하여 옴익컨택을 하면, 낮은 일함수를 갖는 금속은 전자 전송에 옴익컨택을 할 수 있다.In addition, when a metal having a high work function performs ohmic contact for hole transmission, a metal having a low work function can perform ohmic contact for electron transmission.
그러므로, 소스/드레인 전극에 대한 금속의 일함수에 따라 반도체층의 반도체 특성이 결정되는 장점이 있을 수 있고, 이런 장점은 페로브스카이트(MAPbI3) CMOS 논리 회로를 설계하는데 유리한 점이 있다.Therefore, there may be an advantage in that the semiconductor properties of the semiconductor layer are determined according to the work function of the metal for the source/drain electrodes, and this advantage is advantageous in designing a perovskite (MAPbI 3 ) CMOS logic circuit.
본 발명의 실시예에 따른 양극성 유-무기물 하이브리드 페로브스카이트(MAPbI3)를 이용한 상보형 금속산화 반도체 소자는 단일소자만으로 정공 및 전자 전송을 동시에 구동할 수 있다. 소스/드레인 전극의 IZO 물질은 일함수가 4.2eV이다. The complementary metal oxide semiconductor device using the bipolar organic-inorganic hybrid perovskite (MAPbI 3 ) according to an embodiment of the present invention can simultaneously drive hole and electron transmission with only a single device. The IZO material of the source/drain electrode has a work function of 4.2 eV.
페로브스카이트(MAPbI3) 물질의 P형(P-type)의 일함수는 5.0eV이고, 페로브스카이트(MAPbI3) 물질의의 N형(N-type)의 일함수는 3.9eV이다.Perovskite (MAPbI 3) and the work function of the P-type (P-type) of material is 5.0eV, perovskite (MAPbI 3) work function of the N-type (N-type) of the material is 3.9eV .
그래서, 매우 낮은 일함수를 갖는 금속인 리튬(Li)과 매우 높은 일함수를 갖는 금속인 금(Au)을 이용하면 경제적으로 대면적 전자 소자의 제작을 위한 간단한 CMOS 논리 회로의 개발이 가능할 것이다.Therefore, if lithium (Li), which is a metal having a very low work function, and gold (Au), which is a metal having a very high work function, is used, it will be possible to develop a simple CMOS logic circuit for manufacturing a large-area electronic device economically.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described by the limited drawings, various modifications and variations can be made from the above description to those of ordinary skill in the art. For example, the described techniques are performed in a different order from the described method, and/or components such as systems, structures, devices, circuits, etc. described are combined or combined in a form different from the described method, or other components Alternatively, even if substituted or substituted by an equivalent, an appropriate result can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and those equivalent to the claims also fall within the scope of the claims to be described later.
Claims (10)
상기 기판의 상부에 패터닝된 게이트 전극;
상기 게이트 전극의 상부에 형성되는 절연막;
상기 절연막의 상부에 형성되는 양극성 유-무기물 하이브리드 페로브스카이트를 포함하는 반도체층;
상기 반도체층의 상부에 형성되는 제1 소스 전극 및 제1 드레인 전극을 포함하는 제1 전극부; 및
상기 반도체층의 상부에 형성되고, 상기 제1 전극부에 대응되게 배치되며, 제2 소스 전극 및 제2 드레인 전극을 포함하는 제2 전극부
를 포함하고,
상기 제1 전극부 및 상기 제2 전극부의 일함수는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수와 차이가 있는 것을 특징으로 하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
Board;
A gate electrode patterned on the substrate;
An insulating film formed on the gate electrode;
A semiconductor layer including a bipolar organic-inorganic hybrid perovskite formed on the insulating layer;
A first electrode portion including a first source electrode and a first drain electrode formed on the semiconductor layer; And
A second electrode portion formed on the semiconductor layer, disposed to correspond to the first electrode portion, and including a second source electrode and a second drain electrode
Including,
Complementary metal oxidation using a bipolar organic-inorganic hybrid perovskite, characterized in that the work function of the first electrode part and the second electrode part is different from the work function of the bipolar organic-inorganic hybrid perovskite Semiconductor device.
상기 제1 전극부 및 상기 제2 전극부 중 어느 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 높은 일함수를 갖고,
상기 제1 전극부 및 상기 제2 전극부 중 다른 하나는 상기 양극성 유-무기물 하이브리드 페로브스카이트의 일함수보다 낮은 일함수를 갖는 것을 특징으로 하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 1,
Any one of the first electrode part and the second electrode part has a work function higher than that of the bipolar organic-inorganic hybrid perovskite,
Complementary using a bipolar organic-inorganic hybrid perovskite, characterized in that the other one of the first electrode part and the second electrode part has a work function lower than that of the bipolar organic-inorganic hybrid perovskite Type metal oxide semiconductor device.
상기 제1 전극부는,
상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지(valance band energy) 및 전도대 에너지(conduction band energy) 중 어느 하나와 옴익 컨택(ohmic contact)을 하는 것을 특징으로 하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 2,
The first electrode part,
Bipolar organic-inorganic hybrid perovskite, characterized in that it makes an ohmic contact with any one of a valence band energy and a conduction band energy of the bipolar organic-inorganic hybrid perovskite. Complementary metal oxide semiconductor device using Lobskyite.
상기 제1 전극부는
상기 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 하나와 쇼트키 컨택(Schottky contact)을 하는 것을 특징으로 하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 3,
The first electrode part
Complementary metal using a bipolar organic-inorganic hybrid perovskite, characterized in that it makes Schottky contact with the other one of the energy of the home appliance band of the perovskite and the conduction band of the perovskite. Oxidation semiconductor device.
상기 제2 전극부는,
상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 전도대 에너지 중 어느 하나와 옴익 컨택을 하는 것을 특징으로 하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 2,
The second electrode part,
Complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite, characterized in that the ohmic contact with any one of the electrical energy and conduction band energy of the bipolar organic-inorganic hybrid perovskite.
상기 제2 전극부는,
상기 양극성 유-무기물 하이브리드 페로브스카이트의 가전도대 에너지 및 상기 페로브스카이트의 전도대 에너지 중 다른 어느 하나와 쇼트키 컨택을 하는 것을 특징으로 하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 5,
The second electrode part,
Complementary using a bipolar organic-inorganic hybrid perovskite, characterized in that it makes Schottky contact with any one of the electrical energy of the bipolar organic-inorganic hybrid perovskite and the conduction band energy of the perovskite Type metal oxide semiconductor device.
상기 절연막, 상기 제1 전극부 및 상기 제2 전극부 상에 형성되는 폴리머층을 더 포함하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 1,
Complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite further comprising a polymer layer formed on the insulating layer, the first electrode portion, and the second electrode portion.
상기 폴리머층은,
상기 제1 및 상기 제2 소스 전극과 상기 제1 및 상기 제2 드레인 전극 사이에 배치되는 뱅크(bank)를 구조를 포함하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 7,
The polymer layer,
Complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite comprising a structure of a bank disposed between the first and second source electrodes and the first and second drain electrodes.
상기 절연막은,
하이-케이(High-k)를 갖는 알루미늄 옥사이드(AlOx)로 구성되며, 상기 알루미늄 옥사이드의 두께로 구동 전압(driving voltage)을 제어하는 것을 특징으로 하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 1,
The insulating film,
Complementary using a bipolar organic-inorganic hybrid perovskite consisting of high-k aluminum oxide (AlOx) and controlling a driving voltage with the thickness of the aluminum oxide Type metal oxide semiconductor device.
상기 절연막은,
상기 알루미늄 옥사이드의 두께를 조절하여 서브-스레시홀드 스윙(subthreshold swing)을 제어하는 양극성 유-무기물 하이브리드 페로브스카이트를 이용한 상보형 금속산화 반도체 소자.
The method of claim 9,
The insulating film,
A complementary metal oxide semiconductor device using a bipolar organic-inorganic hybrid perovskite for controlling a sub-threshold swing by adjusting the thickness of the aluminum oxide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190125431A KR20210042634A (en) | 2019-10-10 | 2019-10-10 | Cmos device using ambipolar organic-inorganic hybrid perovskite and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190125431A KR20210042634A (en) | 2019-10-10 | 2019-10-10 | Cmos device using ambipolar organic-inorganic hybrid perovskite and method of manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210042634A true KR20210042634A (en) | 2021-04-20 |
Family
ID=75743311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190125431A KR20210042634A (en) | 2019-10-10 | 2019-10-10 | Cmos device using ambipolar organic-inorganic hybrid perovskite and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20210042634A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101608281B1 (en) | 2014-11-14 | 2016-04-04 | 서울시립대학교 산학협력단 | Light absorption material for solar cell including compound of perovskite structure and solar cell, dye-sensitized solar cell, organic solar cell and perovskite solar cell including the same |
| KR20180087296A (en) | 2015-11-17 | 2018-08-01 | 고쿠리쓰다이가쿠호진 규슈다이가쿠 | Material for forming two-dimensional perovskite, laminate, element and transistor |
-
2019
- 2019-10-10 KR KR1020190125431A patent/KR20210042634A/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101608281B1 (en) | 2014-11-14 | 2016-04-04 | 서울시립대학교 산학협력단 | Light absorption material for solar cell including compound of perovskite structure and solar cell, dye-sensitized solar cell, organic solar cell and perovskite solar cell including the same |
| KR20180087296A (en) | 2015-11-17 | 2018-08-01 | 고쿠리쓰다이가쿠호진 규슈다이가쿠 | Material for forming two-dimensional perovskite, laminate, element and transistor |
Non-Patent Citations (1)
| Title |
|---|
| Jin Jang et al. "Ambipolar perovskite field-effect transistors and inverters" Volume29, Issue8 February 24, 2017 1602940 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8017045B2 (en) | Composition for oxide semiconductor thin film and field effect transistor using the composition | |
| JP5177954B2 (en) | Field effect transistor | |
| US8669551B2 (en) | Transistor including insertion layer and channel layer with different work functions and method of manufacturing the same | |
| US9123817B2 (en) | Transistors and electronic devices including the same | |
| US9048163B2 (en) | Transistor, electronic device including transistor, and manufacturing methods thereof | |
| US20100200857A1 (en) | Oxide semiconductor thin-film transistor | |
| TW200915577A (en) | Manufacturing method of thin film transistor using oxide semiconductor | |
| JP2009010348A (en) | Channel layer and its forming method, and thin film transistor including channel layer and its manufacturing method | |
| JP5596666B2 (en) | Organic thin film transistor | |
| Hsu et al. | High Mobility Field-Effect Thin Film Transistor Using Room-Temperature High-$\kappa $ Gate Dielectrics | |
| Alam et al. | Performance enhancement of top-contact pentacene-based organic thin-film transistors with bilayer WO3/Au electrodes | |
| KR101147262B1 (en) | Organic thin film transistor device and method for fabricating the same | |
| WO2014201816A1 (en) | Oxide thin-film transistor and preparation method therefor | |
| JP2005109028A (en) | Organic field-effect transistor and its manufacturing method | |
| KR20210042634A (en) | Cmos device using ambipolar organic-inorganic hybrid perovskite and method of manufacturing the same | |
| KR102036971B1 (en) | Oxide thin film transistor and method of manufacturing the same | |
| KR102496956B1 (en) | Thin film transistor and method for manufacturing the same | |
| KR102102252B1 (en) | Semiconductor device and its manufacturing method | |
| CN113224143A (en) | Junction field effect transistor based on tungsten disulfide/gallium antimonide and preparation method thereof | |
| US20190088758A1 (en) | Thin film transistor including high-dielectric insulating thin film and method of fabricating the same | |
| KR102294707B1 (en) | Hybrid perovskite thin film trasnsitor having atmospheric stability and method for manufacturing the same | |
| KR102151101B1 (en) | Oxide semiconductor thin film transistor | |
| KR20210028974A (en) | Organic-inorganic hybrid perovskite thin film trasnsitor and method for manufacturing the same | |
| JP6786100B2 (en) | Semiconductor device | |
| US20240351905A1 (en) | SEMICONDUCTOR LAYER INCLUDING Sn BASED PEROVSKITE INCLUDING CHLORIDE-BASED COMPOUND AND IODIDE-BASED COMPOUND, THIN FILM TRANSISTOR INCLUDING SAME, AND MANUFACTURING METHOD THEREOF |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X601 | Decision of rejection after re-examination |