KR20210040783A - 리니어 앰프 - Google Patents

리니어 앰프 Download PDF

Info

Publication number
KR20210040783A
KR20210040783A KR1020200121696A KR20200121696A KR20210040783A KR 20210040783 A KR20210040783 A KR 20210040783A KR 1020200121696 A KR1020200121696 A KR 1020200121696A KR 20200121696 A KR20200121696 A KR 20200121696A KR 20210040783 A KR20210040783 A KR 20210040783A
Authority
KR
South Korea
Prior art keywords
terminal
transistor
resistor
reference potential
signal
Prior art date
Application number
KR1020200121696A
Other languages
English (en)
Inventor
히데유키 고카츠
Original Assignee
쟈인 에레쿠토로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쟈인 에레쿠토로닉스 가부시키가이샤 filed Critical 쟈인 에레쿠토로닉스 가부시키가이샤
Publication of KR20210040783A publication Critical patent/KR20210040783A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/42—Modifications of amplifiers to extend the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45098—PI types
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/36—Indexing scheme relating to amplifiers the amplifier comprising means for increasing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45008—Indexing scheme relating to differential amplifiers the addition of two signals being made by a resistor addition circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45012—Indexing scheme relating to differential amplifiers the addition of two signals being made in a switched capacitor circuit for producing the common mode signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45488—Indexing scheme relating to differential amplifiers the CSC being a pi circuit and a capacitor being used at the place of the resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

리니어 앰프는, 제 1 신호 입력 단자 (11) 및 제 2 신호 입력 단자 (12) 에 입력된 차동 신호에 따른 차동 신호를 출력하는 것으로서, 제 1 저항기 (21), 제 2 저항기 (22), 제 3 저항기 (23), 제 4 저항기 (24), 제 1 용량 소자 (25), 제 2 용량 소자 (26), 제 3 트랜지스터 (27), 제 4 트랜지스터 (28), 차동 증폭기 (29) 및 신호 처리 회로 (50) 를 구비한다. 신호 처리 회로 (50) 는, 제 1 트랜지스터 (51) 및 제 2 트랜지스터 (52) 를 포함하고, 코먼 전압을 출력하는 코먼 전압 출력부로서 저항기 (53) 를 포함한다. 차동 증폭기 (29) 는, 코먼 전압 및 참조 전압 VREF 를 입력하고, 이것들 사이의 전압 차에 따른 전압을 트랜지스터 (27, 28) 각각의 제어 단자에 부여한다.

Description

리니어 앰프{LINEAR AMPLIFIER}
본 발명은, 리니어 앰프에 관한 것이다.
리니어 앰프는, 차동 통신의 전송 거리를 늘릴 목적에서 형성되고 전송 손실의 회복 등에 사용된다. 비특허문헌 1 (MAXIM 사, Multirate Clock and Data Recovery with Limiting Amplifier MAX3872 데이터 시트, Rev.3, 2007년) 의 제 11 페이지에 리니어 앰프의 회로예가 개시되어 있다.
리니어 앰프는, 용도에 따라서는, 입력 차동 신호의 진폭에 대한 출력 차동 신호의 진폭의 선형성이 높을 것이 요구되는 경우가 있고, 또, 광대역에 걸쳐 일정한 게인을 가질 것이 요구되는 경우가 있다.
예를 들어 USB3.1 Gen2, USB4 등에 있어서 사용되는 리니어 앰프는, 선형성이 높고, 또한, 광대역에 걸쳐 일정한 게인을 가질 것이 요구된다. 그러나, 종래의 리니어 앰프는, 이들 용도인 경우의 요구에 부응할 수 없다.
본 개시는, 상기 문제점을 해소하기 위해 이루어진 것으로, 선형성이 높고, 또한, 광대역에 걸쳐 일정한 게인을 가질 수 있는 리니어 앰프를 나타낸다.
본 개시의 리니어 앰프는, 제 1 신호 입력 단자 및 제 2 신호 입력 단자에 입력된 차동 신호에 따른 차동 신호를 출력하는 리니어 앰프로서, (1) 제 1 단자, 제 2 단자 및 제어 단자를 각각 갖는 제 1 트랜지스터 및 제 2 트랜지스터와, 제 1 트랜지스터 및 제 2 트랜지스터 각각의 제어 단자에 차동 신호가 입력되었을 때에 제 1 트랜지스터 및 제 2 트랜지스터 각각의 제 1 단자 또는 제 2 단자보다 후단에 있어서의 차동 신호의 코먼 전압을 출력하는 코먼 전압 출력부를 포함하는 신호 처리 회로와, (2) 제 1 신호 입력 단자와 제 1 기준 전위 단자 사이에 형성된 제 1 저항기와, (3) 제 2 신호 입력 단자와 제 1 기준 전위 단자 사이에 형성된 제 2 저항기와, (4) 제 1 신호 입력 단자와 제 1 트랜지스터의 제어 단자 사이에 형성된 제 3 저항기와, (5) 제 2 신호 입력 단자와 제 2 트랜지스터의 제어 단자 사이에 형성된 제 4 저항기와, (6) 제 3 저항기에 대해 병렬로 형성된 제 1 용량 소자와, (7) 제 4 저항기에 대해 병렬로 형성된 제 2 용량 소자와, (8) 제 1 단자, 제 2 단자 및 제어 단자를 갖고, 이들 중 제 1 단자 및 제 2 단자를 개재하여 제 1 트랜지스터의 제어 단자와 제 2 기준 전위 단자 사이에 형성된 제 3 트랜지스터와, (9) 제 1 단자, 제 2 단자 및 제어 단자를 갖고, 이들 중 제 1 단자 및 제 2 단자를 개재하여 제 2 트랜지스터의 제어 단자와 제 2 기준 전위 단자 사이에 형성된 제 4 트랜지스터와, (10) 코먼 전압 및 참조 전압을 입력하고, 이것들 사이의 전압 차에 따른 전압을 제 3 트랜지스터 및 제 4 트랜지스터 각각의 제어 단자에 부여하는 차동 증폭기를 구비한다.
본 발명의 리니어 앰프는, 선형성이 높고 또한 광대역에 걸쳐 일정한 게인을 가질 수 있다.
도 1 은, 제 1 비교예의 리니어 앰프 (1) 의 구성을 나타내는 도면이다.
도 2 는, 제 2 비교예의 리니어 앰프 (2) 의 구성을 나타내는 도면이다.
도 3 은, 제 1 실시형태의 리니어 앰프 (3) 의 구성을 나타내는 도면이다.
도 4 는, 제 2 실시형태의 리니어 앰프 (4) 의 구성을 나타내는 도면이다.
도 5 는, 신호 처리 회로 (50) 의 제 1 구성예를 나타내는 도면이다.
도 6 은, 신호 처리 회로 (50) 의 제 2 구성예를 나타내는 도면이다.
도 7 은, 신호 처리 회로 (50) 의 제 3 구성예를 나타내는 도면이다.
도 8 은, 실시예 및 비교예 각각에 대해 게인의 주파수 의존성을 나타내는 그래프이다.
이하, 첨부 도면을 참조하여, 본 발명을 실시하기 위한 형태를 상세하게 설명한다. 또한, 도면의 설명에 있어서 동일한 요소에는 동일한 부호를 붙여, 중복되는 설명을 생략한다. 본 발명은, 이들 예시에 한정되는 것이 아니고, 특허 청구의 범위에 의해 나타내어지고, 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
이하에서는, 처음에 비교예의 리니어 앰프의 구성 및 문제점에 대해 설명하고, 그 후에 실시형태의 리니어 앰프의 구성에 대해 설명한다.
도 1 은, 제 1 비교예의 리니어 앰프 (1) 의 구성을 나타내는 도면이다. 이 도면에 도시되는 리니어 앰프 (1) 는, 차동 신호 전송 시스템에 있어서 사용된다. 리니어 앰프 (1) 는, 신호 입력 단자 (11, 12) 에 입력된 입력 차동 신호에 따른 출력 차동 신호를 출력하는 것으로서, 저항기 (21, 22) 및 신호 처리 회로 (40) 를 구비한다.
신호 처리 회로 (40) 는, 입력단에 트랜지스터 (41, 42) 를 포함한다. 트랜지스터 (41, 42) 는, NPN 바이폴러 트랜지스터이다. 저항기 (21) 는, 신호 입력 단자 (11) 와 전원 전위 단자 (VCC) 사이에 형성되어 있다. 저항기 (22) 는, 신호 입력 단자 (12) 와 전원 전위 단자 사이에 형성되어 있다. 전원 전위 단자는, 전원 전위 VCC 를 공급한다. 저항기 (21, 22) 는, 종단 저항으로서 형성된 것으로서, 예를 들어 50 Ω 의 저항값을 갖는다. 트랜지스터 (41) 의 베이스는, 신호 입력 단자 (11) 와 접속되어 있다. 트랜지스터 (42) 의 베이스는, 신호 입력 단자 (12) 와 접속되어 있다.
이 리니어 앰프 (1) 에서는, 전원 전위 단자로부터 저항기 (21, 22) 를 통하여 트랜지스터 (41, 42) 의 베이스에 베이스 전류가 공급되어, 트랜지스터 (41, 42) 가 동작한다. 트랜지스터 (41, 42) 의 이미터는, 베이스 전압으로부터 베이스·이미터 간 전압 VBE (예를 들어 약 0.8 V) 만큼 저하된 전압으로 동작한다. 트랜지스터 (41, 42) 의 컬렉터는 예를 들어 전원 전위 단자에 접속되어 있다. 신호 입력 단자 (11, 12) 에 입력된 차동 신호는, 트랜지스터 (41, 42) 의 베이스에 입력되고, 트랜지스터 (41, 42) 의 이미터로부터 출력된다.
이 리니어 앰프 (1) 는, 이하에 설명하는 바와 같이, 선형성의 향상에 한계를 갖고 있어, 예를 들어 USB3.1 Gen2, USB4 등의 높은 선형성이 요구되는 차동 신호 전송 시스템에 사용하기에는 문제가 있다. 트랜지스터 (41, 42) 의 이미터 전압은 베이스 전압에 연동하여 변화되는 데에 반해, 트랜지스터 (41, 42) 의 컬렉터 전압은 전원 전위 VCC 에 고정되어 있는 점에서, 베이스 전압의 상승에 따라 컬렉터·이미터 간 전압 VCE 가 저하된다. 트랜지스터 (41, 42) 의 베이스에 대진폭 (예를 들어 0.5 V 이상) 의 차동 신호가 입력되면, VCE 는 0.3 V 이하가 되어 포화 영역에 가까워지는 점에서, 전류 증배율 hFE 가 급감하게 된다. hFE 의 저하는 게인의 저하를 의미하고 있고, 이 점에서, 입력 차동 신호가 대진폭인 경우에 출력 차동 신호의 파형이 일그러져, 선형성이 상실된다.
USB3.0 Gen1 까지의 시스템에서는 큰 문제가 되지는 않지만, USB3.1 Gen2 이후의 고속화·고도화된 시스템에서는, 통신 파형의 고도의 선형성이 요구된다. 예를 들어, USB3.1 Gen2 의 컴플라이언스 테스트에서는, 소정의 테스트 패턴을, 파형의 형태를 바꾸지 않고 (예를 들어, 1 Vpp 약 (弱) 의 진폭 및 오버 슈트 파형을 바꾸지 않고) 신호를 전송할 것이 요구되고 있다. 제 1 비교예의 리니어 앰프 (1) 는, 이와 같은 요구에 부응할 수 없다.
도 2 는, 제 2 비교예의 리니어 앰프 (2) 의 구성을 나타내는 도면이다. 도 1 에 도시된 제 1 비교예의 리니어 앰프 (1) 의 구성과 비교하면, 이 도 2 에 도시되는 제 2 비교예의 리니어 앰프 (2) 는, 용량 소자 (25, 26) 및 저항기 (31, 32) 를 추가로 구비하는 점에서 상이하다.
용량 소자 (25) 는, 신호 입력 단자 (11) 와 트랜지스터 (41) 의 베이스 사이에 형성되어 있다. 용량 소자 (26) 는, 신호 입력 단자 (12) 와 트랜지스터 (42) 의 베이스 사이에 형성되어 있다. 저항기 (31) 는, 트랜지스터 (41) 의 베이스와 바이어스 전위 단자 사이에 형성되어 있다. 저항기 (32) 는, 트랜지스터 (42) 의 베이스와 바이어스 전위 단자 사이에 형성되어 있다. 바이어스 전위 단자는, 전원 전위 VCC 보다 낮은 바이어스 전위 Vbias 를 공급한다. 전원 전위 VCC 와 바이어스 전위 Vbias 의 차는 예를 들어 0.8 V 정도이다.
이 리니어 앰프 (2) 에서는, 저항기 (21, 22) 가 종단 저항으로서 사용되는 한편으로, 바이어스 전위 단자로부터 저항기 (31, 32) 를 통하여 트랜지스터 (41, 42) 의 베이스에 베이스 전류가 공급되어, 트랜지스터 (41, 42) 가 동작한다. 신호 입력 단자 (11, 12) 에 입력된 차동 신호는, 용량 소자 (25, 26) 를 통하여 트랜지스터 (41, 42) 의 베이스에 입력되고, 트랜지스터 (41, 42) 의 이미터로부터 출력된다.
이 제 2 비교예의 리니어 앰프 (2) 는, 전원 전위 VCC 보다 낮은 바이어스 전위 Vbias 를 트랜지스터 (41, 42) 의 베이스에 부여함으로써, 제 1 비교예의 리니어 앰프 (1) 가 가지고 있었던 저선형성의 문제를 해소할 수 있다.
그러나, 제 2 비교예의 리니어 앰프 (2) 에서는, 용량 소자 (25, 26) 및 저항기 (31, 32) 에 의해 고주파 대역 필터가 구성되고, 이 고주파 대역 필터에 의해 입력 차동 신호 중 저주파 대역의 성분이 감쇠되게 된다. 통상, 저주파역 성분의 추종성으로서, 주파수 100 ㎑ 에서 신호 로스가 3 dB 이하일 것이 요구된다. 트랜지스터 (41, 42) 로서, 임피던스가 비교적 낮은 NPN 바이폴러 트랜지스터를 사용하면, 베이스 전류에 의한 전압 강하를 억제하기 위해서 저항기 (31, 32) 의 저항값은 수 kΩ 이하의 값이어야 하고, 용량 소자 (25, 26) 의 용량값은 1 nF 이상일 것이 필요해진다. 이와 같이 용량값이 큰 용량 소자는 IC 칩 내에 넣는 것이 곤란하다. 따라서, 제 2 비교예의 리니어 앰프 (2) 는, 현실적으로는 채용되기 곤란하다.
이하에 도 3 및 도 4 를 사용하여 설명하는 실시형태의 리니어 앰프는, 비교예의 리니어 앰프 (1, 2) 가 갖는 상기 문제점을 해소할 수 있는 것으로서, 선형성이 높고, 또한, 광대역에 걸쳐 일정한 게인을 가질 수 있다.
본 실시형태의 리니어 앰프는, 제 1 신호 입력 단자 (11) 및 제 2 신호 입력 단자 (12) 에 입력된 입력 차동 신호에 따른 출력 차동 신호를 출력하는 것으로서, 제 1 저항기 (21), 제 2 저항기 (22), 제 3 저항기 (23), 제 4 저항기 (24), 제 1 용량 소자 (25), 제 2 용량 소자 (26), 제 3 트랜지스터 (27), 제 4 트랜지스터 (28), 차동 증폭기 (29) 및 신호 처리 회로 (50) 를 구비한다.
신호 처리 회로 (50) 는, 제 1 트랜지스터 (51) 및 제 2 트랜지스터 (52) 를 포함하고, 또, 코먼 전압을 출력하는 코먼 전압 출력부로서 저항기 (53) 를 포함한다. 트랜지스터 (51, 52) 각각은, 제 1 단자, 제 2 단자 및 제어 단자를 갖는다. 트랜지스터 (51, 52) 각각의 제어 단자에 차동 신호가 입력된다. 코먼 전압 출력부로서의 저항기 (53) 는, 트랜지스터 (51, 52) 각각의 제 1 단자 또는 제 2 단자보다 후단에 있어서의 차동 신호의 코먼 전압을 출력한다. 저항기 (53) 는, 차동 신호를 전송하는 1 쌍의 신호선의 사이에 형성되어 있다. 예를 들어, 그 저항기 (53) 의 중점의 전압이 코먼 전압으로서 출력된다. 저항기 (53) 의 양단 간에 존재하는 적당한 위치가 코먼 전압용의 절점 (節點) 으로 설정된다.
저항기 (21) 는, 신호 입력 단자 (11) 와 제 1 기준 전위 단자 (예 : 전위 VCC) 사이에 형성되어 있다. 저항기 (22) 는, 신호 입력 단자 (12) 와 제 1 기준 전위 단자 (예 : 전위 VCC) 사이에 형성되어 있다. 저항기 (23) 는, 신호 입력 단자 (11) 와 트랜지스터 (51) 의 제어 단자 사이에 형성되어 있다. 저항기 (24) 는, 신호 입력 단자 (12) 와 트랜지스터 (52) 의 제어 단자 사이에 형성되어 있다. 용량 소자 (25) 는, 저항기 (23) 에 대해 병렬로 형성되어 있다. 용량 소자 (26) 는, 저항기 (24) 에 대해 병렬로 형성되어 있다.
트랜지스터 (27, 28) 각각은, 제 1 단자, 제 2 단자 및 제어 단자를 갖는다. 트랜지스터 (27) 는, 제 1 단자 및 제 2 단자를 개재하여 트랜지스터 (51) 의 제어 단자와 제 2 기준 전위 단자 (예 ; 접지 전위) 사이에 형성되어 있다. 트랜지스터 (28) 는, 제 1 단자 및 제 2 단자를 개재하여 트랜지스터 (52) 의 제어 단자와 제 2 기준 전위 단자 (예 : 접지 전위) 사이에 형성되어 있다. 차동 증폭기 (29) 는, 코먼 전압 및 참조 전압 VREF 를 입력하고, 이것들 사이의 전압 차에 따른 전압을 트랜지스터 (27, 28) 각각의 제어 단자에 부여한다. 참조 전압 VREF 는 외부로부터 부여되어도 된다. 또, 참조 전압 VREF 를 출력하는 참조 전압 발생부를 리니어 앰프가 구비하고 있어도 된다.
제 1 기준 전위 단자 및 제 2 기준 전위 단자 중, 일방은 전원 전위 단자이고, 타방은 접지 전위 단자이다. 트랜지스터 (51, 52) 는, 동종의 것이고, NPN 바이폴러 트랜지스터, PNP 바이폴러 트랜지스터, NMOS 트랜지스터 및 PMOS 트랜지스터 중 어느 것이어도 된다. 트랜지스터 (27, 28) 는, 동종의 것이고, NPN 바이폴러 트랜지스터, PNP 바이폴러 트랜지스터, NMOS 트랜지스터 및 PMOS 트랜지스터 중 어느 것이어도 된다. 트랜지스터 (51, 52) 와 트랜지스터 (27, 28) 는, 동종이어도 되고, 별종이어도 된다.
바이폴러 트랜지스터의 경우, 제 1 단자 및 제 2 단자 중 일방은 컬렉터이고 타방은 이미터이며, 제어 단자는 베이스이다. MOS 트랜지스터 (전계 효과 트랜지스터) 의 경우, 제 1 단자 및 제 2 단자 중 일방은 소스이고 타방은 드레인이며, 제어 단자는 게이트이다.
저항기 (21, 22) 는 동일한 저항값을 갖는다. 저항기 (23, 24) 는 동일한 저항값을 갖는다. 용량 소자 (25, 26) 는 동일한 용량값을 갖는다. 저항기 (21, 22) 각각의 저항값 (R1) 보다, 저항기 (23, 24) 각각의 저항값 (R2) 은 크다 (R1 ＜ R2). 예를 들어, 저항기 (21, 22) 각각의 저항값은 50 Ω 이고, 저항기 (23, 24) 각각의 저항값은 수 kΩ 이다.
도 3 은, 제 1 실시형태의 리니어 앰프 (3) 의 구성을 나타내는 도면이다. 이 제 1 실시형태의 구성은, 저항기 (21, 22) 가 접속되는 제 1 기준 전위 단자를 전원 전위 단자 (VCC) 로 하고, 트랜지스터 (27, 28) 가 접속되는 제 2 기준 전위 단자를 접지 전위 단자로 하고, 트랜지스터 (51, 52) 를 NPN 바이폴러 트랜지스터로 하고, 트랜지스터 (27, 28) 를 NMOS 트랜지스터로 한 것이다.
이 리니어 앰프 (3) 에서는, 저항기 (21, 22) 가 종단 저항으로서 사용되고 있다. 저항기 (23, 24) 및 용량 소자 (25, 26) 는, 신호 입력 단자 (11, 12) 와 트랜지스터 (51, 52) 의 베이스를 아이솔레이트하고 있다. 트랜지스터 (51, 52) 각각의 베이스 전압은, 전원 전위 단자로부터 저항기 (21, 22), 저항기 (23, 24) 및 트랜지스터 (27, 28) 를 거쳐 접지 전위 단자에 흐르는 전류의 크기에 따른다. 차동 증폭기 (29) 는, 저항기 (53) 의 중점으로부터 출력된 코먼 전압 및 참조 전압 VREF 를 입력하고, 이것들 사이의 전압 차에 따른 전압을 트랜지스터 (27, 28) 각각의 제어 단자에 부여함으로써, 트랜지스터 (27, 28) 를 흐르는 전류를 제어한다.
이와 같은 코먼 모드 피드백에 의해, 저항기 (53) 의 중점의 코먼 전압이 참조 전압 VREF 와 동등해지도록 트랜지스터 (27, 28) 에 전류가 흐른다. 이로써, 트랜지스터 (51, 52) 의 베이스는, 전원 전위 VCC 보다 낮은 적절한 전압이 부여되므로, 높은 선형성을 가질수 있고, 또, 광대역에 걸쳐 일정한 게인을 가질 수 있다.
코먼 모드 피드백은, 동상 신호에 대해 작용하고, 차동 신호에 대해서는 작용하지 않는다. 따라서, 트랜지스터 (27, 28) 는, 고임피던스가 되어, 로스의 원인이 되지 않는다. 이 결과, 용량 소자 (25, 26) 의 용량값이 수 pF 정도여도, 입력 차동 신호의 저주파 대역의 성분도 감쇠하지 않고 전송되므로, 용량 소자 (25, 26) 를 IC 칩 내에 넣는 것이 가능하다.
도 4 는, 제 2 실시형태의 리니어 앰프 (4) 의 구성을 나타내는 도면이다. 이 제 2 실시형태의 구성은, 저항기 (21, 22) 가 접속되는 제 1 기준 전위 단자를 접지 전위 단자로 하고, 트랜지스터 (27, 28) 가 접속되는 제 2 기준 전위 단자를 전원 전위 단자 (VCC) 로 하고, 트랜지스터 (51, 52) 를 NPN 바이폴러 트랜지스터로 하고, 트랜지스터 (27, 28) 를 PMOS 트랜지스터로 한 것이다. 이 제 2 실시형태의 리니어 앰프 (4) 는, 제 1 실시형태의 리니어 앰프 (3) 와 동일하게 동작하고, 동일한 효과를 발휘한다.
다음으로, 도 5 ∼ 도 7 을 사용하여 신호 처리 회로 (50) 의 구성예에 대해 설명한다. 이들 구성예의 신호 처리 회로 (50A ∼ 50C) 는 모두, 입력 차동 신호에 따른 출력 차동 신호를 신호 출력 단자 (13, 14) 로부터 출력할 수 있다.
도 5 는, 신호 처리 회로 (50) 의 제 1 구성예를 나타내는 도면이다. 이 도면에 도시되는 신호 처리 회로 (50A) 는, 트랜지스터 (51, 52) 및 저항기 (53) 에 추가하여 전류원 (61, 62) 을 포함한다. 트랜지스터 (51, 52) 는 NPN 바이폴러 트랜지스터이다. 전류원 (61, 62) 은 동일한 크기의 전류를 흘린다. 트랜지스터 (51) 의 컬렉터는 신호 출력 단자 (13) 와 접속되어 있다. 트랜지스터 (52) 의 컬렉터는 신호 출력 단자 (14) 와 접속되어 있다. 트랜지스터 (51) 의 이미터는, 전류원 (61) 을 개재하여 접지 전위 단자와 접속되어 있다. 트랜지스터 (52) 의 이미터는, 전류원 (62) 을 개재하여 접지 전위 단자와 접속되어 있다. 저항기 (53) 는, 트랜지스터 (51, 52) 각각의 이미터의 사이에 형성되어 있다.
도 6 은, 신호 처리 회로 (50) 의 제 2 구성예를 나타내는 도면이다. 이 도면에 도시되는 신호 처리 회로 (50B) 는, 트랜지스터 (51, 52) 및 저항기 (53) 에 추가하여, 용량 소자 (54), 트랜지스터 (55, 56) 및 전류원 (61 ∼ 64) 을 포함한다. 트랜지스터 (51, 52, 55, 56) 는 NPN 바이폴러 트랜지스터이다. 전류원 (61 ∼ 64) 은 동일한 크기의 전류를 흘린다. 트랜지스터 (51, 52) 각각의 컬렉터는 전원 전위 단자와 접속되어 있다. 트랜지스터 (55) 의 컬렉터는 신호 출력 단자 (13) 와 접속되어 있다. 트랜지스터 (56) 의 컬렉터는 신호 출력 단자 (14) 와 접속되어 있다. 트랜지스터 (51) 의 이미터는, 전류원 (61) 을 개재하여 접지 전위 단자와 접속되고, 트랜지스터 (55) 의 베이스와 접속되어 있다. 트랜지스터 (52) 의 이미터는, 전류원 (62) 을 개재하여 접지 전위 단자와 접속되고, 트랜지스터 (56) 의 베이스와 접속되어 있다. 트랜지스터 (55) 의 이미터는, 전류원 (63) 을 개재하여 접지 전위 단자와 접속되어 있다. 트랜지스터 (56) 의 이미터는, 전류원 (64) 을 개재하여 접지 전위 단자와 접속되어 있다. 저항기 (53) 및 용량 소자 (54) 는, 트랜지스터 (55, 56) 각각의 이미터의 사이에 형성되어 있다.
도 7 은, 신호 처리 회로 (50) 의 제 3 구성예를 나타내는 도면이다. 이 도면에 도시되는 신호 처리 회로 (50C) 는, 트랜지스터 (51, 52) 및 저항기 (53) 에 추가하여 저항기 (65 ∼ 68) 를 포함한다. 트랜지스터 (51, 52) 는 NPN 바이폴러 트랜지스터이다. 저항기 (65, 66) 는 동일한 저항값을 갖는다. 저항기 (67, 68) 는 동일한 저항값을 갖는다. 트랜지스터 (51) 의 이미터는, 저항기 (65) 를 개재하여 접지 전위 단자와 접속되어 있다. 트랜지스터 (52) 의 이미터는, 저항기 (66) 를 개재하여 접지 전위 단자와 접속되어 있다. 트랜지스터 (51) 의 컬렉터는, 저항기 (67) 를 개재하여 전원 전위 단자 (VCC) 와 접속되고, 신호 출력 단자 (13) 와 접속되어 있다. 트랜지스터 (52) 의 컬렉터는, 저항기 (68) 를 개재하여 전원 전위 단자 (VCC) 와 접속되고, 신호 출력 단자 (14) 와 접속되어 있다. 저항기 (53) 는, 트랜지스터 (51, 52) 각각의 컬렉터의 사이에 형성되어 있다.
다음으로, 시뮬레이션 결과에 대해 설명한다.
도 8 은, 실시예 및 비교예 각각에 대해 게인의 주파수 의존성을 나타내는 그래프이다. 여기서는, 피드백 제어가 있는 리니어 앰프 (3) (도 3) 에 있어서 신호 처리 회로 (50) 로서 신호 처리 회로 (50B) (도 6) 를 채용한 구성을 실시예 (EXAMPLE) 로 하였다. 피드백 제어가 없는 리니어 앰프 (2) (도 2) 에 있어서 신호 처리 회로 (40) 로서 신호 처리 회로 (50B) (도 6) 를 채용한 구성을 비교예 (COMPARATIVE EXAMPLE) 로 하였다. 실시예 및 비교예 모두 주파수 20 Gbps 까지의 대역에서 게인이 얻어지도록 설계하였다. 이 도면의 가로축은 주파수 (FREQUENCY) (단위 : Hz) 이고, 세로축은 입력 차동 신호에 대한 출력 차동 신호의 게인 (GAIN) (단위 : dB) 이다. 이 도면에 도시되는 바와 같이, 비교예에서는 100 ㎒ (1 × 108 (Hz)) 이하의 대역에서는 게인이 저하되어 있는 데에 반해, 실시예에서는 넓은 대역에서 일정한 게인이 얻어졌다. 이와 같이, 본 실시형태의 리니어 앰프는, 광대역에 걸쳐 일정한 게인을 가질 수 있다.
실시예에 관련된 리니어 앰프에서는, 입력 신호의 주파수 범위 (1 × 105 (Hz) 내지 3 × 109 (Hz)) 에 있어서, 대략 일정 (기준값 ± 5 ％) 한 게인 (dB) 을 갖는 출력 신호를 얻을 수 있다.
이상, 설명한 바와 같이, 도 5 및 도 7 에 도시한 리니어 앰프는, 제 1 신호 입력 단자 (11) 와, 제 2 신호 입력 단자 (12) 와, 제 1 신호 출력 단자 (13) 와, 제 2 신호 출력 단자 (14) 와, 제 1 신호 입력 단자 (11) 와 제 1 기준 전위 단자 (예 ; VCC) 사이에 형성된 제 1 저항기 (21) 와, 제 2 신호 입력 단자 (12) 와 제 1 기준 전위 단자 (예 ; VCC) 사이에 형성된 제 2 저항기 (22) 와, 제 1 신호 출력 단자 (13) 에 접속된 단자를 포함하는 제 1 트랜지스터 (51) 와, 제 2 신호 출력 단자 (14) 에 접속된 단자를 포함하는 제 2 트랜지스터 (52) 와, 제 1 신호 입력 단자 (11) 와 제 1 트랜지스터 (51) 의 제어 단자 사이에 형성된 제 3 저항기 (23)와, 제 2 신호 입력 단자 (12) 와 제 2 트랜지스터 (52) 의 제어 단자 사이에 형성된 제 4 저항기 (24) 와, 제 3 저항기 (23) 에 대해 병렬로 형성된 제 1 용량 소자 (25) 와, 제 4 저항기 (24) 에 대해 병렬로 형성된 제 2 용량 소자 (26) 와, 제 1 트랜지스터 (51) 의 제어 단자와 제 2 기준 전위 단자 (예 : 접지 전위) 사이에 형성된 제 3 트랜지스터 (27) 와, 제 2 트랜지스터 (52) 의 제어 단자와 제 2 기준 전위 단자 (예 : 접지 전위) 사이에 형성된 제 4 트랜지스터 (28) 와, 제 1 신호 출력 단자 (13) 와 제 2 신호 출력 단자 (14) 사이에 형성된 코먼 전압 출력 저항기 (53) 와, 코먼 전압 출력 저항기 (53) 에 접속된 제 1 입력 단자와, 제 2 입력 단자 (예 : VREF) 와, 제 3 트랜지스터 (27) 의 제어 단자 및 제 4 트랜지스터 (28) 의 제어 단자에 접속된 출력 단자를 구비하는 차동 증폭기 (29) 를 구비한다.
도 5 에 도시한 리니어 앰프에 있어서는, 코먼 전압 출력 저항기 (53) 의 일방단은, 제 1 트랜지스터 (51) 를 개재하여 제 1 신호 출력 단자 (13) 에 접속되고, 이 일방단은, 제 1 전류원 (61) 을 개재하여 제 2 기준 전위 단자에 접속되어 있다. 코먼 전압 출력 저항기 (53) 의 타방단은, 제 2 트랜지스터 (52) 를 개재하여 제 2 신호 출력 단자 (14) 에 접속되고, 이 타방단은, 제 2 전류원 (62) 을 개재하여 제 2 기준 전위 단자에 접속되어 있다.
도 7 에 도시한 리니어 앰프는, 제 2 기준 전위 단자 (예 ; 접지 전위) 에 접속된 제 5 저항기 (65) 와, 제 2 기준 전위 단자 (예 : 접지 전위) 에 접속된 제 6 저항기 (66) 와, 제 1 기준 전위 단자 (예 : 전원 전위 VCC) 에 접속된 제 7 저항기 (67) 와, 제 1 기준 전위 단자 (예 : 전원 전위 VCC) 에 접속된 제 8 저항기 (68) 를 추가로 구비하고 있다. 여기서, 제 5 저항기 (65) 는, 제 1 트랜지스터 (51) 를 개재하여 코먼 전압 출력 저항기 (53) 의 일방단에 접속되고, 제 6 저항기 (66) 는, 제 2 트랜지스터 (52) 를 개재하여 코먼 전압 출력 저항기 (53) 의 타방단에 접속되고, 제 7 저항기 (67) 는, 코먼 전압 출력 저항기 (53) 의 일방단에 접속되고, 제 8 저항기 (68) 는, 코먼 전압 출력 저항기 (53) 의 타방단에 접속되어 있다.
상기 서술한 도 6 에 도시한 리니어 앰프는, 제 1 트랜지스터 (51) 및 제 2 트랜지스터 (52) 에 추가하여, 제 5 트랜지스터 (55) 및 제 6 트랜지스터 (56) 를 구비하고 있다. 제 5 트랜지스터 (55) 는, 제 1 트랜지스터 (51) 의 일방단에 접속된 제어 단자와, 제 1 신호 출력 단자 (13) 에 접속된 단자를 포함하고, 제 6 트랜지스터 (56) 는, 제 2 트랜지스터 (52) 의 일방단에 접속된 제어 단자와, 제 2 신호 출력 단자 (14) 에 접속된 단자를 포함한다.
도 6 에 도시한 리니어 앰프는, 코먼 전압 출력 저항기에 대해 병렬로 형성된 용량 소자 (54) 를 추가로 구비하고, 코먼 전압 출력 저항기 (53) 의 일방단은, 제 5 트랜지스터 (55) 를 개재하여 제 1 신호 출력 단자 (13) 에 접속되고, 이 일방단은, 제 1 전류원 (63) 을 개재하여 제 2 기준 전위 단자 (예 : 접지 전위) 에 접속되어 있고, 코먼 전압 출력 저항기 (53) 의 타방단은, 제 6 트랜지스터 (56) 를 개재하여 제 2 신호 출력 단자 (14) 에 접속되고, 이 타방단은, 제 2 전류원 (64) 을 개재하여 제 2 기준 전위 단자 (예 : 접지 전위) 에 접속되어 있다.
상기 서술한 리니어 앰프에 있어서, 도 3 의 예에서는, 제 1 기준 전위 단자에는 전원 전위 (VCC) 가 부여되고, 제 2 기준 전위 단자에는 접지 전위가 부여된다. 도 4 의 예에서는, 제 1 기준 전위 단자에는 접지 전위가 부여되고, 제 2 기준 전위 단자에는 전원 전위 (VCC) 가 부여된다.
또한, 상기 서술한 코먼 전압은, 상기 서술한 차동 신호의 코먼 모드 전압으로 할 수 있고, 접지 전위와 1 쌍의 차동 신호 전위 사이의 전압의 평균 전압으로 할 수 있다.

Claims (10)

  1. 제 1 신호 입력 단자 및 제 2 신호 입력 단자에 입력된 차동 신호에 따른 차동 신호를 출력하는 리니어 앰프로서,
    제 1 단자, 제 2 단자 및 제어 단자를 각각 갖는 제 1 트랜지스터 및 제 2 트랜지스터와,
    상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각의 제어 단자에 차동 신호가 입력되었을 때에 상기 제 1 트랜지스터 및 상기 제 2 트랜지스터 각각의 제 1 단자 또는 제 2 단자보다 후단에 있어서의 차동 신호의 코먼 전압을 출력하는 코먼 전압 출력부를 포함하는 신호 처리 회로와,
    상기 제 1 신호 입력 단자와 제 1 기준 전위 단자 사이에 형성된 제 1 저항기와,
    상기 제 2 신호 입력 단자와 상기 제 1 기준 전위 단자 사이에 형성된 제 2 저항기와,
    상기 제 1 신호 입력 단자와 상기 제 1 트랜지스터의 제어 단자 사이에 형성된 제 3 저항기와,
    상기 제 2 신호 입력 단자와 상기 제 2 트랜지스터의 제어 단자 사이에 형성된 제 4 저항기와,
    상기 제 3 저항기에 대해 병렬로 형성된 제 1 용량 소자와,
    상기 제 4 저항기에 대해 병렬로 형성된 제 2 용량 소자와,
    제 1 단자, 제 2 단자 및 제어 단자를 갖고, 이들 중 제 1 단자 및 제 2 단자를 개재하여 상기 제 1 트랜지스터의 제어 단자와 제 2 기준 전위 단자 사이에 형성된 제 3 트랜지스터와,
    제 1 단자, 제 2 단자 및 제어 단자를 갖고, 이들 중 제 1 단자 및 제 2 단자를 개재하여 상기 제 2 트랜지스터의 제어 단자와 상기 제 2 기준 전위 단자 사이에 형성된 제 4 트랜지스터와,
    상기 코먼 전압 및 참조 전압을 입력하고, 이것들 사이의 전압 차에 따른 전압을 상기 제 3 트랜지스터 및 상기 제 4 트랜지스터 각각의 제어 단자에 부여하는 차동 증폭기를 구비하는 리니어 앰프.
  2. 리니어 앰프에 있어서,
    제 1 신호 입력 단자와,
    제 2 신호 입력 단자와,
    제 1 신호 출력 단자와,
    제 2 신호 출력 단자와,
    상기 제 1 신호 입력 단자와 제 1 기준 전위 단자 사이에 형성된 제 1 저항기와,
    상기 제 2 신호 입력 단자와 상기 제 1 기준 전위 단자 사이에 형성된 제 2 저항기와,
    상기 제 1 신호 출력 단자에 접속된 단자를 포함하는 제 1 트랜지스터와,
    상기 제 2 신호 출력 단자에 접속된 단자를 포함하는 제 2 트랜지스터와,
    상기 제 1 신호 입력 단자와 상기 제 1 트랜지스터의 제어 단자 사이에 형성된 제 3 저항기와,
    상기 제 2 신호 입력 단자와 상기 제 2 트랜지스터의 제어 단자 사이에 형성된 제 4 저항기와,
    상기 제 3 저항기에 대해 병렬로 형성된 제 1 용량 소자와,
    상기 제 4 저항기에 대해 병렬로 형성된 제 2 용량 소자와,
    상기 제 1 트랜지스터의 제어 단자와 제 2 기준 전위 단자 사이에 형성된 제 3 트랜지스터와,
    상기 제 2 트랜지스터의 제어 단자와 상기 제 2 기준 전위 단자 사이에 형성된 제 4 트랜지스터와,
    상기 제 1 신호 출력 단자와 상기 제 2 신호 출력 단자 사이에 형성된 코먼 전압 출력 저항기와,
    상기 코먼 전압 출력 저항기에 접속된 제 1 입력 단자와, 제 2 입력 단자와, 상기 제 3 트랜지스터의 제어 단자 및 상기 제 4 트랜지스터의 제어 단자에 접속된 출력 단자를 구비하는 차동 증폭기를 구비하는 리니어 앰프.
  3. 제 2 항에 있어서,
    상기 제 1 기준 전위 단자에는 전원 전위가 부여되고,
    상기 제 2 기준 전위 단자에는 접지 전위가 부여되는, 리니어 앰프.
  4. 제 2 항에 있어서,
    상기 제 1 기준 전위 단자에는 접지 전위가 부여되고,
    상기 제 2 기준 전위 단자에는 전원 전위가 부여되는, 리니어 앰프.
  5. 제 2 항에 있어서,
    상기 코먼 전압 출력 저항기의 일방단은, 상기 제 1 트랜지스터를 개재하여 상기 제 1 신호 출력 단자에 접속되고, 이 일방단은, 제 1 전류원을 개재하여 상기 제 2 기준 전위 단자에 접속되어 있고,
    상기 코먼 전압 출력 저항기의 타방단은, 상기 제 2 트랜지스터를 개재하여 상기 제 1 신호 출력 단자에 접속되고, 이 타방단은, 제 2 전류원을 개재하여 상기 제 2 기준 전위 단자에 접속되어 있는, 리니어 앰프.
  6. 제 2 항에 있어서,
    상기 제 2 기준 전위 단자에 접속된 제 5 저항기와,
    상기 제 2 기준 전위 단자에 접속된 제 6 저항기와,
    상기 제 1 기준 전위 단자에 접속된 제 7 저항기와,
    상기 제 1 기준 전위 단자에 접속된 제 8 저항기를 추가로 구비하고,
    상기 제 5 저항기는, 상기 제 1 트랜지스터를 개재하여 상기 코먼 전압 출력 저항기의 일방단에 접속되고,
    상기 제 6 저항기는, 상기 제 2 트랜지스터를 개재하여 상기 코먼 전압 출력 저항기의 타방단에 접속되고,
    상기 제 7 저항기는, 상기 코먼 전압 출력 저항기의 일방단에 접속되고,
    상기 제 8 저항기는, 상기 코먼 전압 출력 저항기의 타방단에 접속되는, 리니어 앰프.
  7. 리니어 앰프에 있어서,
    제 1 신호 입력 단자와,
    제 2 신호 입력 단자와,
    제 1 신호 출력 단자와,
    제 2 신호 출력 단자와,
    상기 제 1 신호 입력 단자와 제 1 기준 전위 단자 사이에 형성된 제 1 저항기와,
    상기 제 2 신호 입력 단자와 상기 제 1 기준 전위 단자 사이에 형성된 제 2 저항기와,
    제 1 트랜지스터와,
    제 2 트랜지스터와,
    상기 제 1 신호 입력 단자와 상기 제 1 트랜지스터의 제어 단자 사이에 형성된 제 3 저항기와,
    상기 제 2 신호 입력 단자와 상기 제 2 트랜지스터의 제어 단자 사이에 형성된 제 4 저항기와,
    상기 제 3 저항기에 대해 병렬로 형성된 제 1 용량 소자와,
    상기 제 4 저항기에 대해 병렬로 형성된 제 2 용량 소자와,
    상기 제 1 트랜지스터의 제어 단자와 제 2 기준 전위 단자 사이에 형성된 제 3 트랜지스터와,
    상기 제 2 트랜지스터의 제어 단자와 상기 제 2 기준 전위 단자 사이에 형성된 제 4 트랜지스터와,
    상기 제 1 신호 출력 단자와 상기 제 2 신호 출력 단자 사이에 형성된 코먼 전압 출력 저항기와,
    상기 코먼 전압 출력 저항기에 접속된 제 1 입력 단자와, 제 2 입력 단자와, 상기 제 3 트랜지스터의 제어 단자 및 상기 제 4 트랜지스터의 제어 단자에 접속된 출력 단자를 구비하는 차동 증폭기와,
    상기 제 1 트랜지스터의 일방단에 접속된 제어 단자와, 상기 제 1 신호 출력 단자에 접속된 단자를 포함하는 제 5 트랜지스터와,
    상기 제 2 트랜지스터의 일방단에 접속된 제어 단자와, 상기 제 2 신호 출력 단자에 접속된 단자를 포함하는 제 6 트랜지스터를 구비하는 리니어 앰프.
  8. 제 7 항에 있어서,
    상기 코먼 전압 출력 저항기에 대해 병렬로 형성된 용량 소자를 추가로 구비하고,
    상기 코먼 전압 출력 저항기의 일방단은, 상기 제 5 트랜지스터를 개재하여 상기 제 1 신호 출력 단자에 접속되고, 이 일방단은, 제 1 전류원을 개재하여 상기 제 2 기준 전위 단자에 접속되어 있고,
    상기 코먼 전압 출력 저항기의 타방단은, 상기 제 6 트랜지스터를 개재하여 상기 제 2 신호 출력 단자에 접속되고, 이 타방단은, 제 2 전류원을 개재하여 상기 제 2 기준 전위 단자에 접속되어 있는, 리니어 앰프.
  9. 제 7 항에 있어서,
    상기 제 1 기준 전위 단자에는 전원 전위가 부여되고,
    상기 제 2 기준 전위 단자에는 접지 전위가 부여되는, 리니어 앰프.
  10. 제 7 항에 있어서,
    상기 제 1 기준 전위 단자에는 접지 전위가 부여되고,
    상기 제 2 기준 전위 단자에는 전원 전위가 부여되는, 리니어 앰프.
KR1020200121696A 2019-10-04 2020-09-21 리니어 앰프 KR20210040783A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019183869A JP7367966B2 (ja) 2019-10-04 2019-10-04 リニアアンプ
JPJP-P-2019-183869 2019-10-04

Publications (1)

Publication Number Publication Date
KR20210040783A true KR20210040783A (ko) 2021-04-14

Family

ID=75224277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200121696A KR20210040783A (ko) 2019-10-04 2020-09-21 리니어 앰프

Country Status (5)

Country Link
US (1) US11228286B2 (ko)
JP (1) JP7367966B2 (ko)
KR (1) KR20210040783A (ko)
CN (1) CN112615594A (ko)
TW (1) TW202127792A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230134926A1 (en) * 2021-11-04 2023-05-04 Advanced Micro Devices, Inc. Combination scheme for baseline wander, direct current level shifting, and receiver linear equalization for high speed links

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332932B2 (en) 2006-05-04 2008-02-19 International Business Machines Corporation Serial link receiver with wide input voltage range and tolerance to high power voltage supply
JP2007325212A (ja) 2006-06-05 2007-12-13 Renesas Technology Corp 半導体装置
US7528659B2 (en) 2006-12-28 2009-05-05 Panasonic Corporation Fully differential amplification device
JP2010011220A (ja) 2008-06-27 2010-01-14 Sharp Corp コモンモードフィードバック回路、並びにこれを備える、差動伝送トランスミッタ、差動伝送レシーバ及び差動増幅回路
US8798204B2 (en) * 2011-09-09 2014-08-05 International Business Machines Corporation Serial link receiver for handling high speed transmissions
JP5779490B2 (ja) * 2011-12-09 2015-09-16 株式会社メガチップス 線形増幅回路

Also Published As

Publication number Publication date
US11228286B2 (en) 2022-01-18
CN112615594A (zh) 2021-04-06
TW202127792A (zh) 2021-07-16
JP2021061498A (ja) 2021-04-15
JP7367966B2 (ja) 2023-10-24
US20210104980A1 (en) 2021-04-08

Similar Documents

Publication Publication Date Title
US8295336B2 (en) High bandwidth programmable transmission line pre-emphasis method and circuit
US5770972A (en) Coupling circuit
US8339198B2 (en) Negative capacitance synthesis for use with differential circuits
US10447507B1 (en) Low supply linear equalizer with programmable peaking gain
US9467310B2 (en) Wide common-mode range receiver
US4970470A (en) DC-coupled transimpedance amplifier
CN107493072B (zh) 具有增强的净空的缓冲器
US8963641B1 (en) Source-series terminated differential line driver circuit
US6784749B1 (en) Limiting amplifier with active inductor
GB2223905A (en) Differential amplifier with cross-coupled current mirrors
US11159135B2 (en) Lower-skew receiver circuit with RF immunity for controller area network (CAN)
CN108429545B (zh) 可调阻值式虚拟电阻
EP2110947A1 (en) Variable gain RF amplifier
US11228286B2 (en) Linear amplifier
JP6192179B2 (ja) トランスインピーダンス増幅回路、及びその半導体装置
US4956615A (en) Input circuit for high-frequency amplifiers
US4425551A (en) Differential amplifier stage having bias compensating means
US6229346B1 (en) High frequency supply compatible hysteresis comparator with low dynamics differential input
US6538513B2 (en) Common mode output current control circuit and method
Chaichana et al. Current-mode MISO filter using CCCDTAs and grounded capacitors
US7868688B2 (en) Leakage independent very low bandwith current filter
US7307477B2 (en) Apparatus and method for affecting operation of a signal treating device
US5786729A (en) Stable bias current circuit for operational amplifier
JPS6378612A (ja) レベルシフト回路
CN109428555B (zh) 自举式应用布置及在单位增益跟随器中的应用

Legal Events

Date Code Title Description
A201 Request for examination