KR20210038830A - Film forming method and film forming apparatus - Google Patents

Film forming method and film forming apparatus Download PDF

Info

Publication number
KR20210038830A
KR20210038830A KR1020200120248A KR20200120248A KR20210038830A KR 20210038830 A KR20210038830 A KR 20210038830A KR 1020200120248 A KR1020200120248 A KR 1020200120248A KR 20200120248 A KR20200120248 A KR 20200120248A KR 20210038830 A KR20210038830 A KR 20210038830A
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
nitride film
oxide film
Prior art date
Application number
KR1020200120248A
Other languages
Korean (ko)
Other versions
KR102591376B1 (en
Inventor
사토시 다카기
가즈야 기타무라
시울린 즈아이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210038830A publication Critical patent/KR20210038830A/en
Application granted granted Critical
Publication of KR102591376B1 publication Critical patent/KR102591376B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C23C16/0236—Pretreatment of the material to be coated by cleaning or etching by etching with a reactive gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/28—Deposition of only one other non-metal element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02499—Monolayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

The present invention provides a technique for selectively forming a semiconductor film on a nitride film among a nitride film and an oxide film. A film formation method comprises the process of: forming a stepped surface on a side of an oxide film by supplying a fluorine-containing gas to a substrate in which a region where a nitride film is exposed and a region where the oxide film is exposed are adjacent to each other, adsorbing fluorine to the substrate, selectively etching the nitride film, and making a surface of the nitride film recessed than a surface of the oxide film; and supplying a source gas containing a semiconductor material to the substrate to selectively form a semiconductor film on the nitride film after the step of forming the stepped surface while adsorbing the fluorine to the substrate.

Description

성막 방법 및 성막 장치{FILM FORMING METHOD AND FILM FORMING APPARATUS}Film forming method and film forming apparatus TECHNICAL FIELD

본 개시는, 성막 방법 및 성막 장치에 관한 것이다.The present disclosure relates to a film forming method and a film forming apparatus.

특허문헌 1에 기재된 성막 방법은, 기판에 대하여 염소 함유 가스를 공급하여, 염소 함유 가스를 흡착시키는 공정과, 염소 함유 가스를 흡착시킨 기판에 대하여 질화 실리콘막을 성막하는 공정을 갖는다. 기판은, 질화 실리콘막과, 산화 실리콘막을 갖는다. 염소 함유 가스는, 산화 실리콘막에 대한 질화 실리콘막의 성막을 저해한다. 따라서, 오래된 질화 실리콘막에, 새로운 질화 실리콘막을 선택적으로 성막할 수 있다.The film forming method described in Patent Document 1 includes a step of supplying a chlorine-containing gas to a substrate to adsorb the chlorine-containing gas, and a step of forming a silicon nitride film on the substrate to which the chlorine-containing gas has been adsorbed. The substrate has a silicon nitride film and a silicon oxide film. The chlorine-containing gas inhibits the formation of the silicon nitride film on the silicon oxide film. Accordingly, a new silicon nitride film can be selectively formed on the old silicon nitride film.

일본 특허 공개 제2017-174919호 공보Japanese Patent Publication No. 2017-174919

본 개시의 일 양태는, 질화막과 산화막 중 질화막에 선택적으로 반도체막을 형성할 수 있는 기술을 제공한다.One aspect of the present disclosure provides a technique capable of selectively forming a semiconductor film on a nitride film among a nitride film and an oxide film.

본 개시의 일 양태에 따른 성막 방법은,A film forming method according to an aspect of the present disclosure,

질화막이 노출되는 영역과 산화막이 노출되는 영역이 인접하는 기판에 대하여 불소 함유 가스를 공급하여, 상기 기판에 불소를 흡착시키면서, 상기 질화막을 선택적으로 에칭하여, 상기 질화막의 표면을 상기 산화막의 표면보다도 우묵하게 들어가게 하여, 상기 산화막의 측면에서 단차면을 형성하는 공정과,A fluorine-containing gas is supplied to a substrate adjacent to the area where the nitride film is exposed and the area where the oxide film is exposed, and while adsorbing fluorine to the substrate, the nitride film is selectively etched to make the surface of the nitride film more A step of forming a stepped surface from the side surface of the oxide film by making it hollow, and

상기 기판에 불소를 흡착시키면서 상기 단차면을 형성하는 공정 후, 반도체 재료를 포함하는 원료 가스를 상기 기판에 대하여 공급하여, 상기 질화막에 선택적으로 반도체막을 형성하는 공정After the step of forming the stepped surface while adsorbing fluorine to the substrate, a raw material gas containing a semiconductor material is supplied to the substrate to selectively form a semiconductor film on the nitride film

을 포함한다.Includes.

본 개시의 일 양태에 의하면, 질화막과 산화막 중 질화막에 선택적으로 반도체막을 형성할 수 있다.According to an aspect of the present disclosure, a semiconductor film can be selectively formed on a nitride film among a nitride film and an oxide film.

도 1은 일 실시 형태에 따른 성막 방법을 나타내는 흐름도이다.
도 2a는 도 1의 S1에서 준비한 기판을 도시하는 측면도이다.
도 2b는 도 1의 S2에서 얻어지는 기판을 도시하는 측면도이다.
도 2c는 도 1의 S3에서 얻어지는 기판을 도시하는 측면도이다.
도 2d는 도 1의 S4에서 얻어지는 기판을 도시하는 측면도이다.
도 2e는 도 1의 S5에서 얻어지는 기판을 도시하는 측면도이다.
도 2f는 2회째의 S4에서 얻어지는 기판을 도시하는 측면도이다.
도 2g는 2회째의 S5에서 얻어지는 기판을 도시하는 측면도이다.
도 3a는 반도체막의 막 두께와, 반도체막의 성막 시간의 관계의 일례를 도시하는 도면이다.
도 3b는 불소 함유 가스의 공급 전후에서의 Δt의 변화의 일례를 도시하는 도면이다.
도 4a는 기판 온도의 경시 변화의 일례를 도시하는 도면이다.
도 4b는 기판 온도의 경시 변화의 다른 일례를 도시하는 도면이다.
도 5는 도 1의 성막 방법을 실시하는 성막 장치의 일례를 도시하는 단면도이다.1 is a flowchart showing a film forming method according to an embodiment.
2A is a side view showing the substrate prepared in S1 of FIG. 1.
2B is a side view showing the substrate obtained in S2 of FIG. 1.
2C is a side view showing the substrate obtained in S3 of FIG. 1.
2D is a side view showing the substrate obtained in S4 of FIG. 1.
2E is a side view showing the substrate obtained in S5 of FIG. 1.
Fig. 2F is a side view showing the substrate obtained in the second S4.
Fig. 2G is a side view showing the substrate obtained in the second S5.
3A is a diagram showing an example of a relationship between a film thickness of a semiconductor film and a film formation time of a semiconductor film.
3B is a diagram showing an example of a change in Δt before and after supply of a fluorine-containing gas.
4A is a diagram showing an example of a change in substrate temperature over time.
4B is a diagram showing another example of a change in the temperature of the substrate with time.
5 is a cross-sectional view showing an example of a film forming apparatus that performs the film forming method of FIG. 1.

이하, 본 개시의 실시 형태에 대해서 도면을 참조하여 설명한다. 또한, 각 도면에서 동일한 또는 대응하는 구성에는 동일한 또는 대응하는 부호를 붙이고, 설명을 생략하는 경우가 있다.Hereinafter, embodiments of the present disclosure will be described with reference to the drawings. In addition, in each drawing, the same or corresponding reference numerals are attached to the same or corresponding configurations, and description thereof may be omitted.

우선, 도 1, 도 2a, 도 2b, 도 2c, 도 2d, 도 2e, 도 2f 및 도 2g를 참조하여, 성막 방법에 대해서 설명한다. 성막 방법은, 예를 들어 기판(10)의 준비(S1)와, 자연 산화막(12)의 제거(S2)와, 불소 흡착 및 단차 형성(S3)과, 반도체막(30)의 형성(S4)과, 불필요한 반도체 재료(40)의 제거(S5)를 이 순번으로 갖는다.First, with reference to FIGS. 1, 2A, 2B, 2C, 2D, 2E, 2F, and 2G, a film forming method will be described. Film formation methods include, for example, preparation of the substrate 10 (S1), removal of the natural oxide film 12 (S2), fluorine adsorption and step formation (S3), and formation of the semiconductor film 30 (S4). And, removal (S5) of unnecessary semiconductor material 40 is carried out in this order.

도 1의 S1에서는, 도 2a에 도시하는 바와 같이, 기판(10)을 준비한다. 기판(10)의 준비는, 예를 들어 기판(10)을 후술하는 처리 용기(110)의 내부에 설치하는 것을 포함한다. 기판(10)은, 주면에, 제1 영역(A1)과, 제1 영역(A1)에 인접하는 제2 영역(A2)을 갖는다.In S1 of FIG. 1, as shown in FIG. 2A, the substrate 10 is prepared. Preparation of the substrate 10 includes, for example, installing the substrate 10 in the processing container 110 described later. The substrate 10 has, on its main surface, a first region A1 and a second region A2 adjacent to the first region A1.

제1 영역(A1)은, 질화막(11)의 자연 산화막(12)이 노출되는 영역이다. 질화막(11)은, 통상, 대기 중에서 자연스럽게 산화되므로, 자연 산화막(12)으로 덮인다. 질화막(11)의 재질은, 특별히 한정되지 않지만, 예를 들어 질화 실리콘이다.The first region A1 is a region in which the natural oxide film 12 of the nitride film 11 is exposed. Since the nitride film 11 is normally oxidized naturally in the air, it is covered with the natural oxide film 12. The material of the nitride film 11 is not particularly limited, but is, for example, silicon nitride.

제2 영역(A2)은, 산화막(13)이 노출되는 영역이다. 산화막(13)의 재질은, 특별히 한정되지 않지만, 예를 들어 산화 실리콘이다.The second region A2 is a region where the oxide film 13 is exposed. The material of the oxide film 13 is not particularly limited, but is, for example, silicon oxide.

제1 영역(A1)의 수는, 도 2a에서는 1개이지만, 복수이어도 된다. 예를 들어 2개의 제1 영역(A1)이 제2 영역(A2)을 사이에 두도록 배치되어도 된다. 마찬가지로, 제2 영역(A2)의 수는, 도 2a에서는 1개이지만, 복수이어도 된다. 예를 들어 2개의 제2 영역(A2)이 제1 영역(A1)을 사이에 두도록 배치되어도 된다.The number of the first regions A1 is one in Fig. 2A, but may be plural. For example, the two first regions A1 may be arranged so that the second region A2 is interposed therebetween. Similarly, the number of the second regions A2 is one in Fig. 2A, but may be plural. For example, the two second regions A2 may be arranged so that the first region A1 is interposed therebetween.

또한, 도 2a에서는 제1 영역(A1) 및 제2 영역(A2)만이 존재하지만, 제3 영역이 더 존재해도 된다. 제3 영역은, 제1 영역(A1) 및 제2 영역(A2)과는 다른 재질의 막이 노출되는 영역이다.In addition, in FIG. 2A, only the first region A1 and the second region A2 exist, but a third region may further exist. The third region is a region in which a film made of a material different from that of the first region A1 and the second region A2 is exposed.

기판(10)은, 질화막(11) 및 산화막(13) 이외에, 하지 기판(14)을 갖는다. 하지 기판(14)은, 예를 들어 실리콘 웨이퍼 등의 반도체 기판이다. 또한, 하지 기판(14)은 유리 기판 등이어도 된다. 하지 기판(14)의 표면에, 질화막(11) 및 산화막(13)이 형성된다.The substrate 10 has a base substrate 14 in addition to the nitride film 11 and the oxide film 13. The base substrate 14 is, for example, a semiconductor substrate such as a silicon wafer. In addition, the base substrate 14 may be a glass substrate or the like. On the surface of the base substrate 14, a nitride film 11 and an oxide film 13 are formed.

또한, 기판(10)은, 하지 기판(14)과 산화막(13)의 사이에, 하지 기판(14) 및 산화막(13)과는 다른 재료로 형성되는 하지막을 더 가져도 된다. 마찬가지로, 기판(10)은, 하지 기판(14)과 질화막(11)의 사이에, 하지 기판(14) 및 질화막(11)과는 다른 재료로 형성되는 하지막을 더 가져도 된다.Further, the substrate 10 may further include a base film formed of a material different from the base substrate 14 and the oxide film 13 between the base substrate 14 and the oxide film 13. Similarly, the substrate 10 may further have a base film formed of a material different from the base substrate 14 and the nitride film 11 between the base substrate 14 and the nitride film 11.

도 1의 S2에서는, 도 2b에 도시하는 바와 같이, 자연 산화막(12)을 제거한다. 자연 산화막(12)의 제거에 의해, 제1 영역(A1)에서 질화막(11)을 노출시키는 것이 목적이다.In S2 of FIG. 1, as shown in FIG. 2B, the natural oxide film 12 is removed. It is an object to expose the nitride film 11 in the first region A1 by removing the natural oxide film 12.

질화막(11)이 질화 실리콘일 경우, 자연 산화막(12)은 실리콘을 포함한다. 이 경우, 자연 산화막(12)의 제거는, 예를 들어 화학적 산화물 제거(Chemical Oxide Removal; COR)라고 불리는 처리로 행한다.When the nitride layer 11 is silicon nitride, the natural oxide layer 12 includes silicon. In this case, the removal of the natural oxide film 12 is performed by, for example, a treatment called Chemical Oxide Removal (COR).

COR은, HF 가스와 NH3 가스를 기판(10)에 대하여 공급하여, 이들 가스와 자연 산화막(12)을 반응시켜, 규불화암모늄((NH4)2SiF6)을 생성하고, 그 생성물을 가열에 의해 승화한다. 그 승화에 의해, 자연 산화막(12)이 제거되어, 질화막(11)이 제1 영역(A1)에 노출된다.COR supplies HF gas and NH 3 gas to the substrate 10 and reacts these gases with the natural oxide film 12 to produce ammonium silicide ((NH 4 ) 2 SiF 6 ), and the product It sublimates by heating. By the sublimation, the natural oxide film 12 is removed, and the nitride film 11 is exposed to the first region A1.

자연 산화막(12)의 제거 후에는, 질화막(11)과 산화막(13)이 HF 가스와 NH3 가스에 노출된다. 이들 가스는, 산화물을 제거하므로, 자연 산화막(12)뿐만 아니라, 산화막(13)도 에칭한다.After the natural oxide film 12 is removed, the nitride film 11 and the oxide film 13 are exposed to HF gas and NH 3 gas. Since these gases remove oxides, not only the natural oxide film 12 but also the oxide film 13 is etched.

가령, 자연 산화막(12)의 제거 후에, 질화막(11)과 산화막(13) 중 산화막(13)이 선택적으로 에칭되면, 산화막(13)의 표면이 질화막(11)의 표면보다도 오목해져버려, 도 1의 S3의 처리 시간이 길어져버린다.For example, after the removal of the natural oxide film 12, if the oxide film 13 of the nitride film 11 and the oxide film 13 is selectively etched, the surface of the oxide film 13 becomes concave than the surface of the nitride film 11, The processing time of S3 in 1 is prolonged.

그래서, COR은, 자연 산화막(12)의 제거 후에, 질화막(11)을 계속해서 에칭할 수 있는 조건에서 실시된다. COR은, 산화막(13)과 질화막(11)에서 에칭 속도가 동일 정도로 되는 조건에서 실시되는 것이 바람직하다. COR의 처리 조건의 일례는, 하기와 같다.Therefore, COR is performed under conditions in which the nitride film 11 can be continuously etched after the natural oxide film 12 is removed. COR is preferably carried out under conditions such that the etching rate is about the same in the oxide film 13 and the nitride film 11. An example of the processing conditions of COR is as follows.

기판 온도: 60℃Substrate temperature: 60℃

HF 가스의 유량: 300sccm(standard cc/min)HF gas flow rate: 300 sccm (standard cc/min)

NH3 가스의 유량: 300sccmFlow rate of NH 3 gas: 300 sccm

N2 가스의 유량: 1500sccmFlow rate of N 2 gas: 1500 sccm

처리 용기의 내부의 기압: 27PaAir pressure inside the processing vessel: 27 Pa

처리 시간: 1.6minTreatment time: 1.6min

또한, N2 가스는, 희석 가스이다. N2 가스 대신에 Ar 가스 등의 희가스가 희석 가스로서 사용되어도 된다.In addition, the N 2 gas is a diluent gas. In place of the N 2 gas, a rare gas such as Ar gas may be used as the dilution gas.

또한, 본 실시 형태에서는 자연 산화막(12)을 갖는 기판(10)이 준비되지만, 자연 산화막(12)을 갖지 않는 기판(10)이 준비되어도 된다. 이 경우, 자연 산화막(12)의 제거(S2)는 당연히 불필요하다.Further, in the present embodiment, the substrate 10 having the natural oxide film 12 is prepared, but the substrate 10 not having the natural oxide film 12 may be prepared. In this case, the removal (S2) of the natural oxide film 12 is naturally unnecessary.

도 1의 S3에서는, 도 2c에 도시하는 바와 같이, 질화막(11)이 노출된 기판(10)에 대하여 불소 함유 가스를 공급하여, 기판(10)에 불소(20)를 흡착시키면서, 질화막(11)과 산화막(13) 중 질화막(11)을 선택적으로 에칭하여, 질화막(11)의 표면을 산화막(13)의 표면보다도 우묵하게 들어가게 해서, 산화막(13)의 측면에서 단차면(15)을 형성한다.In S3 of FIG. 1, as shown in FIG. 2C, a fluorine-containing gas is supplied to the substrate 10 to which the nitride film 11 is exposed, and the nitride film 11 is adsorbed by the fluorine 20 to the substrate 10. ) And the oxide film 13, the nitride film 11 is selectively etched, so that the surface of the nitride film 11 is recessed than the surface of the oxide film 13, thereby forming a stepped surface 15 from the side of the oxide film 13 do.

상기한 바와 같이, 도 1의 S3에서 기판(10)에 불소(20)를 흡착시킴으로써, 도 1의 S4에서 질화막(11)과 산화막(13) 중 질화막(11)에 선택적으로 반도체막(30)을 형성하기 쉽다. 그 이유에 대해서, 도 3a 및 도 3b를 참조하여 설명한다.As described above, by adsorbing the fluorine 20 to the substrate 10 in S3 of FIG. 1, the semiconductor film 30 selectively to the nitride film 11 of the nitride film 11 and the oxide film 13 in S4 of FIG. 1 Easy to form. The reason will be described with reference to Figs. 3A and 3B.

도 3a에 도시하는 바와 같이, 반도체막(30)의 원료 가스의 공급 개시부터 일정 시간(Δt), 반도체막(30)은 거의 성장하지 않아, 반도체막(30)의 막 두께는 거의 증가하지 않는다. 일정 시간(Δt)이 경과하면, 반도체막(30)의 핵이 형성되고, 그 핵을 기점으로 하는 성장이 시작되어, 반도체막(30)의 막 두께가 증가하기 시작한다. 시간(Δt)을, 인큐베이션 타임(incubation time)이라고 칭한다.As shown in Fig. 3A, from the start of supply of the source gas to the semiconductor film 30 for a certain time (Δt), the semiconductor film 30 hardly grows, and the film thickness of the semiconductor film 30 hardly increases. . When a certain period of time (Δt) elapses, the nuclei of the semiconductor film 30 are formed, growth starting from the nucleus starts, and the film thickness of the semiconductor film 30 starts to increase. The time (Δt) is referred to as the incubation time.

도 3b에 도시하는 바와 같이, Δt는, 반도체막(30)의 하지의 재질로 정해진다. 하지가 질화막(11)일 경우의 Δt는, 하지가 산화막(13)일 경우의 Δt에 비해서 짧다. 그 차는, 불소 함유 가스의 공급에 의해 현저해진다.As shown in FIG. 3B, ?t is determined by the material of the base of the semiconductor film 30. DELTA t when the base is the nitride film 11 is shorter than DELTA t when the base is the oxide film 13. The difference becomes remarkable by the supply of the fluorine-containing gas.

불소 함유 가스의 공급에 의해, 불소(20)가 기판(10)에 흡착된다. 그 결과, 하지가 질화막(11)일 경우의 Δt가 약간 장기화하는 것에 반해, 하지가 산화막(13)일 경우의 Δt가 현저하게 장기화한다.The fluorine 20 is adsorbed onto the substrate 10 by supply of the fluorine-containing gas. As a result, Δt when the base is the nitride film 11 is slightly prolonged, whereas Δt when the base is the oxide film 13 is remarkably prolonged.

장기화의 정도가 하지의 재질에 따라서 바뀌는 것은, 도 2c에 도시하는 바와 같이 불소(20)가 질화막(11)과 산화막(13) 중 산화막(13)에 흡착되기 쉽기 때문이라고 추정된다. 단, 불소(20)는 질화막(11)에도 흡착되어도 된다.It is estimated that the reason why the degree of prolongation varies depending on the material of the base is because fluorine 20 is easily adsorbed to the oxide film 13 of the nitride film 11 and oxide film 13, as shown in FIG. 2C. However, the fluorine 20 may also be adsorbed on the nitride film 11.

불소 함유 가스의 공급 후에, 하지가 질화막(11)일 경우의 Δt는, 하지가 산화막(13)일 경우의 Δt에 비해서 짧다. 또한, 그 시간 차는 충분히 길다. 따라서, 그 시간 차를 이용하여, 반도체막(30)을 질화막(11)에 선택적으로 성막할 수 있다.After the supply of the fluorine-containing gas, ?t when the base is the nitride film 11 is shorter than ?t when the base is the oxide film 13. Also, the time difference is long enough. Therefore, the semiconductor film 30 can be selectively formed on the nitride film 11 by using the time difference.

반도체막(30)의 원료 가스의 공급 시간은, 하지가 질화막(11)일 경우의 Δt보다도 길게 설정되고, 하지가 산화막(13)일 경우의 Δt보다도 짧게 설정된다. 그 때문에, 산화막(13)에는 반도체막(30)이 거의 형성되지 않는다.The supply time of the raw material gas to the semiconductor film 30 is set longer than Δt when the base is the nitride film 11 and shorter than Δt when the base is the oxide film 13. Therefore, the semiconductor film 30 is hardly formed on the oxide film 13.

또한, 상기한 바와 같이, 도 1의 S3에서 질화막(11)의 표면을 산화막(13)의 표면보다도 우묵하게 들어가게 해서, 산화막(13)의 측면에서 단차면(15)을 형성하므로, 도 1의 S4에서 반도체막(30)이 질화막(11)의 표면으로부터 가로에 비어져 나오는 것을 억제할 수 있다.In addition, as described above, in S3 of FIG. 1, the surface of the nitride film 11 is recessed than the surface of the oxide film 13 to form the stepped surface 15 from the side surface of the oxide film 13. In S4, the semiconductor film 30 can be suppressed from protruding from the surface of the nitride film 11 horizontally.

단차면(15)의 높이(H)는, 반도체막(30)의 목표 막 두께보다도 작아도 되지만, 반도체막(30)의 목표 막 두께 이상이어도 된다. 후자의 경우, 반도체막(30)이 질화막(11)의 표면으로부터 가로로 비어져 나오는 것을 확실하게 억제할 수 있다. 단차면(15)의 높이(H)는, 예를 들어 2nm 이상이다.The height H of the stepped surface 15 may be smaller than the target film thickness of the semiconductor film 30, but may be equal to or larger than the target film thickness of the semiconductor film 30. In the latter case, it is possible to reliably prevent the semiconductor film 30 from protruding from the surface of the nitride film 11 horizontally. The height H of the stepped surface 15 is 2 nm or more, for example.

또한, 도 1에 도시한 바와 같이 반도체막(30)의 형성(S4)과, 불필요한 반도체 재료(40)의 제거(S5)가 반복해서 행하여지는 경우, 반도체막(30)의 목표 막 두께란, 복수의 반도체막(30)의 합계 목표 막 두께를 의미한다.In addition, as shown in Fig. 1, when the formation of the semiconductor film 30 (S4) and the removal of the unnecessary semiconductor material 40 (S5) are repeatedly performed, the target film thickness of the semiconductor film 30 is, It means the total target film thickness of the plurality of semiconductor films 30.

불소 함유 가스는, 예를 들어 F2 가스이다. F2 가스는, 기판(10)에 불소(20)를 흡착시키면서, 질화막(11)을 선택적으로 에칭하여, 질화막(11)의 표면을 우묵하게 들어가게 한다. F2 가스를 사용한 도 1의 S3의 처리 조건은, 예를 들어 하기와 같다.The fluorine-containing gas is, for example, an F 2 gas. The F 2 gas selectively etches the nitride film 11 while adsorbing the fluorine 20 to the substrate 10 to make the surface of the nitride film 11 hollow. The processing conditions of S3 in FIG. 1 using the F 2 gas are as follows, for example.

기판 온도: 250℃ 내지 300℃Substrate temperature: 250°C to 300°C

F2 가스의 유량: 100sccm 내지 10000sccmFlow rate of F 2 gas: 100 sccm to 10000 sccm

처리 용기의 내부의 기압: 13Pa 내지 20000PaAir pressure inside the processing vessel: 13 Pa to 20000 Pa

처리 시간: 0.1min 내지 30minTreatment time: 0.1min to 30min

또한, 상기한 바와 같이, COR은, 본래, 산화물을 제거하는 처리이지만, 조건을 바꾸면, 질화막(11)과 산화막(13) 중 질화막(11)을 선택적으로 에칭하는 것도 가능하다. 따라서, 불소 함유 가스는, HF 가스이어도 된다. HF 가스는, NH3 가스와 함께 사용된다. 질화막(11)을 선택적으로 에칭하는 COR의 처리 조건의 일례는, 하기와 같다.In addition, as described above, COR is essentially a process for removing oxides, but it is also possible to selectively etch the nitride film 11 of the nitride film 11 and the oxide film 13 by changing conditions. Therefore, the fluorine-containing gas may be HF gas. HF gas is used together with NH 3 gas. An example of the treatment conditions of COR for selectively etching the nitride film 11 is as follows.

기판 온도: 60℃Substrate temperature: 60℃

HF 가스의 유량: 100sccmHF gas flow rate: 100 sccm

NH3 가스의 유량: 300sccmFlow rate of NH 3 gas: 300 sccm

N2 가스의 유량: 3000sccmFlow rate of N 2 gas: 3000 sccm

처리 용기의 내부의 기압: 26PaAir pressure inside the processing vessel: 26 Pa

처리 시간: 1min 내지 30minTreatment time: 1min to 30min

HF 가스는, F2 가스와 마찬가지로, 기판(10)에 불소(20)를 흡착시키면서, NH3 가스와 협동해서 질화막(11)을 선택적으로 에칭하여, 질화막(11)의 표면을 우묵하게 들어가게 해서 단차면(15)을 형성한다. 불소 흡착 및 단차 형성(S3) 후, 반도체막(30)의 형성(S4)이 행하여진다. As with the F 2 gas, the HF gas selectively etchs the nitride film 11 in cooperation with the NH 3 gas while adsorbing the fluorine 20 to the substrate 10 so that the surface of the nitride film 11 is recessed. A stepped surface 15 is formed. After fluorine adsorption and step formation (S3), the semiconductor film 30 is formed (S4).

도 1의 S4에서는, 도 2d에 도시하는 바와 같이, 반도체 재료를 포함하는 원료 가스를 기판(10)에 대하여 공급하여, 질화막(11)과 산화막(13) 중 질화막(11)에 선택적으로 반도체막(30)을 형성한다. 반도체막(30)은 예를 들어 CVD(Chemical Vapor Deposition)법으로 형성된다.In S4 of FIG. 1, as shown in FIG. 2D, a raw material gas containing a semiconductor material is supplied to the substrate 10, and a semiconductor film is selectively applied to the nitride film 11 of the nitride film 11 and the oxide film 13. Form 30. The semiconductor film 30 is formed by, for example, a chemical vapor deposition (CVD) method.

반도체막(30)의 원료 가스는, 예를 들어 실리콘(Si) 및 게르마늄(Ge) 중 적어도 하나를 포함한다. 이 경우, 반도체막(30)은 실리콘(Si) 및 게르마늄(Ge) 중 적어도 하나를 포함한다.The raw material gas of the semiconductor film 30 contains, for example, at least one of silicon (Si) and germanium (Ge). In this case, the semiconductor film 30 includes at least one of silicon (Si) and germanium (Ge).

반도체막(30)은 예를 들어 아몰퍼스 실리콘막이다. 아몰퍼스 실리콘막의 원료 가스는, 모노실란(SiH4) 가스, 또는 디실란(Si2H6) 가스 등의 실란계 가스이다.The semiconductor film 30 is an amorphous silicon film, for example. The raw material gas of the amorphous silicon film is a silane-based gas such as a monosilane (SiH 4 ) gas or a disilane (Si 2 H 6) gas.

아몰퍼스 실리콘막의 성막 조건은, 원료 가스의 종류에 따라 정해진다. 원료 가스가 Si2H6 가스일 경우, 그 성막 조건은, 예를 들어 하기와 같다.The conditions for forming the amorphous silicon film are determined according to the type of the source gas. When the source gas is Si 2 H 6 gas, the film forming conditions are as follows, for example.

기판 온도: 350℃ 내지 450℃Substrate temperature: 350 ℃ to 450 ℃

Si2H6 가스의 유량: 100sccm 내지 10000sccmFlow rate of Si 2 H 6 gas: 100 sccm to 10000 sccm

처리 용기의 내부의 기압: 27Pa 내지 1333PaAir pressure inside the processing vessel: 27 Pa to 1333 Pa

처리 시간: 5min 내지 300minTreatment time: 5min to 300min

또한, 반도체막(30)은 폴리실리콘막이어도 된다. 폴리실리콘막의 원료 가스는, 아몰퍼스 실리콘막의 원료 가스와 마찬가지이다. 또한, 반도체막(30)은, 게르마늄(Ge)막, 또는 실리콘 게르마늄(SiGe)막이어도 된다.Further, the semiconductor film 30 may be a polysilicon film. The raw material gas of the polysilicon film is the same as the raw material gas of the amorphous silicon film. Further, the semiconductor film 30 may be a germanium (Ge) film or a silicon germanium (SiGe) film.

Ge막의 원료 가스는, 예를 들어 모노게르만(GeH4) 가스, 또는 디게르만(Ge2H6) 가스 등의 게르만계 가스이다. 또한, SiGe막의 원료 가스는, 예를 들어 실란계 가스와 게르만계 가스이다.The source gas of the Ge film is, for example, a Germanic gas such as a monogermanic (GeH 4 ) gas or a digermanic (Ge 2 H 6 ) gas. In addition, the source gas of the SiGe film is, for example, a silane-based gas and a Germanic-based gas.

반도체막(30)은 도펀트를 포함해도 되고, 도펀트를 포함하지 않아도 된다. 도펀트는, 예를 들어 카본(C), 인(P), 또는 보론(B) 등이다.The semiconductor film 30 may or may not contain a dopant. The dopant is, for example, carbon (C), phosphorus (P), or boron (B).

본 실시 형태에 따르면, 상기한 바와 같이, 반도체막(30)의 형성(S4) 전에, 불소 흡착 및 단차 형성(S3)이 행하여지므로, 질화막(11)의 표면에 선택적으로 반도체막(30)을 형성할 수 있다.According to the present embodiment, as described above, fluorine adsorption and step formation (S3) are performed before the formation of the semiconductor film 30 (S4), so that the semiconductor film 30 is selectively applied to the surface of the nitride film 11. Can be formed.

단, 도 2d에 도시하는 바와 같이, 산화막(13)의 표면에, 입상의 반도체 재료(40)가 퇴적되는 경우가 있다. 반도체 재료(40)는, 반도체막(30)과 동일한 재질이며, 예를 들어 Si 및 Ge 중 적어도 하나를 포함한다.However, as shown in FIG. 2D, the granular semiconductor material 40 may be deposited on the surface of the oxide film 13. The semiconductor material 40 is the same material as the semiconductor film 30 and contains, for example, at least one of Si and Ge.

반도체 재료(40)의 퇴적은, 반도체막(30)의 목표 막 두께가 두껍고, 원료 가스의 연속 공급 시간이 길고, 그 연속 공급 시간과 Δt의 차가 작은 경우에 생긴다. 또한, 반도체 재료(40)의 퇴적은, 불소(20)의 흡착 부족에 의해서도 생긴다.The deposition of the semiconductor material 40 occurs when the target film thickness of the semiconductor film 30 is thick, the continuous supply time of the raw material gas is long, and the difference between the continuous supply time and Δt is small. In addition, the deposition of the semiconductor material 40 also occurs due to insufficient adsorption of the fluorine 20.

도 1의 S5에서는, 도 2e에 도시하는 바와 같이, 할로겐 함유 가스를 기판(10)에 대하여 공급하여, 산화막(13)의 표면에 퇴적된 입상의 반도체 재료(40)를 제거한다. 반도체막(30)의 형성(S4)에서 생긴 불필요한 반도체 재료(40)를 제거할 수 있다.In S5 of FIG. 1, as shown in FIG. 2E, a halogen-containing gas is supplied to the substrate 10 to remove the granular semiconductor material 40 deposited on the surface of the oxide film 13. The unnecessary semiconductor material 40 generated in the formation of the semiconductor film 30 (S4) can be removed.

할로겐 함유 가스는, 반도체 재료(40)를 그 표면으로부터 에칭하므로, 비표면적(단위 체적당 표면적)에 따른 체적 감소 속도로 반도체를 에칭한다. 비표면적이 클수록, 체적 감소 속도가 빠르다.Since the halogen-containing gas etch the semiconductor material 40 from its surface, the semiconductor is etched at a rate of volume reduction depending on the specific surface area (surface area per unit volume). The larger the specific surface area, the faster the volume reduction rate.

반도체 재료(40)는 입상이다. 그 때문에, 반도체 재료(40)의 비표면적은, 반도체막(30)의 비표면적에 비해서 크다. 따라서, 반도체막(30)을 거의 에칭하지 않고, 반도체 재료(40)를 에칭할 수 있다.The semiconductor material 40 is granular. Therefore, the specific surface area of the semiconductor material 40 is larger than that of the semiconductor film 30. Accordingly, the semiconductor material 40 can be etched without almost etching the semiconductor film 30.

할로겐 함유 가스는, 할로겐을 포함하고, 구체적으로는, 불소(F), 염소(Cl), 브롬(Br)에서 선택되는 적어도 하나를 포함한다. 단, 불소는, 반도체 재료(40)뿐만 아니라, 질화막(11) 및 산화막(13)도 에칭할 수 있다.The halogen-containing gas contains halogen, and specifically, contains at least one selected from fluorine (F), chlorine (Cl), and bromine (Br). However, fluorine can etched not only the semiconductor material 40 but also the nitride film 11 and the oxide film 13.

그래서, 할로겐 함유 가스는, 질화막(11) 및 산화막(13)을 에칭하지 않도록, 불소를 포함하지 않아도 된다. 불소를 포함하지 않는 할로겐 함유 가스는, 예를 들어 Cl2 가스, HCl 가스, Br2 가스, 또는 HBr 가스이다.Therefore, the halogen-containing gas does not need to contain fluorine so as not to etch the nitride film 11 and the oxide film 13. The halogen-containing gas that does not contain fluorine is, for example, Cl 2 gas, HCl gas, Br 2 gas, or HBr gas.

할로겐 함유 가스의 공급 조건은, 할로겐 함유 가스의 종류에 따라 정해진다. Cl2 가스의 공급 조건은, 예를 들어 하기와 같다.The supply conditions of the halogen-containing gas are determined according to the type of the halogen-containing gas. The supply conditions of the Cl 2 gas are as follows, for example.

기판 온도: 350℃ 내지 450℃Substrate temperature: 350 ℃ to 450 ℃

Cl2 가스의 유량: 100sccm 내지 5000sccmFlow rate of Cl 2 gas: 100 sccm to 5000 sccm

처리 용기의 내부의 기압: 27Pa 내지 667PaAir pressure inside the processing vessel: 27 Pa to 667 Pa

처리 시간: 0.5min 내지 30minTreatment time: 0.5min to 30min

본 실시 형태에 따르면, 상기한 바와 같이, 할로겐 함유 가스를 기판(10)에 대하여 공급하여, 산화막(13)의 표면에 퇴적된 입상의 반도체 재료(40)를 제거한다. 반도체 재료(40)의 성장의 기점인 핵을 제거할 수 있어, Δt를 초기화할 수 있다.According to this embodiment, as described above, a halogen-containing gas is supplied to the substrate 10 to remove the granular semiconductor material 40 deposited on the surface of the oxide film 13. The nucleus, which is the starting point of the growth of the semiconductor material 40, can be removed, and Δt can be initialized.

Δt의 초기화는, 도 1에 도시한 바와 같이, 반도체막(30)의 형성(S4)과 반도체 재료(40)의 제거(S5)를 1사이클로 해서, 그 사이클을 반복해서 실시하는 경우에 유효하다. 2회째 이후의 S4에서, 산화막(13)의 표면에서의 입상의 반도체 재료(40)의 퇴적을 억제할 수 있다.Initialization of Δt is effective when the formation of the semiconductor film 30 (S4) and the removal of the semiconductor material 40 (S5) are set as one cycle, and the cycle is repeated. . In the second and subsequent S4, deposition of the granular semiconductor material 40 on the surface of the oxide film 13 can be suppressed.

도 1의 S6에서는, 사이클 횟수가 목표 횟수에 도달했는지 여부를 체크한다. 사이클 횟수가 목표 횟수에 달하면, 반도체막(30)의 막 두께가 목표 막 두께에 달하게 된다. 이를 위해, 목표 횟수가 미리 실험 등으로 정해진다. 목표 막 두께가 두꺼울수록, 목표 사이클 횟수가 많다.In S6 of Fig. 1, it is checked whether or not the number of cycles has reached the target number. When the number of cycles reaches the target number, the film thickness of the semiconductor film 30 reaches the target film thickness. To this end, the number of targets is determined in advance by experimentation. The thicker the target film thickness, the greater the number of target cycles.

사이클 횟수가 목표 횟수 미만인 경우(도 1의 S6, "아니오"), 반도체막(30)의 막 두께가 목표 막 두께에 달하지 않으므로, 반도체막(30)의 형성(S4)과, 반도체 재료(40)의 제거(S5)가 다시 실시된다. 2회째의 S4에서 얻어지는 기판(10)을 도 2f에, 2회째의 S5에서 얻어지는 기판(10)을 도 2g에 각각 나타낸다.When the number of cycles is less than the target number (S6 in Fig. 1, "No"), since the film thickness of the semiconductor film 30 does not reach the target film thickness, the formation of the semiconductor film 30 (S4) and the semiconductor material 40 ) Removal (S5) is carried out again. The substrate 10 obtained in the second S4 is shown in Fig. 2F, and the substrate 10 obtained in the second S5 is shown in Fig. 2G, respectively.

반도체막(30)의 형성(S4)을 복수회로 나누어서 실시하면, 1회마다 퇴적되는 입상의 반도체 재료(40)의 사이즈를 감소시킬 수 있다. 반도체 재료(40)의 사이즈가 작을수록, 반도체 재료(40)의 비표면적이 크고, 반도체 재료(40)의 제거(S5)에 요하는 시간이 짧다. 따라서, 반도체 재료(40)의 제거 시에 생길 수 있는 반도체막(30)의 에칭을 억제할 수 있다.When the semiconductor film 30 is formed (S4) in a plurality of times, the size of the granular semiconductor material 40 deposited every time can be reduced. The smaller the size of the semiconductor material 40 is, the larger the specific surface area of the semiconductor material 40 is, and the shorter the time required to remove the semiconductor material 40 (S5). Accordingly, etching of the semiconductor film 30 that may occur when the semiconductor material 40 is removed can be suppressed.

한편, 사이클 횟수가 목표 횟수일 경우(도 1의 S6, "예"), 반도체막(30)의 막 두께가 목표 막 두께에 도달 완료이므로, 금회의 처리가 종료된다.On the other hand, when the number of cycles is the target number (S6 in Fig. 1, "Yes"), since the film thickness of the semiconductor film 30 has reached the target film thickness, this process is ended.

처리 후의 기판(10)은, 예를 들어 질화막(11)과 산화막(13) 중, 산화막(13)만을 에칭하는 처리에 제공된다. 이 처리에서는, 반도체막(30)을 산화막(13)의 에칭 시에, 질화막(11)을 보호하는 보호막으로서 이용한다. 반도체막(30)은 질화막(11)을 보호함으로써, 질화막(11)과 하지 기판(14)의 사이에 미리 형성된 도시하지 않은 도전막도 보호할 수 있다.The substrate 10 after the treatment is provided for, for example, a process of etching only the oxide film 13 of the nitride film 11 and the oxide film 13. In this process, the semiconductor film 30 is used as a protective film to protect the nitride film 11 when the oxide film 13 is etched. By protecting the nitride film 11, the semiconductor film 30 can also protect a conductive film (not shown) formed in advance between the nitride film 11 and the underlying substrate 14.

도 4a에 도시하는 바와 같이, 불소 흡착 및 단차 형성(S3)은, 반도체막(30)의 형성(S4)보다도 낮은 온도에서 실시된다. S3에서 질화막(11)의 급격한 에칭을 억제할 수 있다. 그 결과, 에칭 시간에 단차면(15)의 높이(H)를 고정밀도로 관리할 수 있다. 또한, 질화막(11)의 에칭 불균일을 저감할 수 있다.As shown in FIG. 4A, fluorine adsorption and step formation (S3) are performed at a temperature lower than that of formation (S4) of the semiconductor film 30. In S3, rapid etching of the nitride film 11 can be suppressed. As a result, the height H of the stepped surface 15 can be managed with high precision during the etching time. Further, it is possible to reduce the etching unevenness of the nitride film 11.

단, 도 4b에 도시하는 바와 같이, 불소 흡착 및 단차 형성(S3)은, 반도체막(30)의 형성(S4)과 동일한 온도에서 실시되어도 된다. S3에서 S4로의 이행 시에, 온도 변경의 대기 시간이 생기지 않으므로, 스루풋을 향상시킬 수 있다.However, as shown in FIG. 4B, the fluorine adsorption and step formation (S3) may be performed at the same temperature as the formation of the semiconductor film 30 (S4). At the time of the transition from S3 to S4, a waiting time for temperature change does not occur, so that throughput can be improved.

S3이 S4와 동일한 온도에서 실시되는 경우, S3에서는 불소 함유 가스로서, 예를 들어 F2 가스가 사용된다. F2 가스는, 350℃ 내지 400℃의 온도 범위에서는, 자연 산화막(12)도 에칭할 수 있으므로, S2에도 이용할 수 있다. S2에서 S3으로의 이행 시에, 가스의 전환의 대기 시간이 생기지 않으므로, 또한 온도 변경의 대기 시간이 생기지 않으므로, 스루풋을 더욱 향상시킬 수 있다.When S3 is carried out at the same temperature as S4, as the fluorine-containing gas, for example, F 2 gas is used in S3. The F 2 gas can also be used for S2 because the natural oxide film 12 can also be etched in the temperature range of 350°C to 400°C. At the time of the transition from S2 to S3, the waiting time for gas switching does not occur, and the waiting time for temperature change does not occur, so that the throughput can be further improved.

F2 가스는, S2에서 자연 산화막(12)을 제거하고, 계속해서 S3에서 질화막(11)과 산화막(13) 중 질화막(11)을 선택적으로 에칭한다. 질화막(11)의 에칭 속도는, 자연 산화막(12) 및 산화막(13)의 에칭 속도보다도 빠르다. 또한, F2 가스는, S3에서 기판(10)에 대하여 불소(20)를 흡착시킨다.The F 2 gas removes the natural oxide film 12 in S2, and then selectively etchs the nitride film 11 of the nitride film 11 and the oxide film 13 in S3. The etching rate of the nitride film 11 is faster than that of the natural oxide film 12 and the oxide film 13. Further, the F 2 gas adsorbs fluorine 20 to the substrate 10 at S3.

또한, 성막 방법은, 도 1에 도시하는 복수의 처리의 일부를 갖지 않아도 된다. 예를 들어, 성막 방법은, 반도체 재료의 제거(S5)를 갖지 않아도 된다. 그 경우, 성막 방법은, 반도체막의 형성(S4)을 1회만 갖는다. 또한, 상기한 바와 같이, 기판(10)의 준비(S1)에서, 자연 산화막(12)을 갖지 않는 기판(10)이 준비되는 경우, 자연 산화막(12)의 제거(S2)는 당연히 불필요하다.In addition, the film forming method does not have to have a part of a plurality of processes shown in FIG. 1. For example, the film formation method does not need to have the removal (S5) of the semiconductor material. In that case, the film forming method has only one time of forming the semiconductor film (S4). In addition, as described above, in the preparation of the substrate 10 (S1), when the substrate 10 without the natural oxide film 12 is prepared, the removal of the natural oxide film 12 (S2) is naturally unnecessary.

이어서, 도 5를 참조하여, 도 1에 도시하는 성막 방법을 실시하는 성막 장치(100)에 대해서 설명한다. 성막 장치(100)는, 다수매의 기판에 대하여 일괄적으로 열처리를 행하는 뱃치식 종형 열처리 장치이다.Next, with reference to FIG. 5, the film forming apparatus 100 which performs the film forming method shown in FIG. 1 is demonstrated. The film forming apparatus 100 is a batch type vertical heat treatment apparatus that collectively performs heat treatment on a plurality of substrates.

성막 장치(100)는, 처리 용기(110)와, 기판 보유 지지부(120)와, 가열부(130)와, 가스 공급부(140)와, 가스 배출부(150)와, 제어부(160)를 구비한다. 처리 용기(110)는 기판(10)을 수용한다. 기판 보유 지지부(120)는, 처리 용기(110)의 내부에서 기판(10)을 보유 지지한다. 가열부(130)는, 기판 보유 지지부(120)로 보유 지지된 기판(10)을 가열한다. 가스 공급부(140)는, 처리 용기(110)의 내부에 가스를 공급한다. 가스 배출부(150)는, 처리 용기(110)의 내부로부터 가스를 배출한다. 제어부(160)는, 도 1에 도시하는 성막 방법을 실시하도록, 가열부(130)와, 가스 공급부(140)와, 가스 배출부(150)를 제어한다.The film forming apparatus 100 includes a processing container 110, a substrate holding part 120, a heating part 130, a gas supply part 140, a gas discharge part 150, and a control part 160. do. The processing container 110 accommodates the substrate 10. The substrate holding part 120 holds the substrate 10 inside the processing container 110. The heating unit 130 heats the substrate 10 held by the substrate holding unit 120. The gas supply unit 140 supplies gas into the processing container 110. The gas discharge unit 150 discharges gas from the inside of the processing container 110. The control unit 160 controls the heating unit 130, the gas supply unit 140, and the gas discharge unit 150 to perform the film forming method shown in FIG. 1.

처리 용기(110)는, 연직인 이중관이며, 원통 형상의 내측관(111)과, 내측관(111)의 외측을 덮는 원통 형상의 외측관(112)을 갖는다. 내측관(111)은, 하단에 개구부를 갖고, 상단에 수평한 천장부를 갖는다. 외측관(112)은, 하단에 개구부를 갖고, 상단에 돔 형상의 천장부를 갖는다. 내측관(111) 및 외측관(112)은, 예를 들어 석영 또는 탄화규소로 형성된다.The processing container 110 is a vertical double tube and has a cylindrical inner tube 111 and a cylindrical outer tube 112 covering the outside of the inner tube 111. The inner pipe 111 has an opening at the lower end and a horizontal ceiling at the upper end. The outer pipe 112 has an opening at a lower end and a dome-shaped ceiling at an upper end. The inner tube 111 and the outer tube 112 are formed of, for example, quartz or silicon carbide.

처리 용기(110)는, 원통 형상의 매니폴드(114)를 더 갖는다. 매니폴드(114)는 예를 들어 스테인리스강으로 형성된다. 매니폴드(114)의 상단에는, 플랜지부(115)가 형성된다. 플랜지부(115)에는, 외측관(112)의 하단이 설치된다. 플랜지부(115)와 외측관(112)의 하단의 사이에는 O링 등의 시일 부재(116)가 배치된다. 매니폴드(114)의 상부의 내벽에는, 원환형의 지지부(117)가 마련된다. 지지부(117)에는, 내측관(111)의 하단이 설치된다.The processing container 110 further has a cylindrical manifold 114. The manifold 114 is formed of stainless steel, for example. A flange portion 115 is formed on the upper end of the manifold 114. The flange portion 115 is provided with a lower end of the outer tube 112. A sealing member 116 such as an O-ring is disposed between the flange portion 115 and the lower end of the outer tube 112. An annular support portion 117 is provided on the inner wall of the upper portion of the manifold 114. In the support part 117, the lower end of the inner tube 111 is provided.

처리 용기(110)는 덮개(118)를 더 갖는다. 덮개(118)는, 매니폴드(114)의 하단의 개구부를 막는다. 덮개(118)와, 매니폴드(114)의 하단의 사이에는, O링 등의 시일 부재(119)가 배치된다. 덮개(118)는, 예를 들어 스테인리스강에 의해 형성된다. 덮개(118)의 중앙부에는, 덮개(118)를 연직 방향으로 관통하는 관통 구멍이 형성된다. 그 관통 구멍에는, 회전축(171)이 배치된다. 덮개(118)와 회전축(171)의 간극은, 자성 유체 시일부(172)에 의해 시일된다. 회전축(171)의 하단부는, 승강부(181)의 암(182)에 회전 가능하게 지지된다. 회전축(171)의 상단부에는, 회전 플레이트(173)가 마련된다. 회전 플레이트(173) 상에는, 보온 대(121)를 통하여 기판 보유 지지부(120)가 설치된다.The processing container 110 further has a lid 118. The lid 118 closes the opening at the lower end of the manifold 114. A sealing member 119 such as an O-ring is disposed between the lid 118 and the lower end of the manifold 114. The lid 118 is formed of stainless steel, for example. In the central portion of the lid 118, a through hole penetrating the lid 118 in the vertical direction is formed. A rotation shaft 171 is disposed in the through hole. The gap between the lid 118 and the rotation shaft 171 is sealed by the magnetic fluid seal portion 172. The lower end of the rotation shaft 171 is rotatably supported by the arm 182 of the lifting part 181. At the upper end of the rotation shaft 171, a rotation plate 173 is provided. On the rotating plate 173, the substrate holding portion 120 is provided through the heat retention table 121.

기판 보유 지지부(120)는, 복수매의 기판(10)을 연직 방향으로 간격을 두고 보유 지지한다. 복수매의 기판(10)은 각각, 수평하게 보유 지지된다. 승강부(181)를 상승시키면, 덮개(118) 및 기판 보유 지지부(120)가 상승하고, 기판 보유 지지부(120)가 처리 용기(110)의 내부에 반입되어, 처리 용기(110)의 하단의 개구가 덮개(118)로 밀폐된다. 또한, 승강부(181)를 하강시키면, 덮개(118) 및 기판 보유 지지부(120)가 하강하고, 기판 보유 지지부(120)가 처리 용기(110)의 외부로 반출된다. 또한, 회전축(171)을 회전시키면, 회전 플레이트(173)와 함께 기판 보유 지지부(120)가 회전한다.The substrate holding portion 120 holds the plurality of substrates 10 at intervals in the vertical direction. Each of the plurality of substrates 10 is held horizontally. When the lifting part 181 is raised, the lid 118 and the substrate holding part 120 rise, and the substrate holding part 120 is carried into the interior of the processing container 110, The opening is closed with a lid 118. Further, when the elevating portion 181 is lowered, the lid 118 and the substrate holding portion 120 are lowered, and the substrate holding portion 120 is carried out to the outside of the processing container 110. In addition, when the rotation shaft 171 is rotated, the substrate holding part 120 rotates together with the rotation plate 173.

가열부(130)는, 기판 보유 지지부(120)로 보유 지지된 기판(10)을 가열한다. 가열부(130)는, 처리 용기(110)의 외부에, 원통 형상으로 형성된다. 가열부(130)는 예를 들어 전기 히터이다.The heating unit 130 heats the substrate 10 held by the substrate holding unit 120. The heating unit 130 is formed in a cylindrical shape outside the processing container 110. The heating unit 130 is, for example, an electric heater.

가스 공급부(140)는, 처리 용기(110)의 내부에 가스를 공급한다. 가스 공급부(140)는, 도 1의 S2, S3, S4 및 S5에서 사용되는 가스를, 처리 용기(110)의 내부에 공급한다. 예를 들어, 가스 공급부(140)는, NH3 가스와, HF 가스와, F2 가스와, Si2H6 가스와, Cl2 가스와, N2 가스를, 처리 용기(110)의 내부에 공급한다. 또한, 상기한 바와 같이, 가스의 종류는 특별히 한정되지 않는다.The gas supply unit 140 supplies gas into the processing container 110. The gas supply unit 140 supplies the gas used in S2, S3, S4, and S5 of FIG. 1 into the processing container 110. For example, the gas supply unit 140 may supply NH 3 gas, HF gas, F 2 gas, Si 2 H 6 gas, Cl 2 gas, and N 2 gas into the interior of the processing container 110. Supply. In addition, as described above, the type of gas is not particularly limited.

가스 공급부(140)는, 처리 용기(110)의 내부에, 연직인 가스 공급관(141)을 갖는다. 가스 공급관(141)은, 연직 방향으로 간격을 두고 복수의 급기구(142)를 갖는다. 복수의 급기구(142)는 가스를 수평하게 토출한다. 가스 공급관(141)은, 도 5에서는 1개만 도시되지만, 복수 종류의 가스에 대응해서 복수개 마련된다. 또한, 1개의 가스 공급관(141)이 복수 종류의 가스를 순번으로 토출해도 된다. 또한, 복수개의 가스 공급관이 동일한 종류의 가스를 동시에 토출해도 된다.The gas supply unit 140 has a vertical gas supply pipe 141 inside the processing container 110. The gas supply pipe 141 has a plurality of air supply ports 142 at intervals in the vertical direction. The plurality of air supply ports 142 discharge gas horizontally. Although only one gas supply pipe 141 is shown in FIG. 5, a plurality of gas supply pipes 141 are provided corresponding to a plurality of types of gases. Further, one gas supply pipe 141 may sequentially discharge a plurality of types of gases. Further, a plurality of gas supply pipes may simultaneously discharge the same type of gas.

가스 공급부(140)는, 가스 공급원(143)을 갖는다. 가스 공급원(143)은, 유량 제어기(144) 및 개폐 밸브(145)를 통해서, 가스 공급관(141)에 가스를 공급한다. 유량 제어기(144)는 가스의 유량을 제어한다. 개폐 밸브(145)는 가스의 공급과 정지를 전환한다. 가스 공급원(143), 유량 제어기(144) 및 개폐 밸브(145)는 각각, 도 5에서는 1개 도시되지만, 복수 종류의 가스에 대응해서 복수 마련된다.The gas supply unit 140 has a gas supply source 143. The gas supply source 143 supplies gas to the gas supply pipe 141 through the flow controller 144 and the on-off valve 145. The flow controller 144 controls the flow rate of the gas. The on-off valve 145 switches between supply and stop of gas. One gas supply source 143, a flow controller 144, and one on-off valve 145 are shown in FIG. 5, respectively, but a plurality of gas supply sources 143 are provided corresponding to a plurality of types of gases.

가스 배출부(150)는, 처리 용기(110)의 내부로부터 가스를 배출한다. 내측관(111)의 내부를 배기하기 위해서, 내측관(111)에는 배기구(113)가 형성된다. 그 배기구(113)는, 급기구(142)와 대향하도록 배치된다. 급기구(142)로부터 수평하게 토출된 가스는, 배기구(113)를 통과한 후, 외측관(112)의 내벽을 따라 하강하여, 배기관(151)으로부터 배기된다.The gas discharge unit 150 discharges gas from the inside of the processing container 110. In order to exhaust the inside of the inner pipe 111, an exhaust port 113 is formed in the inner pipe 111. The exhaust port 113 is disposed so as to face the air supply port 142. The gas discharged horizontally from the air supply port 142 passes through the exhaust port 113 and then descends along the inner wall of the outer pipe 112 and is exhausted from the exhaust pipe 151.

가스 배출부(150)는, 배기관(151)과, 진공 펌프(152)와, 압력 제어기(153)를 갖는다. 배기관(151)은, 매니폴드(114)의 배기 포트와, 진공 펌프(152)를 접속한다. 진공 펌프(152)는, 처리 용기(110)의 내부로부터 가스를 흡인한다. 압력 제어기(153)는, 배기관(151)의 도중에 마련되어, 처리 용기(110)의 내부의 기압을 제어한다.The gas discharge unit 150 includes an exhaust pipe 151, a vacuum pump 152, and a pressure controller 153. The exhaust pipe 151 connects the exhaust port of the manifold 114 and the vacuum pump 152. The vacuum pump 152 sucks gas from the inside of the processing container 110. The pressure controller 153 is provided in the middle of the exhaust pipe 151 and controls the atmospheric pressure inside the processing container 110.

제어부(160)는 예를 들어 컴퓨터이며, CPU(Central Procesing Unit)(161)와, 메모리 등의 기억 매체(162)를 구비한다. 기억 매체(162)에는, 성막 장치(100)에서 실행되는 각종 처리를 제어하는 프로그램이 저장된다. 제어부(160)는, 기억 매체(162)에 기억된 프로그램을 CPU(161)에 실행시킴으로써, 성막 장치(100)의 동작을 제어한다.The control unit 160 is, for example, a computer, and includes a CPU (Central Procesing Unit) 161 and a storage medium 162 such as a memory. In the storage medium 162, programs for controlling various processes executed in the film forming apparatus 100 are stored. The control unit 160 controls the operation of the film forming apparatus 100 by executing the program stored in the storage medium 162 on the CPU 161.

또한, 성막 장치(100)는, 도 5에 도시하는 종형 열처리 장치에 한정되지는 않는다. 예를 들어, 성막 장치(100)는, 기판(10)을 1매씩 처리하는 매엽식 장치이어도 된다. 또한, 성막 장치(100)는 세미 뱃치식 장치이어도 된다. 세미 뱃치식 장치는, 회전 테이블의 회전 중심선의 주위에 배치한 복수매의 기판(10)을 회전 테이블과 함께 회전시켜, 다른 가스가 공급되는 복수의 영역을 순번으로 통과시킨다.In addition, the film forming apparatus 100 is not limited to the vertical heat treatment apparatus shown in FIG. For example, the film forming apparatus 100 may be a single wafer type apparatus that processes the substrate 10 one by one. Further, the film forming apparatus 100 may be a semi-batch type apparatus. In the semi-batch type apparatus, a plurality of substrates 10 arranged around a rotation center line of the rotation table are rotated together with the rotation table, and a plurality of regions supplied with different gases are sequentially passed through.

이상, 본 개시에 따른 성막 방법 및 성막 장치의 실시 형태에 대해서 설명했지만, 본 개시는 상기 실시 형태 등에 한정되지 않는다. 특허 청구 범위에 기재된 범주 내에서, 각종 변경, 수정, 치환, 부가, 삭제 및 조합이 가능하다. 그것들에 대해서도 당연히 본 개시의 기술적 범위에 속한다.As mentioned above, although the embodiment of the film forming method and the film forming apparatus according to the present disclosure has been described, the present disclosure is not limited to the above embodiments and the like. Various changes, modifications, substitutions, additions, deletions and combinations are possible within the scope described in the claims. Of course, these also belong to the technical scope of the present disclosure.

Claims (11)

질화막이 노출되는 영역과 산화막이 노출되는 영역이 인접하는 기판에 대하여 불소 함유 가스를 공급하여, 상기 기판에 불소를 흡착시키면서, 상기 질화막을 선택적으로 에칭하여, 상기 질화막의 표면을 상기 산화막의 표면보다도 우묵하게 들어가게 해서, 상기 산화막의 측면에서 단차면을 형성하는 공정과,
상기 기판에 불소를 흡착시키면서 상기 단차면을 형성하는 공정 후, 반도체 재료를 포함하는 원료 가스를 상기 기판에 대하여 공급하여, 상기 질화막에 선택적으로 반도체막을 형성하는 공정
을 포함하는, 성막 방법.A fluorine-containing gas is supplied to a substrate adjacent to a region where the nitride film is exposed and the region where the oxide film is exposed, and while adsorbing fluorine to the substrate, the nitride film is selectively etched to make the surface of the nitride film more than the surface of the oxide film. A step of forming a stepped surface from the side of the oxide film by making it recessed, and
After the step of forming the stepped surface while adsorbing fluorine on the substrate, a raw material gas containing a semiconductor material is supplied to the substrate to selectively form a semiconductor film on the nitride film
Including a film formation method. 제1항에 있어서,
상기 기판에 불소를 흡착시키면서 상기 단차면을 형성하는 공정은, 상기 질화막에 선택적으로 상기 반도체막을 형성하는 공정보다도, 낮은 온도에서 실시되는, 성막 방법.The method of claim 1,
The film forming method, wherein the step of forming the stepped surface while adsorbing fluorine to the substrate is performed at a lower temperature than the step of selectively forming the semiconductor film on the nitride film. 제1항 또는 제2항에 있어서,
상기 불소 함유 가스는, F2 가스, 또는 NH3 가스와 함께 사용되는 HF 가스인, 성막 방법.The method according to claim 1 or 2,
The film forming method, wherein the fluorine-containing gas is an HF gas used together with an F 2 gas or an NH 3 gas. 제1항 내지 제3항 중 어느 한 항에 있어서,
상기 원료 가스는, Si 및 Ge 중 적어도 하나를 포함하는, 성막 방법.The method according to any one of claims 1 to 3,
The film forming method, wherein the source gas contains at least one of Si and Ge. 제1항 내지 제4항 중 어느 한 항에 있어서,
상기 질화막은 질화 실리콘막이며, 상기 산화막은 산화 실리콘막인, 성막 방법.The method according to any one of claims 1 to 4,
The nitride film is a silicon nitride film, and the oxide film is a silicon oxide film. 제1항 내지 제5항 중 어느 한 항에 있어서,
상기 기판에 불소를 흡착시키면서 상기 단차면을 형성하는 공정 전에, 상기 질화막의 자연 산화막을 제거하여, 상기 질화막을 노출시키는 공정을 더 포함하는, 성막 방법.The method according to any one of claims 1 to 5,
Before the step of forming the stepped surface while adsorbing fluorine on the substrate, the method further comprises a step of removing the natural oxide film of the nitride film to expose the nitride film. 제6항에 있어서,
상기 자연 산화막의 제거에, NH3 가스와 HF 가스를 사용하는, 성막 방법.The method of claim 6,
A film forming method in which NH 3 gas and HF gas are used to remove the natural oxide film. 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 질화막에 선택적으로 상기 반도체막을 형성하는 공정 후에, 할로겐 함유 가스를 상기 기판에 대하여 공급하여, 상기 산화막에 퇴적된 상기 반도체 재료를 제거하는 공정을 더 포함하는, 성막 방법.The method according to any one of claims 1 to 7,
After the step of selectively forming the semiconductor film on the nitride film, a step of supplying a halogen-containing gas to the substrate to remove the semiconductor material deposited on the oxide film. 제8항에 있어서,
상기 할로겐 함유 가스는, 불소를 포함하지 않는, 성막 방법.The method of claim 8,
The film forming method wherein the halogen-containing gas does not contain fluorine. 제8항 또는 제9항에 있어서,
상기 질화막에 선택적으로 상기 반도체막을 형성하는 공정과, 상기 산화막에 퇴적된 상기 반도체 재료를 제거하는 공정을 반복해서 포함하는, 성막 방법.The method according to claim 8 or 9,
A film forming method comprising repeatedly a step of selectively forming the semiconductor film on the nitride film and a step of removing the semiconductor material deposited on the oxide film. 상기 기판을 수용하는 처리 용기와,
상기 처리 용기의 내부에서 상기 기판을 보유 지지하는 기판 보유 지지부와,
상기 기판 보유 지지부로 보유 지지된 상기 기판을 가열하는 가열부와,
상기 처리 용기의 내부에 가스를 공급하는 가스 공급부와,
상기 처리 용기의 내부로부터 가스를 배출하는 가스 배출부와,
제1항 내지 제10항 중 어느 한 항에 기재된 성막 방법을 실시하도록, 상기 가열부, 상기 가스 공급부, 및 상기 가스 배출부를 제어하는 제어부
를 포함하는, 성막 장치.A processing container accommodating the substrate,
A substrate holding portion for holding the substrate in the processing container,
A heating unit for heating the substrate held by the substrate holding unit,
A gas supply unit for supplying gas into the processing container,
A gas discharge unit for discharging gas from the inside of the processing container,
A control unit that controls the heating unit, the gas supply unit, and the gas discharge unit to perform the film forming method according to any one of claims 1 to 10.
Containing a film forming apparatus.
KR1020200120248A 2019-09-30 2020-09-18 Film forming method and film forming apparatus KR102591376B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-178592 2019-09-30
JP2019178592A JP7221187B2 (en) 2019-09-30 2019-09-30 Film forming method and film forming apparatus

Publications (2)

Publication Number Publication Date
KR20210038830A true KR20210038830A (en) 2021-04-08
KR102591376B1 KR102591376B1 (en) 2023-10-19

Family

ID=75120151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200120248A KR102591376B1 (en) 2019-09-30 2020-09-18 Film forming method and film forming apparatus

Country Status (4)

Country Link
US (1) US11557476B2 (en)
JP (1) JP7221187B2 (en)
KR (1) KR102591376B1 (en)
CN (1) CN112582254A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220041358A (en) * 2020-09-25 2022-04-01 에스케이하이닉스 주식회사 Semiconductor device and method for fabricating the same
JP7374961B2 (en) * 2021-07-27 2023-11-07 株式会社Kokusai Electric Semiconductor device manufacturing method, substrate processing method, substrate processing device, and program

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013464A1 (en) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device
JP2012069964A (en) * 2005-09-12 2012-04-05 Internatl Business Mach Corp <Ibm> Structure and method for selective deposition of germanium spacers on nitride
US20150162214A1 (en) * 2013-12-09 2015-06-11 Applied Materials, Inc. Methods Of Selective Layer Deposition
JP2017174919A (en) 2016-03-23 2017-09-28 東京エレクトロン株式会社 Method for forming nitride film
JP2018022716A (en) * 2016-08-01 2018-02-08 東京エレクトロン株式会社 Method and device for forming oxynitride film
KR20190063941A (en) * 2017-11-30 2019-06-10 무진전자 주식회사 Dry clean apparatus and method for removing polysilicon seletively

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3761918B2 (en) * 1994-09-13 2006-03-29 株式会社東芝 Manufacturing method of semiconductor device
JP6953480B2 (en) * 2019-07-31 2021-10-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ Semiconductor device manufacturing methods, substrate processing devices, and programs
JP7254044B2 (en) * 2020-03-25 2023-04-07 株式会社Kokusai Electric Substrate processing method, semiconductor device manufacturing method, substrate processing apparatus, and program

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007013464A1 (en) * 2005-07-29 2007-02-01 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device
JP2012069964A (en) * 2005-09-12 2012-04-05 Internatl Business Mach Corp <Ibm> Structure and method for selective deposition of germanium spacers on nitride
US20150162214A1 (en) * 2013-12-09 2015-06-11 Applied Materials, Inc. Methods Of Selective Layer Deposition
JP2017174919A (en) 2016-03-23 2017-09-28 東京エレクトロン株式会社 Method for forming nitride film
JP2018022716A (en) * 2016-08-01 2018-02-08 東京エレクトロン株式会社 Method and device for forming oxynitride film
KR20190063941A (en) * 2017-11-30 2019-06-10 무진전자 주식회사 Dry clean apparatus and method for removing polysilicon seletively

Also Published As

Publication number Publication date
JP7221187B2 (en) 2023-02-13
US20210098254A1 (en) 2021-04-01
JP2021057439A (en) 2021-04-08
US11557476B2 (en) 2023-01-17
KR102591376B1 (en) 2023-10-19
CN112582254A (en) 2021-03-30

Similar Documents

Publication Publication Date Title
US11837466B2 (en) Method of manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
US10283405B2 (en) Method and apparatus for forming silicon film and storage medium
US11335554B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11417518B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101300586B1 (en) Silicon film formation apparatus and method for using same
US10822714B2 (en) Method of growing crystal in recess and processing apparatus used therefor
TWI689617B (en) Film forming method
WO2004082003A2 (en) Apparatuses and methods for forming a substantially facet-free epitaxial film
JP2018022716A (en) Method and device for forming oxynitride film
US11923193B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102591376B1 (en) Film forming method and film forming apparatus
JP4039385B2 (en) Removal method of chemical oxide film
US9824919B2 (en) Recess filling method and processing apparatus
CN113316836B (en) Method for manufacturing semiconductor device, substrate processing method, substrate processing apparatus, and recording medium
TW201725697A (en) Method of manufacturing epitaxial wafer
KR20190088898A (en) Substrate processing method and substrate processing system
KR20200116416A (en) Film forming method and film forming apparatus
JP7186909B2 (en) Substrate processing method, semiconductor device manufacturing method, substrate processing apparatus, and program
US20220415659A1 (en) Method of processing substrate, substrate processing apparatus, recording medium, and method of manufacturing semiconductor device
JP2007234891A (en) Substrate processor
JP2023008986A (en) Chemical vapor deposition furnace with cleaning gas system to provide cleaning gas
KR20070029342A (en) Batch control system for use in semiconductor fabricating process

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant