KR20210035910A - 비-결정적 커맨드를 지원하는 메모리 서브-시스템 - Google Patents

비-결정적 커맨드를 지원하는 메모리 서브-시스템 Download PDF

Info

Publication number
KR20210035910A
KR20210035910A KR1020217008280A KR20217008280A KR20210035910A KR 20210035910 A KR20210035910 A KR 20210035910A KR 1020217008280 A KR1020217008280 A KR 1020217008280A KR 20217008280 A KR20217008280 A KR 20217008280A KR 20210035910 A KR20210035910 A KR 20210035910A
Authority
KR
South Korea
Prior art keywords
command
deterministic
queue
write
commands
Prior art date
Application number
KR1020217008280A
Other languages
English (en)
Inventor
패트릭 에이. 라 프라타
로버트 워커
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20210035910A publication Critical patent/KR20210035910A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays

Abstract

제1 비-결정적 읽기 커맨드가 발행되도록 커맨드 큐로부터 선택된다. 커맨드 큐는 또한 미결 상태이고 동시에 대기 상태에 있는 제1 비-결정적 읽기 커맨드를 포함하는 비-결정적 읽기 커맨드를 포함한다. 미결 비-결정적 읽기 커맨드 중 하나와 연관된 데이터가 이용 가능함을 나타내는 제1 중간 응답이 비-휘발성 메모리 구성요소로부터 수신된다. 제1 중간 응답이 수신될 때 제1 전송 커맨드가 전송 큐로 삽입된다. 제1 전송 커맨드가 전송 큐로부터 발행되도록 선택되고 전송 큐로부터 삭제된다. 대응하는 비-결정적 읽기 커맨드에 대한 응답이 수신된다. 대응하는 비-결정적 읽기 커맨드가 미결 비-결정적 읽기 커맨드 중 하나이다. 응답은 대응하는 비-결정적 읽기 커맨드를 나타내고 대응하는 비-결정적 읽기 커맨드와 연관된 데이터를 포함한다. 대응하는 비-결정적 읽기 커맨드가 커맨드 큐로부터 삭제된다.

Description

비-결정적 커맨드를 지원하는 메모리 서브-시스템
우선권 출원
이 출원은 그 전체가 참조로서 포함되는 2018년08월24일에 출원된 미국 출원 번호 16/111,869의 우선권을 주장한다.
기술 분야
본 개시 내용의 실시예는 일반적으로 메모리 서브-시스템에 관한 것이고, 더 구체적으로, 메모리 구성요소에 대한 비 순차적 응답(out-of-order response)을 갖는 비-결정적 커맨드를 지원하는 메모리 서브-시스템에 관한 것이다.
메모리 서브-시스템은 저장 시스템, 가령, SSD(solid-state drive)일 수 있으며, 데이터를 저장하는 하나 이상의 메모리 구성요소를 포함할 수 있다. 메모리 구성요소는, 예를 들어, 비-휘발성 메모리 구성요소 및 휘발성 메모리 구성요소일 수 있다. 일반적으로, 호스트 시스템은 메모리 서브-시스템을 이용하여 메모리 구성요소에 데이터를 저장하고 메모리 구성요소로부터 데이터를 불러올 수 있다.
본 개시 내용은 이하의 상세한 설명 및 본 개시 내용의 다양한 실시예의 첨부된 도면으로부터 더 완전히 이해될 것이다.
도 1은 본 개시 내용의 일부 실시예에 따르는 메모리 서브-시스템을 포함하는 예시적 컴퓨팅 환경을 도시한다.
도 2는 본 개시 내용의 일부 실시예에 따르는, 메모리 서브-시스템 내 비-결정적 읽기 커맨드를 지원하기 위한 예시적 방법의 흐름도이다.
도 3은 본 개시 내용의 일부 실시예에 따르는, 커맨드 제어기가 비-결정적 읽기 커맨드(XREAD)를 포함하는, 커맨드 큐 내 커맨드를 지원하는 예시이다.
도 4는 본 개시 내용의 실시예에 따르는 메모리 서브-시스템에서 비-결정적 쓰기 커맨드를 지원하기 위한 예시적 방법의 흐름도이다.
도 5는 본 개시 내용의 일부 실시예에 따르는, 커맨드 제어기가 비-결정적 쓰기 커맨드(XWRITE)를 포함하는, 커맨드 큐 내 커맨드를 지원하는 예시이다.
도 6은 본 개시 내용의 실시예가 동작할 수 있는 예시적 컴퓨터 시스템의 블록도이다.
본 개시 내용의 양태는 메모리 구성요소에 대한 비-결정적 커맨드를 지원하는 메모리 서브-시스템에 관한 것이다. 메모리 서브-시스템은 이하에서 "메모리 디바이스"라고도 지칭된다. 메모리 서브-시스템의 예로 스토리지 시스템, 가령, SSD(Solid-State Drive)가 있다. 일부 실시예에서, 메모리 서브-시스템은 하이브리드 메모리/스토리지 서브-시스템이다. 일반적으로 호스트 시스템은 하나 이상의 메모리 구성요소를 포함하는 메모리 서브-시스템을 사용할 수 있다. 호스트 시스템은 메모리 서브-시스템에 저장될 데이터를 제공할 수 있으며 메모리 서브-시스템으로부터 불러와질 데이터를 요청할 수 있다.
메모리 서브-시스템은 호스트 시스템으로부터의 데이터를 저장할 수 있는 다수의 메모리 구성요소를 포함할 수 있다. 다수의 메모리 구성요소는 휘발성 메모리 구성요소, 비-휘발성 메모리 구성요소 또는 이들의 조합일 수 있다. 휘발성 메모리 구성요소에 대한 커맨드는 결정적 커맨드라고 지칭될 수 있으며 비-휘발성 메모리 구성요소로의 커맨드는 비-결정적 커맨드라고 지칭될 수 있다. 종래의 메모리 제어기는 동일한 채널의 상이한 랭크에 연결된 상이한 휘발성 메모리 구성요소(가령, 동적 랜덤 액세스 메모리(DRAM)) 유형을 허용하기 위해 커맨드의 비순차적 완료를 지원한다. 종래의 메모리 제어기 기능은 특정 랭크에 대한 읽기 커맨드의 임의의 세트가 읽기 커맨드가 해당 랭크로 발행된 순서로 응답을 얻을 것이라는 가정에 따른다.
그러나, 비-휘발성 메모리 구성요소에 대한 최근 프로토콜, 가령, 비-휘발성 듀얼 인-라인 메모리 모듈 프로토콜(NVDIMM-P)이, 동일한 채널 상에서의 휘발성 메모리 구성요소(가령, DRAM)과 함께 비-휘발성 메모리 구성요소의 연결을 가능하게 한다. NVDIMM-P와 같은 프로토콜을 사용하여 커맨드를 스케줄링할 때, 종래의 메모리 제어기가 의존하는 가정은 더 이상 유지되지 않는다. 즉, 동일한 랭크에 발행된 비-결정적 읽기 커맨드는 비순차적 응답을 반환하여 종래의 메모리 제어기가 비-휘발성 메모리 구성요소에 대한 이들 최근 프로토콜을 지원할 수 없다.
본 개시 내용의 양태는 NVDIMM-P와 같은 비-결정적 커맨드를 지원하기 위해 메모리 제어기의 커맨드 큐 및 스케줄링 로직의 확장을 포함하는 메모리 서브-시스템을 가짐으로써 상기의 그리고 또 다른 결함을 해결한다. 이들 확장은 DRAM과 같은 휘발성 메모리 구성요소에 대한 결정적 커맨드의 스케줄링에 해로운 영향을 주지 않으면서 비-결정적 커맨드의 효율적인 스케줄링을 가능하게 한다. 또한 이들 확장은 스케줄링 목적으로 도착 순서 및 그 밖의 다른 커맨드 상태를 이용하는 QoS(quality-of-service)에 대한 메모리 제어기의 동작의 기존 커맨드 스케줄링 정책(가령, FRFCFS(first-ready, first-come, first-service))에 어떠한 해도 끼치지 않는다.
도 1은 본 개시 내용의 일부 실시예에 따른 메모리 서브-시스템(110)을 포함하는 예시적인 컴퓨팅 환경(100)을 도시한다. 메모리 서브-시스템(110)은 매체, 가령, 메모리 구성요소(112A 내지 112N)를 포함할 수 있다. 메모리 구성요소(112A 내지 112N)는 휘발성 메모리 구성요소, 비-휘발성 메모리 구성요소, 또는 이들의 조합일 수 있다. 일부 실시예에서, 메모리 서브-시스템은 스토리지 시스템이다. 스토리지 시스템의 예로 SSD가 있다.일부 실시예에서, 메모리 서브-시스템(110)은 하이브리드 메모리/스토리지 서브-시스템이다. 일반적으로, 컴퓨팅 환경(100)은 메모리 서브-시스템(110)을 사용하는 호스트 시스템(120)을 포함할 수 있다. 예를 들어, 호스트 시스템(120)은 메모리 서브-시스템(110)에 데이터를 쓰고 메모리 서브-시스템(110)으로부터 데이터를 읽을 수 있다.
호스트 시스템(120)은 컴퓨팅 디바이스, 가령, 데스크톱 컴퓨터, 랩톱 컴퓨터, 네트워크 서버, 모바일 디바이스, 또는 메모리 및 처리 디바이스를 포함하는 이러한 컴퓨팅 디바이스일 수 있다. 호스트 시스템(120)이 메모리 서브-시스템(110)으로부터 데이터를 읽거나 메모리 서브-시스템(110)에 데이터를 쓸 수 있도록 호스트 시스템(120)은 메모리 서브-시스템(110)을 포함하거나 이에 연결될 수 있다. 호스트 시스템(120)은 물리 호스트 인터페이스를 통해 메모리 서브-시스템(110)에 연결될 수 있다. 본 명세서에서 사용될 때, "연결된"은 일반적으로 구성요소들 간 연결을 지칭하며, 이는 유선 또는 무선인지에 무관하게, 간접 통신 연결 또는 (가령, 중간 구성요소 없는) 직접 통신 연결일 수 있으며, 예를 들어, 전기, 광학, 자기 등의 연결이 있다. 물리적 호스트 인터페이스의 예로는 SATA(Serial Advanced Technology Attached) 인터페이스, PCIe(Peripheral Component Interconnect Express) 인터페이스, USB(Universal Serial Bus) 인터페이스, 파이버 채널(Fibre Channel), SAS(Serial Attached SCSI) 등이 있다. 물리적 호스트 인터페이스는 호스트 시스템(120)과 메모리 서브-시스템(110) 사이에 데이터를 전송하는 데 사용될 수 있다. 메모리 서브-시스템(110)이 PCIe 인터페이스에 의해 호스트 시스템(120)에 연결될 때 호스트 시스템(120)은 NVMe(NVM Express) 인터페이스를 추가로 활용하여 메모리 구성요소(112A 내지 112N)를 액세스할 수 있다. 물리적 호스트 인터페이스는 메모리 서브-시스템(110)과 호스트 시스템(120) 사이에 제어, 어드레스, 데이터 및 그 밖의 다른 신호를 전달하기 위한 인터페이스를 제공할 수 있다.
메모리 구성요소(112A 내지 112N)는 상이한 유형의 비-휘발성 메모리 구성요소 및/또는 휘발성 메모리 구성요소의 임의의 조합을 포함할 수 있다. 비-휘발성 메모리 구성요소의 예로는 NAND(negative-and)형 플래시 메모리가 있다. 메모리 구성요소(112A 내지 112N) 각각은 메모리 셀의 하나 이상의 어레이, 가령, 싱글 레벨 셀(SLC) 또는 멀티 레벨 셀(MLC)(예를 들어, 트리플 레벨 셀(TLC) 또는 쿼드 레벨 셀(QLC))을 포함할 수 있다. 일부 실시예에서, 특정 메모리 구성요소는 메모리 셀의 SLC 부분과 MLC 부분 모두를 포함할 수 있다. 메모리 셀 각각은 호스트 시스템(120)에 의해 사용되는 하나 이상의 데이터 비트(예를 들어, 데이터 블록)를 저장할 수 있다. 비-휘발성 메모리 구성요소, 가령, NAND형 플래시 메모리가 기재되었지만, 메모리 구성요소(112A 내지 112N)가 임의의 다른 유형의 메모리, 가령, 휘발성 메모리에 기초할 수 있다. 일부 실시예에서, 메모리 구성요소(112A 내지 112N)는 랜덤 액세스 메모리(RAM), 리드-온리 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM), 동기식 동적 랜덤 액세스 메모리(SDRAM), 상 변화 메모리(PCM), 자기 랜덤 액세스 메모리(MRAM), 네거티브-오어(NOR) 플래시 메모리, 전기 소거 프로그램 리드-온리 메모리(EEPROM), 및 비-휘발성 메모리 셀의 크로스-포인트 어레이일 수 있지만, 이에 한정되지는 않는다. 비-휘발성 메모리의 크로스-포인트 어레이는 스택형 크로스-그리드 데이터 액세스 어레이와 함께 벌크 저항의 변화에 기초하는 비트 저장을 수행할 수 있다. 또한, 많은 플래시 기반 메모리와는 달리, 크로스-포인트 비-휘발성 메모리는 제자리 쓰기(write in-place) 동작을 수행할 수 있으며, 여기서 비-휘발성 메모리 셀은 비-휘발성 메모리 셀이 미리 삭제되지 않고 프로그래밍될 수 있다. 또한, 메모리 구성요소(112A 내지 112N)의 메모리 셀은 데이터를 저장하는 데 사용되는 메모리 구성요소의 단위를 지칭할 수 있는 메모리 페이지 또는 데이터 블록으로 그룹화될 수 있다. 하나의 실시예에서, 메모리 구성요소(112A 내지 112N)는 또한 비-휘발성 듀얼 인-라인 메모리 모듈(NVDIMM)을 포함할 수 있다.
메모리 시스템 제어기(115)(이하, "제어기"라고 함)는 메모리 구성요소(112A 내지 112N)와 통신하여 동작, 가령, 메모리 구성요소(112A 내지 112N)에서의 데이터 읽기, 데이터 쓰기, 또는 데이터 소거 및 그 밖의 다른 이러한 동작을 수행할 수 있다. 제어기(115)는 하나 이상의 집적 회로 및/또는 이산 구성요소, 버퍼 메모리, 또는 이들의 조합과 같은 하드웨어를 포함할 수 있다. 제어기(115)는 마이크로 제어기, 특수 목적 논리 회로(예를 들어, FPGA(field programmable gate array), ASIC(application specific integrated circuit) 등), 또는 그 밖의 다른 적절한 프로세서 일 수 있다. 제어기(115)는 로컬 메모리(119)에 저장된 명령을 실행하도록 구성된 프로세서(처리 디바이스)(117)를 포함할 수 있다. 도시된 예에서, 제어기(115)의 로컬 메모리(119)는 메모리 서브-시스템(110)과 호스트 시스템(120) 간 통신을 핸들링하는 것을 포함하는 메모리 서브-시스템(110)의 동작을 제어하는 다양한 프로세스, 동작, 논리 흐름, 및 루틴을 수행하기 위한 명령을 저장하도록 구성된 내장형 메모리를 포함한다. 일부 실시예에서, 로컬 메모리(119)는 메모리 포인터, 인출된 데이터 등을 저장하는 메모리 레지스터를 포함할 수 있다. 로컬 메모리(119)는 또한 마이크로-코드를 저장하기 위한 리드-온리 메모리(ROM)를 포함할 수 있다. 도 1의 예시적인 메모리 서브-시스템(110)이 제어기(115)를 포함하는 것으로 도시되었지만, 본 개시 내용의 또 다른 실시예에서, 메모리 서브-시스템(110)은 제어기(115)를 포함하지 않을 수 있고, 대신, (가령, 외부 호스트 또는 메모리 서브-시스템과 분리된 프로세서 또는 제어기에 의해 제공되는) 외부 제어를 의존할 수 있다.
일반적으로, 제어기(115)는 호스트 시스템(120)으로부터 커맨드 또는 동작을 수신할 수 있고, 커맨드 또는 동작을 명령 또는 적절한 커맨드로 변환하여 메모리 구성요소(112A 내지 112N)로의 원하는 액세스를 달성할 수 있다. 제어기(115)는 그 밖의 다른 동작, 가령, 웨어 레벨링 동작, 가비지 수집 동작, 에러 검출 및 에러-수정 코드(ECC) 동작, 암호화 동작, 캐싱 동작, 및 논리 블록 어드레스와 메모리 구성요소(112A 내지 112N)와 연관된 물리 블록 어드레스 간 어드레스 변환을 수행할 수 있다. 제어기(115)는 물리적 호스트 인터페이스를 통해 호스트 시스템(120)과 통신하기 위한 호스트 인터페이스 회로를 더 포함할 수 있다. 호스트 인터페이스 회로는 호스트 시스템으로부터 수신된 커맨드를 메모리 구성요소(112A 내지 112N)에 액세스하기 위한 커맨드 명령으로 변환할 수 있을 뿐만 아니라 메모리 구성요소(112A 내지 112N)와 연관된 응답을 호스트 시스템(120)에 대한 정보로 변환할 수 있다.
메모리 서브-시스템(110)은 또한 도시되지 않은 추가 회로 또는 구성요소를 포함할 수 있다. 일부 실시예에서, 메모리 서브-시스템(110)은 제어기(115)로부터 어드레스를 수신하고 상기 어드레스를 디코딩하여 메모리 구성요소(112A 내지 112N)를 액세스할 수 있는 캐시 또는 버퍼(가령, DRAM) 및 어드레스 회로(가령, 로우 디코더(row decoder) 및 컬럼 디코더(column decoder))를 포함할 수 있다.
호스트 시스템(120)으로부터의 커맨드는 휘발성 메모리 구성요소인 메모리 구성요소(112A 내지 112N)로의 결정적 커맨드 및 비-휘발성 메모리 구성요소인 메모리 구성요소(112A 내지 112N)로의 비-결정적 커맨드를 포함할 수 있다. 결정적 커맨드는 예를 들어, 휘발성 메모리 구성요소로의 로우 활성화(row activation )(ACT), 읽기 커맨드(READ) 및 쓰기 커맨드(WRITE)일 수 있다. 비-결정적 커맨드는 예를 들어, NVDIMM-P 커맨드, 가령, 읽기 커맨드(XREAD), 쓰기 커맨드(XWRITE), 중간 응답(RSP_N), 더미 읽기 커맨드, 더미 읽기 커맨드에 대한 응답, 전송 커맨드 등일 수 있다.
메모리 서브-시스템(110)은 호스트 시스템(120)으로부터 수신된 비-결정적 커맨드를 지원하는 데 사용될 수 있는 커맨드 제어기(113)를 포함한다. 일부 실시예에서, 제어기(115)는 커맨드 제어기(113)의 적어도 일부를 포함한다. 예를 들어, 제어기(115)는 본 명세서에 기재된 동작을 수행하기 위해 로컬 메모리(119)에 저장된 명령을 실행하도록 구성된 프로세서(117)(처리 디바이스)를 포함할 수 있다. 일부 실시예에서, 커맨드 제어기(113)는 호스트 시스템(110), 애플리케이션 또는 운영 체제의 일부이다.
커맨드 제어기(113)는 메모리 서브-시스템(110)의 메모리 구성요소(112A 내지 112N)로의 비-결정적 커맨드에 대한 지원을 가능하게 하기 위해 제어기(115)의 커맨드 큐 및 스케줄링 로직에 대한 확장을 제공한다. 메모리 구성요소(112A 내지 112N)는 하나 이상의 비-휘발성 메모리 구성요소 및 하나 이상의 휘발성 메모리 구성요소를 포함한다. 하나의 비-휘발성 메모리 구성요소, 가령, NVDIMM가 채널의 하나의 랭크에 위치하며 하나 이상의 휘발성 메모리 구성요소 가령, DRAM이 동일한 채널의 다른 랭크 내에 위치한다. 커맨드 제어기(113)는 채널의 각각의 랭크에 대한 비-결정적 전송 큐, 채널의 각각의 랭크에 대한 더미 읽기 미결( "DRO") 레지스터, 채널의 각각의 랭크에 대한 쓰기 크레딧 레지스터, 및 채널의 각각의 랭크에 대한 비-결정적 읽기 큐를 포함할 수 있다. 하나의 실시예에서, 전송 큐는 비-결정적 커맨드에 대한 중간 응답, 전송 커맨드, 및 비순차적 비-결정적 읽기 응답을 핸들링하는 것을 가능하게 하도록 채널의 각각의 랭크에 대해 제공된다. 하나의 실시예에서, DRO 레지스터 및 쓰기 크레딧 레지스터는 더미 읽기 커맨드의 적절한 전송을 보장하고 쓰기 버퍼 오버플로우를 방지하기 위해 채널의 각각의 랭크에 대해 제공된다. 이들 구조를 사용하여, 커맨드 제어기(113)는 휘발성인 메모리 구성요소(112A 내지 112N)로의 결정적 커맨드와 비휘발성인 메모리 구성요소(112A 내지 112N)로의 비순차적 응답을 갖는 비-결정적 커맨드의 커맨드 큐 내 인터리빙을 가능하게 한다. 특성 구성요소(113)의 동작에 관한 추가 세부사항이 이하에서 기재된다.
도 2는 본 개시 내용의 일부 실시예에 따른 메모리 서브-시스템에서 비-결정적 읽기 커맨드를 지원하기 위한 예시적 방법(200)의 흐름도이다. 방법(200)은 하드웨어(예를 들어, 처리 디바이스, 회로, 전용 로직, 프로그램 가능 로직, 마이크로코드, 디바이스의 하드웨어, 집적 회로 등), 소프트웨어(가령, 처리 디바이스 상에서 실행되는 명령), 또는 이들의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행될 수 있다. 일부 실시예에서, 방법(200)은 도 1의 커맨드 제어기(113)에 의해 수행된다. 특정 시퀀스 또는 순서로 표시되지만, 달리 특정되지 않는 한, 프로세스의 순서는 수정될 수 있다. 따라서, 실시예는 단지 예시로서만 이해되어야 하며, 도시된 프로세스는 상이한 순서로 수행될 수 있고, 일부 프로세스는 병렬로 수행될 수 있다. 추가로, 하나 이상의 프로세스는 다양한 실시예에서 생략될 수 있다. 따라서 모든 실시예에서 모든 프로세스가 필요한 것은 아니다. 그 밖의 다른 프로세스 흐름도 가능하다.
동작(210)에서, 처리 디바이스는 커맨드 큐로부터 발행될 제1 비-결정적 읽기 커맨드를 선택한다. 커맨드 큐는 제1 비-결정적 읽기 커맨드 및 제2 비-결정적 읽기 커맨드를 포함하는 복수의 비-결정적 읽기 커맨드를 포함할 수 있다. 제2 비-결정적 읽기 커맨드는 대기 상태일 수 있다.
제1 비-결정적 읽기 커맨드가 선택되면, 동작(220)에서, 처리 디바이스는 제1 비-결정적 읽기 커맨드를 대기 상태로 둔다. 이 스테이지에서, 제1 및 제2 비-결정적 읽기 커맨드 모두가 동시에 대기 상태에 있다. 대기 상태인 제1 및 제2 비-결정적 읽기 커맨드는 또한 미결 커맨드인 것으로 지칭된다.
커맨드 큐는 커맨드 큐 내에서 인터리빙되는 결정적 커맨드 및 비-결정적 커맨드를 포함한다. 하나의 실시예에서, 비-결정적 커맨드에 대한 응답은 비순차적으로 수신된다. 비-결정적 명령은 예를 들어 NVDIMM-P 커맨드일 수 있다. 이 예에서, 비-결정적 읽기 커맨드는 XREAD 커맨드이고 제1 중간 응답은 RSP_N 커맨드이다. 커맨드 큐는 또한 동시에 미결 및 대기 상태에 있는 하나 이상의 비-결정적 읽기 커맨드, 가령, 제1 비-결정적 읽기 커맨드를 포함할 수 있다. 도착 순서를 유지하기 위해, 대기 상태에 있는 비-결정적 읽기 커맨드는 커맨드 큐에 남아 있지만, 처리 디바이스는 더 이상 대기 상태의 비-결정적 읽기 커맨드를 실행하도록 선택할 수 없다. 비-결정적 커맨드에 대한 대기 상태는 휘발성 메모리 구성요소에 대한 활성화 커맨드와 유사하다.
동작(230)에서, 처리 디바이스는 메모리 구성요소(112A 내지 112N)에 포함된 비-휘발성 메모리 구성요소로부터 제1 중간 응답을 수신한다. 제1 중간 응답은 대기 상태의 비-결정적 읽기 커맨드 중 하나와 연관된 데이터가 사용 가능하거나 하나의 비-휘발성 메모리 구성요소로부터 전송될 준비가 되었음을 나타낸다. 하나의 실시예에서, 중간 응답(예를 들어, NVDIMM-P 프로토콜의 RSP_N)에 의해, 동일한 랭크로 발행된 비-결정적 읽기 커맨드의 동작이 이들 비-결정적 읽기 커맨드에 대한 비순차적 응답을 반환할 수 있다. 데이터 버스 충돌을 방지하기 위해, 처리 디바이스는 개별 버스 상의 각각의 비-결정적 읽기 커맨드에 대한 중간 응답을 수신한다. 처리 디바이스가 제1 중간 응답을 수신하고 동일한 랭크로의 다수의 미결 비-결정적 읽기 커맨드가 존재하는 경우 처리 디바이스는 미결 비-결정적 읽기 커맨드 중 어느 것의 데이터가 전송될 준비가 되어 있는지를 알지 못한다.
동작(240)에서, 처리 디바이스는 제1 중간 응답이 수신될 때 제1 전송 커맨드를 전송 큐로 삽입한다. 하나의 실시예에서, 처리 디바이스는 제1 중간 응답과 연관된 랭크의 전송 큐로 제1 전송 커맨드를 삽입한다. 이 실시예에서, 제1 중간 응답과 연관된 랭크의 전송 큐로 삽입된 제1 전송 커맨드는 커맨드 큐 내 커맨드의 순서를 변경하지 않고 제1 전송 커맨드가 이용 가능하게 됨을 보장한다. 하나의 실시예에서, 동작(230) 후에, 처리 디바이스는 구현되는 선택 정책에 기초하여 커맨드 큐로부터 임의의 결정적 커맨드를 선택할 수 있다.
하나의 실시예에서, 처리 디바이스는 커맨드 큐에 포함된 제1 결정적 커맨드를 발행되도록 선택한다. 제1 결정적 커맨드는 로우 활성화(ACT), 읽기 커맨드(READ), 또는 쓰기 커맨드(WRITE)일 수 있다. 제1 결정적 커맨드가 로우 활성화(ACT)인 때, 제1 결정적 커맨드를 선택하면, 처리 디바이스는 제1 결정적 커맨드를 대기 상태로 두고, 제1 결정적 커맨드가 완료될 때, 처리 디바이스는 커맨드 큐로부터 제1 결정적 커맨드를 삭제한다.
제1 결정적 커맨드가 읽기 커맨드(READ) 또는 쓰기 커맨드(WRITE)인 때, 제1 결정적 커맨드를 선택하면, 커맨드 큐로부터 제1 결정적 커맨드가 삭제된다.
동작(250)에서, 처리 디바이스는 선입 선출(FIFO: first-in, first out) 순서로 전송 큐의 내 커맨드를 실행한다. 하나의 실시예에서, 처리 디바이스는 전송 큐로부터 제1 전송 큐를 발행되도록 선택하고 전송 큐로부터 삭제한다. 전송 큐는 동시에 미결 상태인 하나 이상의 전송 커맨드, 가령, 제1 전송 커맨드를 포함할 수 있다. 전송 큐 내 하나 이상의 전송 커맨드는 선택 정책에 기초하는 우선순위를 갖고 서비스되도록 스케줄링된다. 채널의 각각의 랭크에 대한 전송 큐는 전송 큐 내 선입선출(FIFO) 순서에 기초하여 서비스될 수 있다. 하나의 실시예에서, 전송 커맨드는 전송될 준비가 된 비-결정적 읽기 커맨드에 대응하는 데이터를 전송하도록 비-휘발성 메모리 구성요소에 지시한다.
제1 전송 커맨드에 대한 응답을 수신하면, 동작(260)에서, 처리 디바이스는 제1 전송 커맨드에 대한 응답이 제1 결정적 읽기 커맨드와 연관된 데이터를 포함한다고 결정하며 커맨드 큐로부터 제1 결정적 읽기 커맨드를 삭제한다. 하나의 실시예에서, 응답은 대응하는 비-결정적 읽기 커맨드를 나타낸다. 즉, 응답은 자신과 연관된 미결 비-결정적 읽기 커맨드를 식별한다. 따라서 동일한 랭크로의 미결 비-결정적 읽기 커맨드가 다수 개 있는 경우, 처리 디바이스는 처리 디바이스가 발행된 전송 커맨드에 대한 응답을 수신하면 미결 비-결정적 읽기 커맨드 중 어느 것이 커맨드 큐로부터 은퇴될 수 있는지만 안다.
하나의 실시예에서, 인터리빙된 결정적 커맨드와 비 순차적 응답을 갖는 비-결정적 커맨드를 포함하는 커맨드 큐를 사용하여, 처리 디바이스는 휘발성 메모리 구성요소(가령, DRAM)와 연관된 랭크로의 결정적 커맨드의 발행을 방해하지 않고, 비순차적 응답을 갖는 비-결정적 커맨드를 지원할 수 있다. 하나의 실시예에서, 처리 디바이스는 방법(200) 내의 임의의 동작 이전 또는 이후에 결정적 커맨드를 선택하고 발행할 수 있다.
도 3은 본 개시 내용의 일부 실시예에 따라, 커맨드 제어기가 비-결정적 읽기 커맨드(XREAD)를 포함하는, 커맨드 큐 내 커맨드를 지원하는 예시이다.
도 3에서 도시된 바와 같이, 비-결정적 커맨드(예를 들어, XREAD 및 SEND 커맨드)는 이 실시예에서 커맨드 큐의 결정적 커맨드(예를 들어, DRAM으로의 ACT 및 WRITE)과 인터리빙된다.
제2 시간 스텝(예를 들어, 제2 컬럼)에서, 커맨드 제어기는 발행되도록 XREAD 1을 선택하고 이를 대기 상태로 둔다. 제3 시간 스텝(가령, 제3 컬럼)에서, 커맨드 제어기는 발행되도록 XREAD 0을 선택하고 대기 상태로 둔다. 대기 상태의 커맨드는 미결(outstanding)이라고도 지칭된다.
이 예에서, XREAD 1 및 XREAD 0 모두 커맨드 큐에서 동시에 대기 상태이다. 커맨드를 대기 상태로 설정함으로써, 커맨드 제어기는 이들 커맨드를 발행되도록 선택하지 않는 것을 알 것이다. 그러나 커맨드 제어기는 미래 커맨드의 스케줄링을 위해 커맨드의 도착 순서를 유지하기 위해 이들 커맨드를 큐에 남겨 둔다.
제4 시간 스텝(예를 들어, 제4 컬럼)에서, 커맨드 제어기는 비-휘발성 메모리 구성요소(예를 들어, NVDIMM-P 디바이스) 중 적어도 하나로부터 중간 응답(RSP_N 0)을 수신한다. 도 3에서, 표기법 RSP_N 0은 이 중간 응답이 XREAD 0에 대응함을 나타내지 않고, 오히려 이는 커맨드 제어기에 의해 수신된 제1 중간 응답(가령, 순서 위치 0)임을 나타낸다.
이 시점(즉, 제4 시간 스텝)에서, 중간 응답을 전송하는 NVDIMM-P 디바이스는 대기 상태에 있는 XREAD 중 하나(가령, XREAD 0 또는 XREAD 1)에 대해 데이터가 사용 가능함을 가리키지만, 이 중간 응답(가령, RSP_N 0)을 수신하는 커맨드 제어기는 XREAD들 중 무엇이 대기 상태인지를 나타내지 않는다. 중간 응답(RSP_N 0)을 수신하면, 커맨드 제어기는 SEND 커맨드를 SEND 큐로 푸시한다.
이 예에서, 그 후 커맨드 제어기는 ACT 0을 휘발성 구성요소(가령, DRAM 디바이스)로 발행하고 그 결정적 커맨드(ACT 0)을 제5 시간 스텝(가령, 제5 컬럼)에서 대기 상태로 둔다. 이 예에서, 이 시점(가령, 제5 시간 스텝)에서 SEND 커맨드가 커맨드 큐 내에 있더라도 커맨드 선택 로직은 계류 중인 SEND 커맨드 전에 ACT 0이 선택되어야 한다고 결정한다. 하나의 실시예에서, 커맨드 제어기는 구현되는 선택 정책에 기초하여 이 결정적 커맨드(ACT 0)을 선택한다.
다음으로, 제6 시간 스텝에서 커맨드 제어기는 비-휘발성 메모리 구성요소(가령, NVDIMM-P 디바이스)로부터 제2 중간 응답(가령, RSP_N 1)을 수신하여 데이터가 대기 상태인 또 다른 XREAD 커맨드에 대해 사용 가능함을 나타낸다. 대기 상태인 두 개의 XREAD 커맨드가 있고 수신된 두 개의 중간 응답이 있기 때문에 데이터는 대기 상태에 있는 두 개의 XREAD 커맨드 모두에 대해 준비된다.
제7 시간 스텝에서, 커맨드 제어기는 결정적 커맨드(ACT 1)을 휘발성 메모리 구성요소(예를 들어, DRAM 디바이스)로 발행하고 이 결정적 커맨드를 대기 상태로 둔다. 하나의 실시예에서, 커맨드 제어기는 구현되는 선택 정책에 기초하여 이 결정적 커맨드(ACT 1)를 선택한다.
다음 시간 스텝에서, 커맨드 제어기는 이용 가능한 SEND 커맨드를 선택하고 이를 발행하고 SEND 큐로부터 삭제한다. 이 예에서, SEND 커맨드가 진행중인 동안 ACT 1이 완료되고 대응하는 큐 엔트리(ACT 1)가 컬럼 커맨드 READ 3로 변환된다. 즉, 대기 상태의 ACT 1이 커맨드 큐로부터 삭제되고 새로운 커맨드(가령, 결정적 커맨드 READ 3)로 대체된다.
다음 시간 스텝에서, 커맨드 제어기는 발행될 비-결정적 읽기 커맨드(XREAD 2)를 선택하고 즉시 중간 응답(RSP_N 2)을 수신하며, 이 시점에서, 커맨드 제어기는 또 다른 SEND 커맨드를 SEND 큐에 삽입한다.
그런 다음 컬럼 커맨드 XWRITE 1이 발행되고, 그 후 XREAD 0에 대한 응답인 SEND 커맨드에 대한 응답이 수신된다(예를 들어, XREAD 0 응답). 도 3에 도시된 바와 같이, XREAD 1 커맨드 이후에 XREAD 0 커맨드가 발행되지만, XREAD 0에 대응하는 데이터가 XREAD 1의 데이터 이전에 반환되었다.
그런 다음 커맨드 제어기는 XREAD 0를 커맨드 큐로부터 삭제하는데, 왜냐하면 커맨드가 서비스 완료되기 때문이다. 도 3에 도시된 최종 시간 스텝에서, 커맨드 제어기는 발행될 SEND 커맨드를 선택하고 SEND 큐로부터 삭제한다.
도 4는 본 개시 내용의 일부 실시예에 따른, 메모리 서브-시스템에서 비-결정적 쓰기 커맨드를 지원하기 위한 예시적인 방법(400)의 흐름도이다. 방법(400)은 하드웨어(예를 들어, 처리 디바이스, 회로, 전용 로직, 프로그램 가능 로직, 마이크로코드, 디바이스의 하드웨어, 집적 회로 등), 소프트웨어(가령, 처리 디바이스 상에서 실행되는 명령), 또는 이들의 조합을 포함할 수 있는 프로세싱 로직에 의해 수행될 수 있다. 일부 실시예에서, 방법(400)은 도 1의 커맨드 제어기(113)에 의해 수행된다. 특정 시퀀스 또는 순서로 표시되지만, 달리 특정되지 않는 한, 프로세스의 순서는 수정될 수 있다. 따라서, 실시예는 단지 예시로서만 이해되어야 하며, 도시된 프로세스는 상이한 순서로 수행될 수 있고, 일부 프로세스는 병렬로 수행될 수 있다. 추가로, 하나 이상의 프로세스는 다양한 실시예에서 생략될 수 있다. 따라서 모든 실시예에서 모든 프로세스가 필요한 것은 아니다. 그 밖의 다른 프로세스 흐름도 가능하다. 하나의 실시예에서, 도 2의 방법(200)과 도 4의 방법(400)이 또한 조합될 수 있다.
동작(410)에서, 처리 디바이스는 커맨드 큐에서 제1 비-결정적 쓰기 커맨드를 검출한다. 제1 비-결정적 쓰기 커맨드는 호스트 시스템(120)으로부터 수신된 비-결정적 커맨드다. 제1 비-결정적 쓰기 커맨드는 NVDIMM-P XWRITE 커맨드일 수 있다.
동작(415)에서, 처리 디바이스는 쓰기 크레딧 레지스터에서 이용 가능한 쓰기 크레딧이 존재하는지 여부를 결정한다. 하나의 실시예에서, 평가되는 쓰기 크레딧 레지스터는 제1 비-결정적 쓰기 커맨드에 대응하는 랭크의 쓰기 크레딧 레지스터이다.
비-결정적 쓰기 커맨드와 연관된 데이터가 비-휘발성 메모리 구성요소로 커밋(commit)되는 데 일부 비-결정적 시간이 걸리기 때문에 쓰기 크레딧이 한 번에 제한된 수의 비-결정적 쓰기 커맨드가 버퍼링됨을 보장한다. 처리 디바이스가 비-결정적 쓰기 커맨드와 연관된 데이터를 보유하는 버퍼를 오버런하는 것을 막기 위해, 처리 디바이스에 이용 가능한 버퍼 공간을 나타내는 쓰기 크레딧 수가 제공된다. 예를 들어, 쓰기 크레딧 수가 0에 도달하면 처리 디바이스는 쓰기 크레딧 수가 증가할 때까지 더 이상 비-결정적 쓰기 커맨드를 실행할 수 없다.
처리 디바이스가 동작(415)에서 쓰기 크레딧이 이용 가능하다고 결정하는 경우, 동작(420)에서 처리 디바이스는 제1 비-결정적 쓰기 커맨드를 발행한다. 동작(425)에서, 처리 디바이스는 쓰기 크레딧 레지스터를 감분시킨다. 예를 들어, 처리 디바이스는 쓰기 크레딧 레지스터 내 쓰기 크레딧 수를 1만큼 감소시킬 수 있다.
처리 디바이스가 동작(415)에서 쓰기 크레딧이 이용 가능하지 않다고 결정하는 경우, 처리 디바이스는 동작(430)에서 임의의 비-결정적 읽기 커맨드가 커맨드 큐 내에 있는지 여부를 결정한다. 하나의 실시예에서, 처리 디바이스는 커맨드 큐가 동작(410)에서 검출된 비-결정적 쓰기 커맨드와 동일한 랭크의 임의의 비-결정적 읽기 커맨드를 포함하는지 여부를 결정한다.
처리 디바이스가 동작(430)에서 커맨드 큐에 비-결정적 읽기 커맨드가 있다고 결정하는 경우, 처리 디바이스는 동작(435)에서 더미 읽기 커맨드(dummy read command)를 발행하지 않는다.
처리 디바이스가 어떠한 쓰기 크레딧도 이용 가능하지 않다고 결정할 때, 처리 디바이스는 이전에 전송된 쓰기 데이터가 비-휘발성 메모리 구성요소로 커밋되었고 추가 쓰기 크레딧이 이용 가능하다는 통지를 수신하기 위한 수단을 필요로 한다. 하나의 실시예에서, 각각의 비-결정적 읽기 응답이 수신되면, 처리 디바이스는 쓰기 크레딧 레지스터를 설정하여 마지막 비-결정적 읽기 응답이 수신된 이후로 쓰기 크레딧의 수가 이용 가능해졌음을 나타낸다. 따라서, 동작(435)에서, 처리 디바이스는 이 시점에서 더미 읽기 커맨드를 발행하지 않는데, 왜냐하면, 커맨드 큐 내 동일한 랭크내 비-결정적 읽기 커맨드에 대한 응답과 함께 쓰기 크레딧 레지스터의 업데이트가 반환될 것이기 때문이다. 즉, 처리 디바이스는 쓰기 크레딧 레지스터에 대한 업데이트를 얻기 위해 더미 읽기 커맨드를 발행할 필요가 없다.
처리 디바이스가 동작(430)에서 어떠한 비-결정적 읽기 커맨드가 커맨드 큐 내에 있음을 결정하는 경우, 동작(440)에서, 처리 디바이스는 미결인 더미 읽기 커맨드가 존재하는지 여부를 결정한다. 하나의 실시예에서, 처리 디바이스는 동작(410)에서 검출된 비-결정적 쓰기 커맨드와 동일한 랭크의 더미 읽기 커맨드가 있는지 여부를 결정한다.
처리 디바이스는 이용 가능한 쓰기 크레딧의 수를 나타내는 더미 읽기 커맨드에 대한 응답을 수신하기 위해 비-휘발성 메모리 구성요소에 더미 읽기 커맨드를 발행한다. 하나의 실시예에서, 처리 디바이스는 동일한 랭크로 한 번에 둘 이상의 더미 읽기 커맨드를 발행하지 않는다. 처리 디바이스가 동작(440)에서 미결인 더미 읽기 커맨드가 존재함을 결정하는 경우, 동작(435)에서 처리 디바이스는 더미 읽기 커맨드를 발행하지 않는다.
처리 디바이스가 동작(440)에서 미결인 어떠한 더미 읽기 커맨드도 없음을 결정하는 경우, 동작(445)에서, 처리 디바이스는 더미 읽기 커맨드를 발행한다. 따라서, 동작(445)에서 처리 디바이스는 (i) 어떠한 쓰기 크레딧도 쓰기 크레딧 레지스터에서 이용 가능하지 않고, (ii) 어떠한 비-결정적 읽기 커맨드도 커맨드 큐 내에 있지 않으며, (iii) 어떠한 더미 읽기 커맨드도 미결이 아닌 때, 더미 읽기 커맨드를 발행한다.하나의 실시예에서, 발행된 더미 읽기 커맨드가 동작(410)에서 검출된 비-결정적 쓰기 커맨드와 동일한 랭크를 가진다. 하나의 실시예에서, 발행된 더미 읽기 커맨드는 도 2에서 논의된 비-결정적 읽기 커맨드와 유사하게 서비스된다.
동작(450)에서, 처리 디바이스는 더미 읽기 커맨드가 미결임을 나타내기 위해 더미 읽기 미결("DRO") 레지스터를 설정한다. 하나의 실시예에서, 처리 디바이스는 동작(445)에서 발행된 더미 읽기 커맨드에 대응하는 랭크의 DRO 레지스터를 설정한다.더미 읽기 커맨드가 미결임을 나타내도록 설정된 DRO 레지스터는 채널의 상기 랭크로 또 다른 더미 읽기 커맨드를 발행하지 말라는 처리 디바이스로의 지시자 또는 리마인더로서 역할 한다.
동작(455)에서, 처리 디바이스는 더미 읽기 커맨드와 관련된 데이터가 이용 가능함을 나타내는 제1 중간 응답을 비-휘발성 메모리 구성요소로부터 수신한다. 앞서 도 2에서 언급된 바와 같이, 제1 중간 응답이 이에 대응하는 미결 비-결정적 읽기 커맨드가 무엇인지를 나타내지 않더라도, 동작(455)에서 더미 읽기 커맨드가 아닌 다른 어떠한 미결 비-결정적 읽기 커맨드도 존재하지 않는다. 따라서, 처리 디바이스는 제1 중간 응답이 더미 읽기 커맨드와 연관된다고 결정한다. 제1 중간 응답이 더미 읽기 커맨드와 관련된 데이터가 이용 가능함을 나타내지만, 아래에서 논의되는 바와 같이 더미 읽기 커맨드에 대한 응답이 어떠한 데이터도 포함하지 않을 수 있다. 따라서, 비-휘발성 메모리 구성요소로부터의 제1 중간 응답은 더미 읽기 커맨드와 연관된 응답이 이용 가능함을 나타낼 수 있다.
동작(460)에서, 처리 디바이스는 제1 중간 응답이 수신될 때 제1 전송 커맨드를 전송 큐에 삽입한다. 도 2에서와 같이, 커맨드 큐 내 커맨드의 순서를 변경하지 않고 제1 전송 커맨드가 이용 가능하게 됨을 보장하기 위해 제1 전송 커맨드는 제1 중간 응답과 연관된 랭크의 전송 큐로 삽입될 수 있다. 하나의 실시예에서, 동작(460) 이후에, 처리 디바이스는 구현되는 선택 정책에 기초하여 커맨드 큐로부터 임의의 결정적 커맨드를 선택할 수 있다.
동작(465)에서, 처리 디바이스는 선입 선출(FIFO) 순서로 전송 큐에서 커맨드를 실행한다. 하나의 실시예에서, 처리 디바이스는 전송 큐로부터 제1 전송 큐를 발행되도록 선택하고 전송 큐로부터 삭제한다. 전송 큐는 동시에 미결 상태인 하나 이상의 전송 커맨드, 가령, 제1 전송 커맨드를 포함할 수 있다. 전송 큐 내 하나 이상의 전송 커맨드는 선택 정책에 기초하는 우선순위를 갖고 서비스되도록 스케줄링된다. 채널의 각각의 랭크에 대한 전송 큐는 전송 큐 내 선입선출(FIFO) 순서에 기초하여 서비스될 수 있다. 하나의 실시예에서, 전송 커맨드는 전송될 준비가 된 비-결정적 읽기 커맨드에 대응하는 데이터를 전송하도록 비-휘발성 메모리 구성요소에 지시한다.
동작(470)에서, 처리 디바이스는 더미 읽기 커맨드에 대한 응답을 수신한다. 더미 읽기 커맨드에 대한 응답은 하나의 쓰기 크레딧이 이용 가능해 졌음을 가리킬 수 있다. 더미 읽기 커맨드에 대한 응답은 또한 더미 읽기 커맨드와의 연관을 나타내며 데이터를 포함하지 않는다. 이 실시예에서, 더미 읽기 커맨드에 응답하는 비-휘발성 메모리 구성요소는 최종 응답이 비-휘발성 메모리 구성요소로부터 전송될 때 데이터 버스 상에 어떠한 데이터도 배치하지 않는다.
동작(475)에서, 처리 디바이스는 이용 가능한 쓰기 크레딧의 수를 증가시킴으로써 쓰기 크레딧 레지스터를 업데이트한다. 하나의 실시예에서, 처리 디바이스는 이용 가능한 쓰기 크레딧의 수를 1만큼 증가시킨다. 동작(480)에서, 처리 디바이스는 어떠한 더미 읽기 커맨드도 미결이 아님을 나타내도록 DRO 레지스터를 설정한다.
도 5는 본 개시 내용의 일부 실시예에 따르는, 커맨드 제어기가 비-결정적 쓰기 커맨드(XWRITE)를 포함하는, 커맨드 큐 내 커맨드를 지원하는 예시이다. 도 5에서, 실행 시작 시(가령, 제1 컬럼에서) 커맨드 제어기는 하나의 쓰기 크레딧을 가진다. 커맨드 제어기는 제2 시간 스텝에서 제1 비-결정적 쓰기 커맨드(XWRITE 0)를 발행하고 쓰기 크레딧 레지스터를 감분시킨다.
이 예에서, 큐에 또 다른 비-결정적 쓰기 커맨드(XWRITE 1)가 존재하더라도, 커맨드 큐 내 동일한 랭크로의 비-결정적 읽기 커맨드(XREAD 0)가 존재하기 때문에, 커맨드 제어기는 이 시점에서 더미 읽기를 스케줄링하지 않는다. 따라서 쓰기 카운터에 대한 업데이트가 이 비-결정적 읽기 커맨드(XREAD 0)에 대한 응답과 함께 반환되므로, 커맨드 제어기는 쓰기 카운터에 대한 업데이트를 얻기 위해 더미 읽기를 발행할 필요가 없다. 다음 시간 스텝(가령, 제4 컬럼)에서 중간 응답(가령, RSP_N 0)이 비-휘발성 메모리 구성요소(가령, NVDIMM-P 디바이스)로부터 수신되므로 커맨드 제어기는 SEND 커맨드를 SEND에 삽입한다.
제5 시간 스텝에서, 커맨드 제어기는 결정적 커맨드(ACT 1)을 휘발성 메모리 구성요소(예를 들어, DRAM 디바이스)에 발행한다. 하나의 실시예에서, 커맨드 제어기는 구현되는 선택 정책에 기초하여 이 결정적 커맨드(ACT 1)를 선택한다.
제6 시간 스텝에서, 커맨드 제어기는 큐잉된 SEND 커맨드를 발행하고 SEND 큐로부터 SEND 커맨드를 삭제한다. 제7 시간 스텝에서, 커맨드 제어기는 XREAD 0에 대한 응답을 수신하고, 여전히 사용 가능한 쓰기 크레딧이 없음을 나타낸다. 이 시점에서 커맨드 제어기는 쓰기 크레딧에 대한 업데이트를 얻기 위해 더미 읽기를 스케줄링할 필요가 있음 인지한다. 따라서, 8 시간 스텝에서, 커맨드 제어기는 더미 읽기를 발행하고 더미 읽기 미결(DRO) 레지스터를 참(true)으로 설정한다. 제9 시간 스텝에서, 중간 응답(가령, RSP_N 1)이 반환된다. 커맨드 제어기는 제10 시간 스텝에서 SEND 커맨드를 SEND 큐로 삽입한다.
다음 시간 스텝에서, 커맨드 제어기는 ACT 1이 완료되었다고 결정하고 커맨드 큐로부터 완료된 ACT 1 커맨드를 삭제하고 커맨드 큐에서 새로운 엔트리를 수신한다. 이 예에서 ACT 1 커맨드는 결정적 커맨드인 컬럼 커맨드(READ 3)로 변환된다. 다음 시간 스텝에서 커맨드 제어기는 발행될 SEND 1을 선택하고 SEND 큐로부터 SEND 1을 삭제한다. 제12 시간 스텝에서, 커맨드 제어기는 휘발성 메모리 구성요소(가령, DRAM 디바이스)로의 컬럼 커맨드인 결정적 읽기 커맨드(READ 1)를 선택 및 발행한다. 하나의 실시예에서, 커맨드 제어기는 구현되는 선택 정책에 기초하여 이 결정적 커맨드(READ 1)을 선택한다. 그런 다음 하나의 쓰기 크레딧이 이용 가능해졌음을 나타내는 더미 읽기 응답이 반환된다. 커맨드 제어기는 해당 랭크에 대한 쓰기 크레딧(WC) 레지스터를 업데이트하여 XWRITE 1을 발행 가능하게 만든다. 도 5의 마지막 시간 스텝에서, 커맨드 제어기는 나타난 마지막 시간 스텝에서 XWRITE 1을 발행한다.
도 6은 기계로 하여금 본 명세서에 기재된 방법 중 임의의 하나 이상을 수행하게 하는 명령의 세트가 실행될 수 있는 컴퓨터 시스템(600)의 예시적 기계를 도시한다. 일부 실시예에서, 컴퓨터 시스템(600)은 메모리 서브-시스템(예를 들어, 도 1의 메모리 서브-시스템(110))을 포함하거나, 이에 연결되거나, 이를 이용하는 호스트 시스템(예를 들어, 도 1의 호스트 시스템(120))에 대응하거나, (가령, 도 1의 커맨드 제어기(113)에 대응하는 동작을 수행하도록 운영 체제를 실행하기 위해) 제어기의 동작을 수행하는 데 사용될 수 있다. 대안적인 실시예에서, 기계는 LAN, 인트라넷, 엑스트라 넷 및/또는 인터넷 내 다른 기계에 연결(예를 들어, 네트워킹)될 수 있다. 기계는 클라이언트-서버 네트워크 환경의 서버 또는 클라이언트 기계의 자격으로, 피어-투-피어(또는 분산) 네트워크 환경 내 피어 기계로서, 또는 클라우드 컴퓨팅 인프라구조 또는 환경 내 서버 또는 클라이언트 기계로서 동작할 수 있다.
기계는 개인용 컴퓨터(PC), 태블릿 PC, 셋-톱 박스(STB), PDA(Personal Digital Assistant), 휴대폰, 웹 기기, 서버, 네트워크 라우터, 스위치 또는 브리지, 또는 해당 기계가 취할 조치를 특정하는 일련의 명령을 (순차적으로 또는 그 밖의 다른 방식으로) 실행할 수 있는 임의의 기계일 수 있다. 또한, 단일 기계가 예시되어 있지만, "기계"라는 용어는 본 명세서에서 논의된 방법론 중 임의의 하나 이상을 수행하기 위해 명령의 세트(또는 다수의 세트)를 개별적으로 또는 공동으로 실행하는 임의의 기계 집합을 포함하는 것으로 간주되어야 한다.
예시적인 컴퓨터 시스템(600)은 버스(630)를 통해 서로 통신하는 처리 디바이스(602), 메인 메모리(604)(예를 들어, 리드-온리 메모리(ROM), 플래시 메모리, DRAM, 가령, 동기식 DRAM(SDRAM) 또는 램버스 DRAM(RDRAM) 등), 정적 메모리(606)(예를 들어, 플래시 메모리, 정적 랜덤 액세스 메모리(SRAM) 등), 및 데이터 저장 시스템(618)을 포함한다.
처리 디바이스(602)는 하나 이상의 범용 처리 디바이스, 가령, 마이크로프로세서, 중앙 처리 장치 등을 나타낸다. 더 구체적으로, 처리 디바이스는 CISC(complex instruction set computing) 마이크로프로세서, RISC(reduced instruction set computing) 마이크로프로세서, VLIW(very long instruction word) 마이크로프로세서, 또는 그 밖의 다른 명령 세트를 구현하는 프로세서, 또는 명령 세트의 조합을 구현하는 프로세서일 수 있다. 처리 디바이스(602)는 또한 하나 이상의 특수 목적 처리 디바이스, 가령, 주문형 집적 회로(ASIC), 필드 프로그램 가능 게이트 어레이(FPGA), 디지털 신호 프로세서(DSP), 네트워크 프로세서 등일 수 있다. 처리 디바이스(602)는 본 명세서에서 논의된 동작 및 단계를 수행하기 위한 명령(626)을 실행하도록 구성된다. 컴퓨터 시스템(600)은 네트워크(620)를 통해 통신하기 위한 네트워크 인터페이스 디바이스(608)를 더 포함할 수 있다.
데이터 저장 시스템(618)은 본 명세서에 기재된 방법 또는 기능 중 임의의 하나 이상을 구현하는 하나 이상의 명령 세트(626) 또는 소프트웨어가 저장된 기계 판독형 저장 매체(624)(컴퓨터 판독형 매체라고도 알려짐)를 포함할 수 있다. 명령(626)은 또한 기계 판독형 저장 매체가 되는 컴퓨터 시스템(600), 메인 메모리(604) 및 처리 디바이스(602)에 의해 실행되는 동안 메인 메모리(604) 내에 및/또는 처리 디바이스(602) 내에 완전히 또는 적어도 부분적으로 상주할 수 있다. 기계 판독형 저장 매체(624), 데이터 저장 시스템(618), 및/또는 메인 메모리(604)는 도 1의 메모리 서브-시스템(110)에 대응할 수 있다.
하나의 실시예에서, 명령(626)은 커맨드 제어기(가령, 도 1의 커맨드 제어기(113))에 대응하는 기능을 구현하기 위한 명령을 포함한다. 기계 판독형 저장 매체(624)가 실시예에서 단일 매체인 것으로 도시되어 있지만, "기계 판독형 저장 매체"라는 용어는 하나 이상의 명령 세트를 저장하는 단일 매체 또는 다수 매체를 포함하는 것으로 간주되어야 한다. "기계 판독형 저장 매체"라는 용어는 또한 기계에 의한 실행되고 기계로 하여금 본 개시 내용의 방법 중 임의의 하나 이상을 수행하게 하는 명령 세트를 저장하거나 인코딩할 수 있는 임의의 매체를 포함하는 것으로도 여겨져야 한다. 따라서 "기계 판독형 저장 매체"라는 용어는 솔리드-스테이트 메모리, 광학 매체, 및 자기 매체를 포함하는 것으로 여겨져야 하나, 이에 한정되지는 않는다.
이전의 상세한 설명의 일부 부분이 컴퓨터 메모리 내 데이터 비트에 대한 연산의 알고리즘 및 상징적 표현 측면에서 제공되었다. 이들 알고리즘 기술 및 표현은 데이터 처리 분야의 통상의 기술자가 자신의 작업의 본질을 다른 기술자에게 가장 효과적으로 전달하기 위해 사용하는 방식이다. 여기서 알고리즘은 일반적으로 원하는 결과로 이어지는 일관된 작업 시퀀스로 간주된다. 동작은 물리량의 물리적 조작을 필요로 하는 것이다. 반드시는 아니더라도 일반적으로, 이들 양은 저장, 조합, 비교 및 그 밖의 다른 방식으로 조작될 수 있는 전기 또는 자기 신호의 형태를 취한다. 주로 일반적인 사용의 이유로 이러한 신호를 비트, 값, 요소, 기호, 문자, 용어, 숫자 등으로 지칭하는 것이 편리한 것으로 입증되었다.
그러나, 이들 및 유사한 용어 모두는 적절한 물리량과 연관되어야 하며 이들 양에 적용되는 편리한 라벨에 불과함이 명심되어야 한다. 본 개시 내용은 컴퓨터 시스템의 레지스터 및 메모리 내 물리적 (전자) 양으로서 나타나는 데이터를 컴퓨터 시스템 메모리 또는 레지스터 또는 그 밖의 다른 이러한 정보 저장 시스템 내 물리량으로서 유사하게 표현되는 다른 데이터로 조작 및 변환하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 디바이스의 동작 및 프로세서를 지칭할 수 있다.
본 개시 내용은 또한 본 명세서의 동작을 수행하기 위한 디바이스와도 관련된다. 이 장치는 의도된 목적을 위해 특별히 구성될 수 있거나 컴퓨터에 저장된 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은 컴퓨터 판독형 저장 매체, 비제한적 예를 들면, 임의의 유형의 디스크, 가령, 플로피 디스크, 광학 디스크, CD-ROM 및 자기 광학 디스크, 리드-온리 메모리(ROM), 랜덤 액세스 메모리(RAM), EPROM, EEPROM, 자기 또는 광학 카드, 또는 컴퓨터 시스템 버스에 연결되는 전자 명령을 저장하기 위한 적절한 임의의 유형의 매체에 저장될 수 있다.
본 명세서에 제시된 알고리즘 및 디스플레이는 본질적으로 임의의 특정 컴퓨터 또는 그 밖의 다른 장치와 관련이 없다. 다양한 범용 시스템이 본 명세서의 설명에 따라 프로그램과 함께 사용될 수 있거나, 방법을 수행하기 위해 더 특수화된 디바이스를 구성하는 것이 편리함을 입증할 수 있다. 이들 다양한 시스템에 대한 구조는 이하의 기재에서 제공되는 바와 같이 나타날 것이다. 또한, 본 개시 내용은 임의의 특정 프로그래밍 언어를 참조하여 기재되지 않는다. 다양한 프로그래밍 언어가 본 명세서에 기재된 바와 같은 개시 내용의 설명을 구현하기 위해 사용될 수 있음이 이해될 것이다.
본 개시 내용은 컴퓨터 프로그램 제품 또는 소프트웨어로서 제공될 수 있으며, 이는 컴퓨터 시스템(또는 다른 전자 디바이스)을 프로그래밍하여 본 개시 내용에 따르는 프로세스를 수행하는 데 사용될 수 있는 명령이 저장된 기계 판독형 매체를 포함할 수 있다. 기계 판독형 매체는 기계(예를 들어, 컴퓨터)에 의해 판독 가능한 형태로 정보를 저장하기 위한 임의의 메커니즘을 포함한다. 일부 실시예에서, 기계 판독형(예를 들어, 컴퓨터 판독형) 매체는 기계(가령, 컴퓨터) 판독형 저장 매체, 가령, 리드 온리 메모리("ROM"), 랜덤 액세스 메모리("RAM"), 자기 디스크 저장 매체, 광학 저장 매체, 플래시 메모리 구성요소 등을 포함한다.
전술한 명세서에서, 본 개시 내용의 실시예는 특정 실시예를 참조하여 기재되었다. 이하의 청구 범위에 기재된 본 개시 내용의 더 넓은 사상 및 범위를 벗어나지 않고 다양한 수정이 이루어질 수 있음이 자명할 것이다. 따라서, 명세서 및 도면은 제한적인 의미가 아니라 예시적인 의미로 간주되어야 한다.

Claims (20)

  1. 시스템으로서,
    복수의 메모리 구성요소 - 상기 메모리 구성요소는 결정적 커맨드를 수신하는 휘발성 메모리 구성요소 및 비-결정적 커맨드를 수신하는 비-휘발성 메모리 구성요소를 포함함 - , 및
    동작을 수행하기 위해 상기 복수의 메모리 구성요소와 동작 가능하게 연결된 처리 디바이스를 포함하며, 상기 동작은:
    커맨드 큐로부터, 제1 비-결정적 읽기 커맨드를 발행되도록 선택하고 제2 비-결정적 읽기 커맨드를 선택하는 것 - 상기 제2 비-결정적 읽기 커맨드는 대기 상태임 - ,
    상기 제1 비-결정적 읽기 커맨드가 선택되면, 상기 제1 비-결정적 읽기 커맨드를 대기 상태로 두는 것,
    상기 비-휘발성 메모리 구성요소로부터 대기 상태인 비-결정적 읽기 커맨드 중 하나와 연관된 데이터가 이용 가능함을 나타내는 제1 중간 응답을 수신하는 것,
    제1 중간 응답이 수신될 때 제1 전송 커맨드를 전송 큐로 삽입하는 것,
    전송 큐 내 커맨드를 선입 선출 순서로 실행하는 것, 및
    제1 전송 커맨드에 대한 응답을 수신하면,
    제1 전송 커맨드에 대한 응답이 제1 결정적 읽기 커맨드와 연관된 데이터를 포함함을 결정하는 것, 및
    상기 커맨드 큐로부터 제1 결정적 읽기 커맨드를 삭제하는 것을 포함하는, 시스템.
  2. 제1항에 있어서, 상기 커맨드 큐는 결정적 커맨드 및 비-결정적 커맨드를 포함하고, 상기 결정적 커맨드와 상기 비-결정적 커맨드는 상기 커맨드 큐에서 인터리빙되고, 상기 비-결정적 커맨드에 대한 응답이 비순차적으로 수신되는, 시스템.
  3. 제2항에 있어서, 상기 처리 디바이스는
    커맨드 큐에 포함된 제1 결정적 커맨드를 발행되도록 선택하는 것 - 상기 제1 결정적 커맨드는, 로우 활성화(ACT), 읽기 커맨드(READ), 또는 쓰기 커맨드(WRITE) 중 하나임 - ,
    상기 제1 결정적 커맨드가 로우 활성화(ACT)일 때,
    상기 제1 결정적 커맨드를 선택하면, 제1 결정적 커맨드를 대기 상태로 두는 것, 및
    상기 제1 결정적 커맨드가 완료될 때, 커맨드 큐로부터 상기 제1 결정적 커맨드를 삭제하는 것, 및
    상기 제1 결정적 커맨드가 읽기 커맨드(READ) 또는 쓰기 커맨드(WRITE)인 때,
    상기 제1 결정적 커맨드를 선택하면, 상기 커맨드 큐로부터 상기 제1 결정적 커맨드를 삭제하는 것을 포함하는 동작을 더 수행하는, 시스템.
  4. 제1항에 있어서, 상기 휘발성 메모리 구성요소는 동적 랜덤-액세스 메모리(DRAM)이고, 상기 비-휘발성 메모리 구성요소는 비-휘발성 듀얼 인-라인 메모리 모듈(NVDIMM)이며, 상기 비-결정적 커맨드는 NVDIMM-P 커맨드이고, 상기 비-결정적 읽기 커맨드는 XREAD 커맨드이고, 제1 중간 응답은 RSP_N 커맨드인, 시스템.
  5. 제4항에 있어서, 상기 비-휘발성 메모리 구성요소는 채널의 제1 랭크 내에 있고 상기 휘발성 메모리 구성요소는 채널의 제2 랭크 내에 있는, 시스템.
  6. 제1항에 있어서, 전송 큐는 제1 전송 커맨드를 포함하며 동시에 미결인 복수의 전송 커맨드를 포함하며, 전송 큐 내 상기 복수의 전송 커맨드는 선택 정책에 기초하는 우선순위에 따라 서비스되도록 스케줄링되는, 시스템.
  7. 제1항에 있어서, 상기 처리 디바이스는
    커맨드 큐에서 제1 비-결정적 쓰기 커맨드를 검출하는 것 - 상기 제1 비-결정적 쓰기 커맨드는 NVDIMM-P XWRITE 커맨드임 - ,
    쓰기 크레딧이 쓰기 크레딧 레지스터에서 이용 가능할 때 제1 비-결정적 쓰기 커맨드를 발행하는 것, 및
    쓰기 크레딧 레지스터를 감분시키는 것을 포함하는 동작을 더 수행하는, 시스템.
  8. 제1항에 있어서, 상기 처리 디바이스는
    커맨드 큐에서 제1 비-결정적 쓰기 커맨드를 검출하는 것 - 상기 제1 비-결정적 쓰기 커맨드는 NVDIMM-P XWRITE 커맨드임 - ,
    쓰기 크레딧 레지스터에서 어떠한 쓰기 크레딧도 이용 가능하지 않고, 어떠한 비-결정적 읽기 커맨드도 커맨드 큐에 없고, 어떠한 더미 읽기 커맨드도 미결이 아닐 때 더미 읽기 커맨드를 발행하는 것 - , 및
    더미 읽기 미결("DRO") 레지스터를 더미 읽기 커맨드가 미결임을 나타내도록 설정하는 것을 포함하는 동작을 더 수행하는, 시스템.
  9. 제8항에 있어서, 상기 처리 디바이스는
    상기 비-휘발성 메모리 구성요소로부터 상기 더미 읽기 커맨드와 연관된 응답이 이용 가능함을 나타내는 제2 중간 응답을 수신하는 것,
    상기 제2 중간 응답이 수신될 때 제2 전송 커맨드를 전송 큐로 삽입하는 것,
    상기 더미 읽기 커맨드에 대한 응답을 수신하는 것 - 상기 더미 읽기 커맨드에 대한 응답은 더미 읽기 커맨드와의 연관을 나타내고 어떠한 데이터도 포함하지 않음 - ,
    이용 가능한 쓰기 크레딧의 수를 증가시킴으로써 쓰기 크레딧 레지스터를 업데이트하는 것, 및
    어떠한 더미 읽기 커맨드도 미결이 아님을 나타내도록 DRO 레지스터를 설정하는 것을 포함하는 동작을 더 수행하는, 시스템.
  10. 방법으로서,
    커맨드 큐로부터, 제1 비-결정적 읽기 커맨드를 발행되도록 선택하고 제2 비-결정적 읽기 커맨드를 선택하는 단계 - 상기 제2 비-결정적 읽기 커맨드는 대기 상태임 - ,
    상기 제1 비-결정적 읽기 커맨드가 선택되면, 상기 제1 비-결정적 읽기 커맨드를 대기 상태로 두는 단계,
    상기 비-휘발성 메모리 구성요소로부터 대기 상태인 비-결정적 읽기 커맨드 중 하나와 연관된 데이터가 이용 가능함을 나타내는 제1 중간 응답을 수신하는 단계,
    제1 중간 응답이 수신될 때 제1 전송 커맨드를 전송 큐로 삽입하는 단계,
    전송 큐 내 커맨드를 선입 선출 순서로 실행하는 단계, 및
    제1 전송 커맨드에 대한 응답을 수신하면,
    제1 전송 커맨드에 대한 응답이 제1 결정적 읽기 커맨드와 연관된 데이터를 포함함을 결정하는 단계, 및
    상기 커맨드 큐로부터 제1 결정적 읽기 커맨드를 삭제하는 단계,
    상기 커맨드 큐에서 제1 비-결정적 쓰기 커맨드를 검출하는 단계,
    쓰기 크레딧 레지스터에서 어떠한 쓰기 크레딧도 이용 가능하지 않고, 어떠한 비-결정적 읽기 커맨드도 커맨드 큐 내에 있지 않고, 어떠한 더미 읽기 커맨드도 미결이 아닐 때, 더미 읽기 커맨드를 발행하는 단계, 및
    더미 읽기 커맨드가 미결임을 나타내도록 더미 읽기 미결("DRO") 레지스터를 설정하는 단계를 포함하는, 방법.
  11. 제10항에 있어서,
    상기 비-휘발성 메모리 구성요소로부터 상기 더미 읽기 커맨드와 연관된 응답이 이용 가능함을 나타내는 제2 중간 응답을 수신하는 단계,
    상기 제2 중간 응답이 수신될 때 제2 전송 커맨드를 전송 큐로 삽입하는 단계, 상기 더미 읽기 커맨드에 대한 응답을 수신하는 단계 - 상기 더미 읽기 커맨드에 대한 응답은 더미 읽기 커맨드와의 연관을 나타내고 어떠한 데이터도 포함하지 않음 - ,
    이용 가능한 쓰기 크레딧의 수를 증가시킴으로써 쓰기 크레딧 레지스터를 업데이트하는 단계, 및
    어떠한 더미 읽기 커맨드도 미결이 아님을 나타내도록 DRO 레지스터를 설정하는 단계를 더 포함하는, 방법.
  12. 제10항에 있어서,
    쓰기 크레딧이 쓰기 크레딧 레지스터 내에서 이용 가능할 때 제1 비-결정적 쓰기 커맨드를 발행하는 단계, 및
    쓰기 크레딧 레지스터를 감분시키는 단계를 더 포함하는, 방법.
  13. 제10항에 있어서, 상기 커맨드 큐는 결정적 커맨드 및 비-결정적 커맨드를 포함하고, 상기 결정적 커맨드와 상기 비-결정적 커맨드는 상기 커맨드 큐에서 인터리빙되고, 상기 비-결정적 커맨드에 대한 응답이 비순차적으로 수신되는, 방법.
  14. 제10항에 있어서, 전송 큐는 동시에 미결인 복수의 전송 커맨드를 포함하고, 상기 복수의 전송 커맨드는 제1 전송 커맨드를 포함하고, 전송 큐 내 상기 복수의 전송 커맨드는 선택 정책에 기초하는 우선순위에 따라 서비스되는, 방법.
  15. 제10항에 있어서, 상기 휘발성 메모리 구성요소는 동적 랜덤-액세스 메모리(DRAM)이고, 상기 비-휘발성 메모리 구성요소는 비-휘발성 듀얼 인-라인 메모리 모듈(NVDIMM)이며, 상기 비-결정적 커맨드는 NVDIMM-P 커맨드이고, 상기 비-결정적 읽기 커맨드는 XREAD 커맨드이고, 제1 중간 응답은 RSP_N 커맨드이며, 상기 제1 비-결정적 쓰기 커맨드는 NVDIMM-P XWRITE 커맨드인, 방법.
  16. 제15항에 있어서, 상기 비-휘발성 메모리 구성요소는 채널의 제1 랭크 내에 있고 상기 휘발성 메모리 구성요소는 채널의 제2 랭크 내에 있는, 방법.
  17. 명령을 포함하는 컴퓨터 판독형 저장 매체로서, 상기 명령은 처리 디바이스에 의해 실행될 때, 상기 처리 디바이스로 하여금 동작을 수행하게 하고, 상기 동작은
    커맨드 큐에서 제1 비-결정적 쓰기 커맨드를 검출하는 것,
    어떠한 쓰기 크레딧도 쓰기 크레딧 레지스터에서 이용 가능하지 않고, 어떠한 비-결정적 읽기 커맨드도 커맨드 큐 내에 있지 않으며, 어떠한 더미 읽기 커맨드도 미결이 아닐 때, 더미 읽기 커맨드를 발행하는 것,
    더미 읽기 커맨드가 미결임을 나타내도록 더미 읽기 미결("DRO") 레지스터를 설정하는 것,
    비-휘발성 메모리 구성요소로부터 더미 읽기 커맨드와 연관된 데이터가 이용 가능함을 나타내는 제1 중간 응답을 수신하는 것,
    상기 제1 중간 응답이 수신될 때 제1 전송 커맨드를 전송 큐로 삽입하는 것,
    전송 큐 내 커맨드를 선입 선출 순서로 실행하는 것, 및
    더미 읽기 커맨드에 대한 응답을 수신하는 것 - 상기 더미 읽기 커맨드에 대한 응답은 더미 읽기 커맨드와의 연관을 나타내며 어떠한 데이터도 포함하지 않음 - ,
    이용 가능한 쓰기 크레딧의 수를 증가시킴으로써 쓰기 크레딧 레지스터를 업데이트하는 것, 및
    어떠한 더미 읽기 커맨드도 미결이 아님을 나타내도록 DRO 레지스터를 설정하는 것을 포함하는, 컴퓨터 판독형 저장 매체.
  18. 제17항에 있어서, 처리 디바이스는
    쓰기 크레딧이 쓰기 크레딧 레지스터 내에서 이용 가능할 때 제1 비-결정적 쓰기 커맨드를 발행하는 것, 및
    쓰기 크레딧 레지스터를 감분시키는 것을 포함하는 동작을 더 수행하는, 컴퓨터 판독형 저장 매체.
  19. 제17항에 있어서, 상기 커맨드 큐는 결정적 커맨드 및 비-결정적 커맨드를 포함하고, 상기 결정적 커맨드와 상기 비-결정적 커맨드는 상기 커맨드 큐에서 인터리빙되고, 상기 비-결정적 커맨드에 대한 응답이 비순차적으로 수신되는, 컴퓨터 판독형 저장 매체.
  20. 제17항에 있어서, 상기 휘발성 메모리 구성요소는 동적 랜덤-액세스 메모리(DRAM)이고, 상기 비-휘발성 메모리 구성요소는 비-휘발성 듀얼 인-라인 메모리 모듈(NVDIMM)이며, 상기 비-결정적 커맨드는 NVDIMM-P 커맨드이고, 상기 제1 비-결정적 쓰기 커맨드는 NVDIMM-P XWRITE 커맨드이며, 비-휘발성 메모리 구성요소는 채널의 제1 랭크 내에 배치되고 휘발성 메모리 구성요소는 채널의 제2 랭크 내에 배치되는, 컴퓨터 판독형 저장 매체.
KR1020217008280A 2018-08-24 2019-08-23 비-결정적 커맨드를 지원하는 메모리 서브-시스템 KR20210035910A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/111,869 US10503438B1 (en) 2018-08-24 2018-08-24 Memory sub-system supporting non-deterministic commands
US16/111,869 2018-08-24
PCT/US2019/047976 WO2020041745A1 (en) 2018-08-24 2019-08-23 Memory sub-system supporting non-deterministic commands

Publications (1)

Publication Number Publication Date
KR20210035910A true KR20210035910A (ko) 2021-04-01

Family

ID=68766114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008280A KR20210035910A (ko) 2018-08-24 2019-08-23 비-결정적 커맨드를 지원하는 메모리 서브-시스템

Country Status (5)

Country Link
US (1) US10503438B1 (ko)
EP (1) EP3841456A4 (ko)
KR (1) KR20210035910A (ko)
CN (2) CN112771492A (ko)
WO (1) WO2020041745A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10901657B2 (en) * 2018-11-29 2021-01-26 International Business Machines Corporation Dynamic write credit buffer management of non-volatile dual inline memory module
US11507522B2 (en) * 2019-12-06 2022-11-22 Advanced Micro Devices, Inc. Memory request priority assignment techniques for parallel processors
US11144450B2 (en) * 2019-12-19 2021-10-12 Micron Technology, Inc. Maintaining sequentiality for media management of a memory sub-system
US11099786B2 (en) * 2019-12-30 2021-08-24 Advanced Micro Devices, Inc. Signaling for heterogeneous memory systems
US11137943B2 (en) 2020-03-04 2021-10-05 Micron Technology, Inc. Internal commands for access operations

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115773B2 (en) * 2007-06-07 2012-02-14 Apple Inc. Serializing command streams for graphics processors
EP2096564B1 (en) * 2008-02-29 2018-08-08 Euroclear SA/NV Improvements relating to handling and processing of massive numbers of processing instructions in real time
US8019950B1 (en) * 2008-03-27 2011-09-13 Xilinx, Inc. Memory controller interface for an embedded processor block core in an integrated circuit
JP2010129106A (ja) * 2008-11-25 2010-06-10 Samsung Electronics Co Ltd 不揮発性半導体記憶装置
US9135192B2 (en) * 2012-03-30 2015-09-15 Sandisk Technologies Inc. Memory system with command queue reordering
CN103870415B (zh) * 2012-12-13 2019-02-19 德州仪器公司 用于在总线上执行事务的方法及系统
US9336167B2 (en) * 2012-12-13 2016-05-10 Texas Instruments Incorporated I2C controller register, control, command and R/W buffer queue logic
US9196347B2 (en) * 2013-03-14 2015-11-24 International Business Machines Corporation DRAM controller for variable refresh operation timing
US20150145875A1 (en) * 2013-11-27 2015-05-28 Aashish Pangam Command scheduler for a display device
KR102249416B1 (ko) * 2014-06-11 2021-05-07 삼성전자주식회사 메모리 시스템 및 메모리 시스템의 구동 방법
US10152237B2 (en) * 2016-05-05 2018-12-11 Micron Technology, Inc. Non-deterministic memory protocol
US10579560B2 (en) * 2016-08-31 2020-03-03 Futurewei Technologies, Inc. Transaction-based hybrid memory

Also Published As

Publication number Publication date
US10503438B1 (en) 2019-12-10
EP3841456A1 (en) 2021-06-30
CN112771492A (zh) 2021-05-07
EP3841456A4 (en) 2022-05-25
WO2020041745A1 (en) 2020-02-27
CN115080472A (zh) 2022-09-20

Similar Documents

Publication Publication Date Title
KR20210035910A (ko) 비-결정적 커맨드를 지원하는 메모리 서브-시스템
US11113198B2 (en) Timed data transfer between a host system and a memory sub-system
US20210271424A1 (en) Quality of service control for read operations in memory systems
US11669272B2 (en) Predictive data transfer based on availability of media units in memory sub-systems
KR20210029833A (ko) 읽기 및 쓰기 요청을 위한 메모리 시스템의 버퍼 관리
KR20210030480A (ko) 메모리 시스템 내 기입 크레딧의 사전 예방적 반환
US11294820B2 (en) Management of programming mode transitions to accommodate a constant size of data transfer between a host system and a memory sub-system
KR20210045507A (ko) 데이터 버스 모드에 기초하는 읽기 작업 및 쓰기 작업의 스케줄링
US20210357153A1 (en) Controller Command Scheduling in a Memory System to Increase Command Bus Utilization
US11531622B2 (en) Managing data dependencies for out of order processing in a hybrid DIMM
US20210373887A1 (en) Command delay
US11526299B2 (en) Elastic buffer for media management of a memory sub-system
US20210064368A1 (en) Command tracking
US11789663B2 (en) Execution of commands addressed to a logical block
US20230060826A1 (en) Command scheduling component for memory
CN112835816A (zh) 基于行状态预测的读取命令

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application