KR20210034862A - Method of forming thin film - Google Patents

Method of forming thin film Download PDF

Info

Publication number
KR20210034862A
KR20210034862A KR1020190116731A KR20190116731A KR20210034862A KR 20210034862 A KR20210034862 A KR 20210034862A KR 1020190116731 A KR1020190116731 A KR 1020190116731A KR 20190116731 A KR20190116731 A KR 20190116731A KR 20210034862 A KR20210034862 A KR 20210034862A
Authority
KR
South Korea
Prior art keywords
layer
thin film
silicon oxide
oxide layer
substrate
Prior art date
Application number
KR1020190116731A
Other languages
Korean (ko)
Other versions
KR102628653B1 (en
Inventor
김민수
Original Assignee
주식회사 원익아이피에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 원익아이피에스 filed Critical 주식회사 원익아이피에스
Priority to KR1020190116731A priority Critical patent/KR102628653B1/en
Publication of KR20210034862A publication Critical patent/KR20210034862A/en
Application granted granted Critical
Publication of KR102628653B1 publication Critical patent/KR102628653B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046—Dry cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment

Abstract

According to an aspect of the present invention, provided is a method for forming a thin film which sequentially repeats a batch processing step a predetermined number of times, wherein the batch processing step comprises the steps of: cleaning a process chamber including a substrate support on which a substrate is mounted and a gas spraying unit for spraying a process gas onto the substrate support; forming a complex seasoning layer on at least a gas spraying unit in the process chamber; and sequentially repeating a process of forming a thin film onto the substrate mounted on the substrate support for a plurality of substrates. A target thin film includes a first stacked structure in which at least one first silicon nitride layer and at least one first silicon oxide layer are alternately stacked one by one, and the complex seasoning layer includes a pre-coating layer on the gas spraying unit and a multi-layer seasoning layer on the pre-coat layer, wherein the multi-layer seasoning layer includes a second stacked structure in which at least one second silicon nitride layer and at least one second silicon oxide layer are alternately stacked one by one.

Description

박막 형성 방법{Method of forming thin film}Method of forming thin film {Method of forming thin film}

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더 상세하게는 박막 형성 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a thin film.

반도체 소자의 박막은 다양한 기상 증착 방법 등에 의하여 반도체 기판 상에 형성된다. 이러한 방법을 수행하기 위한 박막 증착 장치는 통상적으로, 챔버와, 챔버 내부에 각종 가스를 공급하는 가스 라인과, 챔버 내부로 각종 가스를 분사하는 가스 분사부와, 기판을 안착시키기 위한 기판 지지대를 포함한다.A thin film of a semiconductor device is formed on a semiconductor substrate by various vapor deposition methods. A thin film deposition apparatus for performing this method typically includes a chamber, a gas line for supplying various gases into the chamber, a gas injection unit for injecting various gases into the chamber, and a substrate support for mounting a substrate. do.

박막 증착 장치를 이용하여 박막 형성 공정을 진행하는 동안에, 박막 형성 처리시에 생성되는 반응 생성물은 박막의 표면뿐만 아니라, 챔버 내부 표면에도 퇴적된다. 반도체 양산용 박막 증착 장치는 많은 양의 반도체 기판을 처리하기 때문에 챔버 내부에 반응 생성물이 부착된 상태에서 박막 형성 처리를 계속하면, 반응 생성물이 박리되어 파티클(particle)이 발생된다.During the thin film formation process using the thin film deposition apparatus, reaction products generated during the thin film formation treatment are deposited not only on the surface of the thin film but also on the inner surface of the chamber. Since the thin film deposition apparatus for semiconductor mass production processes a large amount of semiconductor substrates, if the thin film formation treatment is continued while the reaction product is attached inside the chamber, the reaction product is peeled off and particles are generated.

이러한 파티클은 증착 공정의 불량을 야기하고 반도체 기판에 부착되어 반도체 소자의 수율을 저하시킬 수 있다. 이 때문에, 일정 시간 또는 일정 매수의 반도체 기판 증착 공정이 종료된 후에는 챔버 내부를 세정하여야 한다. 그러나, 세정(cleaning) 공정 이후에 잔류하는 세정 가스를 효과적으로 제거하지 못하면 기판에 차징(charging)을 유발하고 기판 상에 파티클을 유도하는 문제점이 발생한다.Such particles may cause defects in the deposition process and adhere to the semiconductor substrate, thereby lowering the yield of the semiconductor device. For this reason, it is necessary to clean the inside of the chamber after a certain period of time or after a certain number of semiconductor substrate deposition processes are completed. However, if the cleaning gas remaining after the cleaning process is not effectively removed, there is a problem in that the substrate is charged and particles are induced on the substrate.

아울러, 세정 후 공정 챔버 조건이 변경되어 박막 형성 조건이 발생되는 문제가 발생되기 때문에, 세정 후 시즈닝 처리를 수행한다. 하지만, 시즈닝(seasoning) 처리를 수행하는 경우에도 세정 후 첫 번째 진행하는 기판의 경우에는 챔버 내부 조건이 달라져서 이후 진행되는 기판들과는 다른 양상의 증착 속도를 보이게 되는 문제가 발생한다.In addition, since the process chamber conditions are changed after cleaning, a problem occurs in that the thin film formation conditions are generated, the seasoning treatment is performed after cleaning. However, even in the case of performing the seasoning treatment, in the case of the first substrate proceeding after cleaning, the internal conditions of the chamber are changed, resulting in a problem that the deposition rate is different from that of the substrates proceeding later.

1. 한국공개특허 제10-2009-0125173호(공개일: 2009년12월03일)1. Korean Patent Publication No. 10-2009-0125173 (Publication date: December 3, 2009)

본 발명은 전술한 문제점을 해결하기 위한 것으로서, 시즈닝 공정을 최적화하여 공정 챔버의 세정 후 공정의 안정성을 확보할 수 있는 박막 형성 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.An object of the present invention is to solve the above-described problems, and an object of the present invention is to provide a method of forming a thin film that can secure process stability after cleaning a process chamber by optimizing a seasoning process. However, these problems are exemplary, and the scope of the present invention is not limited thereby.

본 발명의 일 관점에 따른 박막 형성 방법은, 기판이 안착되는 기판 지지대 및 상기 기판 지지대 상으로 공정 가스를 분사하는 가스 분사부를 포함하는 공정 챔버를 세정하는 단계와, 상기 공정 챔버 내 적어도 가스 분사부 상에 복합 시즈닝층을 형성하는 단계와, 상기 기판 지지대 상에 안착된 기판 상에 대상 박막을 형성하는 공정을 복수의 기판들에 대해서 순차로 반복하는 단계;를 포함하는 배치 처리 단계를 소정 회수 반복하여 수행한다. 여기에서, 상기 대상 박막은 적어도 하나의 제 1 실리콘 질화층 및 적어도 하나의 제 1 실리콘 산화층이 하나씩 교대로 적층된 제 1 적층 구조를 포함하고, 상기 복합 시즈닝층은 상기 가스 분사부 상의 프리코팅층 및 상기 프리코팅층 상의 다층 시즈닝층을 포함하고, 상기 다층 시즈닝층은 적어도 하나의 제 2 실리콘 질화층 및 적어도 하나의 제 2 실리콘 산화층이 하나씩 교대로 적층된 제 2 적층 구조를 포함한다.A method of forming a thin film according to an aspect of the present invention includes cleaning a process chamber including a substrate support on which a substrate is mounted and a gas injection unit for injecting a process gas onto the substrate support, and at least a gas injection unit in the process chamber. The step of forming a composite seasoning layer on the substrate and the step of sequentially repeating the process of forming a target thin film on a substrate mounted on the substrate support for a plurality of substrates; repeating the batch processing step including a predetermined number of times To do it. Here, the target thin film includes a first stacked structure in which at least one first silicon nitride layer and at least one first silicon oxide layer are alternately stacked one by one, and the composite seasoning layer includes a pre-coating layer on the gas injection unit and And a multilayer seasoning layer on the precoating layer, wherein the multilayer seasoning layer includes a second stack structure in which at least one second silicon nitride layer and at least one second silicon oxide layer are alternately stacked one by one.

상기 박막 형성 방법에 따르면, 상기 다층 시즈닝층 내 상기 제 2 적층 구조는 두 층의 제 2 실리콘 질화층들 및 두 층의 제 2 실리콘 산화층들이 하나씩 교대로 적층된 구조를 포함할 수 있다.According to the thin film forming method, the second stacked structure in the multilayer seasoning layer may include a structure in which two layers of second silicon nitride layers and two layers of second silicon oxide layers are alternately stacked one by one.

상기 박막 형성 방법에 따르면, 상기 대상 박막 내 각 제 1 실리콘 산화층 및 상기 다층 시즈닝층 내 각 제 2 실리콘 산화층은 동일한 공정 조건에서 형성되고, 상기 대상 박막 내 각 제 1 실리콘 질화층 및 상기 다층 시즈닝층 내 각 제 2 실리콘 질화층은 동일한 공정 조건에서 형성될 수 있다.According to the thin film formation method, each first silicon oxide layer in the target thin film and each second silicon oxide layer in the multilayer seasoning layer are formed under the same process conditions, and each first silicon nitride layer and the multilayer seasoning layer in the target thin film Each of the second silicon nitride layers may be formed under the same process conditions.

상기 박막 형성 방법에 따르면, 상기 대상 박막 내 상기 적어도 하나의 제 1 실리콘 질화층 및 상기 적어도 하나의 제 1 실리콘 산화층의 적층 순서와, 상기 다층 시즈닝층 내 상기 적어도 하나의 제 2 실리콘 질화층 및 상기 적어도 하나의 제 2 실리콘 산화층의 적층 순서와 동일할 수 있다.According to the thin film forming method, the stacking order of the at least one first silicon nitride layer and the at least one first silicon oxide layer in the target thin film, the at least one second silicon nitride layer and the at least one second silicon nitride layer in the multilayer seasoning layer, and the The stacking order of at least one second silicon oxide layer may be the same.

상기 박막 형성 방법에 따르면, 상기 프리코팅층은 제 3 실리콘 산화층을 포함하고, 상기 제 3 실리콘 산화층은 상기 적어도 하나의 제 2 실리콘 산화층보다 두꺼울 수 있다.According to the method of forming a thin film, the pre-coating layer may include a third silicon oxide layer, and the third silicon oxide layer may be thicker than the at least one second silicon oxide layer.

상기 박막 형성 방법에 따르면, 상기 제 3 실리콘 산화층은 SiH4 소스 기체를 이용하여 플라즈마 화학기상증착법으로 형성되고, 상기 적어도 하나의 제 1 실리콘 산화층 및 상기 적어도 하나의 제 2 실리콘 산화층은 TEOS(tetraethyl orthosilicate) 소스 기체를 이용하여 플라즈마 화학기상증착법으로 형성될 수 있다.According to the thin film formation method, the third silicon oxide layer is formed by plasma chemical vapor deposition using a SiH4 source gas, and the at least one first silicon oxide layer and the at least one second silicon oxide layer are TEOS (tetraethyl orthosilicate). It can be formed by plasma chemical vapor deposition using a source gas.

상기 박막 형성 방법에 따르면, 상기 공정 챔버를 세정하는 단계는, 불소 및 염소 성분 중 어느 하나를 함유하는 세정 가스의 플라즈마를 이용할 수 있다.According to the method of forming a thin film, the cleaning of the process chamber may be performed using a plasma of a cleaning gas containing any one of fluorine and chlorine components.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 시즈닝 공정 조건을 최적화하여 공정 챔버의 세정 전후로 안정적인 공정 조건에서 박막을 형성할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.According to an embodiment of the present invention made as described above, a thin film can be formed under stable process conditions before and after cleaning of the process chamber by optimizing the seasoning process conditions. Of course, the scope of the present invention is not limited by these effects.

도 1은 본 발명의 일 실시예에 따른 박막 형성 방법에 이용되는 기판처리장치의 일 예를 보여주는 개략적인 단면도이다.
도 2는 본 발명의 일 실시예에 따른 박막 형성 방법을 개략적으로 보여주는 순서도이다.
도 3은 본 발명의 일 실시예에 따른 박막 형성 방법을 보여주는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 박막 형성 방법에서 복합 시즈닝층 형성방법을 보여주는 단면도이다.
도 5는 비교예와 본 발명의 일 실험예에 따른 박막 형성 결과를 보여주는 그래프이다.
도 6은 비교예와 본 발명의 일 실험예에 따른 박막 형성 방법에서 히터 전력의 변화를 보여주는 그래프이다.
도 7은 비교예와 본 발명의 실험예들에 따른 박막 형성 결과를 보여주는 그래프이다.
도 8은 비교예와 본 발명의 실험예들에 따른 박막 형성 방법에서 히터 전력의 변화를 보여주는 그래프이다.1 is a schematic cross-sectional view showing an example of a substrate processing apparatus used in a method for forming a thin film according to an embodiment of the present invention.
2 is a flowchart schematically showing a method of forming a thin film according to an embodiment of the present invention.
3 is a cross-sectional view showing a method of forming a thin film according to an embodiment of the present invention.
4 is a cross-sectional view showing a method of forming a composite seasoning layer in a method of forming a thin film according to an embodiment of the present invention.
5 is a graph showing a result of forming a thin film according to a comparative example and an experimental example of the present invention.
6 is a graph showing changes in heater power in a method of forming a thin film according to a comparative example and an experimental example of the present invention.
7 is a graph showing a result of forming a thin film according to a comparative example and experimental examples of the present invention.
8 is a graph showing changes in heater power in the method of forming a thin film according to Comparative Examples and Experimental Examples of the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 여러 실시예들을 상세히 설명하기로 한다.Hereinafter, various exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.The embodiments of the present invention are provided to more completely describe the present invention to those of ordinary skill in the art, and the following examples may be modified in various other forms, and the scope of the present invention is as follows. It is not limited to the examples. Rather, these embodiments are provided to make the present disclosure more faithful and complete, and to completely convey the spirit of the present invention to those skilled in the art. In addition, in the drawings, the thickness or size of each layer is exaggerated for convenience and clarity of description.

이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.Hereinafter, embodiments of the present invention will be described with reference to the drawings schematically showing ideal embodiments of the present invention. In the drawings, for example, depending on manufacturing techniques and/or tolerances, variations of the illustrated shape can be expected. Therefore, the embodiments of the inventive concept should not be construed as being limited to the specific shape of the region shown in the present specification, but should include, for example, a change in shape caused by manufacturing.

도 1은 본 발명의 일 실시예에 따른 박막 형성 방법에 이용되는 기판처리장치의 일 예를 보여주는 개략적인 단면도이다.1 is a schematic cross-sectional view showing an example of a substrate processing apparatus used in a method for forming a thin film according to an embodiment of the present invention.

도 1을 참조하면, 기판처리장치는 기판(W)이 처리될 수 있는 내부 공간(106)을 한정할 수 있는 공정 챔버(102)를 포함할 수 있다. 공정 챔버(102)는 진공 분위기를 형성할 수 있도록 진공 펌프(미도시)에 연결될 수 있다. 예를 들어, 기판(W)은 반도체 웨이퍼를 포함할 수 있다.Referring to FIG. 1, the substrate processing apparatus may include a process chamber 102 capable of defining an inner space 106 in which a substrate W can be processed. The process chamber 102 may be connected to a vacuum pump (not shown) to form a vacuum atmosphere. For example, the substrate W may include a semiconductor wafer.

공정 챔버(102)에는 기판(W)이 안착되는 기판 지지대(104)가 결합될 수 있다. 기판 지지대(104)는 공정 챔버(102) 내의 진공 분위기를 깨트리지 않으면서 상하로 이동될 수 있도록 벨로우즈 구조로 공정 챔버(102)에 결합될 수 있다. 기판 지지대(104)는 기판(W)을 가열할 수 있도록 내부에 히터를 포함할 수 있다.A substrate support 104 on which the substrate W is mounted may be coupled to the process chamber 102. The substrate support 104 may be coupled to the process chamber 102 in a bellows structure so that it can be moved up and down without breaking the vacuum atmosphere in the process chamber 102. The substrate support 104 may include a heater therein to heat the substrate W.

나아가, 공정 챔버(102)는 기판(W)을 내부 공간(106)으로 로딩하거나 또는 내부 공간(106)으로부터 언로딩하기 위한 출입구와 이를 개폐시키기 위한 게이트 밸브 구조(미도시)를 포함할 수 있다.Further, the process chamber 102 may include an entrance for loading the substrate W into the internal space 106 or unloading from the internal space 106 and a gate valve structure (not shown) for opening and closing the substrate W. .

기판 지지대(104) 상에는 기판(W)으로 공정 가스를 분사할 수 있도록 가스 분사부(110)가 배치될 수 있다. 일 실시예에서, 가스 분사부(110)는 공정 챔버(102)의 상부의 개방부에 결합되어 공정 챔버(102)의 일부분으로 구성될 수 있다. 가스 분사부(110)는 공정 가스를 공정 챔버(102) 내부로 전달하기 위한 가스 전달 라인(120)에 연결될 수 있다. 가스 분사부(110)는 기판(W) 상에 공정 가스를 균일하게 분사할 수 있도록 내부에 확산 구조를 가질 수 있고 나아가 바닥면에 복수의 분사홀들을 포함할 수 있다. 일부 실시예에서, 가스 분사부(110)는 샤워 헤드로 불릴 수도 있다.A gas injection unit 110 may be disposed on the substrate support 104 to inject a process gas onto the substrate W. In one embodiment, the gas injection unit 110 may be coupled to an upper opening of the process chamber 102 to be configured as a part of the process chamber 102. The gas injection unit 110 may be connected to a gas delivery line 120 for delivering a process gas into the process chamber 102. The gas injection unit 110 may have a diffusion structure therein so as to uniformly spray the process gas on the substrate W, and may further include a plurality of injection holes on the bottom surface. In some embodiments, the gas injection unit 110 may be referred to as a shower head.

나아가, 가스 분사부(110)에는 RF 전력을 인가하기 위한 RF 전원(미도시)이 연결될 수 있다. 이 경우, 가스 분사부(110)는 상부 전극으로 동작할 수 있다. RF 전원과 가스 분사부(110) 사이에는 임피던스 매칭을 위한 매칭부(미도시)가 더 부가될 수 있다.Furthermore, RF power (not shown) for applying RF power may be connected to the gas injection unit 110. In this case, the gas injection unit 110 may operate as an upper electrode. A matching unit (not shown) for impedance matching may be further added between the RF power and the gas injection unit 110.

예를 들어, 이 실시예에 따른 기판처리장치는 플라즈마를 이용한 화학기상증착 장치, 예컨대 플라즈마 강화 화학기상증착(plasma enhanced chemical vapor deposition, PECVD 장치로 이용될 수 있다. 이 실시예의 기판처리장치는 PECVD 장치에 대한 예시적인 구조이고, 다양하게 변형될 수 있다.For example, the substrate processing apparatus according to this embodiment may be used as a chemical vapor deposition apparatus using plasma, for example, a plasma enhanced chemical vapor deposition (PECVD apparatus). The substrate processing apparatus of this embodiment is PECVD. It is an exemplary structure for a device, and can be variously modified.

도 2는 본 발명의 일 실시예에 따른 박막 형성 방법을 개략적으로 보여주는 순서도이다. 2 is a flowchart schematically showing a method of forming a thin film according to an embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 박막 형성 방법은 공정 챔버를 세정하는 단계(S10), 복합 시즈닝층을 형성하는 단계(S12), 복수의 기판들 상에 순차로 대상 박막을 형성하는 단계(S14)를 포함하는 배치 처리 단계를 소정 회수(n회) 반복하여 수행하는 것을 포함할 수 있다.Referring to FIG. 2, in the method of forming a thin film according to an embodiment of the present invention, cleaning a process chamber (S10), forming a composite seasoning layer (S12), and sequentially depositing a target thin film on a plurality of substrates. It may include repeating the batch processing step including the forming step (S14) a predetermined number of times (n times).

도 3은 본 발명의 일 실시예에 따른 박막 형성 방법을 보여주는 단면도이다. 3 is a cross-sectional view showing a method of forming a thin film according to an embodiment of the present invention.

도 3을 참조하면, 기판(205) 상에 대상 박막(212)이 형성될 수 있다. 예를 들어, 대상 박막(212)은 적어도 하나의 제 1 실리콘 질화층(216) 및 적어도 하나의 제 1 실리콘 산화층(218)이 하나씩 교대로 적층된 제 1 적층 구조를 포함할 수 있다. 즉, 대상 박막(212)은 제 1 실리콘 질화층(216)/제 1 실리콘 산화층(218)의 적층 구조가 소정 회수만큼 반복 적층된 구조를 포함할 수 있다. Referring to FIG. 3, a target thin film 212 may be formed on a substrate 205. For example, the target thin film 212 may include a first stacked structure in which at least one first silicon nitride layer 216 and at least one first silicon oxide layer 218 are alternately stacked one by one. That is, the target thin film 212 may include a structure in which a stacked structure of the first silicon nitride layer 216 / the first silicon oxide layer 218 is repeatedly stacked a predetermined number of times.

도 3에서는 예시적으로, 다섯 층의 제 1 실리콘 질화층(216) 및 다섯 층의 제 1 실리콘 산화층(218)이 하나씩 교대로 적층된 대상 박막(212)의 제 1 적층 구조가 예시적으로 도시되어 있다. 하지만, 이 실시예에서 대상 박막(212)의 층 수는 예시적인 것이고, 이 실시예의 범위를 제한하지 않고 다양하게 변형될 수 있다.FIG. 3 exemplarily shows a first stacked structure of a target thin film 212 in which five layers of first silicon nitride layers 216 and five layers of first silicon oxide layers 218 are alternately stacked one by one. Has been. However, in this embodiment, the number of layers of the target thin film 212 is exemplary, and may be variously modified without limiting the scope of this embodiment.

나아가, 도 3에서는 기판(205) 상에 제 1 실리콘 질화층(216)/제 1 실리콘 산화층(218)이 반복된 구조가 도시되었으나, 그 증착 순서를 달리하여 제 1 실리콘 산화층(218)/제 1 실리콘 질화층(216) 구조가 반복될 수도 있다. 따라서, 본 발명의 실시예들에서, 제 1 적층 구조는 제 1 실리콘 질화층(216)/제 1 실리콘 산화층(218)의 적층 구조 및 제 1 실리콘 산화층(218)/제 1 실리콘 질화층(216)의 적층 구조를 모두 포함하는 것으로 이해될 수 있다.Further, in FIG. 3, a structure in which the first silicon nitride layer 216 / the first silicon oxide layer 218 is repeated on the substrate 205 is illustrated, but the deposition order is changed so that the first silicon oxide layer 218 / agent 1 The structure of the silicon nitride layer 216 may be repeated. Accordingly, in embodiments of the present invention, the first stacked structure is a stacked structure of the first silicon nitride layer 216 / first silicon oxide layer 218 and the first silicon oxide layer 218 / first silicon nitride layer 216 ) Can be understood to include all of the stacked structures.

도 4는 본 발명의 일 실시예에 따른 박막 형성 방법에서 복합 시즈닝층 형성방법을 보여주는 단면도이다.4 is a cross-sectional view showing a method of forming a composite seasoning layer in a method of forming a thin film according to an embodiment of the present invention.

도 4를 참조하면, 복합 시즈닝층(112)은 가스 분사부(110) 상의 프리코팅층(114) 및 프리코팅층(114) 상의 다층 시즈닝층(115)을 포함할 수 있다. 다층 시즈닝층(115)은 적어도 하나의 제 2 실리콘 질화층(116) 및 적어도 하나의 제 2 실리콘 산화층(118)이 하나씩 교대로 적층된 제 2 적층 구조를 포함할 수 있다.Referring to FIG. 4, the composite seasoning layer 112 may include a precoating layer 114 on the gas injection unit 110 and a multilayer seasoning layer 115 on the precoating layer 114. The multilayer seasoning layer 115 may include a second stacked structure in which at least one second silicon nitride layer 116 and at least one second silicon oxide layer 118 are alternately stacked one by one.

도 4에는 두 층의 제 2 실리콘 질화층(116) 및 두 층의 제 2 실리콘 질화층(118)이 하나씩 교대로 적층된 층(115)의 제 2 적층 구조가 예시적으로 도시되어 있다. 하지만, 다른 실시예에서, 다층 시즈닝층(115)은 두 층으로 제공되거나 또는 네 층 이상으로 확장될 수도 있다. 다층 시즈닝층(115)의 층수에 대해서는 실험예를 통해서 후술하기로 한다.FIG. 4 exemplarily shows a second stacked structure of a layer 115 in which two layers of second silicon nitride layers 116 and two layers of second silicon nitride layers 118 are alternately stacked one by one. However, in other embodiments, the multilayer seasoning layer 115 may be provided in two layers or may be extended to four or more layers. The number of layers of the multilayer seasoning layer 115 will be described later through experimental examples.

나아가, 도 4에서는 가스 분사부(110) 상에 제 2 실리콘 질화층(116)/제 2 실리콘 산화층(118)이 반복된 구조가 도시되었으나, 그 증착 순서를 달리하여 제 2 실리콘 산화층(118)/제 2 실리콘 질화층(116) 구조가 반복될 수도 있다. 따라서, 본 발명의 실시예들에서, 제 2 적층 구조는 제 2 실리콘 질화층(116)/제 2 실리콘 산화층(118)의 적층 구조 및 제 2 실리콘 산화층(118)/제 2 실리콘 질화층(116)의 적층 구조를 모두 포함하는 것으로 이해될 수 있다.Further, in FIG. 4, a structure in which the second silicon nitride layer 116 / the second silicon oxide layer 118 is repeated on the gas injection unit 110 is illustrated, but the deposition order is changed to provide the second silicon oxide layer 118. / The structure of the second silicon nitride layer 116 may be repeated. Accordingly, in the embodiments of the present invention, the second stacked structure is a stacked structure of the second silicon nitride layer 116 / the second silicon oxide layer 118 and the second silicon oxide layer 118 / the second silicon nitride layer 116 ) Can be understood to include all of the stacked structures.

일부 실시예에서, 세정 전후로 증착 공정의 안정화를 위하여, 대상 박막(212) 내 적어도 하나의 제 1 실리콘 질화층(216) 및 적어도 하나의 제 1 실리콘 산화층(218)의 적층 순서와 다층 시즈닝층(115) 내 적어도 하나의 제 2 실리콘 질화층(116) 및 적어도 하나의 제 2 실리콘 산화층(118)의 적층 순서는 동일할 수 있다. 예컨대, 대상 박막(212)이 제 1 실리콘 질화층(216)/제 1 실리콘 산화층(218)이 반복된 적층 구조라면, 다층 시즈닝층(115)은 제 2 실리콘 질화층(116)/제 2 실리콘 산화층(118)이 반복된 적층 구조일 수 있다. 물론, 그 반대일 수도 있다.In some embodiments, in order to stabilize the deposition process before and after cleaning, the stacking order of at least one first silicon nitride layer 216 and at least one first silicon oxide layer 218 in the target thin film 212 and a multilayer seasoning layer ( 115) The stacking order of at least one second silicon nitride layer 116 and at least one second silicon oxide layer 118 may be the same. For example, if the target thin film 212 is a stacked structure in which the first silicon nitride layer 216 / first silicon oxide layer 218 are repeated, the multilayer seasoning layer 115 is a second silicon nitride layer 116 / second silicon The oxide layer 118 may have a repeated stacked structure. Of course, it could be the opposite.

이하에서는 도 1 내지 도 4를 같이 참조하여, 박막 형성 방법을 보다 구체적으로 설명한다. 도 1에서는 임의의 기판(W)이 도시되어 있지만, 이하에서는 도 3의 기판(205)을 참조하여 설명한다.Hereinafter, a method of forming a thin film will be described in more detail with reference to FIGS. 1 to 4. Although an arbitrary board|substrate W is shown in FIG. 1, it demonstrates with reference to the board|substrate 205 of FIG. 3 below.

도 1 내지 도 4를 같이 참조하면, 기판(205)을 처리하기 전에 또는 일정 수의 기판들(205)을 처리한 후에 공정 챔버(102)를 세정하는 단계(S10)가 수행될 수 있다. 공정 챔버(102)를 세정하는 단계(S10)는 공정 챔버(102) 내로 기판(W)이 로딩되지 않은 상태에서 공정 챔버(102) 내, 예컨대 기판 지지대(104), 가스 분사부(110), 및/또는 챔버 내벽 상에 형성된 증착물 또는 반응 부산물을 제거하기 위해서 수행될 수 있다.Referring to FIGS. 1 to 4 together, a step (S10) of cleaning the process chamber 102 may be performed before processing the substrate 205 or after processing a predetermined number of substrates 205. In the step of cleaning the process chamber 102 (S10), in the process chamber 102 in a state in which the substrate W is not loaded into the process chamber 102, for example, the substrate support 104, the gas injection unit 110, And/or to remove deposits or reaction by-products formed on the inner wall of the chamber.

예를 들어, 공정 챔버(102)를 세정하는 단계(S10)는 불소(F) 및 염소(Cl) 성분 중 어느 하나를 함유하는 세정 가스의 플라즈마를 이용하여 수행할 수 있다. 예를 들어, 공정 챔버(102)를 세정하는 단계(S10)는 공정 챔버(102) 내에서 직접 플라즈마(direct plasma)를 이용한 세정 단계 및 공정 챔버(102) 외부에서 라디칼을 생성하여 공정 챔버(102)로 공급하는 리모트 플라즈마(remote plasma)를 이용한 세정 단계의 어느 하나 또는 이들의 조합을 포함할 수 있다.For example, the step S10 of cleaning the process chamber 102 may be performed using a plasma of a cleaning gas containing any one of fluorine (F) and chlorine (Cl) components. For example, in the step of cleaning the process chamber 102 (S10), a cleaning step using a direct plasma in the process chamber 102 and radicals are generated outside the process chamber 102 to generate the process chamber 102. ) May include any one or a combination of cleaning steps using a remote plasma.

이어서, 공정 챔버(102) 내 적어도 가스 분사부(110) 상에 복합 시즈닝층(112)을 형성하는 단계가 이어질 수 있다. 일부 실시예에서, 복합 시즈닝층(112)은 가스 분사부(110) 및 기판 지지대(104)를 포함한 공정 챔버(102)의 내부에 전체적으로 형성될 수 있다.Subsequently, a step of forming the composite seasoning layer 112 on at least the gas injection unit 110 in the process chamber 102 may be followed. In some embodiments, the composite seasoning layer 112 may be entirely formed inside the process chamber 102 including the gas injection unit 110 and the substrate support 104.

예를 들어, 적어도 가스 분사부(110) 상에 먼저 프리코팅층(114)을 형성할 수 있다. 프리코팅층(114)은 제 3 실리콘 산화층을 포함할 수 있다. 예를 들어, 제 3 실리콘 산화층은 산화층은 SiH4 소스 기체를 이용하여 플라즈마 화학기상증착(PECVD)법으로 형성할 수 있다. 프리코팅층(114)은 세정 단계에서 잔류한 세정 가스 또는 그 라디칼이 잔류하여 이후 플라즈마 공정에 미치는 영향을 감소시키거나 또는 가스 분사부(110) 표면 상에 플라즈마 손상(plasma damage)이 발생되는 것을 감소시키는 역할을 할 수 있다. For example, at least the pre-coating layer 114 may be formed on the gas injection unit 110 first. The precoating layer 114 may include a third silicon oxide layer. For example, the third silicon oxide layer may be formed by a plasma chemical vapor deposition (PECVD) method using a SiH4 source gas as the oxide layer. The pre-coating layer 114 reduces the effect of the cleaning gas or radicals remaining in the cleaning step on the subsequent plasma process or reduces the occurrence of plasma damage on the surface of the gas injection unit 110 It can play a role of letting go.

예를 들어, 제 3 실리콘 산화층은 대상 박막 내 제 1 실리콘 산화층(218) 및 다층 시즈닝층(115) 내 제 2 실리콘 산화층(118)보다 두껍게 형성하여, 이러한 역할을 증진시킬 수 있다.For example, the third silicon oxide layer may be formed thicker than the first silicon oxide layer 218 in the target thin film and the second silicon oxide layer 118 in the multilayer seasoning layer 115, thereby enhancing this role.

이어서, 프리코팅층(114) 상에 다층 시즈닝층(115)을 형성할 수 있다. 프리코팅층(114)과 다층 시즈닝층(115)은 순차로 형성하거나 또는 인시츄로 형성할 수 있다.Subsequently, a multilayer seasoning layer 115 may be formed on the precoating layer 114. The precoating layer 114 and the multilayer seasoning layer 115 may be sequentially formed or formed in situ.

다층 시즈닝층(115)은 공정 챔버(102)를 세정하는 단계(S10) 후 첫 번째 기판(205) 상에 대상 박막(212)을 형성할 때 공정 조건이 그 전 또는 그 이후 기판들(205)과 달라지는 것을 달라져 첫 번째 기판(205) 상에서 대상 박막(212)의 두께가 그 전 또는 그 이후 기판들(205)의 두께 경향성과 달라지는 것을 줄이는 역할을 할 수 있다. 프리코팅층(114) 만으로는 이러한 첫 번째 기판 효과를 충분히 제거할 수 없기 때문에 다층 시즈닝층(115)을 도입하고, 그 적층 조건을 최적화할 필요가 있다.When forming the target thin film 212 on the first substrate 205 after the step of cleaning the process chamber 102 (S10), the multi-layer seasoning layer 115 is applied to the substrates 205 before or after the process conditions. It is possible to play a role in reducing the difference in thickness of the target thin film 212 on the first substrate 205 from the thickness tendency of the substrates 205 before or after that change. Since the precoating layer 114 alone cannot sufficiently remove the first substrate effect, it is necessary to introduce the multilayer seasoning layer 115 and optimize the lamination conditions.

예를 들어, 다층 시즈닝층(115)은 공정 챔버(102) 내 열복사 반사(thermal radiation reflection)를 최소화시키는 역할을 할 수 있다. 특히, 기판(205) 상에 배치된 가스 분사부(110)에서 열복사 반사는 기판(205) 온도에 영향을 미칠 수 있다. 나아가, 공정 챔버(102) 내에서 대상 박막(212) 증착 공정이 진행됨에 따라서 열 방사율(emissivity)이 변화됨에 따라서 공정 조건이 달라질 수 있다.For example, the multilayer seasoning layer 115 may serve to minimize thermal radiation reflection in the process chamber 102. In particular, reflection of heat radiation from the gas injection unit 110 disposed on the substrate 205 may affect the temperature of the substrate 205. Furthermore, as the process of depositing the target thin film 212 in the process chamber 102 changes, the process conditions may be changed as the thermal emissivity changes.

이에 따라, 이 실시예에서, 다층 시즈닝층(115)의 구조는 대상 박막(212)의 구조와 동일 또는 유사하도록 선정하였다. 공정 챔버(102)의 세정 후 첫 번째 기판(205)은 시즈닝 조건에 종속적이지만, 두 번째 이후의 기판들(205)은 공정 챔버(102)의 내부에서 대상 박막(212)이 한 번 또는 복수회 증착된 이후에 수행된다. 이에 따라, 두 번 째 이후의 기판들(205)은 어느 정도 일관성을 가질 수 있다. 따라서, 첫 번째 기판(205)에 대해서도 두 번째 이후의 기판들(205)과 일관성을 갖도록 하려면, 시즈닝 조건을 대상 박막(212)의 증착 조건과 동일 또는 유사하게 설계할 필요가 있다.Accordingly, in this embodiment, the structure of the multilayer seasoning layer 115 is selected to be the same as or similar to the structure of the target thin film 212. After cleaning of the process chamber 102, the first substrate 205 is dependent on the seasoning condition, but the second and subsequent substrates 205 have the target thin film 212 within the process chamber 102 once or multiple times. It is performed after deposition. Accordingly, the second and subsequent substrates 205 may have some degree of consistency. Accordingly, in order for the first substrate 205 to have consistency with the second and subsequent substrates 205, it is necessary to design the seasoning condition the same as or similar to the deposition condition of the target thin film 212.

이에 따라, 일부 실시예에서, 대상 박막(212) 내 각 제 1 실리콘 산화층(218) 및 다층 시즈닝층(115) 내 각 제 2 실리콘 산화층(118)은 동일한 공정 조건에서 형성될 수 있다. 나아가, 대상 박막(212) 내 각 제 1 실리콘 질화층(216) 및 다층 시즈닝층(115) 내 각 제 2 실리콘 질화층(116)은 동일한 공정 조건에서 형성될 수 있다. 다만, 이러한 동일 공정 조건에서도, 대상 박막(212)의 제 1 실리콘 질화층(216) 및 제 1 실리콘 산화층(218)은 기판(205) 상에서 성장하고, 다층 시즈닝층(115) 내 제 2 실리콘 질화층(116) 및 제 2 실리콘 산화층(118)은 공정 챔버(102), 예컨대 가스 분사부(110) 상에서 형성되기 때문에, 그 두께가 다를 수도 있다.Accordingly, in some embodiments, each first silicon oxide layer 218 in the target thin film 212 and each second silicon oxide layer 118 in the multilayer seasoning layer 115 may be formed under the same process conditions. Further, each of the first silicon nitride layers 216 in the target thin film 212 and the second silicon nitride layers 116 in the multilayer seasoning layer 115 may be formed under the same process conditions. However, even under the same process conditions, the first silicon nitride layer 216 and the first silicon oxide layer 218 of the target thin film 212 grow on the substrate 205, and the second silicon nitride in the multilayer seasoning layer 115 Since the layer 116 and the second silicon oxide layer 118 are formed on the process chamber 102, for example, the gas injection unit 110, their thicknesses may be different.

일부 실시예에서, 본 발명은 공정 온도에 영향을 많이 받는 TEOS(tetraethyl orthosilicate) 소스 기체를 이용한 증착공정에 효과적으로 적용될 수 있다. 예를 들어, 대상 박막(212) 내 각 제 1 실리콘 산화층(218) 및 다층 시즈닝층(115) 내 각 제 2 실리콘 산화층(118)은 TEOS(tetraethyl orthosilicate) 소스 기체를 이용하여 플라즈마 화학기상증착(PECVD)법으로 형성될 수 있다. In some embodiments, the present invention can be effectively applied to a deposition process using a TEOS (tetraethyl orthosilicate) source gas that is highly affected by a process temperature. For example, each of the first silicon oxide layer 218 in the target thin film 212 and the second silicon oxide layer 118 in the multilayer seasoning layer 115 are plasma chemical vapor deposition using a TEOS (tetraethyl orthosilicate) source gas. PECVD) method.

이어서, 기판 지지대(104) 상에 안착된 기판(205) 상에 대상 박막(212)을 형성하는 공정을 복수의 기판들(205)에 대해서 순차로 반복할 수 있다. 예를 들어, 하나의 기판(205)을 공정 챔버(102) 내에 로딩하여 기판 지지대(104) 상에 안착하여 대상 박막(212)을 형성하고 해당 기판(205)을 언로딩한 후, 다른 기판(205)을 공정 챔버(102) 내에 로딩하여 기판 지지대(104) 상에 안착하여 대상 박막(212)을 형성하고 해당 기판(205)을 언로딩하는 단계를 반복할 수 있다.Subsequently, the process of forming the target thin film 212 on the substrate 205 mounted on the substrate support 104 may be sequentially repeated for the plurality of substrates 205. For example, one substrate 205 is loaded into the process chamber 102 and seated on the substrate support 104 to form the target thin film 212, and after unloading the substrate 205, another substrate ( The step of loading the 205 into the process chamber 102 and placing it on the substrate support 104 to form the target thin film 212 and unloading the corresponding substrate 205 may be repeated.

이하에서는 비교예와 본 발명의 실험예들에 따른 박막 형성 방법 및 박막 형성 결과를 비교하여 설명하기로 한다.Hereinafter, a method of forming a thin film and a result of forming a thin film according to the comparative examples and the experimental examples of the present invention will be compared and described.

도 5는 비교예와 본 발명의 일 실험예에 따른 박막 형성 결과를 보여주는 그래프이다. 도 5에서 비교예는 다층 시즈닝층(115)이 없이 프리코팅층(114)만 가스 분사부(110) 상에 형성된 경우(a)이고, 실험예는 도 4와 같은 복합 시즈닝층(112)이 형성된 경우(b)를 나타낸다. 도 5에서, 하나의 배치 처리 단계는 6개의 기판들(205) 상에 대상 박막이 형성된 것을 나타내고, 3 개의 배치 처리 단계가 도시되어 있다. 5 is a graph showing a result of forming a thin film according to a comparative example and an experimental example of the present invention. In FIG. 5, the comparative example is a case where only the precoating layer 114 is formed on the gas injection unit 110 without the multilayer seasoning layer 115 (a), and the experimental example is the case where the composite seasoning layer 112 as shown in FIG. 4 is formed. It shows case (b). In FIG. 5, one batch processing step indicates that a target thin film is formed on six substrates 205, and three batch processing steps are shown.

도 5의 (a)를 참조하면, 비교예의 경우 각 배치(Batch)들에서 첫 번째 기판(1st)의 경우 다른 기판들(2nd ~ 6th)과 달리 그 위에 현저하게 낮은 대상 박막(212)이 형성된 것을 알 수 있다.Referring to FIG. 5A, in the case of the comparative example, in the case of the first substrate 1st in each batch, unlike the other substrates 2nd to 6th, a significantly lower target thin film 212 is formed thereon. I can see that.

반면, 도 5의 (b)를 참조하면, 실험예의 경우, 각 배치들에서 첫 번째 기판(1st)에서 마지막 기판(6th)에 이르기까지 거의 같은 경향성을 갖고 그 위에 대상 박막(212)이 형성된 것을 알 수 있다. 따라서, 비교예에 비해서 실험예의 경우 첫 번째 기판 효과가 거의 없어진 것을 알 수 있다.On the other hand, referring to (b) of FIG. 5, in the case of the experimental example, the target thin film 212 was formed on the first substrate 1st to the last substrate 6th in each batch. Able to know. Therefore, it can be seen that the first substrate effect was almost eliminated in the case of the experimental example compared to the comparative example.

도 6은 비교예와 본 발명의 일 실험예에 따른 박막 형성 방법에서 히터 전력의 변화를 보여주는 그래프이다. 도 6에서 비교예와 실험예는 도 5의 조건을 참조할 수 있다.6 is a graph showing changes in heater power in a method of forming a thin film according to a comparative example and an experimental example of the present invention. In FIG. 6, the comparative example and the experimental example may refer to the conditions of FIG. 5.

도 6에서 히터 전력의 변화는 공정 온도, 구체적으로는 기판 온도를 일정하게 유지시키기 위해서 변화될 수 있다.In FIG. 6, the change of the heater power may be changed to keep the process temperature, specifically, the substrate temperature constant.

도 6을 참조하면, 비교예의 경우 매 배치(Batch)에서 첫 번째 기판(1st)의 히터 전력(Heater Power)이 다른 기판들(2nd ~ 6th)의 히터 전력의 경향성에서 벗어나 현저하게 낮게 제어되는 것을 알 수 있다. 이는 공정 챔버(102)의 세정 후 가스 분사부(110)의 열복사 반사 조건이 최소화되지 않아서 발생되는 것으로서, 가스 분사부(110)의 열복사량이 많은 상태에서 동일 공정 온도를 유지하기 위하여 히터 전력이 상대적으로 덜 인가되기 때문이다. 이에 따라, 비교예의 경우 첫 번째 기판 효과가 여전히 남아 있음을 보여주는 것이다.Referring to FIG. 6, in the case of the comparative example, the heater power of the first substrate 1st in every batch is controlled to be significantly lower than the tendency of the heater power of the other substrates 2nd to 6th. Able to know. This is caused by the fact that the heat radiation reflection condition of the gas injection unit 110 is not minimized after cleaning of the process chamber 102. In order to maintain the same process temperature in a state where the heat radiation amount of the gas injection unit 110 is large, the heater power is relatively This is because it is less applied. Accordingly, in the case of the comparative example, this shows that the first substrate effect still remains.

반면, 실험예에서는 첫 번째 기판(1st)에서 마지막 기판(6th)에 이르기까지 거의 같은 경향성을 갖고 히터 전력이 제어되고 있는 것을 알 수 있다. 따라서, 비교예에 비해서 실험예의 경우 첫 번째 기판 효과가 거의 없어진 것을 알 수 있다.On the other hand, in the experimental example, it can be seen that the heater power is controlled with almost the same tendency from the first substrate 1st to the last substrate 6th. Therefore, it can be seen that the first substrate effect was almost eliminated in the case of the experimental example compared to the comparative example.

도 7은 비교예와 본 발명의 실험예들에 따른 박막 형성 결과를 보여주는 그래프이고, 도 8은 비교예와 본 발명의 실험예들에 따른 박막 형성 방법에서 히터 전력의 변화를 보여주는 그래프이다.7 is a graph showing a result of forming a thin film according to a comparative example and experimental examples of the present invention, and FIG. 8 is a graph showing a change in heater power in a method of forming a thin film according to the comparative example and the experimental examples of the present invention.

도 7 및 도 8에서 실험예들은 다층 시즈닝층(115)의 적층 수에 따라서 구분되어 있으며, 제 2 실리콘 질화층(116)/제 2 실리콘 산화층(118)의 적층 구조를 기본 구조로 할 때, 실험예1(1P)는 기본 구조를 지칭하고, 실험예2(2P)는 2개의 기본 구조가 적층된 구조를 지칭하고, 실험예3(3P)는 3개의 기본 구조가 적층된 구조를 지칭하고, 실험예6(6P)는 6개의 기본 구조가 적층된 구조를 지칭한다. The experimental examples in FIGS. 7 and 8 are classified according to the number of stacks of the multilayer seasoning layer 115, and when the stacked structure of the second silicon nitride layer 116/the second silicon oxide layer 118 is a basic structure, Experimental Example 1 (1P) refers to a basic structure, Experimental Example 2 (2P) refers to a structure in which two basic structures are stacked, and Experimental Example 3 (3P) refers to a structure in which three basic structures are stacked, , Experimental Example 6 (6P) refers to a structure in which six basic structures are stacked.

도 7 및 도 8을 참조하면, 실험예1(1P)의 경우 첫 번째 기판 효과가 일부 남아 있으나 비교예에 비해서 완화된 것을 알 수 있고, 실험예2(2P), 실험예3(3P) 및 실험예6(6P)의 경우 첫 번째 기판 효과가 거의 제거된 것을 알 수 있다. 이로부터, 첫 번째 기판 효과를 완화시키기 위해서, 다층 시증닝층(115)은 적어도 기본 구조는 가질 필요가 있고, 나아가 첫 번째 기판 효과를 거의 없애기 위해서는 적어도 기본 구조가 2개 이상 적층된 구조가 필요하다는 것을 알 수 있다.7 and 8, in the case of Experimental Example 1 (1P), it can be seen that some of the first substrate effects remain, but are alleviated compared to Comparative Examples, and Experimental Example 2 (2P), Experimental Example 3 (3P) and In the case of Experimental Example 6 (6P), it can be seen that the first substrate effect was almost eliminated. From this, in order to alleviate the first substrate effect, the multi-layer trialning layer 115 needs to have at least a basic structure, and furthermore, in order to almost eliminate the first substrate effect, a structure in which at least two or more basic structures are stacked is required. I can see that.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.The present invention has been described with reference to the embodiments shown in the drawings, but these are merely exemplary, and those of ordinary skill in the art will appreciate that various modifications and equivalent other embodiments are possible therefrom. Therefore, the true technical protection scope of the present invention should be determined by the technical spirit of the appended claims.

102: 공정 챔버
104: 기판 지지대
110: 가스 분사부
112: 복합 시즈닝층
120: 가스 전달 라인
212: 대상 박막102: process chamber
104: substrate support
110: gas injection unit
112: composite seasoning layer
120: gas delivery line
212: target thin film

Claims (7)

기판이 안착되는 기판 지지대 및 상기 기판 지지대 상으로 공정 가스를 분사하는 가스 분사부를 포함하는 공정 챔버를 세정하는 단계;
상기 공정 챔버 내 적어도 가스 분사부 상에 복합 시즈닝층을 형성하는 단계; 및
상기 기판 지지대 상에 안착된 기판 상에 대상 박막을 형성하는 공정을 복수의 기판들에 대해서 순차로 반복하는 단계;를 포함하는 배치 처리 단계를 소정 회수 반복하고,
상기 대상 박막은 적어도 하나의 제 1 실리콘 질화층 및 적어도 하나의 제 1 실리콘 산화층이 하나씩 교대로 적층된 제 1 적층 구조를 포함하고,
상기 복합 시즈닝층은 상기 가스 분사부 상의 프리코팅층 및 상기 프리코팅층 상의 다층 시즈닝층을 포함하고,
상기 다층 시즈닝층은 적어도 하나의 제 2 실리콘 질화층 및 적어도 하나의 제 2 실리콘 산화층이 하나씩 교대로 적층된 제 2 적층 구조를 포함하는,
박막 형성 방법.Cleaning a process chamber including a substrate support on which a substrate is mounted and a gas injection unit for injecting a process gas onto the substrate support;
Forming a composite seasoning layer on at least the gas injection part in the process chamber; And
Repeating the step of sequentially forming a target thin film on a substrate mounted on the substrate support for a plurality of substrates; repeating the batch processing step including a predetermined number of times,
The target thin film includes a first stacked structure in which at least one first silicon nitride layer and at least one first silicon oxide layer are alternately stacked one by one,
The composite seasoning layer includes a precoating layer on the gas injection unit and a multilayer seasoning layer on the precoating layer,
The multilayer seasoning layer includes a second stacked structure in which at least one second silicon nitride layer and at least one second silicon oxide layer are alternately stacked one by one,
Thin film formation method. 제 1 항에 있어서,
상기 다층 시즈닝층 내 상기 제 2 적층 구조는 두 층의 제 2 실리콘 질화층들 및 두 층의 제 2 실리콘 산화층들이 하나씩 교대로 적층된 구조를 포함하는,
박막 형성 방법.The method of claim 1,
The second stacked structure in the multilayer seasoning layer includes a structure in which two layers of second silicon nitride layers and two layers of second silicon oxide layers are alternately stacked one by one,
Thin film formation method. 제 1 항에 있어서,
상기 대상 박막 내 각 제 1 실리콘 산화층 및 상기 다층 시즈닝층 내 각 제 2 실리콘 산화층은 동일한 공정 조건에서 형성되고,
상기 대상 박막 내 각 제 1 실리콘 질화층 및 상기 다층 시즈닝층 내 각 제 2 실리콘 질화층은 동일한 공정 조건에서 형성되는,
박막 형성 방법.The method of claim 1,
Each first silicon oxide layer in the target thin film and each second silicon oxide layer in the multilayer seasoning layer are formed under the same process conditions,
Each first silicon nitride layer in the target thin film and each second silicon nitride layer in the multilayer seasoning layer are formed under the same process conditions,
Thin film formation method. 제 1 항에 있어서,
상기 대상 박막 내 상기 적어도 하나의 제 1 실리콘 질화층 및 상기 적어도 하나의 제 1 실리콘 산화층의 적층 순서와, 상기 다층 시즈닝층 내 상기 적어도 하나의 제 2 실리콘 질화층 및 상기 적어도 하나의 제 2 실리콘 산화층의 적층 순서와 동일한,
박막 형성 방법.The method of claim 1,
The stacking order of the at least one first silicon nitride layer and the at least one first silicon oxide layer in the target thin film, and the at least one second silicon nitride layer and the at least one second silicon oxide layer in the multilayer seasoning layer Same as the stacking order of,
Thin film formation method. 제 1 항에 있어서,
상기 프리코팅층은 제 3 실리콘 산화층을 포함하고,
상기 제 3 실리콘 산화층은 상기 적어도 하나의 제 2 실리콘 산화층보다 두꺼운,
박막 형성 방법.The method of claim 1,
The pre-coating layer includes a third silicon oxide layer,
The third silicon oxide layer is thicker than the at least one second silicon oxide layer,
Thin film formation method. 제 5 항에 있어서,
상기 제 3 실리콘 산화층은 SiH4 소스 기체를 이용하여 플라즈마 화학기상증착법으로 형성되고,
상기 적어도 하나의 제 1 실리콘 산화층 및 상기 적어도 하나의 제 2 실리콘 산화층은 TEOS(tetraethyl orthosilicate) 소스 기체를 이용하여 플라즈마 화학기상증착법으로 형성된,
박막 형성 방법.The method of claim 5,
The third silicon oxide layer is formed by plasma chemical vapor deposition using a SiH4 source gas,
The at least one first silicon oxide layer and the at least one second silicon oxide layer are formed by plasma chemical vapor deposition using a TEOS (tetraethyl orthosilicate) source gas,
Thin film formation method. 제 1 항에 있어서,
상기 공정 챔버를 세정하는 단계는, 불소 및 염소 성분 중 어느 하나를 함유하는 세정 가스의 플라즈마를 이용하는,
박막 형성 방법.
The method of claim 1,
The step of cleaning the process chamber includes using a plasma of a cleaning gas containing any one of fluorine and chlorine components,
Thin film formation method.
KR1020190116731A 2019-09-23 2019-09-23 Method of forming thin film KR102628653B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190116731A KR102628653B1 (en) 2019-09-23 2019-09-23 Method of forming thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190116731A KR102628653B1 (en) 2019-09-23 2019-09-23 Method of forming thin film

Publications (2)

Publication Number Publication Date
KR20210034862A true KR20210034862A (en) 2021-03-31
KR102628653B1 KR102628653B1 (en) 2024-01-25

Family

ID=75237943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190116731A KR102628653B1 (en) 2019-09-23 2019-09-23 Method of forming thin film

Country Status (1)

Country Link
KR (1) KR102628653B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006869A (en) * 1997-06-11 1999-01-25 조셉 제이. 스위니 Method and apparatus for removing mobile ions and metal contaminants in HDP-CVD chamber by coating season thin film in chamber
KR20060127104A (en) * 2004-01-28 2006-12-11 동경 엘렉트론 주식회사 Method for cleaning process chamber of substrate processing apparatus, substrate processing apparatus, and method for processing substrate
KR20090125173A (en) 2005-12-05 2009-12-03 도쿄엘렉트론가부시키가이샤 Method for forming dielectric film
KR20160062370A (en) * 2014-11-25 2016-06-02 주식회사 원익아이피에스 Method of fabricating semiconductor device
KR20170059211A (en) * 2015-11-20 2017-05-30 주식회사 원익아이피에스 Method of fabricating semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006869A (en) * 1997-06-11 1999-01-25 조셉 제이. 스위니 Method and apparatus for removing mobile ions and metal contaminants in HDP-CVD chamber by coating season thin film in chamber
KR20060127104A (en) * 2004-01-28 2006-12-11 동경 엘렉트론 주식회사 Method for cleaning process chamber of substrate processing apparatus, substrate processing apparatus, and method for processing substrate
KR20090125173A (en) 2005-12-05 2009-12-03 도쿄엘렉트론가부시키가이샤 Method for forming dielectric film
KR20160062370A (en) * 2014-11-25 2016-06-02 주식회사 원익아이피에스 Method of fabricating semiconductor device
KR20170059211A (en) * 2015-11-20 2017-05-30 주식회사 원익아이피에스 Method of fabricating semiconductor device

Also Published As

Publication number Publication date
KR102628653B1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
JP7410106B2 (en) Apparatus and method for deposition and etching during gap filling
KR102590149B1 (en) Ex situ coating of chamber components for semiconductor processing
KR102493002B1 (en) Suppressing interfacial reactions by varying wafer temperature throughout deposition
KR102503141B1 (en) Pulsed nitride encapsulation
JP6095172B2 (en) Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus
KR20050054983A (en) Susceptor device for semiconductor processing, film forming apparatus, and film forming method
US20210340670A1 (en) In situ protective coating of chamber components for semiconductor processing
US20120015113A1 (en) Methods for forming low stress dielectric films
KR101787806B1 (en) TiN FILM FORMING METHOD AND STORAGE MEDIUM
CN107045999B (en) System and method for forming air gap seals using ALD and high density plasma CVD
WO2017180511A1 (en) Plasma enhanced anneal chamber for wafer outgassing
KR20210076736A (en) Method of forming thin film and Apparatus for processing substrate
KR102628653B1 (en) Method of forming thin film
TW201810395A (en) Pressure purge etch method for etching complex 3-D structures
JP2014192484A (en) Semiconductor device manufacturing method and substrate processing apparatus
KR20160062370A (en) Method of fabricating semiconductor device
US20220336191A1 (en) Low temperature plasma enhanced chemical vapor deposition process including preheated showerhead
KR20200045872A (en) System For Processing Semiconductor substrate and Method of Depositing Thin Film Using The Same
KR20160063568A (en) Method of forming thin films
JP7386679B2 (en) Film-forming method and film-forming equipment
US20230215709A1 (en) Remote plasma unit and substrate processing apparatus including remote plasma
US7205205B2 (en) Ramp temperature techniques for improved mean wafer before clean
JP7290634B2 (en) Method and Apparatus for Increasing Reactor Processing Batch Size
US20040106302A1 (en) Method for forming PE-TEOS layer of semiconductor integrated circuit device
KR102510611B1 (en) Method for Depositing Thick Tetraethyl Orthosilicate Films with Low Compressive Stress, High Film Stability and Low Shrinkage at High Deposition Rates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right